WO2020105809A1 - 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법 - Google Patents

화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Info

Publication number
WO2020105809A1
WO2020105809A1 PCT/KR2019/002978 KR2019002978W WO2020105809A1 WO 2020105809 A1 WO2020105809 A1 WO 2020105809A1 KR 2019002978 W KR2019002978 W KR 2019002978W WO 2020105809 A1 WO2020105809 A1 WO 2020105809A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
emitting elements
pixel
emitting element
Prior art date
Application number
PCT/KR2019/002978
Other languages
English (en)
French (fr)
Inventor
곽진오
김성훈
김은주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to CN201980076164.3A priority Critical patent/CN113056825A/zh
Priority to EP19887315.0A priority patent/EP3882974A4/en
Priority to US17/294,634 priority patent/US20210408108A1/en
Publication of WO2020105809A1 publication Critical patent/WO2020105809A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • An embodiment of the present invention relates to a pixel, a display device having the same, and a manufacturing method thereof.
  • a technical object of the present invention is to provide a pixel including a plurality of light emitting elements, a display device having the same, and a manufacturing method thereof.
  • a pixel includes a first electrode; A second electrode spaced apart from the first electrode; A plurality of light emitting elements arranged between the first electrode and the second electrode and including at least one first light emitting element; A first contact electrode disposed on the first electrode and electrically connected to first ends of at least some of the first electrode and the plurality of light emitting elements; A second contact electrode disposed on the second electrode and electrically connected to second ends of the second electrode and at least some of the plurality of light emitting elements; And at least one first conductive pattern disposed between the at least one first light emitting element and the first contact electrode to electrically connect a first end of each first light emitting element to the first contact electrode.
  • the first end of the first light emitting element may be spaced apart from the first contact electrode and electrically connected to the first contact electrode via the first conductive pattern.
  • the second end of the first light emitting element may overlap the second contact electrode and be directly connected to the second contact electrode.
  • the pixel may further include at least one second conductive pattern disposed between the at least one first light emitting element and the second contact electrode.
  • the second end of the first light-emitting element may be spaced apart from the second contact electrode and electrically connected to the second contact electrode via the second conductive pattern.
  • the first conductive pattern may include a conductive material different from a constituent material of the first contact electrode.
  • the first contact electrode includes at least one first protrusion protruding toward the second light emitting element so as to overlap with a first end of at least one second light emitting element among the plurality of light emitting elements. can do.
  • the second end of the second light emitting element may overlap the second contact electrode and be directly connected to the second contact electrode.
  • the second contact electrode may include at least one second protrusion protruding toward the second light emitting element so as to overlap with the second end of the second light emitting element.
  • the plurality of light emitting elements may include a plurality of second light emitting elements that are continuously arranged along a direction in which the first electrode extends between the first electrode and the second electrode.
  • the first contact electrode may include at least one first protrusion overlapping with first ends of the plurality of second light emitting elements while having a wider width than a distance between the plurality of second light emitting elements. Can be.
  • the pixel may include a plurality of first light emitting elements and a plurality of second light emitting elements arranged between the first electrode and the second electrode; A plurality of first conductive conductors disposed between each of the plurality of first light emitting elements and the first contact electrode to electrically connect first ends of each of the plurality of first light emitting elements to the first contact electrode Patterns; And a plurality of first protrusions protruding from the first contact electrode toward each of the plurality of second light emitting elements so as to overlap the first ends of each of the plurality of second light emitting elements. Further, the plurality of first conductive patterns and the plurality of first protrusions may be regularly or irregularly distributed on one side of the first contact electrode.
  • the pixel may include a plurality of first conductive patterns spaced apart from each other on first ends of each of the plurality of light emitting elements.
  • the first conductive pattern may have any one polygonal shape, including a square shape.
  • the first conductive pattern may include a first region having a first width, and a second region and a third region disposed on both sides of the first region and each having a width greater than the first width. It can contain.
  • the pixel may include a plurality of first conductive patterns arranged to be spaced apart from each other on first ends of each of the plurality of first light emitting elements among the plurality of light emitting elements. Also, at least one of the plurality of first conductive patterns may be disconnected between the first end of the first light emitting element and the first contact electrode.
  • the first electrode and the second electrode may be spaced apart by a distance equal to or greater than the average length of the light emitting elements.
  • a display device includes a display area; And pixels arranged in the display area.
  • the pixel may include a first electrode; A second electrode spaced apart from the first electrode; A plurality of light emitting elements arranged between the first electrode and the second electrode and including at least one first light emitting element; A first contact electrode disposed on the first electrode and electrically connected to first ends of at least some of the first electrode and the plurality of light emitting elements; A second contact electrode disposed on the second electrode and electrically connected to second ends of the second electrode and at least some of the plurality of light emitting elements; And at least one first conductive pattern disposed between the at least one first light emitting element and the first contact electrode to electrically connect a first end of each first light emitting element to the first contact electrode.
  • the first end of the first light emitting element may be spaced apart from the first contact electrode and electrically connected to the first contact electrode via the first conductive pattern.
  • a method of manufacturing a display device includes a first step of forming a first electrode and a second electrode to be spaced apart from each other on a base layer; A second step of supplying light emitting elements on the base layer and aligning the light emitting elements between the first electrode and the second electrode; And a third step of electrically connecting the first and second ends of the light emitting elements to the first electrode and the second electrode, respectively.
  • a first conductive pattern electrically connected to the first end, and the first end through the first conductive pattern
  • a first contact electrode that is electrically connected to is formed.
  • a second contact electrode electrically connected between the second end of the at least one light emitting element and the second electrode may be further formed.
  • a display device having the same, and a manufacturing method thereof pixel defects due to short defects of a light emitting device can be efficiently repaired. Accordingly, the yield of the display device can be improved.
  • FIGS. 1A and 1B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
  • FIGS. 2A and 2B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
  • 3A and 3B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
  • FIGS. 4A and 4B are perspective and cross-sectional views showing a light emitting device according to an embodiment of the present invention.
  • FIG. 5 is a plan view illustrating a display device according to an exemplary embodiment of the present invention.
  • 6A to 6C are circuit diagrams respectively illustrating pixels according to an embodiment of the present invention.
  • FIG. 7 to 20 are plan views each showing a pixel according to an embodiment of the present invention.
  • 21A to 21D are plan views each showing an example of a conductive pattern according to an embodiment of the present invention.
  • 22A and 22B are cross-sectional views illustrating pixels according to an embodiment of the present invention, and for example, examples of cross-sections of pixels corresponding to lines I to I 'and lines II to II' in FIG. 19 are shown.
  • 23 to 25 are cross-sectional views each showing a pixel according to an embodiment of the present invention, and for example, show other embodiments of a cross section of a pixel corresponding to the line I to I 'in FIG. 19.
  • 26 is a cross-sectional view illustrating a pixel according to an exemplary embodiment of the present invention, and an example of a cross-section of a pixel including a core-shell structured light emitting device is illustrated.
  • FIG. 27 is an enlarged cross-sectional view of the area EA1 in FIG. 26.
  • FIG. 28 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present invention. As an example, an example of a cross section of a pixel unit disposed in each unit region of a display panel is illustrated.
  • 29 and 30 are flowcharts respectively illustrating a method of manufacturing a display device including pixels according to an exemplary embodiment of the present invention.
  • 1A and 1B, 2A and 2B, and 3A and 3B are perspective and cross-sectional views, respectively, showing a light emitting device LD according to an embodiment of the present invention.
  • 1A to 3B illustrate a rod-shaped light-emitting element LD having a circular column shape, but the type and / or shape of the light-emitting element LD according to the present invention are not limited thereto.
  • a light emitting device LD includes a first conductivity type semiconductor layer 11 and a second conductivity type semiconductor layer 13, and the first and And an active layer 12 interposed between the second conductivity type semiconductor layers 11 and 13.
  • the light emitting device LD may be formed of a stacked body in which the first conductivity type semiconductor layer 11, the active layer 12, and the second conductivity type semiconductor layer 13 are sequentially stacked along the length L direction. have.
  • the light emitting element LD may be provided in a rod shape extending along one direction. If the extending direction of the light emitting element LD is the length L direction, the light emitting element LD may have one end and the other end along the length L direction.
  • one of the first and second conductivity-type semiconductor layers 11 and 13 is disposed at one end of the light emitting element LD, and the first and first are disposed at the other end of the light emitting element LD.
  • the other one of the 2 conductive semiconductor layers 11 and 13 may be disposed.
  • the light emitting element LD may be a rod-shaped light emitting diode manufactured in a rod shape.
  • the term "rod-shaped” means a rod-like shape, or a bar-like shape that is long (ie, having an aspect ratio greater than 1) in the length L direction, such as a circular pillar or a polygonal pillar. shape), and the shape of the cross section is not particularly limited.
  • the length L of the light emitting element LD may be greater than its diameter D (or the width of the cross section).
  • the light emitting device LD may have a size as small as nanoscale to microscale.
  • the light emitting device LD may have a diameter D and / or a length L in a nano-scale to micro-scale range, respectively.
  • the size of the light emitting device LD in the present invention is not limited thereto.
  • the size of the light emitting device LD may be variously changed according to design conditions such as various devices using the light emitting device using the light emitting device LD as a light source, for example, a display device.
  • the first conductivity-type semiconductor layer 11 may include, for example, at least one n-type semiconductor layer.
  • the first conductivity type semiconductor layer 11 includes any one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN semiconductor materials, and is doped with a first conductivity type dopant such as Si, Ge, Sn, etc. It may include an n-type semiconductor layer.
  • the material constituting the first conductivity type semiconductor layer 11 is not limited thereto, and the first conductivity type semiconductor layer 11 may be formed of various materials.
  • the active layer 12 is disposed on the first conductive semiconductor layer 11 and may be formed in a single or multiple quantum well structure.
  • a cladding layer (not shown) doped with a conductive dopant may be formed on the top and / or bottom of the active layer 12.
  • the clad layer may be formed of an AlGaN layer or an InAlGaN layer.
  • a material such as AlGaN, AlInGaN may be used to form the active layer 12, and in addition, various materials may constitute the active layer 12.
  • the light emitting device LD When a voltage equal to or higher than a threshold voltage is applied to both ends of the light emitting device LD, the light emitting device LD emits light while the electron-hole pairs are combined in the active layer 12.
  • the light emitting element LD can be used as a light source for various light emitting devices including pixels of a display device.
  • the second conductivity type semiconductor layer 13 is disposed on the active layer 12 and may include a semiconductor layer of a different type from the first conductivity type semiconductor layer 11.
  • the second conductivity type semiconductor layer 13 may include at least one p-type semiconductor layer.
  • the second conductivity type semiconductor layer 13 includes at least one semiconductor material of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and a p-type semiconductor layer doped with a second conductivity type dopant such as Mg It may include.
  • the material constituting the second conductivity-type semiconductor layer 13 is not limited thereto, and various other materials may constitute the second conductivity-type semiconductor layer 13.
  • the light emitting device LD may further include an insulating coating INF provided on the surface.
  • the insulating film INF may be formed on the surface of the light emitting device LD so as to surround at least the outer circumferential surface of the active layer 12.
  • a region of the first and second conductivity type semiconductor layers 11 and 13 is further added. Can be surrounded.
  • the insulating film INF may expose both ends of the light emitting device LD having different polarities.
  • the insulating film INF may have two bases of one end of each of the first and second conductive semiconductor layers 11 and 13 positioned at both ends of the light emitting element LD in the length L direction, for example, a cylinder. 1A and 1B, the top and bottom surfaces of the light emitting element LD may be exposed without being covered.
  • the insulating film INF may include at least one insulating material of silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ), and titanium dioxide (TiO 2 ).
  • SiO 2 silicon dioxide
  • Si 3 N 4 silicon nitride
  • Al 2 O 3 aluminum oxide
  • TiO 2 titanium dioxide
  • the constituent material of the insulating coating INF is not particularly limited, and the insulating coating INF may be composed of various known insulating materials.
  • the light emitting device LD further includes additional components in addition to the first conductivity type semiconductor layer 11, the active layer 12, the second conductivity type semiconductor layer 13, and / or the insulating coating INF. can do.
  • the light emitting device LD may include one or more phosphor layers, active layers, and semiconductors disposed on one side of the first conductivity type semiconductor layer 11, the active layer 12, and / or the second conductivity type semiconductor layer 13.
  • a layer and / or electrode layer may additionally be included.
  • the light emitting device LD may further include at least one electrode layer 14 disposed on one side of the second conductivity type semiconductor layer 13 as shown in FIGS. 2A and 2B.
  • the light emitting device LD may further include at least one other electrode layer 15 disposed on one side of the first conductivity type semiconductor layer 11 as shown in FIGS. 3A and 3B. have.
  • each of the electrode layers 14 and 15 may be an ohmic contact electrode, but is not limited thereto. Further, each of the electrode layers 14 and 15 may include metal or metal oxide.
  • each of the electrode layers 14 and 15 is chromium (Cr), titanium (Ti), aluminum (Al), gold (Au), nickel (Ni), oxides or alloys thereof, ITO (Indium Tin Oxide) , IZO (Indium Zinc Oxide), ZnO (Zinc Oxide), ITZO (Indium Tin Zinc Oxide), such as a transparent electrode material or the like can be formed.
  • the electrode layers 14 and 15 may be substantially transparent or translucent. Accordingly, light generated in the light emitting device LD may pass through the electrode layers 14 and 15 and be emitted to the outside of the light emitting device LD.
  • the insulating coating INF may or may not at least partially surround the outer circumferential surfaces of the electrode layers 14 and 15. That is, the insulating film INF may be selectively formed on the surfaces of the electrode layers 14 and 15. In addition, the insulating coating INF is formed to expose both ends of the light emitting devices LD having different polarities, for example, at least one region of the electrode layers 14 and 15 may be exposed. Alternatively, in another embodiment, an insulating coating INF may not be provided.
  • the active layer 12 is connected to at least one electrode (not shown), for example, at both ends of the light emitting device LD Short circuit and the like). Accordingly, electrical stability of the light emitting element LD can be secured.
  • an insulating film INF on the surface of the light emitting element LD, surface defects of the light emitting element LD can be minimized to improve life and efficiency.
  • an insulating film INF is formed on each light emitting element LD, even when a plurality of light emitting elements LD are disposed close to each other, an unwanted short circuit occurs between the light emitting elements LD. It can be prevented from occurring.
  • the light emitting device LD may be manufactured through a surface treatment process.
  • a plurality of light-emitting elements (LD) are mixed with a fluid solution (or a solvent) and supplied to each light-emitting region (eg, the light-emitting region of each pixel), the light-emitting elements (LD) are Each light emitting device LD may be surface treated so that it can be uniformly dispersed without being unevenly aggregated in the solution.
  • the insulating film INF itself may be formed of a hydrophobic film using a hydrophobic material, or a hydrophobic film made of a hydrophobic material may be additionally formed on the insulating film INF.
  • the hydrophobic material may be a material containing fluorine to exhibit hydrophobicity.
  • the hydrophobic material may be applied to the light emitting devices LD in the form of a self-assembled monolayer (SAM).
  • SAM self-assembled monolayer
  • the hydrophobic material may include octadecyl trichlorosilane, fluoroalkyl trichlorosilane, perfluoroalkyl triethoxysilane, and the like.
  • the hydrophobic material may be a commercially available fluorine-containing material such as Teflon TM or Cytop TM , or a material corresponding thereto.
  • the light emitting device including the above-described light emitting element LD can be used in various types of devices that require a light source, including a display device.
  • a display device For example, at least one ultra-light emitting device LD is disposed in each pixel area of the display panel, for example, a plurality of micro-light emitting devices LD having a size of nano-scale to micro-scale, respectively, and the micro-light emitting device Light sources (or light source units) of each pixel may be configured using the fields LD.
  • the application field of the light emitting element LD in the present invention is not limited to the display device.
  • the light emitting element LD may be used in other types of devices that require a light source, such as a lighting device.
  • FIGS. 4A and 4B are perspective and cross-sectional views showing a light emitting device LD according to an embodiment of the present invention.
  • FIGS. 4A and 4B show a light emitting device LD having a different structure from the light emitting devices LD shown in FIGS. 1A to 3B, for example, a core-shell structured light emitting device. That is, the type, structure, and / or shape of the light emitting device LD according to the embodiment of the present invention may be variously changed.
  • the same reference numerals are assigned to similar or identical components (eg, corresponding components) to the embodiments of FIGS. 1A to 3B, and detailed descriptions thereof will be omitted. Shall be
  • a light emitting device LD includes a first conductivity type semiconductor layer 11 and a second conductivity type semiconductor layer 13, and the first and second And an active layer 12 interposed between the two conductive semiconductor layers 11 and 13.
  • the first conductivity type semiconductor layer 11 is disposed in the central region of the light emitting region LD, and the active layer 12 surrounds at least one region of the first conductivity type semiconductor layer 11. 1 may be disposed on the surface of the conductive semiconductor layer 11.
  • the second conductivity-type semiconductor layer 13 may be disposed on the surface of the active layer 12 to surround at least one region of the active layer 12.
  • the light emitting device LD may further include an electrode layer 14 and / or an insulating film INF surrounding at least one region of the second conductivity-type semiconductor layer 13.
  • the light emitting element LD includes an electrode layer 14 and an electrode layer 14 disposed on the surface of the second conductivity type semiconductor layer 13 so as to surround a region of the second conductivity type semiconductor layer 13.
  • An insulating coating INF disposed on the surface of the electrode layer 14 may be further included to surround at least one region of 14).
  • the first conductivity type semiconductor layer 11, the active layer 12, the second conductivity type semiconductor layer 13, and the electrode layer sequentially arranged from the center to the outer direction are (14) and an insulating film INF may be implemented in a core-shell structure, and the electrode layer 14 and / or the insulating film INF may be omitted depending on the embodiment.
  • the light emitting element LD may be provided in a polygonal horn shape extending along one direction.
  • at least one region of the light emitting element LD may have a hexagonal horn shape.
  • the shape of the light emitting element LD is not limited thereto, and may be variously changed.
  • the light emitting element LD may have one end and the other end along the length L direction.
  • one of the first and second conductivity-type semiconductor layers 11 and 13 is disposed at one end of the light emitting element LD, and the first and first are disposed at the other end of the light emitting element LD.
  • the other one of the 2 conductive semiconductor layers 11 and 13 may be disposed.
  • the light emitting element LD may be a polygonal columnar shape, for example, a micro-light emitting diode having a core-shell structure made of a hexagonal horn shape with both ends protruding.
  • the light emitting device LD may have a size as small as nanoscale to microscale, for example, a width and / or length L in a nanoscale or microscale range, respectively.
  • the size and / or shape of the light emitting element LD may be variously changed according to design conditions of various devices using the light source as a light source, for example, a display device.
  • both ends of the first conductive type semiconductor layer 11 along the length L direction of the light emitting element LD may have a protruding shape.
  • the protruding shapes of both ends of the first conductive semiconductor layer 11 may be different from each other.
  • one end disposed on the upper side of both ends of the first conductive semiconductor layer 11 may have a horn shape contacting one vertex as the width narrows toward the upper side.
  • the other end of the first conductive type semiconductor layer 11 disposed on the lower side may have a quadrangular column shape having a constant width, but is not limited thereto.
  • the first conductive type semiconductor layer 11 may have a cross section such as a polygonal shape or a step shape that gradually decreases in width as it goes downward.
  • the shapes of both ends of the first conductive semiconductor layer 11 may be variously changed according to embodiments, and are not limited to the above-described embodiments.
  • the first conductivity-type semiconductor layer 11 may be positioned at the core of the light emitting device LD, that is, in the center (or center region).
  • the light emitting device LD may be provided in a shape corresponding to the shape of the first conductive semiconductor layer 11. For example, when the first conductive semiconductor layer 11 has a hexagonal horn shape, the light emitting device LD may have a hexagonal horn shape.
  • the active layer 12 may be provided and / or formed in a form surrounding the outer peripheral surface of the first conductive semiconductor layer 11 in the length L direction of the light emitting element LD. Specifically, the active layer 12 is provided in a form surrounding the remaining regions except for the other end disposed at the bottom of both ends of the first conductive type semiconductor layer 11 in the length (L) direction of the light emitting element (LD) and And / or can be formed.
  • the second conductivity type semiconductor layer 13 is provided and / or formed in a form surrounding the active layer 12 in the length (L) direction of the light emitting element LD, and is of a different type from the first conductivity type semiconductor layer 11. It may include a semiconductor layer.
  • the first conductivity type semiconductor layer 11 includes at least one n-type semiconductor layer
  • the second conductivity type semiconductor layer 13 may include at least one p-type semiconductor layer.
  • the light emitting element LD includes an electrode layer 14 surrounding at least one side of the second conductivity type semiconductor layer 13.
  • the electrode layer 14 may be an ohmic contact electrode electrically connected to the second conductivity-type semiconductor layer 13, but is not limited thereto.
  • the light emitting element LD may be configured in a hexagonal horn shape having both ends protruding, a first conductivity type semiconductor layer 11 provided at the center thereof, and the first conductivity type semiconductor layer ( 11)
  • a first conductive semiconductor layer 11 may be disposed at one end of the light emitting element LD having a hexagonal horn shape, and an electrode layer 14 may be disposed at the other end of the light emitting element LD.
  • the light emitting device LD may further include an insulating coating INF provided on the surface.
  • the insulating coating INF may include a transparent insulating material.
  • the insulating film INF may be provided to cover a portion of the outer circumferential surface of the first conductivity type semiconductor layer 11 and the outer circumferential surface of the electrode layer 14.
  • the insulating film INF is formed to cover the entire outer circumferential surface of the electrode layer 14 included in the light emitting element LD, and then electrically with an electrode (eg, the first electrode of the pixel). It may be partially removed to expose a region of the electrode layer 14 for connection.
  • the insulating film INF may expose at least one end of both ends of the light emitting device LD having different polarities.
  • the insulating film INF is the first of the first and second conductive semiconductor layers 11 and 13 located at both ends of the light emitting device LD on the length L direction of the light emitting device LD.
  • the lower surface of the conductive semiconductor layer 11 may be exposed to the outside without being covered.
  • the light emitting device LD may be manufactured through a surface treatment process.
  • the light emitting device including the above-described light emitting element LD can be used in various types of devices that require a light source.
  • the light emitting device may be used in various types of electronic devices that require a light source, such as a display device or a lighting device.
  • FIG. 5 is a plan view illustrating a display device according to an exemplary embodiment of the present invention.
  • a display device particularly a display panel PNL provided in the display device ).
  • each pixel unit PXU of the display panel PNL and each pixel constituting the pixel unit may include a plurality of light emitting elements LD.
  • the structure of the display panel PNL will be briefly illustrated in FIG. 5 centering on the display area DA.
  • at least one driving circuit unit (not shown, for example, at least one of the scanning driver and the data driver) and / or a plurality of wirings may be further disposed on the display panel PNL.
  • the display panel PNL may include a base layer BSL and a plurality of pixels disposed on the base layer BSL.
  • the pixels may include first color pixels PXL1, second color pixels PXL2 and / or third color pixels PXL3.
  • first color pixels PXL1, second color pixels PXL2, and the third color pixels PXL3 are arbitrarily referred to, or when two or more types of pixels are collectively referred to, Referred to as "pixels (PXL)" or "pixels (PXL)".
  • the display panel PNL and the base layer BSL for forming the display area may include a display area DA for displaying an image and a non-display area NDA excluding the display area DA. have.
  • the pixels PXL may be disposed in the display area DA on the base layer BSL.
  • the display area DA is disposed in the central area of the display panel PNL, and the non-display area NDA may be disposed in the edge area of the display panel PNL to surround the display area DA. have.
  • the positions of the display area DA and the non-display area NDA are not limited thereto, and their positions may be changed.
  • the display area DA may constitute a screen on which an image is displayed.
  • the base layer BSL may constitute a base member of the display panel PNL.
  • the base layer (BSL) may be a rigid or flexible substrate or film, the material or physical properties are not particularly limited.
  • the base layer (BSL) may be a rigid substrate made of glass or tempered glass, a flexible substrate made of plastic or metal (or a thin film), or at least one layer of insulating film. It is not limited.
  • the base layer (BSL) may be transparent, but is not limited thereto.
  • the base layer (BSL) may be a transparent, translucent, opaque, or reflective base member.
  • the base layer BSL includes a display area DA including a plurality of pixel areas in which each pixel PXL is formed, and a non-display area NDA disposed outside the display area DA. It can contain. Various wirings and / or built-in circuit units connected to the pixels PXL of the display area DA may be disposed in the non-display area NDA.
  • a plurality of pixels PXL may be dispersedly disposed in the display area DA.
  • a plurality of pixels PXL may be regularly arranged in the display area DA according to a stripe or pen tile arrangement structure.
  • the arrangement structure of the pixels PXL is not limited thereto, and the pixels PXL may be arranged in the display area DA in various structures and / or methods.
  • two or more types of pixels PXL emitting light of different colors may be disposed in the display area DA.
  • the display area DA includes first color pixels PXL1 that emit light of a first color, second color pixels PXL2 that emit light of a second color, and light of a third color.
  • the third color pixels PXL3 emitting light may be disposed.
  • the at least one first color pixel PXL1, the second color pixel PXL2, and the third color pixel PXL3 arranged to be adjacent to each other include one pixel unit PXU emitting light of various colors. Can be configured.
  • each first color pixel PXL1 may be a red pixel that emits red light
  • each second color pixel PXL2 may be a green pixel that emits green light
  • the third color pixel PXL3 may be a blue pixel emitting blue light
  • the first color pixels PXL1, the second color pixels PXL2, and the third color pixels PXL3 include a first color light emitting element, a second color light emitting element, and a third color, respectively. By providing a color light-emitting element as a light source, light of the first color, the second color, and the third color can be emitted, respectively.
  • the first color pixels PXL1, the second color pixels PXL2, and the third color pixels PXL3 include light emitting elements having the same color, but disposed on each light emitting element. By including light conversion layers and / or color filters of different colors, light of the first color, the second color, and the third color may be emitted, respectively.
  • each pixel unit PXU the color, type, and / or number of pixels PXL constituting each pixel unit PXU is not particularly limited, and for example, the color of light emitted by each pixel PXL is various. can be changed.
  • Each pixel PXL includes at least one light source driven by a predetermined control signal (eg, a scan signal and a data signal) and / or a predetermined power source (eg, a first power source and a second power source),
  • a predetermined control signal eg, a scan signal and a data signal
  • a predetermined power source eg, a first power source and a second power source
  • the light emitting device LD may be included.
  • each pixel PXL may include at least one ultra-small light emitting device LD having a size as small as nanoscale to microscale.
  • each pixel PXL is connected in series and / or in parallel with each other between the first and second pixel electrodes and / or the first and second power lines, so that the light source or light source of the corresponding pixel PXL is It may include a plurality of ultra-small light-emitting elements constituting the unit.
  • each pixel PXL may be configured as an active pixel.
  • the type, structure, and / or driving method of the pixels PXL that can be applied to the display device of the present invention is not particularly limited.
  • each pixel PXL may include pixels of a light emitting display device having various types of passive or active structures.
  • each pixel PXL illustrated in FIGS. 6A to 6C includes a first color pixel PXL1, a second color pixel PXL2, and a third color provided in the display panel PNL of FIG. 5. It may be any one of the pixels PXL3. Also, the first color pixel PXL1, the second color pixel PXL2, and the third color pixel PXL3 may have substantially the same or similar structures to each other.
  • the pixel PXL includes a light source unit LSU for generating light having a luminance corresponding to a data signal. Further, the pixel PXL may further include a pixel circuit PXC for driving the light source unit LSU.
  • the light source unit LSU may include a plurality of light emitting elements LD electrically connected between the first power source VDD and the second power source VSS.
  • the light emitting elements LD may be connected to each other in parallel, but are not limited thereto.
  • a plurality of light emitting devices LD may be connected in a series / parallel mixed structure.
  • the first and second power sources VDD and VSS may have different potentials so that the light emitting elements LD emit light.
  • the first power supply VDD may be set as a high potential power supply
  • the second power supply VSS may be set as a low potential power supply.
  • the potential difference between the first and second power sources VDD and VSS may be set to at least a threshold voltage of the light emitting elements LD during the light emission period of the pixel PXL.
  • the light emitting elements LD constituting the light source unit LSU of each pixel PXL have the same direction (eg, forward direction) between the first power supply VDD and the second power supply VSS. ), but the present invention is not limited thereto.
  • some of the light emitting elements LD are connected in the first direction (eg, forward direction) between the first and second power sources VDD and VSS to turn each effective light source.
  • other parts may be connected in the second direction (eg, reverse direction).
  • at least one pixel PXL is a single light emitting element (eg, a single effective light source connected in the forward direction between the first and second power sources VDD and VSS) LD It may contain only bays.
  • one end of the light emitting elements LD constituting each light source unit LSU is one electrode of the light source unit LSU (eg, a first electrode and / or a first electrode of each pixel PXL)
  • the first contact electrode may be commonly connected to the pixel circuit PXC, and may be connected to the first power source VDD through the pixel circuit PXC and the first power line PL1.
  • the other ends of the light emitting elements LD are different electrodes of the light source unit LSU (eg, the second electrode and / or the second contact electrode of each pixel PXL) and the second power line PL2. Through it may be connected to the second power supply (VSS) in common.
  • Each light source unit LSU may emit light with luminance corresponding to a driving current supplied through the corresponding pixel circuit PXC. Accordingly, a predetermined image may be displayed in the display area DA.
  • the pixel circuit PXC may be connected to the scan line Si and the data line Dj of the corresponding pixel PXL.
  • the pixel circuit PXC of the pixel PXL is a display area It may be connected to the i-th scan line Si and the j-th data line Dj of (DA).
  • the pixel circuit PXC may include first and second transistors T1 and T2 and a storage capacitor Cst.
  • the first transistor (also referred to as “driving transistor”) T1 is connected between the first power supply VDD and the light source unit LSU.
  • the gate electrode of the first transistor T1 is connected to the first node N1.
  • the first transistor T1 controls the driving current supplied to the light source unit LSU in response to the voltage of the first node N1.
  • the second transistor (also referred to as "switching transistor") T2 is connected between the data line Dj and the first node N1.
  • the gate electrode of the second transistor T2 is connected to the scan line Si.
  • the second transistor T2 is turned on when a scan signal of a gate-on voltage (eg, a low level voltage) is supplied from the scan line Si, so that the data line Dj and the first node N1 are turned on. Electrically connect.
  • a gate-on voltage eg, a low level voltage
  • the data signal of the corresponding frame is supplied to the data line Dj for each frame period, and the data signal is transmitted to the first node N1 via the second transistor T2. Accordingly, the voltage corresponding to the data signal is charged in the storage capacitor Cst.
  • One electrode of the storage capacitor Cst is connected to the first power supply VDD, and the other electrode is connected to the first node N1.
  • the storage capacitor Cst charges a voltage corresponding to the data signal supplied to the first node N1 during each frame period.
  • transistors included in the pixel circuit PXC for example, the first and second transistors T1 and T2 are both shown as P-type transistors, but the present invention is not limited thereto. That is, at least one of the first and second transistors T1 and T2 may be changed to an N-type transistor.
  • the first and second transistors T1 and T2 may be both N-type transistors.
  • the gate-on voltage of the scan signal for writing the data signal supplied to the data line Dj to the pixel PXL for each frame period may be a high level voltage.
  • the voltage of the data signal for turning on the first transistor T1 may be a voltage having a waveform opposite to the embodiment of FIG. 6A.
  • a larger gray level value to be expressed may supply a data signal having a higher voltage level.
  • the pixel PXL illustrated in FIG. 6B is configured and operated except that the connection positions of some circuit elements and the voltage levels of control signals (eg, scan signals and data signals) are changed according to a change in transistor type. This is substantially similar to the pixel PXL in FIG. 6A. Therefore, a detailed description of the pixel PXL in FIG. 6B will be omitted.
  • the structure of the pixel circuit PXC is not limited to the embodiment shown in FIGS. 6A and 6B. That is, the pixel circuit PXC may be composed of pixel circuits of various structures and / or driving methods currently known. For example, the pixel circuit PXC may be configured as in the embodiment shown in FIG. 6C.
  • the pixel circuit PXC may be further connected to at least one other scan line (or control line) in addition to the scan line Si of the corresponding horizontal line.
  • the pixel circuit PXC of the pixel PXL disposed in the i-th row of the display area DA is connected to the i-1th scan line Si-1 and / or the i + 1th scan line Si + 1. It can be further connected.
  • the pixel circuit PXC may be further connected to third and other power sources in addition to the first and second power sources VDD and VSS.
  • the pixel circuit PXC may also be connected to the initialization power source Vint.
  • the pixel circuit PXC may include first to seventh transistors T1 to T7 and a storage capacitor Cst.
  • the first transistor T1 is connected between the first power source VDD and the light source unit LSU.
  • one electrode (eg, a source electrode) of the first transistor T1 is connected to the first power source VDD through the fifth transistor T5 and the first power line PL1, and the first transistor
  • the other electrode (eg, drain electrode) of (T1) may be connected to one electrode (eg, the first electrode of the corresponding pixel PXL) of the light source unit LSU via the sixth transistor T6.
  • the gate electrode of the first transistor T1 is connected to the first node N1.
  • the first transistor T1 controls the driving current supplied to the light source unit LSU in response to the voltage of the first node N1.
  • the second transistor T2 is connected between the data line Dj and one electrode of the first transistor T1. Then, the gate electrode of the second transistor T2 is connected to the corresponding scan line Si. The second transistor T2 is turned on when the scan signal of the gate-on voltage is supplied from the scan line Si to electrically connect the data line Dj to one electrode of the first transistor T1. Therefore, when the second transistor T2 is turned on, the data signal supplied from the data line Dj is transferred to the first transistor T1.
  • the third transistor T3 is connected between another electrode (eg, drain electrode) of the first transistor T1 and the first node N1.
  • the gate electrode of the third transistor T3 is connected to the scan line Si.
  • the third transistor T3 is turned on when the scan signal of the gate-on voltage is supplied from the scan line Si to connect the first transistor T1 in the form of a diode.
  • the fourth transistor T4 is connected between the first node N1 and the initialization power source Vint. Further, the gate electrode of the fourth transistor T4 is connected to the previous scan line, for example, the i-1th scan line Si-1. The fourth transistor T4 is turned on when the scan signal of the gate-on voltage is supplied to the i-1th scan line Si-1, so that the voltage of the initialization power supply Vint is the first node N1. To deliver. According to an embodiment, the voltage of the initialization power supply Vint for initializing the gate voltage of the first transistor T1 may be equal to or less than the minimum voltage of the data signal.
  • the fifth transistor T5 is connected between the first power supply VDD and the first transistor T1. Further, the gate electrode of the fifth transistor T5 is connected to the corresponding emission control line, for example, the i-th emission control line Ei.
  • the fifth transistor T5 is turned off when a light emission control signal of a gate-off voltage (eg, a high level voltage) is supplied to the light emission control line Ei, and is turned on in other cases.
  • a gate-off voltage eg, a high level voltage
  • the sixth transistor T6 is connected between the first transistor T1 and the light source unit LSU. Further, the gate electrode of the sixth transistor T6 is connected to a corresponding emission control line, for example, the i-th emission control line Ei. The sixth transistor T6 is turned off when a light emission control signal having a gate-off voltage is supplied to the light emission control line Ei, and is turned on in other cases.
  • the seventh transistor T7 is connected between one electrode of the light source unit LSU (eg, the first electrode of the corresponding pixel PXL) and the initialization power source Vint.
  • the gate electrode of the seventh transistor T7 is connected to any one of the scan lines of the next stage, for example, the i + 1th scan line Si + 1.
  • the seventh transistor T7 is turned on when the scan signal of the gate-on voltage is supplied to the i + 1th scan line Si + 1, and the voltage of the initialization power supply Vint is turned on. It is supplied as an electrode. Accordingly, during each initialization period in which the voltage of the initialization power source Vint is transferred to the light source unit LSU, the voltage of one electrode of the light source unit LSU is initialized.
  • a control signal for controlling the operation of the seventh transistor T7 may be variously changed.
  • the gate electrode of the seventh transistor T7 may be connected to the scan line of the corresponding horizontal line, that is, the i-th scan line Si.
  • the seventh transistor T7 is turned on when the scan signal of the gate-on voltage is supplied to the i-th scan line Si to supply the voltage of the initialization power source Vint to one electrode of the light source unit LSU. Can be.
  • the storage capacitor Cst is connected between the first power supply VDD and the first node N1.
  • the storage capacitor Cst stores a data signal supplied to the first node N1 and a voltage corresponding to the threshold voltage of the first transistor T1 in each frame period.
  • transistors included in the pixel circuit PXC for example, the first to seventh transistors T1 to T7 are all illustrated as P-type transistors, but the present invention is not limited thereto. .
  • at least one of the first to seventh transistors T1 to T7 may be changed to an N-type transistor.
  • each pixel PXL may have various structures currently known.
  • the pixel circuit PXC included in each pixel PXL may be composed of pixel circuits of various structures and / or driving methods currently known.
  • each pixel PXL may be configured inside a passive light emitting display device or the like. In this case, the pixel circuit PXC is omitted, and both ends of the light emitting elements LD constituting the light source unit LSU have a scanning line Si, a data line Dj, or a first or second power line, respectively. (PL1, PL2) and / or may be directly connected to a predetermined control line.
  • each pixel PXL may be any one of the pixels PXL illustrated in FIGS. 5 to 6C, but is not limited thereto.
  • each pixel PXL may further include circuit elements for controlling each light source unit LSU (eg, at least one circuit element constituting the pixel circuit PXC of FIGS. 6A to 6C).
  • the circuit element may be disposed on a different layer from the light source unit (LSU).
  • the circuit element may be disposed on the pixel circuit layer located on one surface of the base layer BSL, and the light source unit LSU may be disposed on the display element layer located on the pixel circuit layer.
  • each light source unit LSU may have a predetermined power line (eg, first and / or first and / or second) through the first and second contact holes CH1 and CH2.
  • the present invention is not limited to this, for example, at least one of the first and second electrodes ELT1 and ELT2 of each pixel PXL in another embodiment of the present invention.
  • One may be directly connected to a predetermined power line and / or signal line without passing through a contact hole and / or intermediate wiring.
  • a pixel PXL may include a plurality of light emitting elements LD and electrodes for configuring each light source unit LSU.
  • the pixel PXL is between the first electrode ELT1 and the second electrode ELT2 and spaced apart from each other in each pixel area, and between the first and second electrodes ELT1 and ELT2.
  • the first and second contact electrodes CNE1 and CNE2 are disposed to be spaced apart from each other in each pixel area, such as the first and second electrodes ELT1 and ELT2, so that the first of the light emitting elements LD is formed.
  • the ends EP1 and the second ends EP2 may be electrically connected to the first electrode ELT1 and the second electrode ELT2, respectively.
  • the pixel PXL according to an exemplary embodiment of the present invention includes at least one light emitting element LD (for example, a plurality of light emitting elements LD) of the light emitting elements LD and the first contact electrode CNE1. ) May include at least one first conductive pattern CP1 (for example, a plurality of first conductive patterns CP1).
  • the first electrode ELT1 and the second electrode ELT2 are disposed to be spaced apart from each other in each pixel area in which each pixel PXL is provided and / or formed, particularly in the light emission area EMA of the corresponding pixel PXL.
  • each pixel area may refer to an area in which circuit elements and / or a light source unit LSU for configuring the corresponding pixel PXL are disposed.
  • the light emitting area EMA is an effective light source that is completely connected between the light emitting elements LD (in particular, the first and second electrodes ELT1 and ELT2) constituting the light source unit LSU of each pixel PXL. Field) may be disposed.
  • predetermined electrodes eg, first and second electrodes ELT1 and ELT2 and first and second contact electrodes CNE1 connected to the light emitting elements LD are , CNE2)) or one region of the electrodes.
  • the light-emitting region EMA is a light-shielding and / or reflective bank structure formed between the pixels PXL to define each pixel region and the light-emitting region EMA therein (also referred to as a "pixel defining layer").
  • a bank structure surrounding the emission area EMA may be disposed around the emission area EMA.
  • the first and second electrodes ELT1 and ELT2 may be disposed spaced apart from each other.
  • the first and second electrodes ELT1 and ELT2 may be arranged side by side at a predetermined interval along the first direction DR1 in each light emitting area EMA.
  • the first and second electrodes ELT1 and ELT2 may have a bar shape extending along one direction.
  • each of the first and second electrodes ELT1 and ELT2 may have a bar shape extending along the second direction DR2 crossing (eg, orthogonal to) the first direction DR1. have.
  • the present invention is not limited to this, and the shapes of the first and second electrodes ELT1 and ELT2, the arrangement direction, and / or mutual arrangement relationship may be variously changed.
  • first and second electrodes ELT1 and ELT2 may be disposed in one or more pixel regions, and the number of first and second electrodes ELT1 and ELT2 disposed in the pixel region may be It is not particularly limited.
  • a plurality of first electrodes ELT1 extending in the second direction DR2 and arranged in parallel with each other may be disposed in each pixel area.
  • at least one second electrode ELT2 facing each of the first electrodes ELT1 may be disposed in each pixel area.
  • one second electrode ELT2 is disposed between two first electrodes ELT1, or a plurality of first electrodes ELT1 correspond to each of the plurality of first electrodes ELT1.
  • the second electrodes ELT2 may be disposed.
  • the first electrode ELT1 may include at least one constituting a predetermined circuit element (eg, a pixel circuit PXC) through the first connection electrode CNL1 and / or the first contact hole CH1.
  • a predetermined circuit element eg, a pixel circuit PXC
  • Transistor e.g, a power line (eg, a first power line PL1) and / or a signal line (eg, a scanning line Si, a data line Dj, or a predetermined control line).
  • the first electrode ELT1 is electrically connected to a predetermined circuit element disposed under the first connection electrode CNL1 and the first contact hole CH1, and the first electrode ELT1 is connected to the first electrode ELT1. 1 Can be electrically connected to the wiring.
  • the first wiring may be the first power line PL1 for supplying the first power VDD, but is not limited thereto.
  • the first wiring may be a signal line supplied with a predetermined first driving signal (eg, a scanning signal, a data signal, or a predetermined control signal).
  • the first electrode ELT1 may be directly connected to a predetermined power line or signal line without passing through the first connection electrode CNL1, the first contact hole CH1, and / or circuit elements.
  • the first electrode ELT1 may be integrally or non-integrated to the predetermined power line or signal line.
  • the first electrode ELT1 and the first connection electrode CNL1 may extend in different directions in each pixel area. For example, when the first connection electrode CNL1 extends along the first direction DR1, the first electrode ELT1 follows the second direction DR2 crossing the first direction DR1. Can be extended.
  • the first electrode ELT1 and the first connection electrode CNL1 may be integrally connected to each other.
  • the first electrode ELT1 may be formed by branching at least one branch from the first connection electrode CNL1.
  • the first connection electrode CNL1 may be regarded as a region of the first electrode ELT1.
  • the present invention is not limited to this.
  • the first electrode ELT1 and the first connection electrode CNL1 may be individually formed and electrically connected to each other through at least one contact hole or via hole.
  • the second electrode ELT2 may include at least one constituting a predetermined circuit element (eg, a pixel circuit PXC) through the second connection electrode CNL2 and / or the second contact hole CH2. Transistor), a power line (eg, the second power line PL2) and / or a signal line (eg, a scan line Si, a data line Dj, or a predetermined control line).
  • a predetermined circuit element eg, a pixel circuit PXC
  • a power line eg, the second power line PL2
  • a signal line eg, a scan line Si, a data line Dj, or a predetermined control line.
  • the second electrode ELT2 may be electrically connected to the second power line PL2 disposed under the second connection electrode CNL2 and the second contact hole CH2.
  • the second electrode ELT2 may be directly connected to a predetermined power line or signal line without passing through the second connection electrode CNL2 and / or the second contact hole CH2.
  • the second electrode ELT2 may be integrally or non-integrated to the predetermined power line or signal line.
  • the second electrode ELT2 and the second connection electrode CNL2 may extend in different directions.
  • the second connection electrode CNL2 extends along the first direction DR1
  • the second electrode ELT2 follows the second direction DR2 crossing the first direction DR1. Can be extended.
  • the second electrode ELT2 and the second connection electrode CNL2 may be integrally connected to each other.
  • the second electrode ELT2 may be formed by branching at least one branch from the second connection electrode CNL2.
  • the second connection electrode CNL2 may be regarded as a region of the second electrode ELT2.
  • the present invention is not limited to this.
  • the second electrode ELT2 and the second connection electrode CNL2 may be separately formed and electrically connected to each other through at least one contact hole or via hole.
  • the first electrodes ELT1 of each of the pixels PXL disposed in the display area DA are electrically connected to each other.
  • the second electrodes ELT2 of each of the pixels PXL may be electrically connected to each other.
  • the first and second electrodes ELT1 and ELT2 may include a first alignment signal (or a first alignment voltage) and a second alignment signal (or a second alignment voltage) in the alignment step of the light emitting elements LD, respectively.
  • a first alignment signal or a first alignment voltage
  • a second alignment signal or a second alignment voltage
  • Alignment voltage can be supplied.
  • a predetermined alignment signal is applied between the first and second electrodes ELT1 and ELT2 in the alignment step of the light emitting elements LD, and accordingly, the first and second electrodes ELT1 and ELT2.
  • An electric field may be formed between.
  • the light emitting elements LD supplied to each pixel area, particularly the light emitting area EMA of each pixel PXL, may be aligned between the first and second electrodes ELT1 and ELT2. .
  • the connection between the first electrodes ELT1 and / or the second electrodes ELT2 between the pixels PXL is disconnected.
  • the pixels PXL may be formed to be individually driven.
  • each of the first and second electrodes ELT1 and ELT2 may be composed of a single layer or multiple layers.
  • each of the first electrodes ELT1 may include at least one reflective electrode layer, and may additionally further include at least one transparent electrode layer and / or a conductive capping layer.
  • each second electrode ELT2 includes at least one reflective electrode layer, and may additionally further include at least one transparent electrode layer and / or a conductive capping layer.
  • a plurality of light emitting elements LD may be arranged between the first and second electrodes ELT1 and ELT2. Each light emitting element LD may be electrically connected between the first and second electrodes ELT1 and ELT2 corresponding to each other.
  • At least one light emitting device that is not completely connected between the first and second electrodes ELT1 and ELT2 in each light emitting area EMA (hereinafter, referred to as "ineffective light source”)
  • ineffective light source at least one light emitting device that is not completely connected between the first and second electrodes ELT1 and ELT2 in each light emitting area EMA.
  • an embodiment of the present invention will be described with respect to light emitting elements LD (ie, effective light sources) having both ends connected to the first and second electrodes ELT1 and ELT2.
  • each light emitting element may be a rod-shaped light emitting diode having a longitudinal direction, but is not limited thereto.
  • at least some of the light emitting elements LD may be core-shell structured light emitting diodes.
  • each light emitting device LD may be a light-emitting device having a small size, for example, a nano-scale to a micro-scale, using an inorganic crystal structure material.
  • each light emitting device LD may be an ultra-small light emitting device having a size in a nano-scale to micro-scale range, as illustrated in FIGS. 1A to 4B.
  • the size of the light emitting element LD may be variously changed according to design conditions of each light emitting device using the light emitting element LD as a light source, for example, a pixel PXL.
  • each light emitting element LD is positioned at one end in the length L direction and is electrically connected to the first electrode ELT1, and has a first end EP1 and a length L direction. It may include a second end EP2 positioned at the other end and electrically connected to the second electrode ELT2.
  • each light emitting element LD is disposed between the first and second electrodes ELT1 and ELT2 corresponding to each other, and between the first and second electrodes ELT1 and ELT2. In may be arranged horizontally along the first direction (DR1).
  • the light emitting elements LD are uniformly arranged in one direction, for example, the first direction DR1, but the present invention is not limited thereto.
  • at least one of the light emitting elements LD may be arranged in a diagonal direction or the like between the first and second electrodes ELT1 and ELT2.
  • at least one light emitting element that is, an ineffective light source
  • at least one light emitting element that is, an ineffective light source
  • the light emitting elements LD are prepared in a form dispersed in a predetermined solution and supplied to each pixel area (especially, the light emitting area EMA of each pixel PXL) using an inkjet method or the like.
  • the light emitting devices LD may be mixed with a volatile solvent and supplied to each light emitting area EMA.
  • a predetermined alignment voltage or alignment signal
  • an electric field is formed between the first and second electrodes ELT1 and ELT2.
  • the light emitting elements LD are aligned between the first and second electrodes ELT1 and ELT2.
  • the light emitting devices LD may be stably disposed between the first and second electrodes ELT1 and ELT2 by volatilizing the solvent or removing the solvent in other ways.
  • the first contact electrode CNE1 and the second contact electrode CNE2 may be formed on both ends of the light emitting elements LD, for example, the first and second ends EP1 and EP2, respectively. Accordingly, the light emitting elements LD may be more stably connected between the first and second electrodes ELT1 and ELT2.
  • the first ends EP1 of the light emitting elements LD may pass through the first contact electrode CNE1, the first electrode ELT1, the pixel circuit PXC, and / or the first power line PL1. It may be electrically connected to the first power source VDD.
  • the second ends EP2 of the light emitting elements LD may be connected to the second power source (eg, via the second contact electrode CNE2, the second electrode ELT2, and / or the second power line PL2). VSS). Accordingly, at least one light emitting element LD connected in the forward direction between the first and second electrodes ELT1 and ELT2 emits light at a luminance corresponding to the driving current supplied from the pixel circuit PXC or the like. It becomes possible. Accordingly, the pixel PXL emits light corresponding to the driving current.
  • At least one light emitting element LD of the light emitting elements LD arranged between the first and second electrodes ELT1 and ELT2 of each pixel PXL is respectively
  • the first end EP1 is electrically connected to the first electrode ELT1 through the first conductive pattern CP1 and the first contact electrode CNE1
  • each second end EP2 is at least a second contact electrode. It may be electrically connected to the second electrode ELT2 through (CNE2).
  • at least one end (eg, the first end EP1) of the light emitting elements LD disposed in each pixel PXL has at least one conductive pattern (eg, the first conductive pattern CP1).
  • the light emitting device LD electrically connected to the first or second electrodes ELT1 and ELT2 (eg, the first electrode ELT1) via)) is referred to as a "first light emitting device LD1". do.
  • both ends ie, the first and second ends EP1 and EP2
  • both ends ie, the first and second ends EP1 and EP2
  • the first and first The light emitting element LD electrically connected to the two electrodes ELT1 and ELT2 and / or the first and second contact electrodes CNE1 and CNE2 will be referred to as a "second light emitting element LD2".
  • first and second light emitting elements LD1 and LD2 when one or more of the first and second light emitting elements LD1 and LD2 is referred to arbitrarily, or when the first and second light emitting elements LD1 and LD2 are collectively referred to as “light emitting element LD ) "Or” Light-Emitting Elements (LD) ".
  • the first and second electrodes (ELT1, ELT2) between, and between the first and second contact electrodes (CNE1, CNE2) is electrically connected (especially, the first and / or second electrodes (
  • Each of the plurality of light emitting elements LD connected in a forward direction so as to emit light corresponding to a predetermined control signal and / or power supplied to ELT1 and ELT2) may constitute an effective light source of the corresponding pixel PXL.
  • these effective light sources may be collected to form a light source unit LSU of the corresponding pixel PXL.
  • the first contact electrode CNE1 may be disposed on the first electrode ELT1 so as to overlap each first electrode ELT1.
  • the first contact electrode CNE1 may be electrically connected to each first electrode ELT1.
  • the first contact electrode CNE1 is spaced apart from the at least one first light emitting element LD1, and is electrically connected to the first light emitting element LD1 through at least one first conductive pattern CP1.
  • the first contact electrode CNE1 is disposed to be spaced apart from the first ends EP1 of each of the plurality of first light emitting elements LD1 when viewed on at least a plane.
  • LD1 electrically connected to the first ends EP1 of the first light emitting elements LD1 through a plurality of first conductive patterns CP1 overlapping and / or connected to the respective first ends EP1.
  • the first ends EP1 of the first light emitting elements LD1 may be electrically connected to the first electrode ELT1 by the first contact electrode CNE1 and each of the first conductive patterns CP1.
  • the first contact electrode CNE1 may be formed to overlap with at least one second light emitting element LD2.
  • the first contact electrode CNE1 protrudes toward the second light emitting element LD2 so as to overlap the first end EP1 of the at least one second light emitting element LD2. It may include a projection (PP1).
  • the first contact electrode CNE1 may include a plurality of first protruding toward the second light emitting elements LD2 so as to overlap with the first ends EP1 of each of the plurality of second light emitting elements LD2. It may include one projection (PP1).
  • Each first protrusion PP1 protrudes from one side of the first contact electrode CNE1 (eg, one side facing the second electrode ELT2 and the second contact electrode CNE2), and the first contact The electrode CNE1 may be integrally formed. That is, according to an embodiment, each of the first protrusions PP1 may be a region of the first contact electrode CNE1.
  • the first ends EP1 of the second light emitting elements LD2 may be electrically connected to the first electrode ELT1 by the first contact electrode CNE1.
  • the second light emitting elements LD2 are deviated from the aligned position. Can be prevented.
  • the second end EP2 of each of the second light emitting elements LD2 may be electrically connected to the second contact electrode CNE2.
  • the second end EP2 of each of the second light emitting elements LD2 may overlap the second contact electrode CNE2 and be directly connected to the second contact electrode CNE2.
  • the second contact electrode CNE2 may be disposed on the second electrode ELT2 so as to overlap with the second electrode ELT2.
  • the second contact electrode CNE2 may be electrically connected to the second electrode ELT2.
  • the second contact electrode CNE2 may be electrically connected to the second ends EP2 of each of the light emitting elements LD.
  • the second contact electrode CNE2 may overlap the second ends EP2 of the light emitting elements LD, and may be electrically connected to the second ends EP2.
  • the second ends EP2 of the light emitting elements LD may be electrically connected to the second electrode ELT2 through the second contact electrode CNE2.
  • the second contact electrode CNE2 by stably fixing the second ends EP2 of the light emitting elements LD by the second contact electrode CNE2, it is possible to prevent the light emitting elements LD from deviating from the aligned position. .
  • the present invention is not limited to the embodiment in which the second ends EP2 of the light emitting elements LD are indirectly connected to the second electrode ELT2 through the second contact electrode CNE2.
  • the second ends EP2 of the light emitting elements LD may be directly connected to the second electrode ELT2. In this case, the second contact electrode CNE2 may not be provided.
  • Each of the first conductive patterns CP1 may be disposed between each of the first light emitting elements LD1 and the first contact electrodes CNE1.
  • each of the first conductive patterns CP1 may be disposed on a first end EP1 of each first light emitting element LD1 and a region of the first contact electrode CNE1 adjacent thereto.
  • the first end EP1 of each first light emitting element LD1 is spaced apart from the adjacent first electrode ELT1 and the first contact electrode CNE1, and each first conductive pattern CP1 ) And the first contact electrode CNE1 in order to be electrically connected to the first electrode ELT1.
  • the first electrode ELT1 and the second electrode ELT2 may be spaced apart by a distance d1 equal to or greater than the average length L of the light emitting elements LD.
  • At least one of the first and second electrodes ELT1 and ELT2 includes a conductive pattern (eg, a first conductive pattern CP1) and a respective A contact electrode (eg, the first contact electrode CNE1) may be electrically connected to one end (eg, the first end EP1) of the at least one first light emitting element LD1.
  • a conductive pattern eg, a first conductive pattern CP1
  • a respective A contact electrode eg, the first contact electrode CNE1
  • the first contact electrode CNE1 may be electrically connected to one end (eg, the first end EP1) of the at least one first light emitting element LD1.
  • At least one conductive pattern connected to at least one end of the first light emitting element LD1 in which a short defect occurs eg, the first The first conductive pattern CP1 connected to the first end EP1 of the light emitting element LD1 may be selectively disconnected. Accordingly, leakage current is prevented from flowing through the first light emitting element LD1 in which the short defect occurs, and pixel defects can be efficiently repaired.
  • each of the first conductive patterns CP1 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), and nickel (Ni) , Neodymium (Nd), Iridium (Ir), Chromium (Cr), Titanium (Ti), Molybdenum (Mo), Copper (Cu), etc.
  • each of the first conductive patterns CP1 may have conductivity by including at least one of various conductive materials that can be used for forming electrodes or wiring.
  • each of the first conductive patterns CP1 is the same as the constituent material of at least one of the first and second electrodes ELT1 and ELT2 and the first and second contact electrodes CNE1 and CNE2. It may include a conductive material, or at least one conductive material not included in the electrodes. As an example, the first conductive pattern CP1 may include at least one conductive material different from a constituent material of the first contact electrode CNE1.
  • each of the first conductive patterns CP1 may include a low melting point conductive material having a relatively lower melting point than the first contact electrode CNE1.
  • the first conductive pattern CP1 by applying heat to the first conductive pattern CP1 through a relatively simple method such as irradiating a laser or applying a predetermined voltage to the first conductive pattern CP1 to be disconnected, the first conductive The pattern CP1 can be easily disconnected. Accordingly, when a short defect occurs in the light emitting elements LD, particularly at least one first light emitting element LD having at least one end connected to the first conductive pattern CP1, the first light emitting element in which a short defect occurs ( LD) may be selectively disconnected from the first conductive pattern CP1.
  • the first light emitting element LD having the short defect can be selectively isolated from the first and / or second electrodes ELT1 and ELT2. Accordingly, it is possible to efficiently repair the pixel defect while configuring the light source unit LSU by making full use of the remaining light emitting elements LD in which a short defect does not occur.
  • the first conductive pattern CP1 may include a low melting point metal or alloy having a melting point of 400 degrees or less.
  • the first conductive pattern CP1 is an alkali metal having a relatively low melting point (eg, lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), francium ( Fr)), alkaline earth metal (e.g., at least one of calcium (Ca), strontium (Sr), barium (Ba), and radium (Ra)), bismuth (Bi), lead (Pb), tin (Sn) ), Cadmium (Cd), zinc (Zn), antimony (Sb), or at least one metal, or an alloy (or plating) containing at least one of them.
  • a relatively low melting point eg, lithium (Li), sodium (Na), potassium (K), rubidium (Rb), cesium (Cs), francium ( Fr)
  • alkaline earth metal e.g., at
  • the first conductive pattern CP1 may be made of SAC (Sn-Ag-Cu) alloy.
  • a conductive material that can be used to form the first conductive pattern CP1 is not limited thereto, and the first conductive pattern CP1 may include at least one of various conductive materials.
  • the first conductive pattern CP1 may be formed of a transparent or translucent conductive film that satisfies a predetermined range of transmittance so that light emitted from the first light emitting elements LD1 can be transmitted.
  • the first conductive pattern CP1 may include a transparent electrode material (eg, a conductive oxide such as ITO, IZO, ZnO, or ITZO) or a metal compound that exhibits transparent or translucent properties.
  • the first conductive pattern CP1 may be thinly formed with a limited thickness to secure a predetermined range of transmittance, or may be formed in a mesh form including a plurality of openings.
  • the first conductive pattern CP1 may be composed of a single layer or multiple layers, and the shape or cross-sectional structure of the first conductive pattern CP1 is not particularly limited.
  • each pixel PXL when each pixel PXL includes a plurality of first light emitting elements LD1 arranged between the first and second electrodes ELT1 and ELT2, the pixel PXL A plurality of first conductive patterns CP1 disposed on the first ends EP1 of each of the first light emitting elements LD1 may be included.
  • each pixel PXL may include a plurality of first conductive patterns CP1 spaced apart from each other on the first ends EP1 of each of the plurality of first light emitting elements LD1. Can be.
  • the plurality of first conductive patterns CP1 may be regularly disposed in each light emitting area EMA.
  • the first conductive patterns CP1 and the first conductive patterns CP1 are formed on one side of the first contact electrode CNE1 along the extension direction of the first contact electrode CNE1 (eg, the second direction DR2).
  • 1 protrusions PP1 may be regularly arranged.
  • first conductive patterns CP1 and first protrusions PP1 may be alternately arranged on one side of the first contact electrode CNE1.
  • the number and / or arrangement structure of the first conductive patterns CP1 disposed in the emission area EMA of each pixel PXL may be variously changed.
  • the pixels PXL disposed in the display area DA include first conductive patterns CP1 dispersed in the same number and / or arrangement structure with each other, or a pixel included in the pixels PXL.
  • the number and / or arrangement of 1 conductive patterns CP1 may be different from each other.
  • a period and / or interval in which the first conductive patterns CP1 are arranged may be changed.
  • the first conductive patterns CP1 and the first protrusions PP1 may be regularly arranged at a ratio of 1: 2 in the region where the first and second electrodes ELT1 and ELT2 face each other. have.
  • each first protrusion PP1 may overlap the plurality of second light emitting elements LD2.
  • a direction in which the first and second electrodes ELT1 and ELT2 extend between the first electrode ELT1 and the second electrode ELT2 (eg, the second direction) (DR2)) may include a plurality of second light emitting elements (LD2) arranged in series.
  • each of the first protrusions PP1 has the width Wp larger than the distance d2 between the second light emitting elements LD2 arranged continuously, and the second light emitting elements arranged continuously.
  • (LD2) may be overlapped with each of the first ends (EP1). That is, according to an embodiment, the size of each first protrusion PP1 and the arrangement relationship with the second light emitting elements LD2 may be variously changed.
  • the arrangement relationship of the first conductive patterns CP1 and / or the first protrusions PP1 may be different.
  • the first conductive patterns CP1 and the first protrusions PP1 may be repeatedly arranged in a ratio of 1: 2.
  • first conductive patterns CP1 and the first conductive patterns CP1 and the first electrode ELT1 disposed on the other side (eg, the right side) of the emission area EMA and the second electrode ELT2 adjacent thereto are disposed.
  • the protrusions PP1 may be alternately arranged in a ratio of 1: 1.
  • each of the first conductive patterns CP1 may be disposed on the first ends LD1 of all the effective light emitting elements LD.
  • the light emitting devices LD disposed in the corresponding area may be all the first light emitting devices LD1 and the first light emitting devices LD1.
  • the first electrode ELT1 and the first contact electrode CNE1 connected to the first electrically conductive electrode EP1 are electrically connected to the first ends EP1 of the first light emitting elements LD1 through the respective first conductive patterns CP1.
  • first conductive patterns CP1 and the first conductive patterns CP1 and the first electrode ELT1 disposed on the other side (eg, the right side) of the emission area EMA and the second electrode ELT2 adjacent thereto are disposed.
  • the protrusions PP1 may be alternately arranged at a predetermined ratio, for example, a 1: 1 ratio.
  • the first and second light emitting elements LD1 and LD2 may be alternately disposed in the corresponding area (eg, a right area of the light emitting area EMA).
  • each of the first conductive patterns CP1 may be formed on the first ends EP1 of all the fields LD.
  • the light source unit LSU of each pixel PXL has at least one conductive pattern (eg, each first conductive pattern CP1) on at least one end (eg, each first end EP1). )) May be formed of a plurality of first light emitting elements LD1 disposed thereon.
  • the first conductive patterns CP1 may be formed separately from each other.
  • only the first light emitting element LD1 in which the short defect occurs is selectively the first and / or second electrodes ELT1, ELT2) (eg, the first electrode ELT1).
  • the first conductive patterns CP1 and / or the first protrusions PP1 may be irregularly distributed.
  • the first ends EP1 of the light emitting elements LD arranged in the light may be electrically connected to the first contact electrode CNE1 and the first electrode ELT1 through each of the first conductive patterns CP1.
  • first electrode ELT1 disposed on the other side (eg, the right side) of the emission area EMA and the second electrode ELT2 adjacent thereto, the first electrode ELT1 overlaps.
  • a plurality of first conductive patterns CP1 and first protrusions PP1 may be irregularly distributed and disposed on one side of the first contact electrode CNE1.
  • the first conductive patterns CP1 and / or the first protrusions PP1 may be irregularly distributed throughout the emission area EMA.
  • the first conductive patterns CP1 and / or the first protrusions PP1 may extend in the direction of extension of each first contact electrode CNE1 in each light emitting area EMA (eg, the second).
  • the direction DR2 regularly or irregularly distributed on one side of the first contact electrode CNE1 may be disposed.
  • the first ends EP1 of each of the first light emitting elements LD1 overlap with the corresponding first contact electrode CNE1 to be electrically connected to the first contact electrode CNE1.
  • the second ends EP2 of each of the first light emitting elements LD1 are electrically connected to the second contact electrode CNE2 corresponding to the second conductive pattern CP2, respectively. 2 may be electrically connected to the second electrode ELT2 through the contact electrode CNE2.
  • the pixel PXL may include at least one second conductive pattern CP2 disposed between at least one first light emitting element LD1 and the second contact electrode CNE2 disposed in the light emitting area EMA. ).
  • the second end EP2 of the first light emitting element LD1 is spaced apart from the second contact electrode CNE2 adjacent thereto, and passes through the second conductive pattern CP2. It may be electrically connected to the contact electrode CNE2.
  • each of the second conductive patterns CP2 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), and nickel (Ni) , Neodymium (Nd), Iridium (Ir), Chromium (Cr), Titanium (Ti), Molybdenum (Mo), Copper (Cu), etc.
  • each of the second conductive patterns CP2 may have conductivity by including at least one of various conductive materials that can be used for forming electrodes or wiring.
  • each of the second conductive patterns CP2 is the same as a constituent material of at least one of the first and second electrodes ELT1 and ELT2 and the first and second contact electrodes CNE1 and CNE2. It may contain a conductive material, or may include at least one conductive material not included in them. As an example, the second conductive pattern CP2 may include at least one conductive material different from a constituent material of the second contact electrode CNE2.
  • the second conductive pattern CP2 may include a low melting point conductive material having a melting point that is relatively lower than that of the second contact electrode CNE2.
  • the second conductive pattern CP2 may include at least one of the low-melting conductive materials previously mentioned as a constituent material of the first conductive pattern CP1.
  • the second conductive pattern CP2 is selectively facilitated by applying heat to the second conductive pattern CP2 by irradiating a laser to the second conductive pattern CP2 or applying a predetermined voltage. Can be disconnected.
  • the second conductive pattern CP2 may be formed of the same conductive material as the first conductive pattern CP1, but is not limited thereto.
  • the second conductive pattern CP2 similar to the first conductive pattern CP1, includes a transparent electrode material, is formed thinly to a limited thickness, or includes a plurality of openings so as to secure a predetermined range of transmittance. It may be formed in a mesh form.
  • the second conductive pattern CP2 may be composed of a single layer or multiple layers, and the shape or cross-sectional structure of the second conductive pattern CP2 is not particularly limited.
  • the second contact electrode CNE2 may include at least one second protruding toward the second light emitting element LD2 so as to overlap the second end EP2 of the at least one second light emitting element LD2.
  • 2 may include a projection (PP2).
  • the second end EP2 of the second light emitting element LD2 is directly connected to the second contact electrode CNE2, and can be electrically connected to the second electrode ELT2 through the second contact electrode CNE2. have.
  • the second end EP2 of the at least one first light emitting element LD1 is each of the second conductive pattern CP2. It may be electrically connected to the second contact electrode (CNE2) and the second electrode (ELT2) via.
  • the second end EP2 of the at least one second light emitting element LD2 is overlapped with the second contact electrode CNE2 by the second protrusion PP2 formed on the second contact electrode CNE2. 2 may be electrically connected to the contact electrode CNE2 and the second electrode ELT2.
  • the first ends EP1 of the first and second light emitting elements LD1 and LD2 overlap the first contact electrode CNE1 and the first contact electrode CNE1 and the first electrode. It can be electrically connected to (ELT1).
  • the first end EP1 of the at least one first light emitting element LD1 may pass through the respective first conductive patterns CP1.
  • the first contact electrode CNE1 and the first electrode ELT1 may be electrically connected.
  • the first end EP1 of the at least one second light emitting element LD2 is overlapped with the first contact electrode CNE1 by the first protrusion PP1 formed on the first contact electrode CNE1. 1 may be electrically connected to the contact electrode CNE1 and the first electrode ELT1.
  • the second ends EP2 of the first and second light emitting elements LD1 and LD2 overlap the second contact electrode CNE2 and the second contact electrode CNE2 and the second electrode (ELT2).
  • the at least one first light emitting element LD1 is first or second via first or second conductive patterns CP1 and CP2 disposed on the first or second ends EP1 and EP2. It may be electrically connected to the second contact electrodes CNE1 and CNE2, and may be electrically connected to the first or second electrodes ELT1 and ELT2 through the first or second contact electrodes CNE1 and CNE2. Then, the at least one other first light emitting element LD1 is first via the first and second conductive patterns CP1 and CP2 disposed on the first and second ends EP1 and EP2, respectively.
  • first and second contact electrodes CNE1 and CNE2 and electrically connected to first and second electrodes ELT1 and ELT2 through the first and second contact electrodes CNE1 and CNE2.
  • the first and second conductive patterns CP1 and CP2 may include the same conductive material as each other, or at least one different conductive material.
  • the first and second conductive patterns CP1 and CP2 may be simultaneously formed in the same process, but are not limited thereto. .
  • the at least one second light emitting element LD2 includes first or second protrusions PP1 of the first or second contact electrodes CNE1 and CNE2 disposed on the first or second ends EP1 and EP2. PP2) and electrically connected to the first or second contact electrodes CNE1 and CNE2, and the first or second contact electrodes ELT1 and ELT2 through the first or second contact electrodes CNE1 and CNE2. It can be electrically connected to.
  • the first and second contact electrodes CNE1 and CNE2 are disposed on the first and second ends EP1 and EP2, respectively, of at least one other second light emitting element LD2.
  • first and second contact electrodes CNE1 and CNE2 It is electrically connected to the first and second contact electrodes CNE1 and CNE2 through two protrusions PP1 and PP2, and the first and second through the first and second contact electrodes CNE1 and CNE2. It can be electrically connected to the two electrodes (ELT1, ELT2).
  • the light emitting elements LD may be disposed to overlap with at least one of the first and second electrodes ELT1 and ELT2.
  • the second ends EP2 of the light emitting elements LD may be disposed to overlap the second electrode ELT2 and the second contact electrode CNE2.
  • the pixel PXL includes at least one first partition wall PW1 overlapping each of the first electrodes ELT1 and at least one second overlapping each of the second electrodes ELT2.
  • the partition wall PW2 may be further included.
  • the first partition wall PW1 and the second partition wall PW2 may be disposed under each of the first electrode ELT1 and the second electrode ELT2.
  • first and second partition walls PW1 and PW2 may be disposed below the first and second electrodes ELT1 and ELT2, respectively.
  • first and second contact electrodes CNE1 and CNE2 may be disposed on the first and second electrodes ELT1 and ELT2, respectively.
  • the first partition wall WW1 may be disposed under the first electrode ELT1 while having a narrower width than each of the first electrodes ELT1.
  • the first partition wall PW1 may be positioned inside the first electrode ELT1 while having a shape corresponding to the first electrode ELT1.
  • the first electrode ELT1 When the first partition wall PW1 is disposed under the first electrode ELT1, the first electrode ELT1 may protrude upward in a region where the first partition wall WW1 is disposed. Accordingly, light emitted from the first ends EP1 of the light emitting elements LD facing the first electrode ELT1 may be controlled to face the front direction of the display device.
  • the second partition wall PW2 may be disposed under the second electrode ELT2 while having a narrower width than each of the second electrodes ELT2.
  • the second partition wall PW2 may be located inside the second electrode ELT2 while having a shape corresponding to the second electrode ELT2 when viewed on a plane.
  • the second electrode ELT2 When the second partition wall PW2 is disposed under the second electrode ELT2, the second electrode ELT2 may protrude upward in a region where the second partition wall PW2 is disposed. Accordingly, light emitted from the second ends EP2 of the light emitting elements LD facing the second electrode ELT2 may be controlled to face the front direction of the display device.
  • At least one pixel PXL disposed in the display area DA is spaced apart from each other on the first ends EP1 of each of the plurality of first light emitting elements LD1.
  • the first conductive patterns CP1 and / or the second conductive patterns CP2 spaced apart from each other on the second ends EP2 of each of the first light emitting elements LD1 may be included.
  • at least one of the first and / or second conductive patterns CP1 and CP2 includes a first or second end EP1 and EP2 of each first light emitting element LD1 and a corresponding agent. It may be disconnected between the first or second contact electrodes CNE1 and CNE2.
  • each of the disconnected conductive patterns will be referred to as a “disconnected pattern (CPr)”.
  • the pixel PXL for which the defect is repaired includes at least one disconnection pattern CPr disconnected between at least one first light emitting element LD1 and the first or second contact electrodes CNE1 and CNE2. It can contain.
  • the pixel PXL may have various structures.
  • the at least one pixel PXL disposed in the display area DA has a structure in which any one of the embodiments of FIGS. 7 to 20 is applied alone, or at least one of the above embodiments Two embodiments may have a structure applied in combination.
  • a pixel PXL may include at least one light emitting element LD and a first or second contact electrode disposed in each light emitting area EMA. Between (CNE1, CNE2), at least one first and / or second conductive pattern electrically connecting one end of the light emitting element LD to the first or second contact electrodes CNE1 and CNE2 CP1, CP2).
  • each pixel PXL may include a plurality of first and / or second conductive patterns CP1 and CP2 disposed on one end of the plurality of light emitting elements LD. According to the pixel PXL and the display device having the same, the pixel defect due to a short defect of the light emitting element LD can be more efficiently repaired.
  • each conductive pattern CP shown in FIGS. 21A to 21D may be any one of the first and second conductive patterns CP1 and CP2 according to the embodiments of FIGS. 7 to 20. have. Further, the first and second conductive patterns CP1 and CP2 may have substantially the same or similar structures to each other, but are not limited thereto.
  • each conductive pattern CP may have a quadrangular shape when viewed on a plane, and may have a polygonal shape of another shape.
  • each conductive pattern CP may have a circular shape or an elliptical shape, or a shape in which a circular shape and a polygonal shape are combined. That is, the shape of the conductive pattern CP may be variously changed according to embodiments.
  • each conductive pattern CP may have a mesh shape.
  • each conductive pattern CP may include a plurality of openings.
  • each opening may have a quadrangular shape, but is not limited thereto. That is, the mesh shape can be variously changed.
  • each conductive pattern CP may include a plurality of regions having different widths.
  • each conductive pattern CP is located on both sides of the first area AR1 having the first width W1 and both sides of the first area AR2 and is greater than the first width W1.
  • the second area AR2 and the third area AR3 having the second width W2 may be included.
  • the second and third regions AR2 and AR3 may have the same width, but are not limited thereto.
  • each conductive pattern CP may overlap one end of the light emitting element LD in the second and third regions AR2 and AR3 and any one contact electrode corresponding thereto.
  • the conductive pattern CP may be disconnected in the first region AR1. That is, the first region AR1 may be a region located between each first light emitting element LD1 and any one contact electrode, and the width thereof may be relatively narrow. Accordingly, when a short defect or the like occurs in at least one first light emitting element LD1, the pixel defect caused by the short defect can be easily repaired.
  • each conductive pattern CP may have a shape in which its width is gradually changed in at least one region.
  • each conductive pattern CP may have a shape in which the width gradually decreases toward the center in the first region AR1.
  • FIGS. 22A and 22B are cross-sectional views illustrating a pixel PXL according to an exemplary embodiment of the present invention, for example, for a cross-section of a pixel PXL corresponding to lines I to I 'and lines II to II' in FIG. 19. An example is shown.
  • FIGS. 22A and 22B the same reference numerals are assigned to similar or identical components to the embodiments described above, and detailed description thereof will be omitted.
  • a pixel PXL according to an exemplary embodiment of the present invention is disposed on one surface of the base layer BSL and includes a plurality of light emitting elements LD. And a display element layer (DPL). Also, the pixel PXL may further include a pixel circuit layer PCL. For example, the pixel PXL is disposed between the base layer BSL and the display element layer DPL, and the pixel circuit layer PCL including at least one circuit element electrically connected to the light emitting elements LD. ) May be further included.
  • the pixel circuit layer PCL may include at least one circuit element constituting the pixel circuit PXC.
  • the pixel circuit layer PCL includes a plurality of transistors T and a storage capacitor Cst for configuring the pixel circuit PXC, and in addition, the pixel circuit PXC and / or the light source unit ( LSU) may further include at least one power line and / or signal line.
  • the pixel circuit layer PCL May be omitted.
  • FIGS. 22A and 22B only one transistor T of circuit elements and wirings disposed in the pixel circuit layer PCL is representatively illustrated.
  • the pixel circuit layer PCL may include a plurality of insulating layers disposed between respective electrodes and / or wirings.
  • the pixel circuit layer PCL includes a buffer layer BFL, a gate insulating layer GI, an interlayer insulating layer ILD, and a passivation layer PSV sequentially stacked on one surface of the base layer BSL. It can contain.
  • the pixel circuit layer PCL may further include at least one light blocking pattern (not shown) disposed under the at least some transistors.
  • the buffer layer BFL can prevent impurities from diffusing into each circuit element.
  • the buffer layer BFL may be composed of a single layer, or may be composed of multiple layers of at least two or more layers. When the buffer layer BFL is provided in multiple layers, each layer may be formed of the same material or may be formed of different materials. Meanwhile, the buffer layer BFL may be omitted depending on the embodiment.
  • Each transistor T includes a semiconductor layer SCL, a gate electrode GE, and first and second transistor electrodes ET1 and ET2.
  • FIGS. 22A and 22B illustrate an embodiment in which each transistor T includes first and second transistor electrodes ET1 and ET2 formed separately from the semiconductor layer SCL.
  • the present invention is not limited to this.
  • the first and / or second transistor electrodes ET1 and ET2 provided in the at least one transistor T disposed in each pixel area have respective semiconductor layers SCL. ).
  • the semiconductor layer SCL may be disposed on the buffer layer BFL.
  • the semiconductor layer SCL may be disposed between the base layer BSL on which the buffer layer BFL is formed and the gate insulating layer GI.
  • the semiconductor layer SCL includes a first region contacting each of the first transistor electrodes ET1, a second region contacting each of the second transistor electrodes ET2, and between the first and second regions. It may include a channel region located in. According to an embodiment, one of the first and second regions may be a source region and the other may be a drain region.
  • the semiconductor layer SCL may be a semiconductor pattern made of polysilicon, amorphous silicon, oxide semiconductor, or the like. Further, the channel region of the semiconductor layer SCL may be an intrinsic semiconductor as an impurity-doped semiconductor pattern, and the first and second regions of the semiconductor layer SCL may each be a semiconductor pattern doped with a predetermined impurity. have.
  • the gate electrode GE may be disposed on the semiconductor layer SCL with the gate insulating layer GI interposed therebetween.
  • the gate electrode GE may be disposed between the gate insulating layer GI and the interlayer insulating layer ILD to overlap with at least one region of the semiconductor layer SCL.
  • the first and second transistor electrodes ET1 and ET2 may be disposed on each semiconductor layer SCL and the gate electrode GE with at least one interlayer insulating layer ILD interposed therebetween. .
  • the first and second transistor electrodes ET1 and ET2 may be disposed between the interlayer insulating layer ILD and the passivation layer PSV.
  • the first and second transistor electrodes ET1 and ET2 may be electrically connected to each semiconductor layer SCL.
  • the first and second transistor electrodes ET1 and ET2 are the first of each semiconductor layer SCL through the respective contact holes passing through the gate insulating layer GI and the interlayer insulating layer ILD. And second regions.
  • At least one transistor T provided in the pixel circuit PXC may be connected to any one pixel electrode.
  • one of the first and second transistor electrodes ET1 and ET2 of the first transistor T1 illustrated in FIGS. 6A and 6B is a contact hole (eg, FIG. 1) passing through the passivation layer PSV. Electrical to the first electrode ELT1 and / or the first connection electrode CNL1 of the light source unit LSU disposed on the passivation layer PSV through the first contact hole CH1 of 7 to 20. Can be connected to.
  • At least one signal line and / or power line connected to each pixel PXL may be disposed on the same layer as one electrode of circuit elements constituting the pixel circuit PXC.
  • the second power line PL2 for supplying the second power source VSS is disposed on the same layer as the gate electrodes GE of the transistors T, and thus at least one bridge pattern (not shown) And / or the second electrode ELT2 of the light source unit LSU disposed on the passivation layer PSV through the contact hole (eg, the second contact hole CH2 of FIGS. 7 to 20) and / or Alternatively, the second connection electrode CNL2 may be electrically connected.
  • the structure and / or location of the second power line PL2 may be variously changed.
  • the display element layer DPL may include a light source unit LSU for each of the pixels PXL.
  • the display element layer DPL is electrically connected between at least one pair of the first electrode ELT1 and the second electrode ELT2 and the first and second electrodes ELT1 and EPT2.
  • a plurality of light emitting devices LD may be included.
  • the display element layer DPL may further include at least one conductive layer and / or an insulating layer.
  • the display element layer DPL includes first and second partition walls PW1 and PW2 sequentially arranged and / or formed on the base layer BSL and / or the pixel circuit layer PCL.
  • the first and / or second conductive patterns CP1 and CP2 may be disposed under the first or second contact electrodes CNE1 and CNE2, respectively, and other embodiments The first and / or second conductive patterns CP1 and CP2 may be disposed on the first or second contact electrodes CNE1 and CNE2, respectively.
  • the first and second partition walls PW1 and PW2 may be disposed to be spaced apart from each other in each light emitting area EMA.
  • the first and second partition walls PW1 and PW2 protrude in a height direction on the base layer BSL and / or the pixel circuit layer PCL.
  • the first and second partition walls PW1 and PW2 may have substantially the same height, but are not limited thereto.
  • the first partition wall PW1 may be disposed between the base layer BSL and / or the pixel circuit layer PCL and the first electrode ELT1.
  • the first partition wall WW1 may be disposed to be adjacent to the first ends EP1 of the light emitting elements LD.
  • one side surface of the first partition wall PW1 is positioned at a distance adjacent to the first ends EP1 of the light emitting elements LD and may be disposed to face the first ends EP1. .
  • the second partition wall PW2 may be disposed between the base layer BSL and / or the pixel circuit layer PCL and the second electrode ELT2.
  • the second partition wall WW2 may be disposed to be adjacent to the second ends EP2 of the light emitting elements LD.
  • one side of the second partition wall PW2 may be disposed at a distance adjacent to the second ends EP2 of the light emitting elements LD, so as to face the second ends EP2. .
  • the first and second partition walls PW1 and PW2 may have various shapes.
  • the first and second partition walls PW1 and PW2 may have a trapezoidal cross section that narrows in width toward the upper portion.
  • each of the first and second partition walls PW1 and PW2 may have an inclined surface on at least one side surface.
  • the first and second partition walls PW1 and PW2 may have a cross section of a semi-circle or a semi-ellipse that becomes narrower toward the top.
  • each of the first and second partition walls PW1 and PW2 may have a curved surface on at least one side.
  • the shapes of the first and second partition walls PW1 and PW2 are not particularly limited, and may be variously changed. Also, depending on the embodiment, at least one of the first and second partition walls PW1 and PW2 may be omitted, or the position thereof may be changed.
  • the first and second partition walls PW1 and PW2 may include an insulating material including at least one inorganic material and / or organic material.
  • the first and second partition walls PW1 and PW2 may include at least one layer of an inorganic film including various inorganic insulating materials currently known, including silicon nitride (SiNx) or silicon oxide (SiOx).
  • the first and second partition walls PW1 and PW2 include at least one organic film and / or photoresist film including various organic insulating materials currently known, or a complex of organic / inorganic materials It may be composed of a single layer or a multi-layer insulator. That is, in the embodiment of the present invention, the constituent materials of the first and second partition walls PW1 and PW2 may be variously changed.
  • the first and second partition walls PW1 and PW2 may function as a reflective member.
  • the first and second partition walls PW1 and PW2 induce light emitted from each light emitting element LD together with the first and second electrodes ELT1 and ELT2 provided thereon in a desired direction. By doing so, it can function as a reflective member that improves the light efficiency of the pixel PXL.
  • First and second electrodes ELT1 and ELT2 may be disposed on the first and second partition walls PW1 and PW2, respectively.
  • the first and second electrodes ELT1 and ELT2 are spaced apart from each other in each light emitting area EMA.
  • the first and second electrodes ELT1 and ELT2 disposed on each of the first and second partition walls PW1 and PW2 are the first and second partition walls PW1 and PW2. It may have a shape corresponding to each shape.
  • the first and second electrodes ELT1 and ELT2 have an inclined surface or a curved surface corresponding to the first and second partition walls PW1 and PW2, respectively, in the height direction of the base layer BSL. It can protrude.
  • Each of the first and second electrodes ELT1 and ELT2 may include at least one conductive material.
  • each of the first and second electrodes ELT1 and ELT2 includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), and nickel ( Ni), neodymium (Nd), iridium (Ir), chromium (Cr), titanium (Ti), molybdenum (Mo), copper (Cu), etc.
  • Conductive oxides such as (Indium Tin Oxide), IZO (Indium Zinc Oxide), ZnO (Zinc Oxide), AZO (Antimony Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnO (Zinc Oxide), SnO 2 (Tin Oxide) , PEDOT may include at least one material of a conductive polymer, but is not limited thereto.
  • each of the first and second electrodes ELT1 and ELT2 may include other conductive materials, such as carbon nanotubes, graphene, and the like. That is, each of the first and second electrodes ELT1 and ELT2 may have conductivity by including at least one of various conductive materials, and its constituent materials are not particularly limited. Further, each of the first and second electrodes ELT1 and ELT2 may be made of the same conductive material, or they may include at least one different conductive material.
  • each of the first and second electrodes ELT1 and ELT2 may be composed of a single layer or multiple layers.
  • each of the first and second electrodes ELT1 and ELT2 may include at least one reflective electrode layer.
  • each of the first and second electrodes ELT1 and ELT2 covers at least one transparent electrode layer disposed above and / or below the reflective electrode layer, and covers the upper portion of the reflective electrode layer and / or transparent electrode layer. At least one of the at least one conductive capping layer may be selectively included.
  • the reflective electrode layers of the first and second electrodes ELT1 and ELT2 may be formed of a conductive material having a uniform reflectance.
  • the reflective electrode layer is silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir) ), Chromium (Cr), titanium (Ti), molybdenum (Mo), copper (Cu), and the like, but may be composed of at least one metal or an alloy containing the same, but not limited to. That is, the reflective electrode layer may be made of various reflective conductive materials.
  • each of the first and second electrodes ELT1 and ELT2 includes a reflective electrode layer
  • light emitted from both ends of each of the light emitting elements LD that is, the first and second ends EP1 and EP2 is imaged. It can be made to proceed further in the direction displayed (for example, the front direction).
  • the first and second electrodes ELT1 and ELT2 have first and second light emitting elements LD while having inclined or curved surfaces corresponding to shapes of the first and second partition walls PW1 and PW2.
  • the light emitted from the first and second ends EP1 and EP2 of each of the light emitting elements LD is the first and second electrodes ELT1 and ELT2. It may be reflected by the display panel (PNL) in the front direction (eg, the upper direction of the base layer (BSL)). Accordingly, it is possible to improve the efficiency of light emitted from the light emitting elements LD.
  • the transparent electrode layers of the first and second electrodes ELT1 and ELT2 may be formed of various transparent electrode materials.
  • the transparent electrode layer may include ITO, IZO or ITZO, but is not limited thereto.
  • each of the first and second electrodes ELT1 and ELT2 may be composed of a triple layer having a stacked structure of ITO / Ag / ITO.
  • RC delay signal delay
  • each of the first and second electrodes ELT1 and ELT2 includes a conductive capping layer covering the reflective electrode layer and / or the transparent electrode layer, the first due to defects generated in the manufacturing process of the pixel PXL, etc. And preventing the reflective electrode layers of the second electrodes ELT1 and ELT2 from being damaged.
  • the conductive capping layer may be selectively included in the first and second electrodes ELT1 and ELT2, and may be omitted depending on the embodiment.
  • the conductive capping layer may be regarded as a component of each of the first and second electrodes ELT1 and ELT2, or as a separate component disposed on the first and second electrodes ELT1 and ELT2. It may be considered.
  • the first insulating layer INS1 may be disposed on one region of the first and second electrodes ELT1 and ELT2.
  • the first insulating layer INS1 is formed to cover one region of the first and second electrodes ELT1 and ELT2, and another one of the first and second electrodes ELT1 and ELT2.
  • the region may include openings exposing the first and second contact portions CNT1 and CNT2, respectively.
  • the first insulating layer INS1 may be formed to primarily cover the first and second electrodes ELT1 and ELT2. After the light emitting elements LD are supplied and aligned on the first insulating layer INS1, the first insulating layer INS1 is the first and second contact portions of the first and second contact portions CNT1 and CNT2, respectively. It can be partially opened to expose the two electrodes ELT1 and ELT2. Alternatively, in another embodiment, after the supply and alignment of the light emitting elements LD is completed, the first insulating layer INS1 is patterned in the form of individual patterns that are locally disposed under the light emitting elements LD. Can be.
  • the first insulating layer INS1 is interposed between the first and second electrodes ELT1 and ELT2 and the light emitting elements LD, and the first and second electrodes ELT1 and ELT2, respectively. Can expose at least one area of.
  • the first insulating layer INS1 is formed to cover the first and second electrodes ELT1 and ELT2 after the first and second electrodes ELT1 and ELT2 are formed, so that the first and second electrodes
  • the second electrodes ELT1 and ELT2 may be prevented from being damaged or metals may be precipitated.
  • the first insulating layer INS1 can stably support each light emitting element LD.
  • a plurality of light emitting elements LD may be supplied and aligned to each light emitting area EMA on which the first insulating layer INS1 is formed.
  • a plurality of light emitting elements LD are supplied to each light emitting area EMA through an inkjet method or the like, and the light emitting devices LD are applied to the first and second electrodes ELT1 and ELT2. It may be aligned between the first and second electrodes ELT1 and ELT2 by a predetermined alignment voltage (or alignment signal).
  • the second insulating layer INS2 is disposed on the light emitting elements LD, particularly, the light emitting elements LD aligned between the first and second electrodes ELT1 and ELT2, and the light emitting elements
  • the first and second ends EP1 and EP2 of the field LD may be exposed.
  • the second insulating layer INS2 does not cover the first and second ends EP1 and EP2 of the light emitting devices LD, and is partially only on one region of the light emitting devices LD. Can be deployed.
  • the second insulating layer INS2 may be formed in an independent pattern on each light emitting area EMA, but is not limited thereto.
  • the second insulating layer INS2 By forming the second insulating layer INS2 on the light emitting devices LD after the alignment of the light emitting devices LD is completed, it is possible to prevent the light emitting devices LD from deviating from the aligned position. .
  • the space forms the second insulating layer INS2. Can be filled in the process. Accordingly, the light emitting elements LD can be more stably supported.
  • first and / or second conductive patterns CP1 and CP2 are formed on at least one of the light emitting elements LD, for example, at least one end of the plurality of first light emitting elements LD1. Can be.
  • the first and / or second conductive patterns CP1 and CP2 may include first and / or second ends of the first and / or second ends EP1 and EP2 of each first light emitting element LD1. It can be electrically connected to the contact electrodes (CNE1, CNE2).
  • first and second contact electrodes CNE1 and CNE2 may be disposed on the same layer as each other.
  • first and second contact electrodes CNE1 and CNE2 may be formed using the same conductive material in the same process, but are not limited thereto.
  • first and second contact electrodes CNE1 and CNE2 may be disposed on different layers.
  • the first and second contact electrodes CNE1 and CNE2 may be formed using the same or different conductive materials from each other in different processes.
  • at least one insulating layer (not shown) may be further formed on the contact electrode disposed on the lower layer.
  • the first and second contact electrodes CNE1 and CNE2 connect the first and second ends EP1 and EP2 of the light emitting elements LD to the first and second electrodes ELT1 and ELT2, respectively. Connect electrically. According to an embodiment, the first and second contact electrodes CNE1 and CNE2 contact the first and second electrodes ELT1 and ELT2 through the first and second contact portions CNT1 and CNT2, respectively. The first and second electrodes ELT1 and ELT2 may be electrically connected to each other.
  • the first contact electrode CNE1 is formed on the first area of the first electrode ELT1 (eg, the first contact portion CNT1) that is not covered by the first insulating layer INS1. In contact with the electrode ELT1, it may be electrically connected to the first electrode ELT1.
  • the second contact electrode CNE2 is the second electrode on a region (eg, the second contact portion CNT2) of the second electrode ELT2 that is not covered by the first insulating layer INS1. In contact with (ELT2) it can be electrically connected to the second electrode (ELT2).
  • the present invention is not limited thereto, and the connection structure between the first and second contact electrodes CNE1 and CNE2 and the first and second electrodes ELT1 and ELT2 may be variously changed.
  • any one of the first and second contact electrodes CNE1 and CNE2 has a first or second end of the first light emitting elements LD1 via each conductive pattern CP. (EP1, EP2). Further, the remaining contact electrodes may be directly connected to the first or second ends EP1 and EP2 of the second light emitting element LD2. In another embodiment, both the first and second contact electrodes CNE1 and CNE2 pass through the first or second conductive patterns CP1 and CP2, respectively, and the first and first of the first light emitting elements LD1. It may be connected to the two ends (EP1, EP2).
  • a third insulating layer INS3 may be disposed on the first and second contact electrodes CNE1 and CNE2.
  • the third insulating layer INS3 includes first and second partition walls PW1 and PW2, first and second electrodes ELT1 and ELT2, light emitting devices LD, and The first and second partition walls PW1 and PW2, the first and second electrodes ELT1 and ELT2, the light emitting elements LD, and the second contact electrodes CNE1 and CNE2 are covered to cover the second contact electrodes CNE1 and CNE2.
  • the first and second contact electrodes CNE1 and CNE2 may be formed and / or disposed on one surface of the base layer BSL.
  • the third insulating layer INS3 may include at least one inorganic film and / or organic film.
  • the third insulating layer INS3 may include a thin film encapsulation layer having a multilayer structure, but is not limited thereto. Further, depending on the embodiment, at least one layer of an overcoat layer and / or an encapsulation substrate, etc., not shown on the third insulating layer INS3 may be further disposed.
  • each of the first to third insulating layers INS1, INS2, and INS3 may be composed of a single layer or multiple layers, and may include at least one inorganic insulating material and / or organic insulating material.
  • each of the first to third insulating layers INS1, INS2, and INS3 may include various types of organic / inorganic insulating materials currently known, including silicon nitride (SiNx) and the like.
  • the constituent materials of each of the third to third insulating layers INS1, INS2, and INS3 are not particularly limited.
  • first to third insulating layers INS1, INS2, and INS3 may include different insulating materials, or at least some of the first to third insulating layers INS1, INS2, and INS3 may be identical to each other. It may include an insulating material.
  • FIGS. 23 to 25 are cross-sectional views each showing a pixel PXL according to an embodiment of the present invention, and for example, different embodiments of a cross section of the pixel PXL corresponding to the line I to I 'in FIG. 19. .
  • the same reference numerals are assigned to similar or identical components to the above-described embodiments, and detailed descriptions thereof will be omitted.
  • each light emitting element LD may be disposed on the passivation layer PSV between the first and second electrodes ELT1 and ELT2.
  • the second insulating layer INS2 disclosed in the embodiments of FIGS. 22A and 22B may be omitted.
  • the space when a space between the first insulating layer INS1 and the light emitting elements LD is present, the space may be filled in the process of forming the third insulating layer INS3.
  • each first conductive pattern CP1 may be disposed on the first contact electrode CNE1 corresponding thereto. Also, according to an embodiment, when each pixel PXL further includes the second conductive pattern CP2 described above, the second conductive pattern CP2 is disposed on the second contact electrode CNE2 corresponding to the second conductive pattern CP2. Can be deployed.
  • FIG. 26 is a cross-sectional view illustrating a pixel PXL according to an exemplary embodiment of the present invention, and shows an example of a cross-section of a pixel PXL having a core-shell light emitting device LD as an example.
  • FIG. 27 is an enlarged cross-sectional view of the area EA1 in FIG. 26.
  • the same reference numerals are assigned to similar or identical components to the above-described embodiments, and detailed descriptions thereof will be omitted.
  • each light emitting element LD is disposed horizontally along the longitudinal direction between the first and second electrodes ELT1 and ELT2 to form the first and second electrodes ELT1. , ELT2).
  • the insulating film INF provided on the surface of each light emitting element LD may be partially removed to expose one region of the first conductive semiconductor layer 11 and the electrode layer 14, respectively.
  • the insulating film INF is partially removed from the first end EP1 of the first light emitting element LD1 to partially expose one region 14a of the electrode layer 14 and open the one region 14a.
  • the electrode layer 14 may be electrically connected to the first conductive pattern CP1.
  • the insulating film INF is partially removed from the second end EP2 of the first light emitting element LD1 to expose one region 11a of the first conductivity type semiconductor layer 11, and the one region ( The first conductive semiconductor layer 11 may be electrically connected to the second contact electrode CNE2 through 11a).
  • FIG. 28 is a cross-sectional view illustrating a display device according to an exemplary embodiment of the present invention.
  • a cross-section of a pixel unit PXU disposed in each unit area UA of the display panel PNL is illustrated. Since the structure of each pixel PXL constituting the pixel unit PXU has been described in detail in the previous embodiments, the structure of each pixel PXL is centered on one first light emitting element LD1, respectively, in FIG. 28. It will be shown only schematically.
  • the same reference numerals are assigned to similar or identical components to the previously described embodiments, and detailed description thereof will be omitted.
  • a bank BNK may be further disposed on the base layer BSL and / or the pixel circuit layer PCL.
  • the bank BNK is provided with first, second, and third color pixels PXL1, PXL2, and PXL3, respectively, so as to surround the emission area EMA of each pixel PXL. It may be disposed in a boundary area of the one-color, second-color and third-color pixel areas PXA1, PXA2, and PXA3.
  • the bank BNK may be disposed on the edge of the display area DA to surround the display area DA in which the pixels PXL are disposed.
  • the bank BNK is a structure that defines an emission area EMA of each pixel PXL, and may be, for example, a pixel defining layer.
  • the bank BNK is configured to include at least one light-shielding and / or reflective material to prevent light leakage between adjacent pixels PXL.
  • a reflective film (not shown) may be formed on the surface (eg, side surface) of the bank BNK to increase the light efficiency of the pixel PXL.
  • an encapsulation substrate ENC (also referred to as a “color filter substrate”) is disposed on one surface of the base layer BSL on which the pixels PXL are disposed, and an encapsulation substrate facing the light emitting elements LD.
  • At least one type of light conversion layer may be disposed on one surface of the (ENC).
  • a first light conversion layer LCP1 is disposed on the first color pixel PXL1
  • a second light conversion layer LCP2 is disposed on the second color pixel PXL2
  • a third color pixel PXL3 is formed.
  • a third light conversion layer LCP3 may be disposed.
  • any light conversion layer of the first light conversion layer LCP1, the second light conversion layer LCP2 and the third light conversion layer LCP3, or two or more types of light conversion layers are referred to generically. In this case, it will be referred to as “light conversion layer (LCP)” or “light conversion layers (LCP)”.
  • At least some of the first, second, and third light conversion layers LCP1, LCP2, and LCP3 may include a color conversion layer and / or a color filter layer corresponding to a predetermined color.
  • the first light conversion layer LCP1 includes a first color conversion layer CCL1 including first color conversion particles corresponding to the first color, and a first light that selectively transmits light of the first color.
  • a color filter layer CF1 may be included.
  • the second light conversion layer LCP2 includes a second color conversion layer CCL2 including second color conversion particles corresponding to the second color, and a second color that selectively transmits light of the second color.
  • a filter layer CF2 may be included.
  • the third light conversion layer LCP3 includes at least one of a light scattering layer LSL including light scattering particles SCT and a third color filter layer CF3 selectively transmitting light of a third color. It may include.
  • a light scattering layer LSL including light scattering particles SCT and a third color filter layer CF3 selectively transmitting light of a third color. It may include.
  • color conversion layer (CCL) ) "Or” color conversion layers (CCL) ".
  • the first, second, and third color pixels PXL1, PXL2, and PXL3 may include light emitting elements LD that emit light of the same color.
  • the first, second, and third color pixels PXL1, PXL2, and PXL3 may include blue light emitting elements that emit blue light in a third color, for example, a wavelength band of approximately 400 nm to 500 nm. have.
  • a color conversion layer (CCL) including at least one type of color conversion particles may be disposed on at least some of the first, second, and third color pixels PXL1, PXL2, and PXL3. Accordingly, the display device according to the exemplary embodiment of the present invention can display a full-color image.
  • the first color conversion layer CCL1 is disposed on one surface of the encapsulation substrate ENC so as to face the first color pixel PXL1, and the color emitted from the light emitting elements LD of the first color pixel PXL1 It may include first color conversion particles for converting the light (eg, light of a third color) to light of a first color.
  • first color conversion particles for converting the light (eg, light of a third color) to light of a first color.
  • the first color conversion layer CCL1 is And a red quantum dot (QDr) that converts blue light emitted from the blue light emitting devices into red light.
  • QDr red quantum dot
  • the first color conversion layer CCL1 may include a plurality of red quantum dots QDr dispersed in a predetermined matrix material, such as transparent resin.
  • the red quantum dot (QDr) absorbs blue light and shifts a wavelength according to an energy transition to emit red light in a wavelength range of approximately 620 nm to 780 nm.
  • the first color conversion layer CCL1 may include a first quantum dot corresponding to the color of the first color pixel PXL1.
  • the first color filter layer CF1 is disposed between the first color conversion layer CCL1 and the encapsulation substrate ENC, and selectively transmits light of the first color converted by the first color conversion layer CCL1.
  • Color filter material For example, when the first color conversion layer CCL1 includes a red quantum dot QDr, the first color filter layer CF1 may include a red color filter that selectively transmits red light.
  • the second color conversion layer CCL2 is disposed on one surface of the encapsulation substrate ENC to face the second color pixel PXL2, and the light emitting elements LD of the second color pixel PXL2 are ) May include second color conversion particles that convert light emitted from the color into light of the second color.
  • the second color conversion layer CCL2 is And a green quantum dot (QDg) that converts blue light emitted from the light emitting elements LD into green light.
  • QDg green quantum dot
  • the second color conversion layer CCL2 may include a plurality of green quantum dots QDg dispersed in a predetermined matrix material such as transparent resin.
  • the green quantum dot (QDg) absorbs blue light and shifts a wavelength according to an energy transition to emit green light in a wavelength range of approximately 500 nm to 570 nm.
  • the second color conversion layer CCL2 may include a second quantum dot corresponding to the color of the second color pixel PXL2.
  • Each of the first and second quantum dots may be selected from group II-IV compounds, group IV-VI compounds, group IV elements, group IV compounds, and combinations thereof. Can be.
  • the II-VI compound is a binary element compound selected from the group consisting of CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS and mixtures thereof; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZn, Bovine compounds; And HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS,
  • the group III-V compound is a binary element selected from the group consisting of GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, and mixtures thereof; Ternary compounds selected from the group consisting of GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP and mixtures thereof; And GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb and mixtures thereof.
  • the group IV-VI compound is a binary element selected from the group consisting of SnS, SnSe, SnTe, PbS, PbSe, PbTe, and mixtures thereof; Ternary compounds selected from the group consisting of SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe and mixtures thereof; And SnPbSSe, SnPbSeTe, SnPbSTe, and mixtures thereof.
  • the group IV element may be selected from the group consisting of Si, Ge and mixtures thereof.
  • the group IV compound may be a binary compound selected from the group consisting of SiC, SiGe, and mixtures thereof.
  • the first and second quantum dots may have a full width of half maximum (FWHM) of an emission wavelength spectrum of approximately 45 nm or less, and light emitted through the first and second quantum dots may be emitted in all directions. Can be. Accordingly, the viewing angle of the display device can be improved.
  • FWHM full width of half maximum
  • the first and second quantum dots may have spherical, pyramidal, multi-arm, or cubic nanoparticles, nanotubes, nanowires, nanofibers, and nanoplatelets. However, it is not limited thereto. That is, the shape of the first and second quantum dots may be variously changed.
  • the absorption coefficients of the red and green quantum dots (QDr, QDg) are made by injecting blue light having a relatively short wavelength in the visible region into red and green quantum dots (QDr, QDg), respectively.
  • Can increase Accordingly, the efficiency of light emitted from the first color pixels PXL1 and the second color pixels PXL2 is finally increased, and excellent color reproducibility can be secured.
  • the light source unit LSU of the first, second and third color pixels PXL1, PXL2, and PXL3 using the same color light emitting elements LD manufacturing efficiency of the display device is improved. Can be increased.
  • the second color filter layer CF2 is disposed between the second color conversion layer CCL2 and the encapsulation substrate ENC, and selectively transmits light of the second color converted by the second color conversion layer CCL2.
  • Color filter material For example, when the second color conversion layer CCL2 includes a green quantum dot QDg, the second color filter layer CF2 may include a green color filter that selectively transmits green light.
  • the light scattering layer LSL may be disposed on one surface of the encapsulation substrate ENC to face the third color pixel PXL3.
  • the light scattering layer LSL may be disposed between the third color pixel PXL3 and the third color filter layer CF3.
  • the light scattering layer LLS may include at least one type of light scattering particles SCT to efficiently use light emitted from the light emitting devices LD3.
  • the light scattering layer (LSL) may include light scattering particles (SCT), such as titanium dioxide (TiO 2 ) or silica, etc.
  • the light scattering layer (LSL) is a transparent resin, etc.
  • SCT light scattering particles
  • LSL light scattering layer
  • SCT may not be disposed only in the pixel region PXA3 of the third color pixel PXL3.
  • SCT may be selectively included in the first and / or second color conversion layers CCL1 and CCL2.
  • the third color filter layer CF3 is disposed on one surface of the encapsulation substrate ENC to face the third color pixel PXL3, and the light emitting elements LD of the third color pixel PXL3 are disposed. It may include a color filter material that selectively transmits light of the color emitted from. For example, when the light emitting devices LD are blue light emitting devices that emit blue light, the third color filter layer CF3 may include a blue color filter that selectively transmits blue light.
  • a black matrix BM may be disposed between the color filter layers CF.
  • the black matrix BM may be disposed on the encapsulation substrate ENC to face the bank BNK on the base layer BSL.
  • each pixel PXL and a display device having the same are easily manufactured by using the single color light emitting elements LD, but a color conversion layer is provided on at least some of the pixels PXL.
  • a full-color pixel unit PXU and a display device having the same can be manufactured.
  • 29 and 30 are flowcharts respectively illustrating a method of manufacturing a display device including a pixel PXL according to an exemplary embodiment of the present invention.
  • a method of manufacturing a display device including a pixel PXL according to an exemplary embodiment of the present invention will be described with reference to FIGS. 29 and 30 with the embodiments described above.
  • the first partition wall PW1 and the second partition wall PW2 are formed on the base layer BSL.
  • the first partition wall PW1 and the second partition wall PW2 may be formed to be spaced apart from each other.
  • the first partition wall (PW1) and the second partition wall (PW2) may be formed selectively, depending on the embodiment, the step of forming the first partition wall (PW1) and / or the second partition wall (PW2) is omitted It may be.
  • a pixel circuit layer PCL may be formed on the base layer BSL.
  • the first and second partition walls PW1 and PW2 may be formed on one surface of the base layer BSL on which the pixel circuit layer PCL is formed.
  • the first electrode ELT1 and the second electrode ELT2 are formed on the base layer BSL on which the first partition wall PW1 and the second partition wall PW2 are selectively formed.
  • the first electrode ELT1 and the second electrode ELT2 may be formed to be spaced apart from each other on the first and second partition walls PW1 and PW2, respectively.
  • the first connection electrode CNL1 integrally connected to the first electrode ELT1 and the second electrode ELT2 respectively And the second connection electrode CNL2.
  • the first insulating layer INS1 is formed on the base layer BSL on which the first electrode ELT1 and the second electrode ELT2 are formed.
  • a first insulating layer INS1 may be formed on the base layer BSL to cover at least the first electrode ELT1 and the second electrode ELT2.
  • the first insulating layer INS1 may be partially removed to expose one region of the first electrode ELT1 and the second electrode ELT2.
  • the first insulating layer INS1 may be selectively formed according to an embodiment, and depending on the embodiment, the step of forming the first insulating layer INS1 may be omitted.
  • a plurality of light emitting elements LD are supplied on the base layer BSL on which the first insulating layer INS1 is formed, and the light emitting elements LD are provided with a first electrode ELT1 and a second electrode ( ELT2).
  • a plurality of light emitting elements LD are supplied to the light emitting area EMA of each pixel PXL through an inkjet printing method or the like, and predetermined alignment is performed on the first and second electrodes ELT1 and ELT2. By applying a signal, the light emitting elements LD may be aligned.
  • the second insulating layer INS2 is formed on the base layer BSL in which the light emitting elements LD are aligned.
  • the first and second electrodes Each of the fields ELT1 and ELT2 (eg, the first and second contact portions CNT1 and CNT2) and the first and second ends EP1 and EP2 of the light emitting elements LD are exposed.
  • the first and second insulating layers INS1 and INS2 may be etched.
  • the first and second insulating layers INS1 and INS2 may be etched simultaneously or sequentially.
  • the second insulating layer INS2 may be selectively formed, and according to an embodiment, the step of forming the second insulating layer INS2 may be omitted.
  • At least one conductive pattern CP is formed on the base layer BSL on which the first and second electrodes ELT1 and ELT2 and the light emitting elements LD are disposed.
  • the first light emitting elements LD eg, a plurality of first light emitting elements LD
  • the first conductive patterns CP1 and CP2 may be formed on at least one of the first and second ends EP1 and EP2.
  • each of the first conductive patterns CP1 may be formed to be electrically connected to the first end EP1 on the first end EP1 of any one of the first light emitting elements LD1.
  • each second conductive pattern CP2 may be formed to be electrically connected to the second end EP2 on the second end EP2 of any one of the first light emitting elements LD1.
  • the first and second electrodes on the base layer BSL on which the first and second electrodes ELT1 and ELT2, the light emitting elements LD, and the conductive patterns CP and the like are disposed, respectively.
  • the first and second contact electrodes CNE1 and CNE2 electrically connected to the ELT1 and ELT2 are formed.
  • the first and second contact electrodes CNE1 and CNE2 electrically connect the first and second ends EP1 and EP2 of the light emitting elements LD to the first and second electrodes ELT1 and ELT2, respectively. Connect with.
  • the first and second contact electrodes CNE1 and CNE2 may be formed simultaneously or sequentially.
  • the first and / or second contact electrodes CNE1 and CNE2 may each include at least one first light emitting element through at least one first and / or second conductive patterns CP1 and CP2.
  • LD1 may be electrically connected to the first and / or second ends EP1 and EP2.
  • the first contact electrode CNE1 is electrically connected to the first end EP1 of the at least one first light emitting element LD1 through the at least one first conductive pattern CP1, so that the first contact electrode CNE1 is The end EP1 may be electrically connected to the first electrode ELT1.
  • the second contact electrode CNE2 may be electrically connected between the second end EP2 and the second electrode ELT2 of the at least one first light emitting element LD1.
  • the second contact electrode CNE2 may or may not include the second end EP2 of the at least one first light emitting element LD1 through or without the at least one second conductive pattern CP2. It may be electrically connected between the two electrodes (ELT2).
  • forming the conductive pattern CP and forming the first and second contact electrodes CNE1 and CNE2 may include a plurality of light emitting devices including at least one first light emitting device LD1.
  • the step of electrically connecting the first and second ends EP1 and EP2 of the fields LD to the first and second electrodes ELT1 and ELT2, respectively, may be configured.
  • the conductive pattern forming step (ST600 or ST700) and the first and second contact electrode forming step (ST700 or ST600) may be sequentially performed, and the order of implementation thereof is as follows. can be changed.
  • the first and second contact electrodes CNE1 and CNE2 may be formed, and in another embodiment, the first and second contact electrodes CNE1 , After forming CNE2), a conductive pattern CP may be formed.
  • a base layer on which the first and second electrodes ELT1 and ELT2, the light emitting elements LD, the conductive patterns CP, and the first and second contact electrodes CNE1 and CNE2 are formed BSL
  • INS3 third insulating layer
  • the step of repairing the pixel defect may be further performed.
  • a short defect occurs in at least one first light emitting element LD1
  • the first conductive pattern CP1 and / or the second conductive pattern CP2 may be disconnected by irradiating a laser to the CP1 and / or the second conductive pattern CP2 or applying a voltage. Accordingly, the pixel defect can be efficiently repaired by selectively blocking the leakage current path by the first light emitting element LD1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 의한 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.

Description

화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
본 발명의 실시예는 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법에 관한 것이다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 소자를 제조하고, 상기 발광 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 복수의 초소형 발광 소자들을 제조하고, 상기 초소형 발광 소자들을 이용하여 화소를 비롯한 각종 발광 장치를 제조하는 기술이 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 복수의 발광 소자들을 포함한 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.
실시예에 따라, 상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결될 수 있다.
실시예에 따라, 상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결될 수 있다.
실시예에 따라, 상기 화소는, 상기 적어도 하나의 제1 발광 소자와 상기 제2 컨택 전극의 사이에 배치된 적어도 하나의 제2 도전 패턴을 더 포함할 수 있다.
실시예에 따라, 상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극으로부터 이격되며, 상기 제2 도전 패턴을 경유하여 상기 제2 컨택 전극에 전기적으로 연결될 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 상기 제1 컨택 전극의 구성 물질과 상이한 도전 물질을 포함할 수 있다.
실시예에 따라, 상기 제1 컨택 전극은, 상기 복수의 발광 소자들 중 적어도 하나의 제2 발광 소자의 제1 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제1 돌출부를 포함할 수 있다.
실시예에 따라, 상기 제2 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결될 수 있다.
실시예에 따라, 상기 제2 컨택 전극은, 상기 제2 발광 소자의 제2 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제2 돌출부를 포함할 수 있다.
실시예에 따라, 상기 복수의 발광 소자들은, 상기 제1 전극과 상기 제2 전극의 사이에서 상기 제1 전극이 연장되는 방향을 따라 연속적으로 배열된 복수의 제2 발광 소자들을 포함할 수 있다. 그리고, 상기 제1 컨택 전극은, 상기 복수의 제2 발광 소자들 사이의 거리보다 넓은 폭을 가지면서 상기 복수의 제2 발광 소자들의 제1 단부들과 중첩되는 적어도 하나의 제1 돌출부를 포함할 수 있다.
실시예에 따라, 상기 화소는, 상기 제1 전극과 상기 제2 전극의 사이에 배열된 복수의 제1 발광 소자들 및 복수의 제2 발광 소자들; 상기 복수의 제1 발광 소자들 각각과 상기 제1 컨택 전극의 사이에 배치되어, 상기 복수의 제1 발광 소자들 각각의 제1 단부들을 상기 제1 컨택 전극에 전기적으로 연결하는 복수의 제1 도전 패턴들; 및 상기 복수의 제2 발광 소자들 각각의 제1 단부들과 중첩되도록 상기 제1 컨택 전극으로부터 상기 복수의 제2 발광 소자들 각각을 향해 돌출된 복수의 제1 돌출부들을 포함할 수 있다. 그리고, 상기 복수의 제1 도전 패턴들과 상기 복수의 제1 돌출부들은, 상기 제1 컨택 전극의 일 측면 상에 규칙적 또는 불규칙적으로 분산될 수 있다.
실시예에 따라, 상기 화소는, 상기 복수의 발광 소자들 각각의 제1 단부들 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들을 포함할 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 사각형상을 포함하여 어느 하나의 다각형상을 가질 수 있다.
실시예에 따라, 상기 제1 도전 패턴은, 제1 폭을 가지는 제1 영역과, 상기 제1 영역의 양측에 배치되며 각각이 상기 제1 폭보다 큰 폭을 가지는 제2 영역 및 제3 영역을 포함할 수 있다.
실시예에 따라, 상기 화소는, 상기 복수의 발광 소자들 중 복수의 제1 발광 소자들 각각의 제1 단부들 상에 서로 이격되도록 배치된 복수의 제1 도전 패턴들을 포함할 수 있다. 그리고, 상기 복수의 제1 도전 패턴들 중 적어도 하나는, 이에 대응하는 제1 발광 소자의 제1 단부와 상기 제1 컨택 전극의 사이에서 단선될 수 있다.
실시예에 따라, 상기 제1 전극과 상기 제2 전극은 상기 발광 소자들의 평균 길이 이상의 거리만큼 이격될 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역; 및 상기 표시 영역에 배치된 화소를 포함한다. 상기 화소는, 제1 전극; 상기 제1 전극으로부터 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들; 상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극; 상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및 상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함한다.
실시예에 따라, 상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 의한 표시 장치의 제조 방법은, 베이스 층 상에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 제1 단계; 상기 베이스 층 상에 발광 소자들을 공급하고, 상기 발광 소자들을 상기 제1 전극과 상기 제2 전극의 사이에 정렬하는 제2 단계; 및 상기 발광 소자들의 제1 및 제2 단부들을 각각 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결하는 제3 단계를 포함한다. 상기 제3 단계에서, 적어도 하나의 발광 소자의 제1 단부와 상기 제1 전극의 사이에, 상기 제1 단부에 전기적으로 연결되는 제1 도전 패턴과, 상기 제1 도전 패턴을 통해 상기 제1 단부에 전기적으로 연결되는 제1 컨택 전극을 형성한다.
실시예에 따라, 상기 제3 단계에서, 상기 적어도 하나의 발광 소자의 제2 단부와 상기 제2 전극의 사이에 전기적으로 연결되는 제2 컨택 전극을 더 형성할 수 있다.
본 발명의 다양한 실시예들에 의한 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법에 따르면, 발광 소자의 쇼트 결함으로 인한 화소 결함을 효율적으로 수리할 수 있다. 이에 따라, 표시 장치의 수율을 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 발광 소자를 나타내는 사시도 및 단면도이다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다.
도 6a 내지 도 6c는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 7 내지 도 20은 각각 본 발명의 일 실시예에 의한 화소를 나타내는 평면도이다.
도 21a 내지 도 21d는 각각 본 발명의 일 실시예에 의한 도전 패턴의 실시예를 나타내는 평면도이다.
도 22a 및 도 22b는 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선 및 Ⅱ~Ⅱ'선에 대응하는 화소의 단면에 대한 실시예를 나타낸다.
도 23 내지 도 25는 각각 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선에 대응하는 화소의 단면에 대한 다른 실시예들을 나타낸다.
도 26은 본 발명의 일 실시예에 의한 화소를 나타내는 단면도로서, 일 예로 코어-쉘 구조의 발광 소자를 구비하는 화소의 단면에 대한 실시예를 나타낸다.
도 27은 도 26의 EA1 영역을 확대한 단면도이다.
도 28은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도로서, 일 예로 표시 패널의 각 단위 영역에 배치되는 화소 유닛의 단면에 대한 실시예를 나타낸다.
도 29 및 도 30은 각각 본 발명의 일 실시예에 의한 화소를 구비하는 표시 장치의 제조 방법을 나타내는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
본 출원에서, 제1, 제2 등의 용어는 다양한 구성 요소들을 구별하여 설명하는데 사용될 뿐, 상기 구성 요소들이 상기 용어에 의해 한정되지는 않는다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들의 조합이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들의 조합의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 어떤 요소 또는 부분이 다른 요소 또는 부분 "상에" 있다고 할 경우, 이는 상기 다른 요소 또는 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 요소 또는 부분이 있는 경우도 포함한다. 또한, 이하의 설명에서 규정하는 특정 위치 또는 방향 등은 상대적인 관점에서 기술한 것으로서, 일 예로 이는 보는 관점이나 방향에 따라서는 반대로 변경될 수도 있음에 유의하여야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 설명하기로 한다. 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도 1a 및 도 1b, 도 2a 및 도 2b, 및 도 3a 및 도 3b는 각각 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 도 1a 내지 도 3b에서는 원 기둥 형상의 막대형 발광 소자(LD)를 도시하였으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되지는 않는다.
먼저 도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광 소자(LD)는 길이(L) 방향을 따라 제1 도전형 반도체층(11), 활성층(12) 및 제2 도전형 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 본 명세서에서, "막대형"이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광 소자(LD)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 도전형 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전형 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 도전형 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전형 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전형 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 도전형 반도체층(13)은 활성층(12) 상에 배치되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전형 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 도전형 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전형 반도체층(13)을 구성할 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 도전형 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다. 다만, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부는 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이(L) 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(도 1 a 및 도 1b에서, 발광 소자(LD)의 상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
실시예에 따라, 절연성 피막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 도전형 반도체층(11), 활성층(12) 및/또는 제2 도전형 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체층 및/또는 전극층을 추가적으로 포함할 수 있다.
예를 들어, 발광 소자(LD)는 도 2a 및 도 2b에 도시된 바와 같이 제2 도전형 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 실시예에 따라 발광 소자(LD)는 도 3a 및 도 3b에 도시된 바와 같이 제1 도전형 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 상기 전극층들(14, 15) 각각은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 이들의 산화물 또는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), ITZO(Indium Tin Zinc Oxide)와 같은 투명 전극 물질 등을 단독 또는 혼합하여 형성될 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(INF)은 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(INF)은 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(INF)이 제공되지 않을 수도 있다.
발광 소자(LD)의 표면, 특히 활성층(12)의 표면에 절연성 피막(INF)이 제공되면, 활성층(12)이 도시되지 않은 적어도 하나의 전극(일 예로, 발광 소자(LD)의 양단에 연결되는 컨택 전극들 중 적어도 하나의 컨택 전극) 등과 단락되는 것을 방지할 수 있다. 이에 따라, 발광 소자(LD)의 전기적 안정성을 확보할 수 있다.
또한, 발광 소자(LD)의 표면에 절연성 피막(INF)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명 및 효율을 향상시킬 수 있다. 또한, 각각의 발광 소자(LD)에 절연성 피막(INF)이 형성되면, 다수의 발광 소자들(LD)이 서로 밀접하여 배치되어 있는 경우에도 상기 발광 소자들(LD)의 사이에서 원치 않는 단락이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에서, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다. 예를 들어, 다수의 발광 소자들(LD)을 유동성의 용액(또는, 용매)에 혼합하여 각각의 발광 영역(일 예로, 각 화소의 발광 영역)에 공급할 때, 상기 발광 소자들(LD)이 용액 내에 불균일하게 응집하지 않고 균일하게 분산될 수 있도록 각각의 발광 소자(LD)를 표면 처리할 수 있다.
이와 관련한 비제한적인 실시예로서, 소수성 재료를 이용하여 절연성 피막(INF) 자체를 소수성 막으로 형성하거나, 절연성 피막(INF) 상에 소수성 재료로 이루어진 소수성 피막을 추가적으로 형성할 수 있다. 실시예에 따라, 소수성 재료는 소수성을 나타내도록 불소를 함유하는 재료일 수 있다. 또한, 실시예에 따라, 소수성 재료는 자기조립 단분자막(self-assembled monolayer; SAM)의 형태로 발광 소자들(LD)에 적용될 수 있다. 이 경우, 소수성 재료는 옥타데실 트라이클로로실란(octadecyl trichlorosilane), 플루오로알킬 트라이클로로실란(fluoroalkyl trichlorosilane), 퍼플루오로알킬 트라이에톡시실란(perfluoroalkyl triethoxysilane) 등을 포함할 수 있다. 또한, 소수성 재료는 테플론(TeflonTM)이나 사이토프(CytopTM)와 같은 상용화된 불소 함유 재료이거나, 이에 상응하는 재료일 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 영역에 적어도 하나의 초소형 발광 소자(LD), 일 예로 각각 나노 스케일 내지 마이크로 스케일의 크기를 가진 복수의 초소형 발광 소자들(LD)을 배치하고, 상기 초소형 발광 소자들(LD)을 이용하여 각 화소의 광원(또는, 광원 유닛)을 구성할 수 있다. 다만, 본 발명에서 발광 소자(LD)의 적용 분야가 표시 장치에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 발광 소자(LD)를 나타내는 사시도 및 단면도이다. 실시예에 따라, 도 4a 및 도 4b에서는 도 1a 내지 도 3b에 도시된 발광 소자들(LD)과 상이한 구조의 발광 소자(LD), 일 예로 코어-쉘 구조의 발광 소자를 도시하였다. 즉, 본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및/또는 형상 등은 다양하게 변경될 수 있다. 도 4a 및 도 4b의 실시예에서, 도 1a 내지 도 3b의 실시예들과 유사 또는 동일한 구성 요소(일 예로, 서로 상응하는 구성 요소)에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 의한 발광 소자(LD)는, 제1 도전형 반도체층(11) 및 제2 도전형 반도체층(13)과, 상기 제1 및 제2 도전형 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 도전형 반도체층(11)은 발광 영역(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 도전형 반도체층(11)의 적어도 일 영역을 감싸도록 상기 제1 도전형 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 도전형 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 상기 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 도전형 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14) 및/또는 절연성 피막(INF)을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 도전형 반도체층(13)의 일 영역을 감싸도록 상기 제2 도전형 반도체층(13)의 표면에 배치되는 전극층(14)과, 상기 전극층(14)의 적어도 일 영역을 감싸도록 상기 전극층(14)의 표면에 배치되는 절연성 피막(INF)을 더 포함할 수 있다. 즉, 상술한 실시예에 의한 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13), 전극층(14) 및 절연성 피막(INF)을 포함하는 코어-쉘 구조로 구현될 수 있고, 전극층(14) 및/또는 절연성 피막(INF)은 실시예에 따라 생락될 수도 있다.
일 실시예에서, 발광 소자(LD)는 어느 일 방향을 따라 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)의 적어도 일 영역은 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상이 이에 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 도전형 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 도전형 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 다각 기둥 형상, 일 예로, 양측 단부가 돌출된 육각 뿔 형상으로 제조된 코어-쉘 구조의 초소형 발광 다이오드일 수 있다. 예를 들어, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 폭 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)는, 이를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 그 크기 및/또는 형상 등이 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 제1 도전형 반도체층(11)의 양측 단부는 돌출된 형상을 가질 수 있다. 제1 도전형 반도체층(11)의 양측 단부의 돌출된 형상은 서로 상이할 수 있다. 일 예로, 제1 도전형 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상을 가질 수 있다. 또한, 제1 도전형 반도체층(11)의 양측 단부 중 하측에 배치된 타 단부는 일정한 폭의 사각 기둥 형상을 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 도전형 반도체층(11)이 하부로 향할수록 폭이 점진적으로 좁아지는 다각 형상 또는 계단 형상 등의 단면을 가질 수도 있다. 제1 도전형 반도체층(11)의 양측 단부의 형상은 실시예에 따라 다양하게 변경될 수 있는 것으로서, 상술한 실시예에 한정되지는 않는다.
실시예에 따라, 제1 도전형 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 도전형 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 도전형 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다.
활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전형 반도체층(11)의 외주면을 둘러싸는 형태로 제공 및/또는 형성될 수 있다. 구체적으로, 활성층(12)은 발광 소자(LD)의 길이(L) 방향에서 제1 도전형 반도체층(11)의 양측 단부 중 하부에 배치된 타 단부를 제외한 나머지 영역을 둘러싸는 형태로 제공 및/또는 형성될 수 있다.
제2 도전형 반도체층(13)은 발광 소자(LD)의 길이(L) 방향에서 활성층(12)을 둘러싸는 형태로 제공 및/또는 형성되며, 제1 도전형 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제1 도전형 반도체층(11)이 적어도 하나의 n형 반도체층을 포함할 경우, 제2 도전형 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)는 제2 도전형 반도체층(13)의 적어도 일측을 둘러싸는 전극층(14)을 포함한다. 전극층(14)은 제2 도전형 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다.
상술한 바와 같이, 발광 소자(LD)는 양 단부가 돌출된 형상을 갖는 육각 뿔 형태로 구성될 수 있으며, 그 중심에 제공된 제1 도전형 반도체층(11), 상기 제1 도전형 반도체층(11)을 둘러싸는 활성층(12), 상기 활성층(12)을 둘러싸는 제2 도전형 반도체층(13), 및 상기 제2 도전형 반도체층(13)을 둘러싸는 전극층(14)을 포함하는 코어-쉘 구조로 형성될 수 있다. 육각 뿔 형상을 갖는 발광 소자(LD)의 일측 단부에는 제1 도전형 반도체층(11)이 배치되고, 상기 발광 소자(LD)의 타측 단부에는 전극층(14)이 배치될 수 있다.
또한, 실시예에 따라, 발광 소자(LD)는 그 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 투명한 절연 물질을 포함할 수 있다.
실시예에 따라, 절연성 피막(INF)은 제1 도전형 반도체층(11)의 외주면 일부와 전극층(14)의 외주면을 덮도록 제공될 수 있다. 일 실시예에서, 절연성 피막(INF)은 발광 소자(LD)에 포함된 전극층(14)의 외주면 전체를 덮도록 형성된 이후, 도시되지 않은 전극(일 예로, 화소의 제1 전극)과의 전기적인 연결을 위하여 전극층(14)의 일 영역을 노출하도록 부분적으로 제거될 수 있다.
실시예에 따라, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 중 적어도 하나의 단부를 노출할 수 있다. 일 예로, 절연성 피막(INF)은 발광 소자(LD)의 길이(L) 방향 상에서 발광 소자(LD)의 양 단부에 위치한 제1 및 제2 도전형 반도체층들(11, 13) 중 상기 제1 도전형 반도체층(11)의 하부 면을 커버하지 않고 외부로 노출할 수 있다. 또한, 발광 소자(LD)는 표면 처리 과정을 거쳐 제조될 수 있다.
상술한 발광 소자(LD)를 포함한 발광 장치는, 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 상기 발광 장치는, 표시 장치나 조명 장치 등과 같이 광원을 필요로 하는 다양한 종류의 전자 장치에서 이용될 수 있다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 평면도이다. 실시예에 따라, 도 5에서는 도 1a 내지 도 4b의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 장치의 일 예로서, 표시 장치, 특히 상기 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 일 예로, 표시 패널(PNL)의 각 화소 유닛(PXU) 및 이를 구성하는 각각의 화소는 복수의 발광 소자들(LD)을 포함할 수 있다.
편의상, 도 5에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라서는 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나) 및/또는 복수의 배선들이 표시 패널(PNL)에 더 배치될 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 의한 표시 패널(PNL)은, 베이스 층(BSL)과, 상기 베이스 층(BSL) 상에 배치된 다수의 화소들을 포함할 수 있다. 실시예에 따라, 상기 화소들은, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및/또는 제3색 화소들(PXL3)을 포함할 수 있다. 이하에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3) 중 하나 이상의 화소를 임의로 지칭하거나, 또는 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
구체적으로, 표시 패널(PNL) 및 이를 형성하기 위한 베이스 층(BSL)은, 영상을 표시하기 위한 표시 영역(DA)과, 상기 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 그리고, 베이스 층(BSL) 상의 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다.
실시예에 따라, 표시 영역(DA)은 표시 패널(PNL)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 패널(PNL)의 가장자리 영역에 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수 있다. 이러한 표시 영역(DA)은, 영상이 표시되는 화면을 구성할 수 있다.
베이스 층(BSL)은 표시 패널(PNL)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스 층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
또한, 베이스 층(BSL)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(BSL)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재일 수 있다.
베이스 층(BSL) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정될 수 있다. 일 예로, 베이스 층(BSL)은, 각각의 화소(PXL)가 형성되는 복수의 화소 영역들을 포함한 표시 영역(DA)과, 상기 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
표시 영역(DA)에는 다수의 화소들(PXL)이 분산되어 배치될 수 있다. 일 예로, 표시 영역(DA)에는 스트라이프 또는 펜타일 배열 구조 등에 따라 다수의 화소들(PXL)이 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 빛을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는, 제1색의 빛을 방출하는 제1색 화소들(PXL1), 제2색의 빛을 방출하는 제2색 화소들(PXL2), 및 제3색의 빛을 방출하는 제3색 화소들(PXL3)이 배치될 수 있다. 그리고, 서로 인접하도록 배치된 적어도 하나의 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3)는, 다양한 색상의 빛을 방출하는 하나의 화소 유닛(PXU)을 구성할 수 있다.
실시예에 따라, 각각의 제1색 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 각각의 제2색 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 각각의 제3색 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있다. 일 실시예에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3)은, 각각 제1색의 발광 소자, 제2색의 발광 소자 및 제3색의 발광 소자를 광원으로 구비함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수 있다. 다른 실시예에서, 제1색 화소들(PXL1), 제2색 화소들(PXL2) 및 제3색 화소들(PXL3)은 서로 동일한 색의 발광 소자를 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 광 변환층 및/또는 컬러 필터를 포함함으로써, 각각 제1색, 제2색 및 제3색의 빛을 방출할 수도 있다.
다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 화소(PXL)가 방출하는 빛의 색은 다양하게 변경될 수 있다.
각각의 화소(PXL)는, 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원, 일 예로 도 1a 내지 도 4b의 실시예들 중 어느 하나의 실시예에 의한 발광 소자(LD)를 포함할 수 있다. 예를 들어, 각각의 화소(PXL)는, 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가지는 적어도 하나의 초소형 발광 소자(LD)를 포함할 수 있다. 일 예로, 각각의 화소(PXL)는, 제1 및 제2 화소 전극들 및/또는 제1 및 제2 전원선들의 사이에 서로 직렬 및/또는 병렬로 연결되어 해당 화소(PXL)의 광원 또는 광원 유닛을 구성하는 복수의 초소형 발광 소자들을 포함할 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 본 발명의 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식 등이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 형태의 수동형 또는 능동형 구조를 가진 발광 표시 장치의 화소로 구성될 수 있다.
도 6a 내지 도 6c는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 회로도이다. 실시예에 따라, 도 6a 내지 도 6c에 도시된 각각의 화소(PXL)는 도 5의 표시 패널(PNL)에 구비된 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3) 중 어느 하나일 수 있다. 또한, 상기 제1색 화소(PXL1), 제2색 화소(PXL2) 및 제3색 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
먼저 도 6a를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 광원 유닛(LSU)을 포함한다. 또한, 화소(PXL)는, 광원 유닛(LSU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 광원 유닛(LSU)은 제1 전원(VDD)과 제2 전원(VSS)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 일 실시예에서, 발광 소자들(LD)은 서로 병렬로 연결될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전원(VDD)과 제2 전원(VSS)의 사이에, 복수의 발광 소자들(LD)이 직/병렬 혼합 구조로 연결될 수도 있다.
실시예에 따라, 제1 및 제2 전원들(VDD, VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
한편, 도 6a에서는 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)이 제1 전원(VDD)과 제2 전원(VSS)의 사이에 서로 동일한 방향(일 예로, 순방향)으로 병렬 연결된 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 상기 발광 소자들(LD) 중 일부는 제1 및 제2 전원들(VDD, VSS)의 사이에 제1 방향(일 예로, 순방향)으로 연결되어 각각의 유효 광원을 구성하고, 다른 일부는 제2 방향(일 예로, 역방향)으로 연결될 수도 있다. 또는, 또 다른 실시예에서는, 적어도 하나의 화소(PXL)가 단일의 발광 소자(일 예로, 제1 및 제2 전원들(VDD, VSS)의 사이에 순방향으로 연결된 단일의 유효 광원)(LD)만을 포함할 수도 있다.
실시예에 따라, 각각의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 일 단부는 상기 광원 유닛(LSU)의 일 전극(일 예로, 각 화소(PXL)의 제1 전극 및/또는 제1 컨택 전극)을 통해 화소 회로(PXC)에 공통으로 접속되며, 상기 화소 회로(PXC) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속될 수 있다. 그리고, 발광 소자들(LD)의 다른 단부는 상기 광원 유닛(LSU)의 다른 전극(일 예로, 각 화소(PXL)의 제2 전극 및/또는 제2 컨택 전극) 및 제2 전원선(PL2)을 통해 제2 전원(VSS)에 공통으로 접속될 수 있다.
각각의 광원 유닛(LSU)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
화소 회로(PXC)는 해당 화소(PXL)의 주사선(Si) 및 데이터선(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 주사선(Si) 및 j번째 데이터선(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터("구동 트랜지스터"라고도 함)(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터("스위칭 트랜지스터"라고도 함)(T2)는 데이터선(Dj)과 제1 노드(N1)의 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 접속된다. 이러한 제2 트랜지스터(T2)는, 주사선(Si)으로부터 게이트-온 전압(일 예로, 로우 레벨 전압)의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결한다.
각각의 프레임 기간마다 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 상기 데이터 신호는 제2 트랜지스터(T2)를 경유하여 제1 노드(N1)로 전달된다. 이에 따라, 스토리지 커패시터(Cst)에는 데이터 신호에 대응하는 전압이 충전된다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이러한 스토리지 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전한다.
한편, 도 6a에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로 제1 및 제2 트랜지스터들(T1, T2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들면, 도 6b에 도시된 바와 같이, 제1 및 제2 트랜지스터들(T1, T2)은 모두 N타입의 트랜지스터들일 수 있다. 이 경우, 각각의 프레임 기간 마다 데이터선(Dj)으로 공급되는 데이터 신호를 화소(PXL)에 기입하기 위한 주사 신호의 게이트-온 전압은 하이 레벨 전압일 수 있다. 유사하게, 제1 트랜지스터(T1)를 턴-온시키기 위한 데이터 신호의 전압은 도 6a의 실시예와 상반된 파형의 전압일 수 있다. 일 예로, 도 6b의 실시예에서는 표현하고자 하는 계조 값이 클수록 보다 높은 전압 레벨을 가진 데이터 신호가 공급될 수 있다.
도 6b에 도시된 화소(PXL)는, 트랜지스터 타입 변경에 따라 일부 회로 소자의 접속 위치 및 제어 신호들(일 예로, 주사 신호 및 데이터 신호)의 전압 레벨이 변경되는 것을 제외하고, 그 구성 및 동작이 도 6a의 화소(PXL)와 실질적으로 유사하다. 따라서, 도 6b의 화소(PXL)에 대한 상세한 설명은 생략하기로 한다.
한편, 화소 회로(PXC)의 구조가 도 6a 및 도 6b에 도시된 실시예에 한정되지는 않는다. 즉, 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 일 예로, 화소 회로(PXC)는 도 6c에 도시된 실시예와 같이 구성될 수도 있다.
도 6c를 참조하면, 화소 회로(PXC)는 해당 수평 라인의 주사선(Si) 외에도 적어도 하나의 다른 주사선(또는, 제어선)에 더 접속될 수 있다. 일 예로, 표시 영역(DA)의 i번째 행에 배치된 화소(PXL)의 화소 회로(PXC)는 i-1번째 주사선(Si-1) 및/또는 i+1번째 주사선(Si+1)에 더 접속될 수 있다. 또한, 실시예에 따라 화소 회로(PXC)는 제1 및 제2 전원들(VDD, VSS) 외에 제3의 다른 전원에 더 연결될 수 있다. 일 예로, 화소 회로(PXC)는 초기화 전원(Vint)에도 연결될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 내지 제7 트랜지스터들(T1 내지 T7)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 광원 유닛(LSU)의 사이에 접속된다. 예를 들어, 제1 트랜지스터(T1)의 일 전극(일 예로, 소스 전극)은 제5 트랜지스터(T5) 및 제1 전원선(PL1)을 통해 제1 전원(VDD)에 접속되고, 제1 트랜지스터(T1)의 다른 전극(일 예로, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 전극)에 접속될 수 있다. 그리고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이러한 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 광원 유닛(LSU)으로 공급되는 구동 전류를 제어한다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 일 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제2 트랜지스터(T2)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)을 제1 트랜지스터(T1)의 일 전극에 전기적으로 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터 공급되는 데이터 신호가 제1 트랜지스터(T1)로 전달된다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 다른 전극(일 예로, 드레인 전극)과 제1 노드(N1) 사이에 접속된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 해당 주사선(Si)에 접속된다. 이와 같은 제3 트랜지스터(T3)는 주사선(Si)으로부터 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선, 일 예로 i-1번째 주사선(Si-1)에 접속된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 제1 노드(N1)로 전달한다. 실시예에 따라, 제1 트랜지스터(T1)의 게이트 전압을 초기화시키기 위한 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하일 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1) 사이에 접속된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압(일 예로, 하이 레벨 전압)의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 광원 유닛(LSU) 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 해당 발광 제어선, 일 예로 i번째 발광 제어선(Ei)에 접속된다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제7 트랜지스터(T7)는 광원 유닛(LSU)의 일 전극(일 예로, 해당 화소(PXL)의 제1 전극)과 초기화 전원(Vint) 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 다음 단의 주사선들 중 어느 하나, 일 예로 i+1번째 주사선(Si+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 주사선(Si+1)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급한다. 이에 따라, 광원 유닛(LSU)으로 초기화 전원(Vint)의 전압이 전달되는 각각의 초기화 기간 동안, 광원 유닛(LSU)의 일 전극의 전압이 초기화된다. 한편, 제7 트랜지스터(T7)의 동작을 제어하기 위한 제어 신호는 다양하게 변경될 수 있다. 예를 들어, 다른 실시예에서는 제7 트랜지스터(T7)의 게이트 전극이 해당 수평 라인의 주사선, 즉 i번째 주사선(Si)에 연결될 수도 있다. 이 경우, 제7 트랜지스터(T7)는 i번째 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 광원 유닛(LSU)의 일 전극으로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1) 사이에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 각 프레임 기간에 제1 노드(N1)로 공급되는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 도 6c에서는 화소 회로(PXC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1 내지 T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
또한, 본 발명에 적용될 수 있는 화소(PXL)의 구조가 도 6a 내지 도 6c에 도시된 실시예들에 한정되지는 않으며, 각각의 화소(PXL)는 현재 공지된 다양한 구조를 가질 수 있다. 예를 들어, 각각의 화소(PXL)에 포함된 화소 회로(PXC)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로로 구성될 수 있다. 또한, 본 발명의 다른 실시예에서, 각각의 화소(PXL)는 수동형 발광 표시 장치 등의 내부에 구성될 수도 있다. 이 경우, 화소 회로(PXC)는 생략되고, 광원 유닛(LSU)을 구성하는 발광 소자들(LD)의 양 단부는, 각각 주사선(Si), 데이터선(Dj), 제1 또는 제2 전원선(PL1, PL2) 및/또는 소정의 제어선 등에 직접 접속될 수도 있다.
도 7 내지 도 20은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 평면도이다. 실시예에 따라, 각각의 화소(PXL)는 도 5 내지 도 6c에 도시된 화소들(PXL) 중 어느 하나일 수 있으나, 이에 한정되지는 않는다.
도 7 내지 도 20에서는 광원 유닛(LSU)을 중심으로 각 화소(PXL)의 구조를 도시하기로 한다. 다만, 화소(PXL)는 각각의 광원 유닛(LSU)을 제어하기 위한 회로 소자(일 예로, 도 6a 내지 도 6c의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자)를 더 포함할 수 있다. 실시예에 따라, 상기 회로 소자는 광원 유닛(LSU)과 다른 층에 배치될 수 있다. 일 예로, 상기 회로 소자는 베이스 층(BSL)의 일면 상에 위치한 화소 회로층에 배치되고, 광원 유닛(LSU)은 상기 화소 회로층 상에 위치한 표시 소자층에 배치될 수 있다.
또한, 실시예에 따라 도 7 내지 도 20에서는 각각의 광원 유닛(LSU)이, 제1 및 제2 컨택홀들(CH1, CH2)을 통해, 소정의 전원선(일 예로, 제1 및/또는 제2 전원선들(PL1, PL2), 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자) 및/또는 신호선(일 예로, 주사선(Si) 및/또는 데이터선(Dj))에 연결되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나가, 컨택홀 및/또는 중간 배선 등을 경유하지 않고 소정의 전원선 및/또는 신호선에 직접적으로 연결될 수도 있다.
먼저 도 7을 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 각각의 광원 유닛(LSU)을 구성하기 위한 복수의 발광 소자들(LD) 및 전극들을 포함할 수 있다. 예를 들어, 화소(PXL)는, 각각의 화소 영역에 서로 이격되어 배치된 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 복수의 발광 소자들(LD)과, 각각 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치된 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 포함할 수 있다. 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 제1 및 제2 전극들(ELT1, ELT2)과 같이 각각의 화소 영역에 서로 이격되도록 배치되어, 발광 소자들(LD)의 제1 단부들(EP1) 및 제2 단부들(EP2)을 각각 제1 전극(ELT1) 및 제2 전극(ELT2)에 전기적으로 연결할 수 있다. 또한, 본 발명의 실시예에 의한 화소(PXL)는, 발광 소자들(LD) 중 적어도 하나의 발광 소자(LD)(일 예로, 복수의 발광 소자들(LD))와 제1 컨택 전극(CNE1)의 사이에 배치된 적어도 하나의 제1 도전 패턴(CP1)(일 예로, 복수의 제1 도전 패턴들(CP1))을 포함할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 각각의 화소(PXL)가 제공 및/또는 형성되는 각각의 화소 영역, 특히 해당 화소(PXL)의 발광 영역(EMA)에 서로 이격되어 배치될 수 있다. 실시예에 따라, 각각의 화소 영역은 해당 화소(PXL)를 구성하기 위한 회로 소자들 및/또는 광원 유닛(LSU)이 배치되는 영역을 포괄적으로 의미할 수 있다. 그리고, 발광 영역(EMA)은 각 화소(PXL)의 광원 유닛(LSU)을 구성하는 발광 소자들(LD)(특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결된 유효 광원들)이 배치되는 영역일 수 있다. 또한, 발광 영역(EMA)에는, 상기 발광 소자들(LD)에 연결되는 소정의 전극들(일 예로, 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2)) 또는 상기 전극들의 일 영역이 배치될 수 있다. 이러한 발광 영역(EMA)은, 각각의 화소 영역 및 그 내부의 발광 영역(EMA)을 규정하도록 화소들(PXL)의 사이에 형성되는 차광성 및/또는 반사성의 뱅크 구조물("화소 정의막"이라고도 함)에 의해 둘러싸일 수 있다. 예를 들어, 발광 영역(EMA)의 주변에는 상기 발광 영역(EMA)을 둘러싸는 뱅크 구조물이 배치될 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2)은 서로 이격되어 배치될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)은 각각의 발광 영역(EMA)에서 제1 방향(DR1)을 따라 소정 간격만큼 이격되어 나란히 배치될 수 있다.
일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2)은, 어느 일 방향을 따라 연장되는 바 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 제1 방향(DR1)과 교차하는(일 예로, 직교하는) 제2 방향(DR2)을 따라 연장되는 바 형상을 가질 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 전극들(ELT1, ELT2)의 형상, 배열 방향 및/또는 상호 배치 관계 등은 다양하게 변경될 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2)은, 각각의 화소 영역에 하나 이상 배치될 수 있는 것으로서, 상기 화소 영역에 배치되는 제1 및 제2 전극들(ELT1, ELT2)의 개수가 특별히 한정되지는 않는다. 예를 들어, 각각의 화소 영역에는 각각 제2 방향(DR2)을 따라 연장되며 서로 평행하게 배열되는 복수의 제1 전극들(ELT1)이 배치될 수 있다. 또한, 각각의 화소 영역에는 각각의 제1 전극(ELT1)과 마주하는 적어도 하나의 제2 전극(ELT2)이 배치될 수 있다. 예를 들어, 각각의 화소 영역에는, 두 개의 제1 전극들(ELT1)의 사이에 하나의 제2 전극(ELT2)이 배치되거나, 상기 복수의 제1 전극들(ELT1) 각각에 대응하는 복수의 제2 전극들(ELT2)이 배치될 수 있다.
실시예에 따라, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및/또는 제1 컨택홀(CH1)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제1 전원선(PL1)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 전극(ELT1)은 제1 연결 전극(CNL1) 및 제1 컨택홀(CH1)을 통해, 그 하부에 배치된 소정의 회로 소자에 전기적으로 연결되고 상기 회로 소자를 통해 제1 배선에 전기적으로 연결될 수 있다. 제1 배선은 제1 전원(VDD)을 공급하기 위한 제1 전원선(PL1)일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제1 배선은 소정의 제1 구동 신호(일 예로, 주사 신호, 데이터 신호, 또는 소정의 제어 신호 등)가 공급되는 신호선일 수도 있다.
다른 실시예에서, 제1 전극(ELT1)은 제1 연결 전극(CNL1), 제1 컨택홀(CH1) 및/또는 회로 소자를 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제1 전극(ELT1)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 각각의 화소 영역에서 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제1 연결 전극(CNL1)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제1 전극(ELT1)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제1 전극(ELT1) 및 제1 연결 전극(CNL1)은 서로 일체로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 연결 전극(CNL1)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 서로 일체로 연결되는 경우, 제1 연결 전극(CNL1)을 제1 전극(ELT1)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 전극(ELT1) 및 제1 연결 전극(CNL1)이 개별적으로 형성되어, 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및/또는 제2 컨택홀(CH2)을 통해 소정의 회로 소자(일 예로, 화소 회로(PXC)를 구성하는 적어도 하나의 트랜지스터), 전원선(일 예로, 제2 전원선(PL2)) 및/또는 신호선(일 예로, 주사선(Si), 데이터선(Dj) 또는 소정의 제어선)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및 제2 컨택홀(CH2)을 통해, 그 하부에 배치된 제2 전원선(PL2)에 전기적으로 연결될 수 있다. 또는, 다른 실시예에서, 제2 전극(ELT2)은 제2 연결 전극(CNL2) 및/또는 제2 컨택홀(CH2) 등을 경유하지 않고 소정의 전원선 또는 신호선에 직접 연결될 수도 있다. 이 경우, 제2 전극(ELT2)은 상기 소정의 전원선 또는 신호선에 일체 또는 비일체로 연결될 수 있다.
실시예에 따라, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 다른 방향을 따라 연장될 수 있다. 예를 들어, 제2 연결 전극(CNL2)이 제1 방향(DR1)을 따라 연장된다고 할 때, 제2 전극(ELT2)은 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연장될 수 있다.
일 실시예에서, 제2 전극(ELT2) 및 제2 연결 전극(CNL2)은 서로 일체로 연결될 수 있다. 예를 들어, 제2 전극(ELT2)은 제2 연결 전극(CNL2)으로부터 적어도 한 갈래로 분기되어 형성될 수 있다. 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 서로 일체로 연결되는 경우, 제2 연결 전극(CNL2)을 제2 전극(ELT2)의 일 영역으로 간주할 수도 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제2 전극(ELT2) 및 제2 연결 전극(CNL2)이 개별적으로 형성되어, 적어도 하나의 컨택홀 또는 비아홀 등을 통해 서로 전기적으로 연결될 수도 있다.
한편, 화소(PXL)를 형성하는 공정, 특히 발광 소자들(LD)의 정렬이 완료되기 이전에는 표시 영역(DA)에 배치된 화소들(PXL) 각각의 제1 전극들(ELT1)이 서로 전기적으로 연결되고, 상기 화소들(PXL) 각각의 제2 전극들(ELT2)이 서로 전기적으로 연결되어 있을 수 있다. 이러한 제1 및 제2 전극들(ELT1, ELT2)은 발광 소자들(LD)의 정렬 단계에서 각각 제1 정렬 신호(또는, 제1 정렬 전압) 및 제2 정렬 신호(또는, 제2 정렬 전압)을 공급받을 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 중 어느 하나는 교류 형태의 정렬 신호를 공급받고, 상기 제1 및 제2 전극들(ELT1, ELT2) 중 다른 하나는 일정한 전압 레벨을 가지는 정렬 전압을 공급받을 수 있다.
즉, 발광 소자들(LD)의 정렬 단계에서 제1 및 제2 전극들(ELT1, ELT2)의 사이에 소정의 정렬 신호가 인가되고, 이에 따라 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성될 수 있다. 이러한 전계에 의해 각각의 화소 영역, 특히 각 화소(PXL)의 발광 영역(EMA)에 공급된 발광 소자들(LD)이 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬될 수 있다. 다만, 발광 소자들(LD)의 정렬이 완료된 이후에는, 화소들(PXL)의 사이에서 제1 전극들(ELT1) 사이, 및/또는 제2 전극들(ELT2) 사이의 연결을 끊음으로써, 상기 화소들(PXL)을 개별 구동이 가능한 형태로 형성할 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은, 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 각각의 제1 전극(ELT1)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다. 유사하게, 각각의 제2 전극(ELT2)은 적어도 한 층의 반사 전극층을 포함하며, 이외에도 적어도 한 층의 투명 전극층 및/또는 도전성 캡핑층을 선택적으로 더 포함할 수 있다.
이러한 제1 및 제2 전극들(ELT1, ELT2)의 사이에는 복수의 발광 소자들(LD)이 배열될 수 있다. 각각의 발광 소자(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전기적으로 연결될 수 있다.
한편, 실시예에 따라, 각각의 발광 영역(EMA)에는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되지 않은 적어도 하나의 발광 소자(이하, "비유효 광원"이라 함)이 더 배치될 수 있다. 다만, 이하에서는 각각의 양단이 제1 및 제2 전극들(ELT1, ELT2)에 연결되는 발광 소자들(LD)(즉, 유효 광원들)을 중심으로 본 발명의 실시예를 설명하기로 한다.
일 실시예에서, 각각의 발광 소자(LD)는 길이 방향을 가지는 막대형 발광 다이오드일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 적어도 일부의 발광 소자(LD)가 코어-쉘 구조의 발광 다이오드일 수도 있다.
실시예에 따라, 각각의 발광 소자(LD)는, 무기 결정 구조의 재료를 이용한 초소형의, 일 예로 나노 스케일 내지 마이크로 스케일 정도로 작은 크기의, 발광 소자일 수 있다. 예를 들어, 각각의 발광 소자(LD)는 도 1a 내지 도 4b에 도시된 바와 같은, 나노 스케일 내지 마이크로 스케일 범위의 크기를 가지는 초소형의 발광 소자일 수 있다. 다만, 발광 소자(LD)의 크기는, 상기 발광 소자(LD)를 광원으로 이용하는 각각의 발광 장치, 일 예로 화소(PXL)의 설계 조건 등에 따라 다양하게 변경될 수 있다.
실시예에 따라, 각각의 발광 소자(LD)는, 길이(L) 방향의 일단에 위치되며 제1 전극(ELT1)에 전기적으로 연결되는 제1 단부(EP1)와, 상기 길이(L) 방향의 다른 일단에 위치되며 제2 전극(ELT2)에 전기적으로 연결되는 제2 단부(EP2)를 포함할 수 있다. 예를 들어, 각각의 발광 소자(LD)는 서로 대응하는 제1 및 제2 전극들(ELT1, ELT2)이 마주하도록 배치된 영역에서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 제1 방향(DR1)을 따라 가로로 배열될 수 있다.
한편, 도 6에서는 발광 소자들(LD)이 어느 하나의 방향, 일 예로, 제1 방향(DR1)으로 균일하게 배열된 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 발광 소자들(LD) 중 적어도 하나는, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 사선 방향 등으로 배열될 수도 있다. 또는, 도 6에는 도시하지 않았으나, 각각의 화소 영역 및/또는 그 주변 영역에는 제1 및 제2 전극들(ELT1, ELT2)의 사이에 온전히 연결되지 않은 적어도 하나의 발광 소자(즉, 비유효 광원)이 더 배치되어 있을 수도 있다.
실시예에 따라, 발광 소자들(LD)은 소정의 용액 내에 분산된 형태로 준비되어, 잉크젯 방식 등을 이용해 각각의 화소 영역(특히, 각 화소(PXL)의 발광 영역(EMA))에 공급될 수 있다. 예를 들어, 발광 소자들(LD)은 휘발성 용매에 섞여 각각의 발광 영역(EMA)에 공급될 수 있다. 이때, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 전압(또는, 정렬 신호)을 인가하게 되면, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 전계가 형성되면서, 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)이 정렬하게 된다. 발광 소자들(LD)이 정렬된 이후에는 용매를 휘발시키거나 이 외의 다른 방식으로 제거하여 제1 및 제2 전극들(ELT1, ELT2)의 사이에 발광 소자들(LD)을 안정적으로 배치할 수 있다. 또한, 발광 소자들(LD)의 양 단부, 일 예로 제1 및 제2 단부들(EP1, EP2) 상에 각각 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)을 형성할 수 있다. 이에 따라, 상기 발광 소자들(LD)을 제1 및 제2 전극들(ELT1, ELT2)의 사이에 보다 안정적으로 연결할 수 있다.
발광 소자들(LD)의 제1 단부들(EP1)은, 제1 컨택 전극(CNE1), 제1 전극(ELT1), 화소 회로(PXC) 및/또는 제1 전원선(PL1) 등을 경유하여 제1 전원(VDD)에 전기적으로 연결될 수 있다. 그리고, 발광 소자들(LD)의 제2 단부들(EP2)은, 제2 컨택 전극(CNE2), 제2 전극(ELT2) 및/또는 제2 전원선(PL2) 등을 경유하여 제2 전원(VSS)에 전기적으로 연결될 수 있다. 이에 의해, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 순 방향으로 연결되는 적어도 하나의 발광 소자(LD)가 화소 회로(PXC) 등으로부터 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있게 된다. 이에 따라, 화소(PXL)가 구동 전류에 대응하는 빛을 방출하게 된다.
본 발명의 일 실시예에서, 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 발광 소자들(LD) 중 적어도 하나의 발광 소자(LD)는, 각각의 제1 단부(EP1)가 제1 도전 패턴(CP1) 및 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)에 전기적으로 연결되고, 각각의 제2 단부(EP2)가 적어도 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 이하에서는, 각 화소(PXL)에 배치된 발광 소자들(LD) 중, 적어도 하나의 단부(일 예로, 제1 단부(EP1))가 적어도 하나의 도전 패턴(일 예로, 제1 도전 패턴(CP1))을 경유하여 제1 또는 제2 전극(ELT1, ELT2)(일 예로, 제1 전극(ELT1))에 전기적으로 연결되는 발광 소자(LD)를 "제1 발광 소자(LD1)"라 하기로 한다.
또한, 실시예에 따라서는, 각 화소(PXL)의 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 발광 소자들(LD) 중 적어도 하나의 다른 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)이, 각각 제1 및 제2 컨택 전극들(CNE1, CNE2)에 직접적으로 연결되어, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 이하에서는, 각 화소(PXL)에 배치된 발광 소자들(LD) 중, 양 단부들(즉, 제1 및 제2 단부들(EP1, EP2)) 모두가 도전 패턴을 경유하지 않고 제1 및 제2 전극들(ELT1, ELT2) 및/또는 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되는 발광 소자(LD)를 "제2 발광 소자(LD2)"라 하기로 한다. 한편, 제1 및 제2 발광 소자들(LD1, LD2) 중 하나 이상의 발광 소자를 임의로 지칭하거나, 또는 제1 및 제2 발광 소자들(LD1, LD2)을 포괄적으로 지칭할 때에는 "발광 소자(LD)" 또는 "발광 소자들(LD)"이라 하기로 한다.
이와 같이 제1 및 제2 전극들(ELT1, ELT2)의 사이, 및 제1 및 제2 컨택 전극들(CNE1, CNE2)의 사이에 전기적으로 연결된(특히, 제1 및/또는 제2 전극들(ELT1, ELT2)로 공급되는 소정의 제어 신호 및/또는 전원에 대응하여 발광할 수 있도록 순방향으로 연결된) 복수의 발광 소자들(LD) 각각은 해당 화소(PXL)의 유효 광원을 구성할 수 있다. 그리고, 이러한 유효 광원들이 모여 해당 화소(PXL)의 광원 유닛(LSU)을 구성할 수 있다.
제1 컨택 전극(CNE1)은, 각각의 제1 전극(ELT1)과 중첩되도록 상기 제1 전극(ELT1)의 상부에 배치될 수 있다. 이러한 제1 컨택 전극(CNE1)은 각각의 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 컨택 전극(CNE1)은, 적어도 하나의 제1 발광 소자(LD1)로부터 이격되되, 적어도 하나의 제1 도전 패턴(CP1)을 통해 상기 제1 발광 소자(LD1)에 전기적으로 연결될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 적어도 평면 상에서 보았을 때, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)로부터 이격되도록 배치되어, 상기 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)과 중첩 및/또는 연결되는 복수의 제1 도전 패턴들(CP1)을 통해 상기 제1 발광 소자들(LD1)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 이러한 제1 컨택 전극(CNE1) 및 각각의 제1 도전 패턴(CP1)에 의해 제1 발광 소자들(LD1)의 제1 단부들(EP1)이 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
한편, 제1 컨택 전극(CNE1)은, 적어도 하나의 제2 발광 소자(LD2)와는 중첩되도록 형성될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)은, 적어도 하나의 제2 발광 소자(LD2)의 제1 단부(EP1)와 중첩되도록 상기 제2 발광 소자(LD2)를 향해 돌출된 적어도 하나의 제1 돌출부(PP1)를 포함할 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 복수의 제2 발광 소자들(LD2) 각각의 제1 단부들(EP1)과 중첩되도록 상기 제2 발광 소자들(LD2)을 향해 돌출된 복수의 제1 돌출부들(PP1)을 포함할 수 있다. 각각의 제1 돌출부(PP1)는 제1 컨택 전극(CNE1)의 일 측면(일 예로, 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)을 향하는 일 측면)으로부터 돌출되어, 상기 제1 컨택 전극(CNE1)에 일체로 형성될 수 있다. 즉, 실시예에 따라, 각각의 제1 돌출부(PP1)는 제1 컨택 전극(CNE1)의 일 영역일 수 있다. 이러한 제1 컨택 전극(CNE1)에 의해 제2 발광 소자들(LD2)의 제1 단부들(EP1)이 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 또한, 제1 컨택 전극(CNE1)에 의해 제2 발광 소자들(LD2)의 제1 단부들(EP1)을 안정적으로 고정함으로써, 상기 제2 발광 소자들(LD2)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
제2 발광 소자들(LD2) 각각의 제2 단부(EP2)는, 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다. 일 예로, 제2 발광 소자들(LD2) 각각의 제2 단부(EP2)는, 각각의 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2)에 직접적으로 연결될 수 있다.
제2 컨택 전극(CNE2)은, 제2 전극(ELT2)과 중첩되도록 상기 제2 전극(ELT2)의 상부에 배치될 수 있다. 이러한 제2 컨택 전극(CNE2)은 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
실시예에 따라, 제2 컨택 전극(CNE2)은 발광 소자들(LD) 각각의 제2 단부들(EP2)에 전기적으로 연결될 수 있다. 일 예로, 제2 컨택 전극(CNE2)은 발광 소자들(LD)의 제2 단부들(EP2)과 중첩되어, 상기 제2 단부들(EP2)에 전기적으로 연결될 수 있다.
이러한 제2 컨택 전극(CNE2)을 통해 발광 소자들(LD)의 제2 단부들(EP2)이 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 또한, 제2 컨택 전극(CNE2)에 의해 발광 소자들(LD)의 제2 단부들(EP2)을 안정적으로 고정함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다.
다만, 본 발명이, 발광 소자들(LD)의 제2 단부들(EP2)이 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 간접적으로 연결되는 실시예에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD)의 제2 단부들(EP2)이 제2 전극(ELT2)에 직접적으로 연결될 수도 있다. 이 경우, 제2 컨택 전극(CNE2)은 제공되지 않을 수도 있다.
각각의 제1 도전 패턴(CP1)은, 각각의 제1 발광 소자(LD1)와 제1 컨택 전극(CNE1)의 사이에 배치될 수 있다. 일 예로, 각각의 제1 도전 패턴(CP1)은 각각의 제1 발광 소자(LD1)의 제1 단부(EP1)와 이에 인접한 제1 컨택 전극(CNE1)의 일 영역 상에 배치될 수 있다.
실시예에 따라, 각각의 제1 발광 소자(LD1)의 제1 단부(EP1)는, 인접한 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)으로부터 이격되며, 각각의 제1 도전 패턴(CP1) 및 제1 컨택 전극(CNE1)을 차례로 경유하여 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 이를 위해, 제1 전극(ELT1)과 제2 전극(ELT2)은 발광 소자들(LD)의 평균 길이(L) 이상의 거리(d1)만큼 이격될 수 있다. 그리고, 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나의 전극(일 예로, 제1 전극(ELT1))은 각각의 도전 패턴(일 예로, 제1 도전 패턴(CP1)) 및 각각의 컨택 전극(일 예로, 제1 컨택 전극(CNE1))을 통해 적어도 하나의 제1 발광 소자(LD1)의 어느 일 단부(일 예로, 제1 단부(EP1))에 전기적으로 연결될 수 있다.
이 경우, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함 등이 발생하였을 경우, 쇼트 결함이 발생한 제1 발광 소자(LD1)의 적어도 일 단부에 연결된 적어도 하나의 도전 패턴(일 예로, 상기 제1 발광 소자(LD1)의 제1 단부(EP1)에 연결된 제1 도전 패턴(CP1))을 선택적으로 단선시킬 수 있다. 이에 따라, 상기 쇼트 결함이 발생한 제1 발광 소자(LD1)를 통해 누설 전류가 흐르는 것을 차단하고, 화소 결함을 효율적으로 수리할 수 있게 된다.
실시예에 따라, 각각의 제1 도전 패턴(CP1)은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 또는 은나노와이어(AgNW), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide), 카본나노튜브(Carbon Nano Tube), 그래핀(graphene) 등을 비롯한 다양한 투명 도전성 물질 중 적어도 하나를 포함할 수 있다. 이 외에도, 각각의 제1 도전 패턴(CP1)은 전극이나 배선의 형성 등에 이용될 수 있는 다양한 도전성 물질 중 적어도 하나를 포함함으로써, 도전성을 가질 수 있다.
실시예에 따라, 각각의 제1 도전 패턴(CP1)은 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 적어도 한 전극의 구성 물질과 동일한 도전 물질을 포함하거나, 또는 상기 전극들에 포함되지 않은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제1 도전 패턴(CP1)은 제1 컨택 전극(CNE1)의 구성 물질과 상이한 적어도 하나의 도전 물질을 포함할 수 있다.
일 실시예에서, 각각의 제1 도전 패턴(CP1)은 제1 컨택 전극(CNE1)보다 녹는점이 상대적으로 낮은 저융점 도전 물질을 포함할 수 있다. 이 경우, 단선시키고자 하는 제1 도전 패턴(CP1)에 레이저를 조사하거나 소정의 전압을 인가하는 등의 비교적 간단한 방식을 통해 상기 제1 도전 패턴(CP1)에 열을 가함으로써, 상기 제1 도전 패턴(CP1)을 용이하게 단선시킬 수 있다. 이에 따라, 발광 소자들(LD), 특히 적어도 일 단부가 제1 도전 패턴(CP1)에 연결된 적어도 하나의 제1 발광 소자(LD)에서 쇼트 결함이 발생할 경우, 쇼트 결함이 발생한 제1 발광 소자(LD)에 연결된 제1 도전 패턴(CP1)을 선택적으로 단선시킬 수 있다. 이에 따라, 상기 쇼트 결함이 발생한 제1 발광 소자(LD)를 선별적으로 제1 및/또는 제2 전극(ELT1, ELT2)으로부터 격리할 수 있다. 이에 따라, 쇼트 결함이 발생하지 않은 나머지 발광 소자들(LD)을 최대한 활용하여 광원 유닛(LSU)을 구성하면서, 화소 결함을 효율적으로 수리할 수 있게 된다.
일 실시예에서, 제1 도전 패턴(CP1)은 녹는점이 400도 이하인 저융점 금속 또는 합금을 포함할 수 있다. 예를 들어, 제1 도전 패턴(CP1)은, 녹는점이 비교적 낮은 알칼리 금속(일 예로, 리튬(Li), 나트륨(Na), 칼륨(K), 루비듐(Rb), 세슘(Cs), 프랑슘(Fr) 중 적어도 하나), 알칼리 토금속(일 예로, 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 라듐(Ra) 중 적어도 하나), 비스무트(Bi), 납(Pb), 주석(Sn), 카드뮴(Cd), 아연(Zn), 안티몬(Sb) 중 적어도 하나의 금속, 또는 이들 중 적어도 하나를 포함하는 합금(또는, 도금)으로 이루어질 수 있다. 일 예로, 제1 도전 패턴(CP1)은 SAC(Sn-Ag-Cu) 합금으로 이루어질 수 있다. 다만, 제1 도전 패턴(CP1)의 형성에 사용될 수 있는 도전 물질이 이에 한정되지는 않으며, 상기 제1 도전 패턴(CP1)은 다양한 도전 물질 중 적어도 하나를 포함할 수 있다.
또한, 일 실시예에서, 제1 도전 패턴(CP1)은, 제1 발광 소자들(LD1)에서 방출되는 빛이 투과할 수 있도록 소정 범위의 투광도를 만족하는 투명 또는 반투명한 도전막으로 구성될 수 있다. 예를 들어, 제1 도전 패턴(CP1)은, 투명 또는 반투명한 특성을 나타내는 투명 전극 물질(일 예로, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물) 또는 금속 화합물을 포함할 수 있다.
추가적으로, 일 실시예에서, 제1 도전 패턴(CP1)은, 소정 범위의 투광도를 확보할 수 있도록 제한된 두께로 얇게 형성되거나, 다수의 개구부들을 포함한 메쉬 형태로 형성될 수도 있다. 또한, 제1 도전 패턴(CP1)은 단일층 또는 다중층으로 구성될 수 있으며, 상기 제1 도전 패턴(CP1)의 형상이나 단면 구조 등이 특별히 한정되지는 않는다.
실시예에 따라, 각각의 화소(PXL)가 제1 및 제2 전극들(ELT1, ELT2)의 사이에 배열된 복수의 제1 발광 소자들(LD1)을 포함하는 경우, 상기 화소(PXL)는 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 배치된 복수의 제1 도전 패턴들(CP1)을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들(CP1)을 포함할 수 있다.
일 실시예에서, 상기 복수의 제1 도전 패턴들(CP1)은 각각의 발광 영역(EMA)에 규칙적으로 배치될 수 있다. 예를 들어, 제1 컨택 전극(CNE1)의 연장 방향(일 예로, 제2 방향(DR2))을 따라 상기 제1 컨택 전극(CNE1)의 일 측면 상에 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 규칙적으로 배열될 수 있다. 일 예로, 상기 제1 컨택 전극(CNE1)의 일 측면 상에 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 교번적으로 배열될 수 있다.
다만, 각 화소(PXL)의 발광 영역(EMA)에 배치되는 제1 도전 패턴들(CP1)의 개수 및/또는 배열 구조는 다양하게 변경될 수 있다. 또한, 표시 영역(DA)에 배치되는 화소들(PXL)은 서로 동일한 개수 및/또는 배열 구조로 분산된 제1 도전 패턴들(CP1)을 포함하거나, 또는 상기 화소들(PXL)에 포함되는 제1 도전 패턴들(CP1)의 개수 및/또는 배열 구조는 서로 상이할 수 있다.
도 8을 참조하면, 각각의 제1 및 제2 전극들(ELT1, ELT2) 사이의 영역에서, 제1 도전 패턴들(CP1)이 배열되는 주기 및/또는 간격은 변경될 수 있다. 일 예로, 각각의 제1 및 제2 전극들(ELT1, ELT2)이 마주하는 영역에서 1:2의 비율로 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)이 규칙적으로 배열될 수 있다.
도 9를 참조하면, 각각의 제1 돌출부(PP1)는 복수의 제2 발광 소자들(LD2)과 중첩될 수 있다. 예를 들어, 화소(PXL)는, 제1 전극(ELT1)과 제2 전극(ELT2)의 사이에서 상기 제1 및 제2 전극들(ELT1, ELT2)이 연장되는 방향(일 예로, 제2 방향(DR2))을 따라 연속적으로 배열된 복수의 제2 발광 소자들(LD2)을 포함할 수 있다. 그리고, 각각의 제1 돌출부(PP1)는, 연속적으로 배열된 제2 발광 소자들(LD2) 사이의 거리(d2)보다 넓은 폭(Wp)을 가지면서, 상기 연속적으로 배열된 제2 발광 소자들(LD2) 각각의 제1 단부들(EP1)과 중첩될 수 있다. 즉, 실시예에 따라, 각각의 제1 돌출부(PP1)의 크기 및 제2 발광 소자들(LD2)과의 배치 관계는 다양하게 변경될 수 있다.
도 10 및 도 11을 참조하면, 화소(PXL)에 복수의 제1 전극들(ELT1) 및/또는 복수의 제2 전극들(ELT2)이 배치된다고 할 때, 어느 하나의 제1 전극(ELT1) 및 이에 대응하는 제2 전극(ELT2)이 서로 마주하는 복수의 영역들에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)의 배치 관계는 서로 다를 수도 있다. 예를 들어, 일 실시예에서는 도 10에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 1:2의 비율로 반복적으로 배치될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 1:1의 비율로 교번적으로 배치될 수 있다.
다른 실시예에서는, 도 11에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에 배열된 모든 유효 발광 소자들(LD)의 제1 단부들(LD1) 상에 각각의 제1 도전 패턴들(CP1)이 배치될 수 있다. 이 경우, 해당 영역(일 예로, 발광 영역(EMA)의 좌측 영역)에 배치된 발광 소자들(LD)은 모두 제1 발광 소자들(LD1)일 수 있고, 상기 제1 발광 소자들(LD1)에 연결되는 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)은 각각의 제1 도전 패턴들(CP1)을 경유하여 제1 발광 소자들(LD1)의 제1 단부들(EP1)에 전기적으로 연결될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서 제1 도전 패턴들(CP1) 및 제1 돌출부들(PP1)은 소정의 비율, 일 예로 1:1의 비율로 교번적으로 배치될 수 있다. 이 경우, 해당 영역(일 예로, 발광 영역(EMA)의 우측 영역)에는 제1 및 제2 발광 소자들(LD1, LD2)이 교번적으로 배치될 수 있다.
도 12를 참조하면, 각각의 발광 영역(EMA)에 배치된 발광 소자들(LD), 특히 제1 및 제2 전극들(ELT1, ELT2)의 사이에 연결되어 각각의 유효 광원을 구성하는 발광 소자들(LD) 모두의 제1 단부들(EP1) 상에 각각의 제1 도전 패턴(CP1)을 형성할 수 있다. 예를 들어, 각 화소(PXL)의 광원 유닛(LSU)은 적어도 일 단부(일 예로, 각각의 제1 단부(EP1)) 상에 각각의 도전 패턴(일 예로, 각각의 제1 도전 패턴(CP1))이 배치된 복수의 제1 발광 소자들(LD1)로 구성될 수 있다. 실시예에 따라, 상기 제1 도전 패턴들(CP1)은 서로 이격되어 개별적으로 형성될 수 있다. 이에 따라, 제1 발광 소자들(LD1) 중 적어도 하나에 쇼트 결함이 발생하였을 경우, 상기 쇼트 결함이 발생된 제1 발광 소자(LD1)만을 선택적으로 제1 및/또는 제2 전극들(ELT1, ELT2)(일 예로, 제1 전극(ELT1))로부터 격리할 수 있다.
도 13 및 도 14를 참조하면, 발광 영역(EMA)의 적어도 일 영역에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)은 불규칙적으로 산포될 수 있다. 예를 들어, 일 실시예에서는 도 13에 도시된 바와 같이, 발광 영역(EMA)의 일 측(일 예로, 좌측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에 배열된 발광 소자들(LD)의 제1 단부들(EP1)은 각각의 제1 도전 패턴(CP1)을 통해 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 그리고, 상기 발광 영역(EMA)의 다른 일 측(일 예로, 우측)에 배치된 제1 전극(ELT1)과 이에 인접한 제2 전극(ELT2)의 사이에서, 상기 제1 전극(ELT1)과 중첩되는 제1 컨택 전극(CNE1)의 일 측면 상에 복수의 제1 도전 패턴들(CP1)과 제1 돌출부들(PP1)이 불규칙적으로 분산되어 배치될 수 있다.
다른 실시예에서는, 도 14에 도시된 바와 같이, 발광 영역(EMA)의 전반에서, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)이 불규칙적으로 산포될 수 있다. 예를 들어, 제1 도전 패턴들(CP1) 및/또는 제1 돌출부들(PP1)은, 각각의 발광 영역(EMA)에서 각각의 제1 컨택 전극(CNE1)의 연장 방향(일 예로, 제2 방향(DR2))을 따라, 상기 제1 컨택 전극(CNE1)의 일 측면 상에 규칙적 또는 불규칙적으로 분산되어 배치될 수 있다.
도 15를 참조하면, 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1)은 이에 대응하는 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1)에 전기적으로 연결될 수 있다. 그리고, 상기 제1 발광 소자들(LD1) 각각의 제2 단부들(EP2)은 각각의 제2 도전 패턴(CP2)을 통해 이에 대응하는 제2 컨택 전극(CNE2)에 전기적으로 연결되고, 상기 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
예를 들어, 화소(PXL)는, 발광 영역(EMA)에 배치된 적어도 하나의 제1 발광 소자(LD1)와 제2 컨택 전극(CNE2)의 사이에 배치된 적어도 하나의 제2 도전 패턴(CP2)을 포함할 수 있다. 실시예에 따라, 상기 제1 발광 소자(LD1)의 제2 단부(EP2)는, 이에 인접한 제2 컨택 전극(CNE2)으로부터 이격되며, 각각의 제2 도전 패턴(CP2)을 경유하여 상기 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 제2 도전 패턴(CP2)은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, 또는 은나노와이어(AgNW), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide), 카본나노튜브(Carbon Nano Tube), 그래핀(graphene) 등을 비롯한 다양한 투명 도전성 물질 중 적어도 하나를 포함할 수 있다. 이 외에도, 각각의 제2 도전 패턴(CP2)은 전극이나 배선의 형성 등에 이용될 수 있는 다양한 도전성 물질 중 적어도 하나를 포함함으로써, 도전성을 가질 수 있다.
실시예에 따라, 각각의 제2 도전 패턴(CP2)은, 제1 및 제2 전극들(ELT1, ELT2)과 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 적어도 하나의 구성 물질과 동일한 도전 물질을 포함하거나, 또는 이들에 포함되지 않은 적어도 하나의 도전 물질을 포함할 수 있다. 일 예로, 제2 도전 패턴(CP2)은 제2 컨택 전극(CNE2)의 구성 물질과 상이한 적어도 하나의 도전 물질을 포함할 수 있다.
일 실시예에서, 제2 도전 패턴(CP2)은 제2 컨택 전극(CNE2)보다 녹는점이 상대적으로 낮은 저융점 도전 물질을 포함할 수 있다. 예를 들어, 제2 도전 패턴(CP2)은, 앞서 제1 도전 패턴(CP1)의 구성 물질로 언급된 저융점 도전 물질 중 적어도 하나를 포함할 수 있다. 이 경우, 제2 도전 패턴(CP2)에 레이저를 조사하거나 소정의 전압을 인가하는 방식 등을 통해 제2 도전 패턴(CP2)에 열을 가함으로써, 상기 제2 도전 패턴(CP2)을 선택적으로 용이하게 단선시킬 수 있다. 일 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1)과 동일한 도전 물질로 구성될 수 있으나, 이에 한정되지는 않는다.
또한, 제2 도전 패턴(CP2)은, 제1 도전 패턴(CP1)과 유사하게 소정 범위의 투광도를 확보할 수 있도록, 투명 전극 물질을 포함하거나, 제한된 두께로 얇게 형성되거나, 다수의 개구부들을 포함한 메쉬 형태로 형성될 수도 있다. 또한, 제2 도전 패턴(CP2)은 단일층 또는 다중층으로 구성될 수 있으며, 상기 제2 도전 패턴(CP2)의 형상이나 단면 구조 등이 특별히 한정되지는 않는다.
실시예에 따라, 제2 컨택 전극(CNE2)은, 적어도 하나의 제2 발광 소자(LD2)의 제2 단부(EP2)와 중첩되도록 상기 제2 발광 소자(LD2)를 향해 돌출된 적어도 하나의 제2 돌출부(PP2)를 포함할 수 있다. 상기 제2 발광 소자(LD2)의 제2 단부(EP2)는 제2 컨택 전극(CNE2)에 직접적으로 연결되고, 상기 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
도 16을 참조하면, 발광 영역(EMA)의 일 영역(일 예로, 좌측 영역)에서, 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)는 각각의 제2 도전 패턴(CP2)을 경유하여 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 제2 발광 소자(LD2)의 제2 단부(EP2)는 제2 컨택 전극(CNE2)에 형성된 제2 돌출부(PP2)에 의해 상기 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 또한, 해당 영역에서, 제1 및 제2 발광 소자들(LD1, LD2)의 제1 단부들(EP1)은 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다.
한편, 발광 영역(EMA)의 다른 일 영역(일 예로, 우측 영역)에서, 적어도 하나의 제1 발광 소자(LD1)의 제1 단부(EP1)는 각각의 제1 도전 패턴(CP1)을 경유하여 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 제2 발광 소자(LD2)의 제1 단부(EP1)는 제1 컨택 전극(CNE1)에 형성된 제1 돌출부(PP1)에 의해 상기 제1 컨택 전극(CNE1)과 중첩되어 상기 제1 컨택 전극(CNE1) 및 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 또한, 해당 영역에서, 제1 및 제2 발광 소자들(LD1, LD2)의 제2 단부들(EP2)은 제2 컨택 전극(CNE2)과 중첩되어 상기 제2 컨택 전극(CNE2) 및 제2 전극(ELT2)에 전기적으로 연결될 수 있다.
도 17을 참조하면, 적어도 하나의 제1 발광 소자(LD1)는 제1 또는 제2 단부(EP1, EP2) 상에 배치된 제1 또는 제2 도전 패턴(CP1, CP2)을 경유하여 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)을 통해 제1 또는 제2 전극(ELT1, ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 다른 제1 발광 소자(LD1)는 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 도전 패턴들(CP1, CP2)을 경유하여 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 일 실시예에서, 제1 및 제2 도전 패턴들(CP1, CP2)은 서로 동일한 도전 물질을 포함하거나, 또는 적어도 하나의 서로 다른 도전 물질을 포함할 수 있다. 제1 및 제2 도전 패턴들(CP1, CP2)이 동일한 물질로 구성될 경우, 상기 제1 및 제2 도전 패턴들(CP1, CP2)은 동일 공정에서 동시에 형성될 수 있으나, 이에 한정되지는 않는다.
또한, 적어도 하나의 제2 발광 소자(LD2)는 제1 또는 제2 단부(EP1, EP2) 상에 배치된 제1 또는 제2 컨택 전극(CNE1, CNE2)의 제1 또는 제2 돌출부(PP1, PP2)를 경유하여 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)을 통해 제1 또는 제2 전극(ELT1, ELT2)에 전기적으로 연결될 수 있다. 그리고, 적어도 하나의 다른 제2 발광 소자(LD2)는 각각의 제1 및 제2 단부들(EP1, EP2) 상에 배치된 제1 및 제2 컨택 전극들(CNE1, CNE2)의 제1 및 제2 돌출부들(PP1, PP2)을 통해 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결되고, 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다.
도 18을 참조하면, 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2) 중 적어도 하나의 전극과 중첩되도록 배치될 수도 있다. 일 예로, 발광 소자들(LD)의 제2 단부들(EP2)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 중첩되도록 배치될 수 있다.
도 19를 참조하면, 화소(PXL)는, 각각의 제1 전극(ELT1)과 중첩되는 적어도 하나의 제1 격벽(PW1)과, 각각의 제2 전극(ELT2)과 중첩되는 적어도 하나의 제2 격벽(PW2)을 더 포함할 수 있다. 실시예에 따라, 제1 격벽(PW1) 및 제2 격벽(PW2)은 각각의 제1 전극(ELT1) 및 제2 전극(ELT2)의 하부에 배치될 수 있다. 예를 들어, 각각의 발광 영역(EMA)에서, 제1 및 제2 전극들(ELT1, ELT2)의 하부에는 각각 제1 및 제2 격벽들(PW1, PW2)이 배치될 수 있다. 그리고, 상기 제1 및 제2 전극들(ELT1, ELT2)의 상부에는 각각 제1 및 제2 컨택 전극들(CNE1, CNE2)이 배치될 수 있다.
실시예에 따라, 제1 격벽(PW1)은, 각각의 제1 전극(ELT1)보다 좁은 폭을 가지면서 상기 제1 전극(ELT1)의 하부에 배치될 수 있다. 일 예로, 제1 격벽(PW1)은, 평면 상에서 보았을 때, 제1 전극(ELT1)에 대응하는 형상을 가지면서 상기 제1 전극(ELT1)의 내측에 위치할 수 있다.
제1 전극(ELT1)의 하부에 제1 격벽(PW1)이 배치되면, 상기 제1 격벽(PW1)이 배치된 영역에서 제1 전극(ELT1)이 상부 방향으로 돌출될 수 있다. 이에 따라, 제1 전극(ELT1)과 마주하는 발광 소자들(LD)의 제1 단부들(EP1)에서 방출되는 광이 보다 표시 장치의 정면 방향을 향하도록 제어할 수 있다.
실시예에 따라, 제2 격벽(PW2)은 각각의 제2 전극(ELT2)보다 좁은 폭을 가지면서 제2 전극(ELT2)의 하부에 배치될 수 있다. 일 예로, 제2 격벽(PW2)은, 평면 상에서 보았을 때, 제2 전극(ELT2)에 대응하는 형상을 가지면서 상기 제2 전극(ELT2)의 내측에 위치할 수 있다.
제2 전극(ELT2)의 하부에 제2 격벽(PW2)이 배치되면, 상기 제2 격벽(PW2)이 배치된 영역에서 제2 전극(ELT2)이 상부 방향으로 돌출될 수 있다. 이에 따라, 제2 전극(ELT2)과 마주하는 발광 소자들(LD)의 제2 단부들(EP2)에서 방출되는 광이 보다 표시 장치의 정면 방향을 향하도록 제어할 수 있다.
도 20을 참조하면, 표시 영역(DA)에 배치된 적어도 하나의 화소(PXL)는, 복수의 제1 발광 소자들(LD1) 각각의 제1 단부들(EP1) 상에 서로 이격되어 배치된 제1 도전 패턴들(CP1), 및/또는 상기 제1 발광 소자들(LD1) 각각의 제2 단부들(EP2) 상에 서로 이격되어 배치된 제2 도전 패턴들(CP2)을 포함할 수 있다. 그리고, 상기 제1 및/또는 제2 도전 패턴들(CP1, CP2) 중 적어도 하나는, 각각의 제1 발광 소자(LD1)의 제1 또는 제2 단부(EP1, EP2)와, 이에 대응하는 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서 단선되어 있을 수 있다. 이하에서, 단선된 각각의 도전 패턴을 "단선 패턴(CPr)"이라 하기로 한다.
일 예로, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함이 발생한 경우, 상기 제1 발광 소자(LD1)에 연결된 제1 및/또는 제2 도전 패턴들(CP1, CP2)에 열을 가하여 상기 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 단선시킬 수 있다. 이에 따라, 결함이 수리된 화소(PXL)는, 적어도 하나의 제1 발광 소자(LD1)와 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서 단선된 적어도 하나의 단선 패턴(CPr)을 포함할 수 있다.
상술한 실시예들에서와 같이, 화소(PXL)는 다양한 구조를 가질 수 있다. 일 예로, 표시 영역(DA)에 배치된 적어도 하나의 화소(PXL)는, 도 7 내지 도 20의 실시예들 중 어느 하나의 실시예가 단독으로 적용된 구조를 가지거나, 또는 상기 실시예들 중 적어도 두 개의 실시예들이 복합적으로 적용된 구조를 가질 수 있다.
예를 들어, 본 발명의 일 실시예에 의한 화소(PXL) 및 이를 구비하는 표시 장치는, 각각의 발광 영역(EMA)에 배치된 적어도 하나의 발광 소자(LD)와 제1 또는 제2 컨택 전극(CNE1, CNE2)의 사이에서, 상기 발광 소자(LD)의 일 단부를 상기 제1 또는 제2 컨택 전극(CNE1, CNE2)에 전기적으로 연결하는 적어도 하나의 제1 및/또는 제2 도전 패턴(CP1, CP2)을 포함할 수 있다. 일 예로, 각각의 화소(PXL)는 복수의 발광 소자들(LD)의 어느 일 단부 상에 배치된 복수의 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 포함할 수 있다. 상기 화소(PXL) 및 이를 구비하는 표시 장치에 따르면, 발광 소자(LD)의 쇼트 결함 등으로 인한 화소 결함을 보다 효율적으로 수리할 수 있다.
도 21a 내지 도 21d는 각각 본 발명의 일 실시예에 의한 도전 패턴(CP)의 실시예를 나타내는 평면도이다. 실시예에 따라, 도 21a 내지 도 21d에 도시된 각각의 도전 패턴(CP)은 도 7 내지 도 20의 실시예들에 의한 제1 및 제2 도전 패턴들(CP1, CP2) 중 어느 하나일 수 있다. 또한, 제1 및 제2 도전 패턴들(CP1, CP2)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있으나, 이에 한정되지는 않는다.
도 21a를 참조하면, 각각의 도전 패턴(CP)은 평면 상에서 보았을 때 사각형상을 가질 수 있으며, 이외에도 다른 형태의 다각형상을 가질 수 있다. 또는, 다른 실시예에서 각각의 도전 패턴(CP)은 원형상 또는 타원형상을 가지거나, 원형상 및 다각형상이 복합적으로 결합된 형상을 가질 수 있다. 즉, 도전 패턴(CP)의 형상은 실시예에 따라 다양하게 변경될 수 있다.
도 21b를 참조하면, 각각의 도전 패턴(CP)은 메쉬 형상을 가질 수 있다. 예를 들어, 각각의 도전 패턴(CP)은 복수의 개구부들을 포함할 수 있다. 실시예에 따라, 각각의 개구부는 사각형상을 가질 수 있으나, 이에 한정되지는 않는다. 즉, 메쉬 형상은 다양하게 변경될 수 있다.
도 21c를 참조하면, 각각의 도전 패턴(CP)은 서로 다른 폭을 가지는 복수의 영역들을 포함할 수 있다. 일 예로, 각각의 도전 패턴(CP)은, 제1 폭(W1)을 가진 제1 영역(AR1)과, 상기 제1 영역(AR2)의 양측에 각각 위치하며 상기 제1 폭(W1)보다 큰 제2 폭(W2)을 가진 제2 영역(AR2) 및 제3 영역(AR3)을 포함할 수 있다. 일 실시예에서, 제2 및 제3 영역들(AR2, AR3)은 동일한 폭을 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 각각의 도전 패턴(CP)은, 제2 및 제3 영역들(AR2, AR3)에서 발광 소자(LD)의 일 단부 및 이에 대응하는 어느 하나의 컨택 전극과 중첩될 수 있다. 상기 도전 패턴(CP)은 이에 연결된 제1 발광 소자(LD1)에 쇼트 결함이 발생한 경우, 제1 영역(AR1)에서 단선될 수 있다. 즉, 제1 영역(AR1)은 각각의 제1 발광 소자(LD1)와 어느 하나의 컨택 전극의 사이에 위치한 영역일 수 있으며, 그 폭이 상대적으로 좁게 형성될 수 있다. 이에 따라, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함 등이 발생하였을 경우, 이로 인한 화소 결함을 용이하게 수리할 수 있다.
도 21d를 참조하면, 각각의 도전 패턴(CP)은 적어도 일 영역에서 그 폭이 점진적으로 변화되는 형태를 가질 수 있다. 일 예로, 각각의 도전 패턴(CP)은 제1 영역(AR1) 내에서 중앙으로 갈수록 폭이 점진적으로 감소하는 형태를 가질 수 있다.
도 22a 및 도 22b는 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선 및 Ⅱ~Ⅱ'선에 대응하는 화소(PXL)의 단면에 대한 실시예를 나타낸다. 도 22a 및 도 22b의 실시예에서 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 22a 및 도 22b를 도 5 내지 도 20과 함께 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는, 베이스 층(BSL)의 일면 상에 배치되며 복수의 발광 소자들(LD)을 포함한 표시 소자층(DPL)을 포함한다. 또한, 화소(PXL)는, 화소 회로층(PCL)을 선택적으로 더 포함할 수 있다. 일 예로, 화소(PXL)는, 베이스 층(BSL)과 표시 소자층(DPL)의 사이에 배치되며, 발광 소자들(LD)에 전기적으로 연결되는 적어도 하나의 회로 소자를 포함한 화소 회로층(PCL)을 더 포함할 수 있다.
실시예에 따라, 화소 회로층(PCL)은 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자를 포함할 수 있다. 일 예로, 화소 회로층(PCL)은 상기 화소 회로(PXC)를 구성하기 위한 복수의 트랜지스터들(T) 및 스토리지 커패시터(Cst)를 포함하며, 이 외에도 화소 회로(PXC) 및/또는 광원 유닛(LSU)에 연결되는 적어도 하나의 전원선 및/또는 신호선 등을 더 포함할 수 있다. 한편, 화소 회로(PXC)가 생략되고, 광원 유닛(LSU)이 제1 및 제2 전원선들(PL1, PL2)(또는, 소정의 신호선들)에 직접적으로 연결되는 경우, 화소 회로층(PCL)은 생략될 수도 있다. 편의상, 도 22a 및 도 22b에서는 화소 회로층(PCL)에 배치되는 회로 소자들 및 배선들 중 어느 하나의 트랜지스터(T)만을 대표적으로 도시하기로 한다.
또한, 화소 회로층(PCL)은 각각의 전극들 및/또는 배선들의 사이에 배치되는 복수의 절연층들을 포함할 수 있다. 일 실시예에서, 화소 회로층(PCL)은 베이스 층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD) 및 패시베이션층(PSV)을 포함할 수 있다. 또한, 화소 회로층(PCL)은 적어도 일부의 트랜지스터의 하부에 배치되는 적어도 하나의 차광 패턴(미도시) 등을 선택적으로 더 포함할 수 있다.
버퍼층(BFL)은 각각의 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 한편, 실시예에 따라서는 버퍼층(BFL)이 생략될 수도 있다.
각각의 트랜지스터(T)는, 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 포함한다. 한편, 실시예에 따라 도 22a 및 도 22b에서는 각각의 트랜지스터(T)가, 반도체층(SCL)과 별개로 형성된 제1 및 제2 트랜지스터 전극들(ET1, ET2)을 구비하는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는 각각의 화소 영역에 배치되는 적어도 하나의 트랜지스터(T)에 구비되는 제1 및/또는 제2 트랜지스터 전극들(ET1, ET2)이 각각의 반도체층(SCL)과 통합되어 구성될 수도 있다.
반도체층(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 일 예로, 반도체층(SCL)은 버퍼층(BFL)이 형성된 베이스 층(BSL)과 게이트 절연층(GI)의 사이에 배치될 수 있다. 이러한 반도체층(SCL)은 각각의 제1 트랜지스터 전극(ET1)에 접촉되는 제1 영역과, 각각의 제2 트랜지스터 전극(ET2)에 접촉되는 제2 영역과, 상기 제1 및 제2 영역들의 사이에 위치된 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체층(SCL)은 폴리 실리콘, 아모포스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 또한, 반도체층(SCL)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 상기 반도체층(SCL)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연층(GI)을 사이에 개재하고 반도체층(SCL) 상에 배치될 수 있다. 일 예로, 게이트 전극(GE)은 게이트 절연층(GI) 및 층간 절연층(ILD)의 사이에, 반도체층(SCL)의 적어도 일 영역과 중첩되도록 배치될 수 있다.
제1 및 제2 트랜지스터 전극들(ET1, ET2)은, 적어도 한 층의 층간 절연층(ILD)을 사이에 개재하고, 각각의 반도체층(SCL) 및 게이트 전극(GE) 상에 배치될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 층간 절연층(ILD)과 패시베이션층(PSV)의 사이에 배치될 수 있다. 이러한 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 각각의 반도체층(SCL)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 트랜지스터 전극들(ET1, ET2)은 게이트 절연층(GI) 및 층간 절연층(ILD)을 관통하는 각각의 컨택홀을 통해 각각의 반도체층(SCL)의 제1 및 제2 영역들에 연결될 수 있다.
화소 회로(PXC)에 구비된 적어도 하나의 트랜지스터(T)는 어느 하나의 화소 전극에 연결될 수 있다. 일 예로, 도 6a 및 도 6b에 도시된 제1 트랜지스터(T1)의 제1 및 제2 트랜지스터 전극들(ET1, ET2) 중 어느 하나는 패시베이션층(PSV)을 관통하는 컨택홀(일 예로, 도 7 내지 20의 제1 컨택홀(CH1))을 통해, 상기 패시베이션층(PSV)의 상부에 배치된 광원 유닛(LSU)의 제1 전극(ELT1) 및/또는 제1 연결 전극(CNL1)에 전기적으로 연결될 수 있다.
실시예에 따라, 각각의 화소(PXL)에 연결되는 적어도 하나의 신호선 및/또는 전원선은 화소 회로(PXC)를 구성하는 회로 소자들의 일 전극과 동일한 층 상에 배치될 수 있다. 일 예로, 제2 전원(VSS)을 공급하기 위한 제2 전원선(PL2)은 트랜지스터들(T)의 게이트 전극들(GE)과 동일한 층 상에 배치되어, 적어도 하나의 브리지 패턴(미도시) 및/또는 컨택홀(일 예로, 도 7 내지 20의 제2 컨택홀(CH2))을 통해, 상기 패시베이션층(PSV)의 상부에 배치된 광원 유닛(LSU)의 제2 전극(ELT2) 및/또는 제2 연결 전극(CNL2)에 전기적으로 연결될 수 있다. 다만, 제2 전원선(PL2) 등의 구조 및/또는 위치는 다양하게 변경될 수 있다.
실시예에 따라, 표시 소자층(DPL)은 화소들(PXL) 각각의 광원 유닛(LSU)을 포함할 수 있다. 예를 들어, 표시 소자층(DPL)은, 적어도 한 쌍의 제1 전극(ELT1) 및 제2 전극(ELT2)과, 상기 제1 및 제2 전극들(ELT1, EPT2)의 사이에 전기적으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 또한, 표시 소자층(DPL)은 적어도 하나의 도전층 및/또는 절연층 등을 더 포함할 수 있다.
일 실시예에서, 표시 소자층(DPL)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)의 상부에 순차적으로 배치 및/또는 형성된 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 제1 절연층(INS1), 발광 소자들(LD), 제2 절연층(INS2), 제1 및/또는 제2 도전 패턴들(CP1, CP2), 제1 및 제2 컨택 전극들(CNE1, CNE2), 및 제3 절연층(INS3)을 포함할 수 있다. 한편, 제1 및/또는 제2 도전 패턴들(CP1, CP2)의 위치는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 일 실시예에서, 제1 및/또는 제2 도전 패턴들(CP1, CP2)은 각각 제1 또는 제2 컨택 전극들(CNE1, CNE2)의 하부에 배치될 수 있고, 다른 실시예에서 제1 및/또는 제2 도전 패턴들(CP1, CP2)은 각각 제1 또는 제2 컨택 전극들(CNE1, CNE2)의 상부에 배치될 수 있다.
제1 및 제2 격벽들(PW1, PW2)은 각각의 발광 영역(EMA)에 서로 이격되어 배치될 수 있다. 이러한 제1 및 제2 격벽들(PW1, PW2)은 베이스 층(BSL) 및/또는 화소 회로층(PCL) 상에서 높이 방향으로 돌출된다. 실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 이에 한정되지는 않는다.
실시예에 따라, 제1 격벽(PW1)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)과 제1 전극(ELT1)의 사이에 배치될 수 있다. 이러한 제1 격벽(PW1)은, 발광 소자들(LD)의 제1 단부들(EP1)에 인접하도록 배치될 수 있다. 일 예로, 제1 격벽(PW1)의 일 측면은, 발광 소자들(LD)의 제1 단부들(EP1)과 인접한 거리에 위치되어, 상기 제1 단부들(EP1)과 마주하도록 배치될 수 있다.
실시예에 따라, 제2 격벽(PW2)은, 베이스 층(BSL) 및/또는 화소 회로층(PCL)과 제2 전극(ELT2)의 사이에 배치될 수 있다. 이러한 제2 격벽(PW2)은, 발광 소자들(LD)의 제2 단부들(EP2)에 인접하도록 배치될 수 있다. 일 예로, 제2 격벽(PW2)의 일 측면은, 발광 소자들(LD)의 제2 단부들(EP2)과 인접한 거리에 위치되어, 상기 제2 단부들(EP2)과 마주하도록 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2)은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 경사면을 가질 수 있다. 또는, 다른 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원의 단면을 가질 수도 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW2) 각각은 적어도 일 측면에서 곡면을 가질 수 있다. 즉, 본 발명에서 제1 및 제2 격벽들(PW1, PW2)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 및 제2 격벽들(PW1, PW2) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
제1 및 제2 격벽들(PW1, PW2)은 적어도 하나의 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 제1 및 제2 격벽들(PW1, PW2)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 본 발명의 실시예에서, 제1 및 제2 격벽들(PW1, PW2)의 구성 물질은 다양하게 변경될 수 있다.
또한, 일 실시예에서, 제1 및 제2 격벽들(PW1, PW2)은 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW2)은 그 상부에 제공된 제1 및 제2 전극들(ELT1, ELT2)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 및 제2 격벽들(PW1, PW2)의 상부에는 각각 제1 및 제2 전극들(ELT1, ELT2)이 배치될 수 있다. 이러한 제1 및 제2 전극들(ELT1, ELT2)은 각각의 발광 영역(EMA)에서 서로 이격되어 배치된다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW2) 각각의 상부에 배치되는 제1 및 제2 전극들(ELT1, ELT2) 등은 상기 제1 및 제2 격벽들(PW1, PW2) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2)은, 각각 제1 및 제2 격벽들(PW1, PW2)에 대응하는 경사면 또는 곡면을 가지면서, 베이스 층(BSL)의 높이 방향으로 돌출될 수 있다.
제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(Zinc Oxide), AZO(Antimony Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), SnO2(Tin Oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 카본나노튜브(Carbon Nano Tube)나 그래핀(graphene) 등을 비롯한 그 외의 도전성 물질을 포함할 수도 있다. 즉, 제1 및 제2 전극들(ELT1, ELT2) 각각은 다양한 도전성 물질 중 적어도 하나를 포함함으로써 도전성을 가질 수 있고, 그 구성 물질이 특별히 한정되지는 않는다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 동일한 도전성 물질로 구성되거나, 또는 이들은 서로 다른 적어도 하나의 도전성 물질을 포함할 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극들(ELT1, ELT2) 각각은, 상기 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극들(ELT1, ELT2) 각각의 반사 전극층은, 균일한 반사율을 갖는 도전 물질로 구성될 수 있다. 일 예로, 상기 반사 전극층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo), 구리(Cu) 등을 비롯한 다양한 금속 물질 중 적어도 하나의 금속 또는 이를 포함하는 합금으로 구성될 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 도전 물질로 구성될 수 있다. 제1 및 제2 전극들(ELT1, ELT2) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단, 즉 제1 및 제2 단부들(EP1, EP2)에서 방출되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 더욱 진행되게 할 수 있다. 특히, 제1 및 제2 전극들(ELT1, ELT2)이 제1 및 제2 격벽들(PW1, PW2)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)에 마주하도록 배치되면, 발광 소자들(LD) 각각의 제1 및 제2 단부들(EP1, EP2)에서 출사된 광은 제1 및 제2 전극들(ELT1, ELT2)에 의해 반사되어 더욱 표시 패널(PNL)의 정면 방향(일 예로, 베이스 층(BSL)의 상부 방향)으로 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율을 향상시킬 수 있다.
또한, 제1 및 제2 전극들(ELT1, ELT2) 각각의 투명 전극층은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 상기 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 전극들(ELT1, ELT2) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극들(ELT1, ELT2)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
추가적으로, 제1 및 제2 전극들(ELT1, ELT2) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 전극들(ELT1, ELT2)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 상기 도전성 캡핑층은 제1 및 제2 전극들(ELT1, ELT2) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 전극들(ELT1, ELT2) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
제1 및 제2 전극들(ELT1, ELT2)의 일 영역 상에는 제1 절연층(INS1)이 배치될 수 있다. 예를 들어, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)의 일 영역을 커버하도록 형성되며, 상기 제1 및 제2 전극들(ELT1, ELT2)의 다른 일 영역, 일 예로 각각 제1 및 제2 컨택부들(CNT1, CNT2)을 노출하는 개구부를 포함할 수 있다.
일 실시예에서, 제1 절연층(INS1)은, 일차적으로 제1 및 제2 전극들(ELT1, ELT2)을 전면적으로 커버하도록 형성될 수 있다. 이러한 제1 절연층(INS1) 상에 발광 소자들(LD)이 공급 및 정렬된 이후, 상기 제1 절연층(INS1)은 각각 제1 및 제2 컨택부들(CNT1, CNT2)에서 제1 및 제2 전극들(ELT1, ELT2)을 노출하도록 부분적으로 개구될 수 있다. 또는, 다른 실시예에서, 제1 절연층(INS1)은, 발광 소자들(LD)의 공급 및 정렬이 완료된 이후, 상기 발광 소자들(LD)의 하부에 국부적으로 배치되는 개별 패턴의 형태로 패터닝될 수 있다.
즉, 제1 절연층(INS1)은, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD)의 사이에 개재되되, 상기 제1 및 제2 전극들(ELT1, ELT2) 각각의 적어도 일 영역을 노출할 수 있다. 이러한 제1 절연층(INS1)은 제1 및 제2 전극들(ELT1, ELT2)이 형성된 이후 상기 제1 및 제2 전극들(ELT1, ELT2)을 커버하도록 형성되어, 후속 공정에서 상기 제1 및 제2 전극들(ELT1, ELT2)이 손상되거나 금속이 석출되는 것을 방지할 수 있다. 또한, 제1 절연층(INS1)은, 각각의 발광 소자(LD)를 안정적으로 지지할 수 있다.
제1 절연층(INS1)이 형성된 각각의 발광 영역(EMA)에는 복수의 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식 등을 통해 각각의 발광 영역(EMA)에 다수의 발광 소자들(LD)이 공급되고, 상기 발광 소자들(LD)은 제1 및 제2 전극들(ELT1, ELT2)에 인가되는 소정의 정렬 전압(또는, 정렬 신호)에 의해 상기 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬될 수 있다.
제2 절연층(INS2)은, 발광 소자들(LD), 특히, 제1 및 제2 전극들(ELT1, ELT2)의 사이에 정렬된 발광 소자들(LD)의 상부에 배치되며, 상기 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 예를 들어, 제2 절연층(INS2)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)은 커버하지 않고, 상기 발광 소자들(LD)의 일 영역 상부에만 부분적으로 배치될 수 있다. 이러한 제2 절연층(INS2)은 각각의 발광 영역(EMA) 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다.
발광 소자들(LD)의 정렬이 완료된 이후 상기 발광 소자들(LD) 상에 제2 절연층(INS2)을 형성함으로써, 상기 발광 소자들(LD)이 정렬된 위치에서 이탈하는 것을 방지할 수 있다. 한편, 제2 절연층(INS2)의 형성 이전에 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 공간은 제2 절연층(INS2)을 형성하는 과정에서 채워질 수 있다. 이에 따라, 발광 소자들(LD)을 보다 안정적으로 지지할 수 있다.
일 실시예에서, 발광 소자들(LD) 중 적어도 하나, 일 예로 복수의 제1 발광 소자들(LD1)의 적어도 일 단부 상에는 제1 및/또는 제2 도전 패턴들(CP1, CP2)이 형성될 수 있다. 이러한 제1 및/또는 제2 도전 패턴들(CP1, CP2)은, 각각의 제1 발광 소자(LD1)의 제1 및/또는 제2 단부들(EP1, EP2)을 제1 및/또는 제2 컨택 전극들(CNE1, CNE2)에 전기적으로 연결할 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동일 공정에서, 동일한 도전 물질을 이용하여 형성될 수 있으나, 이에 한정되지는 않는다.
다른 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 다른 층에 배치될 수도 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 다른 공정에서, 서로 동일하거나 또는 상이한 도전 물질을 이용하여 형성될 수 있다. 제1 및 제2 컨택 전극들(CNE1, CNE2)이 서로 다른 층에 배치될 경우, 보다 하부 층에 배치된 컨택 전극 상에는 도시되지 않은 적어도 한 층의 절연층이 더 형성될 수 있다.
이러한 제1 및 제2 컨택 전극들(CNE1, CNE2)은, 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결한다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 각각 제1 및 제2 컨택부들(CNT1, CNT2)을 통해 제1 및 제2 전극들(ELT1, ELT2)에 접촉되어 상기 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다.
예를 들어, 제1 컨택 전극(CNE1)은, 제1 절연층(INS1)에 의해 커버되지 않은 제1 전극(ELT1)의 일 영역(일 예로, 제1 컨택부(CNT1)) 상에서 상기 제1 전극(ELT1)과 접촉되어 상기 제1 전극(ELT1)에 전기적으로 연결될 수 있다. 유사하게, 제2 컨택 전극(CNE2)은, 제1 절연층(INS1)에 의해 커버되지 않은 제2 전극(ELT2)의 일 영역(일 예로, 제2 컨택부(CNT2)) 상에서 상기 제2 전극(ELT2)과 접촉되어 상기 제2 전극(ELT2)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않으며, 제1 및 제2 컨택 전극들(CNE1, CNE2)과 제1 및 제2 전극들(ELT1, ELT2) 사이의 연결 구조는 다양하게 변경될 수 있다.
일 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2) 중 어느 하나의 컨택 전극은 각각의 도전 패턴(CP)을 경유하여 제1 발광 소자들(LD1)의 제1 또는 제2 단부(EP1, EP2)에 연결될 수 있다. 그리고, 나머지 컨택 전극은 제2 발광 소자(LD2)의 제1 또는 제2 단부(EP1, EP2)에 직접적으로 연결될 수 있다. 다른 실시예에서, 제1 및 제2 컨택 전극들(CNE1, CNE2) 모두가 각각의 제1 또는 제2 도전 패턴(CP1, CP2)을 경유하여 제1 발광 소자들(LD1)의 제1 및 제2 단부들(EP1, EP2)에 연결될 수도 있다.
이러한 제1 및 제2 컨택 전극들(CNE1, CNE2) 상에는 제3 절연층(INS3)이 배치될 수 있다. 예를 들어, 제3 절연층(INS3)은, 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)을 커버하도록, 상기 제1 및 제2 격벽들(PW1, PW2), 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 제1 및 제2 컨택 전극들(CNE1, CNE2)이 형성된 베이스 층(BSL)의 일면 상에 형성 및/또는 배치될 수 있다. 이러한 제3 절연층(INS3)은, 적어도 한 층의 무기막 및/또는 유기막을 포함할 수 있다.
일 실시예에서, 제3 절연층(INS3)은 다층 구조의 박막 봉지층을 포함할 수 있으나, 이에 한정되지는 않는다. 또한, 실시예에 따라서는, 제3 절연층(INS3)의 상부에 도시되지 않은 적어도 한 층의 오버코트층 및/또는 봉지 기판 등이 더 배치될 수도 있다.
실시예에 따라, 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각은, 단일층 또는 다중층으로 구성될 수 있으며, 적어도 하나의 무기 절연 재료 및/또는 유기 절연 재료를 포함할 수 있다. 예를 들어, 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각은, 실리콘 질화물(SiNx) 등을 비롯하여 현재 공지된 다양한 종류의 유/무기 절연 물질을 포함할 수 있으며, 상기 제1 내지 제3 절연층들(INS1, INS2, INS3) 각각의 구성 물질이 특별히 한정되지는 않는다. 또한, 상기 제1 내지 제3 절연층들(INS1, INS2, INS3)은 서로 다른 절연 물질을 포함하거나, 또는 상기 제1 내지 제3 절연층들(INS1, INS2, INS3) 중 적어도 일부는 서로 동일한 절연 물질을 포함할 수 있다.
도 23 내지 도 25는 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 도 19의 Ⅰ~Ⅰ'선에 대응하는 화소(PXL)의 단면에 대한 다른 실시예들을 나타낸다. 도 23 내지 도 25의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 23을 참조하면, 도 22a 및 도 22b의 실시예에 개시된 제1 절연층(INS1)은 생략될 수 있다. 이 경우, 각각의 발광 소자(LD)는 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 패시베이션층(PSV) 상에 배치될 수 있다.
도 24를 참조하면, 도 22a 및 도 22b의 실시예에 개시된 제2 절연층(INS2)은 생략될 수 있다. 일 실시예에서, 제1 절연층(INS1)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 상기 공간은 제3 절연층(INS3)을 형성하는 과정에서 채워질 수 있다.
도 25를 참조하면, 각각의 제1 도전 패턴(CP1)은 이에 대응하는 제1 컨택 전극(CNE1)의 상부에 배치될 수 있다. 또한, 실시예에 따라 각각의 화소(PXL)가 앞서 설명한 제2 도전 패턴(CP2)을 더 포함하는 경우, 상기 제2 도전 패턴(CP2)은 이에 대응하는 제2 컨택 전극(CNE2)의 상부에 배치될 수 있다.
도 26은 본 발명의 일 실시예에 의한 화소(PXL)를 나타내는 단면도로서, 일 예로 코어-쉘 구조의 발광 소자(LD)를 구비하는 화소(PXL)의 단면에 대한 실시예를 나타낸다. 그리고, 도 27은 도 26의 EA1 영역을 확대한 단면도이다. 도 26 및 도 27의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 26 및 도 27을 참조하면, 각각의 발광 소자(LD)는 제1 및 제2 전극들(ELT1, ELT2)의 사이에서 길이 방향을 따라 가로로 배치되어 상기 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결될 수 있다. 실시예에 따라, 각각의 발광 소자(LD)의 표면에 제공된 절연성 피막(INF)은 각각 제1 도전형 반도체층(11) 및 전극층(14)의 일 영역을 노출하도록 부분적으로 제거될 수 있다. 예를 들어, 제1 발광 소자(LD1)의 제1 단부(EP1)에서 절연성 피막(INF)이 부분적으로 제거되어 전극층(14)의 일 영역(14a)이 노출되고, 상기 일 영역(14a)을 통해 전극층(14)이 제1 도전 패턴(CP1)에 전기적으로 연결될 수 있다. 그리고, 제1 발광 소자(LD1)의 제2 단부(EP2)에서 절연성 피막(INF)이 부분적으로 제거되어 제1 도전형 반도체층(11)의 일 영역(11a)이 노출되고, 상기 일 영역(11a)을 통해 제1 도전형 반도체층(11)이 제2 컨택 전극(CNE2)에 전기적으로 연결될 수 있다.
도 28은 본 발명의 일 실시예에 의한 표시 장치를 나타내는 단면도로서, 일 예로 표시 패널(PNL)의 각 단위 영역(UA)에 배치되는 화소 유닛(PXU)의 단면에 대한 실시예를 나타낸다. 상기 화소 유닛(PXU)을 구성하는 각 화소(PXL)의 구조에 대해서는 앞선 실시예들에서 상세히 개시하였으므로, 도 28에서는 각각 하나의 제1 발광 소자(LD1)를 중심으로 각 화소(PXL)의 구조를 개략적으로만 도시하기로 한다. 그리고, 도 28의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성 요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 28을 참조하면, 베이스 층(BSL) 및/또는 화소 회로층(PCL)의 상부에는 뱅크(BNK)가 더 배치될 수 있다. 실시예에 따라, 뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)을 둘러싸도록, 각각 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)이 제공되는 제1색, 제2색 및 제3색 화소 영역들(PXA1, PXA2, PXA3)의 경계 영역에 배치될 수 있다. 또한, 뱅크(BNK)는 화소들(PXL)이 배치되는 표시 영역(DA)을 둘러싸도록 상기 표시 영역(DA)의 테두리에도 배치될 수 있다.
뱅크(BNK)는 각 화소(PXL)의 발광 영역(EMA)을 규정하는 구조물로서, 일 예로 화소 정의막일 수 있다. 이러한 뱅크(BNK)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함하도록 구성되어 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 일 실시예에서, 화소(PXL)의 광 효율을 보다 높일 수 있도록 뱅크(BNK)의 표면(일 예로, 측면)에 도시되지 않은 반사막이 형성될 수도 있다.
실시예에 따라, 화소들(PXL)이 배치된 베이스 층(BSL)의 일면 상에는 봉지 기판(ENC)("컬러 필터 기판"이라고도 함)이 배치되고, 발광 소자들(LD)과 마주하는 봉지 기판(ENC)의 일면 상에는 적어도 한 종류의 광 변환층이 배치될 수 있다. 예를 들어, 제1색 화소(PXL1)의 상부에는 제1 광 변환층(LCP1)이, 제2색 화소(PXL2)의 상부에는 제2 광 변환층(LCP2)이, 제3색 화소(PXL3)의 상부에는 제3 광 변환층(LCP3)이 배치될 수 있다. 이하에서, 제1 광 변환층(LCP1), 제2 광 변환층(LCP2) 및 제3 광 변환층(LCP3) 중 임의의 광 변환층을 지칭하거나, 또는 두 종류 이상의 광 변환층들을 포괄적으로 지칭할 때, "광 변환층(LCP)" 또는 "광 변환층들(LCP)"이라 하기로 한다.
제1, 제2 및 제3 광 변환층들(LCP1, LCP2, LCP3) 중 적어도 일부는, 소정의 색에 대응하는 컬러 변환층 및/또는 컬러 필터층을 포함할 수 있다. 예를 들어, 제1 광 변환층(LCP1)은, 제1색에 대응하는 제1색 변환 입자들을 포함하는 제1 컬러 변환층(CCL1)과, 제1색의 빛을 선택적으로 투과시키는 제1 컬러 필터층(CF1)을 포함할 수 있다. 유사하게, 제2 광 변환층(LCP2)은, 제2색에 대응하는 제2색 변환 입자들을 포함하는 제2 컬러 변환층(CCL2)과, 제2색의 빛을 선택적으로 투과시키는 제2 컬러 필터층(CF2)을 포함할 수 있다. 한편, 제3 광 변환층(LCP3)은, 광 산란 입자들(SCT)을 포함하는 광 산란층(LSL)과, 제3색의 빛을 선택적으로 투과시키는 제3 컬러 필터층(CF3) 중 적어도 하나를 포함할 수 있다. 이하에서, 제1 컬러 변환층(CCL1) 및 제2 컬러 변환층(CCL2) 중 임의의 컬러 변환층을 지칭하거나, 또는 두 종류 이상의 컬러 변환층들을 포괄적으로 지칭할 때, "컬러 변환층(CCL)" 또는 "컬러 변환층들(CCL)"이라 하기로 한다. 유사하게, 제1 컬러 필터층(CF1), 제2 컬러 필터층(CF2) 및 제3 컬러 필터층(CF3) 중 임의의 컬러 필터층을 지칭하거나, 또는 두 종류 이상의 컬러 필터층들을 포괄적으로 지칭할 때, "컬러 필터층(CF)" 또는 "컬러 필터층들(CF)"이라 하기로 한다.
실시예에 따라, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 빛을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)은 제3색, 일 예로 대략 400nm 내지 500nm 파장 대역의 청색 빛을 방출하는 청색 발광 소자들을 포함할 수 있다. 그리고, 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3) 중 적어도 일부의 화소들 상에는 적어도 한 종류의 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치될 수 있다. 이에 의해, 본 발명의 실시예에 의한 표시 장치는 풀-컬러의 영상을 표시할 수 있다.
제1 컬러 변환층(CCL1)은, 제1색 화소(PXL1)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제1색 화소(PXL1)의 발광 소자들(LD)에서 방출되는 색의 빛(일 예로, 제3색의 빛)을 제1색의 빛으로 변환하는 제1색 변환 입자들을 포함할 수 있다. 일 예로, 제1색 화소(PXL1)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제1색 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은, 상기 청색 발광 소자들에서 방출되는 청색의 빛을 적색의 빛으로 변환하는 적색 퀀텀 닷(QDr)을 포함할 수 있다.
실시예에 따라, 제1 컬러 변환층(CCL1)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 적색 퀀텀 닷(QDr)을 포함할 수 있다. 적색 퀀텀 닷(QDr)은, 청색 빛을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 620nm 내지 780nm 파장 대역의 적색 빛을 방출할 수 있다. 한편, 제1색 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 제1색 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
제1 컬러 필터층(CF1)은, 제1 컬러 변환층(CCL1)과 봉지 기판(ENC)의 사이에 배치되며, 제1 컬러 변환층(CCL1)에서 변환된 제1색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제1 컬러 변환층(CCL1)이 적색 퀀텀 닷(QDr)을 포함할 경우, 제1 컬러 필터층(CF1)은, 적색의 빛을 선택적으로 투과시키는 적색 컬러 필터를 포함할 수 있다.
실시예에 따라, 제2 컬러 변환층(CCL2)은, 제2색 화소(PXL2)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제2색 화소(PXL2)의 발광 소자들(LD)에서 방출되는 색의 빛을 제2 색의 빛으로 변환하는 제2색 변환 입자들을 포함할 수 있다. 일 예로, 제2색 화소(PXL2)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제2색 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은, 상기 발광 소자들(LD)에서 방출되는 청색의 빛을 녹색의 빛으로 변환하는 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 녹색 퀀텀 닷(QDg)을 포함할 수 있다. 녹색 퀀텀 닷(QDg)은, 청색 빛을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 500nm 내지 570nm 파장 대역의 녹색 빛을 방출할 수 있다. 한편, 제2색 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 제2색 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
제1 및 제2 퀀텀 닷(일 예로, 적색 및 녹색 퀀텀 닷(QDg, QDr)) 각각은 Ⅱ-Ⅳ족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
상기 Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
상기 IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이러한 제1 및 제2 퀀텀 닷은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 제1 및 제2 퀀텀 닷을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 표시 장치의 시야각이 향상될 수 있다.
한편, 제1 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다. 즉, 제1 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
본 발명의 일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 빛을 각각 적색 및 녹색 퀀텀 닷(QDr, QDg)에 입사시킴으로써, 상기 적색 및 녹색 퀀텀 닷(QDr, QDg)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1색 화소들(PXL1) 및 제2색 화소들(PXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색상의 발광 소자들(LD)을 이용하여 제1색, 제2색 및 제3색 화소들(PXL1, PXL2, PXL3)의 광원 유닛(LSU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
제2 컬러 필터층(CF2)은, 제2 컬러 변환층(CCL2)과 봉지 기판(ENC)의 사이에 배치되며, 제2 컬러 변환층(CCL2)에서 변환된 제2색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 제2 컬러 변환층(CCL2)이 녹색 퀀텀 닷(QDg)을 포함할 경우, 제2 컬러 필터층(CF2)은, 녹색의 빛을 선택적으로 투과시키는 녹색 컬러 필터를 포함할 수 있다.
실시예에 따라, 광 산란층(LSL)은, 제3색 화소(PXL3)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치될 수 있다. 일 예로, 광 산란층(LSL)은, 제3색 화소(PXL3)와 제3 컬러 필터층(CF3)의 사이에 배치될 수 있다.
실시예에 따라, 제3색 화소(PXL3)의 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들이고 제3색 화소(PXL3)가 청색 화소인 경우, 광 산란층((LSL)은 상기 발광 소자들(LD3)로부터 방출되는 빛을 효율적으로 이용하기 위하여 선택적으로 구비될 수 있다. 이러한 광 산란층(LSL)은 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 이산화타이타늄(TiO2)나 실리카(Silica) 등의 광 산란 입자들(SCT)을 포함할 수 있다. 예를 들어, 광 산란층(LSL)은 투명한 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 본 발명에서, 광 산란 입자들(SCT)의 구성 물질이 특별히 한정되지는 않으며, 광 산란층(LSL)은 현재 공지된 다양한 물질로 구성될 수 있다. 한편, 광 산란 입자들(SCT)이 제3색 화소(PXL3)의 화소 영역(PXA3)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들(SCT)은 제1 및/또는 제2 컬러 변환층(CCL1, CCL2)의 내부에도 선택적으로 포함될 수 있다.
실시예에 따라, 제3 컬러 필터층(CF3)은, 제3색 화소(PXL3)와 마주하도록 봉지 기판(ENC)의 일면 상에 배치되며, 제3색 화소(PXL3)의 발광 소자들(LD)에서 방출되는 색의 빛을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 일 예로, 상기 발광 소자들(LD)이 청색의 빛을 방출하는 청색 발광 소자들인 경우, 제3 컬러 필터층(CF3)은, 청색의 빛을 선택적으로 투과시키는 청색 컬러 필터를 포함할 수 있다.
한편, 실시예에 따라, 컬러 필터층들(CF)의 사이에는 블랙 매트릭스(BM)가 배치될 수 있다. 일 예로, 블랙 매트릭스(BM)는, 베이스 층(BSL) 상의 뱅크(BNK)와 마주하도록 봉지 기판(ENC) 상에 배치될 수 있다.
상술한 실시예에 의하면, 단일 색의 발광 소자들(LD)을 이용하여 각각의 화소(PXL) 및 이를 구비한 표시 장치를 용이하게 제조하면서도, 적어도 일부의 화소들(PXL) 상에 컬러 변환층(CCL)을 배치함으로써 풀-컬러의 화소 유닛(PXU) 및 이를 구비한 표시 장치를 제조할 수 있다.
도 29 및 도 30은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 구비하는 표시 장치의 제조 방법을 나타내는 순서도이다. 이하에서는, 도 29 및 도 30을 앞서 설명한 실시예들과 결부하여 본 발명의 실시예에 의한 화소(PXL)를 구비하는 표시 장치의 제조 방법을 설명하기로 한다.
<ST100: 제1 및 제2 격벽 형성 단계>
먼저, 베이스 층(BSL) 상에 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성한다. 일 예로, 상기 베이스 층(BSL) 상에 규정된 각 화소(PXL)의 발광 영역(EMA)에, 서로 이격되도록 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성할 수 있다.
한편, 제1 격벽(PW1) 및 제2 격벽(PW2)은 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제1 격벽(PW1) 및/또는 제2 격벽(PW2)을 형성하는 단계가 생략될 수도 있다. 또한, 실시예에 따라서는, 제1 격벽(PW1) 및 제2 격벽(PW2)을 형성하기에 앞서, 베이스 층(BSL) 상에 화소 회로층(PCL)을 형성할 수도 있다. 이 경우, 제1 격벽(PW1) 및 제2 격벽(PW2)은, 화소 회로층(PCL)이 형성된 베이스 층(BSL)의 일면 상에 형성될 수 있다.
<ST200: 제1 및 제2 전극 형성 단계>
다음으로, 제1 격벽(PW1) 및 제2 격벽(PW2)이 선택적으로 형성된 베이스 층(BSL) 상에 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성한다. 일 예로, 각각 제1 격벽(PW1) 및 제2 격벽(PW2) 상에, 서로 이격되도록 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성할 수 있다. 실시예에 따라, 제1 전극(ELT1) 및 제2 전극(ELT2)을 형성하는 단계에서, 각각 제1 전극(ELT1) 및 제2 전극(ELT2)과 일체로 연결되는 제1 연결 전극(CNL1) 및 제2 연결 전극(CNL2)을 함께 형성할 수 있다.
<ST300: 제1 절연층 형성 단계>
다음으로, 제1 전극(ELT1) 및 제2 전극(ELT2)이 형성된 베이스 층(BSL) 상에 제1 절연층(INS1)을 형성한다. 일 예로, 적어도 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버하도록 상기 베이스 층(BSL) 상에 제1 절연층(INS1)을 형성할 수 있다. 상기 제1 절연층(INS1)은, 추후 제1 전극(ELT1) 및 제2 전극(ELT2)의 일 영역을 노출하도록 부분적으로 제거될 수 있다. 한편, 제1 절연층(INS1)은 실시예에 따라 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제1 절연층(INS1)을 형성하는 단계가 생략될 수도 있다.
<ST400: 발광 소자 공급 및 정렬 단계>
다음으로, 제1 절연층(INS1)이 형성된 베이스 층(BSL) 상에 복수의 발광 소자들(LD)을 공급하고, 상기 발광 소자들(LD)을 제1 전극(ELT1)과 제2 전극(ELT2)의 사이에 정렬한다. 일 예로, 잉크젯 프린팅 방식 등을 통해, 각 화소(PXL)의 발광 영역(EMA)에 복수의 발광 소자들(LD)을 공급하고, 제1 및 제2 전극들(ELT1, ELT2)에 소정의 정렬 신호를 인가함으로써, 상기 발광 소자들(LD)을 정렬할 수 있다.
<ST500: 제2 절연층 형성 단계>
다음으로, 발광 소자들(LD)이 정렬된 베이스 층(BSL) 상에 제2 절연층(INS2)을 형성한다. 일 예로, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD)을 커버하도록 베이스 층(BSL) 상에 제2 절연층(INS2)을 형성한 이후, 제1 및 제2 전극들(ELT1, ELT2) 각각의 일 영역(일 예로, 제1 및 제2 컨택부들(CNT1, CNT2))과 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출하도록 제1 및 제2 절연층들(INS1, INS2)을 식각할 수 있다. 실시예에 따라, 제1 및 제2 절연층들(INS1, INS2)은 동시에 또는 순차적으로 식각될 수 있다. 한편, 제1 절연층(INS1)과 마찬가지로 제2 절연층(INS2)도 선택적으로 형성될 수 있는 것으로서, 실시예에 따라서는 제2 절연층(INS2)을 형성하는 단계가 생략될 수도 있다.
<ST600(ST700): 도전 패턴 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2)과 발광 소자들(LD) 등이 배치된 베이스 층(BSL) 상에 적어도 하나의 도전 패턴(CP)을 형성한다. 일 예로, 각 화소(PXL)의 발광 영역(EMA)에 배치된 발광 소자들(LD) 중 적어도 하나의 제1 발광 소자(LD)(일 예로, 복수의 제1 발광 소자들(LD))의 제1 및 제2 단부들(EP1, EP2) 중 적어도 하나의 단부 상에 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 형성할 수 있다. 실시예에 따라, 각각의 제1 도전 패턴(CP1)은 어느 하나의 제1 발광 소자(LD1)의 제1 단부(EP1) 상에, 상기 제1 단부(EP1)와 전기적으로 연결되도록 형성될 수 있다. 유사하게, 각각의 제2 도전 패턴(CP2)은 어느 하나의 제1 발광 소자(LD1)의 제2 단부(EP2) 상에, 상기 제2 단부(EP2)와 전기적으로 연결되도록 형성될 수 있다.
<ST700(ST600): 제1 및 제2 컨택 전극 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 및 도전 패턴들(CP) 등이 배치된 베이스 층(BSL) 상에, 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결되는 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성한다. 상기 제1 및 제2 컨택 전극들(CNE1, CNE2)은 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결한다. 실시예에 따라, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동시에 형성되거나, 또는 순차적으로 형성될 수 있다.
실시예에 따라, 제1 및/또는 제2 컨택 전극들(CNE1, CNE2)은 각각 적어도 하나의 제1 및/또는 제2 도전 패턴들(CP1, CP2)을 통해 적어도 하나의 제1 발광 소자(LD1)의 제1 및/또는 제2 단부들(EP1, EP2)에 전기적으로 연결될 수 있다. 일 예로, 제1 컨택 전극(CNE1)은, 적어도 하나의 제1 도전 패턴(CP1)을 통해 적어도 하나의 제1 발광 소자(LD1)의 제1 단부(EP1)에 전기적으로 연결되어, 상기 제1 단부(EP1)를 제1 전극(ELT1)에 전기적으로 연결할 수 있다. 한편, 제2 컨택 전극(CNE2)은, 상기 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 전극(ELT2)의 사이에 전기적으로 연결될 수 있다. 일 예로, 제2 컨택 전극(CNE2)은, 적어도 하나의 제2 도전 패턴(CP2)을 통하거나 또는 이를 통하지 않고, 상기 적어도 하나의 제1 발광 소자(LD1)의 제2 단부(EP2)와 제2 전극(ELT2)의 사이에 전기적으로 연결될 수 있다.
실시예에 따라, 도전 패턴(CP)을 형성하는 단계와 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성하는 단계는, 적어도 하나의 제1 발광 소자(LD1)를 포함한 복수의 발광 소자들(LD)의 제1 및 제2 단부들(EP1, EP2)을 각각 제1 및 제2 전극들(ELT1, ELT2)에 전기적으로 연결하는 단계를 구성할 수 있다. 또한, 도 29 및 도 30에 나타낸 바와 같이, 도전 패턴 형성 단계(ST600 또는 ST700)와, 제1 및 제2 컨택 전극 형성 단계(ST700 또는 ST600)는 순차적으로 실시될 수 있으며, 이들의 실시 순서는 변경될 수 있다. 예를 들어, 일 실시예에서는 도전 패턴(CP)을 형성한 이후 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성할 수 있고, 다른 실시예에서는 제1 및 제2 컨택 전극들(CNE1, CNE2)을 형성한 이후 도전 패턴(CP)을 형성할 수 있다.
<ST800: 제3 절연층 형성 단계>
다음으로, 제1 및 제2 전극들(ELT1, ELT2), 발광 소자들(LD), 도전 패턴들(CP), 및 제1 및 제2 컨택 전극들(CNE1, CNE2) 등이 형성된 베이스 층(BSL) 상에 제3 절연층(INS3)을 형성한다. 이에 의해, 발광 소자들(LD)이 배치된 표시 소자층(DPL)을 안정적으로 보호할 수 있다.
한편, 적어도 하나의 화소(PXL) 내에서 쇼트 결함 등으로 인한 화소 결함이 발생한 경우에는, 상기 화소 결함을 수리하는 단계가 더 진행될 수 있다. 일 예로, 적어도 하나의 제1 발광 소자(LD1)에서 쇼트 결함이 발생한 경우, 상기 제1 발광 소자(LD1)의 제1 단부(EP1) 및/또는 제2 단부(EP2)에 연결된 제1 도전 패턴(CP1) 및/또는 제2 도전 패턴(CP2)에 레이저를 조사하거나 전압을 인가하는 등에 의해, 상기 제1 도전 패턴(CP1) 및/또는 제2 도전 패턴(CP2)을 단선시킬 수 있다. 이에 따라, 상기 제1 발광 소자(LD1)에 의한 누설 전류 경로를 선별적으로 차단함으로써, 화소 결함을 효율적으로 수리할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 전극;
    상기 제1 전극으로부터 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극;
    상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및
    상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함하는 화소.
  2. 제1항에 있어서,
    상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결됨을 특징으로 하는 화소.
  3. 제1항에 있어서,
    상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결되는 화소.
  4. 제1항에 있어서,
    상기 적어도 하나의 제1 발광 소자와 상기 제2 컨택 전극의 사이에 배치된 적어도 하나의 제2 도전 패턴을 더 포함하는 화소.
  5. 제4항에 있어서,
    상기 제1 발광 소자의 제2 단부는, 상기 제2 컨택 전극으로부터 이격되며, 상기 제2 도전 패턴을 경유하여 상기 제2 컨택 전극에 전기적으로 연결됨을 특징으로 하는 화소.
  6. 제1항에 있어서,
    상기 제1 도전 패턴은, 상기 제1 컨택 전극의 구성 물질과 상이한 도전 물질을 포함하는 화소.
  7. 제1항에 있어서,
    상기 제1 컨택 전극은, 상기 복수의 발광 소자들 중 적어도 하나의 제2 발광 소자의 제1 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제1 돌출부를 포함하는 화소.
  8. 제7항에 있어서,
    상기 제2 발광 소자의 제2 단부는, 상기 제2 컨택 전극과 중첩되어 상기 제2 컨택 전극에 직접적으로 연결되는 화소.
  9. 제8항에 있어서,
    상기 제2 컨택 전극은, 상기 제2 발광 소자의 제2 단부와 중첩되도록 상기 제2 발광 소자를 향해 돌출된 적어도 하나의 제2 돌출부를 포함하는 화소.
  10. 제1항에 있어서,
    상기 복수의 발광 소자들은, 상기 제1 전극과 상기 제2 전극의 사이에서 상기 제1 전극이 연장되는 방향을 따라 연속적으로 배열된 복수의 제2 발광 소자들을 포함하며,
    상기 제1 컨택 전극은, 상기 복수의 제2 발광 소자들 사이의 거리보다 넓은 폭을 가지면서 상기 복수의 제2 발광 소자들의 제1 단부들과 중첩되는 적어도 하나의 제1 돌출부를 포함하는 화소.
  11. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극의 사이에 배열된 복수의 제1 발광 소자들 및 복수의 제2 발광 소자들;
    상기 복수의 제1 발광 소자들 각각과 상기 제1 컨택 전극의 사이에 배치되어, 상기 복수의 제1 발광 소자들 각각의 제1 단부들을 상기 제1 컨택 전극에 전기적으로 연결하는 복수의 제1 도전 패턴들; 및
    상기 복수의 제2 발광 소자들 각각의 제1 단부들과 중첩되도록 상기 제1 컨택 전극으로부터 상기 복수의 제2 발광 소자들 각각을 향해 돌출된 복수의 제1 돌출부들을 포함하며,
    상기 복수의 제1 도전 패턴들과 상기 복수의 제1 돌출부들은, 상기 제1 컨택 전극의 일 측면 상에 규칙적 또는 불규칙적으로 분산된 화소.
  12. 제1항에 있어서,
    상기 복수의 발광 소자들 각각의 제1 단부들 상에 서로 이격되어 배치된 복수의 제1 도전 패턴들을 포함하는 화소.
  13. 제1항에 있어서,
    상기 제1 도전 패턴은, 사각형상을 포함하여 어느 하나의 다각형상을 가지는 화소.
  14. 제1항에 있어서,
    상기 제1 도전 패턴은,
    제1 폭을 가지는 제1 영역; 및
    상기 제1 영역의 양측에 배치되며, 각각이 상기 제1 폭보다 큰 폭을 가지는 제2 영역 및 제3 영역을 포함하는 화소.
  15. 제1항에 있어서,
    상기 복수의 발광 소자들 중 복수의 제1 발광 소자들 각각의 제1 단부들 상에 서로 이격되도록 배치된 복수의 제1 도전 패턴들을 포함하며,
    상기 복수의 제1 도전 패턴들 중 적어도 하나는, 이에 대응하는 제1 발광 소자의 제1 단부와 상기 제1 컨택 전극의 사이에서 단선된 화소.
  16. 제1항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 발광 소자들의 평균 길이 이상의 거리만큼 이격된 화소.
  17. 표시 영역; 및
    상기 표시 영역에 배치된 화소를 포함하며,
    상기 화소는,
    제1 전극;
    상기 제1 전극으로부터 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극의 사이에 배열되며, 적어도 하나의 제1 발광 소자를 포함한 복수의 발광 소자들;
    상기 제1 전극 상에 배치되어, 상기 제1 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제1 단부들에 전기적으로 연결된 제1 컨택 전극;
    상기 제2 전극 상에 배치되어, 상기 제2 전극 및 상기 복수의 발광 소자들 중 적어도 일부의 제2 단부들에 전기적으로 연결된 제2 컨택 전극; 및
    상기 적어도 하나의 제1 발광 소자와 상기 제1 컨택 전극의 사이에 배치되어, 각각의 제1 발광 소자의 제1 단부를 상기 제1 컨택 전극에 전기적으로 연결하는 적어도 하나의 제1 도전 패턴을 포함함을 특징으로 하는 표시 장치.
  18. 제17항에 있어서,
    상기 제1 발광 소자의 제1 단부는, 상기 제1 컨택 전극으로부터 이격되며, 상기 제1 도전 패턴을 경유하여 상기 제1 컨택 전극에 전기적으로 연결됨을 특징으로 하는 표시 장치.
  19. 베이스 층 상에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 제1 단계;
    상기 베이스 층 상에 발광 소자들을 공급하고, 상기 발광 소자들을 상기 제1 전극과 상기 제2 전극의 사이에 정렬하는 제2 단계; 및
    상기 발광 소자들의 제1 및 제2 단부들을 각각 상기 제1 전극 및 상기 제2 전극에 전기적으로 연결하는 제3 단계를 포함하며,
    상기 제3 단계에서, 적어도 하나의 발광 소자의 제1 단부와 상기 제1 전극의 사이에, 상기 제1 단부에 전기적으로 연결되는 제1 도전 패턴과, 상기 제1 도전 패턴을 통해 상기 제1 단부에 전기적으로 연결되는 제1 컨택 전극을 형성함을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제3 단계에서, 상기 적어도 하나의 발광 소자의 제2 단부와 상기 제2 전극의 사이에 전기적으로 연결되는 제2 컨택 전극을 더 형성함을 특징으로 하는 표시 장치의 제조 방법.
PCT/KR2019/002978 2018-11-20 2019-03-14 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법 WO2020105809A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980076164.3A CN113056825A (zh) 2018-11-20 2019-03-14 像素、包括像素的显示装置及显示装置的制造方法
EP19887315.0A EP3882974A4 (en) 2018-11-20 2019-03-14 PIXEL, DISPLAY DEVICE THEREFOR AND DRIVE METHOD THEREFOR
US17/294,634 US20210408108A1 (en) 2018-11-20 2019-03-14 Pixel, display device comprising same, and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180143889A KR102666845B1 (ko) 2018-11-20 2018-11-20 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
KR10-2018-0143889 2018-11-20

Publications (1)

Publication Number Publication Date
WO2020105809A1 true WO2020105809A1 (ko) 2020-05-28

Family

ID=70774566

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/002978 WO2020105809A1 (ko) 2018-11-20 2019-03-14 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20210408108A1 (ko)
EP (1) EP3882974A4 (ko)
KR (1) KR102666845B1 (ko)
CN (1) CN113056825A (ko)
WO (1) WO2020105809A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210202452A1 (en) * 2019-12-30 2021-07-01 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102541260B1 (ko) 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220019902A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20220025996A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 화소, 표시 장치 및 그 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
KR20130135183A (ko) * 2012-05-31 2013-12-10 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
US20170270852A1 (en) * 2016-03-21 2017-09-21 X-Celeprint Limited Display with fused leds
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
KR101713818B1 (ko) * 2014-11-18 2017-03-10 피에스아이 주식회사 초소형 led 소자를 포함하는 전극어셈블리 및 그 제조방법
WO2016084671A1 (ja) * 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
US10153256B2 (en) * 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10475876B2 (en) * 2016-07-26 2019-11-12 X-Celeprint Limited Devices with a single metal layer
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004792A (ja) * 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
KR20130135183A (ko) * 2012-05-31 2013-12-10 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
US20170270852A1 (en) * 2016-03-21 2017-09-21 X-Celeprint Limited Display with fused leds
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3882974A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210202452A1 (en) * 2019-12-30 2021-07-01 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US11842988B2 (en) * 2019-12-30 2023-12-12 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
EP3882974A4 (en) 2022-10-19
KR20200059377A (ko) 2020-05-29
CN113056825A (zh) 2021-06-29
US20210408108A1 (en) 2021-12-30
EP3882974A1 (en) 2021-09-22
KR102666845B1 (ko) 2024-05-21

Similar Documents

Publication Publication Date Title
WO2020230989A1 (ko) 표시 장치 및 그의 제조 방법
WO2020050467A1 (ko) 발광 장치 및 이를 구비하는 표시 장치
WO2020105809A1 (ko) 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
WO2020149475A1 (ko) 발광 장치 및 이를 포함하는 표시 장치
WO2020145461A1 (ko) 표시 장치 및 그의 제조 방법
WO2020059989A1 (ko) 표시 장치 및 그의 제조 방법
WO2020027401A1 (ko) 발광 장치 및 이를 구비한 표시 장치
WO2020059990A1 (ko) 표시 장치 및 그의 제조 방법
WO2020116732A1 (ko) 표시 장치 및 이의 제조 방법
WO2020145462A1 (ko) 표시 장치 및 이의 제조 방법
WO2020130249A1 (ko) 표시 장치 및 그의 제조 방법
WO2021045605A1 (ko) 표시 장치 및 그의 제조 방법
WO2020149477A1 (ko) 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
WO2020149471A1 (ko) 표시 장치
WO2020218713A1 (ko) 표시 장치 및 그의 제조 방법
WO2020111417A1 (ko) 표시 장치 및 그의 제조 방법
WO2020256265A1 (ko) 표시 장치 및 그의 제조 방법
WO2021118181A1 (ko) 발광 소자 및 이를 포함하는 표시 장치
WO2022097785A1 (ko) 발광 소자 및 이를 포함하는 디스플레이 장치
WO2022231170A1 (ko) 표시 장치
WO2022086021A1 (ko) 표시 장치
WO2022050577A1 (ko) 화소 및 이를 포함하는 표시 장치
WO2022149633A1 (ko) 자가조립장치 및 자가조립방법
WO2021045413A1 (ko) 표시 장치
WO2022004958A1 (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19887315

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019887315

Country of ref document: EP

Effective date: 20210615