WO2020085095A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2020085095A1
WO2020085095A1 PCT/JP2019/039854 JP2019039854W WO2020085095A1 WO 2020085095 A1 WO2020085095 A1 WO 2020085095A1 JP 2019039854 W JP2019039854 W JP 2019039854W WO 2020085095 A1 WO2020085095 A1 WO 2020085095A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electric field
anode electrode
barrier diode
schottky barrier
Prior art date
Application number
PCT/JP2019/039854
Other languages
English (en)
French (fr)
Inventor
潤 有馬
藤田　実
潤 平林
公平 佐々木
Original Assignee
Tdk株式会社
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社, 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical Tdk株式会社
Priority to CN201980070324.3A priority Critical patent/CN112913035B/zh
Priority to US17/282,629 priority patent/US11621357B2/en
Priority to EP19876519.0A priority patent/EP3872866A4/en
Publication of WO2020085095A1 publication Critical patent/WO2020085095A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Definitions

  • the present invention relates to a Schottky barrier diode, and more particularly to a Schottky barrier diode using gallium oxide.
  • a Schottky barrier diode is a rectifying device that uses a Schottky barrier generated by a junction between a metal and a semiconductor, and is characterized by a lower forward voltage and a faster switching speed than an ordinary diode having a PN junction. is doing. Therefore, the Schottky barrier diode may be used as a switching element for power devices.
  • gallium nitride silicon carbide (SiC) having a larger band gap
  • gallium nitride silicon carbide (SiC) having a larger band gap
  • GaN gallium oxide
  • Ga 2 O 3 gallium oxide
  • gallium oxide has a very large band gap of 4.8 to 4.9 eV and a large dielectric breakdown electric field of 7 to 8 MV / cm. Therefore, a Schottky barrier diode using gallium oxide is suitable for power devices. It is very promising as a switching element. Examples of Schottky barrier diodes using gallium oxide are described in Patent Documents 1 to 3.
  • Patent Document 1 discloses a Schottky barrier diode having a field plate structure. Further, the Schottky barrier diode described in Patent Document 2 has a structure in which a plurality of trenches are provided at positions overlapping the anode electrode in plan view and the inner wall of the trench is covered with an insulating film. With this structure, when a reverse voltage is applied, the mesa region located between the trenches becomes a depletion layer, so that the channel region of the drift layer is pinched off. Thereby, the leak current when the reverse voltage is applied can be significantly suppressed.
  • a depletion layer is formed in the drift layer by providing a p-type oxide semiconductor layer that covers the surface of the drift layer with a nitride layer in between, thereby forming a reverse voltage. Withstand voltage is improved.
  • the Schottky barrier diode described in Patent Document 3 relaxes the electric field by covering the surface of the drift layer with the p-type oxide semiconductor layer, but at the position overlapping the end of the p-type oxide semiconductor layer, Since the electric field concentrates on the drift layer, there is a possibility of causing dielectric breakdown in this portion.
  • an object of the present invention is to provide a Schottky barrier diode using gallium oxide, which is less likely to cause dielectric breakdown due to electric field concentration.
  • a Schottky barrier diode includes a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in Schottky contact with the drift layer, and a cathode in ohmic contact with the semiconductor substrate.
  • a conductive type semiconductor layer is conductive type semiconductor layer.
  • the semiconductor layer of opposite conductivity type since the surface of the drift layer is covered with the semiconductor layer of opposite conductivity type, when a reverse voltage is applied, the portion of the drift layer covered with the semiconductor layer of opposite conductivity type is covered. The depletion layer spreads. This alleviates the electric field concentration at the corners of the anode electrode. Moreover, since the semiconductor layer has a so-called field plate structure in which a part of the semiconductor layer rides on the insulating layer, the electric field concentrated at the end portion of the semiconductor layer is relaxed. This makes it possible to provide a Schottky barrier diode in which dielectric breakdown due to a reverse voltage is unlikely to occur.
  • the semiconductor layer may be made of an oxide semiconductor material. According to this, it is possible to prevent the characteristic change of the semiconductor layer due to the oxidation.
  • the anode electrode and the semiconductor layer may have an overlap. According to this, it becomes possible to more effectively alleviate the electric field concentration at the corners of the anode electrode.
  • the drift layer may further have a plurality of center trenches provided at positions overlapping the anode electrode in plan view.
  • the inner walls of the plurality of central trenches may be covered with the insulating film.
  • FIG. 1 is a schematic top view showing the configuration of a Schottky barrier diode 100 according to the first embodiment of the present invention.
  • FIG. 2 is a schematic sectional view taken along the line AA of FIG.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 100a according to the first modified example of the first embodiment.
  • FIG. 4 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 100b according to the second modification of the first embodiment.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 100c according to the third modified example of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 100d according to the fourth modified example of the first embodiment.
  • FIG. 7 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 100e according to the fifth modified example of the first embodiment.
  • FIG. 8 is a schematic sectional view showing the configuration of the Schottky barrier diode 200 according to the second embodiment of the present invention.
  • FIG. 9 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 200a according to Comparative Example 1.
  • FIG. 10 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 200b according to Comparative Example 2.
  • FIG. 11 is a graph showing the simulation result of the first embodiment.
  • FIG. 11 is a graph showing the simulation result of the first embodiment.
  • FIG. 12 is a graph showing the simulation result of the first embodiment.
  • FIG. 13 is a graph showing the simulation result of the second embodiment.
  • FIG. 14 is a graph showing the simulation result of the second embodiment.
  • FIG. 15 is a graph showing the simulation result of the second embodiment.
  • FIG. 16 is a graph showing the simulation result of the third embodiment.
  • FIG. 17 is a graph showing the simulation result of the fourth embodiment.
  • FIG. 18 is a graph showing the simulation result of Example 5.
  • FIG. 19 is a graph showing the simulation result of the fifth embodiment.
  • FIG. 20 is a graph showing the simulation result of the sixth embodiment.
  • FIG. 21 is a graph showing the simulation results of Example 7.
  • FIG. 22 is a graph showing the simulation result of Example 8.
  • FIG. 23 is a graph showing the simulation results of Example 8.
  • FIG. 1 is a schematic top view showing the configuration of a Schottky barrier diode 100 according to the first embodiment of the present invention.
  • 2 is a schematic sectional view taken along the line AA of FIG.
  • the Schottky barrier diode 100 includes a semiconductor substrate 20 and a drift layer 30 each made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced as an n-type dopant into the semiconductor substrate 20 and the drift layer 30.
  • the dopant concentration in the semiconductor substrate 20 is higher than that in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the semiconductor substrate 20 is obtained by cutting and processing a bulk crystal formed by a melt growth method or the like, and its thickness (height in the Z direction) is about 250 ⁇ m.
  • the plane size of the semiconductor substrate 20 is not particularly limited, it is generally selected according to the amount of current flowing through the element, and if the maximum amount of current in the forward direction is about 20 A, the width in the X direction and the Y direction.
  • the width at 4 may be about 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 located on the upper surface side during mounting, and a back surface 22 opposite to the upper surface 21 and located on the lower surface side during mounting.
  • a drift layer 30 is formed on the entire upper surface 21.
  • the drift layer 30 is a thin film obtained by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 by using reactive sputtering, PLD method, MBE method, MOCVD method, HVPE method, or the like.
  • the film thickness of the drift layer 30 is not particularly limited, but it is generally selected according to the reverse withstand voltage of the element, and in order to secure a withstand voltage of about 600 V, it may be set to about 7 ⁇ m, for example.
  • An anode electrode 40 that is in Schottky contact with the drift layer 30 is formed on the upper surface 31 of the drift layer 30.
  • the anode electrode 40 is made of a metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), or the like.
  • the anode electrode 40 may have a multilayer structure in which different metal films are laminated, for example, Pt / Au, Pt / Al, Pd / Au, Pd / Al, Pt / Ti / Au, or Pd / Ti / Au.
  • the back surface 22 of the semiconductor substrate 20 is provided with the cathode electrode 50 which makes ohmic contact with the semiconductor substrate 20.
  • the cathode electrode 50 is made of a metal such as titanium (Ti).
  • the cathode electrode 50 may have a multilayer structure in which different metal films are laminated, for example, Ti / Au or Ti / Al.
  • an insulating layer 80 is provided on the upper surface 31 of the drift layer 30 at a position that does not overlap the anode electrode 40 in plan view (viewed from the Z direction) and that surrounds the anode electrode 40.
  • a material for the insulating layer 80 SiO 2 , HfO 2 , Al 2 O 3 , ZrO 2 or the like can be used, and it is preferable to select a material having a high dielectric strength and a relative dielectric constant as much as possible. However, in many cases, there is a trade-off relationship between the dielectric strength of the insulating material and the relative dielectric constant.
  • the thickness of the insulating layer 80 is smaller, the effect of dispersing the electric field applied to the drift layer 30 is higher, while if it is too thin, the electric field applied to the insulating layer 80 itself is stronger. Is preferred. Specifically, the thickness of the insulating layer 80 is preferably about 600 nm to 800 nm.
  • the surface of the drift layer 30 located between the anode electrode 40 and the insulating layer 80 is covered with a semiconductor layer 70 having a conductivity type opposite to that of the drift layer 30.
  • the drift layer 30 and the semiconductor layer 70 may be in direct contact with each other without an insulating film or the like, or an insulating film or the like may be interposed between the drift layer 30 and the semiconductor layer 70.
  • a part of the semiconductor layer 70 rides on the upper surface 81 of the insulating layer 80 beyond the inner peripheral edge of the insulating layer 80, so that a so-called field plate structure is realized. Since the conductivity type of the drift layer 30 is n-type, it is necessary to use a p-type semiconductor material for the semiconductor layer 70.
  • the p-type semiconductor material examples include Si, GaAs, SiC, Ge, ZnSe, CdS, InP, SiGe and the like, as well as p-type oxide semiconductors such as NiO, Cu 2 O and Ag 2 O.
  • the p-type oxide semiconductor has an advantage that it does not have a problem of oxidation.
  • NiO is a special material showing only p-type conductivity and is the most preferable material from the viewpoint of quality stabilization. Further, since NiO has a large bandgap of 3.7 eV, it is desirable as a material that makes use of the high breakdown voltage of gallium oxide.
  • the acceptor concentration is preferably 5 ⁇ 10 17 cm ⁇ 3 or more, and more preferably 5 ⁇ 10 18 cm ⁇ 3 or more from the viewpoint of manufacturing stability. This is because if the acceptor concentration is low, the inside of the semiconductor layer 70 may be depleted, and the desired function may not be obtained. Therefore, the higher the acceptor concentration, the more preferable. However, if the acceptor concentration exceeds 1 ⁇ 10 22 cm ⁇ 3 , the characteristics of the film may deteriorate, so that it is preferably about 5 ⁇ 10 21 cm ⁇ 3 or less.
  • the semiconductor layer 70 may be in a floating state or may be in contact with the anode electrode 40.
  • the surface of the semiconductor layer 70 is preferably covered with a passivation film made of SiO 2 .
  • the p-type oxide forming the semiconductor layer 70 may crystallize unintentionally in the heating step during device manufacturing, resulting in unstable characteristics.
  • the p-type oxide is formed on the drift layer 30, for example, by crystallizing about 50% by volume ratio, the influence of crystallization in the heating step during device manufacturing is prevented. It can be reduced.
  • the semiconductor layer 70 has a conductivity type opposite to that of the drift layer 30, the depletion layer spreads in the portion of the drift layer 30 covered by the semiconductor layer 70 due to the potential difference. Accordingly, when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, the electric field concentrated at the end of the anode electrode 40 is relaxed. The electric field concentrated at the end of the anode electrode 40 is more effectively alleviated as the gap between the anode electrode 40 and the semiconductor layer 70 becomes smaller. Therefore, it is preferable that both are in contact with each other.
  • the Schottky barrier diode 100a when it is difficult to completely match the outer peripheral edge of the anode electrode 40 and the inner peripheral edge of the semiconductor layer 70, as in the Schottky barrier diode 100a according to the first modification shown in FIG. A part of the semiconductor layer 70 may be formed on the anode electrode 40 so as to cover the outer peripheral edge of the anode electrode 40. As in the Schottky barrier diode 100b according to the second modification shown in FIG. A part of the anode electrode 40 may be formed on the semiconductor layer 70 so as to cover the inner peripheral edge of the 70. According to these, since the anode electrode 40 and the semiconductor layer 70 overlap with each other, the anode electrode 40 and the semiconductor layer 70 can be surely brought into contact with each other.
  • the gap G1 may exist between the inner peripheral edges of 70. Since the electric field concentrated at the end of the anode electrode 40 becomes stronger as the gap G1 becomes larger, it is preferable that the gap G1 be as narrow as possible.
  • the electric field concentrated at the end of the anode electrode 40 is relaxed, but when the semiconductor layer 70 is provided, the electric field is concentrated at the outer peripheral edge thereof. However, since the outer peripheral edge of the semiconductor layer 70 is located on the insulating layer 80, the electric field concentrated on the outer peripheral edge of the semiconductor layer 70 is relaxed by the insulating layer 80. As described above, in the present embodiment, the electric field concentrated at the end of the anode electrode 40 is relaxed by the semiconductor layer 70, and the electric field concentrated at the outer peripheral edge of the semiconductor layer 70 is relaxed by the insulating layer 80. It becomes possible to prevent dielectric breakdown when a reverse voltage is applied.
  • the semiconductor layer 70 does not have to be a completely continuous film, and the drift layer 30 can be formed from the slits or cutouts provided in the semiconductor layer 70 like the Schottky barrier diode 100d according to the fourth modification shown in FIG. May be partially exposed, and as in the Schottky barrier diode 100e according to the fifth modification shown in FIG. 7, the insulating layer 80 may be partially removed from the slits or cutouts provided in the semiconductor layer 70. It may be exposed. However, if there are slits or notches in the semiconductor layer 70, the electric field concentrates on these portions, so the gaps G2, G3 formed by the slits or notches are preferably as narrow as possible.
  • the surface of the drift layer 30 located between the anode electrode 40 and the insulating layer 80 is covered with the drift layer 30 and the semiconductor layer 70 of the opposite conductivity type. Since the electric field concentrated at the end portion of the anode electrode 40 is relaxed by the depletion layer spread by the semiconductor layer 70, and the semiconductor layer 70 has a field plate structure riding on the insulating layer 80. The electric field concentrated at the peripheral edge of layer 70 is also relaxed. This makes it possible to prevent dielectric breakdown due to electric field concentration.
  • FIG. 8 is a schematic sectional view showing the configuration of the Schottky barrier diode 200 according to the second embodiment of the present invention.
  • the drift layer 30 is provided with a plurality of center trenches 60.
  • Each of the central trenches 60 is provided at a position overlapping the anode electrode 40 in a plan view, and its inner wall is covered with an insulating film 61 made of HfO 2 or the like.
  • the inside of the central trench 60 is filled with a conductive material.
  • the conductive material filling the central trench 60 may be the same material as the anode electrode 40, or may be a highly doped polycrystalline Si, or a metal material such as Ni or Au.
  • the drift layer 30 is provided with the plurality of central trenches 60, a material having a low work function such as molybdenum (Mo) or copper (Cu) is used as the material of the anode electrode 40. it can. Further, in this embodiment, the dopant concentration of the drift layer 30 can be increased to about 5 ⁇ 10 16 cm ⁇ 3 . Since the other configurations are basically the same as those of the Schottky barrier diode 100 according to the first embodiment, the same elements are designated by the same reference numerals, and the duplicate description will be omitted.
  • the part of the drift layer 30 located between the central trenches 60 constitutes a mesa region.
  • the mesa region becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, so that the channel region of the drift layer 30 is pinched off. Thereby, the leakage current when the reverse voltage is applied is significantly suppressed.
  • the electric field is concentrated on the bottom portion of the central trench 60a located at the end portion, and this portion easily causes dielectric breakdown.
  • the surface of the drift layer 30 is covered with the semiconductor layer 70, and the semiconductor layer 70 has a field plate structure that rides on the insulating layer 80. The electric field of the central trench 60a located at the end is relaxed.
  • the Schottky barrier diode 200 according to the present embodiment has the effect of reducing the leak current when the reverse voltage is applied, in addition to the effect of the Schottky barrier diode 100 according to the first embodiment.
  • the inner wall of the central trench 60 is covered with the insulating film 61, and the inside of the central trench 60 is filled with the same material as the anode electrode 40. It may be embedded with a p-type semiconductor material in the embodiment.
  • Example 1 Assuming the simulation model of Example 1 having the same structure as the Schottky barrier diode 200 shown in FIG. 8, the electric field strength when a reverse voltage was applied between the anode electrode 40 and the cathode electrode 50 was simulated.
  • the material of the anode electrode 40 was Mo
  • the cathode electrode 50 was a laminated film of Ti and Au.
  • the dopant concentration of the semiconductor substrate 20 was 1 ⁇ 10 18 cm ⁇ 3
  • the dopant concentration of the drift layer 30 was 5 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 30 was 7 ⁇ m.
  • the depth and width of the central trench 60 were 3 ⁇ m and 1 ⁇ m, respectively, the mesa width of the mesa region was 2 ⁇ m, and the insulating film 61 formed on the inner wall of the central trench 60 was a HfO 2 film with a thickness of 50 nm.
  • the semiconductor layer 70 NiO having an acceptor concentration of 1 ⁇ 10 19 cm ⁇ 3 was used and its thickness was 100 nm. Further, SiO 2 was used as the material of the insulating layer 80.
  • the thickness a of the insulating layer 80, the width b of the semiconductor layer 70 in contact with the drift layer 30, and the width c of the semiconductor layer 70 on the insulating layer 80 were set to 600 nm, 30 ⁇ m, and 30 ⁇ m, respectively.
  • a simulation model of Comparative Example 1 having the same structure as the Schottky barrier diode 200a shown in FIG. 9 and a simulation model of Comparative Example 2 having the same structure as the Schottky barrier diode 200b shown in FIG. Assuming that, an electric field strength was simulated when a reverse voltage was applied between the anode electrode 40 and the cathode electrode 50.
  • the Schottky barrier diode 200a shown in FIG. 9 is different from the Schottky barrier diode 200 shown in FIG. 8 in that the semiconductor layer 70 and the insulating layer 80 are removed.
  • the Schottky barrier diode 200b shown in FIG. 10 has a field plate structure in which the semiconductor layer 70 is removed and the outer peripheral portion of the anode electrode 40 rides on the upper surface 81 of the insulating layer 80. This is different from the Schottky barrier diode 200 shown in FIG.
  • FIG. 11 shows the strength of the electric field applied to the regions B and C shown in FIGS. 8 to 10.
  • the region B is a region directly below the center trench 60 not located at the end
  • the region C is a region directly below the center trench 60a located at the end.
  • FIG. 12 shows the maximum value of the electric field applied to the insulating layer 80.
  • the intensity of the electric field applied to the region B was 6.8 MV / cm in all the simulation models, but the intensity of the electric field applied to the region C was the simulation model of Example 1.
  • the simulation models of Comparative Examples 1 and 2 were 8.1 MV / cm and 7.9 MV / cm, respectively.
  • the breakdown voltage of gallium oxide exceeded about 8 MV / cm, but in the simulation models of Example 1 and Comparative Example 2, the breakdown voltage of gallium oxide was about 8 MV. / Cm was not exceeded.
  • the maximum value of the electric field applied to the insulating layer 80 is 13.6 MV / cm, and the withstand voltage of SiO 2 is about 10 MV / cm. It was greatly exceeded.
  • the maximum value of the electric field applied to the insulating layer 80 was 9.4 MV / cm, which was less than about 10 MV / cm, which is the withstand voltage of SiO 2 .
  • Example 2 Assuming a simulation model of Example 2 having the same configuration as that of Example 1, the electric field when the reverse direction voltage is applied between the anode electrode 40 and the cathode electrode 50 by changing the thickness a of the insulating layer 80 variously. The strength was simulated. The width b of the semiconductor layer 70 in contact with the drift layer 30 and the width c of the semiconductor layer 70 on the insulating layer 80 were 10 ⁇ m and 10 ⁇ m, respectively.
  • 13 to 15 are graphs showing the simulation results of the second embodiment.
  • the values shown in FIG. 13 indicate the strength of the electric field applied to the portion of the drift layer 30 covering the inner peripheral edge of the insulating layer 80, that is, the region A shown in FIG.
  • the values shown in FIG. 14 indicate the strength of the electric field applied to the regions B and C shown in FIG.
  • the region B is a region directly below the center trench 60 not located at the end
  • the region C is a region directly below the center trench 60a located at the end.
  • the value shown in FIG. 15 is the maximum value of the electric field applied to the insulating layer 80.
  • the strength of the electric field applied to the region A becomes stronger.
  • the breakdown voltage of gallium oxide is It did not exceed a certain value of about 8 MV / cm.
  • the thickness a of the insulating layer 80 is 300 nm or more, even if the thickness a of the insulating layer 80 is changed, the intensity of the electric field applied to the region C is hardly changed, and both are not changed. It was 7.8 MV / cm.
  • the strength of the electric field applied to the region C was 8.1 MV / cm. Further, as shown in FIG. 15, if the thickness a of the insulating layer 80 is 600 nm or more, even if the thickness a of the insulating layer 80 is changed, the strength of the electric field applied to the insulating layer 80 hardly changes. Was also 9.4 MV / cm.
  • the thickness a of the insulating layer 80 is 500 nm
  • the strength of the electric field applied to the insulating layer 80 is 10.2 MV / cm
  • the thickness a of the insulating layer 80 is 300 nm, it is applied to the insulating layer 80.
  • the strength of the applied electric field was 11.4 MV / cm. Therefore, considering that the withstand voltage of SiO 2 is about 10 MV / cm, it can be said that the thickness a of the insulating layer 80 is preferably 600 nm or more.
  • Example 3 Assuming a simulation model of Example 3 having the same configuration as that of Example 1, the width b of the semiconductor layer 70 in contact with the drift layer 30 is variously changed, and a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50. The electric field strength when applied was simulated.
  • the thickness a of the insulating layer 80 and the width c of the semiconductor layer 70 on the insulating layer 80 were 600 nm and 10 ⁇ m, respectively.
  • FIG. 16 is a graph showing the simulation result of the third embodiment.
  • the value shown in FIG. 16 indicates the strength of the electric field applied to the region A shown in FIG. As shown in FIG. 16, even if the width b of the semiconductor layer 70 in contact with the drift layer 30 was changed, the intensity of the electric field applied to the region A was hardly changed, and both were 6.2 MV / cm.
  • Example 4 Assuming a simulation model of Example 4 having the same configuration as that of Example 1, the width c of the semiconductor layer 70 on the insulating layer 80 is variously changed, and a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50. The electric field strength when applied was simulated.
  • the thickness a of the insulating layer 80 and the width b of the semiconductor layer 70 in contact with the drift layer 30 were 600 nm and 10 ⁇ m, respectively.
  • FIG. 17 is a graph showing the simulation result of the fourth embodiment.
  • the values shown in FIG. 17 also indicate the strength of the electric field applied to the region A shown in FIG. As shown in FIG. 17, even if the width c of the semiconductor layer 70 on the insulating layer 80 was changed, the intensity of the electric field applied to the region A was hardly changed, and each was 6.3 MV / cm.
  • Example 5 Assuming a simulation model of Example 5 having the same configuration as that of Example 1, the electric field when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50 by variously changing the gap G1 shown in FIG. The strength was simulated.
  • the thickness a of the insulating layer 80, the width b of the semiconductor layer 70 in contact with the drift layer 30, and the width c of the semiconductor layer 70 on the insulating layer 80 were set to 600 nm, 30 ⁇ m, and 30 ⁇ m, respectively.
  • FIG. 18 and 19 are graphs showing the simulation results of the fifth embodiment.
  • the values shown in FIG. 18 indicate the strength of the electric field applied to the region D shown in FIG. 5, and the values shown in FIG. 19 indicate the strength of the electric field applied to the regions B and C shown in FIG.
  • the region D is a region immediately below the gap G1.
  • the electric field applied to the region D becomes stronger as the gap G1 is larger, and the electric field when the gap G1 is 4 ⁇ m is 7.6 MV / cm and when the gap G1 is 5 ⁇ m.
  • the electric field was 9.4 MV / cm. Further, as shown in FIG.
  • the electric field applied to the region C also becomes stronger as the gap G1 is larger, and the electric field when the gap G1 is 4 ⁇ m is 8.0 MV / cm and the gap G1 is 5 ⁇ m.
  • the electric field in this case was 8.1 MV / cm. Therefore, considering that the breakdown voltage of gallium oxide is about 8 MV / cm, it can be said that the gap G1 is preferably 4 ⁇ m or less.
  • Example 6 Assuming a simulation model of Example 6 having the same configuration as that of Example 1, the electric field when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50 by variously changing the gap G2 shown in FIG. The strength was simulated.
  • the thickness a of the insulating layer 80, the width b of the semiconductor layer 70 in contact with the drift layer 30, and the width c of the semiconductor layer 70 on the insulating layer 80 were set to 600 nm, 30 ⁇ m, and 30 ⁇ m, respectively.
  • FIG. 20 is a graph showing the simulation result of the sixth embodiment.
  • the values shown in FIG. 20 indicate the strength of the electric field applied to the region E shown in FIG.
  • the region E is a region immediately below the gap G2.
  • the electric field applied to the region E becomes stronger as the gap G2 is larger, and the electric field when the gap G2 is 2 ⁇ m is 6.9 MV / cm and when the gap G2 is 3 ⁇ m.
  • the electric field was 8.3 MV / cm. Therefore, considering that the breakdown voltage of gallium oxide is about 8 MV / cm, it can be said that the gap G2 is preferably 2 ⁇ m or less.
  • Example 7 Assuming a simulation model of Example 7 having the same configuration as that of Example 1, the electric field when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50 by variously changing the gap G3 shown in FIG. The strength was simulated.
  • the thickness a of the insulating layer 80, the width b of the semiconductor layer 70 in contact with the drift layer 30, and the width c of the semiconductor layer 70 on the insulating layer 80 were set to 600 nm, 30 ⁇ m, and 30 ⁇ m, respectively.
  • FIG. 21 is a graph showing the simulation results of Example 7.
  • the values shown in FIG. 21 indicate the strength of the electric field applied to the region F shown in FIG.
  • the region F is a region located immediately below the gap G3.
  • the electric field applied to the region F becomes stronger as the gap G3 is larger, and the electric field when the gap G3 is 2 ⁇ m is 9.3 MV / cm and when the gap G3 is 3 ⁇ m.
  • the electric field was 10.4 MV / cm. Therefore, considering that the breakdown voltage of SiO 2 is about 10 MV / cm, it can be said that the gap G3 is preferably 2 ⁇ m or less.
  • Example 8 When a simulation model of Example 8 having the same configuration as that of Example 1 is assumed, the relative dielectric constant ⁇ of the insulating layer 80 is variously changed, and a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50. The electric field strength of was simulated.
  • the thickness a of the insulating layer 80, the width b of the semiconductor layer 70 in contact with the drift layer 30, and the width c of the semiconductor layer 70 on the insulating layer 80 were set to 600 nm, 30 ⁇ m, and 30 ⁇ m, respectively.
  • FIGS. 22 and 23 are graphs showing the simulation results of the eighth embodiment.
  • the value shown in FIG. 22 shows the maximum value of the electric field strength in the portion of the drift layer 30 covered with the semiconductor layer 70
  • the value shown in FIG. 23 shows the maximum value of the electric field strength applied to the insulating layer 80. Is shown.
  • the electric field applied to the drift layer 30 and the insulating layer 80 is relaxed as the relative permittivity ⁇ is higher.
  • the electric field applied to the drift layer 30 was 8 MV / cm or less, which is the withstand voltage of gallium oxide.
  • the withstand voltage of the insulating layer 80 differs depending on the selected material, a material having a higher withstand voltage than the curve shown in FIG. 23 may be selected.
  • SiO 2 has a dielectric constant of 3.9 and a withstand voltage of 10 MV / cm or more, it can be said that SiO 2 is suitable as a material for the insulating layer 80.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供する。 【解決手段】本開示によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板２０と、半導体基板２０上に設けられた酸化ガリウムからなるドリフト層３０と、ドリフト層３０とショットキー接触するアノード電極４０と、半導体基板２０とオーミック接触するカソード電極５０と、ドリフト層３０上に設けられ、平面視でアノード電極４０を囲む絶縁層８０と、アノード電極４０と絶縁層８０の間に位置するドリフト層３０の表面、並びに、絶縁層８０上に設けられた、ドリフト層３０と逆導電型の半導体層７０とを備える。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も７～８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１～３に記載されている。
　特許文献１には、フィールドプレート構造を有するショットキーバリアダイオードが開示されている。また、特許文献２に記載されたショットキーバリアダイオードは、平面視でアノード電極と重なる位置に複数のトレンチを設け、トレンチの内壁を絶縁膜で覆った構造を有している。かかる構造により、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　特許文献３に記載されたショットキーバリアダイオードは、窒化物層を介してドリフト層の表面を覆うｐ型酸化物半導体層を設けることにより、ドリフト層に空乏層を形成し、これにより逆方向電圧が印加された場合の耐圧を向上させている。
特開２０１７－０４５９６９号公報 特開２０１７－１９９８６９号公報 国際公開第２０１８／０２０８４９号パンフレット
　しかしながら、特許文献１及び２に記載されたショットキーバリアダイオードは、アノード電極の端部に電界が集中するため、高電圧を印加するとこの部分において絶縁破壊を起こしてしまう。また、特許文献２に記載されたショットキーバリアダイオードにおいては、端部に位置するトレンチのエッジ部分にも電界が集中し、この部分において絶縁破壊を起こす可能性がある。
　特許文献３に記載されたショットキーバリアダイオードは、ドリフト層の表面をｐ型酸化物半導体層によって覆うことにより電界を緩和しているが、ｐ型酸化物半導体層の端部と重なる位置において、ドリフト層に電界が集中することから、この部分において絶縁破壊を起こす可能性がある。
　したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードであって、電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極と、ドリフト層上に設けられ、平面視でアノード電極を囲む絶縁層と、アノード電極と絶縁層の間に位置するドリフト層の表面、並びに、絶縁層上に設けられた、ドリフト層と逆導電型の半導体層とを備えることを特徴とする。
　本発明によれば、ドリフト層の表面が逆導電型の半導体層で覆われていることから、逆方向電圧を印加した場合に、ドリフト層のうち逆導電型の半導体層で覆われた部分に空乏層が広がる。これにより、アノード電極の角部における電界集中が緩和される。しかも、半導体層の一部が絶縁層上に乗り上げた、いわゆるフィールドプレート構造を有していることから、半導体層の端部に集中する電界も緩和される。これにより、逆方向電圧による絶縁破壊が生じにくいショットキーバリアダイオードを提供することが可能となる。
　本発明において、半導体層は酸化物半導体材料からなるものであっても構わない。これによれば、酸化による半導体層の特性変化を防止することができる。
　本発明において、アノード電極と半導体層が重なりを有していても構わない。これによれば、アノード電極の角部における電界集中をより効果的に緩和することが可能となる。
　本発明において、ドリフト層は平面視でアノード電極と重なる位置に設けられた複数の中心トレンチをさらに有していても構わない。この場合、複数の中心トレンチの内壁は絶縁膜で覆われていても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　このように、本発明によれば、電界集中による絶縁破壊が生じにくい酸化ガリウムを用いたショットキーバリアダイオードを提供することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す模式的な上面図である。 図２は、図１のＡ－Ａ線に沿った模式的な断面図である。 図３は、第１の実施形態の第１の変形例によるショットキーバリアダイオード１００ａの構成を示す模式的な断面図である。 図４は、第１の実施形態の第２の変形例によるショットキーバリアダイオード１００ｂの構成を示す模式的な断面図である。 図５は、第１の実施形態の第３の変形例によるショットキーバリアダイオード１００ｃの構成を示す模式的な断面図である。 図６は、第１の実施形態の第４の変形例によるショットキーバリアダイオード１００ｄの構成を示す模式的な断面図である。 図７は、第１の実施形態の第５の変形例によるショットキーバリアダイオード１００ｅの構成を示す模式的な断面図である。 図８は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す模式的な断面図である。 図９は、比較例１によるショットキーバリアダイオード２００ａの構成を示す模式的な断面図である。 図１０は、比較例２によるショットキーバリアダイオード２００ｂの構成を示す模式的な断面図である。 図１１は、実施例１のシミュレーション結果を示すグラフである。 図１２は、実施例１のシミュレーション結果を示すグラフである。 図１３は、実施例２のシミュレーション結果を示すグラフである。 図１４は、実施例２のシミュレーション結果を示すグラフである。 図１５は、実施例２のシミュレーション結果を示すグラフである。 図１６は、実施例３のシミュレーション結果を示すグラフである。 図１７は、実施例４のシミュレーション結果を示すグラフである。 図１８は、実施例５のシミュレーション結果を示すグラフである。 図１９は、実施例５のシミュレーション結果を示すグラフである。 図２０は、実施例６のシミュレーション結果を示すグラフである。 図２１は、実施例７のシミュレーション結果を示すグラフである。 図２２は、実施例８のシミュレーション結果を示すグラフである。 図２３は、実施例８のシミュレーション結果を示すグラフである。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す模式的な上面図である。また、図２は、図１のＡ－Ａ線に沿った模式的な断面図である。
　図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１００は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚み（Ｚ方向における高さ）は２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、Ｘ方向における幅及びＹ方向における幅を２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　さらに、ドリフト層３０の上面３１には、平面視で（Ｚ方向から見て）アノード電極４０と重ならない位置であって、アノード電極４０を囲む位置に絶縁層８０が設けられている。絶縁層８０の材料としては、ＳｉＯ２、ＨｆＯ２、Ａｌ２Ｏ３、ＺｒＯ２などを用いることができ、できるだけ絶縁耐圧及び比誘電率の高い材料を選択することが好ましい。但し、多くの場合、絶縁体材料の絶縁耐圧と比誘電率はトレードオフの関係にある。絶縁層８０の厚みは、薄いほどドリフト層３０に印加される電界の分散効果が高くなる一方、薄すぎると絶縁層８０自体に印加される電界が強くなるため、これらを考慮して設計することが好ましい。具体的には、絶縁層８０の厚みを６００ｎｍ～８００ｎｍ程度とすることが好ましい。
　アノード電極４０と絶縁層８０の間に位置するドリフト層３０の表面は、ドリフト層３０と逆導電型の半導体層７０で覆われている。ドリフト層３０と半導体層７０は、絶縁膜などを介することなく、直接接触していても構わないし、ドリフト層３０と半導体層７０の間に絶縁膜などが介在していても構わない。半導体層７０の一部は、絶縁層８０の内周エッジを超えて絶縁層８０の上面８１に乗り上げており、これによりいわゆるフィールドプレート構造が実現されている。ドリフト層３０の導電型はｎ型であることから、半導体層７０としてはｐ型の半導体材料を用いる必要がある。ｐ型の半導体材料としては、Ｓｉ，ＧａＡｓ，ＳｉＣ，Ｇｅ，ＺｎＳｅ，ＣｄＳ，ＩｎＰ，ＳｉＧｅなどの他、ＮｉＯ，Ｃｕ２Ｏ、Ａｇ２Ｏなどのｐ型酸化物半導体を挙げることができる。ｐ型酸化物半導体は酸化の問題がないという利点があり、中でも、ＮｉＯはｐ型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、ＮｉＯはバンドギャップが３．７ｅＶと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、ＮｉＯ（９９．９％）に対して０．２～１．０ｍｏｌ％程度のＬｉやＬａをドーパントとして添加しても構わない。アクセプタ濃度は５×１０１７ｃｍ－３以上であることが好ましく、製造安定性の面からは５×１０１８ｃｍ－３以上であることがより好ましい。これは、アクセプタ濃度が低いと半導体層７０の内部が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が１×１０２２ｃｍ－３を超えると膜の特性が劣化する恐れがあるため、５×１０２１ｃｍ－３程度以下であることが好ましい。半導体層７０は、フローティング状態であっても構わないし、アノード電極４０と接していても構わない。半導体層７０の表面は、ＳｉＯ２などからなるパッシベーション膜で覆われていることが好ましい。
　ここで、半導体層７０を構成するｐ型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、ドリフト層３０上にｐ型酸化物を成膜した時点で、例えば体積比で５０％程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
　半導体層７０は、ドリフト層３０と逆導電型であることから、ポテンシャル差によって、ドリフト層３０のうち半導体層７０で覆われた部分に空乏層が広がる。これにより、アノード電極４０とカソード電極５０の間に逆方向電圧が印加された場合に、アノード電極４０の端部に集中する電界が緩和される。アノード電極４０の端部に集中する電界は、アノード電極４０と半導体層７０の間の隙間が小さいほどより効果的に緩和されるため、両者は接触していることが好ましい。ここで、アノード電極４０の外周エッジと半導体層７０の内周エッジを完全に一致させることが困難である場合には、図３に示す第１の変形例によるショットキーバリアダイオード１００ａのように、アノード電極４０の外周エッジを覆うよう、半導体層７０の一部をアノード電極４０上に形成しても構わないし、図４に示す第２の変形例によるショットキーバリアダイオード１００ｂのように、半導体層７０の内周エッジを覆うよう、アノード電極４０の一部を半導体層７０上に形成しても構わない。これらによれば、アノード電極４０と半導体層７０に重なりが生じることから、アノード電極４０と半導体層７０を確実に接触させることが可能となる。
　但し、本発明において、アノード電極４０と半導体層７０を接触させることは必須でなく、図５に示す第３の変形例によるショットキーバリアダイオード１００ｃのように、アノード電極４０の外周エッジと半導体層７０の内周エッジの間にギャップＧ１が存在していても構わない。アノード電極４０の端部に集中する電界は、ギャップＧ１が大きくなるほど強くなることから、ギャップＧ１はできるだけ狭いことが好ましい。
　このように、半導体層７０を設けることによってアノード電極４０の端部に集中する電界が緩和されるが、半導体層７０を設けると、その外周エッジに電界が集中する。しかしながら、半導体層７０の外周エッジは絶縁層８０上に位置していることから、半導体層７０の外周エッジに集中する電界は、絶縁層８０によって緩和される。このように、本実施形態においては、アノード電極４０の端部に集中する電界が半導体層７０によって緩和されるとともに、半導体層７０の外周エッジに集中する電界が絶縁層８０によって緩和されることから、逆方向電圧が印加された場合に絶縁破壊を防止することが可能となる。
　また、半導体層７０が完全な連続膜である必要はなく、図６に示す第４の変形例によるショットキーバリアダイオード１００ｄのように、半導体層７０に設けられたスリットや切り欠きからドリフト層３０が部分的に露出していても構わないし、図７に示す第５の変形例によるショットキーバリアダイオード１００ｅのように、半導体層７０に設けられたスリットや切り欠きから絶縁層８０が部分的に露出していても構わない。但し、半導体層７０にスリットや切り欠きなどが存在すると、この部分に電界が集中することから、スリットや切り欠きからなるギャップＧ２，Ｇ３はできるだけ狭いことが好ましい。
　以上説明したように、本実施形態によるショットキーバリアダイオード１００は、アノード電極４０と絶縁層８０の間に位置するドリフト層３０の表面がドリフト層３０と逆導電型の半導体層７０で覆われていることから、アノード電極４０の端部に集中する電界が半導体層７０によって広がる空乏層によって緩和されるとともに、半導体層７０が絶縁層８０に乗り上げたフィールドプレート構造を有していることから、半導体層７０の外周エッジに集中する電界も緩和される。これにより、電界集中による絶縁破壊を防止することが可能となる。
＜第２の実施形態＞
　図８は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す模式的な断面図である。
　図８に示すように、第２の実施形態によるショットキーバリアダイオード２００においては、ドリフト層３０に複数の中心トレンチ６０が設けられている。中心トレンチ６０は、いずれも平面視でアノード電極４０と重なる位置に設けられており、その内壁はＨｆＯ２などからなる絶縁膜６１で覆われている。中心トレンチ６０の内部は、導電性材料によって埋め込まれている。中心トレンチ６０を埋め込む導電性材料は、アノード電極４０と同じ材料であっても構わないし、高濃度にドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属材料であっても構わない。本実施形態においては、ドリフト層３０に複数の中心トレンチ６０が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料を用いることができる。また、本実施形態においては、ドリフト層３０のドーパント濃度を５×１０１６ｃｍ－３程度に高めることができる。その他の構成は、第１の実施形態によるショットキーバリアダイオード１００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　ドリフト層３０のうち中心トレンチ６０間に位置する部分はメサ領域を構成する。メサ領域は、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　このような構造を有するショットキーバリアダイオードにおいては、端部に位置する中心トレンチ６０ａの底部に電界が集中し、この部分が絶縁破壊しやすくなる。しかしながら、本実施形態によるショットキーバリアダイオード２００においては、ドリフト層３０の表面が半導体層７０で覆われているとともに、半導体層７０が絶縁層８０に乗り上げたフィールドプレート構造を有していることから、端部に位置する中心トレンチ６０ａの電界が緩和される。
　このように、本実施形態によるショットキーバリアダイオード２００は、第１の実施形態によるショットキーバリアダイオード１００による効果に加え、逆方向電圧が印加された場合のリーク電流を削減できるという効果を有する。
　本実施形態においては、中心トレンチ６０の内壁を絶縁膜６１で覆うとともに、中心トレンチ６０の内部をアノード電極４０と同じ材料で埋め込んでいるが、絶縁膜６１を用いることなく、逆導電型（本実施形態ではｐ型）の半導体材料で埋め込んでも構わない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
　図８に示したショットキーバリアダイオード２００と同様の構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。アノード電極４０の材料はＭｏとし、カソード電極５０はＴｉとＡｕの積層膜とした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては５×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。中心トレンチ６０の深さ及び幅はそれぞれ３μｍ及び１μｍとし、メサ領域のメサ幅は２μｍとし、中心トレンチ６０の内壁に形成される絶縁膜６１は、厚さ５０ｎｍのＨｆＯ２膜とした。半導体層７０としては、アクセプタ濃度が１×１０１９ｃｍ－３のＮｉＯを用い、その厚みは１００ｎｍとした。また、絶縁層８０の材料としては、ＳｉＯ２を用いた。絶縁層８０の厚みａ、ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、３０μｍ、３０μｍとした。
　比較のため、図９に示すショットキーバリアダイオード２００ａと同様の構造を有する比較例１のシミュレーションモデル、並びに、図１０に示すショットキーバリアダイオード２００ｂと同様の構造を有する比較例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。図９に示すショットキーバリアダイオード２００ａは、半導体層７０及び絶縁層８０が削除されている点において、図８に示したショットキーバリアダイオード２００と相違している。また、図１０に示すショットキーバリアダイオード２００ｂは、半導体層７０が削除されているとともに、アノード電極４０の外周部が絶縁層８０の上面８１に乗り上げたフィールドプレート構造を有している点において、図８に示したショットキーバリアダイオード２００と相違している。
　図１１は、図８～図１０に示す領域Ｂ及びＣに印加される電界の強度を示している。領域Ｂは端部に位置しない中心トレンチ６０の直下の領域であり、領域Ｃは端部に位置する中心トレンチ６０ａの直下の領域である。また、図１２は、絶縁層８０に印加される電界の最大値を示している。
　図１１に示すように、領域Ｂに印加される電界の強度はいずれのシミュレーションモデルにおいても６．８ＭＶ／ｃｍであったが、領域Ｃに印加される電界の強度は、実施例１のシミュレーションモデルにおいて７．８ＭＶ／ｃｍ、比較例１及び２のシミュレーションモデルにおいてそれぞれ８．１ＭＶ／ｃｍ、７．９ＭＶ／ｃｍであった。このように、比較例１のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約８ＭＶ／ｃｍを超えていたが、実施例１及び比較例２のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約８ＭＶ／ｃｍを超えなかった。
　しかしながら、図１２に示すように、比較例２のシミュレーションモデルにおいては、絶縁層８０に印加される電界の最大値が１３．６ＭＶ／ｃｍであり、ＳｉＯ２の絶縁耐圧である約１０ＭＶ／ｃｍを大幅に超えていた。これに対し、実施例１のシミュレーションモデルにおいては、絶縁層８０に印加される電界の最大値が９．４ＭＶ／ｃｍであり、ＳｉＯ２の絶縁耐圧である約１０ＭＶ／ｃｍ未満であった。
　実施例１と同様の構成を有する実施例２のシミュレーションモデルを想定し、絶縁層８０の厚みａを種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ１０μｍ、１０μｍとした。
　図１３～図１５は、実施例２のシミュレーション結果を示すグラフである。図１３に示す値は、ドリフト層３０のうち絶縁層８０の内周エッジを覆う部分、つまり、図８に示す領域Ａに印加される電界の強度を示している。また、図１４に示す値は図８に示す領域Ｂ及びＣに印加される電界の強度を示している。領域Ｂは端部に位置しない中心トレンチ６０の直下の領域であり、領域Ｃは端部に位置する中心トレンチ６０ａの直下の領域である。さらに、図１５に示す値は、絶縁層８０に印加される電界の最大値である。
　図１３に示すように、絶縁層８０の厚みａが厚くなるほど領域Ａに印加される電界の強度は強くなったが、少なくとも絶縁層８０の厚みａが８００ｎｍ以下の領域では、酸化ガリウムの耐圧である約８ＭＶ／ｃｍを超えることはなかった。一方、図１４に示すように、絶縁層８０の厚みａが３００ｎｍ以上であれば、絶縁層８０の厚みａを変化させても領域Ｃに印加される電界の強度はほとんど変化せず、いずれも７．８ＭＶ／ｃｍであった。これに対し、絶縁層８０の厚みａが０ｎｍである場合、つまり、絶縁層８０が存在しない場合には、領域Ｃに印加される電界の強度は８．１ＭＶ／ｃｍであった。さらに、図１５に示すように、絶縁層８０の厚みａが６００ｎｍ以上であれば、絶縁層８０の厚みａを変化させても絶縁層８０に印加される電界の強度はほとんど変化せず、いずれも９．４ＭＶ／ｃｍであった。これに対し、絶縁層８０の厚みａが５００ｎｍである場合に絶縁層８０に印加される電界の強度は１０．２ＭＶ／ｃｍ、絶縁層８０の厚みａが３００ｎｍである場合に絶縁層８０に印加される電界の強度は１１．４ＭＶ／ｃｍであった。したがって、ＳｉＯ２の絶縁耐圧が約１０ＭＶ／ｃｍであることを考慮すると、絶縁層８０の厚みａについては６００ｎｍ以上とすることが好ましいと言える。
　実施例１と同様の構成を有する実施例３のシミュレーションモデルを想定し、ドリフト層３０と接する半導体層７０の幅ｂを種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、１０μｍとした。
　図１６は、実施例３のシミュレーション結果を示すグラフである。図１６に示す値は図８に示す領域Ａに印加される電界の強度を示している。図１６に示すように、ドリフト層３０と接する半導体層７０の幅ｂを変化させても領域Ａに印加される電界の強度はほとんど変化せず、いずれも６．２ＭＶ／ｃｍであった。
　実施例１と同様の構成を有する実施例４のシミュレーションモデルを想定し、絶縁層８０上における半導体層７０の幅ｃを種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ及びドリフト層３０と接する半導体層７０の幅ｂについては、それぞれ６００ｎｍ、１０μｍとした。
　図１７は、実施例４のシミュレーション結果を示すグラフである。図１７に示す値も図８に示す領域Ａに印加される電界の強度を示している。図１７に示すように、絶縁層８０上における半導体層７０の幅ｃを変化させても領域Ａに印加される電界の強度はほとんど変化せず、いずれも６．３ＭＶ／ｃｍであった。
　実施例１と同様の構成を有する実施例５のシミュレーションモデルを想定し、図５に示すギャップＧ１を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ、ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、３０μｍ、３０μｍとした。
　図１８及び図１９は、実施例５のシミュレーション結果を示すグラフである。図１８に示す値は図５に示す領域Ｄに印加される電界の強度を示し、図１９に示す値は図８に示す領域Ｂ及びＣに印加される電界の強度を示している。領域ＤはギャップＧ１の直下の領域である。図１８に示すように、領域Ｄに印加される電界は、ギャップＧ１が大きいほど強くなり、ギャップＧ１が４μｍである場合の電界は７．６ＭＶ／ｃｍであり、ギャップＧ１が５μｍである場合の電界は９．４ＭＶ／ｃｍであった。また、図１９に示すように、領域Ｃに印加される電界も、ギャップＧ１が大きいほど強くなり、ギャップＧ１が４μｍである場合の電界は８．０ＭＶ／ｃｍであり、ギャップＧ１が５μｍである場合の電界は８．１ＭＶ／ｃｍであった。したがって、酸化ガリウムの耐圧が約８ＭＶ／ｃｍである点を考慮すると、ギャップＧ１は４μｍ以下とすることが好ましいと言える。
　実施例１と同様の構成を有する実施例６のシミュレーションモデルを想定し、図６に示すギャップＧ２を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ、ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、３０μｍ、３０μｍとした。
　図２０は、実施例６のシミュレーション結果を示すグラフである。図２０に示す値は図６に示す領域Ｅに印加される電界の強度を示している。領域ＥはギャップＧ２の直下の領域である。図２０に示すように、領域Ｅに印加される電界は、ギャップＧ２が大きいほど強くなり、ギャップＧ２が２μｍである場合の電界は６．９ＭＶ／ｃｍであり、ギャップＧ２が３μｍである場合の電界は８．３ＭＶ／ｃｍであった。したがって、酸化ガリウムの耐圧が約８ＭＶ／ｃｍである点を考慮すると、ギャップＧ２は２μｍ以下とすることが好ましいと言える。
　実施例１と同様の構成を有する実施例７のシミュレーションモデルを想定し、図７に示すギャップＧ３を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ、ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、３０μｍ、３０μｍとした。
　図２１は、実施例７のシミュレーション結果を示すグラフである。図２１に示す値は図７に示す領域Ｆに印加される電界の強度を示している。領域ＦはギャップＧ３の直下に位置する領域である。図２１に示すように、領域Ｆに印加される電界は、ギャップＧ３が大きいほど強くなり、ギャップＧ３が２μｍである場合の電界は９．３ＭＶ／ｃｍであり、ギャップＧ３が３μｍである場合の電界は１０．４ＭＶ／ｃｍであった。したがって、ＳｉＯ２の耐圧が約１０ＭＶ／ｃｍである点を考慮すると、ギャップＧ３は２μｍ以下とすることが好ましいと言える。
　実施例１と同様の構成を有する実施例８のシミュレーションモデルを想定し、絶縁層８０の比誘電率εを種々に変更し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。絶縁層８０の厚みａ、ドリフト層３０と接する半導体層７０の幅ｂ及び絶縁層８０上における半導体層７０の幅ｃについては、それぞれ６００ｎｍ、３０μｍ、３０μｍとした。
　図２２及び図２３は、実施例８のシミュレーション結果を示すグラフである。図２２に示す値は、ドリフト層３０のうち半導体層７０で覆われた部分における電界の強度の最大値を示し、図２３に示す値は、絶縁層８０に印加される電界の強度の最大値を示している。図２２及び図２３に示すように、ドリフト層３０及び絶縁層８０に印加される電界は、比誘電率εが高いほど緩和される。また、比誘電率εが３～３０の範囲では、ドリフト層３０に印加される電界は酸化ガリウムの絶縁耐圧である８ＭＶ／ｃｍ以下であった。
　一方、絶縁層８０の絶縁耐圧は選択する材料によって異なるため、図２３に示す曲線よりも絶縁耐圧の高い材料を選択すれば良い。例えば、ＳｉＯ２は誘電率が３．９であり、絶縁耐圧が１０ＭＶ／ｃｍ以上であるため、絶縁層８０の材料として適切であると言える。
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
４０　　アノード電極
５０　　カソード電極
６０　　中心トレンチ
６０ａ　　端部に位置する中心トレンチ
６１　　絶縁膜
７０　　半導体層
８０　　絶縁層
８１　　絶縁層の上面
１００，１００ａ～１００ｅ，２００，２００ａ，２００ｂ　　ショットキーバリアダイオード
Ａ～Ｆ　　領域
Ｇ１～Ｇ３　　ギャップ

Claims (5)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、
    　前記ドリフト層上に設けられ、平面視で前記アノード電極を囲む絶縁層と、
    　前記アノード電極と前記絶縁層の間に位置する前記ドリフト層の表面、並びに、前記絶縁層上に設けられた、前記ドリフト層と逆導電型の半導体層と、を備えることを特徴とするショットキーバリアダイオード。
  2. 　前記半導体層が酸化物半導体材料からなることを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 　前記アノード電極と前記半導体層が重なりを有していることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
  4. 　前記ドリフト層は、平面視で前記アノード電極と重なる位置に設けられた複数の中心トレンチをさらに有することを特徴とする請求項１乃至３のいずれか一項に記載のショットキーバリアダイオード。
  5. 　前記複数の中心トレンチの内壁は絶縁膜で覆われていることを特徴とする請求項４に記載のショットキーバリアダイオード。
PCT/JP2019/039854 2018-10-23 2019-10-09 ショットキーバリアダイオード WO2020085095A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980070324.3A CN112913035B (zh) 2018-10-23 2019-10-09 肖特基势垒二极管
US17/282,629 US11621357B2 (en) 2018-10-23 2019-10-09 Schottky barrier diode
EP19876519.0A EP3872866A4 (en) 2018-10-23 2019-10-09 SCHOTTKY BARRIER DIODE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018199203A JP6966740B2 (ja) 2018-10-23 2018-10-23 ショットキーバリアダイオード
JP2018-199203 2018-10-23

Publications (1)

Publication Number Publication Date
WO2020085095A1 true WO2020085095A1 (ja) 2020-04-30

Family

ID=70330601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/039854 WO2020085095A1 (ja) 2018-10-23 2019-10-09 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US11621357B2 (ja)
EP (1) EP3872866A4 (ja)
JP (1) JP6966740B2 (ja)
CN (1) CN112913035B (ja)
WO (1) WO2020085095A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202464B2 (en) 2011-04-29 2019-02-12 Roche Glycart Ag Immunoconjugates

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
KR102320367B1 (ko) * 2020-05-29 2021-11-02 전북대학교산학협력단 필드 플레이트층 증착을 통해 항복 전압을 향상시킨 쇼트키 배리어 다이오드 제조 방법
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20130161634A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for fabricating edge termination structures in gan materials
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018020849A1 (ja) 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019188188A1 (ja) * 2018-03-30 2019-10-03 Tdk株式会社 ショットキーバリアダイオード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186660A (ja) * 2002-10-11 2004-07-02 Nippon Inter Electronics Corp ショットキーバリアダイオード及びその製造方法
US8772144B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
JP6344718B2 (ja) * 2014-08-06 2018-06-20 株式会社タムラ製作所 結晶積層構造体及び半導体素子
CN106876484B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压氧化镓肖特基二极管及其制作方法
CN106887470B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
CN110249432A (zh) * 2017-02-14 2019-09-17 三菱电机株式会社 电力用半导体装置
US10636663B2 (en) * 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20130161634A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for fabricating edge termination structures in gan materials
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018020849A1 (ja) 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019188188A1 (ja) * 2018-03-30 2019-10-03 Tdk株式会社 ショットキーバリアダイオード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202464B2 (en) 2011-04-29 2019-02-12 Roche Glycart Ag Immunoconjugates
US10316104B2 (en) 2011-04-29 2019-06-11 Roche Glycart Ag Immunoconjugates

Also Published As

Publication number Publication date
EP3872866A1 (en) 2021-09-01
US11621357B2 (en) 2023-04-04
US20210343880A1 (en) 2021-11-04
JP2020068260A (ja) 2020-04-30
CN112913035B (zh) 2023-08-22
JP6966740B2 (ja) 2021-11-17
EP3872866A4 (en) 2022-07-13
CN112913035A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
US11469334B2 (en) Schottky barrier diode
US10971634B2 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6966740B2 (ja) ショットキーバリアダイオード
US11626522B2 (en) Schottky barrier diode
US11699766B2 (en) Schottky barrier diode
WO2020085094A1 (ja) ショットキーバリアダイオード
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
TW202412325A (zh) 肖特基能障二極體

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19876519

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019876519

Country of ref document: EP

Effective date: 20210525