WO2019188188A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2019188188A1
WO2019188188A1 PCT/JP2019/009676 JP2019009676W WO2019188188A1 WO 2019188188 A1 WO2019188188 A1 WO 2019188188A1 JP 2019009676 W JP2019009676 W JP 2019009676W WO 2019188188 A1 WO2019188188 A1 WO 2019188188A1
Authority
WO
WIPO (PCT)
Prior art keywords
trench
drift layer
schottky barrier
barrier diode
outer peripheral
Prior art date
Application number
PCT/JP2019/009676
Other languages
English (en)
French (fr)
Inventor
潤 有馬
藤田　実
潤 平林
公平 佐々木
Original Assignee
Tdk株式会社
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社, 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical Tdk株式会社
Priority to US17/041,127 priority Critical patent/US11469334B2/en
Priority to EP19775799.0A priority patent/EP3780119A4/en
Priority to CN201980024311.2A priority patent/CN112005384B/zh
Publication of WO2019188188A1 publication Critical patent/WO2019188188A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Definitions

  • the present invention relates to a Schottky barrier diode, and more particularly to a Schottky barrier diode using gallium oxide.
  • a Schottky barrier diode is a rectifying device that uses a Schottky barrier generated by a metal-semiconductor junction, and has a feature that the forward voltage is lower and the switching speed is faster than a normal diode having a PN junction. is doing. For this reason, the Schottky barrier diode may be used as a switching element for a power device.
  • a Schottky barrier diode When a Schottky barrier diode is used as a switching element for a power device, it is necessary to ensure a sufficient reverse breakdown voltage. Therefore, instead of silicon (Si), silicon carbide (SiC) having a larger band gap, gallium nitride (GaN), gallium oxide (Ga 2 O 3 ), or the like may be used. In particular, gallium oxide has a very large band gap of 4.8 to 4.9 eV and a dielectric breakdown electric field of 7 to 8 MV / cm. Therefore, Schottky barrier diodes using gallium oxide are used for power devices. It is very promising as a switching element. Examples of Schottky barrier diodes using gallium oxide are described in Patent Documents 1 and 2.
  • the Schottky barrier diode described in Patent Document 2 has a structure in which a plurality of trenches are provided at a position overlapping the anode electrode in plan view, and the inner wall of the trench is covered with an insulating film.
  • this structure when a reverse voltage is applied, the mesa region located between the trenches becomes a depletion layer, so that the channel region of the drift layer is pinched off. Thereby, the leakage current when a reverse voltage is applied can be significantly suppressed.
  • an object of the present invention is to provide a Schottky barrier diode using gallium oxide, which is less susceptible to dielectric breakdown due to electric field concentration.
  • a Schottky barrier diode includes a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in Schottky contact with the drift layer, and a cathode in ohmic contact with the semiconductor substrate.
  • the drift layer has an outer peripheral trench surrounding the anode electrode in plan view, and the outer peripheral trench is buried with a semiconductor material having a conductivity type opposite to that of the drift layer.
  • the electric field is dispersed by the presence of the outer trench.
  • the outer peripheral trench is embedded in the drift layer and the semiconductor material having the opposite conductivity type, the depletion layer spreads around the outer peripheral trench due to the potential difference between the semiconductor material in the outer peripheral trench and the drift layer.
  • the electric field concentration at the corners of the anode electrode is alleviated, so that dielectric breakdown is less likely to occur.
  • the drift layer may further include a plurality of central trenches provided at positions overlapping the anode electrode in plan view.
  • the inner walls of the plurality of central trenches may be covered with an insulating film.
  • the Schottky barrier diode according to the present invention further includes an insulating layer provided on the drift layer and having an opening exposing a part of the drift layer, and the anode electrode is in Schottky contact with the drift layer through the opening. At the same time, it may be formed on an insulating layer located at the periphery of the opening. According to this, since a so-called field plate structure is obtained, the electric field applied to the bottom of the central trench located at the end can be further relaxed.
  • the width of the outer peripheral trench may be wider than the width of the central trench, the depth of the outer peripheral trench may be deeper than the depth of the central trench, and the outer peripheral trench and the central trench closest to the outer peripheral trench, The mesa width between the two may be smaller than the mesa width between the plurality of central trenches. According to these configurations, the electric field concentration is further alleviated, so that the dielectric breakdown is more unlikely to occur.
  • FIG. 1 is a top view showing a configuration of a Schottky barrier diode 100 according to the first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line AA in FIG.
  • FIG. 3 is a cross-sectional view showing a configuration of a Schottky barrier diode 200 according to the second embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing a configuration of a Schottky barrier diode 200A according to a first modification of the second embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a configuration of a Schottky barrier diode 200B according to a second modification of the second embodiment of the present invention.
  • FIG. 1 is a top view showing a configuration of a Schottky barrier diode 100 according to the first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line AA in FIG.
  • FIG. 3 is a cross-sectional view showing a configuration
  • FIG. 6 is a cross-sectional view showing a configuration of a Schottky barrier diode 200C according to a third modification of the second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing a configuration of a Schottky barrier diode 300 according to the third embodiment of the present invention.
  • FIG. 8 is a diagram illustrating a simulation result of Comparative Example 1.
  • FIG. 9 is a diagram illustrating a simulation result of the first embodiment.
  • FIG. 10 is a diagram illustrating a simulation result of Comparative Example 2.
  • FIG. 11 is a diagram illustrating a simulation result of the second embodiment.
  • FIG. 12 is a diagram illustrating a simulation result of Example 2A.
  • FIG. 13 is a diagram illustrating a simulation result of Example 2B.
  • FIG. 14 is a diagram showing a simulation result of Example 2C-1.
  • FIG. 15 is a diagram illustrating simulation results of Example 2C-2.
  • FIG. 16 is a diagram illustrating a simulation result of Comparative Example 3.
  • FIG. 17 is a diagram illustrating a simulation result of the third embodiment.
  • FIG. 18 is a graph showing the relationship between the trench width and the electric field strength.
  • FIG. 1 is a schematic top view showing a configuration of a Schottky barrier diode 100 according to the first embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view along the line AA in FIG.
  • the Schottky barrier diode 100 includes a semiconductor substrate 20 and a drift layer 30 each made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced into the semiconductor substrate 20 and the drift layer 30 as an n-type dopant.
  • the dopant concentration is higher in the semiconductor substrate 20 than in the drift layer 30, whereby the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed using a melt growth method or the like, and its thickness (height in the Z direction) is about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is not particularly limited, but is generally selected according to the amount of current flowing through the element. If the maximum forward current is about 20 A, the width in the X direction and the Y direction The width at may be about 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 located on the upper surface side during mounting and a back surface 22 opposite to the upper surface 21 and located on the lower surface side during mounting.
  • a drift layer 30 is formed on the entire upper surface 21.
  • the drift layer 30 is a thin film obtained by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 by using reactive sputtering, PLD method, MBE method, MOCVD method, HVPE method or the like.
  • the thickness of the drift layer 30 is not particularly limited, but is generally selected according to the reverse withstand voltage of the element, and may be about 7 ⁇ m, for example, in order to ensure a withstand voltage of about 600V.
  • An anode electrode 40 that is in Schottky contact with the drift layer 30 is formed on the upper surface 31 of the drift layer 30.
  • the anode electrode 40 is made of a metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni).
  • the anode electrode 40 may have a multilayer structure in which different metal films are stacked, for example, Pt / Au, Pt / Al, Pd / Au, Pd / Al, Pt / Ti / Au, or Pd / Ti / Au.
  • a cathode electrode 50 that is in ohmic contact with the semiconductor substrate 20 is provided on the back surface 22 of the semiconductor substrate 20.
  • the cathode electrode 50 is made of a metal such as titanium (Ti).
  • the cathode electrode 50 may have a multilayer structure in which different metal films are stacked, for example, Ti / Au or Ti / Al.
  • the outer peripheral trench 10 is provided in the drift layer 30 at a position that does not overlap with the anode electrode 40 in plan view (viewed from the Z direction) and surrounds the anode electrode 40.
  • the outer periphery trench 10 can be formed by etching the drift layer 30 from the upper surface 31 side.
  • the outer peripheral trench 10 is filled with a semiconductor material 11 having a conductivity type opposite to that of the drift layer 30.
  • the conductivity type of the drift layer 30 is n-type
  • the conductivity type of the semiconductor material 11 embedded in the outer peripheral trench 10 is p-type.
  • the p-type semiconductor material include Si, GaAs, SiC, Ge, ZnSe, CdS, InP, and SiGe, and p-type oxide semiconductors such as NiO, Cu 2 O, and Ag 2 O.
  • a p-type oxide semiconductor has an advantage that there is no problem of oxidation.
  • NiO is a special material exhibiting only p-type conductivity, and is the most preferable material from the viewpoint of stabilization of quality.
  • NiO has a large band gap of 3.7 eV, so it is desirable as a material that takes advantage of the high breakdown voltage of gallium oxide.
  • about 0.2 to 1.0 mol% of Li or La with respect to NiO (99.9%) may be added as a dopant.
  • the acceptor concentration is preferably 5 ⁇ 10 17 cm ⁇ 3 or more, and more preferably 5 ⁇ 10 18 cm ⁇ 3 or more from the viewpoint of production stability. This is because if the acceptor concentration is low, the inside of the outer peripheral trench 10 is depleted and a desired function may not be obtained. For this reason, the higher the acceptor concentration, the better.
  • the acceptor concentration exceeds 1 ⁇ 10 22 cm ⁇ 3 , the film characteristics may be deteriorated, and therefore it is preferably about 5 ⁇ 10 21 cm ⁇ 3 or less.
  • the semiconductor material 11 embedded in the outer periphery trench 10 may be in a floating state.
  • the semiconductor material 11 may be crystallized unintentionally in the heating process during device manufacture, and the characteristics may become unstable.
  • the p-type oxide when the p-type oxide is buried in the outer peripheral trench 10, for example, by crystallizing about 50% by volume, the influence of crystallization in the heating process during device manufacture is reduced. be able to.
  • the outer peripheral trench 10 is provided to alleviate the electric field concentrated on the end portion of the anode electrode 40.
  • the inner periphery of the outer peripheral trench 10 is buried with the semiconductor material 11, and thus the semiconductor material 11 And the drift layer 30 cause a depletion layer to spread around the outer trench 10.
  • the outer periphery trench 10 is provided in the drift layer 30, and the inside of the outer periphery trench 10 is embedded with the semiconductor material 11 having a conductivity type opposite to that of the drift layer 30. Therefore, the electric field concentrated on the end portion of the anode electrode 40 is alleviated by the outer peripheral trench 10 and the depletion layer spreading around the periphery. Thereby, it is possible to prevent dielectric breakdown due to electric field concentration.
  • FIG. 3 is a schematic cross-sectional view showing the configuration of the Schottky barrier diode 200 according to the second embodiment of the present invention.
  • a plurality of central trenches 60 are provided in the drift layer 30.
  • Each of the central trenches 60 is provided at a position overlapping the anode electrode 40 in plan view, and an inner wall thereof is covered with an insulating film 61 made of HfO 2 or the like.
  • the inside of the central trench 60 is buried with a conductive material.
  • the conductive material filling the central trench 60 may be the same material as that of the anode electrode 40, or may be a metal material such as polycrystalline Si doped at a high concentration, Ni, or Au.
  • a material having a low work function such as molybdenum (Mo) or copper (Cu) is used as the material of the anode electrode 40. it can.
  • the dopant concentration of the drift layer 30 can be increased to about 5 ⁇ 10 16 cm ⁇ 3 . Since other configurations are basically the same as those of the Schottky barrier diode 100 according to the first embodiment, the same components are denoted by the same reference numerals, and redundant description is omitted.
  • the portion of the drift layer 30 located between the central trenches 60 constitutes a mesa region M1.
  • the mesa region M1 becomes a depletion layer when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50, so that the channel region of the drift layer 30 is pinched off. Thereby, the leakage current when a reverse voltage is applied is greatly suppressed.
  • the electric field concentrates at the bottom of the central trench 60a located at the end, and this portion is likely to break down.
  • the outer peripheral trench 10 is provided at the outer peripheral position of the plurality of central trenches 60 so as to surround the plurality of central trenches 60, the center located at the end portion is provided.
  • the electric field in the trench 60a is relaxed.
  • the inside of the outer peripheral trench 10 is buried with the drift layer 30 and the semiconductor material 11 having the opposite conductivity type, the electric field of the central trench 60a located at the end is more effectively reduced.
  • the portion of the drift layer 30 located between the central trench 60a located at the end and the outer peripheral trench 10 constitutes a mesa region M2.
  • the relationship between the mesa width W1 of the mesa region M1 and the mesa width W2 of the mesa region M2 is not particularly limited. W1 ⁇ W2 It is preferable that W1> W2 It is more preferable that This is because in order to reduce the on-resistance, the mesa width W1 of the mesa region M1 needs to be secured to some extent, but in the mesa region M2, the effect of dispersing the electric field increases as the mesa width W2 decreases. is there. However, the lower limit of the mesa width W2 of the mesa region M2 is limited by the machining accuracy.
  • the relationship between the width W3 of the central trench 60 and the width W4 of the outer periphery trench 10 is not particularly limited, W3 ⁇ W4 It is preferable that W3 ⁇ W4 It is more preferable that This is because the width W3 of the central trench 60 needs to be narrowed to some extent in order to reduce the on-resistance, whereas the outer peripheral trench 10 has a greater effect of dispersing the electric field as the width W4 is larger.
  • the Schottky barrier diode 200 according to the present embodiment has the effect of reducing the leakage current when a reverse voltage is applied, in addition to the effect of the Schottky barrier diode 100 according to the first embodiment.
  • the depth D2 of the outer periphery trench 10 and the depth D1 of the center trench 60 are the same, Therefore It is possible to form these in the same process.
  • the depth D2 of the outer peripheral trench 10 and the depth D1 of the central trench 60 are the same. Therefore, like the Schottky barrier diode 200A according to the first modification shown in FIG. 4, the depth D2 of the outer peripheral trench 10 may be shallower than the depth D1 of the center trench 60, or the second shown in FIG. Like the Schottky barrier diode 200 ⁇ / b> B according to the modified example, the depth D ⁇ b> 2 of the outer peripheral trench 10 may be deeper than the depth D ⁇ b> 1 of the central trench 60. As the depth D2 of the outer peripheral trench 10 becomes deeper, the effect of relaxing the electric field concentrated on the central trench 60a located at the end becomes greater.
  • the difference (T ⁇ D2) between the thickness T of the drift layer 30 and the depth D2 of the outer peripheral trench 10 is preferably 2 ⁇ m or more.
  • the number of outer peripheral trenches 10 is not particularly limited, and a plurality of outer peripheral trenches 10 may be provided as in the Schottky barrier diode 200C according to the third modification shown in FIG.
  • the electric field concentrates on the outer periphery trench 10 located at the outermost periphery. Further, the electric field concentrated on the central trench 60a located at the end is more effectively mitigated as the number of outer peripheral trenches 10 increases.
  • the inner wall of the center trench 60 is covered with the insulating film 61 and the inside of the center trench 60 is filled with the same material as that of the anode electrode 40. In the embodiment, it may be embedded with a p-type) semiconductor material.
  • FIG. 7 is a schematic cross-sectional view showing a configuration of a Schottky barrier diode 300 according to the third embodiment of the present invention.
  • the Schottky barrier diode 300 according to the third embodiment is different from the Schottky barrier diode 200 according to the second embodiment in that an insulating layer 70 is provided on the drift layer 30. . Since the other configuration is basically the same as that of the Schottky barrier diode 200 according to the second embodiment, the same components are denoted by the same reference numerals, and redundant description is omitted.
  • the insulating layer 70 is made of an insulating material such as silicon oxide, and is formed so as to cover the upper surface 31 of the drift layer 30, and has an opening 71 that exposes the central trench 60. A part of the anode electrode 40 is formed on the insulating layer 70, and the remaining part is in Schottky contact with the drift layer 30 through the opening 71. Thereby, since a so-called field plate structure is obtained, the electric field applied to the bottom of the trench 60a located at the end can be further relaxed.
  • the electric field strength when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50 is simulated. did.
  • the dopant concentration of the semiconductor substrate 20 was 1 ⁇ 10 18 cm ⁇ 3
  • the dopant concentration of the drift layer 30 was 1 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 30 was 7 ⁇ m.
  • NiO having an acceptor concentration of 1 ⁇ 10 19 cm ⁇ 3 was used.
  • FIG. 8 is a diagram showing a simulation result of Comparative Example 1.
  • the electric field was concentrated at the corner of the anode electrode 40, and the maximum value was 2.8 MV / cm.
  • FIG. 9 is a diagram showing a simulation result of Example 1. Also in the simulation model of Example 1, the electric field was concentrated at the corner of the anode electrode 40. However, as a result of the electric field being dispersed by the peripheral trench 10 and the depletion layer extending around the periphery, the maximum value decreased to 0.4 MV / cm. did.
  • the electric field strength when a reverse voltage is applied between the anode electrode 40 and the cathode electrode 50 was simulated.
  • the depth D1 and the width W3 of the center trench 60 are 3 ⁇ m and 1 ⁇ m, respectively
  • the mesa width W1 of the mesa region M1 is 2 ⁇ m
  • the insulating film 61 formed on the inner wall of the center trench 60 is HfO having a thickness of 50 nm. Two films were formed.
  • the depth D2 and the width W4 of the outer periphery trench 10 were 3 ⁇ m and 2 ⁇ m, respectively, and the mesa width W2 of the mesa region M2 was 2 ⁇ m.
  • the dopant concentration of the semiconductor substrate 20 was 1 ⁇ 10 18 cm ⁇ 3, and the dopant concentration of the drift layer 30 was 5 ⁇ 10 16 cm ⁇ 3 .
  • the thickness of the drift layer 30 was 7 ⁇ m.
  • the other points are the same conditions as the simulation model of the first embodiment.
  • FIG. 10 is a diagram showing a simulation result of Comparative Example 2.
  • the electric field was concentrated at the bottom of the central trench 60a located at the end, and the maximum value was 8.4 MV / cm.
  • FIG. 11 is a diagram showing a simulation result of Example 2. Even in the simulation model of the second embodiment, the electric field is concentrated at the bottom of the central trench 60a located at the end, but as a result of the electric field being dispersed by the outer trench 10 and the depletion layer extending therearound, the maximum value is 6.8MV. / Cm.
  • Example 2A has the same conditions as Example 2 except that the depth D2 of the outer periphery trench 10 is 1 ⁇ m.
  • Example 2B is the same conditions as Example 2 except the depth D2 of the outer periphery trench 10 being 5 micrometers.
  • FIGS. 12 and 13 are diagrams showing simulation results of Examples 2A and 2B, respectively.
  • the maximum value of the electric field in the central trench 60a located at the end was 8.0 V / cm and 5.8 V / cm, respectively. Thereby, it was confirmed that the electric field concentrated in the center trench 60a located in an edge part is relieve
  • Example 2C-1 has the same conditions as Example 2 except that the number of outer peripheral trenches 10 is three.
  • Example 2C-2 has the same conditions as Example 2 except that the number of outer peripheral trenches 10 is five.
  • FIG. 14 and FIG. 15 are diagrams showing the simulation results of Examples 2C-1 and 2C-2, respectively. As shown in FIGS. 14 and 15, when a plurality of outer peripheral trenches 10 are provided, it has been confirmed that the electric field concentrates on the outer peripheral trench 10 located at the outermost periphery.
  • the electric field strength when a reverse voltage is applied between the anode electrode and the cathode electrode was simulated.
  • the width W4 of the outer periphery trench 10 was 10 ⁇ m
  • the mesa width W2 of the mesa region M2 was 2 ⁇ m.
  • the insulating layer 70 silicon oxide having a thickness of 300 nm was used, and the field plate length was 10 ⁇ m. The other points are the same conditions as the simulation model of the second embodiment.
  • FIG. 16 is a diagram showing a simulation result of Comparative Example 3.
  • the electric field was concentrated at the bottom of the central trench 60a located at the end, and the maximum value was 8.1 MV / cm.
  • FIG. 17 is a diagram showing a simulation result of Example 3. Even in the simulation model of Example 3, the electric field was concentrated at the bottom of the central trench 60a located at the end, but as a result of the electric field being dispersed by the outer trench 10 and the depletion layer extending therearound, the maximum value was 6.8MV. / Cm.
  • FIG. 18 is a graph showing the relationship between the width W4 of the outer periphery trench 10 and the electric field strength.
  • symbol E ⁇ b> 2 indicates the maximum electric field applied to the drift layer 30 near the central trench 60 a located at the end
  • symbol E ⁇ b> 1 indicates the maximum electric field applied to the drift layer 30 near the outer periphery trench 10.
  • the electric field strength was reduced as the width W4 of the outer periphery trench 10 was increased.
  • the width W4 of the outer peripheral trench 10 is less than 2 ⁇ m, the effect of reducing the electric field strength by increasing the width W4 is remarkable, and when the width W4 is 2 ⁇ m or more, the electric field strength by increasing the width W4 is increased. It can be seen that the relaxation effect becomes moderate, and when the width W4 is about 5 ⁇ m, the relaxation effect of the electric field strength by increasing the width W4 is almost saturated.
  • the width W4 of the outer peripheral trench 10 is preferably 2 ⁇ m or more, and more preferably 5 ⁇ m or more.
  • the electric field applied to the drift layer 30 near the central trench 60a located at the end is constant regardless of the width W4 of the outer trench 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供する。 【解決手段】酸化ガリウムからなる半導体基板２０と、半導体基板２０上に設けられた酸化ガリウムからなるドリフト層３０と、ドリフト層３０とショットキー接触するアノード電極４０と、半導体基板２０とオーミック接触するカソード電極５０とを備える。ドリフト層３０は、平面視でアノード電極４０を囲む外周トレンチ１０を有し、外周トレンチ１０は、ドリフト層３０とは逆導電型の半導体材料１１によって埋め込まれている。このように、ドリフト層３０とは逆導電型の半導体材料１１によって埋め込まれた外周トレンチ１０を設ければ、外周トレンチ１０の存在によって電界が分散される。これにより、アノード電極４０の角部における電界集中が緩和されることから、絶縁破壊が生じにくくなる。

Description

ショットキーバリアダイオード
　本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も７～８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１及び２に記載されている。
　特許文献２に記載されたショットキーバリアダイオードは、平面視でアノード電極と重なる位置に複数のトレンチを設け、トレンチの内壁を絶縁膜で覆った構造を有している。かかる構造により、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特開２０１７－０４５９６９号公報 特開２０１７－１９９８６９号公報
　しかしながら、特許文献１及び２に記載されたショットキーバリアダイオードは、アノード電極の端部に電界が集中するため、高電圧を印加するとこの部分において絶縁破壊を起こしてしまう。例えば、特許文献２に記載されたショットキーバリアダイオードにおいては、端部に位置するトレンチのエッジ部分に電界が集中する。
　したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードであって、電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供することを目的とする。
　本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極を囲む外周トレンチを有し、外周トレンチは、ドリフト層とは逆導電型の半導体材料によって埋め込まれていることを特徴とする。
　本発明によれば、ドリフト層に外周トレンチが設けられていることから、外周トレンチの存在によって電界が分散される。しかも、外周トレンチがドリフト層と逆導電型の半導体材料によって埋め込まれていることから、外周トレンチ内の半導体材料とドリフト層のポテンシャル差によって、外周トレンチの周囲に空乏層が広がる。これにより、アノード電極の角部における電界集中が緩和されることから、絶縁破壊が生じにくくなる。
　本発明において、ドリフト層は平面視でアノード電極と重なる位置に設けられた複数の中心トレンチをさらに有していても構わない。この場合、複数の中心トレンチの内壁は絶縁膜で覆われていても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
　本発明によるショットキーバリアダイオードは、ドリフト層上に設けられ、ドリフト層の一部を露出させる開口部を有する絶縁層をさらに備え、アノード電極は、開口部を介してドリフト層とショットキー接触するとともに、開口部の周縁に位置する絶縁層上に形成されていても構わない。これによれば、いわゆるフィールドプレート構造が得られることから、端部に位置する中心トレンチの底部に印加される電界をより緩和することが可能となる。
　本発明において、外周トレンチの幅は中心トレンチの幅よりも広くても構わないし、外周トレンチの深さは中心トレンチの深さよりも深くても構わないし、外周トレンチと外周トレンチに最も近い中心トレンチとの間のメサ幅は、複数の中心トレンチ間のメサ幅よりも小さくても構わない。これらの構成によれば、電界集中がより緩和されることから、絶縁破壊がよりいっそう生じにくくなる。
　このように、本発明によれば、電界集中による絶縁破壊が生じにくい酸化ガリウムを用いたショットキーバリアダイオードを提供することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す上面図である。 図２は、図１のＡ－Ａ線に沿った断面図である。 図３は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す断面図である。 図４は、本発明の第２の実施形態の第１の変形例によるショットキーバリアダイオード２００Ａの構成を示す断面図である。 図５は、本発明の第２の実施形態の第２の変形例によるショットキーバリアダイオード２００Ｂの構成を示す断面図である。 図６は、本発明の第２の実施形態の第３の変形例によるショットキーバリアダイオード２００Ｃの構成を示す断面図である。 図７は、本発明の第３の実施形態によるショットキーバリアダイオード３００の構成を示す断面図である。 図８は、比較例１のシミュレーション結果を示す図である。 図９は、実施例１のシミュレーション結果を示す図である。 図１０は、比較例２のシミュレーション結果を示す図である。 図１１は、実施例２のシミュレーション結果を示す図である。 図１２は、実施例２Ａのシミュレーション結果を示す図である。 図１３は、実施例２Ｂのシミュレーション結果を示す図である。 図１４は、実施例２Ｃ－１のシミュレーション結果を示す図である。 図１５は、実施例２Ｃ－２のシミュレーション結果を示す図である。 図１６は、比較例３のシミュレーション結果を示す図である。 図１７は、実施例３のシミュレーション結果を示す図である。 図１８は、トレンチ幅と電界強度との関係を示すグラフである。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す模式的な上面図である。また、図２は、図１のＡ－Ａ線に沿った模式的な断面図である。
　図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１００は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚み（Ｚ方向における高さ）は２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、Ｘ方向における幅及びＹ方向における幅を２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　さらに、ドリフト層３０には、平面視で（Ｚ方向から見て）アノード電極４０と重ならない位置であって、アノード電極４０を囲む位置に外周トレンチ１０が設けられている。外周トレンチ１０は、ドリフト層３０を上面３１側からエッチングすることによって形成することができる。
　外周トレンチ１０は、ドリフト層３０と逆導電型である半導体材料１１によって埋め込まれている。本実施形態においては、ドリフト層３０の導電型がｎ型であることから、外周トレンチ１０に埋め込まれた半導体材料１１の導電型はｐ型である。ｐ型の半導体材料としては、Ｓｉ，ＧａＡｓ，ＳｉＣ，Ｇｅ，ＺｎＳｅ，ＣｄＳ，ＩｎＰ，ＳｉＧｅなどの他、ＮｉＯ，Ｃｕ２Ｏ、Ａｇ２Ｏなどのｐ型酸化物半導体を挙げることができる。ｐ型酸化物半導体は酸化の問題がないという利点があり、中でも、ＮｉＯはｐ型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、ＮｉＯはバンドギャップが３．７ｅＶと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、ＮｉＯ（９９．９％）に対して０．２～１．０ｍｏｌ％程度のＬｉやＬａをドーパントとして添加しても構わない。アクセプタ濃度は５×１０１７ｃｍ－３以上であることが好ましく、製造安定性の面からは５×１０１８ｃｍ－３以上であることがより好ましい。これは、アクセプタ濃度が低いと外周トレンチ１０の内部が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が１×１０２２ｃｍ－３を超えると膜の特性が劣化する恐れがあるため、５×１０２１ｃｍ－３程度以下であることが好ましい。外周トレンチ１０に埋め込まれた半導体材料１１は、フローティング状態であっても構わない。
　ここで、半導体材料１１を構成するｐ型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、外周トレンチ１０にｐ型酸化物を埋め込んだ時点で、例えば体積比で５０％程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
　外周トレンチ１０は、アノード電極４０の端部に集中する電界を緩和するために設けられており、本実施形態においては外周トレンチ１０の内部が半導体材料１１によって埋め込まれていることから、半導体材料１１とドリフト層３０のポテンシャル差によって、外周トレンチ１０の周囲に空乏層が広がる。
　このように、本実施形態によるショットキーバリアダイオード１００は、ドリフト層３０に外周トレンチ１０が設けられており、外周トレンチ１０の内部がドリフト層３０と逆導電型の半導体材料１１によって埋め込まれていることから、アノード電極４０の端部に集中する電界が外周トレンチ１０及びその周囲に広がる空乏層によって緩和される。これにより、電界集中による絶縁破壊を防止することが可能となる。
＜第２の実施形態＞
　図３は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す模式的な断面図である。
　図３に示すように、第２の実施形態によるショットキーバリアダイオード２００においては、ドリフト層３０に複数の中心トレンチ６０が設けられている。中心トレンチ６０は、いずれも平面視でアノード電極４０と重なる位置に設けられており、その内壁はＨｆＯ２などからなる絶縁膜６１で覆われている。中心トレンチ６０の内部は、導電性材料によって埋め込まれている。中心トレンチ６０を埋め込む導電性材料は、アノード電極４０と同じ材料であっても構わないし、高濃度にドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属材料であっても構わない。本実施形態においては、ドリフト層３０に複数の中心トレンチ６０が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料を用いることができる。また、本実施形態においては、ドリフト層３０のドーパント濃度を５×１０１６ｃｍ－３程度に高めることができる。その他の構成は、第１の実施形態によるショットキーバリアダイオード１００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　ドリフト層３０のうち中心トレンチ６０間に位置する部分はメサ領域Ｍ１を構成する。メサ領域Ｍ１は、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
　このような構造を有するショットキーバリアダイオードにおいては、端部に位置する中心トレンチ６０ａの底部に電界が集中し、この部分が絶縁破壊しやすくなる。しかしながら、本実施形態によるショットキーバリアダイオード２００においては、複数の中心トレンチ６０を囲むよう、複数の中心トレンチ６０のさらに外周位置に外周トレンチ１０が設けられていることから、端部に位置する中心トレンチ６０ａの電界が緩和される。しかも、外周トレンチ１０の内部がドリフト層３０と逆導電型の半導体材料１１によって埋め込まれていることから、端部に位置する中心トレンチ６０ａの電界がより効果的に緩和される。
　図３に示すように、ドリフト層３０のうち、端部に位置する中心トレンチ６０ａと外周トレンチ１０の間に位置する部分は、メサ領域Ｍ２を構成する。上述したメサ領域Ｍ１のメサ幅Ｗ１とメサ領域Ｍ２のメサ幅Ｗ２の関係については特に限定されないが、
　　Ｗ１≧Ｗ２
であることが好ましく、
　　Ｗ１＞Ｗ２
であることがより好ましい。これは、オン抵抗を低減するためにはメサ領域Ｍ１のメサ幅Ｗ１をある程度確保する必要があるのに対し、メサ領域Ｍ２については、メサ幅Ｗ２が狭いほど電界を分散させる効果が高まるからである。但し、メサ領域Ｍ２のメサ幅Ｗ２の下限は、加工精度によって制限される。
　また、中心トレンチ６０の幅Ｗ３と外周トレンチ１０の幅Ｗ４の関係についても特に限定されないが、
　　Ｗ３≦Ｗ４
であることが好ましく、
　　Ｗ３＜Ｗ４
であることがより好ましい。これは、オン抵抗を低減するためには中心トレンチ６０の幅Ｗ３をある程度狭くする必要があるのに対し、外周トレンチ１０については、幅Ｗ４が大きいほど電界を分散させる効果が高まるからである。
　このように、本実施形態によるショットキーバリアダイオード２００は、第１の実施形態によるショットキーバリアダイオード１００による効果に加え、逆方向電圧が印加された場合のリーク電流を削減できるという効果を有する。また、本実施形態においては、外周トレンチ１０の深さＤ２と中心トレンチ６０の深さＤ１が同じであり、したがって、これらを同一工程にて形成することが可能である。
　但し、本発明において、外周トレンチ１０の深さＤ２と中心トレンチ６０の深さＤ１が同じである点は必須でない。したがって、図４に示す第１の変形例によるショットキーバリアダイオード２００Ａのように、外周トレンチ１０の深さＤ２が中心トレンチ６０の深さＤ１よりも浅くても構わないし、図５に示す第２の変形例によるショットキーバリアダイオード２００Ｂのように、外周トレンチ１０の深さＤ２が中心トレンチ６０の深さＤ１よりも深くても構わない。外周トレンチ１０の深さＤ２は、深くなるほど、端部に位置する中心トレンチ６０ａに集中する電界を緩和する効果が大きくなる。但し、外周トレンチ１０の深さＤ２が深すぎると、ドリフト層３０の残存膜厚が薄くなりすぎ、当該部分で破壊が生じやすくなる。この点を考慮すれば、ドリフト層３０の膜厚Ｔと外周トレンチ１０の深さＤ２の差（Ｔ－Ｄ２）は、２μｍ以上であることが好ましい。
　さらに、外周トレンチ１０の数についても特に限定されず、図６に示す第３の変形例によるショットキーバリアダイオード２００Ｃのように、複数の外周トレンチ１０を設けても構わない。複数の外周トレンチ１０を設けた場合、最も外周に位置する外周トレンチ１０に電界が集中する。また、端部に位置する中心トレンチ６０ａに集中する電界は、外周トレンチ１０の数が多くなるほど、より効果的に緩和される。
　本実施形態においては、中心トレンチ６０の内壁を絶縁膜６１で覆うとともに、中心トレンチ６０の内部をアノード電極４０と同じ材料で埋め込んでいるが、絶縁膜６１を用いることなく、逆導電型（本実施形態ではｐ型）の半導体材料で埋め込んでも構わない。
＜第３の実施形態＞
　図７は、本発明の第３の実施形態によるショットキーバリアダイオード３００の構成を示す模式的な断面図である。
　図７に示すように、第３の実施形態によるショットキーバリアダイオード３００は、ドリフト層３０上に絶縁層７０が設けられている点において、第２の実施形態によるショットキーバリアダイオード２００と相違する。その他の構成は、第２の実施形態によるショットキーバリアダイオード２００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　絶縁層７０は、酸化シリコンなどの絶縁材料からなり、ドリフト層３０の上面３１を覆うように形成されているともに、中心トレンチ６０を露出させる開口部７１を有している。そして、アノード電極４０は、一部が絶縁層７０上に形成されるとともに、残りの部分が開口部７１を介してドリフト層３０とショットキー接触している。これにより、いわゆるフィールドプレート構造が得られることから、端部に位置するトレンチ６０ａの底部に印加される電界をより緩和することが可能となる。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
　図１及び図２に示したショットキーバリアダイオード１００と同じ構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては１×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。外周トレンチ１０に埋め込んだ半導体材料１１としては、アクセプタ濃度が１×１０１９ｃｍ－３のＮｉＯを用いた。また、比較のため、実施例１のシミュレーションモデルから外周トレンチ１０及び半導体材料１１を削除した構造を有する比較例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。
　図８は、比較例１のシミュレーション結果を示す図である。比較例１のシミュレーションモデルにおいては、アノード電極４０の角部に電界が集中し、その最大値は２．８ＭＶ／ｃｍであった。
　図９は、実施例１のシミュレーション結果を示す図である。実施例１のシミュレーションモデルにおいてもアノード電極４０の角部に電界が集中したが、外周トレンチ１０及びその周囲に広がる空乏層によって電界が分散された結果、その最大値は０．４ＭＶ／ｃｍに低下した。
　図３に示したショットキーバリアダイオード２００と同じ構造を有する実施例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。ここで、中心トレンチ６０の深さＤ１及び幅Ｗ３はそれぞれ３μｍ及び１μｍとし、メサ領域Ｍ１のメサ幅Ｗ１は２μｍとし、中心トレンチ６０の内壁に形成される絶縁膜６１は、厚さ５０ｎｍのＨｆＯ２膜とした。一方、外周トレンチ１０の深さＤ２及び幅Ｗ４はそれぞれ３μｍ及び２μｍとし、メサ領域Ｍ２のメサ幅Ｗ２は２μｍとした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ－３とし、ドリフト層３０のドーパント濃度としては５×１０１６ｃｍ－３とした。ドリフト層３０の厚みは７μｍとした。その他の点は、実施例１のシミュレーションモデルと同じ条件である。
　また、比較のため、実施例２のシミュレーションモデルから外周トレンチ１０及び半導体材料１１を削除した構造を有する比較例２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。
　図１０は、比較例２のシミュレーション結果を示す図である。比較例２のシミュレーションモデルにおいては、端部に位置する中心トレンチ６０ａの底部に電界が集中し、その最大値は８．４ＭＶ／ｃｍであった。
　図１１は、実施例２のシミュレーション結果を示す図である。実施例２のシミュレーションモデルにおいても端部に位置する中心トレンチ６０ａの底部に電界が集中したが、外周トレンチ１０及びその周囲に広がる空乏層によって電界が分散された結果、その最大値は６．８ＭＶ／ｃｍに低下した。
　次に、図４に示したショットキーバリアダイオード２００Ａと同じ構造を有する実施例２Ａのシミュレーションモデルと、図５に示したショットキーバリアダイオード２００Ｂと同じ構造を有する実施例２Ｂのシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。実施例２Ａは、外周トレンチ１０の深さＤ２が１μｍである以外、実施例２と条件は同じである。また、実施例２Ｂは、外周トレンチ１０の深さＤ２が５μｍである以外、実施例２と条件は同じである。
　図１２及び図１３は、それぞれ実施例２Ａ及び２Ｂのシミュレーション結果を示す図である。実施例２Ａ及び２Ｂのシミュレーションモデルにおいては、端部に位置する中心トレンチ６０ａにおける電界の最大値は、それぞれ８．０Ｖ／ｃｍ及び５．８Ｖ／ｃｍであった。これにより、外周トレンチ１０の深さＤ２が深いほど、端部に位置する中心トレンチ６０ａに集中する電界がより緩和されることが確認された。
　さらに、図６に示したショットキーバリアダイオード２００Ｃのように、複数の外周トレンチ１０を備える実施例２Ｃ－１，２Ｃ－２のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。実施例２Ｃ－１は、外周トレンチ１０の数が３つである点以外、実施例２と条件は同じである。また、実施例２Ｃ－２は、外周トレンチ１０の数が５つである点以外、実施例２と条件は同じである。
　図１４及び図１５は、それぞれ実施例２Ｃ－１及び２Ｃ－２のシミュレーション結果を示す図である。図１４及び図１５に示すように、複数の外周トレンチ１０を設けた場合、最も外周に位置する外周トレンチ１０に電界が集中することが確認された。
　図７に示したショットキーバリアダイオード３００と同じ構造を有する実施例３のシミュレーションモデルを想定し、アノード電極とカソード電極の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。ここで、外周トレンチ１０の幅Ｗ４は１０μｍとし、メサ領域Ｍ２のメサ幅Ｗ２は２μｍとした。絶縁層７０としては厚さ３００ｎｍの酸化シリコンを用い、フィールドプレート長を１０μｍとした。その他の点は、実施例２のシミュレーションモデルと同じ条件である。
　また、比較のため、実施例３のシミュレーションモデルから外周トレンチ１０及び半導体材料１１を削除した構造を有する比較例３のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。
　図１６は、比較例３のシミュレーション結果を示す図である。比較例３のシミュレーションモデルにおいては、端部に位置する中心トレンチ６０ａの底部に電界が集中し、その最大値は８．１ＭＶ／ｃｍであった。
　図１７は、実施例３のシミュレーション結果を示す図である。実施例３のシミュレーションモデルにおいても端部に位置する中心トレンチ６０ａの底部に電界が集中したが、外周トレンチ１０及びその周囲に広がる空乏層によって電界が分散された結果、その最大値は６．８ＭＶ／ｃｍに低下した。
　図１８は、外周トレンチ１０の幅Ｗ４と電界強度との関係を示すグラフである。図１８において、符号Ｅ２は端部に位置する中心トレンチ６０ａの近傍のドリフト層３０にかかる最大電界を示し、符号Ｅ１は外周トレンチ１０の近傍のドリフト層３０にかかる最大電界を示している。
　図１８に示すように、外周トレンチ１０の近傍のドリフト層３０にかかる電界に関しては、外周トレンチ１０の幅Ｗ４が広いほど電界強度が緩和された。具体的には、外周トレンチ１０の幅Ｗ４が２μｍ未満の領域では、幅Ｗ４を広げることによる電界強度の緩和効果が顕著であり、幅Ｗ４が２μｍ以上になると幅Ｗ４を広げることによる電界強度の緩和効果が緩やかとなり、幅Ｗ４が５μｍ程度になると幅Ｗ４を広げることによる電界強度の緩和効果はほぼ飽和することが分かる。この点を考慮すれば、外周トレンチ１０の幅Ｗ４は、２μｍ以上とすることが好ましく、５μｍ以上とすることがより好ましいと言える。これに対し、端部に位置する中心トレンチ６０ａの近傍のドリフト層３０にかかる電界に関しては、外周トレンチ１０の幅Ｗ４に関わらず一定であった。
１０　　外周トレンチ
１１　　半導体材料
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　ドリフト層の上面
４０　　アノード電極
５０　　カソード電極
６０　　中心トレンチ
６０ａ　　端部に位置する中心トレンチ
６１　　絶縁膜
７０　　絶縁層
７１　　開口部
１００，２００，３００　　ショットキーバリアダイオード
Ｍ１，Ｍ２　　メサ領域

Claims (7)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層とショットキー接触するアノード電極と、
    　前記半導体基板とオーミック接触するカソード電極と、を備え、
    　前記ドリフト層は、平面視で前記アノード電極を囲む外周トレンチを有し、
    　前記外周トレンチは、前記ドリフト層とは逆導電型の半導体材料によって埋め込まれていることを特徴とするショットキーバリアダイオード。
  2. 　前記ドリフト層は、平面視で前記アノード電極と重なる位置に設けられた複数の中心トレンチをさらに有することを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 　前記複数の中心トレンチの内壁は絶縁膜で覆われていることを特徴とする請求項２に記載のショットキーバリアダイオード。
  4. 　前記ドリフト層上に設けられ、前記ドリフト層の一部を露出させる開口部を有する絶縁層をさらに備え、
    　前記アノード電極は、前記開口部を介して前記ドリフト層とショットキー接触するとともに、前記開口部の周縁に位置する前記絶縁層上に形成されていることを特徴とする請求項２又は３に記載のショットキーバリアダイオード。
  5. 　前記外周トレンチの幅は、前記中心トレンチの幅よりも広いことを特徴とする請求項２乃至４のいずれか一項に記載のショットキーバリアダイオード。
  6. 　前記外周トレンチと前記外周トレンチに最も近い前記中心トレンチとの間のメサ幅は、前記複数の中心トレンチ間のメサ幅よりも小さいことを特徴とする請求項２乃至５のいずれか一項に記載のショットキーバリアダイオード。
  7. 　前記逆導電型の半導体材料は、酸化物半導体であることを特徴とする請求項１乃至６のいずれか一項に記載のショットキーバリアダイオード。
PCT/JP2019/009676 2018-03-30 2019-03-11 ショットキーバリアダイオード WO2019188188A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/041,127 US11469334B2 (en) 2018-03-30 2019-03-11 Schottky barrier diode
EP19775799.0A EP3780119A4 (en) 2018-03-30 2019-03-11 SCHOTTKY BARRIER DIODE
CN201980024311.2A CN112005384B (zh) 2018-03-30 2019-03-11 肖特基势垒二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018067392A JP7165322B2 (ja) 2018-03-30 2018-03-30 ショットキーバリアダイオード
JP2018-067392 2018-03-30

Publications (1)

Publication Number Publication Date
WO2019188188A1 true WO2019188188A1 (ja) 2019-10-03

Family

ID=68058909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/009676 WO2019188188A1 (ja) 2018-03-30 2019-03-11 ショットキーバリアダイオード

Country Status (6)

Country Link
US (1) US11469334B2 (ja)
EP (1) EP3780119A4 (ja)
JP (1) JP7165322B2 (ja)
CN (1) CN112005384B (ja)
TW (1) TWI798402B (ja)
WO (1) WO2019188188A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020085094A1 (ja) * 2018-10-23 2020-04-30 Tdk株式会社 ショットキーバリアダイオード
WO2020085095A1 (ja) * 2018-10-23 2020-04-30 Tdk株式会社 ショットキーバリアダイオード

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7353957B2 (ja) * 2019-12-13 2023-10-02 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
US20230096863A1 (en) * 2020-03-03 2023-03-30 Rohm Co., Ltd. Semiconductor device, semiconductor package comprising same, and method for producing semiconductor device
WO2022009970A1 (ja) * 2020-07-10 2022-01-13 株式会社Flosfia 電力変換回路および電力変換システム
JP2022129918A (ja) * 2021-02-25 2022-09-06 Tdk株式会社 ショットキーバリアダイオード
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード
WO2024029001A1 (ja) * 2022-08-03 2024-02-08 三菱電機株式会社 半導体装置、および、半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
US20150333133A1 (en) * 2014-05-14 2015-11-19 Nxp B.V. Semiconductive device and associated method of manufacture
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914785B2 (ja) 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
JP2005191227A (ja) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
US8372738B2 (en) 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
TWI497602B (zh) * 2011-02-15 2015-08-21 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
CN110828551A (zh) * 2014-07-22 2020-02-21 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP6545047B2 (ja) * 2015-09-02 2019-07-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN106887470B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device
JP6484304B2 (ja) * 2017-08-09 2019-03-13 ローム株式会社 ショットキバリアダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
US20150333133A1 (en) * 2014-05-14 2015-11-19 Nxp B.V. Semiconductive device and associated method of manufacture
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP2017199869A (ja) 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3780119A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020085094A1 (ja) * 2018-10-23 2020-04-30 Tdk株式会社 ショットキーバリアダイオード
WO2020085095A1 (ja) * 2018-10-23 2020-04-30 Tdk株式会社 ショットキーバリアダイオード
JP2020068260A (ja) * 2018-10-23 2020-04-30 Tdk株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
TWI798402B (zh) 2023-04-11
JP7165322B2 (ja) 2022-11-04
CN112005384A (zh) 2020-11-27
EP3780119A1 (en) 2021-02-17
US11469334B2 (en) 2022-10-11
EP3780119A4 (en) 2021-12-22
JP2019179815A (ja) 2019-10-17
TW201942976A (zh) 2019-11-01
CN112005384B (zh) 2024-02-23
US20210119062A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
WO2019188188A1 (ja) ショットキーバリアダイオード
US11626522B2 (en) Schottky barrier diode
JP6966740B2 (ja) ショットキーバリアダイオード
US11699766B2 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
WO2024190023A1 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19775799

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2019775799

Country of ref document: EP