WO2020074534A2 - Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators - Google Patents

Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators Download PDF

Info

Publication number
WO2020074534A2
WO2020074534A2 PCT/EP2019/077253 EP2019077253W WO2020074534A2 WO 2020074534 A2 WO2020074534 A2 WO 2020074534A2 EP 2019077253 W EP2019077253 W EP 2019077253W WO 2020074534 A2 WO2020074534 A2 WO 2020074534A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
dielectric
dielectric layer
layers
integrated capacitor
Prior art date
Application number
PCT/EP2019/077253
Other languages
English (en)
French (fr)
Other versions
WO2020074534A3 (de
Inventor
Norman Böttcher
Tobias Erlbacher
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to EP19786544.7A priority Critical patent/EP3864713A2/de
Priority to JP2021519598A priority patent/JP7208373B2/ja
Publication of WO2020074534A2 publication Critical patent/WO2020074534A2/de
Publication of WO2020074534A3 publication Critical patent/WO2020074534A3/de
Priority to US17/223,799 priority patent/US11742435B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors

Definitions

  • Exemplary embodiments according to the invention relate to an integrated capacitor and a method for producing an integrated capacitor.
  • Si x N y non-stoichiometric silicon nitride with increased silicon content
  • an integrated capacitor has a first electrode structure, a second electrode structure and an intermediate dielectric layer structure.
  • the dielectric layer structure has e.g. B. on a layer combination with a Si0 2 layer, an Si 3 N 4 layer and a Si x N y layer and the Si x N y layer can have a non-stoichiometric silicon nitride material with an increased silicon content.
  • the dielectric layer structure thus comprises e.g. B. at least three layers, which are arranged parallel to the first electrode structure and the second electrode structure.
  • Non-stoichiometric silicon nitride also called stress-free silicon nitride Si x N y
  • the share of Silicon is e.g. B. higher in relation to nitrogen in non-stoichiometric silicon nitride, which is why it also bears the nickname silicon-rich silicon nitride.
  • the integrated capacitor it can be, for. B. can be a planar plate capacitor or a trench capacitor, wherein very thick layers can be realized by the trench capacitor.
  • This exemplary embodiment of the integrated capacitor is based on the knowledge that very large layer thicknesses can be achieved with non-stoichiometric silicon nitride, since intrinsic stresses in the Si x N y layer compared to intrinsic stresses in the Si 3 N 4 layer (ie stoichiometric silicon nitride) are lower.
  • the layer thickness is defined, for example, as an extension of the Si0 2 layer, the Si 3 N 4 layer and / or the Si x N y layer perpendicular to the parallel contact areas between the individual layers of the dielectric layer structure.
  • the interaction of the Si 3 N 4 layer and the Si x N y layer in the dielectric layer structure is used.
  • a high permittivity of stoichiometric silicon nitride SS 3 N 4 large layer thicknesses and thus a higher dielectric strength of the integrated capacitor can be achieved with a simultaneously higher capacitance compared to capacitors with only silicon dioxide in the dielectric.
  • mechanical stresses that scale with the layer thickness can arise in the production of semiconductor components with stoichiometric silicon nitride SS 3 N, such as the integrated capacitor.
  • z. B. low-stress silicon nitride, ie the Si x N y layer integrated in the dielectric layer structure (z. B. dielectric multilayer stack).
  • the dielectric layer structure has an SiO 2 layer which, according to an exemplary embodiment, can be arranged in the dielectric layer structure in such a way that delamination of the dielectric layer structure from the first electrode structure is at least partially or completely avoided.
  • Si0 2 has very low interface states on silicon and a high electrical load capacity. It should be noted here that the avoidance of delamination is at least partially achieved by using the Si0 2 layer is effected, since this can compensate for stresses caused by nitride layers, but in addition the other layers of the dielectric layer structure also have an influence on the delamination and thus improve the integrated capacitor. Since in a boundary area between the silicon substrate, the z. B.
  • silicon nitride may have the first electrode structure and / or the second electrode structure, and silicon nitride has a density of surface states, according to one embodiment, silicon nitride is used as a dielectric in combination with silicon dioxide as a dielectric separating layer to the silicon substrate.
  • a monolithically integrated capacitor with high dielectric strength and / or high capacitance density can be realized through a combined use of Si 3 N 4 and Si x N y .
  • the advantage arises from a reduction in mechanical stress with a low leakage current through the dielectric layer structure. This enables the realization of less expensive silicon capacitors with significantly increased dielectric strength.
  • the first electrode structure has a semiconductor substrate provided with a trench structure.
  • the electrode structure has e.g. B. rectangular or rounded recesses to which z. B. the dielectric layer structure is arranged. Rectangular or rounded recesses mean z. B. rectangular within a sectional view through the integrated capacitor, the sectional view being arranged parallel to the layer thickness of the layers of the dielectric layer structure.
  • the first electrode structure has e.g. B. cylindrical and / or cuboidal recesses.
  • the trench structure is e.g. B. arranged facing the second electrode structure.
  • the trench structure of the first electrode structure can have recesses or openings which face the second electrode structure and are arranged hexagonally, as a result of which the capacitance value of the integrated capacitor can be increased further.
  • the first electrode structure forms a rear side electrode which is arranged on a rear side contact; and the second electrode structure is a front side electrode arranged on a front side contact.
  • a ratio of silicon and nitrogen in the Si x N y layer is between 0.8 and 1 (e.g. 0.8ix / y ⁇ 1). It should be noted here that the Si x N y - Layer is non-stoichiometric silicon nitride, in which the proportion of silicon in relation to nitrogen can be higher than that of stoichiometric silicon nitride Si 3 N 4 .
  • the ratio of silicon and nitrogen of the Si 3 N 4 layer is 0.75
  • the ratio of silicon and nitrogen of the Si x N y layer should e.g. B. between 0.76 and 1, 5 or between 0.8 and 1.
  • This optimized ratio between silicon and nitrogen in the Si x N y layer reduces bending of the integrated con- densators and delamination of the Dielektrikum fürtechnik of the first and / or second electrode structure. Furthermore, the breakdown voltage of the integrated capacitor is increased by the optimized ratio.
  • the dielectric layer structure has a higher proportion of Si 3 N 4 ! VIateriais than material deviating therefrom. So the dielectric layer structure z. B. more or thicker Si 3 N 4 layers than Si0 2 layers and / or Si x N y layers.
  • This optimized combination of Si 3 N 4 and Si x N y thus advantageously combines the advantages of a low leakage current (of Si 3 N 4 ) and a reduced mechanical stress (due to Si x N y ).
  • it is sufficient to replace a smaller percentage than expected from stress-free nitride Si x N y , since mechanical stress in the dielectric layer structure does not correspond to the sum of the individual mechanical stresses of the individual layers.
  • a thickness of the Si 3 N 4 layer d si3N4 is formed in a ratio n to one to a thickness of the Si x N y layer d si x N y, where n is between 1.5 and 2.5.
  • n is between 1.5 and 2.5.
  • the expansion of the Si 3 N 4 layer, perpendicular to adjacent surfaces of the layers of the dielectric layer structure, and the expansion of the Si x N y layer, perpendicular to adjacent surfaces of the layers of the dielectric layer structure, are here and in the following, for. B. by a thickness of the respective layer.
  • the thickness can be e.g. B. the smallest dimension of three dimensions in the three spatial directions for Act Si 3 N 4 layer and / or the Si x N y layer.
  • This definition can also be applied to thicknesses of other layers of the integrated capacitor described herein, such as e.g. B. on a Si0 2 layer, a substrate, an electrode structure (z. B. front electrode, back electrode), etc.
  • n ⁇ 2 which means that the expansion of the Si x N y layer d sixNy makes up a maximum of 33% of the total thickness of the dielectric layer structure , as a result of which possible leakage currents can be minimized.
  • the Si 3 N layer can have at least two Si 3 N underlayers, which are separated from one another within the dielectric layer structure, such as, for. B. can be arranged on opposite sides of the SixNy layer.
  • a first Si 3 N underlayer can have a first extent perpendicular to adjoining surfaces of the dielectric layer structure and a second Si 3 N 4 underlayer can have a second extent perpendicular to adjoining surfaces of the layers of the dielectric layer structure.
  • the extent of the Si 3 N layer can thus represent a sum of the first extent and the second extent.
  • a thickness of the Si 3 N 4 layer to a thickness of the Si x N y layer is formed in a ratio n to one, where n is between 2 and 2.5, between 2 and 9, between 2 and 15 or between 2 and 32 lies.
  • the expansion of the Si 3 N 4 layer can be a sum of the expansion z. B. all Si 3 N 4 sublayers, perpendicular to adjacent surfaces of the layers of the dielectric layer structure.
  • the Si x N y layer can have a plurality of Si x N y sublayers, and thus the extent of the Si x N y layer can represent a sum of the extent of all SixNy sublayers, perpendicular to adjacent surfaces of the layers of the dielectric layer structure.
  • the ratio reflects the ratio between a sum of all extents of Si 3 N 4 underlayers to extents of all Si x N y underlayers.
  • the Si x N y layer is arranged separately from or not directly on the Si0 2 layer.
  • the Si 3 N 4 layer can be arranged between the Si x N y layer and the SiO 2 layer. If the Si x N y layer is arranged directly on the Si0 2 layer, high intrinsic stresses can occur in the dielectric layer structure, which lead to delamination of the layers.
  • the SixNy layer is arranged separately from or not directly on the Si0 2 layer, a boundary layer between the Si0 2 layer and the Si x N y layer cannot or only partially absorb the stress, so that a Delamination of the layers can be reduced or prevented.
  • Si x N y layers can also be used to achieve a sufficient reduction in stress in order to simultaneously achieve the lowest possible leakage current. May approximate, for example according to one execution, for example, a layer stack of Si 3 N 4 700nm, 200nm and 700nm Si x N y Si x N y may be used. It should be noted here that it can be advantageous if the expansion of the Si x N y layer is significantly less than an expansion of the Si 3 N 4 layers perpendicular to adjacent surfaces of the layers of the dielectric layer structure. Without the Si x N y layer, the production of such thick Si 3 N 4 layers with surface enlargements by hole structures of a factor of 5-15 cannot succeed. It should also be noted that the extent of the Si x N y layer can represent a sum of all the extents of all Si x N y layers (these can also be referred to as Si x N y underlayers).
  • the thickness of the Si x N y layer d sixNy corresponds to at most 33% of the total thickness of all Si x N y layers and Si 3 N 4 layers.
  • the extent of the Si x N y layer corresponds to d si N , perpendicular to adjacent ones
  • Si x N y layer Areas of the layers of the dielectric layer structure, at most 33% of the total expansion of all Si x N y layers and Si 3 N layers, perpendicular to adjacent areas of the layers of the dielectric layer structure.
  • the effect of the Si x N y layer lies in minimizing the influence of mechanical stress (disc bending, delamination, crack formation), whereby the electrical properties (withstand voltage, leakage current, capacitance) are only slightly influenced in comparison to thick layers.
  • the extent of the Si x N y layer d sixNy , perpendicular to adjacent surfaces of the layers of the dielectric layer structure can be at most 1/4, 1/5 or 1/6 of the total extent of all Si x N y layers and Si 3 N layers , perpendicular to adjacent surfaces of the layers correspond to the dielectric layer structure.
  • a thickness of the Si x N y layer corresponds to at most 50% of a total thickness of all Si 3 N 4 layers.
  • an expansion of the Si x N y layer, perpendicular to adjacent surfaces of the layers of the dielectric layer structure, corresponds to at most 50% of a total extent of all Si 3 N layers, perpendicular to adjacent surfaces of the layers of the dielectric layer structure.
  • z. B. d sixNy Q, 5-d si3Ni the thickness of the Si x N y layer may correspond to a lower limit of 1%, 3%, 6%, 8% or 10% of the total extent of all Si 3 N 4 layers.
  • This proportion of stress-free nitride is optimized so that the integrated capacitor withstands high field strengths, has low leakage currents and has high voltage insulation. Leakage currents in particular can be minimized in this way, since a 100% Si x N y layer would lead to very high leakage currents.
  • the dielectric layer structure of the integrated capacitor has a thickness of at least 1200 nm and a dielectric strength of at least 900 V.
  • the dielectric layer structure of the integrated capacitor has an extent, perpendicular to adjoining surfaces of the layers of the dielectric layer structure, of at least 1200 nm, as a result of which the integrated capacitor is designed to be operated at a voltage of at least 900 V. This ensures high dielectric strength. It is e.g. B. permanently prevents that at voltages of at least 900 V, the dielectric layer structure between a front side electrode and a rear side electrode is "struck through".
  • the leakage current remains at at least 900 V below a current density of IOmL / cm 2 (or alternatively below a current density of 11 mA / cm 2 , 9pA / cm 2 or 8pA / cm 2 ).
  • Effective oxide thicknesses are given in Table 1.
  • a minimum effective thickness of 1330 nm for the voltage class of 900 V can mean that the dielectric layer structure has a total thickness of 350 nm of SiO 2 layers and a total thickness of 1500 nm of Si 3 N 4 layers.
  • Typical physical layer thicknesses are at 50V 90nm, at 200V 520nm, at 600V 1300nm and at 900V 1850nm. However, this then also depends heavily on the Si0 2 to SiN ratio of the layer thicknesses.
  • the Si x N y layer has a thickness in a range from 50 nm to 2000 nm, 50 nm to 1000 nm, 50 nm to 500 nm or 100 nm to 1000 nm.
  • a method for producing an integrated capacitor has the step of producing a dielectric layer structure in a trench structure of a semiconductor substrate.
  • the dielectric layer structure has e.g. B. a plurality or a combination of adjacent dielectric layers, at least one of the dielectric layers having Si0 2 material, at least one of the dielectric layers having Si 3 N 4 material, and at least one of the dielectric layers having SS x N y material.
  • the Si x N y material has e.g. B. non-stoichiometric silicon nitride with increased silicon content.
  • the dielectric layer structure has a plurality or a combination of a dielectric layer which has Si0 2 material, a dielectric layer which has Si 3 N 4 material, and a dielectric layer which has Si x N y material.
  • a ratio of silicon and nitrogen in the dielectric layer which has Si x N y material is between 0.8 and 1 (for example 0.8 ⁇ x / y ⁇ 1).
  • the dielectric layer structure has a higher proportion of the Si 3 N 4 material than material deviating therefrom. So the dielectric layer structure z. B. more or thicker dielectric layers that have Si 3 N 4 material than dielectric layers that have Si0 2 material, and / or dielectric layers that have Si x N y material.
  • an expansion d siaN4 of the dielectric layer which has Si 3 N material, is perpendicular to adjacent surfaces of the layers of the dielectric layer structure
  • an expansion d sixNy of the dielectric layer which has Si x N y material, is perpendicular to adjacent surfaces of the Layers of the dielectric layer structure, formed in a ratio n to one, where n is between 1, 5 and 2.5.
  • the dielectric layer which has Si x N y material, is not arranged directly on the Si0 2 layer.
  • methods can be formed in accordance with one of the exemplary embodiments described above.
  • a device can be formed in accordance with one of the exemplary embodiments described above.
  • a manufacturing method can be formed according to one of the exemplary embodiments described above.
  • Figure 1 is a schematic representation of an integrated capacitor, according to an embodiment of the present invention.
  • FIG. 2a shows a schematic illustration of an integrated capacitor with a planar dielectric layer structure which, according to an exemplary embodiment of the present invention, has four layers;
  • Fig. 2b is a schematic representation of an integrated capacitor with a
  • Dielectric layer structure which according to an exemplary embodiment of the present invention has four layers and a trench structure;
  • FIG. 3 shows a schematic illustration of an integrated capacitor which is designed as a trench capacitor in accordance with an exemplary embodiment of the present invention
  • FIG. 4a shows a picture on the scanning electron microscope of a first electrode structure, which has a semiconductor substrate provided with a trench structure, according to an exemplary embodiment of the present invention
  • FIG. 4b shows a picture on the scanning electron microscope of a cross section of an integrated capacitor as a trench capacitor, according to an embodiment of the present invention
  • 5a shows a schematic illustration of a plan view of a trench structure of a semiconductor substrate of a first electrode structure of an integrated capacitor, according to an exemplary embodiment of the present invention
  • 5b shows a schematic illustration of a cross section through a hole structure of a trench structure of a semiconductor substrate and an electrode structure of an integrated capacitor, according to an exemplary embodiment of the present invention
  • 5c shows a schematic equivalent circuit diagram of an integrated capacitor according to an exemplary embodiment of the present invention.
  • 6a shows a diagram of a bending of silicon semiconductor wafers with different hole geometries during the deposition of individual dielectric layers, according to an exemplary embodiment of the present invention
  • FIG. 6b shows a table of the dielectric layer structures, the bending of the silicon semiconductor wafer via the individual deposition processes of the dielectric layer structure in FIG. 6a is shown, according to an exemplary embodiment of the present invention
  • Fig. 7 is a diagram of a capacitance-voltage characteristic of an integrated circuit
  • FIG. 8a shows a diagram of current-voltage characteristic curves of a plurality of integrated capacitors, according to an exemplary embodiment of the present invention, in comparison with a capacitor with a dielectric made of silicon dioxide and exclusively silicon-rich nitride;
  • FIG. 8b shows a table of the dielectric layer structures, of the integrated capacitors, the current-voltage characteristic of which is shown in FIG. 8a, according to an exemplary embodiment of the present invention.
  • FIG. 9 is a block diagram and schematic representation of a sequence of steps for producing an integrated capacitor, according to an exemplary embodiment of the present invention.
  • FIG. 1 shows an exemplary embodiment of an integrated capacitor 100, which has a first electrode structure 110 and a second electrode structure 120. Furthermore, the integrated capacitor 100 has a dielectric layer structure 130 which is arranged between the first electrode structure 110 and the second electrode structure 120.
  • the dielectric layer structure 130 has a layer combination with an Si0 2 layer 132, an Si 3 N 4 layer 134 and an Si x N y layer 136.
  • the SS x N y layer 136 has a non-stoichiometric silicon nitride material with increased silicon content. According to one exemplary embodiment, the silicon content of the Si x N y layer 136 is increased in comparison to the silicon content of the Si 3 N 4 layer 134.
  • the first electrode structure 110 can have a semiconductor substrate.
  • the semiconductor substrate can have p-doped silicon material.
  • the doping of the silicon substrate contributes to a targeted increase in the conductivity.
  • the semiconductor substrate is doped with boron (B), an element of the third main group of the periodic table.
  • the second electrode structure 120 polycrystalline silicon material (polysilicon). It is e.g. B. a highly n-doped polycrystalline silicon. Like the doping of the silicon substrate of the first electrode structure 110, this serves the goal of increasing the conductivity of the high-resistance silicon. For doping, for example, phosphorus and argon, which are elements of the fifth main group of the periodic table, are used.
  • the first electrode structure 110 forms a rear side electrode, which is arranged on a rear side contact
  • the second electrode structure 120 forms a front side electrode, which is arranged on a front side contact.
  • the essence of this invention lies in the use of a dielectric layer stack, ie the dielectric layer structure 130, consisting of a layer combination with a Si0 2 layer 132, a Si 3 N 4 layer 134 and a Si x N y layer 136.
  • the number and order of the partial layers 132 to 136, their layer thickness and the quantitative ratio between silicon and nitrogen (x: y ) in Si x N y have a decisive influence on the manufacturability (in particular reduction of semiconductor wafer bending and delamination) and the electrical properties (in particular increase in breakdown voltage and capacitance density) of the integrated capacitor 100.
  • the SiiSciumdioxid-Si0 2 layer 132 has the advantages of simple manufacture and good insulation properties.
  • the SiO 2 layer 132 is used as a dielectric layer at an interface to the first electrode structure 110, for example due to lower interface states in the dielectric layer structure 130.
  • the silicon dioxide layer 132 is, according to one exemplary embodiment, between the first electrode structure 110 and a silicon nitride layer, such as, for. B. the Si 3 N 4 layer 134 or the Si x N y layer 136 arranged.
  • the Si 3 N 4 layer 134 has stoichiometric silicon nitride Si 3 N with a permittivity of 7.5, as a result of which higher layer thicknesses and thus a higher dielectric strength of the integrated capacitor 100 can be achieved with a simultaneously higher capacitance compared to only silicon dioxide in the dielectric.
  • the stoichiometric ratio of the elements silicon (Si) and nitrogen (N) is three to four.
  • mechanical stresses which scale with the layer thickness occur in the production of semiconductor components with stoichiometric silicon nitride.
  • low-stress silicon nitride Si x N y is integrated into the dielectric layer structure 130.
  • the stress resistance of the integrated capacitor 100 is increased with the aid of the low-stress silicon nitride, since the increase in the thickness of the dielectric leads to the shifting of the dielectric breakdown toward higher voltages.
  • the Si x N y layer 136 has non-stoichiometric silicon nitride material, also called low-stress silicon nitride Si x N y .
  • the non-stoichiometric silicon nitride is composed of a changed ratio of silicon and nitrogen compared to the Si 3 N material. With low-stress silicon nitride, thicker layers can be realized. be because the intrinsic stresses of the layer are lower compared to intrinsic stresses in the stoichiometric silicon nitride.
  • a mechanical stressing of the complete dielectric layer structure 130 is less than a sum of the individual stresses of the individual layers of the dielectric layer structure 130.
  • the disadvantage of the low-stress silicon nitride Si x N y is that its defect density is higher than that of stoichiometric nitride Si 3 N 4 . Due to the higher defect density in the SixNy layer 136, the use of an Si 3 N 4 layer 134 is in contact with the upper electrode; ie the second electrode structure 120, or combinations with thin Si x N y layer 136 in contact with the second electrode structure 120, which have a low leakage current. However, it should be borne in mind that a thicker Si x N y layer 136 e.g. B. leads to a higher leakage current.
  • Si 3 N 4 134 and Si x N y 136 thus allows the advantages of the low leakage current (of Si 3 N 4 layer 134) and the reduced mechanical stress (due to Si x N y layer 136) ) unite.
  • the mechanical stress in the entire layer stack ie in the entire dielectric layer structure 130, does not correspond to the sum of the individual mechanical stresses.
  • the Si x N y layer 136 is arranged separately from or not directly on the SiO 2 layer in order to at least partially avoid delamination of the layers.
  • this also depends on the total thickness of the dielectric layer structure 130 to be realized.
  • B. with a 1000 nm thick Si 3 N layer 134 on a 500 nm thick Si x N y layer 136 is problematic. All thicknesses of layers given herein can be understood as target data. ACTUAL data can deviate from these TARGET data. For example, manufacturing or design-related te deviations of up to 10%, up to 5% or up to 2% of the target data occur.
  • the dielectric layer structure 130 has a higher proportion of an Si 3 N 4 material than the material deviating therefrom.
  • the beispiels- Dielektrikum fürtechnik 130 have more Si 3 N 4 layers 134 and Si0 2 - layer 132 and Si x N y layers 136.
  • the Si 3 N 4 layer 134 thicker Removing be designed as the Si0 2 layer 132 and / or the Si x N y layer 136, with the same extent of the adjoining surfaces of the individual layers.
  • an extent d si3 4 131 2 of the Si 3 N 4 layer 134, perpendicular to adjacent surfaces of the layers of the dielectric layer structure 130, is perpendicular to an extent d sixNy 131 n of the Si x N y layer 136 to adjacent surfaces of the layers of the dielectric layer structure 130, in a ratio N: 1, wherein N is between 1.5 and 2.5.
  • the expansion 131 i to 131 3 perpendicular to adjoining surfaces of the layers of the dielectric layer structure is, for example, the thickness of the individual layers 132 to 136.
  • the thickness 131 2 is the Si 3 N 4 Layer 134 twice the thickness 1311 of the Si x Ny layer 136 or, if the integrated capacitor 100 has a dielectric layer structure 130 with more than the three layers 132 to 136, then a total thickness of all Si 3 N 4 layers 134 be twice the total thickness of all Si x N y layers 136.
  • the surface area can be increased by the first electrode structure 110 having a semiconductor substrate provided with a trench structure.
  • the advantage of the implementation according to the invention is the implementation of monolithically integrated capacitors 100
  • the layer thickness d si N is
  • a minimum layer thickness d sixNy of the Si x N y layer can correspond to a lower limit of the producibility.
  • the following relationship can apply to the layer thickness ratio : 0.03 d Si3Ni ⁇ d sixNy ⁇ 0.5 ⁇ d Si3Ni
  • a surface structure for increasing the surface and the structure of the dielectric layer stack (number and thickness of the partial layers) can be determined by means of a cross-sectional analysis using a scanning electron microscope. For the analysis of the quantitative ratio of silicon and nitrogen and ultimately the order of the sub-layers are
  • the silicon capacitor described is excellently suited as a backup capacitor or damping element for voltage peaks or high-frequency oscillations (RC snubbers) in switching applications with very short switching times.
  • the integrated capacitor 100 can be operated with operating voltages up to 900 V or up to 1200 V by combining the Si 3 N 4 layer 134 and the Si x N y layer 136.
  • FIGS. 2a and 2b each show a schematic illustration of an integrated capacitor 100 according to the invention in accordance with an exemplary embodiment of the present invention.
  • the integrated capacitor 100 in FIGS. 2a and 2b can have the same features and functionalities as the integrated capacitor 100 from FIG. 1, the integrated capacitor 100 from FIGS. 2a and 2b therefore differing from the integrated capacitor from FIG 1 distinguishes that the dielectric layer structure 130 has three instead of two silicon nitride layers 133T to 133 3 in addition to the SiO 2 layer 132.
  • the alternative dielectric layer structure 130 is arranged between the first electrode structure 110 and the second electrode structure 120.
  • the integrated capacitors in FIG. 2a and in FIG. 2b differ in that the integrated capacitor 100 in FIG. 2a can represent a plate capacitor and the integrated capacitor in FIG. 2b a trench capacitor.
  • Dielectrics are characterized by low conductivity and thus a high specific resistance. For the use of the material in a capacitor, a high permittivity leads to a high capacitance value.
  • the breakdown field strength of the dielectric material is a measure of the dielectric strength of the dielectric and thus of the dielectric strength of the capacitor 100.
  • the dielectric is represented by the dielectric layer structure 130 in the integrated capacitor 100.
  • the dielectric of the integrated capacitor 100 according to the invention is thus present as a multilayer system made of different dielectric materials.
  • the silicon dioxide layer 132 is located at an interface to a p-doped silicon substrate (ie the first electrode structure 110 in FIG. 2a or the substrate 11 in FIG. 2b). This is followed by a combination of three layers 133 T to 133 3 , e.g. B. comparable thickness, two silicon nitrides 134, 136.
  • the silicon nitride layers 133 T to 133 3 stoichiometric silicon nitride Si 3 N 4 134 and / or low-stress silicon nitride Si x N y 136, which have different electrical and mechanical properties.
  • the layers 133 T and 133 3 each comprise an Si 3 N 4 layer 134 and the layer 133 2 an Si x N y layer 136.
  • Other two layers of the three layers 133 T to 133 3 represent the Si 3 N 4 layer 134 and a third layer of the three layers 133i to 133 3 represent the Si x N y layer 136.
  • it is z. B. in two of the three silicon nitride layers 133 to 133 3 to Si 3 N 4 layers 134 and in one of the three silicon nitride layers 133 T to 133 3 by a Si x N y layer 136.
  • the first layer 133 T may be a Si 3 N layer 134, the second layer 133 2 a Si x N y layer 136 and the third layer 133 a an Si 3 N 4 layer 134, such as. B. the previously described layer sequence 2 in Table 2.
  • two of the three silicon nitride layers 133T to 133 3 each have an Si x N y layer 136 and one of the three silicon nitride layers 133T to 133 3 has an Si 3 N layer 134, such as, for example, B. the layer sequence 3 described above in Table 2, in which the first silicon nitride layer 133T and the third silicon nitride layer 133 3 have a Si x N y layer 136 and the second silicon nitride layer 133 2 has the Si 3 N 4 layer 134.
  • the dielectric layer structure 130 can have further silicon nitride layers 133 T to 133 3 in order to further increase the thickness of the dielectric of the integrated capacitor 100 and thus also to increase the dielectric strength of the integrated capacitor 100.
  • a first electrode structure 110 of the capacitor 100 has a semiconductor substrate provided with a trench structure. On the surface of the trench structure of the first electrode structure 110, for. B. arranged a dielectric layer structure 130 of the integrated capacitor 100. The dielectric layer structure 130 is thus arranged between the first electrode structure 110 and a second electrode structure 120.
  • the first electrode structure 110 forms a rear side electrode which is arranged on a rear side contact 112 and the second electrode structure 120 forms a front side electrode which is arranged on a front side contact 122.
  • the effective Total thickness d of the dielectric may include the total effective silicon nitride thickness 139 and the effective thickness 131 3 of the SiO 2 layer 132.
  • the integrated capacitor 100 (can also be referred to as a silicon trench capacitor) with the special combination of an Si 3 N 4 layer and an Si x N y layer in the dielectric layer structure 130 provides a concept for operating voltages up to 900 V. or up to 1200 V.
  • the core of the concept is a multi-layer dielectric (ie the dielectric layer structure 130) with at least one layer made of silicon-rich silicon nitride to reduce the mechanical stress.
  • the effective oxide thickness of the dielectric 130 is used to scale the dielectric strength of the capacitor 100 (eg 900 V voltage class).
  • a breakdown voltage U max follows a relationship between the material-specific critical field strength E crit and the given effective oxide thickness d of the dielectric 130:
  • the thickness of the dielectric layer also increases its intrinsic mechanical stress. Due to the specially developed dielectric layer structure 130, the mechanical stress in the capacitor 100 or in the layers of the dielectric layer structure 130 can be kept small when the total thickness 139 is increased, as a result of which during the production of the capacitor 100 severe bending or breakage of the semiconductor substrate or delamination of the dielectric 130 itself can be prevented at least partially.
  • the breakdown voltage of the capacitor 100 is directly proportional to the layer thickness 139 of the dielectric 130, while the capacitance is antiproportional to it - the breakdown voltage and capacitance density behave in opposite directions when dimensioned by d .
  • the special combination of Si 3 N 4 and SixN y effectively reduces mechanical stress.
  • z. B a semiconductor substrate, or a layer of polysilicon, as the electrode 110, 120.
  • FIG 3 is a schematic cross section through an integrated capacitor 100, in which, according to one exemplary embodiment, the trench structure of the first electrode structure 110 is realized by means of rectangular recesses. Even if the dielectric layer structure 130 is shown as a single layer, it can have multiple layers such as an SiO 2 layer, an Si 3 N 4 layer and an Si x N y layer.
  • the capacitor 100 is e.g. B. a silicon capacitor that can be successfully manufactured and characterized with a dielectric strength of 1200 V.
  • the high mechanical loads during processing could be reduced by using low-stress silicon nitride in a dielectric stack, i.e. in the dielectric layer structure 130 can be reduced.
  • stoichiometric and low-stress silicon nitride were converted into a multilayer system, i.e. dielectric layer structure 130, combined from three layers, at least one layer consisting of low-stress silicon nitride.
  • the surface of the capacitors 100 was enlarged using a hexagonal hole structure.
  • all combinations of the layer stacks can be realized with a small hole depth L10 and selected layer stacks with a deeper hole design L20.
  • the different material combinations in the dielectric layer structure 130 have hardly any influence on the capacitance values of the silicon capacitors 100.
  • the capacitance per Area can be increased significantly by approx. 80% due to an enlarged surface area due to a deeper hole design L20 compared to a smaller hole depth L10.
  • the course of the current-voltage characteristic of the components, that is to say the capacitors 100, is dependent on the different dielectric layer stacks 130. This follows a system according to which, according to one exemplary embodiment, a higher proportion of stoichiometric silicon nitride results in a larger maximum voltage at a Current flow from z. B. 10 mA leads.
  • the lower dielectric strength in layer stacks 130 with a higher proportion of low-stress silicon nitride is e.g. B. attributed to tunnel mechanisms in the dielectric. Due to the assumed higher trap density in the low-stress silicon nitride compared to the stoichiometric silicon nitride, these charge transport mechanisms dominate e.g. B. already from lower field strengths. The depth of detention was determined on the basis of temperature-dependent current-voltage measurements as a function of the electrical field strength. For the low-stress silicon nitride, these largely correspond to that of the stoichiometric silicon nitride according to one exemplary embodiment.
  • silicon capacitors 100 which have a dielectric layer stack 130 made of silicon dioxide, two stoichiometric silicon nitride layers and a low-stress silicon nitride layer, a maximum voltage at 10 mA of 1575 V could be achieved according to one exemplary embodiment.
  • a series resistance of the silicon capacitor is independent of the structure of the dielectric layer stack.
  • the low-stress silicon nitride z. B. gained a degree of freedom in relation to the mechanical stresses.
  • the first electrode structure 110 On the basis of the findings from a metrological documentation of the bending of the silicon semiconductor wafer, ie the first electrode structure 110, it is possible to enlarge the surface with deeper holes with the same layer composition with a hole design L30 (larger surface area than L20) and larger. This goes hand in hand with an increased capacity per area.
  • the depth of the hole can be increased further with an increased proportion of low-stress silicon nitride.
  • silicon capacitors with a high capacitance per area can be realized.
  • the dielectric strength of Components with a high proportion of low-stress silicon nitride according to one exemplary embodiment are lower.
  • capacitor 100 represents an optimization with regard to a minimal proportion of low-stress silicon nitride and thus a maximum dielectric strength.
  • FIG. 4a shows a picture of a broken edge of a silicon semiconductor wafer 110 with a perforated structure 111 ! to 111 5 after a rock etching process, which according to an exemplary embodiment of the present invention serves as the first electrode structure of the integrated capacitor.
  • the hole structure 111 ! up to 11 1 5 can be realized, for example, with an alternating dry etching process such as an ASE process (advanced silicon etching process, reactive ion depth etching). This creates such. B. in Fig. 4a recesses 11 1 ! to 111 5 .
  • the recesses 111 to 111 5 can have a cylindrical shape with a spherical rounding at the end in the semiconductor substrate 110. Since it is a schematic cross section through the semiconductor substrate 110 in FIG. 4a, the recesses 111 ! to 11 5 shown as rectangular recesses with rounded corners.
  • FIG. 4b shows a picture on the scanning electron microscope of a cross section of an integrated capacitor 100 according to an exemplary embodiment.
  • a first electrode structure 110, a second electrode structure 120 and an interposed dielectric layer structure 130 thus become clear in FIG. 4b.
  • a front side contact 122 is arranged on the second electrode structure 120.
  • the trench structure of the semiconductor substrate 110 can have a large number of recesses, which can be identified in FIG. 4b, inter alia, by means of the depressions 111 to 111 n in the front-side contact 122, where n is an integer positive number.
  • the recesses that define the Define ben structure of the semiconductor substrate 110 to circular holes.
  • the semiconductor substrate has a hexagonal arrangement of circular holes, which in 1111 with reference to the wells to 111 n on the front side contact 122 is indicated. This type of hole arrangement provides z. B. a very large increase in the capacitance value of the integrated capacitor 100.
  • FIG. 5a shows a schematic top view of a hexagonal hole structure as for the integrated capacitor 100 according to FIG. 4b.
  • 5b shows a cross section through a hole in the trench structure of the integrated capacitor along a cutting edge QQ in FIG. 5a.
  • 5a and 5b serve to define parameters for calculating a surface enlargement of the integrated capacitor through the hexagonal hole structure.
  • the determination z For example, the assumption has been made that the layer deposition of the dielectric materials of the dielectric layer structure 130 over the hole 111 1 to 1 11 7 is uniform.
  • the dielectric layer structure 130 is averaged over a thickness d 138. 5a and 5b, a distance a between the holes 111 is based on this ! to 111 7 , a diameter D of the holes 11 1 ! to 111 7 and a depth h of the holes 1 11 ⁇ to 1 11 7 .
  • a capacitance C LoC h structure in an equilateral triangle 102 is composed of a capacitance of half a cylinder C Ha ibzyiinder added with a capacitance of a planar surface between the holes - C Ha ib Vietnamese and a capacity of a soil in the hole C Bo den together.
  • the enlargement factor K of the surface applies
  • the structural parameters of the hole geometry can be predetermined.
  • the distance a between the holes can be in a range from 1 pm to 5 pm, 2 pm to 3 pm or 2.4 pm to 2.8 pm.
  • the diameter D of the holes can be in a range between 3 pm and 10 pm, 4.5 pm to 6.5 pm or between 5 pm and 6 pm.
  • the depth h of the holes can be in a range from 5 pm to 50 pm, 10 pm to 40 pm or 10 pm to 35 pm.
  • a first hole design L10 with a distance a of 2.75 mih, a diameter D of 5.35 miti and a depth h of 12.3 miti.
  • a hole design L20 with a distance a of 2.48 mm, a diameter D of 5.59 mm and a depth h of 22.5 mm can also be implemented.
  • a hole design L30 with a depth of approximately 30 mm can be implemented.
  • 5c shows an equivalent circuit diagram according to an exemplary embodiment of an integrated capacitor 100 with partial capacitances of different layers and structures of a dielectric layer structure 130 and the individual resistors.
  • the measured capacitance value is composed of individual capacitances from a parallel connection along the dielectric layer boundaries and a series connection according to the layer structure.
  • B. neglected the influences of a resistive voltage divider.
  • the dielectric layer structure 130 shown in FIG. 5c can have the same features and properties as the dielectric layer structure 130 from FIG. 2a or FIG. 2b.
  • the integrated capacitor 100 in FIG. 5c has an SiO 2 layer 132, a first silicon nitride layer 133i, a second silicon nitride layer 133 2 and a third silicon nitride layer 133 a .
  • the integrated capacitor 100 from FIG. 5c has a first electrode structure 110, a second electrode structure 120, a rear-side contact 112 and a front-side contact 122.
  • the bending of a silicon semiconductor wafer which serves as the first electrode structure of a large number of exemplary embodiments of the integrated capacitor 100, is a measurable variable which allows a statement to be made about the degree of internal stress in the dielectric layer structure 130. It is e.g. For example, a distinction is drawn between tensile stress, which causes a concave deflection or a positive radius of curvature, and compressive stress, which respectively produces a convex deflection or a negative radius of curvature.
  • the bending of the silicon semiconductor wafer is measured both parallel and orthogonal to the flattening at the edge of the silicon semiconductor wafer. Their bends behave congruently, which is why, for better clarity, only the maximum bends of the parallel measurement of the silicon semiconductor wafers are documented in FIG. 6a.
  • FIG. 6a shows a diagram that shows the bending 114 of the silicon semiconductor wafers of different hole geometries during the deposition of the individual dielectric layers.
  • capacitors according to the invention with a trench structure, for. B. as in exemplary embodiments according to FIGS. 3 to 5c.
  • the table from FIG. 6b shows the layer structure of the respective dielectric layer structure 130-] to 130 7 examined in FIG. 6a.
  • the differences between the hole designs L10, L20 and L30 have already been discussed above in connection with FIGS. 5a and 5b.
  • bends in a range from 0 pm to 200 pm are shown in FIG.
  • FIG. 6a (the axis of the bend 114 being subdivided into steps of 50 pm, for example).
  • FIG. 6a only shows the bending of special exemplary embodiments and it is clear that with alternative dielectric layer structures, bending in other areas can also be realized. It should be clarified that the capacitor described here is not limited to the parameters shown in FIGS. 6a and 6b.
  • the disc bending is a limit for those process steps at which the disc must be “attached” to the chuck with a vacuum (e.g. polyimide) or a robot transports the discs.
  • a vacuum e.g. polyimide
  • the capacitor according to the invention represents a concept for silicon capacitors with a dielectric strength of 1200 V.
  • the silicon semiconductor wafers with the dielectric layer stack with the structure (cf. 130 4 (E) in FIG. 6 a and FIG. 6 b) 330 nm Silicon dioxide, 500 nm low-stress silicon nitride and 1000 nm stoichiometric silicon nitride are strongly delaminated after the deposition of the second stoichiometric silicon nitride and therefore could not be processed further.
  • the silicon semiconductor wafer with the dielectric reference layer stack with the structure breaks 330 nm silicon dioxide and 1500 nm stoichiometric silicon nitride, which is due to the high intrinsic voltage, which is mainly found in stoichiometric silicon nitride.
  • an optimized combination of Si0 2 layer, Si 3 N 4 layer and Si x N y layer, as in the dielectric layer structure according to 130 2 (H, flat), 130 3 (C, flat), 130 5 (C ), 130 e (C, deep) and 130 7 (H, deep) for the integrated capacitor advantageous in terms of reducing delamination and ease of manufacture of the integrated capacitor.
  • a capacitance-voltage characteristic (C (U) characteristic) of the capacitor according to the invention is shown in FIG.
  • the capacitance-voltage characteristic curve of an MIS capacitor has a characteristic profile due to the voltage dependence of the width of the space charge zone in the substrate.
  • a DC voltage 200 from -40 V to +40 V is applied (the axis of the DC voltage 200 being divided, for example, in steps of 10 V), which is an AC voltage with an amplitude of e.g. B. 10 mV and 100 kHz is superimposed.
  • the capacitive and the resistive part of the impedance is determined from the amplitude and phase of the current flow.
  • the forward characteristic and the reverse characteristic are recorded when the voltage ramp is reversed from +40 V to -40 V.
  • capacities 210 are shown in FIG.
  • FIG. 7 shows only the C (U) characteristic of special exemplary embodiments and it is clear that with alternative dielectric layer structures, C (U) characteristics can also be realized in other areas. It should be clarified that the capacitor described here is not limited to the parameters shown in FIGS. 7 and 8b.
  • FIG. 7 shows the C (U) characteristics of three components from the center of a silicon semiconductor wafer with hole design L10 and from a component from the center of a silicon semiconductor wafer with hole design L20.
  • the p-MIS capacitors are operated according to an embodiment in accumulation.
  • the characteristic saturates in accumulation to a capacitance value (see Fig. 7). However, this saturation does not occur with all the capacitors examined.
  • the silicon semiconductor wafers with the dielectric layer combinations with a stoichiometric silicon nitride layer as a second or third silicon nitride deposition increases the value of the capacitance z. B. continues with decreasing voltage, so that the capacitance value in accumulation cannot be determined directly with this measurement setup.
  • the components, e.g. B. 130 5 (C), on the silicon wafer with hole design L20 have higher capacities than the components, for. B. 130 2 (H, flat), 130 3 (C, flat) and 130 s (I, flat), on the silicon semiconductor wafers with hole design L10.
  • the cause is the larger surface due to the deeper holes of the hole design L20 compared to the surface of the hole design L10.
  • An overall permittivity of a dielectric stack is greater with a higher proportion of low-stress silicon nitride. This also increases the capacity.
  • a larger thickness of the dielectric stack is associated with a smaller capacitance value. Accordingly, the capacitance value of the silicon semiconductor wafer 130 2 (H, flat) (see FIG. 6b and FIG. 7) is increased due to a pronounced discrepancy between a small thickness and a larger overall permittivity.
  • a current-voltage characteristic of the capacitors according to the invention is suitable for determining the dielectric strength and for identifying different charge transport mechanisms in the capacitor.
  • the dielectric strength of a capacitor is e.g. B. depending on the thickness of the dielectric (ie the dielectric layer structure) and the electric field strength.
  • An irreversible breakdown of the dielectric takes place when a critical field strength E crit is exceeded at a breakdown voltage U B D.
  • reached V , ma x is determined at a current flow of 10 mA. No dielectric breakdown can be determined in any of the measured layer stacks up to the maximum voltage reached. The breakdown voltage is therefore greater than the maximum voltage reached, so that the producibility of capacitors with a dielectric strength of 1200 V can be successfully confirmed.
  • FIG. 8a shows measured output characteristics of Si capacitors with a dielectric made of silicon dioxide and silicon-rich nitride (130 8 (I, flat)) and a combination of silicon-rich and stoichiometric nitride (130 2 (H, flat), 130 3 (C, flat), 130 5 (C)) of the same or similar total thickness.
  • 8a shows the current measured on the component via the applied voltage.
  • the current is z. B. logarithmic in a range from 10 8 A to 10 2 A and the voltage is z. B. in a range of 0 V to 1600 V in steps of 200 V.
  • FIG. 8a only shows the current over the voltage of special exemplary embodiments and it is clear that with alternative dielectric layer structures, currents in other areas (for example in other current and / or voltage areas) can also be realized. It should be clarified that the capacitor described here is not limited to the parameters shown in FIGS. 8a and 8b.
  • a preferred embodiment of the present invention is the capacitor with the dielectric layer structure according to 130 3 (C, flat).
  • FIG. 8b shows the different layer stacks analyzed in FIG. 8a with the maximum voltage reached and the total layer thickness of the dielectric.
  • the contact between the stoichiometric silicon nitride and the underlying silicon dioxide turns out to be advantageous in relation to a higher maximum voltage achieved.
  • the contact between low-stress silicon nitride and the front electrode which has a negative effect on the current-voltage characteristic due to the higher defect density in the low-stress silicon nitride compared to the stoichiometric silicon nitride (130 2 (H, flat), 130 3 (C, flat)) could not be confirmed on the basis of measurements.
  • a silicon capacitor such as, for example, 130 5 (C)
  • the trench structure of which has a hole depth of approximately 20 pm and which has a dielectric layer stack composed of 330 nm silicon dioxide, 500 nm stoichiometric silicon nitride, 500 nm low-stress silicon nitride and 500 nm stoichiometric silicon nitride, an optimized concept in terms of capacitance and dielectric strength.
  • This achieves a capacitance of 133 pF / mm 2 and a dielectric strength of 1450 V per area.
  • 9 schematically shows individual successive process steps of a method 300 for producing the silicon capacitors according to the invention in accordance with an exemplary embodiment of the present invention. Particular attention should be paid to the fact that only the processing of the relevant front side of the silicon semiconductor wafer is shown schematically in FIG. 9 and that deposits on the rear side and their etching back processes are not included.
  • silicon substrate 1 10 which represents a first electrode structure, is structured with holes 111 to 1 11 3 in order to implement a trench capacitor 100 according to an exemplary embodiment.
  • the hole structure is transferred to the surface by means of a lithography 310 and is then etched 320 into the depth of the substrate.
  • This is followed by the different processes for the deposition 330 of the individual layers 132 and 133 ! to 133 3 of the dielectric 130, ie the dielectric layer structure, and to the deposition 340 of the electrode 120, ie the second electrode structure.
  • the method optionally includes producing 350 a front side contact 122 and a rear side contact 1 12.
  • the electrode 120 consisting of e.g. B. polycrystalline silicon, and the front contact 122 made of z. B. aluminum define dimensions of the component.
  • polyimide is optionally applied to the edge of the components.
  • the capacitor 100 according to the invention is based on a boron p-doped silicon semiconductor wafer (i.e. silicon substrate 110), which e.g. B. measures a diameter of 150 mm, a thickness of 675 pm and a specific sheet resistance of 9 ⁇ 0.3 ohm * cm.
  • a lithography 310 z For example, a hexagonal hole structure, as described in FIGS. 4b and 5a, is produced on the surface of the silicon 110.
  • the etching 320 of the holes 11 ⁇ to 111 3 takes place, for example, with an ASE process (advanced silicon etching process), which is an alternating dry etching process.
  • ASE process advanced silicon etching process
  • the holes 1 1 1 ! to 1 11 3 alternated between an ion etching step and a passivation step according to an embodiment.
  • passivation between the individual not completely anisotropic etching steps z.
  • the dielectric 130 consists of a silicon dioxide layer 132 and three subsequent silicon nitride layers 133i to 133 3 with different properties. These are named after the separation sequence Siliciumnitridl 133 ⁇ Siliciumnitrid2 133 2 and SiliconnitridS 133 3 .
  • the Si0 2 layer 132 z. B. by means of thermal oxidation, which is based on a natural reaction of silicon (Si) with oxygen (0 2 ) to silicon dioxide (Si0 2 ), at z. B. 1050 ° C deposited 330 on the silicon substrate.
  • a silicon nitride layer 133i to 133 3 is e.g. B. generated by a chemical reaction of dichlorosilane (SiCl 2 H 2 ) with ammonia (NH 3 ).
  • the deposition 330 of the different silicon nitride layers 133-i to 133 3 takes place e.g. B. by means of a chemical low pressure vapor deposition (LPCVD) at a lower pressure (about 17 Pa - 27 Pa) than the atmospheric pressure and a temperature between 700 ° C and 800 ° C instead.
  • LPCVD chemical low pressure vapor deposition
  • the chemical reaction equation for the deposition 330 of stoichiometric silicon nitride is 3 SiCI 2 H 2 + 4NH 3 - * ⁇ Si 3 N 4 + 6 HCl + 6H 2 . This produces hydrogen chloride (HCl) and hydrogen (H 2 ) as by-products of the reaction.
  • the deposition 330 of low-stress silicon nitride changes the ratio of the reaction gases dichlorosilane and ammonia. The higher the proportion of dichlorosilane in relation to ammonia, the higher the proportion of silicon in the resulting silicon nitride. This means that no silicon nitride with the ratio of silicon to nitride of three to four is deposited as in the stoichiometric case, but rather a silicon-rich silicon nitride or non-stoichiometric silicon nitride 330, which is also referred to as low-stress silicon nitride Si x N y .
  • an SiO 2 layer is thus first deposited on the silicon substrate and then combinations of layers 133i to 133 3 comprising at least one Si 3 N 4 layer and at least one Si x N y Layer.
  • the front electrode 120 ie as the second electrode structure, z. B. polycrystalline silicon by means of an LPCVD process with monosilane (SiH 4 ) SiH 4 -> Si + 2H 2 grew 340.
  • the necessary electrode 120 is formed to achieve an increased capacitance value.
  • the polysilicon is doped with phosphorus and argon during the deposition by an additional gas supply of monophosphane (PH 3 ) and argon (Ar).
  • the second electrode structure 120 is followed by a further layer for forming the front-side contact 122 with z. B. aluminum.
  • This additional layer is e.g. B. deposited with a PVD process, the evaporation.
  • Aluminum has a low resistance and forms a reliable contact between the individual components.
  • the dimension of the component is optionally transferred to the silicon semiconductor wafer by means of lithography and the layers of polysilicon and aluminum are removed between the resulting components using a dry etching process.
  • solderable layer stack 1 12 made of chromium, nickel and silver.
  • an integrated capacitor has a first electrode structure, a second electrode structure and an intermediate dielectric layer structure, the dielectric layer structure being a layer combination with an Si0 2 layer, an Si 3 N layer and an Si x N y layer and wherein the Si x N y layer comprises non-stoichiometric silicon nitride material with an increased silicon content.
  • the first electrode structure has a semiconductor substrate provided with a trench structure.
  • the first electrode structure forms a rear side electrode, which is arranged on a rear side contact; and the second electrode structure forms a front side electrode, which is arranged on a front side contact.
  • a ratio of silicon and nitrogen of the Si x N y layer is between 0.8 and 1.
  • the dielectric layer structure has a higher proportion of an Si 3 N 4 material than material deviating therefrom.
  • a thickness of the Si 3 N 4 layer to the thickness of the Si x N y layer is formed in a ratio n to one, where n is between 1.5 and 2.5.
  • the Si x N y layer is arranged separately from or not directly on the Si0 2 layer.
  • a thickness of the Si x N y layer corresponds to at most 33% of a total thickness of all Si x N y layers and Si 3 N layers.
  • a thickness of the Si x N y layer corresponds to at most 50% of a total thickness of all Si 3 N 4 layers.
  • the dielectric layer structure of the integrated capacitor has an effective oxide thickness of at least 1200 nm and a dielectric strength of at least 900 V.
  • a method for producing an integrated capacitor comprises producing a dielectric layer structure in a trench structure of a semiconductor substrate, the dielectric layer structure having a plurality or a combination of adjoining dielectric layers, at least one of the dielectric layers having SiO 2 material, at least one one of the dielectric layers has Si 3 N 4 material and at least one of the dielectric layers has Si x N y material, the Si x N y material having non-stoichiometric silicon nitride with an increased silicon content.
  • the dielectric layer structure has a plurality or a combination of an Si0 2 layer, an Si 3 N 4 layer and an Si x N y layer.
  • a ratio of silicon and nitrogen in the SixNy layer is between 0.8 and 1.
  • the dielectric layer structure has a higher proportion of the Si 3 N 4 material than material deviating therefrom.
  • a thickness of the Si 3 N 4 layer is formed in relation to a thickness of the SixNy layer in a ratio n to one, where n is between 1.5 and 2.5.
  • the Si x N y layer is not arranged directly on the Si0 2 layer.
  • One exemplary embodiment relates to a method according to one of the exemplary embodiments described above.
  • Another exemplary embodiment relates to a device according to one of the exemplary embodiments described above.
  • Another exemplary embodiment relates to a production method according to one of the exemplary embodiments described above.
  • aspects have been described in connection with a device, it goes without saying that these aspects also represent a description of the corresponding method, so that a block or a component of a device can also be understood as a corresponding method step or as a feature of a method step. Analogously, aspects that have been described in connection with or as a method step also represent a description of a corresponding block or details or features of a corresponding device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Integrierter Kondensator mit einer ersten Elektrodenstruktur, einer zweiten Elektrodenstruktur und einer dazwischenliegenden Dielektrikumschichtstruktur. Die Dielektrikumschichtstruktur weist eine Schichtkombination mit einer Si02-Schicht, einer Si3N4-Schicht und einer SixNy-Schicht auf. Die SixNy-Schicht weist ein nicht-stöchiometrisches Siliciumnitrid-Material mit erhöhtem Siliciumanteil auf.

Description

Integrierter Kondensator und Verfahren zur Herstellung eines integrierten Kondensators
Beschreibung
Technisches Gebiet
Ausführungsbeispiele gemäß der Erfindung beziehen sich auf einen integrierten Konden- sator und ein Verfahren zur Herstellung eines integrierten Kondensators.
Hintergrund der Erfindung
Es sind unterschiedliche Konzepte zur Reduktion der Substratverbiegung bei der Herstellung eines integrierten Kondensators bekannt.
Ein bekanntes Konzept zur Reduktion der Halbleiterscheibenverbiegung, aufgrund der Asymmetrie der mechanischen Spannung zwischen Vorder- und Rückseite, sieht eine Kompensationsstruktur auf der Scheibenrückseite vor [1]. Allerdings sind bisher keine fertigungstauglichen Konzepte für Silicium-Kondensatoren für Betriebsspannungen von 900 V oder höher veröffentlicht worden, die eine zur kommerziellen Nutzung hinreichend hohe Kapazitätsdichte aufweisen. Daher werden für Anwendungen in diesem Spannungsbereich bisher überwiegend Keramik- oder Folienkondensatoren verwendet.
Die Halbleitertechnologie, Zuverlässigkeit und Applikation von 200 V und 600 V Bauelementen sind in [3]— [5] der Vergangenheit untersucht und beschrieben worden. Darüber hinaus wurden in [6] und [7] bereits Kondensatoren durch monolithische Integration für unterschiedliche Anwendungen und Betriebsspannungen vorgestellt. Die Verwendung von Si02 und Si3N4 im dielektrischen Schichtstapel ist in [8] und [9] untersucht worden.
Zur Reduktion von mechanischem Stress in Siliciumnitridschichten ist die Verwendung von sog. stressfreiem Nitrid (nichtstöchiometrisches Siliciumnitrid mit erhöhtem Siliciumanteil, im Folgenden SixNy genannt) in der Halbleitertechnologie bekannt. In [10] und [11] wird gezeigt, dass sich dadurch u. a. der mechanische Stress verringern lässt oder sogar Stressumkehr von Zug- zu Druckspannung erreicht wer- den kann. Allerdings weist SixNy eine höhere Defektdichte als Si3N4 auf. Daher steigt beim Einsatz eines dielektrischen Schichtstapels, der ausschließlich aus Si02 und SixNy besteht, der Leckstrom so stark an, dass die gewünschte Durchbruchfestigkeit trotz der Nutzung dicker dielektrischer Schichten nicht erreicht werden kann. Gleichzeitig ist die Nutzung sehr dicker Schichten wegen der Verfüllung der Lochstrukturen nicht praktikabel und verringert die Integrationsdichte zusätzlich. Der Austausch von Si3N4 durch eine nichtstöchiometrische, stressfreie Siliciumnitridschicht zur Erhöhung der Kapazitätsdichte in monolithisch integrierten Kondensatoren (oder RC-Snubbern) mit ähnlicher Schichtdicke ist daher nicht zielführend.
In Anbetracht dessen besteht ein Bedarf nach einem Konzept, das einen besseren Kompromiss zwischen einer Verbesserung der Spannungsfestigkeit und der Kapazitätsdichte von Kondensatoren und einer Reduzierung einer Verbiegung sowie der Vermeidung eines Bruchs des Halbieitersubstrats oder einer Delaminierung des Dielektrikums bei einer Herstellung der Kondensatoren unter Nutzung dicker dielektrischer Schichten ermöglicht.
Diese Aufgabe wird durch die unabhängigen Patentansprüche mit den Vorrichtungsansprüchen 1 und 17 und den Verfahrensansprüchen 9, 18 und 18 gelöst.
Erfindungsgemäße Weiterbildungen sind in den Unteransprüchen definiert.
Zusammenfassung der Erfindung
Gemäß einem Ausführungsbeispiel weist ein integrierter Kondensator eine erste Elektrodenstruktur, eine zweite Elektrodenstruktur und eine dazwischenliegende Dielektrikumschichtstruktur auf. Die Dielektrikumschichtstruktur weist z. B. eine Schichtkombination mit einer Si02-Schicht, einer Si3N4-Schicht und einer SixNy-Schicht auf und die SixNy- Schicht kann ein nichtstöchiometrisches Siliciumnitrid-Material mit erhöhtem Siliciumanteil aufweisen. Die Dielektrikumschichtstruktur umfasst somit z. B. zumindest drei Schichten, die parallel zu der ersten Elektrodenstruktur und der zweiten Elektrodenstruktur angeord- net sind. Somit können Kontaktflächen zwischen den einzelnen Schichten der Dielektrikumschichtstruktur, eine Kontaktfläche zwischen der ersten Elektrodenstruktur und der Dielektrikumschichtstruktur sowie eine Kontaktfläche zwischen der zweiten Elektrodenstruktur und der Dielektrikumschichtstruktur parallel zueinander angeordnet sein. Nicht- stöchiometrisches Siliciumnitrid, auch stressarmes Siliciumnitrid SixNy genannt, setzt sich aus einem veränderten Verhältnis von Silicium und Stickstoff zusammen. Der Anteil an Silicium ist z. B. im Verhältnis zu Stickstoff in nicht-stöchiometrischem Siliciumnitrid höher, weshalb es auch den Beinamen siliciumreiches Siliciumnitrid trägt. Bei dem integrierten Kondensator kann es sich z. B. um einen planaren Plattenkondensator oder um einen Grabenkondensator handeln, wobei durch den Grabenkondensator sehr dicke Schichten realisiert werden können.
Dieses Ausführungsbeispiel des integrierten Kondensators basiert auf der Erkenntnis, dass mit nicht-stöchiometrischem Siliciumnitrid sehr große Schichtdicken realisiert werden können, da intrinsische Spannungen in der SixNy-Schicht in einem Vergleich zu intrinsi- schen Spannungen in der Si3N4-Schicht (d. h. stöchiometrisches Siliciumnitrid) geringer ausfallen. Durch die Reduzierung der intrinsischen Spannungen der Schichten der Dielektrikumschichtstruktur kann eine zu starke Verbiegung der ersten und/oder der zweiten Elektrodenstruktur und/oder eine Delaminierung der Dielektrikumschichtstruktur von der ersten Elektrodenstruktur und/oder der zweiten Elektrodenstruktur reduziert oder vermieden werden. Die Schichtdicke ist dabei z, B. definiert als eine Ausdehnung der Si02- Schicht, der Si3N4-Schicht und/oder der SixNy-Schicht senkrecht zu den parallelen Kon- taktflächen zwischen den einzelnen Schichten der Dielektrikumschichtstruktur.
Es wird z. B. das Zusammenwirken der Si3N4-Schicht und der SixNy-Schicht in der Dielekt- rikumschichtstruktur genutzt. Mit einer hohen Permittivität von stöchiometrischem Siliciumnitrid SS3N4 können große Schichtdicken und damit eine höhere Spannungsfestigkeit des integrierten Kondensators erzielt werden bei gleichzeitig höherer Kapazität im Vergleich zu Kondensatoren mit ausschließlich Siliciumdioxid im Dielektrikum. Jedoch kann es bei der Herstellung von Halbleiterbauelementen mit stöchiometrischem Siliciumnitrid SS3N , wie dem integrierten Kondensator, zu mechanischen Spannungen, die mit der Schichtdicke skalieren, kommen. Um die Begrenzung der Dicke der dielektrischen Schicht, d. h. der Dielektrikumschichtstruktur, aufgrund mechanischer Belastung zu umgehen bzw. zu reduzieren, wird z. B. stressarmes Siliciumnitrid, d. h. die SixNy-Schicht, in die Dielektrikumschichtstruktur (z. B. dielektrischer Mehrschichtstapel) integriert.
Ferner weist die Dielektrikumschichtstruktur eine Si02-Schicht auf, die gemäß einem Aus- führungsbeispiel, in der Dielektrikumschichtstruktur so angeordnet sein kann, dass eine Delamination der Dielektrikumschichtstruktur von der ersten Elektrodenstruktur zumindest teilweise oder vollständig vermieden wird. Zudem weist Si02 auf Silicium sehr geringe Grenzflächenzustände und eine hohe elektrische Belastbarkeit auf. Hierbei ist anzumerken, dass die Vermeidung der Delamination zumindest teilweise durch die Nutzung der Si02-Schicht bewirkt wird, da diese Spannungen verursacht durch Nitrid-Schichten kompensieren kann, aber zusätzlich auch die anderen Schichten der Dielektrikumschichtstruktur auf die Delamination einen Einfluss haben und somit den integrierten Kondensator verbessern. Da in einem Grenzbereich zwischen Siliciumsubstrat, das z. B. die erste Elektrodenstruktur und/oder die zweite Elektrodenstruktur aufweisen kann, und Siliciumnitrid eine Dichte von Oberflächenzuständen groß ist, wird gemäß einem Ausführungsbeispiel Siliciumnitrid als Dielektrikum in Verbindung mit Siliciumdioxid als dielektrische Trennschicht zum Siliciumsubstrat verwendet.
Somit kann ein monolithisch integrierter Kondensator mit hoher Spannungsfestigkeit und/oder hoher Kapazitätsdichte durch eine kombinierte Verwendung von Si3N4 und SixNy realisiert werden. Der Vorteil entsteht durch eine Reduzierung des mechanischen Stresses bei gleichzeitig geringem Leckstrom durch die Dielektrikumschichtstruktur. Dies ermöglicht die Realisierung von kostengünstigeren Silicium-Kondensatoren mit deutlich erhöhter Spannungsfestigkeit.
Gemäß einem Ausführungsbeispiel weist die erste Elektrodenstruktur ein mit einer Gra- benstruktur versehenes Halbleitersubstrat auf. Die Elektrodenstruktur weist z. B. recht- eckige oder abgerundete Ausnehmungen auf, an die z. B. die Dielektrikumschichtstruktur angeordnet ist. Rechteckige oder abgerundete Ausnehmungen bedeutet dabei z. B. rechteckig innerhalb einer Schnittansicht durch den integrierten Kondensator, wobei die Schnittansicht parallel zu der Schichtdicke der Schichten der Dielektrikumschichtstruktur angeordnet ist. In anderen Worten weist die erste Elektrodenstruktur z. B. zylinderförmige und/oder quaderförmige Ausnehmungen auf. Die Grabenstruktur ist z. B. der zweiten Elektrodenstruktur zugewandt angeordnet. Durch die Grabenstruktur ist eine der zweiten Elektrodenstruktur zugewandte Oberfläche der ersten Elektrodenstruktur (also z. B. die Oberfläche mit der Grabenstruktur) im Vergleich zu einer planaren Oberfläche vergrößert. Dadurch entsteht eine hohe Kapazitätsdichte. Gemäß einem Ausführungsbeispiel kann die Grabenstruktur der ersten Elektrodenstruktur Ausnehmungen bzw. Öffnungen aufweisen, die der zweiten Elektrodenstruktur zugewandt und hexagonal angeordnet sind, wodurch der Kapazitätswert des integrierten Kondensators weiter gesteigert werden kann.
Gemäß einem Ausführungsbeispiel bildet die erste Elektrodenstruktur eine Rückseitenelektrode, die an einem Rückseitenkontakt angeordnet ist; und die zweite Elektrodenstruktur eine Vorderseitenelektrode, die an einem Vorderseitenkontakt angeordnet ist. Gemäß einem Ausführungsbeispiel liegt ein Verhältnis von Silicium und Stickstoff der SixNy-Schicht zwischen 0,8 und 1 (z. B. 0,8ix/y<1 ) Hierbei ist anzumerken, dass es sich bei der SixNy-Schicht um nicht-stöchiometrisches Siliciumnitrid handelt, bei dem der Anteil an Silicium im Verhältnis zu Stickstoff höher sein kann als von stöchiometrischem Siliciumnitrid Si3N4. Da das Verhältnis von Silicium und Stickstoff der Si3N4-Schicht bei 0,75 liegt, sollte das Verhältnis von Silicium und Stickstoff der SixNy-Schicht z. B. zwischen 0,76 und 1 ,5 oder zwischen 0,8 und 1 liegen. Dieses optimierte Verhältnis zwischen Silicium und Stickstoff in der SixNy-Schicht vermindert eine Verbiegung des integrierten Kon- densators und eine Delamination der Dielektrikumschichtstruktur von der ersten und/oder der zweiten Elektrodenstruktur. Ferner wird durch das optimierte Verhältnis die Durchbruchspannung des integrierten Kondensators erhöht.
Gemäß einem Ausführungsbeispiel weist die Dielektrikumschichtstruktur einen höheren Anteil eines Si3N4-!VIateriais auf, als davon abweichendes Material. So kann die Dielektrikumschichtstruktur z. B. mehr oder dickere Si3N4-Schichten als Si02-Schichten und/oder SixNy-Schichten aufweisen. Durch diese optimierte Kombination von Si3N4 und SixNy lassen sich somit die Vorteile eines geringen Leckstroms (von Si3N4) und eines reduzierten mechanischen Stresses (durch SixNy) vorteilhaft vereinen. Für eine Realisierung einer optimierten Dielektrikumschichtstruktur ist es ausreichend, einen prozentual kleineren Teil, als zunächst zu erwarten ist, durch stressfreies Nitrid SixNy zu ersetzen, da ein mechanischer Stress in der Dielektrikumschichtstruktur nicht der Summe der einzelnen mechanischen Spannungen der einzelnen Schichten entspricht.
Gemäß einem Ausführungsbeispiel ist eine Dicke der Si3N4-Schicht dsi3N4 zu einer Dicke der SixNy-Schicht dsi x N y in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 1 ,5 und 2,5 liegt. In anderen Worten ist zum Beispiel eine Ausdehnung der Si3N4-Schicht dsi3N4 < senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, zu einer Ausdehnung der SixNy-Schicht dsi cNy, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 1 ,5 und 2,5 liegt. Bei der Ausdehnung der Si3N4- Schicht, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, und der Ausdehnung der SixNy-Schicht, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, handelt es sich hier und im Folgenden z. B. um eine Dicke der jeweiligen Schicht. Bei der Dicke kann es sich z. B. um die kleinste Ausdehnung von drei Ausdehnungen in die drei Raumrichtungen für die Si3N4-Schicht und/oder die SixNy-Schicht handeln. Diese Definition kann auch auf Dicken von anderen hierin beschriebenen Schichten des integrierten Kondensators angewendet werden, wie z. B. auf eine Si02-Schicht, ein Substrat, eine Elektrodenstruktur (z. B. Vorderseitenelektrode, Rückseitenelektrode), etc..
Gemäß einem Ausführungsbeispiel ist n^2, wodurch die Ausdehnung der SixNy-Schicht dsixNy maximal 33% der Gesamtdicke der Dielektrikumschichtstruktur ausmacht, wodurch mögliche Leckströme minimiert werden können. Gemäß einem Ausführungsbeispiel ist das Verhältnis 2:1 (n=2), wodurch die Si3N4-Schicht z. B. eine doppelt so große Ausdeh- nung wie die SixNy-Schicht aufweist. Gemäß einem Ausführungsbeispiel kann die Si3N - Schicht zumindest zwei Si3N -Unterschichten aufweisen, die getrennt voneinander innerhalb der Dielektrikumschichtstruktur, wie z. B. auf gegenüberliegenden Seiten der SixNy- Schicht, angeordnet sein können. In diesem Fall kann eine erste Si3N -Unterschicht eine erste Ausdehnung senkrecht zu aneinandergrenzenden Flächen der Dielektrikumschichtstruktur aufweisen und eine zweite Si3N4-Unterschicht eine zweite Ausdehnung senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur aufweisen. Somit kann die Ausdehnung der Si3N -Schicht eine Summe der ersten Ausdehnung sowie der zweiten Ausdehnung repräsentieren.
Gemäß einem Ausführungsbeispiel ist eine Dicke der Si3N4-Schicht zu einer Dicke der SixNy-Schicht in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 2 und 2.5, zwischen 2 und 9, zwischen 2 und 15 oder zwischen 2 und 32 liegt.
Allgemein kann gemäß einem Ausführungsbeispiel die Ausdehnung der Si3N4-Schicht eine Summe der Ausdehnungen z. B. aller Si3N4-Unterschichten, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, repräsentieren. Genauso kann die SixNy-Schicht mehrere SixNy-Unterschichten aufweisen und somit die Ausdehnung der SixNy-Schicht eine Summe der Ausdehnungen aller SixNy- Unterschichten, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, repräsentieren. Somit spiegelt das Verhältnis gemäß einem Ausführungsbeispiel das Verhältnis zwischen einer Summe aller Ausdehnungen von Si3N4- Unterschichten zu Ausdehnungen aller SixNy-Unterschichten wider. Mittels diesem opti- mierten Verhältnis zwischen den Ausdehnungen der Schichten der Dielektrikumschichtstruktur wird mechanischer Stress sowie Leckstrom innerhalb der Dielektrikumschichtstruktur reduziert. Gemäß einem Ausführungsbeispiel ist die SixNy-Schicht getrennt von bzw. nicht direkt an der Si02-Schicht angeordnet. So kann beispielsweise zwischen der SixNy-Schicht und der Si02-Schicht die Si3N4-Schicht angeordnet sein. Ist die SixNy-Schicht direkt auf der Si02- Schicht angeordnet, so können hohe intrinsische Spannungen in der Dielektrikum- schichtstruktur auftreten, die zu einem Delaminieren der Schichten führen. Ist die SixNy- Schicht hingegen getrennt von bzw. nicht direkt an der Si02-Schicht angeordnet, so kann eine Grenzschicht zwischen der Si02-Schicht und der SixNy-Schicht nicht oder zumindest nur teilweise den Stress aufnehmen, so dass eine Delamination der Schichten reduziert bzw. verhindert werden kann.
Abhängig von der Tiefe, dem Durchmesser und dem Abstand der Lochstrukturen können auch durch dünnere SixNy-Schichten eine hinreichende Stressreduzierung erzielt werden, um gleichzeitig einen möglichst geringen Leckstrom zu erzielen. Nach einem Ausfüh- rungsbeispiel kann z.B. ein Schichtstapel aus 700nm Si3N4, 200nm SixNy und 700nm SixNy verwendet werden. Hierbei ist anzumerken, dass es vorteilhaft sein kann, wenn die Ausdehnung der SixNy-Schicht deutlich geringer ist als eine Ausdehnung der Si3N4- Schichten senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur. Ohne die SixNy-Schicht kann die Herstellung solch dicker Si3N4-Schichten bei Oberflächenvergrößerungen durch Lochstrukturen vom Faktor 5-15 nicht gelingen. Ferner ist anzumerken, dass die Ausdehnung der SixNy-Schicht eine Summe aller Aus- dehnungen aller SixNy-Schichten (diese können auch als SixNy-Unterschichten bezeichnet werden) repräsentieren kann.
Gemäß einem Ausführungsbeispiel entspricht die Dicke der SixNy-Schicht dsixNy höchs- tens 33% der Gesamtdicke aller SixNy-Schichten und Si3N4-Schichten. In anderen Worten entspricht die Ausdehnung der SixNy-Schicht dsi N , senkrecht zu aneinandergrenzenden
Flächen der Schichten der Dielektrikumschichtstruktur, höchstens 33% der Gesamtaus dehnung aller SixNy-Schichten und Si3N -Schichten, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur. Die Wirkung der SixNy-Schicht liegt hierbei in der Minimierung des Einflusses des mechanischen Stresses (Scheibenverbiegung, Delamination, Rissbildung) wobei die elektrischen Eigenschaften (Spannungsfes- tigkeit, Leckstrom, Kapazität) im Vergleich zu dicken Schichten dabei nur geringfügig beeinflusst werden. Alternativ kann die Ausdehnung der SixNy-Schicht dsixNy, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, höchstens 1/4, 1/5 oder 1/6 der Gesamtausdehnung aller SixNy-Schichten und Si3N -Schichten, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruk- tur entsprechen.
Gemäß einem Ausführungsbeispiel entspricht eine Dicke der SixNy-Schicht höchstens 50% einer Gesamtdicke aller Si3N4-Schichten. In anderen Worten entspricht eine Aus- dehnung der SixNy-Schicht, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, höchstens 50% einer Gesamtausdehnung aller Si3N - Schichten, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur. Somit gilt z. B. dsixNy Q,5-dsi3Ni. Gemäß einem Ausführungsbeispiel kann die Dicke der SixNy-Schicht eine untere Grenze von 1%, 3%, 6%, 8% oder 10% der Gesamtausdehnung aller Si3N4-Schichten entsprechen. Dieser Anteil des stressfreien Nitrids ist dahingehend optimiert, dass der integrierte Kondensator hohen Feldstärken standhält, geringe Leckströme aufweist und eine hohe Spannungsisolation aufweist. Speziell die Leckströme können so minimiert werden, da 100% SixNy-Schicht zu sehr hohen Leck- strömen führen würde.
Gemäß einem Ausführungsbeispiel weist die Dielektrikumschichtstruktur des integrierten Kondensators eine Dicke, von zumindest 1200 nm und eine Spannungsfestigkeit von zu- mindest 900 V auf. In anderen Worten weist die Dielektrikumschichtstruktur des integrierten Kondensators eine Ausdehnung, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, von zumindest 1200 nm auf, wodurch der inte- grierte Kondensator ausgelegt ist, um bei einer Spannung von zumindest 900 V betrieben zu werden. Somit wird eine hohe Durchschlagfestigkeit erreicht. Es wird z. B. dauerhaft verhindert, dass bei Spannungen von zumindest 900 V die Dielektrikumschichtstruktur zwischen einer Vorderseitenelektrode und einer Rückseitenelektrode „durchschlagen“ wird. Zudem bleibt der Leckstrom bei zumindest 900 V unterhalb einer Stromdichte von IOmL/cm2 (oder alternativ unterhalb einer Stromdichte von 11 mA/cm2, 9pA/cm2 oder 8pA/cm2). Die minimale Schichtdicke der gesamten Dielektrikumschichtstruktur kann grundlegend über den Zusammenhang dmin eff = Umax berechnet werden. Für nicht- 1 1 Ekrlt,eff
stöchiometrisches Nitrid und verschiedene Schichtdickenverhältnisse lässt sich pauschal natürlich keine pauschale kritische Feldstärke bestimmen. Je nach Komposition der Dielektrikumschichtstruktur (des Schichtstapels) und Zusammensetzung des stressfreien Nitrids ergeben sich z. B. für dieselbe Spannungsklasse also unterschiedliche minimale Schichtdicken. Für die Tabelle 1 wird daher ein mittleres Ekrit « 6,6 verwendet. Die effektive Oxiddicke ergibt sich aus der Berechnung einer Si02-Schichtdicke, welche die- selbe Kapazität ergeben würde, wie ein Schichtstapel aus Si02 und Si3N4. Gemäß einem Ausführungsbeispiel gilt der Zusammenhang deff = dsi02 wobei esi02 = 3,9
Figure imgf000011_0001
und %i3iv4 = 7,5. Damit lassen sich die Werte aus Tabelle 1 in einem weiten Spannungsklassenbereich mit den angegebenen Werten ermitteln. Somit ist der hierin beschriebene integrierte Kondensator z. B. geeignet für hohe Betriebsspannungen.
Tabelle 1 (Merkmale von Ausführungsbeispielen des integrierten Kondensators)
Figure imgf000011_0002
In Tabelle 1 werden effektive Oxiddicken (EOT) angegeben. Somit kann eine minimale effektive Dicke von 1330 nm für die Spannungsklasse von 900 V gemäß einem Ausfüh- rungsbeispiel bedeuten, dass die Dielektrikumschichtstruktur eine Gesamtdicke von 350 nm von Si02-Schichten und eine Gesamtdicke von 1500 nm von Si3N4-Schichten aufweist. Typische physikalische Schichtdicken sind z.B. bei 50V 90nm, bei 200V 520nm, bei 600V 1300nm und bei 900V 1850nm. Dies hängt aber dann auch stark vom Si02 zu SiN-Verhältnis der Schichtdicken ab.
Gemäß einem Ausführungsbeispiel weist die SixNy-Schicht eine Dicke in einem Bereich von 50 nm bis 2000 nm, 50 nm bis 1000 nm, 50 nm bis 500 nm oder 100 nm bis 1000 nm auf.
Gemäß einem Ausführungsbeispiel weist ein Verfahren zur Herstellung eines integrierten Kondensators den Schritt Erzeugen einer Dielektrikumschichtstruktur in einer Grabenstruktur eines Halbleitersubstrates auf. Die Dielektrikumschichtstruktur weist z. B. eine Mehrzahl oder eine Kombination von aneinandergrenzenden Dielektrikumschichten auf, wobei zumindest eine der Dielektrikumschichten Si02-Material aufweist, wobei zumindest eine der Dielektrikumschichten Si3N4-Material aufweist, und wobei zumindest eine der Dielektrikumschichten SSxNy-Material aufweist. Das SixNy-Material weist z. B. nichtstöchi- ometrisches Siliciumnitrid mit erhöhtem Siliciumanteil auf.
Alle obigen Erklärungen in Bezug zu der Vorrichtung können auch im Hinblick auf die jeweiligen korrespondierenden Ausführungsbeispiele des Verfahrens gelten: io
Gemäß einem Ausführungsbeispiel weist die Dielektrikumschichtstruktur eine Mehrzahl oder eine Kombination von einer Dielektrikumschicht, die Si02-Material aufweist, einer Dielektrikumschicht, die Si3N4-Material aufweist, und einer Dielektrikumschicht, die SixNy- Material aufweist, auf.
Gemäß einem Ausführungsbeispiel liegt ein Verhältnis von Silicium und Stickstoff der Die- lektrikumschicht, die SixNy-Material aufweist, zwischen 0,8 und 1 (z. B. 0,8<x/y<1 ).
Gemäß einem Ausführungsbeispiel weist die Dielektrikumschichtstruktur einen höheren Anteil des Si3N4-MateriaIs auf, als davon abweichendes Material. So kann die Dielektri- kumschichtstruktur z. B. mehr oder dickere Dielektrikumschichten, die Si3N4-Material auf- weisen, als Dielektrikumschichten, die Si02-Material aufweisen, und/oder Dielektrikum- schichten, die SixNy-Material aufweisen, aufweisen.
Gemäß einem Ausführungsbeispiel ist eine Ausdehnung dsiaN4 der Dielektrikumschicht, die Si3N -Material aufweist, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, zu einer Ausdehnung dsixNy der Dielektrikumschicht, die SixNy-Material aufweist, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur, in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 1 ,5 und 2,5 liegt.
Gemäß einem Ausführungsbeispiel ist die Dielektrikumschicht, die SixNy-Material aufweist, nicht direkt an der Si02-Schicht angeordnet.
Gemäß einem Ausführungsbeispiel kann Verfahren nach einem der oben beschriebenen Ausführungsbeispiele gebildet werden.
Gemäß einem Ausführungsbeispiel kann eine Vorrichtung nach einem der oben beschrie- benen Ausführungsbeispiele gebildet werden.
Gemäß einem Ausführungsbeispiel kann ein Herstellungsverfahren nach einem der oben beschriebenen Ausführungsbeispiele gebildet werden.
Figurenkurzbeschreibung Ausführungsbeispiele gemäß der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren näher erläutert. Hinsichtlich der dargestellten schematischen Figuren wird darauf hingewiesen, dass die dargestellten Funktionsblöcke sowohl als Elemente oder Merkmale der erfindungsgemäßen Vorrichtung als auch als entsprechende Verfahrensschritte des erfindungsgemäßen Verfahrens zu verstehen sind, und auch entsprechende Verfahrensschritte des erfindungsgemäßen Verfahrens davon abgeleitet werden können. Es zeigen:
Fig. 1 eine schematische Darstellung eines integrierten Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2a eine schematische Darstellung eines integrierten Kondensators mit einer planaren Dielektrikumschichtstruktur, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung vier Schichten aufweist;
Fig. 2b eine schematische Darstellung eines integrierten Kondensators mit einer
Dielektrikumschichtstruktur, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung vier Schichten und eine Grabenstruktur aufweist;
Fig. 3 eine schematische Darstellung eines integrierten Kondensators, der gemäß einem Ausführungsbeispiel der vorliegenden Erfindung als Grabenkondensator ausgebildet ist;
Fig. 4a eine Aufnahme am Rasterelektronenmikroskop einer ersten Elektrodenstruktur, die ein mit einer Grabenstruktur versehenes Halbleitersubstrat, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufweist;
Fig. 4b eine Aufnahme am Rasterelektronenmikroskop eines Querschnitts eines integrierten Kondensators als Grabenkondensator, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 5a eine schematische Darstellung einer Draufsicht auf eine Grabenstruktur eines Halbleitersubstrats einer ersten Elektrodenstruktur eines integrierten Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; Fig. 5b eine schematische Darstellung eines Querschnitts durch eine Lochstruktur einer Grabenstruktur eines Halbleitersubstrats einer Elektrodenstruktur eines integrierten Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 5c ein schematisches Ersatzschaltbild eines integrierten Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 6a ein Diagramm einer Verbiegung von Siliciumhalbleiterscheiben unterschiedlicher Lochgeometrien bei einer Abscheidung einzelner dielektrischer Schichten, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 6b eine Tabelle der Dielektrikumschichtstrukturen, deren Verbiegung der Siliciumhalbleiterscheibe über die einzelnen Abscheideprozesse der Dielektrikumschichtstruktur in Fig. 6a dargestellt ist, gemäß einem Ausführungsbei- spiel der vorliegenden Erfindung;
Fig. 7 ein Diagramm einer Kapazitäts-Spannungs-Charakteristik eines integrierten
Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfin- dung;
Fig. 8a ein Diagramm von Strom-Spannungs-Kennlinien mehrerer integrierter Kon- densatoren, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, im Vergleich mit einem Kondensator mit einem Dielektrikum aus Sili- ciumdioxid und ausschließlich siliciumreichem Nitrid;
Fig. 8b eine Tabelle der Dielektrikumschichtstrukturen, der integrierten Kondensa- toren, deren Strom-Spannungs-Kennlinie in Fig. 8a dargestellt ist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
Fig. 9 ein Blockdiagramm und schematische Darstellung einer Abfolge von Schritten zur Herstellung eines integrierten Kondensators, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Detaillierte Beschreibung der Ausführunasbeispiele gemäß den Figuren Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
Fig. 1 zeigt ein Ausführungsbeispiel eines integrierten Kondensator 100, der eine erste Elektrodenstruktur 1 10 und eine zweite Elektrodenstruktur 120 aufweist. Ferner weist der integrierte Kondensator 100 eine Dielektrikumschichtstruktur 130 auf, die zwischen der ersten Elektrodenstruktur 110 und der zweiten Elektrodenstruktur 120 angeordnet ist. Die Dielektrikumschichtstruktur 130 weist eine Schichtkombination mit einer Si02-Schicht 132, einer Si3N4-Schicht 134 und einer SixNy-Schicht 136 auf. Die SSxNy-Schicht 136 weist ein nicht-stöchiometrisches Siliciumnitrid-Material mit erhöhtem Siliciumanteil auf. Gemäß einem Ausführungsbeispiel ist der Siliciumanteil der SixNy-Schicht 136 im Vergleich zu dem Siliciumanteil der Si3N4-Schicht 134 erhöht.
Gemäß einem Ausführungsbeispiel kann die erste Elektrodenstruktur 110 ein Halbleitersubstrat aufweisen. Das Halbleitersubstrat kann p-dotiertes Siliciummaterial aufweisen. Die Dotierung des Siliciumsubstrats trägt zu einer gezielten Erhöhung der Leitfähigkeit bei. Gemäß einem Ausführungsbeispiel ist das Halbleitersubstrat mit Bor (B), einem Element der dritten Hauptgruppe des Periodensystems, dotiert.
Die zweite Elektrodenstruktur 120 weist gemäß einem Ausführungsbeispie! polykristallines Siliciummaterial (Polysilicium) auf. Dabei handelt es sich z. B. um ein hoch-n-dotiertes polykristallines Silicium. Dies dient, wie die Dotierung des Siliciumsubstrats der ersten Elektrodenstruktur 110, dem Ziel der Erhöhung der Leitfähigkeit des hochohmigen Silici- ums. Zur Dotierung werden z, B. Phosphor und Argon, welche Elemente der fünften Hauptgruppe des Periodensystems sind, eingesetzt.
Gemäß einem Ausführungsbeispiel bildet die erste Elektrodenstruktur 110 eine Rückseitenelektrode, die an einem Rückseitenkontakt angeordnet ist, und die zweite Elektrodenstruktur 120 eine Vorderseitenelektrode, die an einem Vorderseitenkontakt angeordnet ist.
Der Kern dieser Erfindung liegt in der Verwendung eines dielektrischen Schichtstapels, d.h. der Dielektrikumschichtstruktur 130, bestehend aus einer Schichtkombination mit einer Si02-Schicht 132, einer Si3N4-Schicht 134 und einer SixNy-Schicht 136. Hierbei hat die Anzahl und Reihenfolge der Teilschichten 132 bis 136, deren Schichtdicke und das Mengenverhältnis zwischen Silicium und Stickstoff (x:y) in SixNy entscheidenden Einfluss auf die Herstellbarkeit (insbesondere Reduzierung einer Halbleiterscheibenverbiegung und Delamination) und die elektrischen Eigenschaften (insbesondere Erhöhung einer Durchbruchspannung und Kapazitätsdichte) des integrierten Kondensators 100.
Die SiiSciumdioxid-Si02-Schicht 132 hat die Vorteile einer einfachen Herstellung und gute Isolationseigenschaften. Die Si02-Schicht 132 wird gemäß einem Ausführungsbeispiel aufgrund von geringeren Grenzflächenzuständen in der Dielektrikumschichtstruktur 130 als dielektrische Schicht an einer Grenzfläche zur ersten Elektrodenstruktur 110, z. B. dem Siliciumsubstrat, angeordnet. Um eine Delamination der Dielektrikumschichtstruktur 130 zumindest teilweise zu vermeiden, wird gemäß einem Ausführungsbeispiel die Silici- umdioxid-Schicht 132 zwischen der ersten Elektrodenstruktur 110 und einer Siliciumnitridschicht, wie z. B. der Si3N4-Schicht 134 oder der SixNy-Schicht 136, angeordnet.
Gemäß einem Ausführungsbeispiel weist die Si3N4-Schicht 134 stöchiometrisches Siliciumnitrid Si3N mit einer Permittivität von 7,5 auf, wodurch höhere Schichtdicken und damit eine höhere Spannungsfestigkeit des integrierten Kondensators 100 erzielt werden kön- nen bei gleichzeitig höherer Kapazität im Vergleich zu ausschließlich Siliciumdioxid im Dielektrikum. Bei stöchiometrischem Siliciumnitrid ist das stöchiometrische Verhältnis der Elemente Silicium (Si) und Stickstoff (N) mit drei zu vier vorgegeben.
Gemäß einem Ausführungsbeispiel treten bei der Herstellung von Halbleiterbauelementen mit stöchiometrischem Siliciumnitrid mechanische Spannungen auf, die mit der Schichtdi- cke skalieren. Um die Begrenzung der Dicke der dielektrischen Schicht aufgrund mecha- nischer Belastungen zu umgehen, wird stressarmes Siliciumnitrid SixNy in die Dielektri- kumschichtstruktur 130 integriert. Somit wird mithilfe des stressarmen Siliciumnitrids die Spannungsfestigkeit des integrierten Kondensators 100 erhöht, da die Steigerung der Dicke des Dielektrikums zur Verschiebung des dielektrischen Durchbruchs hin zu höheren Spannungen führt.
Die SixNy-Schicht 136 weist nicht-stöchiometrisches Siliciumnitrid-Material, auch stressarmes Siliciumnitrid SixNy genannt, auf. Das nicht-stöchiometrische Siliciumnitrid setzt sich aus einem veränderten Verhältnis von Silicium und Stickstoff gegenüber dem Si3N - Material zusammen. Mit stressarmem Siliciumnitrid können größere Schichtdicken reali- siert werden, da die intrinsischen Spannungen der Schicht im Vergleich zu intrinsischen Spannungen im stöchiometrischen Siliciumnitrid geringer ausfallen.
Gemäß einem Ausführungsbeispiel liegt ein Verhältnis von Silicium und Stickstoff der SixNy-Schicht 136 zwischen 0.8 und 2, 0.8 und 1.5 oder zwischen 0.8 und 1 vor. Bei diesem Verhältnis weist die SixNy-Schicht 136 eine sehr geringe mechanische Verspannung innerhalb der Schicht auf. Durch eine Kombination dieser SixNy-Schicht 136 mit der Si3N4- Schicht 134 ist gemäß einem Ausführungsbeispiel eine mechanische Verspannung der kompletten Dielektrikumschichtstruktur 130 geringer als eine Summe der einzelnen Ver- spannungen der einzelnen Schichten der Dielektriumschichtstruktur 130.
Nachteil des stressarmen Siliciumnitrids SixNy ist, dass dessen Defektdichte höher ausfällt als bei stöchiometrischem Nitrid Si3N4. Aufgrund der höheren Defektdichte in der SixNy- Schicht 136 wird gemäß einem Ausführungsbeispiel der Einsatz einer Si3N4-Schicht 134 in Kontakt mit der oberen Elektrode; d. h. der zweiten Elektrodenstruktur 120, realisiert oder auch Kombinationen mit dünner SixNy-Schicht 136 in Kontakt mit der zweiten Elektrodenstruktur 120, die einen geringen Leckstrom aufweisen. Allerdings ist zu berücksichtigen, dass eine dickere SixNy-Schicht 136 z. B. zu einem höheren Leckstrom führt. Durch die erfindungsgemäße Kombination von Si3N4 134 und SixNy 136 lassen sich somit die Vorteile des geringen Leckstroms (von Si3N4-Schicht 134) und des reduzierten mechani- schen Stresses (durch SixNy-Schicht 136) vereinen. Hierbei ist gemäß einem Ausfüh- rungsbeispiel zu berücksichtigen, dass bei der Abscheidung von verschiedenen Silicium- nitridschichten (z. B. der Si3N4-Schicht 134 und der SixNy-Schicht 136) der mechanische Stress im gesamten Schichtstapel, d. h. in der gesamten Dielektrikumschichtstruktur 130, nicht der Summe der einzelnen mechanischen Spannungen entspricht. Für die Realisierung eines stressarmen Gesamtdielektrikums, d. h. der Dielektrikumschichtstruktur 130, ist es daher ausreichend, einen prozentual kleineren Teil, als zunächst zu erwarten ist, durch stressfreies Nitrid SixNy zu ersetzen.
Gemäß einem Ausführungsbeispiel ist die SixNy-Schicht 136 getrennt von bzw. nicht direkt an der Si02-Schicht angeordnet, um eine Delamination des Schichten zumindest teilweise zu vermeiden. Dies hängt jedoch auch von der Gesamtdicke der zu realisierenden Di- elektrikumschichtstruktur 130 ab und ist z. B. bei einer 1000 nm dicken Si3N -Schicht 134 auf einer 500 nm dicken SixNy-Schicht 136 problematisch. Alle hierin angegebenen Dicken von Schichten können als SOLL-Daten verstanden werden. IST-Daten können von diesen SOLL-Daten abweichen. So können beispielsweise herstellungs- oder auslegungsbeding- te Abweichungen von bis zu 10%, von bis zu 5% oder von bis zu 2% von den SOLL- Daten auftreten.
Gemäß einem Ausführungsbeispiel weist die Dielektrikumschichtstruktur 130 einen höhe- ren Anteil eines Si3N4-Materials auf als davon abweichendes Material. So kann beispiels- weise die Dielektrikumschichtstruktur 130 mehr Si3N4-Schichten 134 aufweisen als Si02- Schichten 132 und SixNy-Schichten 136. Alternativ kann die Si3N4-Schicht 134 dicker aus- gestaltet sein als die Si02-Schicht 132 und/oder die SixNy-Schicht 136, bei gleicher Ausdehnung der aneinandergrenzenden Flächen der einzelnen Schichten.
So ist gemäß einem Ausführungsbeispiel eine Ausdehnung dsi3 4 1312 der Si3N4-Schicht 134, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikum- schichtstruktur 130, zu einer Ausdehnung dsixNy 131 n der SixNy-Schicht 136, senkrecht zu aneinandergrenzenden Flächen der Schichten der Dielektrikumschichtstruktur 130, in einem Verhältnis N:1 ausgebildet, wobei N zwischen 1 ,5 und 2,5 liegt. Somit weist der Schichtstapel einen höheren Anteil Si3N4 auf, wie z. B. das Verhältnis dsi3N4 dsixNy= 2:1. Bei der Ausdehnung 131 i bis 1313 senkrecht zu aneinandergren- zenden Flächen der Schichten der Dielektrikumschichtstruktur handelt es sich beispiels- weise um die Dicke der einzelnen Schichten 132 bis 136. Somit ist gemäß einem Ausfüh- rungsbeispiel die Dicke 1312 der Si3N4-Schicht 134 doppelt so groß wie die Dicke 1311 der SixNySchicht 136 oder, wenn der integrierte Kondensator 100 eine Dielektrikum- schichtstruktur 130 mit mehr als den drei Schichten 132 bis 136 aufweist, so kann eine Gesamtdicke aller Si3N4-Schichten 134 doppelt so groß sein wie eine Gesamtdicke aller SixNy-Schichten 136.
Um die Kapazität des integrierten Kondensators 100 weiter zu erhöhen, kann eine Ober- flächenvergrößerung realisiert werden, indem die erste Elektrodenstruktur 110 ein mit einer Grabenstruktur versehenes Halbleitersubstrat aufweist.
Der Vorteil der erfindungsgemäßen Umsetzung ist gemäß einem Ausführungsbeispiel die Realisierung von monolithisch integrierten Kondensatoren 100 mit
• einer hohen Spannungsfestigkeit und/oder
• einer hohen Kapazitätsdichte
durch die kombinierte Verwendung von Si3N4 134 und SixNy 136. Der Vorteil entsteht durch eine Reduzierung des mechanischen Stresses bei gleichzeitig geringem Leckstrom durch den dielektrischen Schichtstapel, d. h. der Dielektrikumschichtstruktur 130. Dies ermöglicht die Realisierung von kostengünstigen Silicium-Kondensatoren mit deutlich erhöhter Spannungsfestigkeit. Optionale Merkmale der Erfindung sind in Tabelle 2 zusammengefasst.
Tabelle 2 (MERKMALE VON AUSFÜHRUNGSBEISPIELEN DER ERFINDUNG):
Merkmal Mögliche Ausführungsform
Oberflächenvergrößerung K 2 έ K έ 20
Anzahl N der Nitridschichten 2 2 N < 3
Schichtreihenfolge 1 S1O2 - SI3N4 - SixNy Schichtreihenfolge 2 S1O2 - SI3N4” SixNy— SI3N4
Schichtreihenfolge 3 Si02 - SixNy— S13N4 - SixNy
Schichtdickenverhältnis dsixNy ^ 0.5 dsisN4
Mengenverhältnis in SixN 0.8 s x : y £ 1
Gemäß einem Ausführungsbeispiel aus Tabelle 2 beträgt die Schichtdicke dsi N der
SixNy-Schicht höchstens 50% der Schichtdicke aller Si3N4-Schichten. Dabei kann eine minimale Schichtdicke dsixNy der SixNy-Schicht einer unteren Grenze der Herstellbarkeit entsprechen. So kann die minimale Schichtdicke dsi%Ny der SixNy-Schicht beispielsweise
3% der Schichtdicke aller Si3N4-Schichten betragen. Das heißt für das Schichtdickenverhältnis kann, gemäß einem Ausführungsbeispiel, folgender Zusammenhang gelten: 0.03 dSi3Ni < dsixNy < 0.5 · dSi3Ni
Eine Oberflächenstruktur zur Erhöhung der Oberfläche und der Aufbau des dielektrischen Schichtstapels (Anzahl und Dicke der Teilschichten) kann über eine Querschnittanalyse mittels Rasterelektronenmikroskop ermittelt werden. Für die Analyse der Mengenverhältnisses von Silicium und Stickstoff und letztendlich der Reihenfolge der Teilschichten sind
Methoden wie z. B. energiedispersive Röntgenspektroskopie oder Sekundärionen- Massenspektroskopie möglich.
Der beschriebene Silicium-Kondensator eignet sich wegen seiner extrem geringen parasitären Serieninduktivität hervorragend als Stützkondensator oder Dämpfungselement für Spannungsspitzen oder hochfrequenter Oszillationen (RC-Snubber) in Schaltapplikationen mit sehr kurzen Schaltzeiten. Gemäß einem Ausführungsbeispiel kann der integrierte Kondensator 100 durch die Kom- bination der Si3N4-Schicht 134 und der SixNy-Schicht 136 mit Betriebsspannungen bis zu 900 V oder bis zu 1200 V betrieben werden.
Fig. 2a und Fig. 2b zeigen je eine schematische Darstellung eines erfindungsgemäßen integrierten Kondensators 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der integrierte Kondensator 100 in Fig. 2a und Fig. 2b kann dieselben Merkmale und Funktionalitäten wie der integrierte Kondensator 100 aus Fig. 1 aufweisen, wobei der integrierte Kondensator 100 aus Fig. 2a und Fig. 2b sich dahin gehend von dem integrierten Kondensator aus Fig. 1 unterscheidet, dass die Dielektrikumschichtstruktur 130 neben der Si02-Schicht 132 drei anstelle von zwei Siliciumnitrid-Schichten 133T bis 1333 aufweist. Die alternative Dielektrikumschichtstruktur 130 ist zwischen der ersten Elektrodenstruktur 110 und der zweiten Elektrodenstruktur 120 angeordnet. Die integrierten Kondensatoren in Fig. 2a und in Fig. 2b unterscheiden sich dahingehend, dass der integrierte Kondensator 100 in Fig. 2a ein Plattenkondensator darstellen kann und der integrierte Kondensator in Fig. 2b einen Grabenkondensator.
Charakteristisch für Dielektrika ist eine geringe Leitfähigkeit und damit ein hoher spezifischer Widerstand. Für den Einsatz des Materials in einem Kondensator führt eine hohe Permittivität zu einem hohen Kapazitätswert. Die Durchbruchfeldstärke des dielektrischen Materials ist ein Maß für die Durchschlagfestigkeit des Dielektrikums und damit für die Spannungsfestigkeit des Kondensators 100. Das Dielektrikum wird bei dem integrierten Kondensator 100 gemäß einem Ausführungsbeispiel durch die Dielektrikumschichtstruktur 130 dargestellt. Das Dielektrikum des erfindungsgemäßen integrierten Kondensators 100 liegt somit als Mehrschichtsystem aus unterschiedlichen dielektrischen Materialien vor.
Gemäß einem Ausführungsbeispiel befindet sich an einer Grenzfläche zu einem p-dotierten Siliciumsubstrat (d. h. der ersten Elektrodenstruktur 110 in Fig. 2a bzw. das Substrat 1 13 in Fig. 2b) die Siliciumdioxidschicht 132. Darauf folgt eine Kombination aus drei Schichten 133T bis 1333, z. B. vergleichbarer Dicke, zweier Siliciumnitride 134, 136. So können die Siliciumnitridschichten 133T bis 1333 stöchiometrisches Siliciumnitrid Si3N4 134 und/oder stressarmes Siliciumnitrid SixNy 136 aufweisen, welche unterschiedliche elektrische und mechanische Eigenschaften aufweisen.
So umfassen gemäß einem Ausführungsbeispiel die Schichten 133T und 1333 jeweils eine Si3N4-Schicht 134 und die Schicht 1332 eine SixNy-Schicht 136. Alternativ können beliebi- ge andere zwei Schichten der drei Schichten 133T bis 1333 die Si3N4-Schicht 134 darsteilen und eine dritte Schicht der drei Schichten 133i bis 1333 die SixNy-Schicht 136 darstel- len. Somit handelt es sich z. B. bei zwei der drei Siliciumnitridschichten 133, bis 1333 um Si3N4-Schichten 134 und bei einer der drei Siliciumnitridschichten 133T bis 1333 um eine SixNy-Schicht 136. So kann beispielsweise die erste Schicht 133T eine Si3N -Schicht 134 sein, die zweite Schicht 1332 eine SixNy-Schicht 136 und die dritte Schicht 133a eine Si3N4-Schicht 134, wie z. B. die zuvor beschriebene Schichtreihenfolge 2 in Tabelle 2.
Gemäß einem Ausführungsbeispiel weisen alternativ zwei der drei Siliciumnitridschichten 133T bis 1333 jeweils eine SixNy-Schicht 136 auf und eine der drei Siliciumnitridschichten 133T bis 1333 eine Si3N -Schicht 134 auf, wie z. B. die zuvor beschriebene Schichtreihenfolge 3 in Tabelle 2, bei der die erste Siliciumnitridschicht 133T und die dritte Siliciumnitridschicht 1333 eine SixNy-Schicht 136 aufweist und die zweite Siliciumnitridschicht 1332 die Si3N4-Schicht 134 aufweist.
Gemäß einem Ausführungsbeispiel kann die Dielektrikumschichtstruktur 130 weitere Sili- ciumnitridschichten 133T bis 1333 aufweisen, um die Dicke des Dielektrikums des integrierten Kondensators 100 weiter zu erhöhen und damit auch die Spannungsfestigkeit des integrierten Kondensators 100 zu steigern.
Fig. 3 zeigt eine schematische Darstellung eines integrierten Kondensators 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Gemäß einem Ausführungsbeispiel weist eine erste Elektrodenstruktur 110 des Kondensators 100 ein mit einer Grabenstruktur versehenes Halbleitersubstrat auf. An der Oberfläche der Grabenstruktur der ersten Elektrodenstruktur 110 ist z. B. eine Dielektrikumschichtstruktur 130 des integrierten Kondensators 100 angeordnet. Somit ist die Dielektrikumschichtstruktur 130 zwischen der ersten Elektrodenstruktur 1 10 und einer zweiten Elektrodenstruktur 120 angeordnet.
Gemäß einem Ausführungsbeispiel bildet die erste Elektrodenstruktur 110 eine Rückseitenelektrode, die an einem Rückseitenkontakt 112 angeordnet ist und die zweite Elektrodenstruktur 120 bildet eine Vorderseitenelektrode, die an einem Vorderseitenkontakt 122 angeordnet ist.
Durch die Grabenstruktur der ersten Elektrodenstruktur 110 wird dessen Oberfläche um den Faktor K vergrößert. Das Konzept eines Silicium- Grabenkondensators (bzw. Silici- um-RC-Snubbers) ist u. a. aus [2] bekannt. Somit wird gemäß
Figure imgf000022_0001
eine höhere Kapazitätsdichte erzielt, im Vergleich zu einem planaren Kondensator ln der Formel entspricht C dem Kapazitätswert, e0 der elektrischen Feldkonstante, er der Per- mittivität und A der Oberfläche des Dielektrikums und d der effektiven Oxiddicke des Die- lektrikums, wobei die effektive Gesamtdicke d des Dielektrikums die gesamte effektive Siliciumnitriddicke 139 und die effektive Dicke 1313 der Si02-Schicht 132 umfassen kann. Bauelemente dieser Technologie sind bisher nur mit Betriebsspannungen bis 600 V pu- bliziert worden. Gemäß einem Ausführungsbeispiel stellt der integrierte Kondensator 100 (kann auch als Silicium-Grabenkondensator bezeichnet werden) mit der speziellen Kom- bination einer Si3N4-Schicht und einer SixNy-Schicht in der Dielektrikumschichtstruktur 130 ein Konzept für Betriebsspannungen bis 900 V oder bis 1200 V vor. Kern des Konzepts ist ein Multischichtdielektrikum (d. h. die Dielektrikumschichtstruktur 130) mit mindestens einer Lage aus siliciumreichem Siliciumnitrid zur Reduzierung des mechanischen Stresses.
Zur Skalierung der Spannungsfestigkeit des Kondensators 100 (z. B. 900 V Spannungsklasse) dient die effektive Oxiddicke des Dielektrikums 130. Eine Durchbruchspannung Umax folgt einem Zusammenhang aus materialspezifischer kritischer Feldstärke Ekrit und gegebener effektiver Oxiddicke d des Dielektrikums 130:
^max = ^krit ' deff (2) Allerdings erhöht sich mit der Dicke der dielektrischen Schicht auch dessen intrinsische mechanische Spannung. Durch die speziell entwickelte Dielektrikumschichtstruktur 130 kann die mechanische Spannung in dem Kondensator 100 bzw. in den Schichten der Dielektrikumschichtstruktur 130 bei Erhöhung der Gesamtdicke 139 klein gehalten werden, wodurch während der Herstellung des Kondensators 100 starke Verbiegungen oder ein Bruch des Halbleitersubstrats oder eine Delaminierung des Dielektrikums 130 selbst zumindest teilweise verhindert werden können.
Wie aus den Gleichungen (1) und (2) hervorgeht, ist die Durchbruchspannung des Kondensators 100 direkt proportional zur Schichtdicke 139 des Dielektrikums 130, wäh- rend die Kapazität antiproportional zu ihr ist - Durchbruchspannung und Kapazitätsdichte verhalten sich bei ihrer Dimensionierung durch d also gegenläufig. Die ursprüngliche Kapazitätsdichte (vor der Skalierung der Spannungsfestigkeit) durch eine entsprechen- de Oberflächenvergrößerung zu erreichen, ist bei ausschließlicher Verwendung von Si02 und Si3N4 nicht möglich, da der mechanische Stress zusätzlich stark mit der Oberfläche des Dielektrikums skaliert. Die spezielle Kombination von Si3N4 und SixNy hingegen reduziert den mechanischen Stress effektiv.
Gemäß einem Ausführungsbeispiel dient z. B. ein Halbleitersubstrat, respektive eine Schicht aus Polysilicium, als Elektrode 110, 120. Die Kontakte 1 12, 122 werden z. B. mit Aluminium realisiert.
Bei Fig. 3 handelt es sich um einen schematischen Querschnitt durch einen integrierten Kondensator 100, bei dem gemäß einem Ausführungsbeispiel die Grabenstruktur der ers- ten Elektrodenstruktur 110 mittels rechteckiger Ausnehmungen realisiert ist. Auch wenn die Dielektrikumschichtstruktur 130 als eine einzige Schicht dargestellt ist, so kann diese mehrere Schichten wie eine Si02-Schicht, eine Si3N4-Schicht und eine SixNy-Schicht auf- weisen.
Im Folgenden werden weitere Ausführungsbeispiele gemäß Fig. 3 in anderen Worten dargestellt:
Bei dem Kondensator 100 handelt es sich z. B. um einen Silicium-Kondensator, der erfolgreich mit einer Spannungsfestigkeit von 1200 V hergestellt und charakterisiert werden kann. Die hohen mechanischen Belastungen während der Prozessierung konnten mit dem Einsatz von stressarmen Siliciumnitrid in einem dielektrischen Stapel, d.h. in der Di- elektrikumschichtstruktur 130, reduziert werden. Stöchiometrisches und stressarmes Siliciumnitrid wurden dabei gemäß einem Ausführungsbeispiel zu einem Mehrschichtsystem, d.h. der Dielektrikumschichtstruktur 130, aus drei Schichten kombiniert, wobei mindestens eine Schicht aus stressarmen Siliciumnitrid besteht.
Mit Hilfe einer hexagonalen Lochstruktur wurde gemäß einem Ausführungsbeispiel die Oberfläche der Kondensatoren 100 vergrößert. Sämtliche Kombinationen der Schichtstapel können gemäß einem Ausführungsbeispiel mit einer geringen Lochtiefe L10 und ausgewählte Schichtstapel mit einem tieferen Lochdesign L20 realisiert werden.
Gemäß einem Ausführungsbeispiel haben die unterschiedlichen Materialkombinationen in der Dielektrikumschichtstruktur 130 kaum Einfluss auf die Kapazitätswerte der Silicium- Kondensatoren 100. Jedoch konnte gemäß einem Ausführungsbeispiel die Kapazität pro Fläche auf Grund einer vergrößerten Oberfläche durch ein tieferes Lochdesign L20 ge- genüber einer geringeren Lochtiefe L10 um ca. 80% deutlich gesteigert werden. Der Verlauf der Strom-Spannungs-Charakteristik der Bauelemente, d.h. der Kondensatoren 100, ist abhängig von den unterschiedlichen dielektrischen Schichtstapeln 130. Dies folgt einer Systematik, wonach gemäß einem Ausführungsbeispiel ein höherer Anteil an stöchiomet- rischem Siliciumnitrid zu einer größeren maximal erreichten Spannung bei einem Strom- fluss von z. B. 10 mA führt. Die geringere Spannungsfestigkeit bei Schichtstapeln 130 mit einem höheren Anteil an stressarmen Siliciumnitrid wird z. B. auf Tunnelmechanismen im Dielektrikum zurück geführt. Auf Grund der angenommenen höheren Haftstellendichte im stressarmen Siliciumnitrid im Vergleich zu dem stöchiometrischen Siliciumnitrid dominieren diese Ladungstransportmechanismen z. B. bereits ab geringeren Feldstärken. Die Haftstellentiefe wurde anhand von temperaturabhängigen Strom-Spannungs-Messungen in Abhängigkeit der elektrischen Feldstärke ermittelt. Diese stimmen für das stressarme Siliciumnitrid mit der des stöchiometrischen Siliciumnitrids gemäß einem Ausführungsbei- spiel weitgehend überein.
Bei Silicium-Kondensatoren 100, welche einen dielektrischen Schichtstapel 130 aus Sili- ciumdioxid, zwei stöchiometrischen Siliciumnitridschichten und einer stressarmen Silici- umnitridschicht besitzen, konnte gemäß einem Ausführungsbeispiel eine maximale Spannung bei 10 mA von 1575 V erreicht werden.
Zur Vervollständigung der elektrischen Charakterisierung in Hinblick auf die unterschiedli- chen dielektrischen Schichtstapel 130 bedarf es der Bestimmung der Belastungsgrenze der Silicium-Kondensatoren 100 und deren Langzeitstabilität. Ein Serienwiderstand des Silicium-Kondensators ist gemäß einem Ausführungsbeispiel unabhängig von dem Aufbau des dielektrischen Schichtstapels.
Durch den Einsatz des stressarmen Siliciumnitrids wird z. B. ein Freiheitsgrad in Bezug auf die mechanischen Beanspruchungen gewonnen. Auf Grund der Erkenntnisse aus einer messtechnischen Dokumentation der Verbiegung der Siliciumhalbleiterscheibe, d.h. der ersten Elektrodenstruktur 110 ist eine Vergrößerung der Oberfläche mit tieferen Löchern bei gleicher Schichtzusammensetzung mit einem Lochdesign L30 (Oberflächenver- größerung höher als bei L20) und größer möglich. Dies geht mit einer gesteigerten Kapa- zität pro Fläche einher. Die Lochtiefe kann mit einem gesteigerten Anteil an stressarmen Siliciumnitrid weiter erhöht werden. Damit können Silicium-Kondensatoren mit einer hohen Kapazität pro Fläche realisiert werden. Allerdings ist die Spannungsfestigkeit von Bauelementen mit einem hohen Anteil an stressarmen Siliciumnitrid gemäß einem Aus- führungsbeispiel geringer.
Der Kondensator 100 stellt gemäß einem Ausführungsbeispiel eine Optimierung in Hinblick auf einen minimalen Anteil an stressarmen Siliciumnitrid und damit einer größtmögli- chen Spannungsfestigkeit dar.
Anhand der Fig. 4a, 4b, 5a, 5b und 5c werden weitere optionale Details der Grabenstruk- tur der ersten Elektrodenstruktur 110 erläutert.
Fig. 4a zeigt eine Aufnahme einer Bruchkante einer Siliciumhalbleiterscheibe 110 mit Lochstruktur 111 ! bis 1115 nach einem T rockenätzprozess, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung als erste Elektrodenstruktur des integrierten Kondensators dient. Die Lochstruktur 111 ! bis 11 15 kann beispielsweise mit einem alternierenden Trockenätzprozess wie einem ASE-Prozess (Advanced-Silicon-Etching- Prozess, reaktives lonentiefenätzen) realisiert werden. Dabei entstehen, wie z. B. in Fig. 4a dargestellt Ausnehmungen 11 1 ! bis 1115. Die Ausnehmungen 111 bis 1115 können dabei zylindrische-Form mit einer kugelförmigen Abrundung am Ende in dem Halb- leitersubstrat 110 aufweisen. Da es sich bei Fig. 4a um einen schematischen Querschnitt durch das Halbleitersubstrat 1 10 handelt, sind die Ausnehmungen 111 ! bis 115 als rechteckige Ausnehmungen mit abgerundeten Ecken dargestellt.
Fig. 4b zeigt eine Aufnahme am Rasterelektronenmikroskop eines Querschnitts eines integrierten Kondensators 100 gemäß einem Ausführungsbeispiel. In Fig. 4b wird somit eine erste Elektrodenstruktur 110, eine zweite Elektrodenstruktur 120 und eine dazwischenliegende Dielektrikumschichtstruktur 130 deutlich. Ferner ist auf der zweiten Elektrodenstruktur 120 ein Vorderseitenkontakt 122 angeordnet.
Anhand von Aufnahmen an einem Rasterelektronenmikroskop, wie z. B. dargestellt in Fig. 4a und/oder Fig. 4b, können Strukturparameter der Lochgeometrien der Grabenstruktur der ersten Elektrodenstruktur 110 bestimmt werden.
Die Grabenstruktur des Halbleitersubstrats 110 kann eine Vielzahl an Ausnehmungen aufweisen, die in Fig. 4b unter anderem anhand der Vertiefungen 111 bis 111 n in dem Vorderseitenkontakt 122 identifiziert werden können, wobei n eine ganze positive Zahl ist. Gemäß einem Ausführungsbeispiel handelt es sich bei den Ausnehmungen, die die Gra- benstruktur des Halbleitersubstrats 110 definieren, um Kreislöcher. Gemäß dem in Fig. 4b dargestellten Ausführungsbeispiel des integrierten Kondensators 100 weist das Halbleitersubstrat 110 eine hexagonale Anordnung der Kreislöcher auf, was anhand der Vertiefungen 1111 bis 111 n auf dem Vorderseitenkontakt 122 angedeutet ist. Diese Art der Lochanordnung liefert z. B. eine sehr große Steigerung des Kapazitätswerts des integrierten Kondensators 100.
In Fig. 5a ist eine schematische Draufsicht auf eine hexagonale Lochstruktur wie für den integrierten Kondensator 100 gemäß Fig. 4b dargestellt. Ferner zeigt Fig. 5b einen Quer- schnitt durch ein Loch der Grabenstruktur des integrierten Kondensators entlang einer Schnittkante Q-Q in Fig. 5a. Fig. 5a und Fig. 5b dienen der Definition von Parametern zur Berechnung einer Oberflächenvergrößerung des integrierten Kondensators durch die he- xagonale angeordnete Lochstruktur. Bei der Bestimmung wird z. B. die Annahme getroffen, dass die Schichtabscheidung der dielektrischen Materialien der Dielektrikum- schichtstruktur 130 über das Loch 111 Ί bis 1 117 gleichmäßig ist. Zur Berechnung des Vergrößerungsfaktors der Oberfläche des integrierten Kondensators wird über eine Dicke d 138 der Dielektrikumschichtstruktur 130 gemittelt. Daran orientiert sich gemäß den Fig. 5a und 5b ein Abstand a zwischen den Löchern 111 ! bis 1117, ein Durchmesser D der Löcher 11 1 ! bis 1117 und eine Tiefe h der Löcher 1 11 ·, bis 1 117.
Eine Kapazität CLoChstruktur in einem gleichseitigen Dreieck 102 setzt sich aus einer Kapazi tät eines halben Zylinders CHaibzyiinder addiert mit einer Kapazität einer planaren Fläche zwischen den Löchern
Figure imgf000026_0001
- CHaibkreis und einer Kapazität eines Bodens im Loch CBoden zusammen. Somit gilt gemäß einem Ausführungsbeispiel für den Vergrößerungsfaktor K der Oberfläche
Figure imgf000026_0002
Gemäß einem Ausführungsbeispiel können die Strukturparameter der Lochgeometrie vorbestimmt sein. So kann beispielsweise der Abstand a zwischen den Löchern in einem Bereich von 1 pm bis 5 miti, 2 pm bis 3 pm oder 2.4 pm bis 2.8 pm liegen. Der Durchmes- ser D der Löcher kann gemäß einem Ausführungsbeispiel in einem Bereich zwischen 3 pm und 10 pm, 4.5 pm bis 6.5 pm oder zwischen 5 pm und 6 pm liegen. Die Tiefe h der Löcher kann in einem Bereich von 5 pm bis 50 pm, 10 pm bis 40 pm oder 10 pm bis 35 pm liegen. So kann beispielsweise ein erstes Lochdesign L10 mit einem Abstand a von 2.75 mih, einem Durchmesser D von 5.35 miti und einer Tiefe h von 12.3 miti realisiert werden. Alternativ kann auch ein Lochdesign L20 mit einem Abstand a von 2.48 mih, einem Durchmesser D von 5.59 miti und einer Tiefe h von 22.5 mm realisiert werden. Ferner ist gemäß einem Ausführungsbeispiel ein Lochdesign L30 mit einer Tiefe von ungefähr 30 miti realisierbar.
Fig. 5c zeigt ein Ersatzschaltbild gemäß einem Ausführungsbeispiel eines integrierten Kondensators 100 mit Teilkapazitäten von unterschiedlichen Schichten und Strukturen einer Dielektrikumschichtstruktur 130 und den einzelnen Widerständen. Der gemessene Kapazitätswert setzt sich dabei aus Einzelkapazitäten von einer Parallelschaltung entlang der dielektrischen Schichtgrenzen sowie einer Reihenschaltung gemäß dem Schichtauf- bau zusammen. Dabei werden z. B. die Einflüsse eines resistiven Spannungsteilers vernachlässigt.
Die in Fig. 5c dargestellte Dielektrikumschichtstruktur 130 kann dieselben Merkmale und Eigenschaften wie die Dielektrikumschichtstruktur 130 aus Fig. 2a oder Fig. 2b aufweisen. So weist der integrierte Kondensator 100 in Fig. 5c eine Si02-Schicht 132, eine erste Siliciumnitridschicht 133i, eine zweite Siliciumnitridschicht 1332 und eine dritte Siliciumnitridschicht 133a auf. Ferner weist der integrierte Kondensator 100 aus Fig. 5c gemäß einem Ausführungsbeispiel eine erste Elektrodenstruktur 1 10, eine zweite Elektrodenstruktur 120, einen Rückseitenkontakt 112 und einen Vorderseitenkontakt 122 auf.
Bei der Deposition von dielektrischen Schichten auf dem Siliciumsubstrat (der ersten Elektrodenstruktur 110) entstehen mechanische Spannungen, welche sich auf das Substrat auswirken. Diese inneren Verspannungen der abgeschiedenen Schichten können zum einen auf thermisch induzierte Spannungen und zum anderen auf intrinsische Span- nungen zurückgeführt werden. Die unterschiedlichen Ausdehnungskoeffizienten von Siliciumsubstrat und abgeschiedener Schicht 132 und 133i bis 133a sind hauptsächlich verantwortlich für thermisch bedingte Verspannungen und gehen z. B. auf den großen Temperaturunterschied zwischen einer Prozesstemperatur und einer Umgebungstemperatur zurück. Intrinsische Spannungen sind unter anderem auf Fremdatome zurückzuführen, welche Atome des Schichtmaterials substituieren oder Zwischengitterpositionen einnehmen. Die Gitterfehlanpassung auf Grund der unterschiedlichen Gitterkonstanten zwischen den verschiedenen Materialien ist z. B. eine weitere Ursache für intrinsische Spannungen. Die Verbiegung einer Siliciumhalbleiterscheibe, die als erste Elektrodenstruktur einer Vielzahl an Ausführungsbeispielen des integrierten Kondensators 100 dient, ist eine messba- re Größe, welche eine Aussage über das Maß der inneren Verspannung in der Dielektri- kumschichtstruktur 130 zulässt. Es wird z. B. zwischen Zugspannung, welche eine konka- ve Verbiegung bzw. einen positiven Krümmungsradius bewirkt und Druckspannung, welche respektive eine konvexe Verbiegung bzw. einen negativen Krümmungsradius er- zeugt, unterschieden. Die Verbiegung der Siliciumhalbleiterscheibe wird dabei sowohl parallel als auch orthogonal zu der Abflachung am Rand der Siliciumhalbleiterscheibe vermessen. Deren Verbiegungen verhalten sich kongruent, weshalb in der Figur 6a zur verbesserten Übersichtlichkeit ausschließlich die maximalen Verbiegungen der parallelen Vermessung der Siliciumhalbleiterscheiben dokumentiert sind.
Fig. 6a zeigt ein Diagramm, dass die Verbiegung 114 der Siliciumhalbleiterscheiben unterschiedlicher Lochgeometrien bei der Abscheidung der einzelnen dielektrischen Schichten darstellt. Gemäß dem in Fig. 6a dargestellten Ausführungsbeispielen handelt es sich um erfindungsgemäße Kondensatoren mit Grabenstruktur, z. B. wie in Ausführungsbei- spielen gemäß den Figuren 3 bis 5c. In der Tabelle aus Fig. 6b ist der Schichtaufbau der jeweiligen in Fig. 6a untersuchten Dielektrikumschichtstruktur 130-] bis 1307 dargestellt. Die Unterschiede zwischen den Lochdesigns L10, L20 und L30 ist weiter oben bereits in Zusammenhang mit den Figuren 5a und 5b diskutiert worden. Gemäß einem Ausfüh- rungsbeispiel werden in Fig. 6a Verbiegungen in einem Bereich von 0 pm bis 200 pm dargestellt (wobei die Achse der Verbiegung 114 z. B. in Schritten von 50 pm unterteilt ist). Fig. 6a stellt nur die Verbiegung von speziellen Ausführungsbeispielen dar und es ist klar, dass bei alternativen Dielektrikumschichtstrukturen auch Verbiegungen in anderen Bereichen realisiert werden können. Es ist klarzustellen, dass der hierin beschriebene Kondensator nicht auf die in Fig. 6a und Fig. 6b dargestellten Parameter limitiert ist.
Wie den Messungen der Scheibenverbiegung zu entnehmen ist, korreliert eine misslun- gene Prozessierung aufgrund von mechanischem Stress nicht notwendigerweise mit der Scheibenverbiegung. So brechen z.B. die Scheiben mit Design 130·, , obwohl sie nicht die größte Verbiegung aufweisen. Jedoch ist die Scheibenverbiegung für jene Prozessschritte eine Grenze bei denen die Scheibe mit Vakuum am Chuck„befestigt“ werden muss (z.B. Polyimid) oder ein Roboter die Scheiben befördert.
Der erfindungsgemäße Kondensator stellt gemäß einem Ausführungsbeispiel ein Konzept für Silicium-Kondensatoren mit einer Spannungsfestigkeit von 1200 V dar. In diesem Zu- sammenhang ist in Bezug auf die mechanischen Eigenschaften des dielektrischen Schichtstapels (d. h. der Dielektrikumschichtstruktur) festgestellt worden, dass die Silici- umhalbleiterscheiben mit dem dielektrischen Schichtstapel mit dem Aufbau (vgl. 1304 (E) in Fig. 6a und Fig. 6b) 330 nm Siliciumdioxid, 500 nm stressarmen Siliciumnitrid und 1000 nm stöchiometrisches Siliciumnitrid nach der Abscheidung des zweiten stöchiometrischen Siliciumnitrids stark delaminiert sind und dadurch nicht weiter prozessiert werden konnten. Ferner ist festzustellen, dass die Siliciumhalbleiterscheibe mit dem dielektrischen Referenzschichtstapel mit dem Aufbau (vgl. Fig. 6a und Fig. 6b 130i (A, flach)) 330 nm Siliciumdioxid und 1500 nm stöchiometrisches Siliciumnitrid zerspringt, was auf die hohe intrinsische Spannung zurückzuführen ist, welche im stöchiometrischen Siliciumnitrid vorwiegend aufzufinden ist. Somit ist eine optimierte Kombination von Si02-Schicht, Si3N4- Schicht und SixNy-Schicht, wie in der Dielektrikumschichtstruktur gemäß 1302 (H, flach), 1303 (C, flach), 1305 (C), 130e (C, tief) und 1307 (H, tief) beschrieben, für den integrierten Kondensator vorteilhaft bezüglich einer Reduktion von Delamination und einer einfachen Herstellbarkeit des integrierten Kondensators.
Mit dem Konstatieren der unterschiedlichen dielektrischen Schichtstapel der delaminierten und gebrochenen Siliciumhalbleiterscheiben wird deutlich, dass eine signifikante Verbiegung der Siliciumhalbleiterscheibe nicht notwendigerweise in kausalem Zusammenhang mit einer großen intrinsischen Spannung steht. Dies wird im Wesentlichen beim Vergleich des Maximalwerts der größten Ausdehnung der Verbiegung zwischen der gebrochenen Siliciumhalbleiterscheibe (130-i (A, flach), mit z. B. 80 pm Verbiegung) und des dielektrischen Schichtstapels mit tiefem Lochdesign mit 1000 nm stöchiometrischen Siliciumnitrids und 500 nm stressarmen Siliciumnitrids (1306 (C, tief), mit z. B. 200 pm Verbiegung) deutlich. Eine mögliche Ursache ist das Zusammenspiel von thermischem Ausdehnungskoeffizient und Elastizitätsmodul. Ebenso ist eine bereits eingetretene Relaxation der Kristallstruktur zum Zeitpunkt der Messung der Verbiegung denkbar.
In der Figur 7 wird eine Kapazität-Spannungs-Charakteristik (C(U)-Kennlinie) des erfindungsgemäßen Kondensators dargestellt. Die Kapazitäts-Spannungs-Kennlinie eines MIS-Kondensators weist einen charakteristischen Verlauf auf Grund der Spannungsabhängigkeit der Weite der Raumladungszone im Substrat auf.
Zur Aufnahme der C(U)-Kennlinie wird z. B. eine Gleichspannung 200 von -40 V bis +40 V angelegt (wobei die Achse der Gleichspannung 200 z. B. in Schritten von 10 V unterteilt ist), welcher eine Wechselspannung mit einer Amplitude von z. B. 10 mV und 100 kHz überlagert ist. Der kapazitive und der resistive Anteil der Impedanz wird aus der Amplitude und Phase des Stromflusses ermittelt. Mit dem Start bei der negativen Spannung hin zur positiven Spannung wird die Hinwärts-Kennlinie und die Rückwärts-Kennlinie bei dem umgekehrten Durchfahren der Spannungsrampe von +40 V bis -40 V aufgenommen. Ge- mäß einem Ausführungsbeispiel werden in Fig. 7 Kapazitäten 210 in einem Bereich von 0.75*109 F bis 1.1*109 F in Schritten von 0.05*109 F für das Lochdesign L10 dargestellt und in einem Bereich von 1.55*109 F bis 1.9*10 9 F in Schritten von 0.05*109 F für das Lochdesign L20 dargestellt. Fig. 7 stellt nur die C(U)-Kennlinie von speziellen Ausfüh- rungsbeispielen dar und es ist klar, dass bei alternativen Dielektrikumschichtstrukturen auch C(U)-Kennlinien in anderen Bereichen realisiert werden können. Es ist klarzustellen, dass der hierin beschriebene Kondensator nicht auf die in Fig. 7 und Fig. 8b dargestellten Parameter limitiert ist.
Die Kapazitäts-Spannungs-Messungen wurden exemplarisch an mehreren ungeladenen Kondensatoren (siehe Fig. 8b für Parameter bezüglich der analysierten Kondensatoren) auf mehreren Siliciumhalbleiterscheiben durchgeführt. In Fig. 7 sind die C(U)-Kennlinien von drei Bauelementen aus der Mitte jeweils einer Siliciumhalbleiterscheibe mit Lochdesign L10 und von einem Bauelement aus der Mitte einer Siliciumhalbleiterscheibe mit Lochdesign L20 dargestellt.
Bei der negativen Spannung von z. B. -40 V werden die p-MIS-Kondensatoren gemäß einem Ausführungsbeispiel in Akkumulation betrieben. Die Charakteristik sättigt in Akkumulation auf einen Kapazitätswert (siehe Fig. 7). Diese Sättigung tritt jedoch nicht bei allen untersuchten Kondensatoren ein. Bei den Bauelementen, z. B. 1302 (H, flach), der Siliciumhalbleiterscheiben mit den dielektrischen Schichtkombinationen mit einer stöchiometrischen Siliciumnitridschicht als zweite oder dritte Siliciumnitridabscheidung steigt der Wert der Kapazität z. B. mit abnehmender Spannung weiter an, sodass der Kapazitätswert in Akkumulation mit diesem Messaufbau nicht direkt bestimmt werden kann.
Vergleicht man die Ergebnisse zwischen dem Lochdesign L10 und L20 so kann festgestellt werden, dass die Bauelemente, z. B. 1305 (C), auf den Siliciumhalbleiterscheiben mit Lochdesign L20 höhere Kapazitäten aufweisen als die Bauelemente, z. B. 1302 (H, flach), 1303 (C, flach) und 130s (I, flach), auf den Siliciumhalbleiterscheiben mit Lochdesign L10. Ursache ist die größere Oberfläche auf Grund der tieferen Löcher des Lochdesigns L20 im Vergleich zu der Oberfläche des Lochdesigns L10. Eine Gesamtperm ittivität eines dielektrischen Stapels ist mit einem höheren Anteil an stressarmen Siliciumnitrid größer. Damit erhöht sich ebenfalls die Kapazität. Eine größere Dicke des dielektrischen Stapels geht mit einem kleineren Kapazitätswert einher. Demnach ist der Kapazitätswert der Siliciumhalbleiterscheibe 1302 (H, flach) (siehe Fig. 6b und Fig. 7) auf Grund einer ausgeprägten Diskrepanz, zwischen geringer Dicke und größerer Gesamtpermittivität, erhöht.
Zur Bestimmung der Spannungsfestigkeit und zur Identifikation unterschiedlicher La- dungstransportmechanismen im Kondensator eignet sich die Aufnahme einer Strom- Spannungs-Charakteristik der erfindungsgemäßen Kondensatoren. Die Spannungsfestigkeit eines Kondensators ist z. B. abhängig von der Dicke des Dielektrikums (d. h. der Die- lektrikumschichtstruktur) und der elektrischen Feldstärke. Ein irreversibler Durchbruch des Dielektrikums findet beim Überschreiten einer kritischen Feldstärke Ekrit bei einer an liegenden Durchbruchspannung UBD statt. Die maximal erreichte Spannung U|V,max wird bei einem Stromfluss von 10 mA bestimmt. Bei keinem gemessenen Schichtstapel ist bis zu der maximal erreichten Spannung ein dielektrischer Durchbruch festzustellen. Die Durch- bruchspannung ist demnach größer als die maximal erreichte Spannung, sodass die Her- stellbarkeit von Kondensatoren mit einer Spannungsfestigkeit von 1200 V erfolgreich be- stätigt werden kann.
Die Strom-Spannungs-Charakteristik eines Bauelements aus der Mitte jeder Siliciumhalb- leiterscheibe ist in Fig. 8a dargestellt. In anderen Worten zeigt Fig. 8a gemessene Ausgangskennlinien von Si-Kondensatoren mit einem Dielektrikum aus Siliciumdioxid und siliciumreichem Nitrid (1308 (I, flach)) und einer Kombination aus siliciumreichem und stö- chiometrischem Nitrid (1302 (H, flach), 1303 (C, flach), 1305 (C)) gleicher bzw. ähnlicher Gesamtdicke. Gemäß einem Ausführungsbeispiel zeigt Fig. 8a den am Bauteil gemessenen Strom über die angelegte Spannung. Dabei wird der Strom z. B. in einem Bereich von 108 A bis 102 A logarithmisch dargestellt und die Spannung wird z. B. in einem Bereich von 0 V bis 1600 V in Schritten von 200 V dargestellt. Fig. 8a stellt nur den Strom über die Spannung von speziellen Ausführungsbeispielen dar und es ist klar, dass bei alternativen Dielektrikumschichtstrukturen auch Ströme in anderen Bereichen (z. B. in anderen Strom und/oder Spannungsbereichen) realisiert werden können. Es ist klarzustellen, dass der hierin beschriebene Kondensator nicht auf die in Fig. 8a und Fig. 8b dargestellten Parameter limitiert ist. Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt der Kondensator mit der Dielektrikumschichtstruktur gemäß 1303 (C, flach) dar. Fig. 8b zeigt die unterschiedlichen Schichtstapel analysiert in Fig. 8a mit der maximal erreichten Spannung und der Gesamtschichtdicke des Dielektrikums.
In Fig. 8a sind deutlich die größeren erreichten Spannungen bei den dielektrischen Mehrschichtsystemen mit zwei stöchiometrischen Siliciumnitridschichten (1305 (C), 1303 (C, flach)) im Vergleich zu dem dielektrischen Schichtstapel, bestehend aus ausschließlich stressarmen Siliciumnitrid (1308 (I, flach)) und im Vergleich zu den dielektrischen Schicht- variationen mit einer stöchiometrischen Siliciumnitridschicht (1302 (H, flach)) zu erkennen. Somit ist der hierin beschriebene integrierte Kondensator optimiert im Vergleich zu gene- rellen Kondensatoren mit einem Schichtaufbau gemäß 1308. Beim Vergleich der Strom- Spannungskennlinie der Bauelemente mit einer stöchiometrischen Siliciumnitridschicht (1302 (H, flach)) stellt sich der Kontakt zwischen stöchiometrischem Siliciumnitrid und dem darunterliegenden Silicimdioxid als vorteilhaft in Bezug auf eine höhere maximal erreichte Spannung heraus. Der Kontakt zwischen stressarmen Siliciumnitrid und vorderseitiger Elektrode, welcher sich auf Grund der höheren Defektdichte im stressarmen Siliciumnitrid im Vergleich zum stöchiometrischen Siliciumnitrid (1302 (H, flach), 1303 (C, flach)) negativ auf die Strom-Spannungs-Charakteristik auswirken könnte, wird anhand von Messungen nicht bestätigt.
Der Einfluss der vergrößerten Oberfläche der Bauelemente durch tiefere Löcher wird hinsichtlich der Strom-Spannungs-Kennlinie dahin gehend deutlich, dass die maximal erreichte Spannung der Bauelemente mit Lochdesign L20 (1305 (C)) im Vergleich mit den Bauelementen desselben dielektrischen Schichtstapels mit Lochdesign L10 (1302 (H, flach), 1303 (C, flach)) geringer ausfällt. Mögliche Ursachen sind zum einen die durch die vergrößerte Oberfläche vorhandenen zusätzlichen Fehlstellen an der Grenzfläche zur Elektrode. Zum anderen ist die Gesamtdicke des Dielektrikums geringer, da gemäß einem Ausführungsbeispiel die Abscheiderate der dielektrischen Schichten während der Herstellung trotz größerer Oberfläche nicht angepasst wird.
Gemäß einem Ausführungsbeispiel bietet ein Silicium-Kondensator (wie z. B. 1305 (C)), dessen Grabenstruktur eine Lochtiefe von etwa 20 pm aufweist sowie welcher einen dielektrischen Schichtstapel aus 330 nm Siliciumdioxid, 500 nm stöchiometrischem Siliciumnitrid, 500 nm stressarmen Siliciumnitrid und 500 nm stöchiometrischem Siliciumnitrid aufweist, ein optimiertes Konzept hinsichtlich der Kapazität und der Spannungsfestigkeit. Damit wird eine Kapazität pro Fläche von 133 pF/mm2 und eine Spannungsfestigkeit von 1450 V erzielt. In Fig. 9 sind einzelne aufeinanderfolgende Prozessschritte eines Verfahrens 300 zur Herstellung der erfindungsgemäßen Silicium-Kondensatoren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung schematisch dargestellt. Dabei ist ein besonderes Augenmerk darauf zu richten, dass in Fig. 9 ausschließlich die Prozessierung der relevanten Vorderseite der Siliciumhalbleiterscheibe schematisch dargestellt ist und Abscheidun- gen auf der Rückseite und deren Rückätzprozesse nicht beinhaltet sind.
Zu Beginn des Prozesses wird zur Realisierung eines Grabenkondensators 100 gemäß einem Ausführungsbeispiel Siliciumsubstrat 1 10, das eine erste Elektrodenstruktur dar- stellt, mit Löchern 111 bis 1 113 strukturiert. Mittels einer Lithographie 310 wird die Loch- struktur auf die Oberfläche übertragen und davon ausgehend in die Tiefe des Substrats geätzt 320. Daraufhin folgen die unterschiedlichen Prozesse zur Deposition 330 der ein- zelnen Schichten 132 und 133! bis 1333 des Dielektrikums 130, d. h. der Dielektrikumschichtstruktur, und zur Deposition 340 der Elektrode 120, d. h. der zweiten Elektrodenstruktur. Ferner umfasst das Verfahren optional eine Herstellung 350 eines Vorderseitenkontakts 122 und eines Rückseitenkontakts 1 12. Die Elektrode 120, bestehend aus z. B. polykristallinem Silicium, und der vorderseitige Kontakt 122 aus z. B. Aluminium definieren Abmessungen des Bauelements. Um Luftüberschläge zwischen Vorder- 122 und Rückseitenkontakt 112 der vereinzelten Bauelemente zu vermeiden, wird optional Polyimid am Rand der Bauelemente aufgebracht.
Gemäß einem Ausführungsbeispiel baut der erfindungsgemäße Kondensator 100 auf einer mit Bor p-dotierten Siliciumhalbleiterscheibe (d.h. Siliciumsubstrat 110) auf, welche z. B. einen Durchmesser von 150 mm, eine Dicke von 675 pm und einen spezifischen Schichtwiderstand von 9 ± 0,3 Ohm*cm misst. Durch Anwendung einer Lithographie 310 wird z. B. eine hexagonale Lochstruktur, wie in Fig. 4b und Fig. 5a beschrieben, auf der Oberfläche des Siliciums 110 erzeugt.
Das Ätzen 320 der Löcher 11 ^ bis 1113 erfolgt beispielsweise mit einem ASE-Prozess (advanced Silicon etching-Prozess), bei dem es sich um einen alternierenden Trockenätzprozess handelt. Ausgehend von der Lithographie 310 zur Erzeugung einer Lochmaske 312 wird bei dem Ätzen 320 der Löcher 1 1 1 ! bis 1 113 gemäß einem Ausführungsbeispiel zwischen einem lonenätzschritt und einem Passivierschritt abgewechselt. Zur Passivierung wird zwischen den einzelnen nicht vollkommen anisotropen Ätzschritten z. B. eine Schutzschicht abgeschieden, welche dazu dient, die Ätzrichtung beizubehalten und die bereits geätzten Wände des Loches 11 ^ bis 1 113 vor weiterem Materiaiabtrag zu schüt- zen.
Das Dielektrikum 130 besteht gemäß einem Ausführungsbeispiel aus einer Siliciumdioxidschicht 132 und drei darauffolgenden Siliciumnitridschichten 133i bis 1333 unterschied- licher Eigenschaften. Diese sind nach der Abscheidefolge Siliciumnitridl 133^ Silicium- nitrid2 1332 und SiliciumnitridS 1333 benannt. Zunächst wird die Si02-Schicht 132 z. B. mittels thermischer Oxidation, die auf einer natürlichen Reaktion von Silicium (Si) mit Sauerstoff (02) zu Siliciumdioxid (Si02) basiert, bei z. B. 1050°C auf dem Siliciumsubstrat abgeschieden 330.
Eine Siliciumnitridschicht 133i bis 1333 wird z. B. durch eine chemische Reaktion von Dichlorsilan (SiCI2H2) mit Ammoniak (NH3) erzeugt. Die Abscheidungen 330 der unterschiedlichen Siliciumnitridschichten 133-i bis 1333 findet z. B. mittels einer chemischen Niederdruckgasphasenabscheidung (LPCVD) bei einem geringeren Druck (etwa 17 Pa - 27 Pa) als der atmosphärische Druck und einer Temperatur zwischen 700°C und 800°C statt.
Die chemische Reaktionsgleichung zur Abscheidung 330 von stöchiometrischem Silici- umnitrid (Si3N4) lautet 3 SiCI2H2 + 4NH3 -*· Si3N4 + 6 HCl + 6H2. Dabei entstehen Chlor- wasserstoff (HCl) und Wasserstoff (H2) als Nebenprodukte der Reaktion.
Bei der Abscheidung 330 von stressarmen Siliciumnitrid (SixNy) wird das Verhältnis der Reaktionsgase Dichlorsilan und Ammoniak verändert. Je höher der Anteil an Dichlorsilan im Verhältnis zum Ammoniak ist, desto höher ist der Siliciumanteil im resultierenden Siliciumnitrid. Damit wird kein Siliciumnitrid mit dem Verhältnis zwischen Silicium und Nitrid von drei zu vier wie im stöchiometrischen Fall, sondern ein siliciumreiches Siliciumnitrid bzw. nicht-stöchiometrisches Siliciumnitrid abgeschieden 330, welches auch als stressarmes Siliciumnitrid SixNy bezeichnet wird.
Bei der Herstellung 330 des Dielektrikums 130 wird somit gemäß einem Ausführungsbeispiel zunächst eine Si02-Schicht auf dem Siliciumsubstrat abgeschieden und darauffol- gend Kombinationen von Schichten 133i bis 1333 umfassend zumindest eine Si3N4- Schicht und zumindest eine SixNy-Schicht. Als vorderseitige Elektrode 120, d. h. als zweite Elektrodenstruktur, wird z. B. polykristalli- nes Silicium mittels eines LPCVD-Verfahrens mit Monosilan (SiH4) SiH4 -> Si + 2H2 auf- gewachsen 340. Dabei legt sich das Polysilicium z. B. durch eine pyrolytische Zersetzung von Silan bei 600°C-650°C auf dem dielektrischen Schichtstapel 130 in den Löchern 111 i bis 1113 ab. Mit Ablagerung in der Lochstruktur bildet sich zum Erreichen eines erhöhten Kapazitätswerts die notwendige Elektrode 120. Die Dotierung des Polysiliciums mit Phos- phor und Argon erfolgt gemäß einem Ausführungsbeispiel während der Deposition durch eine zusätzliche Gaszufuhr von Monophosphan (PH3) und Argon (Ar).
Auf die Polysiliciumschicht, d. h. auf die zweite Elektrodenstruktur 120, folgt gemäß einem Ausführungsbeispiel eine weitere Schicht zur Bildung des Vorderseitenkontakts 122 mit z. B. Aluminium. Diese weitere Schicht wird z. B. mit einem PVD-Verfahren, dem Auf- dampfen, abgeschieden. Aluminium ist niederohmig und bildet eine zuverlässige Kontak- tierung der einzelnen Bauelemente. Abschließend wird optional durch eine Lithographie die Abmessung des Bauelements auf die Siliciumhalbleiterscheibe übertragen und die Schichten aus Polysilicium und Aluminium zwischen den resultierenden Bauelementen unter Einsatz eines Trockenätzverfahrens abgetragen.
Zur Kontaktierung der Rückseite der Siliciumhalbleiterscheibe 110 werden gemäß einem Ausführungsbeispiel zunächst alle Schichten, die während der erwünschten Schich- tabscheidungen auf der Vorderseite zusätzlich auf der Rückseite aufgewachsen bzw. ab- geschieden werden, zurück geätzt. Zur Kontaktierung der Rückseite wird anschließend z. B. ein lötbarer Schichtstapel 1 12 aus Chrom, Nickel und Silber aufgedampft.
Gemäß einem Ausführungsbeispiel weist ein integrierter Kondensator eine erste Elektro- denstruktur, eine zweite Elektrodenstruktur und eine dazwischenliegende Dielektrikum- schichtstruktur auf, wobei die Dielektrikumschichtstruktur eine Schichtkombination mit einer Si02-Schicht, einer Si3N -Schicht und einer SixNy-Schicht aufweist und wobei die SixNy-Schicht nicht-stöchiometrisches Siliciumnitrid-Material mit erhöhtem Siliciumanteil aufweist.
Gemäß einem Aspekt weist die erste Elektrodenstruktur ein mit einer Grabenstruktur versehenes Halbleitersubstrat auf. Gemäß einem weiteren Aspekt bildet die erste Elektrodenstruktur eine Rückseitenelektro- de, die an einem Rückseitenkontakt angeordnet ist; und die zweite Elektrodenstruktur bildet eine Vorderseitenelektrode, die an einem Vorderseitenkontakt angeordnet ist.
Gemäß einem weiteren Aspekt liegt ein Verhältnis von Silicium und Stickstoff der SixNy- Schicht zwischen 0,8 und 1.
Gemäß einem weiteren Aspekt weist die Dielektrikumschichtstruktur einen höheren Anteil eines Si3N4-Materials auf als davon abweichendes Material.
Gemäß einem weiteren Aspekt ist eine Dicke der Si3N4-Schicht zu einer Dicke der SixNy- Schicht in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 1 ,5 und 2,5 liegt.
Gemäß einem weiteren Aspekt ist die SixNy-Schicht getrennt von bzw. nicht direkt an der Si02-Schicht angeordnet.
Gemäß einem weiteren Aspekt entspricht eine Dicke der SixNy-Schicht höchstens 33 % einer Gesamtdicke aller SixNy-Schichten und Si3N -Schichten.
Gemäß einem weiteren Aspekt entspricht eine Dicke der SixNy-Schicht höchstens 50 % einer Gesamtdicke aller Si3N4-Schichten.
Gemäß einem weiteren Aspekt weist die Dielektrikumschichtstruktur des integrierten Kon- densators eine effektive Oxiddicke von zumindest 1200 nm und eine Spannungsfestigkeit von zumindest 900 V auf.
Gemäß einem Ausführungsbeispiel weist ein Verfahren zur Herstellung eines integrierten Kondensators ein Erzeugen einer Dielektrikumschichtstruktur in einer Grabenstruktur eines Halbleitersubstrates auf, wobei die Dielektrikumschichtstruktur eine Mehrzahl oder eine Kombination von aneinandergrenzenden Dielektrikumschichten aufweist, wobei zu- mindest eine der Dielektrikumsschichten Si02-Material aufweist, wobei zumindest eine der Dielektrikumsschichten Si3N4-Material aufweist und wobei zumindest eine der Dielektrikumsschichten SixNy-Material aufweist, wobei das SixNy-Material nicht-stöchiometrisches Siliciumnitrid mit erhöhtem Siliciumanteil aufweist. Gemäß einem Aspekt weist die Dielektrikumschichtstruktur eine Mehrzahl oder eine Kombination von einer Si02-Schicht, einer Si3N4-Schicht und einer SixNy-Schicht auf.
Gemäß einem weiteren Aspekt liegt ein Verhältnis von Silicium und Stickstoff der SixNy- Schicht zwischen 0,8 und 1.
Gemäß einem weiteren Aspekt weist die Dielektrikumschichtstruktur einen höheren Anteil des Si3N4-Materials auf als davon abweichendes Material.
Gemäß einem weiteren Aspekt ist eine Dicke der Si3N4-Schichtzu einer Dicke der SixNy- Schicht in einem Verhältnis n zu eins ausgebildet, wobei n zwischen 1 ,5 und 2,5 liegt.
Gemäß einem weiteren Aspekt ist die SixNy-Schicht nicht direkt an der Si02-Schicht angeordnet ist.
Ein Ausführungsbeispiel betrifft ein Verfahren nach einem der oben beschriebenen Aus- führungsbeispiele.
Ein weiteres Ausführungsbeispiel betrifft eine Vorrichtung nach einem der oben beschrie- benen Ausführungsbeispiele.
Ein weiteres Ausführungsbeispiel betrifft ein Herstellungsverfahren nach einem der oben beschriebenen Ausführungsbeispiele.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Ein- zelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
Referenzen
[1] S. Banzhaf et al,“Stress reduction in high voltage MIS capacitor fabrication”, 19th International Symposium POWER ELECTRONICS Ee2017, Novi Sad, Serbia, 2017.
[2] S. Berberich, M. März, U.S. Patent 7,738,226.
[3] T. Erlbacher, H. Schwarzmann, A.J. Bauer,“Improving module performance and reliability in power electronic applications by monolithic Integration of RC- snubbers”, Proc. Internat. Symp. On Power Semicond. Dev. & ICs (ISPSD), Brügge, 283-286.
[4] J. vom Dorp, T. Erlbacher, V. Lorentz, A.J. Bauer, H. Ryssel, L. Frey, "Integrierba- re Bauelemente zur Erhöhung der Betriebssicherheit elektronischer Systemkom- ponenten im Automobil", Automotive meets Electronics 2010, Dortmund pp. 72-77.
[5] F. Krach, T. Heckei, L. Frey, A.J. Bauer, T. Erlbacher and M. Maerz, "Innovative monolithic RC-snubber for fast switching power modules", 9th International Conference on Integrated Power Electronics Systems CIPS2016, Nuremberg, Germa- ny, 2016, pp. 1-6.
[6] S. Banzhaf et al., "Post-trench Processing of Silicon deep trench capacitors for power electronic applications", 28th International Symposium on Powersemicon- ductor Devices and ICs ISPSD 2016, Prague, Czech Republic, 2016.
[7] Hakim et al., "Nonlinear capacitors Integration", Proc. Internat. Semiconductor Conference 2000, Sinaia, pp. 303-306 vol: 1 ,2000.
[8] J. vom Dorp, T. Erlbacher, A.J. Bauer, H. Ryssel, L. Frey, "Dielectric layers suita- ble for high voltage integrated trench capacitors", J. Vac. Sei. Technol. B 29(1), 01AB04, 2011.
[9] F. Krach, H. Schwarzmann, A.J. Bauer, T. Erlbacher, and L. Frey, "Silicon nitride, a high potential dielectric for 600 V integrated RC-snubber applications", Journal of Vacuum Science and Technology B, 33, pp. 01A1112, 2015.
[10] J. Gardeniers, H. Tilmans and C. Visser, "LPCVD silicon-rich Silicon nitride films for applications in micromechanics, studied with Statistical experimental design", J. Vac. Sei. Technol. A 14(5), Sep/Oct 1996.
[1 1] V. Prodanovic et al., "Optimization of silicon-rich Silicon nitride films for electron multiplication in timed photon counters", EUROSENSORS 2015.

Claims

1. Integrierter Kondensator (100) mit folgenden Merkmalen: einer ersten Elektrodenstruktur (110), einer zweiten Elektrodenstruktur (120) und einer dazwischenliegenden Dielektrikumschichtstruktur (130), wobei die Dielektrikumschichtstruktur (130) eine Schichtkombination (133i bis 1333, 130! bis 130B) mit einer Si02-Schicht (132), einer Si3N4-Schicht (134) und ei- ner SixNy-Schicht (136) aufweist, und wobei die SixNy-Schicht (136) nicht-stöchiometrisches Siliciumnitrid-Material mit erhöhtem Siliciumanteil aufweist.
2. Integrierter Kondensator (100) gemäß Anspruch 1 , wobei die erste Elektroden- struktur (110) ein mit einer Grabenstruktur versehenes Halbleitersubstrat aufweist.
3. Integrierter Kondensator (100) gemäß Anspruch 1 oder Anspruch 2, wobei die ers- te Elektrodenstruktur (110) eine Rückseitenelektrode bildet, die an einem Rücksei- tenkontakt (112) angeordnet ist; und
wobei die zweite Elektrodenstruktur (120) eine Vorderseitenelektrode bildet, die an einem Vorderseitenkontakt (122) angeordnet ist
4. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 3, wobei ein Verhältnis von Silicium und Stickstoff der SixNy-Schicht (136) zwischen 0.8 und 1 liegt.
5. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 4, wobei die Dielektrikumschichtstruktur (130) einen höheren Anteil eines Si3N4-Materials (134) aufweist, als davon abweichendes Material.
6. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 5, wobei eine Dicke (1312) der Si3N4-Schicht (134) zu einer Dicke (131 -0 der SixNy-Schicht (136) in einem Verhältnis n zu eins ausgebildet ist, wobei n zwischen 1.5 und 2.5 liegt.
7. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 6, wobei eine Dicke (1312) der Si3N4-Schicht (134) zu einer Dicke (131 -i) der SixNy-Schicht (136) in einem Verhältnis n zu eins ausgebildet ist, wobei n größer oder gleich 2 ist.
8. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 7, wobei eine Dicke ( 1312) der Si3N4-Schicht (134) zu einer Dicke (1311) der SixNy-Schicht (136) in einem Verhältnis n zu eins ausgebildet ist, wobei n zwischen 2 und 2.5, zwischen 2 und 9, zwischen 2 und 15 oder zwischen 2 und 32 liegt.
9. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 8, wobei die SixNy-Schicht (136) getrennt von bzw. nicht direkt an der Si02-Schicht (132) ange- ordnet ist.
10. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 9, wobei eine Dicke (131 ·!) der SixNy-Schicht (136) höchstens 50% einer Gesamtdicke aller Si3N4-Schichten (134) entspricht.
11. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 10, wobei eine Dicke (131 ^ der SixNy-Schicht in einem Bereich zwischen 3% und 50%, zwischen 6% und 50%, zwischen 8% und 50% oder zwischen 10% und 50% der Gesamtausdehnung aller Si3N4-Schichten liegt.
12. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 11 , wobei die Dielektrikumschichtstruktur (130) des integrierten Kondensators eine effektive Oxiddicke (138), von zumindest 1200 nm und eine Spannungsfestigkeit von zumindest 900 V aufweist.
13. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 12, wobei die SixNy-Schicht (136) eine Dicke (131 -0 in einem Bereich von 50 nm bis 2000 nm, 50 nm bis 1000 nm, 50 nm bis 500 nm oder 100 nm bis 1000 nm aufweist.
14. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 13, wobei die Dielektrikumschichtstruktur (130) eine Schichtkombination (133! bis 1333, 130-i bis 1308) mit einer Si02-Schicht (132), zwei Si3N4-Schichten (134) und einer SixNy- Schicht (136) aufweist.
15. Integrierter Kondensator (100) gemäß Anspruch 14, wobei die SixNy-Schicht (136) zwischen den beiden Si3N4-Schichten (134) angeordnet ist.
16. Integrierter Kondensator (100) gemäß einem der Ansprüche 1 bis 15, wobei die Dielektrikumschichtstruktur (130) eine Schichtkombination (133i bis 1333, 130i bis 130q) mit einer Si02-Schicht (132), einer Si3N4-Schicht (134) und zwei SixNy- Schichten (136) aufweist.
17. Integrierter Kondensator (100) gemäß Anspruch 16, wobei die Si3N4-Schicht (134) zwischen den beiden SixNy-Schichten (136) angeordnet ist.
18. Verfahren (300) zur Herstellung eines integrierten Kondensators mit folgenden Schritten:
Erzeugen (330) einer Dielektrikumschichtstruktur in einer Grabenstruktur eines Halbleitersubstrates, wobei die Dielektrikumschichtstruktur eine Mehrzahl oder eine Kombination von aneinandergrenzenden Dielektrikumschichten aufweist, wobei zumindest eine der Dielektrikumsschichten Si02-Material aufweist, wobei zumindest eine der Dielektrikumsschichten Si3N4-Material aufweist, und
wobei zumindest eine der Dielektrikumsschichten SixNy-Material aufweist, wobei das SixNy-Material nicht-stöchiometrisches Siliciumnitrid mit erhöhtem Siliciumanteil aufweist.
19. Verfahren gemäß Anspruch 18, wobei die Dielektrikumschichtstruktur eine Mehrzahl oder eine Kombination von einer Dielektrikumsschicht, die Si02-Material auf- weist, einer Dielektrikumsschicht, die Si3N4-Material aufweist, und einer Dielektrikumsschicht, die SixNy-Maferial aufweist, aufweist.
20. Verfahren gemäß Anspruch 19, wobei ein Verhältnis von Silicium und Stickstoff der Dielektrikumsschicht, die SixNy-Material aufweist, zwischen 0.8 und 1 liegt.
21. Verfahren gemäß einem der Ansprüch 18 bis 20, wobei die Dielektrikumschichtstruktur einen höheren Anteil des Si3N4-Materials aufweist, als davon abweichendes Material.
22. Verfahren gemäß einem der Ansprüche 18 bis 21 , wobei eine Dicke der Dielektrikumsschicht, die Si3N4-Material aufweist, zu einer Dicke der Dielektrikumsschicht, die SixNyMaterial aufweist, in einem Verhältnis n zu eins ausgebildet ist, wobei n zwischen 1.5 und 2.5 liegt.
23. Verfahren gemäß einem der Ansprüche 18 bis 22, wobei die Dielektrikumsschicht, die SixNyMaterial aufweist, nicht direkt an der Dielektrikumsschicht, die Si02- Material aufweist, angeordnet ist.
PCT/EP2019/077253 2018-10-09 2019-10-08 Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators WO2020074534A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19786544.7A EP3864713A2 (de) 2018-10-09 2019-10-08 Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators
JP2021519598A JP7208373B2 (ja) 2018-10-09 2019-10-08 集積キャパシタおよび集積キャパシタの製造方法
US17/223,799 US11742435B2 (en) 2018-10-09 2021-04-06 Integrated capacitor and method of producing an integrated capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102018217249.8 2018-10-09
DE102018217249 2018-10-09
DE102019204503.0A DE102019204503B3 (de) 2018-10-09 2019-03-29 Integrierter Kondensator und Verfahren zur Herstellung eines integrierten Kondensators
DE102019204503.0 2019-03-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/223,799 Continuation US11742435B2 (en) 2018-10-09 2021-04-06 Integrated capacitor and method of producing an integrated capacitor

Publications (2)

Publication Number Publication Date
WO2020074534A2 true WO2020074534A2 (de) 2020-04-16
WO2020074534A3 WO2020074534A3 (de) 2020-06-11

Family

ID=69725689

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/077253 WO2020074534A2 (de) 2018-10-09 2019-10-08 Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators

Country Status (5)

Country Link
US (1) US11742435B2 (de)
EP (1) EP3864713A2 (de)
JP (1) JP7208373B2 (de)
DE (1) DE102019204503B3 (de)
WO (1) WO2020074534A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239722A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置、マッチング回路及びフィルタ回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019002197T5 (de) * 2018-04-27 2021-01-14 Murata Manufacturing Co., Ltd. Kondensator
WO2024157914A1 (ja) * 2023-01-23 2024-08-02 積水化学工業株式会社 積層体、積層体の製造方法、素子の製造方法、撮像装置、撮像装置の製造方法、半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738226B2 (en) 2006-04-13 2010-06-15 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Integrated snubber device on a semiconductor basis for switching load reduction, voltage limitation and/or oscillation attenuation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
JPH05190796A (ja) * 1991-07-30 1993-07-30 Internatl Business Mach Corp <Ibm> ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
US6077737A (en) * 1998-06-02 2000-06-20 Mosel Vitelic, Inc. Method for forming a DRAM having improved capacitor dielectric layers
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
KR20010017820A (ko) 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
US6989579B2 (en) * 2001-12-26 2006-01-24 Lucent Technologies Inc. Adhering layers to metals with dielectric adhesive layers
US6787419B2 (en) * 2003-01-14 2004-09-07 Ememory Technology Inc. Method of forming an embedded memory including forming three silicon or polysilicon layers
US7229880B2 (en) * 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator
EP1691383A1 (de) * 2005-02-14 2006-08-16 TDK Corporation Kondensator, Verfahren zu seiner Herstellung, diesen Kondensator verwendendes Filter, und dielektrischer Film für diesen Kondensator
JP2006222390A (ja) 2005-02-14 2006-08-24 Tdk Corp キャパシタ及びその製造方法、それを用いたフィルタ
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
JP2013115371A (ja) * 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc 容量素子
DE102014223904A1 (de) * 2014-11-24 2016-05-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kondensator und Verfahren zum Herstellen desselben
WO2017145515A1 (ja) 2016-02-22 2017-08-31 株式会社村田製作所 半導体コンデンサおよび電源モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738226B2 (en) 2006-04-13 2010-06-15 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Integrated snubber device on a semiconductor basis for switching load reduction, voltage limitation and/or oscillation attenuation

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
F. KRACHH. SCHWARZMANNA.J. BAUERT. ERLBACHERL. FREY: "Silicon nitride, a high potential dielectric for 600 V integrated RC-snubber applications", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY B, vol. 33, 2015, pages 01A1112
F. KRACHT. HECKELL. FREYA.J. BAUERT. ERLBACHERM. MAERZ: "Innovative monolithic RC-snubber for fast switching power modules", 9TH INTERNATIONAL CONFERENCE ON INTEGRATED POWER ELECTRONICS SYSTEMS CIPS2016, 2016, pages 1 - 6
HAKIM ET AL.: "Nonlinear capacitors integration", PROC. INTERNAT. SEMICONDUCTOR CONFERENCE 2000, vol. 1, 2000, pages 303 - 306, XP010527238
J. GARDENIERSH. TILMANSC. VISSER: "LPCVD silicon-rich silicon nitride films for applications in micromechanics, studied with statistical experimental design", J. VAC. SCI. TECHNOL. A, vol. 14, no. 5, September 1996 (1996-09-01)
J. VOM DORPT. ERLBACHERA.J. BAUERH. RYSSELL. FREY: "Dielectric layers suitable for high voltage integrated trench capacitors", J. VAC. SCI. TECHNOL. B, vol. 29, no. 1, 2011, pages 01AB04, XP012144516, doi:10.1116/1.3525283
J. VOM DORPT. ERLBACHERV. LORENTZA.J. BAUERH. RYSSELL. FREY: "Integrierbare Bauelemente zur Erhöhung der Betriebssicherheit elektronischer Systemkomponenten im Automobil", AUTOMOTIVE MEETS ELECTRONICS, 2010, pages 72 - 77
S. BANZHAF ET AL.: "Post-trench processing of silicon deep trench capacitors for power electronic applications", 28TH INTERNATIONAL SYMPOSIUM ON POWERSEMICONDUCTOR DEVICES AND ICS ISPSD 2016, 2016
S. BANZHAF ET AL.: "Stress reduction in high voltage MIS capacitor fabrication", 19TH INTERNATIONAL SYMPOSIUM POWER ELECTRONICS, 2017, pages Ee2017
T. ERLBACHERH. SCHWARZMANNA.J. BAUER: "Improving module performance and reliability in power electronic applications by monolithic integration of RCsnubbers", PROC. INTERNAT. SYMP. ON POWER SEMICOND. DEV. & ICS (ISPSD, pages 283 - 286
V. PRODANOVIC ET AL.: "Optimization of silicon-rich silicon nitride films for electron multiplication in timed photon counters", EUROSENSORS, 2015

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022239722A1 (ja) * 2021-05-10 2022-11-17 株式会社村田製作所 半導体装置、マッチング回路及びフィルタ回路
JP7563591B2 (ja) 2021-05-10 2024-10-08 株式会社村田製作所 半導体装置、マッチング回路及びフィルタ回路

Also Published As

Publication number Publication date
DE102019204503B3 (de) 2020-03-26
US20210257502A1 (en) 2021-08-19
WO2020074534A3 (de) 2020-06-11
JP2022504537A (ja) 2022-01-13
JP7208373B2 (ja) 2023-01-18
US11742435B2 (en) 2023-08-29
EP3864713A2 (de) 2021-08-18

Similar Documents

Publication Publication Date Title
DE102014200869B4 (de) Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung
WO2020074534A2 (de) Integrierter kondensator und verfahren zur herstellung eines integrierten kondensators
DE10393700B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung durch Ausbildung geschwächter Bereiche oder einer geschwächten Schicht und zugehöriges Halbleiterbauelement
DE112010002324B4 (de) Unterschiedlich ausgerichtete Nanodrähte mit Gate-Elektrodenstapeln als Spannungselemente und Verfahren zu deren Herstellung
DE102014107592B4 (de) Bulk-Akustik-Wave Resonator mit piezoelektrischer Schicht mit variierenden Mengen an Dotiermittel
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE102004062312B3 (de) Piezoelektrischer Resonator mit verbesserter Temperaturkompensation und Verfahren zum Herstellen desselben
EP1697998A1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
DE102007003450A1 (de) Halbleiterbauelement mit verschiedenen Kondensatoren und Herstellungsverfahren
DE112018000336T5 (de) Kondensator
EP3024033A1 (de) Kondensator und verfahren zum herstellen desselben
DE112018000599T5 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE68914361T2 (de) Mehrzahl von Dünnfilmfeldeffekttransistoren und Verfahren zu ihrer Herstellung.
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE102018107387A1 (de) Metallisolatormetallkondensatorstruktur mit hoher Kapazität
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014215009A1 (de) Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
DE112019003024T5 (de) Kondensator und verfahren zu dessen herstellung
DE102005051573A1 (de) MIM/MIS-Struktur mit Praseodymtitanat oder Praseodymoxid als Isolatormaterial
DE19953620A1 (de) Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
DE102007056741B4 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
EP1301948A2 (de) Halbleiterbauelement mit einer piezo- oder pyroelektrischen schicht und dessen herstellungsverfahren
DE69620891T2 (de) Verfahren zur herstellung von elektronenvervielfachern mit diskreten dynoden
DE102018213735B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19786544

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 2021519598

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019786544

Country of ref document: EP

Effective date: 20210510