WO2020066432A1 - 固体撮像素子、固体撮像素子の制御方法および電子機器 - Google Patents

固体撮像素子、固体撮像素子の制御方法および電子機器 Download PDF

Info

Publication number
WO2020066432A1
WO2020066432A1 PCT/JP2019/033615 JP2019033615W WO2020066432A1 WO 2020066432 A1 WO2020066432 A1 WO 2020066432A1 JP 2019033615 W JP2019033615 W JP 2019033615W WO 2020066432 A1 WO2020066432 A1 WO 2020066432A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
temperature
value
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/033615
Other languages
English (en)
French (fr)
Inventor
晃司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to DE112019004886.4T priority Critical patent/DE112019004886T5/de
Priority to US17/277,206 priority patent/US11483498B2/en
Priority to JP2020548224A priority patent/JP7374111B2/ja
Priority to CN201980061700.2A priority patent/CN112740660B/zh
Publication of WO2020066432A1 publication Critical patent/WO2020066432A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/026—Means for indicating or recording specially adapted for thermometers arrangements for monitoring a plurality of temperatures, e.g. by multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected two-dimensional [2D] regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/444—Compensating; Calibrating, e.g. dark current, temperature drift, noise reduction or baseline correction; Adjusting

Definitions

  • the present invention relates to a solid-state imaging device, a method for controlling the solid-state imaging device, and an electronic apparatus.
  • CMOS Complementary Metal Oxide Semiconductor
  • DVS Dynamic Vision Sensor
  • asynchronous solid-state imaging device such as DVS
  • a higher speed can be achieved compared to a case where an existing synchronous solid-state imaging device that captures image data synchronized with a synchronization signal such as a vertical synchronization signal is used. Response is possible.
  • the present disclosure aims to provide a solid-state imaging device capable of improving characteristics of a solid-state imaging device that detects an address event, a control method of the solid-state imaging device, and an electronic apparatus.
  • the solid-state imaging device is a light-receiving element that outputs an electric signal according to incident light, and detects whether a change amount of an electric signal output from the light-receiving element has exceeded a threshold, and detects a detection result by the detection.
  • a detection unit that outputs a detection signal indicating the temperature, a temperature measurement unit that measures the temperature, and a setting unit that sets a threshold based on the temperature measured by the temperature measurement unit.
  • FIG. 1 is a diagram schematically illustrating a configuration of an example of an imaging device as an electronic apparatus to which a solid-state imaging device according to an embodiment is applied.
  • FIG. 2 is a block diagram illustrating a configuration of an example of a solid-state imaging device applicable to the embodiment.
  • FIG. 3 is a block diagram illustrating a configuration of an example of a pixel array unit applicable to the embodiment.
  • FIG. 3 is a diagram illustrating a configuration of a pixel applicable to the embodiment in more detail.
  • FIG. 4 is a diagram illustrating a configuration of an address event detection unit applicable to the embodiment in more detail.
  • FIG. 6 is a diagram for explaining an operation of an address event detection unit.
  • FIG. 1 is a diagram schematically illustrating a configuration of an example of an imaging device as an electronic apparatus to which a solid-state imaging device according to an embodiment is applied.
  • FIG. 2 is a block diagram illustrating a configuration of an example of a solid-state imaging device applicable to the embodiment.
  • FIG. 4 is a diagram illustrating an example of a relationship between an output of a photoelectric conversion element and an output of a current-voltage converter.
  • FIG. 1 is a diagram illustrating a configuration of an example of a solid-state imaging device according to an embodiment.
  • FIG. 3 is a diagram illustrating an example of a photocurrent measurement circuit applicable to the embodiment.
  • FIG. 3 is a diagram illustrating an example of a photocurrent measurement circuit applicable to the embodiment.
  • FIG. 3 is a diagram illustrating an example of a temperature measurement circuit applicable to the embodiment.
  • FIG. 3 is a diagram illustrating an example of a temperature measurement circuit applicable to the embodiment.
  • FIG. 3 is a diagram illustrating a configuration of an example of a quantizer according to the embodiment.
  • FIG. 1 is a diagram illustrating a configuration of an example of a solid-state imaging device according to an embodiment.
  • FIG. 3 is a diagram illustrating an example of a photocurrent measurement circuit applicable to the embodiment.
  • FIG. 3 is
  • FIG. 5 is a diagram illustrating an example of characteristics of a first comparator and a second comparator.
  • FIG. 4 is a diagram illustrating an example of a table for an operation unit to obtain a bias set value according to the embodiment.
  • FIG. 4 is a diagram illustrating an example of a table for an operation unit to obtain a bias set value according to the embodiment.
  • FIG. 2 is a diagram illustrating a configuration of an example of a bias adjustment circuit applicable to the embodiment;
  • FIG. 2 is a diagram illustrating an example in which a solid-state imaging device is formed on one semiconductor chip. It is a figure showing other examples of arrangement of a plurality of temperature measurement circuits applicable to an embodiment. It is a figure showing other examples of arrangement of a plurality of temperature measurement circuits applicable to an embodiment.
  • FIG. 9 is a diagram illustrating an example of a structure of a solid-state imaging device according to a first modification of the embodiment.
  • FIG. 11 is a diagram illustrating an example of a division position in a case where an address event detection unit is divided into a light receiving unit and a detection unit, which is applicable to the first modification of the embodiment. It is a figure applicable to the 1st modification of an embodiment and showing an example of a division position in the case of dividing a temperature measurement circuit into a detection part and a temperature measurement value output part.
  • FIG. 9 is a diagram illustrating an example of a structure of a solid-state imaging device according to a second modification of the embodiment.
  • FIG. 1 is a diagram schematically illustrating a configuration of an example of an imaging device as an electronic apparatus to which the solid-state imaging device according to the embodiment is applied.
  • the imaging device 1 includes an optical system 10, a solid-state imaging device 11, a storage unit 12, and a control unit 13.
  • the optical system 10 includes one or more lenses and respective mechanisms such as an autofocus mechanism and an aperture mechanism, and guides light from a subject to a light receiving surface of the solid-state imaging device 11.
  • the solid-state imaging device 11 includes a plurality of light receiving elements for converting incident light into electric signals by photoelectric conversion and outputting the electric signals, and a driving circuit for driving the plurality of light receiving elements.
  • the solid-state imaging device 11 further includes a signal processing unit that performs predetermined signal processing on electric signals output from the plurality of light receiving elements and outputs the processed signals as image data.
  • the solid-state imaging device 11 further includes an address event detection unit that detects an address event generated by light incident on the light receiving element for each light receiving element and outputs an event detection signal that has detected the address event. .
  • the storage unit 12 stores the image data and the event detection signal (event detection data) output from the solid-state imaging device 11 in a storage medium.
  • a nonvolatile storage medium such as a flash memory or a hard disk drive can be applied.
  • the present invention is not limited to this, and a volatile storage medium such as a DRAM (Dynamic Random Access Memory) can be applied to the storage medium.
  • DRAM Dynamic Random Access Memory
  • the control unit 13 controls the solid-state imaging device 11 to cause the solid-state imaging device 11 to execute an imaging operation for outputting the above-described image data.
  • FIG. 2 is a block diagram illustrating a configuration of an example of the solid-state imaging device 11 applicable to the embodiment.
  • the solid-state imaging device 11 includes a row driving circuit 110, a signal processing unit 111, an arbiter 112, a column driving circuit 113, and a pixel array unit 114.
  • the pixel array unit 114 has a plurality of pixels arranged in a two-dimensional lattice.
  • the horizontal arrangement in FIG. 2 is referred to as “row”, and the vertical arrangement with respect to the row is referred to as “column”.
  • Each of the pixels included in the pixel array unit 114 generates an analog signal of a voltage corresponding to the photocurrent as a pixel signal. Further, each of the pixels detects the presence or absence of an address event based on whether or not the amount of change in the photocurrent has exceeded a predetermined threshold. Each pixel outputs a request to the arbiter 112 in response to the occurrence of the address event.
  • the arbiter 112 arbitrates a request from each pixel, and transmits a response to the request to the pixel based on the arbitration result.
  • the pixel receiving the response supplies an event detection signal indicating the detection result to the row driving circuit 110 and the signal processing unit 111.
  • the row driving circuit 110 drives each of the pixels to output a pixel signal to the column driving circuit 113.
  • the column drive circuit 113 includes an AD (Analog to Digital) converter for each column, and a drive circuit for scanning the AD converter for each column in the row direction.
  • the AD converter for each column is called a column ADC (AD converter).
  • the column driving circuit 113 scans the column ADC in the row direction, and outputs a pixel signal converted into a digital signal by each AD converter in row units.
  • the pixel signal output from the column driving circuit 113 is supplied to the signal processing unit 111.
  • the signal processing unit 111 performs predetermined signal processing such as CDS (Correlated Double Sampling) processing and AGC (Auto Gain Control) processing on the digital pixel signal supplied from the column driving circuit 113. Further, signal processing such as image recognition processing is performed on the event detection signal.
  • the signal processing unit 111 supplies data indicating a processing result and an event detection signal to the storage unit 120.
  • FIG. 3 is a block diagram showing an example of a configuration of the pixel array unit 114 applicable to the embodiment.
  • the pixel array unit 114 includes a plurality of pixels 20 arranged in a two-dimensional lattice.
  • each pixel 20 includes an address event detection unit 30, a light receiving unit 40, and a pixel signal generation unit 41.
  • the light receiving unit 40 includes a light receiving element, and photoelectrically converts incident light to generate a photocurrent.
  • the light receiving unit 40 supplies the generated photocurrent to one of the pixel signal generation unit 41 and the address event detection unit 30 under the control of the row drive circuit 110.
  • the pixel signal generation unit 41 generates a signal of a voltage corresponding to the photocurrent supplied from the light receiving unit 40 as a pixel signal SIG.
  • the pixel signal generation unit 41 supplies the generated pixel signal SIG to the column drive circuit 113 via the vertical signal line VSL.
  • the address event detection unit 30 determines whether the amount of change in the photocurrent supplied from the light receiving unit 40 exceeds a threshold, and detects the presence or absence of an address event based on the determination result.
  • the address event includes, for example, a (+) event indicating that the amount of change in the photocurrent has exceeded the ON threshold, and a (-) event indicating that the amount of change has fallen below the OFF threshold.
  • the event detection signal indicating the detection of the address event includes, for example, one bit indicating the detection result of the (+) event and one bit indicating the detection result of the (-) event. Note that the address event detection unit 30 can detect only a (+) event.
  • the address event detection unit 30 Upon detecting the occurrence of the address event, the address event detection unit 30 requests the arbiter 112 to transmit an event detection signal indicating the occurrence of the address event. When receiving a response to this request from the arbiter 112, the address event detection unit 30 supplies an address detection signal to the row drive circuit 110 and the signal processing unit 111.
  • FIG. 4 is a diagram showing the configuration of the pixel 20 applicable to the embodiment in more detail.
  • the pixel signal generation unit 41 includes a reset transistor 410, an amplification transistor 411, a selection transistor 412, and a floating diffusion layer 413.
  • the reset transistor 410, the amplification transistor 411, and the selection transistor 412 for example, an N-type MOS (Metal-Oxide-Semiconductor) transistor is used.
  • N-type MOS Metal-Oxide-Semiconductor
  • the floating diffusion layer 413 accumulates charges and generates a voltage corresponding to the amount of the accumulated charges.
  • the reset transistor 410 initializes the charge amount of the floating diffusion layer 413 according to a reset signal RST supplied from the row drive circuit 110.
  • the amplification transistor 411 amplifies the voltage of the floating diffusion layer 413.
  • the selection transistor 412 outputs the signal of the voltage amplified by the amplification transistor 411 as a pixel signal SIG to the column driving circuit 113 via the vertical signal line VSL in accordance with the selection signal SEL from the row driving circuit 110.
  • the light receiving unit 40 includes a transfer transistor 400, an OFG (Over Flow Gate) transistor 401, and a photoelectric conversion element 402.
  • a transfer transistor 400 for example, an N-type MOS transistor is used.
  • the transfer signal 400 is supplied to the transfer transistor 400 by the row drive circuit 110. Further, a control signal OFG is supplied to the OFG transistor 401 from the row driving circuit 110.
  • the photoelectric conversion element 402 is a light receiving element that photoelectrically converts incident light to generate charges.
  • the transfer transistor 400 transfers a charge from the photoelectric conversion element 402 to the floating diffusion layer 413 according to the transfer signal TRG.
  • the OFG transistor 401 supplies an electric signal generated by the photoelectric conversion element 402 to the address event detection unit 30 according to the control signal OFG.
  • the electric signal supplied from the photoelectric conversion element 402 is a photocurrent composed of electric charges.
  • the row driving circuit 110 drives the OFG transistors 401 of all the pixels 20 to the ON (closed) state by the control signal OFG. Thereby, the photocurrent output from the photoelectric conversion element 402 is supplied to the address event detection unit 30.
  • the row drive circuit 110 drives the OFG transistor 401 of the pixel 20 to an off (open) state, and detects an address event from the photoelectric conversion element 402. The supply of the photocurrent to the unit 30 is stopped. Next, the row drive circuit 110 drives the transfer transistor 400 to an on state by the transfer signal TRG, and transfers the charge (photocurrent) output from the photoelectric conversion element 402 to the floating diffusion layer 413.
  • the solid-state imaging device 11 selectively outputs the pixel signal of the pixel 20 in which the address event is detected to the column driving circuit 113.
  • the power consumption of the solid-state imaging device 11 and the amount of image processing can be reduced as compared with the case where pixel signals of all pixels are output regardless of the presence or absence of an address event.
  • FIG. 5 is a diagram showing the configuration of the address event detection unit 30 applicable to the embodiment in more detail.
  • the address event detection unit 30 includes a current-voltage conversion unit 300, a buffer amplifier 310, a subtraction unit 320, and a quantizer 330.
  • the current-voltage converter 300 includes transistors 301 and 303 using N-type MOS transistors and a transistor 302 using P-type MOS transistors.
  • the description is given on the assumption that the photoelectric conversion element 402 is a photodiode.
  • the photoelectric conversion element 402 is described as being included in the current-to-voltage conversion unit 300; however, in actuality, the photoelectric conversion element 402 is included in the light receiving unit 40 and the transistor 301
  • the OFG transistor 401 is connected between a connection point between the source of the transistor 303 and the gate of the transistor 303 and the cathode of the photoelectric conversion element 402.
  • the source of the N-type transistor 301 is connected to the photoelectric conversion element 402, and the drain is connected to a power supply terminal.
  • the P-type transistor 302 and the N-type transistor 303 are connected in series between a power supply terminal and a ground terminal.
  • a connection point between the drain of the transistor 302 and the drain of the transistor 303 is connected to the gate of the transistor 301 and the input terminal of the buffer amplifier 310.
  • a predetermined bias voltage Vbs is applied to the gate of the transistor 302.
  • the drains of the N-type transistors 301 and 303 are connected to the power supply side, and form source followers.
  • the photocurrent output from the photoelectric conversion element 402 is converted into a logarithmic voltage signal by the two source followers connected in a loop. Further, the transistor 302 supplies a constant current to the transistor 303.
  • Subtraction unit 320 includes capacitors 321 and 322 having capacitances C 1 and C 2 , a switch unit 323, and an inverter 324, respectively.
  • Capacitor 322 is connected in parallel to inverter 324.
  • the switch unit 323 switches a path connecting both ends of the capacitor 322 between an on state and an off state according to a row drive signal.
  • Inverter 324 inverts the voltage signal input via capacitor 321. The inverter 324 supplies the inverted signal to the quantizer 330.
  • the electric charge Q 2 stored in the capacitor 322 is expressed by the following equation (3), where the output voltage of the inverter 324 is V out .
  • Q 2 ⁇ C 2 ⁇ V out (3)
  • Equation (5) represents a subtraction operation of the voltage signal, and the gain of the subtraction result is a ratio C 1 / C 2 of the capacitance of the capacitors 321 and 322.
  • the capacity C 1 of the capacitor 321 also preferably designed to have a small capacitance C 2 of the capacitor 322.
  • the capacitance C 2 of the capacitor 322 is too small, there is a possibility that kTC noise increases, the noise characteristic deteriorates. Therefore, reduction of the capacitance C 2 of the capacitor 322 is limited to a range that can tolerate the noise.
  • the address event detection unit 30 including a subtraction unit 320 is mounted on each of the pixels 20, the capacitance C 1 and C 2 of the capacitors 321 and 322, there is a restriction on the area. In consideration of these, the values of the capacitances C 1 and C 2 of the capacitors 321 and 322 are determined.
  • the quantizer 330 detects three states of (+) event, ( ⁇ ) event, and no event detection using two thresholds of an ON threshold and an OFF threshold. Therefore, the quantizer 330 is called a 1.5-bit quantizer. The configuration of the quantizer 330 will be described later.
  • FIG. 6 is a diagram for explaining the operation of the address event detection unit 30 shown in FIG.
  • the horizontal axis represents time
  • the vertical axis represents voltage.
  • the upper part of FIG. 6 illustrates an example of the output voltage Vo of the current-voltage converter 300.
  • the lower part of FIG. 6 illustrates the state of the voltage V diff , which is the output voltage of the subtraction unit 320, corresponding to the change in the upper output voltage Vo.
  • the voltage V diff corresponds to the voltage V out in the above equation (5).
  • the OFF threshold and the ON threshold are thresholds for the voltage V diff for detecting the ( ⁇ ) event and the (+) event, respectively.
  • (+) event detection is performed
  • the voltage V diff exceeds the ON threshold value in the negative direction
  • (-) event detection is performed. If the voltage V diff is less than the OFF threshold and greater than the ON threshold, it is determined that no event is detected.
  • the output voltage Vo output from the current-voltage converter 300 is input to the subtractor 320 via the buffer amplifier 310. First, a case where the amount of light received by the photoelectric conversion element 402 increases and the output voltage Vo output from the current-voltage converter 300 increases will be described.
  • the time point t 0 is assumed to be immediately after the switch unit 323 is switched from the on state to the off state in the subtraction unit 320. That is, when the switch unit 323 is turned on, both ends of the capacitor 322 are short-circuited, and the capacitor 322 is reset. When the capacitor 322 is reset, the voltage V diff of the output of the subtraction unit 320 goes to the reset level.
  • the row drive circuit 110 switches the switch section 323 to the off state immediately after setting the output voltage V diff of the subtraction section 320 to the reset level.
  • the output voltage Vo from the time t 0 increases, at time t 1, it is assumed that the voltage V diff is a difference from the output voltage Vo at time t 0 of the output voltage Vo exceeds the ON threshold in the negative direction.
  • an event detection signal indicating (+) event detection is output from the quantizer 330.
  • the row drive circuit 110 switches the switch section 323 to the ON state, and the output of the subtraction section 320 is set to the reset level.
  • the row drive circuit 110 switches the switch unit 323 to the off state immediately after setting the output of the subtraction unit 320 to the reset level.
  • the row drive circuit 110 switches the switch section 323 to the ON state, and the output of the subtraction section 320 is set to the reset level.
  • the row drive circuit 110 switches the switch unit 323 to the off state immediately after setting the output of the subtraction unit 320 to the reset level.
  • the address event detection unit 30 compares the difference between the output voltage Vo of the current-voltage conversion unit 300 with the ON threshold value and the OFF threshold value to detect an event corresponding to a change in the amount of light received by the photoelectric conversion element 402. A signal can be output.
  • the voltage Vo ′ is obtained by rewriting the change of the output voltage Vo of the current-voltage converter 300 in the lower part of FIG. 6, that is, according to the output of the quantizer 330. From the determination result based on the change in the voltage Vo ′ and the ON threshold value and the OFF threshold value based on the voltage V diff , the quantizer 330 determines, in other words, the rise and fall of the change in the voltage Vo ′ for each ON threshold value and OFF threshold value. Is detected.
  • FIG. 7 is a diagram illustrating an example of the relationship (IV characteristics) between the output of the photoelectric conversion element 402 and the output of the current-voltage converter 300.
  • the horizontal axis represents the photocurrent Iph output from the photoelectric conversion element 402
  • the vertical axis represents the output voltage Vo obtained by converting the photocurrent Iph into a voltage by the current-voltage converter 300.
  • the IV characteristic of the output voltage Vo of the current-voltage converter 300 changes linearly with the change of the photocurrent Iph , as shown as the ideal IV characteristic in FIG.
  • the photocurrent I ph output from the photoelectric conversion element 402 contains many components due to dark current, particularly in a low illuminance region. Therefore, the characteristic of the output voltage Vo becomes non-linear in the low illuminance region where the amount of incident light is small, as shown as the actual IV characteristic in FIG. The voltage converges to the voltage of the dark current level which is the voltage conversion result. That is, in the low illuminance region, the slope of the IV characteristic becomes small.
  • the dark current of the photoelectric conversion element 402 has temperature dependency, and the dark current level varies depending on the temperature of the photoelectric conversion element 402. Generally, the dark current of the photoelectric conversion element 402 increases in proportion to an increase in ambient temperature.
  • the IV characteristic of the output voltage Vo of the current-voltage converter 300 according to the output current of the photoelectric conversion element 402 has a small slope in a low illuminance region, and the characteristic is deteriorated. Therefore, in the low illuminance region, the contrast sensitivity of the event detection signal output from the address event detection unit 30 is reduced. Further, the degree of the decrease in the contrast sensitivity changes depending on the temperature of the photoelectric conversion element 402.
  • the response of the change in the output voltage Vo to the change in the light amount becomes slow, and the sensitivity of the determination with respect to the ON threshold value and the OFF threshold value is reduced. It will deteriorate. For example, in the low illuminance area, the interval between the ON threshold and the OFF threshold is widened, and the ON threshold and the OFF threshold to be detected are not detected.
  • a temperature measurement unit that measures the temperature is provided on a substrate (semiconductor chip) on which the photoelectric conversion element 402 is provided, and the ON threshold value and the OFF threshold value are set according to the temperature measured by the temperature measurement unit. To set. This makes it possible to correct the temperature dependence of the influence of the dark current on the IV characteristic of the output voltage Vo of the current-voltage converter 300, and to suppress a decrease in contrast sensitivity due to the dark current. is there.
  • the influence of the dark current on the IV characteristics also depends on the photocurrent Iph output from the photoelectric conversion element 402. Therefore, in the embodiment, the photocurrent Iph output from one or more photoelectric conversion elements 402 is measured, and the ON threshold and the OFF threshold are set using the measurement result. As described above, by setting the ON threshold value and the OFF threshold value based on the temperature measured by the temperature measurement unit and the measured value of the photocurrent I ph , the darkness of the output voltage Vo with respect to the IV characteristic is reduced. It is possible to correct the temperature dependence of the influence of the current with higher accuracy.
  • FIG. 8 is a diagram illustrating a configuration of an example of the solid-state imaging device according to the embodiment.
  • a portion related to the description of the embodiment is extracted from the overall configuration of the solid-state imaging device.
  • the solid-state imaging device 11 includes the pixel signal generation unit 41.
  • the embodiments can be realized without including the pixel signal generation unit 41.
  • the description of the pixel signal generation unit 41 will be appropriately omitted.
  • the solid-state imaging device 11a includes one or more address event detection units 30, a photocurrent measurement circuit 50, a temperature measurement circuit 51, a calculation unit 52, and a bias adjustment circuit 53. .
  • Photocurrent measuring circuit 50 includes a power supply terminal, is inserted between the connection point connecting the drain of the transistor 301 of each address event detection unit 30, the current .SIGMA.I ph of the sum of the photocurrent I ph flowing in each transistor 301 measure. Photocurrent measurement value based on the current .SIGMA.I ph summation measured by the photocurrent measurement circuit 50 is supplied to the arithmetic unit 52.
  • FIGS. 9A and 9B are diagrams illustrating an example of a photocurrent measurement circuit 50 applicable to the embodiment.
  • FIG. 9A is a diagram illustrating an example of a photocurrent measurement circuit 50 configured using MOS transistors with diode connection.
  • the photocurrent measurement circuit 50 shown in FIG. 9A has a diode connection in which the drain and the gate of a transistor 500, which is a P-type MOS transistor, are connected in reverse. Is connected to a connection point to which the drain of the transistor 301 of each address event detection unit 30 is connected.
  • a current ⁇ I ph of the sum of the photocurrent I ph flowing through the transistor 301 of each address event detection unit 30 flows between the source and the drain of the transistor 500. .
  • a voltage value obtained by converting the total current ⁇ I ph by the on-resistance of the transistor 500 is converted into a digital value by the AD converter 502 connected to the drain of the transistor 500, and is output as a photocurrent measurement value.
  • FIG. 9B is a diagram illustrating an example of a photocurrent measurement circuit 50 configured using a resistance element.
  • Photocurrent measuring circuit 50 shown in FIG. 9B is an example in which a resistor element 501 of the resistance value R 1 between a connection point connecting the drain of the transistor 301 of the power supply terminal and each address event detection unit 30.
  • the power supply terminals are so common to each address event detection unit 30, the resistive element 501, that the current .SIGMA.I ph of the sum of the photocurrent I ph flowing through the transistor 301 of each address event detection unit 30 flows Become.
  • a voltage value obtained by converting the total current ⁇ I ph by the resistance element 501 is converted into a digital value by the AD converter 502, and is output as a photocurrent measurement value.
  • the photocurrent measurement value output from the optical current measuring circuit 50 is the sum of the photocurrent I ph flowing in each transistor 301, referred to as the photocurrent measurement .SIGMA.I ph .
  • the temperature measurement circuit 51 is a circuit that measures the temperature of the target.
  • the temperature measuring circuit 51 is provided on the substrate (semiconductor chip) on which the pixel array section 114 is formed, at a position corresponding to the pixel array section 114, for example, at a position corresponding to four corners, and measures the temperature at the position. .
  • FIG. 10A and 10B are diagrams illustrating an example of the temperature measurement circuit 51 applicable to the embodiment.
  • FIG. 10A is a diagram illustrating an example of a temperature measurement circuit 51 using a general bandgap reference circuit (hereinafter, abbreviated as a BGR circuit).
  • the BGR circuit 510 shown in FIG. 10A includes an operational amplifier 5100, transistors 5101, 5102, and 5103 which are N-type MOS transistors each having an inverted input gate, and transistors 5104, 5105, and 5106 each having a diode connection. including the resistance value R 2 and the resistor element 5107, the.
  • the output of the operational amplifier 5100 is connected to the gates of the inverting inputs of the transistors 5101, 5102, and 5103, respectively.
  • a power supply terminal is connected to a source of each of the transistors 5101, 5102, and 5103.
  • One end of the resistor 5107 is connected to the drain of the transistor 5101.
  • a connection point between the drain of the transistor 5101 and a portion of the resistor 5107 is connected to the negative input terminal of the operational amplifier 5100.
  • the other end of the resistance element 5107 is connected to the emitter of the diode-connected transistor 5104.
  • the transistor 5102 has a drain connected to the emitter of the transistor 5104 whose diode is connected, and a connection point between the drain and the emitter of the transistor 5104 is connected to a positive input terminal of the operational amplifier 5100.
  • the drain of the transistor 5103 is connected to the emitter of the diode-connected transistor 5106, and a BGR output, which is a constant voltage output by the BGR circuit 510, is taken out from a connection point between the drain and the emitter of the transistor 5106.
  • the same current I is output from the drains of the transistors 5101 and 5102, and the current I output from the drain of the transistor 5101 is supplied to the emitter of the transistor 5104 via the resistor 5107. Further, the current I output from the drain of the transistor 5102 is supplied to the emitter of the transistor 5105.
  • the base-emitter voltages of the transistors 5104 and 5105 are voltages V BE2 and V BE1 , respectively, the voltage V BE1 and the voltage V BE2 are connected between the terminals of the resistance element 5017 as shown in the following equation (6). Will be applied.
  • V BE1 V BE2 + ⁇ V BE (6)
  • the current I is copied by the transistor 5103, and the copied current I is supplied to the diode-connected transistor 5106, so that a BGR output independent of the power supply voltage is output from a connection point connecting the drain of the transistor 5103 and the emitter of the transistor 5106. Voltage can be extracted. At this time, if the characteristics of the transistors 5104 and 5106 are equal, the voltage V BE1 is extracted as the BGR output voltage.
  • voltage ⁇ V BE has a positive temperature dependency that increases with an increase in temperature according to the characteristics of the diode (transistor 5104). Therefore, if the temperature dependence of the resistance value R 2 of the resistance element 5107 is sufficiently small, the temperature can be measured by measuring the current I.
  • the base and collector of each transistor 5104,5105 and 5106 is grounded connected via the resistance element 512 of resistance R 3.
  • the end of the resistance element 512 on the side different from the ground connection side is connected to the input terminal of the AD converter 511, and the current I is input to the AD converter 511.
  • the AD converter 511 converts the voltage value V PTAT obtained by converting the current I according to the resistance value R 3 into a digital value, and outputs the digital value as a measured temperature value T.
  • the BGR circuit 510 may be provided exclusively for temperature measurement, or a BGR circuit used for generating a constant voltage in the solid-state imaging device 11a may be used.
  • the transistors 5103 and 5106 for extracting the BGR output voltage in the circuit shown in FIG. 10A can be omitted.
  • FIG. 10B is a diagram illustrating an example of a temperature measurement circuit 51 that measures the temperature using the temperature dependence of dark current in the photoelectric conversion element.
  • the temperature measurement circuit 51 includes a light-shielded pixel 513, a resistance element 514 having a resistance value R4, and an AD converter 515.
  • the light-shielded pixel 513 is configured by, for example, blocking one or more photoelectric conversion elements 5130 1 , 5130 2 , 5103 3 ,..., 5103 n connected in parallel so that light does not enter.
  • One end of the resistor element 514 is connected to the power source and the other end is connected to the input terminal of the AD converter 515, parallel-connected photoelectric conversion elements 5130 1, 5130 2, 5103 3, ..., of 5103 n Connected to cathode.
  • the anodes of the photoelectric conversion elements 5130 1 , 5130 2 , 5103 3 ,..., 5103 n are grounded.
  • each of the photoelectric conversion elements 5130 1 , 5130 2 , 5103 3 ,..., 5103 n is shielded from light, only dark current flows.
  • This dark current is converted into a voltage by the resistance value R 4 of the resistance element 514 and input to the AD converter 515.
  • the AD converter 515 converts the input voltage value obtained by converting the dark current supplied from the light-shielded pixel 513 into a digital value, and outputs the digital value as a temperature measurement value T.
  • the temperature measurement value T measured by the temperature measurement circuit 51 is supplied to the calculation unit 52.
  • the arithmetic unit 52 calculates an ON threshold value used by the quantizer 330 for detecting an event based on the photocurrent measurement value supplied from the photocurrent measurement circuit 50 and the temperature measurement value T supplied from the temperature measurement circuit 51.
  • a bias set value for setting the OFF threshold is obtained.
  • the arithmetic unit 52 calculates the average value of the photocurrent measurement value ⁇ I ph supplied from the photocurrent measurement circuit 50 in each transistor 301, and uses the average value.
  • the average value of the photocurrent measurement .SIGMA.I ph referred to as the photocurrent measurement value AVG ( ⁇ I ph).
  • the arithmetic unit 52, the photocurrent measurement .SIGMA.I ph supplied from the optical current measuring circuit 50 may be used as it is.
  • the calculation unit 52 calculates an average value of the temperature measurement values T supplied from each of the plurality of temperature measurement circuits 51, and calculates the average value.
  • the average value obtained is used.
  • the average value of the measured temperature values T for the respective temperature measuring circuits 51 will be referred to as a measured temperature value T AVG .
  • the calculation unit 52 obtains a bias set value based on the temperature measurement value T AVG and the photocurrent measurement value AVG ( ⁇ I ph ) using a table stored in advance.
  • the calculation unit 52 stores a table for each of the ON threshold value and the OFF threshold value.
  • FIG. 11 is a diagram illustrating a configuration of an example of the quantizer 330 according to the embodiment. 11, the quantizer 330 includes a first comparator 331 that makes a determination based on an ON threshold and a second comparator 332 that makes a determination based on an OFF threshold.
  • the first comparator 331 includes a transistor 3310 which is a P-type MOS transistor and a transistor 3311 which is an N-type MOS transistor.
  • the source of the transistor 3310 is connected to the power supply, and the drain is connected to the drain of the transistor 3311.
  • the source of the transistor 3311 is grounded.
  • the voltage of the output voltage of the subtraction unit 320, V diff is inverted and supplied to the gate of the transistor 3310. Further, a bias voltage V high for setting an ON threshold is supplied to the gate of the transistor 3311.
  • a detection output of a (+) event is taken out from a connection point where the drain of the transistor 3310 and the drain of the transistor 3311 are connected.
  • the configuration of the second comparator 332 is substantially the same as the configuration of the first comparator 331. That is, the second comparator 332 includes a transistor 3320 that is a P-type MOS transistor and a transistor 3321 that is an N-type MOS transistor.
  • the source of the transistor 3320 is connected to the power supply, and the drain is connected to the drain of the transistor 3321.
  • the source of the transistor 3321 is grounded.
  • the voltage V diff which is the output voltage of the subtraction unit 320, is supplied to the gate of the transistor 3320 in an inverted manner in common with the gate of the transistor 3310.
  • the bias voltage V low for setting the OFF threshold is supplied to the gate of the transistor 3321. From the connection point where the drain of the transistor 3320 and the drain of the transistor 3321 are connected, a detection output of the (-) event is taken out.
  • FIG. 12 is a diagram illustrating an example of the characteristics of the first comparator 331 and the second comparator 332 described above. 12, a chart 333a shows a characteristic example of the first comparator 331, and a chart 333b shows a characteristic example of the second comparator 332.
  • the horizontal axis represents the input voltage (voltage V diff ) to the transistors 3310 and 3320, and the vertical axis represents the output voltage of the first comparator 331 and the second comparator 332.
  • the first comparator 33 as indicated by the characteristic line 334a in Figure 333a, the input voltage (voltage V diff) exceeds the threshold value Vt 1, the output voltage shows the characteristic that falls steeply.
  • the threshold value Vt 1 is an ON threshold value and can be adjusted by the bias voltage V high . Specifically, when the bias voltage V high is increased, the threshold value Vt 1 is decreased, and when the bias voltage V high is decreased, the threshold value Vt 1 is increased. In the example of FIG. 6, for example, when the bias voltage V high is lowered, the voltage of the ON threshold becomes higher (closer to the reset level).
  • Second comparator 332 as indicated by the characteristic line 334b in Figure 333b, the input voltage (voltage V diff) exceeds the threshold value Vt 2, the output voltage shows the characteristic that falls steeply.
  • the threshold Vt 2 is an OFF threshold and can be adjusted by the bias voltage V low . Specifically, when the bias voltage V low is increased, the threshold value Vt 2 is decreased, and when the bias voltage V low is decreased, the threshold value Vt 2 is increased. In the example of FIG. 6, for example, when the bias voltage V low is increased, the voltage of the OFF threshold becomes lower (closer to the reset level).
  • the ON threshold value and the OFF threshold value are close to the reset level, and the detection sensitivity of (+) and ( ⁇ ) events can be increased.
  • the actual the I-V characteristic does not match the ideal I-V, a low bias voltage V high at low intensity region, and, by increasing the bias voltage V low, in the low intensity region I- It is possible to correct the deterioration of the V characteristic.
  • FIG. 13A and FIG. 13B are diagrams illustrating examples of tables for calculating the bias setting value by the calculation unit 52 according to the embodiment.
  • FIG. 13A shows an example of a table 520 for setting an ON threshold.
  • FIG. 13B shows an example of a table 521 for setting the OFF threshold.
  • the tables 520 and 521 are two-dimensional tables in which the bias setting value is associated with the photocurrent measurement value AVG ( ⁇ I ph ) and the temperature measurement value T AVG .
  • the measured photocurrent AVG ( ⁇ I ph ), the measured temperature T AVG, and the bias set value are values in arbitrary units ([au]).
  • the bias set value in FIG. 13A corresponds to the bias voltage V high
  • the bias set value in FIG. 13B corresponds to the bias voltage V low .
  • the bias set value is set to a fixed value.
  • the photocurrent measurement value AVG ⁇ I ph
  • the lower limit of the temperature measurement value T AVG at which the bias setting value is fixed increases.
  • the bias setting value becomes lower as the measured temperature value T AVG increases.
  • the bias setting value becomes lower as the photocurrent measurement value AVG ( ⁇ I ph ) becomes lower.
  • FIG. 13A when the photocurrent measurement value AVG ( ⁇ I ph ) is the lowest, the lower limit of the temperature measurement value T AVG where the bias setting value is a fixed value and the lower limit of the highest temperature measurement value T AVG are shown.
  • the bias setting value in the lower left area with respect to the boundary 530, the bias setting value is a fixed value.
  • the bias set value changes according to the measured temperature value T AVG and the measured photocurrent value AVG ( ⁇ I ph ).
  • FIG. 13B The example of FIG. 13B is the same as that of FIG. 13A described above. That is, in the table 521, when the measured temperature value T AVG is low, the bias set value is a fixed value. As the photocurrent measurement value AVG ( ⁇ I ph ) increases, the lower limit of the temperature measurement value T AVG at which the bias setting value is fixed becomes lower. On the other hand, when the measured temperature value T AVG is higher than the lower limit, the bias set value becomes higher as the measured temperature value T AVG increases. When the measured temperature value T AVG is higher than the lower limit, the bias set value increases as the measured photocurrent value AVG ( ⁇ I ph ) decreases.
  • FIG. 13B when the photocurrent measurement value AVG ( ⁇ I ph ) is the lowest, the lower limit of the temperature measurement value T AVG where the bias setting value is a fixed value and the lower limit of the highest temperature measurement value T AVG are shown.
  • the bias setting value is a fixed value in the lower left area with respect to the boundary 531.
  • the bias setting value changes according to the measured temperature value T AVG and the measured photocurrent value AVG (VGI ph ).
  • the calculation unit 52 calculates the table 520 according to the photocurrent measurement value AVG ( ⁇ I ph ) based on the value supplied from the photocurrent measurement circuit 50 and the temperature measurement value T AVG based on the value supplied from the temperature measurement circuit 51. 521.
  • the arithmetic unit 52 obtains the bias setting value for setting the ON threshold from the table 520 and obtains the bias setting value for setting the OFF threshold from the table 521 by this reference.
  • the calculation unit 52 refers to the table 520 and obtains the bias setting value “3.8 [au]” for setting the threshold value Vt 1 .
  • the calculation unit 52 acquires the bias setting value “2.2 [au]” for setting the threshold value Vt 2 with reference to the table 521.
  • the bias setting value obtained from the table 520 is referred to as a first bias setting value
  • the bias setting value obtained from the table 521 is referred to as a second bias setting value.
  • the arithmetic unit 52 outputs the first bias set value and the second bias set value as 8-bit values, for example. At this time, the arithmetic unit 52 expresses the first bias set value and the second bias set value by the number of bits having the value “1” among the bits forming the eight bits. In this case, the first bias set value and the second bias set value are expressed as nine-stage values. For example, the arithmetic unit 52 represents the decimal numbers “255”, “127”, “63”, “31”, “15”, “7”, “3”, “1” and “0” in binary numbers. These values are used as the first bias setting value and the second bias setting value.
  • the first bias setting value and the second bias setting value are not limited to this example. For example, if the number of bits of the value “1” included in 8 bits becomes 0 to 8, the position of the bit of the value “1” is Not limited.
  • the operation unit 52 includes a nonvolatile memory that stores the tables 520 and 521 in advance.
  • the arithmetic unit 52 calculates the photocurrent measurement value AVG ( ⁇ I ph ) and the temperature measurement value T AVG based on the values supplied from the photocurrent measurement circuit 50 and the temperature measurement circuit 51, and obtains the calculated values.
  • a processor for referring to the tables 520 and 521 based on the photocurrent measurement value AVG ( ⁇ I ph ) and the temperature measurement value T AVG is included.
  • the calculation unit 52 supplies the first bias setting value and the second bias setting value acquired with reference to the tables 520 and 521 to the bias adjustment circuit 53.
  • the bias adjustment circuit 53 generates bias voltages V high and V low based on the first bias setting value and the second bias setting value supplied from the calculation unit 52.
  • each of the tables 520 and 521 has been described as associating the photocurrent measurement value AVG ( ⁇ I ph ), the temperature measurement value T AVG, and the bias setting value, but this is not limited to this example.
  • each of the tables 520 and 521 may be a simple table in which the photocurrent measurement value AVG ( ⁇ I ph ) is associated with the bias setting value.
  • FIG. 14 is a diagram illustrating a configuration of an example of the bias adjustment circuit 53 applicable to the embodiment.
  • the bias adjustment circuit 53 has two circuits shown in FIG. 14 so that the bias voltages V high and V low can be generated independently of each other.
  • the two circuits are not distinguished, and the first bias set value and the second bias set value are set as bias set values, and the bias voltages V high and V low are set as the bias voltage V bias. , Respectively.
  • the bias adjustment circuit 53 illustrated in FIG. 14 includes transistors 530 1 to 530 8 that are turned on and off by a bias setting value, and transistors 531 1 to 531 that are turned on and diode-connected when the transistors 530 1 to 530 8 are turned on. 8 and including.
  • the drains of the transistors 530 1 to 530 8 are commonly connected to a bias voltage output line 532, and each bit of the bias setting value is supplied to each gate.
  • each bit of the bias setting value is supplied to each gate.
  • the third bit to the 0th bit first bit to the gate of the transistor 530 2, the second bit to the gate of the transistor 530 2, the gate of the transistor 530 4 to the gate of the transistor 530 1 , 7th bit to the gate of the sixth bit
  • the transistor 530 8 to the fourth bit the fifth bit to the gate of the transistor 530 6, the gate of the transistor 530 7 to the gate of the transistor 530 5, but is supplied.
  • the drain of the transistor 531 1 is connected to the source of the transistor 530 1 , and the drain of the transistor 531 1 is grounded.
  • the gate of the transistor 531 1 is connected to the bias voltage output line 532.
  • the reference bias current is supplied to the bias voltage output line 532.
  • the calculation unit 52 supplies the bias setting value represented by the number of bits having the value “1” to the bias adjustment circuit 53.
  • the bias adjustment circuit 53 of the transistors 530 1 to 530 8 , the transistor corresponding to the bit of the value “1” in the supplied bias setting value is selectively turned on, and the other transistors are turned off. . Therefore, a circuit is formed in which, for a fixed reference bias current, a diode-connected transistor is connected in parallel with the number corresponding to the bit of the value “1” among the transistors 530 1 to 530 8 . As a result, it is possible to generate a bias voltage output corresponding to the number of values “1” in the bias setting value.
  • the two bias voltage outputs generated by the bias adjustment circuit 53 that is, the bias voltages V high and V low are supplied to the first comparator 331 and the second comparator 332 of the quantizer 330, respectively.
  • the solid-state imaging device 11a sets an event detection threshold based on a temperature measurement value measured by one or more temperature measurement circuits 51 disposed on a substrate on which the photoelectric conversion element 402 is provided. You have set. Therefore, it is possible to correct the detection sensitivity in the low illuminance region, and it is possible to reduce the decrease in the contrast sensitivity caused by the deterioration of the IV conversion characteristics due to the dark current.
  • FIG. 15 is a diagram illustrating an example in which the solid-state imaging device 11a is formed on one semiconductor chip 1100.
  • the bias adjustment circuit 53 are arranged on the semiconductor chip 1100.
  • the row drive circuit 110, the signal processing unit 111, the column drive circuit 113, the photocurrent measurement circuit 50, one or more temperature measurement circuits 51, and the bias adjustment circuit 53 are arranged around the pixel / address event detection area 200. .
  • pads 201 for making an electrical connection with the outside are provided on the outermost periphery of the semiconductor chip 1100.
  • the arbiter 112 can be included in, for example, the row drive circuit 110.
  • the pixel / address event detection area 200 corresponds to the pixel array section 114 and includes a plurality of pixels 20 arranged in an array. Each of the pixels 20 includes an address event detection unit 30. Further, the signal processing unit 111 includes a calculation unit 52. The arrangement of the photocurrent measurement circuit 50, the operation unit 52, and the bias adjustment circuit 53 is not limited to the arrangement shown in FIG.
  • the solid-state imaging device 11a includes four temperature measurement circuits 51, and the four temperature measurement circuits 51 are provided at four corners of the semiconductor chip 1100, respectively.
  • the plurality of temperature measurement circuits 51 are disposed in each part of the semiconductor chip 1100, even if the heat generation of the semiconductor chip 1100 is spatially biased, the average temperature in the semiconductor chip 1100 can be measured. It becomes possible. It is preferable that each of the temperature measurement circuits 51 is disposed on the outer peripheral side of the pixel / address event detection area 200 and on the inner peripheral side of the pad 201.
  • the bias adjustment circuit 53 commonly supplies the bias voltages V high and V low to each of the address event detection units 30 included in each pixel 20 in the pixel / address event detection area 200.
  • the bias adjustment circuit 53 may supply the bias voltages V high and V low to a plurality of regions obtained by dividing the pixel / address event detection region 200, respectively.
  • the bias adjustment circuit 53 may supply the bias voltages V high and V low to a plurality of regions obtained by dividing the pixel / address event detection region 200, respectively.
  • the photocurrent measurement circuit 50 in each area measures the sum of the photocurrents Iph in the corresponding areas of the divided areas of the pixel / address event detection area 200.
  • the calculation unit 52 and the bias adjustment circuit 53 of each area determine the bias voltages V high and V low based on the outputs of the temperature measurement circuit 51 and the photocurrent measurement circuit 50 corresponding to the area, and calculate each address event included in the area. Applied to the detection unit 30. According to this configuration, it is possible to adaptively cope with a spatial deviation of heat generation of the semiconductor chip 1100.
  • the arrangement of the plurality of temperature measurement circuits 51 is not limited to the example of FIG. That is, the plurality of temperature measurement circuits 51 may be arranged in any other manner as long as they are distributed around the pixel / address event detection area 200 in the semiconductor chip 1100.
  • 16A, 16B, and 16C are diagrams illustrating another example of the arrangement of the plurality of temperature measurement circuits 51 applicable to the embodiment. 16A, FIG. 16B, and FIG. 16C, the configuration other than the pixel / address event detection area 200 (including the pixel 20) and the temperature measurement circuit 51 is omitted.
  • FIG. 16A, 16B and 16C and in the example of FIG. 15 described above, four temperature measurement circuits 51 are arranged on each side of the semiconductor chip 1100, respectively.
  • each side includes one non-overlapping vertex in the rectangle.
  • FIG. 16A is an example in which the temperature measurement circuits 51 are arranged near the midpoint of each side.
  • FIG. 16B shows an example in which each temperature measurement circuit 51 is arranged near two diagonal vertexes of the semiconductor chip 1100 on each side.
  • FIG. 16C shows an example in which the temperature measurement circuits 51 are arranged at asymmetric positions on each side.
  • the four temperature measurement circuits 51 are arranged on each side of the semiconductor chip 1100, but this is not limited to this example.
  • a plurality of (for example, two) temperature measurement circuits 51 may be arranged on one side of the semiconductor chip 1100 while keeping a predetermined distance.
  • the number of temperature measurement circuits 51 arranged on the semiconductor chip 1100 is not limited to four. That is, it is sufficient that at least one temperature measurement circuit 51 is arranged for the semiconductor chip 1100, and five or more temperature measurement circuits 51 may be arranged.
  • the solid-state imaging device 11a has been described as being formed on one semiconductor chip 1100.
  • the first modification of the embodiment is an example in which the solid-state imaging device 11a is formed in a two-layer structure in which semiconductor chips are stacked in two layers.
  • FIG. 17 is a diagram illustrating an example of the structure of a solid-state imaging device according to a first modification of the embodiment.
  • the solid-state imaging device 11b electrically connects a light-receiving chip 1100a, which is a first-layer semiconductor chip, and a detection chip 1100b, which is a second-layer semiconductor chip, for example, via a conductive path 1101. By pasting together, it is formed as one solid-state imaging device 11b.
  • the configuration of the solid-state imaging device 11b is substantially the same as the configuration of the solid-state imaging device 11a according to the embodiment described with reference to FIGS. 2 to 4, 8 and the like, and a description thereof will be omitted.
  • 200 a and a detection unit 51 a for detecting temperature, which is a part of the temperature measurement circuit 51, are provided.
  • a temperature measurement value output unit 51b that performs a corresponding output.
  • the light receiving unit 20a includes the photoelectric conversion element 402 and peripheral circuits included in the address event detection unit 30 in the pixel 20 described above.
  • the detection unit 51a includes a configuration for detecting temperature, which is a part of the temperature measurement circuit 51.
  • the arrangement example of the temperature measurement circuit 51 on the semiconductor chip 1100 described with reference to FIG. 15 and FIGS. 16A to 16C can be applied to the arrangement of the detection unit 51a on the light receiving chip 1100a.
  • the plurality of detectors 51a may be arranged so as to be distributed around the light receiving area 200a in the light receiving chip 1100a.
  • the detection unit 20b includes a circuit related to address event detection included in the pixel 20 described above.
  • the temperature measurement value output unit 51b includes a circuit for performing output in the temperature measurement circuit 51 according to the temperature detected by the detection unit 51a.
  • a part or all of the row driving circuit 110, the signal processing unit 111, the arbiter 112, and the column driving circuit 113 can be provided for the detection chip 1100b.
  • FIG. 18 is a diagram illustrating an example of a division position when the address event detection unit 30 is divided into the light receiving unit 20a and the detection unit 20b, which is applicable to the first modification of the embodiment.
  • the configuration including the transistors 301 and 303 and the photoelectric conversion element 402 in the address event detection unit 30 is referred to as a light receiving unit 20a, and the other part is referred to as a detection unit 20b.
  • the light receiving unit 20a and the detecting unit 20b are divided at the connection point of the gate of the transistor 301, the drain of the transistor 302, the drain of the transistor 303, and the capacitor 321 in FIG. By dividing at this position, the light receiving unit 20a and the detecting unit 20b can be connected by one conductive path 1101, and the area can be reduced.
  • FIG. 19 is a diagram illustrating an example of a division position in the case where the temperature measurement circuit 51 is divided into the detection unit 51a and the temperature measurement value output unit 51b, which is applicable to the first modification of the embodiment.
  • the transistors 5104, 5105, and 5106 having a temperature-dependent configuration are used as the detection unit 51a, and the other parts are used as the temperature measurement value output unit 51b.
  • a connection point between the transistor 5103 and the transistor 5106 for extracting a BGR output voltage in the BGR circuit 510 included in the temperature measurement circuit 51 can be provided, for example, on the detection chip 1100b.
  • the present invention is not limited thereto, and the connection point may be provided on the light receiving chip 1100a, or may be provided on each of the light receiving chip 1100a and the detection chip 1100b.
  • the detection unit 51a of the temperature measurement circuit 51 is disposed on the light receiving chip 1100a in the solid-state imaging device 11b having a two-layer structure.
  • the temperature measurement circuit 51 including the detection unit 51a is arranged on the detection chip 1100b.
  • FIG. 20 is a diagram illustrating an example of a structure of a solid-state imaging device according to a second modification of the embodiment.
  • the solid-state imaging device 11b is formed by bonding the light-receiving chip 1100a and the detection chip 1100b while making them electrically contact with each other via the conductive path 1101, similarly to the solid-state imaging device 11b described with reference to FIG. Are formed as one solid-state imaging device 11b.
  • the temperature measuring circuit 51 and the detecting unit 51a for detecting the temperature in the temperature measuring circuit 51 are not arranged on the light receiving chip 1100a in which the light receiving region 200a is formed.
  • the temperature measurement circuit 51, including the detection unit 51a, is disposed on the detection chip 1100b where the detection region 200b is formed.
  • the arrangement of the temperature measurement circuit 51 including the detection unit 51a on the detection chip 1100b is an example of the arrangement of the temperature measurement circuit 51 on the semiconductor chip 1100 described with reference to FIGS. 15 and 16A to 16C. Can be applied.
  • the plurality of temperature measurement circuits 51 each including the detection unit 51a may be arranged so as to be distributed around the detection area 200b in the detection chip 1100b.
  • a light-receiving element that outputs an electric signal according to incident light
  • a detection unit that detects whether a change amount of the electric signal output from the light receiving element exceeds a threshold, and outputs a detection signal indicating a detection result by the detection
  • a temperature measuring unit for measuring the temperature
  • a setting unit that sets the threshold based on the temperature measured by the temperature measurement unit
  • a solid-state imaging device comprising: (2)
  • the setting unit includes: The solid-state imaging device according to (1), wherein the threshold is set based on the temperature and the electric signal output from the light receiving element.
  • the setting unit includes: The solid-state imaging device according to (2), wherein the threshold is set using a value based on a sum of values of the electric signals output from the two or more light receiving elements.
  • the setting unit includes: The solid-state imaging device according to (2), wherein the setting is performed using a table in which the temperature, the value of the electric signal, and the threshold are associated with each other.
  • the detection unit Whether the amount of change in the direction in which the value of the electric signal decreases exceeds a first threshold value in the direction and whether the amount of change in the direction in which the value of the electric signal increases increases in a second threshold value in the direction Is detected, and whether The setting unit includes: Using a first table in which the temperature, the value of the electric signal, and the first threshold are associated with each other, setting the first threshold based on the temperature and the value of the electric signal, Using a second table in which the temperature, the value of the electric signal, and the second threshold are associated with each other, the second threshold is set based on the temperature and the value of the electric signal.
  • the solid-state imaging device according to any one of 1) to (4).
  • the setting unit includes: The solid-state imaging device according to (1), wherein the setting is performed using a table in which the temperature is associated with the threshold. (7) (1) to (6), wherein the plurality of temperature measuring units are dispersedly arranged between an outer edge of the substrate on which the light receiving element is arranged and a region of the substrate on which the light receiving element is arranged. The solid-state imaging device according to any one of the above. (8) The solid-state imaging device according to (7), wherein each of the temperature measurement units of No. 4 is arranged on each side of the substrate including one vertex that does not overlap.
  • the light receiving element and a detection unit for detecting at least the temperature of the temperature measurement unit are arranged on the first substrate,
  • the solid-state imaging device according to any one of (1) to (8), wherein at least a part of the detection unit and at least a part of the setting unit are arranged on the second substrate.
  • the light receiving element is arranged on the first substrate,
  • the solid according to any one of (1) to (6), wherein the temperature measurement unit, at least a part of the detection unit, and at least a part of the setting unit are arranged on the second substrate. Imaging device.
  • a plurality of the temperature measurement units are provided between a region of the second substrate where at least a part of the detection unit and at least a part of the setting unit are arranged, and an outer edge of the second substrate.
  • the solid-state imaging device according to the above (10), wherein are arranged in a dispersed manner.
  • the setting step includes: The control method for a solid-state imaging device according to (14), wherein the threshold is set using a value based on a sum of values of the electric signals output from the two or more light receiving elements.
  • the setting step includes: The control method for a solid-state imaging device according to (14), wherein the setting is performed using a table in which the temperature, the value of the electric signal, and the threshold are associated with each other.
  • the detecting step includes: Whether the amount of change in the direction in which the value of the electric signal decreases exceeds a first threshold value in the direction and whether the amount of change in the direction in which the value of the electric signal increases increases in a second threshold value in the direction Is detected, and whether
  • the setting step includes: Using a first table in which the temperature, the value of the electric signal, and the first threshold are associated with each other, setting the first threshold based on the temperature and the value of the electric signal, Using a second table in which the temperature, the value of the electric signal, and the second threshold are associated with each other, the second threshold is set based on the temperature and the value of the electric signal. 13) The method for controlling a solid-state imaging device according to any one of 13) to (16).
  • the setting step includes: The control method for a solid-state imaging device according to (13), wherein the setting is performed using a table in which the temperature is associated with the threshold.
  • a light-receiving element that outputs an electric signal according to incident light;
  • a detection unit that detects whether a change amount of the electric signal output from the light receiving element exceeds a threshold, and outputs a detection signal indicating a detection result by the detection;
  • a temperature measuring unit for measuring the temperature A setting unit that sets the threshold based on the temperature measured by the temperature measurement unit,
  • a solid-state imaging device comprising: A storage unit that stores the detection signal output from the detection unit, Electronic equipment having (20)
  • the setting unit includes: The electronic device according to (19), wherein the threshold is set based on the temperature and the electric signal output from the light receiving element.
  • the setting unit includes: The electronic device according to (20), wherein the threshold is set using a value based on a sum of values of the electric signals output from the two or more light receiving elements.
  • the setting unit includes: The electronic device according to (20), wherein the setting is performed using a table in which the temperature, the value of the electric signal, and the threshold are associated with each other.
  • the detection unit Whether the amount of change in the direction in which the value of the electric signal decreases exceeds a first threshold value in the direction and whether the amount of change in the direction in which the value of the electric signal increases increases in a second threshold value in the direction Is detected, and whether The setting unit includes: Using a first table in which the temperature, the value of the electric signal, and the first threshold are associated with each other, setting the first threshold based on the temperature and the value of the electric signal, Using a second table in which the temperature, the value of the electric signal, and the second threshold are associated with each other, the second threshold is set based on the temperature and the value of the electric signal. (19) The electronic device according to any one of (22) to (22).
  • the setting unit includes: The electronic device according to (19), wherein the setting is performed using a table in which the temperature is associated with the threshold. (25) (19) to (24), wherein the plurality of temperature measurement units are dispersedly arranged between an outer edge of the substrate on which the light receiving element is disposed and a region of the substrate on which the light receiving element is disposed. Electronic equipment according to any one of the above. (26) The electronic device according to (25), wherein each of the temperature measurement units of No. 4 is disposed on each side of the substrate including one non-overlapping vertex.
  • the solid-state imaging device A first substrate, and a second substrate stacked on the first substrate;
  • the light receiving element and a detection unit for detecting at least the temperature of the temperature measurement unit are arranged on the first substrate,
  • the electronic device according to any one of (19) to (26), wherein at least a part of the detection unit and at least a part of the setting unit are arranged on the second substrate.
  • the light receiving element is arranged on the first substrate,
  • the electronic device according to any one of (19) to (24), wherein the temperature measurement unit, at least a part of the detection unit, and at least a part of the setting unit are arranged on the second substrate. machine.
  • the solid-state imaging device A plurality of the temperature measurement units are provided between a region of the second substrate where at least a part of the detection unit and at least a part of the setting unit are arranged, and an outer edge of the second substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

固体撮像素子（１１ａ）は、入射光に応じた電気信号を出力する受光素子（４０２）と、受光素子から出力される電気信号の変化量が閾値を超えたか否かを検出し、検出による検出結果を示す検出信号を出力する検出部（３０）と、温度を計測する温度計測部（５１）と、温度計測部により計測された温度に基づき閾値を設定する設定部（５２）と、を備える。

Description

固体撮像素子、固体撮像素子の制御方法および電子機器
　本発明は、固体撮像素子、固体撮像素子の制御方法および電子機器に関する。
　ＣＭＯＳ(Complementary　Metal　Oxide　Semiconductor)などを用いた固体撮像装置において、画素アドレス毎に、その画素が受光した光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた、非同期型の固体撮像素子が提案されている（例えば特許文献１）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic　Vision　Sensor）と呼ばれる。
　このＤＶＳのような非同期型の固体撮像素子を用いることで、既存の、垂直同期信号などの同期信号に同期した画像データを撮像する同期型の固体撮像素子を用いる場合に対して、より高速な応答が可能となる。
特表２０１７－５３５９９９号公報 特開２０１８－０８５７２５号公報
　このような非同期型の固体撮像素子において、各画素における暗電流の存在が、各画素の低照度におけるＩ－Ｖ変換特性を劣化させる。この、暗電流によるＩ－Ｖ変換特性の劣化は、コントラストに対する感度であるコントラスト感度の低下の要因となる。
　本開示は、アドレスイベントの検出を行う固体撮像素子の特性を向上可能な固体撮像素子、固体撮像素子の制御方法および電子機器を提供することを目的とする。
　本開示に係る固体撮像素子は、入射光に応じた電気信号を出力する受光素子と、受光素子から出力される電気信号の変化量が閾値を超えたか否かを検出し、検出による検出結果を示す検出信号を出力する検出部と、温度を計測する温度計測部と、温度計測部により計測された温度に基づき閾値を設定する設定部と、を備える。
実施形態に係る固体撮像素子を適用した電子機器としての撮像装置の一例の構成を概略的に示す図である。 実施形態に適用可能な固体撮像素子の一例の構成を示すブロック図である。 実施形態に適用可能な画素アレイ部の一例の構成を示すブロック図である。 実施形態に適用可能な画素の構成をより詳細に示す図である。 実施形態に適用可能なアドレスイベント検出部の構成をより詳細に示す図である。 アドレスイベント検出部の動作を説明するための図である。 光電変換素子の出力と、電流電圧変換部の出力との関係の例を示す図である。 実施形態に係る固体撮像素子の一例の構成を示す図である。 実施形態に適用可能な光電流計測回路の例を示す図である。 実施形態に適用可能な光電流計測回路の例を示す図である。 実施形態に適用可能な温度計測回路の例を示す図である。 実施形態に適用可能な温度計測回路の例を示す図である。 実施形態に係る量子化器の一例の構成を示す図である。 第１比較器および第２比較器の特性の例を示す図である。 実施形態に係る、演算部がバイアス設定値を求めるためのテーブルの例を示す図である。 実施形態に係る、演算部がバイアス設定値を求めるためのテーブルの例を示す図である。 実施形態に適用可能なバイアス調整回路の一例の構成を示す図である。 固体撮像素子が１つの半導体チップ上に形成される例を示す図である。 実施形態に適用可能な、複数の温度計測回路の配置の他の例を示す図である。 実施形態に適用可能な、複数の温度計測回路の配置の他の例を示す図である。 実施形態に適用可能な、複数の温度計測回路の配置の他の例を示す図である。 実施形態の第１の変形例に係る固体撮像素子の構造の例を示す図である。 実施形態の第１の変形例に適用可能な、アドレスイベント検出部を受光部と検出部とに分割する場合の分割位置の例を示す図である。 実施形態の第１の変形例に適用可能な、温度計測回路を検知部と温度計測値出力部とに分割する場合の分割位置の例を示す図である。 実施形態の第２の変形例に係る固体撮像素子の構造の例を示す図である。
　以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。
［実施形態］
（実施形態に適用可能な構成例）
　図１は、実施形態に係る固体撮像素子を適用した電子機器としての撮像装置の一例の構成を概略的に示す図である。図１において、撮像装置１は、光学系１０と、固体撮像素子１１と、記憶部１２と、制御部１３と、を含む。光学系１０は、１以上のレンズと、オートフォーカス機構および絞り機構などの各機構と、を含み、被写体からの光を固体撮像素子１１の受光面に導く。
　固体撮像素子１１は、それぞれ入射した光を光電変換により電気信号に変換して出力する複数の受光素子と、これら複数の受光素子を駆動する駆動回路と、を含む。固体撮像素子１１は、さらに、複数の受光素子から出力された電気信号に対して所定の信号処理を施して画像データとして出力する信号処理部を含む。さらに、固体撮像素子１１は、受光素子に対して光が入射されることで発生するアドレスイベントを受光素子毎に検出し、アドレスイベントを検出したイベント検出信号を出力するアドレスイベント検出部をさらに含む。
　記憶部１２は、固体撮像素子１１から出力される画像データおよびイベント検出信号（イベント検出データ）を記憶媒体に記憶する。記憶部１２は、フラッシュメモリやハードディスクドライブといった不揮発性の記憶媒体を適用することができる。これに限らず、記憶媒体に、ＤＲＡＭ(Dynamic　Random　Access　Memory)などの揮発性の記憶媒体を適用することもできる。
　制御部１３は、固体撮像素子１１を制御して、固体撮像素子１１に対して、上述の画像データを出力する撮像動作を実行させる。
　図２は、実施形態に適用可能な固体撮像素子１１の一例の構成を示すブロック図である。図２に示されるように、固体撮像素子１１は、この固体撮像素子１１は、行駆動回路１１０、信号処理部１１１、アービタ１１２、列駆動回路１１３および画素アレイ部１１４を備える。
　画素アレイ部１１４は、複数の画素が二次元格子状に配列される。以下、図２における水平方向の配列を「行」とし、行に対して垂直方向の配列を「列」と呼ぶ。
　画素アレイ部１１４に含まれる画素のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、画素のそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。各画素は、アドレスイベントの発生に応じて、リクエストをアービタ１１２に出力する。
　アービタ１１２は、各画素からのリクエストを調停し、調停結果に基づいて、リクエストに対する応答を画素に送信する。応答を受け取った画素は、検出結果を示すイベント検出信号を、行駆動回路１１０および信号処理部１１１に供給する。
　行駆動回路１１０は、画素のそれぞれを駆動して画素信号を列駆動回路１１３に出力させる。列駆動回路１１３は、列毎のＡＤ(Analog　to　Digital)変換器と、この列毎のＡＤ変換器を行方向にスキャンする駆動回路と、を含む。列毎のＡＤ変換器を、カラムＡＤＣ(AD　Converter)と呼ぶ。列駆動回路１１３は、カラムＡＤＣを行方向にスキャンすることで、各ＡＤ変換器によりディジタル方式の信号に変換された画素信号を、行単位で出力する。
　列駆動回路１１３から出力された画素信号は、信号処理部１１１に供給される。信号処理部１１１は、列駆動回路１１３から供給されたディジタル方式の画素信号に対して、ＣＤＳ（Correlated　Double　Sampling）処理、ＡＧＣ(Auto　Gain　Control)処理などの所定の信号処理を実行する。また、イベント検出信号に対して、画像認識処理といった信号処理を実行する。信号処理部１１１は、処理結果を示すデータとイベント検出信号とを、記憶部１２０に供給する。
　図３は、実施形態に適用可能な画素アレイ部１１４の一例の構成を示すブロック図である。図３の上側に示されるように、画素アレイ部１１４は、二次元格子状に配列された複数の画素２０を含む。図３の下側に示されるように、各画素２０は、アドレスイベント検出部３０と、受光部４０と、画素信号生成部４１と、を含む。
　受光部４０は、受光素子を含み、入射された光を光電変換して光電流を生成する。受光部４０は、行駆動回路１１０の制御に従い、画素信号生成部４１およびアドレスイベント検出部３０の何れかに、生成した光電流を供給する。
　画素信号生成部４１は、受光部４０から供給された光電流に応じた電圧の信号を、画素信号ＳＩＧとして生成する。画素信号生成部４１は、生成した画素信号ＳＩＧを、垂直信号線ＶＳＬを介して列駆動回路１１３に供給する。
　アドレスイベント検出部３０は、受光部４０から供給された光電流の変化量が閾値を超えたか否かを判定し、判定結果に基づきアドレスイベントの有無を検出する。アドレスイベントは、例えば、光電流の変化量がＯＮ閾値を超えた旨を示す（＋）イベントと、当該変化量がＯＦＦ閾値を下回った旨を示す（－）イベントとを含む。また、アドレスイベントの検出を示すイベント検出信号は、例えば、（＋）イベントの検出結果を示す１ビットと、（－）イベントの検出結果を示す１ビットからなる。なお、アドレスイベント検出部３０は、（＋）イベントのみを検出することもできる。
　アドレスイベント検出部３０は、アドレスイベントの発生を検出すると、アービタ１１２に対して、アドレスイベントの発生を示すイベント検出信号の送信を要求する。アドレスイベント検出部３０は、この要求に対する応答をアービタ１１２から受け取ると、アドレス検出信号を行駆動回路１１０および信号処理部１１１に供給する。
　図４は、実施形態に適用可能な画素２０の構成をより詳細に示す図である。画素２０において、画素信号生成部４１は、リセットトランジスタ４１０、増幅トランジスタ４１１、選択トランジスタ４１２および浮遊拡散層４１３を含む。リセットトランジスタ４１０、増幅トランジスタ４１１および選択トランジスタ４１２は、例えば、Ｎ型のＭＯＳ(Metal-Oxide-Semiconductor)トランジスタが用いられる。
　画素信号生成部４１において、浮遊拡散層４１３は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成する。リセットトランジスタ４１０は、行駆動回路１１０から供給されるリセット信号ＲＳＴに従い浮遊拡散層４１３の電荷量を初期化する。増幅トランジスタ４１１は、浮遊拡散層４１３の電圧を増幅する。選択トランジスタ４１２は、行駆動回路１１０からの選択信号ＳＥＬに従い、増幅トランジスタ４１１により増幅された電圧の信号を画素信号ＳＩＧとして、垂直信号線ＶＳＬを介して列駆動回路１１３に出力する。
　画素２０において、受光部４０は、転送トランジスタ４００、ＯＦＧ(Over　Flow　Gate)トランジスタ４０１および光電変換素子４０２を含む。転送トランジスタ４００およびＯＦＧトランジスタ４０１は、例えばＮ型のＭＯＳトランジスタが用いられる。
　受光部４０において、転送トランジスタ４００には、行駆動回路１１０により転送信号ＴＲＧが供給される。また、ＯＦＧトランジスタ４０１には、行駆動回路１１０により制御信号ＯＦＧが供給される。光電変換素子４０２は、入射光を光電変換して電荷を生成する受光素子である。転送トランジスタ４００は、転送信号ＴＲＧに従い、光電変換素子４０２から浮遊拡散層４１３に対して電荷を転送する。ＯＦＧトランジスタ４０１は、制御信号ＯＦＧに従い、光電変換素子４０２により生成された電気信号をアドレスイベント検出部３０に供給する。ここで、光電変換素子４０２から供給される電気信号は、電荷からなる光電流である。
　行駆動回路１１０は、制御部１３０によりアドレスイベントの検出開始が指示されると、全ての画素２０のＯＦＧトランジスタ４０１を制御信号ＯＦＧによりオン（閉）状態に駆動する。これにより、光電変換素子４０２から出力される光電流がアドレスイベント検出部３０に供給される。
　ある画素２０において、アドレスイベント検出部３０によりアドレスイベントが検出されると、行駆動回路１１０は、当該画素２０のＯＦＧトランジスタ４０１をオフ（開）状態に駆動し、光電変換素子４０２からアドレスイベント検出部３０に対する光電流の供給を停止させる。次に、行駆動回路１１０は、転送信号ＴＲＧにより転送トランジスタ４００をオン状態に駆動して、光電変換素子４０２から出力された電荷（光電流）を浮遊拡散層４１３に転送させる。
　このように、固体撮像素子１１は、アドレスイベントが検出された画素２０の画素信号を選択的に列駆動回路１１３に出力する。これにより、アドレスイベントの有無に関わらず全画素の画素信号を出力する場合と比較して、固体撮像素子１１の消費電力や、画像処理の処理量を低減することができる。
　図５は、実施形態に適用可能なアドレスイベント検出部３０の構成をより詳細に示す図である。図５において、アドレスイベント検出部３０は、電流電圧変換部３００と、バッファアンプ３１０と、減算部３２０と、量子化器３３０と、を含む。
　電流電圧変換部３００は、Ｎ型ＭＯＳトランジスタによるトランジスタ３０１および３０３と、Ｐ型ＭＯＳトランジスタによるトランジスタ３０２と、を含む。ここでは、光電変換素子４０２がフォトダイオードであるものとして説明する。図５では、説明のため、光電変換素子４０２が電流電圧変換部３００に含まれているように記載されているが、実際には、光電変換素子４０２は、受光部４０に含まれ、トランジスタ３０１のソースとトランジスタ３０３のゲートとの接続点と、光電変換素子４０２のカソードとの間に、図４を用いて説明したように、ＯＦＧトランジスタ４０１が接続される。
　Ｎ型のトランジスタ３０１のソースは、光電変換素子４０２に接続され、ドレインは電源端子に接続される。Ｐ型のトランジスタ３０２およびＮ型のトランジスタ３０３は、電源端子と接地端子との間において、直列に接続される。また、トランジスタ３０２のドレインとトランジスタ３０３のドレインとの接続点は、トランジスタ３０１のゲートとバッファアンプ３１０の入力端子とに接続される。また、トランジスタ３０２のゲートには、所定のバイアス電圧Ｖbsが印加される。
　それぞれＮ型のトランジスタ３０１および３０３のドレインは、電源側に接続されており、それぞれソースフォロワを形成している。これらのループ状に接続された２つのソースフォロワにより、光電変換素子４０２から出力される光電流は、その対数の電圧信号に変換される。また、トランジスタ３０２は、一定の電流をトランジスタ３０３に供給する。
　光電変換素子４０２から出力された光電流が電流電圧変換部３００により電圧に変換された電圧信号は、バッファアンプ３１０を介して減算部３２０に供給される。減算部３２０は、コンデンサそれぞれ容量Ｃ1およびＣ2を有するコンデンサ３２１および３２２と、スイッチ部３２３と、インバータ３２４と、を含む。
　コンデンサ３２１の一端は、バッファアンプ３１０の出力端子に接続され、他端は、インバータ３２４の入力端に接続される。コンデンサ３２２は、インバータ３２４に並列に接続される。スイッチ部３２３は、行駆動信号に従い、コンデンサ３２２の両端を接続する経路を、オン状態およびオフ状態で切り替える。インバータ３２４は、コンデンサ３２１を介して入力された電圧信号を反転する。インバータ３２４は、反転した信号を、量子化器３３０に供給する。
　スイッチ部３２３をオン状態とすると、コンデンサ３２１のバッファアンプ３１０側に、バッファアンプ３１０の出力信号である電圧信号Ｖinitが入力され、コンデンサ３２１のインバータ３２４側が仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３２１に蓄積されている電荷Ｑinitは、コンデンサ３２１の容量Ｃ1に基づき、次式（１）により表される。一方、コンデンサ３２２の両端は、スイッチ部３２３により短絡されているため、その蓄積電荷がゼロとなる。
Ｑinit＝Ｃ1×Ｖinit　　…（１）
　次に、スイッチ部３２３がオフ状態とされて、コンデンサ３２１のバッファアンプ３１０側の電圧が変化してＶafterになったものとする。この場合、コンデンサ３２１に蓄積される電荷Ｑafterは、次式（２）により表される。
Ｑafter＝Ｃ1×Ｖafter　　…（２）
　一方、コンデンサ３２２に蓄積される電荷Ｑ2は、インバータ３２４の出力電圧をＶoutとすると、次式（３）により表される。
Ｑ2＝－Ｃ2×Ｖout　　…（３）
　このとき、コンデンサ３２１および３２２の総電荷量は変化しないため、次式（４）の関係が成立する。
Ｑinit＝Ｑafter＋Ｑ2　　…（４）
　式（４）に、式（１）～式（３）を代入して変形すると、次式（５）が得られる。
Ｖout＝－(Ｃ1／Ｃ2)×(Ｖafter－Ｖinit)　　…（５）
　式（５）は、電圧信号の減算動作を表し、減算結果の利得は、コンデンサ３２１および３２２の容量の比Ｃ1／Ｃ2となる。通常、利得を最大化することが望まれるため、コンデンサ３２１の容量Ｃ1を大きく、また、コンデンサ３２２の容量Ｃ2を小さく設計することが好ましい。一方、コンデンサ３２２の容量Ｃ2が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがある。そのため、コンデンサ３２２の容量Ｃ2の削減は、ノイズを許容することができる範囲に制限される。また、減算部３２０を含むアドレスイベント検出部３０が各画素２０に搭載されるため、コンデンサ３２１および３２２の容量Ｃ1およびＣ2には、面積上の制約がある。これらを考慮して、コンデンサ３２１および３２２の容量Ｃ1およびＣ2の値が決定される。
　量子化器３３０は、ＯＮ閾値およびＯＦＦ閾値の２つの閾値を用いて、（＋）イベント、（－）イベントおよびイベント検出無し、の３状態を検出する。そのため、量子化器３３０は、１．５ビット量子化器と呼ばれる。量子化器３３０の構成については、後述する。
（実施形態に適用可能なイベント検出処理）
　図６は、図５に示したアドレスイベント検出部３０の動作を説明するための図である。図６の上側および下側の図において、横軸は時間を表し、縦軸は電圧を表す。図６の上側の図は、電流電圧変換部３００の出力電圧Ｖｏの例を示している。また、図６の下側の図は、上側の出力電圧Ｖｏの変化に対応する、減算部３２０の出力電圧である電圧Ｖdiffの様子を示している。電圧Ｖdiffは、上述した式（５）における電圧Ｖoutに対応する。
　また、図６の下側において、ＯＦＦ閾値およびＯＮ閾値は、それぞれ（－）イベントおよび（＋）イベントの検出のための、電圧Ｖdiffに対する閾値である。電圧ＶdiffがＯＦＦ閾値を正方向に超えた場合に、（＋）イベント検知、ＯＮ閾値を負方向に超えた場合に、（－）イベント検知とされる。また、電圧ＶdiffがＯＦＦ閾値未満、且つ、ＯＮ閾値を超える値の場合、イベント検出無しとされる。
　電流電圧変換部３００から出力された出力電圧Ｖｏは、バッファアンプ３１０を介して減算部３２０に入力される。先ず、光電変換素子４０２の受光量が増加し、電流電圧変換部３００から出力される出力電圧Ｖｏが増加する場合について説明する。
　説明のため、図６において、時点ｔ0は、減算部３２０において、スイッチ部３２３がオン状態からオフ状態に切り替えられた直後であるものとする。すなわち、スイッチ部３２３がオン状態とされると、コンデンサ３２２の両端が短絡され、コンデンサ３２２がリセットされる。コンデンサ３２２がリセットされると、減算部３２０の出力の電圧Ｖdiffがリセットレベルになる。行駆動回路１１０は、減算部３２０の出力の電圧Ｖdiffをリセットレベルとした直後に、スイッチ部３２３をオフ状態に切り替える。
　この時点ｔ0から出力電圧Ｖｏが増加し、時点ｔ1で、出力電圧Ｖｏの時点ｔ0における出力電圧Ｖｏに対する差分である電圧Ｖdiffが負方向にＯＮ閾値を超えたものとする。この場合、量子化器３３０から、（＋）イベント検出を示すイベント検出信号が出力される。それと共に、このイベント検出信号に応じて、行駆動回路１１０によりスイッチ部３２３がオン状態に切り替えられ、減算部３２０の出力がリセットレベルとされる。行駆動回路１１０は、減算部３２０の出力をリセットレベルとした直後に、スイッチ部３２３をオフ状態に切り替える。
　次に、光電変換素子４０２の受光量が減少し、電流電圧変換部３００から出力される出力電圧Ｖｏが減少する場合について説明する。図６の上側の例では、時点ｔ2において、出力電圧Ｖｏの変化が増加から減少に転じ、時点ｔ3で、その時点での出力電圧Ｖｏと、時点ｔ3の直前に閾値（この場合はＯＮ閾値）を超えたと判定された際の出力電圧Ｖｏと、の差分が正方向にＯＦＦ閾値を超えている。したがって、量子化器３３０から、（－）イベント検出を示すイベント検出信号が出力される。それと共に、このイベント検出信号に応じて、行駆動回路１１０によりスイッチ部３２３がオン状態に切り替えられ、減算部３２０の出力がリセットレベルとされる。行駆動回路１１０は、減算部３２０の出力をリセットレベルとした直後に、スイッチ部３２３をオフ状態に切り替える。
　アドレスイベント検出部３０は、上述したように電流電圧変換部３００の出力電圧Ｖｏの差分をＯＮ閾値およびＯＦＦ閾値と比較することで、光電変換素子４０２が受光した光の光量変化に応じたイベント検出信号を出力することができる。
　なお、図６の上側において、電圧Ｖｏ’は、電流電圧変換部３００の出力電圧Ｖｏの変化を、図６の下側、すなわち、量子化器３３０の出力に応じて書き換えたものである。電圧Ｖｏ’の変化と電圧Ｖdiffに基づくＯＮ閾値およびＯＦＦ閾値による判定結果から、量子化器３３０は、換言すれば、電圧Ｖｏ’の、ＯＮ閾値およびＯＦＦ閾値毎の変化の立ち上がりと立ち下がりとを検出しているといえる。
（光電変換素子の出力に対する暗電流の既知の影響）
　図７は、光電変換素子４０２の出力と、電流電圧変換部３００の出力との関係（Ｉ－Ｖ特性）の例を示す図である。図７において、横軸は光電変換素子４０２から出力される光電流Ｉphを示し、縦軸は、当該光電流Ｉphが電流電圧変換部３００で電圧に変換された出力電圧Ｖｏを示す。
　電流電圧変換部３００の出力電圧ＶｏのＩ－Ｖ特性は、図７に理想Ｉ－Ｖ特性として示されるように、光電流Ｉphの変化に対して線形に変化することが理想的である。しかしながら、実際には、光電変換素子４０２から出力される光電流Ｉphは、特に低照度領域において、暗電流による成分を多く含むようになる。したがって、出力電圧Ｖｏの特性は、光電変換素子４０２の暗電流により、図７に実Ｉ－Ｖ特性として示されるように、入射光の光量の少ない低照度領域において非線形になり、暗電流に対する電流電圧変換結果である暗電流レベルの電圧に収束する。すなわち、低照度領域では、Ｉ－Ｖ特性の傾きが小さくなる。
　また、光電変換素子４０２の暗電流は、温度依存性があり、暗電流レベルは、光電変換素子４０２の温度によって変動する。一般的には、光電変換素子４０２の暗電流は、周囲温度の上昇に比例して増加する。
　このように、光電変換素子４０２の出力電流に応じた電流電圧変換部３００の出力電圧ＶｏのＩ－Ｖ特性は、低照度領域において傾きが小さくなり、特性が劣化する。そのため、低照度領域において、アドレスイベント検出部３０から出力されるイベント検出信号のコントラスト感度の低下が発生する。また、このコントラスト感度の低下の度合いは、光電変換素子４０２の温度によって変化する。
　より具体的には、上述した図６の上側の図を例に取り、所定の電圧以下において、光量の変化に対する出力電圧Ｖｏの変化の応答が鈍くなり、ＯＮ閾値およびＯＦＦ閾値に対する判定の感度が劣化することになる。例えば、低照度領域において、ＯＮ閾値やＯＦＦ閾値の間隔が広くなる、検出されるべきＯＮ閾値やＯＦＦ閾値が検出されなくなる、などの事態を生じる。
（実施形態に係る固体撮像素子の構成例）
　実施形態では、光電変換素子４０２が配される基板（半導体チップ）上に、温度を計測する温度計測部を設け、ＯＮ閾値およびＯＦＦ閾値の値を、この温度計測部により計測された温度に応じて設定する。これにより、電流電圧変換部３００の出力電圧ＶｏのＩ－Ｖ特性に対する暗電流による影響の温度依存性を補正することが可能となり、暗電流に起因するコントラスト感度の低下を抑制することが可能である。
　また、図７に示されるように、Ｉ－Ｖ特性の暗電流による影響は、光電変換素子４０２から出力される光電流Ｉphにも依存する。そのため、実施形態において、１以上の光電変換素子４０２から出力される光電流Ｉphを計測し、計測結果をさらに用いて、ＯＮ閾値およびＯＦＦ閾値の設定を行う。このように、温度計測部により計測された温度と、光電流Ｉphを計測した計測値と、に基づきＯＮ閾値およびＯＦＦ閾値の値を設定することで、出力電圧ＶｏのＩ－Ｖ特性に対する暗電流による影響の温度依存性を、より高精度に補正することが可能となる。
　図８は、実施形態に係る固体撮像素子の一例の構成を示す図である。なお、図８では、固体撮像素子全体の構成から、実施形態の説明に係る部分を抜粋して示している。また、上述では、固体撮像素子１１が画素信号生成部４１を含むものとして説明したが、実施形態は、画素信号生成部４１を含まなくても成立するものである。以下では、適宜、画素信号生成部４１に関する説明を省略する。
　図８において、実施形態に係る固体撮像素子１１ａは、１以上のアドレスイベント検出部３０と、光電流計測回路５０と、温度計測回路５１と、演算部５２と、バイアス調整回路５３と、を含む。
　１以上のアドレスイベント検出部３０は、それぞれに含まれるトランジスタ３０１のドレインが接続され、接続点に対して共通の電源端子から電源が供給される。光電流計測回路５０は、電源端子と、各アドレスイベント検出部３０のトランジスタ３０１のドレインを接続した接続点との間に挿入され、各トランジスタ３０１に流れる光電流Ｉphの総和の電流ΣＩphを計測する。光電流計測回路５０で計測された総和の電流ΣＩphに基づく光電流計測値が、演算部５２に供給される。
　図９Ａおよび図９Ｂは、実施形態に適用可能な光電流計測回路５０の例を示す図である。図９Ａは、ダイオード接続を行ったＭＯＳ型トランジスタを用いて構成した光電流計測回路５０の例を示す図である。図９Ａに示される光電流計測回路５０は、Ｐ型のＭＯＳトランジスタであるトランジスタ５００のドレインとゲートとを反転接続してダイオード接続を構成し、当該トランジスタ５００のソースを電源端子に、ドレインとゲートとの接続点を各アドレスイベント検出部３０のトランジスタ３０１のドレインを接続した接続点に接続する。
　電源端子は、各アドレスイベント検出部３０に共通なので、トランジスタ５００のソース・ドレイン間には、各アドレスイベント検出部３０のトランジスタ３０１を流れる光電流Ｉphの総和の電流ΣＩphが流れることになる。当該総和の電流ΣＩphがトランジスタ５００のオン抵抗により変換された電圧値が、トランジスタ５００のドレインに接続されたＡＤ変換器５０２でディジタル値に変換された、光電流計測値として出力される。
　図９Ｂは、抵抗素子を用いて構成した光電流計測回路５０の例を示す図である。図９Ｂに示される光電流計測回路５０は、電源端子と各アドレスイベント検出部３０のトランジスタ３０１のドレインを接続した接続点との間に抵抗値Ｒ1の抵抗素子５０１を挿入した例である。この例においても、電源端子は、各アドレスイベント検出部３０に共通なので、抵抗素子５０１には、各アドレスイベント検出部３０のトランジスタ３０１を流れる光電流Ｉphの総和の電流ΣＩphが流れることになる。当該総和の電流ΣＩphを抵抗素子５０１により変換した電圧値がＡＤ変換器５０２でディジタル値に変換され、光電流計測値として出力される。
　以下、特に記載の無い限り、光電流計測回路５０から出力される光電流計測値を、各トランジスタ３０１を流れる光電流Ｉphの総和であることを示すため、光電流計測値ΣＩphと記述する。
　図８の説明に戻り、温度計測回路５１は、対象の温度を計測する回路である。温度計測回路５１は、画素アレイ部１１４が形成される基板（半導体チップ）上の、画素アレイ部１１４の周辺、例えば四隅に対応する位置に設けられ、当該位置を対象して温度の計測を行う。
　図１０Ａおよび図１０Ｂは、実施形態に適用可能な温度計測回路５１の例を示す図である。図１０Ａは、一般的なバンドギャップ・リファレンス回路（以下、ＢＧＲ回路と略称する）を用いた温度計測回路５１の例を示す図である。図１０Ａに示されるＢＧＲ回路５１０は、オペアンプ５１００と、それぞれゲートが反転入力とされたＮ型のＭＯＳトランジスタであるトランジスタ５１０１、５１０２および５１０３と、それぞれダイオード接続されたトランジスタ５１０４、５１０５および５１０６と、抵抗値Ｒ2の抵抗素子５１０７と、を含む。
　図１０ＡのＢＧＲ回路５１０において、オペアンプ５１００の出力が各トランジスタ５１０１、５１０２および５１０３の反転入力のゲートにそれぞれ接続される。また、各トランジスタ５１０１、５１０２および５１０３は、ソースに電源端子が接続される。トランジスタ５１０１は、ドレインに抵抗素子５１０７の一端が接続される。トランジスタ５１０１のドレインと抵抗素子５１０７の一旦との接続点が、オペアンプ５１００の負入力端に接続される。また、抵抗素子５１０７の他端が、ダイオード接続されたトランジスタ５１０４のエミッタに接続される。トランジスタ５１０２は、ドレインがダイオード接続されたトランジスタ５１０４のエミッタに接続され、ドレインとトランジスタ５１０４のエミッタとの接続点が、オペアンプ５１００の正入力端に接続される。トランジスタ５１０３のドレインがダイオード接続されたトランジスタ５１０６のエミッタに接続され、ドレインとトランジスタ５１０６のエミッタとの接続点から、ＢＧＲ回路５１０による定電圧出力であるＢＧＲ出力が取り出される。
　図１０ＡのＢＧＲ回路５１０において、トランジスタ５１０１および５１０２のドレインから等しい電流Ｉが出力され、トランジスタ５１０１のドレインから出力された電流Ｉが、抵抗素子５１０７を介してトランジスタ５１０４のエミッタに供給される。また、トランジスタ５１０２のドレインから出力された電流Ｉが、トランジスタ５１０５のエミッタに供給される。トランジスタ５１０４および５１０５のベース・エミッタ間電圧をそれぞれ電圧ＶBE2およびＶBE1とした場合、下記の式（６）に示すように、抵抗素子５０１７の端子間には、電圧ＶBE1と電圧ＶBE2との差分の電圧ΔＶBEが印加されることになる。
ＶBE1＝ＶBE2＋ΔＶBE　　…（６）
　回路を流れる電流Ｉは、電圧ΔＶBEと抵抗素子５１０７の抵抗値Ｒ2のみを用いて、下記の式（７）にて表すことができる。
Ｉ＝ΔＶBE／Ｒ2　　…（７）
　トランジスタ５１０３により電流Ｉをコピーし、コピーした電流Ｉをダイオード接続のトランジスタ５１０６に供給することで、トランジスタ５１０３のドレインと、トランジスタ５１０６のエミッタとを接続する接続点から、電源電圧に依存しないＢＧＲ出力電圧を取り出すことができる。このとき、トランジスタ５１０４および５１０６の特性が等しければ、ＢＧＲ出力電圧として電圧ＶBE1が取り出される。
　ここで、電圧ΔＶBEは、ダイオード（トランジスタ５１０４）の特性に従い、温度の上昇と共に増加する正の温度依存性を有する。したがって、抵抗素子５１０７の抵抗値Ｒ2の温度依存性が十分小さければ、電流Ｉを計測することで、温度の計測を行うことができる。
　図１０Ａの例では、各トランジスタ５１０４、５１０５および５１０６のベースおよびコレクタを、抵抗値Ｒ3の抵抗素子５１２を介して接地接続させている。このとき、抵抗素子５１２の接地接続側とは異なる側の端をＡＤ変換器５１１の入力端に接続し、ＡＤ変換器５１１に電流Ｉを入力させる。ＡＤ変換器５１１は、電流Ｉが抵抗値Ｒ3に従い変換された電圧値ＶPTATをディジタル値に変換し、温度計測値Ｔとして出力する。
　なお、図１０Ａにおいて、ＢＧＲ回路５１０は、温度計測のために専用に設けてもよいし、固体撮像素子１１ａにおいて定電圧生成に用いるＢＧＲ回路を流用してもよい。ＢＧＲ回路５１０を温度計測のために専用に設ける場合には、図１０Ａに示す回路においてＢＧＲ出力電圧を取り出すためのトランジスタ５１０３および５１０６を省略できる。
　図１０Ｂは、光電変換素子における暗電流の温度依存性を利用して温度を計測する温度計測回路５１の例を示す図である。図１０Ｂにおいて、温度計測回路５１は、遮光画素５１３と、抵抗値Ｒ４の抵抗素子５１４と、ＡＤ変換器５１５とを含む。遮光画素５１３は、例えば、並列接続された１以上の光電変換素子５１３０1、５１３０2、５１０３3、…、５１０３nを、光が入射されないように遮光して構成される。
　抵抗素子５１４の一端が電源に接続され、他端が、ＡＤ変換器５１５の入力端に接続されると共に、並列接続された各光電変換素子５１３０1、５１３０2、５１０３3、…、５１０３nのカソードに接続される。各光電変換素子５１３０1、５１３０2、５１０３3、…、５１０３nのアノードは、接地接続される。
　各光電変換素子５１３０1、５１３０2、５１０３3、…、５１０３nは、遮光されているため、暗電流のみが流れることになる。この暗電流を抵抗素子５１４の抵抗値Ｒ4により電圧に変換して、ＡＤ変換器５１５に入力する。ＡＤ変換器５１５は、入力された、遮光画素５１３から供給された暗電流が変換された電圧値をディジタル値に変換し、温度計測値Ｔとして出力する。
　温度計測回路５１で計測された温度計測値Ｔは、演算部５２に供給される。演算部５２は、光電流計測回路５０から供給される光電流計測値と、温度計測回路５１から供給される温度計測値Ｔと、に基づき、量子化器３３０がイベントの検出に用いるＯＮ閾値およびＯＦＦ閾値を設定するためのバイアス設定値を求める。
　このとき、演算部５２は、光電流計測回路５０から供給される光電流計測値ΣＩphの、各トランジスタ３０１における平均値を算出し、これを用いる。以下では、光電流計測値ΣＩphの平均値を、光電流計測値AVG(ΣＩph)と記述する。これに限らず、演算部５２は、光電流計測回路５０から供給される光電流計測値ΣＩphをそのまま用いてもよい。
　また、固体撮像素子１１ａに複数の温度計測回路５１が設けられる場合には、演算部５２は、これら複数の温度計測回路５１それぞれから供給された温度計測値Ｔの平均値を算出し、この算出された平均値を用いる。以下、この温度計測値Ｔの各温度計測回路５１に対する平均値を、温度計測値ＴAVGと記述する。
　実施形態では、演算部５２は、予め記憶したテーブルを用いて、温度計測値ＴAVGおよび光電流計測値AVG(ΣＩph)に基づき、バイアス設定値を求める。ここで、演算部５２は、ＯＮ閾値およびＯＦＦ閾値それぞれについて、テーブルを記憶する。
　ここで、ＯＮ閾値およびＯＦＦ閾値に基づく判定を行う量子化器３３０について説明する。図１１は、実施形態に係る量子化器３３０の一例の構成を示す図である。図１１において、量子化器３３０は、ＯＮ閾値に基づく判定を行う第１比較器３３１と、ＯＦＦ閾値に基づく判定を行う第２比較器３３２と、を含む。
　第１比較器３３１は、Ｐ型のＭＯＳトランジスタであるトランジスタ３３１０と、Ｎ型のＭＯＳトランジスタであるトランジスタ３３１１と、を含む。トランジスタ３３１０のソースが電源に接続され、ドレインがトランジスタ３３１１のドレインに接続される。トランジスタ３３１１のソースは、接地接続される。トランジスタ３３１０のゲートには、減算部３２０の出力電圧である電圧Ｖdiffが反転されて供給される。また、トランジスタ３３１１のゲートには、ＯＮ閾値を設定するためのバイアス電圧Ｖhighが供給される。トランジスタ３３１０のドレインと、トランジスタ３３１１のドレインとが接続される接続点から、（＋）イベントの検出出力が取り出される。
　第２比較器３３２の構成は、第１比較器３３１の構成と略同一である。すなわち、第２比較器３３２は、Ｐ型のＭＯＳトランジスタであるトランジスタ３３２０と、Ｎ型のＭＯＳトランジスタであるトランジスタ３３２１と、を含む。トランジスタ３３２０のソースが電源に接続され、ドレインがトランジスタ３３２１のドレインに接続される。トランジスタ３３２１のソースは、接地接続される。減算部３２０の出力電圧である電圧Ｖdiffが、上述のトランジスタ３３１０のゲートと共通して、トランジスタ３３２０のゲートに反転されて供給される。また、トランジスタ３３２１のゲートには、ＯＦＦ閾値を設定するためのバイアス電圧Ｖlowが供給される。トランジスタ３３２０のドレインと、トランジスタ３３２１のドレインとが接続される接続点から、（－）イベントの検出出力が取り出される。
　図１２は、上述した第１比較器３３１および第２比較器３３２の特性の例を示す図である。図１２において、図表３３３ａは、第１比較器３３１の特性例を示し、図表３３３ｂは、第２比較器３３２の特性例を示している。図表３３３ａおよび図表３３３ｂにおいて、横軸は、トランジスタ３３１０および３３２０に対する入力電圧（電圧Ｖdiff）を示し、縦軸は、第１比較器３３１および第２比較器３３２の出力電圧を示している。
　第１比較器３３１は、図表３３３ａに特性線３３４ａで示されるように、入力電圧（電圧Ｖdiff）が閾値Ｖｔ1を超えると、出力電圧が急峻に下がる特性を示している。ここで、閾値Ｖｔ1は、ＯＮ閾値であって、バイアス電圧Ｖhighにより調整できる。具体的には、バイアス電圧Ｖhighを高くすると閾値Ｖｔ1が低くなり、バイアス電圧Ｖhighを低くすると閾値Ｖｔ1が高くなる。図６の例でいうと、例えばバイアス電圧Ｖhighを低くすると、ＯＮ閾値の電圧が高く（リセットレベルに近く）なる。
　第２比較器３３２は、図表３３３ｂに特性線３３４ｂで示されるように、入力電圧（電圧Ｖdiff）が閾値Ｖｔ2を超えると、出力電圧が急峻に下がる特性を示している。ここで、閾値Ｖｔ2は、ＯＦＦ閾値であって、バイアス電圧Ｖlowにより調整できる。具体的には、バイアス電圧Ｖlowを高くすると閾値Ｖｔ2が低くなり、バイアス電圧Ｖlowを低くすると閾値Ｖｔ2が高くなる。図６の例でいうと、例えばバイアス電圧Ｖlowを高くすると、ＯＦＦ閾値の電圧が低く（リセットレベルに近く）なる。
　また、図１２に示されるように、入力電圧（電圧Ｖdiff）が閾値Ｖｔ1未満の場合に（＋）イベント検出、閾値Ｖｔ2の場合に（－）イベント検出とされる。また、入力電圧（電圧Ｖdiff）が閾値Ｖｔ1以上、且つ、閾値Ｖｔ2以下の場合に、イベント検出無し、とされる。
　すなわち、バイアス電圧Ｖhighを低くし、且つ、バイアス電圧Ｖlowを高くすることで、ＯＮ閾値およびＯＦＦ閾値がリセットレベルに近くなり、（＋）および（－）イベントの検出感度を上げることができる。したがって、図７に示す、実Ｉ－Ｖ特性が理想Ｉ－Ｖと一致しない、低照度領域においてバイアス電圧Ｖhighを低く、且つ、バイアス電圧Ｖlowを高くすることで、低照度領域におけるＩ－Ｖ特性の劣化を補正することが可能である。
　図１３Ａおよび図１３Ｂは、それぞれ、実施形態に係る、演算部５２がバイアス設定値を求めるためのテーブルの例を示す図である。図１３Ａは、ＯＮ閾値を設定するためのテーブル５２０の例を示している。また、図１３Ｂは、ＯＦＦ閾値を設定するためのテーブル５２１の例を示している。テーブル５２０および５２１は、光電流計測値AVG(ΣＩph)と、温度計測値ＴAVGとに対してバイアス設定値が関連付けられる、２次元のテーブルとなっている。
　なお、図１３Ａおよび図１３Ｂにおいて、光電流計測値AVG(ΣＩph)、温度計測値ＴAVGおよびバイアス設定値は、それぞれ任意単位（［a.u.］）の値である。また、図１３Ａにおけるバイアス設定値は、バイアス電圧Ｖhighに対応し、図１３Ｂにおけるバイアス設定値は、バイアス電圧Ｖlowに対応する。
　図１３Ａに示されるように、テーブル５２０において、温度計測値ＴAVGが低い場合にはバイアス設定値が固定値とされる。光電流計測値AVG(ΣＩph)が高くなるに連れ、このバイアス設定値が固定値とされる温度計測値ＴAVGの下限も高くなる。一方、温度計測値ＴAVGが当該下限よりも高い場合には、温度計測値ＴAVGが高くなるに連れ、バイアス設定値が低い値となる。また、温度計測値ＴAVGが当該下限よりも高い場合、光電流計測値AVG(ΣＩph)が低くなるに連れ、バイアス設定値が低い値となる。
　図１３Ａにおいて、光電流計測値AVG(ΣＩph)が最も低い場合の、のバイアス設定値が固定値とされる温度計測値ＴAVGの下限と、最も高い温度計測値ＴAVGの当該下限とを結んだ境界５３０を考える。この場合、境界５３０に対して左下の領域では、バイアス設定値が固定値とされる。また、境界５３０に対して右上の領域では、バイアス設定値が、温度計測値ＴAVGおよび光電流計測値AVG(ΣＩph)に従い変化している。
　図１３Ｂの例も、上述の図１３Ａと同様である。すなわち、テーブル５２１において、温度計測値ＴAVGが低い場合にはバイアス設定値が固定値とされる。光電流計測値AVG(ΣＩph)が高くなるに連れ、このバイアス設定値が固定値とされる温度計測値ＴAVGの下限が低くなる。一方、温度計測値ＴAVGが当該下限よりも高い場合には、温度計測値ＴAVGが高くなるに連れ、バイアス設定値が高い値となる。また、温度計測値ＴAVGが当該下限よりも高い場合、光電流計測値AVG(ΣＩph)が低くなるに連れ、バイアス設定値が高い値となる。
　図１３Ｂにおいて、光電流計測値AVG(ΣＩph)が最も低い場合の、のバイアス設定値が固定値とされる温度計測値ＴAVGの下限と、最も高い温度計測値ＴAVGの当該下限とを結んだ境界５３１を考える。この場合、境界５３１に対して左下の領域では、バイアス設定値が固定値とされる。また、境界５３１に対して右上の領域では、バイアス設定値が、温度計測値ＴAVGおよび光電流計測値AVG(ΣＩph)に従い変化している。
　演算部５２は、光電流計測回路５０から供給された値に基づく光電流計測値AVG(ΣＩph)と、温度計測回路５１から供給された値に基づく温度計測値ＴAVGと、に従いテーブル５２０および５２１を参照する。演算部５２は、この参照により、テーブル５２０からＯＮ閾値を設定するためのバイアス設定値を取得し、テーブル５２１からＯＦＦ閾値を設定するためのバイアス設定値を取得する。
　一例として、演算部５２に、値「２０．０［a.u.］」の光電流計測値AVG(ΣＩph)と、値「４５．０［a.u.］」の温度計測値ＴAVGが供給された場合について考える。この場合、演算部５２は、テーブル５２０を参照して、閾値Ｖｔ1を設定するためのバイアス設定値「３．８［a.u.］」を取得する。また、演算部５２は、テーブル５２１を参照して、閾値Ｖｔ2を設定するためのバイアス設定値「２．２［a.u.］」を取得する。以下では、適宜、テーブル５２０から取得するバイアス設定値を第１バイアス設定値と呼び、テーブル５２１から取得するバイアス設定値を第２バイアス設定値と呼ぶ。
　なお、演算部５２は、第１バイアス設定値および第２バイアス設定値を、例えば８ビットの値として出力する。このとき、演算部５２は、８ビットを構成する各ビットのうち、値「１」となるビットの数により、第１バイアス設定値および第２バイアス設定値を表現する。この場合、第１バイアス設定値および第２バイアス設定値は、９段階の値として表現される。例えば、演算部５２は、１０進数の「２５５」、「１２７」、「６３」、「３１」、「１５」、「７」、「３」、「１」および「０」を２進数で表した値を、第１バイアス設定値および第２バイアス設定値として用いる。
　第１バイアス設定値および第２バイアス設定値は、この例に限らず、例えば８ビットに含まれる値「１」のビットの数が０～８になれば、値「１」のビットの位置は限定されない。
　なお、演算部５２は、テーブル５２０および５２１を予め記憶する不揮発性のメモリを含む。また、演算部５２は、光電流計測回路５０および温度計測回路５１から供給された値に基づき光電流計測値AVG(ΣＩph)および温度計測値ＴAVGの計算を行い、計算で得られたこれら光電流計測値AVG(ΣＩph)および温度計測値ＴAVGに基づきテーブル５２０および５２１を参照するためのプロセッサを含む。
　演算部５２は、テーブル５２０および５２１を参照して取得した第１バイアス設定値および第２バイアス設定値を、バイアス調整回路５３に供給する。バイアス調整回路５３は、演算部５２から供給された第１バイアス設定値および第２バイアス設定値に基づきバイアス電圧ＶhighおよびＶlowを生成する。
　なお、上述では、各テーブル５２０および５２１が光電流計測値AVG(ΣＩph)と、温度計測値ＴAVGと、バイアス設定値とを対応付けたものとして説明したが、これはこの例に限定されない。例えば、各テーブル５２０および５２１を、光電流計測値AVG(ΣＩph)とバイアス設定値とを対応付けた、簡略的なものとしてもよい。
　図１４は、実施形態に適用可能なバイアス調整回路５３の一例の構成を示す図である。なお、バイアス調整回路５３は、図１４の回路を２つ持ち、バイアス電圧ＶhighおよびＶlowをそれぞれ独立して生成できるようにされている。ここでは、煩雑さを避けるため、この２つの回路を区別せず、第１バイアス設定値および第２バイアス設定値をバイアス設定値として、また、バイアス電圧ＶhighおよびＶlowをバイアス電圧Ｖbiasとして、それぞれ纏めて説明する。
　図１４に例示されるバイアス調整回路５３は、それぞれバイアス設定値によりオン、オフが切り替えられるトランジスタ５３０1～５３０8と、それぞれトランジスタ５３０1～５３０8がオンでダイオード接続されるトランジスタ５３１1～５３１8と、を含む。
　より具体的には、各トランジスタ５３０1～５３０8のドレインがバイアス電圧出力線５３２に共通に接続され、各ゲートに、バイアス設定値の各ビットがそれぞれ供給される。例えば、バイアス設定値の８ビットのうち、トランジスタ５３０1のゲートに第０ビット、トランジスタ５３０2のゲートに第１ビット、トランジスタ５３０2のゲートに第２ビット、トランジスタ５３０4のゲートに第３ビット、トランジスタ５３０5のゲートに第４ビット、トランジスタ５３０6のゲートに第５ビット、トランジスタ５３０7のゲートに第６ビット、トランジスタ５３０8のゲートに第７ビット、がそれぞれ供給される。
　トランジスタ５３０1のソースに、トランジスタ５３１1のドレインが接続され、トランジスタ５３１1のドレインが接地接続される。トランジスタ５３１1のゲートは、バイアス電圧出力線５３２に接続される。このように、トランジスタ５３１1は、トランジスタ５３０1がオン状態とされると、ダイオード接続とされ、トランジスタ５３０1がオフ状態で、ドレインへの電流の供給が停止される。
　この、トランジスタ５３０1および５３１1の組による接続は、他のトランジスタ５３０2および５３１2の組、５３０3および５３１3の組、５３０4および５３１4の組、５３０5および５３１5の組、５３０6および５３１6の組、５３０7および５３１7の組、ならびに、５３０8および５３１8の組においても同様であるので、煩雑さを避けるため、ここでの説明を省略する。
　また、基準バイアス電流が、バイアス電圧出力線５３２に供給される。
　上述したように、演算部５２は、値「１」となるビットの数により表現されたバイアス設定値をバイアス調整回路５３に供給する。バイアス調整回路５３は、トランジスタ５３０1～５３０8のうち、供給されたバイアス設定値における値「１」のビットに対応するトランジスタが選択的にオン状態とされ、他のトランジスタはオフ状態とされる。したがって、一定の基準バイアス電流に対して、トランジスタ５３０1～５３０8のうち値「１」のビットに対応する数の、ダイオード接続されたトランジスタが並列に接続された回路が形成される。これにより、バイアス設定値における値「１」の数に応じたバイアス電圧出力を生成することができる。
　バイアス調整回路５３で生成された２つのバイアス電圧出力、すなわち、バイアス電圧ＶhighおよびＶlowは、それぞれ、量子化器３３０の第１比較器３３１および第２比較器３３２に供給される。
　上述したように、実施形態に係る固体撮像素子１１ａは、光電変換素子４０２が設けられる基板上に配置された１以上の温度計測回路５１に計測された温度計測値に基づき、イベント検出の閾値を設定している。そのため、低照度領域における検出感度を補正することができ、暗電流によるＩ－Ｖ変換特性の劣化に起因するコントラスト感度の低下を低減することが可能となる。
（実施形態に係る温度計測回路５１の具体的な配置例）
　次に、実施形態に係る温度計測回路５１の、基板（半導体チップ）に対する配置について説明する。図１５は、固体撮像素子１１ａが１つの半導体チップ１１００上に形成される例を示す図である。
　図１５において、固体撮像素子１１ａに含まれる、行駆動回路１１０、信号処理部１１１、列駆動回路１１３および画素／アドレスイベント検出領域２００と、光電流計測回路５０と、１以上の温度計測回路５１と、バイアス調整回路５３と、が半導体チップ１１００上に配置される。行駆動回路１１０、信号処理部１１１および列駆動回路１１３、ならびに、光電流計測回路５０、１以上の温度計測回路５１およびバイアス調整回路５３は、画素／アドレスイベント検出領域２００の周囲に配置される。また、半導体チップ１１００の最外周には、外部と電気的な接続を行うためのパッド２０１が設けられる。なお、図１５において、アービタ１１２は、例えば行駆動回路１１０に含めることができる。
　画素／アドレスイベント検出領域２００は、画素アレイ部１１４に対応し、アレイ状に配列された複数の画素２０を含む。画素２０のそれぞれは、アドレスイベント検出部３０を含む。また、信号処理部１１１は、演算部５２を含む。なお、光電流計測回路５０、演算部５２およびバイアス調整回路５３の配置は、図１５に示される配置に限定されない。
　図１５の例では、固体撮像素子１１ａが４つの温度計測回路５１を含み、この４つの温度計測回路５１が、半導体チップ１１００の四隅にそれぞれ設けられている。このように、複数の温度計測回路５１を半導体チップ１１００の各部に分散して配置することで、半導体チップ１１００の発熱に空間的な偏りがある場合でも、半導体チップ１１００における平均的な温度を計測可能となる。なお、各温度計測回路５１は、画素／アドレスイベント検出領域２００より外周側であり、且つ、パッド２０１より内周側に配置することが好ましい。
　ここで、バイアス調整回路５３は、バイアス電圧ＶhighおよびＶlowを、画素／アドレスイベント検出領域２００内の各画素２０に含まれるアドレスイベント検出部３０それぞれについて、共通して供給する。
　これに限らず、バイアス調整回路５３は、画素／アドレスイベント検出領域２００を分割した複数の領域に対して、それぞれバイアス電圧ＶhighおよびＶlowを供給するようにしてもよい。この場合、各領域に対してそれぞれ光電流計測回路５０、演算部５２およびバイアス調整回路５３を設けることが考えられる。
　すなわち、各領域の光電流計測回路５０は、画素／アドレスイベント検出領域２００が分割された領域のうち、対応する領域の光電流Ｉphの総和を計測する。各領域の演算部５２およびバイアス調整回路５３は、当該領域に対応する温度計測回路５１および光電流計測回路５０の出力に基づきバイアス電圧ＶhighおよびＶlowを求め、当該領域に含まれる各アドレスイベント検出部３０に対して適用する。この構成によれば、半導体チップ１１００の発熱の空間的な偏りに対して適応的に対応可能である。
（温度計測回路の配置の他の例）
　複数の温度計測回路５１の配置は、図１５の例に限定されない。すなわち、複数の温度計測回路５１は、半導体チップ１１００において、画素／アドレスイベント検出領域２００の周囲に分散された配置であれば、他の配置でも良い。図１６Ａ、図１６Ｂおよび図１６Ｃは、実施形態に適用可能な、複数の温度計測回路５１の配置の他の例を示す図である。なお、これら図１６Ａ、図１６Ｂおよび図１６Ｃは、画素／アドレスイベント検出領域２００（画素２０を含む）と温度計測回路５１以外の構成は、省略している。
　図１６Ａ、図１６Ｂおよび図１６Ｃ、ならびに、上述した図１５の例では、４つの温度計測回路５１が、半導体チップ１１００の各辺にそれぞれ配置されている。ここで、各辺は、矩形における重複しない１つの頂点をそれぞれ含むものとする。図１６Ａは、各温度計測回路５１を、各辺の中点付近に配置した例である。図１６Ｂは、各温度計測回路５１を、各辺において半導体チップ１１００の対角の２つの頂点に寄せて配置した例である。また、図１６Ｃは、各温度計測回路５１を、各辺の非対称の位置に配置した例である。
　また、ここでは、４つの温度計測回路５１を半導体チップ１１００の各辺にそれぞれ配置しているが、これはこの例に限定されない。例えば、半導体チップ１１００の１つの辺に複数（例えば２つ）の温度計測回路５１を、所定の距離を保って配置してもよい。さらに、半導体チップ１１００に配置される温度計測回路５１の数は４つに限定されない。すなわち、半導体チップ１１００に対して少なくとも１つの温度計測回路５１が配置されていればよく、５個以上の温度計測回路５１を配置してもよい。
（実施形態の第１の変形例）
　次に、実施形態の第１の変形例について説明する。上述の実施形態では、固体撮像素子１１ａが１つの半導体チップ１１００上に形成されるものとして説明した。実施形態の第１の変形例は、固体撮像素子１１ａを、半導体チップを２層に積層した２層構造により形成した例である。
　図１７は、実施形態の第１の変形例に係る固体撮像素子の構造の例を示す図である。図１７において、固体撮像素子１１ｂは、第１層の半導体チップである受光チップ１１００ａと、第２層の半導体チップである検出チップ１１００ｂとを、例えば導電路１１０１を介して電気的に接触させつつ貼り合わせて、１つの固体撮像素子１１ｂとして形成される。なお、固体撮像素子１１ｂの構成は、図２～図４、図８などを用いて説明した、実施形態に係る固体撮像素子１１ａの構成と略同一であるので、ここでの説明を省略する。
　図１７の構造では、受光チップ１１００ａに対して、上述した画素２０におけるアドレスイベント検出部３０に含まれる、光電変換素子４０２およびその周辺の回路を含む受光部２０ａがアレイ状に配列された受光領域２００ａと、温度計測回路５１の一部である、温度を検知するための検知部５１ａと、が配置される。また、検出チップ１１００ｂに対して、画素２０に含まれる、アドレスイベント検出に係る検出部２０ｂがアレイ状に配列された検出領域２００ｂと、温度計測回路５１において、検知部５１ａで検知された温度に応じた出力を行う温度計測値出力部５１ｂと、が配置される。
　図１７の構造では、受光チップ１１００ａに対して、受光部２０ａがアレイ状に配列された受光領域２００ａと、検知部５１ａと、が配置される。受光部２０ａは、上述した画素２０におけるアドレスイベント検出部３０に含まれる、光電変換素子４０２およびその周辺の回路を含む。検知部５１ａは、温度計測回路５１の一部である、温度を検知するための構成を含む。
　なお、受光チップ１１００ａ上での検知部５１ａの配置は、図１５、および、図１６Ａ～図１６Ｃを用いて説明した、半導体チップ１１００上の温度計測回路５１の配置例を適用できる。すなわち、複数の検知部５１ａは、受光チップ１１００ａにおいて、受光領域２００ａの周囲に分散された配置であればよい。
　また、図１７の構造において、検出チップ１１００ｂに対して、検出部２０ｂが例えばアレイ状に配列された検出領域２００ｂと、温度計測値出力部５１ｂと、が配置される。検出部２０ｂは、上述した画素２０に含まれる、アドレスイベント検出に係る回路を含む。温度計測値出力部５１ｂは、温度計測回路５１において、検知部５１ａで検知された温度に応じた出力を行うための回路を含む。
　また、検出チップ１１００ｂに対して、行駆動回路１１０、信号処理部１１１、アービタ１１２および列駆動回路１１３のうち一部または全部を配置することができる。
　図１８は、実施形態の第１の変形例に適用可能な、アドレスイベント検出部３０を受光部２０ａと検出部２０ｂとに分割する場合の分割位置の例を示す図である。図１８の例では、アドレスイベント検出部３０におけるトランジスタ３０１および３０３、ならびに、光電変換素子４０２を含む構成を受光部２０ａとし、それ以外の部分を検出部２０ｂとしている。また、受光部２０ａと検出部２０ｂとは、図１８における、トランジスタ３０１のゲートと、トランジスタ３０２のドレインと、トランジスタ３０３のドレインと、コンデンサ３２１と、の接続点の位置で分割される。この位置で分割することで、受光部２０ａと検出部２０ｂとを１本の導電路１１０１で接続することができ、省面積化が可能となる。
　図１９は、実施形態の第１の変形例に適用可能な、温度計測回路５１を検知部５１ａと温度計測値出力部５１ｂとに分割する場合の分割位置の例を示す図である。図１８の例では、温度依存の構成であるトランジスタ５１０４、５１０５および５１０６を検知部５１ａとし、それ以外の部分を温度計測値出力部５１ｂとしている。なお、温度計測回路５１に含まれるＢＧＲ回路５１０においてＢＧＲ出力電圧を取り出す、トランジスタ５１０３とトランジスタ５１０６との接続点は、例えば検出チップ１１００ｂ上に設けることができる。これに限らず、当該接続点を受光チップ１１００ａ上に設けてもよいし、受光チップ１１００ａおよび検出チップ１１００ｂにそれぞれ設けてもよい。
（実施形態の第２の変形例）
　次に、実施形態の第２の変形例について説明する。上述した実施形態の第１の変形例では、２層構造により形成した固体撮像素子１１ｂにおいて、受光チップ１１００ａ上に、温度計測回路５１の検知部５１ａを配置した。これに対して、実施形態の第２の変形例では、検出チップ１１００ｂ上に、検知部５１ａを含む温度計測回路５１を配置する。
　図２０は、実施形態の第２の変形例に係る固体撮像素子の構造の例を示す図である。図２０において、固体撮像素子１１ｂは、図１７を用いて説明した固体撮像素子１１ｂと同様に、受光チップ１１００ａと検出チップ１１００ｂとを、導電路１１０１を介して電気的に接触させつつ貼り合わせて、１つの固体撮像素子１１ｂとして形成される。
　図２０の構成では、受光領域２００ａが形成される受光チップ１１００ａ上には、温度計測回路５１、および、温度計測回路５１において温度を検知するための検知部５１ａは、配置されない。温度計測回路５１は、検知部５１ａを含めて、検出領域２００ｂが形成される検出チップ１１００ｂ上に配置される。
　なお、検出チップ１１００ｂ上での検知部５１ａを含んだ温度計測回路５１の配置は、図１５、および、図１６Ａ～図１６Ｃを用いて説明した、半導体チップ１１００上の温度計測回路５１の配置例を適用できる。すなわち、それぞれ検知部５１ａを含んだ複数の温度計測回路５１は、検出チップ１１００ｂにおいて、検出領域２００ｂの周囲に分散された配置であればよい。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　入射光に応じた電気信号を出力する受光素子と、
　前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出部と、
　温度を計測する温度計測部と、
　前記温度計測部により計測された前記温度に基づき前記閾値を設定する設定部と、
を備える固体撮像素子。
（２）
　前記設定部は、
　前記温度と、前記受光素子から出力される前記電気信号と、に基づき前記閾値を設定する
前記（１）に記載の固体撮像素子。
（３）
　前記設定部は、
　２以上の前記受光素子から出力される前記電気信号の値の和に基づく値を用いて前記閾値を設定する
前記（２）に記載の固体撮像素子。
（４）
　前記設定部は、
　前記温度と、前記電気信号の値と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（２）に記載の固体撮像素子。
（５）
　前記検出部は、
　前記電気信号の値が減少する方向の変化量が該方向に向けて第１の閾値を超えたか否かと、前記電気信号の値が増加する方向の変化量が該方向に向けて第２の閾値を超えたか否かと、を検出し、
　前記設定部は、
　前記温度と、前記電気信号の値と、前記第１の閾値と、を対応付けた第１のテーブルを用いて、該温度および該電気信号の値に基づき前記第１の閾値を設定し、
　前記温度と、前記電気信号の値と、前記第２の閾値と、を対応付けた第２のテーブルを用いて、該温度および該電気信号の値に基づき前記第２の閾値を設定する
前記（１）乃至（４）の何れかに記載の固体撮像素子。
（６）
　前記設定部は、
　前記温度と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（１）に記載の固体撮像素子。
（７）
　前記受光素子が配置される基板の外縁と、該基板の前記受光素子が配置される領域と、の間に、複数の前記温度計測部が分散されて配置される
前記（１）乃至（６）の何れかに記載の固体撮像素子。
（８）
　４の前記温度計測部のそれぞれが、前記基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
前記（７）に記載の固体撮像素子。
（９）
　第１の基板と、該第１の基板に積層される第２の基板とを含み、
　前記第１の基板に前記受光素子と、前記温度計測部の少なくとも温度を検知する検知部と、が配置され、
　前記第２の基板に前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
前記（１）乃至（８）の何れかに記載の固体撮像素子。
（１０）
　第１の基板と、該第１の基板に積層される第２の基板とを含み、
　前記第１の基板に前記受光素子が配置され、
　前記第２の基板に、前記温度計測部と、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
前記（１）乃至（６）の何れかに記載の固体撮像素子。
（１１）
　前記第２の基板の、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される領域と、該第２の基板の外縁との間に、複数の前記温度計測部が分散されて配置される
前記（１０）に記載の固体撮像素子。
（１２）
　４の前記温度計測部のそれぞれが、前記第２の基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
前記（１０）または（１１）に記載の固体撮像素子。
（１３）
　固体撮像素子が含む受光素子が入射光に応じて電気信号を出力する出力ステップと、
　前記固体撮像素子が含む検出部が、前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出ステップと、
　前記固体撮像素子が含む温度計測部により温度を計測する計測ステップと、
　前記固体撮像素子が含む設定部が、前記温度計測ステップにより計測された前記温度に基づき前記閾値を設定する設定ステップと、
を有する固体撮像素子の制御方法。
（１４）
　前記設定ステップは、
　前記温度と、前記受光素子から出力される前記電気信号と、に基づき前記閾値を設定する
前記（１３）に記載の固体撮像素子の制御方法。
（１５）
　前記設定ステップは、
　２以上の前記受光素子から出力される前記電気信号の値の和に基づく値を用いて前記閾値を設定する
前記（１４）に記載の固体撮像素子の制御方法。
（１６）
　前記設定ステップは、
　前記温度と、前記電気信号の値と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（１４）に記載の固体撮像素子の制御方法。
（１７）
　前記検出ステップは、
　前記電気信号の値が減少する方向の変化量が該方向に向けて第１の閾値を超えたか否かと、前記電気信号の値が増加する方向の変化量が該方向に向けて第２の閾値を超えたか否かと、を検出し、
　前記設定ステップは、
　前記温度と、前記電気信号の値と、前記第１の閾値と、を対応付けた第１のテーブルを用いて、該温度および該電気信号の値に基づき前記第１の閾値を設定し、
　前記温度と、前記電気信号の値と、前記第２の閾値と、を対応付けた第２のテーブルを用いて、該温度および該電気信号の値に基づき前記第２の閾値を設定する
前記（１３）乃至（１６）の何れかに記載の固体撮像素子の制御方法。
（１８）
　前記設定ステップは、
　前記温度と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（１３）に記載の固体撮像素子の制御方法。
（１９）
　入射光に応じた電気信号を出力する受光素子と、
　前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出部と、
　温度を計測する温度計測部と、
　前記温度計測部により計測された前記温度に基づき前記閾値を設定する設定部と、
を備える固体撮像素子と、
　前記検出部から出力される前記検出信号を記憶する記憶部と、
を有する電子機器。
（２０）
　前記設定部は、
　前記温度と、前記受光素子から出力される前記電気信号と、に基づき前記閾値を設定する
前記（１９）に記載の電子機器。
（２１）
　前記設定部は、
　２以上の前記受光素子から出力される前記電気信号の値の和に基づく値を用いて前記閾値を設定する
前記（２０）に記載の電子機器。
（２２）
　前記設定部は、
　前記温度と、前記電気信号の値と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（２０）に記載の電子機器。
（２３）
　前記検出部は、
　前記電気信号の値が減少する方向の変化量が該方向に向けて第１の閾値を超えたか否かと、前記電気信号の値が増加する方向の変化量が該方向に向けて第２の閾値を超えたか否かと、を検出し、
　前記設定部は、
　前記温度と、前記電気信号の値と、前記第１の閾値と、を対応付けた第１のテーブルを用いて、該温度および該電気信号の値に基づき前記第１の閾値を設定し、
　前記温度と、前記電気信号の値と、前記第２の閾値と、を対応付けた第２のテーブルを用いて、該温度および該電気信号の値に基づき前記第２の閾値を設定する
前記（１９）乃至（２２）の何れかに記載の電子機器。
（２４）
　前記設定部は、
　前記温度と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
前記（１９）に記載の電子機器。
（２５）
　前記受光素子が配置される基板の外縁と、該基板の前記受光素子が配置される領域と、の間に、複数の前記温度計測部が分散されて配置される
前記（１９）乃至（２４）の何れかに記載の電子機器。
（２６）
　４の前記温度計測部のそれぞれが、前記基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
前記（２５）に記載の電子機器。
（２７）
　前記固体撮像素子は、
　第１の基板と、該第１の基板に積層される第２の基板とを含み、
　前記第１の基板に前記受光素子と、前記温度計測部の少なくとも温度を検知する検知部と、が配置され、
　前記第２の基板に前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
前記（１９）乃至（２６）の何れかに記載の電子機器。
（２８）
　前記固体撮像素子は、
　第１の基板と、該第１の基板に積層される第２の基板とを含み、
　前記第１の基板に前記受光素子が配置され、
　前記第２の基板に、前記温度計測部と、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
前記（１９）乃至（２４）の何れかに記載の電子機器。
（２９）
　前記固体撮像素子は、
　前記第２の基板の、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される領域と、該第２の基板の外縁との間に、複数の前記温度計測部が分散されて配置される
前記（２８）に記載の電子機器。
（３０）
　前記固体撮像素子は、
　４の前記温度計測部のそれぞれが、前記第２の基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
前記（２８）または（２９）に記載の電子機器。
１　撮像装置
１１，１１ａ，１１ｂ　固体撮像素子
２０　画素
２０ａ，４０　受光部
２０ｂ　検出部
３０　アドレスイベント検出部
５０　光電流計測回路
５１　温度計測回路
５１ａ　検知部
５１ｂ　温度計測値出力部
５２　演算部
５３　バイアス調整回路
１１０　行駆動回路
１１１　信号処理部
１１２　アービタ
１１３　列駆動回路
１１４　画素アレイ部
２００　画素／アドレスイベント検出領域
２００ａ　受光領域
２００ｂ　検出領域
２０１　パッド
３００　電流電圧変換部
３２０　減算部
３３０　量子化器
３３１　第１比較器
３３２　第２比較器
４０２　光電変換素子
５１０　ＢＧＲ回路
５１３　遮光画素
５２０，５２１　テーブル
１１００　半導体チップ
１１００ａ　受光チップ
１１００ｂ　検出チップ
１１０１　導電路

Claims (14)

  1. 　入射光に応じた電気信号を出力する受光素子と、
    　前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出部と、
    　温度を計測する温度計測部と、
    　前記温度計測部により計測された前記温度に基づき前記閾値を設定する設定部と、
    を備える固体撮像素子。
  2. 　前記設定部は、
    　前記温度と、前記受光素子から出力される前記電気信号と、に基づき前記閾値を設定する
    請求項１に記載の固体撮像素子。
  3. 　前記設定部は、
    　２以上の前記受光素子から出力される前記電気信号の値の和に基づく値を用いて前記閾値を設定する
    請求項２に記載の固体撮像素子。
  4. 　前記設定部は、
    　前記温度と、前記電気信号の値と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
    請求項２に記載の固体撮像素子。
  5. 　前記検出部は、
    　前記電気信号の値が減少する方向の変化量が該方向に向けて第１の閾値を超えたか否かと、前記電気信号の値が増加する方向の変化量が該方向に向けて第２の閾値を超えたか否かと、を検出し、
    　前記設定部は、
    　前記温度と、前記電気信号の値と、前記第１の閾値と、を対応付けた第１のテーブルを用いて、該温度および該電気信号の値に基づき前記第１の閾値を設定し、
    　前記温度と、前記電気信号の値と、前記第２の閾値と、を対応付けた第２のテーブルを用いて、該温度および該電気信号の値に基づき前記第２の閾値を設定する
    請求項１に記載の固体撮像素子。
  6. 　前記設定部は、
    　前記温度と、前記閾値と、を対応付けたテーブルを用いて前記設定を行う
    請求項１に記載の固体撮像素子。
  7. 　前記受光素子が配置される基板の外縁と、該基板の前記受光素子が配置される領域と、の間に、複数の前記温度計測部が分散されて配置される
    請求項１に記載の固体撮像素子。
  8. 　４の前記温度計測部のそれぞれが、前記基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
    請求項７に記載の固体撮像素子。
  9. 　第１の基板と、該第１の基板に積層される第２の基板とを含み、
    　前記第１の基板に前記受光素子と、前記温度計測部の少なくとも温度を検知する検知部と、が配置され、
    　前記第２の基板に前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
    請求項１に記載の固体撮像素子。
  10. 　第１の基板と、該第１の基板に積層される第２の基板とを含み、
    　前記第１の基板に前記受光素子が配置され、
    　前記第２の基板に、前記温度計測部と、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される
    請求項１に記載の固体撮像素子。
  11. 　前記第２の基板の、前記検出部の少なくとも一部と、前記設定部の少なくとも一部と、が配置される領域と、該第２の基板の外縁との間に、複数の前記温度計測部が分散されて配置される
    請求項１０に記載の固体撮像素子。
  12. 　４の前記温度計測部のそれぞれが、前記第２の基板の、重複しない１の頂点をそれぞれ含む各辺に配置される
    請求項１０に記載の固体撮像素子。
  13. 　固体撮像素子が含む受光素子が入射光に応じて電気信号を出力する出力ステップと、
    　前記固体撮像素子が含む検出部が、前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出ステップと、
    　前記固体撮像素子が含む温度計測部により温度を計測する計測ステップと、
    　前記固体撮像素子が含む設定部が、前記計測ステップにより計測された前記温度に基づき前記閾値を設定する設定ステップと、
    を有する固体撮像素子の制御方法。
  14. 　入射光に応じた電気信号を出力する受光素子と、
    　前記受光素子から出力される前記電気信号の変化量が閾値を超えたか否かを検出し、該検出による検出結果を示す検出信号を出力する検出部と、
    　温度を計測する温度計測部と、
    　前記温度計測部により計測された前記温度に基づき前記閾値を設定する設定部と、
    を備える固体撮像素子と、
    　前記検出部から出力される前記検出信号を記憶する記憶部と、
    を有する電子機器。
PCT/JP2019/033615 2018-09-28 2019-08-28 固体撮像素子、固体撮像素子の制御方法および電子機器 Ceased WO2020066432A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019004886.4T DE112019004886T5 (de) 2018-09-28 2019-08-28 Festkörper-bildgebungselement, steuerungsverfahren für ein festkörper-bildgebungselement und elektronische einrichtung
US17/277,206 US11483498B2 (en) 2018-09-28 2019-08-28 Solid imaging element, control method for solid imaging element, and electronic apparatus
JP2020548224A JP7374111B2 (ja) 2018-09-28 2019-08-28 固体撮像素子、固体撮像素子の制御方法および電子機器
CN201980061700.2A CN112740660B (zh) 2018-09-28 2019-08-28 固态成像元件、固态成像元件的控制方法以及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018186086 2018-09-28
JP2018-186086 2018-09-28

Publications (1)

Publication Number Publication Date
WO2020066432A1 true WO2020066432A1 (ja) 2020-04-02

Family

ID=69951339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/033615 Ceased WO2020066432A1 (ja) 2018-09-28 2019-08-28 固体撮像素子、固体撮像素子の制御方法および電子機器

Country Status (5)

Country Link
US (1) US11483498B2 (ja)
JP (1) JP7374111B2 (ja)
CN (1) CN112740660B (ja)
DE (1) DE112019004886T5 (ja)
WO (1) WO2020066432A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021241120A1 (ja) * 2020-05-28 2021-12-02
WO2022196068A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出装置
EP4240006A4 (en) * 2020-10-28 2023-10-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
TWI918743B (zh) 2020-10-28 2026-03-21 日商索尼半導體解決方案公司 固態攝像裝置及電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220076944A (ko) * 2020-12-01 2022-06-08 삼성전자주식회사 비전 센서, 이를 포함하는 이미지 처리 장치 및 비전 센서의 동작 방법
US11601733B2 (en) * 2021-04-14 2023-03-07 Allegro Microsystems, Llc Temperature sensing of a photodetector array
US11551607B1 (en) * 2021-08-19 2023-01-10 Innolux Corporation Electronic device
JP7730850B2 (ja) 2023-02-28 2025-08-28 キヤノン株式会社 光電変換装置、光電変換装置の制御方法およびプログラム
US20250350822A1 (en) * 2024-05-10 2025-11-13 Motorola Mobility Llc Electronic Devices and Corresponding Methods for Transferring Electronic Communications Operations Between Wireless Communication Subsystems for Dark Shot Noise Reduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130761A (ja) * 2016-01-19 2017-07-27 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP2018085725A (ja) * 2016-11-21 2018-05-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベントベースのセンサー、それを含むユーザー装置、及びその動作方法
JP2018148553A (ja) * 2017-03-08 2018-09-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ピクセル、ピクセル駆動回路、及びこれを含むビジョンセンサー

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706791B2 (ja) * 2000-06-02 2005-10-19 キヤノン株式会社 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置
JP4022862B2 (ja) * 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP4529834B2 (ja) * 2005-07-29 2010-08-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007096913A (ja) * 2005-09-29 2007-04-12 Omron Corp 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法
US8145060B2 (en) * 2008-05-09 2012-03-27 Emcore Corporation Passive optical network transceiver with temperature compensation circuit
US20120211642A1 (en) * 2009-10-27 2012-08-23 Konica Minolta Opto, Inc. Solid-State Imaging Device
JP2012100807A (ja) * 2010-11-09 2012-05-31 Fujifilm Corp 放射線画像検出装置およびその駆動制御方法
JP5544285B2 (ja) * 2010-12-21 2014-07-09 株式会社日立製作所 画像信号処理装置及び画像信号処理方法
WO2013092666A1 (en) * 2011-12-19 2013-06-27 Universität Zürich Photoarray, particularly for combining sampled brightness sensing with asynchronous detection of time-dependent image data
WO2015151927A1 (ja) * 2014-03-31 2015-10-08 シャープ株式会社 表示装置およびその駆動方法
US10728450B2 (en) * 2014-09-30 2020-07-28 Qualcomm Incorporated Event based computer vision computation
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US10531028B2 (en) * 2015-08-20 2020-01-07 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of driving solid-state imaging device, and electronic device
KR102740473B1 (ko) 2016-11-21 2024-12-10 삼성전자주식회사 이벤트 기반 센서, 그것을 포함하는 사용자 장치, 및 그것의 동작 방법
KR102612194B1 (ko) * 2016-12-14 2023-12-11 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센싱 방법
EP3339888B1 (de) * 2016-12-22 2019-02-27 Sick AG Lichtempfänger mit einer vielzahl von lawinenphotodiodenelementen im geiger-modus und verfahren zur temperaturkompensation
EP3339886B1 (de) * 2016-12-22 2019-02-13 Sick AG Lichtempfänger mit einer vielzahl von lawinenphotodiodenelementen und verfahren zur versorgung mit einer vorspannung
KR102282140B1 (ko) 2017-03-08 2021-07-28 삼성전자주식회사 픽셀, 픽셀 구동 회로 및 이를 포함하는 비전 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130761A (ja) * 2016-01-19 2017-07-27 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
JP2018085725A (ja) * 2016-11-21 2018-05-31 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． イベントベースのセンサー、それを含むユーザー装置、及びその動作方法
JP2018148553A (ja) * 2017-03-08 2018-09-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ピクセル、ピクセル駆動回路、及びこれを含むビジョンセンサー

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021241120A1 (ja) * 2020-05-28 2021-12-02
WO2021241120A1 (ja) * 2020-05-28 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
CN115699791A (zh) * 2020-05-28 2023-02-03 索尼半导体解决方案公司 成像装置和成像方法
US20230179879A1 (en) * 2020-05-28 2023-06-08 Sony Semiconductor Solutions Corporation Imaging device and imaging method
JP7638985B2 (ja) 2020-05-28 2025-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
US12356090B2 (en) * 2020-05-28 2025-07-08 Sony Semiconductor Solutions Corporation Imaging device and imaging method
CN115699791B (zh) * 2020-05-28 2025-08-05 索尼半导体解决方案公司 成像装置和成像方法
EP4240006A4 (en) * 2020-10-28 2023-10-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US12219275B2 (en) 2020-10-28 2025-02-04 Sony Semiconductor Solutions Corporation Solid imaging device and electronic device
TWI918743B (zh) 2020-10-28 2026-03-21 日商索尼半導體解決方案公司 固態攝像裝置及電子機器
WO2022196068A1 (ja) * 2021-03-15 2022-09-22 ソニーセミコンダクタソリューションズ株式会社 イベント検出装置
US12356094B2 (en) 2021-03-15 2025-07-08 Sony Semiconductor Solutions Corporation Event detection device

Also Published As

Publication number Publication date
JPWO2020066432A1 (ja) 2021-08-30
CN112740660A (zh) 2021-04-30
DE112019004886T5 (de) 2021-07-01
JP7374111B2 (ja) 2023-11-06
CN112740660B (zh) 2024-04-19
US20220030186A1 (en) 2022-01-27
US11483498B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
JP7374111B2 (ja) 固体撮像素子、固体撮像素子の制御方法および電子機器
CN112740661B (zh) 固体成像器件、固体成像器件的控制方法以及电子设备
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN100499141C (zh) 固体摄像装置
US7626620B2 (en) Photoelectric conversion unit stacked structure
CN106664379B (zh) 高动态范围像素和用于操作高动态范围像素的方法
US20210105424A1 (en) Imaging device
CN103731594B (zh) 紧凑型像素中高动态范围成像
TW201911855A (zh) 具有堆疊基板的光感測器的偵測電路
TWI618231B (zh) 紅外偵測器陣列之緩衝式直接注射像素
JPWO2018216400A1 (ja) 固体撮像素子、及び撮像装置
TWI487097B (zh) Solid state camera device
CN112738429A (zh) 图像感测装置
KR20210102511A (ko) 버퍼를 포함하는 동적 비전 센서 장치
JP4300654B2 (ja) 固体撮像装置
US12219274B2 (en) Imaging device and imaging method
WO2022202451A1 (ja) 光検出器および距離測定システム
Li Two-stream vision sensors
US20080157151A1 (en) CMOS image sensor
US20240048870A1 (en) Analog-digital converting circuit including comparator, and image sensor including the analog-digital converting circuit
US12449300B2 (en) Photoelectric conversion apparatus having measurement circuits, imaging apparatus, control method, and storage medium
US20130070134A1 (en) Low Noise CMOS Pixel Array
KR100977834B1 (ko) 넓은 동적 범위을 갖는 씨모스 이미지 센서
US10687004B1 (en) Low noise passive pixel readout circuit
Berner et al. Event-based color change pixel in standard CMOS

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19866059

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020548224

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19866059

Country of ref document: EP

Kind code of ref document: A1