KR20210102511A - 버퍼를 포함하는 동적 비전 센서 장치 - Google Patents

버퍼를 포함하는 동적 비전 센서 장치 Download PDF

Info

Publication number
KR20210102511A
KR20210102511A KR1020200015477A KR20200015477A KR20210102511A KR 20210102511 A KR20210102511 A KR 20210102511A KR 1020200015477 A KR1020200015477 A KR 1020200015477A KR 20200015477 A KR20200015477 A KR 20200015477A KR 20210102511 A KR20210102511 A KR 20210102511A
Authority
KR
South Korea
Prior art keywords
node
voltage
output
amplifier
transistor
Prior art date
Application number
KR1020200015477A
Other languages
English (en)
Inventor
김정석
김준석
서윤재
남궁설
봉종우
최승남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200015477A priority Critical patent/KR20210102511A/ko
Priority to US17/007,320 priority patent/US11153517B2/en
Publication of KR20210102511A publication Critical patent/KR20210102511A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N5/3559—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/378—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4413—Type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Amplifiers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에서의 동적 비전 센서 장치는 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기, 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기, 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기, 및 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되, 로그 증폭기는 제1 노드 및 제3 노드 사이에 연결된 제1 버퍼, 제3 노드 및 제2 노드 사이에 연결된 증폭기, 및 제2 노드 및 제1 노드 사이에 연결된 피드백 회로를 포함한다.

Description

버퍼를 포함하는 동적 비전 센서 장치{DYNAMIC VISION SENSOR DEVICE INCLUDING BUFFER}
본 발명은 반도체 장치에 관한 것으로, 좀 더 상세하게는 버퍼를 포함하는 동적 비전 센서 장치에 관한 것이다.
이미지 장치는 외부로부터 입사된 광을 기반으로 전기적 신호를 생성하는 장치이다. 이미지 장치의 성능이 향상됨에 따라, 이미지 데이터를 처리하는 부담이 증가하는 문제가 있다. 최근, 인간의 홍채를 모방하여 외부로부터 입사된 광의 크기의 변화량에 따라 이벤트 신호를 출력하는 이벤트-기반 센서(event-based sensor), 예를 들어, 동적 비전 센서(dynamic vision sensor)가 개발되고 있다. 이벤트-기반 센서는 광 변화에 대응하는 이미지 데이터만 처리하므로, 이미지 데이터 처리에 대한 부담이 감소할 수 있다.
일반적으로, 이벤트-기반 센서는 광 검출기, 증폭기 등과 같은 다양한 구성 요소들을 사용하여 이벤트 신호를 출력한다. 이벤트 기반 센서의 광 검출기는 저조도 환경에서 충분한 크기의 광 전류를 생성하지 못할 수 있다. 기준 크기 미만의 광 전류를 기반으로 생성된 이벤트 신호는 광 변화에 대응하는 정보를 누락할 수 있다. 이에 따라, 이벤트 기반 센서는 저조도 환경에서 성능이 저하되는 문제가 있다.
본 발명은 상술된 기술적 문제점을 해결하기 위한 것으로, 본 발명의 실시 예에 따르면, 버퍼를 포함하여 광 변화를 검출하는 성능이 향상된 동적 비전 센서 장치가 제공된다.
본 발명의 실시 예에 따른 동적 비전 센서 장치는 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기, 상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기, 상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기, 및 상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되, 상기 로그 증폭기는 상기 제1 노드 및 제3 노드 사이에 연결된 제1 버퍼, 상기 제3 노드 및 상기 제2 노드 사이에 연결된 증폭기, 및 상기 제2 노드 및 상기 제1 노드 사이에 연결된 피드백 회로를 포함한다.
본 발명의 실시 예에 따른 동적 비전 센서 장치는 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기, 상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기, 상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기, 및 상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되, 상기 로그 증폭기는 전원 노드 및 제3 노드 사이에 연결되고, 상기 제1 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터, 상기 제2 노드 및 접지 노드 사이에 연결되고, 상기 제3 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터, 및 상기 전원 노드 및 상기 제1 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제3 트랜지스터를 포함한다.
본 발명의 실시 예에 따른 동적 비전 센서 장치는 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기, 상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기, 상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기, 및 상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되, 상기 로그 증폭기는 제3 노드 및 접지 노드 사이에 연결되고, 상기 제1 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터, 전원 노드 및 상기 제2 노드 사이에 연결되고, 상기 제3 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터, 및 상기 전원 노드 및 상기 제1 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제3 트랜지스터를 포함한다.
본 발명의 실시 예에 따르면, 버퍼가 추가되어 기생 커패시턴스가 감소되고, 광 전류의 변화에 응답하는 속도가 향상되어, 광 변화를 검출하는 성능이 향상된 동적 비전 센서 장치가 제공된다.
또한, 버퍼가 추가되어 광 검출기의 역 바이어스 전압이 증가하고, 광 검출기에서 생성된 전류의 크기가 증가하여, 광 변화를 검출하는 성능이 향상된 동적 비전 센서 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 이미지 장치를 보여주는 블록도이다.
도 2는 도 1의 동적 비전 센서 장치의 픽셀 회로를 보여주는 블록도이다.
도 3은 로그 증폭기를 예시적으로 보여주는 회로도이다.
도 4는 버퍼를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다.
도 5는 도 3 및 도 4의 로그 증폭기들의 동작 대역을 예시적으로 보여주는 그래프이다.
도 6a는 도 3의 광 검출기를 예시적으로 보여주는 도면이다.
도 6b는 도 4의 광 검출기를 예시적으로 보여주는 도면이다.
도 7은 도 3 및 도 4의 광 검출기의 출력 특성을 예시적으로 보여주는 그래프이다.
도 8은 도 3의 로그 증폭기를 예시적으로 구체화한 회로도이다.
도 9는 도 4의 로그 증폭기를 예시적으로 구체화한 회로도이다.
도 10은 도 4의 로그 증폭기를 예시적으로 구체화한 회로도이다.
도 11은 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다.
도 12a 내지 도 12c는 도 11의 로그 증폭기를 예시적으로 구체화한 회로도이다.
도 13은 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다.
도 14는 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다.
도 15는 본 발명의 실시 예에 따른 동적 비전 센서 장치의 픽셀 회로를 예시적으로 보여주는 회로도이다.
도 16은 도 15의 동적 비전 센서 장치의 픽셀 회로를 예시적으로 구체화한 회로도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다. 이하에서, 설명의 편의를 위하여, 유사한 구성 요소들은 동일하거나 또는 유사한 참조 번호를 사용하여 표현된다.
도 1은 본 발명의 실시 예에 따른 이미지 장치를 보여주는 블록도이다. 도 1을 참조하면, 이미지 장치(10)는 동적 비전 센서 장치(11) 및 컨트롤러(12)를 포함할 수 있다. 컨트롤러(12)는 동적 비전 센서 장치(11)를 제어하도록 구성될 수 있다. 예를 들어, 컨트롤러(12)는 이미지 처리 신호기(ISP; image signal processor) 또는 동적 비전 센서 장치(11)를 제어하도록 구성된 드라이버나 프로세서일 수 있다.
동적 비전 센서 장치(11)는 외부로부터 입사된 광(light)을 전기 또는 디지털 신호로 변환하도록 구성된 이미지 센서 장치일 수 있다. 예를 들어, 동적 비전 센서 장치(11)는 입사된 광의 변화량을 기반으로 디지털 신호를 생성하는 이미지 센서 장치일 수 있다.
동적 비전 센서 장치(11)는 복수의 픽셀 회로(PIX; pixel circuit)들을 포함할 수 있다. 예를 들어, 픽셀 회로(PIX)는 동적 비전 센서 장치(11)의 픽셀에 대응하는 회로일 수 있다. 도 1에서 동적 비전 센서 장치(11)는 9개의 픽셀 회로(PIX)들을 포함하는 것으로 도시되나, 본 발명의 범위는 이에 제한되지 않으며, 동적 비전 센서 장치(11)에 포함된 픽셀 회로(PIX)들의 수는 증가 또는 감소될 수 있다.
예시적인 실시 예에서, 픽셀 회로(PIX)는 외부로부터 입사된 광을 기반으로 전기적인 신호 또는 디지털 신호를 생성하고, 생성된 전기적인 신호 또는 디지털 신호를 컨트롤러(12)로 출력할 수 있다. 컨트롤러(12)는 수신된 전기적인 신호 또는 디지털 신호를 기반으로 이미지 정보를 생성할 수 있다.
예시적인 실시 예에서, 픽셀 회로(PIX)들 각각은 이벤트-기반 센서(event-based sensor)일 수 있다. 픽셀 회로(PIX)들 각각은 외부로부터 입사된 광의 세기 변화를 감지하고, 감지된 변화에 대응하는 이벤트 신호를 비동기적으로 컨트롤러(12)에 출력하도록 구성될 수 있다.
도 2는 도 1의 동적 비전 센서 장치의 픽셀 회로를 보여주는 블록도이다. 도 2를 참조하면, 도 1의 동적 비전 센서 장치(11)에 포함된 픽셀 회로(PIX)가 예시적으로 설명된다. 픽셀 회로(PIX)는 광 검출기(110), 로그 증폭기(120), 차분 증폭기(130), 이벤트 판별 회로(140), 및 출력 로직 회로(150)를 포함할 수 있다.
광 검출기(110)는 외부로부터 입사된 광을 기반으로 전기적인 신호인 검출 신호(DT)를 생성할 수 있다. 광 검출기(110)는 광전 변환 소자(photoelectric conversion element)일 수 있다. 예를 들어, 광 검출기(110)는 피사체에서 반사된 광의 빛 에너지를 전기 에너지로 변환하는 포토 다이오드(photo diode)일 수 있다. 예시적인 실시 예에서, 검출 신호(DT)의 세기는 외부로부터 입사된 광의 세기에 비례할 수 있다.
로그 증폭기(120)는 광 검출기(110)로부터 검출 신호(DT)를 수신할 수 있다. 로그 증폭기(120)는 증폭된 검출 신호(ADT)를 출력할 수 있다. 예를 들어, 로그 증폭기(120)는 광 전류 또는 광 전하를 전압의 형태로 변환하는 컨버터일 수 있다. 로그 증폭기(120)는 검출 신호(DT)를 로그 스케일(log scale)로 증폭시키는 증폭기일 수 있다.
차분 증폭기(130)는 로그 증폭기(120)로부터 증폭된 검출 신호(ADT)를 수신할 수 있다. 차분 증폭기(130)는 증폭된 검출 신호(ADT)의 세기 변화(예를 들어, 전압 레벨의 변동)를 기반으로 차분 신호(DF)를 출력할 수 있다. 차분 신호(DF)의 전압 레벨은 출력 로직 회로(150)로부터 수신된 리셋 신호(RST)의 제어에 따라 리셋 전압으로 설정될 수 있다. 예를 들어, 차분 증폭기(130)는 용량성 피드백 증폭기(CFA; capacitive feedback amplifier)일 수 있다.
이벤트 판별 회로(140)는 차분 증폭기(130)로부터 차분 신호(DF)를 수신할 수 있다. 이벤트 판별 회로(140)는 차분 신호(DF)를 기반으로 광 검출기(110)에 입사된 광의 변화에 대응하는 이벤트를 판별할 수 있다. 이 때, 이벤트는 광 검출기(110)에 입사된 광의 세기가 증가한 것을 가리키는 온 이벤트 및 광 검출기(110)에 입사된 광의 세기가 감소한 것을 가리키는 오프 이벤트를 포함할 수 있다. 이벤트 판별 회로(140)는 이벤트를 판별하여 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 출력할 수 있다.
이벤트 판별 회로(140)는 온 비교기(141) 및 오프 비교기(142)를 포함할 수 있다. 온 비교기(141)는 차분 신호(DF)의 전압 레벨과 온 기준 값을 비교하고, 비교 결과를 기반으로 온 이벤트를 판별할 수 있다. 오프 비교기(142)는 차분 신호(DF)의 전압 레벨과 오프 기준 값을 비교하고, 비교 결과를 기반으로 오프 이벤트를 판별할 수 있다.
예시적인 실시 예에서, 온 비교기(141)는 광 검출기(110)에 입사된 광의 세기가 기준 구간 이상으로 증가하면, 온 이벤트를 판별하여 온 이벤트 신호(ON)를 출력할 수 있다. 좀 더 상세하게는, 차분 증폭기(130)는 반전 증폭기를 포함할 수 있다. 증폭된 검출 신호(ADT)의 전압 레벨이 증가하면 차분 신호(DF)의 전압 레벨이 낮아질 수 있다. 온 비교기(141)는 차분 신호(DF)의 전압 레벨이 온 기준 값보다 낮아지면, 광 검출기(110)에 입사된 광의 세기가 증가한 것을 가리키는 온 이벤트 신호(ON)를 출력할 수 있다.
예시적인 실시 예에서, 오프 비교기(142)는 광 검출기(110)에 입사된 광의 세기가 기준 구간 이상으로 감소하면, 오프 이벤트를 판별하여 오프 이벤트 신호(OFF)를 출력할 수 있다. 좀 더 상세하게는, 차분 증폭기(130)는 반전 증폭기를 포함할 수 있다. 증폭된 검출 신호(ADT)의 전압 레벨이 감소하면 차분 신호(DF)의 전압 레벨이 증가할 수 있다. 오프 비교기(142)는 차분 신호(DF)의 전압 레벨이 오프 기준 값보다 커지면, 광 검출기(110)에 입사된 광의 세기가 감소한 것을 가리키는 오프 이벤트 신호(OFF)를 출력할 수 있다.
출력 로직 회로(150)는 이벤트 판별 회로(140)로부터 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 수신할 수 있다. 출력 로직 회로(150)는 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)에 응답하여 리셋 신호(RST)를 차분 증폭기(130)로 출력할 수 있다. 리셋 신호(RST)를 수신한 차분 증폭기(130)에서 출력되는 차분 신호(DF)의 전압 레벨은 리셋 전압으로 설정될 수 있다.
도 3은 로그 증폭기를 예시적으로 보여주는 회로도이다. 도 3을 참조하면, 로그 증폭기(LA)의 회로도가 예시적으로 도시된다. 로그 증폭기(LA)는 입력 노드(NIN)를 통해서 광 검출기(110)로부터 검출 신호를 수신할 수 있다. 로그 증폭기(LA)는 검출 신호를 증폭하여 출력 노드(NOUT)를 통해서 차분 증폭기(130)로 출력할 수 있다.
증폭기(AMP)는 입력 노드(NIN) 및 출력 노드(NOUT) 사이에 연결될 수 있다. 증폭기(AMP)는 입력 노드(NIN)를 통해서 수신된 검출 신호를 증폭하여 출력 노드(NOUT)로 출력할 수 있다. 예를 들어, 증폭기(AMP)는 증폭 이득(A)를 갖는 반전 증폭기일 수 있다.
피드백 트랜지스터(MFB)는 전원 노드(Vdd) 및 입력 노드(NIN) 사이에 연결될 수 있다. 피드백 트랜지스터(MFB)는 출력 노드(NOUT)의 전압에 응답하여 동작할 수 있다. 예를 들어, 피드백 트랜지스터(MFB)는 입력 노드(NIN)와 연결된 소스 노드, 출력 노드(NOUT)와 연결된 게이트 노드, 및 전원 노드(Vdd)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
예시적인 실시 예에서, 로그 증폭기(LA)는 입력 노드(NIN)의 기생 커패시턴스가 클수록 로그 증폭기(LA)의 동작 속도가 낮을 수 있다. 동작 속도는 입력 노드(NIN)의 전하 변화에 응답하여 출력 노드(NOUT)의 전압이 변하는 속도를 의미할 수 있다. 전하량은 커페시턴스 및 전압의 곱으로 표현되므로, 입력 노드(NIN)에서 전하의 변화량이 일정할 때, 기생 커패시턴스가 클수록 입력 노드(NIN)의 전압(VPD1)이 변하는 속도가 느려질 수 있다.
입력 노드(NIN)의 기생 커패시턴스는 광 검출기의 기생 커패시턴스(CPD) 및 증폭기의 밀러 커패시턴스(CM)를 포함할 수 있다. 광 검출기의 기생 커패시턴스(CPD)는 광 검출기(110)에 의한 기생 커패시턴스를 의미할 수 있다. 광 검출기의 기생 커패시턴스(CPD)는 광 검출기(110)의 크기에 의해서 결정될 수 있다. 광 검출기(110)의 크기가 감소하면 빛을 수신하는 면적이 감소되므로, 광 검출기의 기생 커패시턴스(CPD)를 감소시키는데 한계가 있다.
밀러 커패시턴스(CM)는 증폭기(AMP)의 기생 커패시턴스(CAMP)가 밀러 효과(miller effect)에 의해서 증폭된 것을 의미할 수 있다. 밀러 효과는 입력 단자 및 출력 단자 사이의 커페시턴스가 증폭되는 효과를 의미할 수 있다. 예를 들어, 증폭기(AMP)의 입력 단자 및 출력 단자 사이에 기생 커패시턴스(CAMP)가 존재하는 경우, 증폭기(AMP)의 입력 단자에서의 등가 커패시턴스는 밀러 커패시턴스(CM)일 수 있다. 이 때, 밀러 커패시턴스(CM)의 값은 '1'과 증폭 이득(A)을 더한 값에서 기생 커패시턴스(CAMP)를 곱한 값일 수 있다.
예시적인 실시 예에서, 로그 증폭기(LA)는 저조도 환경에서 동작 속도가 낮을 수 있다. 예를 들어, 광 검출기(110)는 입사된 광의 세기에 비례하는 전류(IPD1)를 생성할 수 있다. 저조도 환경에서 광 검출기(110)로부터 생성되는 전류(IPD1)의 세기는 약할 수 있다. 전하량은 커페시턴스 및 전압의 곱으로 표현되므로, 전류(IPD1)의 세기가 약할수록 입력 노드(NIN)의 전압(VPD1)이 변하는 속도가 느릴 수 있다. 이에 따라, 출력 노드(NOUT)의 전압이 변하는 속도가 느릴 수 있다.
상술된 바와 같이, 로그 증폭기(LA)의 동작 속도는 입력 노드(NIN)의 기생 커패시턴스 및 광 검출기(110)로부터 생성되는 전류(IPD1)의 세기의 영향을 받을 수 있다. 이에 따라, 저조도 환경에서 로그 증폭기(LA)의 동작 속도를 향상시키기 위해서, 입력 노드(NIN)의 기생 커패시턴스를 감소시키거나 광 검출기(110)로부터 생성되는 전류(IPD1)의 세기를 증가시키는 방법이 요구될 수 있다.
도 4는 버퍼를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다. 도 4를 참조하면, 버퍼(BF)를 포함하는 로그 증폭기(120a)의 회로도가 예시적으로 도시된다. 로그 증폭기(120a)의 증폭기(AMP) 및 피드백 트랜지스터(MFB)의 특징은 도 3에서 설명된 것과 유사하므로, 이에 대한 상세한 설명은 생략된다.
버퍼(BF)는 입력 노드(NIN) 및 증폭 노드(NAMP) 사이에 연결될 수 있다. 버퍼(BF)는 입력 노드(NIN)를 통해서 수신된 검출 신호를 증폭 노드(NAMP)로 전달할 수 있다. 증폭기(AMP)는 증폭 노드(NAMP)를 통해서 수신된 검출 신호를 증폭하여 출력 노드(NOUT)로 출력할 수 있다. 즉, 버퍼(BF)는 광 검출기(110)에 의한 전하가 축적되는 입력 노드(NIN)와 증폭기(AMP)의 입력 단자와 연결된 증폭 노드(NAMP)를 분리하는 회로일 수 있다.
예시적인 실시 예에서, 버퍼(BF)를 포함하는 로그 증폭기(120a)에서 입력 노드(NIN)의 기생 커패시턴스는 버퍼를 포함하지 않는 로그 증폭기(예를 들어, 도 3의 로그 증폭기(LA))에서 입력 노드의 기생 커패시턴스보다 작을 수 있다. 예를 들어, 버퍼(BF)의 증폭 이득은 증폭기(AMP)의 증폭 이득보다 작을 수 있다. 버퍼(BF)의 기생 커패시턴스(CBF)는 증폭기의 밀러 커패시턴스(CM)보다 작을 수 있다. 입력 노드(NIN)의 기생 커패시턴스가 감소됨에 따라, 로그 증폭기(120a)의 동작 속도가 증가할 수 있다.
예시적인 실시 예에서, 버퍼(BF)를 포함하는 로그 증폭기(120a)에서 입력 노드(NIN)의 전압(VPD2)은 버퍼를 포함하지 않는 로그 증폭기(예를 들어, 도 3의 로그 증폭기(LA))에서 입력 노드의 전압보다 클 수 있다. 좀 더 상세하게는, 광 검출기(110)의 역 바이어스 전압이 증가함에 따라, 광 검출기(110)로부터 생성되는 전류(IPD2)의 세기가 증가할 수 있다. 전류(IPD2)의 세기가 증가함에 따라, 로그 증폭기(120a)의 동작 속도가 증가할 수 있다. 이에 대한 상세한 설명은 도 6a, 6b, 및 7과 함께 후술된다.
상술된 바와 같이, 본 발명의 실시 예에 따르면, 버퍼(BF)를 추가하여, 입력 노드(NIN)의 기생 커패시턴스를 감소시키고 입력 노드(NIN)의 전압(VPD2)을 증가시킴으로써, 동작 속도가 향상된 로그 증폭기(120a)가 제공된다.
도 5는 도 3 및 도 4의 로그 증폭기들의 동작 대역을 예시적으로 보여주는 그래프이다. 도 3 내지 도 5를 참조하면, 버퍼를 포함하지 않는 로그 증폭기(LA)의 주파수에 따른 동작 대역이 파선(dashed line)으로 도시된다. 또한, 버퍼(BF)를 포함하는 로그 증폭기(120a)의 주파수에 따른 동작 대역이 실선(solid line)으로 도시된다.
본 발명의 실시 예에 따르면, 버퍼(BF)를 포함하는 로그 증폭기(120a)의 지배 극점(fP2)은 로그 증폭기(LA)의 지배 극점(fP1)보다 주파수가 높을 수 있다. 지배 극점(dominant pole)은 제1 극점(first pole)으로도 언급되며, 로그 증폭기의 동작 대역을 구별할 수 있다. 지배 극점에 대응하는 주파수는 입력 노드(NIN)의 기생 커패시턴스에 반비례 할 수 있다. 즉, 로그 증폭기(120a)는 버퍼를 포함하여 기생 커패시턴스가 감소됨에 따라, 높은 주파수의 지배 극점을 가질 수 있고, 동작 대역이 증가할 수 있다.
도 6a는 도 3의 광 검출기를 예시적으로 보여주는 도면이다. 도 3 및 도 6a를 참조하면, 로그 증폭기(LA)에 포함된 광 검출기(110)의 영역들이 예시적으로 도시된다. 광 검출기(110)는 N 영역, P 영역, 및 공핍 영역을 포함할 수 있다. N 영역은 전자가 정공보다 우세한 N형 반도체 소자를 포함하는 영역일 수 있다. P 영역은 정공이 전자보다 우세한 P형 반도체 소자를 포함하는 영역일 수 있다. 공핍 영역은 전자 또는 정공의 이동에 따라 절연된 영역일 수 있다. 광 검출기(110)는 빛을 수신하면 전류(IPD1)를 생성할 수 있다.
도 6b는 도 4의 광 검출기를 예시적으로 보여주는 도면이다. 도 4 및 도 6b를 참조하면, 버퍼(BF)를 포함하는 로그 증폭기(120a)에 포함된 광 검출기(110)의 N영역, P영역, 및 공핍 영역이 예시적으로 도시된다.
본 발명의 실시 예에 따르면, 광 검출기(110)의 역 바이어스 전압이 증가할수록 공핍 영역이 넓어질 수 있고, 공핍 영역이 넓어질수록 광 검출기(110)에서 생성되는 전류의 크기가 커질 수 있다. 예를 들어, 전압(VPD2)은 도 6a의 전압(VPD1)보다 클 수 있다. 공핍 영역은 도 6a의 공핍 영역보다 넓을 수 있다. 넓은 공핍 영역을 기반으로 생성된 전류(IPD2)는 도 6a에서의 좁은 공핍 영역을 기반으로 생성된 전류(IPD1)보다 클 수 있다.
도 7은 도 3 및 도 4의 광 검출기의 출력 특성을 예시적으로 보여주는 그래프이다. 도 7을 참조하면, 입사된 광의 세기가 일정한 조건에서, 광 검출기의 역 바이어스 전압 및 광 검출기에서 생성된 전류의 관계가 예시적으로 도시된다. 광 검출기의 역 바이어스 전압이 전압(VPD1)에서 전압(VPD2)으로 증가하면, 광 검출기의 공핍 영역이 넓어질 수 있다. 공핍 영역이 넓어짐에 따라, 광 검출기에서 생성되는 전류가 전류(IPD1)에서 전류(IPD2)로 증가할 수 있다. 즉, 광 검출기는 역 바이어스의 전압이 증가하면, 광전 변환 효율이 증가할 수 있다.
한편, 도 7에서 도시된 것과 달리, 광 검출기의 역 바이어스 전압이 전압(VPD1)로 일정하더라도, 광 검출기에 입사되는 광의 세기에 비례하는 전류가 광 검출기에서 생성될 수 있다. 예를 들어, 전압(VPD1)의 역 바이어스 전압이 인가된 광 검출기에서 입사되는 광량의 세기가 증가하면, 광 검출기에서 전류(IPD2)가 생성될 수 있다. 전압(VPD1)의 역 바이어스 전압이 인가된 광 검출기에서 입사되는 광량의 세기가 감소하면, 광 검출기에서 전류(IPD1)보다 작은 전류가 생성될 수 있다.
도 8은 도 3의 로그 증폭기를 예시적으로 구체화한 회로도이다. 도 3 및 도 8을 참조하면, 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(LA)가 예시적으로 도시된다. 광 검출기(110) 및 피드백 트랜지스터(MFB)의 특징은 도 3의 광 검출기(110) 및 피드백 트랜지스터(MFB)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
증폭기(AMP)는 증폭 트랜지스터(MAMP) 및 전류 바이어스(IB)를 포함할 수 있다. 전류 바이어스(IB)는 전원 노드(Vdd) 및 출력 노드(NOUT) 사이에 연결될 수 있다. 증폭 트랜지스터(MAMP)는 출력 노드(NOUT) 및 접지 노드 사이에 연결될 수 있다. 증폭 트랜지스터(MAMP)는 입력 노드(NIN)의 전압에 응답하여 동작할 수 있다. 증폭 트랜지스터(MAMP)는 게이트 전압 대비 드레인 전류가 로그 스케일로 비례하여 증가하는 부문턱 영역(sub-threshold region)에서 동작할 수 있다.
예를 들어, 증폭 트랜지스터(MAMP)는 접지 노드와 연결된 소스 노드, 입력 노드(NIN)와 연결된 게이트 노드, 및 출력 노드(NOUT)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
예시적인 실시 예에서, 광 검출기(110)의 역 바이어스 전압은 증폭 트랜지스터(MAMP)에 의해서 제한될 수 있다. 좀 더 상세하게는, 광 검출기(110)의 역 바이어스 전압은 입력 노드(NIN)의 전압일 수 있다. 입력 노드(NIN)의 전압은 증폭 트랜지스터(MAMP)의 게이트 소스 전압(VGS)일 수 있다. 예를 들어, 게이트 소스 전압(VGS)은 400mV일 수 있다.
즉, 로그 증폭기(LA)의 입력 노드(NIN)의 전압은 증폭 트랜지스터(MAMP)의 게이트 소스 전압(VGS)으로 제한될 수 있다. 이에 따라, 로그 증폭기(LA)에서 광 검출기(110)의 역 바이어스 전압이 낮을 수 있다.
도 9는 도 4의 로그 증폭기를 예시적으로 구체화한 회로도이다. 도 4 및 도 9를 참조하면, 버퍼(BF) 및 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(120a)가 예시적으로 도시된다. 광 검출기(110) 및 피드백 트랜지스터(MFB)의 특징은 도 3의 광 검출기(110) 및 피드백 트랜지스터(MFB)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
버퍼(BF)는 버퍼 트랜지스터(MBF) 및 제1 전류 바이어스(IB1)를 포함할 수 있다. 제1 전류 바이어스(IB1)는 버퍼 트랜지스터(MBF)에 바이어스 전원을 공급할 수 있다. 버퍼 트랜지스터(MBF)는 전원 노드(Vdd) 및 증폭 노드(NAMP) 사이에 연결될 수 있다. 버퍼 트랜지스터(MBF)는 입력 노드(NIN)의 전압에 응답하여 동작할 수 있다. 버퍼 트랜지스터(MBF)는 부문턱 영역에서 동작할 수 있다.
예시적인 실시 예에서, 버퍼(BF)는 NMOS 트랜지스터를 기반으로 구현될 수 있다. 예를 들어, 제1 전류 바이어스(IB1)는 증폭 노드(NAMP) 및 접지 노드 사이에 연결될 수 있다. 버퍼 트랜지스터(MBF)는 증폭 노드(NAMP)와 연결된 소스 노드, 입력 노드(NIN)와 연결된 게이트 노드, 및 전원 노드(Vdd)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
증폭기(AMP)는 증폭 트랜지스터(MAMP) 및 제2 전류 바이어스(IB2)를 포함할 수 있다. 제2 전류 바이어스(IB2)는 증폭 트랜지스터(MAMP)에 바이어스 전원을 공급할 수 있다. 증폭 트랜지스터(MAMP)는 출력 노드(NOUT) 및 접지 노드 사이에 연결될 수 있다. 증폭 트랜지스터(MAMP)는 입력 노드(NIN)의 전압에 응답하여 동작할 수 있다. 증폭 트랜지스터(MAMP)는 부문턱 영역에서 동작할 수 있다.
예시적인 실시 예에서, 증폭기(AMP)는 NMOS 트랜지스터를 기반으로 구현될 수 있다. 예를 들어, 제2 전류 바이어스(IB2)는 전원 노드(Vdd) 및 출력 노드(NOUT) 사이에 연결될 수 있다. 증폭 트랜지스터(MAMP)는 접지 노드와 연결된 소스 노드, 증폭 노드(NAMP)와 연결된 게이트 노드, 및 출력 노드(NOUT)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
예시적인 실시 예에서, NMOS 트랜지스터 기반의 버퍼(BF)를 포함하는 로그 증폭기(120a)는 버퍼를 포함하지 않는 로그 증폭기보다 광 검출기(110)의 역 바이어스 전압이 높을 수 있다. 광 검출기(110)의 역 바이어스 전압은 입력 노드(NIN)의 전압일 수 있다. 입력 노드(NIN)의 전압은 버퍼 트랜지스터(MBF)에 의한 제1 게이트 소스 전압(VGS1) 및 증폭 트랜지스터(MAMP)에 의한 제2 게이트 소스 전압(VGS2)을 더한 것일 수 있다. 즉, 입력 노드(NIN)의 전압은 버퍼(BF)가 추가됨에 따라 제1 게이트 소스 전압(VGS1)만큼 더 증가할 수 있다.
예를 들어, 제1 게이트 소스 전압(VGS1)은 400mV일 수 있다. 제2 게이트 소스 전압(VGS2)은 400mV일 수 있다. 입력 노드(NIN)의 전압은 800mV일 수 있다.
도 10은 도 4의 로그 증폭기를 예시적으로 구체화한 회로도이다. 도 4 및 도 10을 참조하면, 버퍼(BF) 및 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(120a)가 예시적으로 도시된다. 광 검출기(110), 피드백 트랜지스터(MFB), 버퍼(BF), 및 증폭기(AMP)의 연결 관계는 도 9에서 설명된 것과 유사하므로, 이에 대한 상세한 설명은 생략된다.
예시적인 실시 예에서, 버퍼(BF)는 PMOS 트랜지스터를 기반으로 구현될 수 있다. 예를 들어, 제1 전류 바이어스(IB1)는 전원 노드(Vdd) 및 증폭 노드(NAMP) 사이에 연결될 수 있다. 버퍼 트랜지스터(MBF)는 증폭 노드(NAMP)와 연결된 소스 노드, 입력 노드(NIN)와 연결된 게이트 노드, 및 접지 노드와 연결된 드레인 노드를 포함하는 PMOS 트랜지스터일 수 있다.
예시적인 실시 예에서, 증폭기(AMP)는 PMOS 트랜지스터를 기반으로 구현될 수 있다. 예를 들어, 제2 전류 바이어스(IB2)는 출력 노드(NOUT) 및 접지 노드 사이에 연결될 수 있다. 증폭 트랜지스터(MAMP)는 전원 노드(Vdd)와 연결된 소스 노드, 증폭 노드(NAMP)와 연결된 게이트 노드, 및 출력 노드(NOUT)와 연결된 드레인 노드를 포함하는 PMOS 트랜지스터일 수 있다.
예시적인 실시 예에서, PMOS 트랜지스터 기반의 버퍼(BF)를 포함하는 로그 증폭기(120a)는 버퍼를 포함하지 않는 로그 증폭기보다 광 검출기(110)의 역 바이어스 전압이 높을 수 있다. 광 검출기(110)의 역 바이어스 전압은 입력 노드(NIN)의 전압일 수 있다. 입력 노드(NIN)의 전압은 전원 노드(Vdd)의 전압에서 증폭 트랜지스터(MAMP)에 의한 제2 게이트 소스 전압(VGS2) 및 버퍼 트랜지스터(MBF)에 의한 제1 게이트 소스 전압(VGS1)을 뺀 것일 수 있다. 즉, 입력 노드(NIN)의 전압은 버퍼(BF)가 추가됨에 따라 증가할 수 있다.
예를 들어, 전원 노드(Vdd)의 전압은 2.8V일 수 있다. 제1 게이트 소스 전압(VGS1)은 400mV일 수 있다. 제2 게이트 소스 전압(VGS2)은 400mV일 수 있다. 입력 노드(NIN)의 전압은 2V일 수 있다.
도 11은 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다. 도 11을 참조하면, 버퍼(BF) 및 피드백 회로(FC)를 포함하는 로그 증폭기(120b)의 회로도가 예시적으로 도시된다. 로그 증폭기(120b)의 버퍼(BF) 및 증폭기(AMP)의 특징은 도 4의 로그 증폭기(120a)의 버퍼(BF) 및 증폭기(AMP)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
피드백 회로(FC)는 피드백 트랜지스터(MFB) 및 부스팅 회로(BC)를 포함할 수 있다. 부스팅 회로(BC)는 입력단의 신호를 증폭하여 출력단으로 출력하도록 구성된 회로일 수 있다. 예를 들어, 부스팅 회로(BC)는 부스팅 노드(NBS)의 신호를 증폭하여 입력 노드(NIN)로 출력할 수 있다. 즉, 피드백 회로(FC)는 출력 노드(NOUT) 및 입력 노드(NIN) 사이에 연결되고, 출력 노드(NOUT)의 전압을 증폭하여 입력 노드(NIN)로 출력하도록 구성된 회로일 수 있다.
예시적인 실시 예에서, 피드백 회로(FC)에 포함된 피드백 트랜지스터(MFB)는 NMOS 트랜지스터일 수 있다. 예를 들어, 피드백 트랜지스터(MFB)는 전원 노드(Vdd) 및 부스팅 노드(NBS) 사이에 연결되고, 출력 노드(NOUT)의 전압에 응답하여 동작하도록 구성된 NMOS 트랜지스터일 수 있다. 부스팅 회로(BC)는 부스팅 노드(NBS) 및 입력 노드(NIN) 사이에 연결되고, 부스팅 노드(NBS)의 전압을 증폭하여 입력 노드(NIN)로 출력하도록 구성된 회로일 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따르면, 출력 노드(NOUT)의 전압을 증폭하여 입력 노드(NIN)로 출력하도록 구성된 피드백 회로(FC)를 포함하여, 증폭 효율이 향상된 로그 증폭기(120b)가 제공될 수 있다.
도 12a 내지 도 12c는 도 11의 로그 증폭기를 예시적으로 구체화한 회로도이다. 도 12a를 참조하면, 부스팅 회로(BC), 버퍼(BF), 및 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(120b)가 예시적으로 도시된다. 광 검출기(110), 버퍼(BF), 증폭기(AMP), 및 피드백 트랜지스터(MFB)의 특징은 도 9의 광 검출기(110), 버퍼(BF), 증폭기(AMP), 및 피드백 트랜지스터(MFB)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
부스팅 회로(BC)는 부스팅 트랜지스터(MBS)를 포함할 수 있다. 부스팅 트랜지스터(MBS)는 부스팅 노드(NBS) 및 입력 노드(NIN) 사이에 연결될 수 있다. 부스팅 트랜지스터(MBS)는 부스팅 노드(NBS)의 전압에 응답하여 동작할 수 있다. 예를 들어, 부스팅 트랜지스터(MBS)는 입력 노드(NIN)와 연결된 소스 노드, 부스팅 노드(NBS)와 연결된 게이트 노드, 및 부스팅 노드(NBS)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
도 12b를 참조하면, 부스팅 회로(BC), 버퍼(BF), 및 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(120b)가 예시적으로 도시된다. 도 12b의 증폭기(AMP)는 복수의 트랜지스터들(MAMP1, MAMP2)을 포함할 수 있다. 광 검출기(110), 버퍼(BF), 및 피드백 트랜지스터(MFB)의 특징은 도 9의 광 검출기(110), 버퍼(BF), 및 피드백 트랜지스터(MFB)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
부스팅 회로(BC)는 부스팅 트랜지스터(MBS)를 포함할 수 있다. 부스팅 트랜지스터(MBS)는 제1 부스팅 노드(NBS1) 및 입력 노드(NIN) 사이에 연결될 수 있다. 부스팅 트랜지스터(MBS)는 제2 부스팅 노드(NBS2)의 전압에 응답하여 동작할 수 있다. 예를 들어, 부스팅 트랜지스터(MBS)는 입력 노드(NIN)와 연결된 소스 노드, 제2 부스팅 노드(NBS2)와 연결된 게이트 노드, 및 제1 부스팅 노드(NBS1)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
증폭기(AMP)는 출력 노드(NOUT)와 연결된 제2 전류 바이어스(IB2)를 포함할 수 있다. 증폭기(AMP)는 제1 및 제2 증폭 트랜지스터들(MAMP1, MAMP2)을 포함할 수 있다. 제1 증폭 트랜지스터(MAMP1)는 제2 부스팅 노드(NBS2) 및 접지 노드 사이에 연결될 수 있다. 제1 증폭 트랜지스터(MAMP1)는 증폭 노드(NAMP)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제1 증폭 트랜지스터(MAMP1)는 접지 노드와 연결된 소스 노드, 증폭 노드(NAMP)와 연결된 게이트 노드, 및 제2 부스팅 노드(NBS2)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
제2 증폭 트랜지스터(MAMP2)는 출력 노드(NOUT) 및 제2 부스팅 노드(NBS2) 사이에 연결될 수 있다. 제2 증폭 트랜지스터(MAMP2)는 제1 부스팅 노드(NBS1)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제2 증폭 트랜지스터(MAMP2)는 제2 부스팅 노드(NBS2)와 연결된 소스 노드, 제1 부스팅 노드(NBS1)와 연결된 게이트 노드, 및 출력 노드(NOUT)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
도 12c를 참조하면, 부스팅 회로(BC), 버퍼(BF), 및 증폭기(AMP)를 트랜지스터 수준으로 구체화한 로그 증폭기(120b)가 예시적으로 도시된다. 도 12c의 부스팅 회로(BC)는 제1 및 제2 부스팅 트랜지스터들(MBS1, MBS2)을 포함할 수 있다. 광 검출기(110), 버퍼(BF), 증폭기(AMP), 및 피드백 트랜지스터(MFB)의 특징은 도 9의 광 검출기(110), 버퍼(BF), 증폭기(AMP), 및 피드백 트랜지스터(MFB)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
부스팅 회로(BC)는 제2 부스팅 노드(NBS2)와 연결된 제3 전류 바이어스(IB3)를 포함할 수 있다. 부스팅 회로(BC)는 제1 및 제2 부스팅 트랜지스터들(MBS1, MBS2)을 포함할 수 있다. 제1 부스팅 트랜지스터(MBS1)는 제1 부스팅 노드(NBS1) 및 입력 노드(NIN) 사이에 연결될 수 있다. 제1 부스팅 트랜지스터(MBS1)는 제2 부스팅 노드(NBS2)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제1 부스팅 트랜지스터(MBS1)는 입력 노드(NIN)와 연결된 소스 노드, 제2 부스팅 노드(NBS2)와 연결된 게이트 노드, 및 제1 부스팅 노드(NBS1)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
제2 부스팅 트랜지스터(MBS2)는 전원 노드(Vdd) 및 제2 부스팅 노드(NBS2) 사이에 연결될 수 있다. 제2 부스팅 트랜지스터(MBS2)는 제1 부스팅 노드(NBS1)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제2 부스팅 트랜지스터(MBS2)는 제2 부스팅 노드(NBS2)와 연결된 소스 노드, 제1 부스팅 노드(NBS1)와 연결된 게이트 노드, 및 전원 노드(Vdd)와 연결된 드레인 노드를 포함하는 NMOS 트랜지스터일 수 있다.
도 13은 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다. 도 13을 참조하면, 버퍼(BF) 및 피드백 회로(FC)를 포함하는 로그 증폭기(120c)의 회로도가 예시적으로 도시된다. 로그 증폭기(120c)의 버퍼(BF) 및 증폭기(AMP)의 특징은 도 4의 로그 증폭기(120a)의 버퍼(BF) 및 증폭기(AMP)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다. 피드백 회로(FC)는 피드백 트랜지스터(MFB) 및 부스팅 회로(BC)를 포함할 수 있다.
예시적인 실시 예에서, 피드백 회로(FC)에 포함된 피드백 트랜지스터(MFB)는 PMOS 트랜지스터일 수 있다. 피드백 트랜지스터(MFB)는 부스팅 노드(NBS) 및 입력 노드(NIN) 사이에 연결되고, 전압 바이어스(VB)에 응답하여 동작하도록 구성될 수 있다. 예를 들어, 피드백 트랜지스터(MFB)는 부스팅 노드(NBS)와 연결된 소스 노드, 전압 바이어스(VB)와 연결된 게이트 노드, 및 입력 노드(NIN)와 연결된 드레인 노드를 포함할 수 있다.
부스팅 회로(BC)는 출력 노드(NOUT) 및 부스팅 노드(NBS) 사이에 연결되고, 출력 노드(NOUT)의 전압을 증폭하여 부스팅 노드(NBS)로 출력하도록 구성된 회로일 수 있다.
도 14는 버퍼 및 피드백 회로를 포함하는 로그 증폭기를 예시적으로 보여주는 회로도이다. 도 14를 참조하면, 버퍼(BF) 및 피드백 회로(FC)를 포함하는 로그 증폭기(120d)의 회로도가 예시적으로 도시된다. 로그 증폭기(120d)의 버퍼(BF) 및 증폭기(AMP)의 특징은 도 4의 로그 증폭기(120a)의 버퍼(BF) 및 증폭기(AMP)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다. 피드백 회로(FC)는 제1 및 제2 피드백 트랜지스터들(MFB1, MFB2) 및 부스팅 회로(BC)를 포함할 수 있다.
예시적인 실시 예에서, 피드백 회로(FC)에 포함된 제1 피드백 트랜지스터(MFB1)는 NMOS 트랜지스터이고, 제2 피드백 트랜지스터(MFB2)는 PMOS 트랜지스터일 수 있다.
예를 들어, 제1 피드백 트랜지스터(MFB1)는 전원 노드(Vdd) 및 제1 부스팅 노드(NBS1) 사이에 연결되고, 출력 노드(NOUT)의 전압에 응답하여 동작하도록 구성된 NMOS 트랜지스터일 수 있다. 제1 피드백 트랜지스터(MFB1)는 제1 부스팅 노드(NBS1)와 연결된 소스 노드, 출력 노드(NOUT)와 연결된 게이트 노드, 및 전원 노드(Vdd)와 연결된 드레인 노드를 포함할 수 있다.
예를 들어, 제2 피드백 트랜지스터(MFB2)는 제2 부스팅 노드(NBS2) 및 입력 노드(NIN) 사이에 연결되고, 전압 바이어스(VB)에 응답하여 동작하도록 구성된 PMOS 트랜지스터일 수 있다. 제2 피드백 트랜지스터(MFB2)는 제2 부스팅 노드(NBS2)와 연결된 소스 노드, 전압 바이어스(VB)와 연결된 게이트 노드, 및 입력 노드(NIN)와 연결된 드레인 노드를 포함할 수 있다.
예를 들어, 부스팅 회로(BC)는 제1 부스팅 노드(NBS1) 및 제2 부스팅 노드(NBS2) 사이에 연결되고, 제1 부스팅 노드(NBS1)의 전압을 증폭하여 제2 부스팅 노드(NBS2)로 출력하도록 구성된 회로일 수 있다.
도 15는 본 발명의 실시 예에 따른 동적 비전 센서 장치의 픽셀 회로를 예시적으로 보여주는 회로도이다. 도 15를 참조하면, 본 발명의 실시 예에 따른 동적 비전 센서 장치 및 동적 비전 센서 장치와 통신하는 컨트롤러(12)가 예시적으로 도시된다. 동적 비전 센서 장치는 광 검출기(110), 로그 증폭기(120), 차분 증폭기(130), 이벤트 판별 회로(140), 및 출력 로직 회로(150)를 포함할 수 있다. 컨트롤러(12)는 동적 비전 센서 장치의 출력 로직 회로(150)와 통신할 수 있다.
광 검출기(110)는 외부로부터 입사된 광을 기반으로 검출 신호를 생성할 수 있다. 광 검출기(110)는 생성된 검출 신호를 입력 노드(NIN)로 출력할 수 있다. 즉, 광 검출기(110)는 광 에너지를 전기 에너지로 변환시키는 광전 변환 소자일 수 있다. 예를 들어, 광 검출기(110)는 포토 다이오드일 수 있다. 예시적인 실시 예에서, 검출 신호의 세기는 외부로부터 입사된 광의 세기에 비례할 수 있다. 또한, 검출 신호의 세기는 광 검출기(110)에 가해진 역 바이어스 전압의 크기에 비례할 수 있다.
로그 증폭기(120)는 입력 노드(NIN)를 통해 검출 신호를 수신하고, 수신된 검출 신호를 로그 스케일로 증폭하여 출력 노드(NOUT)를 통해 출력하도록 구성된 증폭기일 수 있다. 로그 증폭기(120)는 제1 버퍼(BF1), 제1 증폭기(AMP1), 및 피드백 트랜지스터(MFB)를 포함할 수 있다. 제1 버퍼(BF1)는 입력 노드(NIN) 및 증폭 노드(NAMP) 사이에 연결될 수 있다. 제1 증폭기(AMP1)는 증폭 노드(NAMP) 및 출력 노드(NOUT) 사이에 연결될 수 있다.
피드백 트랜지스터(MFB)는 전원 노드(Vdd) 및 입력 노드(NIN) 사이에 연결되고, 출력 노드(NOUT)의 전압에 응답하여 동작하도록 구성될 수 있다. 예를 들어, 피드백 트랜지스터(MFB)는 출력 노드(NOUT)와 연결된 게이트 노드 및 입력 노드(NIN)와 연결된 소스 노드를 포함할 수 있다.
동적 비전 센서 장치는 로그 증폭기(120) 및 차분 증폭기(130) 사이에 제2 버퍼(BF2)를 포함할 수 있다. 제2 버퍼(BF2)는 출력 노드(NOUT)를 통해 증폭된 검출 신호를 수신하고, 증폭된 검출 신호를 차분 증폭기(130)로 출력하도록 구성될 수 있다. 예시적인 실시 예에서, 제2 버퍼(BF2)는 생략될 수 있다. 이 경우, 로그 증폭기(120)는 출력 노드(NOUT)를 통해 증폭된 검출 신호를 차분 증폭기(130)로 출력할 수 있다.
차분 증폭기(130)는 출력 노드(NOUT) 및 제2 버퍼(BF2)를 통해 로그 증폭기(120)에서 증폭된 검출 신호를 수신할 수 있다. 차분 증폭기(130)는 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성될 수 있다. 차분 증폭기(130)는 제1 커패시터(C1), 제2 커패시터(C2), 및 제2 증폭기(AMP2)를 포함할 수 있다.
제1 커패시터(C1)는 제2 버퍼(BF2) 및 차분 노드(NDF) 사이에 연결될 수 있다. 제1 커패시터(C1)는 제2 버퍼(BF2)를 통해 증폭된 검출 신호를 수신할 수 있다. 예시적인 실시 예에서, 제2 버퍼(BF2)가 생략되면, 제1 커패시터(C1)는 출력 노드(NOUT) 및 차분 노드(NDF) 사이에 연결될 수 있다. 제1 커패시터(C1)는 출력 노드(NOUT)를 통해 증폭된 검출 신호를 수신할 수 있다.
제2 커패시터(C2)는 차분 노드(NDF)를 통해 제1 커패시터(C1)와 연결될 수 있다. 제2 커패시터(C2)는 비교 노드(NCOMP)를 통해 이벤트 판별 회로(140)와 연결될 수 있다. 제2 커패시터(C2)는 제2 증폭기(AMP2)의 입력단 및 출력단 사이에 연결된 커패시터일 수 있다.
제2 증폭기(AMP2)는 제1 커패시터(C1)로부터 차분 노드(NDF)를 통해 증폭된 검출 신호를 수신할 수 있다. 제2 증폭기(AMP2)는 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 생성할 수 있다. 제2 증폭기(AMP2)는 차분 신호를 비교 노드(NCOMP)로 출력할 수 있다.
차분 증폭기(130)는 차분 신호를 제어하는 스위치(SW)를 더 포함할 수 있다. 스위치(SW)는 출력 로직 회로(150)로부터 리셋 신호(RST)를 수신할 수 있다. 스위치(SW)는 리셋 신호(RST)에 응답하여 차분 신호의 전압 레벨을 리셋 전압으로 설정할 수 있다.
이벤트 판별 회로(140)는 비교 노드(NCOMP)를 통해 차분 증폭기(130)로부터 차분 신호를 수신할 수 있다. 이벤트 판별 회로(140)는 차분 신호를 기반으로 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 출력할 수 있다. 이벤트 판별 회로(140)는 온 비교기(141) 및 오프 비교기(142)를 포함할 수 있다.
온 비교기(141)는 차분 신호의 전압 레벨이 온 기준 값보다 작으면, 광 검출기(110)에 입사된 광의 세기가 증가한 것을 가리키는 온 이벤트 신호(ON)를 출력하도록 구성될 수 있다. 오프 비교기(142)는 차분 신호의 전압 레벨이 오프 기준 값보다 크면, 광 검출기(110)에 입사된 광의 세기가 감소한 것을 가리키는 오프 이벤트 신호(OFF)를 출력하도록 구성될 수 있다.
이 때, 차분 증폭기(130)는 반전 증폭기인 제2 증폭기(AMP2)를 포함하므로, 광의 세기가 증가할 때의 차분 신호의 전압 레벨은 광의 세기가 감소할 때의 차분 신호의 전압 레벨보다 낮을 수 있다. 즉, 오프 기준 값은 온 기준 값보다 클 수 있다.
출력 로직 회로(150)는 이벤트 판별 회로(140)로부터 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 수신할 수 있다. 출력 로직 회로(150)는 수신된 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)에 응답하여, 차분 신호를 제어하는 리셋 신호(RST)를 차분 증폭기(130)로 출력할 수 있다.
출력 로직 회로(150)는 컨트롤러(12)와 통신할 수 있다. 출력 로직 회로(150)는 컨트롤러(12)로부터 선택 신호(SEL)를 수신할 수 있다. 선택 신호(SEL)는 복수의 동적 비전 센서 장치들 중 이벤트 신호를 출력할 동적 비전 센서 장치를 선택하는 신호일 수 있다. 예를 들어, 선택 신호(SEL)는 복수의 픽셀들 중 특정 픽셀에 대응하는 동적 비전 센서 장치를 선택하는 신호일 수 있다.
출력 로직 회로(150)는 수신된 선택 신호(SEL), 온 이벤트 신호(ON), 및 오프 이벤트 신호(OFF)를 기반으로, 요청 신호(RQ)를 컨트롤러(12)로 출력할 수 있다. 요청 신호(RQ)는 광 검출기(110)에서 감지된 변화에 대응하는 이벤트 정보의 처리를 요청하는 신호일 수 있다. 이벤트 정보는 광 검출기(110)에 입사된 광의 세기가 증가 또는 감소한 것을 가리키는 정보일 수 있다. 예를 들어, 요청 신호(RQ)는 이벤트 신호일 수 있다.
출력 로직 회로(150)는 컨트롤러(12)로부터 알림 신호(ACK)를 수신할 수 있다. 알림 신호(ACK)는 컨트롤러(12)가 요청 신호(RQ)에 대응하는 이벤트 정보를 정상적으로 수신 또는 처리했음을 가리키는 신호일 수 있다.
출력 로직 회로(150)는 수신된 알림 신호(ACK)를 기반으로 리셋 신호(RST)를 차분 증폭기(130)로 출력할 수 있다. 즉, 출력 로직 회로(150)는 기존의 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)에 대응하는 이벤트 정보가 정상적으로 처리됨에 따라, 차분 증폭기(130)에서 생성되는 차분 신호의 전압 레벨을 리셋 전압으로 설정하도록 제어하는 리셋 신호(RST)를 출력하고, 새로운 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)의 수신을 기다릴 수 있다.
예시적인 실시 예에서, 출력 로직 회로(150)는 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 저장하도록 구성된 이벤트 메모리를 포함할 수 있다. 예를 들어, 출력 로직 회로(150)는 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)를 수신한 후부터 선택 신호(SEL)를 수신하기 전까지, 온 이벤트 신호(ON) 또는 오프 이벤트 신호(OFF)에 대응하는 이벤트 정보를 이벤트 메모리에 저장할 수 있다.
도 16은 도 15의 동적 비전 센서 장치의 픽셀 회로를 예시적으로 구체화한 회로도이다. 도 15 및 16을 참조하면, 로그 증폭기(120), 차분 증폭기(130), 온 비교기(141), 및 오프 비교기(142)를 트랜지스터 수준으로 구체화한 동적 비전 센서 장치가 예시적으로 도시된다. 광 검출기(110), 피드백 트랜지스터(MFB), 제1 및 제2 커패시터들(C1, C2), 스위치(SW), 및 출력 로직 회로(150)의 특징은 도 15의 광 검출기(110), 피드백 트랜지스터(MFB), 제1 및 제2 커패시터들(C1, C2), 스위치(SW), 및 출력 로직 회로(150)의 특징과 유사하므로, 이에 대한 상세한 설명은 생략된다.
로그 증폭기(120)는 제1 버퍼 트랜지스터(MBF1), 제1 증폭 트랜지스터(MAMP1), 피드백 트랜지스터(MFB), 제1 전류 바이어스(IB1), 및 제2 전류 바이어스(IB2)를 포함할 수 있다. 제1 전류 바이어스(IB1)는 증폭 노드(NAMP)에 연결될 수 있다. 제2 전류 바이어스(IB2)는 출력 노드(NOUT)에 연결될 수 있다.
제1 버퍼 트랜지스터(MBF1)는 전원 노드(Vdd) 및 증폭 노드(NAMP) 사이에 연결되고, 입력 노드(NIN)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제1 버퍼 트랜지스터(MBF1)는 입력 노드(NIN)에 연결된 게이트 노드 및 증폭 노드(NAMP)에 연결된 소스 노드를 포함할 수 있다.
제1 증폭 트랜지스터(MAMP1)는 출력 노드(NOUT) 및 접지 노드 사이에 연결되고, 증폭 노드(NAMP)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제1 증폭 트랜지스터(MAMP1)는 증폭 노드(NAMP)와 연결된 게이트 노드 및 출력 노드(NOUT)와 연결된 드레인 노드를 포함할 수 있다.
동적 비전 센서 장치는 로그 증폭기(120) 및 차분 증폭기(130) 사이에 제2 버퍼(BF2)를 포함할 수 있다. 제2 버퍼(BF2)는 제2 버퍼 트랜지스터(MBF2) 및 제3 전류 바이어스(IB3)를 포함할 수 있다. 제3 전류 바이어스(IB3)는 버퍼 노드(NBF)와 연결될 수 있다.
제2 버퍼 트랜지스터(MBF2)는 버퍼 노드(NBF) 및 접지 노드 사이에 연결되고, 출력 노드(NOUT)의 전압에 응답하여 동작할 수 있다. 제2 버퍼 트랜지스터(MBF2)는 접지 노드와 연결된 소스 노드, 출력 노드(NOUT)와 연결된 게이트 노드, 및 버퍼 노드(NBF)와 연결된 드레인 노드를 포함할 수 있다. 즉, 제2 버퍼 트랜지스터(MBF2)의 드레인 노드는 제3 전류 바이어스(IB3)와 연결될 수 있다.
예시적인 실시 예에서, 제2 버퍼(BF2)는 생략될 수 있다. 이 경우, 로그 증폭기(120)는 출력 노드(NOUT)를 통해서 차분 증폭기(130)와 직접 연결될 수 있다. 예를 들어, 제1 증폭 트랜지스터(MAMP1)의 드레인 노드 및 제1 커패시터(C1)는 출력 노드(NOUT)를 통해서 직접 연결될 수 있다.
차분 증폭기(130)는 제1 및 제2 커패시터들(C1, C2), 스위치(SW), 제2 증폭 트랜지스터(MAMP2), 및 제4 전류 바이어스(IB4)를 포함할 수 있다. 제4 전류 바이어스(IB4)는 제2 증폭 트랜지스터(MAMP2)의 드레인 노드와 연결될 수 있다. 제2 증폭 트랜지스터(MAMP2)는 제4 전류 바이어스(IB4) 및 비교 노드(NCOMP) 사이에 연결되고, 차분 노드(NDF)의 전압에 응답하여 동작할 수 있다. 예를 들어, 제2 증폭 트랜지스터(MAMP2)는 차분 노드(NDF)와 연결된 게이트 노드 및 비교 노드(NCOMP)와 연결된 소스 노드를 포함할 수 있다.
온 비교기(141)는 온 트랜지스터(MON) 및 제5 전류 바이어스(IB5)를 포함할 수 있다. 제5 전류 바이어스(IB5)는 온 트랜지스터(MON)의 드레인 노드와 연결될 수 있다. 온 트랜지스터(MON)는 비교 노드(NCOMP)와 연결된 게이트 노드를 통해서 차분 신호를 수신할 수 있다. 온 트랜지스터(MON)는 수신된 차분 신호의 전압 레벨이 온 기준 값보다 작으면, 소스 노드를 통해서 온 이벤트 신호(ON)를 출력 로직 회로(150)로 출력할 수 있다.
오프 비교기(142)는 오프 트랜지스터(MOFF) 및 제6 전류 바이어스(IB6)를 포함할 수 있다. 제6 전류 바이어스(IB6)는 오프 트랜지스터(MOFF)의 드레인 노드와 연결될 수 있다. 오프 트랜지스터(MOFF)는 비교 노드(NCOMP)와 연결된 게이트 노드를 통해서 차분 신호를 수신할 수 있다. 오프 트랜지스터(MOFF)는 수신된 차분 신호의 전압 레벨이 오프 기준 값보다 크면, 소스 노드를 통해서 오프 이벤트 신호(OFF)를 출력 로직 회로(150)로 출력할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기;
    상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기;
    상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기; 및
    상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되,
    상기 로그 증폭기는:
    상기 제1 노드 및 제3 노드 사이에 연결된 제1 버퍼;
    상기 제3 노드 및 상기 제2 노드 사이에 연결된 증폭기; 및
    상기 제2 노드 및 상기 제1 노드 사이에 연결된 피드백 회로를 포함하는 동적 비전 센서 장치.
  2. 제 1 항에 있어서,
    상기 피드백 회로는:
    전원 노드 및 상기 제1 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터를 포함하는 동적 비전 센서 장치.
  3. 제 1 항에 있어서,
    상기 피드백 회로는:
    전원 노드 및 제4 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터; 및
    상기 제4 노드 및 상기 제1 노드 사이에 연결되고, 상기 제4 노드의 전압을 증폭하여 상기 제1 노드로 출력하도록 구성된 부스팅 회로를 포함하는 동적 비전 센서 장치.
  4. 제 3 항에 있어서,
    상기 부스팅 회로는:
    상기 제4 노드 및 상기 제1 노드 사이에 연결되고, 상기 제4 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터를 포함하는 동적 비전 센서 장치.
  5. 제 3 항에 있어서,
    상기 부스팅 회로는:
    상기 제4 노드 및 상기 제1 노드 사이에 연결되고, 제5 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터를 포함하고,
    상기 증폭기는:
    상기 제2 노드 및 상기 제5 노드 사이에 연결되고, 상기 제4 노드의 전압에 응답하여 동작하도록 구성된 제3 트랜지스터;
    상기 제5 노드 및 접지 노드 사이에 연결되고, 상기 제3 노드의 전압에 응답하여 동작하도록 구성된 제4 트랜지스터; 및
    상기 제2 노드와 연결된 제1 전류 바이어스를 포함하는 동적 비전 센서 장치.
  6. 제 3 항에 있어서,
    상기 부스팅 회로는:
    상기 제4 노드 및 상기 제1 노드 사이에 연결되고, 제6 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터;
    상기 전원 노드 및 상기 제6 노드 사이에 연결되고, 상기 제4 노드의 전압에 응답하여 동작하도록 구성된 제5 트랜지스터; 및
    상기 제6 노드와 연결된 제2 전류 바이어스를 포함하는 동적 비전 센서 장치.
  7. 제 1 항에 있어서,
    상기 피드백 회로는:
    상기 제2 노드 및 제7 노드 사이에 연결되고, 상기 제2 노드의 전압을 증폭하여 상기 제7 노드로 출력하도록 구성된 부스팅 회로; 및
    상기 제7 노드 및 상기 제1 노드 사이에 연결되고, 전압 바이어스에 응답하여 동작하도록 구성된 제6 트랜지스터를 포함하는 동적 비전 센서 장치.
  8. 제 1 항에 있어서,
    상기 피드백 회로는:
    전원 노드 및 제4 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터;
    상기 제4 노드 및 제7 노드 사이에 연결되고, 상기 제4 노드의 전압을 증폭하여 상기 제7 노드로 출력하도록 구성된 부스팅 회로; 및
    상기 제7 노드 및 상기 제1 노드 사이에 연결되고, 전압 바이어스에 응답하여 동작하도록 구성된 제6 트랜지스터를 포함하는 동적 비전 센서 장치.
  9. 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기;
    상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기;
    상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기; 및
    상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되,
    상기 로그 증폭기는:
    전원 노드 및 제3 노드 사이에 연결되고, 상기 제1 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터;
    상기 제2 노드 및 접지 노드 사이에 연결되고, 상기 제3 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터; 및
    상기 전원 노드 및 상기 제1 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제3 트랜지스터를 포함하는 동적 비전 센서 장치.
  10. 외부로부터 입사된 광을 기반으로 검출 신호를 출력하도록 구성된 광 검출기;
    상기 광 검출기로부터 제1 노드를 통해 검출 신호를 수신하고, 상기 수신된 검출 신호를 증폭하여 제2 노드를 통해 출력하도록 구성된 로그 증폭기;
    상기 증폭된 검출 신호의 세기 변화를 기반으로 차분 신호를 출력하도록 구성된 차분 증폭기; 및
    상기 차분 신호를 기반으로 이벤트를 판별하도록 구성된 이벤트 판별 회로를 포함하되,
    상기 로그 증폭기는:
    제3 노드 및 접지 노드 사이에 연결되고, 상기 제1 노드의 전압에 응답하여 동작하도록 구성된 제1 트랜지스터;
    전원 노드 및 상기 제2 노드 사이에 연결되고, 상기 제3 노드의 전압에 응답하여 동작하도록 구성된 제2 트랜지스터; 및
    상기 전원 노드 및 상기 제1 노드 사이에 연결되고, 상기 제2 노드의 전압에 응답하여 동작하도록 구성된 제3 트랜지스터를 포함하는 동적 비전 센서 장치.
KR1020200015477A 2020-02-10 2020-02-10 버퍼를 포함하는 동적 비전 센서 장치 KR20210102511A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200015477A KR20210102511A (ko) 2020-02-10 2020-02-10 버퍼를 포함하는 동적 비전 센서 장치
US17/007,320 US11153517B2 (en) 2020-02-10 2020-08-31 Dynamic vision sensor device including buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200015477A KR20210102511A (ko) 2020-02-10 2020-02-10 버퍼를 포함하는 동적 비전 센서 장치

Publications (1)

Publication Number Publication Date
KR20210102511A true KR20210102511A (ko) 2021-08-20

Family

ID=77178116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200015477A KR20210102511A (ko) 2020-02-10 2020-02-10 버퍼를 포함하는 동적 비전 센서 장치

Country Status (2)

Country Link
US (1) US11153517B2 (ko)
KR (1) KR20210102511A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085619A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 비전 센서 및 이의 동작 방법
WO2024034352A1 (ja) * 2022-08-10 2024-02-15 ソニーセミコンダクタソリューションズ株式会社 光検出素子、電子機器、及び、光検出素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG162756A1 (en) 2005-06-03 2010-07-29 Universitaet Zuerich Photoarray for detecting time-dependent image data
ES2396816B1 (es) 2011-05-26 2014-01-21 Consejo Superior De Investigaciones Científcas (Csic) Circuito de ganancia de transimpedancia de bajo consumo y bajo desapareamiento para sistemas de fotosensado diferenciador temporal en sensores dinámicos de visión
KR102136055B1 (ko) 2014-01-08 2020-07-21 삼성전자 주식회사 오픈-루프 증폭기를 포함하는 비전 센서 칩, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템
KR102426677B1 (ko) 2015-03-09 2022-07-28 삼성전자주식회사 오프셋 및 잡음이 감소되는 차분 증폭기 및 이벤트에 기반한 비전 센서
US10498977B2 (en) 2016-03-03 2019-12-03 Insightness Ag Event-based vision sensor
WO2017174579A1 (en) 2016-04-04 2017-10-12 Chronocam Sample and hold based temporal contrast vision sensor
KR102538172B1 (ko) 2016-08-30 2023-05-31 삼성전자주식회사 데이터 출력 장치
KR20230087615A (ko) * 2016-12-30 2023-06-16 소니 어드밴스드 비주얼 센싱 아게 동적 비전 센서 아키텍쳐

Also Published As

Publication number Publication date
US11153517B2 (en) 2021-10-19
US20210250528A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US9357122B2 (en) Photoelectric conversion apparatus, focus detecting apparatus, imaging system, and driving method of photoelectric conversion apparatus
US7183531B2 (en) Amplification with feedback capacitance for photodetector signals
JP6415572B2 (ja) 動的な、単一光ダイオードの画素回路およびその作動方法
EP2933995B1 (en) Method and device for detecting the temporal variation of the light intensity in a matrix of photosensors
EP3440833A1 (en) Sample and hold based temporal contrast vision sensor
KR101696410B1 (ko) 이미지 센서 및 그 동작 방법
US11604092B2 (en) Data output device
CN112740660B (zh) 固态成像元件、固态成像元件的控制方法以及电子设备
WO2020066433A1 (ja) 固体撮像素子、固体撮像素子の制御方法および電子機器
KR20210102511A (ko) 버퍼를 포함하는 동적 비전 센서 장치
US6849845B2 (en) Low power integrating circuit for use with a photodetector and optical sensor including such an integrating circuit
JPWO2007066762A1 (ja) 固体撮像装置
US8835829B2 (en) Image sensor formed by silicon rich oxide material
US20080157151A1 (en) CMOS image sensor
KR100977834B1 (ko) 넓은 동적 범위을 갖는 씨모스 이미지 센서
US20240184405A1 (en) Photoelectric detection circuit, method of controlling photoelectric detection circuit, and pixel unit
US20210409631A1 (en) Image sensor
TW201041382A (en) Image sensor and low noise pixel readout circuit with high conversion gain
WO2020065670A1 (en) Multi-mode infrared photodetector
US20050103982A1 (en) Photo-sensitive element for electro-optical sensors
CN116456207A (zh) 一种基于高增益光敏器件的电路结构
JPH06334810A (ja) イメージセンサ