WO2019146723A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2019146723A1
WO2019146723A1 PCT/JP2019/002350 JP2019002350W WO2019146723A1 WO 2019146723 A1 WO2019146723 A1 WO 2019146723A1 JP 2019002350 W JP2019002350 W JP 2019002350W WO 2019146723 A1 WO2019146723 A1 WO 2019146723A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
delay line
input
time measurement
signal
Prior art date
Application number
PCT/JP2019/002350
Other languages
English (en)
French (fr)
Inventor
馬場　隆
達也 枦
鈴木　祥仁
牧野　健二
中村　重幸
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to US16/963,303 priority Critical patent/US11774283B2/en
Priority to JP2019567164A priority patent/JP7461745B2/ja
Priority to EP19743591.0A priority patent/EP3745101B1/en
Priority to KR1020207023761A priority patent/KR20200106202A/ko
Priority to CN201980009397.1A priority patent/CN111630354B/zh
Publication of WO2019146723A1 publication Critical patent/WO2019146723A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/4209—Photoelectric exposure meters for determining the exposure time in recording or reproducing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J11/00—Measuring the characteristics of individual optical pulses or of optical pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J27/00—Ion beam tubes
    • H01J27/02—Ion sources; Ion guns
    • H01J27/08—Ion sources; Ion guns using arc discharge
    • H01J27/14—Other arc discharge ion sources using an applied magnetic field
    • H01J27/146—End-Hall type ion sources, wherein the magnetic field confines the electrons in a central cylinder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar

Definitions

  • the present invention relates to a light detection device.
  • Non-Patent Document 1 There is known a light detection device in which a plurality of avalanche photodiodes are two-dimensionally arranged (for example, Non-Patent Document 1).
  • the plurality of avalanche photodiodes operate in Geiger mode.
  • the generation of pulse signals in the plurality of avalanche photodiodes is detected using a plurality of time measurement circuits.
  • the plurality of time measurement circuits operate in response to the clock signal supplied from the clock driver.
  • a plurality of time measurement circuits are two-dimensionally arranged corresponding to a plurality of avalanche photodiodes.
  • clock signals are supplied to each time measurement circuit for each row or column.
  • the wiring distance from the clock driver to each time measurement circuit is not constant.
  • the waveform of the clock signal supplied to each time measurement circuit is more easily broken as the wiring length from the clock driver to the time measurement circuit is longer.
  • the time taken for the clock signal to reach the upper limit from the lower limit and the time taken to reach the lower limit from the upper limit in the time measurement circuit Tends to be long.
  • the time for the clock signal to reach the upper limit from the lower limit is the rise time of the clock signal.
  • the time for the clock signal to reach the upper limit value to the lower limit value is the fall time of the clock signal.
  • a clock signal of a relatively high frequency (for example, 500 MHz) is supplied from the clock driver to each time measurement circuit in order to improve the time resolution for detecting the generation of pulse signals in each avalanche photodiode .
  • the frequency of the clock signal is relatively high, that is, the period of the clock signal is short, the interval between the rise and fall of the clock signal is narrow. As a result, the rise and fall of the clock signal input to the time measurement circuit may not be properly recognized by the time measurement circuit due to the collapse of the waveform.
  • the time measurement circuit appropriately obtains the time information indicating the timing when the pulse signal from the avalanche photodiode is input to the time measurement circuit. I will not. If the time information indicating the timing when the pulse signal is input to each time measurement circuit is not properly acquired, the generation of the pulse signal in the corresponding avalanche photodiode can not be properly detected.
  • the difference in the wiring distance from the clock driver to each time measurement circuit is also larger. For this reason, when the cycle of the clock signal is relatively short, the larger the area of the detection surface of the light detection device, the more pixel circuits for which the time measurement is not appropriately performed may increase.
  • the avalanche photodiode may be made of a compound semiconductor in order to enhance sensitivity characteristics in the near infrared (NIR) or short wavelength infrared (SWIR) wavelength region.
  • NIR near infrared
  • SWIR short wavelength infrared
  • a plurality of avalanche photodiodes operating in Geiger mode are arranged on a semiconductor substrate formed of a compound semiconductor.
  • the dark count rate may increase according to the heat.
  • the frequency of the clock signal supplied by the clock driver is higher, the power consumption is larger and the amount of heat generated from the clock driver is also increased. For this reason, in the above-mentioned light detection device, there is a possibility that time measurement may be performed at the wrong timing due to the increase in dark count.
  • One aspect of the present invention is to provide a light detection device in which erroneous detection of measurement time due to an increase in dark count and power consumption can be suppressed, and improvement in measurement time accuracy and enlargement of a light detection surface can be compatible. With the goal.
  • a light detection device includes an avalanche photodiode array substrate and a circuit substrate.
  • the avalanche photodiode array substrate is made of a compound semiconductor.
  • An avalanche photodiode array substrate is mounted on the circuit substrate.
  • a plurality of avalanche photodiodes are two-dimensionally arrayed on the avalanche photodiode array substrate.
  • the plurality of avalanche photodiodes operate in Geiger mode.
  • Each avalanche photodiode is connected to a quenching circuit.
  • the circuit board has a plurality of time measurement circuits and a clock driver.
  • the plurality of time measurement circuits are two-dimensionally arrayed on the circuit board corresponding to the plurality of avalanche photodiodes.
  • the clock driver supplies clock signals to the plurality of time measurement circuits.
  • Each time measurement circuit has a delay line portion including a delay line composed of a plurality of delay elements connected in series.
  • Each time measurement circuit acquires time information from the operation result of the delay line.
  • the acquired time information is time information indicating the timing when the pulse signal is input from the corresponding avalanche photodiode.
  • the delay line unit starts the operation of the delay line in response to the pulse signal output from the corresponding avalanche photodiode being input to the time measuring circuit.
  • the delay line unit stops the operation of the delay line in response to the clock signal from the clock driver being input to the time measuring circuit.
  • the delay line unit detects a time interval shorter than the cycle of the clock signal by the operation of the delay line.
  • the operation of the delay line detects a time interval shorter than the cycle of the clock signal. Therefore, even if the cycle of the clock signal is long, time resolution for detecting the generation of the pulse signal can be secured. If the cycle of the clock signal is long, the rise and fall intervals of the clock signal supplied to the time measurement circuit are wide. Therefore, even if the wiring length from the clock driver to the time measurement circuit is long and the rise time and fall time of the pulse signal supplied to the time measurement circuit are long, the rise and fall of the clock signal are time measurement circuits. It is easy to be recognized. As a result, even if the area of the detection surface is large, the light detection device can appropriately detect the generation of pulse signals in each avalanche photodiode while securing time resolution. If the clock driver is provided on the circuit board, the wiring length from the clock driver to the time measurement circuit can be reduced.
  • the clock driver is provided on a circuit board different from the avalanche photodiode array substrate. For this reason, the distance between the clock driver and each avalanche photodiode is greater than when the clock driver is formed on the same substrate as the avalanche photodiode. Since the clock driver is provided on the circuit board, the density at which the clock driver is formed is reduced. Therefore, it is difficult for the heat generated by the clock driver to be transmitted to the avalanche photodiode. Therefore, false detection of the measurement time can be suppressed.
  • each time measurement circuit may further include a counter that counts the clock signal.
  • Each time measurement circuit may obtain time information indicating the timing when the pulse signal is input from the corresponding avalanche photodiode from the operation result of the counter and the operation result of the delay line. In this case, measurement of a time longer than that which can be measured by the delay line alone is realized.
  • the counter may start its operation in response to the stop of the operation of the delay line and may stop its operation in synchronization with the clock signal from the clock driver. In this case, if no pulse signal is input from the corresponding avalanche photodiode, the delay line does not operate and the counter does not operate. Thus, power consumption may be reduced.
  • the circuit board may have, for each time measurement circuit, a memory and a control circuit that controls the time measurement circuit.
  • the control circuit resets the corresponding time measurement circuit in response to the reset signal being input to the control circuit, and stops input of the clock signal to the counter in response to the stop signal being input to the control circuit. You may The reset signal and the stop signal may be synchronized to the clock signal.
  • the delay line unit after the time measurement circuit is reset, the pulse signal output from the corresponding avalanche photodiode is input to the time measurement circuit, and then the clock signal from the clock driver is input to the time measurement circuit.
  • the number of delay elements operated up to now may be stored in the memory.
  • the counter may store, in the memory, the number of clock signals counted from when the operation of the delay line is stopped to when the stop signal is input.
  • the plurality of time measurement circuits are two-dimensionally arrayed in a region overlapping the light detection region in which the plurality of avalanche photodiodes are two-dimensionally arrayed.
  • the driver may be disposed in an area not overlapping the light detection area. In this case, the influence of the heat generated by the clock driver on each avalanche photodiode can be further reduced.
  • the quenching circuit is an active quenching circuit and may be formed on the circuit board.
  • the semiconductor substrate is made of a compound semiconductor, more dark counts and after-pulses may occur than when the semiconductor substrate is made of silicon.
  • the formation of the active quenching circuit on the circuit board makes it easy to realize the quenching time arbitrarily and to reduce the noise due to the dark count and the after pulse.
  • the avalanche photodiode array substrate and the circuit substrate may be connected by a bump electrode.
  • the influence of the heat generated by the clock driver on each avalanche photodiode can be further reduced as compared to the case where the avalanche photodiode array substrate and the circuit substrate are connected by direct bonding or the like.
  • the circuit board may include a silicon substrate. In this case, the manufacturing process of the configuration including the time measurement circuit and the clock driver can be simplified.
  • a light detection device capable of suppressing erroneous detection of measurement time and power consumption due to an increase in dark count, and achieving both improvement in measurement time accuracy and enlargement of a light detection surface. Be done.
  • FIG. 1 is a perspective view of a light detection device according to an embodiment.
  • FIG. 2 is a view showing a cross-sectional configuration of the light detection device.
  • FIG. 3 is a plan view of the circuit board.
  • FIG. 4 is a plan view of the light detection region of the avalanche photodiode array substrate.
  • FIG. 5 is a diagram showing the configuration of a circuit board.
  • FIG. 6 is a plan view of the mounting area of the circuit board.
  • FIG. 7 is a diagram showing the configuration of the pixel circuit.
  • FIG. 8 is a timing chart showing the operation of the time measurement circuit.
  • FIG. 9 is a diagram showing a time measurement circuit to which a global clock signal is supplied.
  • FIG. 10 is a diagram showing comparison of waveforms of global clock signals supplied to the respective time measurement circuits.
  • FIG. 11 is a diagram showing comparison of waveforms of global clock signals supplied to the respective time measurement circuits.
  • FIG. 1 is a perspective view of a light detection device according to the present embodiment.
  • FIG. 2 is a view showing a cross-sectional configuration of the light detection device according to the present embodiment. Hatching is omitted in FIG. 2 in order to improve the visibility.
  • FIG. 3 is a plan view of the circuit board.
  • FIG. 4 is a plan view showing a part of the avalanche photodiode array substrate.
  • FIG. 5 is a diagram showing the configuration of a circuit board.
  • FIG. 6 is a plan view showing a part of the circuit board.
  • FIG. 7 is a diagram showing the configuration of the pixel circuit.
  • the light detection device 1 includes an avalanche photodiode array substrate 10 and a circuit board 50, as shown in FIG.
  • the "avalanche photodiode” is referred to as "APD”.
  • the "avalanche photodiode array substrate” is referred to as "APD array substrate”.
  • the circuit board 50 is disposed to face the APD array substrate 10.
  • Each of the APD array substrate 10 and the circuit substrate 50 has a rectangular shape in plan view.
  • the APD array substrate 10 includes a main surface 10A, a main surface 10B, and a side surface 10C facing each other.
  • Circuit board 50 includes a main surface 50A, a main surface 50B, and a side surface 50C facing each other.
  • the main surface 10B of the APD array substrate 10 faces the main surface 50A of the circuit board 50.
  • a plane parallel to the main surfaces of the APD array substrate 10 and the circuit substrate 50 is an XY axis plane, and a direction orthogonal to each main surface is a Z axis direction.
  • the side surface 50C of the circuit board 50 is located outside the side surface 10C of the APD array substrate 10 in the XY plane planar direction. That is, the area of the circuit board 50 is larger than the area of the APD array substrate 10 in plan view.
  • the side surface 10C of the APD array substrate 10 and the side surface 50C of the circuit substrate 50 may be flush with each other. In this case, the outer edge of the APD array substrate 10 and the outer edge of the circuit board 50 coincide with each other in plan view.
  • a glass substrate may be disposed on the major surface 10A of the APD array substrate 10.
  • the glass substrate and the APD array substrate 10 are optically connected by an optical adhesive.
  • the glass substrate may be formed directly on the APD array substrate 10.
  • the side surface 10C of the APD array substrate 10 and the side surface of the glass substrate may be flush with each other. In this case, the outer edge of the APD array substrate 10 and the outer edge of the glass substrate coincide with each other in plan view.
  • the side surface 10C of the APD array substrate 10, the side surface 50C of the circuit substrate 50, and the side surface of the glass substrate may be flush with each other. In this case, the outer edge of the APD array substrate 10, the outer edge of the circuit substrate 50, and the outer edge of the glass substrate coincide with each other in plan view.
  • the APD array substrate 10 has an N-type semiconductor substrate 11 made of a compound semiconductor.
  • the semiconductor substrate 11 has a substrate 12 made of InP that forms the major surface 10A.
  • a buffer layer 13 made of InP, an absorption layer 14 made of InGaAsP, an electric field relaxation layer 15 made of InGaAsP, and a multiplication layer 16 made of InP are sequentially formed on the substrate 12 from the main surface 10A to the main surface 10B.
  • the absorption layer 14 may be made of InGaAs.
  • the semiconductor substrate 11 may be formed of GaAs, InGaAs, AlGaAs, InAlGaAs or the like.
  • the APD array substrate 10 is mounted on a circuit board 50.
  • the APD array substrate 10 and the circuit substrate 50 are connected by bump electrodes 70.
  • the APD array substrate 10 has bump electrodes 70 on the mounting area ⁇ arranged at the center of the circuit substrate 50. It is connected.
  • the mounting area ⁇ has a rectangular shape.
  • the APD array substrate 10 has a plurality of APDs 20 operating in Geiger mode.
  • the plurality of APDs 20 are two-dimensionally arrayed in the light detection area ⁇ of the semiconductor substrate 11 when viewed in the thickness direction of the APD array substrate 10, as shown in FIG.
  • the light detection area ⁇ has a rectangular shape, and when viewed from the thickness direction of the APD array substrate 10, overlaps with the mounting area ⁇ of the circuit board 50.
  • Each APD 20 is surrounded by the insulating portion 21 when viewed from the thickness direction of the APD array substrate 10.
  • Each APD 20 has a P-type active area 22 formed by doping an impurity in the multiplication layer 16 from the main surface 10B side.
  • the impurity to be doped is, for example, Zn (zinc).
  • the insulating portion 21 is configured, for example, by forming a polyimide film in a trench formed by wet etching or dry etching.
  • the active area 22 is formed in a circular shape as viewed in the thickness direction, and the insulating portion 21 is formed in an annular shape along the edge of the active area 22.
  • the insulating portion 21 reaches the substrate 12 from the main surface 10 B side of the semiconductor substrate 11 in the thickness direction of the APD array substrate 10.
  • the APD array substrate 10 has an insulating layer 23 and a plurality of electrode pads 24.
  • the insulating layer 23 covers the semiconductor substrate 11 on the main surface 10B side.
  • the electrode pad 24 is formed on the semiconductor substrate 11 on the main surface 10 B side for each APD 20 and is in contact with the active area 22.
  • the electrode pad 24 is exposed from the insulating layer 23 and is connected to the circuit board 50 through the bump electrode 70.
  • the circuit board 50 has the main surface 50A and the main surface 50B, and is connected to the APD array substrate 10 on the main surface 50A side through the bump electrode 70. As shown in FIG. 5, the circuit board 50 includes an interface circuit 31, a memory 32, a PLL (Phase Locked Loop) 33, a row random access decoder 34, a clock driver 35, and a plurality of pixel circuits 36. A column random access decoder 37 and an I / O port 38 are provided.
  • PLL Phase Locked Loop
  • the interface circuit 31 corresponds to, for example, an SPI (Serial Peripheral Interface) bus.
  • the interface circuit 31 receives digital signals such as SCLK (Serial Clock), CS (Chip Select), MOSI (Master Output / Slave Input), and MISO (Master Input / Slave Output) input from the outside, and is included in the signal.
  • the setting information of the register to be stored is stored in the memory 32.
  • the PLL 33 generates a global clock signal based on a master clock (MCLK: Master Clock) input from the outside and data stored in the memory 32, and transmits the generated global clock signal to the clock driver 35.
  • the PLL 33 includes a programmable frequency divider, and refers to the data stored in the memory 32 to set the frequency division number. That is, according to the input from the outside to the interface circuit 31, the frequency division number of the PLL 33 can be set to an arbitrary value.
  • the frequency of the master clock input from the outside is 10 MHz
  • the frequency of the global clock signal generated by the PLL 33 is 200 MHz.
  • the PLL 33 outputs a control bias for controlling the time measuring circuit 40 of each pixel circuit 36 together with the global clock signal.
  • the clock driver 35 supplies a global clock signal to each pixel circuit 36.
  • the plurality of pixel circuits 36 are electrically connected to the corresponding APDs 20 through the bump electrodes 70, respectively.
  • a pulse signal from the corresponding APD 20 is input to each pixel circuit 36, and each pixel circuit 36 processes the input pulse signal.
  • the signal processed by each pixel circuit 36 is output to the I / O port 38 at timing according to the signals from the row random access decoder 34 and the column random access decoder 37.
  • the plurality of pixel circuits 36 are two-dimensionally arranged corresponding to each APD 20 in a mounting area ⁇ overlapping the light detection area ⁇ when viewed in the thickness direction of the APD array substrate 10.
  • the PLL 33 and the clock driver 35 are disposed in a non-mounting area ⁇ which does not overlap the light detection area ⁇ when viewed in the thickness direction of the APD array substrate 10, as shown in FIG.
  • the circuit board 50 has a silicon substrate 51 and a wiring layer 52 stacked on the silicon substrate 51 in the mounting area ⁇ .
  • the wiring layer 52 forms an electrode pad 54, a plurality of vias 55, a plurality of metal layers 56 disposed in different layers, and a plurality of MOSFETs (Metal-oxide-semiconductor field-effect transistors) in each pixel circuit 36. It has a gate 57, a plurality of readout buses 58, and an insulating layer 59.
  • the electrode pad 54 is formed for each pixel circuit 36 on the main surface 50 A side, and is connected to the electrode pad 24 of the APD array substrate 10 through the bump electrode 70. That is, as shown in FIG. 6, the electrode pads 54 are two-dimensionally arranged on the main surface 50A side.
  • the read bus 58 is connected to the I / O port 38.
  • the read bus 58 is disposed closer to the major surface 50A than the major surface 50B. Therefore, this arrangement can reduce parasitic capacitance generated on the read bus 58. Thus, even when the detector's detection surface is large, the signal output from the pixel circuit can be read out with reduced delay.
  • the parasitic capacitance generated on the read bus 58 is generated by the influence of the silicon substrate 51 and the circuit formed on the periphery thereof.
  • the plurality of vias 55 are formed through the insulating layer 59 and electrically connect the electrode pad 54, the plurality of metal layers 56, and the plurality of gates 57.
  • Each APD 20 is connected to the gate 57 of the corresponding pixel circuit 36 through the electrode pad 24, the bump electrode 70, the electrode pad 54, the plurality of vias 55, and the plurality of metal layers 56.
  • a plurality of wells 60 are formed in the silicon substrate 51 for each pixel circuit 36. In the plurality of wells 60, sources 61 and drains 62 corresponding to the respective gates 57 are formed.
  • Each pixel circuit 36 has a time measurement circuit 40, an active quenching circuit 41, a control circuit 42, and a readable memory 43, as shown in FIG. That is, for each time measurement circuit 40, an active quenching circuit 41, a control circuit 42, and a memory 43 are arranged.
  • the plurality of time measurement circuits 40 are two-dimensionally arranged in the mounting area ⁇ of the circuit board 50 when viewed from the thickness direction of the APD array board 10.
  • At least the time measurement circuit 40 is configured of a MOSFET configured of a gate 57, a source 61, and a drain 62.
  • the active quenching circuit 41 is formed on the circuit board 50, and is connected to the corresponding APD 20 through the electrode pad 24, the bump electrode 70, and the electrode pad 54.
  • the pulse signal output from the corresponding APD 20 is input to the control circuit 42 through the active quenching circuit 41.
  • a bias for adjusting the quenching time is also applied to the active quenching circuit 41 from a wire (not shown).
  • the control circuit 42 receives the pulse signal from the corresponding APD 20, the global clock signal supplied from the clock driver 35, and the reset signal and the stop signal.
  • the reset signal and the stop signal are generated, for example, on an external board that controls the circuit board 50.
  • the control circuit 42 supplies, to the time measurement circuit 40, the pulse signal from the corresponding APD 20 and the global clock signal from the clock driver 35.
  • the control circuit 42 receives a reset signal to reset the corresponding time measurement circuit 40, receives a pulse signal from the APD 20, and instructs the start of the operation of the time measurement circuit 40.
  • the reset signal resets the control circuit 42 and the time measurement circuit 40 to be in a standby state.
  • the control circuit 42 stops the input of the clock signal to the coarse counter unit 45 in response to the input of the stop signal instructing the stop of the operation of the corresponding time measuring circuit 40 from the board outside the circuit board 50. Let The stop signal is synchronized with the input global clock signal.
  • the memory 43 stores the signal output from the time measurement circuit 40.
  • the signals stored in the memory 43 are output to the I / O port 38 through the read bus 58 in response to the signals from the row random access decoder 34 and the column random access decoder 37.
  • Each time measuring circuit 40 has a fine unit 44 that detects a time interval shorter than the cycle of the global clock signal, and a course counter unit 45 that counts the global clock signal.
  • the fine unit 44 is included in the delay line unit.
  • the course counter unit 45 is included in the counter.
  • Each time measuring circuit 40 acquires time information indicating the timing when the pulse signal is input from the corresponding APD 20 based on the operation result of the fine unit 44 and the global clock signal generated by the clock driver 35.
  • each time measuring circuit 40 receives the pulse signal from the corresponding APD 20 according to the operation result of the fine unit 44 stored in the memory 43 and the operation result of the course counter unit 45, and then stops. Measure the time until input. Thereby, for the stop signal, the timing when the pulse signal is input from the corresponding APD 20 can be derived.
  • the fine unit 44 includes a delay line 47 in which a plurality of delay elements 46 are connected in series, and an encoder 48.
  • the plurality of delay elements 46 are 16 buffers connected in series.
  • Each delay element 46 has the same amount of delay.
  • the same delay amount includes an error that does not affect the time measured by the time measurement circuit 40.
  • the delay amount in each delay element 46 is a time interval shorter than the period of the global clock signal.
  • Each delay element 46 is controlled by the control bias supplied from the PLL 33.
  • the encoder 48 stores the delay amount delayed by the delay line 47 in the memory 43. That is, the operation result of the delay line 47 is stored in the memory 43.
  • the course counter unit 45 counts the global clock signal and stores the counted result in the memory 43. That is, the operation result of the course counter unit 45 is stored in the memory 43.
  • the control circuit 42 is reset in synchronization with the rising of the global clock signal Global CLK in response to the input of the reset signal Reset (timing t1 in FIG. 8).
  • the reset signal Reset indicates light emission of a light source such as a laser, and is generated on a board that controls the circuit board 50.
  • the pulse signal SPADIN output from the APD 20 connected to the fine unit 44 is input to the time measurement circuit 40 after the control circuit 42 is reset in response to the reset signal Reset.
  • Operation of the delay line 47 (timing t2 in FIG. 8).
  • Fine unit 44 stops the operation of delay line 47 in response to the input of global clock signal Global CLK after the start of the operation of delay line 47 to time measurement circuit 40 (timing t3 in FIG. 8). .
  • the fine unit 44 continues the operation of the delay line 47 until the rising of the next global clock signal is input. Specifically, in the fine unit 44, the pulse signal output from the corresponding APD 20 is input to the time measurement circuit 40, and the pulse propagates through the delay line 47. Before the propagating pulse reaches the end of the delay line 47, the rising edge of the global clock is input.
  • the encoder 48 generates a signal (signal indicated by Fine Encode in FIG. 8) that changes according to the signal (signal indicated by Delay Line in FIG. 8) from the delay line 47, and the delay element 46 of the delay line 47 operates. Count the number of stages and convert it into a binary signal. Since the delay amount in each delay element 46 is a time interval shorter than the cycle of the global clock signal, the fine unit 44 detects a time interval shorter than the cycle of the global clock signal by the operation of the delay line 47. Specifically, in the encoder 48, after the corresponding time measurement circuit 40 is reset, the pulse signal output from the corresponding APD 20 is input to the time measurement circuit 40, and then the global clock signal is input to the time measurement circuit. Count the number of delay elements operated until input to 40. In the example shown in FIG. 8, the encoder 48 sets the number of operated delay elements 46 to four.
  • the encoder 48 stores the number of operated delay elements 46 in the memory 43.
  • the encoder 48 binary represents the number of operated delay elements 46. That is, the encoder 48 expresses the time interval from the start of the operation of the delay line 47 to the stop in binary, and the user obtains the measurement time by multiplying the binary value by the delay amount of the delay element 46. be able to.
  • the encoder 48 stores binary data in the memory 43.
  • the course counter unit 45 starts its operation when the operation of the delay line 47 is stopped.
  • the course counter unit 45 counts rising edges of the global clock signal until the stop signal is input to the control circuit 42.
  • the coarse counter unit 45 generates a signal Coarse Count that changes in response to the rising of the global clock signal, and counts the global clock signal.
  • the course counter unit 45 stops its operation under the control of the control circuit 42.
  • the control circuit 42 stops the input of the global clock signal to the coarse counter unit 45. That is, in the present embodiment, the course counter unit 45 starts the operation in response to the stop of the operation of the delay line 47 and stops the operation in response to the stop signal being input to the control circuit 42. Since the stop signal is synchronized with the global clock signal, the coarse counter unit 45 stops its operation in synchronization with the global signal.
  • the coarse counter unit 45 sets the number of rising edges of the global clock signal to five.
  • the course counter unit 45 stores the counted number in the memory 43.
  • the coarse counter unit 45 stores in the memory 43 the number of global clock signals counted from when the operation of the delay line 47 is stopped until the stop signal is input.
  • the time measuring circuit 40 stores in the memory 43 the delay amount from the pulse signal input from the APD 20 to the input of the rising edge of the global clock signal, that is, the time interval, in the fine unit 44. ing.
  • the time measuring circuit 40 stores in the memory 43 the number of risings of the global clock signal until the stop signal is inputted after the operation of the delay line 47 of the fine unit 44 is stopped in the course counter unit 45. That is, from the operation result of the delay line in fine unit 44 and the operation result of coarse counter unit 45, time measurement circuit 40 measures the time from the input of the pulse signal from the corresponding APD 20 to the input of the stop signal. doing. Therefore, the time measuring circuit 40 acquires time information indicating the timing when the pulse signal is input from the APD 20 to the stop signal.
  • FIG. 9 shows a time measurement circuit to which a global clock signal is supplied.
  • FIG. 10 and FIG. 11 show comparison of waveforms of global clock signals supplied to the respective time measurement circuits.
  • the clock driver 35 supplies a global clock signal for each row of the plurality of time measurement circuits 40 two-dimensionally arranged in the mounting area ⁇ .
  • Figure 9 shows the electrical connection between the N time measuring circuit 40 1 ⁇ 40 N and the clock driver 35 arranged in the same row with a pitch of 100 [mu] m. "N" is any integer. As shown in FIG. 9, the time measurement circuits 40 1 to 40 N arranged in the same row are connected in parallel to each other by one line connected to the clock driver 35. Time measuring circuit 40 1, among the N time measuring circuit 40 1 ⁇ 40 N, the smallest wiring distance between the clock driver 35. Time measuring circuit 40 N, within the N time measuring circuit 40 1 ⁇ 40 N, the largest wiring distance between the clock driver 35.
  • the waveform is shown.
  • the unit of the horizontal axis is phase (ns)
  • the unit of the vertical axis is voltage (V).
  • FIG. 10 shows a comparison of the time measuring circuit 40 1 and the time measuring circuit 40 32.
  • Figure 11 shows a comparison of the time measuring circuit 40 1 and the time measuring circuit 40 128.
  • FIG. 10 shows the waveform of the global clock signal supplied to the time measuring circuit 40 closest to the clock driver 35 among the time measuring circuits 40 arranged in the same row, and the 32nd time from the clock driver 35.
  • the comparison with the waveform of the global clock signal supplied to the measurement circuit 40 is shown.
  • 11 shows the waveforms of the global clock signal supplied to the time measuring circuit 40 closest to the clock driver 35 among the time measuring circuits 40 arranged in the same row, and the 128th time measuring circuit 40 from the clock driver 35. It shows a comparison with the waveform of the supplied global clock signal.
  • the frequency of the global clock signal is 200 MHz
  • the period from rising to falling is 2.5 ns.
  • the time for the voltage to reach the upper limit from the lower limit, that is, the rise time, and the time for the upper limit to reach the lower limit, that is, the fall time is about 2.5 ns. Therefore, when the frequency of the global clock signal is set higher than 200 Hz, the rising of the global clock signal is appropriately made appropriate by the time measurement circuit 40 or the control circuit 42 because the cycle is shorter than the rising time and falling time. It may not be recognized.
  • the timing for starting the delay line 47 stops the operation course counter unit 45 is operated after a pulse signal is input to the time measuring circuit 40 from APD20 It may not be detected properly.
  • the time measurement circuit 40 is arranged at a pitch of 100 ⁇ m, the arrival time of the pulse signal at the APD 20 may not be properly recorded in the pixel having the 128th time measurement circuit 40 from the clock driver 35 .
  • each time measuring circuit 40 acquires, from the operation result of the delay line 47, time information indicating the timing when the pulse signal is input from the corresponding APD 20 to the time measuring circuit 40.
  • the fine unit 44 detects a time interval shorter than the cycle of the global clock signal by the operation of the delay line 47.
  • the time resolution for detecting the generation of the pulse signal can be secured even if the cycle of the global clock signal is long. If the period of the global clock signal is long, the rise and fall intervals of the global clock signal supplied to the time measurement circuit 40 are wide. For this reason, even if the wiring length from the clock driver 35 to the time measuring circuit 40 is long, whereby the rise time and falling time of the pulse signal supplied to the time measuring circuit 40 are long, the rise of the global clock signal is generated. The falling edge is easily recognized by the time measuring circuit 40. That is, by simultaneously improving the accuracy of the measurement time and increasing the size of the light detection surface, the light detection accuracy can be improved.
  • the time measuring circuit 40 from the clock driver 35 to the 128th is measured when the time measuring circuit 40 is arranged at a pitch of 100 ⁇ m. , Less susceptible to the collapse of the waveform. Therefore, even if the area of the detection surface is large, the light detection device can appropriately detect the generation of the pulse signal in each APD 20 while securing time resolution. If the clock driver 35 is provided on the circuit board 50, the wiring length from the clock driver 35 to the time measurement circuit 40 can be reduced.
  • the frequency of the global clock signal is reduced, power consumption can be reduced, and the amount of heat generated from the clock driver 35 can also be reduced. Since the clock driver 35 is provided on the circuit substrate 50 different from the APD array substrate 10, the distance between the clock driver 35 and each APD 20 is greater than when the clock driver 35 is formed on the same substrate as the APD 20. Is away. Since the clock driver 35 is provided on the circuit board 50, the density at which the clock driver 35 is formed is reduced. Therefore, the heat generated by the clock driver 35 is hard to be transmitted to the APD 20. Therefore, false detection of the measurement time can be suppressed.
  • Each time measuring circuit 40 has a course counter unit 45 that counts global clock signals. Each time measuring circuit 40 acquires, from the operation result of the coarse counter unit 45 and the operation result of the delay line 47, time information indicating the timing when the pulse signal is input from the corresponding APD 20. For this reason, measurement of time longer than time which can be measured only by the delay line is realized.
  • the course counter unit 45 starts its operation in response to the stop of the operation of the delay line 47, and stops its operation in synchronization with the global clock signal from the clock driver 35. In this case, if the pulse signal is not input from the corresponding APD 20, the delay line 47 does not operate and the course counter unit 45 does not operate, so power consumption can be reduced.
  • the plurality of time measurement circuits 40 are two-dimensionally arrayed in the mounting area ⁇ overlapping the light detection area ⁇ in which the plurality of APDs 20 are two-dimensionally arrayed. It is arranged in the non-mounting area ⁇ which does not overlap the light detection area ⁇ . Therefore, the influence of the heat generated by the clock driver 35 on the respective APDs 20 can be further reduced.
  • the quenching circuit connected to the APD 20 is an active quenching circuit 41 and is formed on the circuit board 50.
  • the semiconductor substrate 11 is made of a compound semiconductor, more dark counts and after-pulses may occur than when the semiconductor substrate 11 is made of silicon. Since the active quenching circuit 41 is formed on the circuit board 50, the quenching time is easily realized arbitrarily, and the noise due to the dark count and the after pulse is easily reduced.
  • the APD array substrate 10 and the circuit substrate 50 are connected by bump electrodes 70. Therefore, the influence of the heat generated by the clock driver 35 on the respective APDs 20 can be further reduced as compared with the case where the APD array substrate 10 and the circuit substrate 50 are connected by direct bonding or the like.
  • the circuit board 50 also includes a silicon substrate 51. In this case, the manufacturing process of the configuration having the time measurement circuit 40 and the clock driver 35 can be simplified.
  • the coarse counter unit 45 counts the number of risings of the global clock signal from when the operation of the delay line 47 of the fine unit 44 is stopped until the stop signal is input.
  • the coarse counter unit 45 may count the number of rising edges of the global clock signal from when the reset signal is input to the control circuit 42 to when the operation of the delay line 47 is stopped.
  • the course counter unit 45 may count the number of rising edges of the global clock signal from the timing t1 to the timing t3 in FIG. In this case, the time interval from when the pulse signal from the APD 20 is input based on the count until when the rising edge of the global clock signal is input is subtracted from the operation result of the coarse counter unit 45.
  • each time measuring circuit 40 acquires time information indicating the timing when the pulse signal from the APD 20 is input in response to the reset signal.
  • the time measurement circuit 40 may not have the course counter unit 45.
  • the fine unit 44 detects a time interval from when the pulse signal from the APD 20 is input to when the stop signal is input. That is, also in this case, each time measuring circuit 40 acquires time information indicating the timing when the pulse signal from the APD 20 is input to the stop signal. In this case, the configuration of the time measurement circuit can be simplified.
  • the time measurement circuit 40 operates based on the rise of each pulse signal, but may operate based on the fall.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Gyroscopes (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

光検出装置１は、化合物半導体からなるアバランシェフォトダイオードアレイ基板１０を備える。回路基板５０は、複数の時間計測回路４０と、クロックドライバ３５とを有する。各時間計測回路４０は、ディレイライン部を有し、ディレイライン４７の動作結果から、対応するアバランシェフォトダイオード２０からパルス信号が入力されたタイミングを示す時間情報を取得する。ディレイライン部は、パルス信号が該時間計測回路４０に入力されたことに応じてディレイライン４７の動作を開始し、クロックドライバ３５からのクロック信号が該時間計測回路４０に入力されたことに応じてディレイライン４７の動作を停止し、ディレイライン４７の動作によってクロック信号の周期よりも短い時間間隔を検出する。

Description

光検出装置
　本発明は、光検出装置に関する。
　複数のアバランシェフォトダイオードが２次元配列されている光検出装置が知られている（たとえば、非特許文献１）。複数のアバランシェフォトダイオードは、ガイガーモードで動作する。複数のアバランシェフォトダイオードにおけるパルス信号の発生は、複数の時間計測回路を用いて検出される。複数の時間計測回路は、クロックドライバから供給されたクロック信号に応じて動作する。この光検出装置では、複数のアバランシェフォトダイオードに対応して、複数の時間計測回路が２次元配列されている。
Brian　F.Aull　et　al.　「Geiger-Mode　Avalanche　Photodiodes　for　Three-Dimensional　Imaging」　LINCOLN　LABORATORY　JOURNAL　VOLUME　13,　NUMBER　2,　2002
　複数の時間計測回路が２次元配列されている構成では、行ごと又は列ごとに各時間計測回路へクロック信号が供給される。この場合、同一行又は同一列に配列されている複数の時間計測回路について、クロックドライバから各時間計測回路までの配線距離は一定ではない。各時間計測回路に供給されるクロック信号の波形は、クロックドライバから当該時間計測回路までの配線長が長いほど崩れやすい。具体的には、クロックドライバから時間計測回路までの配線長が長いほど、当該時間計測回路においてクロック信号が下限値から上限値に達するまでの時間、および、上限値から下限値に達するまでの時間が長くなりやすい。クロック信号が下限値から上限値に達するまでの時間は、クロック信号の立ち上がり時間である。クロック信号が上限値から下限値に達するまでの時間は、クロック信号の立ち下がり時間である。
　上記光検出装置では、各アバランシェフォトダイオードにおけるパルス信号の発生を検出する時間分解能を向上するために、比較的高い周波数（たとえば、５００ＭＨｚ）のクロック信号がクロックドライバから各時間計測回路に供給される。クロック信号の周波数が比較的高い、すなわち、クロック信号の周期が短いと、クロック信号の立ち上がりと立ち下がりとの間隔が狭い。この結果、上記波形の崩れによって当該時間計測回路に入力されるクロック信号の立ち上がり及び立ち下がりが、当該時間計測回路で適切に認識されないおそれがある。クロック信号の立ち上がり及び立ち下がりが時間計測回路で適切に認識されなければ、当該時間計測回路では、アバランシェフォトダイオードからのパルス信号が当該時間計測回路に入力されたタイミングを示す時間情報が適切に取得されない。各時間計測回路に上記パルス信号が入力されたタイミングを示す時間情報が適切に取得されなければ、対応するアバランシェフォトダイオードにおけるパルス信号の発生が適切に検出されない。
　光検出装置の検出面の面積が大きいほど、クロックドライバから各時間計測回路までの配線距離の差も大きい。このため、クロック信号の周期が比較的短い場合には、光検出装置の検出面の面積が大きいほど、時間計測が適切になされない画素回路が増加するおそれがある。
　光検出装置では、たとえば、近赤外（ＮＩＲ）又は短波長赤外（ＳＷＩＲ）の波長領域での感度特性を高めるために、アバランシェフォトダイオードが化合物半導体により構成されることがある。この場合、ガイガーモードで動作する複数のアバランシェフォトダイオードは、化合物半導体によって形成された半導体基板に配列される。アバランシェフォトダイオードが化合物半導体により構成されている光検出装置では、熱に応じてダークカウントレートが増加するおそれがある。クロックドライバが供給するクロック信号の周波数が高いほど、電力消費が大きく、当該クロックドライバから発生する熱量も増加する。このため、上記光検出装置では、ダークカウント増加により誤ったタイミングで時間計測が行われるおそれがある。
　本発明の一態様は、ダークカウントの増加による計測時間の誤検出及び電力消費が抑制され得ると共に、計測時間の精度の向上と光検出面の大型化が両立され得る光検出装置を提供することを目的とする。
　本発明の一態様に係る光検出装置は、アバランシェフォトダイオードアレイ基板と、回路基板と、を備えている。アバランシェフォトダイオードアレイ基板は、化合物半導体からなる。回路基板には、アバランシェフォトダイオードアレイ基板が実装されている。アバランシェフォトダイオードアレイ基板には、複数のアバランシェフォトダイオードが２次元配列されている。複数のアバランシェフォトダイオードは、ガイガーモードで動作する。各アバランシェフォトダイオードは、クエンチング回路に接続されている。回路基板は、複数の時間計測回路と、クロックドライバと、を有している。複数の時間計測回路は、複数のアバランシェフォトダイオードに対応して回路基板に２次元配列されている。クロックドライバは、複数の時間計測回路にクロック信号を供給する。各時間計測回路は、直列に接続した複数の遅延素子からなるディレイラインを含むディレイライン部を有する。各時間計測回路は、ディレイラインの動作結果から、時間情報を取得する。この取得された時間情報は、対応するアバランシェフォトダイオードからパルス信号が入力されたタイミングを示す時間情報である。ディレイライン部は、対応するアバランシェフォトダイオードから出力されたパルス信号が該時間計測回路に入力されたことに応じてディレイラインの動作を開始する。ディレイライン部は、クロックドライバからのクロック信号が該時間計測回路に入力されたことに応じてディレイラインの動作を停止する。ディレイライン部は、ディレイラインの動作によってクロック信号の周期よりも短い時間間隔を検出する。
　本一態様では、ディレイラインの動作によってクロック信号の周期よりも短い時間間隔が検出される。このため、クロック信号の周期が長くとも上記パルス信号の発生を検出する時間分解能が、確保され得る。クロック信号の周期が長ければ、時間計測回路に供給されるクロック信号の立ち上がりと立ち下がり間隔が広い。したがって、クロックドライバから時間計測回路までの配線長が長く、該時間計測回路に供給される上記パルス信号の立ち上がり時間および立ち下がり時間が長くても、クロック信号の立ち上がり及び立ち下がりが時間計測回路で認識されやすい。この結果、当該光検出装置は、検出面の面積が大きくとも、時間分解能を確保しつつ、各アバランシェフォトダイオードにおいてパルス信号の発生を適切に検出し得る。クロックドライバが回路基板に設けられていれば、クロックドライバから時間計測回路までの配線長が削減され得る。
　クロック信号の周波数が低減されれば、電力消費が抑えられると共に、当該クロックドライバから発生する熱量も低減され得る。この光検出装置では、クロックドライバは、アバランシェフォトダイオードアレイ基板とは別の回路基板に設けられていれる。このため、クロックドライバがアバランシェフォトダイオードと同一の基板に形成される場合よりも、クロックドライバと各アバランシェフォトダイオードとの間の距離が離れている。クロックドライバが回路基板に設けられていれるため、クロックドライバが形成される密度が緩和されている。したがって、クロックドライバで発生する熱が、アバランシェフォトダイオードに伝わり難い。このため、計測時間の誤検出が抑制され得る。
　本一態様では、各時間計測回路は、クロック信号をカウントするカウンタを更に有してもよい。各時間計測回路は、カウンタの動作結果とディレイラインの動作結果とから、対応するアバランシェフォトダイオードからパルス信号が入力されたタイミングを示す時間情報を取得してもよい。この場合、ディレイラインのみで計測できる時間よりも長い時間の計測が実現される。
　本一態様では、カウンタは、ディレイラインの動作が停止したことに応じて動作を開始し、クロックドライバからのクロック信号に同期して動作を停止してもよい。この場合、対応するアバランシェフォトダイオードからパルス信号が入力されなければ、ディレイラインが動作せずカウンタも動作しない。このため、電力の消費が低減され得る。
　本一態様では、回路基板は、時間計測回路ごとに、メモリと、該時間計測回路を制御する制御回路とを有してもよい。制御回路は、当該制御回路にリセット信号が入力されたことに応じた対応する時間計測回路のリセットと、当該制御回路にストップ信号が入力されたことに応じたカウンタへのクロック信号の入力停止とを行ってもよい。リセット信号及びストップ信号は、クロック信号に同期していてもよい。ディレイライン部は、時間計測回路がリセットされた後に対応するアバランシェフォトダイオードから出力されたパルス信号が該時間計測回路に入力されてから、クロックドライバからのクロック信号が該時間計測回路に入力されるまでに動作した遅延素子の数をメモリに格納してもよい。カウンタは、ディレイラインの動作が停止してから、ストップ信号が入力されるまでにカウントしたクロック信号の数をメモリに格納してもよい。
　本一態様では、アバランシェフォトダイオードアレイ基板の厚さ方向から見て、複数の時間計測回路は、複数のアバランシェフォトダイオードが２次元配列されている光検出領域と重なる領域に２次元配列され、クロックドライバは、光検出領域と重ならない領域に配置されていてもよい。この場合、クロックドライバで発生した熱が各アバランシェフォトダイオードに与える影響が、更に低減され得る。
　本一態様では、クエンチング回路は、アクティブクエンチング回路であり、回路基板に形成されていてもよい。半導体基板が化合物半導体で構成されている場合は、半導体基板がシリコンから構成されている場合よりもダークカウント及びアフターパルスが多く発生するおそれがある。アクティブクエンチング回路が回路基板に形成されることで、クエンチングの時間が任意で実現されやすく、ダークカウント及びアフターパルスによるノイズが低減されやすい。
　本一態様では、アバランシェフォトダイオードアレイ基板と回路基板とは、バンプ電極によって接続されていてもよい。この場合、アバランシェフォトダイオードアレイ基板と回路基板とがダイレクトボンディング等によって接続された場合に比べて、クロックドライバで発生した熱が各アバランシェフォトダイオードに与える影響が更に低減され得る。
　回路基板は、シリコン基板を含んでもよい。この場合、上記時間計測回路及びクロックドライバを有する構成の製造工程が簡易になり得る。
　本発明の一態様によれば、ダークカウントの増加による計測時間の誤検出及び電力消費が抑制され得ると共に、計測時間の精度の向上と光検出面の大型化が両立され得る光検出装置が提供される。
図１は、一実施形態に係る光検出装置の斜視図である。 図２は、光検出装置の断面構成を示す図である。 図３は、回路基板の平面図である。 図４は、アバランシェフォトダイオードアレイ基板の光検出領域の平面図である。 図５は、回路基板の構成を示す図である。 図６は、回路基板の実装領域の平面図である。 図７は、画素回路の構成を示す図である。 図８は、時間計測回路の動作を示すタイミングチャートである。 図９は、グローバルクロック信号が供給される時間計測回路を示す図である。 図１０は、各時間計測回路に供給されるグローバルクロック信号の波形の比較を示す図である。 図１１は、各時間計測回路に供給されるグローバルクロック信号の波形の比較を示す図である。
　以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　まず、図１から図７を参照して、本実施形態に係る光検出装置の全体の構成について説明する。図１は、本実施形態に係る光検出装置の斜視図である。図２は、本実施形態に係る光検出装置の断面構成を示す図である。図２では、視認性を向上するため、ハッチングが省略されている。図３は、回路基板の平面図である。図４は、アバランシェフォトダイオードアレイ基板の一部を示す平面図である。図５は、回路基板の構成を示す図である。図６は、回路基板の一部を示す平面図である。図７は、画素回路の構成を示す図である。
　光検出装置１は、図１に示されているように、アバランシェフォトダイオードアレイ基板１０と、回路基板５０を備えている。以下、「アバランシェフォトダイオード」を「ＡＰＤ」と称する。「アバランシェフォトダイオードアレイ基板」を「ＡＰＤアレイ基板」と称する。回路基板５０は、ＡＰＤアレイ基板１０に対向配置されている。ＡＰＤアレイ基板１０、回路基板５０は、いずれも平面視で矩形状を呈している。
　ＡＰＤアレイ基板１０は、互いに対向する主面１０Ａと主面１０Ｂと側面１０Ｃを含んでいる。回路基板５０は、互いに対向する主面５０Ａと主面５０Ｂと側面５０Ｃを含む。ＡＰＤアレイ基板１０の主面１０Ｂは、回路基板５０の主面５０Ａと対向している。ＡＰＤアレイ基板１０、回路基板５０の各主面と平行な面がＸＹ軸平面であり、各主面に直交する方向がＺ軸方向である。
　回路基板５０の側面５０Ｃは、ＡＰＤアレイ基板１０の側面１０ＣよりもＸＹ軸平面方向の外側に位置している。すなわち、平面視で、回路基板５０の面積は、ＡＰＤアレイ基板１０の面積よりも大きい。ＡＰＤアレイ基板１０の側面１０Ｃと回路基板５０の側面５０Ｃは、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、回路基板５０の外縁とは、一致している。
　ＡＰＤアレイ基板１０の主面１０Ａ上にガラス基板を配置してもよい。ガラス基板とＡＰＤアレイ基板１０とは、光学接着剤により光学的に接続される。ガラス基板は、ＡＰＤアレイ基板１０上に直接形成されていてもよい。ＡＰＤアレイ基板１０の側面１０Ｃとガラス基板の側面は、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、ガラス基板の外縁とは、一致する。また、ＡＰＤアレイ基板１０の側面１０Ｃと回路基板５０の側面５０Ｃとガラス基板の側面は、面一とされてもよい。この場合、平面視で、ＡＰＤアレイ基板１０の外縁と、回路基板５０の外縁と、ガラス基板の外縁とは、一致する。
　ＡＰＤアレイ基板１０は、化合物半導体からなるＮ型の半導体基板１１を有している。半導体基板１１は、主面１０Ａを形成するＩｎＰからなる基板１２を有する。基板１２上に、主面１０Ａ側から主面１０Ｂ側へ順に、ＩｎＰからなるバッファ層１３、ＩｎＧａＡｓＰからなる吸収層１４、ＩｎＧａＡｓＰからなる電界緩和層１５、ＩｎＰからなる増倍層１６が形成されている。吸収層１４は、ＩｎＧａＡｓからなってもよい。半導体基板１１は、ＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ，ＩｎＡｌＧａＡｓなどから形成されてもよい。
　図２に示されているように、ＡＰＤアレイ基板１０は、回路基板５０に実装されている。ＡＰＤアレイ基板１０と回路基板５０とは、バンプ電極７０によって接続されている。具体的には、ＡＰＤアレイ基板１０は、ＡＰＤアレイ基板１０の厚さ方向から見て、図３に示されているように回路基板５０の中央に配置された実装領域α上においてバンプ電極７０で接続されている。本実施形態では、実装領域αは、矩形状を有している。
　ＡＰＤアレイ基板１０は、ガイガーモードで動作する複数のＡＰＤ２０を有する。複数のＡＰＤ２０は、図４に示されているように、ＡＰＤアレイ基板１０の厚さ方向から見て当該半導体基板１１の光検出領域βに２次元配列されている。光検出領域βは、矩形状を有しており、ＡＰＤアレイ基板１０の厚さ方向から見て、回路基板５０の実装領域αと重なる。各ＡＰＤ２０は、ＡＰＤアレイ基板１０の厚さ方向から見て、絶縁部２１に囲まれている。各ＡＰＤ２０は、主面１０Ｂ側から増倍層１６に、不純物がドープされることによって形成されたＰ型のアクティブエリア２２を有している。ドープされる不純物は、たとえば、Ｚｎ（亜鉛）である。絶縁部２１は、たとえば、ウェットエッチング又はドライエッチングで形成されたトレンチ溝内に、ポリイミド膜を形成することで構成されている。アクティブエリア２２は、厚さ方向から見て円形状に形成されており、絶縁部２１は、アクティブエリア２２の縁に沿って円環状に形成されている。絶縁部２１は、ＡＰＤアレイ基板１０の厚さ方向において、半導体基板１１の主面１０Ｂ側から基板１２に達している。
　ＡＰＤアレイ基板１０は、絶縁層２３及び複数の電極パッド２４を有している。絶縁層２３は、主面１０Ｂ側において半導体基板１１を覆っている。電極パッド２４は、ＡＰＤ２０ごとに主面１０Ｂ側において半導体基板１１上に形成されており、アクティブエリア２２に接している。電極パッド２４は、絶縁層２３から露出しており、バンプ電極７０を通して、回路基板５０と接続されている。
　回路基板５０は、主面５０Ａと主面５０Ｂとを有しており、バンプ電極７０を通して、主面５０Ａ側でＡＰＤアレイ基板１０と接続されている。回路基板５０は、図５に示されているように、インターフェース回路３１、メモリ３２、ＰＬＬ（Phase　Locked　Loop）３３と、ロウランダムアクセスデコーダ３４と、クロックドライバ３５と、複数の画素回路３６と、カラムランダムアクセスデコーダ３７と、Ｉ/Ｏポート３８とを有する。
　インターフェース回路３１は、たとえば、ＳＰＩ（Serial　Peripheral　Interface）バスに対応している。インターフェース回路３１は、外部から入力されたＳＣＬＫ(Serial　Clock)、ＣＳ（Chip　Select）、ＭＯＳＩ（Master　Output　/　Slave　Input）、ＭＩＳＯ（Master　Input　/　Slave　Output）などのデジタル信号を受信し、信号に含まれるレジスタの設定情報をメモリ３２に格納する。
　ＰＬＬ３３は、外部から入力されたマスタークロック（ＭＣＬＫ：Master　Clock）及びメモリ３２に格納されたデータに基づいてグローバルクロック信号を生成し、生成されたグローバルクロック信号をクロックドライバ３５へ送信する。ＰＬＬ３３は、プログラマブル分周器を含み、メモリ３２に格納されたデータを参照して分周数を設定する。すなわち、外部からインターフェース回路３１への入力に応じて、ＰＬＬ３３の分周数は任意の値に設定され得る。本実施形態では、外部から入力されたマスタークロックの周波数は１０ＭＨｚであり、ＰＬＬ３３で生成されたグローバルクロック信号の周波数は２００ＭＨｚである。ＰＬＬ３３は、グローバルクロック信号と共に各画素回路３６の時間計測回路４０を制御する制御バイアスを出力する。
　クロックドライバ３５は、各画素回路３６にグローバルクロック信号を供給する。複数の画素回路３６は、それぞれ、バンプ電極７０を通して、対応するＡＰＤ２０に電気的に接続されている。各画素回路３６には、対応するＡＰＤ２０からのパルス信号が入力され、各画素回路３６は、入力された当該パルス信号を処理する。各画素回路３６で処理された信号は、ロウランダムアクセスデコーダ３４及びカラムランダムアクセスデコーダ３７からの信号に応じたタイミングで、Ｉ/Ｏポート３８へ出力される。
　複数の画素回路３６は、ＡＰＤアレイ基板１０の厚さ方向から見て、光検出領域βと重なる実装領域αに各ＡＰＤ２０に対応して２次元配列されている。ＰＬＬ３３及びクロックドライバ３５は、図３に示されているように、ＡＰＤアレイ基板１０の厚さ方向から見て、光検出領域βと重ならない非実装領域γに配置されている。
　回路基板５０は、図２に示されているように、実装領域αにおいて、シリコン基板５１と、シリコン基板５１上に積層された配線層５２とを有している。配線層５２は、各画素回路３６において、電極パッド５４、複数のビア５５、互いに異なる層に配置された複数のメタル層５６、ＭＯＳＦＥＴ（Metal-oxide-semiconductor　field-effect　transistor）を形成する複数のゲート５７、複数の読み出しバス５８、及び絶縁層５９を有する。電極パッド５４は、主面５０Ａ側において、画素回路３６ごとに形成されており、バンプ電極７０を通してＡＰＤアレイ基板１０の電極パッド２４と接続されている。すなわち、電極パッド５４は、図６に示されているように、主面５０Ａ側で２次元配列されている。
　読み出しバス５８は、Ｉ/Ｏポート３８に接続されている。読み出しバス５８は、主面５０Ｂよりも主面５０Ａの近くに配置されている。このため、この配置は、読み出しバス５８に発生する寄生容量を低減し得る。したがって、検出器の検出面が大きい場合でも、画素回路からの信号出力は、遅延を減らして読み出され得る。読み出しバス５８に発生する上記寄生容量は、シリコン基板５１及びその周辺に形成される回路の影響により、発生する。
　複数のビア５５は、絶縁層５９を貫通して形成され、電極パッド５４と複数のメタル層５６と複数のゲート５７とを電気的に接続している。各ＡＰＤ２０は、電極パッド２４、バンプ電極７０、電極パッド５４、複数のビア５５、複数のメタル層５６を通って、対応する画素回路３６のゲート５７に接続されている。シリコン基板５１には、画素回路３６ごとに複数のウエル６０が形成されている。複数のウエル６０には、各ゲート５７に対応するソース６１とドレイン６２が形成されている。
　各画素回路３６は、図７に示されているように、時間計測回路４０と、アクティブクエンチング回路４１と、制御回路４２と、読み取り可能なメモリ４３とを有している。すなわち、時間計測回路４０ごとに、アクティブクエンチング回路４１と、制御回路４２と、メモリ４３とが配置されている。複数の時間計測回路４０は、ＡＰＤアレイ基板１０の厚さ方向から見て、回路基板５０の実装領域αに２次元配列されている。少なくとも時間計測回路４０は、ゲート５７，ソース６１，及びドレイン６２によって構成されるＭＯＳＦＥＴによって構成されている。
　アクティブクエンチング回路４１は、回路基板５０に形成されており、電極パッド２４、バンプ電極７０、及び電極パッド５４を通して、対応するＡＰＤ２０に接続されている。対応するＡＰＤ２０から出力されたパルス信号は、アクティブクエンチング回路４１を通って、制御回路４２に入力される。アクティブクエンチング回路４１には、不図示の配線からクエンチング時間を調整するバイアスも印加されている。
　制御回路４２には、対応するＡＰＤ２０からのパルス信号と、クロックドライバ３５からの供給されたグローバルクロック信号と、リセット信号及びストップ信号とが入力される。リセット信号及びストップ信号は、たとえば、回路基板５０を制御する外部のボード上で生成される。制御回路４２は、時間計測回路４０に、対応するＡＰＤ２０からのパルス信号とクロックドライバ３５からのグローバルクロック信号を供給する。制御回路４２は、リセット信号を受けて対応する時間計測回路４０をリセットし、ＡＰＤ２０からのパルス信号を受けて該時間計測回路４０の動作の開始を指示する。リセット信号は、制御回路４２及び該時間計測回路４０をリセットして待機状態にする。制御回路４２は、回路基板５０の外部のボードから、対応する時間計測回路４０の動作の停止を指示するストップ信号が入力されたことに応じて、コースカウンタ部４５へのクロック信号の入力を停止させる。ストップ信号は、入力されたグローバルクロック信号に同期している。
　メモリ４３には、時間計測回路４０から出力された信号が格納される。メモリ４３に格納されている信号は、ロウランダムアクセスデコーダ３４及びカラムランダムアクセスデコーダ３７からの信号に応じて、読み出しバス５８を通ってＩ/Ｏポート３８へ出力される。
　各時間計測回路４０は、グローバルクロック信号の周期よりも短い時間間隔を検出するファイン部４４と、グローバルクロック信号をカウントするコースカウンタ部４５とを有する。ファイン部４４は、ディレイライン部に含まれる。コースカウンタ部４５は、カウンタに含まれる。各時間計測回路４０は、ファイン部４４の動作結果とクロックドライバ３５で生成されたグローバルクロック信号とに基づいて、対応するＡＰＤ２０からパルス信号が入力されたタイミングを示す時間情報を取得する。本実施形態では、各時間計測回路４０は、メモリ４３に格納されているファイン部４４の動作結果とコースカウンタ部４５の動作結果とによって、対応するＡＰＤ２０からパルス信号が入力されてからストップ信号が入力されるまでの時間を計測する。これにより、ストップ信号に対して、対応するＡＰＤ２０からパルス信号が入力されたタイミングを導出することができる。
　ファイン部４４は、複数の遅延素子４６が直列に接続されたディレイライン４７と、エンコーダ４８とを含んでいる。本実施形態では、複数の遅延素子４６は、直列に接続された１６個のバッファである。各遅延素子４６は、同一の遅延量を有する。同一の遅延量には、時間計測回路４０において計測する時間に影響を与えない程度の誤差が含まれる。各遅延素子４６における遅延量は、グローバルクロック信号の周期よりも短い時間間隔である。各遅延素子４６は、ＰＬＬ３３から供給された制御バイアスによって制御される。エンコーダ４８は、ディレイライン４７で遅延した遅延量をメモリ４３に格納する。すなわち、ディレイライン４７の動作結果がメモリ４３に格納される。コースカウンタ部４５は、グローバルクロック信号をカウントし、カウントした結果をメモリ４３に格納する。すなわち、コースカウンタ部４５の動作結果がメモリ４３に格納される。
　図８を参照して、時間計測回路４０の具体的な動作について説明する。制御回路４２は、リセット信号Resetの入力に応じて、グローバルクロック信号Global　CLKの立ち上がりと同期してリセットされる（図８中、タイミングｔ１）。リセット信号Resetは、レーザーなどの光源の発光を示しており、回路基板５０を制御するボード上で生成される。ファイン部４４は、リセット信号Resetに応じて制御回路４２がリセットされた後、当該ファイン部４４に接続されているＡＰＤ２０から出力されたパルス信号SPADINが時間計測回路４０に入力されたことに応じて、ディレイライン４７の動作を開始する（図８中、タイミングｔ２）。ファイン部４４は、ディレイライン４７の動作を開始した後のグローバルクロック信号Global　CLKが時間計測回路４０に入力されたことに応じて、ディレイライン４７の動作を停止する（図８中、タイミングｔ３）。
　ファイン部４４は、ＡＰＤ２０から出力されたパルス信号が入力されてから、次のグローバルクロック信号の立ち上がりが入力されるまで、ディレイライン４７の動作を継続する。具体的には、ファイン部４４では、対応するＡＰＤ２０から出力されたパルス信号が時間計測回路４０に入力され、ディレイライン４７をパルスが伝搬する。伝搬するパルスがディレイライン４７の端に到達するより前に、グローバルクロックの立ち上がりが入力される。
　エンコーダ４８は、ディレイライン４７からの信号（図８のDelay　Lineで示す信号）に応じて変化する信号（図８のFine　Encodeで示す信号）を生成し、ディレイライン４７の遅延素子４６が動作した段数をカウントしてバイナリの信号へ変換する。各遅延素子４６における遅延量は、グローバルクロック信号の周期よりも短い時間間隔であるため、ファイン部４４は、ディレイライン４７の動作によってグローバルクロック信号の周期よりも短い時間間隔を検出する。具体的には、エンコーダ４８は、対応する時間計測回路４０がリセットされた後に、対応するＡＰＤ２０から出力されたパルス信号が上記時間計測回路４０に入力されてから、グローバルクロック信号が上記時間計測回路４０に入力されるまでに動作した遅延素子の数をカウントする。図８に示されている例では、エンコーダ４８は、動作した遅延素子４６の数を４とする。
　エンコーダ４８は、動作した遅延素子４６の数をメモリ４３に格納する。エンコーダ４８は、動作した遅延素子４６の数をバイナリで表す。すなわち、エンコーダ４８は、ディレイライン４７の動作が開始されてから停止されるまでの時間間隔をバイナリで表現し、ユーザーはそのバイナリ値と遅延素子４６の遅延量を掛けることで、計測時間を知ることができる。エンコーダ４８は、バイナリデータをメモリ４３に格納する。
　コースカウンタ部４５は、ディレイライン４７の動作が停止すると動作を開始する。コースカウンタ部４５は、動作を開始すると、ストップ信号が制御回路４２に入力されるまで、グローバルクロック信号の立ち上がりをカウントする。具体的には、コースカウンタ部４５は、グローバルクロック信号の立ち上がりに応じて変化する信号Coarse　Countを生成し、グローバルクロック信号のカウントを行う。
　コースカウンタ部４５は、制御回路４２の制御によって、動作を停止する。換言すれば、制御回路４２は、回路基板５０の外部からストップ信号Stopが入力されると（図８中タイミングｔ４）、コースカウンタ部４５へのグローバルクロック信号の入力を停止する。すなわち、本実施形態では、コースカウンタ部４５は、ディレイライン４７の動作が停止したことに応じて動作を開始し、ストップ信号が制御回路４２に入力されたことに応じて動作を停止する。ストップ信号はグローバルクロック信号と同期しているため、コースカウンタ部４５は、グローバル信号に同期して動作を停止する。
　図８に示されている例では、コースカウンタ部４５は、グローバルクロック信号の立ち上がりの数を５とする。コースカウンタ部４５は、カウントした数をメモリ４３に格納する。換言すれば、コースカウンタ部４５は、ディレイライン４７の動作が停止してから、ストップ信号が入力されるまでにカウントしたグローバルクロック信号の数をメモリ４３に格納する。コースカウンタ部４５でカウントされた数に、グローバルクロック信号の周期を掛けることで、ファイン部４４のディレイライン４７が停止してからストップ信号が入力されるまでの時間を演算できる。
　以上のように、時間計測回路４０は、ファイン部４４において、ＡＰＤ２０からのパルス信号が入力されてからグローバルクロック信号の立ち上がりが入力されるまでの遅延量、すなわち時間間隔、をメモリ４３に格納している。時間計測回路４０は、コースカウンタ部４５において、ファイン部４４のディレイライン４７の動作が停止してからストップ信号が入力されるまでのグローバルクロック信号の立ち上がりの数をメモリ４３に格納している。すなわち、時間計測回路４０は、ファイン部４４におけるディレイラインの動作結果とコースカウンタ部４５の動作結果とから、対応するＡＰＤ２０からパルス信号が入力されてからストップ信号が入力されるまでの時間を計測している。したがって、時間計測回路４０は、ストップ信号に対してＡＰＤ２０からパルス信号が入力されたタイミングを示す時間情報を取得する。
　次に、図９から図１１を参照して、光検出装置１の作用効果について説明する。図９は、グローバルクロック信号が供給される時間計測回路を示している。図１０及び図１１は、各時間計測回路に供給されるグローバルクロック信号の波形の比較を示している。
　クロックドライバ３５は、実装領域αに２次元配列された複数の時間計測回路４０の行ごとにグローバルクロック信号を供給する。図９は、１００μｍのピッチで同じ行に配列されたＮ個の時間計測回路４０１～４０Ｎとクロックドライバ３５との電気的な接続関係を示している。「Ｎ」は、任意の整数である。図９に示されているように、同じ行に配列された時間計測回路４０１～４０Ｎは、クロックドライバ３５に接続された１つのラインによって互いに並列に接続されている。時間計測回路４０１は、Ｎ個の時間計測回路４０１～４０Ｎの中で、クロックドライバ３５との配線距離が最も小さい。時間計測回路４０Ｎは、Ｎ個の時間計測回路４０１～４０Ｎの中で、クロックドライバ３５との配線距離が最も大きい。
　図１０及び図１１は、クロックドライバ３５から出力されるグローバルクロック信号の周期が５ｎｓ（周波数２００ＭＨｚ）である場合に、時間計測回路４０１と時間計測回路４０Ｎとに供給されるグローバルクロック信号の波形を示している。図１０で示したグラフにおいて、横軸の単位は位相（ｎｓ）であり、縦軸の単位は電圧（Ｖ）である。
　図１０は、時間計測回路４０１と時間計測回路４０３２との比較を示している。図１１は、時間計測回路４０１と時間計測回路４０１２８との比較を示している。換言すれば、図１０は、同じ行に配列された時間計測回路４０のうち、クロックドライバ３５に最も近い時間計測回路４０に供給されるグローバルクロック信号の波形と、クロックドライバ３５から３２番目の時間計測回路４０に供給されるグローバルクロック信号の波形との比較を示している。図１１は、同じ行に配列された時間計測回路４０のうち、クロックドライバ３５に最も近い時間計測回路４０に供給されるグローバルクロック信号の波形と、クロックドライバ３５から１２８番目の時間計測回路４０に供給されるグローバルクロック信号の波形との比較を示している。
　図１０及び図１１に示されているように、時間計測回路４０１と時間計測回路４０３２とにおいて供給されるグローバルクロック信号の波形の違いよりも、時間計測回路４０１と時間計測回路４０１２８とにおいて供給されるグローバルクロック信号の波形の違いの方が大きい。このように、クロックドライバ３５から時間計測回路４０までの距離が離れるほど、時間計測回路４０に供給されるグローバルクロック信号の波形の崩れが顕著に表れる。
　グローバルクロック信号の周波数が２００ＭＨｚの場合、立ち上がりから立ち下がりまでの周期が２．５ｎｓである。時間計測回路４０１２８では、電圧が下限値から上限値に達するまでの時間、すなわち立ち上がり時間、及びに上限値から下限値に達するまでの時間、すなわち立ち下がり時間、が約２．５ｎｓである。したがって、グローバルクロック信号の周波数が２００Ｈｚよりも高く設定されると、立ち上がり時間及び立ち下がり時間よりも周期が短いために、グローバルクロック信号の立ち上がりが適切に時間計測回路４０又は制御回路４２で適切に認識されないおそれがある。すなわち、時間計測回路４０１２８では、波形の崩れの影響によって、ＡＰＤ２０からパルス信号が時間計測回路４０に入力された後にディレイライン４７が動作を停止してコースカウンタ部４５が動作を開始するタイミングが適切に検出されないおそれがある。換言すれば、１００μｍのピッチで時間計測回路４０が配列された場合、クロックドライバ３５から１２８番目以降の時間計測回路４０を有する画素では、ＡＰＤ２０におけるパルス信号の到達時刻が適切に記録されないおそれがある。
　光検出装置１では、各時間計測回路４０が、ディレイライン４７の動作結果から、対応するＡＰＤ２０からパルス信号が該時間計測回路４０に入力されたタイミングを示す時間情報を取得する。ファイン部４４は、ディレイライン４７の動作によってグローバルクロック信号の周期よりも短い時間間隔を検出する。
　このように、ディレイライン４７の動作によってグローバルクロック信号の周期よりも短い時間間隔が検出されるため、グローバルクロック信号の周期が長くとも、上記パルス信号の発生を検出する時間分解能が確保され得る。グローバルクロック信号の周期が長ければ、時間計測回路４０に供給されるグローバルクロック信号の立ち上がりと立ち下がり間隔が広い。このため、クロックドライバ３５から時間計測回路４０までの配線長が長く、それによって、該時間計測回路４０に供給される上記パルス信号の立ち上がり時間および立ち下がり時間が長くても、グローバルクロック信号の立ち上がり及び立ち下がりが時間計測回路４０で認識されやすい。すなわち、計測時間の精度の向上と光検出面の大型化とを両立することで、光検出精度が向上し得る。
　たとえば、図１１に示した例では、グローバルクロック信号の周波数が２００ＭＨｚに抑えられれば、１００μｍのピッチで時間計測回路４０が配置されている場合にクロックドライバ３５から１２８番目までの時間計測回路４０は、波形の崩れによる影響を受け難い。したがって、当該光検出装置は、検出面の面積が大きくとも、時間分解能を確保しつつ、各ＡＰＤ２０においてパルス信号の発生を適切に検出し得る。クロックドライバ３５が回路基板５０に設けられていれば、クロックドライバ３５から時間計測回路４０までの配線長が削減され得る。
　グローバルクロック信号の周波数が低減されれば、電力消費が抑えられると共に、当該クロックドライバ３５から発生する熱量も低減され得る。クロックドライバ３５はＡＰＤアレイ基板１０とは別の回路基板５０に設けられていれるため、クロックドライバ３５がＡＰＤ２０と同一の基板に形成される場合よりも、クロックドライバ３５と各ＡＰＤ２０との間の距離が離れている。クロックドライバ３５が回路基板５０に設けられていれるため、クロックドライバ３５を形成される密度が緩和されている。したがって、クロックドライバ３５で発生する熱が、ＡＰＤ２０に伝わり難い。このため、計測時間の誤検出が抑制され得る。
　各時間計測回路４０は、グローバルクロック信号をカウントするコースカウンタ部４５を有する。各時間計測回路４０は、コースカウンタ部４５の動作結果とディレイライン４７の動作結果とから、対応するＡＰＤ２０からパルス信号が入力されたタイミングを示す時間情報を取得する。このため、ディレイラインのみで計測できる時間よりも長い時間の計測が実現される。
　コースカウンタ部４５は、ディレイライン４７の動作が停止したことに応じて動作を開始し、クロックドライバ３５からのグローバルクロック信号に同期して動作を停止する。この場合、対応するＡＰＤ２０からパルス信号が入力されなければ、ディレイライン４７が動作せずコースカウンタ部４５も動作しないため、電力の消費が低減され得る。
　ＡＰＤアレイ基板１０の厚さ方向から見て、複数の時間計測回路４０は、複数のＡＰＤ２０が２次元配列されている光検出領域βと重なる実装領域αに２次元配列され、クロックドライバ３５は、光検出領域βと重ならない非実装領域γに配置されている。このため、クロックドライバ３５で発生した熱が各ＡＰＤ２０に与える影響が、更に低減され得る。
　ＡＰＤ２０に接続されるクエンチング回路は、アクティブクエンチング回路４１であり、回路基板５０に形成されている。半導体基板１１が化合物半導体で構成されている場合は、半導体基板１１がシリコンから構成されている場合よりもダークカウント及びアフターパルスが多く発生するおそれがある。アクティブクエンチング回路４１が回路基板５０に形成されることで、クエンチングの時間が任意で実現されやすく、ダークカウント及びアフターパルスによるノイズが低減されやすい。
　ＡＰＤアレイ基板１０と回路基板５０とは、バンプ電極７０によって接続されている。このため、ＡＰＤアレイ基板１０と回路基板５０とがダイレクトボンディング等によって接続された場合に比べて、クロックドライバ３５で発生した熱が各ＡＰＤ２０に与える影響が更に低減され得る。
　回路基板５０は、シリコン基板５１を含んでもいる。この場合、上記時間計測回路４０及びクロックドライバ３５を有する構成の製造工程が簡易になり得る。
　以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
　本実施形態では、コースカウンタ部４５は、ファイン部４４のディレイライン４７の動作が停止してからストップ信号が入力されるまでのグローバルクロック信号の立ち上がりの数をカウントした。しかし、コースカウンタ部４５は、制御回路４２にリセット信号が入力されてからディレイライン４７の動作が停止するまでのグローバルクロック信号の立ち上がりの数をカウントしてもよい。換言すれば、コースカウンタ部４５は、図８中のタイミングｔ１からタイミングｔ３までのグローバルクロック信号の立ち上がりの数をカウントしてもよい。この場合、当該カウントに基づいてＡＰＤ２０からのパルス信号が入力されてからグローバルクロック信号の立ち上がりが入力されるまでの時間間隔が、コースカウンタ部４５の動作結果から減算される。これによって、リセット信号が入力されてからＡＰＤ２０からのパルス信号が入力されるまでの時間間隔を演算できる。すなわち、リセット信号が入力されてからＡＰＤ２０からのパルス信号が入力されるまでの時間間隔は、ファイン部４４での動作結果をコースカウンタ部４５の動作結果から減算することで演算され得る。この場合、各時間計測回路４０は、リセット信号に対してＡＰＤ２０からのパルス信号が入力されたタイミングを示す時間情報を取得している。
　時間計測回路４０は、コースカウンタ部４５を有していなくてもよい。この場合、ファイン部４４は、ＡＰＤ２０からのパルス信号が入力されてからストップ信号が入力されるまでの時間間隔を検出する。すなわち、この場合も、各時間計測回路４０は、ストップ信号に対してＡＰＤ２０からのパルス信号が入力されたタイミングを示す時間情報を取得している。この場合、時間計測回路の構成を簡易にすることができる。
　本実施形態では、時間計測回路４０は、各パルス信号の立ち上がりに基づいて動作したが、立ち下がりに基づいて動作してもよい。
　１…光検出装置、１０…ＡＰＤアレイ基板、２０…ＡＰＤ、３５…クロックドライバ、４０…時間計測回路、４４…ファイン部、４５…コースカウンタ部、５０…回路基板、７０…バンプ電極、α…実装領域、β…光検出領域、γ…非実装領域。

Claims (8)

  1. 　光検出装置であって、
    　クエンチング回路に接続されたガイガーモードで動作する複数のアバランシェフォトダイオードが２次元配列されている、化合物半導体からなるアバランシェフォトダイオードアレイ基板と、
    　前記アバランシェフォトダイオードアレイ基板が実装されている回路基板と、を備え、
    　前記回路基板は、前記複数のアバランシェフォトダイオードに対応して該回路基板に２次元配列されている複数の時間計測回路と、前記複数の時間計測回路にクロック信号を供給するクロックドライバと、を有し、
    　各前記時間計測回路は、直列に接続した複数の遅延素子からなるディレイラインを含むディレイライン部を有し、前記ディレイラインの動作結果から、対応する前記アバランシェフォトダイオードからパルス信号が該時間計測回路に入力されたタイミングを示す時間情報を取得し、
    　前記ディレイライン部は、
    　　前記対応するアバランシェフォトダイオードから出力された前記パルス信号が該時間計測回路に入力されたことに応じて前記ディレイラインの動作を開始し、前記クロックドライバからの前記クロック信号が該時間計測回路に入力されたことに応じて前記ディレイラインの動作を停止し、
    　　前記ディレイラインの動作によって前記クロック信号の周期よりも短い時間間隔を検出する。
  2. 　請求項１に記載の光検出装置であって、
    　各前記時間計測回路は、
    　　前記クロック信号をカウントするカウンタを更に有し、
    　　前記カウンタの動作結果と前記ディレイラインの動作結果とから、前記対応するアバランシェフォトダイオードからパルス信号が入力されたタイミングを示す時間情報を取得する。
  3. 　請求項２に記載の光検出装置であって、
    　前記カウンタは、前記ディレイラインの動作が停止したことに応じて動作を開始し、前記クロックドライバからの前記クロック信号に同期して動作を停止する。
  4. 　請求項３に記載の光検出装置であって、
    　前記回路基板は、前記時間計測回路ごとに、メモリと、該時間計測回路を制御する制御回路とを有し、
    　前記制御回路は、当該制御回路にリセット信号が入力されたことに応じて対応する前記時間計測回路をリセットすると共に、当該制御回路にストップ信号が入力されたことに応じて前記カウンタへの前記クロック信号の入力を停止し、
    　前記リセット信号及び前記ストップ信号は、前記クロック信号に同期しており、
    　前記ディレイライン部は、前記対応する時間計測回路に前記リセット信号が入力された後に前記対応するアバランシェフォトダイオードから出力された前記パルス信号が該時間計測回路に入力されてから、前記クロックドライバからの前記クロック信号が該時間計測回路に入力されるまでに動作した前記遅延素子の数を前記メモリに格納し、
    　前記カウンタは、前記ディレイラインの動作が停止してから、前記ストップ信号が入力されるまでにカウントした前記クロック信号の数を前記メモリに格納する。
  5. 　請求項１～４のいずれか一項に記載の光検出装置であって、
    　前記アバランシェフォトダイオードアレイ基板の厚さ方向から見て、
    　　前記複数の時間計測回路は、前記複数のアバランシェフォトダイオードが２次元配列されている光検出領域と重なる領域に２次元配列され、
    　　前記クロックドライバは、前記光検出領域と重ならない領域に配置されている。
  6. 　請求項１～５のいずれか一項に記載の光検出装置であって、
    　前記クエンチング回路は、アクティブクエンチング回路であり、前記回路基板に形成されている。
  7. 　請求項１～６のいずれか一項に記載の光検出装置であって、
    　前記アバランシェフォトダイオードアレイ基板と前記回路基板とは、バンプ電極によって接続されている。
  8. 　請求項１～７のいずれか一項に記載の光検出装置であって、
    　前記回路基板は、シリコン基板を含む。
PCT/JP2019/002350 2018-01-26 2019-01-24 光検出装置 WO2019146723A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16/963,303 US11774283B2 (en) 2018-01-26 2019-01-24 Photodetector device
JP2019567164A JP7461745B2 (ja) 2018-01-26 2019-01-24 光検出装置
EP19743591.0A EP3745101B1 (en) 2018-01-26 2019-01-24 Photodetector device
KR1020207023761A KR20200106202A (ko) 2018-01-26 2019-01-24 광 검출 장치
CN201980009397.1A CN111630354B (zh) 2018-01-26 2019-01-24 光检测装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018011826 2018-01-26
JP2018-011826 2018-01-26

Publications (1)

Publication Number Publication Date
WO2019146723A1 true WO2019146723A1 (ja) 2019-08-01

Family

ID=67396072

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/002350 WO2019146723A1 (ja) 2018-01-26 2019-01-24 光検出装置

Country Status (7)

Country Link
US (1) US11774283B2 (ja)
EP (1) EP3745101B1 (ja)
JP (1) JP7461745B2 (ja)
KR (1) KR20200106202A (ja)
CN (1) CN111630354B (ja)
TW (1) TWI803568B (ja)
WO (1) WO2019146723A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2023042732A1 (ja) * 2021-09-17 2023-03-23 浜松ホトニクス株式会社 光検出装置
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008542706A (ja) * 2005-05-27 2008-11-27 センスル・テクノロジーズ・リミテッド 光子計数装置
JP2011209214A (ja) * 2010-03-30 2011-10-20 Hamamatsu Photonics Kk 時間計測装置および距離計測装置
US20140232827A1 (en) * 2011-09-08 2014-08-21 Fastree 3D Bv Time-to-digital converter and method therefor
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2018088479A1 (ja) * 2016-11-11 2018-05-17 浜松ホトニクス株式会社 光検出装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621275B2 (en) 2001-11-28 2003-09-16 Optonics Inc. Time resolved non-invasive diagnostics system
US8743176B2 (en) * 2009-05-20 2014-06-03 Advanced Scientific Concepts, Inc. 3-dimensional hybrid camera and production system
EP2469301A1 (en) * 2010-12-23 2012-06-27 André Borowski Methods and devices for generating a representation of a 3D scene at very high speed
US9299732B2 (en) * 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008542706A (ja) * 2005-05-27 2008-11-27 センスル・テクノロジーズ・リミテッド 光子計数装置
JP2011209214A (ja) * 2010-03-30 2011-10-20 Hamamatsu Photonics Kk 時間計測装置および距離計測装置
US20140232827A1 (en) * 2011-09-08 2014-08-21 Fastree 3D Bv Time-to-digital converter and method therefor
WO2016042734A1 (ja) * 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2018088479A1 (ja) * 2016-11-11 2018-05-17 浜松ホトニクス株式会社 光検出装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BRIAN F. AULL ET AL.: "Geiger-Mode Avalanche Photodiodes for Three-Dimensional Imaging", LINCOLN LABORATORY JOURNAL, vol. 13, no. 2, 2002
BRIAN F. AULL ET AL.: "Geiger-Mode Avalanche Photodiodes for Three-Dimensional Imaging", LINCOLN LABORATORY JOURNAL, vol. 13, no. 2, 2002, pages 335 - 350, XP002312996 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158379A1 (ja) * 2021-01-22 2022-07-28 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2023042732A1 (ja) * 2021-09-17 2023-03-23 浜松ホトニクス株式会社 光検出装置
WO2023131994A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Also Published As

Publication number Publication date
US11774283B2 (en) 2023-10-03
JP7461745B2 (ja) 2024-04-04
CN111630354A (zh) 2020-09-04
EP3745101B1 (en) 2023-07-19
CN111630354B (zh) 2023-07-11
JPWO2019146723A1 (ja) 2021-02-04
TW201933587A (zh) 2019-08-16
EP3745101A4 (en) 2021-09-08
US20210372852A1 (en) 2021-12-02
KR20200106202A (ko) 2020-09-11
EP3745101A1 (en) 2020-12-02
TWI803568B (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
JP5089289B2 (ja) 測距センサ及び測距装置
JP7461745B2 (ja) 光検出装置
US11454711B2 (en) Imaging device and image sensor
JP5558999B2 (ja) 距離センサ及び距離画像センサ
US8952427B2 (en) Range sensor and range image sensor
JP4971892B2 (ja) 裏面入射型測距センサ及び測距装置
JP5518667B2 (ja) 距離センサ及び距離画像センサ
WO2011065279A1 (ja) 距離センサ及び距離画像センサ
JP4971891B2 (ja) 裏面入射型測距センサ及び測距装置
JP2009047661A (ja) 測距装置
JP2024062980A (ja) 非アバランシェ光検出器を有する高感度深度センサ
WO2012049885A1 (ja) 距離センサ及び距離画像センサ
JP4971890B2 (ja) 裏面入射型測距センサ及び測距装置
JP2009047659A (ja) 測距装置
KR101928581B1 (ko) 광검출 장치
JP2012083221A (ja) 距離センサ及び距離画像センサ
JP2012083214A (ja) 距離センサ及び距離画像センサ
JP5632423B2 (ja) 距離センサ及び距離画像センサ
JP2012083219A (ja) 距離センサ及び距離画像センサ
JP2012083222A (ja) 距離センサ及び距離画像センサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19743591

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019567164

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207023761

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2019743591

Country of ref document: EP

Effective date: 20200826