WO2019142361A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2019142361A1
WO2019142361A1 PCT/JP2018/001796 JP2018001796W WO2019142361A1 WO 2019142361 A1 WO2019142361 A1 WO 2019142361A1 JP 2018001796 W JP2018001796 W JP 2018001796W WO 2019142361 A1 WO2019142361 A1 WO 2019142361A1
Authority
WO
WIPO (PCT)
Prior art keywords
submodules
sub
information
communication
power conversion
Prior art date
Application number
PCT/JP2018/001796
Other languages
English (en)
French (fr)
Inventor
靖則 伊戸
英明 大箸
倫行 今田
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2018522166A priority Critical patent/JP6425855B1/ja
Priority to PCT/JP2018/001796 priority patent/WO2019142361A1/ja
Priority to EP18900938.4A priority patent/EP3745582B1/en
Priority to US16/763,384 priority patent/US11196355B2/en
Publication of WO2019142361A1 publication Critical patent/WO2019142361A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4833—Capacitor voltage balancing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Definitions

  • the present disclosure relates to a power converter that performs power conversion between alternating current and direct current.
  • a modular multilevel converter is known as a self-excited power converter used in a DC power transmission system.
  • the modular multi-level converter has an upper arm connected to the high potential side DC terminal and a lower arm connected to the low potential side DC terminal for each phase of alternating current.
  • Each arm is configured by connecting a plurality of submodules in a cascade.
  • Patent Document 1 discloses a power conversion device configured of a plurality of cells connected in cascade.
  • the control device of the power conversion device is composed of a central control device and a cell control device installed near each cell at the same potential.
  • the central controller and each cell controller are daisy-chained with fiber optic cables.
  • Patent Document 1 a predetermined cell number and carrier number are given to each sub module, and various controls are performed using these.
  • the cell number and the carrier number are fixed. Therefore, for example, each time a system change such as a change in the number of submodules is performed, the user has to set an appropriate number again.
  • the operation time of the system operator becomes enormous and human error such as setting error of the number becomes easy to occur.
  • An object in a certain aspect of the present disclosure is to provide a power conversion device capable of reducing the work load of a system operator by causing each sub module to generate identification information autonomously.
  • a power converter that performs power conversion between a DC circuit and an AC circuit.
  • the power conversion device includes a power conversion circuit unit including a plurality of sub modules connected in series with one another, a control device that generates a control command for operation control of the plurality of sub modules, a control device, and the plurality of sub modules. And a relay device for relaying communication between them.
  • the relay apparatus generates, for each of the plurality of submodules, path information indicating a communication path from the control device to the submodule and outputs the generated path information to the submodule.
  • Each of the plurality of submodules includes an identification information generation unit that generates identification information of the submodule based on the path information corresponding to the submodule.
  • each sub module when each sub module generates identification information autonomously, it is possible to reduce the work load on the system operator.
  • FIG. 1 is a schematic configuration diagram of a power converter.
  • power conversion device 1 is configured by a modular multi-level converter including a plurality of sub modules (corresponding to “SM” in FIG. 1) 7 connected in series with each other. .
  • the “sub-module” is also called “converter cell” or “unit converter”.
  • the power converter 1 performs power conversion between the DC circuit 14 and the AC circuit 12.
  • power conversion device 1 includes a power conversion circuit unit 2 and a command generation unit 3.
  • Power conversion circuit unit 2 includes a plurality of leg circuits 4 u connected in parallel between positive DC terminal (ie, high potential side DC terminal) Np and negative DC terminal (ie, low potential side DC terminal) Nn. , 4v, 4w (generally or when indicated, they are described as the leg circuit 4).
  • the leg circuit 4 is provided for each of a plurality of phases constituting an alternating current.
  • the leg circuit 4 is connected between the AC circuit 12 and the DC circuit 14 and performs power conversion between the two circuits.
  • FIG. 1 shows the case where the AC circuit 12 is a three-phase AC system, and three leg circuits 4u, 4v, 4w are provided corresponding to the U-phase, V-phase, and W-phase, respectively.
  • the AC input terminals Nu, Nv, Nw provided in the leg circuits 4 u, 4 v, 4 w, respectively, are connected to the AC circuit 12 via the interconnection transformer 13.
  • the AC circuit 12 is, for example, an AC power system including an AC power supply and the like. In FIG. 1, the connection between the AC input terminals Nv and Nw and the interconnection transformer 13 is not shown for ease of illustration.
  • the high potential side DC terminal Np and the low potential side DC terminal Nn commonly connected to the respective leg circuits 4 are connected to the DC circuit 14.
  • the DC circuit 14 is, for example, a DC terminal of a DC power system including a DC power transmission network or the like or other power conversion device.
  • a BTB (Back to Back) system for connecting between AC power systems having different rated frequencies and the like is configured by connecting two power conversion devices.
  • interconnection transformer 13 of FIG. 1 may be connected to the AC circuit 12 via an interconnection reactor.
  • primary windings are provided to leg circuits 4u, 4v, 4w instead of AC input terminals Nu, Nv, Nw, and leg circuits 4u, 4v, 4w are connected via secondary windings magnetically coupled to the primary windings. May be AC connected to the interconnection transformer 13 or the interconnection reactor.
  • the primary windings may be reactors 8A and 8B described below.
  • the leg circuit 4 is electrically (i.e., direct current or alternating current) through the connection portion provided in each of the leg circuits 4 u, 4 v, 4 w, such as the AC input terminals Nu, Nv, Nw or the above-mentioned primary windings. ) Is connected to the AC circuit 12.
  • Leg circuit 4 u includes an upper arm 5 from high potential side DC terminal Np to AC input terminal Nu, and a lower arm 6 from low potential side DC terminal Nn to AC input terminal Nu.
  • An alternating current input terminal Nu which is a connection point between the upper arm 5 and the lower arm 6, is connected to the interconnection transformer 13.
  • the high potential side DC terminal Np and the low potential side DC terminal Nn are connected to the DC circuit 14. Since the leg circuits 4v and 4w also have the same configuration, the leg circuit 4u will be described as a representative.
  • the upper arm 5 includes a plurality of cascaded submodules 7 and a reactor 8A.
  • the plurality of submodules 7 and the reactor 8A are connected in series.
  • lower arm 6 includes a plurality of cascaded submodules 7 and a reactor 8B.
  • the plurality of submodules 7 and the reactor 8B are connected in series with each other.
  • the position where reactor 8A is inserted may be any position of upper arm 5 of leg circuit 4u, and the position where reactor 8B is inserted may be any position of lower arm 6 of leg circuit 4u Good.
  • the inductance values of the reactors may be different from each other. Furthermore, only the reactor 8A of the upper arm 5 or only the reactor 8B of the lower arm 6 may be provided.
  • the reactors 8A and 8B are provided such that the accident current does not increase rapidly in the event of an accident such as the AC circuit 12 or the DC circuit 14. However, if the inductance values of reactors 8A and 8B are made excessive, there arises a problem that the efficiency of the power converter is reduced. Therefore, in the event of an accident, it is preferable to stop (turn off) all switching elements of each submodule 7 in as short a time as possible.
  • the power conversion device 1 further includes an AC voltage detector 10, an AC current detector 16, and DC voltage detectors 11A and 11B as each detector for measuring an electric quantity (current, voltage, etc.) used for control. And arm current detectors 9A and 9B provided in each leg circuit 4.
  • the command generation unit 3 outputs control commands 15 pu, 15 nu, 15 pv, 15 nv, 15 pw, 15 nw for controlling the operating state of each sub module 7 based on these detection signals. Further, the command generation unit 3 receives the signal 17 from each sub module 7.
  • the signal 17 includes a detected value of a capacitor voltage (a voltage of a DC capacitor 24 in FIG. 7 described later) and abnormality determination information indicating the presence or absence of an abnormality of the sub module 7.
  • control commands 15 pu, 15 nu, 15 pv, 15 nv, 15 pw, 15 nw are U-phase upper arm, U-phase lower arm, V-phase upper arm, V-phase lower arm, W-phase upper arm, and W-phase It is generated corresponding to each lower arm.
  • the control commands 15 pu, 15 nu, 15 pv, 15 nv, 15 pw, 15 nw will be referred to as the control command 15 when they are collectively referred to or arbitrary.
  • signal lines of signals input from each detector to the command generation unit 3 and signal lines of signals input / output between the command generation unit 3 and each sub module 7 Although they are described collectively in part, they are actually provided for each detector and each submodule 7.
  • the signal lines between each submodule 7 and the command generation unit 3 may be provided separately for transmission and reception. Further, in the case of the present embodiment, these signals are transmitted through an optical fiber from the viewpoint of noise resistance.
  • the AC voltage detector 10 detects the U-phase AC voltage value Vacu, the V-phase AC voltage value Vacv, and the W-phase AC voltage value Vacw of the AC circuit 12.
  • the AC current detector 16 detects the U-phase AC current value Iacu, the V-phase AC current value Iacv, and the W-phase AC current value Iacw of the AC circuit 12.
  • the DC voltage detector 11A detects a DC voltage value Vdcp of the high potential side DC terminal Np connected to the DC circuit 14.
  • the DC voltage detector 11B detects a DC voltage value Vdcn of the low potential side DC terminal Nn connected to the DC circuit 14.
  • Arm current detectors 9A and 9B provided in U-phase leg circuit 4u respectively detect upper arm current Ipu flowing to upper arm 5 and lower arm current Inu flowing to lower arm 6.
  • arm current detectors 9A and 9B provided in leg circuit 4v for the V phase respectively detect upper arm current Ipv and lower arm current Inv.
  • the arm current detectors 9A and 9B provided in the W phase leg circuit 4w detect the upper arm current Ipw and the lower arm current Inw, respectively.
  • FIG. 2 is a block diagram showing the configuration of the command generation unit.
  • command generation unit 3 includes control device 30 and relay device 70.
  • the relay device 70 relays communication between the control device 30 and the plurality of submodules 7.
  • the relay device 70 includes a relay substrate 31 and a plurality of relay devices 32_1 to 32_N.
  • the relay substrate 31 is provided for each phase.
  • the relay devices 32_1 to 32_N are collectively referred to as “relay device 32” when they are collectively referred to or when unspecified.
  • the control device 30 detects AC voltage values Vacu, Vacv, Vacw (collectively referred to as AC voltage value Vac) and AC current values Iacu, Iacv, Iacw (collectively referred to when It receives inputs of AC current value Iac, DC voltage values Vdcp and Vdcn, upper arm currents Ipu, Ipv and Ipw, lower arm currents Inu, Inv and Inw, and a capacitor voltage Vcap.
  • Control device 30 generates control command 15 for performing operation control of each submodule 7 in a normal operation control period, for each cycle Ts1 (for example, 100 ⁇ s) based on the received detection values.
  • the control command 15 is output to the relay device 70.
  • the capacitor voltage Vcap is obtained by averaging the voltage value of the DC capacitor 24 detected in each submodule 7 for each arm circuit.
  • Control command 15 synchronizes the operation of each submodule 7 with the voltage command (for example, the output voltage command value of upper arm 5 and the output voltage command value of lower arm 6 in each leg circuit 4 u, 4 v, 4 w).
  • the synchronization command is a synchronization pulse signal based on the phase of the AC voltage value Vac during normal operation.
  • the control device 30 typically includes an auxiliary transformer, an AD (Analog to Digital) conversion unit, an operation unit, and the like as a hardware configuration.
  • the arithmetic unit includes a central processing unit (CPU), a random access memory (RAM), and a read only memory (ROM).
  • the AD conversion unit includes an analog filter, a sample hold circuit, a multiplexer, and the like.
  • the control device 30 may be configured by, for example, a digital protective relay.
  • the control device 30 controls the operation of a large number (for example, about 2000) of submodules 7.
  • the number of communication cables that can be directly connected to the control device 30 is limited. Therefore, it is often difficult to directly connect the control device 30 and all the submodules 7. Further, even if the control device 30 and all the submodules 7 can be connected, the number of communication cables becomes enormous and the cost increases.
  • the relay apparatus 70 is provided between the control apparatus 30 and each submodule 7.
  • FIG. The relay substrate 31 of the relay device 70 is electrically connected to the control device 30 via the bus 41.
  • the relay substrate 31 is connected to the plurality of relay devices 32 via the ring network 42.
  • Each relay device 32 is connected to a predetermined number of submodules 7 via a star network 43.
  • Each relay device 32 is star-connected to, for example, a plurality of submodules 7 constituting one arm.
  • the relay device 70 transmits the control command 15 generated by the control device 30 to each sub module 7 at each cycle Ts1 in the operation control period.
  • the relay device 70 may transmit the control command 15 to each sub module 7 every cycle shorter than the cycle Ts1.
  • relay device 70 indicates a communication path from control device 30 to the relevant submodule 7 for each of a plurality of submodules 7 in an initialization period in which settings required to operate each submodule 7 are performed.
  • the route information is generated, and the generated route information is configured to be output to the submodule 7.
  • the relay device 70 is typically configured by a dedicated circuit, and part or all of the relay device 70 may be configured by an FPGA (Field Programmable Gate Array). A more detailed configuration example of the relay device 70 will be described later.
  • FPGA Field Programmable Gate Array
  • Each of the plurality of submodules 7 uses the path information generated by the relay device 70 to generate identification information that uniquely identifies the submodule 7.
  • Each submodule 7 generates a carrier phase based on the identification information and the number of submodules. Then, each submodule 7 performs PWM (pulse width modulation) control of each switching element according to the control command 15 and the carrier phase.
  • PWM pulse width modulation
  • FIG. 3 is a block diagram showing a configuration example of the control device 30.
  • control device 30 includes DC voltage command generation unit 60, AC voltage command generation unit 61, circulating current command generation unit 62, capacitor voltage command generation unit 63, and arm voltage command generation unit 64. And.
  • the DC voltage command generation unit 60 calculates a DC current value Idc based on the upper arm currents Ipu, Ipv, Ipw and the lower arm currents Inu, Inv, Inw of each phase. Specifically, assuming that the sum of upper arm currents Ipu, Ipv and Ipw is Idc_p and the sum of lower arm currents Inu, Inv and Inw is Idc_n, the DC current value Idc can be calculated by the following equation (1) .
  • the direct current voltage command generation unit 60 generates a direct current voltage command value based on the direct current voltage values Vdcp and Vdcn detected by the direct current voltage detectors 11A and 11B and the calculated direct current value Idc.
  • the DC voltage command generation unit 60 is configured of, for example, a feedback controller such as a PID controller (Proportional-Integral-Differential Controller).
  • AC voltage command generation unit 61 detects U-phase, V-phase, W-phase AC voltage values Vacu, Vacv, Vacw detected by AC voltage detector 10 and U-phase, V-phase detected by AC current detector 16 The AC voltage command value of each phase is generated based on the AC current values Iacu, Iacv, and Iacw of the W phase.
  • the AC voltage command generation unit 61 is configured of, for example, a feedback controller such as a PID controller.
  • circulating current command generation unit 62 First, based on upper arm currents Ipu, Ipv, Ipw and lower arm currents Inu, Inv, Inw of respective phases, circulating current command generation unit 62 generates circulating currents Iccu, Iccv, Iccw respectively flowing in leg circuits 4u, 4v, 4w. Calculate.
  • the circulating current is a current circulating between the plurality of leg circuits 4. For example, circulating current Iccu flowing through U-phase leg circuit 4u can be calculated by the following equation (2).
  • Iccu (Ipu + Inu) / 2-Idc / 3 (2)
  • the first term of the equation (2) represents the current flowing commonly to the upper arm 5 and the lower arm 6 of the leg circuit 4 u.
  • the second term of the equation (2) represents the share of the U-phase leg circuit 4 u when it is assumed that the DC current value Idc flows evenly to each leg circuit.
  • the circulating currents Iccv and Iccw can be similarly calculated.
  • the circulating current command generation unit 62 calculates the command value of the circulating current of each phase based on the calculated circulating currents Iccu, Iccv, and Iccw of each phase and the capacitor voltage Vcap averaged for each arm circuit.
  • the circulating current command generation unit 62 is configured of, for example, a feedback controller such as a PID controller.
  • Capacitor voltage command generation unit 63 of each sub-module 7 based on capacitor voltage Vcap averaged for each arm circuit, upper arm currents Ipu, Ipv, Ipw and lower arm currents Inu, Inv, Inw of each phase. Generate a voltage command value for the DC capacitor.
  • the capacitor voltage command generation unit 63 is configured of, for example, a feedback controller such as a PID controller.
  • the arm voltage command generation unit 64 generates arm voltage command values Vprefu, Vnrefu, Vprefv, Vnrefv, Vprefw, and Vnrefw for the upper arm 5 and the lower arm 6 of each phase by combining the above-described command generation units. .
  • the arm voltage command values Vprefu, Vnrefu, Vprefv, Vnrefv, Vprefw, and Vnrefw of the respective phases are transmitted to the relay device 70 as voltage commands. In the following description, when not specifying which phase it is, the arm voltage command values Vpref and Vnref may be simply described.
  • control device 30 The configuration of the control device 30 described above is an example, and control devices of other configurations can be applied to the present embodiment.
  • FIG. 4 is a diagram for explaining the specific configuration and operation of the relay device 70. As shown in FIG. Although FIG. 4 representatively shows only the submodule 7 included in the U-phase leg circuit 4u, the same applies to the submodules 7 of the other leg circuits 4v and 4w.
  • relay substrate 31 is formed of a dedicated circuit such as LSI (Large-Scale Integration), and includes a plurality of communication channels CH1 to CHk.
  • the relay board 31 is connected to the relay device 32 via a ring network, and transmits control commands and the like generated by the control device 30 to the relay devices 32 using a plurality of channels CH1 to CHk.
  • the relay board 31 communicates with the plurality of relay devices 32_1 to 32_3 via the channel CH1. Further, the relay substrate 31 communicates with the plurality of relay devices 32 including the relay device 32_4 through the channel CH2 and communicates with the plurality of relay devices 32_ (N-2) to 32_N through the channel CHk.
  • the present invention is not limited to this configuration. For example, one, two or four or more relay devices 32 may be connected to each channel.
  • the relay device 32_1 includes a communication board 33, and communication boards 34A and 34B (hereinafter, also collectively referred to as "communication board 34").
  • the communication boards 33, 34A, 34B are configured by dedicated circuits such as LSIs.
  • the communication board 33 is communicably connected to the communication board 34A and the communication board 34B.
  • the communication boards 34A, 34B include a plurality of channels CH1 to CHm.
  • the relay device 32 may be configured to include one communication board 34 or may be configured to include three or more communication boards 34.
  • the communication board 34A is configured to be able to communicate with a predetermined number of submodules 7_1 to 7_m via a star network. More specifically, the communication substrate 34A communicates with the submodule 7_1 via the channel CH1, communicates with the submodule 7_2 via the channel CH2, and communicates with the submodule 7_m via the channel CHm. Similarly, the communication board 34B communicates with the submodules 7_ (m + 1) to 7_2m through a star network.
  • the relay device 70 transmits the communication frame 51 for initial setting to each sub module 7 in the initial setting period prior to the operation control period for performing normal operation control of each sub module 7. Further, the relay device 70 transmits the communication frame 52 for control to each sub module 7 in the operation control period.
  • the initialization period is a period for performing initialization necessary to drive each sub module 7.
  • FIG. 5 is a diagram showing the configuration of the communication frame 51 for initial setting.
  • the communication frame 51 includes a flag area 81, a header area 82, a payload area 83 in which the data main body is stored, and an FCS (Frame Check Sequence) area 84 in which error detection information is stored.
  • the header area 82 stores information such as communication commands, sequence numbers, and data lengths.
  • the payload area 83 includes the common phase offset OS, the number of submodules Sn, and the path information R.
  • the route information R includes the board number which is the identification information of the relay board 31, the channel number which is the identification information of the channel of the relay board 31, the equipment number which is the identification information of the relay device 32, and the communication included in the relay device 32. It includes a substrate number, which is identification information of the substrate 34, and a channel number, which is identification information of a channel of the communication substrate 34.
  • the route information R is information indicating a communication route from the control device 30 to each sub module 7, and is generated by the relay device 70.
  • the submodule 7_1 receives the communication frame 51 via the channel CH1 of the relay substrate 31 and the channel CH1 of the communication substrate 34A included in the relay device 32_1.
  • the relay board 31 stores the board number (for example, “1”) of the relay board 31 and the number (for example, “1”) of the channel CH1 in the field of the route information of the communication frame 51.
  • the relay device 32_1 (for example, the communication board 33) stores the device number (for example, “1”) of the relay device 32_1 in the field of the path information of the communication frame 51.
  • the communication board 34A stores the board number (for example, "1") of the communication board 34A and the number (for example, "1") of the channel CH1.
  • the submodule 7_1 receives the communication frame 51 including the route information "111111”. Further, since the submodule 7_2 receives the communication frame 51 via the channel CH1 of the relay substrate 31 and the channel CH2 of the communication substrate 34A included in the relay device 32_1, for example, path information “111112” The communication frame 51 including is received. Thus, each submodule 7 receives the unique path information generated by the relay device 70. Therefore, each submodule 7 can generate unique identification information based on such route information.
  • the number of sub-modules Sn is typically the number of sub-modules 7 to be controlled among the plurality of sub-modules 7 constituting each arm (for example, the upper arm 5, the lower arm 6, etc.). Typically, the number of submodules Sn is the number of all submodules 7 constituting each arm. However, in the case where the number of submodules 7 constituting each arm has redundancy, the number of submodules Sn may be the number of submodules 7 to be actually controlled.
  • the common phase offset OS is a phase that is commonly offset with respect to all the submodules 7 that constitute each arm.
  • the common phase offset OS is arbitrarily determined by the system administrator. If the common phase offset OS is unnecessary, the communication frame 51 may not include the common phase offset OS.
  • FIG. 6 is a diagram showing the configuration of the control communication frame 52.
  • communication frame 52 includes a flag area 91, a header area 92, a payload area 93 in which a data body is stored, and an FCS area 94 in which error detection information is stored.
  • the header area 92 stores information such as communication commands, sequence numbers, and data lengths.
  • Payload area 93 includes a synchronization command (for example, synchronization pulse signal) and a voltage command (for example, output voltage command values for upper arm 5 and lower arm 6 output voltages for each leg circuit 4 u, 4 v, 4 w). Including.
  • FIG. 7 is a circuit diagram showing an example of sub-modules constituting each of the leg circuits of FIG.
  • the submodule 7 shown in FIG. 7 includes a half bridge type conversion circuit 20HB, a PWM control unit 21, a DC capacitor 24 as an energy storage, a voltage detection unit 27, and an information communication unit 28.
  • a series of processes of the PWM control unit 21, the voltage detection unit 27, and the information communication unit 28 are executed every cycle Ts 2 (for example, several ⁇ s) much shorter than the cycle Ts 1 which is the calculation cycle of the control device 30.
  • the half bridge type conversion circuit 20HB includes switching elements 22A and 22B and diodes 23A and 23B connected in series.
  • the diodes 23A and 23B are connected in antiparallel (that is, in parallel and in a reverse bias direction) with the switching elements 22A and 22B, respectively.
  • the DC capacitor 24 is connected in parallel to the series connection circuit of the switching elements 22A and 22B, and holds a DC voltage.
  • the connection node of the switching elements 22A and 22B is connected to the high potential side input / output terminal 26P.
  • the connection node between the switching element 22B and the DC capacitor 24 is connected to the low potential side input / output terminal 26N.
  • the input / output terminal 26P is connected to the input / output terminal 26N of the submodule 7 adjacent to the positive electrode side.
  • the input / output terminal 26N is connected to the input / output terminal 26P of the submodule 7 adjacent to the negative electrode side.
  • a self-arc-extinguishing switching element capable of controlling both the on operation and the off operation is used.
  • the switching elements 22A and 22B are, for example, IGBTs (Insulated Gate Bipolar Transistors) or GCTs (Gate Commutated Turn-off thyristors).
  • the bypass switch SW is connected between the input and output terminals 26P and 26N.
  • the bypass switch SW is a switch configured to be able to short-circuit both ends of the switching element 22B by closing the contact, and can pass fault current. That is, the bypass switch SW shorts the submodule 7 to protect each element (the switching elements 22A and 22B, the diodes 23A and 23B, and the DC capacitor 24) included in the submodule 7 from an overcurrent generated in the event of an accident. .
  • the bypass switch SW is also used when shorting the submodule 7 when each element of the submodule 7 fails. Thus, even if any of the plurality of submodules 7 fails, operation of the power conversion device 1 can be continued by using the other submodules 7.
  • the voltage detection unit 27 detects a voltage (that is, a capacitor voltage) between both ends 24P and 24N of the DC capacitor 24.
  • the information communication unit 28 transmits the communication frames 51 and 52 received from the relay device 32 to the PWM control unit 21, and a signal including abnormality determination information of the sub module 7 and the capacitor voltage detected by the voltage detection unit 27. Send 17 to the command generation unit 3.
  • the PWM control unit 21 uses the path information included in the communication frame 51 received by the information communication unit 28 and the control command (i.e., voltage command and synchronization command) included in the communication frame 52 to select each switching element 22A, PWM control of 22B.
  • control command i.e., voltage command and synchronization command
  • PWM control unit 21 turns on one of switching elements 22A and 22B, Control is performed so that the other is turned off.
  • the switching element 22A is in the on state and the switching element 22B is in the off state, a voltage across the DC capacitor 24 is applied between the input and output terminals 26P, 26N.
  • 0V is applied between the input and output terminals 26P and 26N.
  • the submodule 7 can output a positive voltage depending on the zero voltage or the voltage of the DC capacitor 24 by alternately turning on the switching elements 22A and 22B.
  • the diodes 23A and 23B are provided for protection when reverse voltages are applied to the switching elements 22A and 22B.
  • the PWM control unit 21, the voltage detection unit 27, and the information communication unit 28 described above may be configured by a dedicated circuit, or may be configured using an FPGA or the like.
  • the conversion circuit of the submodule 7 is a half bridge type conversion circuit
  • the present invention is not limited to this configuration.
  • the submodule 7 may be configured using a full bridge type converter circuit or a streak outdoor bridge type converter circuit.
  • FIG. 8 is a block diagram for explaining a specific configuration of the PWM control unit.
  • the PWM control unit 21 includes an identification information generation unit 102, a phase generation unit 104, a signal generation unit 106, a PWM signal generation unit 108, and a gate driver 110.
  • the identification information generation unit 102 generates identification information of the submodule 7 based on the route information included in the communication frame 51.
  • the identification information generation unit 102 converts, for example, the route information “111111” into identification information “1” or converts the route information “111112” into identification information “2” using a predetermined equation. .
  • the route information is uniquely determined for each sub module 7. Therefore, the identification information generated in the submodule 7 is uniquely determined without overlapping with the identification information generated in the other submodules 7.
  • the phase generation unit 104 generates a carrier phase based on the identification information generated by the identification information generation unit 102 and the number of sub-modules Sn included in the communication frame 51 and the common phase offset OS.
  • the carrier signal magnification indicates the magnification of the carrier signal frequency with respect to the AC system frequency, and is 1.0 or more.
  • the phase generation unit 104 generates a carrier phase based on the common phase offset OS and the carrier interval D corresponding to the identification information.
  • the carrier phase is a phase shifted by “the common phase offset OS + the carrier interval D corresponding to identification information” with respect to the reference phase, and is uniquely determined for each submodule 7.
  • the phase generation unit 104 stores the generated carrier phase in the internal memory of the sub module 7.
  • the signal generation unit 106 generates a carrier signal based on the carrier phase generated by the phase generation unit 104 and the synchronization command (that is, the synchronization pulse signal corresponding to the reference phase) included in the communication frame 52.
  • FIG. 9 is a diagram showing an example of the carrier signal of each submodule 7.
  • the submodule 7_1 has identification information "1”
  • the submodule 7_2 has identification information "2”
  • the submodule 7_3 has identification information "3”. It shall be. Further, assuming that the number indicated by the identification information is “M”, the carrier phase T is expressed by the following equation (3) using the carrier interval D and the common phase offset OS.
  • Carrier phase T (M ⁇ 1) ⁇ carrier spacing D + common phase offset OS (3)
  • the carrier signal generated in sub-module 7_1 is a triangular wave signal shifted from the synchronization pulse signal (that is, the reference phase) by carrier phase T1.
  • the carrier phase T1 corresponds to the “common phase offset OS”.
  • the carrier signal generated in the submodule 7_2 is a triangular wave signal shifted from the synchronization pulse signal by the carrier phase T2. Based on equation (3), the carrier phase T2 corresponds to “carrier spacing D + common phase offset OS”.
  • the carrier signal generated in the submodule 7_3 is a triangular wave signal shifted from the synchronization pulse signal by the carrier phase T3. Based on equation (3), the carrier phase T3 corresponds to “2 ⁇ carrier spacing D + common phase offset OS”.
  • the signal generation unit 106 can generate different carrier signals for each sub module 7.
  • PWM signal generation unit 108 generates a PWM signal of a pulse waveform by comparing the voltage command included in communication frame 52 with the carrier signal generated by signal generation unit 106. .
  • the PWM signal generation unit 108 outputs the generated PWM signal to the gate driver 110.
  • the gate driver 110 outputs a drive voltage based on the PWM signal generated by the PWM signal generation unit 108 to a conduction control terminal (for example, a gate terminal) of the switching elements 22A and 22B.
  • the gate driver 110 outputs, to the information communication unit 28, abnormality determination information indicating the presence or absence of an abnormality of itself.
  • the information communication unit 28 transmits the abnormality determination information of the gate driver 110 to the control device 30 via the relay device 32, as the abnormality determination information of the sub module 7, for example.
  • the abnormality determination information is not limited to the presence or absence of an abnormality of the gate driver 110, and may be information indicating the presence or absence of an abnormality of each element of the sub module 7.
  • the information communication unit 28 transmits the capacitor voltage detected by the voltage detection unit 27 to the relay device 32.
  • the control device 30 receives the abnormality determination information and the capacitor voltage via the relay board 31.
  • the abnormality determination information is used to grasp the number of sub-modules 7 to be controlled by the control device 30. Specifically, the control device 30 calculates the number of normal submodules among the submodules 7 based on the abnormality determination information received from the submodules 7 in the initial setting period. For example, it is assumed that the control device 30 determines that an abnormality has occurred in L submodules 7 among the X submodules 7 constituting the upper arm 5. In this case, the control device 30 may set the number of sub-modules Sn included in the communication frame 51 to (X ⁇ L), which is the number of normal sub-modules. Thereby, the PWM control unit 21 can appropriately generate a carrier signal of each sub module 7 to be controlled.
  • FIG. 10 is a flowchart showing the processing procedure in the initial setting period of the power conversion device 1. The process shown in FIG. 10 is repeatedly performed in the initial setting period.
  • control device 30 transmits communication frame 51 for initial setting to relay device 70 (step S10).
  • the relay device 70 generates path information R from the control device 30 to each sub module 7 and transmits a communication frame 51 including the generated path information R to each sub module 7 (step S12).
  • Each sub module 7 generates identification information of each sub module 7 based on the route information included in the communication frame 51 received from the relay device 70 (step S14). Each submodule 7 generates a carrier phase based on the identification information and the number of submodules (step S16). Each submodule 7 stores the carrier phase in the internal memory (step S18).
  • Each submodule 7 transmits abnormality determination information to the control device 30 via the relay device 70 at a predetermined cycle.
  • the control device 30 may calculate the number of normal submodules among the submodules 7 based on the abnormality determination information, and may transmit the communication frame 51 including the number of normal submodules as the number of submodules Sn.
  • FIG. 11 is a flowchart showing the processing procedure in the operation control period of the power conversion device 1.
  • the process shown in FIG. 11 is repeatedly performed in the operation control period.
  • the switching from the initial setting period to the operation control period is typically performed by the instruction of the system operator. However, it may be configured to be automatically switched to the operation control period when a predetermined time has elapsed since the start of the initial setting period.
  • control device 30 transmits control communication frame 52 to each submodule 7 via relay device 70 (step S50).
  • Each submodule 7 generates a carrier signal based on the synchronization command included in the communication frame 52 received from the control device 30 and the carrier phase stored in the internal memory (step S52).
  • Each submodule 7 compares the voltage command and the carrier signal to generate a PWM signal (step S54). Each sub module 7 operates each switching element 22A, 22B by the drive voltage based on the PWM signal (step S56).
  • each sub module 7 can autonomously generate identification information using the route information R from the control device 30 to each sub module 7. Therefore, while the system operator can save the effort which sets the identification information of each submodule 7, the human error of a setting mistake etc. can also be prevented.
  • a field for storing route information R is provided in the communication frame 51 transmitted from the control device 30 to each sub module 7 via the relay device 70.
  • the route information R is automatically generated.
  • each sub module 7 can generate a carrier signal using the carrier phase generated using the identification information and the synchronization command included in the control communication frame 52.
  • each submodule 7 can perform phase adjustment at the same time by receiving the communication frame 52. From this, it is not necessary to individually notify the submodule 7 of the phase information of the carrier signal from the control device 30, and therefore, the data amount and frequency of communication can be suppressed.
  • the size of each communication frame can be reduced (that is, the communication frame length can be shortened).
  • the time required for transmission of each communication frame can be shortened, and the transmission delay between the control device 30 and each sub module 7 can be reduced.
  • the data size can be made extremely small. Therefore, the time required for communication can be reduced during the operation control period, and the control cycle can be shortened.
  • the present invention is not limited to this configuration.
  • the power conversion device 1 may include one relay device 32.
  • the relay board 31 and the relay device 32 are connected via a point-to-point network.
  • the present invention is not limited to this configuration.
  • the communication frame 51 does not include the number of submodules Sn and the common phase offset OS.
  • the route information R includes the board number of the relay board 31, the channel number of the relay board 31, the device number of the relay device 32, and the board of the communication board 34 included in the relay device 32.
  • the route information R generates the route information R using the device number of the relay device 32, the substrate number of the communication substrate 34, and the channel number of the communication substrate 34 without using the information of the relay substrate 31. It is also good.
  • the configuration in which the communication frame 51 for initial setting and the communication frame 52 for control are provided separately is not limited to the configuration, and a common communication frame is provided. It is also good.
  • the common phase offset OS, the number of submodules Sn, the route information R, the synchronization command, the voltage command and the like are stored in the payload area of the common communication frame.
  • the configuration in which the relay device 32 and the submodule 7 are connected by a star network has been described, but the present invention is not limited to this configuration.
  • the communication substrate 34 of the relay device 32 may be connected to the plurality of submodules 7 via a ring network.
  • J submodules 7 are connected to each channel of the communication board 34A of the relay device 32_1 by a ring network.
  • the first to J-th submodules 7 connected to the channel CH1 of the communication board 34A receive the same path information R1.
  • the (J + 1) th to 2Jth submodules 7 connected to the channel CH2 receive the same path information R2. Therefore, for example, identification information of each sub module 7 is generated as follows.
  • the first submodule 7 that receives the communication frame 51 first via the channel CH1 of the communication board 34A generates identification information "1" based on the path information R1.
  • the first submodule 7 stores the identification information “1” in a predetermined field of the communication frame 51, and transmits the communication frame 51 to the second submodule 7.
  • the second submodule 7 generates identification information “2” different from the identification information “1” added to the communication frame 51 based on the route information R1.
  • the second sub module 7 stores the identification information “2” in a predetermined field of the communication frame 51, and transmits the communication frame 51 to the third sub module 7.
  • the identification information generation unit 102 corresponding to the J-th submodule 7 generates identification information “J” different from the other submodules 7 based on the route information.
  • the (J + 1) -th submodule 7 that first receives the communication frame 51 via the channel CH2 of the communication substrate 34A generates identification information "J + 1" based on the path information R2.
  • the (J + 2) th to 2Jth submodules 7 respectively generate identification information "J + 2" to "2J” based on the route information R2.
  • the number of submodules connected to each channel may be the same or different.
  • the identification information is similarly generated for the other channels of the communication board 34A, the other communication board 34B, and the other relay device 32. Therefore, even if the plurality of submodules 7 are configured to receive the same path information from the relay device 32 via the ring network, the plurality of submodules 7 autonomously use the path information. Unique identification information can be generated.
  • the configuration exemplified as the above-described embodiment is an example of the configuration of the present invention, and can be combined with another known technique, and a part of the configuration can be made without departing from the scope of the present invention. It is also possible to change and configure, such as omitting.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置は、互いに直列接続された複数のサブモジュール（７）を含む電力変換回路部（２）と、複数のサブモジュール（７）を運転制御するための制御指令を生成する制御機器（３０）と、制御機器（３０）と複数のサブモジュール（７）との間の通信を中継する中継装置（７０）とを備える。中継装置（７０）は、複数のサブモジュール（７）の各々について、制御機器（３０）から当該サブモジュール（７）までの通信経路を示す経路情報を生成し、当該生成した経路情報を当該サブモジュール（７）に出力する。複数のサブモジュール（７）の各々は、当該サブモジュール（７）に対応する経路情報に基づいて、当該サブモジュール（７）の識別情報を生成する。

Description

電力変換装置
　本開示は、交流と直流との間で電力変換を行なう電力変換装置に関する。
　直流送電システムにおいて用いられる自励式の電力変換装置としてモジュラーマルチレベル変換器（ＭＭＣ：Modular　Multilevel　Converter）が知られている。モジュラーマルチレベル変換器は、交流の各相について、高電位側直流端子に接続された上アームと低電位側直流端子に接続された下アームとを有する。各アームは、複数のサブモジュールがカスケードに接続されることによって構成されている。
　例えば、国際公開第２０１１－０１０５７５号（特許文献１）は、カスケード接続された複数のセルから構成される電力変換装置を開示している。電力変換装置の制御装置は、中央制御装置と、各セルと同電位の近傍に設置したセル制御装置とから構成されている。中央制御装置および各セル制御装置は、光ファイバケーブルでデイジーチェーン接続されている。
国際公開第２０１１－０１０５７５号
　ＭＭＣにおける各サブモジュールの識別および個別制御を行なうためには、サブモジュールごとにユニークな（すなわち、他のサブモジュールと重複しない）識別番号を設けておく必要がある。
　特許文献１では、サブモジュールごとに予め定められたセル番号およびキャリア番号が与えられており、これらを用いて各種の制御を行なっている。しかしながら、特許文献１では、セル番号およびキャリア番号が固定である。そのため、例えば、サブモジュール数の変更等のシステム変更が行われるごとに、ユーザが再度適切な番号を設定しなければならない。特に、ＭＭＣでは多くのサブモジュールが用いられるため、上記番号の設定を手作業で行なう場合、系統運用者の作業時間が膨大となるとともに、番号の設定ミス等のヒューマンエラーも発生しやすくなる。
　本開示のある局面における目的は、各サブモジュールが自律的に識別情報を生成することにより、系統運用者の作業負担を軽減することが可能な電力変換装置を提供することである。
　ある実施の形態に従うと、直流回路と交流回路との間で電力変換を行なう電力変換装置が提供される。電力変換装置は、互いに直列接続された複数のサブモジュールを含む電力変換回路部と、複数のサブモジュールを運転制御するための制御指令を生成する制御機器と、制御機器と複数のサブモジュールとの間の通信を中継する中継装置とを備える。中継装置は、複数のサブモジュールの各々について、制御機器から当該サブモジュールまでの通信経路を示す経路情報を生成し、当該生成した経路情報を当該サブモジュールに出力する。複数のサブモジュールの各々は、当該サブモジュールに対応する経路情報に基づいて、当該サブモジュールの識別情報を生成する識別情報生成部を含む。
　本開示によると、各サブモジュールが自律的に識別情報を生成することにより、系統運用者の作業負担を軽減することが可能となる。
電力変換装置の概略構成図である。 指令生成部の構成を示すブロック図である。 制御機器の構成例を示すブロック図である。 中継装置の具体的な構成および動作を説明するための図である。 初期設定用の通信フレームの構成を示す図である。 制御用の通信フレームの構成を示す図である。 図１の各レグ回路を構成するサブモジュールの一例を示す回路図である。 ＰＷＭ制御部の具体的な構成を説明するためのブロック図である。 各サブモジュールのキャリア信号の一例を示す図である。 電力変換装置の初期設定期間における処理手順を示すフローチャートである。 電力変換装置の運転制御期間における処理手順を示すフローチャートである。
　以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。
　［電力変換装置の構成］
　図１は、電力変換装置の概略構成図である。図１を参照して、電力変換装置１は、互いに直列接続された複数のサブモジュール（sub　module）（図１中の「ＳＭ」に対応）７を含むモジュラーマルチレベル変換器によって構成されている。なお、「サブモジュール」は、「変換器セル」あるいは「単位変換器」とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。具体的には、電力変換装置１は、電力変換回路部２と、指令生成部３とを含む。
　電力変換回路部２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合または任意のものを示す場合、レグ回路４と記載する）を含む。
　レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。
　レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器１３を介して交流回路１２に接続される。交流回路１２は、例えば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと連系変圧器１３との接続は図示していない。
　各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、例えば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back　To　Back）システムが構成される。
　図１の連系変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続した構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが連系変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。
　レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが連系変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有しているので、以下、レグ回路４ｕを代表として説明する。
　上アーム５は、カスケード接続された複数のサブモジュール７と、リアクトル８Ａとを含む。当該複数のサブモジュール７およびリアクトル８Ａは互いに直列接続されている。
　同様に、下アーム６は、カスケード接続された複数のサブモジュール７と、リアクトル８Ｂとを含む。当該複数のサブモジュール７およびリアクトル８Ｂは互いに直列接続されている。
　リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。
　リアクトル８Ａ，８Ｂは、交流回路１２または直流回路１４などの事故時に事故電流が急激に増大しないように設けられている。しかし、リアクトル８Ａ，８Ｂのインダクタンス値を過大なものにすると電力変換器の効率が低下するという問題が生じる。したがって、事故時においては、各サブモジュール７の全てのスイッチング素子をできるだけ短時間で停止（オフ）することが好ましい。
　電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。
　これらの検出器によって検出された信号は、指令生成部３に入力される。指令生成部３は、これらの検出信号に基づいて各サブモジュール７の運転状態を制御するための制御指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗを出力する。また、指令生成部３は、各サブモジュール７から信号１７を受信する。信号１７は、キャパシタ電圧（後述の図７中の直流コンデンサ２４の電圧）の検出値と、サブモジュール７の異常の有無を示す異常判定情報とを含む。
　本実施の形態の場合、制御指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗは、Ｕ相上アーム、Ｕ相下アーム、Ｖ相上アーム、Ｖ相下アーム、Ｗ相上アーム、およびＷ相下アームにそれぞれ対応して生成されている。以下の説明では、制御指令１５ｐｕ，１５ｎｕ，１５ｐｖ，１５ｎｖ，１５ｐｗ，１５ｎｗについて、総称する場合または任意のものを示す場合、制御指令１５と記載する。
　なお、図１では図解を容易にするために、各検出器から指令生成部３に入力される信号の信号線と、指令生成部３および各サブモジュール７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよびサブモジュール７ごとに設けられている。各サブモジュール７と指令生成部３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。また、本実施の形態の場合、これらの信号は耐ノイズ性の観点から光ファイバを介して伝送される。
　以下、各検出器について具体的に説明する。交流電圧検出器１０は、交流回路１２のＵ相の交流電圧値Ｖａｃｕ、Ｖ相の交流電圧値Ｖａｃｖ、およびＷ相の交流電圧値Ｖａｃｗを検出する。交流電流検出器１６は、交流回路１２のＵ相の交流電流値Ｉａｃｕ、Ｖ相の交流電流値Ｉａｃｖ、およびＷ相の交流電流値Ｉａｃｗを検出する。直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧値Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧値Ｖｄｃｎを検出する。
　Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕおよび下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。同様に、Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。
　［指令生成部の構成］
　図２は、指令生成部の構成を示すブロック図である。図２を参照して、指令生成部３は、制御機器３０と、中継装置７０とを含む。中継装置７０は、制御機器３０と複数のサブモジュール７との間の通信を中継する。具体的には、中継装置７０は、中継基板３１と、複数の中継機器３２＿１～３２＿Ｎとを含む。図２では、図１の電力変換回路部２のうちＵ相用のレグ回路４ｕのみが代表的に示されているが、他のレグ回路４ｖ，４ｗについても同様である。例えば、中継基板３１は、相ごとに設けられている。中継機器３２＿１～３２＿Ｎについて、総称する場合または不特定のものを示す場合、中継機器３２と記載する。
　制御機器３０は、図１の各検出器で検出された交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗ（総称する場合、交流電圧値Ｖａｃと記載する）、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗ（総称する場合、交流電流値Ｉａｃと記載する）、直流電圧値Ｖｄｃｐ，Ｖｄｃｎ、上アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗ、下アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗ、およびキャパシタ電圧Ｖｃａｐの入力を受け付ける。
　制御機器３０は、当該受け付けた各検出値に基づいて、周期Ｔｓ１（例えば、１００μｓ）ごとに、通常の運転制御期間において各サブモジュール７を運転制御するための制御指令１５を生成し、当該生成した制御指令１５を中継装置７０に出力する。キャパシタ電圧Ｖｃａｐは、各サブモジュール７において検出された直流コンデンサ２４の電圧値がアーム回路ごとに平均化されたものである。
　制御指令１５は、電圧指令（例えば、各レグ回路４ｕ，４ｖ，４ｗにおける上アーム５の出力電圧指令値および下アーム６の出力電圧指令値）と、各サブモジュール７の動作の同期をとるための同期指令とを含む。例えば、同期指令は、通常運転時の交流電圧値Ｖａｃの位相を基準とした同期パルス信号である。
　制御機器３０は、典型的には、ハードウェア構成として、補助変成器、ＡＤ（Analog　to　Digital）変換部、演算部等を含む。演算部は、ＣＰＵ（Central　Processing　Unit）、ＲＡＭ（Random　Access　Memory）およびＲＯＭ（Read　Only　Memory）を含む。ＡＤ変換部は、アナログフィルタ、サンプルホールド回路、マルチプレクサ等を含む。制御機器３０は、例えば、ディジタル保護継電器で構成されていてもよい。
　電力変換装置１では、制御機器３０によって、多数（例えば、２０００台程度）のサブモジュール７の動作が制御される。典型的には、制御機器３０に直接接続できる通信ケーブルの数には限界がある。そのため、制御機器３０と、すべてのサブモジュール７とを直接接続するのが困難な場合も多い。また、制御機器３０とすべてのサブモジュール７とを接続できたとしても、通信ケーブルの数が膨大となりコストが増大する。
　そこで、本実施の形態に係る電力変換装置１では、制御機器３０と各サブモジュール７との間に中継装置７０が設けられる。中継装置７０の中継基板３１は、制御機器３０とバス４１を介して電気的に接続されている。中継基板３１は、リング型のネットワーク４２を介して、複数の中継機器３２に接続される。各中継機器３２は、スター型のネットワーク４３を介して、予め定められた数のサブモジュール７に接続される。各中継機器３２は、例えば、１つのアームを構成する複数のサブモジュール７にスター接続される。このように、リング型のネットワークトポロジと、スター型のネットワークトポロジとを組み合わせることにより、制御機器３０と、各サブモジュール７との間のネットワークが構築される。
　中継装置７０は、運転制御期間において、周期Ｔｓ１ごとに制御機器３０により生成された制御指令１５を各サブモジュール７に送信する。中継装置７０は、周期Ｔｓ１よりも短い周期ごとに制御指令１５を各サブモジュール７に送信してもよい。また、中継装置７０は、各サブモジュール７を動作させるために必要な設定が行われる初期設定期間において、複数のサブモジュール７の各々について、制御機器３０から当該サブモジュール７までの通信経路を示す経路情報を生成し、当該生成した経路情報を当該サブモジュール７に出力するように構成されている。
　中継装置７０は、典型的には、専用回路によって構成され、その一部または全部をＦＰＧＡ（Field　Programmable　Gate　Array）によって構成してもよい。中継装置７０のより詳細な構成例については後述する。
　複数のサブモジュール７の各々は、中継装置７０により生成された経路情報を用いて、当該サブモジュール７を一意に識別する識別情報を生成する。各サブモジュール７は、識別情報と、サブモジュール数とに基づいて、キャリア位相を生成する。そして、各サブモジュール７は、制御指令１５およびキャリア位相に従って、各スイッチング素子をＰＷＭ（pulse　width　modulation）制御する。サブモジュール７のより詳細な構成例については後述する。
　［制御機器の構成例］
　図３は、制御機器３０の構成例を示すブロック図である。図３を参照して、制御機器３０は、直流電圧指令生成部６０と、交流電圧指令生成部６１と、循環電流指令生成部６２と、コンデンサ電圧指令生成部６３と、アーム電圧指令生成部６４とを含む。
　直流電圧指令生成部６０は、各相の上アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび下アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗに基づいて直流電流値Ｉｄｃを演算する。具体的には、上アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗの和をＩｄｃ＿ｐとし、下アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗの和をＩｄｃ＿ｎとすれば、直流電流値Ｉｄｃは、以下の式（１）によって計算できる。
　Ｉｄｃ＝（Ｉｄｃ＿ｐ＋Ｉｄｃ＿ｎ）／２　　・・・（１）
　直流電圧指令生成部６０は、直流電圧検出器１１Ａ，１１Ｂで検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎと、算出した直流電流値Ｉｄｃとに基づいて、直流電圧指令値を生成する。直流電圧指令生成部６０は、例えば、ＰＩＤ制御器（Proportional-Integral-Differential　Controller）などのフィードバック制御器によって構成される。
　交流電圧指令生成部６１は、交流電圧検出器１０によって検出されたＵ相、Ｖ相、Ｗ相の交流電圧値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１６によって検出されたＵ相、Ｖ相、Ｗ相の交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとに基づいて、各相の交流電圧指令値を生成する。交流電圧指令生成部６１は、例えば、ＰＩＤ制御器などのフィードバック制御器によって構成される。
　循環電流指令生成部６２は、まず、レグ回路４ｕ，４ｖ，４ｗにそれぞれ流れる循環電流Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗを各相の上アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび下アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗに基づいて計算する。循環電流は、複数のレグ回路４の間を循環する電流である。例えば、Ｕ相レグ回路４ｕを流れる循環電流Ｉｃｃｕは、以下の式（２）によって計算できる。
　Ｉｃｃｕ＝（Ｉｐｕ＋Ｉｎｕ）／２－Ｉｄｃ／３　　・・・（２）
　式（２）の第１項はレグ回路４ｕの上アーム５および下アーム６に共通に流れる電流を表す。式（２）の第２項は、直流電流値Ｉｄｃが各レグ回路に均等に流れると仮定したときのＵ相レグ回路４ｕの分担分を表す。循環電流Ｉｃｃｖ，Ｉｃｃｗについても同様に計算することができる。
　循環電流指令生成部６２は、算出された各相の循環電流Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗと、アーム回路ごとに平均化されたキャパシタ電圧Ｖｃａｐとに基づいて各相の循環電流の指令値を算出する。循環電流指令生成部６２は、例えば、ＰＩＤ制御器などのフィードバック制御器によって構成される。
　コンデンサ電圧指令生成部６３は、アーム回路ごとに平均化されたキャパシタ電圧Ｖｃａｐと、各相の上アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗおよび下アーム電流Ｉｎｕ，Ｉｎｖ，Ｉｎｗに基づいて、各サブモジュール７の直流コンデンサの電圧指令値を生成する。コンデンサ電圧指令生成部６３は、例えば、ＰＩＤ制御器などのフィードバック制御器によって構成される。
　アーム電圧指令生成部６４は、上記の各指令生成部を合成することによって、各相の上アーム５および下アーム６用のアーム電圧指令値Ｖｐｒｅｆｕ，Ｖｎｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｎｒｅｆｖ，Ｖｐｒｅｆｗ，Ｖｎｒｅｆｗを生成する。各相のアーム電圧指令値Ｖｐｒｅｆｕ，Ｖｎｒｅｆｕ，Ｖｐｒｅｆｖ，Ｖｎｒｅｆｖ，Ｖｐｒｅｆｗ，Ｖｎｒｅｆｗは、電圧指令として中継装置７０に伝送される。以下の説明において、いずれの相であるかを特定しない場合には、単にアーム電圧指令値Ｖｐｒｅｆ，Ｖｎｒｅｆと記載する場合がある。
　なお、上記で説明した制御機器３０の構成は一例であって、他の構成の制御機器を本実施の形態に適用することができる。
　［中継装置の構成および動作］
　図４は、中継装置７０の具体的な構成および動作を説明するための図である。図４では、Ｕ相用のレグ回路４ｕに含まれるサブモジュール７のみが代表的に示されているが、他のレグ回路４ｖ，４ｗのサブモジュール７についても同様である。
　図４を参照して、中継基板３１は、ＬＳＩ（Large-Scale　Integration）等の専用回路によって構成されており、複数の通信用のチャネルＣＨ１～ＣＨｋを含む。中継基板３１は、中継機器３２とリング型のネットワークを介して接続されており、制御機器３０により生成された制御指令等を、複数のチャネルＣＨ１～ＣＨｋを用いて各中継機器３２に送信する。
　図４の例では、中継基板３１は、チャネルＣＨ１を介して、複数の中継機器３２＿１～３２＿３と通信する。また、中継基板３１は、チャネルＣＨ２を介して、中継機器３２＿４を含む複数の中継機器３２と通信し、チャネルＣＨｋを介して、複数の中継機器３２＿（Ｎ－２）～３２＿Ｎと通信する。本実施の形態では、各チャネルに３つの中継機器３２が接続されている構成について説明するが、当該構成に限られない。例えば、各チャネルに、１つ、２つまたは４つ以上の中継機器３２が接続される構成であってもよい。
　中継機器３２＿１は、通信基板３３と、通信基板３４Ａ，３４Ｂ（以下、「通信基板３４」とも総称する。）とを含む。通信基板３３，３４Ａ，３４Ｂは、ＬＳＩ等の専用回路によって構成されている。通信基板３３は、通信基板３４Ａおよび通信基板３４Ｂと通信可能に接続されている。通信基板３４Ａ，３４Ｂは、複数のチャネルＣＨ１～ＣＨｍを含む。本実施の形態では、中継機器３２が２つの通信基板３４を含む構成について説明するが、当該構成に限られない。例えば、中継機器３２は、１つの通信基板３４を含む構成であってもよいし、３つ以上の通信基板３４を含む構成であってもよい。
　通信基板３４Ａは、スター型のネットワークを介して、予め定められた数のサブモジュール７＿１～７＿ｍと通信可能に構成されている。より具体的には、通信基板３４Ａは、チャネルＣＨ１を介してサブモジュール７＿１と通信し、チャネルＣＨ２を介してサブモジュール７＿２と通信し、チャネルＣＨｍを介してサブモジュール７＿ｍと通信する。同様に、通信基板３４Ｂは、スター型のネットワークを介して、サブモジュール７＿（ｍ＋１）～７＿２ｍと通信する。
　ここで、中継装置７０は、各サブモジュール７を通常運転制御する運転制御期間より前の初期設定期間において、初期設定用の通信フレーム５１を各サブモジュール７に送信する。また、中継装置７０は、運転制御期間において、制御用の通信フレーム５２を各サブモジュール７に送信する。初期設定期間は、各サブモジュール７を駆動するために必要な初期設定を行なうための期間である。
　図５は、初期設定用の通信フレーム５１の構成を示す図である。図５を参照して、通信フレーム５１は、フラグ領域８１と、ヘッダ領域８２と、データ本体が格納されるペイロード領域８３と、誤り検出情報が格納されるＦＣＳ（Frame　Check　Sequence）領域８４とを含む。ヘッダ領域８２は、通信コマンド、シーケンス番号、データ長等の情報が格納される。ペイロード領域８３は、共通位相オフセットＯＳと、サブモジュール数Ｓｎと、経路情報Ｒとを含む。経路情報Ｒは、中継基板３１の識別情報である基板番号と、中継基板３１のチャネルの識別情報であるチャネル番号と、中継機器３２の識別情報である機器番号と、中継機器３２に含まれる通信基板３４の識別情報である基板番号と、通信基板３４のチャネルの識別情報であるチャネル番号とを含む。
　経路情報Ｒは、制御機器３０から各サブモジュール７までの通信経路を示す情報であり、中継装置７０により生成される。図４の例では、サブモジュール７＿１は、中継基板３１のチャネルＣＨ１と、中継機器３２＿１に含まれる通信基板３４ＡのチャネルＣＨ１とを介して、通信フレーム５１を受信する。この場合、中継基板３１は、通信フレーム５１の経路情報のフィールドに、中継基板３１の基板番号（例えば、「１」）と、チャネルＣＨ１の番号（例えば、「１」）とを格納する。次に、中継機器３２＿１（例えば、通信基板３３）は、通信フレーム５１の経路情報のフィールドに、中継機器３２＿１の機器番号（例えば、「１」）を格納する。また、通信基板３４Ａは、通信基板３４Ａの基板番号（例えば、「１」）と、チャネルＣＨ１の番号（例えば、「１」）とを格納する。
　これにより、サブモジュール７＿１は、経路情報「１１１１１１」を含む通信フレーム５１を受信する。また、サブモジュール７＿２は、中継基板３１のチャネルＣＨ１と、中継機器３２＿１に含まれる通信基板３４ＡのチャネルＣＨ２とを介して、通信フレーム５１を受信しているため、例えば、経路情報「１１１１１２」を含む通信フレーム５１を受信する。このように、各サブモジュール７は、中継装置７０によって生成された一意の経路情報を受信する。そのため、各サブモジュール７は、このような経路情報に基づいて、一意の識別情報を生成することができる。
　サブモジュール数Ｓｎは、典型的には、各アーム（例えば、上アーム５，下アーム６等）を構成する複数のサブモジュール７のうちの制御対象となるサブモジュール７の数である。典型的には、サブモジュール数Ｓｎは、各アームを構成するすべてのサブモジュール７の数である。ただし、各アームを構成するサブモジュール７の数に冗長性を持たせている場合には、サブモジュール数Ｓｎは、実際に制御対象とするサブモジュール７の数であってもよい。
　共通位相オフセットＯＳは、各アームを構成するすべてのサブモジュール７に対して共通してオフセットされる位相である。共通位相オフセットＯＳは、系統管理者により任意に定められる。なお、共通位相オフセットＯＳが不要な場合には、通信フレーム５１に共通位相オフセットＯＳが含まれない構成であってもよい。
　図６は、制御用の通信フレーム５２の構成を示す図である。図６を参照して、通信フレーム５２は、フラグ領域９１と、ヘッダ領域９２と、データ本体が格納されるペイロード領域９３と、誤り検出情報が格納されるＦＣＳ領域９４とを含む。ヘッダ領域９２には、通信コマンド、シーケンス番号、データ長等の情報が格納される。ペイロード領域９３は、同期指令（例えば、同期パルス信号）と、電圧指令（例えば、各レグ回路４ｕ，４ｖ，４ｗの上アーム５の出力電圧指令値および下アーム６の出力電圧指令値）とを含む。
　［サブモジュールの構成例］
　（全体構成）
　図７は、図１の各レグ回路を構成するサブモジュールの一例を示す回路図である。図７に示すサブモジュール７は、ハーフブリッジ型の変換回路２０ＨＢと、ＰＷＭ制御部２１と、エネルギー蓄積器としての直流コンデンサ２４と、電圧検出部２７と、情報通信部２８とを含む。ＰＷＭ制御部２１、電圧検出部２７、情報通信部２８の一連の処理は、制御機器３０の演算周期である周期Ｔｓ１よりも非常に短い周期Ｔｓ２（例えば、数μｓ）ごとに実行される。
　ハーフブリッジ型の変換回路２０ＨＢは、互いに直列接続されたスイッチング素子２２Ａ，２２Ｂと、ダイオード２３Ａ，２３Ｂとを含む。ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂとそれぞれ逆並列（すなわち、並列かつ逆バイアス方向）に接続される。直流コンデンサ２４は、スイッチング素子２２Ａ，２２Ｂの直列接続回路と並列に接続され、直流電圧を保持する。スイッチング素子２２Ａ，２２Ｂの接続ノードは高電位側の入出力端子２６Ｐと接続される。スイッチング素子２２Ｂと直流コンデンサ２４の接続ノードは低電位側の入出力端子２６Ｎと接続される。
　典型的には、入出力端子２６Ｐは、正極側に隣接するサブモジュール７の入出力端子２６Ｎと接続される。入出力端子２６Ｎは、負極側に隣接するサブモジュール７の入出力端子２６Ｐと接続される。
　各スイッチング素子２２Ａ，２２Ｂには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられる。スイッチング素子２２Ａ，２２Ｂは、例えば、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）またはＧＣＴ（Gate　Commutated　Turn-off　thyristor）である。
　バイパススイッチＳＷは、入出力端子２６Ｐ，２６Ｎ間に接続される。バイパススイッチＳＷは、接点を閉じることによりスイッチング素子２２Ｂの両端を短絡可能に構成されるスイッチであり、事故電流の通電が可能である。すなわち、バイパススイッチＳＷは、サブモジュール７を短絡することにより、サブモジュール７に含まれる各素子（スイッチング素子２２Ａ，２２Ｂ、ダイオード２３Ａ，２３Ｂおよび直流コンデンサ２４）を事故時に発生する過電流から保護する。
　また、バイパススイッチＳＷは、サブモジュール７の各素子が故障した場合に、当該サブモジュール７を短絡させる際にも利用される。これにより、複数のサブモジュール７のうちの任意のサブモジュール７が故障しても、他のサブモジュール７を利用することにより電力変換装置１の運転継続が可能となる。
　電圧検出部２７は、直流コンデンサ２４の両端２４Ｐ，２４Ｎの間の電圧（すなわち、キャパシタ電圧）を検出する。情報通信部２８は、中継機器３２から受信した通信フレーム５１，５２をＰＷＭ制御部２１に伝達するとともに、サブモジュール７の異常判定情報と、電圧検出部２７によって検出されたキャパシタ電圧とを含む信号１７を指令生成部３に送信する。
　ＰＷＭ制御部２１は、情報通信部２８により受信された通信フレーム５１に含まれる経路情報、および通信フレーム５２に含まれる制御指令（すなわち、電圧指令および同期指令）を用いて、各スイッチング素子２２Ａ，２２ＢをＰＷＭ制御する。ＰＷＭ制御部２１の具体的な構成については後述する。
　典型的には、ＰＷＭ制御部２１は、通常動作時（すなわち、入出力端子２６Ｐ，２６Ｎ間に零電圧または正電圧を出力する場合）には、スイッチング素子２２Ａ，２２Ｂの一方をオン状態とし、他方をオフ状態となるように制御を行なう。スイッチング素子２２Ａがオン状態であり、スイッチング素子２２Ｂがオフ状態のとき、入出力端子２６Ｐ，２６Ｎ間には直流コンデンサ２４の両端間の電圧が印加される。逆に、スイッチング素子２２Ａがオフ状態であり、スイッチング素子２２Ｂがオン状態のとき、入出力端子２６Ｐ，２６Ｎ間は０Ｖとなる。
　サブモジュール７は、スイッチング素子２２Ａ，２２Ｂを交互にオン状態とすることによって、零電圧または直流コンデンサ２４の電圧に依存した正電圧を出力することができる。ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂに逆方向電圧が印加されたときの保護のために設けられている。
　上記のＰＷＭ制御部２１、電圧検出部２７、および情報通信部２８は、専用回路によって構成してもよいし、ＦＰＧＡなどを利用して構成してもよい。
　上記では、サブモジュール７の変換回路がハーフブリッジ型の変換回路である構成について説明したが、当該構成に限られない。例えば、サブモジュール７は、フルブリッジ型の変換回路、またはスリークオーターブリッジ型の変換回路を用いて構成されていてもよい。
　（ＰＷＭ制御部の構成）
　図８は、ＰＷＭ制御部の具体的な構成を説明するためのブロック図である。ＰＷＭ制御部２１は、識別情報生成部１０２と、位相生成部１０４と、信号生成部１０６と、ＰＷＭ信号生成部１０８と、ゲートドライバ１１０とを含む。
　図８を参照して、識別情報生成部１０２は、通信フレーム５１に含まれる経路情報に基づいて、サブモジュール７の識別情報を生成する。識別情報生成部１０２は、例えば、予め定められた式を用いて、経路情報「１１１１１１」を識別情報「１」に変換したり、経路情報「１１１１１２」を識別情報「２」に変換したりする。上述したように、経路情報は、サブモジュール７ごとに一意に定められている。そのため、サブモジュール７において生成される識別情報は、他のサブモジュール７において生成される識別情報と重複することはなく一意に定まる。
　位相生成部１０４は、識別情報生成部１０２により生成された識別情報と、通信フレーム５１に含まれるサブモジュール数Ｓｎおよび共通位相オフセットＯＳとに基づいて、キャリア位相を生成する。
　具体的には、位相生成部１０４は、サブモジュール数Ｓｎを用いてキャリア間隔Ｄ（＝３６０°／（キャリア信号倍率×サブモジュール数Ｓｎ））を算出する。ここで、キャリア信号倍率は、交流系統周波数に対するキャリア信号周波数の倍率を示し、１．０以上である。位相生成部１０４は、共通位相オフセットＯＳと、識別情報に対応するキャリア間隔Ｄとに基づいて、キャリア位相を生成する。キャリア位相は、基準位相に対して「共通位相オフセットＯＳ＋識別情報に対応するキャリア間隔Ｄ」だけシフトした位相であり、サブモジュール７ごとに一意に定められる。位相生成部１０４は、生成したキャリア位相をサブモジュール７の内部メモリに格納する。
　信号生成部１０６は、位相生成部１０４により生成されたキャリア位相と、通信フレーム５２に含まれる同期指令（すなわち、基準位相に対応する同期パルス信号）とに基づいて、キャリア信号を生成する。
　図９は、各サブモジュール７のキャリア信号の一例を示す図である。図９の例では、説明の容易化のため、サブモジュール７＿１が識別情報「１」を有し、サブモジュール７＿２が識別情報「２」を有し、サブモジュール７＿３が識別情報「３」を有するものとする。また、識別情報が示す番号を「Ｍ」とすると、キャリア位相Ｔは、キャリア間隔Ｄ、共通位相オフセットＯＳを用いて以下の式（３）で表される。
　キャリア位相Ｔ＝（Ｍ－１）×キャリア間隔Ｄ＋共通位相オフセットＯＳ・・・（３）
　図９を参照して、サブモジュール７＿１において生成されたキャリア信号は、同期パルス信号（すなわち、基準位相）から、キャリア位相Ｔ１だけシフトした三角波信号である。ここで、式（３）に基づくと、キャリア位相Ｔ１は、「共通位相オフセットＯＳ」に対応する。
　サブモジュール７＿２において生成されたキャリア信号は、同期パルス信号から、キャリア位相Ｔ２だけシフトした三角波信号である。式（３）に基づくと、キャリア位相Ｔ２は、「キャリア間隔Ｄ＋共通位相オフセットＯＳ」に対応する。
　サブモジュール７＿３において生成されたキャリア信号は、同期パルス信号から、キャリア位相Ｔ３だけシフトした三角波信号である。式（３）に基づくと、キャリア位相Ｔ３は、「２×キャリア間隔Ｄ＋共通位相オフセットＯＳ」に対応する。
　このように、信号生成部１０６は、サブモジュール７ごとに異なるキャリア信号を生成することができる。
　再び、図８を参照して、ＰＷＭ信号生成部１０８は、通信フレーム５２に含まれる電圧指令と、信号生成部１０６により生成されたキャリア信号とを比較することによりパルス波形のＰＷＭ信号を生成する。ＰＷＭ信号生成部１０８は、生成したＰＷＭ信号をゲートドライバ１１０に出力する。
　ゲートドライバ１１０は、スイッチング素子２２Ａ，２２Ｂの導通制御端子（例えば、ゲート端子）に対して、ＰＷＭ信号生成部１０８により生成されたＰＷＭ信号に基づく駆動電圧を出力する。また、他の局面において、ゲートドライバ１１０は、自身の異常の有無を示す異常判定情報を情報通信部２８に出力する。
　情報通信部２８は、例えば、サブモジュール７の異常判定情報として、ゲートドライバ１１０の異常判定情報を中継機器３２を介して制御機器３０に送信する。なお、異常判定情報は、ゲートドライバ１１０の異常の有無に限られず、サブモジュール７の各素子の異常の有無を示す情報であってもよい。情報通信部２８は、電圧検出部２７によって検出されたキャパシタ電圧を中継機器３２に送信する。制御機器３０は、中継基板３１を介して、異常判定情報およびキャパシタ電圧を受信する。
　この異常判定情報は、制御機器３０が制御対象とするサブモジュール７の数を把握するために用いられる。具体的には、制御機器３０は、初期設定期間において、各サブモジュール７から受信した異常判定情報に基づいて、各サブモジュール７のうち正常なサブモジュールの数を算出する。制御機器３０は、例えば、上アーム５を構成するＸ個のサブモジュール７のうちＬ個のサブモジュール７に異常が発生している判断したとする。この場合、制御機器３０は、通信フレーム５１に含まれるサブモジュール数Ｓｎを、正常なサブモジュールの数である（Ｘ－Ｌ）個に設定してもよい。これにより、ＰＷＭ制御部２１は、制御対象となる各サブモジュール７のキャリア信号を適切に生成できる。
　［処理手順］
　図１０は、電力変換装置１の初期設定期間における処理手順を示すフローチャートである。図１０に示す処理は、初期設定期間において繰り返し実行される。
　図１０を参照して、制御機器３０は、初期設定用の通信フレーム５１を中継装置７０に送信する（ステップＳ１０）。中継装置７０は、制御機器３０から各サブモジュール７までの経路情報Ｒを生成して、生成した経路情報Ｒを含む通信フレーム５１を各サブモジュール７に送信する（ステップＳ１２）。
　各サブモジュール７は、中継装置７０から受信した通信フレーム５１に含まれる経路情報に基づいて、各サブモジュール７の識別情報を生成する（ステップＳ１４）。各サブモジュール７は、識別情報およびサブモジュール数に基づいてキャリア位相を生成する（ステップＳ１６）。各サブモジュール７は、キャリア位相を内部メモリに格納する（ステップＳ１８）。
　なお、各サブモジュール７は、予め定められた周期で、中継装置７０を介して、異常判定情報を制御機器３０に送信している。制御機器３０は、異常判定情報に基づいて各サブモジュール７のうち正常なサブモジュール数を算出し、サブモジュール数Ｓｎとして当該正常なサブモジュール数を含む通信フレーム５１を送信してもよい。
　図１１は、電力変換装置１の運転制御期間における処理手順を示すフローチャートである。図１１に示す処理は、運転制御期間において繰り返し実行される。初期設定期間から運転制御期間への切り替えは、典型的には、系統運用者の指示によって行われる。ただし、初期設定期間が開始されてから予め定められた時間を経過した場合に、運転制御期間へ自動的に切り替えられる構成であってもよい。
　図１１を参照して、制御機器３０は、中継装置７０を介して、制御用の通信フレーム５２を各サブモジュール７に送信する（ステップＳ５０）。各サブモジュール７は、制御機器３０から受信した通信フレーム５２含まれる同期指令と、内部メモリに格納しているキャリア位相とに基づいてキャリア信号を生成する（ステップＳ５２）。
　各サブモジュール７は、電圧指令とキャリア信号とを比較して、ＰＷＭ信号を生成する（ステップＳ５４）。各サブモジュール７は、ＰＷＭ信号に基づく駆動電圧により各スイッチング素子２２Ａ，２２Ｂを動作させる（ステップＳ５６）。
　［利点］
　本実施の形態によると、制御機器３０から各サブモジュール７までの経路情報Ｒを用いて、各サブモジュール７が識別情報を自律的に生成することができる。そのため、系統運用者が各サブモジュール７の識別情報を設定する手間を省くことができるとともに、設定ミス等のヒューマンエラーを防ぐこともできる。
　本実施の形態によると、中継装置７０を介して、制御機器３０から各サブモジュール７へ送信される通信フレーム５１に、経路情報Ｒを格納するフィールドが設けられる。これにより、通信フレーム５１が中継装置７０内を通過する際に、経路情報Ｒが自動的に生成される。
　本実施の形態によると、各サブモジュール７は、識別情報を用いて生成したキャリア位相と、制御用の通信フレーム５２に含まれる同期指令とを用いてキャリア信号を生成することができる。このように、各サブモジュール７は、通信フレーム５２を受信することにより、同時に位相調整を行うことができる。このことから、制御機器３０から各サブモジュール７へキャリア信号の位相情報を個別に通知する必要がないため、通信のデータ量および頻度を抑えることができる。
　本実施の形態によると、初期設定用の通信フレームと制御用の通信フレームとが別々に送信されるため、各通信フレームのサイズを小さく（すなわち、通信フレーム長を短く）することができる。これにより、各通信フレームの送信に要する時間を短縮でき、制御機器３０および各サブモジュール７間の伝送遅延を小さくすることができる。特に、運転制御期間中においては、電圧指令および同期指令のみを送信すればよいため、データサイズを非常に小さくできる。したがって、運転制御期間中に通信に要する時間を削減でき、制御周期を短くすることができる。
　その他の実施の形態．
　（１）上述した実施の形態では、電力変換装置１が複数の中継機器３２を含む構成について説明したが、当該構成に限られない。例えば、電力変換装置１が１つの中継機器３２を含む構成であってもよい。この場合、中継基板３１と中継機器３２とは、ポイントツーポイント型のネットワークを介して接続される。
　（２）上述した実施の形態では、サブモジュール数Ｓｎおよび共通位相オフセットＯＳを通信フレーム５１に含めて送信する構成について説明したが、当該構成に限られない。例えば、サブモジュール数Ｓｎおよび共通位相オフセットＯＳが、各サブモジュール７の内部メモリに予め格納されている場合には、通信フレーム５１は、サブモジュール数Ｓｎおよび共通位相オフセットＯＳを含まない構成であってもよい。
　（３）上述した実施の形態では、経路情報Ｒが、中継基板３１の基板番号と、中継基板３１のチャネル番号と、中継機器３２の機器番号と、中継機器３２に含まれる通信基板３４の基板番号と、通信基板３４のチャネル番号とを含む構成について説明したが、当該構成に限られず、これらのうちのいくつかを用いて各サブモジュール７に対して一意の経路情報Ｒを生成できればよい。例えば、経路情報Ｒは、中継基板３１の情報を用いずに、中継機器３２の機器番号と、通信基板３４の基板番号と、通信基板３４のチャネル番号とを用いて経路情報Ｒを生成してもよい。
　（４）上述した実施の形態では、制御機器３０から初期設定用の通信フレーム５１を送信する構成について説明したが当該構成に限られない。例えば、制御機器３０とは別の外部機器を中継基板３１に接続し、当該外部機器から入力された信号に基づいて、通信フレーム５１が中継基板３１から各サブモジュール７へ送信される構成であってもよい。
　（５）上述した実施の形態では、初期設定用の通信フレーム５１と制御用の通信フレーム５２とを別々に設ける構成について説明したが当該構成に限られず、共通の通信フレームを設ける構成であってもよい。この場合、共通の通信フレームのペイロード領域には、共通位相オフセットＯＳと、サブモジュール数Ｓｎと、経路情報Ｒと、同期指令および電圧指令等が格納される。
　（６）上述した実施の形態では、中継機器３２とサブモジュール７とをスター型のネットワークで接続する構成について説明したが、当該構成に限られない。例えば、中継機器３２の通信基板３４が、リング型のネットワークを介して、複数のサブモジュール７と接続される構成であってもよい。
　ここで、中継機器３２＿１の通信基板３４Ａの各チャネルに、Ｊ個のサブモジュール７がリング型のネットワークで接続されているとする。この場合、通信基板３４ＡのチャネルＣＨ１に接続される１番目～Ｊ番目のサブモジュール７は、同一の経路情報Ｒ１を受信する。同様に、チャネルＣＨ２に接続される（Ｊ＋１）番目～２Ｊ番目のサブモジュール７は、同一の経路情報Ｒ２を受信する。そのため、例えば、以下のように各サブモジュール７の識別情報が生成される。
　通信基板３４ＡのチャネルＣＨ１を介して、通信フレーム５１を最初に受信する１番目のサブモジュール７は、経路情報Ｒ１に基づいて識別情報「１」を生成する。１番目のサブモジュール７は、識別情報「１」を通信フレーム５１の予め定められたフィールドに格納して、当該通信フレーム５１を２番目のサブモジュール７に送信する。２番目のサブモジュール７は、経路情報Ｒ１に基づいて、通信フレーム５１に付加された識別情報「１」とは異なる識別情報「２」を生成する。２番目のサブモジュール７は、識別情報「２」を通信フレーム５１の予め定められたフィールドに格納して、当該通信フレーム５１を３番目のサブモジュール７に送信する。このように、Ｊ番目のサブモジュール７に対応する識別情報生成部１０２は、経路情報に基づいて、他のサブモジュール７とは異なる識別情報「Ｊ」を生成する。
　また、通信基板３４ＡのチャネルＣＨ２を介して、通信フレーム５１を最初に受信する（Ｊ＋１）番目のサブモジュール７は、経路情報Ｒ２に基づいて識別情報「Ｊ＋１」を生成する。以下同様に、（Ｊ＋２）番目～２Ｊ番目のサブモジュール７は、経路情報Ｒ２に基づいて、それぞれ識別情報「Ｊ＋２」～「２Ｊ」を生成する。なお、各チャネルに接続されるサブモジュール数は、同一であってもよいし異なっていてもよい。
　通信基板３４Ａの他のチャネル、他の通信基板３４Ｂ、他の中継機器３２についても同様に識別情報が生成される。そのため、複数のサブモジュール７が、リング型のネットワークを介して、中継機器３２から同一の経路情報を受信する構成であっても、当該複数のサブモジュール７は、当該経路情報を用いて自律的に一意の識別情報を生成することができる。
　（７）上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。
　また、上述した実施の形態において、その他の実施の形態で説明した処理や構成を適宜採用して実施する場合であってもよい。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　電力変換装置、２　電力変換回路部、３　指令生成部、４ｕ，４ｖ，４ｗ　レグ回路、５　上アーム、６　下アーム、７　サブモジュール、８Ａ，８Ｂ　リアクトル、９Ａ，９Ｂ　アーム電流検出器、１０　交流電圧検出器、１１Ａ，１１Ｂ　直流電圧検出器、１２　交流回路、１３　連系変圧器、１４　直流回路、１５　制御指令、１６　交流電流検出器、１７　信号、２０ＨＢ　変換回路、２１　ＰＷＭ制御部、２２Ａ，２２Ｂ　スイッチング素子、２３Ａ，２３Ｂ　ダイオード、２４　直流コンデンサ、２７　電圧検出部、２８　情報通信部、３０　制御機器、３１　中継基板、３２　中継機器、３３，３４　通信基板、４１　バス、４２，４３　ネットワーク、５１，５２　通信フレーム、６０　直流電圧指令生成部、６１　交流電圧指令生成部、６２　循環電流指令生成部、６３　コンデンサ電圧指令生成部、６４　アーム電圧指令生成部、７０　中継装置、１０２　識別情報生成部、１０４　位相生成部、１０６　信号生成部、１０８　ＰＷＭ信号生成部、１１０　ゲートドライバ。

Claims (10)

  1. 　直流回路と交流回路との間で電力変換を行なう電力変換装置であって、
    　互いに直列接続された複数のサブモジュールを含む電力変換回路部と、
    　前記複数のサブモジュールを運転制御するための制御指令を生成する制御機器と、
    　前記制御機器と前記複数のサブモジュールとの間の通信を中継する中継装置とを備え、
    　前記中継装置は、前記複数のサブモジュールの各々について、前記制御機器から当該サブモジュールまでの通信経路を示す経路情報を生成し、当該生成した経路情報を当該サブモジュールに出力し、
    　前記複数のサブモジュールの各々は、
    　当該サブモジュールに対応する経路情報に基づいて、当該サブモジュールの識別情報を生成する識別情報生成部を含む、電力変換装置。
  2. 　前記複数のサブモジュールの各々は、
    　前記識別情報と、前記複数のサブモジュールのうち制御対象となるサブモジュールの数とに基づいて、キャリア位相を生成する位相生成部と、
    　前記制御指令および前記キャリア位相に従って、スイッチング素子をＰＷＭ制御するＰＷＭ制御部とをさらに含む、請求項１に記載の電力変換装置。
  3. 　前記中継装置は、
    　　前記制御機器に接続された中継基板と、
    　　前記中継基板に接続された少なくとも１つの中継機器とを含み、
    　前記中継機器は、前記複数のサブモジュールのうちの予め定められた数のサブモジュールと通信するための通信基板を有し、
    　前記経路情報は、前記中継機器を識別するための第１の情報と、前記通信基板を識別するための第２の情報とを含む、請求項１または請求項２に記載の電力変換装置。
  4. 　前記通信基板は、スター型のネットワークを介して、前記予め定められた数のサブモジュールと接続されており、
    　前記経路情報は、前記予め定められた数のサブモジュールの各々に接続される前記通信基板のチャネルを識別するための第３の情報をさらに含む、請求項３に記載の電力変換装置。
  5. 　前記通信基板は、リング型のネットワークを介して、前記予め定められた数のサブモジュールと接続されており、
    　前記経路情報は、前記通信基板のチャネルを識別するための第３の情報をさらに含み、
    　前記複数のサブモジュールの各々の前記識別情報生成部は、経路情報に基づいて、他のサブモジュールとは異なる識別情報を生成する、請求項３に記載の電力変換装置。
  6. 　前記経路情報は、前記中継基板を識別するための第４の情報をさらに含む、請求項４または請求項５に記載の電力変換装置。
  7. 　前記中継基板は、リング型のネットワークを介して、複数の前記中継機器に接続されている、請求項３～請求項６のいずれか１項に記載の電力変換装置。
  8. 　前記複数のサブモジュールの各々は、前記中継装置を介して、当該サブモジュールの異常の有無を示す異常判定情報を前記制御機器に送信する情報通信部をさらに含み、
    　前記制御機器は、各前記サブモジュールの異常判定情報に基づいて、前記複数のサブモジュールのうち正常なサブモジュールの数を算出し、当該正常なサブモジュールの数を前記中継装置を介して各前記サブモジュールに送信し、
    　前記制御対象となるサブモジュールの数は、前記正常なサブモジュールの数である、請求項２に記載の電力変換装置。
  9. 　前記情報通信部は、各前記サブモジュールの初期設定期間において前記経路情報を含む通信フレームを受信し、各前記サブモジュールの運転制御期間において前記制御指令を含む通信フレームを受信する、請求項８に記載の電力変換装置。
  10. 　前記電力変換回路部は、
    　前記直流回路と接続された高電位側直流端子および低電位側直流端子と、
    　前記交流回路の相にそれぞれ対応し、前記高電位側直流端子と前記低電位側直流端子との間に互いに並列に接続された複数のレグ回路とを含み、
    　各前記レグ回路は、
    　前記交流回路の対応する相と電気的に接続された接続部と、
    　前記接続部と前記高電位側直流端子との間に直列に接続された複数の前記サブモジュールを含む上アームと、
    　前記接続部と前記低電位側直流端子との間に直列に接続された複数の前記サブモジュールを含む下アームとを含み、
    　前記制御指令は、前記上アームの出力電圧指令値および前記下アームの出力電圧指令値を含む、請求項１～請求項９のいずれか１項に記載の電力変換装置。
PCT/JP2018/001796 2018-01-22 2018-01-22 電力変換装置 WO2019142361A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018522166A JP6425855B1 (ja) 2018-01-22 2018-01-22 電力変換装置
PCT/JP2018/001796 WO2019142361A1 (ja) 2018-01-22 2018-01-22 電力変換装置
EP18900938.4A EP3745582B1 (en) 2018-01-22 2018-01-22 Power conversion device
US16/763,384 US11196355B2 (en) 2018-01-22 2018-01-22 Power conversion apparatus having autonomous generation of identification information by each sub-module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/001796 WO2019142361A1 (ja) 2018-01-22 2018-01-22 電力変換装置

Publications (1)

Publication Number Publication Date
WO2019142361A1 true WO2019142361A1 (ja) 2019-07-25

Family

ID=64379158

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001796 WO2019142361A1 (ja) 2018-01-22 2018-01-22 電力変換装置

Country Status (4)

Country Link
US (1) US11196355B2 (ja)
EP (1) EP3745582B1 (ja)
JP (1) JP6425855B1 (ja)
WO (1) WO2019142361A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6987315B1 (ja) * 2021-03-29 2021-12-22 三菱電機株式会社 電力変換装置
EP4080752A4 (en) * 2019-12-17 2022-12-07 Mitsubishi Electric Corporation POWER CONVERSION SYSTEM

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973435B2 (en) 2019-05-21 2024-04-30 Mitsubishi Electric Corporation Power conversion device
JP6847322B1 (ja) 2020-06-17 2021-03-24 三菱電機株式会社 電力変換システム
WO2023070224A1 (en) * 2021-10-29 2023-05-04 The Governors Of The University Of Alberta Modular multi-level ac-ac converter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918517A (ja) * 1995-04-24 1997-01-17 Canon Inc ネットワークシステム及びノード装置及び伝送制御方法
JPH11298511A (ja) * 1998-02-13 1999-10-29 Matsushita Electric Ind Co Ltd ネットワークシステム
JP2002132729A (ja) * 2000-10-25 2002-05-10 Nippon Telegraph & Telephone East Corp 端末認証接続方法およびそのシステム
WO2011010575A1 (ja) 2009-07-21 2011-01-27 株式会社日立製作所 電力変換装置
WO2013088496A1 (ja) * 2011-12-12 2013-06-20 三菱電機株式会社 電力変換装置
WO2015107187A1 (en) * 2014-01-20 2015-07-23 Abb Technology Ltd Master/slave controller system in ring topology for modular multilevel converters
JP2016092898A (ja) * 2014-10-30 2016-05-23 株式会社東芝 電力変換装置、制御方法およびコンピュータプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951162B (zh) * 2010-09-06 2012-07-25 东北电力大学 一种模块化多电平变流器的脉冲宽度控制方法
JP5701152B2 (ja) * 2011-05-26 2015-04-15 三菱電機株式会社 追尾装置及びコンピュータプログラム及び追尾方法
GB2537301B (en) * 2014-02-04 2021-01-20 Green Power Tecnologies S L System and method for controlling an AC/DC converter
KR101630510B1 (ko) * 2014-05-13 2016-06-14 엘에스산전 주식회사 모듈형 멀티레벨 컨버터
JP6323228B2 (ja) * 2014-07-18 2018-05-16 富士電機株式会社 電力変換装置
JP6402550B2 (ja) 2014-09-10 2018-10-10 オムロン株式会社 電力制御装置、電力制御方法、プログラム、および電力制御システム
KR102056252B1 (ko) * 2015-02-11 2019-12-16 엘에스산전 주식회사 Hvdc 시스템의 전력 손실 보정 방법
WO2018229857A1 (ja) * 2017-06-13 2018-12-20 三菱電機株式会社 電力変換システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918517A (ja) * 1995-04-24 1997-01-17 Canon Inc ネットワークシステム及びノード装置及び伝送制御方法
JPH11298511A (ja) * 1998-02-13 1999-10-29 Matsushita Electric Ind Co Ltd ネットワークシステム
JP2002132729A (ja) * 2000-10-25 2002-05-10 Nippon Telegraph & Telephone East Corp 端末認証接続方法およびそのシステム
WO2011010575A1 (ja) 2009-07-21 2011-01-27 株式会社日立製作所 電力変換装置
WO2013088496A1 (ja) * 2011-12-12 2013-06-20 三菱電機株式会社 電力変換装置
WO2015107187A1 (en) * 2014-01-20 2015-07-23 Abb Technology Ltd Master/slave controller system in ring topology for modular multilevel converters
JP2016092898A (ja) * 2014-10-30 2016-05-23 株式会社東芝 電力変換装置、制御方法およびコンピュータプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3745582A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4080752A4 (en) * 2019-12-17 2022-12-07 Mitsubishi Electric Corporation POWER CONVERSION SYSTEM
JP6987315B1 (ja) * 2021-03-29 2021-12-22 三菱電機株式会社 電力変換装置
WO2022208619A1 (ja) * 2021-03-29 2022-10-06 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
EP3745582B1 (en) 2021-12-08
EP3745582A1 (en) 2020-12-02
EP3745582A4 (en) 2021-01-06
US20210075339A1 (en) 2021-03-11
US11196355B2 (en) 2021-12-07
JPWO2019142361A1 (ja) 2020-01-23
JP6425855B1 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
JP6425855B1 (ja) 電力変換装置
JP6336236B1 (ja) 電力変換装置
US7663268B2 (en) Converters for high power applications
JP6437164B1 (ja) 電力変換装置、および通信方法
EP2471164B1 (en) Converter cell module with autotransformer bypass, voltage source converter system comprising such a module and a method for controlling such a system
JP6599071B1 (ja) 電力変換装置
US9847737B2 (en) Modular multilevel converter leg with flat-top PWM modulation, converter and hybrid converter topologies
US11909307B2 (en) Power conversion device
JP6755436B1 (ja) 電力変換システム
JP6685477B1 (ja) 電力変換装置、および電力変換システム
US20160006368A1 (en) Power Converter
JP6608103B1 (ja) 電力変換装置
CN112952791B (zh) 直流潮流控制器
US11742775B2 (en) Power conversion device
JPH11252992A (ja) 電力変換装置
JP7134306B2 (ja) 電力変換システムおよびその制御装置
JP7204067B1 (ja) 電力変換装置およびその制御方法
CN115912881A (zh) 一种大容量交流模拟电源及其控制方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018522166

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900938

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018900938

Country of ref document: EP

Effective date: 20200824