WO2019087596A1 - 撮像装置及び撮像素子 - Google Patents

撮像装置及び撮像素子 Download PDF

Info

Publication number
WO2019087596A1
WO2019087596A1 PCT/JP2018/034393 JP2018034393W WO2019087596A1 WO 2019087596 A1 WO2019087596 A1 WO 2019087596A1 JP 2018034393 W JP2018034393 W JP 2018034393W WO 2019087596 A1 WO2019087596 A1 WO 2019087596A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
imaging device
conductivity type
back surface
channel stopper
Prior art date
Application number
PCT/JP2018/034393
Other languages
English (en)
French (fr)
Inventor
哲男 宮▲崎▼
後藤　浩成
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Priority to EP18873423.0A priority Critical patent/EP3706170A4/en
Publication of WO2019087596A1 publication Critical patent/WO2019087596A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Definitions

  • the present invention relates to an imaging device and an imaging element used for distance measurement.
  • infrared light may be used instead of visible light.
  • An advantage of modulated light of infrared light is that the background light contained together with the reflected light in the incident light entering the imaging device is mostly visible light, so that the influence of the background light can be suppressed.
  • infrared light is less anxious to people even when it is irradiated to people than visible light.
  • Patent Document 1 discloses an imaging device having a structure that is advantageous for performing distance measurement in a TOF method using near infrared light.
  • the imaging device includes an epitaxial layer in a charge generation region, a surface embedded region immediately above (surface side) the epitaxial layer, and an insulating film further on the surface side of the surface embedded region.
  • a central light receiving gate electrode and first and second transfer gate electrodes on both sides thereof are provided on the surface side of the insulating film.
  • Patent Document 2 discloses a photoelectric conversion device which applies a reverse bias to a photodiode.
  • the opening is formed in the central portion of the upper semiconductor region of the two semiconductor regions constituting the photodiode. Then, the central portion of the lower semiconductor region is exposed to the opening, and a reverse bias application wiring is connected to the exposed portion. By applying the reverse bias, the lower semiconductor region is fully depleted and its capacity is reduced.
  • the generation position of the photoelectric effect by the infrared light is deep from the light receiving surface (the surface on the light receiving side of the imaging device).
  • a conventional imaging device is often manufactured for visible light, so the generation position of the photoelectric effect of infrared light may be outside the depletion layer of the photodiode.
  • One of the positive and negative charges generated outside the depletion layer diffuses into the depletion layer and then starts to drift due to the electric field of the depletion layer. Since the diffusion speed is slow, the whole moving speed until the charge reaches the corresponding semiconductor region is slow, and there is a problem that the shutter speed (the number of times of distance measurement per unit time) is slow. Also, the fact that the diffusion rate is slow increases the possibility that one charge recombines with the other charge during diffusion, which causes a problem that the amount of collected signal charges decreases and the sensitivity decreases.
  • the imaging device of Patent Document 1 relates to the improvement in transferring the signal charge generated and collected by the photoelectric effect from the photodiode to the storage unit, the collection speed and the collection amount of the signal charge in the photodiode before the storage of the signal charge. It does not improve.
  • the photoelectric conversion device of Patent Document 2 applies a reverse bias to the photodiode, a region for potential setting is formed at the center of the upper semiconductor region for the application of the reverse bias. Since the area for setting the potential does not contribute to light reception, the light receiving area is reduced, and when the lower semiconductor area is thick, reverse bias is not applied over the entire thickness of the lower semiconductor area. And the depth of the depletion layer can not be sufficiently increased.
  • An object of the present invention is to provide an imaging device capable of efficiently collecting charges generated by the photoelectric effect at a deep position from the light receiving surface in a semiconductor region on the charge collection side while suppressing power consumption. .
  • the imaging device of the present invention is An imaging device comprising: an imaging device having a plurality of photodiodes; and a control device that controls the imaging device,
  • Each of the plurality of photodiodes is A first semiconductor region of a first conductivity type formed commonly to the plurality of photodiodes;
  • a first conductivity type interposed between the back surface and the second semiconductor region in at least a part of the back surface of the second semiconductor region and in contact with the channel stopper and having a higher impurity concentration than the first semiconductor region
  • the fourth semiconductor region of First potential setting means for setting a potential to be applied to the back
  • the charge of the second conductivity type as the charge of the second conductivity type is generated at a deep position from the light receiving surface by the photoelectric effect, it is accelerated by the accelerating electric field and moves to the second semiconductor region at high speed. Do. As a result, recombination of the charge of the second conductivity type and the charge of the first conductivity type is suppressed, and the charge of the second conductivity type can be efficiently collected in the second semiconductor region.
  • the voltage difference for generating the accelerating electric field for accelerating the charge of the second conductivity type in the first semiconductor region is the fourth semiconductor region on the back surface side of the second semiconductor region and the back surface of the first semiconductor region. Generated during The fourth semiconductor region is in contact with a channel stopper electrically connected in parallel to the second semiconductor region. As a result, the charge of the first conductivity type flows through the fourth semiconductor region through the channel stopper whose resistance value is lower than that of the second semiconductor region, so that the power consumption for generating the accelerating electric field can be suppressed. it can.
  • Each of the plurality of photodiodes is A fifth semiconductor region of the second conductivity type formed on the side opposite to the channel stopper in the surface direction of the back surface of the second semiconductor region so as to be separated from the second semiconductor region; A gate formed between the second semiconductor region and the fifth semiconductor region; Have The back surface of the second semiconductor region is in contact with the fourth semiconductor region in the surface portion on the channel stopper side in the surface direction of the back surface, and is in contact with the first semiconductor region in the surface portion on the fifth semiconductor region side ing.
  • an electric field in the surface direction is generated due to the difference in concentration of impurities between the fourth semiconductor region and the first semiconductor region on the back surface side. Then, the electric field in the surface direction acts on the charges of the second conductivity type in the second semiconductor region so as to accelerate toward the fifth semiconductor region.
  • the transfer speed of the charge of the second conductivity type from the second semiconductor region to the fifth semiconductor region when the gate is turned on is increased, and the second conductivity type from the second semiconductor region to the fifth semiconductor region is increased. The time required for the movement of the charge of the
  • the third semiconductor region has an impurity concentration higher than that of the channel stopper and the first semiconductor region, and a thickness smaller than that of the second semiconductor region.
  • the dark current and the afterimage can be effectively suppressed by the third semiconductor region.
  • the imaging element has the surface side of the second semiconductor region as the light receiving side.
  • the imaging device is FSI.
  • FSI Front Side Illumination
  • BSI Back Side Illumination
  • the image pickup element has the light receiving side on the back surface side of the first semiconductor region.
  • the imaging device is BSI.
  • the distance between the second semiconductor region and the generation position of the charge of the second conductivity type generated at a position deep from the light receiving surface by the photoelectric effect is reduced, so that light having a long wavelength is efficiently collected in the second semiconductor region. can do.
  • the imaging device has a semiconductor substrate layer of a first conductivity type formed commonly to a plurality of photodiodes,
  • the first semiconductor region is an epitaxial layer formed on the surface side of the semiconductor substrate layer.
  • the epitaxial layer as the first semiconductor region can be formed smoothly.
  • the impurity concentration of the epitaxial layer is lowered to such an extent as to avoid overlapping between the depletion layers of adjacent photodiodes when the accelerating electric field is generated.
  • the charge of the second conductivity type is an electron.
  • the light reception amount can be measured based on the number of generated electrons.
  • the imaging device of the present invention is An imaging device having a plurality of photodiodes, Each of the plurality of photodiodes is A first semiconductor region of a first conductivity type formed commonly to the plurality of photodiodes; A conductivity type separated from an adjacent photodiode by a channel stopper of the first conductivity type formed commonly to the plurality of photodiodes and formed on the surface side of the first semiconductor region, and opposite to the first conductivity type A second semiconductor region of the second conductivity type as A third semiconductor region of the first conductivity type formed in contact with the channel stopper to cover a surface of the second semiconductor region; A first conductivity type interposed between the back surface and the second semiconductor region in at least a part of the back surface of the second semiconductor region and in contact with the channel stopper and having a higher impurity concentration than the first semiconductor region
  • the fourth semiconductor region of First potential setting means for setting a potential to be applied to the back surface of the first semiconductor region
  • Second potential setting means for setting a potential to be applied to the fourth
  • the charge of the second conductivity type in the first semiconductor region is accelerated by the accelerating electric field generated between the back surface of the first semiconductor region and the fourth semiconductor region, and collected in the second semiconductor region. can do.
  • the voltage difference that generates the accelerating electric field is applied between the fourth semiconductor region on the back surface side of the second semiconductor region and the back surface of the first semiconductor region.
  • the fourth semiconductor region is in contact with a channel stopper electrically connected in parallel to the second semiconductor region.
  • Each of the plurality of photodiodes is A fifth semiconductor region of the second conductivity type formed on the side opposite to the channel stopper in the surface direction of the back surface of the second semiconductor region so as to be separated from the second semiconductor region; A gate formed between the second semiconductor region and the fifth semiconductor region; Have The back surface of the second semiconductor region is in contact with the fourth semiconductor region in the surface portion on the channel stopper side in the surface direction of the back surface, and is in contact with the first semiconductor region in the surface portion on the fifth semiconductor region side ing.
  • an acceleration electric field is separately formed in the surface direction that accelerates the charges of the second conductivity type in the second semiconductor region toward the fifth semiconductor region on the back surface side of the first semiconductor region.
  • FIG. 2 is a configuration diagram of an imaging element included in the camera.
  • the detailed block diagram of a pixel. 7 is a timing chart of emission modulation light and reflection modulation light.
  • FIG. 3 is a cross-sectional view when the sub-pixels of the image pickup device of FIG. 2 are cut along the column direction of the pixel array portion.
  • FIG. 10 is a cross-sectional view when the sub-pixels of the imaging device of the comparative example are cut along the column direction of the pixel array unit.
  • FIG. 3 is a cross-sectional view when the sub-pixels of the image sensor of FIG. 2 are cut along the row direction of the pixel array portion.
  • FIG. 7 is a cross-sectional view when the sub-pixels of the imaging device of the comparative example are cut along the row direction of the pixel array portion.
  • coated part in an internal electrode layer is large.
  • coated part in an internal electrode layer is small.
  • the equivalent circuit diagram of FIG. 8A about hole current.
  • FIG. 1 is an overall configuration diagram of the imaging device 1.
  • the imaging device 1 includes the modulated light emitting unit 2, the camera 4, and the control device 5, and for each pixel G (FIG. 2), the distance D from the imaging device 1 to the ranging object 7 present in the imaging range 6 of the camera 4 measure.
  • the modulated light emitting unit 2 is controlled to be turned on and off by a control signal from the control device 5, and blinks at, for example, 10 MHz (FIG. 4) to generate modulated light whose intensity is modulated.
  • the modulated light is subjected to light distribution adjustment by the lens 2 a mounted on the light emitting portion of the modulated light emitting portion 2 and emitted as an outgoing modulated light La.
  • the outgoing modulated light La irradiates the entire imaging range 6 at one time. Near-infrared light is used as the outgoing modulation light La.
  • the outgoing modulation light La is reflected by the ranging object 7, and after reflection, it becomes reflected modulation light Lb derived from the outgoing modulation light La. It returns to the imaging device 1.
  • the lens 4 a is attached to the incident part of the camera 4, collects the light incident from the imaging range 6, and causes the light to be incident on the imaging device 400 (FIG. 2) in the camera 4 as imaged image light.
  • the captured image light includes background light and reflection modulated light Lb.
  • the reflection modulated light Lb is incident on the corresponding pixel G (FIG. 2) in the imaging device 400 according to the position occupied by the distance measurement target 7 derived therefrom in the imaging range 6.
  • the control device 5 includes a phase difference detection unit 51, a distance measurement unit 52, and a voltage application unit 53.
  • the imaging device 400 (FIG. 2) of the camera 4 makes it possible to read the accumulated charge amount of the charge generated in relation to the intensity of the incident light for each pixel from the outside.
  • the charge includes holes as a positive charge and electrons as a negative charge.
  • the amount of electricity corresponding to the number of electrons is stored as the amount of charge stored.
  • the phase difference detection unit 51 detects the phase difference ⁇ between the outgoing modulated light La emitted from the modulated light emitting unit 2 and the reflected modulated light Lb based on the accumulated charge amount read from the imaging device 400 for each pixel.
  • the distance measuring unit 52 measures the distance D based on the phase difference detected by the phase difference detecting unit 51.
  • FIG. 2 is a block diagram of an imaging element 400 provided in the camera 4.
  • the direction view in which the light receiving surface of the pixel array unit 401 can be viewed is a front view
  • the row direction and the column direction of the grid array of the pixels G in the pixel array unit 401 are an X axis direction and a Y axis direction in a front view.
  • the positive direction of the X-axis is from left to right in front view of the pixel array unit 401
  • the positive direction of the Y-axis is from bottom to top in front view of the pixel array unit 401.
  • the Z axis is defined as a direction parallel to the thickness direction of the imaging element 400, and the positive direction of the Z axis is from the back side to the front side of the imaging element 400.
  • the imaging device 400 includes a pixel array unit 401, a row control unit 406, a column control unit 407, and an image processor 408 as main components.
  • the image sensor 400 is a CMOS type.
  • the pixel array unit 401 in FIG. 2 has a plurality of pixels G (n, m) distributed with uniform density longitudinally (direction of Y axis) and sideways (direction of X axis) in a lattice array on a plane in front view Have.
  • the pixel G in the pixel array unit 401 is expressed by row number n and column number m.
  • the pixel G (n, m) is the n-th pixel from the top in the front view of the pixel array unit 401 and the m-th pixel G from the left.
  • the pixel array unit 401 includes, for example, 126 ⁇ 126 pixels G.
  • the pixel G (n, m) is generically referred to as a pixel G, and (n, m) is omitted.
  • Each pixel G has a left side sub-pixel Po and a right side sub-pixel Pe in a front view.
  • the row control unit 406 applies a control signal to the row control line 409 to control the pixels G of the pixel array unit 401 row by row.
  • the column control unit 407 applies a control signal to the column control line 410 so that the pixels G of the pixel array unit 401 can be controlled for each column.
  • the image processor 408 controls the row control unit 406 and the column control unit 407 based on the control signal (control voltage) from the control device 5 (FIG. 1).
  • FIG. 3 is a detailed block diagram of the pixel G.
  • the sub-pixel Po includes PD, M1, M3, Fd1, Fd3, and two BMs.
  • the sub-pixel Pe includes PD, M2, M4, Fd2, Fd4, and two BMs.
  • PD represents a photodiode
  • M represents a distribution switch
  • Fd represents a floating diffusion as a charge storage portion
  • BM represents a transfer switch.
  • M1 to M4 and BM consist of FETs (field effect transistors).
  • Control signals for controlling on / off of M1 to M4 are supplied from the row control unit 406 to Tx1 to Tx4.
  • a control signal for controlling on / off of the BM is supplied from the column control unit 407 to Bi.
  • a set of Tx1-Tx4 and Bi lines are included in each row control line 409 (FIG. 2).
  • Ro is connected to the drains of all the BMs of the corresponding column (in which each column of Fd1 to Fd4 is distinguished).
  • the column control unit 407 reads C1 to C4 as readout values of charge amounts of charges accumulated in Fd1 to Fd4 of each pixel G via Ro.
  • Ro is included in each column control line 410 (FIG. 2).
  • the sub-pixel Po and the sub-pixel Pe have the same overall operation except that the operation timings of M1 to M4 and BM as gates in the sub-pixel are different. Therefore, only the operation of the sub-pixel Po will be described.
  • the PD generates a larger number of electrons as the intensity of incident light (including incident light including background light and reflection modulated light Lb) incident on the pixel G increases.
  • the amount of charge increases as the number of electrons increases.
  • M1 and M3 are turned on and off in opposite phases by the voltages applied to Tx1 and Tx3. That is, the on period of M1 is the off period of M3, and the off period of M1 is the on period of M3.
  • the blinking period of the modulated light emitting unit 2, that is, the on / off cycle period of M1 and M2 is made sufficiently smaller than the ON time interval of BM.
  • each pixel G repeats the incidence of the reflected modulation light Lb a plurality of times during each off period of the BM to store the charge accumulation amount related to the incident intensity Ii of the reflection modulation light Lb for each of Fd1 to Fd4. Can be increased.
  • FIG. 4 is a timing chart of the outgoing modulated light La and the reflected modulated light Lb.
  • the scale on the horizontal axis is a value representing time lapse by the phase of the outgoing modulation light La.
  • the outgoing modulated light La is the light emitted from the modulated light emitting part 2.
  • the level of the outgoing modulated light La is Low when the modulated light emitting part 2 is off, and High when the modulated light emitting part 2 is on. It is (high).
  • the light intensity corresponding to the high level at the time of lighting is increased or decreased by the increase or decrease of the feeding current of the modulated light emitting unit 2.
  • the reflected modulated light Lb is such that the outgoing modulated light La emitted from the imaging device 1 reaches the distance measuring object 7 (FIG. 1), is reflected by the distance measuring object 7, and returns to the imaging device 1.
  • the phase of the reflected modulated light Lb is delayed in phase from the outgoing modulated light La by the time to fly twice the length of the distance D to the distance measurement object 7, and the outgoing modulated light La and the reflected modulated light Lb And a phase difference ⁇ occurs. From the phase difference ⁇ , the distance D between the imaging device 1 and the ranging object 7 can be measured.
  • the image processor 408 (FIG. 2) can read out the charge amount of Fd1 to Fd4 for each pixel G via Bi and Ro.
  • the image processor 408 can read out the accumulated charge amount related to the incident intensity Ii of the reflected modulated light Lb incident on the pixel G from Fd1 to Fd4 of each pixel G.
  • T 1 to T 4 indicate accumulation periods of charge amounts that the image processor 408 reads out from Fd 1 to Fd 4 in each pixel G.
  • T1 is set to a period of phase 0 ° to 180 °.
  • T2 is set to a phase of 90 ° to 270 °.
  • T3 is set to a phase of 180 ° to 360 °.
  • T4 is set to a phase of 270 ° to 360 ° and a phase of 0 ° to 90 ° of the next cycle, that is, to a phase of 270 ° to 450 °.
  • the control device 5 calculates the phase difference ⁇ by the following equation (1).
  • tan means tangent
  • tan -1 means arctangent.
  • FIGS. 5A to 6B The structure of the imaging device 400 will be described with reference to FIGS. 5A to 6B.
  • the imaging device 400 and the imaging device 400b of the comparative example are compared in FIGS. 5A and 5B, and in FIGS. 6A and 6B, the imaging device 400 and It contrasts with the imaging element 400c.
  • the imaging devices 400 b and 400 c of the comparative example the elements corresponding to the elements of the imaging device 400 have the same reference numerals as the reference numerals of the elements of the imaging device 400.
  • the sub-pixel Pc is used as a generic name of the sub-pixels Po and Pe.
  • FIG. 5A and FIG. 5B are cross-sectional views when the sub-pixels Pc of the imaging elements 400 and 400b are cut along the column direction (Y-axis direction) of the pixel array portion 401.
  • the imaging device 400 b is, for example, a conventional imaging device for visible light.
  • FIGS. 6A and 6B are cross-sectional views when the sub-pixels Pc of the imaging elements 400 and 400 c are cut along the row direction (X-axis direction) of the pixel array portion 401.
  • the imaging device 400c is, for example, a device (a low concentration) in which the impurity concentration of the p-epi (p-type epitaxial layer) 112 is reduced by a predetermined amount with respect to the imaging device 400b of FIG. 5B.
  • FIGS. 5A and 6B Although only one or two sub-pixels Pc are shown in FIGS. 5A and 6B for simplification of illustration, in the actual cross section of the pixel array portion 401, the same cross-sectional structure as in FIGS. 5A and 6B is obtained. The total number of subpixels Pc in the column or row direction will be continuous.
  • a new semiconductor region is stacked on a previously manufactured semiconductor region.
  • the surface on which a new semiconductor layer is stacked is defined as the “front surface”, and the surface opposite to the front surface is defined as the “back surface”.
  • the "front side” and the "light receiving side” are distinguished, and the "back side” and the “back side” To distinguish.
  • the imaging device 400 is of FSI type. That is, the front surface side is the light receiving side (light receiving surface side), and the back surface side is the back surface side.
  • the front side is the back side
  • the back side is the light receiving side.
  • the dimension in the Z-axis direction from the light receiving surface to the depletion layer 150 can be shorter than when the imaging device 400 is of the BSI type. This is advantageous because the charge generated by the photoelectric effect at a position (shallow position) close to the light receiving surface can be taken into the depletion layer 150.
  • the light shield 101 covers the surface of the pixel array portion 401 from the light receiving side (positive side in the Z-axis direction) of the imaging element 400, and the Z axis is between the light shield 101 and the surface of the pixel array portion 401. It is disposed at a predetermined interval in the direction.
  • the light shield 101 has a window 102 of approximately the same size as the light receiving surface of the PD, at a position facing the PD (the same photodiode as PD in FIG. 2) of each sub-pixel Pc.
  • the first conductivity type and the second conductivity type will be described as p type and n type, respectively.
  • the first conductivity type and the second conductivity type are defined as opposite conductivity types.
  • the charge of the first conductivity type and the charge of the second conductivity type correspond to holes and electrons, respectively.
  • the first conductivity type and the second conductivity type may be n-type and p-type, respectively, and the charge of the first conductivity type and the charge of the second conductivity type may be electrons and holes, respectively.
  • the imaging device 400 has a p-sub (p-type semiconductor substrate layer) 111 and a p-epi 112 formed on the surface side of the p-sub.
  • the thickness of p-epi 112, that is, the dimension in the Z-axis direction is Ha.
  • the internal electrode layer 113, the channel stopper 115, the n-type semiconductor region 117, the p-type well 119, the p + region 123, and the n + regions 126 and 127 are formed on the surface side of the p-epi 112. These are manufactured by known ion implantation (Ion Implantation) from the surface side of p-epi112 in order from the bottom in the stacking direction (in order from the back surface to the surface of p-epi112). Ru.
  • the channel stopper 115 is manufactured by ion implantation after the manufacture of the internal electrode layer 113.
  • the back surface of the internal electrode layer 113 exists at a position deeper than the back surface of the channel stopper 115 from the surface of p-epi 112 (position on the negative side in the Z-axis direction), and the surface of the internal electrode layer 113 is on the surface of p-epi 112 It is exposed.
  • the channel stopper 115 is buried in the internal electrode layer 113.
  • the p-epi 112, the channel stopper 115, and the internal electrode layer 113 continue in this order from the low side.
  • the impurity concentration of the p + region 123 is usually set higher than the impurity concentration of the channel stopper 115, it is not necessarily limited as long as the purpose of forming a photodiode is achieved.
  • the impurity concentration of the p-type well 119 is higher than the impurity concentration of p-epi112.
  • the n + regions 126 and 127 are higher than the n-type semiconductor region 117. Naturally, the higher the impurity concentration, the lower the resistance.
  • an n-type semiconductor region 117 and a p-type well 119 are formed in different ranges in each sub-pixel Pc so as to be embedded from the surface side.
  • the range of the n-type semiconductor region 117 corresponds to the range occupied by PD in FIG. 3, and the range of the p-type well 119 is a range occupied by Fd1 and Fd3 (in the case where the sub pixel Pc is the sub pixel Po) etc. It corresponds to
  • the p-type channel stopper 115 functions as separation between pixels or separation between PDs, and is formed commonly to a plurality of PDs.
  • the channel stopper 115 extends from the surface of the p-epi 112 to a depth below the back surface of the n-type semiconductor region 117 (negative side in the Z-axis direction), and the n-type semiconductor region 117 and the p + region 123 are adjacent to each other It is separated from
  • the channel stoppers 115 are formed in a grid shape so as to separate the boundary lines between the sub-pixels Pc, and each of the sub-pixels Pc is surrounded by a rectangular frame in a front view of the pixel array portion 401.
  • the p + region 123 has a function of suppressing dark current and afterimage. Therefore, as described above, the impurity concentration of the p + region 123 is higher than the impurity concentrations of the p-sub 111 and the channel stopper 115 of the same conductivity type. In addition, the thickness (dimension in the Z-axis direction) of the p + region 123 is smaller than the thickness of the n-type semiconductor region 117.
  • An oxide film (silicon dioxide film) 131 covers the surface of the sub-pixel Pc. However, the oxide film 131 is removed in the range of the internal electrode layer 113, the channel stopper 115, and the n + regions 126 and 127. The polysilicon film 135 is formed at a predetermined portion on the surface side of the oxide film 131.
  • connection point 141 is connected to any one of M1 to M4.
  • connection point 142 is connected to any one of Fd1 to Fd4.
  • connection point 143 is connected to Bi.
  • connection point 144 is connected to Ro.
  • Connection point 142 is connected to n + region 126.
  • the connection point 144 is connected to the n + region 127.
  • the positive voltage applied to connection point 141 is applied to polysilicon film 135 connected to connection point 141 to control the n-channel between n-type semiconductor region 117 and n + region 126.
  • the voltage applied to the connection point 143 is applied to the polysilicon film 135 to which the connection point 143 is connected to control the n channel between the n + region 126 and the n + region 127.
  • connection point 145 is connected to the rear surface side of the p-sub 111 and is supplied with a negative voltage Vsub from the voltage application unit 53 of the control device 5.
  • the potential of the n-type semiconductor region 117 is set such that the pn junction with the channel stopper 115 and the p + region 123 is in a reverse bias state.
  • the p-sub 111 is held at Vsub as a negative potential by the supply of Vsub from the connection point 145.
  • the p-epi 112 and the n-type semiconductor region 117 constitute one PD as a pair of anode and cathode in each sub-pixel Pc.
  • a depletion layer 150 is formed in the boundary region between the p-epi 112 and the n-type semiconductor region 117. As the connection point 145 and the channel stopper 115 are supplied with Vsub and GND as mutually different voltages, the spread of the depletion layer also changes somewhat.
  • FIGS. 7A and 7B relate to the description of accelerating electric fields in the imaging elements 400-1 and 400-2.
  • the structural difference between the imaging device 400-1 of FIG. 7A and the imaging device 400-2 of FIG. 7B is the length of the covering portion 113b of the internal electrode layer 113 in the Y-axis direction. That is, the length of the covering portion 113b in the Y-axis direction is shorter in the imaging device 400-2 than in the imaging device 400-1.
  • the imaging devices 400-1 and 400-2 are both embodiments of the imaging device 400, and when not distinguished, they are collectively referred to as "imaging device 400".
  • the direction of the electric lines of force is generally matched to the direction of the force acting on the positive charge, but in FIG. 7, the directions of the electric lines of force Ea and Eb are shown as the direction of the force acting on the electrons.
  • the internal electrode layer 113 covers the p-epi 112 and n so as to cover the drooping portion 113 a extending from the surface of the p-epi 112 toward the back side of the p-epi 112 and the back of the channel stopper 115 and the n-type semiconductor region 117. And a covering portion 113 b interposed between the semiconductor region 117 and the back surface of the semiconductor region 117.
  • the extending direction of the hanging portion 113a is a direction parallel to the Z axis
  • the spreading direction of the covering portion 113b is a direction along the back surface of the n-type semiconductor region 117, ie, parallel to the XY plane including the X axis and the Y axis. It is in the direction.
  • the GND is supplied to the internal electrode layer 113 or the channel stopper 115, and the internal electrode layer 113, the channel stopper 115, and the p + region 123 become GND.
  • the covering portion 113b has a voltage of GND.
  • a negative voltage Vsub is supplied from the DC power supply 160 of the voltage application unit 53 to the connection point 145.
  • the entire back surface of p-epi 112 becomes Vsub.
  • the voltage difference between the back surface of the covering portion 113 b and the back surface of the p-epi 112 generates an electric field between the back surface of the covering portion 113 b and the back surface of the p-epi 112.
  • This electric field is an electric field that accelerates any electron existing between the back surface of the covering portion 113b in the Z-axis direction and the back surface of the p-epi 112 in the direction from the back surface of the p-epi 112 to the back surface of the covering portion 113b.
  • Ea indicates an electric flux included in the electric field.
  • the direction of the electric lines of force usually takes the direction of the force acting on the positive charge, but in order to make the action easy to understand, the lines of electric force Ea and Eb are shown in the direction of acting on the electrons.
  • the covering portion 113b substantially covers the entire back surface of the n-type semiconductor region 117 from the back surface side of the n-type semiconductor region 117.
  • the back surface of the n-type semiconductor region 117 is bisected in the Y-axis direction, and the covering portion 113b is a channel stopper 115 on the back surface of the n-type semiconductor region 117 in the Y-axis direction. It covers the surface of only about half of the side.
  • the surface portion of the back surface of the n-type semiconductor region 117 opposite to the channel stopper 115 in the Y-axis direction is exposed not from the internal electrode layer 113 but from the internal electrode layer 113 and in contact with the p-epi 112.
  • An accelerating electric field that generates electric force lines Ea is generated if covering portion 113 b covers at least a part of the back surface of n-type semiconductor region 117.
  • the impurity concentration of the internal electrode layer 113 is higher than the impurity concentration of p-epi112. Due to this density difference, in the imaging device 400-2 of FIG. 7B, an electric force line Eb is generated in the n-type semiconductor region 117 in the Y-axis direction as a force line acting on electrons. Before the direction of the direction of the electric force line Eb, the polysilicon film 135 constituting one element of the electron transfer gate and the polysilicon film 135 are further n-type when the polysilicon film 135 is on. There is an n + region 126 as a destination of electrons in the semiconductor region 117.
  • Ha is the thickness of p-epi 112 (dimension in the Z-axis direction). Ha copes with reception of infrared light by the imaging device 400, and is set to a value sufficiently larger than the thickness Hb of the p-epi 112 of the imaging device 400b for visible light reception.
  • each PD of the imaging device 400 When light is incident on each PD of the imaging device 400, holes and electrons are generated in each PD from the light receiving surface at a depth corresponding to the wavelength of the incident light by the photoelectric effect of the incident light. As the generation position is in the depletion layer 150, the amount of charge collection increases, and the sensitivity of the imaging device 400 is improved.
  • the end face on the back side of depletion layer 150 approaches the end face on the front side of p-sub 111 and eventually reaches the end face on the front side of p-sub 111.
  • the depletion layer 150 at this time is called a "completely depleted state”. Electrons generated over the entire area of the p-epi 112 can be collected in the n-type semiconductor region 117 by the accelerating electric field without being in the “completely depleted state”.
  • the upper limit of the absolute value of Vsub is equal to or less than a value that does not cause breakdown of the junction between p-epi 112 and n-type semiconductor region 117.
  • Vsub generally has a minimum value (note: for negative values, the larger the absolute value is the smaller), for example, -12V. Since the wavelength of infrared light is 830 to 960 nm, Vsub is set so that the depth from the light receiving surface of PD to the lowermost surface of depletion layer 150 is substantially equal to the wavelength of infrared light. Be done.
  • the thickness Hb of the p-epi 112 is Hb ⁇ Ha with respect to the thickness Ha of the p-epi 112 in the imaging device 400.
  • GND is supplied from the voltage application unit 53 of the control device 5 to both the p-sub 111 (the same voltage as Vsub) and the channel stopper 115. Since no voltage for generating an electric field is supplied to the imaging device 400 b, the thickness of the depletion layer 150 is smaller than the thickness of the depletion layer 150 of the imaging device 400.
  • the imaging device 400 (FIG. 5A) and the imaging device 400b (FIG. 5B) are compared.
  • the wavelength of the reflected modulated light Lb is long.
  • the photoelectric effect due to the incidence of the reflection modulated light Lb on the PD is likely to occur at a deep position from the light receiving surface of the PD.
  • + and + indicate holes and electrons generated by the photoelectric effect, respectively. Holes and electrons occur in pairs.
  • the line of electric force Ea described in FIG. 7A is generated between the back surface of the p-epi 112 and the covering portion 113b of the internal electrode layer 113 by the supply of the negative voltage to Vsub. Electrons generated due to the photoelectric effect accompanying the incident of the reflected modulated light Lb on the imaging device 400 are generated between the covering portion 113 b and the back surface of the p-epi 112. Then, there is an electric field represented by the electric force line Ea.
  • the electric field is an electric field that accelerates electrons from the back surface of p-epi 112 toward the covering portion 113b. As a result, electrons generated due to the photoelectric effect are accelerated and move to the portion of the depletion layer 150 in the n-type semiconductor region 117 and are accumulated.
  • the electrons moved to the n-type semiconductor region 117 pass through the channel generated between the n-type semiconductor region 117 and the n + region 126 on the back surface side of the oxide film 131 during the on period of the polysilicon film 135 to the n + region 126. Moving. At this time, in the imaging element 400-2 (FIG. 7B), the electrons receive the electric force line Eb and are accelerated from the n-type semiconductor region 117 to the n + region 126 in the Y-axis direction and move.
  • the thickness of the depletion layer 150 is small, and no accelerating electric field exists in the portion other than the depletion layer 150.
  • the reflected modulated light Lb is infrared light
  • a large number of electrons are generated at a position deeper than the depletion layer 150 due to the photoelectric effect, and the time for generated electrons to reach the n-type semiconductor region 117 is prolonged.
  • the number of n-type semiconductor regions 117 reaching the n-type semiconductor region 117 is reduced due to recombination with holes.
  • the imaging device 400c of FIG. 6B will be described.
  • the depletion layer 150 is expanded by reducing the impurity concentration of the p-epi 112 to be lower than the impurity concentration of the p-epi 112 of the imaging device 400b.
  • it is difficult to generate a directed electric field across the depletion layer 150 and in particular, the electric field in the depletion layer 150 near the boundary of the depletion layer 150 is often insufficient to cause drift.
  • the decrease in the impurity concentration of p-epi 112 leads not only to the depletion layer 150 extending in the depth direction but also the expansion in the plane direction (the direction parallel to the XY plane).
  • the depletion layers 150 of adjacent subpixels Pc overlap in the surface direction. This is because the electrons generated below the depletion layer 150 and in the vicinity of the boundary of the adjacent depletion layer 150 are not the sub-pixel Pc on which the reflected modulated light Lb that is the cause is incident, but the adjacent sub-pixel Pc. It diffuses into the depletion layer 150 and moves to the n-type semiconductor region 117 of the adjacent sub-pixel Pc. This causes cross talk.
  • an accelerating electric field represented by the electric force line Ea in FIG. 7
  • the electric force lines Ea generated by the voltage difference induce electrons to the n-type semiconductor region 117 of the PD in which the electrons are generated, crosstalk can be prevented.
  • the electric force lines Eb (FIG. 7B) can increase the discharge speed from the n-type semiconductor region 117 when the polysilicon film 135 as a transfer gate is on.
  • the hole current to which a voltage is applied between the channel stopper 115 and the connection point 145 passes from the connection point 145 to the covering portion 113b through the channel stopper 115 having a lower resistance than the n-type semiconductor region 117. Reach.
  • the effect is demonstrated with reference to the following FIG.
  • FIG. 8A-8C relate to the description of power saving of the imaging device 400.
  • FIG. 8A is a connection diagram of the imaging device 400 and a voltage source
  • FIG. 8B is an equivalent circuit diagram of FIG. 8A for hole current
  • FIG. 8C is an equivalent for hole current when the internal electrode layer 113 is not present. It is a circuit diagram.
  • FIG. 8A in the imaging device 400, from the back side to the front side (from the negative side to the positive side in the Z-axis direction), p-sub 111, p-epi 112, the covering portion 113b of the internal electrode layer 113, the n-type semiconductor region 117. And p + regions 123 are arranged in order.
  • the p-sub 111 and the covering portion 113 b become GND (0 V in this example), and the back surface of the p-epi 112 becomes a voltage of Vsub.
  • the resistance R pd is the equivalent resistance between the n-type semiconductor region 117 and p-epi 112 that constitute PD
  • the resistance R epi is the equivalent resistance of p- epi 112
  • the resistance R ins is the equivalent resistance of the internal electrode layer 113 or the channel stopper 115. Since the internal electrode layer 113 and the channel stopper 115 are in contact with each other, they function as a second potential setting means for supplying GND to the covering portion 113b as one of the voltages for generating the accelerating electric field Ea.
  • the internal electrode layer 113 forms a resistor R ins in parallel with the resistor R pd . Since the resistance value of R ins is sufficiently smaller than the resistance value of R pd, parallel resistance of R pd and R ins is approximately R ins Hatonaru. Also, this R ins itself is a sufficiently small value.
  • the voltage applied between GND and Vsub is divided into the resistance R pd and the resistance R epi .
  • the accelerating electric field Ea (FIG. 7A) is proportional to the voltage drop at R epi , to secure a sufficient voltage drop, it is necessary to increase the voltage applied between GND and Vsub. Therefore, the power consumption of the imaging device 400 is significantly increased.
  • a parallel connection circuit of the resistor Rins and the resistor Rpd is formed due to the presence of the internal electrode layer 113 (FIG. 8B).
  • the resistance R ins has a significantly lower resistance value than the resistance R pd .
  • most of the voltage applied between GND and Vsub contributes as a voltage drop at R epi , and the voltage applied between GND and Vsub required to generate the same accelerating electric field is reduced. Can. Therefore, the power consumption of the imaging device 400 can be suppressed.
  • the acceptor concentration (impurity concentration) per 1 cm 3 is 10 13 to 10 15 .
  • the acceptor concentration of p-epi112 is preferably low enough to avoid crosstalk between adjacent subpixels Pc.
  • the p-epi 112 corresponds to a first semiconductor region
  • the n-type semiconductor region 117 corresponds to a second semiconductor region
  • the p + region 123 corresponds to a third semiconductor region.
  • the internal electrode layer 113 corresponds to a fourth semiconductor region
  • the n + region 126 corresponds to a fifth semiconductor region.
  • the p-sub 111 or p-epi 112 corresponds to a first potential setting means
  • the internal electrode layer 113, the channel stopper 115 or the n-type semiconductor region 117 corresponds to a second potential setting means.
  • FIGS. 9A and 9B relate to an application example of the present invention to a BSI type imaging device 400d
  • FIG. 9A is a cross-sectional view of the sub-pixel Pc when cut along the vertical direction (Y-axis direction); It is sectional drawing of the sub pixel Pc when it cuts along a direction (X-axis direction).
  • the support substrate corresponding to the p-sub 111 in the FSI type imaging device 400
  • the same reference numerals as those in FIG. 5A and FIG. 6A denote the same elements as those illustrated in the cross-sectional view of the sub-pixel Pc of the imaging element 400 of FSI in FIGS. Indicated by the same reference numerals as in FIG. Only the structural differences of the imaging device 400d with respect to the FSI imaging device 400 (FIGS. 5A and 6A) will be described.
  • the orientation of the front and back of the p-epi 112 of the imaging device 400 with respect to the light shield 101 is reversed from that of the FSI imaging device 400, and the back side of the p-epi 112 is the light receiving surface. Therefore, the internal electrode layer 113, the channel stopper 115, the n-type semiconductor region 117, the p-type well 119, the p + region 123, the oxide film 131, etc. formed on the surface side of p-epi 112 are opposite to the light shield 101. Located on the side.
  • the conductive transparent thin film layer 155 is formed on the back surface side (the light shield 101 side) of the p-epi 112.
  • the Vsub supplied to the p-sub 111 in the FSI imaging device 400 is supplied to the conductive transparent thin film layer 155 in the BSI imaging device 400d.
  • the p-epi 112 corresponds to a first semiconductor region
  • the n-type semiconductor region 117 corresponds to a second semiconductor region
  • the p + region 123 corresponds to a third semiconductor region.
  • the internal electrode layer 113 corresponds to a fourth semiconductor region
  • the n + region 126 corresponds to a fifth semiconductor region.
  • the conductive transparent thin film layer 155 corresponds to the first potential setting means and the semiconductor substrate layer of the first conductive type.
  • the internal electrode layer 113, the channel stopper 115 or the p + region 123 corresponds to a second potential setting unit.
  • the imaging element 400d electrons are generated in the p-epi 112 due to the photoelectric effect due to the incident of the reflected modulated light Lb. Similarly to the imaging device 400 of FIGS. 5A and 6A, the imaging device 400d also moves electrons in p-epi 112 from the back surface of p-epi 112 to the direction of the covering portion 113b of the internal electrode layer 113 due to the voltage difference between GND and Vsub. An accelerating electric field is generated between the back surface of the p-epi 112 and the covering portion 113b. As a result, electrons in the p-epi 112 are accelerated and move to the n-type semiconductor region 117.
  • the hole current of the acceleration electric field generation generated by the application of the voltage difference between GND and Vsub has a low internal electrode layer 113 and a low resistance value. It flows through the channel stopper 115. As a result, the power consumption of the imaging element 400d is suppressed despite the generation of the accelerating electric field.
  • a light shield also referred to as "light shielding film” 101 is provided to avoid color mixing of light.
  • the light shield 101 can be omitted from the imaging device 400d.
  • the internal electrode layer 113 has a hanging portion 113a.
  • the internal electrode layer 113 may have only the covering portion 113b, and the hanging portion 113a may be omitted. Since the internal electrode layer 113 and the channel stopper 115 are in contact with each other, when the hanging portion 113 a is omitted, GND is supplied to the covering portion 113 b only via the channel stopper 115.
  • the covering portion 113b of the internal electrode layer 113 is a half portion of the back surface of the n-type semiconductor region 117 on the channel stopper 115 side in order to generate the electric force line Eb.
  • the back surface of n-type semiconductor region 117 may be exposed from covering portion 113b at least in part at the opposite side to channel stopper 115 and in contact with p-epi 112. .
  • DESCRIPTION OF SYMBOLS 1 ... Imaging device, 5 ... Control device, 6 ... Photography range, 7 ... Distance-measurement object, 53 ... Voltage application part, 111 ... p-sub (semiconductor substrate layer), 112 ... p-epi (first semiconductor region and epitaxial layer), 113 ... internal electrode layer, 113b ... covering portion (fourth semiconductor region), 115 ... channel stopper, 117 ... n Semiconductor region (second semiconductor region), 123... P + region (third semiconductor region), 126... N + region (fifth semiconductor region) 400;

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像装置１は、制御装置５と、複数のフォトダイオードを有する撮像素子４００とを備える。各フォトダイオードは、複数のフォトダイオードに共通に形成されたｐ－ｅｐｉ１１２と、チャンネルストッパ１１５により隣接のフォトダイオードから分離されたｎ型半導体領域１１２と、チャンネルストッパ１１５に接触してｎ型半導体領域１１２を覆うｐ＋領域１２３と、ｐ－ｅｐｉ１１２とｎ型半導体領域１１２との間に介在する内部電極層１１３とを備える。制御装置５は、チャンネルストッパ１１５及びｐ－ｅｐｉ１１２にそれぞれＧＮＤ（＝０Ｖ）と負の電圧のＶｓｕｂとを供給する。

Description

撮像装置及び撮像素子
　本発明は、測距に用いられる撮像装置及び撮像素子に関する。
　撮像素子を用いてＴＯＦ（Time Of Flight：光飛行時間）方式で測距を行う撮像装置が知られている。このような撮像装置では、変調光を撮影範囲に出射してから、該変調光が撮影範囲内の対象物に反射して各画素に戻って来るまでに要した時間を画素ごとに計測し、該計測した時間に基づいて撮影範囲内の各対象物までの距離を画素ごとに測定する。
　変調光として、可視光に代えて、赤外光が用いられることがある。赤外光の変調光の利点として、撮像素子に入射する入射光に反射光と共に含まれる背景光は、大部分が可視光であるので、背景光の影響を抑制できることが挙げられる。また、赤外光は、可視光に比べて、人に照射しても、人に与える不安感が少ない。
　特許文献１は、近赤外光を用いてＴＯＦ方式で測距を行うことに有利な構造の撮像素子を開示する。該撮像素子は、電荷生成領域のエピタキシャル層と、エピタキシャル層の直上（表面側）の表面埋込領域と、表面埋込領域のさらに表面側の絶縁膜とを備える。絶縁膜の表面側には、中心の受光ゲート電極とその両側の第１及び第２転送ゲート電極とが設けられる。第１及び第２転送ゲート電極に負及び正の電圧を印加すると、信号電荷は、ｎ型の第１浮遊ドレイン領域に転送される。また、第１及び第２転送ゲート電極に正及び負の電圧を印加すると、信号電荷は、ｎ型の第２浮遊ドレイン領域に転送される。この信号電荷は、表面から深い位置のエピタキシャル層を経て第１及び第２浮遊ドレイン領域に転送されるので、近赤外光による信号電荷の転送時の消滅を抑制することができる。
　特許文献２は、フォトダイオードに逆バイアスを印加する光電変換装置を開示する。該光電変換装置では、開口部が、フォトダイオードを構成する２層の半導体領域のうちの上層の半導体領域の中心部に形成される。そして、下層の半導体領域の中心部が開口部に露出し、逆バイアス印加用の配線が露出部に接続されている。逆バイアスの印加により、下側半導体領域が、完全空乏化し、その容量が低減する。
国際公開第２００７／０２６７７７号 特開２０００－３１２０２４号公報
　赤外光は、可視光に比べて波長が長いので、赤外光による光電効果の発生位置は、受光面（撮像素子の受光側の面）から深い位置になる。従来の撮像装置は、可視光用に製造されていることが多いので、赤外光の光電効果の発生位置がフォトダイオードの空乏層外になり得る。空乏層外で発生した正負一方の電荷は、拡散で空乏層に進入してから、空乏層の電界によりドリフトを開始する。拡散速度は遅いので、電荷が対応の半導体領域に到達するまでの全体の移動速度が遅くなってしまい、シャッタ速度（単位時間当たりの測距回数）が遅いという問題がある。また、拡散速度が遅いということは、一方の電荷が拡散時に他方の電荷と再結合する可能性が高まり、信号電荷の収集量が低下して、感度が低下するという問題もある。
　特許文献１の撮像装置は、光電効果により生成されて収集した信号電荷をフォトダイオードから蓄積部に転送する際の改善に関し、信号電荷の蓄積前のフォトダイオードにおける信号電荷の収集速度や収集量を改善するものではない。
　特許文献２の光電変換装置は、フォトダイオードに逆バイアスを印加するものの、逆バイアスの印加のために、上側の半導体領域の中心部に電位設定のための領域が形成される。これは、該電位設定のための領域は受光に寄与しないので、受光面積の減少につながるとともに、下側の半導体領域が厚いときに、下側の半導体領域の厚み全体にわたり逆バイアスが印加されず、空乏層の深さを十分に増大することができない。
　なお、撮像素子のエピタキシャル層の両面に外部から電圧を印加することは、消費電力の増大の原因になる。エピタキシャル層のドナ又はアクセプタの濃度を低くして、抵抗を高めることにより、消費電力を抑制することができる。しかしながら、その場合も、ドナ又はアクセプタの均一性は維持する必要があるので、ウェハの高価格化を惹き起こし、撮像素子は高価になってしまう。
　本発明の目的は、消費電力を抑制しつつ、受光面から深い位置に光電効果により生成された電荷を効率的に電荷回収側の半導体領域に収集することができる撮像装置を提供することである。
　本発明の撮像装置は、
　複数のフォトダイオードを有する撮像素子と、前記撮像素子を制御する制御装置と、を備える撮像装置であって、
　前記複数のフォトダイオードの各々は、
　前記複数のフォトダイオードに共通に形成された第１導電型の第１半導体領域と、
　前記複数のフォトダイオードに共通に形成された第１導電型のチャンネルストッパにより隣接のフォトダイオードから分離されて、前記第１半導体領域の表面側に形成され、第１導電型とは反対の導電型としての第２導電型である第２半導体領域と、
　前記チャンネルストッパに接触して、前記第２半導体領域の表面を覆うように形成された第１導電型の第３半導体領域と、
　前記第２半導体領域の裏面の少なくとも一部において該裏面と前記第２半導体領域との間に介在するとともに、前記チャンネルストッパに接触し、前記第１半導体領域より高い不純物濃度を有する第１導電型の第４半導体領域と、
　前記第１半導体領域の裏面に印加する電位を設定する第１電位設定手段と、
　前記チャンネルストッパの表面側から前記第４半導体領域に印加する電位を設定する第２電位設定手段と、
を有し、
　前記制御装置は、前記第１半導体領域に存在する第２導電型の電荷を前記第１半導体領域の裏面から前記第４半導体領域の向きに加速して移動させる加速電界を生成する電圧を、前記第１電位設定手段及び前記第２電位設定手段に供給することを特徴とする。
　本発明によれば、第２導電型の電荷としての第２導電型の電荷が、光電効果により受光面から深い位置に生成されても、加速電界により加速されて高速で第２半導体領域に移動する。この結果、第２導電型の電荷と第１導電型の電荷との再結合が抑制されて、第２導電型の電荷を第２半導体領域に効率的に収集することができる。
　本発明によれば、第１半導体領域の第２導電型の電荷を加速する加速電界を生成する電圧差は、第２半導体領域の裏面側の第４半導体領域と、第１半導体領域の裏面との間に生成される。第４半導体領域は、第２半導体領域に電気的に並列接続されているチャンネルストッパに接触している。この結果、第１導電型の電荷は、抵抗値が第２半導体領域に比して低いチャンネルストッパを介して第４半導体領域を流れるので、加速電界の生成のための消費電力を抑制することができる。
　好ましくは、本発明の撮像装置において、
　前記複数のフォトダイオードの各々は、
　前記第２半導体領域の裏面の面方向に前記チャンネルストッパとは反対側に前記第２半導体領域から離れて形成された第２導電型の第５半導体領域と、
　前記第２半導体領域と前記第５半導体領域との間に形成されたゲートと、
を有し、
　前記第２半導体領域の裏面は、該裏面の面方向に前記チャンネルストッパ側の面部分では前記第４半導体領域と接触し、前記第５半導体領域側の面部分では前記第１半導体領域に接触している。
　この構成によれば、第２半導体領域は、その裏面側における第４半導体領域と第１半導体領域との不純物の濃度差により面方向の電界が生成される。そして、該面方向の電界は、第２半導体領域内の第２導電型の電荷に対して、第５半導体領域の方に加速するように、作用する。こうして、ゲートがオンになった時の第２半導体領域から第５半導体領域への第２導電型の電荷の移動速度を増大させて、第２半導体領域から第５半導体領域への第２導電型の電荷の移動に要する時間を短縮することができる。
　好ましくは、本発明の撮像装置において、前記第３半導体領域は、不純物濃度が前記チャンネルストッパ及び前記第１半導体領域の不純物濃度より高くかつ厚みが前記第２半導体領域より小さい。
　この構成によれば、第３半導体領域により暗電流及び残像を効果的に抑制することができる。
　好ましくは、本発明の撮像装置において、前記撮像素子は、前記第２半導体領域の表面側を受光側にしている。
　撮像装置の撮像素子では、受光側（受光側）を、表面側にする場合（ＦＳＩ：Front Side Illumination）と、裏面側にする場合（ＢＳＩ：Back Side Illumination）との２通りがある。上記構成によれば、撮像素子はＦＳＩとされる。この結果、受光面と空乏層との距離を短くできるので、受光面から浅い位置で生成された電荷を空乏層に適切に取り込むことができる。
　好ましくは、本発明の撮像装置において、前記撮像素子は、前記第１半導体領域の裏面側を受光側としている。
　この構成によれば、撮像素子はＢＳＩとされる。この結果、光電効果により受光面から深い位置に生成された第２導電型の電荷の生成位置と第２半導体領域との距離が縮まるので、波長の長い光を第２半導体領域に効率的に収集することができる。
　好ましくは、本発明の撮像装置において、
　前記撮像素子は、複数のフォトダイオードに共通に形成された第１導電型の半導体基板層を有し、
　前記第１半導体領域は、前記半導体基板層の表面側に形成されたエピタキシャル層である。
　この構成によれば、第１半導体領域としてのエピタキシャル層を円滑に形成することができる。
　好ましくは、本発明の撮像装置において、前記エピタキシャル層の不純物濃度は、前記加速電界の生成時に、隣接するフォトダイオードの空乏層間の重なりを回避する程度で、低くされている。
　この構成によれば、隣接する画素間のクロストークを回避しつつ、第１半導体領域における消費電力を抑制することができる。
　好ましくは、本発明の撮像装置において、第２導電型の電荷は、電子である。
　この構成によれば、受光量を生成電子の個数に基づいて測定することができる。
　本発明の撮像素子は、
　複数のフォトダイオードを有する撮像素子であって、
　前記複数のフォトダイオードの各々は、
　前記複数のフォトダイオードに共通に形成された第１導電型の第１半導体領域と、
　前記複数のフォトダイオードに共通に形成された第１導電型のチャンネルストッパにより隣接のフォトダイオードから分離されて、前記第１半導体領域の表面側に形成され、第１導電型とは反対の導電型としての第２導電型である第２半導体領域と、
　前記チャンネルストッパに接触して、前記第２半導体領域の表面を覆うように形成された第１導電型の第３半導体領域と、
　前記第２半導体領域の裏面の少なくとも一部において該裏面と前記第２半導体領域との間に介在するとともに、前記チャンネルストッパに接触し、前記第１半導体領域より高い不純物濃度を有する第１導電型の第４半導体領域と、
　前記第１半導体領域の裏面に印加する電位を設定する第１電位設定手段と、
　前記チャンネルストッパの表面側から前記第４半導体領域に印加する電位を設定する第２電位設定手段と、
を有することを特徴とする。
　本発明によれば、第１半導体領域の裏面と第４半導体領域との間に生成された加速電界により第１半導体領域内の第２導電型の電荷を加速して、第２半導体領域に収集することができる。
　本発明によれば、加速電界を生成する電圧差は、第２半導体領域の裏面側の第４半導体領域と第１半導体領域の裏面との間に印加される。第４半導体領域は、第２半導体領域に電気的に並列接続されているチャンネルストッパに接触している。この結果、第１導電型の電荷は、抵抗値が第２半導体領域に比して低いチャンネルストッパを介して第４半導体領域を流れるので、加速電界の生成のための消費電力を抑制することができる。
　好ましくは、本発明の撮像素子において、
　前記複数のフォトダイオードの各々は、
　前記第２半導体領域の裏面の面方向に前記チャンネルストッパとは反対側に前記第２半導体領域から離れて形成された第２導電型の第５半導体領域と、
　前記第２半導体領域と前記第５半導体領域との間に形成されたゲートと、
を有し、
　前記第２半導体領域の裏面は、該裏面の面方向に前記チャンネルストッパ側の面部分では前記第４半導体領域と接触し、前記第５半導体領域側の面部分では前記第１半導体領域に接触している。
　この構成よれば、第１半導体領域の裏面側に、第２半導体領域内の第２導電型の電荷を第５半導体領域の方へ加速する面方向の加速電界が別途、形成される。これにより、ゲートがオンになった時の第２半導体領域から第５半導体領域への第２導電型の電荷の移動速度を増大させて、移動に要する時間を短縮することができる。
撮像装置の全体構成図。 カメラが備える撮像素子の構成図。 画素の詳細な構成図。 出射変調光及び反射変調光のタイミングチャート。 図２の撮像素子の副画素を画素配列部の列方向に沿って切ったときの断面図。 比較例の撮像素子の副画素を画素配列部の列方向に沿って切ったときの断面図。 図２の撮像素子の副画素を画素配列部の行方向に沿って切ったときの断面図。 比較例の撮像素子の副画素を画素配列部の行方向に沿って切ったときの断面図。 内部電極層における被覆部分の張出し量が大あるときに生成される加速電界を示す図。 内部電極層における被覆部分の張出し量が小あるときに生成される加速電界を示す図。 撮像素子と電圧源との接続図。 正孔電流についての図８Ａの等価回路図。 内部電極層が存在しないときの正孔電流についての等価回路図。 ＢＳＩ型の撮像素子への適用例において縦方向に沿って切ったときの副画素の断面図。 ＢＳＩ型の撮像素子への適用例において横方向に沿って切ったときの副画素の断面図。
　［撮像装置の全体］
　図１は、撮像装置１の全体構成図である。撮像装置１は、変調光出射部２、カメラ４及び制御装置５を備え、撮像装置１からカメラ４の撮影範囲６に存在する測距対象７までの距離Ｄを画素Ｇ（図２）ごとに計測する。
　変調光出射部２は、制御装置５からの制御信号により点灯及び消灯を制御され、例えば１０ＭＨｚ（図４）で点滅して、強度を変調された変調光を生成する。該変調光は、変調光出射部２の光出射部に装着されたレンズ２ａにより配光調整されて、出射変調光Ｌａとして出射される。これにより、出射変調光Ｌａは、撮影範囲６の全体を一度に照射する。出射変調光Ｌａは、近赤外光が使用される。
　撮影範囲６内に１以上の測距対象７が存在するときは、出射変調光Ｌａは、測距対象７において反射し、反射後は、出射変調光Ｌａ由来の反射変調光Ｌｂとなって、撮像装置１へ戻る。レンズ４ａは、カメラ４の入射部に装着されて、撮影範囲６から入射する光を集めて、撮像画像光としてカメラ４内の撮像素子４００（図２）に入射させる。撮像画像光には、背景光と反射変調光Ｌｂとが含まれている。反射変調光Ｌｂは、それが由来する測距対象７が撮影範囲６で占める位置に応じて、撮像素子４００における対応の画素Ｇ（図２）に入射する。
　制御装置５は、位相差検出部５１、測距部５２及び電圧印加部５３を備える。
　撮像装置１がＴＯＦ方式で測距対象７までの距離Ｄを計測する処理の詳細は後述するので、ここでは撮像装置１について概略的に説明する。カメラ４の撮像素子４００（図２）は、各画素ごとに入射光の強度に関係して生成した電荷の蓄積電荷量を外部から読出し可能にしている。なお、電荷には、正の電荷としての正孔（ホール）と、負の電荷としての電子がある。撮像装置１では、電子の個数に応じた電気量を電荷の蓄積電荷量として蓄積している。
　位相差検出部５１は、変調光出射部２が出射した出射変調光Ｌａと反射変調光Ｌｂとの位相差φを、各画素について撮像素子４００から読出した蓄積電荷量に基づいて検出する。測距部５２は、位相差検出部５１が検出した位相差に基づいて距離Ｄを測定する。
　図２は、カメラ４が備える撮像素子４００の構成図である。なお、図２以降、画素配列部４０１の構造についての説明の便宜上、３軸直交座標系を定義する。画素配列部４０１の受光面が見える方向視を正面視とし、正面視で画素配列部４０１の画素Ｇの格子配列の行方向及び列方向をそれぞれＸ軸方向及びＹ軸方向とする。Ｘ軸の正の向きは画素配列部４０１の正面視で左から右への向きとし、Ｙ軸の正の向きは画素配列部４０１の正面視で下から上への向きとする。Ｚ軸は、撮像素子４００の厚みの方向に平行な方向と定義し、Ｚ軸の正の向きは、撮像素子４００の裏面側から表面側の向きとする。
　撮像素子４００は、主要構成要素として、画素配列部４０１、行制御部４０６、列制御部４０７及び画像プロセッサ４０８を備えている。なお、この撮像素子４００はＣＭＯＳ型である。
　図２の画素配列部４０１は、正面視で平面上に格子配列で縦（Ｙ軸の方向）及び横（Ｘ軸の方向）に均一な密度で分布した複数の画素Ｇ（ｎ，ｍ）を有している。
　なお、画素配列部４０１における画素Ｇを行番号ｎと列番号ｍとで表現する。画素Ｇ（ｎ，ｍ）とは、画素配列部４０１の正面視において上からｎ番目で、左からｍ番目の画素Ｇを指すものとする。画素配列部４０１は、例えば１２６×１２６個の画素Ｇから成る。以降、個々の画素を特に区別する必要がないときは、画素Ｇ（ｎ，ｍ）を画素Ｇと総称し、（ｎ，ｍ）は省略する。各画素Ｇは、正面視で左側の副画素Ｐｏと右側の副画素Ｐｅとを有している。
　行制御部４０６は、行制御ライン４０９に制御信号を印加し、画素配列部４０１の画素Ｇを行ごとに制御できるようになっている。列制御部４０７は、列制御ライン４１０に制御信号を印加し、画素配列部４０１の画素Ｇを列ごとに制御できるようになっている。画像プロセッサ４０８は、制御装置５（図１）からの制御信号（制御電圧）に基づいて行制御部４０６及び列制御部４０７を制御する。
　図３は、画素Ｇの詳細な構成図である。副画素Ｐｏは、ＰＤ、Ｍ１，Ｍ３、Ｆｄ１，Ｆｄ３、及び２つのＢＭを備える。副画素Ｐｅは、ＰＤ、Ｍ２，Ｍ４、Ｆｄ２，Ｆｄ４、及び２つのＢＭを備える。なお、ＰＤはフォトダイオードを意味し、Ｍは振分けスイッチを意味し、Ｆｄは、電荷蓄積部としてのフローティングディフュージョンを意味し、ＢＭは転送スイッチを意味するものとする。Ｍ１～Ｍ４及びＢＭは、ＦＥＴ（電界効果トランジスタ）から成る。
　Ｔｘ１～Ｔｘ４には、Ｍ１～Ｍ４のオンオフを制御する制御信号が行制御部４０６から供給される。Ｂｉには、ＢＭのオンオフを制御する制御信号が列制御部４０７から供給される。Ｔｘ１～Ｔｘ４及びＢｉのラインの組は、各行制御ライン４０９（図２）に含まれる。
　Ｒｏは、対応列（該対応列ではＦｄ１～Ｆｄ４の各列は区別される）の全部のＢＭのドレインに接続されている。列制御部４０７は、Ｒｏを介して各画素ＧのＦｄ１～Ｆｄ４に蓄積されている電荷の電荷量の読出し値としてのＣ１～Ｃ４を読出す。Ｒｏは、各列制御ライン４１０（図２）に含まれる。
　副画素Ｐｏと副画素Ｐｅとは、副画素内のゲートとしてのＭ１～Ｍ４及びＢＭの作動タイミングが異なるのみで、全体の作動は同一である。したがって、副画素Ｐｏの作動のみを説明する。
　ＰＤは、画素Ｇに入射する入射光（この入射光には背景光と反射変調光Ｌｂとを含む）の強度が大きいほど、多数の電子を生成する。なお、電子の数の増大に連れて、電荷量は増大する。Ｍ１とＭ３とはＴｘ１，Ｔｘ３の印加電圧により逆位相でオンオフされる。すなわち、Ｍ１のオン期間はＭ３のオフ期間とされ、Ｍ１のオフ期間はＭ３のオン期間とされる。変調光出射部２の点滅の周期は、すなわち、Ｍ１，Ｍ２のオンオフサイクルの周期は、ＢＭのオンの時間間隔より十分に小さくされる。したがって、各画素Ｇは、ＢＭの各オフ期間に、反射変調光Ｌｂの入射を複数回、繰り返されて、該反射変調光Ｌｂの入射強度Ｉｉに関係した電荷の蓄積量をＦｄ１～Ｆｄ４の各々において増大することができる。
　Ｍ１，Ｍ３のオン期間では、ＰＤが生成した電子が、Ｆｄ１，Ｆｄ３に供給され、蓄積される。Ｆｄ１，Ｆｄ３には、画素Ｇ（厳密には副画素Ｐｏ又はＰｅ）に入射した入射光の強さに関係する電荷量の電荷が蓄積される。Ｒｏは、所定の読出しタイミングで列制御部４０７内のスイッチの作動により通電状態になり、この時にオンになっているＢＭが属する副画素ＰｏのＦｄ１，Ｆｄ３の電荷量が列制御部４０７を介して画像プロセッサ４０８により読出し値Ｃ１，Ｃ３として読出される。Ｃ１，Ｃ３は、さらに、画像プロセッサ４０８から制御装置５（図１）に送られる。
　図４は出射変調光Ｌａ及び反射変調光Ｌｂのタイミングチャートである。横軸の目盛は、時間経過を出射変調光Ｌａの位相で表現した値となっている。出射変調光Ｌａは、変調光出射部２が出射する光であり、出射変調光Ｌａのレベルは、変調光出射部２の消灯時ではＬｏｗ（ロー）、変調光出射部２の点灯時はＨｉｇｈ（ハイ）となっている。点灯時のＨｉｇｈレベルに対応する光強度は、変調光出射部２の給電電流の増減により増減される。
　出射変調光Ｌａは、周期パルス波形の光であり、周期＝１００ｎｓ（周波数＝１０ＭＨｚ）で、デューティ比＝５０％の矩形波となっている。図４では、出射変調光Ｌａの立ち上がり時刻を位相＝０°で表わしている。反射変調光Ｌｂは、撮像装置１から出射した出射変調光Ｌａが測距対象７（図１）に到達し、測距対象７に反射して撮像装置１に戻る。この結果、反射変調光Ｌｂの位相は、測距対象７までの距離Ｄの２倍の長さを飛行する時間分だけ、出射変調光Ｌａより位相が遅れ、出射変調光Ｌａと反射変調光Ｌｂとの間に位相差φが生じる。位相差φより、撮像装置１－測距対象７間の距離Ｄを計測することができる。
　前述したように、画像プロセッサ４０８（図２）は、Ｂｉ及びＲｏを介して画素ＧごとのＦｄ１～Ｆｄ４の電荷量を読出すことができるようになっている。画像プロセッサ４０８は、各画素ＧのＦｄ１～Ｆｄ４から該画素Ｇに入射した反射変調光Ｌｂの入射強度Ｉｉに関係する蓄積電荷量を読出すことができる。図４において、Ｔ１～Ｔ４は、画像プロセッサ４０８が各画素ＧにおいてＦｄ１～Ｆｄ４からそれぞれ読出す電荷量の蓄積期間を示している。
　Ｔ１～Ｔ４の期間は、開始位相が異なるものの、期間の長さは、出射変調光Ｌａの周期の１／２（＝半周期）に等しく設定されている。Ｔ１は位相０°～１８０°の期間に設定される。Ｔ２は位相９０°～２７０°の期間に設定される。Ｔ３は位相１８０°～３６０°の期間に設定される。Ｔ４は位相２７０°～３６０°とその次の周期の位相０°～９０°との期間、換言すれば位相２７０°～４５０°に設定される。この結果、Ｆｄ１～Ｆｄ４には、Ｔ１～Ｔ４に対応副画素に入射した反射変調光Ｌｂの入射強度Ｉｉに対応する電荷量で電荷が蓄積される。画像プロセッサ４０８は、各画素ＧにおいてＴ１～Ｔ４に蓄積された電荷の電荷量を読出し値Ｃ１～Ｃ４として読出す。
　制御装置５は、位相差φを次の式（１）により算出する。
式（１）：位相差φ＝ｔａｎ－１｛（Ｃ１－Ｃ３）／（Ｃ２－Ｃ４）｝
　上式において、「ｔａｎ」は正接（タンジェント）を意味し、「ｔａｎ－１」とは逆正接（アークタンジェント）を意味する。Ｃ１～Ｃ４の個々には、背景光由来の入射光に因る蓄積電荷量が含まれるが、差分Ｃ１－Ｃ３、及び差分Ｃ２－Ｃ４からは、背景光由来の入射光に因る影響が除去されている。
　［撮像素子の半導体構造］
　図５Ａ－図６Ｂを参照して、撮像素子４００の構造について説明する。なお、撮像素子４００の構造を理解し易くするために、図５Ａと図５Ｂとにおいて、撮像素子４００と比較例の撮像素子４００ｂとを対比し、図６Ａと図６Ｂとにおいて、撮像素子４００と撮像素子４００ｃとを対比している。比較例の撮像素子４００ｂ，４００ｃにおいて、撮像素子４００の要素と対応する要素には、撮像素子４００の要素に付けた符号と同一の符号を付けている。また、副画素Ｐｏ，Ｐｅの総称として副画素Ｐｃを用いる。
　図５Ａ及び図５Ｂは、撮像素子４００，４００ｂの副画素Ｐｃを画素配列部４０１の列方向（Ｙ軸方向）に沿って切ったときの断面図である。撮像素子４００ｂは、例えば、従来の可視光用の撮像素子である。
　図６Ａ及び図６Ｂは、撮像素子４００，４００ｃの副画素Ｐｃを画素配列部４０１の行方向（Ｘ軸方向）に沿って切ったときの断面図である。撮像素子４００ｃは、例えば、図５Ｂの撮像素子４００ｂに対してｐ－ｅｐｉ（ｐ型エピタキシャル層）１１２の不純物濃度を所定量低くしたもの（低濃度のもの）である。
　図５Ａ－図６Ｂでは、図示の簡略化上、それぞれ１つ又は２つの副画素Ｐｃしか記載されていないが、画素配列部４０１の実際の断面では、図５Ａ－図６Ｂと同一の断面構造が列方向又は行方向の副画素Ｐｃの総数だけ連続することになる。
　半導体の製造では、先に作り込んだ製造済みの半導体領域の上に新たな半導体領域が積層される。各半導体層において、新しい半導体層が積層される面を「表面」と定義し、表面とは反対側の面を「裏面」と定義する。なお、本明細書では、ＦＳＩ（Front Side Illumination）と、ＢＳＩ（Back Side Illumination）とを区別するために、「表面」と「受光面」とを区別するとともに、「裏面」と「背面」とを区別している。
　この撮像素子４００は、ＦＳＩ型である。すなわち、表面側を受光側（受光面の側）とし、裏面側を背面側としている。これに対し、後述の図９Ａ及び図９ＢのＢＳＩ型の撮像素子４００ｄでは、表面側を背面側とし、裏面側を受光側としている。
　撮像素子４００をＦＳＩ型とするときは、撮像素子４００をＢＳＩ型とするときよりも、受光面から空乏層１５０（図５Ａ等）までのＺ軸方向の寸法を短くすることができる。このことは、受光面に近い位置（浅い位置）の光電効果により生成された電荷を空乏層１５０に取り込めるので有利である。
　図５Ａ及び図６Ａにおいて、光シールド１０１は、画素配列部４０１の表面を撮像素子４００の受光側（Ｚ軸方向の正側）から覆うように、画素配列部４０１の表面との間にＺ軸方向に所定の間隔を空けて、配設される。光シールド１０１は、各副画素ＰｃのＰＤ（図２のＰＤと同一のフォトダイオード）に対向する部位に、ＰＤの受光面にほぼ等しい大きさの窓１０２を有する。
　以降、実施形態では、第１導電型及び第２導電型をそれぞれｐ型及びｎ型として、説明する。第１導電型と第２導電型とは、相互に反対の導電型と定義される。また、第１導電型及び第２導電型をそれぞれｐ型及びｎ型に対応付けるときは、第１導電型の電荷及び第２導電型の電荷はそれぞれ正孔及び電子に対応付けられる。本発明では、第１導電型及び第２導電型はそれぞれｎ型及びｐ型とするとともに、第１導電型の電荷及び第２導電型の電荷はそれぞれ電子及び正孔とすることもできる。
　撮像素子４００は、ｐ－ｓｕｂ（ｐ型の半導体基板層）１１１と、ｐ－ｓｕｂの表面側に形成されたｐ－ｅｐｉ１１２とを有する。ｐ－ｅｐｉ１１２の厚み、すなわちＺ軸方向の寸法はＨａである。
　ｐ－ｅｐｉ１１２の表面側には、内部電極層１１３、チャンネルストッパ１１５、ｎ型半導体領域１１７、ｐ型ウェル１１９，ｐ＋領域１２３、ｎ＋領域１２６，１２７が形成される。これらは、積層方向に下の方にあるものから順番に（ｐ－ｅｐｉ１１２の裏面から表面の方向に順番に）、ｐ－ｅｐｉ１１２の表面側からの周知のイオン注入（Ion Implantation）法により製造される。チャンネルストッパ１１５は、内部電極層１１３の製造後、イオン注入法により製造される。
　内部電極層１１３の裏面は、チャンネルストッパ１１５の裏面よりｐ－ｅｐｉ１１２の表面から深い位置（Ｚ軸方向に負側の位置）に存在し、内部電極層１１３の表面は、ｐ－ｅｐｉ１１２の表面に露出している。チャンネルストッパ１１５は、内部電極層１１３内に埋没している。
　Ｐ型の不純物濃度については、低い方から順番に、ｐ－ｅｐｉ１１２、チャンネルストッパ１１５、内部電極層１１３と続く。ｐ＋領域１２３の不純物濃度は、通常、チャンネルストッパ１１５の不純物濃度より高く設定するが、フォトダイオード形成の目的を果たせば必ずしもその限りではない。ｐ型ウェル１１９の不純物濃度は、ｐ－ｅｐｉ１１２の不純物濃度より高い。ｎ型の不純物濃度については、ｎ＋領域１２６，１２７はｎ型半導体領域１１７より高い。当然のことながら、不純物濃度が高いほど、低抵抗となる。
　ｐ－ｅｐｉ１１２には、各副画素Ｐｃにおける異なる範囲に、ｎ型半導体領域１１７と、ｐ型ウェル１１９とが、表面側から埋め込まれるように、形成される。ｎ型半導体領域１１７の範囲は、図３においてＰＤが占める範囲に相当し、ｐ型ウェル１１９の範囲は、図３においてＦｄ１，Ｆｄ３（副画素Ｐｃが副画素Ｐｏである場合）等が占める範囲に相当する。
　ｐ型のチャンネルストッパ１１５は、画素間の分離又はＰＤ間の分離として機能するもので、複数のＰＤに共通に形成されている。チャンネルストッパ１１５は、ｐ－ｅｐｉ１１２の表面からｎ型半導体領域１１７の裏面よりさらに下（Ｚ軸方向の負側）の深さに達し、ｎ型半導体領域１１７及びｐ＋領域１２３を隣接の副画素Ｐｃから分離している。チャンネルストッパ１１５は、副画素Ｐｃ間の境界線を区切るように、格子状に形成され、画素配列部４０１の正面視では各副画素Ｐｃを矩形枠で包囲している。
　ｐ＋領域１２３は、暗電流及び残像を抑制する機能を有する。このため、前述したように、ｐ＋領域１２３の不純物濃度は、同一の導電型のｐ－ｓｕｂ１１１及びチャンネルストッパ１１５の不純物濃度より高い。また、ｐ＋領域１２３の厚み（Ｚ軸方向の寸法）は、ｎ型半導体領域１１７の厚みより小さい。
　酸化膜（二酸化ケイ素膜）１３１は、副画素Ｐｃの表面を覆っている。ただし、酸化膜１３１は、内部電極層１１３、チャンネルストッパ１１５、ｎ＋領域１２６，１２７の範囲において除去されている。ポリシリコン膜１３５は、酸化膜１３１の表面側の所定部位に形成される。
　図５Ａにおいて、Ｍ１～Ｍ４，Ｆｄ１～Ｆｄ４，Ｂｉ，Ｒｏは、図３で説明したとおりである。接続点１４１は、Ｍ１～Ｍ４のいずれかと接続される。接続点１４２は、Ｆｄ１～Ｆｄ４のいずれかと接続される。接続点１４３はＢｉと接続される。接続点１４４はＲｏと接続される。
　接続点１４２はｎ＋領域１２６に接続されている。接続点１４４はｎ＋領域１２７に接続されている。接続点１４１への正の印加電圧は、接続点１４１が接続されているポリシリコン膜１３５に印加されて、ｎ型半導体領域１１７とｎ＋領域１２６との間のｎチャネルを制御する。接続点１４３への印加電圧は、接続点１４３が接続されているポリシリコン膜１３５に印加されて、ｎ＋領域１２６とｎ＋領域１２７との間のｎチャネルを制御する。
　接続点１４５は、ｐ－ｓｕｂ１１１の裏面側に接続されるとともに、制御装置５の電圧印加部５３から負の電圧であるＶｓｕｂを供給される。チャンネルストッパ１１５は、制御装置５の電圧印加部５３から表面側にＧＮＤ（＝０Ｖ）を供給される。ｎ型半導体領域１１７の電位は、チャンネルストッパ１１５及びｐ＋領域１２３とのｐｎ接合が逆バイアス状態となるように設定される。ｐ－ｓｕｂ１１１は、接続点１４５からのＶｓｕｂの供給により負の電位としてのＶｓｕｂに保持される。
　ｐ－ｅｐｉ１１２とｎ型半導体領域１１７とは、各副画素Ｐｃにおいてそれぞれアノード及びカソードの対として１つのＰＤを構成する。ｐ－ｅｐｉ１１２とｎ型半導体領域１１７との境界領域には、空乏層１５０が形成される。接続点１４５及びチャンネルストッパ１１５に、相互に異なる電圧としてのＶｓｕｂ及びＧＮＤが供給される結果、空乏層の広がりも多少変わる。
　図７Ａ及び図７Ｂは、撮像素子４００－１，４００－２内の加速電界の説明に関する。図７Ａの撮像素子４００－１と図７Ｂの撮像素子４００－２との構造上の相違点は、Ｙ軸方向の内部電極層１１３の被覆部分１１３ｂの長さである。すなわち、被覆部分１１３ｂのＹ軸方向の長さについて、撮像素子４００－２では、撮像素子４００－１より短くなっている。撮像素子４００－１，４００－２は、共に、撮像素子４００の実施例であり、区別しないときは、「撮像素子４００」と総称する。
　電気力線の向きは、通常、正電荷に作用する力の向きに一致させるが、図７では、電気力線Ｅａ，Ｅｂの向きを、電子に作用する力の向きとして示している。
　内部電極層１１３は、ｐ－ｅｐｉ１１２の表面からｐ－ｅｐｉ１１２の裏面側の方へ延在する垂下部分１１３ａと、チャンネルストッパ１１５及びｎ型半導体領域１１７の裏面を覆うように、ｐ－ｅｐｉ１１２とｎ型半導体領域１１７の裏面との間に介在する被覆部分１１３ｂとを有している。垂下部分１１３ａの延在方向はＺ軸に平行な方向であり、被覆部分１１３ｂの広がり方向は、ｎ型半導体領域１１７の裏面に沿う方向、すなわち、Ｘ軸及びＹ軸を含むＸＹ平面に平行な方向になっている。
　ＧＮＤは、内部電極層１１３又はチャンネルストッパ１１５に供給されて、内部電極層１１３、チャンネルストッパ１１５及びｐ＋領域１２３は、ＧＮＤとなる。これにより、被覆部分１１３ｂは、ＧＮＤの電圧となる。一方、接続点１４５は、電圧印加部５３の直流電源１６０から負電圧のＶｓｕｂが供給される。これにより、ｐ－ｅｐｉ１１２の裏面全体はＶｓｕｂとなる。
　被覆部分１１３ｂの裏面とｐ－ｅｐｉ１１２の裏面との電圧差により、被覆部分１１３ｂの裏面とｐ－ｅｐｉ１１２の裏面との間に電界が生成される。この電界は、Ｚ軸方向の被覆部分１１３ｂの裏面とｐ－ｅｐｉ１１２の裏面との間に存在する任意の電子をｐ－ｅｐｉ１１２の裏面から被覆部分１１３ｂの裏面の向きに加速する電界となる。Ｅａは、該電界に含まれる電気力線を示している。電気力線の向きは、通常、正の電荷に作用する力の向きに取るが、作用を理解し易くするために、電気力線Ｅａ，Ｅｂは、電子に作用する向きで表している。
　図７Ａの撮像素子４００－１では、被覆部分１１３ｂがほぼｎ型半導体領域１１７の裏面全体をｎ型半導体領域１１７の裏面側から覆っている。これに対し、図７Ｂの撮像素子４００－２では、ｎ型半導体領域１１７の裏面をＹ軸方向に二分して、被覆部分１１３ｂは、Ｙ軸方向にｎ型半導体領域１１７の裏面のチャンネルストッパ１１５側のほぼ半部のみの面部分を覆っている。したがって、Ｙ軸方向にｎ型半導体領域１１７の裏面のチャンネルストッパ１１５とは反対側の面部分は、内部電極層１１３ではなく、内部電極層１１３から露出し、ｐ－ｅｐｉ１１２に接触している。電気力線Ｅａを生成する加速電界は、被覆部分１１３ｂがｎ型半導体領域１１７の裏面の少なくとも一部を被覆していれば、生成される。
　内部電極層１１３の不純物濃度はｐ－ｅｐｉ１１２の不純物濃度より高い。この濃度差により、図７Ｂの撮像素子４００－２では、ｎ型半導体領域１１７内には、Ｙ軸方向に、電子に作用する力線としての電気力線Ｅｂが生成される。電気力線Ｅｂの向きの方向の先には、電子の転送ゲートの１素子を構成するポリシリコン膜１３５と、ポリシリコン膜１３５の先にはさらに、ポリシリコン膜１３５のオンの時のｎ型半導体領域１１７内の電子の送り先としてのｎ＋領域１２６が存在する。
　図５Ａ－図６Ｂに戻って、Ｈａは、ｐ－ｅｐｉ１１２の厚み（Ｚ軸方向の寸法）である。Ｈａは、撮像素子４００による赤外光の受光に対処し、可視光受光用の撮像素子４００ｂのｐ－ｅｐｉ１１２の厚みＨｂより十分に大きな値に設定されている。
　撮像素子４００の各ＰＤに光が入射すると、各ＰＤには該入射光による光電効果により、受光面から入射光の波長に応じた深さの位置に正孔と電子が生成される。生成位置は、空乏層１５０内である方が電荷の収集量が増大し、撮像素子４００の感度は向上する。
　Ｖｓｕｂの負電圧の絶対値を増大するに連れて、空乏層１５０の裏面側の端面は、ｐ－ｓｕｂ１１１の表面側の端面に近付いて行き、やがてｐ－ｓｕｂ１１１の表面側の端面に達する。この時の空乏層１５０を「完全空乏状態」と呼ぶ。「完全空乏状態」にならなくとも加速電界によりｐ－ｅｐｉ１１２全域にわたり発生した電子をｎ型半導体領域１１７に収集できる。
　なお、Ｖｓｕｂの絶対値の上限は、ｐ－ｅｐｉ１１２とｎ型半導体領域１１７間の接合のブレークダウン（break down：絶縁破壊）を起こさない値以下にされる。例えば、Ｖｓｕｂは、一般的には、最小値（注：負の値については、絶対値の大きい方が小である。）は例えば－１２Ｖとなる。赤外光の波長が８３０～９６０ｎｍであるので、ＰＤの受光面から空乏層１５０の最下面までの深さが、赤外光の波長にほぼ等しい長さが確保されるように、Ｖｓｕｂが設定される。
　図５Ｂにおいて、撮像素子４００ｂについて、撮像素子４００との相違点のみを説明する。ｐ－ｅｐｉ１１２の厚みＨｂは、撮像素子４００におけるｐ－ｅｐｉ１１２の厚みＨａに対し、Ｈｂ＜Ｈａとなっている。撮像素子４００ｂでは、ｐ－ｓｕｂ１１１（Ｖｓｕｂと同一電圧）及びチャンネルストッパ１１５の両方に制御装置５の電圧印加部５３からＧＮＤが供給される。撮像素子４００ｂには、電界生成用電圧が供給されないので、空乏層１５０の厚みは、撮像素子４００の空乏層１５０の厚みより小さい。
　撮像素子４００（図５Ａ）と撮像素子４００ｂ（図５Ｂ）とを対比する。反射変調光Ｌｂが赤外光であるとき、反射変調光Ｌｂの波長は長い。この結果、ＰＤへの反射変調光Ｌｂの入射に因る光電効果は、ＰＤの受光面から深い位置に生じ易くなる。図５Ａ－図６Ｂにおいて、○付きの＋，－は、それぞれ光電効果で生じた正孔及び電子を示している。正孔及び電子は、対で生じる。
　光電効果の発生する位置が空乏層１５０内であるときは、正孔及び電子は、空乏層１５０の生成により生成された電界によりＺ軸方向に空乏層１５０の外のｎ型半導体領域１１７内及びｐ－ｅｐｉ１１２にドリフトする。なお、ドリフト速度は、拡散速度より十分に速い。さらに、光電効果の発生する位置が空乏層１５０外（空乏層１５０の下）であるときは、正孔及び電子は、Ｖｓｕｂの負電圧により生成された加速電界によりそれぞれＺ軸方向にｐ－ｅｐｉ１１２の裏面及び空乏層１５０内にドリフトする。
　補足すると、撮像素子４００では、Ｖｓｕｂへの負電圧の供給により、図７Ａで説明した電気力線Ｅａがｐ－ｅｐｉ１１２の裏面と内部電極層１１３の被覆部分１１３ｂとの間に生成される。撮像素子４００への反射変調光Ｌｂの入射に伴う光電効果に因り生成される電子は、被覆部分１１３ｂとｐ－ｅｐｉ１１２の裏面との間に生成される。そして、そこには、電気力線Ｅａで表される電界が存在する。該電界は、電子をｐ－ｅｐｉ１１２の裏面から被覆部分１１３ｂの方へ加速する電界となっている。この結果、光電効果に因り生成された電子は、加速されてｎ型半導体領域１１７内の空乏層１５０の部分に移動して、蓄積される。
　ｎ型半導体領域１１７に移動した電子は、ポリシリコン膜１３５のオン期間に、酸化膜１３１の裏面側にｎ型半導体領域１１７とｎ＋領域１２６との間に生成されるチャンネルを経てｎ＋領域１２６に移動する。その際、撮像素子４００－２（図７Ｂ）では、電子は、電気力線Ｅｂを受けてＹ軸方向にｎ型半導体領域１１７からｎ＋領域１２６の向きに加速されて、移動する。
　これに対し、撮像素子４００ｂ（図５Ｂ）では、空乏層１５０の厚みが小さくかつ空乏層１５０以外の部分には加速電界が存在しない。この結果、反射変調光Ｌｂが赤外光である場合は、光電効果に因る多数の電子が空乏層１５０より深い位置で発生し、発生電子が、ｎ型半導体領域１１７に到達する時間が長引いたり、正孔との再結合のために、ｎ型半導体領域１１７に到達する個数が低下してしまう。
　図６Ｂの撮像素子４００ｃについて説明する。撮像素子４００ｃでは、ｐ－ｅｐｉ１１２の不純物濃度を撮像素子４００ｂのｐ－ｅｐｉ１１２の不純物濃度より低下させることにより、空乏層１５０の拡張を図っている。しかしながら、空乏層１５０全体にわたり方向性を持った電界を発生させることは困難であり、特に空乏層１５０の境界付近での空乏層１５０内の電界はドリフトを発生するには不十分なことが多い。また、ｐ－ｅｐｉ１１２の不純物濃度の低下は、空乏層１５０を、深さ方向だけでなく、面方向（ＸＹ平面に平行な方向）の拡張にもつながる。
　この結果、隣接する副画素Ｐｃの空乏層１５０同士が、面方向に重なってしまう。これは、空乏層１５０より下でかつ隣接する空乏層１５０の境界近辺で生じた電子が、その発生原因になった反射変調光Ｌｂが入射した副画素Ｐｃではなく、それに隣接する副画素Ｐｃの空乏層１５０に拡散して、隣接する副画素Ｐｃのｎ型半導体領域１１７に移動することになる。これは、クロストークの原因になる。
　これに対し、撮像素子４００では、電気力線Ｅａを生成する加速電界（図７では電気力線Ｅａで表されている。）が存在する。電圧差により生成された電気力線Ｅａは、電子を、該電子が生成されたＰＤのｎ型半導体領域１１７に誘導するので、クロストークを防止することができる。また、電気力線Ｅｂ（図７Ｂ）は、転送ゲート（transfer gate）としてのポリシリコン膜１３５のオンの時には、ｎ型半導体領域１１７からの排出速度を大きくできる。
　一方、撮像素子４００では、チャンネルストッパ１１５－接続点１４５間に電圧が印加される正孔電流は、接続点１４５からｎ型半導体領域１１７より抵抗値の低いチャンネルストッパ１１５を介して被覆部分１１３ｂに達する。その効果について次の図８を参照して説明する。
　図８Ａ－図８Ｃは、撮像素子４００の節電についての説明に関する。図８Ａは、撮像素子４００と電圧源との接続図、図８Ｂは、正孔電流についての図８Ａの等価回路図、図８Ｃは、内部電極層１１３が存在しないときの正孔電流についての等価回路図である。
　図８Ａにおいて、撮像素子４００では、裏面側から表面側に（Ｚ軸方向に負側から正側に）、ｐ－ｓｕｂ１１１、ｐ－ｅｐｉ１１２、内部電極層１１３の被覆部分１１３ｂ、ｎ型半導体領域１１７及びｐ＋領域１２３が順番に並ぶ積層構造になっている。ｐ－ｓｕｂ１１１と被覆部分１１３ｂはＧＮＤ（この例では、０Ｖ）となり、ｐ－ｅｐｉ１１２の裏面はＶｓｕｂの電圧となる。
　図８Ｂの正孔電流の等価回路において、抵抗Ｒｐｄは、ＰＤを構成するｎ型半導体領域１１７とｐ－ｅｐｉ１１２との間の等価抵抗であり、抵抗Ｒｅｐｉは、ｐ－ｅｐｉ１１２の等価抵抗であり、抵抗Ｒｉｎｓは、内部電極層１１３又はチャンネルストッパ１１５の等価抵抗である。内部電極層１１３とチャンネルストッパ１１５とは、相互に接触しているので、加速電界Ｅａを生成するための一方の電圧としてＧＮＤを被覆部分１１３ｂに供給する第２電位設定手段として機能する。第２電撮像素子４００では、内部電極層１１３により、抵抗Ｒｐｄに並列に抵抗Ｒｉｎｓが形成される。Ｒｉｎｓの抵抗値は、Ｒｐｄの抵抗値に比べて十分に小さいので、ＲｐｄとＲｉｎｓの並列抵抗は、ほぼＲｉｎｓはとなる。また、このＲｉｎｓ自体が十分に小さい値である。
　内部電極層１１３が存在しない場合（図８Ｃ）、ＧＮＤからＶｓｕｂ間に印加される電圧は、抵抗Ｒｐｄと抵抗Ｒｅｐｉとに分割される。通常、加速電界Ｅａ（図７Ａ）は、Ｒｅｐｉでの電圧降下に比例するので、この電圧降下を十分確保しようとすると、ＧＮＤからＶｓｕｂ間に印加される電圧を高くする必要がある。したがって、撮像素子４００の消費電力は大幅に増大する。
　これに対し、撮像素子４００では、内部電極層１１３の存在のために、抵抗Ｒｉｎｓと抵抗Ｒｐｄとの並列接続回路が形成される（図８Ｂ）。この場合、抵抗Ｒｉｎｓは、内部電極層１１３又はチャンネルストッパ１１５の高い不純物濃度のために、抵抗Ｒｐｄに比して抵抗値が大幅に低い値となる。この結果、ＧＮＤからＶｓｕｂ間に印加される電圧の大半がＲｅｐｉでの電圧降下として寄与することになり、同じ加速電界を発生させるに必要なＧＮＤからＶｓｕｂ間に印加される電圧を低く抑えることができる。したがって、撮像素子４００の消費電力を抑制することができる。
　ｐ－ｅｐｉ１１２の不純物の濃度の典型例では、１ｃｍ3当たりのアクセプタ濃度（不純物濃度）は１０13～１０15である。なお、ｐ－ｅｐｉ１１２のアクセプタ濃度は、隣接する副画素Ｐｃの間のクロストークを回避する程度に、低くすることが好ましい。
　撮像素子４００では、ｐ－ｅｐｉ１１２は第１半導体領域に相当し、ｎ型半導体領域１１７は第２半導体領域に相当し、ｐ＋領域１２３は第３半導体領域に相当する。また、内部電極層１１３は第４半導体領域に相当し、ｎ＋領域１２６は第５半導体領域に相当する。ｐ－ｓｕｂ１１１又はｐ－ｅｐｉ１１２は第１電位設定手段に相当し、内部電極層１１３、チャンネルストッパ１１５又はｎ型半導体領域１１７は第２電位設定手段に相当する。
　［ＢＳＩ型の半導体構造］
　図９Ａ及び図９Ｂは、ＢＳＩ型の撮像素子４００ｄへの本発明の適用例に関し、図９Ａは縦方向（Ｙ軸方向）に沿って切ったときの副画素Ｐｃの断面図、図９Ｂは横方向（Ｘ軸方向）に沿って切ったときの副画素Ｐｃの断面図である。図９Ａ及び図９Ｂでは、支持基板（ＦＳＩ型の撮像素子４００におけるｐ－ｓｕｂ１１１に相当するもの）の図示は省略している。
　撮像素子４００ｄの副画素Ｐｃにおいて、図５Ａ及び図６ＡのＦＳＩの撮像素子４００の副画素Ｐｃの断面図に図示されている各要素と同一の要素について、図５Ａ及び図６Ａで付けた各符号と同一の符号で指示し、説明は省略する。ＦＳＩの撮像素子４００（図５Ａ及び図６Ａ）に対する撮像素子４００ｄの構造上の相違点についてのみ説明する。
　ＢＳＩ型の撮像素子４００ｄでは、光シールド１０１に対する撮像素子４００のｐ－ｅｐｉ１１２の表裏の向きがＦＳＩ型の撮像素子４００の場合とは逆転され、ｐ－ｅｐｉ１１２の裏面側が受光面の側となる。したがって、ｐ－ｅｐｉ１１２の表面側に形成されている内部電極層１１３、チャンネルストッパ１１５、ｎ型半導体領域１１７、ｐ型ウェル１１９、ｐ＋領域１２３、及び酸化膜１３１等は、光シールド１０１とは反対側に位置する。
　ｐ－ｅｐｉ１１２の裏面側（光シールド１０１の側）には、導電型透明薄膜層１５５が形成される。ＦＳＩ型の撮像素子４００におけるｐ－ｓｕｂ１１１に供給していたＶｓｕｂは、ＢＳＩ型の撮像素子４００ｄでは、導電型透明薄膜層１５５に供給される。
　撮像素子４００ｄでは、ｐ－ｅｐｉ１１２は第１半導体領域に相当し、ｎ型半導体領域１１７は第２半導体領域に相当し、ｐ＋領域１２３は第３半導体領域に相当する。さらに、内部電極層１１３は第４半導体領域に相当し、ｎ＋領域１２６は第５半導体領域に相当する。導電型透明薄膜層１５５は、第１電位設定手段及び第１導電型の半導体基板層に相当する。内部電極層１１３、チャンネルストッパ１１５又はｐ＋領域１２３は第２電位設定手段に相当する。
　撮像素子４００ｄでは、反射変調光Ｌｂの入射による光電効果に因りｐ－ｅｐｉ１１２に電子が生成される。撮像素子４００ｄも、図５Ａ及び図６Ａの撮像素子４００と同様に、ＧＮＤとＶｓｕｂとの電圧差によりｐ－ｅｐｉ１１２内の電子をｐ－ｅｐｉ１１２の裏面から内部電極層１１３の被覆部分１１３ｂの向きに加速する加速電界が、ｐ－ｅｐｉ１１２の裏面と被覆部分１１３ｂとの間に生成されている。この結果、ｐ－ｅｐｉ１１２内の電子は、加速されて、ｎ型半導体領域１１７に移動する。
　また、撮像素子４００ｄでも、ＧＮＤとＶｓｕｂとの電圧差の印加により生成される加速電界生成の正孔電流は、図８の撮像素子４００の場合と同様に、抵抗値の低い内部電極層１１３及びチャンネルストッパ１１５を流れる。この結果、加速電界の生成にもかかわらず、撮像素子４００ｄの消費電力は抑制される。
　ＢＳＩとしての撮像素子４００ｄでは、光の混色を避けるために光シールド（「遮光膜」ともいう。）１０１を設けている。しかしながら、混色の虞がないときは、撮像素子４００ｄから光シールド１０１を省略することができる。
　［変形例］
　本実施形態では、内部電極層１１３は、垂下部分１１３ａを有している。しかながら、内部電極層１１３は、被覆部分１１３ｂのみを有し、垂下部分１１３ａは省略されてもよい。内部電極層１１３とチャンネルストッパ１１５とは接触状態にあるので、垂下部分１１３ａを省略した場合は、ＧＮＤはチャンネルストッパ１１５のみを介して被覆部分１１３ｂに供給されることになる。
　本実施形態の撮像素子４００－２（図７Ｂ）では、電気力線Ｅｂを生成するために、内部電極層１１３の被覆部分１１３ｂは、ｎ型半導体領域１１７の裏面のチャンネルストッパ１１５側の半部においてｎ型半導体領域１１７の裏面に接触している。しかしながら、電気力線Ｅｂを生成するためには、ｎ型半導体領域１１７の裏面は、チャンネルストッパ１１５と反対側において少なくとも一部において被覆部分１１３ｂから露出し、ｐ－ｅｐｉ１１２に接触していればいい。
　１・・・撮像装置、５・・・制御装置、６・・・撮影範囲、７・・・測距対象、５３・・・電圧印加部、１１１・・・ｐ－ｓｕｂ（半導体基板層）、１１２・・・ｐ－ｅｐｉ（第１半導体領域及びエピタキシャル層）、１１３・・・内部電極層、１１３ｂ・・・被覆部分（第４半導体領域）、１１５・・・チャンネルストッパ、１１７・・・ｎ型半導体領域（第２半導体領域）、１２３・・・ｐ＋領域（第３半導体領域）、１２６・・・ｎ＋領域（第５半導体領域）、４００・・・撮像素子、ＰＤ・・・フォトダイオード。

Claims (10)

  1. 　複数のフォトダイオードを有する撮像素子と、前記撮像素子を制御する制御装置と、を備える撮像装置であって、
    　前記複数のフォトダイオードの各々は、
    　前記複数のフォトダイオードに共通に形成された第１導電型の第１半導体領域と、
    　前記複数のフォトダイオードに共通に形成された第１導電型のチャンネルストッパにより隣接のフォトダイオードから分離されて、前記第１半導体領域の表面側に形成され、第１導電型とは反対の導電型としての第２導電型である第２半導体領域と、
    　前記チャンネルストッパに接触して、前記第２半導体領域の表面を覆うように形成された第１導電型の第３半導体領域と、
    　前記第１半導体領域の裏面の少なくとも一部において該裏面と前記第２半導体領域との間に介在するとともに、前記チャンネルストッパに接触し、前記第１半導体領域より高い不純物濃度を有する第１導電型の第４半導体領域と、
    　前記第１半導体領域の裏面に印加する電位を設定する第１電位設定手段と、
    　前記チャンネルストッパの表面側から前記第４半導体領域に印加する電位を設定する第２電位設定手段と、
    を有し、
    　前記制御装置は、前記第１半導体領域に存在する第２導電型の電荷を前記第１半導体領域の裏面から前記第４半導体領域の向きに加速して移動させる加速電界を生成する電圧を、前記第１電位設定手段及び前記第２電位設定手段に供給することを特徴とする撮像装置。
  2. 　請求項１記載の撮像装置において、
    　前記複数のフォトダイオードの各々は、
    　前記第２半導体領域の裏面の面方向に前記チャンネルストッパとは反対側に前記第２半導体領域から離れて形成された第２導電型の第５半導体領域と、
    　前記第２半導体領域と前記第５半導体領域との間に形成されたゲートと、
    を有し、
    　前記第２半導体領域の裏面は、該裏面の面方向に前記チャンネルストッパ側の面部分では前記第４半導体領域と接触し、前記第５半導体領域側の面部分では前記第１半導体領域に接触していることを特徴とする撮像装置。
  3. 　請求項１又は２記載の撮像装置において、
    　前記第３半導体領域は、不純物濃度が前記チャンネルストッパ及び前記第１半導体領域の不純物濃度より高くかつ厚みが前記第２半導体領域より小さいことを特徴とする撮像装置。
  4. 　請求項１～３のいずれか１項に記載の撮像装置において、
    　前記撮像素子は、前記第２半導体領域の表面側を受光側にしていることを特徴とする撮像装置。
  5. 　請求項１～３のいずれか１項に記載の撮像装置において、
    　前記撮像素子は、前記第１半導体領域の裏面側を受光側としていることを特徴とする撮像装置。
  6. 　請求項４又は５記載の撮像装置において、
    　前記撮像素子は、複数のフォトダイオードに共通に形成された第１導電型の半導体基板層を有し、
    　前記第１半導体領域は、前記半導体基板層の表面側に形成されたエピタキシャル層であることを特徴とする撮像装置。
  7. 　請求項６記載の撮像装置において、
    　前記エピタキシャル層の不純物濃度は、前記加速電界の生成時に、隣接するフォトダイオードの空乏層間の重なりを回避する程度で、低くされていることを特徴とする撮像装置。
  8. 　請求項１～７のいずれか１項に記載の撮像装置において、
    　第２導電型の電荷は、電子であることを特徴とする撮像装置。
  9. 　複数のフォトダイオードを有する撮像素子であって、
    　前記複数のフォトダイオードの各々は、
    　前記複数のフォトダイオードに共通に形成された第１導電型の第１半導体領域と、
    　前記複数のフォトダイオードに共通に形成された第１導電型のチャンネルストッパにより隣接のフォトダイオードから分離されて、前記第１半導体領域の表面側に形成され、第１導電型とは反対の導電型としての第２導電型である第２半導体領域と、
    　前記チャンネルストッパに接触して、前記第２半導体領域の表面を覆うように形成された第１導電型の第３半導体領域と、
    　前記第２半導体領域の裏面の少なくとも一部において該裏面と前記第２半導体領域との間に介在するとともに、前記チャンネルストッパに接触し、前記第１半導体領域より高い不純物濃度を有する第１導電型の第４半導体領域と、
    　前記第１半導体領域の裏面に印加する電位を設定する第１電位設定手段と、
    　前記チャンネルストッパの表面側から前記第４半導体領域に印加する電位を設定する第２電位設定手段と、
    を有することを特徴とする撮像素子。
  10. 　請求項９記載の撮像素子において、
    　前記複数のフォトダイオードの各々は、
    　前記第２半導体領域の裏面の面方向に前記チャンネルストッパとは反対側に前記第２半導体領域から離れて形成された第２導電型の第５半導体領域と、
    　前記第２半導体領域と前記第５半導体領域との間に形成されたゲートと、
    を有し、
    　前記第２半導体領域の裏面は、該裏面の面方向に前記チャンネルストッパ側の面部分では前記第４半導体領域と接触し、前記第５半導体領域側の面部分では前記第１半導体領域に接触していることを特徴とする撮像素子。
PCT/JP2018/034393 2017-10-31 2018-09-18 撮像装置及び撮像素子 WO2019087596A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP18873423.0A EP3706170A4 (en) 2017-10-31 2018-09-18 IMAGE CAPTURE DEVICE AND IMAGE CAPTURE ELEMENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-209979 2017-10-31
JP2017209979A JP2019083266A (ja) 2017-10-31 2017-10-31 撮像装置及び撮像素子

Publications (1)

Publication Number Publication Date
WO2019087596A1 true WO2019087596A1 (ja) 2019-05-09

Family

ID=66331612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034393 WO2019087596A1 (ja) 2017-10-31 2018-09-18 撮像装置及び撮像素子

Country Status (3)

Country Link
EP (1) EP3706170A4 (ja)
JP (1) JP2019083266A (ja)
WO (1) WO2019087596A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7469779B2 (ja) * 2019-10-10 2024-04-17 Ｔｏｐｐａｎホールディングス株式会社 距離画像撮像装置、及び距離画像撮像方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312024A (ja) 1999-02-25 2000-11-07 Canon Inc 受光素子及びそれを有する光電変換装置
WO2007026777A1 (ja) 2005-08-30 2007-03-08 National University Corporation Shizuoka University 半導体測距素子及び固体撮像装置
JP2011205040A (ja) * 2010-03-26 2011-10-13 Brainvision Inc 半導体基板および光電変換素子ならびにそれらの製造方法
JP2012029130A (ja) * 2010-07-26 2012-02-09 Konica Minolta Opto Inc 撮像装置及び画像入力装置
JP2017173158A (ja) * 2016-03-24 2017-09-28 スタンレー電気株式会社 距離計測装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698196B2 (en) * 2009-08-14 2017-07-04 Heptagon Micro Optics Pte. Ltd. Demodulation pixel incorporating majority carrier current, buried channel and high-low junction
US8804021B2 (en) * 2011-11-03 2014-08-12 Omnivision Technologies, Inc. Method, apparatus and system for providing improved full well capacity in an image sensor pixel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312024A (ja) 1999-02-25 2000-11-07 Canon Inc 受光素子及びそれを有する光電変換装置
WO2007026777A1 (ja) 2005-08-30 2007-03-08 National University Corporation Shizuoka University 半導体測距素子及び固体撮像装置
JP2011205040A (ja) * 2010-03-26 2011-10-13 Brainvision Inc 半導体基板および光電変換素子ならびにそれらの製造方法
JP2012029130A (ja) * 2010-07-26 2012-02-09 Konica Minolta Opto Inc 撮像装置及び画像入力装置
JP2017173158A (ja) * 2016-03-24 2017-09-28 スタンレー電気株式会社 距離計測装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3706170A4

Also Published As

Publication number Publication date
JP2019083266A (ja) 2019-05-30
EP3706170A4 (en) 2021-08-04
EP3706170A1 (en) 2020-09-09

Similar Documents

Publication Publication Date Title
RU2666525C2 (ru) Устройство фотоэлектрического преобразования, аппарат измерения дальности и система обработки информации
JP6985054B2 (ja) 撮像装置
JP5283216B2 (ja) 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置
US20090166684A1 (en) Photogate cmos pixel for 3d cameras having reduced intra-pixel cross talk
US9019478B2 (en) Range sensor and range image sensor
JP5081621B2 (ja) 改変内部ゲート構造を用いた半導体放射線検出器
JP2019134167A (ja) 多数電流によって補助される放射線検出器デバイス
CA2634048C (en) Semiconductor radiation detector optimized for detecting visible light
WO2007055375A1 (ja) 空間情報検出装置および同装置に好適な光検出素子
KR102311615B1 (ko) 다수 전류 및 분리 수단을 갖는 검출기 디바이스
TW202209658A (zh) 光偵測器和光偵測器陣列
US8884394B2 (en) Range sensor and range image sensor
WO2019087596A1 (ja) 撮像装置及び撮像素子
US10403677B2 (en) Linear image sensor
US20180003806A1 (en) Optical apparatus, system, and transport apparatus
JP7093916B2 (ja) 半導体装置及び固体撮像装置
JP2017037937A (ja) 光電変換デバイス、測距装置および情報処理システム
JP2017036971A (ja) 光電変換デバイス、測距装置および情報処理システム
JP6700687B2 (ja) 光電変換デバイス、測距装置および情報処理システム
WO2022118602A1 (ja) 受光素子、光検出装置及び測距システム
US20230171522A1 (en) Light detection device and method for driving light sensor
WO2022163259A1 (ja) 受光素子、受光素子の製造方法及び測距システム
JP2005026717A (ja) 固体撮像素子
KR20130066289A (ko) 거리측정센서
JP2017037936A (ja) 光電変換デバイス、測距装置および情報処理システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18873423

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018873423

Country of ref document: EP

Effective date: 20200602