WO2019080201A1 - 扇出线结构及其制造方法 - Google Patents

扇出线结构及其制造方法

Info

Publication number
WO2019080201A1
WO2019080201A1 PCT/CN2017/111179 CN2017111179W WO2019080201A1 WO 2019080201 A1 WO2019080201 A1 WO 2019080201A1 CN 2017111179 W CN2017111179 W CN 2017111179W WO 2019080201 A1 WO2019080201 A1 WO 2019080201A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
wires
layer
disposed
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2017/111179
Other languages
English (en)
French (fr)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Publication of WO2019080201A1 publication Critical patent/WO2019080201A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Definitions

  • the present application relates to a fan-out line structure and a method of fabricating the same, and more particularly to a fan-out line structure in which two single-layer wires are disposed on the same metal layer and can be applied to a display panel, and a method of fabricating the same.
  • Flat-panel displays such as liquid crystal displays and plasma displays have the advantages of high image quality, small size, light weight, wide application range, etc., and are widely used in consumer electronic products such as mobile phones, notebook computers, desktop displays, and televisions, and gradually Replacing traditional CRT displays as a major trend in the display industry.
  • the need for large area and high resolution has also become a key factor in flat panel display requirements.
  • the driver chips on the data signal line driver and the scanning signal line driver respectively supply signals to the data signal lines and the scanning signal lines in the display area via their corresponding fan-out line structures. Since the pin gap of the driver chip is small and the gap between the data signal line or the scanning signal line is large, one end portion of the fan-out line structure close to the data signal line driver and the scanning signal line driver has a small area, and is close to the display panel. The other end of the fan-out line structure of the display area has a large area.
  • wires are formed according to different drivers connected to the fan-out line structure.
  • the wires are formed by a metal layer on the display panel; and in the fan-out line structure connected to the scanning signal line driver, the wires are on the display panel Another layer of different metal layers is formed.
  • the gap between the wires also decreases and approaches the limits allowed by the design rules.
  • the wires in the fan-out structure may require additional curves to provide equal impedance transmission paths.
  • this method requires more space. Therefore, the prior art uses a single metal layer to form all the wires in the same fan-out line structure, which cannot meet the current requirements, and cannot be used to manufacture a plane with higher resolution, lighter weight, smaller volume, and better display quality. monitor.
  • the object of the present application is to provide a fan-out line structure and a manufacturing method thereof, which improve the existing fan-out line structure configuration, so as to solve the problem that the existing wires may be driven by the chip pins.
  • the pitch is small, but the spacing between the data signal lines or the scanning signal lines is large and fan-shaped, that is, some transmission paths are long, but some transmission paths are short, and thus there is a problem that the impedance is not uniform.
  • the object of the present application is to provide a fan-out line structure, which improves the existing fan-out line structure configuration, so as to solve the process and machine capability between the same-layer wires in the prior art.
  • the limitation of the problem the lateral separation distance between the fanout lines cannot be reduced.
  • the object of the present application is to provide a fan-out line structure, which improves the existing fan-out line structure configuration, so as to solve the problem that the lateral spacing distance between the wires in the prior art is small. ⁇ , it is easy to cause a short circuit between the fan-out lines, resulting in a problem of lowering the yield of the product.
  • the present application provides a fan-out line structure, connecting a driver to a display area, including
  • a plurality of first wires respectively formed by the first metal layers, wherein one end of each of the first wires is connected to the driver, and the other end of each of the first wires is connected to the display region; a plurality of second wires respectively formed by the second metal layer, wherein one end of each of the second wires is connected to the driver, and the other end of each of the second wires is connected to the display region; At least one of the plurality of first wires and at least one of the plurality of second wires are disposed in the same of the first metal layer and the second metal layer On the layer.
  • one or more of the first wires are staggered with one or more of the second wires.
  • the plurality of first wires adjacent to each other are spaced apart from each other by the same distance, and/or adjacent to each other
  • the plurality of second wires are spaced apart from each other by the same distance, and/or one or more of the first wires adjacent to each other and one or more of the second wires are spaced apart from each other by the same distance.
  • the plurality of first wires adjacent to each other are disposed only in the same single layer of the first metal layer and the second metal layer, and/or the ones adjacent to each other
  • the plurality of second wires are disposed only in the same single layer of the first metal layer and the second metal layer, and/or the first wires and the second wires adjacent to each other are disposed only in the The same single layer of the first metal layer and the second metal layer.
  • the plurality of first wires adjacent to each other are disposed across the first metal layer and the second metal layer, and/or the plurality of seconds adjacent to each other
  • the wires are disposed across the first metal layer and the second metal layer, and/or the first wires and the second wires adjacent to each other are disposed across the first metal layer and The second metal layer.
  • the driver includes a data signal line driver and a scan signal line driver, the first wire or the single layer of the first metal layer and the second metal layer a second wire and the first wire or the second wire arranged in alignment with the other of the first metal layer and the second metal layer are connected to the data signal line driver and The same driver in the scan signal line driver.
  • the driver includes a data signal line driver and a scan signal line driver, and the first wire or the second wire disposed across the first metal layer and the second metal layer And the first wire or the second wire disposed in alignment with the first metal layer and the second metal layer and connected to the data signal line driver and the scan signal line driver The same drive.
  • the driver includes a data signal line driver and a scan signal line driver, the first wire or the single layer of the first metal layer and the second metal layer a second wire and the first wire or the second wire disposed in alignment with the first metal layer and the second metal layer and connected to the data signal line driver and the scan signal The same drive in the line driver.
  • the thickness of the second metal layer is greater than the thickness of the first metal layer.
  • the first layer is disposed across the first metal layer and the second metal layer and adjacent to each other A wire is the same length as the second wire.
  • the first metal layer and / or the second metal layer comprises copper, iron, nickel, gold, tin, silver
  • the first metal layer and the second metal layer partially overlap each other in the display region.
  • the first metal layer and the second metal layer are disposed on a substrate, and the first metal layer and the second metal layer and the substrate are not in contact with each other.
  • the substrate is made of metal, glass or plastic material.
  • an intermediate layer is between the substrate and the first metal layer and between the first metal layer and the second metal layer, and the intermediate layer partially covers the first layer A metal layer, and the bottom of the intermediate layer is completely attached to the substrate.
  • the intermediate layer between the first metal layer and the second metal layer is composed of silicon silicide.
  • a passivation layer and a conductive layer are sequentially stacked on the second metal layer, the conductive layer penetrating a portion of the second metal layer and the intermediate layer to be opposite to the first metal
  • the layer is in direct contact.
  • the conductive layer penetrates a portion of the passivation layer to be in direct contact with the second metal layer.
  • the present application provides a fan-out line structure for a display panel, connecting the driver to the display area, including: a plurality of first wires respectively formed by the first metal layer, wherein each of the One end of a wire is connected to the driver, and the other end of each of the first wires is connected to the display area; and a plurality of second wires respectively formed by the second metal layer, wherein each of the second wires One end of the wire is connected to the driver, and the other end of each of the second wires is connected to the display area; wherein at least one of the plurality of first wires and the plurality of wires At least one of the two wires is disposed on the same layer of the first metal layer and the second metal layer; wherein the plurality of first wires adjacent to each other are disposed across the layer The first metal layer and the second metal layer, and/or the plurality of second wires adjacent to each other are disposed across the first metal layer and the second metal layer, and/or Adjacent to each other.
  • the present application provides a method of fabricating a fan-out line structure, including: forming a plurality of first wires; and forming a plurality of second wires arranged in alignment with the plurality of first wires; At least one of the plurality of first wires and at least one of the plurality of second wires are disposed in the same of the first metal layer and the second metal layer On the floor.
  • the present application can lay a plurality of wires under the condition of avoiding a short circuit between the wires by arranging a plurality of wires on different metal layers across layers without being limited by the process and the capability of the machine.
  • the lateral spacing distance between the two is made small, thereby reducing the width of the circuit board area of the display panel, and the length of the transmission path can be adjusted to avoid the arrangement of the wires due to the small spacing between the driving chip pins but the data signal lines or scanning signals.
  • the spacing between the lines is large and fan-shaped, and the purpose of equal impedance can be achieved, thereby effectively improving the quality of the transmitted signal.
  • FIG. 1 is a schematic diagram of the appearance of a display panel with a fan-out line structure according to the present application.
  • FIG. 2 is a cross-sectional view of a display panel to which a fan-out line structure is applied in the present application.
  • FIG 3 is a schematic diagram of a fan-out line structure according to an embodiment of the present application.
  • FIG. 4 is a schematic diagram of a fan-out line structure according to another embodiment of the present application.
  • FIG. 5 is a schematic diagram of a fan-out line structure according to still another embodiment of the present application.
  • FIG. 6 is a flow chart showing the steps of a method for manufacturing a fan-out line structure of the present application.
  • FIG. 1 is a schematic diagram of the appearance of a display panel using a fan-out line structure of the present application
  • FIG. 2 is a cross-sectional view of the display panel of the fan-out line structure of the present application.
  • display panel 100 can be used in, for example, a liquid crystal display, a plasma display, an organic electroluminescent display, an optical interference display, or other suitable flat display.
  • the display panel 100 includes a display area 102 and a non-display area 101 at the periphery of the display area 102.
  • a plurality of pixels are disposed in the display area 102 to form an array of pixels, each of which includes a thin film transistor and a pixel electrode connected to the thin film transistor.
  • the non-display area 101 which may also be referred to as a peripheral line area, includes a data signal line driver 104, a scan signal line driver 106, and a fan-out line structure 88, wherein the fan-out line structure 88 is disposed between the data signal line driver 104 and the display area 102 and The display area 102 is connected, and is disposed between the scanning signal line driver 106 and the fan-out line structure 88 and connected to the display area 102.
  • the fanout line structure 88 includes a plurality of first wires 118 and a plurality of second wires 128. For example, an etching process is performed to etch the first metal layer M1 to form a plurality of first wires 118 arranged at equal intervals, and an etching process is performed to etch the second metal layer M2 to form a plurality of second wires 128 arranged at equal intervals. In fact, it can also be arranged at non-equal intervals.
  • the first wire 118 may be disposed across the first metal layer M1 and the second metal layer M2, that is, one end of the first wire 118 is located at the first metal layer M1 and the other end of the first wire 118 is located.
  • the second metal layer M2, and the second wire 128 can also be disposed as such.
  • the first wire 11 8 and the second wire 128 may be disposed on the same or different single layers, for example, the first wire 1 18 is disposed on the first metal layer M1, and the second metal layer M2 is disposed on the second metal.
  • Layer M2 is a layer of the first wire 11 8 and the second wire 128 disposed on the same or different single layers, for example, the first wire 1 18 is disposed on the first metal layer M1, and the second metal layer M2 is disposed on the second metal.
  • the first metal layer M1 and the second metal layer M2 may be made of a metal layer of the same material or a metal layer of a different material, for example, the first metal layer and/or the second metal layer may comprise Copper, iron, nickel, Gold, tin, silver, palladium or alloys thereof. If the first metal layer M1 and the second metal layer M2 are made of metal layers of different materials, since the impedances of the metal layers M1 and M2 of different materials are different, the occurrence between the first wire 11 8 and the second wire 128 can be better reduced. The probability of short circuit, which in turn improves product process yield. It should be understood that the first wire 118 and the second wire 128 are not limited to the constituent materials, the number, the line width and the length, and the spacing shown in the drawings and their corresponding descriptions.
  • the thickness of the second metal layer M2 may be greater than the thickness of the first metal layer M1.
  • the first metal layer M1 and the second metal layer M2 are disposed above the substrate 510, and the second metal layer M2 is located above the first metal layer M1, and the first metal layer M1 and the second metal layer M2 are not in contact with each other, the first metal
  • the layer M1 and the second metal layer M2 partially overlap each other in the display region 102, and the first wire 118 or the second wire 128 may penetrate through the intermediate layer between the second metal layer M2 and the first metal layer M1 (for example, by silicidation)
  • the nitrogen layer is disposed between the second metal layer M2 and the first metal layer M1, and the intermediate layer is also between the first metal layer M1 and the second metal layer M2, and the intermediate layer is partially covered.
  • a metal layer M1, and the bottom of the intermediate layer is completely attached to the substrate 510.
  • a passivation layer 536 and a conductive layer 527 and the like may be sequentially stacked on the second metal layer M2, and the conductive layer 527 penetrates through the portion of the second metal layer M2 and the intermediate layer to directly contact the first metal layer M1. And the conductive layer 527 penetrates a portion of the passivation layer 536 to be in direct contact with the second metal layer M2.
  • the second metal layer M2 and the first metal layer M1 are interposed between the substrate 510 and the conductive layer 527.
  • the substrate 510 may be made of metal, glass or plastic material. Since the application focuses on the fan-out line structure, the related structures such as the substrate, the passivation layer, and the insulating layer which may be involved in the metal layer or the fan-out line structure are not described in detail herein.
  • the first wire 118 or the second wire 128 of one of the first metal layer M1 and the second metal layer M2 may be arranged in alignment therewith and in the first metal layer M1 and the second metal layer M2
  • the other single layer of the first wire 118 or the second wire 128 is connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • the first wire 118 disposed on the first metal layer M1 and the second wire 128 disposed on the second metal layer M2 are both connected to the scanning signal line driver 106.
  • first wire 118 or the second wire 128 disposed across the first metal layer M1 and the second metal layer M2 may be disposed in alignment with the first metal layer M1 and the first layer
  • the first wire 118 or the second wire 128 of the second metal layer M2 is connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • the first metal layer M1 and the second metal layer M are disposed across the layer.
  • the first wire 118 and the second wire 128 of 2 are both connected to the data signal line driver 104.
  • first wire 118 or the second wire 128 of one of the first metal layer M1 and the second metal layer M2 may be disposed in alignment with the first metal layer M1 and the second metal layer M2
  • the first wire 118 or the second wire 128 of M1 and the second metal layer M2 are connected to the same driver in the data signal line driver 104 and the scanning signal line driver 106.
  • first wire 118 disposed in a single layer of the first metal layer M1 and the first wire 118 disposed across the first metal layer M1 and the second metal layer M2 are connected to the scanning signal line driver 106.
  • the fan-out line of the single layer is used to connect the data signal line driver and the data signal line in the display area, and the fan-out line is connected to another different single layer to connect the scan signal.
  • Line driver and scan signal lines in the display area can be connected to the display area of the display panel through a plurality of wires formed on different metal layers; likewise, the scan signal line driver can form a plurality of wires formed on different metal layers by forming Connected to the display area of the display panel.
  • the data signal line driver and the scanning signal line driver can be connected to each other using a different wire on the same or different metal layers to the display area.
  • the plurality of first wires 118 and the plurality of second wires 128 may be connected to the plurality of pins of the data signal line driver 104 or the scanning signal line driver 106 in a one-to-one relationship.
  • the driver chip disposed in the scan signal line driver 106 can provide a scan signal to the display components in the display area 102 via the horizontal first wire 118 and the second wire 128, either synchronously or subsequently, in the data signal line driver 104.
  • the driver chip provides data signals to display components in display area 102 via vertical first and second wires 118, 128.
  • FIG. 3 is a schematic diagram of a fan-out line structure according to an embodiment of the present application.
  • the fanout structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • a plurality of first wires 118 and a plurality of second wires 128 are arranged asymmetrically on the left and right sides as an example, but may actually be symmetrically distributed.
  • the plurality of first wires 118 adjacent to each other may be equally spaced from each other, and the plurality of second wires 128 adjacent to each other may be equally spaced from each other, and the first wires 118 and the second wires 128 adjacent to each other They can be set at equal intervals.
  • the plurality of first wires 118 and the plurality of second wires 128 may be staggered with each other in the horizontal direction.
  • each of the two first wires 118 adjacent to each other is a group of each of the two second wires 128 adjacent to each other.
  • a set of staggered arrangements that is, a set of first wires 118 (two first wires 118) may be arranged between the other two sets of second wires 128 (four second wires 128), but not limited thereto, each The number, length, width, and configuration of the first wire 118 and the second wire 128 of a set (e.g., the spacing between each other) can be adjusted according to the design requirements of the circuit.
  • one of the plurality of second wires 128 adjacent to each other is disposed only on a single layer of the first metal layer M1. (In fact, it may be disposed only on a single layer of the second metal layer M2), and another second wire 128 (for example, the third strip from the left in FIG. 3) is disposed across the first metal layer M1. And a second metal layer M2. Further, one of the plurality of first wires 118 adjacent to each other (for example, the fourth strip from the left in FIG. 3) is disposed across the first metal layer M1 and the second metal layer M2. And another of the first wires 1 18 (for example, the fifth strip from the left in FIG.
  • first wires 118 and the second wires 128 adjacent to each other are disposed on the same layer, for example, only disposed on the first metal layer M1 (the fifth and sixth lines from the left side in FIG. 3), or For example, the first metal layer M1 and the second metal layer M2 are disposed across the layer (the seventh and eighth lines from the left side in FIG. 3).
  • the first wire 118 may be disposed not only on the first metal layer M1 but also on the second metal layer M2.
  • the second wire 128 may be disposed on the first metal layer M1 or may be disposed on the second metal layer M2. Therefore, the first wire 118 and the second wire 128 may be disposed on different multilayer metal layers, respectively, across the layers.
  • the first wire 118 may be disposed only on a single layer of the first metal layer M1 or the second metal layer M2; likewise, the second wire 128 may be disposed only on a single layer of the first metal layer M1 or the second metal layer M2 .
  • the first wire 118 and the second wire 128 which are disposed adjacent to each other across the first metal layer M1 and the second metal layer M2 are the same length. It should be understood that the number of layers of the metal layer and the number of wires are exemplary and are not limited by the description and illustration.
  • the first wire 118 may be composed of the first metal layer M1, the second metal layer M2, or both.
  • the second wire 128 may also be the first metal layer M1 and the second metal layer. M2 or both, that is, each of the wires may not be composed of only a single layer of the first metal layer M1 or the second metal layer M2, and the adjacent first wires 118 and second wires 128 may belong to the same The metal layer, that is to say, for example, consists of the same metal layer.
  • the adjacent first wire 118 and second wire 128 may be located in the same or different metal layers, such as the first wire 118 (the ninth from the left in FIG. 3) and the second wire 128 (FIG. 3). The 10th from the left side is located on the first metal layer M1 (the same metal layer).
  • FIG. 4 is a schematic diagram of a fan-out line structure according to another embodiment of the present application.
  • the fanout line structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • the plurality of first wires 118 and the plurality of second wires 128 are staggered with each other at equal intervals in the horizontal direction.
  • a plurality of (for example, two) first wires 118 adjacent to each other may be disposed on the same single layer, for example, they are disposed on the first metal layer M1. Further, a plurality of (e.g., two) second wires 128 adjacent to each other are disposed across the first metal layer M1 and the second metal layer M2. Alternatively, a plurality of first wires 118 adjacent to each other are disposed across the first metal layer M1 and the second metal layer M2, and a plurality of second wires 128 adjacent to each other are disposed on the same single layer.
  • any two or more adjacent first wires 118 may be composed of the same metal layer, for example, all of the first metal layer M1; likewise, any adjacent two or More of the second wires 128 may be composed of the same metal layer, for example, both of the first metal layer M1 and the second metal layer M2.
  • each of the first wires 118 or the second wires 128 disposed on the two metal layers M1 and M2 may be adjusted according to requirements, and then the first wires 118 or the second wires 128 are respectively adjusted at the first position.
  • the lengths of the metal layer M1 and the second metal layer M2 ie, the areas of the first metal layer M1 and the second metal layer M2, respectively
  • the second metal layer M2 from the left side in FIG. 3) Article 3 only a small part (only a small part of its upper end) is located in the second metal layer M2.
  • FIG. 5 is a schematic diagram of a fan-out line structure according to still another embodiment of the present application.
  • the fanout line structure 88 includes a plurality of first conductors 118 and a plurality of second conductors 128.
  • the plurality of first wires 118 and the plurality of second wires 128 are staggered with each other at equal intervals in the horizontal direction.
  • the two first wires 118 in a group may be disposed only on the first metal layer M1 (the first and second strips from the left side in FIG. 5); or may be disposed not only on the first metal layer M1 Also set in the second metal layer M2 (as in the fifth and sixth lines from the left side in Fig. 5).
  • the two second wires 128 of one set may be disposed only on the first metal layer M1 (as in the third and fourth bars from the left side in FIG. 5); or may be disposed on the first metal layer M1. Also provided on the second metal layer M2 (as in the seventh and eighth from the left side in Fig. 5).
  • first wires 118 and the second wires 128 adjacent to each other may be disposed in the same single layer, for example, all disposed on the first metal layer M1 (eg, the second and third bars from the left side in FIG. 5).
  • first wire 118 may be composed of the first metal layer M1, the second metal layer M2, or both
  • the second wire 128 may also be the first metal layer M1 and the second metal layer M2.
  • each of the first wire 118 or the second wire 128 may be composed of a first metal layer M1 or a second metal layer M2 that is not solely composed of a single layer, the first wire 118 and the second wire
  • the wires 128 may be of the same metal layer.
  • FIG. 6 is a flow chart of the steps of the method for manufacturing a fan-out line structure of the present application. as the picture shows
  • the method for manufacturing the fan-out line structure includes steps S1 to S2 as follows:
  • Step S1 forming a plurality of first wires
  • Step S2 forming a plurality of second wires arranged in alignment with the plurality of first wires
  • the present application can place a plurality of wires on a different metal layer across layers without being limited by the capability of the process and the machine, and can prevent multiple wires from being short-circuited between the wires.
  • the lateral spacing distance between the two is made small, thereby reducing the width of the circuit board area of the display panel, and the length of the transmission path can be adjusted to avoid the arrangement of the wires due to the small spacing between the driving chip pins but the data signal lines or scanning signals.
  • the spacing between the lines is large and fan-shaped, and the purpose of equal impedance can be achieved, thereby effectively improving the quality of the transmitted signal.

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种扇出线结构（88），将驱动器（104,106）连接到显示区域（102），包括：由第一金属层（M1）分别形成的多条第一导线（118），其中每条第一导线（118）的一端连接到驱动器（104,106），并且每条第一导线（118）的另一端连接到显示区域（102）；以及由第二金属层（M2）分别形成的多条第二导线（128），其中每条第二导线（128）的一端连接到驱动器（104,106），并且每条第二导线（128）的另一端连接到显示区域（102）；其中多条第一导线（118）中的至少一条第一导线（118）与多条第二导线（128）中的至少一条第二导线（128）设置在第一金属层（M1）以及第二金属层（M2）中的相同的层上。

Description

扇出线结构及其制造方法
技术领域
[0001] 本申请涉及一种扇出线结构及其制造方法， 特别是涉及一种二种单层导线设置 于相同金属层并可以应用于显示面板的扇出线结构及其制造方法。
背景技术
[0002] 液晶显示器、 等离子体显示器等平面显示器具有图像质量高、 体积小、 重量轻 、 应用范围广等优点， 广泛应用于手机、 笔记型计算机、 桌面显示器和电视机 等消费电子产品， 并逐渐取代传统的 CRT显示器作为显示器产业的主要趋势。 大 面积和高分辨率的需求也成为平面显示器要求的关键因素。
[0003] 在显示面板中， 位于数据信号线驱动器和扫描信号线驱动器上的驱动器芯片分 别经由其对应的扇出线结构， 分别向显示区域中的数据信号线和扫描信号线提 供信号。 由于驱动器芯片的接脚间隙小并且数据信号线或扫描信号线之间的间 隙较大， 靠近数据信号线驱动器和扫描信号线驱动器的扇出线结构的一端部具 有较小的面积， 而靠近显示面板的显示区域的扇出线结构的另一端部具有较大 的面积。
[0004] 一般而言， 根据连接到扇出线结构的不同的驱动器使用不同的单层金属层和来 形成导线。 举例来说， 在与数据信号线驱动器连接的扇出线结构中， 其导线由 显示面板上的一层金属层形成； 并且在与扫描信号线驱动器连接的扇出线结构 中， 其导线由显示面板上的另一层不同的金属层形成。
[0005] 然而， 随着平面显示器的分辨率的提高和显示框架的尺寸的减小， 导线之间的 间隙也减小并且接近设计规则所允许的极限。 为了防止信号质量受不同长度的 传输路径的影响， 扇出线结构中的导线有吋可能需要额外的曲线来提供相等阻 抗的传输路径， 然而， 此方法需要更多的空间。 因此， 现有技术使用一个单层 金属层构成同一扇出线结构中的所有导线无法满足当前需求， 并且不能用于制 造具有更高分辨率、 重量更轻、 体积更小、 显示质量更好的平面显示器。
[0006] 再者， 由于现如今显示面板的线路板区域的宽度趋势倾向愈来愈窄， 并且如上 述现有的显示面板中连接到同一驱动器的扇出线均为同层金属线,同层金属线之 间因制程与机台能力的局限问题 （因曝光与显影均有机台极限考虑） ， 扇出线 之间的横向间隔距离无法制作到很小， 导致无法减小面板的线路板区域的宽度 。 另一方面如果将同层金属线的扇出线之间的横向间隔距离制作到很小， 那么 扇出线的宽度与扇出线之间的间距之间的比率就会增大，容易造成扇出线之间发 生短路的问题， 导致产品的良率降低。
技术问题
[0007] 有鉴于上述现有技术的问题， 本申请的目的是提出一种扇出线结构及其制造方 法， 其改良现有扇出线结构配置， 以解决现有导线会因驱动芯片接脚间的间距 小但数据信号线或扫描信号线间的间距大而呈现扇形， 即有些传输路径会较长 ， 但有些传输路径却较短， 因而有阻抗不均一的问题。
[0008] 有鉴于上述现有技术的问题， 本申请的目的是提出一种扇出线结构， 其改良现 有扇出线结构配置， 以解决现有技术中同层导线之间因制程与机台能力的局限 问题， 扇出线之间的横向间隔距离无法缩小的问题。
[0009] 有鉴于上述现有技术的问题， 本申请的目的是提出一种扇出线结构， 其改良现 有扇出线结构配置， 以解决现有技术中导线之间的横向间隔距离制作到很小吋， 容易造成扇出线之间发生短路， 导致产品的良率降低的问题。
问题的解决方案
技术解决方案
[0010] 基于上述目的， 本申请提供一种扇出线结构， 将驱动器连接到显示区域， 包括
： 由第一金属层分别形成的多条第一导线， 其中所述每条第一导线的一端连接 到所述驱动器， 并且所述每条第一导线的另一端连接到所述显示区域； 以及由 第二金属层分别形成的多条第二导线， 其中所述每条第二导线的一端连接到所 述驱动器， 并且所述每条第二导线的另一端连接到所述显示区域； 其中所述多 条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述 第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
[0011] 可选地， 一条或多条所述第一导线与一条或多条所述第二导线交错排列设置。
[0012] 可选地， 彼此相邻的所述多条第一导线彼此间隔相同的距离， 及 /或彼此相邻 的所述多条第二导线彼此间隔相同的距离， 及 /或彼此相邻的一条或多条所述第 一导线与一条或多条所述第二导线彼此间隔相同的距离。
[0013] 可选地， 彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二 金属层中的其中同一单一层， 及 /或彼此相邻的所述多条第二导线仅设置于所述 第一金属层以及所述第二金属层中的其中同一单一层， 及 /或彼此相邻的所述第 一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其 中同一单一层。
[0014] 可选地， 彼此相邻的所述多条第一导线皆跨层设置在所述第一金属层以及所述 第二金属层， 及 /或彼此相邻的所述多条第二导线皆跨层设置在所述第一金属层 以及所述第二金属层， 及 /或彼此相邻的所述第一导线以及所述第二导线皆跨层 设置在所述第一金属层以及所述第二金属层。
[0015] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 在所述第 一金属层以及所述第二金属层中的其中一单一层的所述第一导线或所述第二导 线和与其排列设置并在所述第一金属层以及所述第二金属层中的另一单一层的 所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号 线驱动器中相同的所述驱动器。
[0016] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 跨层设置 在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线和与其 排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或 所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同 的所述驱动器。
[0017] 可选地， 所述驱动器包括数据信号线驱动器以及扫描信号线驱动器， 在所述第 一金属层以及所述第二金属层中的其中一单一层的所述第一导线或所述第二导 线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第 一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动 器中相同的所述驱动器。
[0018] 可选地， 所述第二金属层的厚度大于所述第一金属层的厚度。
[0019] 可选地， 跨层设置在所述第一金属层以及所述第二金属层且彼此相邻的所述第 一导线与所述第二导线的长度相同。
[0020] 可选地， 所述第一金属层及 /或所述第二金属层包含铜、 铁、 镍、 金、 锡、 银
、 钯或其合金。
[0021] 可选地， 所述第一金属层与所述第二金属层在所述显示区域中彼此部分重迭。
[0022] 可选地， 所述第一金属层以及所述第二金属层设置在基板上， 并且所述第一金 属层以及所述第二金属层与所述基板没有相互接触。
[0023] 可选地， 所述基板由金属、 玻璃或塑胶材料制成。
[0024] 可选地， 中间层在所述基板以及所述第一金属层之间并且在所述第一金属层以 及所述第二金属层之间， 所述中间层部分包覆所述第一金属层， 并且所述中间 层的底部完整贴合在所述基板上。
[0025] 可选地， 在所述第一金属层以及所述第二金属层之间的所述中间层由硅化氮构 成。
[0026] 可选地， 所述第二金属层上依序层迭设置钝化层以及导电层， 所述导电层贯穿 部分所述第二金属层以及所述中间层以与所述第一金属层直接接触。
[0027] 可选地， 所述导电层贯穿部分所述钝化层以与所述第二金属层直接接触。
[0028] 基于上述目的， 本申请提供一种用于显示面板的扇出线结构， 将驱动器连接到 显示区域， 包括： 由第一金属层分别形成的多条第一导线， 其中所述每条第一 导线的一端连接到所述驱动器， 并且所述每条第一导线的另一端连接到所述显 示区域； 以及由第二金属层分别形成的多条第二导线， 其中所述每条第二导线 的一端连接到所述驱动器， 并且所述每条第二导线的另一端连接到所述显示区 域； 其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中 的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同 的层上； 其中彼此相邻的所述多条第一导线皆跨层设置在所述第一金属层以及 所述第二金属层， 及 /或彼此相邻的所述多条第二导线皆跨层设置在所述第一金 属层以及所述第二金属层， 及 /或彼此相邻的所述第一导线以及所述第二导线皆 跨层设置在所述第一金属层以及所述第二金属层； 其中彼此相邻的所述多条第 一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一单一层， 及 / 或彼此相邻的所述多条第二导线仅设置于所述第一金属层以及所述第二金属层 中的其中同一单一层， 及 /或彼此相邻的所述第一导线以及所述第二导线仅设置 于所述第一金属层以及所述第二金属层中的其中同一单一层。
[0029] 基于上述目的， 本申请提供一种制造扇出线结构的方法， 包括： 形成多条第一 导线； 以及形成与所述多条第一导线排列设置的多条第二导线； 其中所述多条 第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第 二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
发明的有益效果
有益效果
[0030] 根据上述， 本申请通过将多条导线可跨层设置在不同金属层上， 而不会受到制 程与机台能力的限制， 可以在避免导线间发生短路的条件下将多条导线之间的 横向间隔距离制作到很小， 进而缩小显示面板的线路板区域的宽度， 并且可以 调整传输路径长度， 以避免导线的设置会因驱动芯片接脚间的间距小但数据信 号线或扫描信号线间的间距大而呈现扇形， 并可以达到等阻抗的目的， 进而有 效提升传递信号的质量。
对附图的简要说明
附图说明
[0031] 为了更清楚地说明本申请实施例技术方案， 下面将对实施例描述中所需要使用 的附图作简单地介绍， 显而易见地， 下面描述中的附图是本申请的一些实施例 ， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 这些附图获得其他的附图。
[0032] 图 1为本申请的应用扇出线结构的显示面板的外观示意图。
[0033] 图 2为本申请的应用扇出线结构的显示面板的横截面图。
[0034] 图 3为本申请的一实施例的扇出线结构的示意图。
[0035] 图 4为本申请的另一实施例的扇出线结构的示意图。
[0036] 图 5为本申请的又一实施例的扇出线结构的示意图。
[0037] 图 6为本申请的制造扇出线结构的方法的步骤流程图。 本发明的实施方式
[0038] 为了让上述目的、 技术特征以及实际实施后的有益效果更为明显易懂， 下文中 将以较佳实施例结合对应相关的附图来进行更详细的说明。
[0039] 下面将结合本申请实施例中的附图， 对本申请实施例中的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本申请一部分实施例， 而不是全部的实 施例。 基于本申请中的实施例， 本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例， 都属于本申请保护的范围。
[0040] 请参阅图 1至图 2， 其中图 1为本申请的应用扇出线结构的显示面板的外观示意 图， 图 2为本申请的应用扇出线结构的显示面板的横截面图。 如图所示， 显示面 板 100可以用于诸如液晶显示器、 等离子体显示器、 有机电致发光显示器， 光学 干涉显示器或其它合适的平面显示器中。 显示面板 100包括显示区域 102以及在 显示区域 102外围的非显示区域 101。
[0041] 显示区域 102中配置有多个像素以形成像素数组， 每个像素都包括薄膜晶体管 以及与所述薄膜晶体管连接的像素电极。 非显示区域 101又可称为周边线路区， 其包括数据信号线驱动器 104、 扫描信号线驱动器 106以及扇出线结构 88， 其中 扇出线结构 88设置于数据信号线驱动器 104以及显示区域 102之间并连接显示区 域 102， 以及设置于扫描信号线驱动器 106以及扇出线结构 88之间并连接显示区 域 102。
[0042] 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 举例来说， 通过蚀 刻制程以蚀刻第一金属层 Ml以形成等间距排列的多条第一导线 118、 通过蚀刻制 程以蚀刻第二金属层 M2以形成等间距排列的多条第二导线 128， 实际上， 亦可为 非等间距排列。 在扇出线结构 88中， 第一导线 118可以跨层设置于第一金属层 Ml 以及第二金属层 M2， 即第一导线 118的一端位于第一金属层 Ml并且第一导线 118 的另一端位于第二金属层 M2， 而第二导线 128亦可如此设置。 或者， 第一导线 11 8以及第二导线 128可以彼此分别仅设置于相同或不同的单一层， 例如第一导线 1 18设置于第一金属层 Ml， 而第二金属层 M2设置于第二金属层 M2。
[0043] 第一金属层 Ml与第二金属层 M2既可以采用同种材料的金属层， 也可以采用不 同材料的金属层， 例如所述第一金属层及 /或所述第二金属层包含铜、 铁、 镍、 金、 锡、 银、 钯或其合金。 若第一金属层 Ml与第二金属层 M2采用不同材料的金 属层， 由于不同材料的金属层 Ml和 M2的阻抗不同， 可以更好的降低第一导线 11 8以及第二导线 128之间发生短路的机率， 进而提升产品制程良率。 应当理解， 第一导线 118以及第二导线 128并不以图示和其对应说明所示出的构成材料、 数 量、 线宽和长度、 间隔为限。
[0044] 如图 2所示， 第二金属层 M2的厚度可以大于第一金属层 Ml的厚度。 第一金属 层 Ml以及第二金属层 M2设置于基板 510的上方， 并且第二金属层 M2位于第一金 属层 Ml上方， 第一金属层 Ml与第二金属层 M2没有相互接触， 第一金属层 Ml与 第二金属层 M2在显示区域 102中彼此部分重迭， 第一导线 118或第二导线 128可以 贯穿在第二金属层 M2以及第一金属层 Ml之间的中间层 （例如由硅化氮构成） 而 跨层设置在第二金属层 M2以及第一金属层 Ml两层， 所述中间层亦在第一金属层 Ml以及第二金属层 M2之间， 所述中间层部分包覆第一金属层 Ml， 并且所述中 间层的底部完整贴合在基板 510上。 第二金属层 M2上方可依序层迭设置钝化层 53 6以及导电层 527等， 导电层 527贯穿部分所述第二金属层 M2以及所述中间层以与 第一金属层 Ml直接接触， 并且导电层 527贯穿部分钝化层 536以与第二金属层 M2 直接接触。 换言之， 第二金属层 M2以及第一金属层 Ml夹设于基板 510以及导电 层 527之间。 其中， 所述基板 510可以由金属、 玻璃或塑胶材料制成。 由于本申 请重点在于扇出线结构， 因此金属层或扇出线结构的导线可能涉及的相关结构 如基板、 钝化层、 绝缘层等结构在此不详细描述。
[0045] 在第一金属层 Ml以及第二金属层 M2中的其中一单一层的第一导线 118或第二 导线 128可以和与其排列设置并在第一金属层 Ml以及第二金属层 M2中的另一单 一层的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描信号线 驱动器 106中相同的驱动器。 例如， 设置于第一金属层 Ml的第一导线 118以及设 置于第二金属层 M2的第二导线 128皆连接至扫描信号线驱动器 106。
[0046] 此外或替换地， 跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118 或第二导线 128可以和与其排列设置并跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描信号线驱 动器 106中相同的驱动器。 例如， 皆跨层设置在第一金属层 Ml以及第二金属层 M 2的第一导线 118以及第二导线 128皆连接至数据信号线驱动器 104。
[0047] 此外或替换地， 在第一金属层 Ml以及第二金属层 M2中的其中一单一层的第一 导线 118或第二导线 128可以和与其排列设置并跨层设置在第一金属层 Ml以及第 二金属层 M2的第一导线 118或第二导线 128连接至数据信号线驱动器 104以及扫描 信号线驱动器 106中相同的驱动器。 例如， 仅设置于第一金属层 Ml单一层的第一 导线 118以及跨层设置在第一金属层 Ml以及第二金属层 M2的第一导线 118皆连接 至扫描信号线驱动器 106。
[0048] 根据上述， 不同于现有技术仅用在单一层的扇出线连接数据信号线据驱动器以 及显示区域中的数据信号线， 以及仅用在另一不同的单一层的扇出线连接扫描 信号线驱动器以及显示区域中的扫描信号线。 在本申请中， 数据信号线驱动器 可以通过形成于不同的金属层的多条导线与显示面板的显示区域相连接； 同样 地， 扫描信号线驱动器可以通过形成形成于不同的金属层的多条导线以与显示 面板的显示区域相连接。 并且， 数据信号线驱动器以及扫描信号线驱动器彼此 可使用在相同或不同的金属层上的不同导线与显示区域相连接。
[0049] 多条第一导线 118和多条第二导线 128可以以一对一的关系连接到数据信号线驱 动器 104或扫描信号线驱动器 106的多个接脚。 扫描信号线驱动器 106中所设置的 驱动器芯片可以经由水平的第一导线 118和第二导线 128向显示区域 102中的显示 组件提供扫描信号， 同步地或随后， 数据信号线驱动器 104中所设置的驱动器芯 片经由垂直的第一导线 118和第二导线 128向显示区域 102中的显示组件提供数据 信号。
[0050] 请参阅图 3， 其是为本申请的一实施例的扇出线结构的示意图。 如图所示， 扇 出线结构 88包括多条第一导线 118以及多条第二导线 128。 在本申请的图示中以 左右非对称地排列多条第一导线 118以及多条第二导线 128为例， 但实际上亦可 以呈对称分布。 再者， 彼此相邻的多条第一导线 118彼此可以等间距设置， 彼此 相邻的多条第二导线 128沿彼此可以等间距设置， 并且彼此相邻的第一导线 118 与第二导线 128彼此可以等间距设置。
[0051] 多条第一导线 118与多条第二导线 128可以沿水平方向彼此交错排列设置。 例如 ， 彼此相邻的每两条第一导线 118为一组与彼此相邻的每两条第二导线 128的另 一组交错排列设置， 即一组第一导线 118 (两条第一导线 118) 可排列设置于另 两组第二导线 128 (四条第二导线 128) 之间， 但不以此为限， 每一组的第一导 线 118以及第二导线 128的数量、 长度、 宽度和配置 （例如彼此之间的间距） 可 根据电路的设计需求做调整。
[0052] 详细地说， 彼此相邻的多条第二导线 128中的其中一条第二导线 128 (例如图 3 中从左侧起算的第 2条） 仅设置于第一金属层 Ml单一层上 （实际上， 亦可以仅设 置于第二金属层 M2单一层上） ， 以及其中另一条第二导线 128 (例如图 3中从左 侧起算的第 3条） 跨层设置在第一金属层 Ml以及第二金属层 M2。 进一步地， 彼 此相邻的多条第一导线 118中的其中一条第一导线 118 (例如图 3中从左侧起算的 第 4条） 跨层设置在第一金属层 Ml以及第二金属层 M2以及其中另一条第一导线 1 18 (例如图 3中从左侧起算的第 5条） 仅设置于第一金属层 Ml单一层上。 此外， 彼此相邻的第一导线 118以及第二导线 128设置于相同的层上， 例如皆仅设置于 第一金属层 Ml (如图 3中从左侧起算的第 5、 6条） ， 或例如皆跨层设置于第一金 属层 Ml以及第二金属层 M2 (如图 3中从左侧起算的第 7、 8条） 。
[0053] 根据上述， 第一导线 118可以不仅设置在第一金属层 Ml上， 亦可以同吋设置在 第二金属层 M2上。 同样地， 第二导线 128可以除设置在第一金属层 Ml上， 亦可 以同吋设置在第二金属层 M2上。 因此， 第一导线 118以及第二导线 128可以分别 是跨层设置在不同的多层金属层上。 或者， 第一导线 118可以仅设置在第一金属 层 Ml或第二金属层 M2单一层上； 同样地， 第二导线 128可以仅设置在第一金属 层 Ml或第二金属层 M2单一层上。 跨层设置在第一金属层 Ml以及第二金属层 M2 且彼此相邻的第一导线 118与第二导线 128的长度相同。 应当理解， 金属层的层 数以及导线的数量等特征皆为举例说明， 不以说明和图示为限。
[0054] 换言之， 第一导线 118可以是由第一金属层 Ml、 第二金属层 M2或两者所构成 ， 同样地， 第二导线 128也可以是由第一金属层 Ml、 第二金属层 M2或两者所构 成， 亦即每一条导线可以并非单独仅由单一层的第一金属层 Ml或第二金属层 M2 所构成， 其相邻的第一导线 118和第二导线 128可以属于相同的金属层， 即例如 由相同的金属层构成。 相邻的第一导线 118和第二导线 128可以位于相同或不同 的金属层， 例如第一导线 118 (图 3中从左侧起算的第 9条） 与第二导线 128 (图 3 中从左侧起算的第 10条） 皆位于第一金属层 Ml (相同的金属层） 上。
[0055] 请参阅图 4， 其是为本申请的另一实施例的扇出线结构的示意图。 如图所示， 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 多条第一导线 118与 多条第二导线 128沿水平方向以等间距彼此交错排列设置。
[0056] 彼此相邻的多条 （例如两条） 第一导线 118可以设置于同一单一层上， 例如其 皆设于设置在第一金属层 Ml。 进一步地， 彼此相邻的多条 （例如两条） 第二导 线 128皆跨层设置在第一金属层 Ml以及第二金属层 M2。 或替换地， 彼此相邻的 多条第一导线 118皆跨层设置在第一金属层 Ml以及第二金属层 M2， 彼此相邻的 多条第二导线 128设置于同一单一层上。
[0057] 换个角度说， 任意相邻的两条或更多第一导线 118可以是由相同的金属层所构 成， 例如皆由第一金属层 Ml构成； 同样地， 任意相邻的两条或更多第二导线 128 可以是由相同的金属层所构成， 例如皆由第一金属层 Ml以及第二金属层 M2构成
[0058] 应当理解， 可依需求调整跨层设置在两金属层 Ml和 M2的每一条第一导线 118 或第二导线 128的位置， 进而调整第一导线 118或第二导线 128分别在第一金属层 Ml以及第二金属层 M2的长度 （即分别占第一金属层 Ml以及第二金属层 M2的面 积） 大小， 如图 4所示， 第二金属层 M2 (图 3中从左侧起算的第 3条） 仅少部分地 (仅其上端的一小部分） 位于第二金属层 M2。
[0059] 请参阅图 5， 其是为本申请的又一实施例的扇出线结构的示意图。 如图所示， 扇出线结构 88包括多条第一导线 118以及多条第二导线 128。 多条第一导线 118与 多条第二导线 128沿水平方向以等间距彼此交错排列设置。
[0060] 两条为一组的第一导线 118可以仅设置在第一金属层 Ml (如从图 5中的左侧起 算的第 1、 2条） ； 或可以不仅设置在第一金属层 Ml， 亦设置在第二金属层 M2 ( 如从图 5中的左侧起算的第 5、 6条） 。 同样地， 两条为一组的第二导线 128可以 仅设置在第一金属层 Ml (如从图 5中的左侧起算的第 3、 4条） ； 或可以除设置在 第一金属层 Ml， 亦设置在第二金属层 M2上 （如从图 5中的左侧起算的第 7、 8条 ) 。 此外， 彼此相邻的第一导线 118以及第二导线 128可以皆设置于同一单一层 ， 例如皆设置于第一金属层 Ml (如从图 5中的左侧起算的第 2、 3条） 。 [0061] 换个角度说， 第一导线 118可以是由第一金属层 Ml、 第二金属层 M2或两者所 构成， 第二导线 128也可以是由第一金属层 Ml、 第二金属层 M2或两者所构成， 亦即第一导线 118或第二导线 128的每一条可以是非单独仅由单一层的第一金属 层 Ml或第二金属层 M2所构成， 其第一导线 118和第二导线 128可以是属于相同的 金属层。
[0062] 请参阅图 6， 其是为本申请的制造扇出线结构的方法的步骤流程图。 如图所示
， 制造扇出线结构的方法包含步骤 S1~S2如下：
[0063] 步骤 S1 : 形成多条第一导线；
[0064] 步骤 S2: 形成与所述多条第一导线排列设置的多条第二导线；
[0065] 其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至 少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层 上。
[0066] 基于上述， 本申请通过将多条导线可跨层设置在不同金属层上， 而不会受到制 程与机台能力的限制， 可以在避免导线间发生短路的条件下将多条导线之间的 横向间隔距离制作到很小， 进而缩小显示面板的线路板区域的宽度， 并且可以 调整传输路径长度， 以避免导线的设置会因驱动芯片接脚间的间距小但数据信 号线或扫描信号线间的间距大而呈现扇形， 并可以达到等阻抗的目的， 进而有 效提升传递信号的质量。
[0067] 需要说明的是， 在所述实施例中， 对各个实施例的描述都各有侧重， 某个实施 例中没有详细描述的部分， 可以参见其他实施例的相关描述。
[0068] 以上所述， 仅为本申请的具体实施方式， 但本申请的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本申请揭露的技术范围内， 可轻易想到各种 等效的修改或替换， 这些修改或替换都应涵盖在本申请的保护范围之内。 因此 ， 本申请的保护范围应以权利要求的保护范围为准。

Claims

权利要求书
一种用于显示面板的扇出线结构， 其将驱动器连接到显示区域， 包括 由第一金属层分别形成的多条第一导线， 其中所述每条第一导线的一 端连接到所述驱动器， 并且所述每条第一导线的另一端连接到所述显 示区域； 以及
由第二金属层分别形成的多条第二导线， 其中所述每条第二导线的一 端连接到所述驱动器， 并且所述每条第二导线的另一端连接到所述显 示区域；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导 线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金 属层中的相同的层上。
如权利要求 1所述的扇出线结构， 其特征在于， 一条或多条所述第一 导线与一条或多条所述第二导线交错排列设置。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线彼此间隔相同的距离， 及 /或彼此相邻的所述多条第二导线 彼此间隔相同的距离， 及 /或彼此相邻的一条或多条所述第一导线与 一条或多条所述第二导线彼此间隔相同的距离。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一 单一层， 及 /或彼此相邻的所述多条第二导线仅设置于所述第一金属 层以及所述第二金属层中的其中同一单一层， 及 /或彼此相邻的所述 第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金 属层中的其中同一单一层。
如权利要求 1所述的扇出线结构， 其特征在于， 彼此相邻的所述多条 第一导线皆跨层设置在所述第一金属层以及所述第二金属层， 及 /或 彼此相邻的所述多条第二导线皆跨层设置在所述第一金属层以及所述 第二金属层， 及 /或彼此相邻的所述第一导线以及所述第二导线皆跨 层设置在所述第一金属层以及所述第二金属层。
如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 在所述第一金属层以及所述第 二金属层中的其中一单一层的所述第一导线或所述第二导线和与其排 列设置并在所述第一金属层以及所述第二金属层中的另一单一层的所 述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫 描信号线驱动器中相同的所述驱动器。
如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 跨层设置在所述第一金属层以 及所述第二金属层的所述第一导线或所述第二导线和与其排列设置并 跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所 述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器 中相同的所述驱动器。
如权利要求 1所述的扇出线结构， 其特征在于， 所述驱动器包括数据 信号线驱动器以及扫描信号线驱动器， 在所述第一金属层以及所述第 二金属层中的其中一单一层的所述第一导线或所述第二导线和与其排 列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一 导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号 线驱动器中相同的所述驱动器。
如权利要求 1所述的扇出线结构， 其特征在于， 所述第二金属层的厚 度大于所述第一金属层的厚度。
如权利要求 1所述的扇出线结构， 其特征在于， 跨层设置在所述第一 金属层以及所述第二金属层且彼此相邻的所述第一导线与所述第二导 线的长度相同。
如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层及 /或 所述第二金属层包含铜、 铁、 镍、 金、 锡、 银、 钯或其合金。
如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层与所 [权利要求 13] 如权利要求 1所述的扇出线结构， 其特征在于， 所述第一金属层以及 所述第二金属层设置在基板上， 并且所述第一金属层以及所述第二金 属层与所述基板没有相互接触。
[权利要求 14] 如权利要求 13所述的扇出线结构， 其特征在于， 所述基板由金属、 玻 璃或塑胶材料制成。
[权利要求 15] 如权利要求 13所述的扇出线结构， 其特征在于， 中间层在所述基板以 及所述第一金属层之间并且在所述第一金属层以及所述第二金属层之 间， 所述中间层部分包覆所述第一金属层， 并且所述中间层的底部完 整贴合在所述基板上。
[权利要求 16] 如权利要求 14所述的扇出线结构， 其特征在于， 在所述第一金属层以 及所述第二金属层之间的所述中间层由硅化氮构成。
[权利要求 17] 如权利要求 14所述的扇出线结构， 其特征在于， 所述第二金属层上依 序层迭设置钝化层以及导电层， 所述导电层贯穿部分所述第二金属层 以及所述中间层以与所述第一金属层直接接触。
[权利要求 18] 如权利要求 17所述的扇出线结构， 其特征在于， 所述导电层贯穿部分 所述钝化层以与所述第二金属层直接接触。
[权利要求 19] 一种用于显示面板的扇出线结构， 其将驱动器连接到显示区域， 包括 由第一金属层分别形成的多条第一导线， 其中所述每条第一导线的一 端连接到所述驱动器， 并且所述每条第一导线的另一端连接到所述显 示区域； 以及
由第二金属层分别形成的多条第二导线， 其中所述每条第二导线的一 端连接到所述驱动器， 并且所述每条第二导线的另一端连接到所述显 示区域；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导 线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金 属层中的相同的层上；
其中彼此相邻的所述多条第一导线皆跨层设置在所述第一金属层以及 所述第二金属层， 及 /或彼此相邻的所述多条第二导线皆跨层设置在 所述第一金属层以及所述第二金属层， 及 /或彼此相邻的所述第一导 线以及所述第二导线皆跨层设置在所述第一金属层以及所述第二金属 层；
其中彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述 第二金属层中的其中同一单一层， 及 /或彼此相邻的所述多条第二导 线仅设置于所述第一金属层以及所述第二金属层中的其中同一单一层 ， 及 /或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第 一金属层以及所述第二金属层中的其中同一单一层。
[权利要求 20] —种制造扇出线结构的方法， 包括：
形成多条第一导线； 以及
形成与所述多条第一导线排列设置的多条第二导线；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导 线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金 属层中的相同的层上。
PCT/CN2017/111179 2017-10-26 2017-11-15 扇出线结构及其制造方法 Ceased WO2019080201A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201711037827.X 2017-10-26
CN201711037827.XA CN107808864A (zh) 2017-10-26 2017-10-26 扇出线结构及其制造方法

Publications (1)

Publication Number Publication Date
WO2019080201A1 true WO2019080201A1 (zh) 2019-05-02

Family

ID=61582968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/111179 Ceased WO2019080201A1 (zh) 2017-10-26 2017-11-15 扇出线结构及其制造方法

Country Status (2)

Country Link
CN (1) CN107808864A (zh)
WO (1) WO2019080201A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679467B (zh) * 2018-12-17 2019-12-11 友達光電股份有限公司 用於虛擬實境裝置之顯示螢幕
CN114695388B (zh) * 2022-03-18 2026-04-21 武汉华星光电技术有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR101466488B1 (ko) * 2013-06-10 2014-11-28 하이디스 테크놀로지 주식회사 표시장치 및 그 제조방법
CN105575994A (zh) * 2014-10-23 2016-05-11 上海和辉光电有限公司 Amoled显示面板的扇出线结构
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679744A (zh) * 2016-03-29 2016-06-15 京东方科技集团股份有限公司 扇出线结构、显示面板及其制造方法
CN106653722B (zh) * 2016-12-12 2019-09-24 厦门天马微电子有限公司 显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR101466488B1 (ko) * 2013-06-10 2014-11-28 하이디스 테크놀로지 주식회사 표시장치 및 그 제조방법
CN105575994A (zh) * 2014-10-23 2016-05-11 上海和辉光电有限公司 Amoled显示面板的扇出线结构
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置

Also Published As

Publication number Publication date
CN107808864A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN108766979B (zh) 显示面板及显示装置
WO2021012408A1 (zh) 阵列基板、显示面板及阵列基板的制造方法
JP2021515920A (ja) 配線構造及びその製造方法、表示装置
CN111682055A (zh) 显示基板及其制备方法、显示面板和显示装置
CN102998865B (zh) 一种阵列基板及其制作方法、显示装置
CN107884994A (zh) 阵列基板、显示面板及显示装置
WO2019223299A1 (zh) 阵列基板、显示面板、显示装置及制作阵列基板的方法
CN108445686A (zh) 阵列基板、显示面板与显示装置
CN109584776B (zh) 显示面板及显示装置
WO2019205467A1 (zh) Tft阵列基板及显示装置
TWI676849B (zh) 顯示裝置
WO2018068183A1 (en) Display panel, display apparatus, and method of repairing a signal line thereof
CN109887956A (zh) 有机发光二极管柔性阵列基板
CN106842751B (zh) 阵列基板及其修复方法、显示装置
US11099443B2 (en) Display panel and display apparatus having a plurality of first wirings and a plurality of second wirings
CN109300921A (zh) 阵列基板及显示面板
WO2015096340A1 (zh) 阵列基板及其制备方法、显示装置
CN111682027A (zh) 阵列基板、显示模组及显示装置
TW202109476A (zh) 畫素陣列基板
CN111799240A (zh) 一种显示基板及其制作方法、显示装置及其制作方法
US10371997B2 (en) Array substrate, method of manufacturing the same, and display device
WO2019080201A1 (zh) 扇出线结构及其制造方法
WO2020019468A1 (zh) Tft阵列基板及其制造方法与柔性液晶显示面板
WO2016106893A1 (zh) 阵列基板及显示面板
WO2021051846A1 (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17929455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17929455

Country of ref document: EP

Kind code of ref document: A1