CN111799240A - 一种显示基板及其制作方法、显示装置及其制作方法 - Google Patents

一种显示基板及其制作方法、显示装置及其制作方法 Download PDF

Info

Publication number
CN111799240A
CN111799240A CN202010712659.5A CN202010712659A CN111799240A CN 111799240 A CN111799240 A CN 111799240A CN 202010712659 A CN202010712659 A CN 202010712659A CN 111799240 A CN111799240 A CN 111799240A
Authority
CN
China
Prior art keywords
binding
substrate
display
terminal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010712659.5A
Other languages
English (en)
Inventor
杜永强
赵辉
周明楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010712659.5A priority Critical patent/CN111799240A/zh
Publication of CN111799240A publication Critical patent/CN111799240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种显示基板及其制作方法、显示装置及其制作方法，涉及显示技术领域。本发明通过在第一基板上的绑定区域内设置第一绑定结构，第一绑定结构包括依次层叠设置在第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；第一绑定端子层包括多个第一绑定端子，第二绑定端子层包括多个第二绑定端子，每个第一绑定端子和每个第二绑定端子分别与显示基板中的信号走线连接。通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率。

Description

一种显示基板及其制作方法、显示装置及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板及其制作方法、显示装置及其制作方法。
背景技术
随着显示的不断发展，大尺寸、高PPI(Pixels Per Inch，像素密度)的显示装置受到越来越多用户的青睐，PPI是图像分辨率的单位，表示每英寸所拥有的像素数量，因此，当PPI越高时，显示装置能够以越高的密度显示图像，以实现高清、超高清显示。
目前，当显示装置的尺寸越大、PPI越高时，显示基板中的信号走线越多，一排绑定端子层无法将所有的信号走线与驱动芯片全部连接，因此，如图1所示，需要在衬底基板11上的绑定区域内设置双排的绑定端子层，双排的绑定端子层分别为第一绑定端子层12和第二绑定端子层13，第一绑定端子层12和第二绑定端子层13同层设置在衬底基板11上，且第一绑定端子层12包括的多个第一绑定端子121分别与显示基板中的第一部分信号走线14连接，第二绑定端子层13包括的多个第二绑定端子131分别与显示基板中的第二部分信号走线15连接，通过双排的绑定端子层才能够将所有的信号走线与驱动芯片全部连接。
但是，在任意两个第一绑定端子121之间以及在第一绑定端子121和第二绑定端子131之间，存在第二部分信号走线15，后续在进行绑定时，压头会接触到第二部分信号走线15所在的区域，且第一绑定端子121和第二绑定端子131均与第二部分信号走线15存在一定的断差，因此，在绑定时第二部分信号走线15受到压头的拉应力作用容易发生断裂，导致绑定失效。
发明内容
本发明提供一种显示基板及其制作方法、显示装置及其制作方法，以解决现有的在衬底基板上的绑定区域内设置双排的绑定端子层，使得第二部分信号走线受到压头的拉应力作用容易发生断裂，导致绑定失效的问题。
为了解决上述问题，本发明公开了一种显示基板，包括：第一基板，所述第一基板被划分为显示区和围绕所述显示区的非显示区，所述非显示区包括绑定区域；
所述显示基板还包括设置在所述第一基板上且位于所述绑定区域内的第一绑定结构，所述第一绑定结构包括依次层叠设置在所述第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；
所述第一绑定端子层包括多个第一绑定端子，所述第二绑定端子层包括多个第二绑定端子，每个所述第一绑定端子和每个所述第二绑定端子分别与所述显示基板中的信号走线连接；
其中，所述第一绑定结构，被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过所述第一绑定结构和所述第二绑定结构，将所述信号走线与驱动芯片进行连接，且所述第一绑定结构与所述第二绑定结构相适配。
可选的，在沿着所述显示区至所述非显示区的方向上，每个所述第一绑定端子的边缘超出所述第一绝缘层的边缘；
在沿着所述显示区至所述非显示区的方向上，所述第一绝缘层的边缘超出每个所述第二绑定端子的边缘。
可选的，所述第一绝缘层的边缘超出所述第二绑定端子的边缘的长度为30μm至50μm。
可选的，在沿着所述显示区至所述非显示区的方向上，每个所述第一绑定端子的长度为1.8mm至2.15mm。
可选的，在垂直于所述第一基板的方向上，每个所述第一绑定端子和每个所述第二绑定端子的厚度为1.5μm至1.9μm；
在垂直于所述第一基板的方向上，所述第一绝缘层的厚度为1.6μm至1.8μm。
可选的，所述显示基板中的信号走线包括第一部分信号走线和第二部分信号走线；
每个所述第一绑定端子与所述第一部分信号走线采用同一构图工艺形成，每个所述第二绑定端子与所述第二部分信号走线采用同一构图工艺形成。
为了解决上述问题，本发明还公开了一种显示装置，包括：显示面板、第二基板以及设置在所述第二基板上的第二绑定结构，所述显示面板包括上述的显示基板；
其中，第二绑定结构包括层叠设置在所述第二基板上的第三绑定端子层、第二绝缘层和第四绑定端子层；
所述第三绑定端子层包括多个第三绑定端子，且每个所述第三绑定端子与对应的所述第二绑定端子绑定；所述第四绑定端子层包括多个第四绑定端子，且每个所述第四绑定端子与对应的所述第一绑定端子绑定。
可选的，在沿着所述非显示区至所述显示区的方向上，每个所述第三绑定端子的边缘超出所述第二绝缘层的边缘；
在沿着所述非显示区至所述显示区的方向上，所述第二绝缘层的边缘超出每个所述第四绑定端子的边缘；
其中，所述第一绝缘层的边缘超出所述第二绑定端子的边缘的长度，与所述第二绝缘层的边缘超出所述第四绑定端子的边缘的长度相等。
为了解决上述问题，本发明还公开了一种显示基板的制作方法，包括：
提供第一基板；所述第一基板被划分为显示区和围绕所述显示区的非显示区，所述非显示区包括绑定区域；
在所述第一基板上的所述绑定区域内形成第一绑定结构；
其中，所述第一绑定结构包括依次层叠设置在所述第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；所述第一绑定端子层包括多个第一绑定端子，所述第二绑定端子层包括多个第二绑定端子，每个所述第一绑定端子和每个所述第二绑定端子分别与所述显示基板中的信号走线连接；所述第一绑定结构，被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过所述第一绑定结构和所述第二绑定结构，将所述信号走线与驱动芯片进行连接，且所述第一绑定结构与所述第二绑定结构相适配。
为了解决上述问题，本发明还公开了一种一种显示装置的制作方法，包括：
提供上述的显示基板；
在所述显示基板上依次形成发光器件和封装层，以得到显示面板；
在第二基板上形成第二绑定结构；
将所述显示面板中的第一绑定结构和所述第二绑定结构进行绑定；
其中，第二绑定结构包括层叠设置在所述第二基板上的第三绑定端子层、第二绝缘层和第四绑定端子层；所述第三绑定端子层包括多个第三绑定端子，且每个所述第三绑定端子与对应的所述第二绑定端子绑定；所述第四绑定端子层包括多个第四绑定端子，且每个所述第四绑定端子与对应的所述第一绑定端子绑定。
与现有技术相比，本发明包括以下优点：
通过在第一基板上的绑定区域内设置第一绑定结构，第一绑定结构包括依次层叠设置在第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；第一绑定端子层包括多个第一绑定端子，第二绑定端子层包括多个第二绑定端子，每个第一绑定端子和每个第二绑定端子分别与显示基板中的信号走线连接；第一绑定结构被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过第一绑定结构和第二绑定结构，将信号走线与驱动芯片进行连接，且第一绑定结构与第二绑定结构相适配。通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率。
附图说明
图1示出了现有的一种显示基板的结构示意图；
图2示出了本发明实施例的一种显示基板的结构示意图；
图3示出了图2所示的显示基板沿截面A-A’的剖视图；
图4示出了图3所示的显示基板对应的显示装置的结构示意图；
图5示出了本发明实施例的一种显示基板的制作方法的流程图；
图6示出了本发明实施例的一种显示装置的制作方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
参照图2，示出了本发明实施例的一种显示基板的结构示意图，图3示出了图2所示的显示基板沿截面A-A’的剖视图。
本发明实施例提供了一种显示基板，包括：第一基板21，第一基板21被划分为显示区和围绕显示区的非显示区，非显示区包括绑定区域；显示基板还包括设置在第一基板21上且位于绑定区域内的第一绑定结构22，第一绑定结构22包括依次层叠设置在第一基板21上的第一绑定端子层221、第一绝缘层222和第二绑定端子层223；第一绑定端子层221包括多个第一绑定端子2211，第二绑定端子层223包括多个第二绑定端子2231，每个第一绑定端子2211和每个第二绑定端子2231分别与显示基板中的信号走线31连接；其中，第一绑定结构22，被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过第一绑定结构22和第二绑定结构，将信号走线31与驱动芯片进行连接，且第一绑定结构22与第二绑定结构相适配。
在实际产品中，第一基板21包括衬底、设置在衬底上的有源层，以及覆盖有源层和衬底的栅绝缘层，衬底可以为柔性衬底或刚性衬底，如衬底的材料可以玻璃或PI(Polyimide，聚酰亚胺)。
而第一基板21可以划分为显示区和围绕显示区的非显示区，非显示区内的任意一个或多个区域为绑定区域，通常将非显示区内用于绑定驱动芯片的区域称为绑定区域。
在实际制作过程中，需要在第一基板21上的绑定区域内形成第一绑定结构22，该第一绑定结构22与设置在第二基板上的第二绑定结构进行绑定，由于第一绑定结构22与显示基板中的信号走线31连接，而第二绑定结构与驱动芯片的引脚连接，通过第一绑定结构22和第二绑定结构，可以实现将显示基板中的信号走线31与驱动芯片进行连接。因此，驱动芯片上的信号就可以通过第二绑定结构和第一绑定结构22输入至信号走线31，或者，信号走线31上的信号可通过第一绑定结构22和第二绑定结构输出至驱动芯片。其中，第二基板可以为COF(Chip On Film，覆晶薄膜)基板，第二绑定结构和驱动芯片均设置在第二基板上，且第一绑定结构22与第二绑定结构相适配。
进一步的，第一绑定结构22包括依次层叠设置在第一基板21上的第一绑定端子层221、第一绝缘层222和第二绑定端子层223，即在垂直于第一基板21的方向上，第一绑定端子层221和第二绑定端子层223分别位于第一绝缘层222的两侧；第一绑定端子层221包括多个第一绑定端子2211，第二绑定端子层223包括多个第二绑定端子2231，每个第一绑定端子2211和每个第二绑定端子2231分别与显示基板中的信号走线31连接。
并且，信号走线31的一端与第一绑定端子2211或第二绑定端子2231连接，信号走线31的另一端延伸至显示区内，信号走线31实际上为像素驱动电路中的金属走线，如栅极信号线Gate、发光控制信号线EM、复位信号线Reset、数据信号线Data和VDD信号线等。
由于现有技术中的第一绑定端子层12和第二绑定端子层13同层、且双排设置在衬底基板11上，则第二绑定端子层13包括的多个第二绑定端子131连接的第二部分信号走线15，需要从相邻的两个第一绑定端子121之间穿过，才能延伸至显示区，因此，在任意两个第一绑定端子121之间以及在第一绑定端子121和第二绑定端子131之间会存在第二部分信号走线15，导致在绑定时第二部分信号走线15受到压头的拉应力作用容易发生断裂；而本发明实施例的第一绑定端子层221和第二绑定端子层223分别位于第一绝缘层222的两侧，则第一绑定端子层221包括多个第一绑定端子2211连接的信号走线，无需从任意两个第二绑定端子2231之间穿过才能延伸至显示区，且第二绑定端子层223包括的多个第二绑定端子2231连接的信号走线，也无需从任意两个第一绑定端子2211之间穿过才能延伸至显示区，即任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构22所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率。
此外，通过叠层设置的第一绑定端子层221和第二绑定端子层223，实现将显示基板中的所有信号走线31全部进行连接的情况下，第一绑定端子221和第二绑定端子222在第一基板21上所占用的边框宽度，小于现有技术中双排的绑定端子层在衬底基板11上所占用的边框宽度，并且，第一绑定结构22与第二绑定结构相适配，因此，通过叠层设置第一绑定端子层221和第二绑定端子层223，还可实现窄边框。
在本发明实施例中，在沿着显示区至非显示区的方向上，每个第一绑定端子2211的边缘超出第一绝缘层222的边缘；在沿着显示区至非显示区的方向上，第一绝缘层222的边缘超出每个第二绑定端子2231的边缘。
通过将第一绝缘层222的边缘超出每个第二绑定端子2231的边缘设置，防止在绑定后，第一绑定端子2211和第二绑定端子2231之间发生短路；此外，将第一绑定端子2211的边缘也超出第一绝缘层222的边缘设置，使得在朝向驱动芯片的方向上，第一绑定端子2211、第一绝缘层222和第二绑定端子2231所组成的第一绑定结构22的边缘呈阶梯式分布，并且，由于第一绑定结构22和第二绑定结构相适配，则在朝向显示区的方向上，第二绑定结构的边缘也呈阶梯式分布，因此，在将第一绑定结构22和第二绑定结构绑定后，可使得第一绑定结构22和第二绑定结构的绑定更加稳定，提高显示装置的信赖性。
需要说明的是，沿着显示区至非显示区的方向，在图2中实际上为从上下到下的方向，在图3中实际上为从左到右的方向。此外，在朝向显示区的方向上，第一绑定端子2211和第二绑定端子2231的边缘齐平设置，而第一绝缘层222的边缘与第一绑定端子2211和第二绑定端子2231的边缘可以齐平设置也可以不齐平设置，例如，第一绝缘层222可向显示区的方向延伸，使得第一绝缘层222的边缘与一绑定端子2211和第二绑定端子2231的边缘不齐平设置。
其中，第一绝缘层222的边缘超出第二绑定端子2231的边缘的长度L1为30μm至50μm。
在本发明实施例中，在沿着显示区至非显示区的方向上，每个第一绑定端子2211的长度L2为1.8mm至2.15mm；当第一绑定端子2211、第二绑定端子2231和第一绝缘层222，在朝向显示区的方向上的边缘均齐平设置时，在沿着显示区至非显示区的方向上，第一绝缘层222的长度为1.03mm至1.05mm，而每个第二绑定端子层2231的长度为1mm。
此外，在垂直于第一基板21的方向上，每个第一绑定端子2211和每个第二绑定端子2231的厚度为1.5μm至1.9μm；在垂直于第一基板21的方向上，第一绝缘层222的厚度为1.6μm至1.8μm。
其中，第一绑定端子2211和第二绑定端子2231的材料可以为金属材料，具体可以为铜、钼、钛或铝中的至少一种，例如，第一绑定端子2211和第二绑定端子2231可以为具有钛/铝/钛的叠层结构；第一绝缘层222的材料可以为有机绝缘材料或无机绝缘材料，当第一绝缘层222的材料为有机绝缘材料时，其具体可以为聚酰亚胺，当第一绝缘层222的材料为无机绝缘材料，其具体可以为氮化硅、氧化硅或氮氧化硅等，第一绝缘层222用来对第一绑定端子2211和第二绑定端子2231进行绝缘，防止第一绑定端子2211和第二绑定端子2231之间发生短路。
在实际产品中，显示基板中的信号走线31包括第一部分信号走线311和第二部分信号走线312；每个第一绑定端子2211与第一部分信号走线311采用同一构图工艺形成，每个第二绑定端子2231与第二部分信号走线312采用同一构图工艺形成。并且，第一绑定端子2211与第一部分信号走线311连接，第二绑定端子2231与第二部分信号走线312连接。
通常，显示基板中的信号走线31至少包括两层金属走线层，即至少包括第一金属走线层和第二金属走线层，第一金属走线层包括的金属走线为第一部分信号走线311，第二金属走线层包括的金属走线为第二部分信号走线312。例如，第一金属走线层可以为栅极走线层，第二金属走线层可以为源漏走线层，栅极走线层包括栅极信号线Gate、发光控制信号线EM、复位信号线Reset等，源漏走线层包括数据信号线Data和VDD信号线等，因此，第一部分信号走线311可以为栅极信号线Gate、发光控制信号线EM、复位信号线Reset等，第二部分信号走线312可以为数据信号线Data、VDD信号线等。
以第一金属走线层为栅极走线层，第二金属走线层为源漏走线层为例，说明本发明实施例的第一绑定结构22的形成过程：
在衬底上依次形成有源层以及覆盖有源层和衬底的栅绝缘层，得到第一基板21之后，采用同一构图工艺在第一基板21上形成栅极走线层和第一绑定端子层221，且栅极走线层和第一绑定端子2211连接；然后，在显示区形成层间质层上，并在绑定区域形成第一绝缘层222，层间介质层和第一绝缘层222的形成先后顺序本发明实施例对此不做限制；最后，采用构图工艺，在层间介质层上形成源漏走线层的同时，在第一绝缘层222上形成第二绑定端子层223，且源漏走线层与第二绑定端子2231连接。
需要说明的是，在实际制作过程，可以在绑定区域单独增加第一绝缘层222的制作工序，即在显示区形成层间质层之前或之后，在绑定区域形成第一绝缘层222；当然，也可以直接将层间介质层延伸至绑定区域，作为第一绝缘层222，此时，不需要单独增加第一绝缘层222的制作工序。
此外，在实际产品中，第一绑定端子2211在第一基板21上的正投影与第二绑定端子2231在第一基板21上的正投影，可以存在重合区域，也可以不存在重合区域，本发明实施例对此不做限制。而在图2和图3所示的显示基板中，是以第一绑定端子2211在第一基板21上的正投影与第二绑定端子2231在第一基板21上的正投影存在重合区域为例进行示出的。
在本发明实施例中，通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率。
实施例二
参照图4，示出了图3所示的显示基板对应的显示装置的结构示意图。
本发明实施例提供了一种显示装置，包括：显示面板、第二基板41以及设置在第二基板41上的第二绑定结构42，该显示面板包括上述的显示基板。
其中，第二绑定结构42包括层叠设置在第二基板41上的第三绑定端子层、第二绝缘层422和第四绑定端子层；第三绑定端子层包括多个第三绑定端子4211，且每个第三绑定端子4211与对应的第二绑定端子2231绑定；第四绑定端子层包括多个第四绑定端子4231，且每个第四绑定端子4231与对应的第一绑定端子2211绑定。
首先，在制作得到上述的显示基板之后，在显示基板上依次形成钝化层、平坦层、阳极、像素界定层、发光层、阴极和封装层，得到显示面板。
然后，在第二基板41上形成第二绑定结构42，第二绑定结构42包括依次层叠设置在第二基板41上的第三绑定端子层、第二绝缘层422和第四绑定端子层，即在垂直于第二基板41的方向上，第三绑定端子层和第四绑定端子层分别位于第二绝缘层422的两侧。第三绑定端子层包括多个第三绑定端子4211，第四绑定端子层包括多个第四绑定端子4231，每个第三绑定端子4211和每个第四绑定端子4231通过形成在第二基板41上的金属走线与驱动芯片的引脚连接。
最后，将显示面板和形成有第二绑定结构42的第二基板41进行绑定，使得每个第三绑定端子4211与对应的第二绑定端子2231绑定，每个第四绑定端子4231与对应的第一绑定端子2211绑定，即每个第三绑定端子4211与对应的第二绑定端子2231连接，每个第四绑定端子4231与对应的第一绑定端子2211绑定连接。
因此，驱动芯片上的一部分信号可通过第三绑定端子4211和第二绑定端子2231输入至第二部分信号走线312，驱动芯片上的另一部分信号可通过第四绑定端子4231和第一绑定端子2211输入至第一部分信号走线311。
其中，第三绑定端子4211和第四绑定端子4231的材料可以为金属材料，具体可以为铜、钼、钛或铝中的至少一种，例如，第三绑定端子4211和第四绑定端子4231可以为具有钛/铝/钛的叠层结构；第二绝缘层422的材料可以为有机绝缘材料或无机绝缘材料，例如，第二绝缘层422的材料可以聚酰亚胺、氮化硅、氧化硅或氮氧化硅等。
在本发明实施例中，可以将第四绑定端子4231的厚度设置成与第一绝缘层222的厚度相等，第二绝缘层422的厚度设置成与第二绑定端子2231的厚度相等。
进一步的，将显示面板和形成有第二绑定结构42的第二基板41绑定之后，在沿着非显示区至显示区的方向上，每个第三绑定端子4211的边缘超出第二绝缘层422的边缘；在沿着非显示区至显示区的方向上，第二绝缘层422的边缘超出每个第四绑定端子4231的边缘；其中，第一绝缘层222的边缘超出第二绑定端子2231的边缘的长度L1，与第二绝缘层422的边缘超出第四绑定端子4231的边缘的长度L3相等。因此，第二绝缘层422的边缘超出第四绑定端子4231的边缘的长度L3为30μm至50μm。
也就是说，在第四绑定端子4231的厚度与第一绝缘层222的厚度相等的情况下，在将显示面板和形成有第二绑定结构42的第二基板41绑定之后，第一绝缘层222和第二绝缘层422存在接触区域，且在沿着显示区至非显示区的方向上，接触区域的长度为30μm至50μm。
通过将第一绝缘层222的边缘超出第二绑定端子2231的边缘的长度L1，设置成与第二绝缘层422的边缘超出第四绑定端子4231的边缘的长度L3相等，使得绑定后的结构更加稳定。
而第一绑定端子2211的边缘超出第一绝缘层222的边缘的长度，可以与第三绑定端子4211超出第二绝缘层422的长度相等或不相等，本发明实施例对比不做限制。
在将显示面板和形成有第二绑定结构42的第二基板41绑定之后，第二绝缘层422还与第二绑定端子2231朝向驱动芯片的侧壁接触，第一绝缘层222还与第四绑定端子4231朝向显示区的侧壁接触。并且，在绑定后，第二绝缘层422所在的平面，设置在第一绝缘层222的表面远离第一基板21的一侧。
在本发明实施例中，显示装置为OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的窄边框产品或部件。
在本发明实施例中，通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率；并且，在第二基板上层叠设置第三绑定端子层、第二绝缘层和第四绑定端子层，第一绑定端子和第二绑定端子在第一基板上所占用的边框宽度较小，而第二绑定结构与第一绑定结构相适配，也为叠层结构，则第二绑定结构不会过多影响第一绑定结构所占用的边框宽度，因此，绑定后第一绑定结构和第二绑定结构所占用的边框宽度也较小，可实现窄边框。
实施例三
参照图5，示出了本发明实施例的一种显示基板的制作方法的流程图，具体可以包括如下步骤：
步骤501，提供第一基板；所述第一基板被划分为显示区和围绕所述显示区的非显示区，所述非显示区包括绑定区域。
在本发明实施例中，首先，制作第一基板21，具体的，在衬底上采用构图工艺形成有源层，接着，形成覆盖有源层和衬底的栅绝缘层，以得到第一基板。
其中，第一基板21可以划分为显示区和围绕显示区的非显示区，非显示区内的任意一个或多个区域为绑定区域，通常将非显示区内用于绑定驱动芯片的区域称为绑定区域。
步骤502，在所述第一基板上的所述绑定区域内形成第一绑定结构。
在本发明实施例中，在形成第一基板21之后，在第一基板21上的绑定区域内形成第一绑定结构22。其中，第一绑定结构22包括依次层叠设置在第一基板21上的第一绑定端子层221、第一绝缘层222和第二绑定端子层223；第一绑定端子层221包括多个第一绑定端子2211，第二绑定端子层223包括多个第二绑定端子2231，每个第一绑定端子2211和每个第二绑定端子2231分别与显示基板中的信号走线31连接；第一绑定结构22，被配置为与设置在第二基板41上的第二绑定结构42进行绑定，以通过第一绑定结构22和第二绑定结构42，将信号走线31与驱动芯片进行连接，且第一绑定结构22与第二绑定结构42相适配。
具体的，显示基板中的信号走线31包括第一部分信号走线311和第二部分信号走线312，在第一基板21上采用构图工艺形成第一部分信号走线311的同时，在第一基板21上的绑定区域内形成第一绑定端子层221；接着，在显示区形成层间质层上，并在绑定区域形成第一绝缘层222，第一绝缘层222覆盖每个第一绑定端子2211；最后，采用构图工艺，在层间介质层上形成第二部分信号走线312的同时，在第一绝缘层222上形成第二绑定端子层223，以实现在第一基板21上的绑定区域内形成第一绑定结构22。
在本发明实施例中，通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率。
实施例四
参照图6，示出了本发明实施例的一种显示装置的制作方法的流程图，具体可以包括如下步骤：
步骤601，提供上述的显示基板。
在本发明实施例中，首先，制作显示基板，显示基板包括第一基板21，第一基板21被划分为显示区和围绕显示区的非显示区，非显示区包括绑定区域；显示基板还包括设置在第一基板21上且位于绑定区域内的第一绑定结构22，第一绑定结构22包括依次层叠设置在第一基板21上的第一绑定端子层221、第一绝缘层222和第二绑定端子层223；第一绑定端子层221包括多个第一绑定端子2211，第二绑定端子层223包括多个第二绑定端子2231，每个第一绑定端子2211和每个第二绑定端子2231分别与显示基板中的信号走线31连接；其中，第一绑定结构22，被配置为与设置在第二基板41上的第二绑定结构42进行绑定，以通过第一绑定结构22和第二绑定结构42，将信号走线31与驱动芯片进行连接，且第一绑定结构22与第二绑定结构42相适配。
显示基板的具体制作过程可参照实施例三的描述，本发明实施例对此不做赘述。
步骤602，在所述显示基板上依次形成发光器件和封装层，以得到显示面板。
在本发明实施例中，在制作得到显示基板之后，在显示基板上依次形成发光器件和封装层。具体的，先形成覆盖显示基板的钝化层，在钝化层上形成平坦层，接着，在平坦层上形成阳极，然后，形成覆盖阳极和平坦层的像素界定层，在像素界定层的开口区域内形成发光层，接着，形成覆盖像素界定层和发光层的阴极，以实现在显示基板上形成发光器件；在形成发光器件之后，形成覆盖发光器件和显示基板的封装层，以对形成有发光器件的显示基板进行封装，从而得到显示面板，该封装层可以为有机封装层、无机封装层，或者有机封装层和无机封装层的叠层结构。
步骤603，在第二基板上形成第二绑定结构。
在本发明实施例中，首先提供第二基板41，然后，在第二基板41上形成第二绑定结构42，第二绑定结构42包括层叠设置在第二基板41上的第三绑定端子层、第二绝缘层422和第四绑定端子层；第三绑定端子层包括多个第三绑定端子4211，第四绑定端子层包括多个第四绑定端子4231。
具体的，第二基板41可以为COF基板，在第二基板41上采用构图工艺形成第三绑定端子层，然后，形成覆盖每个第三绑定端子4211的第二绝缘层422，最后，在第二绝缘层422上采用构图工艺形成第四绑定端子层。
并且，在采用构图工艺形成第三绑定端子层的同时，在第二基板41上还形成有金属走线，在采用构图工艺形成第四绑定端子层的同时，也形成有金属走线；此外，在第二基板41上还形成有驱动芯片，驱动芯片的引脚分别通过金属走线与第三绑定端子4211和第四绑定端子4231连接。
步骤604，将所述显示面板中的第一绑定结构和所述第二绑定结构进行绑定。
在本发明实施例中，在制作得到显示面板和形成有第二绑定结构42的第二基板41之后，将显示面板中的第一绑定结构22和第二绑定结构42进行绑定，使得每个第三绑定端子4211与对应的第二绑定端子2231绑定，每个第四绑定端子4231与对应的第一绑定端子2211绑定。
具体的，可采用压接工艺将第一绑定结构22和第二绑定结构42进行绑定，在压接过程中，压头与第一绑定结构22和第二绑定结构42所在的区域接触，而不与显示基板中的信号走线接触。
在本发明实施例中，通过在第一基板上层叠设置第一绑定端子层、第一绝缘层和第二绑定端子层，则任意两个绑定端子之间不存在信号走线，后续在进行绑定时，压头仅与第一绑定结构所在的区域接触，而不与信号走线所在的区域接触，因此，信号走线不会受到压头的拉应力作用而发生断裂，从而提高绑定良率；并且，在第二基板上层叠设置第三绑定端子层、第二绝缘层和第四绑定端子层，第一绑定端子和第二绑定端子在第一基板上所占用的边框宽度较小，而第二绑定结构与第一绑定结构相适配，也为叠层结构，则第二绑定结构不会过多影响第一绑定结构所占用的边框宽度，因此，绑定后第一绑定结构和第二绑定结构所占用的边框宽度也较小，可实现窄边框。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示基板及其制作方法、显示装置及其制作方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种显示基板，其特征在于，包括：第一基板，所述第一基板被划分为显示区和围绕所述显示区的非显示区，所述非显示区包括绑定区域；
所述显示基板还包括设置在所述第一基板上且位于所述绑定区域内的第一绑定结构，所述第一绑定结构包括依次层叠设置在所述第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；
所述第一绑定端子层包括多个第一绑定端子，所述第二绑定端子层包括多个第二绑定端子，每个所述第一绑定端子和每个所述第二绑定端子分别与所述显示基板中的信号走线连接；
其中，所述第一绑定结构，被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过所述第一绑定结构和所述第二绑定结构，将所述信号走线与驱动芯片进行连接，且所述第一绑定结构与所述第二绑定结构相适配。
2.根据权利要求1所述的显示基板，其特征在于，在沿着所述显示区至所述非显示区的方向上，每个所述第一绑定端子的边缘超出所述第一绝缘层的边缘；
在沿着所述显示区至所述非显示区的方向上，所述第一绝缘层的边缘超出每个所述第二绑定端子的边缘。
3.根据权利要求2所述的显示基板，其特征在于，所述第一绝缘层的边缘超出所述第二绑定端子的边缘的长度为30μm至50μm。
4.根据权利要求1所述的显示基板，其特征在于，在沿着所述显示区至所述非显示区的方向上，每个所述第一绑定端子的长度为1.8mm至2.15mm。
5.根据权利要求1所述的显示基板，其特征在于，在垂直于所述第一基板的方向上，每个所述第一绑定端子和每个所述第二绑定端子的厚度为1.5μm至1.9μm；
在垂直于所述第一基板的方向上，所述第一绝缘层的厚度为1.6μm至1.8μm。
6.根据权利要求1所述的显示基板，其特征在于，所述显示基板中的信号走线包括第一部分信号走线和第二部分信号走线；
每个所述第一绑定端子与所述第一部分信号走线采用同一构图工艺形成，每个所述第二绑定端子与所述第二部分信号走线采用同一构图工艺形成。
7.一种显示装置，其特征在于，包括：显示面板、第二基板以及设置在所述第二基板上的第二绑定结构，所述显示面板包括如权利要求1至6中任一项所述的显示基板；
其中，第二绑定结构包括层叠设置在所述第二基板上的第三绑定端子层、第二绝缘层和第四绑定端子层；
所述第三绑定端子层包括多个第三绑定端子，且每个所述第三绑定端子与对应的所述第二绑定端子绑定；所述第四绑定端子层包括多个第四绑定端子，且每个所述第四绑定端子与对应的所述第一绑定端子绑定。
8.根据权利要求7所述的显示装置，其特征在于，在沿着所述非显示区至所述显示区的方向上，每个所述第三绑定端子的边缘超出所述第二绝缘层的边缘；
在沿着所述非显示区至所述显示区的方向上，所述第二绝缘层的边缘超出每个所述第四绑定端子的边缘；
其中，所述第一绝缘层的边缘超出所述第二绑定端子的边缘的长度，与所述第二绝缘层的边缘超出所述第四绑定端子的边缘的长度相等。
9.一种显示基板的制作方法，其特征在于，包括：
提供第一基板；所述第一基板被划分为显示区和围绕所述显示区的非显示区，所述非显示区包括绑定区域；
在所述第一基板上的所述绑定区域内形成第一绑定结构；
其中，所述第一绑定结构包括依次层叠设置在所述第一基板上的第一绑定端子层、第一绝缘层和第二绑定端子层；所述第一绑定端子层包括多个第一绑定端子，所述第二绑定端子层包括多个第二绑定端子，每个所述第一绑定端子和每个所述第二绑定端子分别与所述显示基板中的信号走线连接；所述第一绑定结构，被配置为与设置在第二基板上的第二绑定结构进行绑定，以通过所述第一绑定结构和所述第二绑定结构，将所述信号走线与驱动芯片进行连接，且所述第一绑定结构与所述第二绑定结构相适配。
10.一种显示装置的制作方法，其特征在于，包括：
提供如权利要求1至6中任一项所述的显示基板；
在所述显示基板上依次形成发光器件和封装层，以得到显示面板；
在第二基板上形成第二绑定结构；
将所述显示面板中的第一绑定结构和所述第二绑定结构进行绑定；
其中，第二绑定结构包括层叠设置在所述第二基板上的第三绑定端子层、第二绝缘层和第四绑定端子层；所述第三绑定端子层包括多个第三绑定端子，且每个所述第三绑定端子与对应的所述第二绑定端子绑定；所述第四绑定端子层包括多个第四绑定端子，且每个所述第四绑定端子与对应的所述第一绑定端子绑定。
CN202010712659.5A 2020-07-22 2020-07-22 一种显示基板及其制作方法、显示装置及其制作方法 Pending CN111799240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010712659.5A CN111799240A (zh) 2020-07-22 2020-07-22 一种显示基板及其制作方法、显示装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010712659.5A CN111799240A (zh) 2020-07-22 2020-07-22 一种显示基板及其制作方法、显示装置及其制作方法

Publications (1)

Publication Number Publication Date
CN111799240A true CN111799240A (zh) 2020-10-20

Family

ID=72827759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010712659.5A Pending CN111799240A (zh) 2020-07-22 2020-07-22 一种显示基板及其制作方法、显示装置及其制作方法

Country Status (1)

Country Link
CN (1) CN111799240A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103041A1 (zh) * 2021-12-09 2023-06-15 惠州华星光电显示有限公司 显示面板及其制备方法
WO2023133718A1 (zh) * 2022-01-12 2023-07-20 厦门市芯颖显示科技有限公司 显示面板以及拼接显示屏

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706156A (zh) * 2017-11-13 2018-02-16 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
CN111430421A (zh) * 2020-04-02 2020-07-17 京东方科技集团股份有限公司 显示装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706156A (zh) * 2017-11-13 2018-02-16 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
CN111430421A (zh) * 2020-04-02 2020-07-17 京东方科技集团股份有限公司 显示装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023103041A1 (zh) * 2021-12-09 2023-06-15 惠州华星光电显示有限公司 显示面板及其制备方法
WO2023133718A1 (zh) * 2022-01-12 2023-07-20 厦门市芯颖显示科技有限公司 显示面板以及拼接显示屏

Similar Documents

Publication Publication Date Title
CN108493226B (zh) 一种电子设备、显示面板及其制备方法
CN109801949B (zh) 有机发光显示面板和显示装置
KR102654925B1 (ko) 디스플레이 장치 및 이의 제조 방법
US9997589B2 (en) Display device
JP6320713B2 (ja) 表示装置及びその製造方法
CN107919067B (zh) 平板显示器
US20110198572A1 (en) Organic light emitting diode display and method for manufacturing the same
KR102481381B1 (ko) 플렉서블 디스플레이 장치
US20170271293A1 (en) Display device
WO2021190034A1 (zh) 显示基板、其制备方法及显示装置
CN110797352B (zh) 显示面板及其制作方法、显示装置
US20210043712A1 (en) Display device and method for manufacturing the same
CN111799240A (zh) 一种显示基板及其制作方法、显示装置及其制作方法
CN112736096A (zh) 一种显示基板的制备方法、显示基板及显示装置
KR20180001640A (ko) 디스플레이 장치
JP3956959B2 (ja) 有機ｅｌ装置及び電子機器
CN113517262A (zh) 显示面板及其制作方法、显示装置
CN111276492B (zh) 显示装置及其oled面板、oled面板的制作方法
JP2016046215A (ja) 有機エレクトロルミネッセンス表示装置
US20050194678A1 (en) Bonding pad structure, display panel and bonding pad array structure using the same and manufacturing method thereof
KR102322766B1 (ko) 디스플레이 장치
US20160197097A1 (en) Display device
CN113851491A (zh) 一种显示面板及显示装置
WO2021051846A1 (zh) 一种显示面板及显示装置
US12002817B2 (en) Display substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201020

RJ01 Rejection of invention patent application after publication