CN107808864A - 扇出线结构及其制造方法 - Google Patents

扇出线结构及其制造方法 Download PDF

Info

Publication number
CN107808864A
CN107808864A CN201711037827.XA CN201711037827A CN107808864A CN 107808864 A CN107808864 A CN 107808864A CN 201711037827 A CN201711037827 A CN 201711037827A CN 107808864 A CN107808864 A CN 107808864A
Authority
CN
China
Prior art keywords
wire
metal layer
layer
signal line
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711037827.XA
Other languages
English (en)
Inventor
何怀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201711037827.XA priority Critical patent/CN107808864A/zh
Priority to PCT/CN2017/111179 priority patent/WO2019080201A1/zh
Publication of CN107808864A publication Critical patent/CN107808864A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Abstract

本申请实施例涉及一种扇出线结构及其制造方法，所述扇出线结构包括：由第一金属层分别形成的多条第一导线，其中每条第一导线的一端连接到驱动器，并且每条第一导线的另一端连接到显示区域；以及由第二金属层分别形成的多条第二导线，其中每条第二导线的一端连接到驱动器，并且每条第二导线的另一端连接到显示区域；其中多条第一导线中的至少一条第一导线与多条第二导线中的至少一条第二导线设置在第一金属层以及第二金属层中的相同的层上。本申请实施例可以最大幅度地缩小扇出线结构的多条导线之间的横向间隔距离以及调整其长度为均一，进而达成缩小显示面板的线路板区域的宽度并提升显示面板的组件间传递信号的质量的效果。

Description

扇出线结构及其制造方法
技术领域
本申请涉及一种扇出线结构及其制造方法，特别是涉及一种单层导线设置于相同金属层并可以应用于显示面板的扇出线结构及其制造方法。
背景技术
液晶显示器、等离子体显示器等平面显示器具有图像质量高、体积小、重量轻、应用范围广等优点，广泛应用于手机、笔记型计算机、桌面显示器和电视机等消费电子产品，并逐渐取代传统的CRT显示器作为显示器产业的主要趋势。大面积和高分辨率的需求也成为平面显示器要求的关键因素。
在显示面板中，位于数据信号线驱动器和扫描信号线驱动器上的驱动器芯片分别经由其对应的扇出线结构，分别向显示区域中的数据信号线和扫描信号线提供信号。由于驱动器芯片的接脚间隙小并且数据信号线或扫描信号线之间的间隙较大，靠近数据信号线驱动器和扫描信号线驱动器的扇出线结构的一端部具有较小的面积，而靠近显示面板的显示区域的扇出线结构的另一端部具有较大的面积。
一般而言，根据连接到扇出线结构的不同的驱动器使用不同的单层金属层和来形成导线。举例来说，在与数据信号线驱动器连接的扇出线结构中，其导线由显示面板上的一层金属层形成；并且在与扫描信号线驱动器连接的扇出线结构中，其导线由显示面板上的另一层不同的金属层形成。
然而，随着平面显示器的分辨率的提高和显示框架的尺寸的减小，导线之间的间隙也减小并且接近设计规则所允许的极限。为了防止信号质量受不同长度的传输路径的影响，扇出线结构中的导线有时可能需要额外的曲线来提供相等阻抗的传输路径，然而，此方法需要更多的空间。因此，现有技术使用一个单层金属层构成同一扇出线结构中的所有导线无法满足当前需求，并且不能用于制造具有更高分辨率、重量更轻、体积更小、显示质量更好的平面显示器。
而且，由于现如今显示面板的线路板区域的宽度趋势倾向愈来愈窄，并且如上述现有的显示面板中连接到同一驱动器的扇出线均为同层金属线,同层金属线之间因制程与机台能力的局限问题（因曝光与显影均有机台极限考虑），扇出线之间的横向间隔距离无法制作到很小，导致无法减小面板的线路板区域的宽度。另一方面如果将同层金属线的扇出线之间的横向间隔距离制作到很小，那么扇出线的宽度与扇出线之间的间距之间的比率就会增大,容易造成扇出线之间发生短路的问题，导致产品的良率降低。
申请内容
本申请实施例所要解决的技术问题在于提供一种扇出线结构，以解决阻抗不均一、扇出线之间的横向间隔距离无法缩小以及扇出线之间容易发生短路的问题。
本申请实施例进一步所要解决的技术问题在于提供一种扇出线结构的制造方法，以解决阻抗不均一、扇出线之间的横向间隔距离无法缩小以及扇出线之间容易发生短路的问题。
为解决上述技术问题，本申请实施例首先提供如下技术方案：一种扇出线结构，其用于显示面板将驱动器连接到显示区域，包括：
由第一金属层分别形成的多条第一导线，其中所述每条第一导线的一端连接到所述驱动器，并且所述每条第一导线的另一端连接到所述显示区域；以及
由第二金属层分别形成的多条第二导线，其中所述每条第二导线的一端连接到所述驱动器，并且所述每条第二导线的另一端连接到所述显示区域；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
可选地，一条或多条所述第一导线与一条或多条所述第二导线交错排列设置。
可选地，彼此相邻的所述多条第一导线彼此间隔相同的距离，及/或彼此相邻的所述多条第二导线彼此间隔相同的距离，及/或彼此相邻的一条或多条所述第一导线与一条或多条所述第二导线彼此间隔相同的距离。
可选地，彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述多条第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层。
可选地，彼此相邻的所述多条第一导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述多条第二导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述第一导线以及所述第二导线均跨层设置在所述第一金属层以及所述第二金属层。
可选地，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，在所述第一金属层以及所述第二金属层中的其中一层的所述第一导线或所述第二导线和与其排列设置并在所述第一金属层以及所述第二金属层中的另一层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
可选地，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
可选地，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，在所述第一金属层以及所述第二金属层中的其中一层的所述第一导线或所述第二导线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
另一方面，本申请实施例还提供如下技术方案：一种扇出线结构，其用于显示面板将驱动器连接到显示区域，包括：
由第一金属层分别形成的多条第一导线，其中所述每条第一导线的一端连接到所述驱动器，并且所述每条第一导线的另一端连接到所述显示区域；以及
由第二金属层分别形成的多条第二导线，其中所述每条第二导线的一端连接到所述驱动器，并且所述每条第二导线的另一端连接到所述显示区域；
其中，所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上；
彼此相邻的所述多条第一导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述多条第二导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述第一导线以及所述第二导线均跨层设置在所述第一金属层以及所述第二金属层；
彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述多条第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层。
又一方面，本申请实施例还提供如下技术方案：一种扇出线结构的制造方法，包括：
形成多条第一导线；以及
形成与所述多条第一导线排列设置的多条第二导线；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
采用上述技术方案后，本申请实施例至少具有如下有益效果：本申请通过将多条导线可跨层设置在不同金属层上，而不会受到制程与机台能力的限制，可以在避免导线间发生短路的条件下将多条导线之间的横向间隔距离制作到很小，进而缩小显示面板的线路板区域的宽度，并且可以调整传输路径长度，以避免导线的设置会因驱动芯片接脚间的间距小但数据信号线或扫描信号线间的间距大而呈现扇形，并可以达到等阻抗的目的，进而有效提升传递信号的质量。
为了让上述目的、技术特征以及实际实施后的有益效果更为明显易懂，下文中将以较佳实施例结合对应相关的附图来进行更详细的说明。
附图说明
为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请的应用扇出线结构的显示面板的外观示意图。
图2为本申请的应用扇出线结构的显示面板的横截面图。
图3为本申请的其中一实施例的扇出线结构的示意图。
图4为本申请的另一实施例的扇出线结构的示意图。
图5为本申请的又一实施例的扇出线结构的示意图。
图6为本申请的制造扇出线结构的方法的步骤流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1、图2所示，本申请实施例提供的显示面板100可以用于诸如液晶显示器、等离子体显示器、有机电致发光显示器，光学干涉显示器或其它合适的平面显示器中。显示面板100包括显示区域102以及在显示区域102外围的非显示区域101。
显示区域102中配置有多个像素以形成像素数组，每个像素都包括薄膜晶体管以及与所述薄膜晶体管连接的像素电极。非显示区域101又可称为周边线路区，其包括数据信号线驱动器104、扫描信号线驱动器106以及扇出线结构88，其中扇出线结构88设置于数据信号线驱动器104以及显示区域102之间并连接显示区域102，以及设置于扫描信号线驱动器106以及扇出线结构88之间并连接显示区域102。
扇出线结构88包括多条第一导线118以及多条第二导线128。举例来说，通过蚀刻制程以蚀刻第一金属层M1以形成等间距排列的多条第一导线118、通过蚀刻制程以蚀刻第二金属层M2以形成等间距排列的多条第二导线128，实际上，也可为非等间距排列。在扇出线结构88中，第一导线118可以跨层设置于第一金属层M1以及第二金属层M2，即第一导线118的一端位于第一金属层M1并且第一导线118的另一端位于第二金属层M2，而第二导线128亦可如此设置。或者，第一导线118以及第二导线128可以彼此分别仅设置于相同或不同的单一层，例如第一导线118设置于第一金属层M1，而第二金属层M2设置于第二金属层M2。
第一金属层M1与第二金属层M2既可以采用同种材料的金属层，例如铜金属，也可以采用不同材料的金属层。若第一金属层M1与第二金属层M2采用不同材料的金属层，由于不同材料的金属层M1和M2的阻抗不同，可以更好的降低第一导线118以及第二导线128之间发生短路的机率，进而提升产品制程良率。应当理解，第一导线118以及第二导线128并不以图示和其对应说明所示出的构成材料、数量、线宽和长度、间隔为限。
如图2所示，第一金属层M1以及第二金属层M2设置于玻璃基板510的上方，并且第二金属层M2位于第一金属层M1上方，第一金属层M1与第二金属层M2在显示区域102中彼此部分重叠，第一导线118或第二导线128可以贯穿在第二金属层M2以及第一金属层M1之间的中间层（例如由硅化氮构成）而跨层设置在第二金属层M2以及第一金属层M1两层。第二金属层M2上方可依次层叠设置钝化层536以及导电层527等。或者，第二金属层M2以及第一金属层M1夹设于玻璃基板510以及导电层527之间。由于本申请重点在于扇出线结构，因此金属层或扇出线结构的导线可能涉及的相关结构如基板、钝化层、绝缘层等结构在此不详细描述。
在第一金属层M1以及第二金属层M2中的其中一层的第一导线118或第二导线128可以和与其排列设置并在第一金属层M1以及第二金属层M2中的另一层的第一导线118或第二导线128连接至数据信号线驱动器104以及扫描信号线驱动器106中相同的驱动器。例如，设置于第一金属层M1的第一导线118以及设置于第二金属层M2的第二导线128均连接至扫描信号线驱动器106。
本申请一个可选实施例中，跨层设置在第一金属层M1以及第二金属层M2的第一导线118或第二导线128可以和与其排列设置并跨层设置在第一金属层M1以及第二金属层M2的第一导线118或第二导线128连接至数据信号线驱动器104以及扫描信号线驱动器106中相同的驱动器。例如，均跨层设置在第一金属层M1以及第二金属层M2的第一导线118以及第二导线128均连接至数据信号线驱动器104。
本申请一个可选实施例中，在第一金属层M1以及第二金属层M2中的其中一层的第一导线118或第二导线128可以和与其排列设置并跨层设置在第一金属层M1以及第二金属层M2的第一导线118或第二导线128连接至数据信号线驱动器104以及扫描信号线驱动器106中相同的驱动器。例如，仅设置于第一金属层M1的第一导线118以及跨层设置在第一金属层M1以及第二金属层M2的第一导线118均连接至扫描信号线驱动器106。
根据上述，不同于现有技术仅用在一层的扇出线连接数据信号线据驱动器以及显示区域中的数据信号线，以及仅用在另一不同的层的扇出线连接扫描信号线驱动器以及显示区域中的扫描信号线。在本申请中，数据信号线驱动器可以通过形成于不同的金属层的多条导线与显示面板的显示区域相连接；同样地，扫描信号线驱动器可以通过形成于不同的金属层的多条导线以与显示面板的显示区域相连接。并且，数据信号线驱动器以及扫描信号线驱动器彼此可使用在相同或不同的金属层上的不同导线与显示区域相连接。
多条第一导线118和多条第二导线128可以以一对一的关系连接到数据信号线驱动器104或扫描信号线驱动器106的多个接脚。扫描信号线驱动器106中所设置的驱动器芯片可以经由水平的第一导线118和第二导线128向显示区域102中的显示组件提供扫描信号，同步地或随后，数据信号线驱动器104中所设置的驱动器芯片经由垂直的第一导线118和第二导线128向显示区域102中的显示组件提供数据信号。
如图3所示，本申请另一个实施例提供的扇出线结构88包括多条第一导线118以及多条第二导线128。在本申请的图3所示中以左右非对称地排列多条第一导线118以及多条第二导线128为例，但实际上亦可以呈对称分布。再者，彼此相邻的多条第一导线118彼此可以等间距设置，彼此相邻的多条第二导线128沿彼此可以等间距设置，并且彼此相邻的第一导线118与第二导线128彼此可以等间距设置。
多条第一导线118与多条第二导线128可以沿水平方向彼此交错排列设置。例如，彼此相邻的每两条第一导线118为一组与彼此相邻的每两条第二导线128的另一组交错排列设置，即一组第一导线118（两条第一导线118）可排列设置于另两组第二导线128（四条第二导线128）之间，但不以此为限，每一组的第一导线118以及第二导线128的数量、长度、宽度和配置（例如彼此之间的间距）可根据电路的设计需求做调整。
详细地说，彼此相邻的多条第二导线128中的其中一条第二导线128 （例如图3中从左侧起算的第2条）仅设置于第一金属层M1上（实际上，亦可以仅设置于第二金属层M2上），以及其中另一条第二导线128（例如图3中从左侧起算的第3条）跨层设置在第一金属层M1以及第二金属层M2。进一步地，彼此相邻的多条第一导线118中的其中一条第一导线118（例如图3中从左侧起算的第4条）跨层设置在第一金属层M1以及第二金属层M2以及其中另一条第一导线118（例如图3中从左侧起算的第5条）仅设置于第一金属层M1上。此外，彼此相邻的第一导线118以及第二导线128设置于相同的层上，例如均仅设置于第一金属层M1（如图3中从左侧起算的第5、6条），或例如均跨层设置于第一金属层M1以及第二金属层M2（如图3中从左侧起算的第7、8条）。
根据上述，第一导线118可以不仅设置在第一金属层M1上，亦可以同时设置在第二金属层M2上。同样地，第二导线128可以除设置在第一金属层M1上，亦可以同时设置在第二金属层M2上。因此，第一导线118以及第二导线128可以分别是跨层设置在不同的多层金属层上。或者，第一导线118可以仅设置在第一金属层M1或第二金属层M2单一层上；同样地，第二导线128可以仅设置在第一金属层M1或第二金属层M2单一层上。应当理解，金属层的层数以及导线的数量等特征均为举例说明，不以说明和图示为限。
还可以理解为，第一导线118可以是由第一金属层M1、第二金属层M2或两者所构成，同样地，第二导线128也可以是由第一金属层M1、第二金属层M2或两者所构成，亦即每一条导线可以并非单独仅由第一金属层M1或第二金属层M2的其中一层所构成，其相邻的第一导线118和第二导线128可以属于相同的金属层，即例如由相同的金属层构成。相邻的第一导线118和第二导线128可以位于相同或不同的金属层，例如第一导线118（图3中从左侧起算的第9条）与第二导线128（图3中从左侧起算的第10条）均位于第一金属层M1（相同的金属层）上。
如图4所示，本申请另一个实施例中，扇出线结构88包括多条第一导线118以及多条第二导线128，多条第一导线118与多条第二导线128沿水平方向以等间距彼此交错排列设置。
彼此相邻的多条（例如两条）第一导线118可以设置于同一层上，例如其均设于设置在第一金属层M1。进一步地，彼此相邻的多条（例如两条）第二导线128均跨层设置在第一金属层M1以及第二金属层M2。或者，彼此相邻的多条第一导线118均跨层设置在第一金属层M1以及第二金属层M2，彼此相邻的多条第二导线128设置于同一层上。
换个角度说，任意相邻的两条或更多第一导线118可以是由相同的金属层所构成，例如均由第一金属层M1构成；同样地，任意相邻的两条或更多第二导线128可以是由相同的金属层所构成，例如均由第一金属层M1以及第二金属层M2构成。
应当理解，可依需求调整跨层设置在两金属层M1和M2的每一条第一导线118或第二导线128的位置，进而调整第一导线118或第二导线128分别在第一金属层M1以及第二金属层M2的长度（即分别占第一金属层M1以及第二金属层M2的面积）大小，如图4所示，第二金属层M2（图3中从左侧起算的第3条）仅少部分地（仅其上端的一小部分）位于第二金属层M2。
如图5所示，本申请另一个实施例中，扇出线结构88包括多条第一导线118以及多条第二导线128。多条第一导线118与多条第二导线128沿水平方向以等间距彼此交错排列设置。
两条为一组的第一导线118可以仅设置在第一金属层M1（如从图5中的左侧起算的第1、2条）；或可以不仅设置在第一金属层M1，亦设置在第二金属层M2（如从图5中的左侧起算的第5、6条）。同样地，两条为一组的第二导线128可以仅设置在第一金属层M1（如从图5中的左侧起算的第3、4条）；或可以除设置在第一金属层M1，亦设置在第二金属层M2上（如从图5中的左侧起算的第7、8条）。此外，彼此相邻的第一导线118以及第二导线128可以均设置于同一层，例如均设置于第一金属层M1（如从图5中的左侧起算的第2、3条）。
换个角度说，第一导线118可以是由第一金属层M1、第二金属层M2或两者所构成，第二导线128也可以是由第一金属层M1、第二金属层M2或两者所构成，亦即第一导线118或第二导线128的每一条可以是非单独仅由第一金属层M1或第二金属层M2的其中一层所构成，其第一导线118和第二导线128可以是属于相同的金属层。
如图6所示，本申请实施例还提供扇出线结构的制造方法，包含步骤S1~S2如下：
步骤S1：形成多条第一导线；
步骤S2：形成与所述多条第一导线排列设置的多条第二导线；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
基于上述，本申请通过将多条导线可跨层设置在不同金属层上，而不会受到制程与机台能力的限制，可以在避免导线间发生短路的条件下将多条导线之间的横向间隔距离制作到很小，进而缩小显示面板的线路板区域的宽度，并且可以调整传输路径长度，以避免导线的设置会因驱动芯片接脚间的间距小但数据信号线或扫描信号线间的间距大而呈现扇形，并可以达到等阻抗的目的，进而有效提升传递信号的质量。
需要说明的是，在所述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种扇出线结构，用于显示面板将驱动器连接到显示区域，其特征在于，包括：
由第一金属层分别形成的多条第一导线，其中所述每条第一导线的一端连接到所述驱动器，并且所述每条第一导线的另一端连接到所述显示区域；以及
由第二金属层分别形成的多条第二导线，其中所述每条第二导线的一端连接到所述驱动器，并且所述每条第二导线的另一端连接到所述显示区域；
其中所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
2.如权利要求1所述的扇出线结构，其特征在于，一条或多条所述第一导线与一条或多条所述第二导线交错排列设置。
3.如权利要求1所述的扇出线结构，其特征在于，彼此相邻的所述多条第一导线彼此间隔相同的距离，及/或彼此相邻的所述多条第二导线彼此间隔相同的距离，及/或彼此相邻的一条或多条所述第一导线与一条或多条所述第二导线彼此间隔相同的距离。
4.如权利要求1所述的扇出线结构，其特征在于，彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述多条第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层。
5.如权利要求1所述的扇出线结构，其特征在于，彼此相邻的所述多条第一导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述多条第二导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述第一导线以及所述第二导线均跨层设置在所述第一金属层以及所述第二金属层。
6.如权利要求1所述的扇出线结构，其特征在于，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，在所述第一金属层以及所述第二金属层中的其中一层的所述第一导线或所述第二导线和与其排列设置并在所述第一金属层以及所述第二金属层中的另一层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
7.如权利要求1所述的扇出线结构，其特征在于，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
8.如权利要求1所述的扇出线结构，其特征在于，所述驱动器包括数据信号线驱动器以及扫描信号线驱动器，在所述第一金属层以及所述第二金属层中的其中一层的所述第一导线或所述第二导线和与其排列设置并跨层设置在所述第一金属层以及所述第二金属层的所述第一导线或所述第二导线连接至所述数据信号线驱动器以及所述扫描信号线驱动器中相同的所述驱动器。
9.一种扇出线结构，用于显示面板将驱动器连接到显示区域，其特征在于，包括：
由第一金属层分别形成的多条第一导线，其中所述每条第一导线的一端连接到所述驱动器，并且所述每条第一导线的另一端连接到所述显示区域；以及
由第二金属层分别形成的多条第二导线，其中，所述每条第二导线的一端连接到所述驱动器，并且所述每条第二导线的另一端连接到所述显示区域；
其中，所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上；
彼此相邻的所述多条第一导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述多条第二导线均跨层设置在所述第一金属层以及所述第二金属层，及/或彼此相邻的所述第一导线以及所述第二导线均跨层设置在所述第一金属层以及所述第二金属层；
彼此相邻的所述多条第一导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述多条第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层，及/或彼此相邻的所述第一导线以及所述第二导线仅设置于所述第一金属层以及所述第二金属层中的其中同一层。
10.一种扇出线结构的制造方法，其特征在于，包括：
形成多条第一导线；以及
形成与所述多条第一导线排列设置的多条第二导线；
其中，所述多条第一导线中的至少一条所述第一导线与所述多条第二导线中的至少一条所述第二导线设置在所述第一金属层以及所述第二金属层中的相同的层上。
CN201711037827.XA 2017-10-26 2017-10-26 扇出线结构及其制造方法 Pending CN107808864A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711037827.XA CN107808864A (zh) 2017-10-26 2017-10-26 扇出线结构及其制造方法
PCT/CN2017/111179 WO2019080201A1 (zh) 2017-10-26 2017-11-15 扇出线结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711037827.XA CN107808864A (zh) 2017-10-26 2017-10-26 扇出线结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107808864A true CN107808864A (zh) 2018-03-16

Family

ID=61582968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711037827.XA Pending CN107808864A (zh) 2017-10-26 2017-10-26 扇出线结构及其制造方法

Country Status (2)

Country Link
CN (1) CN107808864A (zh)
WO (1) WO2019080201A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047427A (zh) * 2018-12-17 2019-07-23 友达光电股份有限公司 用于虚拟现实装置的显示屏幕

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN105679744A (zh) * 2016-03-29 2016-06-15 京东方科技集团股份有限公司 扇出线结构、显示面板及其制造方法
CN106653722A (zh) * 2016-12-12 2017-05-10 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102799005A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 Tft-lcd窄边框设计中的扇出走线的设计
CN102998865B (zh) * 2012-11-16 2015-02-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR101466488B1 (ko) * 2013-06-10 2014-11-28 하이디스 테크놀로지 주식회사 표시장치 및 그 제조방법
CN105575994A (zh) * 2014-10-23 2016-05-11 上海和辉光电有限公司 Amoled显示面板的扇出线结构
CN105867035A (zh) * 2016-06-12 2016-08-17 武汉华星光电技术有限公司 扇出走线结构，阵列基板及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1740879A (zh) * 2005-09-09 2006-03-01 友达光电股份有限公司 用于平面显示器的扇出导线区
CN105679744A (zh) * 2016-03-29 2016-06-15 京东方科技集团股份有限公司 扇出线结构、显示面板及其制造方法
CN106653722A (zh) * 2016-12-12 2017-05-10 厦门天马微电子有限公司 显示面板和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110047427A (zh) * 2018-12-17 2019-07-23 友达光电股份有限公司 用于虚拟现实装置的显示屏幕

Also Published As

Publication number Publication date
WO2019080201A1 (zh) 2019-05-02

Similar Documents

Publication Publication Date Title
CN109188809B (zh) 显示面板和显示装置
CN108598139B (zh) 显示面板及显示装置
CN104880871B (zh) 显示面板和显示装置
US8314766B2 (en) Liquid crystal display panel
CN109585519A (zh) 一种显示面板和显示装置
US8648786B2 (en) Liquid crystal display device
CN206470510U (zh) 一种信号线结构、阵列基板和显示装置
CN107957645A (zh) 显示面板与其制作方法
CN107992229A (zh) 触控显示面板和触控显示装置
US20220320146A1 (en) Display panel, manufacturing method thereof, and display device
CN109887458A (zh) 显示面板和显示装置
CN108766979A (zh) 显示面板及显示装置
CN104181739B (zh) 液晶显示装置及其制造方法
CN100369258C (zh) 有源元件阵列基板
CN106981252A (zh) 一种显示面板和显示装置
CN106449652B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN107422509A (zh) 阵列基板、显示面板及显示器
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN110531559A (zh) 一种阵列基板、显示面板及显示装置
CN107123384B (zh) 一种显示基板的测试方法及应用于显示设备的基板
CN108630735A (zh) 驱动基板和显示面板
CN107966862A (zh) 显示器及其显示面板、显示器的制作方法
WO2021227112A1 (zh) 阵列基板、具有该阵列基板的显示面板及显示装置
CN107808864A (zh) 扇出线结构及其制造方法
CN107658285A (zh) 扇出线结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180316

WD01 Invention patent application deemed withdrawn after publication