WO2019066372A4 - 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치 - Google Patents

발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치 Download PDF

Info

Publication number
WO2019066372A4
WO2019066372A4 PCT/KR2018/011079 KR2018011079W WO2019066372A4 WO 2019066372 A4 WO2019066372 A4 WO 2019066372A4 KR 2018011079 W KR2018011079 W KR 2018011079W WO 2019066372 A4 WO2019066372 A4 WO 2019066372A4
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
light emitting
emitting diode
layer
dummy
Prior art date
Application number
PCT/KR2018/011079
Other languages
English (en)
French (fr)
Other versions
WO2019066372A3 (ko
WO2019066372A2 (ko
Inventor
방세민
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to CN201880006297.9A priority Critical patent/CN110178232B/zh
Priority to CN202210721428.XA priority patent/CN115084347A/zh
Publication of WO2019066372A2 publication Critical patent/WO2019066372A2/ko
Publication of WO2019066372A3 publication Critical patent/WO2019066372A3/ko
Publication of WO2019066372A4 publication Critical patent/WO2019066372A4/ko
Priority to US16/819,624 priority patent/US11251351B2/en
Priority to US17/592,411 priority patent/US11749792B2/en
Priority to US18/362,732 priority patent/US20240063357A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133615—Edge-illuminating devices, i.e. illuminating from the side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a light emitting diode, a light emitting diode module and a display device having the same.
  • light emitting diodes can be broadly divided into a top type light emitting diode and a side type light emitting diode.
  • the side-type light-emitting diode package is widely used as a light source for a backlight of a display device in which light is incident on a side surface of a light guide plate. Recently, the side-type light-emitting diode package has been widely used and utilized in addition to the backlight of conventional display devices.
  • the thickness of the display device has become thinner, the thickness of the side-type light emitting diode package has also become thinner.
  • the space between the light-emitting diode chip and the reflector becomes narrower, and heat radiation design is demanded as the temperature rises.
  • a light emitting diode comprising: a light source unit including a light emitting portion, a first electrode pad, and a second electrode pad, And a lead frame unit provided on a back surface of the light source unit and including first and second lead terminals connected to the first and second electrode pads, respectively, wherein at least one of the first and second lead terminals , An upper conductive layer, an intermediate conductive layer, and a lower conductive layer which are provided in different layers and are electrically connected to each other.
  • the lead frame unit includes a first insulating substrate and a second insulating substrate, and the upper conductive layer is provided between the light source unit and the first insulating substrate, And the lower conductive layer is provided on the second insulating substrate and is provided on the opposite surface of the surface provided with the intermediate conductive layer.
  • the lead frame unit further includes a dummy terminal insulated from the first and second lead terminals.
  • the dummy terminal is provided between the first lead terminal and the second lead terminal.
  • the dummy terminal may include an intermediate dummy layer provided between the first insulating substrate and the second insulating substrate; And a lower dummy layer provided on the second insulating substrate and provided on the opposite surface of the surface provided with the intermediate dummy layer.
  • the middle dummy layer and the intermediate conductive layer are electrically insulated from each other, and the lower dummy layer and the lower conductive layer are electrically insulated from each other.
  • the second insulating substrate has a dummy solder hole in which a part thereof is removed, and the middle dummy layer and the lower dummy layer are electrically connected through the solder paste provided in the dummy solder hole.
  • the first and second insulating substrates each have at least one via hole from which a part thereof is removed, and the upper conductive layer and the intermediate conductive layer are electrically connected through a contact portion provided in the via hole.
  • the second insulating substrate has at least one solder hole exposing a rear surface of the intermediate conductive layer.
  • the lower conductive layer has the same opening as the solder hole.
  • the solder paste further includes a solder paste provided in the solder hole.
  • the light emitting portion, the first electrode pad, and the second electrode pad constitute a light emitting diode, and the light emitting diode is disposed on the lead frame unit.
  • the light emitting diode is of the flip type.
  • the light emitting device further includes a wavelength converter for covering the light emitting diode and converting at least a part of the light emitted from the light emitting diode.
  • the wavelength converter includes a phosphor.
  • the apparatus further includes a transparent portion covering the wavelength conversion portion.
  • the light emitting device further includes an insulating portion surrounding the light emitting diode, the wavelength converting portion, and the transparent portion when viewed in a plan view.
  • the insulating portion partially overlaps with the wavelength converting portion.
  • the insulating portion is spaced apart from the fluorescent portion.
  • the insulating portion is in contact with the fluorescent portion.
  • the upper conductive layer comprises a first upper conductive layer electrically connected to the first lead terminal and a second upper conductive layer connected to the second lead terminal, wherein the first and second upper conductive layers At least one of which is exposed to the outside.
  • the intermediate conductive layer comprises a first intermediate conductive layer electrically connected to the first lead terminal and a second intermediate conductive layer connected to the second lead terminal, wherein the first and second intermediate conductive layers At least one of which is exposed to the outside.
  • a light emitting diode module including a light source unit including a light emitting portion, a first electrode pad, and a second electrode pad, A lead frame unit provided on a back surface of the light source unit and including first and second lead terminals connected to the first and second electrode pads, respectively; And a substrate provided on a side surface of the light source unit and the lead frame unit and electrically connected to the first and second lead terminals, wherein at least one of the first and second lead terminals is provided on a different layer And an upper conductive layer, an intermediate conductive layer, and a lower conductive layer which are electrically connected to each other.
  • a display device includes a display panel; A light guide plate provided on one side of the display panel and having a first surface on which light is incident and a second surface on which the light is emitted and facing the display panel; And a light emitting diode module for providing the light to the first surface of the light guide plate, wherein the light emitting diode module includes a light emitting portion, a first electrode pad, and a second electrode pad, unit; A lead frame unit provided on a back surface of the light source unit and including first and second lead terminals connected to the first and second electrode pads, respectively; And a substrate provided on a side surface of the light source unit and the lead frame unit and electrically connected to the first and second lead terminals, wherein at least one of the first and second lead terminals is provided on a different layer And an upper conductive layer, an intermediate conductive layer, and a lower conductive layer which are electrically connected to each other.
  • the light emitting diode according to the embodiment of the present application has an improved heat radiation effect.
  • FIG. 1 is a perspective view briefly showing a light emitting diode according to an embodiment of the present application.
  • FIG. 2A to 2E are views showing the lead frame unit of FIG. 1 in more detail.
  • 3A to 3E are views for explaining the light source unit of FIG. 1 in more detail.
  • 4A to 4D are views for explaining the light emitting diode chip of the light source unit in more detail.
  • 5A to 5D are views showing a light emitting diode module formed using the light emitting diode of FIG.
  • 6A to 6D are views showing a light emitting diode according to another embodiment of the present application.
  • FIG. 7A and 7B are diagrams illustrating a light emitting diode module formed using the light emitting diode of FIG.
  • FIGS. 8A to 8D are views showing a light emitting diode according to another embodiment of the present application.
  • FIGS. 9A and 9B are top views of a second conductive layer and a third conductive layer, respectively, according to another embodiment of the present application.
  • 10A to 10D are views showing a light emitting diode according to another embodiment of the present application.
  • 11A to 11D are views showing a light emitting diode according to another embodiment of the present application.
  • 12A and 12B are views showing a light emitting diode module formed using the light emitting diode of FIG.
  • FIGS. 13A to 13D are views showing a light emitting diode according to another embodiment of the present application.
  • FIG. 14 is a cross-sectional view showing an example of a display device provided with the light emitting diode module of the present application.
  • first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
  • the singular expressions include plural expressions unless the context clearly dictates otherwise.
  • the terms "comprises” or “having” and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof. Also, where a portion such as a layer, film, region, plate, or the like is referred to as being “on” another portion, this includes not only the case where it is “directly on” another portion, but also the case where there is another portion in between.
  • the forming direction is not limited to an upper part but includes a part formed in a side or a lower direction .
  • a section such as a layer, a film, an area, a plate, etc. is referred to as being "under” another section, this includes not only the case where the section is "directly underneath"
  • FIGS. 1 to 4 are diagrams schematically showing another light emitting diode 10 according to the embodiment of the present application.
  • 2 is a perspective view showing a light emitting diode 10 according to an embodiment of the present application.
  • FIG. 2 is a perspective view of the light emitting unit 10 of FIG. ) Are shown in detail.
  • a light emitting diode 10 includes a lead frame unit 100 and a light source unit 200.
  • a light emitting diode 10 includes a lead frame unit 100 and a light source unit 200 mounted on the lead frame unit 100, And at least three conductive layers provided.
  • the light emitting diode 10 according to the embodiment of the present invention can externally dissipate the heat inside the light emitting diode 10 through the at least three conductive layers, thereby providing an improved heat dissipation effect.
  • a lead frame unit 100 is provided with a light source unit 200 on its top surface and includes a lead frame structure for connecting the light emitting diode chip 210 included in the light source unit 200 to an external circuit to provide. That is, the lead frame unit 100 is connected to the first and second electrode pads of the light emitting diode chip 210 included in the light source unit 200, and provides a power source necessary for light emission of the light source unit 200.
  • the light source unit 200 is provided on the top surface of the lead frame unit 100 and emits light of a predetermined wavelength by an external power source.
  • the light source unit 200 includes a light emitting diode chip 210, a transparent portion 230 disposed on the front surface of the light emitting diode chip 210, and a light emitting diode chip 210 and the transparent portion 230, And may emit light of a predetermined wavelength through the transparent part 230.
  • the light source unit 200 may further include a wavelength conversion unit 230 for converting the wavelength of light emitted from the light emitting diode chip 210.
  • the lead frame unit 100 includes a first insulating substrate 110, a second insulating substrate 120, and a plurality of conductive layers.
  • the plurality of conductive layers may include first to third conductive layers 130, 140 and 150 provided in different layers.
  • the first conductive layer 130 is formed on the upper surface of the first insulating substrate 110.
  • the first conductive layer 130 includes first and second upper conductive layers 131 and 132, and a part thereof may be exposed to the outside.
  • a part of the first and second upper conductive layers 131 and 132 may be exposed to the outside through an opening formed in the housing of the light source unit 200.
  • the light emitting diode according to another embodiment of the present application may not expose the first and / or second upper conductive layers 131 and 132 to the outside.
  • the second conductive layer 140 is formed between the first insulating substrate 110 and the second insulating substrate 120.
  • the second conductive layer 140 includes a first intermediate conductive layer 141, a second intermediate conductive layer 142, and an intermediate dummy layer (not shown), and a part thereof may be exposed to the outside. 1, a part of the first and second intermediate conductive layers 141 and 142 is exposed to the outside through an opening formed in the adhesive layer 180, and the intermediate dummy layer is exposed to the outside of the adhesive layer 180, And may not be exposed to the outside.
  • this is merely an example, and the light emitting diode according to another embodiment of the present application may not expose the first intermediate conductive layer 141, the second intermediate conductive layer 142, and / or the intermediate dummy layer to the outside.
  • the third conductive layer 150 is formed on the lower surface of the second insulating substrate 120.
  • the third conductive layer 150 includes a first lower conductive layer 151, a second lower conductive layer 152 and a lower dummy layer 153 and has a shape corresponding to the second insulating substrate 120.
  • the second insulating substrate 120 may include semicircular solder holes 171 to 173 formed by removing a part thereof, and the first lower conductive layer 151
  • the second lower conductive layer 152, and the lower dummy layer 153 may be formed to have the same openings as the corresponding solder holes, respectively.
  • the first upper conductive layer 131, the first intermediate conductive layer 141 and the first lower conductive layer 151 are formed on the first and second insulating substrates 110 and 120 Through the via hole formed in the first lead terminal 191, so that the first lead terminal 191 can be formed.
  • the second upper conductive layer 132, the second intermediate conductive layer 142 and the second lower conductive layer 152 are electrically connected through via holes formed in the first and second insulating substrates 110 and 120 And the second lead terminal 192 can be formed.
  • the first lead terminal 191 and the second lead terminal 192 are electrically insulated by an insulating material and connected to the first electrode pad and the second electrode pad of the light source unit 200, respectively.
  • the first and second lead terminals 191 and 192 have first and second intermediate conductive layers 141 and 142 disposed between the first and second insulating substrates 110 and 120, respectively, 142).
  • the light emitting diode 10 according to the embodiment of the present invention can radiate internal heat to the outside via the first and second intermediate conductive layers 141 and 142 and thus the heat radiation performance can be improved.
  • the intermediate dummy layer 143 and the lower dummy layer 153 may be formed in the dummy solder hole (not shown in the drawings) 173) to form a dummy terminal 193 (see Fig. 5D).
  • the dummy terminal according to the embodiment of the present application not only fixes the light emitting diode 10 firmly to the substrate but also forms a heat path for discharging the heat of the light emitting diode 10 to the substrate . Therefore, the heat radiation performance can be further improved.
  • the light emitting diode 10 is shown to have a substantially rectangular parallelepiped shape. It should be noted that the light emitting diode according to another embodiment of the present invention may have various shapes other than a rectangular parallelepiped, and may be variously modified within the scope of the technical idea of the present application. It will also be appreciated that the terms front, side, and back, which will be described herein below, are relative, depending on the position or rotation of the light emitting diode, or depending on the component being referred to.
  • FIGS. 2A to 2E a perspective view of the lead frame unit 100 of FIG. 1 is shown in FIG. 2A.
  • FIGS. 2B to 2D a first conductive layer A second conductive layer 140, and a third conductive layer 150 are illustrated.
  • 2E shows a cross-sectional view of the lead frame unit 100 taken along the perforated line I1 of FIG. 2.
  • FIG. 2B illustrates the first conductive layer 130 2C, the second conductive layer 140 and the third conductive layer 150 are omitted.
  • the second conductive layer 140 is illustrated as being similar to the first conductive layer 140, As shown in FIG.
  • the lead frame unit 100 includes a first insulating substrate 110, a second insulating substrate 120, a first conductive layer 130, a second conductive layer 140, 3 < / RTI >
  • a first insulating substrate 110 and a second insulating substrate 120 are provided.
  • the first insulating substrate 110 and the second insulating substrate 120 are formed of an insulating material.
  • the first insulating substrate 110 and the second insulating substrate 120 may include an organic polymer material.
  • the organic polymer material at least one resin selected from an acrylic type, a polyester type, a polyurethane type, an epoxy type, a vinyl type, a polystyrene type, a polyamide type, a urea type and a urea type may be used.
  • this is an example, and the material thereof is not particularly limited as long as it is insulating.
  • a first conductive layer 130 is formed on an upper surface of a first insulating substrate 110.
  • the first conductive layer 130 includes a first upper conductive layer 131 and a second upper conductive layer 132.
  • the first upper conductive layer 131 and the second upper conductive layer 132 are electrically insulated from each other.
  • the first upper conductive layer 131 and the second upper conductive layer 132 are spaced apart from each other by a predetermined distance, and a housing of the light source unit 200 is formed between the first upper conductive layer 131 and the second upper conductive layer 132 Can be electrically insulated by filling the material.
  • the first upper conductive layer 131 and the second upper conductive layer 132 are electrically connected to the first electrode pad and the second electrode pad of the light source unit 200, respectively.
  • the first upper conductive layer 131 and the second upper conductive layer 132 are formed using a conductive material.
  • the first upper conductive layer 131 and the second upper conductive layer 132 may be formed of Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Fe, Cu, A single layer film or a laminated film of these alloys.
  • a part of the first upper conductive layer 131 and the second upper conductive layer 132 may be exposed to the outside.
  • a part of the conductive layer of either the first upper conductive layer 131 or the second upper conductive layer 132 may be exposed to the outside,
  • the first upper conductive layer 131 and the second upper conductive layer 132 may not be exposed to the outside.
  • a second conductive layer 140 is formed on the lower surface of the first insulating substrate 110.
  • the second conductive layer 140 includes a first intermediate conductive layer 141, a second intermediate conductive layer 142, and an intermediate dummy layer 143.
  • the first intermediate conductive layer 141, the second intermediate conductive layer 142, and the intermediate dummy layer 143 are electrically insulated from each other.
  • the first intermediate conductive layer 141, the second intermediate conductive layer 142, and the intermediate dummy layer 143 are formed at a predetermined distance from each other, Can be electrically insulated from each other by being filled with an adhesive material constituting the adhesive layer 180.
  • the first intermediate conductive layer 141, the second intermediate conductive layer 142, and the intermediate dummy layer 143 may be formed using a conductive material, respectively.
  • the first intermediate conductive layer 141, the intermediate dummy layer 143, Layer 142 may be formed of a single layer or a multilayer film of Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Fe, Cu, Al, Ag or the like or an alloy thereof.
  • first intermediate conductive layer 141 and the second intermediate conductive layer 142 may be exposed to the outside.
  • at least one of the first intermediate conductive layer 141, the second intermediate conductive layer 142, and / or the intermediate dummy layer 143 may be exposed to the outside according to the manufacturing process, Both the first intermediate conductive layer 141, the second intermediate conductive layer 142, and the intermediate dummy layer 143 may not be exposed to the outside.
  • an adhesive layer 180 is disposed between the first insulating substrate 110 and the second insulating substrate 120.
  • the adhesive layer 180 is used to physically bond the first insulating substrate 110 and the second insulating substrate 120.
  • a first conductive layer 130 and a second conductive layer 140 are formed on the upper surface and a lower surface of the first insulating substrate 110, and a third conductive layer 130 and a second conductive layer 140 are formed on the lower surface of the second insulating substrate 120,
  • the first insulating substrate 110 and the second insulating substrate 120 may be physically coupled to each other by the adhesive layer 180.
  • a plurality of solder holes 171 to 173 formed by removing a part of the second insulating substrate 120 are formed on the second insulating substrate 120.
  • a first solder hole 171, a second solder hole 172, and a dummy solder hole 173 having a semicircular shape may be formed on the second insulating substrate 110.
  • a third conductive layer 150 is formed on the lower surface of the second insulating substrate 120.
  • the third conductive layer 150 includes a first lower conductive layer 1451, a second lower conductive layer 152, and a lower dummy layer 153.
  • the first lower conductive layer 1451, the second lower conductive layer 152 and the lower dummy layer 153 correspond to the first solder hole 171, the second solder hole 172, and the dummy solder hole 173, respectively And is formed to have the same opening shape as the corresponding solder hole.
  • the first lower conductive layer 1451, the second lower conductive layer 152 and the lower dummy layer 153 may be formed of a conductive material such as Au, Pt, Pd, Rh, Ni , W, Mo, Cr, Ti, Fe, Cu, Al, Ag or an alloy thereof.
  • the first upper conductive layer 131, the first intermediate conductive layer 141, and the first lower conductive layer 151 are electrically connected to each other.
  • the first and second insulating substrates 110 and 120 may be provided with a first via hole formed by removing a part thereof, and the first upper conductive layer 131, The layer 141 and the first lower conductive layer 151 may be electrically connected to each other through the first contact portion 161 provided in the first via hole.
  • first upper conductive layer 131, the first intermediate conductive layer 141, the first lower conductive layer 151, and the first contact portion 161 penetrating the first upper conductive layer 131 and the first lower conductive layer 151 are referred to as a first lead terminal 191 .
  • the first upper conductive layer 131, the first intermediate conductive layer 141, and the first lower conductive layer 151 are disposed at positions overlapping considerably in plan view in order to form the first lead terminal 191 .
  • the position is not particularly limited as long as an electric current path can be formed between the first upper conductive layer 131, the first intermediate conductive layer 141, and the first lower conductive layer 151 .
  • a contact portion of the first insulating substrate 110 which electrically connects the first upper conductive layer 131 and the first intermediate conductive layer 141, and a contact portion of the first intermediate conductive layer 141 and the first lower conductive
  • the contact portions connecting the layers 151 may be different from each other, and in this case, the contact portions may be disposed at positions that do not overlap with each other when viewed in plan view.
  • the first upper conductive layer 131 may be disposed at a position partially overlapped with the first intermediate conductive layer 141 in a plan view, but not overlapping with the first lower conductive layer 151 .
  • the second upper conductive layer 132, the second intermediate conductive layer 142, and the second lower conductive layer 152 are electrically connected to each other.
  • the first and second insulating substrates 110 and 120 may be provided with a second via hole formed by removing a part thereof, and the second upper conductive layer 132, the second intermediate conductive layer 142, And the second lower conductive layer 152 may be electrically connected to each other through the second contact portion 162 provided in the second via hole.
  • the second upper conductive layer 132, the second intermediate conductive layer 142, and the second lower conductive layer 152 may be disposed at positions that overlap considerably in plan view
  • the second intermediate conductive layer 142 and the second lower conductive layer 152 and the second contact portion 162 penetrating the first intermediate conductive layer 132, the second intermediate conductive layer 142, and the second lower conductive layer 152 may be referred to as a second lead terminal 192.
  • the first lead terminal 191 and the second lead terminal 192 are electrically connected to the first and second insulating substrates 110 and 120, respectively, A conductive layer 141 and a second intermediate conductive layer 142. Accordingly, heat generated in the light emitting diode 10 can be widely dispersed in the first intermediate conductive layer 141 and the second intermediate conductive layer 142.
  • the first intermediate conductive layer 141 and the second intermediate conductive layer 142 may be partly exposed to the outside as shown, and the exposed surface may contact the substrate 300 (FIG. 5C) It is possible to provide a heat path path through which the heat generated in the heat exchanger 10 is discharged to the outside. Accordingly, the light emitting diode 10 according to the embodiment of the present application can provide improved heat dissipation performance.
  • the intermediate dummy layer 143 is disposed between the first intermediate conductive layer 141 and the second intermediate conductive layer 142.
  • the lower dummy layer 153 is disposed between the first lower conductive layer 151 and the second lower conductive layer 152.
  • the middle dummy layer 143 and the lower dummy layer 153 are disposed at positions overlapping considerably in plan view and the bottom surface of the middle dummy layer 143 and the inner surface of the lower dummy layer 153 are connected to the dummy solder hole 173).
  • the bottom surface of the exposed middle dummy layer 143 and the inner surface of the bottom dummy layer 153 may be electrically connected to the metal plate provided on the substrate through the solder paste.
  • the intermediate dummy layer 143, the lower dummy layer 153, and the solder paste connecting them together can be referred to as a dummy terminal 193 (see Fig. 5D).
  • the dummy terminal 193 is electrically insulated from the first lead terminal 191 and the second lead terminal 192 and effectively distributes the heat generated inside the light emitting diode 10 to the substrate 300 .
  • the dummy terminal 193 serves to provide an adhesive surface of the solder paste which allows the light emitting diode 10 to be firmly fixed to the substrate 300 when the light emitting diode module is formed. Therefore, the light emitting diode 10 according to the embodiment of the present application can provide further improved heat dissipation performance.
  • 3A to 3E the light source unit 200 of FIG. 1 is shown.
  • 3A is a perspective view of a light emitting diode unit 10 according to an embodiment of the present application.
  • FIGS. 3B to 3F a cross-sectional view of a light source unit 200 taken along a perforated line IIII in FIG. Respectively.
  • the light source unit 200 includes a light emitting diode chip 210, a wavelength conversion unit 220, a transparent unit 230, and a housing 240.
  • the light emitting diode chip 210 is mounted on the first upper conductive layer 131 and the second upper conductive layer 132.
  • the first electrode pad of the light emitting diode chip 210 is mounted on the first upper conductive layer 131 and the second electrode pad is electrically connected to the second upper conductive layer 132.
  • the structure of the light emitting diode chip 210 will be described in more detail with reference to FIG.
  • the wavelength converter 220 may be formed by coating a resin containing a phosphor on a light emitting diode chip using a printing technique, or by coating a phosphor powder using an aerosol sprayer or a spray device. For example, by using an aerosol deposition method or a spray method, it is possible to form a phosphor thin film having a uniform thickness on a light emitting diode chip, thereby improving the color uniformity of light emitted from the light emitting diode chip. Further, in another embodiment, the wavelength converter 220 may be formed on a chip using a fluorescent film.
  • the wavelength converter 220 includes the fluorescent material
  • at least a part of the light finally emitted from the light emitting diode package may have a wavelength band different from the wavelength band of the light emitted from the light emitting diode chip.
  • the light emitting diode chip can emit the light of the first wavelength
  • the phosphor can emit the light of the second wavelength longer than the first wavelength after absorbing the light of the first wavelength.
  • a light emitting diode chip can emit ultraviolet light or blue light. After the phosphor absorbs ultraviolet light or blue light, it emits light of other wavelengths longer than ultraviolet light or blue light, for example, green light or red light. can do.
  • the transparent portion 230 is formed on the upper surface of the wavelength conversion portion 220 to protect the wavelength conversion portion 230.
  • the transparent portion 230 may be formed using transparent silicon, and moisture penetration by the wavelength conversion portion 230 may be blocked.
  • the housing 240 may surround the light emitting diode chip 210 to protect the light emitting diode chip 210.
  • the housing 240 may be formed so that a part thereof overlaps with the transparent portion 240 and the wavelength conversion portion 220.
  • the housing 240 may be made of, for example, various insulating materials.
  • the insulating material for example, an organic polymer may be mentioned, and it may be a silicone resin or an epoxy resin.
  • the housing 240 may also be made of a sealing member.
  • the sealing member is a member having a function of sealing (coating) a part of the light emitting diode chip 210 or fixing the light emitting diode chip 210 to the lead frame unit 100.
  • the material of the sealing member is not particularly limited, and may be a ceramic, a resin, a dielectric, pulp, glass, or a composite material thereof. Among them, a resin is preferable in that it can be easily molded into an arbitrary shape.
  • thermosetting resin there may be mentioned a thermosetting resin, a thermoplastic resin, a modified resin thereof, or a hybrid resin containing at least one of these resins.
  • specific examples thereof include epoxy resin compositions, modified epoxy resin compositions (such as silicone modified epoxy resins), silicone resin compositions, modified silicone resin compositions (such as epoxy modified silicone resins), hybrid silicone resins, polyimide resin compositions, modified polyimide resin compositions, (PP), polycarbonate resin, polyphenylene sulfide (PPS), liquid crystal polymer (LCP), ABS resin, and the like.
  • Phenol resin acrylic resin, PBT resin, urea resin, BT resin, and polyurethane resin.
  • the housing 240 may fill a space between the first upper conductive layer 131 and the second upper conductive layer 141.
  • the air layer may flow due to the heat generated by the light emitting diode chip 210, ) And the first and second upper conductive layers 131 and 141 may be weakened.
  • the light emitting diode 10 according to the embodiment of the present invention can be manufactured by filling the space between the first upper conductive layer 131 and the second upper conductive layer 141 using the housing 240, 131 and the second upper conductive layer 141 can be prevented in advance.
  • the above description is exemplary and the structure of the light source unit 200 can be variously modified and applied according to the designer.
  • modified embodiments of the light source unit 200 will be described in more detail.
  • the wavelength converter 220 is disposed on the upper surface of the LED chip 210, and the transparent portion 230_1 includes a front surface and a side surface of the wavelength converter 220_1, 210, respectively.
  • the housing 240_1 may be formed to surround the side surface of the transparent portion 230_1.
  • the transparent portion 230_1 may contact the first upper conductive layer 131 and the second upper conductive layer 132. [ In plan view, both end portions in the longitudinal direction of the transparent portion 230_1 may be disposed between the transparent portion 230_1 and the transparent portion 230_1.
  • the wavelength converter 220_2 may be formed to surround the front and side surfaces of the light emitting diode chip 210.
  • FIG. The transparent portion 230_2 may be disposed on the upper surface of the wavelength conversion portion 220_2 and the housing 240_2 may be formed to surround the side surfaces of the wavelength conversion portion 220_2 and the transparent portion 230_2.
  • the wavelength converter 220_2 may contact the first upper conductive layer 131 and the second upper conductive layer 132.
  • the wavelength converter 220_3 surrounds the front and side surfaces of the light emitting diode chip 210 and the transparent portion 230_3 surrounds the front surface and the side surface of the wavelength converter 220_3 It is possible.
  • the housing 240_3 may be formed to surround the side surface of the transparent portion 230_3. In this case, the wavelength converting portion 220_3 and the transparent portion 230_3 may be in contact with the first upper conductive layer 131 and the second upper conductive layer 132, respectively.
  • the light source unit 200 may be implemented not to include a transparent portion.
  • the structure of the light source unit 200 in the case where the transparent portion is not provided is similar to that of FIGS. 3B to 3E, and a detailed description will be omitted for the sake of brevity.
  • FIG. 4A is a schematic plan view of a light emitting diode chip 210 according to an embodiment of the present invention
  • FIGS. 4B, 4C and 4D show schematic views taken along the perforations AA, BB and CC of FIG. 4A, Are shown.
  • the light emitting diode chip 210 includes a substrate 21, a first light emitting cell C1, a second light emitting cell C2, a reflective structure 31, first, second, Third contact layers 35a, 35b, and 35c, a first electrode pad 39a, and a second electrode pad 39b.
  • the light emitting diode chip 210 may further include a preliminary insulating layer 29, a lower insulating layer 33, and a resin layer 37.
  • the first and second light emitting cells C1 and C2 include an n-type semiconductor layer 23, an active layer 25 and a p-type semiconductor layer 27, respectively.
  • the light emitting diode chip has the series type multi junction structure. However, it is an example of the LED chip, and it is needless to say that other embodiments of the present invention may be provided.
  • the substrate 21 may be, for example, a sapphire substrate, particularly a patterned sapphire substrate, for growing a III-V nitride-based semiconductor layer.
  • the substrate 21 is preferably an insulating substrate, but is not limited to an insulating substrate.
  • the substrate 21 when the light emitting cells disposed on the substrate 21 are connected to each other in series, the substrate 21 must be insulated from the light emitting cells. Therefore, when the substrate 21 is insulative or the substrate 21 is conductive, an insulating material layer is formed between the light emitting cells C1 and C2 and the light emitting cells C1 and C2 so that the light emitting cells C1 and C2 are isolated from the substrate 21.
  • the substrate 21 may have a rectangular shape as shown in FIG. 4A.
  • the side surface of the substrate 21 can be formed by laser scribing and cracking using the laser scribing. Further, the substrate 21 may be removed from the light emitting cells C1 and C2 using techniques such as laser lift-off, chemical lift-off, and grinding.
  • the first and second light emitting cells C1 and C2 are disposed on the substrate 21.
  • the first and second light emitting cells C1 and C2 are separated from each other by a separation region I that exposes the substrate 21.
  • the isolation region I is a region for separating the light emitting cells C1 and C2 from each other, and is distinguished from a scribing or dicing region for separating the substrate 21.
  • the semiconductor layers of the first light emitting cell C1 and the second light emitting cell C2 are separated from each other by the isolation region I.
  • the first and second light emitting cells C1 and C2 face each other and may have a square or rectangular shape, respectively.
  • the first and second light emitting cells C1 and C2 may have an elongated rectangular shape in a direction facing each other.
  • the first and second light emitting cells C1 and C2 include an n-type semiconductor layer 23, an active layer 25 and a p-type semiconductor layer 27, respectively.
  • the n-type semiconductor layer 23, the active layer 25 and the p-type semiconductor layer 27 may be formed of a nitride-based semiconductor such as a III-V nitride semiconductor, for example, (Al, Ga, In) N.
  • the n-type semiconductor layer 23, the active layer 25 and the p-type semiconductor layer 27 are grown on the substrate 21 in a chamber using a known method such as metal organic chemical vapor deposition (MOCVD) .
  • MOCVD metal organic chemical vapor deposition
  • the p-type semiconductor layer 27 includes a p-type impurity (for example, Mg, Sr, and Ba) and a p-type impurity (for example, .
  • the n-type semiconductor layer 23 may comprise GaN or AlGaN containing Si as a dopant and the p-type semiconductor layer 27 may comprise GaN or AlGaN containing Mg as a dopant, .
  • the n-type semiconductor layer 23 and the p-type semiconductor layer 27 are shown as a single layer in the drawing, these layers may be multi-layered and may also include a superlattice layer.
  • the active layer 25 may include a single quantum well structure or a multiple quantum well structure, and the composition ratio of the nitride-based semiconductor is adjusted so as to emit a desired wavelength.
  • the active layer 25 may emit blue light or ultraviolet light.
  • the isolation region I separates the light emitting cells C1 and C2 from each other. And the substrate 21 is exposed through the semiconductor layers to the isolation region I.
  • the isolation region I is formed by using a photolithography and etching process. At this time, a photoresist pattern having a gentle slope is formed by reflowing the photoresist using a high-temperature baking process, Thereby forming gently sloping side surfaces in the separation region I. Further, as shown in FIG. 4D, a stepped slope may be formed in the isolation region I. the mesa formation process for exposing the n-type semiconductor layer 23 may be performed first, and then a separation region for exposing the substrate 21 may be formed, so that a stepped slope may be formed in the isolation region I.
  • the light emitting cells C1 and C2 face each other with the separation region I interposed therebetween.
  • the sides of the light emitting cells C1 and C2 facing each other are defined as the inner side.
  • the side surfaces of the light emitting cells other than the inner side surface are defined as outer surfaces. Therefore, the n-type semiconductor layers 23 in the first and second light emitting cells C1 and C2 also include inner and outer surfaces, respectively.
  • the n-type semiconductor layer 23 may include one inner surface and three outer surfaces. As shown in FIG. 4D, the outer surfaces of the n-type semiconductor layer 23 may be sharply inclined relative to the inner surface. In the present embodiment, the outer surfaces of the n-type semiconductor layer 23 are all described as being inclined sharply with respect to the inner surface. However, the present invention is not limited thereto, and at least one outer surface may be sharpened Lt; / RTI > Further, only the outer side surfaces of both sides perpendicular to the separation region I are abruptly inclined, and the outer side surface parallel to the separation region may be inclined gently as in the separation region I.
  • the relatively abruptly inclined outer surfaces may be parallel to the side surface of the substrate 21.
  • the outer surfaces of the n-type semiconductor layers 23 can be formed by scribing the n-type semiconductor layer 23 together with the substrate 21, .
  • a mesa (M) is disposed on each n-type semiconductor layer (23).
  • the mesa M may be confined within the region surrounded by the n-type semiconductor layer 23 and therefore regions near the edges adjacent to the outer sides of the n-type semiconductor layer 23 may be covered by the mesa M But is exposed to the outside.
  • the side surface of the mesa M and the side surface of the n-type semiconductor layer 23 are discontinuous with each other, so that the stepped slope described above can be formed.
  • the mesa (M) includes a p-type semiconductor layer (27) and an active layer (25).
  • the active layer 25 is interposed between the n-type semiconductor layer 23 and the p-type semiconductor layer 27.
  • the inner surface of the mesa M is shown as being inclined in the same manner as the outer surfaces, the present invention is not limited thereto and the inner surface of the mesa M may be more gentle than the outer surfaces . As a result, the stability of the second contact layer 35b to be described later can be further improved.
  • the mesa M may have a through hole 27a penetrating the p-type semiconductor layer 27 and the active layer 25.
  • a plurality of through holes may be formed in the mesa M, but a single through hole 27a may be formed as shown in FIG. 4A.
  • the through hole 27a may have a circular shape near the center of the mesa M, but it is not limited thereto and may have an elongated shape passing through the center of the mesa M.
  • the reflective structures 31 are disposed on the p-type semiconductor layers 27 of the first and second light emitting cells C1 and C2, respectively.
  • the reflective structure 31 contacts the p-type semiconductor layer 27.
  • the reflective structure 31 has an opening for exposing the through hole 27a and can be disposed over almost the entire area of the mesa M in the mesa M upper region.
  • the reflective structure 31 may cover at least 80%, and thus at least 90%, of the mesa (M) upper region.
  • the reflective structure 31 may include a reflective metal layer and may thus reflect light generated in the active layer 25 and traveling to the reflective structure 31 toward the substrate 21.
  • the reflective metal layer may comprise Ag or Al.
  • a Ni layer may be formed between the reflective metal layer and the p-type semiconductor layer 27 to help the reflective structure 31 to make an ohmic contact with the p-type semiconductor layer 27.
  • the reflective structure 31 may comprise a transparent oxide layer such as indium tin oxide (ITO) or ZnO.
  • the preliminary insulating layer 29 may cover the mesa M around the reflective structure 31.
  • the preliminary insulating layer 29 may be formed of SiO2 using, for example, a chemical vapor deposition technique, and may cover a part of the n-type semiconductor layer 23 to cover the mesa (M) side.
  • the preliminary insulating layer 29 may be removed from the lower side inclined surface and remain on the upper side inclined surface and the step portion on the stepped inclined surface of the isolation region I as shown in Fig.
  • the lower insulating layer 33 covers the mesa M and covers the reflective structure 31 and the preliminary insulating layer 29. [ The lower insulating layer 33 also covers the isolation region I and the side walls of the mesa M and covers a part of the n-type semiconductor layer 23 around the mesa M. [ 4D, when the substrate 21 is a patterned sapphire substrate, the lower insulating layer 33 may be formed along the shape of protrusions on the substrate 21 in the isolation region I .
  • the lower insulating layer 33 is disposed between the first, second and third contact layers 35a, 35b and 35c and the first and second light emitting cells C1 and C2, 3 contact layers 35a, 35b, and 35c can be connected to the n-type semiconductor layer 23 or the reflective structure 31.
  • the lower insulating layer 33 includes a hole 33a for exposing the reflective structure 31 on the first light emitting cell C1, a hole 33b for exposing the reflective structure 31 on the second light emitting cell, And the opening 33c exposing the n-type semiconductor layer 23 in the through hole 27a.
  • the lower insulating layer 33 covers the periphery of the mesa M, but exposes regions near the edges of the n-type semiconductor layer 23.
  • the hole 33a may have an elongated shape parallel to the separation region I as shown in FIG. 4A and is disposed closer to the separation region I than the through hole 27a. Therefore, current can be injected into the reflective structure 31 on the first light emitting cell C1 in a wide area.
  • the single hole 33a in this embodiment is described as exposing the reflecting structure 31 on the first light emitting cell C1, a plurality of holes 33a may be provided.
  • the holes 33b are disposed on the second light emitting cells C2, and a plurality of holes may be provided as shown in FIG. 4A. Although five holes 33b are shown in this embodiment, the present invention is not limited thereto, and fewer or more holes 33b may be disposed. The centers of the entire holes 33b are located farther from the separation region I than the center of the mesa M. [ Thus, it is possible to prevent the current from concentrating near the isolation region I and to distribute the current to the wide region of the first light emitting cell C2.
  • the opening 33c exposes the n-type semiconductor layer 23 in the through hole 27a and the first contact layer 35a and the second contact layer 35b can be connected to the n-type semiconductor layer 23.
  • the lower insulating layer 33 may be formed of an insulating material such as SiO2 or Si3N4, and may be formed as a single layer or multiple layers. Further, the lower insulating layer 33 may include distributed Bragg reflectors formed by repeatedly stacking material layers having different refractive indices, for example, SiO2 / TiO2. When the lower insulating layer 33 includes the distributed Bragg reflector, the light incident on the region other than the reflective structure 31 can be reflected, and the light extraction efficiency can be further improved.
  • the first contact layer 35a is disposed on the first light emitting cell c and makes an ohmic contact with the n-type semiconductor layer 23.
  • the first contact layer 35a can make an ohmic contact with the n-type semiconductor layer 23 in the region between the outer surface of the n-type semiconductor layer 23 and the mesa M along the mesa M.
  • the first contact layer 35a can make an ohmic contact with the n-type semiconductor layer 23 exposed by the opening 33c of the lower insulating layer 33 in the through hole 27a of the mesa M . Further, the first contact layer 35a may cover the mesa M upper region and the side surface except for a portion around the hole 33a.
  • the second contact layer 35b is connected to the n-type semiconductor layer 23 of the second light emitting cell C2 and to the reflective structure 31 of the first light emitting cell C1. Therefore, the second contact layer 35b electrically connects the p-type semiconductor layer 27 of the first light emitting cell C1 and the n-type semiconductor layer 23 of the second light emitting cell C2.
  • the second contact layer 35b can make ohmic contact with the n-type semiconductor layer 23 in the region between the outer surface of the n-type semiconductor layer 23 and the mesa M along the mesa M.
  • the second contact layer 35b can make an ohmic contact with the n-type semiconductor layer 23 exposed by the opening 33c of the lower insulating layer 33 in the through hole 27a of the mesa M .
  • the second contact layer 35b is connected to the reflective structure 31 exposed in the hole 33a. To this end, the second contact layer 35b extends from the second light emitting cell C2 to the first light emitting cell C1 through the upper portion of the isolation region I.
  • the second contact layer 35b passing over the isolation region I is defined within the width of the mesa M, as shown in FIG. 4A.
  • the second contact layer 35b can be prevented from being short-circuited to the n-type semiconductor layer 23 of the first light emitting cell C1.
  • the second contact layer 35b is relatively gently inclined, and the process stability is improved because it passes through the stepped region I.
  • the second contact layer 35b may be disposed on the lower insulating layer 33 on the isolation region I and may have irregularities along the shape of the lower insulating layer 33.
  • the third contact layer 35c is disposed on the lower insulating layer 33 on the second light emitting cell C2.
  • the third contact layer 35c is connected to the reflective structure 31 through the holes 33b of the lower insulating layer 33 and is electrically connected to the p-type semiconductor layer 27 through the reflective structure 31.
  • the third contact layer 35c may be disposed in a region surrounded by the second contact layer 35b and may have a shape partially surrounding the second through hole 27a.
  • the third contact layer 35c is located at the same level as the first and second contact layers 35a and 35b and the resin layer 37 and n and the second electrode pads 39a and 39b .
  • the third contact layer 35c may be omitted.
  • the first, second and third contact layers 35a, 35b and 35c may be formed by the same process using the same material.
  • the first, second and third contact layers 35a, 35b and 35c may comprise a highly reflective metal layer such as an Al layer and the highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr or Ni . Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer.
  • the first, second and third contact layers 35a, 35b and 35c may have a multilayer structure of Cr / Al / Ni / Ti / Ni / Ti / Au / Ti, for example.
  • the resin layer 37 is disposed on the first contact layer 35a and the second contact layer 35b and includes a first via hole 37a and a third contact layer 35c for exposing the first contact layer 35a, And a second via hole 37b for exposing the second via hole 37a.
  • the first and second via holes 37a and 37b are formed in a shape that partially encloses the first through hole 27a and the second through hole 27b in a plan view.
  • the third contact layer 35c is omitted, the lower insulating layer 33 and the holes 33b of the lower insulating layer are exposed through the second via hole 37b.
  • the resin layer 37 may have concave portions 37c on the first through holes 27a and the second through holes 27b.
  • the recesses 37c may be formed corresponding to the first through holes 27a and the second through holes 27a.
  • the resin layer 37 also covers the first and second contact layers 35a and 35b connected to the n-type semiconductor layer 23 around the mesa M. [ The region between the first and second contact layers 35a and 35b and the edge of the n-type semiconductor layer 23 can be covered with the resin layer 37, as best shown in Figs. 4B to 4D. Therefore, the first and second contact layers 35a and 35b can be protected from the external environment such as moisture by the resin layer 37. [ The resin layer 37 may also cover the second contact layer 35b on the isolation region I so as to have a recess 37d along the shape of the second contact layer 35b on the isolation region I. .
  • the resin layer 37 may be formed of a photosensitive resin such as a photoresist, and may be formed using a technique such as spin coating. Meanwhile, the first and second via holes 37a and 37b may be formed by photolithography and development.
  • the first electrode pad 39a fills the first via hole 37a of the resin layer 37 and is electrically connected to the first contact layer 35a.
  • the second electrode pad fills the second via hole 37b and electrically connects to the third contact layer 35c.
  • the second electrode pad 39b can be directly connected to the reflective structure 31.
  • the first electrode pad 39a and the second electrode pad 39b may partially cover the first through hole 27a and the second through hole 27b as seen in plan view, as best shown in FIG. 4a . Accordingly, the first electrode pad 39a and the second electrode pad 39b partially surround the recesses 37c.
  • the first electrode pad 39a and the second electrode pad 39b may be wrapped by at least 1 ⁇ 2 of the circumference of the first through hole 27a and the second through hole 27b and more than 2 ⁇ 3 of the circumference of the second through hole 27b.
  • the first electrode pad 39a and the second electrode pad 39b may protrude above the resin layer 37. Accordingly, when a deep groove is formed on the first and second through holes 27a and 27b and the light emitting diode chip 210 is bonded using the conductive adhesive such as solder, Solder or the like is trapped in the groove and the solder can be prevented from overflowing to the outside.
  • the first electrode pad 39a and the second electrode pad 39b may be disposed within the upper region of the mesa M, respectively.
  • FIG. 5A to 5D are views showing a light emitting diode module formed using the light emitting diode 10 of FIG. 5A is a view illustrating an example of a process of bonding a light emitting diode 10 to a substrate 300 using a solder paste 1.
  • FIG. 5B is a view showing an example of a completed light emitting diode module.
  • 5C is a cross-sectional view taken along the cutting line A-A 'in FIG. 5B.
  • 5D is a cross-sectional view taken along line B-b 'in FIG. 5B.
  • solder paste 1 for bonding a light emitting diode 10, a substrate 300, and the light emitting diode 10 to the substrate 300 is provided.
  • the solder paste 1 is provided in the first solder hole 171 and the second solder hole 172 of the light emitting diode 10.
  • the first lead terminal 191 is electrically connected to the first electrode 310 on the substrate 300 through the solder paste 1 provided in the first solder hole 171 and the second lead terminal 192 is electrically connected to the first electrode 310 on the substrate 300.
  • solder paste 1 is provided in the dummy solder hole 173 of the light emitting diode 10.
  • the dummy terminal 193 (see FIG. 5D) is electrically connected to the metal plate 320 on the substrate 300 through the solder paste 1 provided in the dummy solder hole 173.
  • the solder paste 1 is electrically connected to the first intermediate conductive layer 141 exposed in the first solder hole 171 so that the solder paste 1 is electrically connected to the first electrode It is possible to create a heat path between the first intermediate conductive layer (310) and the first intermediate conductive layer (141).
  • the solder paste 1 is electrically connected to the second intermediate conductive layer 142 exposed in the second solder hole 172 to electrically connect the second electrode 320 of the substrate 300 and the second intermediate conductive layer 142 142, < / RTI > Accordingly, heat dissipation characteristics of the light emitting diode package and the light emitting diode module can be improved.
  • the light emitting diode 10 can be more firmly fixed to the substrate by being adhered to the metal plate 330 on the substrate 300 through the solder paste 1 provided in the dummy solder hole 173.
  • the solder paste 1 provided in the dummy solder hole 173 is electrically connected to form a heat path between the metal plate 330 and the intermediate dummy layer 143 of the substrate 300, The heat radiation characteristic can be further improved.
  • the light emitting diode module since the solder paste 1 is inserted into the solder holes 171 to 173 formed inside the lead frame unit 100, the light emitting diode module according to the technical idea of the present application has an area occupied by the solder paste 1 Can be minimized and miniaturization is possible.
  • solder paste means the final adhesive layer formed using a paste which is a mixture of metal powder, flux and organic matter.
  • solder paste can be used as a paste which is a mixture of metal powder, flux and organic material.
  • the solder paste 1 may contain Sn and other metals.
  • the solder paste 1 may contain at least 50%, at least 60%, or at least 90% of Sn relative to the total metal weight.
  • the solder paste may be a lead-containing solder alloy such as Sn-Pb or Sn-Pb-Ag or a lead-free solder alloy such as Sn-Ag alloy, Sn-Bi alloy, Sn- -Sb-based or Sn-Ag-Cu alloy.
  • a lead-containing solder alloy such as Sn-Pb or Sn-Pb-Ag
  • a lead-free solder alloy such as Sn-Ag alloy, Sn-Bi alloy, Sn- -Sb-based or Sn-Ag-Cu alloy.
  • the light emitting diode module can emit light in a direction parallel to the substrate 300, and thus the light emitting diode module can be referred to as a side-type light emitting diode module.
  • a solder paste 1 is provided in the first solder hole 171.
  • the solder paste 1 is adhered to the lower surface of the first intermediate conductive layer 141, the inner surface of the second insulating substrate 120 and the inner surface of the first lower conductive layer 151, (10) to the substrate (300).
  • the first intermediate conductive layer 141 is connected to the first electrode 310 through the solder paste 1 so that the heat of the light emitting diode 10 is transferred to the substrate through the first intermediate conductive layer 141 300 < / RTI >
  • a solder paste 1 is provided in the first solder hole 171.
  • the solder paste 1 is adhered to the inner surface of the second insulating substrate 120 and the inner surface of the lower dummy layer 153 on the lower surface of the middle dummy layer 143 so that the light emitting diode 10 And adheres to the substrate 300.
  • the solder paste 1 is electrically connected to the intermediate dummy layer 143 and the lower dummy layer 153 to form a dummy terminal 193.
  • the heat of the light emitting diode 10 is transmitted through the dummy terminal 193 And may be emitted to the substrate 300.
  • the light emitting diode 10 according to the embodiment of the present application includes a lead frame unit 100 and a light source unit 200 mounted on the lead frame unit 100 And the lead frame unit 100 includes at least three conductive layers provided on different layers.
  • the light emitting diode 10 according to the embodiment of the present invention can externally dissipate the heat inside the light emitting diode 10 through the at least three conductive layers, thereby providing an improved heat dissipation effect.
  • FIG. 6A to 6D are views showing a light emitting diode 10 according to another embodiment of the present application.
  • FIG. 6A is a perspective view showing an overall view of a light emitting diode 10 according to another embodiment of the present application.
  • 6B to 6D are plan views showing the first conductive layer 130, the second conductive layer 140, and the third conductive layer 150 included in the lead frame unit 100 'of FIG. 6A, respectively.
  • the light emitting diodes 20 of Figs. 6A-6D are similar to the light emitting diodes 10 of Figs. 1-4. Accordingly, the same or similar elements will be described using the same or similar reference numerals, and repeated or overlapping descriptions will be omitted herein for clarity.
  • the light emitting diode 10 of FIGS. 1 to 4 has the semicircular solder holes 171 to 173, at least one of the solder holes of the light emitting diode 20 of FIG. And has an etched fan-shaped solder hole.
  • the light emitting diode 10 of FIGS. 1 to 4 has the solder holes 171 to 173 formed by removing a part of the second insulating substrate 120 in a semicircular form, 20 have solder holes formed by cutting at least one corner of the corners of the second insulating substrate 120 '.
  • the first lower conductive layer 151 ' has a shape corresponding to the first solder hole 171', that is, a shape in which the edge is cut.
  • the second lower conductive layer 152 ' has a shape corresponding to the second solder hole 172'.
  • FIGS. 7A and 7B are views showing a light emitting diode module formed using the light emitting diode 20 of FIG. 7A is a view showing an example of a state where the light emitting diode 20 is bonded to the substrate 300 by using the solder paste 2.
  • FIG. 7B is a view showing an example of a completed light emitting diode module.
  • solder paste 2 is provided in the first solder hole 171 ', the second solder hole 172' and the dummy solder hole 173.
  • solder paste 2 provided in the first solder hole 171 ' is provided to surround one side of the second insulating substrate 120' so that the light emitting diode 20 To the substrate 300 more stably.
  • solder paste 2 provided in the second solder hole 172 ' is provided to surround the other side of the second insulating substrate 120', so that the light emitting diode 20 can be more stably .
  • the contactable area of the solder paste 2 is wide
  • the light emitting diode 20 can be more stably fixed to the substrate 300.
  • FIG. 8A to 8D are views showing a light emitting diode 30 according to another embodiment of the present application.
  • FIG. 8A is a perspective view showing an overall view of a light emitting diode 30 according to another embodiment of the present application.
  • 8B to 8D are plan views showing the first conductive layer 130, the second conductive layer 140, and the third conductive layer 150 included in the lead frame unit 100 '' of FIG. 8A, respectively.
  • the dummy solder hole 173 is formed in the light emitting diode 10 of Figs. 1 to 4, whereas the dummy solder hole is not formed in the light emitting diode 30 of Fig. That is, no intermediate dummy holes are formed in the second insulating substrate 120 '' of the light emitting diode 30 of FIG.
  • no intermediate dummy holes are formed in the second insulating substrate 120 ''.
  • no lower dummy layer is formed on the lower surface of the second insulating substrate 120 '', and no intermediate dummy layer is formed between the first insulating substrate 110 and the second insulating substrate 120 ''. That is, the light emitting diode 30 of FIG. 8 does not include a dummy terminal.
  • the strength of the second insulating substrate 120 '' can be increased, and accordingly, the package strength of the light emitting diode 30 itself Can also be increased.
  • the second conductive layer 140 and the third conductive layer 150 shown in FIGS. 8A to 8D are illustrative, and the technical idea of the present application is not limited thereto.
  • the second conductive layer 140 and the third conductive layer 150 may be formed in various shapes and sizes. This will be described in more detail with reference to FIG. 9 below.
  • FIGS. 9A and 9B are top views of a second conductive layer 140 '' and a third conductive layer 150 '', respectively, according to another embodiment of the present application.
  • an intermediate dummy layer is not formed in the second conductive layer 140 ''. That is, similar to FIG. 8B, the second conductive layer 140 '' of FIG. 9A includes only a first intermediate conductive layer 141 '' and a second intermediate conductive layer 142 ''.
  • the distance d1 may be varied.
  • the first intermediate conductive layer 141 '' and the second intermediate conductive layer 142 '' are formed on the first and second intermediate conductive layers 141 and 142 of FIG.
  • the distance d1 between the first intermediate conductive layer 141 '' and the second intermediate conductive layer 142 '' may be equal to or greater than the margin to the extent that no short-circuiting occurs.
  • a lower dummy layer is not formed on the third conductive layer 150 ''. 9A, the shapes of the first lower conductive layer 151 '' and the second lower conductive layer 152 '' and the shapes of the first lower conductive layer 151 '' and the second lower conductive layer 152 ' Quot ;, and the distance d2 between the first electrode 152 " and the second electrode 152 " For example, as shown, in order to increase the contact area with the solder paste, the first lower conductive layer 151 " and the second lower conductive layer 152 " .
  • FIG. 10A to 10D are views showing a light emitting diode 40 according to another embodiment of the present application.
  • FIG. 10A is a perspective view showing an overall view of a light emitting diode 40 according to another embodiment of the present application.
  • 10B-10D illustrate a first conductive layer 130 '' ', a second conductive layer 140' '', and a third conductive layer 150 '' 'included in the lead frame unit 100' '' '' ').
  • the light emitting diodes 40 of Figs. 10A to 10D are similar to the light emitting diodes 10 of Figs. Accordingly, the same or similar elements will be described using the same or similar reference numerals, and repeated or overlapping descriptions will be omitted herein for clarity.
  • the light emitting diode 40 of FIG. 10 has a structure in which the first and second conductive layers 130 and 140 of the light emitting diode 10 of FIGS. 1 to 4 are exposed to the outside, Do not expose the conductive layers 130 " ', 140 "'.
  • the length of the first conductive layer 130 '' 'in the width direction is smaller than the length of the first insulating substrate 110 in the width direction.
  • the side surface of the first conductive layer 130 '' ' is surrounded by the housing of the light source unit 200, and the first conductive layer 130' '' may not be exposed to the outside.
  • the length of the second conductive layer 140 '' 'in the width direction is smaller than the length of the first insulating substrate 110 in the width direction.
  • the side surfaces of the second conductive layer 140 '' ' are surrounded by the adhesive layer 180 (see FIG. 1), so that the second conductive layer 140' '' .
  • the light emitting diode 40 blocks external moisture, And life can be improved.
  • FIGS. 11A to 11D are diagrams showing a light emitting diode 50 according to another embodiment of the present application.
  • FIG. 11A is a perspective view showing an overall view of a light emitting diode 50 according to another embodiment of the present application.
  • FIGS. 11B-11D illustrate a first conductive layer 130, a second conductive layer 140 '' '', and a third conductive layer 150 '' '' included in the lead frame unit 100 ' '' ').
  • the light emitting diode 50 of Figs. 11A to 11D is similar to the light emitting diode 10 of Figs. Accordingly, the same or similar elements will be described using the same or similar reference numerals, and repeated or overlapping descriptions will be omitted herein for clarity.
  • the light emitting diode 50 of Fig. 11 does not have solder holes, whereas the light emitting diode 10 of Figs. 1 to 4 has the solder holes 171 to 173. That is, solder holes are not formed in the lead frame unit 100 '' '' of the light emitting diode 50 of FIG. As described above, when the lead frame unit 100 " '" does not have a plurality of solder holes, the manufacturing process for forming the solder holes is not required, There is an advantage in that the strength of the steel sheet is increased. Also, in this case, as shown in Figs. 11C and 11D, the intermediate dummy layer and the lower dummy layer may not be formed.
  • FIG. 12A and 12B are views showing a light emitting diode module formed using the light emitting diode 50 of FIG. 12A is a view showing an example of a state where the light emitting diode 50 is bonded to the substrate 300 by using the solder paste 3.
  • FIG. 11B is a side view of the completed light emitting diode module.
  • the solder paste 3 covers the first lower conductive layer 151 '' '' in the back surface direction of the light emitting diode 30, so that the first lower conductive layer 151 '' ' ' May be bonded to the first electrode 310 of the substrate 300.
  • the solder paste 3 covers the second lower conductive layer 152 '' '' in the back direction of the light emitting diode 30 to cover the second lower conductive layer 153 '' '' on the substrate 300,
  • a lower dummy layer may be further formed on the lower surface of the second insulating substrate 120 '' '' in order to increase the adhesion to the substrate 300 (see FIG. 12A).
  • FIG. 13A to 13D are views showing a light emitting diode 60 according to another embodiment of the present application.
  • FIG. 13A is a perspective view showing an overall view of a light emitting diode 60 according to another embodiment of the present application.
  • 13B to 13D illustrate a first conductive layer 130, a second conductive layer 140, and a third conductive layer 150 '' 'included in the lead frame unit 100' '' 'of FIG. 13A, Fig.
  • the light emitting diode 60 of Figs. 13A to 13D is similar to the light emitting diode 10 of Figs. Accordingly, the same or similar elements will be described using the same or similar reference numerals, and repeated or overlapping descriptions will be omitted herein for clarity.
  • the light emitting diode 10 of FIGS. 1 to 4 includes a plurality of solder holes 170 to 173, whereas the light emitting diode 60 of FIG. 13 includes only the dummy solder hole 173. That is, only the dummy solder hole 173 is formed on the second insulating substrate 120 '' '' 'of FIG.
  • the lower dummy layer 153 includes openings corresponding to the dummy solder holes 173, but the first lower conductive layer 151 '' '' ' No openings are formed in the conductive layer 152 " ''.
  • the display apparatus 1000 includes a liquid crystal panel 1110, a backlight unit 1120, a support main body 1130, a cover bottom 1150, and a top cover 1140.
  • the liquid crystal panel 1110 is composed of a first substrate 1112 and a second substrate 1114 which face each other with a liquid crystal layer interposed therebetween.
  • a backlight unit is provided behind the liquid crystal panel 1110.
  • the backlight unit includes a light emitting diode module 1160 arranged along the longitudinal direction of at least one side of the support main body 1130, a white or silver reflective plate 1125 mounted on the cover bottom 1150, And a plurality of optical sheets 21 interposed between the light guide plate 1123 and the light guide plate 1123.
  • the light emitting diode module 1160 includes the light emitting diodes 10, 20 and 30 described with reference to FIGS. 1 to 9, and may be embodied as a side-type light emitting diode module have.
  • the display device 1000 of FIG. 10 has a small temperature rise width even when used for a long time, can do.

Abstract

본 발명은 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치에 관한 것이다. 본 출원의 실시 예에 따른 발광 다이오드는 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛; 및 상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛을 포함하며, 상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함한다. 본 출원의 실시 예에 따른 발광 다이오드는 개선된 방열 효과를 갖는다.

Description

발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
본 발명은 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치에 관한 것이다.
일반적으로 발광 다이오드는 크게 탑형 발광 다이오드와 사이드 타입 발광 다이오드로 분류할 수 있다. 사이드 타입 발광 다이오드 패키지는 도광판의 측면으로 광을 입사하는 디스플레이지 장치의 백라이트용 광원으로 많이 이용되고 있다. 최근에 사이드 타입 발광 다이오드 패키지는 기존 디스플레이 장치의 백라이트 용도 외에도 용도나 활용 폭이 더 넓어지고 있다.
최근 디스플레이 장치의 두께가 얇아지면서, 사이드 타입 발광 다이오드 패키지의 두께도 얇아지는 추세이다. 하지만, 종래의 사이드 타입 발광 다이오드 패키지의 두께가 얇아짐에 따라 발광 다이오드 칩과 반사기 간의 공간이 협소해지고 있으며, 온도 상승에 따른 방열 설계가 요구되고 있다.
본 출원의 목적은 방열 구조가 개선된 발광 다이오드 및 발광 다이오드 모듈, 그리고 그것을 포함하는 표시 장치를 제공함에 있다.
본 출원의 실시 예에 따른 발광 다이오드는 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛; 및 상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛을 포함하며, 상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함한다.
실시 예에 있어서, 상기 리드 프레임 유닛은 제1 절연 기판 및 제2 절연 기판을 포함하며, 상기 상부 도전층은 상기 광원 유닛과 상기 제1 절연 기판 사이에 제공되고, 상기 중간 도전층은 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 제공되며, 상기 하부 도전층은 상기 제2 절연 기판 상에 제공되되 상기 중간 도전층이 제공된 면의 반대 면에 제공된다.
실시 예에 있어서, 상기 리드 프레임 유닛은 상기 제1 및 제2 리드 단자와 절연된 더미 단자를 더 포함한다.
실시 예에 있어서, 평면 상에서 볼 때, 상기 더미 단자는 상기 제1 리드 단자와 상기 제2 리드 단자 사이에 제공된다.
실시 예에 있어서, 상기 더미 단자는 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 제공된 중간 더미층; 및 상기 제2 절연 기판에 제공되되 상기 중간 더미층이 제공된 면의 반대 면에 제공된 하부 더미층을 포함한다.
실시 예에 있어서, 상기 중간 더미층과 상기 중간 도전층은 서로 전기적으로 절연되고, 상기 하부 더미층과 상기 하부 도전층은 서로 전기적으로 절연된다.
실시 예에 있어서, 상기 제2 절연 기판은 그 일부가 제거된 더미 솔더홀을 갖고, 상기 중간 더미층과 상기 하부 더미층은 상기 더미 솔더홀에 제공된 솔더 페이스트를 통하여 전기적으로 연결된다.
실시 예에 있어서, 상기 제1 및 제2 절연 기판은 각각 그 일부가 제거된 적어도 하나의 비아홀을 갖고, 상기 상부 도전층과 상기 중간 도전층은 상기 비아홀에 제공된 컨택부를 통하여 전기적으로 연결된다.
실시 예에 있어서, 상기 제2 절연 기판은 상기 중간 도전층의 배면을 노출시키는 적어도 하나의 솔더홀을 갖는다.
실시 예에 있어서, 상기 하부 도전층은 상기 솔더홀과 동일한 개구부를 갖는다.
실시 예에 있어서, 상기 솔더홀에 제공되는 솔더 페이스트를 더 포함한다.
실시 예에 있어서, 상기 발광부, 상기 제1 전극 패드, 및 상기 제2 전극 패드는 발광 다이오드를 이루며, 상기 발광 다이오드는 상기 리드 프레임 유닛 상에 배치된다.
실시 예에 있어서, 상기 발광 다이오드는 플립형이다.
실시 예에 있어서, 상기 발광 다이오드를 커버하며, 상기 발광 다이오드로부터 출사된 광의 적어도 일부를 변환하는 파장 변환부를 더 포함한다.
실시 예에 있어서, 상기 파장 변환부는 형광체를 포함한다.
실시 예에 있어서, 상기 파장 변환부를 커버하는 투명부를 더 포함한다.
실시 예에 있어서, 평면 상에서 볼 때, 상기 발광 다이오드, 상기 파장 변환부, 및 상기 투명부의 둘레를 둘러싸는 절연부를 더 포함한다.
실시 예에 있어서, 평면 상에서 볼 때, 상기 절연부는 상기 파장 변환부와 일부가 중첩된다.
실시 예에 있어서, 평면 상에서 볼 때, 상기 절연부는 상기 형광부와 이격된다.
실시 예에 있어서, 평면 상에서 볼 때, 상기 절연부는 상기 형광부와 접촉된다.
실시 예에 있어서, 상기 상부 도전층은 상기 제1 리드 단자에 전기적으로 연결된 제1 상부 도전층 및 상기 제2 리드 단자에 연결된 제2 상부 도전층을 포함하며, 상기 제1 및 제2 상부 도전층 중 적어도 하나는 외부로 노출된다.
실시 예에 있어서, 상기 중간 도전층은 상기 제1 리드 단자에 전기적으로 연결된 제1 중간 도전층 및 상기 제2 리드 단자에 연결된 제2 중간 도전층을 포함하며, 상기 제1 및 제2 중간 도전층 중 적어도 하나는 외부로 노출된다.
본 출원의 실시 예에 따른 발광 다이오드 모듈은 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛; 상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛; 및 상기 광원 유닛과 상기 리드 프레임 유닛의 측면에 제공되며, 상기 제1 및 제2 리드 단자와 전기적으로 연결된 기판을 포함하며, 상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함한다.
본 출원의 실시 예에 따른 표시 장치는 표시 패널; 상기 표시 패널의 일 측에 제공되며, 광이 입사되는 제1 면 및 상기 광이 출사되며 상기 표시 패널과 마주보는 제2 면을 갖는 도광판; 및 상기 도광판의 상기 제1 면으로 상기 광을 제공하는 발광 다이오드 모듈을 포함하며, 상기 발광 다이오드 모듈은 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛; 상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛; 및 상기 광원 유닛과 상기 리드 프레임 유닛의 측면에 제공되며, 상기 제1 및 제2 리드 단자와 전기적으로 연결된 기판을 포함하며, 상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함한다.
본 출원의 실시 예에 따른 발광 다이오드는 개선된 방열 효과를 갖는다.
도 1은 본 출원의 실시 예에 따른 발광 다이오드를 간략히 보여주는 사시도이다.
도 2a 내지 도 2e는 도 1의 리드 프레임 유닛을 좀 더 자세히 보여주는 도면들이다.
도 3a 내지 도 3e는 도 1의 광원 유닛을 좀 더 자세히 설명하기 위한 도면들이다.
도 4a 내지 도 4d는 광원 유닛의 발광 다이오드 칩을 좀 더 자세히 설명하기 위한 도면들이다.
도 5a 내지 도 5d는 도 1의 발광 다이오드를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다.
도 6a 내지 내지 도 6d는 본 출원의 다른 실시 예에 따른 발광 다이오드를 보여주는 도면들이다.
도 7a 및 도 7b는 도 6의 발광 다이오드를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다.
도 8a 내지 내지 도 8d는 본 출원의 다른 실시 예에 따른 발광 다이오드를 보여주는 도면들이다.
도 9a 및 도 9b는 각각 본 출원의 다른 실시 예에 따른 제2 도전층 및 제3 도전층의 평면도를 보여주는 도면이다.
도 10a 내지 내지 도 10d는 본 출원의 다른 실시 예에 따른 발광 다이오드를 보여주는 도면들이다.
도 11a 내지 내지 도 11d는 본 출원의 다른 실시 예에 따른 발광 다이오드를 보여주는 도면들이다.
도 12a 및 도 12b는 도 11의 발광 다이오드를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다.
도 13a 내지 내지 도 13d는 본 출원의 다른 실시 예에 따른 발광 다이오드를 보여주는 도면들이다.
도 14는 본 출원의 발광 다이오드 모듈이 제공된 표시 장치의 일 예를 보여주는 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1 내지 도 4는 본 출원의 실시 예에 다른 발광 다이오드(10)를 간략히 보여주는 도면들이다. 구체적으로, 도 1은 본 출원의 실시 예에 따른 발광 다이오드(10)를 간략히 보여주는 사시도이며, 도 2 내지 도 4는 도 1의 발광 다이오드(10)의 리드 프레임 유닛(100) 및 광원 유닛(200)을 자세히 보여주는 도면들이다. 도 1 내지 도 4를 참조하면, 발광 다이오드(10)는 리드 프레임 유닛(100) 및 광원 유닛(200)을 포함한다.
본 출원의 실시 예에 따른 발광 다이오드(10)는 리드 프레임 유닛(100) 및 상기 리드 프레임 유닛(100)에 실장된 광원 유닛(200)을 포함하며, 리드 프레임 유닛(100)은 서로 다른 층에 제공되는 적어도 세 개의 도전층들을 포함한다. 특히, 본 출원의 실시 예에 따른 발광 다이오드(10)는 상기 적어도 세 개의 도전층들을 통하여 발광 다이오드(10) 내부의 열을 외부로 방출함으로써, 개선된 방열 효과를 제공할 수 있다.
먼저 도 1을 참조하면, 리드 프레임 유닛(100)은 그 상면에 광원 유닛(200)이 제공되며, 광원 유닛(200)에 포함된 발광 다이오드 칩(210)을 외부 회로에 연결하는 리드 프레임 구조를 제공한다. 즉, 리드 프레임 유닛(100)은 광원 유닛(200)에 포함된 발광 다이오드 칩(210)의 제1 및 제2 전극 패드에 각각 연결되며, 광원 유닛(200의 발광을 위하여 필요한 전원을 제공한다.
광원 유닛(200)은 리드 프레임 유닛(100)의 상면에 제공되며, 외부에서 공급되는 전원에 의해 소정 파장의 빛을 방출한다. 예를 들어, 광원 유닛(200)은 발광 다이오드 칩(210), 상기 발광 다이오드 칩(210)의 전면에 배치된 투명부(230), 그리고 상기 발광 다이오드 칩(210) 및 상기 투명부(230)를 감싸는 하우징(240)을 포함하며, 투명부(230)를 통하여 소정 파장의 빛을 방출할 수 있다. 또한, 예를 들어, 광원 유닛(200)은 발광 다이오드 칩(210)으로부터 출사되는 빛의 파장을 변환하는 파장 변환부(230)를 더 포함할 수 있다.
리드 프레임 유닛(100)은 제1 절연 기판(110), 제2 절연 기판(120), 그리고 복수의 도전층들을 포함한다. 상기 복수의 도전층들은 서로 다른 층에 제공되는 제1 내지 제3 도전층들(130, 140, 150)을 포함할 수 있다.
제1 도전층(130)은 제1 절연 기판(110)의 상면에 형성된다. 제1 도전층(130)은 제1 및 제2 상부 도전층(131, 132)을 포함하며, 그 일부가 외부로 노출될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제1 및 제2 상부 도전층(131, 132)의 일부는 광원 유닛(200)의 하우징에 형성된 개구부를 통하여 외부로 노출될 수 있다. 다만, 이는 예시적인 것이며, 본 출원의 다른 실시 예에 따른 발광 다이오드는 제1 및/또는 제2 상부 도전층(131, 132)을 외부로 노출시키지 않을 수도 있다.
제2 도전층(140)은 제1 절연 기판(110) 및 제2 절연 기판(120) 사이에 형성된다. 제2 도전층(140)은 제1 중간 도전층(141), 제2 중간 도전층(142) 및 중간 더미층(미도시)을 포함하며, 그 일부가 외부로 노출될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제1 및 제2 중간 도전층(141, 142)의 일부가 접착층(180)에 형성된 개구부를 통하여 외부로 노출되고, 중간 더미층은 접착층(180)에 의하여 차단되어 외부로 노출되지 않을 수 있다. 다만, 이는 예시적인 것이며, 본 출원의 다른 실시 예에 따른 발광 다이오드는 제1 중간 도전층(141), 제2 중간 도전층(142) 및/또는 중간 더미층을 외부로 노출시키지 않을 수 있다.
제3 도전층(150)은 제2 절연 기판(120)의 하면에 형성된다. 제3 도전층(150)은 제1 하부 도전층(151), 제2 하부 도전층(152) 및 하부 더미층(153)을 포함하며, 제2 절연 기판(120)에 대응하는 형상을 갖는다. 예를 들어, 도 1에 도시된 바와 같이, 제2 절연 기판(120)은 그 일부가 제거되어 형성된 반원 형태의 솔더홀들(171~173)을 포함할 수 있으며, 제1 하부 도전층(151), 제2 하부 도전층(152) 및 하부 더미층(153)은 각각 대응하는 솔더홀과 동일한 개구부를 갖도록 형성될 수 있다.
본 출원의 기술적 사상에 따른 실시 예에 있어서, 제1 상부 도전층(131), 제1 중간 도전층(141) 및 제1 하부 도전층(151)은 제1 및 제2 절연 기판(110, 120)에 형성된 비아홀을 통하여 전기적으로 연결되어, 제1 리드 단자(191)를 형성할 수 있다. 또한, 제2 상부 도전층(132), 제2 중간 도전층(142) 및 제2 하부 도전층(152)은 제1 및 제2 절연 기판(110, 120)에 형성된 비아홀을 통하여 전기적으로 연결되어, 제2 리드 단자(192)를 형성할 수 있다. 제1 리드 단자(191)와 제2 리드 단자(192)는 절연물질에 의하여 전기적으로 절연되며, 각각 광원 유닛(200)의 제1 전극 패드 및 제2 전극 패드에 연결될 것이다.
특히, 본 출원의 실시 예에 따른 제1 및 제2 리드 단자(191, 192)는 각각 제1 및 제2 절연 기판(110, 120) 사이에 배치된 제1 및 제2 중간 도전층(141, 142)을 포함한다. 본 출원의 실시 예에 따른 발광 다이오드(10)는 제1 및 제2 중간 도전층(141, 142)을 통하여 내부의 열을 외부로 방출할 수 있으며, 이에 따라 방열 성능이 개선될 수 있다.
또한, 본 출원의 기술적 사상에 따른 실시 예에 있어서, 발광 다이오드(10)에 기판을 부착하여 발광 다이오드 모듈을 형성할 때에, 중간 더미층(143) 및 하부 더미층(153)은 더미 솔더홀(173)에 제공된 솔더 페이스트를 통하여 전기적으로 연결되어, 더미 단자(193, 도 5d 참조)를 형성할 수 있다. 발광 다이오드 모듈 제조 시에, 본 출원의 실시 예에 따른 더미 단자는 발광 다이오드(10)를 기판에 단단히 고정시킬 뿐만 아니라, 발광 다이오드(10)의 열을 기판으로 방출하는 열 패스 경로를 추가적으로 형성할 수 있다. 따라서, 방열 성능이 더욱 개선될 수 있다.
한편, 도 1에서, 발광 다이오드(10)는 대략 직육면체의 형상을 갖는 것으로 도시되어 있다. 다만, 이는 예시적인 것이며, 본 출원의 다른 실시 예에 따른 발광 다이오드는 직육면체 이외에 다양한 형태를 가질 수 있으며, 본 출원의 기술적 사상의 범주 내에서 다양하게 변경될 수 있다. 또한, 이하에서 본 명세서에서 설명될 전면, 측면 및 배면의 용어는 발광 다이오드의 위치나 회전 여부에 따라 또는 기준이 되는 구성 요소에 따라 변경될 수 있는 상대적인 것임이 이해될 것이다.
계속해서 도 2a 내지 도 2e를 참조하면, 도 2a에서는 도 1의 리드 프레임 유닛(100)의 사시도가 도시되어 있으며, 도 2b 내지 도 2d에서는 각각 리드 프레임 유닛(100)에 포함된 제1 도전층(130), 제2 도전층(140) 및 제3 도전층(150)을 보여주는 평면도가 도시되어 있다. 도 2e에서는 도 2의 절취선(ⅠⅠ을 따라 절취한 리드 프레임 유닛(100)의 단면도가 도시되어 있다. 한편, 명확하고 간결한 설명을 위하여, 도 2b에서는 제1 도전층(130)의 형상 위주로 도시되어 있고, 제2 도전층(140) 및 제3 도전층(150)은 생략되어 있다. 마찬가지로, 도 2c에서는 제2 도전층(140)의 형상 위주로 도시되어 있고, 도 2d에서는 제3 도전층(150)의 형상 위주로 도시되어 있다.
도 2a 내지 도 2e를 참조하면, 리드 프레임 유닛(100)은 제1 절연 기판(110), 제2 절연 기판(120), 제1 도전층(130), 제2 도전층(140), 및 제3 도전층(150)을 포함한다.
먼저 도 2a를 참조하면, 제1 절연 기판(110) 및 제2 절연 기판(120)이 마련된다. 제1 절연 기판(110) 및 제2 절연 기판(120)은 절연성을 가지는 재료로 형성된다. 예를 들어, 제1 절연 기판(110) 및 제2 절연 기판(120)은 유기 고분자 재료를 포함할 수 있다. 유기 고분자 재료로는 아크릴계, 폴리에스테르계, 폴리우레탄계, 에폭시계, 비닐계, 폴리스티렌계, 폴리아미드계, 우레아계, 요소계 중에서 선택된 1종 이상의 수지가 사용될 수 있다. 다만, 이는 예시적인 것이며, 절연성이 있다면 그 재료는 특별히 한정되지 않는다.
도 2a 및 도 2b를 참조하면, 제1 절연 기판(110)의 상면에는 제1 도전층(130)이 형성된다. 제1 도전층(130)은 제1 상부 도전층(131) 및 제2 상부 도전층(132)을 포함한다. 제1 상부 도전층(131) 및 제2 상부 도전층(132)은 서로 전기적으로 절연된다. 예를 들어, 도 2b에 도시된 바와 같이, 제1 상부 도전층(131) 및 제2 상부 도전층(132)은 서로 소정 거리 이격되어 형성되며, 그 사이에 광원 유닛(200)의 하우징을 구성하는 물질이 채워짐으로써 전기적으로 절연될 수 있다.
제1 상부 도전층(131) 및 제2 상부 도전층(132)은 각각 광원 유닛(200)의 제1 전극 패드 및 제2 전극 패드에 전기적으로 연결된다. 제1 상부 도전층(131) 및 제2 상부 도전층(132)은 도전성 재료를 사용하여 형성된다. 예를 들어, 제1 상부 도전층(131) 및 제2 상부 도전층(132)은 각각 Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Fe, Cu, Al, Ag 등 또는 이들의 합금의 단층막 또는 적층막에 의해서 형성될 수 있다.
한편, 도시된 바와 같이, 제1 상부 도전층(131) 및 제2 상부 도전층(132)은 그 일부가 외부로 노출될 수 있다. 다만, 이는 예시적인 것이며, 제조 공정에 따라서, 제1 상부 도전층(131) 또는 제2 상부 도전층(132) 중 어느 하나의 도전층의 일부가 외부로 노출될 수 있으며, 제1 상부 도전층(131) 및 제2 상부 도전층(132)이 외부로 노출되지 않을 수도 있다.
도 2a 및 도 2c를 참조하면, 제1 절연 기판(110)의 하면에 제2 도전층(140)이 형성된다. 제2 도전층(140)은 제1 중간 도전층(141), 제2 중간 도전층(142), 및 중간 더미층(143)을 포함한다. 제1 중간 도전층(141), 제2 중간 도전층(142) 및 중간 더미층(143) 서로 전기적으로 절연된다. 예를 들어, 도 2a 및 도 2c에 도시된 바와 같이, 제1 중간 도전층(141), 제2 중간 도전층(142) 및 중간 더미층(143)은 서로 소정 거리 이격되어 형성되며, 그 사이에 접착층(180)을 구성하는 접착 물질이 채워짐으로써 서로 전기적으로 절연될 수 있다.
제1 중간 도전층(141), 제2 중간 도전층(142) 및 중간 더미층(143)은 각각 도전성 재료를 사용하여 형성될 수 있다. 예를 들어, 앞서 설명된 제1 상부 도전층(131) 및/또는 제2 상부 도전층(132)과 유사하게, 제1 중간 도전층(141), 중간 더미층(143) 및 제2 중간 도전층(142)은 각각 Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Fe, Cu, Al, Ag 등 또는 이들의 합금의 단층막 또는 적층막에 의해서 형성될 수 있다.
한편, 도시된 바와 같이, 제1 중간 도전층(141) 및 제2 중간 도전층(142)은 그 일부가 외부로 노출될 수 있다. 다만, 이는 예시적인 것이며, 제조 공정에 따라서, 제1 중간 도전층(141), 제2 중간 도전층(142) 및/또는 중간 더미층(143) 중 적어도 하나가 외부로 노출될 수 있으며, 제1 중간 도전층(141), 제2 중간 도전층(142) 및 중간 더미층(143) 모두가 외부로 노출되지 않을 수도 있다.
도 2a 및 도 2d를 참조하면, 제1 절연 기판(110) 및 제2 절연 기판(120) 사이에는 접착층(180)이 배치된다. 접착층(180)은 제1 절연 기판(110) 및 제2 절연 기판(120)을 물리적으로 결합시키는데 사용된다. 예를 들어, 제1 절연 기판(110)의 상면 및 하면에 각각 제1 도전층(130) 및 제2 도전층(140)이 형성되고, 제2 절연 기판(120)의 하면에는 제3 도전층(150)이 형성될 수 있으며, 이 후 접착층(180)에 의하여 제1 절연 기판(110) 및 제2 절연 기판(120)이 물리적으로 결합될 수 있다.
제2 절연 기판(120)에는 그 일부가 제거되어 형성된 복수의 솔더홀들(171~173)이 형성된다. 예를 들어, 도시된 바와 같이, 제2 절연 기판(110)에는 반원의 형태를 갖는 제1 솔더홀(171), 제2 솔더홀(172) 및 더미 솔더홀(173)이 형성될 수 있다.
제2 절연 기판(120)의 하면에는 제3 도전층(150)이 형성된다. 제3 도전층(150)은 제1 하부 도전층(1451), 제2 하부 도전층(152) 및 하부 더미층(153)을 포함한다. 제1 하부 도전층(1451), 제2 하부 도전층(152) 및 하부 더미층(153)은 각각 제1 솔더홀(171), 제2 솔더홀(172) 및 더미 솔더홀(173)에 대응하며, 대응하는 솔더홀과 동일한 방원 형태의 개구부를 갖도록 형성된다.
제1 하부 도전층(1451), 제2 하부 도전층(152) 및 하부 더미층(153)은 각각 도전성 재료를 사용하여 형성될 수 있으며, 예를 들어, 각각 Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Fe, Cu, Al, Ag 등 또는 이들의 합금의 단층막 또는 적층막에 의해서 형성될 수 있다.
도 2 a 및 도 2e를 참조하면, 제1 상부 도전층(131), 제1 중간 도전층(141) 및 제1 하부 도전층(151)은 서로 전기적으로 연결된다. 예를 들어, 도시된 바와 같이, 제1 및 제2 절연 기판(110, 120)에는 그 일부가 제거되어 형성된 제1 비아홀이 제공될 수 있으며, 제1 상부 도전층(131), 제1 중간 도전층(141) 및 제1 하부 도전층(151)은 제1 비아홀에 제공된 제1 컨택부(161)를 통하여 서로 전기적으로 연결될 수 있다. 이 경우, 제1 상부 도전층(131), 제1 중간 도전층(141), 제1 하부 도전층(151) 및 이들을 관통하는 제1 컨택부(161)는 제1 리드 단자(191)라 칭해질 수 있다.
제1 리드 단자(191)를 형성하기 위하여, 제1 상부 도전층(131), 제1 중간 도전층(141) 및 제1 하부 도전층(151)은 평면에서 볼 때 상당부분 중첩되는 위치에 배치될 수 있다. 다만, 이는 예시적인 것이며, 제1 상부 도전층(131), 제1 중간 도전층(141) 및 제1 하부 도전층(151) 사이에 전류 통로가 형성될 수만 있다면, 그 위치는 특별히 제한되지 않는다.
예를 들어, 제1 상부 도전층(131) 및 제1 중간 도전층(141)을 전기적으로 연결하는 제1 절연 기판(110)의 컨택부와 제1 중간 도전층(141) 및 제1 하부 도전층(151)을 연결하는 컨택부는 서로 다를 수 있으며, 이 경우에 상기 컨택부들은 평면에서 볼 때 서로 중첩되지 않는 위치에 배치될 수 있다. 그리고, 이 경우에, 제1 상부 도전층(131)은 평면에서 볼 때에 제1 중간 도전층(141)과 일부 중첩되지만 제1 하부 도전층(151)과는 중첩되지 않는 위치에 배치될 수 있다.
이와 유사하게, 제2 상부 도전층(132), 제2 중간 도전층(142) 및 제2 하부 도전층(152)은 서로 전기적으로 연결된다. 예를 들어, 제1 및 제2 절연 기판(110, 120)에는 그 일부가 제거되어 형성된 제2 비아홀이 제공될 수 있으며, 제2 상부 도전층(132), 제2 중간 도전층(142) 및 제2 하부 도전층(152)은 제2 비아홀에 제공된 제2 컨택부(162)를 통하여 서로 전기적으로 연결될 수 있다.
이 경우, 제2 상부 도전층(132), 제2 중간 도전층(142) 및 제2 하부 도전층(152)은 평면에서 볼 때 상당부분 중첩되는 위치에 배치될 수 있으며, 제2 상부 도전층(132), 제2 중간 도전층(142) 및 제2 하부 도전층(152) 및 이들을 관통하는 제2 컨택부(162)는 제2 리드 단자(192)라 칭해질 수 있다.
본 출원의 기술적 사상에 따른 실시 예에 있어서, 제1 리드 단자(191)와 제2 리드 단자(192)는 각각 제1 절연 기판(110) 및 제2 절연 기판(120) 사이에 제공된 제1 중간 도전층(141) 및 제2 중간 도전층(142)을 포함한다. 따라서, 발광 다이오드(10)에서 발생된 열은 제1 중간 도전층(141) 및 제2 중간 도전층(142)으로 넓게 분산될 수 있다. 더불어, 제1 중간 도전층(141) 및 제2 중간 도전층(142)은 도시된 바와 같이 그 일부가 외부로 노출될 수 있으며, 노출된 면이 기판(300, 도 5c)에 접촉함으로써 발광 다이오드(10)에서 발생된 열이 외부로 방출되는 열 패스 경로를 제공할 수 있다. 이에 따라, 본 출원의 실시 예에 따른 발광 다이오드(10)는 향상된 방열 성능을 제공할 수 있다.
계속해서 도 2a 및 도 2e를 참조하면, 중간 더미층(143)은 제1 중간 도전층(141)과 제2 중간 도전층(142) 사이에 배치된다. 하부 더미층(153)은 제1 하부 도전층(151) 및 제2 하부 도전층(152) 사이에 배치된다. 중간 더미층(143)과 하부 더미층(153)은 평면에서 볼 때 상당부분 중첩되는 위치에 배치되며, 중간 더미층(143)의 저면과 하부 더미층(153)의 내측면은 더미 솔더홀(173)에 의하여 노출된다. 발광 다이오드 모듈의 제조 시에, 노출된 중간 더미층(143)의 저면과 하부 더미층(153)의 내측면은 솔더 페이스트를 통하여 기판에 구비된 금속판에 전기적으로 연결될 수 있다.
중간 더미층(143), 하부 더미층(153) 및 이들을 서로 연결하는 솔더 페이스트는 더미 단자(193, 도 5d 참조)라 칭해질 수 있다. 더미 단자(193)는 제1 리드 단자(191)와 제2 리드 단자(192)와 전기적으로 절연되며, 발광 다이오드(10) 내부에서 생성된 열을 기판(300, 도 5d 참조)로 효과적으로 분산할 수 있다. 동시에, 더미 단자(193)는 발광 다이오드 모듈 생성 시에 발광 다이오드(10)가 기판(300)에 단단하게 고정될 수 있도록 하는 솔더 페이스트의 접착면을 제공하는 역할을 한다. 따라서, 본 출원의 실시 예에 따른 발광 다이오드(10)는 더욱 향상된 방열 성능을 제공할 수 있다.
도 3a 내지 도 3e에서는 도 1의 광원 유닛(200)이 도시되어 있다. 구체적으로, 도 3a에서는 본 출원의 실시 예에 따른 발광 다이오드 유닛(10)의 사시도가 도시되어 있으며, 도 3b 내지 도 3f에서는 도 3a의 절취선(ⅡⅡ을 따라 절취한 광원 유닛(200)의 단면도가 도시되어 있다.
먼저, 도 3a 및 도 3b를 참조하면, 광원 유닛(200)은 발광 다이오드 칩(210), 파장 변환부(220), 투명부(230) 및 하우징(240)을 포함한다.
발광 다이오드 칩(210)은 제1 상부 도전층(131) 및 제2 상부 도전층(132) 위에 실장된다. 발광 다이오드 칩(210)은 플립칩 형태로 실장되며, 발광 디아오드 칩(210)의 제1 전극 패드는 제1 상부 도전층(131)에 실장되고, 제2 전극 패드는 제2 상부 도전층(132)에 실장된다. 발광 다이오드 칩(210)의 구조는 이하의 도 4를 참조하여 좀 더 자세히 설명될 것이다.
파장 변환부(220)는 형광체를 함유하는 수지를 프린팅 기법을 이용하여 발광 다이오드 칩 상에 코팅하거나, 또는 에어로졸 분사 장치 또는 스프레이 장치를 이용하여 형광체 분말을 코팅함으로써 형성될 수 있다. 예를 들어, 에어로졸 증착 방법 또는 스프레이 방법을 이용함으로써, 발광 다이오드 칩에 균일한 두께의 형광체 박막을 형성할 수 있어 발광 다이오드 칩에서 출사되는 광의 색상 균일도가 향상될 수 있다. 또한, 다른 실시 예에 있어서, 파장 변환부(220)는 형광체 필름을 이용하여 칩 상에 형성될 수도 있다.
파장 변환부(220)가 형광체를 포함하는 경우, 발광 다이오드 패키지로부터 최종적으로 출사되는 광의 적어도 일부는 발광 다이오드 칩에서 출사된 광의 파장 대역과 다른 파장대역을 가질 수 있다. 다시 말해, 발광 다이오드 칩은 제1 파장의 광을 출사할 수 있으며, 형광체는 제1 파장의 광을 흡수한 후, 제1 파장보다 긴 제2 파장의 광을 출사할 수 있다. 예를 들어, 발광 다이오드 칩은 자외선이나 청색 광을 출사할 수 있으며, 형광체는 자외선이나 청색 광을 흡수한 후, 자외선이나 청색 광보다 파장이 긴 다른 파장의 광, 예를 들어 녹색광이나 적색광을 출사할 수 있다.
투명부(230)는 파장 변환부(220)의 상면에 형성되어 파장 변환부(230)를 보호한다. 예를 들어, 투명부(230)는 투명 실리콘을 사용하여 형성될 수 있으며, 파장 변환부(230)로 습기가 침투하는 것을 차단할 수 있다.
하우징(240)은 발광 다이오드 칩(210)을 감싸서, 발광 다이오드 칩(210)을 보호할 수 있다. 예를 들어, 평면에서 볼 때, 하우징(240)은 그 일부가 투명부(240) 및 파장 변환부(220)와 중첩되도록 형성될 수 있다.
하우징(240)은, 예를 들어, 다양한 절연성 물질로 이루어질 수 있다. 절연성 물질로는, 예를 들어, 유기 고분자를 들 수 있으며, 실리콘계 수지 또는 에폭시계 수지일 수 있다.
하우징(240)은, 또한, 밀봉 부재로 이루어질 수 있다. 밀봉 부재는 발광 다이오드 칩(210)의 일부를 밀봉(피복)하거나 발광 다이오드 칩(210)을 리드 프레임 유닛(100)에 고정하는 기능을 가지는 부재이다. 밀봉 부재의 재료는 특별히 한정되지는 않으며, 세라믹, 수지, 유전체, 펄프, 유리 또는 이들의 복합재료일 수 있다. 그 중에서도, 임의의 형상에 용이하게 성형할 수 있다는 점에서 수지가 바람직하다.
수지로서는 열경화성 수지, 열가소성 수지, 이들의 변성 수지 또는 이들의 수지를 1종 이상 포함한 하이브리드 수지 등 등을 들 수 있다. 구체적으로는 에폭시 수지 조성물, 변성 에폭시 수지 조성물(실리콘 변성 에폭시수지 등 ), 실리콘 수지 조성물, 변성 실리콘 수지 조성물(에폭시 변성 실리콘 수지 등 ), 하이브리드 실리콘 수지, 폴리이미드 수지 조성물, 변성 폴리이미드 수지 조성물, 폴리아미드 수지, 폴리에틸렌 테레프탈레이트 수지, 폴리부틸렌 테레프탈레이트 수지, 폴리사이클로헥산 테레프탈레이트 수지, 폴리프탈아미드(PPA), 폴리카보네이트 수지, 폴리페닐렌설파이드(PPS), 액정 폴리머(LCP), ABS 수지, 페놀 수지, 아크릴 수지, PBT 수지, 유레아수지, BT레진, 폴리우레탄 수지 등의 수지를 들 수 있다.
본 출원의 기술적 사상에 따른 일 실시 예에 있어서, 하우징(240)은 제1 상부 도전층(131) 및 제2 상부 도전층(141) 사이의 공간을 채울 수 있다. 만약 제1 상부 도전층(131) 및 제2 상부 도전층(141) 사이에 공기층이 존재한다면, 발광 다이오드 칩(210)에 의하여 발생하는 열에 의하여 공기층이 유동될 수 있으며, 이는 발광 다이오드 칩(210)과 제1 및 제2 상부 도전층(131, 141) 사이의 접착 강도를 약화시키는 결과를 초래할 수 있다. 본 출원의 실시 예에 따른 발광 다이오드(10)는 하우징(240)을 사용하여 제1 상부 도전층(131) 및 제2 상부 도전층(141) 사이의 공간을 채움으로써, 제1 상부 도전층(131) 및 제2 상부 도전층(141) 사이의 공기층에 의한 공기 유동을 사전에 차단할 수 있다.
한편, 상술한 설명은 예시적인 것이며, 광원 유닛(200)의 구조는 설계자에 따라 다양하게 변형 및 응용될 수 있다. 이하에서는, 광원 유닛(200)의 변형 실시 예들이 좀 더 자세히 설명될 것이다.
도 3a 및 도 3c를 참조하면, 파장 변환부(220)는 발광 다이오드 칩(210)의 상면에 위치하며, 투명부(230_1)는 파장 변환부(220_1)의 전면 및 측면, 그리고 발광 다이오드 칩(210)의 측면을 감싸도록 형성될 수 있다. 그리고, 하우징(240_1)은 투명부(230_1)의 측면을 감싸도록 형성될 수 있다.
이 경우, 투명부(230_1)는 제1 상부 도전층(131) 및 제2 상부 도전층(132)에 접촉할 수 있다. 또한, 평면상에서 볼 때, 투명부(230_1)의 길이 방향으로의 양 단부는 투명부(230_1)와 투명부(230_1) 사이에 배치될 수 있다.
도 3a 및 도 3d를 참조하면, 파장 변환부(220_2)가 발광 다이오드 칩(210)의 전면 및 측면을 감싸도록 형성될 수 있다. 그리고 투명부(230_2)는 파장 변환부(220_2)의 상면에 배치될 수 있으며, 하우징(240_2)은 파장 변환부(220_2) 및 투명부(230_2)의 측면을 감싸도록 형성될 수 있다. 이 경우, 파장 변환부(220_2)는 제1 상부 도전층(131) 및 제2 상부 도전층(132)에 접촉할 수 있다.
도 3a 및 도 3e를 참조하면, 파장 변환부(220_3)가 발광 다이오드 칩(210)의 전면 및 측면을 감싸고, 투명부(230_3)가 파장 변환부(220_3)의 전면 및 측면을 감싸도록 형성될 수도 있다. 그리고, 하우징(240_3)은 투명부(230_3)의 측면을 감싸도록 형성될 수 있다. 이 경우, 파장 변환부(220_3) 및 투명부(230_3) 각각은 제1 상부 도전층(131) 및 제2 상부 도전층(132)에 접촉될 수 있다.
한편, 상술한 설명은 예시적인 것이며, 본 출원의 기술적 사상은 이에 한정되지 않음이 이해될 것이다. 예를 들어, 도 3f에 도시된 바와 같이, 광원 유닛(200)은 투명부를 포함하지 않도록 구현될 수도 있다. 투명부를 구비하지 않는 경우에 광원 유닛(200)의 구조는 도 3b 내지 도 3e와 유사하며, 간략한 설명을 위하여, 자세한 설명은 생략될 것이다.
도 4a 내지 도 4d에서는, 광원 유닛(200)의 발광 다이오드 칩(210)이 좀 더 자세히 도시되어 있다. 도 4a에서는 본 발명의 일 실시예에 따른 발광 다이오드 칩(210)의 개략적인 평면도가 도시되어 잇으며, 도 4b, 도 4c 및 도 4d에서는 각각 도 4a의 절취선 A-A, B-B 및 C-C를 따라 취해진 개략적인 단면도들이 도시되어 있다.
도 4a 내지 도 4d를 참조하면, 상기 발광 다이오드 칩(210)은 기판(21), 제1 발광셀(C1), 제2 발광셀(C2), 반사 구조체(31), 제1, 제2 및 제3 콘택층들(35a, 35b, 35c), 제1 전극 패드(39a) 및 제2 전극 패드(39b)을 포함한다. 상기 발광 다이오드 칩(210)은 또한, 예비 절연층(29), 하부 절연층(33) 및 수지층(37)을 포함할 수 있다. 또한, 제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25), p형 반도체층(27)을 포함한다. 여기서, 발광 다이오드 칩이 직렬형 멀티 정션 구조를 갖는 것을 설명하였으나, 이는 일 예에 해당하며, 본 발명의 다른 실시예에서는 다른 형태로 제공될 수 있음은 물론이다.
기판(21)은 ⅢⅤ계열 질화물계 반도체층을 성장시키기 위한 성장 기판으로, 예를 들어, 사파이어 기판, 특히 패터닝된 사파이어 기판일 수 있다. 기판(21)은 절연 기판인 것이 선호되지만, 절연 기판에 한정되는 것은 아니다. 다만, 기판(21) 상에 배치된 발광셀들이 서로 직렬 연결된 경우, 기판(21)은 발광셀들로부터 절연되어야 한다. 따라서, 기판(21)이 절연성이거나, 또는 기판(21)이 도전성인 경우, 기판(21)으로부터 발광셀들(C1, C2)이 절연되도록 절연물질층이 발광셀들(C1, C2)과 기판(21) 사이에 배치된다. 기판(21)은 도 4a에서 보듯이 직사각형의 외형을 가질 수 있다. 기판(21)의 측면은 레이저 스크라이빙 및 그것을 이용한 크래킹에 의해 형성될 수 있다. 또한, 상기 기판(21)은 레이저 리프트 오프나 케미컬 리프트 오프, 그라인딩 등의 기술을 이용하여 발광셀들(C1, C2)로부터 제거될 수도 있다.
제1 및 제2 발광셀들(C1, C2)은 기판(21) 상에 배치된다. 제1 및 제2 발광셀들(C1, C2)은 기판(21)을 노출시키는 분리 영역(I)에 의해 서로 분리된다. 여기서, 분리 영역(I)은 발광셀들(C1, C2)을 서로 분리하기 위한 영역을 의미하는 것으로 기판(21)을 분리하는 스크라이빙 또는 다이싱 영역과는 구별된다. 제1 발광셀(C1)과 제2 발광셀(C2)의 반도체층들은 분리 영역(I)에 의해 서로 이격된다. 제1 및 제2 발광셀들(C1, C2)은 서로 마주보고 배치되며 각각 정사각형 또는 직사각형 형상을 가질 수 있다. 특히, 제1 및 제2 발광셀들(C1, C2)은 서로 마주보는 방향으로 기다란 직사각형 형상을 가질 수 있다.
제1 및 제2 발광셀들(C1, C2)은 각각 n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)을 포함한다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 ⅢⅤ계열 질화물계 반도체, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체로 형성될 수 있다. n형 반도체층(23), 활성층(25) 및 p형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다. 또한, n형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함하고, p형 반도체층(27)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 예를 들어, 일 실시예에서, n형 반도체층(23)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, p형 반도체층(27)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다. 도면에서 n형 반도체층(23) 및 p형 반도체층(27)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(25)은 청색광 또는 자외선을 방출할 수 있다.
분리 영역(I)은 발광셀들(C1, C2)을 서로 분리한다. 분리 영역(I)에 반도체층들을 통해 기판(21)이 노출된다. 분리 영역(I)은 사진 및 식각 공정을 이용하여 형성되며, 이때, 고온 베이킹 공정을 이용하여 포토레지스트를 리플로우시킴으로써 완만한 경사면을 갖는 포토레지스트 패턴을 형성하고 이를 마스크로 이용하여 반도체층들을 식각함으로써 분리 영역(I)에 상대적으로 완만하게 경사진 측면들을 형성할 수 있다. 더욱이, 도 4d에 도시된 바와 같이, 상기 분리 영역(I)에 단차진 경사면이 형성될 수 있다. n형 반도체층(23)을 노출시키는 메사 형성 공정을 먼저 수행한 후, 기판(21)을 노출시키는 분리 영역을 형성함으로써 분리 영역(I)에 단차진 경사면이 형성될 수 있다.
상기 분리 영역(I)을 사이에 두고 발광셀들(C1, C2)이 서로 마주본다. 서로 마주보는 발광셀들(C1, C2)의 측면들이 내측면으로 정의된다. 한편, 상기 내측면 이외의 상기 발광셀들의 측면들은 외측면으로 정의된다. 따라서, 제1 및 제2 발광셀들(C1, C2) 내의 n형 반도체층들(23) 또한 각각 내측면 및 외측면들을 포함한다.
예를 들어, n형 반도체층(23)은 하나의 내측면과 3개의 외측면들을 포함할 수 있다. 도 4d에 도시된 바와 같이, n형 반도체층(23)의 외측면들은 상기 내측면에 비해 급격하게 경사질 수 있다. 본 실시예에 있어서, n형 반도체층(23)의 외측면들이 모두 내측면에 비해 급격하게 경사진 것으로 설명하지만, 본 발명은 이에 한정되는 것은 아니며, 적어도 하나의 외측면이 내측면에 비해 급격하게 경사진 것을 포함한다. 또한, 분리 영역(I)에 수직한 양측 외측면들만 상대적으로 급격하게 경사지고, 분리 영역과 평행한 외측면은 분리 영역(I)과 동일하게 완만하게 경사질 수도 있다.
나아가, 상대적으로 급격하게 경사진 외측면들은 기판(21)의 측면과 나란할 수 있다. 예를 들어, n형 반도체층들(23)의 외측면들은 기판(21)과 함께 n형 반도체층(23)을 스크라이빙함으로써 형성될 수 있으며, 따라서, 기판(21)의 측면들과 함께 형성될 수 있다.
각각의 n형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 n형 반도체층(23)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, n형 반도체층(23)의 외측면들에 인접한 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다. 또한, 분리 영역(I)의 측벽에서는 메사(M)의 측면과 n형 반도체층(23)의 측면이 서로 불연속적이며, 이에 따라 앞서 설명한 단차진 경사면이 형성될 수 있다.
메사(M)는 p형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 n형 반도체층(23)과 p형 반도체층(27) 사이에 개재된다. 도면들에서 메사(M)의 내측면이 외측면들과 동일하게 경사진 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니며, 메사(M)의 내측면이 외측면들에 비해 더 완만할 수 있다. 이에 따라, 후술하는 제2 콘택층(35b)의 안정성을 더욱 향상시킬 수 있다.
메사(M)는 상기 p형 반도체층(27) 및 활성층(25)을 관통하는 관통홀(27a)을 가질 수 있다. 메사(M)에 복수개의 관통홀들이 형성될 수도 있으나, 도 4a에 도시한 바와 같이, 단일의 관통홀(27a)이 형성될 수도 있다. 이 경우, 관통홀(27a)은 메사(M)의 중앙 근처에 원형 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니며, 메사(M)의 중앙을 지나는 기다란 형상을 가질 수도 있다.
제1 및 제2 발광셀들(C1, C2)의 p형 반도체층들(27) 상에 각각 반사 구조체(31)가 배치된다. 반사 구조체(31)는 p형 반도체층(27)에 콘택한다. 반사 구조체(31)는 관통홀(27a)을 노출시키는 개구부를 가지며, 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 반사 구조체(31)는 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
반사 구조체(31)는 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 반사 구조체(31)로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예컨대, 상기 반사 금속층은 Ag 또는 Al을 포함할 수 있다. 또한, 상기 반사 구조체(31)가 p형 반도체층(27)에 오믹 콘택하는 것을 돕기 위해 Ni층이 반사 금속층과 p형 반도체층(27) 사이에 형성될 수 있다. 이와 달리, 상기 반사 구조체(31)는 예컨대 ITO(indidum tin oxide) 또는 ZnO와 같은 투명 산화물층을 포함할 수도 있다.
한편, 예비 절연층(29)이 상기 반사 구조체(31) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(29)은 예컨대 화학기상증착 기술을 이용하여 SiO2로 형성될 수 있으며, 메사(M) 측면을 덮고 나아가 n형 반도체층(23)의 일부 영역을 덮을 수 있다. 예비 절연층(29)은 도 4d에 도시되듯이, 분리 영역(I)의 단차진 경사면에서는 하부측 경사면에서는 제거되고 상부측 경사면 및 단턱부 상에 잔류할 수 있다.
하부 절연층(33)이 메사들(M)을 덮으며 반사 구조체(31) 및 예비 절연층(29)을 덮는다. 하부 절연층(33)은 또한, 분리 영역(I) 및 메사(M) 측벽을 덮고, 메사(M) 주변의 n형 반도체층(23)의 일부를 덮는다. 도 4d의 확대된 단면도에 보이듯이, 기판(21)이 패터닝된 사파이어 기판인 경우, 하부 절연층(33)은 분리 영역(I) 내에서 기판(21) 상의 돌출부들의 형상을 따라 형성될 수 있다.
하부 절연층(33)은 제1, 제2 및 제3 콘택층(35a, 35b, 35c)과 제1 및 제2 발광셀들(C1, C2) 사이에 배치되며, 제1, 제2 및 제3 콘택층(35a, 35b, 35c)이 n형 반도체층(23) 또는 반사 구조체(31)에 접속할 수 있는 통로를 제공한다. 예를 들어, 하부 절연층(33)은 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 홀(33a), 제2 발광셀 상에서 반사 구조체(31)를 노출시키는 홀(33b) 및 관통홀(27a) 내에서 n형 반도체층(23)을 노출시키는 개구부(33c)를 가질 수 있다. 또한, 하부 절연층(33)은 메사(M) 주위를 덮되, n형 반도체층(23)의 가장자리 근처 영역들을 노출시킨다.
상기 홀(33a)은 도 4a에 도시되듯이, 분리 영역(I)에 평행하게 기다란 형상을 가질 수 있으며, 관통홀(27a)보다 분리 영역(I)에 가깝게 배치된다. 따라서, 제1 발광셀(C1) 상의 반사 구조체(31)에 넓은 영역에서 전류를 주입할 수 있다. 본 실시예에서 단일의 홀(33a)이 제1 발광셀(C1) 상의 반사 구조체(31)를 노출시키는 것으로 설명하지만, 복수의 홀(33a)이 제공될 수도 있다.
한편, 홀(33b)은 제2 발광셀(C2) 상에 배치되며 도 4a에 도시한 바와 같이, 복수개가 제공될 수 있다. 본 실시예에서 다섯 개의 홀들(33b)이 도시되어 있으나, 이에 한정되는 것은 아니며 더 적은 수나 더 많은 수의 홀들(33b)이 배치될 수도 있다. 홀들(33b) 전체의 중심은 분리 영역(I)으로부터 메사(M)의 중심보다 더 멀리 위치한다. 이에 따라, 분리 영역(I) 근처에 전류가 집중되는 것을 방지하고 제1 발광셀(C2)의 넓은 영역에 전류를 분산시킬 수 있다.
개구부(33c)는 관통홀(27a) 내에서 n형 반도체층(23)을 노출시켜 제1 콘택층(35a) 및 제2 콘택층(35b)이 n형 반도체층(23)에 접속할 수 있는 통로를 제공한다.
하부 절연층(33)은 SiO2 또는 Si3N4와 같은 절연물질로 형성될 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 나아가, 하부 절연층(33)은 굴절률이 서로 다른 재료층들, 예컨대 SiO2/TiO2를 반복 적층하여 형성한 분포 브래그 반사기를 포함할 수도 있다. 하부 절연층(33)이 분포 브래그 반사기를 포함할 경우, 반사 구조체(31) 이외의 영역으로 입사되는 광을 반사시킬 수 있어 광 추출 효율을 더욱 개선할 수 있다.
제1 콘택층(35a)은 제1 발광셀c 상에 배치되어 n형 반도체층(23)에 오믹 콘택한다. 제1 콘택층(35a)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제1 콘택층(35a)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제1 콘택층(35a)은 홀(33a) 주위의 일부 영역을 제외하고 메사(M) 상부 영역 및 측면을 덮을 수 있다.
제2 콘택층(35b)은 제2 발광셀(C2)의 n형 반도체층(23)에 오믹 콘택함과 아울러 상기 제1 발광셀(C1)의 반사 구조체(31)에 접속한다. 따라서, 제2 콘택층(35b)은 제1 발광셀(C1)의 p형 반도체층(27)과 제2 발광셀(C2)의 n형 반도체층(23)을 전기적으로 연결한다.
제2 콘택층(35b)은 메사(M) 둘레를 따라 n형 반도체층(23)의 외측면과 메사(M) 사이의 영역에서 n형 반도체층(23)에 오믹 콘택할 수 있다. 또한, 제2 콘택층(35b)은 메사(M)의 관통홀(27a) 내에서 하부 절연층(33)의 개구부(33c)에 의해 노출된 n형 반도체층(23)에 오믹 콘택할 수 있다. 나아가, 제2 콘택층(35b)은 홀(33a)에 노출된 반사 구조체(31)에 접속한다. 이를 위해, 제2 콘택층(35b)은 분리 영역(I) 상부를 지나 제2 발광셀(C2)에서 제1 발광셀(C1)로 연장된다. 이때, 상기 분리 영역(I) 상부를 지나는 제2 콘택층(35b)은, 도 4a에 도시되어 있듯이, 메사(M)의 폭 이내에 한정된다. 이에 따라, 제2 콘택층(35b)이 제1 발광셀(C1)의 n형 반도체층(23)에 단락되는 것을 방지할 수 있다. 또한, 제2 콘택층(35b)은 상대적으로 완만하게 경사지며, 단차진 분리 영역(I)을 지나기 때문에 공정 안정성이 개선된다. 상기 제2 콘택층(35b)은 분리 영역(I) 상에서 하부 절연층(33) 상에 배치되며, 하부 절연층(33)의 형상을 따라 요철을 갖도록 형성될 수 있다.
제3 콘택층(35c)은 제2 발광셀(C2) 상에서 하부 절연층(33) 상에 배치된다. 제3 콘택층(35c)은 하부 절연층(33)의 홀들(33b)을 통해 반사 구조체(31)에 접속되며, 반사 구조체(31)를 통해 p형 반도체층(27)에 전기적으로 접속된다. 제3 콘택층(35c)은 제2 콘택층(35b)으로 둘러싸인 영역 내에 배치될 수 있으며, 제2 관통홀(27a)을 부분적으로 감싸는 형상을 가질 수 있다. 제3 콘택층(35c)은 제1 및 제2 콘택층(35a, 35b)과 동일레벨에 위치하여 그 위에 형성되는 수지층(37)과 n 및 제2 전극 패드들(39a, 39b)이 용이하게 형성될 수 있게 돕는다. 제3 콘택층(35c)은 생략될 수도 있다.
제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 동일 물질을 이용하여 동일 공정으로 형성될 수 있다. 제1, 제2, 및 제3 콘택층(35a, 35b, 35c)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1, 제2 및 제3 콘택층(35a, 35b, 35c)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
수지층(37)은 제1 콘택층(35a) 및 제2 콘택층(35b) 상에 배치되며, 제1 콘택층(35a)을 노출시키는 제1 비아홀(37a) 및 제3 콘택층(35c)을 노출시키는 제2 비아홀(37b)을 가진다. 제1 및 제2 비아홀(37a, 37b)은, 평면도에서 보아, 상기 제1 관통홀(27a) 및 제2 관통홀(27b)을 부분적으로 감싸는 형상으로 형성된다. 제3 콘택층(35c)이 생략된 경우, 제2 비아홀(37b)을 통해 하부 절연층(33) 및 하부 절연층의 홀들(33b)이 노출된다.
수지층(37)은 제1 관통홀(27a) 및 제2 관통홀(27b) 상에 오목부들(37c)을 가질 수 있다. 오목부들(37c)은 제1 관통홀(27a) 및 제2 관통홀(27a)에 대응하여 형성될 수 있다.
수지층(37)은 또한 메사(M) 둘레에서 n형 반도체층(23)에 접속하는 제1 및 제2 콘택층(35a, 35b)을 덮는다. 도 4b 내지 도 4d에 잘 도시되어 있듯이, 제1 및 제2 콘택층(35a, 35b)과 n형 반도체층(23)의 가장자리 사이의 영역은 수지층(37)으로 덮일 수 있다. 따라서, 제1 및 제2 콘택층(35a, 35b)이 수지층(37)에 의해 수분 등 외부환경으로부터 보호될 수 있다. 수지층(37)은 또한 분리 영역(I) 상에서 제2 콘택층(35b)을 덮을 수 있는데, 분리 영역(I) 상에 제2 콘택층(35b)의 형상을 따라 오목부(37d)를 갖도록 형성될 수 있다.
수지층(37)은 포토레지스트 등의 감광성 수지로 형성될 수 있으며, 예를 들어 스핀 코팅 등의 기술을 이용하여 형성될 수 있다. 한편, 상기 제1 및 제2 비아홀들(37a, 37b)은 사진 및 현상에 의해 형성될 수 있다.
제1 전극 패드(39a)는 수지층(37)의 제1 비아홀(37a)을 채우며, 제1 콘택층(35a)에 전기적으로 접속한다. 또한, 제2 전극 패드는 제2 비아홀(37b)을 채우며, 제3 콘택층(35c)에 전기적으로 접속한다. 제3 콘택층(35c)이 생략된 경우, 제2 전극 패드(39b)가 직접 반사 구조체(31)에 접속될 수 있다. 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 도 4a에 잘 도시되어 있듯이, 평면도에서 보아, 제1 관통홀(27a) 및 제2 관통홀(27b)을 각각 부분적으로 감쌀 수 있다. 따라서, 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 오목부들(37c)을 부분적으로 감싼다. 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 제1 관통홀(27a) 및 제2 관통홀(27b)의 원주의 1/2 이상, 나아가 2/3 이상 감쌀 수 있다. 또한, 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 수지층(37) 상부로 돌출될 수 있다. 이에 따라, 상기 제1 및 제2 관통홀들(27a, 27b) 영역 상에 깊은 홈이 형성되고, 이 홈을 이용하여 땜납 등의 도전성 접착제를 이용하여 발광 다이오드 칩(210)을 본딩할 경우, 땜납 등이 상기 홈 내에 포획되어 땜납이 외부로 흘러넘치는 것을 방지할 수 있다. 제1 전극 패드(39a) 및 제2 전극 패드(39b)는 각각 메사(M) 상부 영역 내에 한정되어 배치될 수 있다.
도 5a 내지 도 5d는 도 1의 발광 다이오드(10)를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다. 구체적으로, 도 5a는 솔더 페이스트(1)를 사용하여 발광 다이오드(10)를 기판(300)에 접착하는 과정의 일 예를 보여주는 도면이다. 도 5b는 완성된 발광 다이오드 모듈의 일 예를 보여주는 도면이다. 도 5c는 도 5b의 A-A'의 절취선을 따라 절단된 단면을 보여주는 도면이다. 도 5d는 도 5 b의 B-b'의 절취선을 따라 절단된 단면을 보여주는 도면이다.
먼저 도 5a를 참조하면, 발광 다이오드(10), 기판(300) 그리고 상기 발광 다이오드(10)를 상기 기판(300)에 접착시키는 솔더 페이스트(1)가 제공된다.
솔더 페이스트(1)는 발광 다이오드(10)의 제1 솔더홀(171) 및 제2 솔더홀(172)에 제공된다. 제1 리드 단자(191)는 제1 솔더홀(171)에 제공된 솔더 페이스트(1)를 통하여 기판(300) 상의 제1 전극(310)에 전기적으로 연결되고, 제2 리드 단자(192)는 제2 솔더홀(172)에 제공된 솔더 페이스트(1)를 통하여 기판(300) 상의 제2 전극(330)에 전기적으로 연결된다.
또한, 솔더 페이스트(1)는 발광 다이오드(10)의 더미 솔더홀(173)에 제공된다. 더미 단자(193, 도 5d 참조)는 더미 솔더홀(173)에 제공된 솔더 페이스트(1)를 통해 기판(300) 상의 금속판(320)에 전기적으로 연결된다.
본 출원의 기술적 사상에 따른 실시 예에 있어서, 솔더 페이스트(1)는 제1 솔더홀(171)에 노출된 제1 중간 도전층(141)에 전기적으로 연결됨으로써, 기판(300)의 제1 전극(310)과 제1 중간 도전층(141) 사이에 열 패스 경로를 생성할 수 있다. 또한, 솔더 페이스트(1)는 제2 솔더홀(172)에 노출된 제2 중간 도전층(142)에 전기적으로 연결됨으로써, 기판(300)의 제2 전극(320)과 제2 중간 도전층(142) 사이에 열 패스 경로를 생성할 수 있다. 이에 따라, 발광 다이오드 패키지 및 발광 다이오드 모듈의 방열 특성이 향상될 수 있다.
이에 더하여, 더미 솔더홀(173)에 제공된 솔더 페이스트(1)를 통하여 기판(300) 상의 금속판(330)에 접착됨으로써, 발광 다이오드(10)가 기판에 좀 더 단단히 고정될 수 있다. 또한, 더미 솔더홀(173)에 제공된 솔더 페이스트(1)가 전기적으로 연결됨으로써, 기판(300)의 금속판(330)과 중간 더미층(143) 사이에 열 패스 경로가 형성될 수 있으며, 이에 따라 방열 특성이 더욱 향상될 수 있다.
또한, 솔더 페이스트(1)가 리드 프레임 유닛(100)의 내측에 형성된 솔더홀들(171~173)에 삽입됨으로써, 본 출원의 기술적 사상에 따른 발광 다이오드 모듈은 솔더 페이스트(1)가 차지하는 면적을 최소화할 수 있고, 소형화가 가능하다는 장점이 있다.
한편, "솔더 페이스트"는 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 이용하여 형성된 최종 접착층을 의미한다. 다만, 발광 다이오드 모듈의 제조 방법을 설명하는 경우, "솔더 페이스트"가 금속 분말, 플럭스 및 유기물의 혼합물인 페이스트를 의미하는 것으로 사용될 수 있다. 예를 들어, 솔더 페이스트(1)는 Sn과 다른 금속을 함유할 수 있다. 솔더 페이스트(1)는 전체 금속 중량에 대해 Sn을 50% 이상, 60% 이상, 또는 90% 이상 함유할 수 있다. 예를 들어, 솔더 페이스트는, 납 함유 솔더 합금, 예컨대 Sn-Pb 또는 Sn-Pb-Ag계, 또는 무납 솔더 합금, 예컨대 Sn-Ag계 합금, Sn-Bi계 합금, Sn-Zn계 합금, Sn-Sb계 또는 Sn-Ag-Cu 합금을 포함할 수 있다.
도 5b를 참조하면, 본 출원의 실시 예에 따른 발광 다이오드 모듈의 일 예가 도시되어 있다. 도시된 바와 같이, 발광 다이오드 모듈은 기판(300)과 평행한 방향으로 광을 조사할 수 있으며, 따라서 발광 다이오드 모듈은 사이드 타입 발광 다이오드 모듈이라 칭해질 수 있다.
도 5c를 참조하면, 제1 솔더홀(171)에 솔더 페이스트(1)가 제공된다. 도시된 바와 같이, 솔더 페이스트(1)는 제1 중간 도전층(141)의 하면, 제2 절연 기판(120)의 내측면, 제1 하부 도전층(151)의 내측면에 접착됨으로써, 발광 다이오드(10)를 기판(300)에 접착시킨다. 또한, 제1 중간 도전층(141)은 솔더 페이스트(1)를 통하여 제1 전극(310) 에 연결되며, 이에 따라 발광 다이오드(10)의 열은 제1 중간 도전층(141)을 통하여 기판(300)으로 방출될 수 있다.
도 5d를 참조하면, 제1 솔더홀(171)에 솔더 페이스트(1)가 제공된다. 도시된 바와 같이, 솔더 페이스트(1)는 중간 더미층(143)의 하면, 제2 절연 기판(120)의 내측면, 하부 더미층(153)의 내측면에 접착됨으로써, 발광 다이오드(10)를 기판(300)에 접착시킨다. 또한, 솔더 페이스트(1)는 중간 더미층(143) 및 하부 더미층(153)에 전기적으로 연결되어 더미 단자(193)를 형성하며, 발광 다이오드(10)의 열은 더미 단자(193)를 통하여 기판(300)으로 방출될 수 있다.
도 1 내지 도 5를 참조하여 설명된 바와 같이, 본 출원의 실시 예에 따른 발광 다이오드(10)는 리드 프레임 유닛(100) 및 상기 리드 프레임 유닛(100)에 실장된 광원 유닛(200)을 포함하며, 리드 프레임 유닛(100)은 서로 다른 층에 제공되는 적어도 세 개의 도전층들을 포함한다. 특히, 본 출원의 실시 예에 따른 발광 다이오드(10)는 상기 적어도 세 개의 도전층들을 통하여 발광 다이오드(10) 내부의 열을 외부로 방출함으로써, 개선된 방열 효과를 제공할 수 있다.
한편, 상술한 설명은 예시적인 것이며, 본 출원의 기술적 사상은 이에 한정되지 않음이 이해될 것이다. 본 출원의 기술적 사상의 범주 내에서, 당업자에 의하여 다양한 설계 및 구조 변경이 이루어질 수 있다. 이하에서는, 본 출원의 기술적 사상의 범주 내에 속하는 다양한 변형 예들이 추가적으로 설명될 것이다.
도 6a 내지 내지 도 6d는 본 출원의 다른 실시 예에 따른 발광 다이오드(10)를 보여주는 도면들이다. 구체적으로, 도 6a는 본 출원의 다른 실시 예에 따른 발광 다이오드(10)의 전체적인 모습을 보여주는 사시도이다. 도 6b 내지 도 6d는 각각 도 6a의 리드 프레임 유닛(100')에 포함된 제1 도전층(130), 제2 도전층(140) 및 제3 도전층(150)을 보여주는 평면도이다.
도 6a 내지 도 6d의 발광 다이오드(20)는 도 1 내지 도 4의 발광 다이오드(10)와 유사하다. 따라서, 동일하거나 유사한 구성요소는 동일하거나 유사한 참조번호를 사용하여 설명될 것이며, 반복되거나 중첩되는 설명은 명확한 설명을 위하여 이하 생략될 것이다.
도1 내지 도 4의 발광 다이오드(10)가 반원 형태의 솔더홀들(171~173)을 갖는 것에 비하여, 도 6의 발광 다이오드(20)의 솔더홀들 중 적어도 하나는 절연 기판의 가장자리 일부가 식각된 부채꼴 형태의 솔더홀을 갖는다.
다시 말하면, 도1 내지 도 4의 발광 다이오드(10)이 제2 절연 기판(120)의 일부를 반원 형태로 제거하여 형성된 솔더홀들(171~173)을 갖는 것에 비하여, 도 6의 발광 다이오드(20)는 제2 절연 기판(120')의 모서리 중 적어도 하나의 모서리가 커팅하여 형성된 솔더홀을 갖는다.
예를 들어, 도 6a 내지 도 6d를 참조하면, 제2 절연 기판(120')의 모서리들 중 두 개의 모서리가 커팅되어 제1 및 제2 솔더홀(171', 172')이 형성될 수 있다. 이 경우, 도시된 바와 같이, 제1 하부 도전층(151')은 제1 솔더홀(171')에 대응하는 형상, 즉 모서리가 커팅된 형상을 갖는다. 제2 하부 도전층(152')은 제2 솔더홀(172')에 대응하는 형상을 갖는다.
도 7a 및 도 7b는 도 6의 발광 다이오드(20)를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다. 구체적으로, 도 7a는 솔더 페이스트(2)를 사용하여 발광 다이오드(20)를 기판(300)에 접착하는 모습의 일 예를 보여주는 도면이다. 도 7b는 완성된 발광 다이오드 모듈의 일 예를 보여주는 도면이다.
도 7a 및 도 7b를 참조하면, 도 6의 발광 다이오드(20) 및 발광 다이오드(20)의 측면에 제공되는 기판(300), 그리고 발광 다이오드(20)를 기판(300)에 접착시키는 솔더 페이스트(2)가 도시되어 있다. 솔더 페이스트(2)는 제1 솔더홀(171'), 제2 솔더홀(172') 및 더미 솔더홀(173)에 제공된다.
본 출원의 기술적 사상에 따른 실시 예에 있어서, 제1 솔더홀(171')에 제공되는 솔더 페이스트(2)는 제2 절연 기판(120')의 일측면을 감싸도록 제공됨으로써, 발광 다이오드(20)를 기판(300)에 좀 더 안정적으로 접착시킬 수 있다. 마찬가지로, 제2 솔더홀(172')에 제공되는 솔더 페이스트(2)는 제2 절연 기판(120')의 타측면을 감싸도록 제공됨으로써, 발광 다이오드(20)를 기판(300)에 좀 더 안정적으로 접착시킬 수 있다.
이와 같이, 제1 솔더홀(171') 및 제2 솔더홀(172')이 각각 제2 절연 기판(120')의 일부를 커팅하여 형상된 경우, 솔더 페이스트(2)가 접촉 가능한 면적이 넓어져 발광 다이오드(20)가 기판(300)에 좀 더 안정적으로 고정될 수 있다.
도 8a 내지 내지 도 8d는 본 출원의 다른 실시 예에 따른 발광 다이오드(30)를 보여주는 도면들이다. 구체적으로, 도 8a는 본 출원의 다른 실시 예에 따른 발광 다이오드(30)의 전체적인 모습을 보여주는 사시도이다. 도 8b 내지 도 8d는 각각 도 8a의 리드 프레임 유닛(100'')에 포함된 제1 도전층(130), 제2 도전층(140) 및 제3 도전층(150)을 보여주는 평면도이다.
도 8a 내지 도 8d의 발광 다이오드(30)는 도 1 내지 도 4의 발광 다이오드(10)와 유사하다. 따라서, 동일하거나 유사한 구성요소는 동일하거나 유사한 참조번호를 사용하여 설명될 것이며, 반복되거나 중첩되는 설명은 명확한 설명을 위하여 이하 생략될 것이다.
도1 내지 도 4의 발광 다이오드(10)에 더미 솔더홀(173)이 형성된 것에 비하여, 도 8의 발광 다이오드(30)에는 더미 솔더홀이 형성되어 있지 않다. 즉, 도 8의 발광 다이오드(30)의 제2 절연 기판(120'')에는 중간 더미홀이 형성되어 있지 않다.
예를 들어, 도 8a 내지 도 8d를 참조하면, 제2 절연 기판(120'')에는 중간 더미홀이 형성되어 있지 않다. 또한, 제2 절연 기판(120'')의 하면에는 하부 더미층이 형성되지 않으며, 제1 절연 기판(110)과 제2 절연 기판(120'') 사이에는 중간 더미층이 형성되어 있지 않다. 즉, 도 8의 발광 다이오드(30)는 더미 단자를 포함하지 않는다.
이와 같이, 제2 절연 기판(120'')에 중간 더미홀이 형성되지 않음으로써, 제2 절연 기판(120'')의 강도가 증가될 수 있으며, 이에 따라 발광 다이오드(30) 자체의 패키지 강도 역시 증가될 수 있다.
한편, 도 8a 내지 도 8d에 도시된 제2 도전층(140) 및 제3 도전층(150)은 예시적인 것이며, 본 출원의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 제2 도전층(140) 및 제3 도전층(150)은 다양한 형상과 크기로 형성될 수 있다. 이는 이하의 도 9를 참조하여 좀 더 자세히 설명될 것이다.
도 9a 및 도 9b는 각각 본 출원의 다른 실시 예에 따른 제2 도전층(140'') 및 제3 도전층(150'')의 평면도를 보여주는 도면이다.
먼저, 도 9a를 참조하면, 제2 도전층(140'')에는 중간 더미층이 형성되어 있지 않다. 즉, 도 8b와 유사하게, 도 9a의 제2 도전층(140'')은 제1 중간 도전층(141'') 및 제2 중간 도전층(142'')만을 포함한다.
이 경우, 제1 중간 도전층(141'') 및 제2 중간 도전층(142'')의 형태, 그리고 제1 중간 도전층(141'') 및 제2 중간 도전층(142'') 사이의 거리(d1)는 다양하게 형성될 수 있다. 예를 들어, 도 9a에 도시된 바와 같이, 제1 중간 도전층(141'') 및 제2 중간 도전층(142'')은 도 2의 제1 및 제2 중간 도전층(141, 142)에 비하여 넓은 면적을 갖도록 형성될 수 있다. 이 경우, 제1 중간 도전층(141'') 및 제2 중간 도전층(142'') 사이의 거리(d1)는 서로 쇼트가 나지 않을 정도의 마진과 동일하거나 그 이상일 수 있다.
도 9b를 참조하면, 제3 도전층(150'')에는 하부 더미층이 형성되어 있지 않다. 이 경우, 도 9a와 유사하게, 제1 하부 도전층(151'') 및 제2 하부 도전층(152'')의 형태, 그리고 제1 하부 도전층(151'') 및 제2 하부 도전층(152'') 사이의 거리(d2)는 다양하게 형성될 수 있다. 예를 들어, 도시된 바와 같이, 솔더 페이스트와의 접촉 면적을 증가시키기 위하여, 제1 하부 도전층(151'') 및 제2 하부 도전층(152'')은 가능한 넓은 면적을 가지도록 형성될 수 있다.
도 10a 내지 내지 도 10d는 본 출원의 다른 실시 예에 따른 발광 다이오드(40)를 보여주는 도면들이다. 구체적으로, 도 10a는 본 출원의 다른 실시 예에 따른 발광 다이오드(40)의 전체적인 모습을 보여주는 사시도이다. 도 10b 내지 도 10d는 각각 도 10a의 리드 프레임 유닛(100''')에 포함된 제1 도전층(130'''), 제2 도전층(140''') 및 제3 도전층(150''')을 보여주는 평면도이다.
도 10a 내지 도 10d의 발광 다이오드(40)는 도 1 내지 도 4의 발광 다이오드(10)와 유사하다. 따라서, 동일하거나 유사한 구성요소는 동일하거나 유사한 참조번호를 사용하여 설명될 것이며, 반복되거나 중첩되는 설명은 명확한 설명을 위하여 이하 생략될 것이다.
도1 내지 도 4의 발광 다이오드(10)의 제1 및 제2 도전층(130, 140)의 일부가 외부로 노출된 것에 비하여, 도 10의 발광 다이오드(40)는 외부로 제1 및 제 2 도전층(130''', 140''')을 노출시키지 않는다.
예를 들어, 도 10a 및 도 10b를 참조하면, 제1 도전층(130''')의 너비 방향의 길이는 제1 절연 기판(110)의 너비 방향의 길이보다 작도록 형성된다. 이 경우, 제1 도전층(130''')의 측면은 광원 유닛(200)의 하우징에 의하여 감싸지게 되며, 제1 도전층(130''')은 외부로 노출되지 않을 수 있다.
또한, 도 10a 및 도 10c를 참조하면, 제2 도전층(140''')의 너비 방향의 길이는 제1 절연 기판(110)의 너비 방향의 길이보다 작도록 형성된다. 이 경우, 제2 도전층(140''')의 측면은 접착층(180, 도1 참조)에 의하여 감싸지게 되며, 이에 따라 제2 도전층(140''')은 외부로 노출되지 않을 수 있다.
이와 같이, 제1 및 제 2 도전층(130''', 140''')의 일부를 외부로 노출시키지 않음으로써, 본 출원의 실시 예에 따른 발광 다이오드(40)는 외부 습기를 차단하여 신뢰성 및 수명을 향상시킬 수 있다.
도 11a 내지 내지 도 11d는 본 출원의 다른 실시 예에 따른 발광 다이오드(50)를 보여주는 도면들이다. 구체적으로, 도 11a는 본 출원의 다른 실시 예에 따른 발광 다이오드(50)의 전체적인 모습을 보여주는 사시도이다. 도 11b 내지 도 11d는 각각 도 11a의 리드 프레임 유닛(100'''')에 포함된 제1 도전층(130), 제2 도전층(140'''') 및 제3 도전층(150'''')을 보여주는 평면도이다.
도 11a 내지 도 11d의 발광 다이오드(50)는 도 1 내지 도 4의 발광 다이오드(10)와 유사하다. 따라서, 동일하거나 유사한 구성요소는 동일하거나 유사한 참조번호를 사용하여 설명될 것이며, 반복되거나 중첩되는 설명은 명확한 설명을 위하여 이하 생략될 것이다.
도1 내지 도 4의 발광 다이오드(10)가 솔더홀들(171~173)을 갖는 것에 비하여, 도 11의 발광 다이오드(50)는 솔더홀들을 갖지 않는다. 즉, 도 11의 발광 다이오드(50)의 리드 프레임 유닛(100'''')에는 솔더홀들이 형성되어 있지 않다. 이와 같이, 리드 프레임 유닛(100'''')에 복수의 솔더홀들을 갖지 않는 경우, 솔더홀들을 형성하기 위한 제조 공정이 필요치 않아 공정이 단순해지며, 리드 프레임 유닛(100'''')의 강도가 증가한다는 장점이 있다. 또한, 이 경우, 도 11c 및 도 11d에 도시된 바와 같이, 중간 더미층 및 하부 더미층 역시 형성되지 않을 수 있다.
도 12a 및 도 12b는 도 11의 발광 다이오드(50)를 사용하여 형성된 발광 다이오드 모듈을 보여주는 도면들이다. 구체적으로, 도 12a는 솔더 페이스트(3)를 사용하여 발광 다이오드(50)를 기판(300)에 접착하는 모습의 일 예를 보여주는 도면이다. 도 11b는 완성된 발광 다이오드 모듈의 측면을 보여주는 도면이다.
도 12a 및 도 12b를 참조하면, 솔더 페이스트(3)는 발광 다이오드(30)의 배면 방향에서 제1 하부 도전층(151'''')을 덮음으로써, 제1 하부 도전층(151'''')을 기판(300)의 제1 전극(310)에 접착시킬 수 있다. 마찬가지로, 솔더 페이스트(3)는 발광 다이오드(30)의 배면 방향에서 제2 하부 도전층(152'''')을 덮음으로써, 제2 하부 도전층(153'''')을 기판(300)의 제2 전극(320)에 접착시킬 수 있다.
한편, 상술한 설명은 예시적인 것이며, 본 출원의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 기판(300, 도 12a 참조)과의 접착력을 높이기 위하여, 제2 절연 기판(120'''')의 하면에는 하부 더미층이 추가로 형성될 수도 있다.
도 13a 내지 내지 도 13d는 본 출원의 다른 실시 예에 따른 발광 다이오드(60)를 보여주는 도면들이다. 구체적으로, 도 13a는 본 출원의 다른 실시 예에 따른 발광 다이오드(60)의 전체적인 모습을 보여주는 사시도이다. 도 13b 내지 도 13d는 각각 도 13a의 리드 프레임 유닛(100'''')에 포함된 제1 도전층(130), 제2 도전층(140) 및 제3 도전층(150''')을 보여주는 평면도이다.
도 13a 내지 도 13d의 발광 다이오드(60)는 도 1 내지 도 4의 발광 다이오드(10)와 유사하다. 따라서, 동일하거나 유사한 구성요소는 동일하거나 유사한 참조번호를 사용하여 설명될 것이며, 반복되거나 중첩되는 설명은 명확한 설명을 위하여 이하 생략될 것이다.
도1 내지 도 4의 발광 다이오드(10)가 복수의 솔더홀들(170~173)을 포함하고 있는 것에 비하여, 도 13의 발광 다이오드(60)는 더미 솔더홀(173)만을 포함한다. 즉, 도 13의 제2 절연 기판(120''''')에는 더미 솔더홀(173)만이 형성되어 있다.
이 경우, 도 13a 및 도 13d를 참조하면, 하부 더미층(153)은 더미 솔더홀(173)에 대응하여 개구부를 포함하나, 제1 하부 도전층(151''''') 및 제2 하부 도전층(152'''')에는 개구부가 형성되어 있지 않다.
이와 같이, 더미 솔더홀(173)만이 형성되어 있는 경우, 더미 단자에 의하여 방열 특성이 개선될 뿐만 아니라, 많은 솔더홀들에 의하여 리드 프레임 유닛(100'''''')의 강도가 약해지는 것을 방지할 수 있다.
도 14는 본 출원의 발광 다이오드 모듈이 제공된 표시 장치(1000)의 일 예를 보여주는 단면도이다. 도 14를 참조하면, 표시 장치(1000)는 액정패널(1110)과 백라이트 유닛(1120), 그리고 서포트메인(1130)과 커버 버툼(1150), 탑커버(1140)를 포함한다.
액정패널(1110)은 화상표현의 핵심적인 역할을 담당하는 부분으로써 액정층을 사이에 두고 대면 합착된 제 1 및 제 2 기판(1112, 1114)으로 구성된다. 액정패널(1110) 후방으로는 백라이트 유닛이 구비된다.
백라이트 유닛은 서포트메인(1130)의 적어도 일측 가장자리 길이방향을 따라 배열되는 발광 다이오드 모듈(1160)과, 커버 버툼(1150) 상에 안착되는 백색 또는 은색의 반사판(1125)과, 이러한 반사판(1125) 상에 안착되는 도광판(1123) 그리고 이의 상부로 개재되는 다수의 광학시트(21)를 포함한다.
본 출원의 일 실시 예에 있어서, 발광 다이오드 모듈(1160)은 도 1 내지 도 9를 참조하여 설명된 발광 다이오드(10, 20, 30)를 포함하며, 사이드 타입 타입의 발광 다이오드 모듈로 구현될 수 있다.
따라서, 백라이트 유닛에 제공되는 발광 다이오드 모듈(1160)이 효과적으로 열을 방출하기 때문에, 도 10의 표시 장치(1000)는 장시간 사용하여도 온도 상승의 폭이 작으며, 휘도 변화없이 안정적으로 영상을 디스플레이 할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (24)

  1. 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛; 및
    상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛을 포함하며,
    상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함하는, 발광 다이오드.
  2. 제1 항에 있어서,
    상기 리드 프레임 유닛은 제1 절연 기판 및 제2 절연 기판을 포함하며,
    상기 상부 도전층은 상기 광원 유닛과 상기 제1 절연 기판 사이에 제공되고,
    상기 중간 도전층은 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 제공되며,
    상기 하부 도전층은 상기 제2 절연 기판 상에 제공되되 상기 중간 도전층이 제공된 면의 반대 면에 제공된, 발광 다이오드.
  3. 제2 항에 있어서,
    상기 리드 프레임 유닛은 상기 제1 및 제2 리드 단자와 절연된 더미 단자를 더 포함하는, 발광 다이오드.
  4. 제3 항에 있어서,
    평면 상에서 볼 때, 상기 더미 단자는 상기 제1 리드 단자와 상기 제2 리드 단자 사이에 제공된, 발광 다이오드.
  5. 제4 항에 있어서,
    상기 더미 단자는,
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 제공된 중간 더미층; 및
    상기 제2 절연 기판에 제공되되 상기 중간 더미층이 제공된 면의 반대 면에 제공된 하부 더미층을 포함하는, 발광 다이오드.
  6. 제5 항에 있어서,
    상기 중간 더미층과 상기 중간 도전층은 서로 전기적으로 절연되고, 상기 하부 더미층과 상기 하부 도전층은 서로 전기적으로 절연된, 발광 다이오드.
  7. 제5 항에 있어서,
    상기 제2 절연 기판은 그 일부가 제거된 더미 솔더홀을 갖고,
    상기 중간 더미층과 상기 하부 더미층은 상기 더미 솔더홀에 제공된 솔더 페이스트를 통하여 전기적으로 연결된, 발광 다이오드.
  8. 제2 항에 있어서,
    상기 제1 및 제2 절연 기판은 각각 그 일부가 제거된 적어도 하나의 비아홀을 갖고, 상기 상부 도전층과 상기 중간 도전층은 상기 비아홀에 제공된 컨택부를 통하여 전기적으로 연결된, 발광 다이오드.
  9. 제8 항에 있어서,
    상기 제2 절연 기판은 상기 중간 도전층의 배면을 노출시키는 적어도 하나의 솔더홀을 갖는, 발광 다이오드.
  10. 제9 항에 있어서,
    상기 하부 도전층은 상기 솔더홀과 동일한 개구를 갖는, 발광 다이오드.
  11. 제9 항에 있어서,
    상기 솔더홀에 제공되는 솔더 페이스트를 더 포함하는, 발광 다이오드.
  12. 제1 항에 있어서,
    상기 발광부, 상기 제1 전극 패드, 및 상기 제2 전극 패드는 발광 다이오드를 이루며,
    상기 발광 다이오드는 상기 리드 프레임 유닛 상에 배치된, 발광 다이오드.
  13. 제12 항에 있어서,
    상기 발광 다이오드는 플립형인, 발광 다이오드.
  14. 제13 항에 있어서,
    상기 발광 다이오드를 커버하며, 상기 발광 다이오드로부터 출사된 광의 적어도 일부를 변환하는 파장 변환부를 더 포함하는, 발광 다이오드.
  15. 제14 항에 있어서,
    상기 파장 변환부는 형광체를 포함하는, 발광 다이오드.
  16. 제14 항에 있어서,
    상기 파장 변환부를 커버하는 투명부를 더 포함하는, 발광 다이오드.
  17. 제16 항에 있어서,
    평면 상에서 볼 때, 상기 발광 다이오드, 상기 파장 변환부, 및 상기 투명부의 둘레를 둘러싸는 절연부를 더 포함하는, 발광 다이오드.
  18. 제17 항에 있어서,
    평면 상에서 볼 때, 상기 절연부는 상기 파장 변환부와 일부가 중첩되는, 발광 다이오드.
  19. 제17 항에 있어서,
    평면 상에서 볼 때, 상기 절연부는 상기 형광부와 이격된, 발광 다이오드.
  20. 제17 항에 있어서,
    평면 상에서 볼 때, 상기 절연부는 상기 형광부와 접촉된, 발광 다이오드.
  21. 제1 항에 있어서,
    상기 상부 도전층은 상기 제1 리드 단자에 전기적으로 연결된 제1 상부 도전층 및 상기 제2 리드 단자에 연결된 제2 상부 도전층을 포함하며,
    상기 제1 및 제2 상부 도전층 중 적어도 하나는 외부로 노출된, 발광 다이오드.
  22. 제1 항에 있어서,
    상기 중간 도전층은 상기 제1 리드 단자에 전기적으로 연결된 제1 중간 도전층 및 상기 제2 리드 단자에 연결된 제2 중간 도전층을 포함하며,
    상기 제1 및 제2 중간 도전층 중 적어도 하나는 외부로 노출된, 발광 다이오드.
  23. 발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛;
    상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛; 및
    상기 광원 유닛과 상기 리드 프레임 유닛의 측면에 제공되며, 상기 제1 및 제2 리드 단자와 전기적으로 연결된 기판을 포함하며,
    상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함하는, 발광 다이오드 모듈.
  24. 표시 패널;
    상기 표시 패널의 일 측에 제공되며, 광이 입사되는 제1 면 및 상기 광이 출사되며 상기 표시 패널과 마주보는 제2 면을 갖는 도광판; 및
    상기 도광판의 상기 제1 면으로 상기 광을 제공하는 발광 다이오드 모듈을 포함하며,
    상기 발광 다이오드 모듈은,
    발광부, 제1 전극 패드, 및 제2 전극 패드를 포함하며, 전면으로 광을 출사하는 광원 유닛;
    상기 광원 유닛의 배면에 제공되며, 상기 제1 및 제2 전극 패드에 각각 연결된 제1 및 제2 리드 단자를 포함하는 리드 프레임 유닛; 및
    상기 광원 유닛과 상기 리드 프레임 유닛의 측면에 제공되며, 상기 제1 및 제2 리드 단자와 전기적으로 연결된 기판을 포함하며,
    상기 제1 및 제2 리드 단자 중 적어도 하나는, 서로 다른 층에 제공되며 서로 전기적으로 연결된 상부 도전층, 중간 도전층, 및 하부 도전층을 포함하는, 표시 장치.
PCT/KR2018/011079 2017-09-29 2018-09-19 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치 WO2019066372A2 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201880006297.9A CN110178232B (zh) 2017-09-29 2018-09-19 发光二极管、发光二极管模块以及具有其的显示装置
CN202210721428.XA CN115084347A (zh) 2017-09-29 2018-09-19 发光二极管
US16/819,624 US11251351B2 (en) 2017-09-29 2020-03-16 Light emitting diode, light emitting diode module, and display device having the same
US17/592,411 US11749792B2 (en) 2017-09-29 2022-02-03 Light emitting diode, light emitting diode module, and display device including the same
US18/362,732 US20240063357A1 (en) 2017-09-29 2023-07-31 Light emitting diode, light emitting diode module, and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0127381 2017-09-29
KR1020170127381A KR20190037741A (ko) 2017-09-29 2017-09-29 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/819,624 Continuation US11251351B2 (en) 2017-09-29 2020-03-16 Light emitting diode, light emitting diode module, and display device having the same

Publications (3)

Publication Number Publication Date
WO2019066372A2 WO2019066372A2 (ko) 2019-04-04
WO2019066372A3 WO2019066372A3 (ko) 2019-05-23
WO2019066372A4 true WO2019066372A4 (ko) 2019-07-11

Family

ID=65902313

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/011079 WO2019066372A2 (ko) 2017-09-29 2018-09-19 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치

Country Status (5)

Country Link
US (3) US11251351B2 (ko)
KR (1) KR20190037741A (ko)
CN (3) CN110178232B (ko)
DE (1) DE202018006380U1 (ko)
WO (1) WO2019066372A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037741A (ko) 2017-09-29 2019-04-08 서울반도체 주식회사 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
KR20190098709A (ko) * 2018-02-14 2019-08-22 에피스타 코포레이션 발광 장치, 그 제조 방법 및 디스플레이 모듈
CN111739798A (zh) * 2020-05-21 2020-10-02 如皋市大昌电子有限公司 二极管高压硅堆的清洗封装方法
CN112086368A (zh) * 2020-08-05 2020-12-15 如皋市大昌电子有限公司 一种快速开关塑封高压硅堆的制备工艺
CN112331638B (zh) * 2020-09-28 2023-06-06 惠州市聚飞光电有限公司 发光二极管及背光模组

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
JP2008227139A (ja) * 2007-03-13 2008-09-25 Matsushita Electric Ind Co Ltd 静電気対策部品およびこれを用いた発光ダイオードモジュール
TWI423467B (zh) * 2007-06-06 2014-01-11 Epistar Corp 半導體發光裝置
KR101000860B1 (ko) * 2009-03-12 2010-12-14 삼성전기주식회사 발광다이오드 패키지 및 그 제조 방법
WO2011002208A2 (ko) * 2009-07-03 2011-01-06 서울반도체 주식회사 발광 다이오드 패키지
KR101645009B1 (ko) 2010-01-06 2016-08-03 서울반도체 주식회사 방열기판을 갖는 ｌｅｄ 패키지
KR101162541B1 (ko) * 2009-10-26 2012-07-09 주식회사 두산 패키지용 인쇄회로기판 및 그 제조방법
KR101824734B1 (ko) * 2010-11-12 2018-02-01 엘지이노텍 주식회사 발광모듈
KR20120083815A (ko) * 2011-01-18 2012-07-26 엘지이노텍 주식회사 인쇄회로기판 및 조명 장치
US9287477B2 (en) * 2011-06-08 2016-03-15 Seoul Semiconductor Co., Ltd. Light emitting diode package
DE102012102114B4 (de) * 2012-03-13 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauteil, Beleuchtungsvorrichtung und Anzeigevorrichtung
KR101907390B1 (ko) * 2012-04-23 2018-10-12 삼성전자주식회사 백색 발광 장치 및 이를 이용한 디스플레이 장치
JP6187201B2 (ja) * 2013-11-29 2017-08-30 日亜化学工業株式会社 発光装置用反射膜、並びに、それを備えるリードフレーム、配線基板、ワイヤ、及び発光装置
JP6524624B2 (ja) * 2014-09-19 2019-06-05 日亜化学工業株式会社 発光装置
JP6327232B2 (ja) * 2015-10-30 2018-05-23 日亜化学工業株式会社 発光装置及び発光モジュールの製造方法
KR20170075897A (ko) * 2015-12-23 2017-07-04 삼성전자주식회사 발광 다이오드 패키지
KR20190037741A (ko) 2017-09-29 2019-04-08 서울반도체 주식회사 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치

Also Published As

Publication number Publication date
DE202018006380U1 (de) 2020-03-18
WO2019066372A3 (ko) 2019-05-23
US20220158064A1 (en) 2022-05-19
CN111192952A (zh) 2020-05-22
CN110178232B (zh) 2022-07-05
US20240063357A1 (en) 2024-02-22
KR20190037741A (ko) 2019-04-08
US20200220060A1 (en) 2020-07-09
US11749792B2 (en) 2023-09-05
CN115084347A (zh) 2022-09-20
CN110178232A (zh) 2019-08-27
US11251351B2 (en) 2022-02-15
WO2019066372A2 (ko) 2019-04-04

Similar Documents

Publication Publication Date Title
WO2019066372A4 (ko) 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
KR102546262B1 (ko) 발광 소자
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2014014299A2 (ko) 반도체 발광소자
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2014014300A2 (ko) 반도체 발광소자
WO2016064134A2 (en) Light emitting device and method of fabricating the same
WO2014178583A1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
WO2016032167A1 (ko) 발광 소자 패키지
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2014088322A1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2021086026A1 (ko) Led 디스플레이 장치
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016148539A1 (ko) 발광 소자 및 이를 구비한 카메라 모듈
WO2021133124A1 (ko) Led 디스플레이 장치
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2019231115A1 (ko) 반도체 소자 패키지 및 이를 포함하는 광조사장치
WO2017074035A1 (ko) 발광소자 패키지, 및 이를 포함하는 조명시스템
WO2019027192A1 (ko) 반도체 소자 패키지 및 광원 장치
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2019088704A1 (ko) 발광소자 패키지 및 이를 구비한 조명 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2017010705A1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18860247

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18860247

Country of ref document: EP

Kind code of ref document: A2