JP6524624B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP6524624B2
JP6524624B2 JP2014191049A JP2014191049A JP6524624B2 JP 6524624 B2 JP6524624 B2 JP 6524624B2 JP 2014191049 A JP2014191049 A JP 2014191049A JP 2014191049 A JP2014191049 A JP 2014191049A JP 6524624 B2 JP6524624 B2 JP 6524624B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
region
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014191049A
Other languages
English (en)
Other versions
JP2016063121A (ja
Inventor
慎平 笹岡
慎平 笹岡
一人 岡本
一人 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2014191049A priority Critical patent/JP6524624B2/ja
Priority to US14/857,944 priority patent/US9991237B2/en
Publication of JP2016063121A publication Critical patent/JP2016063121A/ja
Application granted granted Critical
Publication of JP6524624B2 publication Critical patent/JP6524624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本発明は、窒化物半導体発光素子を備える発光装置に関する。
例えば特許文献1には、実装基板表面に作製された高さの異なる電極上に、複数の発光ダイオード(LED)チップが搭載された発光装置が記載されている。また特許文献1には、LEDチップの発光波長により励起されLEDチップの発光波長と異なる波長の光を出す蛍光体を含む透明樹脂でLEDチップが封止されてもよいこと、並びに、LEDチップとしては、赤色LEDチップ、緑色LEDチップ、青色LEDチップ、紫色LEDチップなどの何種類か複合して用いてもよいこと、が記載されている。
特開2009−099715号公報
しかしながら、上記緑色、青色、紫色LEDチップとなる窒化物半導体発光素子の発光効率は、紫色域の発光ピーク波長において最も高く、それより長波長域では低下する傾向がある。そのため、発光ピーク波長が比較的長い窒化物半導体発光素子を備える多波長混合発光の発光装置においては、発光効率の改善余地があった。
そこで、本発明は、かかる事情に鑑みてなされたものであり、発光効率の高い多波長混合発光の発光装置を提供することを目的とする。
上記課題を解決するために、本発明は、素子載置面を有する基体と、前記素子載置面上に設けられ、窒化物半導体の活性層を有し、発光ピーク波長が青色域にある第1発光素子と、前記素子載置面上に設けられ、窒化物半導体の活性層を有し、発光ピーク波長が前記第1発光素子の発光ピーク波長より長い第2発光素子と、前記素子載置面上に設けられ、前記第1発光素子の光に励起される蛍光体を含有し、前記第1発光素子及び前記第2発光素子を封止する封止部材と、を備え、前記封止部材は、前記素子載置面側から、前記蛍光体が存在する第1領域と、前記蛍光体が実質的に存在しない第2領域と、を順に含み、前記第1発光素子の上面の高さは、前記第1領域内の高さであって、前記第2発光素子の上面の高さは、前記第2領域内の高さであることを特徴とする。
本発明によれば、発光ピーク波長が比較的長い窒化物半導体発光素子の光損出を抑え、発光効率の高い多波長混合発光の発光装置を得ることができる。
本発明の一実施の形態に係る発光装置の概略断面図である。 本発明の一実施の形態に係る発光装置の概略断面図である。
以下、発明の実施の形態について適宜図面を参照して説明する。但し、以下に説明する発光装置は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。また、一の実施の形態、実施例において説明する内容は、他の実施の形態、実施例にも適用可能である。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。
なお以下、可視波長域は波長が380nm以上780nm以下の範囲とし、青色域は波長が420nm以上480nm以下の範囲、緑色域は波長が500nm以上560nm以下の範囲、赤色域は波長が610nm以上750nm以下の範囲とする。
<実施の形態1>
図1は、実施の形態1に係る発光装置の概略断面図である。
図1に示すように、実施の形態1に係る発光装置100は、上面発光(トップビュー)式又は側面発光(サイドビュー)式のパッケージ型の発光ダイオードである。発光装置100は、基体10と、第1発光素子20と、第2発光素子30と、封止部材40と、を備えている。
本実施の形態の基体10は、リード電極と、そのリード電極と一体に成形された成形体と、を含むパッケージである。基体10は、素子載置面15を有している。素子載置面15は、パッケージの凹部底面であり、より詳細にはリード電極の上面である。
第1発光素子20は、素子載置面15上に設けられている。第1発光素子20は、フェイスアップ実装されている。第1発光素子20は、窒化物半導体の活性層21を有している。第1発光素子20は、発光ピーク波長が青色域にある。なかでも、第1発光素子20の発光ピーク波長は、発光効率、他の光源の光との混色関係、蛍光体の励起効率などの観点から、445nm以上465nm以下の範囲が好ましい。
第2発光素子30は、素子載置面15上に設けられている。第2発光素子30は、フェイスアップ実装されている。第2発光素子30は、窒化物半導体の活性層31を有している。第2発光素子30は、発光ピーク波長が第1発光素子20の発光ピーク波長より長い。第2発光素子30は、ワイヤにより、第1発光素子20と直列接続されている。
封止部材40は、素子載置面15上に設けられている。より詳細には、封止部材40は、パッケージの凹部内に充填されている。封止部材の母材45は、透光性樹脂である。封止部材40は、第1発光素子20の光に励起される蛍光体50を含有している。封止部材40は、第1発光素子20及び第2発光素子30を封止している。封止部材40は、素子載置面15側から、蛍光体50が存在する第1領域401と、蛍光体が実質的に存在しない第2領域402と、を順に含んでいる。第1領域401及び第2領域402は、層状である。第1領域401は、母材45と蛍光体50、又は母材45と蛍光体50と充填剤で構成される。第2領域402は、実質的に、母材45のみ、又は母材45と充填剤で構成される。
そして、第1発光素子20の上面の高さは、第1領域401内の高さであって、第2発光素子30の上面の高さは、第2領域402内の高さである。本実施の形態では、第1発光素子20の上面及び第2発光素子30の上面は、発光素子構造(半導体積層体)側の表面である。なお、ここでいう「高さ」の基準は、素子載置面15(の最下位)とする。
このような構成を有する発光装置100は、発光ピーク波長が比較的長い第2発光素子30から出射される光が蛍光体50で散乱されたり吸収されたりすることによる光損出を抑えることができる。このように、第2発光素子30の光の装置外部への取り出し効率を相対的に高めることで、第2発光素子30の発光効率を擬似的に高めることができる。これにより、発光効率の高い多波長混合発光の発光装置とすることができる。
なお、第1発光素子20の上面の高さが第1領域401内の高さであることで、蛍光体50を効率良く発光させることができる。
図1に示すように、更には、第1発光素子の活性層21の高さは、第1領域401内の高さであって、第2発光素子の活性層31の高さは、第2領域402内の高さであることが好ましい。第2発光素子30の発光源たる活性層31の高さがこのような高さにあることで、第2発光素子30から出射される光が蛍光体50で散乱されたり吸収されたりすることによる光損出をよりいっそう抑えることができる。
図1に示すように、発光装置100において、第1発光素子20は基板25を有し、第2発光素子30は基板35を有している。そして、第2発光素子の基板35は、第1発光素子の基板25より厚くなっている。これにより、第2発光素子30の上面の高さを第2領域402内の高さに調整しやすい。また、基板35が比較的厚いことで、第2発光素子30の発光効率を高めることができる。
図1に示すように、発光装置100において、第1発光素子20及び第2発光素子30は、略同一平面上に設けられている。基体の素子載置面は平面であることが多く、そのような基体は、比較的安価であり、発光素子を実装しやすい。
図1に示すように、発光装置100において、第1発光素子20と第2発光素子30が同一のリード電極上に設けられている。これにより、第1発光素子20と第2発光素子30が比較的近くに設けられ、第1発光素子20から出射される光と第2発光素子30から出射される光が混色しやすい。一方、第1発光素子20と第2発光素子30は各々、別個のリード電極上に設けられてもよい。その場合には、第1発光素子20と第2発光素子30が比較的離れて設けられ、互いの光吸収による光損失を抑えることができる。
汎用の窒化物半導体発光素子の最も長い発光波長域は、緑色域である。このため、第2発光素子30の発光ピーク波長が緑色域にあることで、本発明が効果を奏しやすく、好ましい。なかでも、第2発光素子30の発光ピーク波長は、緑色域である場合、発光効率、他の光源の光との混色関係などの観点から、520nm以上560nm以下の範囲が好ましい。
第1発光素子20の発光ピーク波長と第2発光素子30の発光ピーク波長の差は、特に限定されないが、例えば5nm以上であり、10nm以上が好ましく、30nm以上がより好ましく、50nm以上がよりいっそう好ましい。
蛍光体50の発光ピーク波長は、赤色域にあることが好ましい。これにより、第1発光素子20、第2発光素子30、蛍光体50の其々から出射される光の混合によって、白色発光が可能となる。なかでも、蛍光体50の発光ピーク波長は、赤色域である場合、発光効率、他の光源の光との混色関係などの観点から、620nm以上670nm以下の範囲が好ましい。
なお、図示する例では、第1領域401と第2領域402の境界は、素子載置面15に略平行な平面状であるとしているが、これに限られず、曲面状、凹凸面状など、蛍光体50の分布に依存して適宜決定されるものとする。例えば、第1発光素子20の周辺では蛍光体50が第1発光素子20の形状に依存して分布したり、第2発光素子30の側面や凹部の側壁面には蛍光体50が這い上がるように分布したりすることで、第1領域401が凸状に形成されることがある。また、蛍光体50は、封止部材40内において、第1発光素子20側に偏って、つまり第2発光素子30側より第1発光素子20側に多く分布していてもよい。
第1領域401と第2領域402は、封止部材40の形成工程において、例えば、母材45と蛍光体50を含む液状材料を素子載置面15上に滴下して蛍光体50を沈降させること、及び/又は、封止部材40の液状材料を、母材45と蛍光体50を含む第1材料と、母材45を含み蛍光体を実質的に含まない第2材料とに分け、順に素子載置面15上に滴下すること、で形成することができる。また、封止部材40の形成工程において、母材45と蛍光体50を含む液状材料を、第2発光素子30上を避けた位置、例えば第1発光素子20の第2発光素子30と反対の側、又は第1発光素子20の直上に滴下することが好ましい。これにより、第2発光素子30の上面の上に蛍光体50が存在することを抑制又は回避することができる。封止部材40の液状材料を2つに分ける場合には、第2材料を、第2発光素子30側、例えば第2発光素子30の第1発光素子20と反対の側、又は第2発光素子30の直上に滴下することが好ましい。これにより、第2発光素子30近傍(特に第2発光素子30上面の上)の蛍光体50を移動させることができる。なお、第1材料と第2材料は同時に固化させることが第1領域401と第2領域402の密着性の観点で好ましいが、第2材料の滴下前に第1材料を予備的に固化させてもよい。このほか、第1領域401と第2領域402は、噴霧(スプレー)法、電着法などにより蛍光体50を素子載置面15上(特に第1発光素子20側)に付着させた後、母材45を含み蛍光体を実質的に含まない液状材料を滴下し(その一部を蛍光体50に含浸させ)固化させることでも形成することができる。
<実施の形態2>
図2は、実施の形態2に係る発光装置の概略断面図である。
図2に示すように、実施の形態2に係る発光装置200は、上面発光(トップビュー)式又は側面発光(サイドビュー)式の基板(COB;Chip On Board)型の発光ダイオードである。発光装置200は、基体11と、第1発光素子20と、第2発光素子30と、封止部材40と、を備えている。
本実施の形態の基体11は、母体と、その母体上に形成された配線と、を含む配線基板である。基体11は、素子載置面16を有している。素子載置面16は、配線基板の上面である。
第1発光素子20は、素子載置面16上に設けられている。第1発光素子20は、フリップチップ実装されている。第1発光素子20は、窒化物半導体の活性層21を有している。第1発光素子20は、発光ピーク波長が青色域にある。
第2発光素子30は、素子載置面16上に設けられている。第2発光素子30は、フリップチップ実装されている。第2発光素子30は、窒化物半導体の活性層31を有している。第2発光素子30は、発光ピーク波長が第1発光素子20の発光ピーク波長より長い。また、第2発光素子の基板35は、第1発光素子の基板25より厚くなっている。第2発光素子30は、配線基板の配線により、第1発光素子20と直列接続されている。また、配線基板の端子構造により、第1発光素子20と第2発光素子30のいずれか一方のみを発光させることもできるし、両方を発光させることもできる。
封止部材40は、素子載置面16上に設けられている。より詳細には、封止部材40は、配線基板上面に設けられた枠状突起(白色顔料を含有する樹脂製)の内側に充填されている。封止部材の母材45は、透光性樹脂である。封止部材40は、第1発光素子20の光に励起される蛍光体50を含有している。封止部材40は、第1発光素子20及び第2発光素子30を封止している。封止部材40は、素子載置面16側から、蛍光体50が存在する第1領域401と、蛍光体が実質的に存在しない第2領域402と、を順に含んでいる。第1領域401及び第2領域402は、層状である。第1領域401は、母材45と蛍光体50、又は母材45と蛍光体50と充填剤で構成される。第2領域402は、実質的に、母材45のみ、又は母材45と充填剤で構成される。
そして、第1発光素子20の上面の高さは、第1領域401内の高さであって、第2発光素子30の上面の高さは、第2領域402内の高さである。本実施の形態では、第1発光素子20の上面及び第2発光素子30の上面は、基板25,35の表面である。なお、ここでいう「高さ」の基準は、素子載置面16(の最下位)とする。
このような構成を有する発光装置200もまた、発光ピーク波長が比較的長い第2発光素子30から出射される光が蛍光体50で散乱されたり吸収されたりすることによる光損出を抑えて、発光効率の高い多波長混合発光の発光装置とすることができる。また、第1発光素子20の上面の高さが第1領域401内の高さであることで、蛍光体50を効率良く発光させることができる。
図2に示すように、発光装置200において、素子載置面16は、下段161と上段162を有している。より詳細には、素子載置面16は、主面の一部に窪みを有しており、窪みの底面が下段161であり、主面が上段162である。第1発光素子20は下段161に設けられており、第2発光素子30は上段162に設けられている。このようにすれば、第1発光素子20の上面の高さを第1領域401内の高さに、第2発光素子の上面の高さを第2領域402内の高さに、容易に調整することができる。なお、窪みの側面は、第1発光素子20の光を取り出しやすいように、下段161から上方に向かって窪みの開口径が大きくなるように傾斜している。
図2に示すように、発光装置200において、第2発光素子の活性層31の高さは、第1領域401内の高さであるが、基板35の全ては第2領域402内の高さにある。このように、第2発光素子30がフリップチップ実装される場合には、基板35の半分以上が第2領域402内の高さにあることが好ましく、基板35の全てが第2領域402内の高さにあることがより好ましい。これにより、活性層31から光を基板35内に伝搬させ、さらに基板35から第2領域402を経て取り出すことで、蛍光体50で散乱されたり吸収されたりすることによる光損出を抑えやすい。
図2に示すように、発光装置200では、第1領域401は第2発光素子30側にも及んでいるが、第1領域401の略全てが素子載置面16の窪み内に収まるようにすることもできる。
以下、本発明の発光装置における各構成要素について説明する。
(基体10)
基体は、発光素子が実装される筐体や台座となる部材である。具体的には、基体は、樹脂成形体がリード電極にトランスファ成形や射出成形などにより一体成形されて成るものや、導電性ペーストを印刷したセラミックグリーンシートが積層・焼成されて成るものなどがある。基体の素子載置面は、略平坦であることが好ましいが、湾曲していてもよい。基体は、平板状のものや凹部(カップ部)を有するものなどを用いることができる。凹部は、成形体や母体自体を窪ませることで形成されてもよいし、略平坦な成形体や母体の上面に枠状の突起を別途形成することにより、その突起の内側を凹部としてもよい。凹部の上面視形状は、矩形、角が丸みを帯びた矩形、円形、楕円形などが挙げられる。凹部の側壁面は、成形体を金型から離型しやすいように、また発光素子の光を効率良く取り出すために、凹部底面から上方に向かって凹部開口径が大きくなるように傾斜(湾曲を含む)していることが好ましい(傾斜角は例えば凹部底面から95°以上120°以下)。凹部の深さは、特に限定されないが、例えば0.05mm以上2mm以下、0.1mm以上1mm以下が好ましく、0.25mm以上0.5mm以下がより好ましい。
(パッケージ)
リード電極の材料としては、発光素子に接続されて導電可能な金属を用いることができる。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル、コバルト、モリブデン、又はこれらの合金、燐青銅、鉄入り銅などが挙げられる。特に、銅を主成分とする銅合金が好ましい。また、その表層に、銀、アルミニウム、ロジウム、金、銅、又はこれらの合金などのめっきや光反射膜が設けられていてもよく、なかでも光反射性に優れる銀が好ましい。リード電極は、例えばリードフレームがカット・フォーミングにより個々の発光装置の一部として個片化されたものである。リードフレームは、上記材料からなる金属板に、プレスやエッチング、圧延など各種の加工を施したものが母体となる。リード電極の厚さは、任意に選択できるが、例えば0.1mm以上1mm以下であり、好ましくは0.2mm以上0.4mm以下である。
成形体は、リード電極と一体に成形され、パッケージを構成する。成形体は、主として白色又は黒色の樹脂の固化物である。成形体の母材は、ポリアミド樹脂、ポリエチレンテレフタレート、ポリシクロヘキサンテレフタレート、液晶ポリマー、ポリカーボネート樹脂などの熱可塑性樹脂、又は、ポリビスマレイミドトリアジン樹脂、エポキシ樹脂、エポキシ変性樹脂、シリコーン樹脂、シリコーン変性樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられる。また、これらの母材中に、充填剤又は着色顔料として、ガラス、シリカ、酸化チタン、酸化マグネシウム、炭酸マグネシウム、水酸化マグネシウム、炭酸カルシウム、水酸化カルシウム、珪酸カルシウム、珪酸マグネシウム、ワラストナイト、マイカ、酸化亜鉛、チタン酸バリウム、チタン酸カリウム、ホウ酸アルミニウム、酸化アルミニウム、酸化亜鉛、炭化ケイ素、酸化アンチモン、スズ酸亜鉛、ホウ酸亜鉛、酸化鉄、酸化クロム、酸化マンガン、カーボンブラックなどの粒子又は繊維を含有させることができる。
(配線基板)
配線基板の母体は、電気的絶縁性を有するものがよいが、導電性を有するものでも、絶縁膜などを介することで配線と電気的に絶縁させることができる。配線基板の母体の材料としては、酸化アルミニウム、窒化アルミニウム又はこれらの混合物を含むセラミックスや、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン又はこれらの合金を含む金属や、エポキシ樹脂、BTレジン、ポリイミド樹脂などの樹脂又はこれらの繊維強化樹脂(強化材はガラスなど)が挙げられる。配線基板は、母体の材質や厚さにより、リジッド基板、又は可撓性基板(フレキシブル基板)とすることができる。また、配線基板は、平板状の形態に限らず、上記パッケージと同様の凹部を有する形態とすることもできる。
配線は、母体の少なくとも上面に形成され、母体の内部、下面や側面にも形成されていてもよい。また、配線は、発光素子が接合されるランド(ダイパッド)部、外部接続用の端子部、これらを接続する引き出し配線部などを有するものでもよい。配線の材料としては、銅、ニッケル、パラジウム、ロジウム、タングステン、クロム、チタン、アルミニウム、銀、金又はそれらの合金が挙げられる。特に、放熱性の観点においては銅又は銅合金が好ましい。また、その表層に、銀、アルミニウム、ロジウム、金、銅、又はこれらの合金などのめっきや光反射膜が設けられていてもよく、なかでも光反射性に優れる銀が好ましい。これらの配線は、電解めっき、無電解めっき、スパッタ、蒸着、印刷、塗布、コファイア法、ポストファイア法などにより形成することができる。
(発光素子、第1発光素子20、第2発光素子30)
発光素子は、LED素子などの半導体発光素子を用いることができる。発光素子は、少なくとも発光素子構造を備え、多くの場合に基板を更に備える。発光素子の上面視形状は、四角形、特に正方形又は一方向に長い矩形であることが好ましいが、その他の形状であってもよい。発光素子(特に基板)の側面は、上面に対して、略垂直であってもよいし、内側又は外側に傾斜していてもよい。発光素子は、同一面側にp,n両電極を有する構造のものでもよいし、p電極とn電極が素子の上面と下面に別個に設けられる、対向電極(上下電極)構造のものでもよい。同一面側にp,n両電極を有する構造の発光素子は、各電極をワイヤでリード電極や配線と接続されるか(フェイスアップ実装)、又は各電極を導電性接着剤でリード電極や配線と接続される(フリップチップ(フェイスダウン)実装)。対向電極構造の発光素子は、下面電極が導電性接着剤でリード電極や配線に接続され、上面電極がワイヤでリード電極や配線と接続される。1つの発光装置に搭載される発光素子は、1つでも複数でもよく、複数の場合には2種以上の半導体の発光素子を組み合わせてもよい。複数の発光素子は、直列又は並列に接続することができる。
(基板25,35)
基板は、発光素子構造を構成する半導体の結晶を成長可能な結晶成長用基板であってもよいし、結晶成長用基板から分離した発光素子構造に接合させる接合用基板であってもよい。基板が透光性を有することで、フリップチップ実装を採用しやすく、また光の取り出し効率を高めやすい。基板が導電性を有することで、対向電極構造を採用することができ、また発光素子構造に面内均一に給電しやすく電力効率を高めやすい。結晶成長用基板の母材としては、サファイア、スピネル、窒化ガリウム、窒化アルミニウム、シリコン、炭化珪素、ガリウム砒素、ガリウム燐、インジウム燐、硫化亜鉛、酸化亜鉛、セレン化亜鉛、ダイヤモンドなどが挙げられる。接合用基板としては、遮光性基板であることが好ましい。遮光性基板は、熱伝導性に優れるものが多く、発光素子の放熱性を高めやすい。具体的には、シリコン、炭化珪素、窒化アルミニウム、銅、銅−タングステン、ガリウム砒素、セラミックスなどを用いることができる。また、基板が接合用基板の場合、発光素子構造から基板内部への光の進行を抑制する接合層(反射層)があれば、光学特性よりも熱伝導性や導電性を優先的に考慮して基板を選択することができる。基板の厚さは、例えば50μm以上1000μm以下であり、基板の機械的強度及び発光装置全体の厚さの観点では、100μm以上500μm以下であることが好ましい。また一方、基板が透光性である場合、発光効率の観点では厚いほど良く、200μm以上900μm以下であることがより好ましく、300μm以上900μm以下であることがより好ましい。
(発光素子構造、活性層21,31)
発光素子構造は、半導体層の積層体、即ち少なくともn型半導体層とp型半導体層を含み、活性層をその間に介することが好ましい。さらに、発光素子構造は、電極や保護膜を含んでもよい。電極は、金、銀、錫、プラチナ、ロジウム、チタン、アルミニウム、タングステン、パラジウム、ニッケル又はこれらの合金で構成することができる。保護膜は、珪素、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムからなる群より選択される少なくとも一種の元素の酸化物又は窒化物で構成することができる。発光素子構造の発光波長は、半導体材料やその混晶比によって、紫外域から赤外域まで選択することができる。半導体材料としては、蛍光体を効率良く励起できる短波長の光を発光可能な材料である、窒化物半導体(主として一般式InAlGa1−x−yN、0≦x、0≦y、x+y≦1)で表される)を用いることが好ましい。このほか、InAlGaAs系半導体、InAlGaP系半導体、硫化亜鉛、セレン化亜鉛、炭化珪素などを用いることもできる。
(封止部材40、母材45)
封止部材は、発光素子などを、封止して、埃や外力などから保護する部材である。封止部材は、電気的絶縁性を有することが好ましい。また、封止部材は、発光素子から出射される光を透過可能(好ましくは光透過率70%以上)であることが好ましい。封止部材の母材としては、シリコーン樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、TPX樹脂、ポリノルボルネン樹脂、又はこれらの変性樹脂やこれらの樹脂を1種以上含むハイブリッド樹脂が挙げられる。ガラスでもよい。なかでも、シリコーン樹脂又はその変性樹脂は、耐熱性や耐光性に優れ、硬化後の体積収縮が少ないため、好ましい。特に、封止部材の母材は、フェニルシリコーン樹脂を主成分とすることが好ましい。フェニルシリコーン樹脂は、ガスバリア性にも優れ、腐食性ガスによるリード電極や配線の劣化を抑制しやすい。封止部材は、その母材中に、充填剤や蛍光体などを含有することが好ましいが、含有していなくてもよい。
(充填剤)
充填剤は、拡散剤や着色剤などを用いることができる。具体的には、シリカ、酸化チタン、酸化マグネシウム、炭酸マグネシウム、水酸化マグネシウム、炭酸カルシウム、水酸化カルシウム、珪酸カルシウム、酸化亜鉛、チタン酸バリウム、酸化アルミニウム、酸化鉄、酸化クロム、酸化マンガン、ガラス、カーボンブラックなどが挙げられる。充填剤の形状は、球状、不定形破砕状、針状、柱状、板状(鱗片状を含む)、繊維状、又は樹枝状などが挙げられる。また、中空又は多孔質のものでもよい。
(蛍光体50)
蛍光体は、発光素子から出射される一次光の少なくとも一部を吸収して、一次光とは異なる波長の二次光を出射する。蛍光体は、1種でもよいし、2種以上の組み合わせであってもよい。具体的には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット、ユウロピウム及び/又はクロムで賦活された窒素含有アルミノ珪酸カルシウム、ユウロピウムで賦活されたサイアロン、ユウロピウムで賦活されたシリケート、マンガンで賦活されたフッ化珪酸カリウムなどが挙げられる。なかでも、マンガンで賦活されたフッ化珪酸カリウムは、発光ピーク波長が赤色域の蛍光体であって、発光スペクトル線幅が比較的狭く、例えば液晶ディスプレイの色再現性を高めるのに好適である。
(接着剤)
接着剤は、発光素子を基体に接着する部材である。絶縁性接着剤は、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、又はこれらの変性樹脂やハイブリッド樹脂などを用いることができる。導電性接着剤としては、銀、金、パラジウムなどの導電性ペーストや、錫−ビスマス系、錫−銅系、錫−銀系、金−錫系の半田などを用いることができる。
(ワイヤ)
ワイヤは、発光素子の電極と、リード電極や配線と、を接続する導線である。具体的には、金、銅、銀、プラチナ、アルミニウム又はこれらの合金の金属線を用いることができる。特に、封止部材からの応力による破断が生じにくく、熱抵抗などに優れる金線が好ましい。また、光反射性を高めるために、少なくとも表面が銀又は銀合金で構成されていてもよい。
以下、本発明に係る実施例について詳述する。なお、本発明は以下に示す実施例のみに限定されないことは言うまでもない。
<実施例1>
実施例1の発光装置は、図1に示す例の発光装置100の構造を有する、略直方体状のトップビュー式のSMD型LEDである。
基体は、大きさが縦2.0mm、横4.0mm、厚さ1.2mmであり、正負一対のリード電極に、樹脂成形体が一体に成形されて構成されたパッケージである。このパッケージは、複数対のリード電極が吊りリードを介して縦横に連なって成る加工金属板(リードフレーム)を、金型内に設置して、液状の樹脂成形体の構成材料を注入して固化、離型させた後、切断(個片化)することで作製される。
2つのリード電極は其々、表面に銀の鍍金が施された最大厚0.2mmの銅合金の板状小片である。2つのリード電極の下面の露出領域は、樹脂成形体の下面と実質的に同一面であって、パッケージの下面を構成している。2つのリード電極は其々、パッケージ(樹脂成形体)の端面において、切断された吊りリード部が露出している。
樹脂成形体は、上面視の外形が縦2.0mm、横4.0mmの矩形状であり、最大厚1.2mmであって、シリカと酸化チタンを含有するエポキシ樹脂製である。樹脂成形体の上面すなわちパッケージの上面の略中央には、上面視で角が丸みを帯びた縦1.4mm、横3.4mmの矩形状の開口で、深さ1.0mmの凹部が形成されている。凹部の側壁面は、凹部の底面と111.3°の角度をなす傾斜面である。
パッケージの凹部底面(素子載置面)における負極側のリード電極の上面には、発光素子が2つ、ジメチルシリコーン樹脂である接着剤(厚さ数μm)で基板側を接着されている。第1発光素子は、サファイア基板(厚さ150μm)上に窒化物半導体の活性層を含む発光素子構造(厚さ10μm程度)が積層された、青色(発光ピーク波長約453nm)発光可能な、縦550μm、横750μmの上面視矩形状のLED素子である。第2発光素子は、サファイア基板(厚さ800μm)上に窒化物半導体の活性層を含む発光素子構造(厚さ10μm程度)が積層された、緑色(発光ピーク波長約555nm)発光可能な、縦550μm、横750μmの上面視矩形状のLED素子である。第1発光素子は、n電極が負極側のリード電極の上面にワイヤで接続され、p電極が第2発光素子のn電極にワイヤで接続されている。第2発光素子は、p電極が正極側のリード電極の上面にワイヤで接続されている。ワイヤは、線径25μmの金線である。
パッケージの凹部には、封止部材が充填され、2つの発光素子を被覆している。封止部材は、フェニルシリコーン樹脂を母材とし、その中に、マンガンで賦活されたフッ化珪酸カリウムの蛍光体(発光ピーク波長約630nm)と、シリカの充填剤と、を含有している。蛍光体は、沈降により、封止部材中における下方(凹部底面)側に偏在している。この蛍光体が存在する下方領域(第1領域)の厚さは600μm、蛍光体が実質的に存在しない上方領域(第2領域)の厚さは400μmである。封止部材の上面は、パッケージの上面と略同一面であり、ほぼ平坦面(厳密には硬化収縮により若干の凹面)になっている。この封止部材は、液状の構成材料がディスペンサ等によりパッケージの凹部内に滴下され、加熱により固化させることで形成される。
以上のように構成された実施例1の発光装置は、実施の形態1の発光装置100と同様の効果を奏することができる。
本発明に係る発光装置は、液晶ディスプレイのバックライト装置、各種照明器具、大型ディスプレイ、広告や行き先案内等の各種表示装置、プロジェクタ装置、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置などに利用することができる。
10,11…基体(15,16…素子載置面(161…下段、162…上段))
20…第1発光素子(21…活性層、25…基板)
30…第2発光素子(31…活性層、35…基板)
40…封止部材(401…第1領域、402…第2領域、45…母材、50…蛍光体)
100,200…発光装置

Claims (4)

  1. 素子載置面を有する基体と、
    前記素子載置面上に設けられ、窒化物半導体の活性層を有し、発光ピーク波長が青色域にある第1発光素子と、
    前記素子載置面上に設けられ、窒化物半導体の活性層を有し、発光ピーク波長が緑色域にある第2発光素子と、
    前記素子載置面上に設けられ、前記第1発光素子の光に励起され発光ピーク波長が赤色域にある蛍光体を含有し、前記第1発光素子及び前記第2発光素子を封止する封止部材と、を備え、
    前記封止部材は、前記素子載置面側から、前記蛍光体が存在する第1領域と、前記蛍光体が実質的に存在しない第2領域と、を順に含み、
    前記第1発光素子の上面の高さは、前記第1領域内の高さであり、
    前記第2発光素子の上面の高さは、前記第2領域内の高さであり、
    前記第2発光素子の一部は前記第1領域内に設けられており、
    前記第2発光素子は透光性の基板を有し、
    前記第2発光素子の活性層の高さは、前記第1領域内の高さであり、
    前記第2発光素子の基板の全ては、前記第2領域内の高さにある発光装置。
  2. 前記第1発光素子の活性層の高さは、前記第1領域内の高さであ請求項1に記載の発光装置。
  3. 前記第1発光素子は基板を有し、
    前記第2発光素子の基板は、前記第1発光素子の基板より厚い請求項1又は2に記載の発光装置。
  4. 前記素子載置面は、下段と上段を有し、
    前記第1発光素子は、前記下段に設けられ、
    前記第2発光素子は、前記上段に設けられている請求項1乃至3のいずれか一項に記載の発光装置。
JP2014191049A 2014-09-19 2014-09-19 発光装置 Active JP6524624B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014191049A JP6524624B2 (ja) 2014-09-19 2014-09-19 発光装置
US14/857,944 US9991237B2 (en) 2014-09-19 2015-09-18 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014191049A JP6524624B2 (ja) 2014-09-19 2014-09-19 発光装置

Publications (2)

Publication Number Publication Date
JP2016063121A JP2016063121A (ja) 2016-04-25
JP6524624B2 true JP6524624B2 (ja) 2019-06-05

Family

ID=55526459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014191049A Active JP6524624B2 (ja) 2014-09-19 2014-09-19 発光装置

Country Status (2)

Country Link
US (1) US9991237B2 (ja)
JP (1) JP6524624B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015007750A1 (de) * 2015-06-17 2016-12-22 Osram Gmbh Leuchtdiodenanordnung und Verfahren zum Herstellen einer Leuchtdiodenanordnung
JP6874288B2 (ja) * 2016-06-30 2021-05-19 日亜化学工業株式会社 発光装置及びバックライト光源
JP2018022808A (ja) * 2016-08-04 2018-02-08 パナソニックIpマネジメント株式会社 発光装置及び照明装置
DE102017100812B4 (de) * 2017-01-17 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR20190037741A (ko) * 2017-09-29 2019-04-08 서울반도체 주식회사 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
CN107622997B (zh) * 2017-09-29 2019-11-12 厦门市启明辉科技有限公司 一种led光源器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG173925A1 (en) * 2002-03-22 2011-09-29 Nichia Corp Nitride phosphor and production process thereof, and light emitting device
JP2004356116A (ja) 2003-05-26 2004-12-16 Citizen Electronics Co Ltd 発光ダイオード
JP2005101660A (ja) 2004-12-24 2005-04-14 Sanyo Electric Co Ltd 発光ダイオードランプ
JP2007150233A (ja) 2005-11-02 2007-06-14 Trion:Kk 色温度可変発光デバイス
JP2007250986A (ja) * 2006-03-17 2007-09-27 Harison Toshiba Lighting Corp Ledバックライト装置
JP2008251644A (ja) * 2007-03-29 2008-10-16 Sharp Corp 半導体発光装置
JP2009032866A (ja) * 2007-07-26 2009-02-12 Nichia Corp 発光装置
JP2009099715A (ja) 2007-10-16 2009-05-07 Fujikura Ltd 発光装置
JP2010034183A (ja) * 2008-07-28 2010-02-12 Citizen Electronics Co Ltd 発光装置
JP2010206063A (ja) 2009-03-05 2010-09-16 Sony Corp GaN系半導体発光素子の駆動方法、画像表示装置におけるGaN系半導体発光素子の駆動方法、面状光源装置の駆動方法、及び、発光装置の駆動方法
KR101047778B1 (ko) 2010-04-01 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
KR101039994B1 (ko) * 2010-05-24 2011-06-09 엘지이노텍 주식회사 발광소자 및 이를 구비한 라이트 유닛
JP2012028652A (ja) * 2010-07-26 2012-02-09 Civilight Shenzhen Semiconductor Lighting Co Ltd 高輝度かつ高発色指数を有する温かみのある白色光ledランプおよびledモジュール
JP5808964B2 (ja) * 2011-06-28 2015-11-10 シチズン電子株式会社 Ledパッケージ
JP2014082438A (ja) * 2012-09-25 2014-05-08 Toshiba Lighting & Technology Corp 発光装置および照明装置
KR101957701B1 (ko) * 2012-11-14 2019-03-14 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP5565539B1 (ja) * 2012-12-28 2014-08-06 信越化学工業株式会社 蛍光体の表面処理方法
KR20140104294A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 반도체 발광소자

Also Published As

Publication number Publication date
US9991237B2 (en) 2018-06-05
US20160086927A1 (en) 2016-03-24
JP2016063121A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
US11038089B2 (en) Light emitting device
US10374136B2 (en) Light emitting apparatus
US10270011B2 (en) Light emitting device
JP6597657B2 (ja) 発光装置
US10734556B2 (en) Manufacturing method for light emitting device
JP6107136B2 (ja) 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置
JP6583247B2 (ja) 発光装置
JP6524624B2 (ja) 発光装置
JP6131986B2 (ja) 発光装置の製造方法
JP6326830B2 (ja) 発光装置及びそれを備える照明装置
JP6658829B2 (ja) 発光装置の製造方法
JP6912743B2 (ja) 発光装置及びその製造方法
JP2017224867A (ja) 発光装置及びその製造方法
JP6544410B2 (ja) 発光素子実装用基体及びそれを備える発光装置
JP2019212931A (ja) 発光装置及びその製造方法
JP6414609B2 (ja) 発光装置用パッケージ及びそれを備える発光装置、並びにその発光装置を備える照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6524624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250