WO2019065751A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
WO2019065751A1
WO2019065751A1 PCT/JP2018/035725 JP2018035725W WO2019065751A1 WO 2019065751 A1 WO2019065751 A1 WO 2019065751A1 JP 2018035725 W JP2018035725 W JP 2018035725W WO 2019065751 A1 WO2019065751 A1 WO 2019065751A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
trench
type
semiconductor layer
source electrode
Prior art date
Application number
PCT/JP2018/035725
Other languages
English (en)
French (fr)
Inventor
公平 佐々木
Original Assignee
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical 株式会社タムラ製作所
Priority to US16/651,877 priority Critical patent/US11616138B2/en
Priority to EP18861655.1A priority patent/EP3690924A4/en
Priority to CN201880062606.4A priority patent/CN111164740B/zh
Publication of WO2019065751A1 publication Critical patent/WO2019065751A1/ja
Priority to US18/166,062 priority patent/US20230197844A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Definitions

  • the present invention relates to a field effect transistor.
  • a trench-type Ga 2 O 3 -based MOSFET in which a gate electrode is embedded in a semiconductor layer is known (see, for example, Patent Document 1).
  • a trench MOSFET is characterized by having a lower on resistance than a planar MOSFET.
  • Patent Document 1 when using a p-type ⁇ -Ga 2 O 3 single crystal film as a semiconductor layer in which a gate electrode is embedded, the threshold voltage is higher than when using an undoped ⁇ -Ga 2 O 3 single crystal film. Becomes higher. Therefore, in order to obtain sufficient off-leakage characteristics in a power device handling a large current, it is required to embed the gate electrode in the p-type ⁇ -Ga 2 O 3 single crystal film.
  • Ga gate electrode in the p-type ⁇ -Ga 2 O 3 single crystal film described in Patent Document 1 is embedded 2 It is not easy to manufacture O 3 -based MOSFETs.
  • An object of the present invention is to provide a Ga 2 O 3 -based field effect transistor excellent in off-leak characteristics and withstand voltage without using a p-type ⁇ -Ga 2 O 3 single crystal.
  • One aspect of the present invention provides a field effect transistor of the following [1] to [7] to achieve the above object.
  • An n-type semiconductor layer made of a Ga 2 O 3 -based single crystal and having a plurality of trenches opened in one surface, a gate electrode embedded in each of the plurality of trenches, and the n-type semiconductor layer
  • a field effect transistor comprising: a source electrode connected to a mesa-shaped region between adjacent trenches; and a drain electrode directly or indirectly connected to the n-type semiconductor layer opposite to the source electrode.
  • the present invention it is possible to provide a Ga 2 O 3 -based field effect transistor excellent in off-leak characteristics and withstand voltage without using a p-type ⁇ -Ga 2 O 3 single crystal.
  • FIG. 1 is a vertical cross-sectional view of a trench type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) according to the first embodiment.
  • FIG. 2 is a vertical cross-sectional view of a modification of the trench MOSFET according to the first embodiment.
  • FIG. 3 is a vertical sectional view of another modification of the trench MOSFET according to the first embodiment.
  • FIG. 4 is a vertical cross-sectional view of a trench type JFET (Junction Field Effect Transistor) according to the second embodiment.
  • FIG. 5 is a vertical sectional view of a modification of the trench JFET according to the second embodiment.
  • FIG. 6 is a vertical cross-sectional view of a trench MOSFET according to a third embodiment.
  • FIG. 1 is a vertical cross-sectional view of a trench type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) according to the first embodiment.
  • FIG. 2 is a vertical cross-sectional view of a modification of
  • FIG. 7 is a sectional SEM (Scanning Electron Microscope) observation image of the trench type MOSFET according to the third embodiment.
  • FIG. 8A is a graph showing the DC characteristics of the trench MOSFET according to FIG.
  • FIG. 8B is a graph showing the transfer characteristics of the trench MOSFET according to FIG.
  • FIG. 1 is a vertical sectional view of a trench type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 1 according to the first embodiment.
  • the trench MOSFET 1 is a vertical field effect transistor having a trench gate structure.
  • the trench type MOSFET 1 of the present embodiment also includes a configuration in which a gate insulating film 13 described later is made of a material other than an oxide.
  • the trench type MOSFET 1 includes an n-type semiconductor substrate 10 and an n-type semiconductor layer 11 formed on the n-type semiconductor substrate 10 and having a trench 16 opened on the upper surface (surface opposite to the n-type semiconductor substrate 10).
  • the drain electrode 15 formed on the surface opposite to the n-type semiconductor layer 11 of FIG.
  • the trench type MOSFET 1 may be a normally off type or a normally on type. However, when used as a power device, the trench type MOSFET 1 is usually manufactured in a normally off type from the viewpoint of safety. This is to prevent conduction between the source electrode 14 and the drain electrode 15 at the time of a power failure.
  • a mesa-shaped region between adjacent trenches 16 of the n-type semiconductor layer 11 is applied by applying a voltage higher than the threshold voltage between the gate electrode 12 and the source electrode 14. And a current flows from the drain electrode 15 to the source electrode 14.
  • the n-type semiconductor substrate 10 is made of an n-type Ga 2 O 3 -based single crystal containing a group IV element such as Si or Sn as a donor.
  • the donor concentration of the n-type semiconductor substrate 10 is, for example, not less than 1.0 ⁇ 10 18 cm ⁇ 3 and not more than 1.0 ⁇ 10 20 cm ⁇ 3 .
  • the thickness of the n-type semiconductor substrate 10 is, for example, 10 ⁇ m or more and 600 ⁇ m or less.
  • the Ga 2 O 3 -based single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added.
  • an element such as Al or In
  • (Ga x Al y In (1-x-y) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ) which is a Ga 2 O 3 single crystal doped with Al and In. 1) It may be a single crystal.
  • Al the band gap widens, and when In is added, the band gap narrows.
  • the above-mentioned Ga 2 O 3 single crystal has, for example, a ⁇ -type crystal structure.
  • the plane orientation of the n-type semiconductor substrate 10 is not particularly limited, but is preferably a (001) plane at which the growth rate of the Ga 2 O 3 -based single crystal constituting the n-type semiconductor layer 11 increases.
  • the n-type semiconductor layer 11 is made of an n-type Ga 2 O 3 -based single crystal containing a group IV element such as Si or Sn as a donor.
  • the n-type semiconductor layer 11 has a channel layer 11 b in which the gate electrode 12 is embedded and a channel is formed when a gate voltage is applied, a drift layer 11 a for holding a withstand voltage under the channel layer 11 b, and an n-type A contact layer 11 c formed in the vicinity of the upper surface of the semiconductor layer 11 by ion implantation or epitaxial growth, for ohmically connecting the source electrode 14 to the n-type semiconductor layer 11 is provided.
  • the distance D from the surface on the drain electrode 15 side of the n-type semiconductor layer 11 (the interface between the n-type semiconductor substrate 10 and the n-type semiconductor layer 11) to the bottom of the trench 16 is one of the parameters that determine the breakdown voltage characteristics of the trench MOSFET 1.
  • the breakdown field strength of Ga 2 O 3 is constant at 8 MV / cm, which is an estimated value from the band gap, for example, at least 1 to obtain the performance of 600 V withstanding voltage used for home appliances and vehicles. It needs about 2 ⁇ m or more, about 3 ⁇ m or more to obtain a withstand voltage of 1200 V used for industrial equipment etc., about 8 to 9 ⁇ m or more to obtain a withstand pressure 3300 V used for large transportation facilities such as Shinkansen, etc.
  • the distance D may be shorter than 1 ⁇ m, but in view of production stability, it is preferable to provide at least about 1 ⁇ m. Therefore, the distance D is preferably 1 ⁇ m or more and 500 ⁇ m or less.
  • the donor concentration of the drift layer 11a is one of the parameters determining the breakdown voltage characteristics of the trench type MOSFET 1, and assuming that the breakdown field strength of Ga 2 O 3 is constant at 8 MV / cm, 3 is obtained to obtain a breakdown voltage of 600V. ⁇ 10 17 cm -3 or less, 1.5 ⁇ 10 17 cm -3 or less to obtain a withstand voltage of 1200 V, 5.4 ⁇ 10 16 cm -3 or less, 6600 V to obtain a withstand voltage of 3300 V It is about 2.7 ⁇ 10 16 cm -3 or less to obtain, 1.5 ⁇ 10 16 cm -3 or less to obtain a withstand voltage of 12,000 V, 2 ⁇ to obtain a withstand voltage of 100,000 V 10 15 cm -3 or less is preferable.
  • the concentration may be set to an appropriate concentration.
  • the maximum dielectric breakdown electric field strength of Ga 2 O 3 is about 4 MV / cm, the above-mentioned concentrations become half or less.
  • the donor concentration of the channel layer 11b and the mesa width W m are one of the parameters for determining whether the trench type MOSFET 1 is a normally off type or a normally on type, and the donor concentration is low when forming the normally off type.
  • narrow mesa width W m the case of forming the normally-on type may be wider high mesa width W m of the donor concentration.
  • the donor concentration of the channel layer 11b in the case of forming the normally-off type is, for example, about 2 ⁇ 10 15 cm ⁇ 3 when the mesa width W m is 2.0 ⁇ m, and the mesa width W m is 0.5 ⁇ m.
  • the donor concentration may be higher than the above value, and the mesa width W m may be narrowed.
  • the depth D t of the trench 16 is, for example, not less than 0.1 ⁇ m and not more than 5 ⁇ m.
  • the narrower the width W m the higher the manufacturing difficulty, and the lower the manufacturing yield.
  • the width W m of the mesa-shaped region is preferably 0.5 ⁇ m or more and 2 ⁇ m or less, and EB (higher resolution)
  • the width W m of the mesa-shaped region is preferably 0.1 ⁇ m or more and 2 ⁇ m or less.
  • the width W t of the trench 16 also depends on the resolution of the exposure apparatus, it is preferable that the width W t be set in the same numerical range as the width W m of the mesa-shaped region according to the type of exposure apparatus used.
  • the thickness of the contact layer 11c is, for example, 10 nm or more and 5 ⁇ m or less.
  • the donor concentration of the contact layer 11c is higher than the donor concentration of the channel layer 11b, and is, for example, 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 21 cm ⁇ 3 or less.
  • the gate electrode 12 is made of a conductor, that is, a metal such as Ni or a semiconductor containing a high concentration of donors.
  • the gate insulating film 13 covers, for example, the side surface and the bottom surface of the gate electrode 12, covers the portion 13 a which insulates the gate electrode 12 from the n-type semiconductor layer 11, and covers the upper surface of the gate electrode 12. It has the part 13b to insulate.
  • the portion 13a and the portion 13b of the gate insulating film 13 are made of, for example, HfO 2 and SiO 2 , respectively.
  • the thicknesses of the portions 13a and 13b of the gate insulating film 13 are, for example, 10 nm or more and 100 nm or less and 50 nm or more and 2000 nm or less, respectively.
  • the withstand voltage performance of the trench MOSFET 1 is improved as the material used for the portion 13a of the gate insulating film has a high dielectric constant and a large band gap.
  • the n-type semiconductor layer 11 is made of, for example, an epitaxial growth film formed by the HVPE method or the like.
  • the chloride gas is used as the raw material and dopant raw material of the Ga 2 O 3 -based single crystal, so the n-type semiconductor layer 11 is a raw material of the Ga 2 O 3 -based single crystal and It contains Cl derived from a dopant raw material.
  • the film formation time can be shortened and the cost can be reduced. This point is particularly advantageous when the n-type semiconductor layer 11 is formed thick.
  • the n-type semiconductor layer 11 with good crystal quality can be formed, so that the manufacturing yield can be improved.
  • the donor concentration can be controlled with high accuracy.
  • the contact layer 11c may be formed by implanting a donor on the channel layer 11b formed by epitaxial growth using an ion implantation method, but the Ga 2 O 3 -based single ion is implanted while the donor is implanted.
  • the formation by crystal growth of crystals can suppress the manufacturing cost.
  • the source electrode 14 is connected to a mesa-shaped region between the adjacent trenches 16 of the n-type semiconductor layer 11.
  • the drain electrode 15 is connected directly or indirectly to the side opposite to the source electrode 15 of the n-type semiconductor layer 11.
  • the drain electrode 15 is connected to the surface of the n-type semiconductor substrate 10 opposite to the n-type semiconductor layer 11 in the example illustrated in FIG. 1, but, for example, when the trench MOSFET 1 does not include the n-type semiconductor substrate 10 Is connected to the surface of the n-type semiconductor layer 11 opposite to the source electrode 14.
  • the source electrode 14 and the drain electrode 15 are ohmically connected to the contact layer 11 c of the n-type semiconductor layer 11 and the n-type semiconductor substrate 10, respectively.
  • the source electrode 14 and the drain electrode 15 have, for example, a Ti / Au stacked structure.
  • FIG. 2 is a vertical sectional view of a modification of the trench MOSFET 1 according to the first embodiment.
  • the trench type MOSFET 1 includes a p-type semiconductor member 17 for surge protection connected to at least a part of a mesa-shaped region between adjacent trenches 16 in the channel layer 11 b and the source electrode 14.
  • the p-type semiconductor member 17 is used to release a surge current generated due to lightning strike or the like. Electrons can escape to the outside through the drain electrode 15 and holes can escape to the outside through the p-type semiconductor member 17 and the source electrode 14. When the p-type semiconductor member 17 is not present, it is difficult to release holes to the outside through the source electrode 14.
  • the p-type semiconductor member 17 is made of a p-type semiconductor such as Ga 2 O 3 , NiO, Cu 2 O, SnO, GaN, SiC, Si, or GaAs. Since the p-type semiconductor member 17 is always in contact with the n-type semiconductor layer 11 made of Ga 2 O 3 -based single crystal which is an oxide, it is gradually oxidized when it is made of non-oxide such as Si. There is a risk of Therefore, the p-type semiconductor member 17 is preferably made of an oxide such as Ga 2 O 3 , NiO, Cu 2 O, or SnO in order to ensure long-term stability. Further, it is difficult to obtain p-type conductivity of Ga 2 O 3, and therefore NiO, Cu 2 O, SnO or the like is particularly preferable as the material of the p-type semiconductor member 17.
  • a p-type semiconductor such as Ga 2 O 3 , NiO, Cu 2 O, SnO, GaN, SiC, Si, or GaAs. Since the p-type
  • the size, number, and arrangement of the p-type semiconductor members 17 are not particularly limited. As the contact area between the p-type semiconductor member 17 and the n-type semiconductor layer 11 increases, the surge current can be released more efficiently, but the current hardly flows during normal operation. Therefore, the total contact area of the p-type semiconductor member 17 and the n-type semiconductor layer 11 is preferably 10% or more and 50% or less of the total contact area of the source electrode 14 and the n-type semiconductor layer 11.
  • FIG. 3 is a vertical sectional view of another modification of the trench MOSFET 1 according to the first embodiment.
  • the outer peripheral portion of the channel layer 11 b is removed, and the outer peripheral portion of the source electrode 14 extends to the removed region. For this reason, the end of the source electrode 14 is located on the side of the outermost gate electrode 12 and is separated from the outermost gate electrode 12.
  • the concentration of the electric field on the gate electrode 12 closest to the end of the source electrode 14 can be alleviated, and the breakdown voltage can be further improved.
  • the second embodiment differs from the first embodiment in that a p-type semiconductor is used as a gate electrode.
  • the description will be omitted or simplified for the same points as the first embodiment.
  • FIG. 4 is a vertical cross-sectional view of a trench type JFET (Junction Field Effect Transistor) 2 according to the second embodiment.
  • the trench JFET 2 is a vertical field effect transistor having a trench gate structure.
  • the trench JFET 2 includes an n-type semiconductor substrate 10 and an n-type semiconductor layer 11 formed on the n-type semiconductor substrate 10 and having a trench 16 opened on the upper surface (surface opposite to the n-type semiconductor substrate 10).
  • a drain electrode 15 formed on the surface of the n-type semiconductor substrate 10 opposite to the n-type semiconductor layer 11.
  • the trench type JFET 2 may be a normally off type or a normally on type, but when used as a power device, it is usually manufactured in a normally off type from the viewpoint of safety. This is to prevent conduction between the source electrode 14 and the drain electrode 15 at the time of a power failure.
  • the size and material of the n-type semiconductor substrate 10, the source electrode 14, and the drain electrode 15 can be the same as those of the trench MOSFET 1 according to the first embodiment.
  • the layer configuration, size, material, and donor concentration of the n-type semiconductor layer 11 can be the same as those of the trench MOSFET 1 according to the first embodiment.
  • the W t can be the same as that of the trench MOSFET 1 according to the first embodiment.
  • the gate electrode 22 made of a p-type semiconductor forms a pn junction with the n-type semiconductor layer 11.
  • p-type conductivity can be exhibited without the addition of a dopant, but an acceptor impurity such as Li may be included.
  • NiO is thermodynamically stable and stable and can obtain a p-type, so it is most preferable as a material of the gate electrode 22.
  • the formation of SnO is difficult due to the presence of Sn 2 O, which is more thermodynamically stable than SnO.
  • the conductivity type of Sn 2 O is unstable and it is difficult to control it to p-type.
  • the conductivity type of Cu 2 O is also unstable, and it is difficult to control it to p-type.
  • the p-type semiconductor constituting the gate electrode 22 preferably contains an amorphous part, and more preferably the volume of the amorphous part is larger than the volume of the crystalline part.
  • the p-type semiconductor film including the amorphous portion can be formed at a lower temperature than the crystalline p-type semiconductor film as a whole, and therefore can be manufactured at low cost and easily.
  • generation of a leakage current can be suppressed as compared with the case of using a p-type semiconductor film which is entirely crystalline.
  • the diffusion potential of the junction between the gate electrode 22 made of a p-type semiconductor and the n-type semiconductor layer 11 is higher than the diffusion potential of the gate electrode 12 of the trench MOSFET 1 according to the first embodiment and the n-type semiconductor layer 11 Often large.
  • the trench type JFET 2 can make the mesa width W m wider than the trench type MOSFET 1, the manufacturing difficulty can be reduced without increasing the conduction loss.
  • the trench JFET 2 depends on the p-type semiconductor material used, the pn junction is turned on when a positive voltage of about 2 to 5 V, for example, is applied to the gate electrode 22, so that the threshold voltage is low.
  • the trench type MOSFET 1 has an advantage that the threshold voltage can be increased to about several volts to several tens of volts because the gate insulating film is present.
  • the insulating film 23 is made of, for example, SiO 2 .
  • the thickness of the insulating film 23 is, for example, 50 nm or more and 2000 nm or less.
  • FIG. 5 is a vertical sectional view of a modification of the trench JFET 2 according to the second embodiment.
  • the outer peripheral portion of the channel layer 11 b is removed, and the outer peripheral portion of the source electrode 14 extends to the removed region. Therefore, the end of the source electrode 14 is located on the side of the outermost gate electrode 22 and is separated from the outermost gate electrode 22.
  • the third embodiment is different from the first embodiment in the shapes of the gate electrode and the source electrode. The description will be omitted or simplified for the same points as the first embodiment.
  • FIG. 6 is a vertical sectional view of a trench MOSFET 3 according to the third embodiment.
  • the trench type MOSFET 3 is a vertical field effect transistor having a trench gate structure.
  • the trench type MOSFET 3 of the present embodiment also includes a configuration in which the gate insulating film 33 described later is made of a material other than an oxide.
  • the trench MOSFET 3 includes an n-type semiconductor substrate 10 and an n-type semiconductor layer 31 formed on the n-type semiconductor substrate 10 and having a trench 36 opened on the upper surface (surface opposite to the n-type semiconductor substrate 10).
  • the drain electrode 15 formed on the surface opposite to the n-type semiconductor layer 31 of FIG.
  • the trench type MOSFET 3 may be a normally off type or a normally on type, but when used as a power device, the trench type MOSFET 3 is usually manufactured in a normally off type from the viewpoint of safety. This is to prevent conduction between the source electrode 34 and the drain electrode 15 at the time of a power failure.
  • a mesa-shaped region between the adjacent trenches 36 of the n-type semiconductor layer 31 is applied by applying a voltage higher than the threshold voltage between the gate electrode 32 and the source electrode 34. And a current flows from the drain electrode 15 to the source electrode 34.
  • the source electrode 34 is located in the trench 36, and in the trench 36, the source electrode 34 is located on the gate electrode 32 via the gate insulating film 33.
  • the source electrode 34 is ohmically connected to the mesa-shaped region between the adjacent trenches 36 of the n-type semiconductor layer 31.
  • the source electrode 34 has, for example, a Ti / Au stacked structure.
  • the gate insulating film 33 has, for example, a portion 33 a that insulates the gate electrode 32 from the n-type semiconductor layer 31, and a portion 33 b that covers the top surface of the gate electrode 32 and insulates the gate electrode 32 from the source electrode 34.
  • the portion 33a and the portion 33b of the gate insulating film 33 are made of, for example, HfO 2 and SiO 2 , respectively.
  • the thicknesses of the portions 33a and 33b of the gate insulating film 33 can be made equal to the thicknesses of the portions 13a and 13b of the gate insulating film 13 according to the first embodiment, respectively.
  • the gate electrode 32 is made of, for example, Cu. Further, it may be formed of the same material as the gate electrode 12 according to the first embodiment.
  • the n-type semiconductor layer 31 has an ohmic connection to the n-type semiconductor layer 31 and a drift layer 31 a for holding a breakdown voltage, and a source electrode 34 formed by ion implantation or epi growth near the upper surface of the n-type semiconductor layer 31.
  • the contact layer 31b for The thickness and donor concentration of the drift layer 31a and the contact layer 31b can be made equal to the thickness and donor concentration of the drift layer 11a and the contact layer 11c according to the first embodiment, respectively.
  • the distance D from the surface on the drain electrode 15 side of the n-type semiconductor layer 31 (the interface between the n-type semiconductor substrate 10 and the n-type semiconductor layer 31) to the bottom of the trench 36 is the n-type semiconductor layer according to the first embodiment.
  • the distance D can be equal to the distance D from the surface on the drain electrode 15 side to the bottom of the trench 16.
  • the depth D t of the trench 36 and the width W t of the trench 36 can be equal to the depth D t of the trench 16 and the width W t of the trench 16 according to the first embodiment, respectively.
  • the size and material of the n-type semiconductor substrate 10 and the drain electrode 15 can be the same as those of the trench MOSFET 1 according to the first embodiment.
  • Example 1 a voltage at which a leak current of 1 ⁇ A flows is defined as a withstand voltage, and a configuration example of a normally-off type trench MOSFET 1 with a withstand voltage of about 650 V is shown.
  • a trench 16 is formed in a channel layer 11b made of a Ga 2 O 3 layer having a donor concentration of 2.0 ⁇ 10 16 cm ⁇ 3 and a thickness of 0.5 ⁇ m so that the width W m and the width W t become 0.5 ⁇ m.
  • the on-resistance of the channel layer 11 b is approximately 0.25 m ⁇ cm 2 .
  • the n-type semiconductor substrate 10, the drift layer 11a, and the contact layer 11c each have a donor concentration of 1.0 ⁇ 10 19 cm ⁇ 3 and a 10 ⁇ m-thick Ga 2 O 3 substrate, and a donor concentration of 1.5 ⁇ 10 17 Ga 2 O 3 layer thickness is 2 ⁇ m in cm -3, the thickness in the donor concentration is 1.0 ⁇ 10 18 cm -3 or more is composed of Ga 2 O 3 layer of 100 nm, each of the on-resistance, approximately 0.01 m ⁇ cm 2 , 0.08 m ⁇ cm 2 , and 0.001 m ⁇ cm 2 or less.
  • the entire on-resistance is approximately 0.34 m ⁇ cm 2 and the withstand voltage is approximately 650 V.
  • a trench 16 is formed in a channel layer 11b made of a Ga 2 O 3 layer having a donor concentration of 1.0 ⁇ 10 17 cm ⁇ 3 and a thickness of 0.5 ⁇ m so that the width W m and the width W t become 0.2 ⁇ m.
  • the on resistance of the channel layer 11b is approximately 0.06 m ⁇ cm 2 .
  • the n-type semiconductor substrate 10, the drift layer 11a, and the contact layer 11c each have a donor concentration of 1.0 ⁇ 10 19 cm ⁇ 3 and a 10 ⁇ m thick Ga 2 O 3 substrate, and a donor concentration of 1.0 ⁇ 10 17 Ga 2 O 3 layer thickness is 2 ⁇ m in cm -3, the thickness in the donor concentration is 1.0 ⁇ 10 18 cm -3 or more is composed of Ga 2 O 3 layer of 100 nm, each of the on-resistance, approximately 0.01 m ⁇ cm 2 , 0.12 m ⁇ cm 2 , and 0.001 m ⁇ cm 2 or less.
  • the entire on-resistance is about 0.2 m ⁇ cm 2 and the breakdown voltage is about 650 V.
  • a trench 16 is formed in a channel layer 11b made of a Ga 2 O 3 layer having a donor concentration of 3.0 ⁇ 10 16 cm ⁇ 3 and a thickness of 0.5 ⁇ m so that the width W m and the width W t become 0.5 ⁇ m.
  • the on resistance of the channel layer 11b is approximately 0.2 m ⁇ cm 2 .
  • the n-type semiconductor substrate 10, the drift layer 11a, and the contact layer 11c each have a donor concentration of 1.0 ⁇ 10 19 cm ⁇ 3 and a 10 ⁇ m-thick Ga 2 O 3 substrate, and a donor concentration of 1.5 ⁇ 10 17 Ga 2 O 3 layer thickness is 2 ⁇ m in cm -3, the thickness in the donor concentration is 1.0 ⁇ 10 18 cm -3 or more is composed of Ga 2 O 3 layer of 100 nm, each of the on-resistance, approximately 0.01 m ⁇ cm 2 , 0.08 m ⁇ cm 2 , and 0.001 m ⁇ cm 2 or less.
  • the entire on-resistance is about 0.3 m ⁇ cm 2 and the withstand voltage is about 650 V.
  • a trench 16 is formed in a channel layer 11 b made of a Ga 2 O 3 layer having a donor concentration of 1.5 ⁇ 10 17 cm ⁇ 3 and a thickness of 0.5 ⁇ m so that the width W m and the width W t become 0.2 ⁇ m.
  • the on-resistance of the channel layer 11b is approximately 0.03 m ⁇ cm 2 .
  • the n-type semiconductor substrate 10, the drift layer 11a, and the contact layer 11c each have a donor concentration of 1.0 ⁇ 10 19 cm ⁇ 3 and a 10 ⁇ m-thick Ga 2 O 3 substrate, and a donor concentration of 1.5 ⁇ 10 17 Ga 2 O 3 layer thickness is 2 ⁇ m in cm -3, the thickness in the donor concentration is 1.0 ⁇ 10 18 cm -3 or more is composed of Ga 2 O 3 layer of 100 nm, each of the on-resistance, approximately 0.01 m ⁇ cm 2 , 0.08 m ⁇ cm 2 , and 0.001 m ⁇ cm 2 or less.
  • the entire on-resistance is about 0.12 m ⁇ cm 2 and the withstand voltage is about 650 V.
  • FIG. 7 is a sectional SEM (Scanning Electron Microscope) observation image of the trench MOSFET 3 according to the third embodiment.
  • the trench type MOSFET 3 according to FIG. 7 is a normally on type, and the n type semiconductor substrate 10, drift layer 31a, contact layer 31b, gate electrode 32, gate insulating film 33a, gate insulating film 33b, source electrode 34, drain electrode 15
  • the film is composed of a Ti / Au source electrode with a thickness of 3 ⁇ m and a Ti / Au drain electrode with a thickness of 0.3 ⁇ m.
  • 8A and 8B are graphs showing DC characteristics and transfer characteristics of the trench MOSFET 3 according to FIG. 7, respectively.
  • FIG. 8A is a graph showing the relationship between the voltage V ds between the drain electrode 15 and the source electrode 34 and the current density J ds between the drain electrode 15 and the source electrode 34, and for the gate electrode 32 and the source electrode 34. Curves are shown when the voltage Vgs between them is 0V, 4V, 8V, 12V, 16V, 20V, 24V, 28V. The curves when the voltage V gs is 24 V and 28 V substantially overlap the horizontal axis. Also, Jds is normalized by the area of the top of the mesa.
  • the on resistance between the drain electrode 15 and the source electrode 34 is about 0.8 m ⁇ cm 2 when the voltage V gs is 0 V.
  • SYMBOLS 1 Trench type MOSFET, 2 ... Trench type JFET, 10 ... n-type semiconductor substrate, 11 ... n-type semiconductor layer, 11 ... n drift layer, 11b ... channel layer, 11c ... contact layer, 12, 22 ... gate electrode, 13 ... Gate insulating film, 14: source electrode, 15: drain electrode, 16: trench, 17: p-type semiconductor member

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ｐ型のβ－Ｇａ２Ｏ３単結晶を用いない、オフリーク特性及び耐圧に優れたＧａ２Ｏ３系の電界効果トランジスタを提供する。　一実施の形態として、Ｇａ２Ｏ３系単結晶からなり、一方の面に開口する複数のトレンチ１６を有するｎ型半導体層１１と、複数のトレンチ１６のそれぞれに埋め込まれたゲート電極１２と、ｎ型半導体層１１の隣接するトレンチ１６の間のメサ形状領域に接続されたソース電極１４と、ｎ型半導体層１１のソース電極１４と反対側にｎ型半導体基板１０を介して接続されたドレイン電極１５と、を備えた、トレンチ型ＭＯＳＦＥＴ１を提供する。

Description

電界効果トランジスタ
　本発明は、電界効果トランジスタに関する。
　従来、ゲート電極が半導体層に埋め込まれたトレンチ型のＧａ２Ｏ３系ＭＯＳＦＥＴが知られている（例えば、特許文献１参照）。一般的に、トレンチ型のＭＯＳＦＥＴは、プレーナー型のＭＯＳＦＥＴよりもオン抵抗が低いという特徴がある。
　特許文献１によれば、ゲート電極が埋め込まれる半導体層としてｐ型のβ－Ｇａ２Ｏ３単結晶膜を用いる場合、アンドープのβ－Ｇａ２Ｏ３単結晶膜を用いる場合よりも、閾値電圧が高くなる。このため、大電流を扱うパワーデバイスにおいて十分なオフリーク特性を得るためには、ｐ型のβ－Ｇａ２Ｏ３単結晶膜にゲート電極を埋め込むことが求められる。
特開２０１６－１５５０３号公報
　しかしながら、ｐ型のβ－Ｇａ２Ｏ３単結晶の作製は非常に困難であるため、特許文献１に記載のｐ型のβ－Ｇａ２Ｏ３単結晶膜にゲート電極が埋め込まれたＧａ２Ｏ３系ＭＯＳＦＥＴを製造することは容易ではない。
　本発明の目的は、ｐ型のβ－Ｇａ２Ｏ３単結晶を用いない、オフリーク特性及び耐圧に優れたＧａ２Ｏ３系の電界効果トランジスタを提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［７］の電界効果トランジスタを提供する。
［１］Ｇａ２Ｏ３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、前記複数のトレンチのそれぞれに埋め込まれたゲート電極と、前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたソース電極と、前記ｎ型半導体層の前記ソース電極と反対側に直接又は間接的に接続されたドレイン電極と、を備えた、電界効果トランジスタ。
［２］前記ゲート電極がｐ型半導体からなり、前記ゲート電極が前記ｎ型半導体層と接触してｐｎ接合を形成している、上記［１］に記載の電界効果トランジスタ。
［３］前記ゲート電極が導体からなり、前記ゲート電極がゲート絶縁膜により前記ｎ型半導体層から絶縁された、上記［１］に記載の電界効果トランジスタ。
［４］前記メサ形状領域の少なくとも一部及び前記ソース電極に接続されたｐ型半導体部材をさらに備えた、上記［３］に記載の電界効果トランジスタ。
［５］前記ソース電極の端部が最も外側に位置する前記ゲート電極の側方に位置する、上記［１］～［４］のうちのいずれか１項に記載の電界効果トランジスタ。
［６］前記メサ形状領域の幅が、０．１μｍ以上かつ２μｍ以下である、上記［１］～［５］のうちのいずれか１項に記載の電界効果トランジスタ。
［７］前記ｎ型半導体層の前記ドレイン電極側の面から前記トレンチの底までの距離が、１μｍ以上かつ５００μｍ以下である、上記［１］～［６］のうちのいずれか１項に記載の電界効果トランジスタ。
　本発明によれば、ｐ型のβ－Ｇａ２Ｏ３単結晶を用いない、オフリーク特性及び耐圧に優れたＧａ２Ｏ３系の電界効果トランジスタを提供することができる。
図１は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の垂直断面図である。 図２は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴの変形例の垂直断面図である。 図３は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴの他の変形例の垂直断面図である。 図４は、第２の実施の形態に係るトレンチ型ＪＦＥＴ（Junction Field Effect Transistor）の垂直断面図である。 図５は、第２の実施の形態に係るトレンチ型ＪＦＥＴの変形例の垂直断面図である。 図６は、第３の実施の形態に係るトレンチ型ＭＯＳＦＥＴの垂直断面図である。 図７は、実施例３に係るトレンチ型ＭＯＳＦＥＴの断面ＳＥＭ（Scanning Electron Microscope）観察像である。 図８Ａは、図７に係るトレンチ型ＭＯＳＦＥＴのＤＣ特性を示すグラフである。 図８Ｂは、図７に係るトレンチ型ＭＯＳＦＥＴのトランスファー特性を示すグラフである。
〔第１の実施の形態〕
（トレンチ型ＭＯＳＦＥＴの構成）
　図１は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１の垂直断面図である。トレンチ型ＭＯＳＦＥＴ１は、トレンチゲート構造を有する縦型の電界効果トランジスタである。なお、本実施の形態のトレンチ型ＭＯＳＦＥＴ１は、後述するゲート絶縁膜１３が酸化物以外の材料からなる構成も含むものとする。
　トレンチ型ＭＯＳＦＥＴ１は、ｎ型半導体基板１０と、ｎ型半導体基板１０上に形成された、上面（ｎ型半導体基板１０と反対側の面）に開口するトレンチ１６を有するｎ型半導体層１１と、ゲート絶縁膜１３に覆われた状態でｎ型半導体層１１のトレンチ１６内に埋め込まれたゲート電極１２と、ｎ型半導体層１１の上面上に形成されたソース電極１４と、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面上に形成されたドレイン電極１５と、を備える。
　トレンチ型ＭＯＳＦＥＴ１は、ノーマリーオフ型でもノーマリーオン型でもよいが、パワーデバイスとして用いられる場合には、安全性の観点から、通常、ノーマリーオフ型に製造される。停電時にソース電極１４とドレイン電極１５が導通することを防ぐためである。
　ノーマリーオフ型のトレンチ型ＭＯＳＦＥＴ１においては、ゲート電極１２とソース電極１４との間に閾値電圧以上の電圧を印加することにより、ｎ型半導体層１１の隣接するトレンチ１６の間のメサ形状の領域にチャネルが形成され、ドレイン電極１５からソース電極１４に電流が流れる。
　ｎ型半導体基板１０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。ｎ型半導体基板１０のドナー濃度は、例えば、１．０×１０１８ｃｍ－３以上かつ１．０×１０２０ｃｍ－３以下である。ｎ型半導体基板１０の厚さは、例えば、１０μｍ以上かつ６００μｍ以下である。
　ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
　ｎ型半導体基板１０の面方位は、特に限定されないが、ｎ型半導体層１１を構成するＧａ２Ｏ３系単結晶の成長速度が大きくなる（００１）面であることが好ましい。
　ｎ型半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。
　ｎ型半導体層１１は、ゲート電極１２が埋め込まれ、ゲート電圧を印加した際にチャネルが形成されるチャネル層１１ｂと、チャネル層１１ｂの下の耐圧を保持するためのドリフト層１１ａと、ｎ型半導体層１１の上面近傍にイオン注入もしくはエピタキシャル成長等により形成された、ソース電極１４をｎ型半導体層１１にオーミック接続させるためのコンタクト層１１ｃとを有する。
　ｎ型半導体層１１のドレイン電極１５側の面（ｎ型半導体基板１０とｎ型半導体層１１の界面）からトレンチ１６の底までの距離Ｄは、トレンチ型ＭＯＳＦＥＴ１の耐圧特性を決定するパラメータの１つであり、Ｇａ２Ｏ３の絶縁破壊電界強度をバンドギャップからの推定値である８ＭＶ／ｃｍ一定と仮定すると、例えば、家電や車載などに用いられる耐圧６００Ｖの性能を得るためには少なくとも１～２μｍ程度以上必要であり、産業機器などに用いられる耐圧１２００Ｖを得るためには３μｍ程度以上、新幹線など大型の輸送設備に用いられる耐圧３３００Ｖを得るためには８～９μｍ程度以上、発送電などの大電力用途での耐圧６６００Ｖを得るためには１６～１７μｍ程度以上、中圧遮断機での耐圧１．２万Ｖを得るためには３０μｍ程度以上、高圧遮断機での耐圧１０万Ｖを得るためには２５０μｍ程度以上必要である。なお、Ｇａ２Ｏ３の最大絶縁破壊電界強度は現時点で実測できておらず、仮に実測されている中での最大値である４ＭＶ／ｃｍ程度だった場合、上記の膜厚は２倍必要となる。例えば、耐圧１０万Ｖを得るためには５００μｍ程度必要になる。６００Ｖより低い小型家電用の耐圧を得る場合には、距離Ｄは１μｍより短くてもよいが、製造安定性の点から、最低１μｍ程度設けることが好ましい。そのため、距離Ｄは１μｍ以上かつ５００μｍ以下であることが好ましい。
　ドリフト層１１ａのドナー濃度は、トレンチ型ＭＯＳＦＥＴ１の耐圧特性を決定するパラメータの１つであり、Ｇａ２Ｏ３の絶縁破壊電界強度を８ＭＶ／ｃｍ一定と仮定すると、耐圧６００Ｖを得るためには３×１０１７ｃｍ－３程度以下、耐圧１２００Ｖを得るためには１．５×１０１７ｃｍ－３程度以下、耐圧３３００Ｖを得るためには５．４×１０１６ｃｍ－３程度以下、耐圧６６００Ｖを得るためには２．７×１０１６ｃｍ－３程度以下、耐圧１．２万Ｖを得るためには１．５×１０１６ｃｍ－３程度以下、耐圧１０万Ｖを得るためには２×１０１5ｃｍ－３程度以下が好ましい。６００Ｖより低い耐圧を得る場合や６６００Ｖより高い耐圧を得るためには、それぞれ適切な濃度に設定すればよい。また、Ｇａ２Ｏ３の最大絶縁破壊電界強度が４ＭＶ／ｃｍ程度であった場合、上記の濃度はそれぞれ半分の値以下となる。
　チャネル層１１ｂのドナー濃度とメサ幅Ｗｍは、トレンチ型ＭＯＳＦＥＴ１がノーマリーオフ型かノーマリーオン型かを決定するパラメータの１つであり、ノーマリーオフ型を形成する場合はドナー濃度を低くメサ幅Ｗｍを狭く、ノーマリーオン型を形成する場合はドナー濃度を高くメサ幅Ｗｍを広くすればよい。ノーマリーオフ型を形成する場合のチャネル層１１ｂのドナー濃度は、例えば、メサ幅Ｗｍが２．０μｍの場合、２×１０１５ｃｍ-３程度であり、メサ幅Ｗｍが０．５μｍの場合、３×１０１６ｃｍ-３程度、メサ幅Ｗｍが０．２μｍの場合、１×１０１７ｃｍ-３程度である。ノーマリーオン型を形成するためには、上記の値よりもドナー濃度は高く、メサ幅Ｗｍは狭くすればよい。トレンチ１６の深さＤｔは、例えば、０．１μｍ以上かつ５μｍ以下である。
　また、メサ形状の領域の幅Ｗｍが小さいほどドナー濃度を高くできるため、チャネル層１１ｂのオン抵抗を低減できる。一方で、幅Ｗｍが狭いほど製造難易度が上がり、それに起因して製造歩留まりが低下するという問題がある。
　このため、例えば、一般的なステッパーを用いたパターニングによりトレンチ１６を形成する場合は、メサ形状の領域の幅Ｗｍは０．５μｍ以上かつ２μｍ以下であることが好ましく、より解像度の高いＥＢ（electron beam）描画によるパターニングによりトレンチ１６を形成する場合は、メサ形状の領域の幅Ｗｍは０．１μｍ以上かつ２μｍ以下であることが好ましい。
　トレンチ１６の幅Ｗｔについても、露光装置の解像度に依存するため、使用する露光装置の種類に応じて、メサ形状の領域の幅Ｗｍと同様の数値範囲で設定されることが好ましい。
　コンタクト層１１ｃの厚さは、例えば、１０ｎｍ以上かつ５μｍ以下である。コンタクト層１１ｃのドナー濃度は、チャネル層１１ｂのドナー濃度よりも高く、例えば、１×１０１８ｃｍ－３以上かつ１×１０２１ｃｍ－３以下である。
　ゲート電極１２は、導体、すなわちＮｉ等の金属や、高濃度のドナーを含む半導体からなる。ゲート絶縁膜１３は、例えば、ゲート電極１２の側面及び底面を覆い、ゲート電極１２をｎ型半導体層１１から絶縁する部分１３ａと、ゲート電極１２の上面を覆い、ゲート電極１２をソース電極１４から絶縁する部分１３ｂを有する。ゲート絶縁膜１３の部分１３ａと部分１３ｂは、例えば、それぞれＨｆＯ２、ＳｉＯ２からなる。ゲート絶縁膜１３の部分１３ａと部分１３ｂの厚さは、例えば、それぞれ１０ｎｍ以上かつ１００ｎｍ以下、５０ｎｍ以上かつ２０００ｎｍ以下である。なお、ゲート絶縁膜の部分１３ａに用いる材料は、誘電率が高くバンドギャップが大きいほどトレンチ型ＭＯＳＦＥＴ１の耐圧性能が向上する。
　ｎ型半導体層１１は、例えば、ＨＶＰＥ法等により形成されたエピタキシャル成長膜からなる。ＨＶＰＥ法によりｎ型半導体層１１を形成する場合、Ｇａ２Ｏ３系単結晶の原料やドーパント原料に塩化物ガスが用いられるため、ｎ型半導体層１１はＧａ２Ｏ３系単結晶の原料やドーパント原料に由来するＣｌを含む。
　ＨＶＰＥ法を用いる場合、結晶成長速度が速いため、成膜時間の短縮やコストの低減を図ることができる。この点、ｎ型半導体層１１を厚く形成する場合に特に有利である。また、ＨＶＰＥ法を用いる場合、結晶品質がよいｎ型半導体層１１を形成できるため、製造歩留まりを向上させることができる。また、高純度なｎ型半導体層１１を形成できるため、ドナー濃度を高精度に制御することができる。
　なお、コンタクト層１１ｃは、エピタキシャル成長により形成されたチャネル層１１ｂの上部に、イオン注入法を用いてドナーを注入することにより形成してもよいが、ドナーを注入しながらのＧａ２Ｏ３系単結晶の結晶成長により形成することにより、製造コストを抑えることができる。
　ソース電極１４は、ｎ型半導体層１１の隣接するトレンチ１６の間のメサ形状の領域に接続される。ドレイン電極１５は、ｎ型半導体層１１のソース電極１５と反対側に直接又は間接的に接続される。ドレイン電極１５は、図１に示される例では、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面に接続されるが、例えば、トレンチ型ＭＯＳＦＥＴ１がｎ型半導体基板１０を含まない場合には、ｎ型半導体層１１のソース電極１４と反対側の面に接続される。
　ソース電極１４、ドレイン電極１５は、ｎ型半導体層１１のコンタクト層１１ｃ、ｎ型半導体基板１０にそれぞれオーミック接続される。ソース電極１４及びドレイン電極１５は、例えば、Ｔｉ／Ａｕ積層構造を有する。
（変形例１）
　図２は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１の変形例の垂直断面図である。このトレンチ型ＭＯＳＦＥＴ１は、チャネル層１１ｂにおける隣接するトレンチ１６の間のメサ形状の領域の少なくとも一部及びソース電極１４に接続される、サージ対策のためのｐ型半導体部材１７を備える。
　ｐ型半導体部材１７は、落雷等に起因して生じるサージ電流を逃がすために用いられる。ドレイン電極１５を通して電子を外部へ逃がし、ｐ型半導体部材１７、ソース電極１４を通して正孔を外部へ逃がすことができる。ｐ型半導体部材１７がない場合、ソース電極１４を通して正孔を外部へ逃がすことが困難である。
　ｐ型半導体部材１７は、Ｇａ２Ｏ３、ＮｉＯ、Ｃｕ２Ｏ、ＳｎＯ、ＧａＮ、ＳｉＣ、Ｓｉ、ＧａＡｓ等のｐ型半導体からなる。なお、ｐ型半導体部材１７は、酸化物であるＧａ２Ｏ３系単結晶からなるｎ型半導体層１１と常に接触した状態にあるため、Ｓｉなどの非酸化物からなる場合は徐々に酸化されるおそれがある。そのため、ｐ型半導体部材１７は、長期安定性を確保するため、Ｇａ２Ｏ３、ＮｉＯ、Ｃｕ２Ｏ、ＳｎＯ等の酸化物からなることが好ましい。また、Ｇａ２Ｏ３はｐ型導電性を得るのが困難なため、ＮｉＯ、Ｃｕ２Ｏ、ＳｎＯ等がｐ型半導体部材１７の材料として特に好ましい。
　ｐ型半導体部材１７の大きさ、個数、配置は特に限定されない。ｐ型半導体部材１７とｎ型半導体層１１との接触面積が大きいほどサージ電流を効率的に逃がすことができるが、通常動作時に電流が流れにくくなる。このため、ｐ型半導体部材１７とｎ型半導体層１１との総接触面積は、ソース電極１４とｎ型半導体層１１との総接触面積の１０％以上かつ５０％以下であることが好ましい。
（変形例２）
　図３は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１の他の変形例の垂直断面図である。このトレンチ型ＭＯＳＦＥＴ１は、チャネル層１１ｂの外周部分が除去され、その除去された領域までソース電極１４の外周部が延びている。このため、ソース電極１４の端部が最も外側に位置するゲート電極１２の側方に位置しており、最も外側に位置するゲート電極１２から離れている。
　ソース電極１４がこのような終端構造を有することにより、ソース電極１４の端部に最も近いゲート電極１２への電界集中を緩和し、耐圧をより向上させることができる。
〔第２の実施の形態〕
　第２の実施の形態は、ゲート電極としてｐ型半導体を用いる点で、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（トレンチ型ＪＦＥＴの構成）
　図４は、第２の実施の形態に係るトレンチ型ＪＦＥＴ（Junction Field Effect Transistor）２の垂直断面図である。トレンチ型ＪＦＥＴ２は、トレンチゲート構造を有する縦型の電界効果トランジスタである。
　トレンチ型ＪＦＥＴ２は、ｎ型半導体基板１０と、ｎ型半導体基板１０上に形成された、上面（ｎ型半導体基板１０と反対側の面）に開口するトレンチ１６を有するｎ型半導体層１１と、絶縁膜２３によりソース電極１４との接触を妨げられた状態でｎ型半導体層１１のトレンチ１６内に埋め込まれたゲート電極２２と、ｎ型半導体層１１の上面上に形成されたソース電極１４と、ｎ型半導体基板１０のｎ型半導体層１１と反対側の面上に形成されたドレイン電極１５と、を備える。
　トレンチ型ＪＦＥＴ２は、ノーマリーオフ型でもノーマリーオン型でもよいが、パワーデバイスとして用いられる場合には、安全性の観点から、通常、ノーマリーオフ型に製造される。停電時にソース電極１４とドレイン電極１５が導通することを防ぐためである。
　ノーマリーオフ型のトレンチ型ＪＦＥＴ２においては、ゲート電極２２とソース電極１４との間に閾値電圧以上の電圧を印加することにより、ｎ型半導体層１１の隣接するトレンチ１６の間のメサ形状の領域にチャネルが形成され、ドレイン電極１５からソース電極１４に電流が流れる。
　ｎ型半導体基板１０、ソース電極１４、及びドレイン電極１５のサイズ、材料は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１のものと同様とすることができる。また、ｎ型半導体層１１の層構成、サイズ、材料、ドナー濃度は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１のものと同様とすることができる。
　ｎ型半導体基板１０のドレイン電極１５側の面（ｎ型半導体基板１０とｎ型半導体層１１ａの界面）からトレンチ１６の底までの距離Ｄ、トレンチ１６の深さＤｔ、及びトレンチ１６の幅Ｗｔについては、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１のものと同様とすることができる。
　ｐ型半導体からなるゲート電極２２は、ｎ型半導体層１１とｐｎ接合を形成している。例えばＮｉＯをゲート電極２２に用いる場合、ドーパントを添加しなくてもｐ型の導電性を示し得るが、Ｌｉ等のアクセプター不純物を含んでもよい。
　ＮｉＯ、ＳｎＯ、Ｃｕ２Ｏのうち、ＮｉＯは熱力学的に安定であり、かつ安定してｐ型のものが得られるため、ゲート電極２２の材料として最も好ましい。ＳｎＯは、ＳｎＯよりも熱力学的に安定であるＳｎ２Ｏが存在するため、形成が困難である。なお、Ｓｎ２Ｏは導電型が不安定であり、ｐ型に制御することが難しい。また、Ｃｕ２Ｏも導電型が不安定であり、ｐ型に制御することが難しい。
　ゲート電極２２を構成するｐ型半導体は、非晶質部分を含むことが好ましく、非晶質部分の体積が結晶質部分の体積よりも多いことがより好ましい。非晶質部分を含むｐ型半導体膜は、全体が結晶質のｐ型半導体膜よりも低温で成膜できるため、低コストかつ容易に製造することができる。また、非晶質部分を含むｐ型半導体膜をゲート電極２２として用いることにより、全体が結晶質のｐ型半導体膜を用いる場合よりも、リーク電流の発生を抑えることができる。
　ｐ型半導体からなるゲート電極２２とｎ型半導体層１１との接合部の拡散電位は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１のゲート電極１２とｎ型半導体層１１との拡散電位よりも大きい場合が多い。
　このため、トレンチ型ＭＯＳＦＥＴ１よりもトレンチ型ＪＦＥＴ２の方がメサ幅Ｗｍを広くできるため、導通損失を増加させることなく製造難度を低下させることができる。
　しかしながら、トレンチ型ＪＦＥＴ２は、用いるｐ型半導体材料にも依存するが、ゲート電極２２に例えば２～５Ｖ程度の正の電圧を印加した場合にｐｎ接合がオンしてしまうため、閾値電圧が低いという欠点が存在する。一方、トレンチ型ＭＯＳＦＥＴ１はゲート絶縁膜が存在するために閾値電圧を数Ｖ～１０数Ｖ程度まで大きくできるという利点がある。
　絶縁膜２３は、例えば、ＳｉＯ２からなる。絶縁膜２３の厚さは、例えば、５０ｎｍ以上かつ２０００ｎｍ以下である。
（変形例１）
　図５は、第２の実施の形態に係るトレンチ型ＪＦＥＴ２の変形例の垂直断面図である。このトレンチ型ＪＦＥＴ２は、チャネル層１１ｂの外周部分が除去され、その除去された領域までソース電極１４の外周部が延びている。このため、ソース電極１４の端部が最も外側に位置するゲート電極２２の側方に位置しており、最も外側に位置するゲート電極２２から離れている。
　ソース電極１４がこのような終端構造を有することにより、ソース電極１４の端部に最も近いゲート電極２２への電界集中を緩和し、耐圧をより向上させることができる。
〔第３の実施の形態〕
　第３の実施の形態は、ゲート電極やソース電極の形状において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する。
（トレンチ型ＭＯＳＦＥＴの構成）
　図６は、第３の実施の形態に係るトレンチ型ＭＯＳＦＥＴ３の垂直断面図である。トレンチ型ＭＯＳＦＥＴ３は、トレンチゲート構造を有する縦型の電界効果トランジスタである。なお、本実施の形態のトレンチ型ＭＯＳＦＥＴ３は、後述するゲート絶縁膜３３が酸化物以外の材料からなる構成も含むものとする。
　トレンチ型ＭＯＳＦＥＴ３は、ｎ型半導体基板１０と、ｎ型半導体基板１０上に形成された、上面（ｎ型半導体基板１０と反対側の面）に開口するトレンチ３６を有するｎ型半導体層３１と、ゲート絶縁膜３３に覆われた状態でｎ型半導体層３１のトレンチ３６内に埋め込まれたゲート電極３２と、ｎ型半導体層３１の上面上に形成されたソース電極３４と、ｎ型半導体基板１０のｎ型半導体層３１と反対側の面上に形成されたドレイン電極１５と、を備える。
　トレンチ型ＭＯＳＦＥＴ３は、ノーマリーオフ型でもノーマリーオン型でもよいが、パワーデバイスとして用いられる場合には、安全性の観点から、通常、ノーマリーオフ型に製造される。停電時にソース電極３４とドレイン電極１５が導通することを防ぐためである。
　ノーマリーオフ型のトレンチ型ＭＯＳＦＥＴ３においては、ゲート電極３２とソース電極３４との間に閾値電圧以上の電圧を印加することにより、ｎ型半導体層３１の隣接するトレンチ３６の間のメサ形状の領域にチャネルが形成され、ドレイン電極１５からソース電極３４に電流が流れる。
　トレンチ型ＭＯＳＦＥＴ３においては、ソース電極３４の一部がトレンチ３６内に位置し、トレンチ３６内において、ソース電極３４がゲート絶縁膜３３を介してゲート電極３２上に位置する。また、ソース電極３４は、ｎ型半導体層３１の隣接するトレンチ３６の間のメサ形状の領域にオーミック接続される。ソース電極３４は、例えば、Ｔｉ／Ａｕ積層構造を有する。
　ゲート絶縁膜３３は、例えば、ゲート電極３２をｎ型半導体層３１から絶縁する部分３３ａと、ゲート電極３２の上面を覆い、ゲート電極３２をソース電極３４から絶縁する部分３３ｂを有する。ゲート絶縁膜３３の部分３３ａと部分３３ｂは、例えば、それぞれＨｆＯ２、ＳｉＯ２からなる。ゲート絶縁膜３３の部分３３ａと部分３３ｂの厚さは、それぞれ第１の実施の形態に係るゲート絶縁膜１３の部分１３ａと部分１３ｂの厚さと同等とすることができる。
　ゲート電極３２は、例えば、Ｃｕからなる。また、第１の実施の形態に係るゲート電極１２と同じ材料から形成してもよい。
　ｎ型半導体層３１は、耐圧を保持するためのドリフト層３１ａと、ｎ型半導体層３１の上面近傍にイオン注入もしくはエピ成長等により形成された、ソース電極３４をｎ型半導体層３１にオーミック接続させるためのコンタクト層３１ｂとを有する。ドリフト層３１ａ、コンタクト層３１ｂの厚さ及びドナー濃度は、それぞれ第１の実施の形態に係るドリフト層１１ａ、コンタクト層１１ｃの厚さ及びドナー濃度と同等とすることができる。
　ｎ型半導体層３１のドレイン電極１５側の面（ｎ型半導体基板１０とｎ型半導体層３１の界面）からトレンチ３６の底までの距離Ｄは、第１の実施の形態に係るｎ型半導体層１１のドレイン電極１５側の面からトレンチ１６の底までの距離Ｄと同等とすることができる。
　また、トレンチ３６の深さＤｔ、トレンチ３６の幅Ｗｔは、それぞれ第１の実施の形態に係るトレンチ１６の深さＤｔ、トレンチ１６の幅Ｗｔと同等とすることができる。
　ｎ型半導体基板１０、及びドレイン電極１５のサイズ、材料は、第１の実施の形態に係るトレンチ型ＭＯＳＦＥＴ１のものと同様とすることができる。
（実施の形態の効果）
　上記第１～３の実施の形態によれば、ｐ型のβ－Ｇａ２Ｏ３単結晶を用いない、オフリーク特性及び耐圧に優れたＧａ２Ｏ３系の電界効果トランジスタを提供することができる。
　実施例１においては、１μＡのリーク電流が流れるときの電圧を耐圧と定義し、耐圧がおよそ６５０Ｖとなるノーマリーオフ型のトレンチ型ＭＯＳＦＥＴ１の構成例を示す。
　まず、一般的なステッパーを用いたパターニングによりトレンチ１６を形成する場合の構成例を示す。ドナー濃度が２．０×１０１６ｃｍ－３で厚さが０．５μｍのＧａ２Ｏ３層からなるチャネル層１１ｂに、幅Ｗｍ及び幅Ｗｔが０．５μｍとなるようにトレンチ１６を形成すると、チャネル層１１ｂのオン抵抗は、およそ０．２５ｍΩｃｍ２となる。
　そして、ｎ型半導体基板１０、ドリフト層１１ａ、コンタクト層１１ｃをそれぞれドナー濃度が１．０×１０１９ｃｍ－３で厚さが１０μｍのＧａ２Ｏ３基板、ドナー濃度が１．５×１０１７ｃｍ－３で厚さが２μｍのＧａ２Ｏ３層、ドナー濃度が１．０×１０１８ｃｍ－３以上で厚さが１００ｎｍのＧａ２Ｏ３層で構成すると、それぞれのオン抵抗は、およそ０．０１ｍΩｃｍ２、０．０８ｍΩｃｍ２、０．００１ｍΩｃｍ２以下となる。
　トレンチ型ＭＯＳＦＥＴ１が上記のような構成を有する場合、全体のオン抵抗がおよそ０．３４ｍΩｃｍ２となり、耐圧がおよそ６５０Ｖとなる。
　次に、一般的なステッパーよりも解像度の高いＥＢ描画によるパターニングによりトレンチ１６を形成する場合の構成例を示す。ドナー濃度が１．０×１０１７ｃｍ－３で厚さが０．５μｍのＧａ２Ｏ３層からなるチャネル層１１ｂに、幅Ｗｍ及び幅Ｗｔが０．２μｍとなるようにトレンチ１６を形成すると、チャネル層１１ｂのオン抵抗は、およそ０．０６ｍΩｃｍ２となる。
　そして、ｎ型半導体基板１０、ドリフト層１１ａ、コンタクト層１１ｃをそれぞれドナー濃度が１．０×１０１９ｃｍ－３で厚さが１０μｍのＧａ２Ｏ３基板、ドナー濃度が１．０×１０１７ｃｍ－３で厚さが２μｍのＧａ２Ｏ３層、ドナー濃度が１．０×１０１８ｃｍ－３以上で厚さが１００ｎｍのＧａ２Ｏ３層で構成すると、それぞれのオン抵抗は、およそ０．０１ｍΩｃｍ２、０．１２ｍΩｃｍ２、０．００１ｍΩｃｍ２以下となる。
　トレンチ型ＭＯＳＦＥＴ１が上記のような構成を有する場合、全体のオン抵抗がおよそ０．２ｍΩｃｍ２となり、耐圧がおよそ６５０Ｖとなる。
　実施例２においては、耐圧がおよそ６５０Ｖとなるノーマリーオフ型のトレンチ型ＪＦＥＴ２の構成例を示す。
　まず、一般的なステッパーを用いたパターニングによりトレンチ１６を形成する場合の構成例を示す。ドナー濃度が３．０×１０１６ｃｍ－３で厚さが０．５μｍのＧａ２Ｏ３層からなるチャネル層１１ｂに、幅Ｗｍ及び幅Ｗｔが０．５μｍとなるようにトレンチ１６を形成すると、チャネル層１１ｂのオン抵抗は、およそ０．２ｍΩｃｍ２となる。
　そして、ｎ型半導体基板１０、ドリフト層１１ａ、コンタクト層１１ｃをそれぞれドナー濃度が１．０×１０１９ｃｍ－３で厚さが１０μｍのＧａ２Ｏ３基板、ドナー濃度が１．５×１０１７ｃｍ－３で厚さが２μｍのＧａ２Ｏ３層、ドナー濃度が１．０×１０１８ｃｍ－３以上で厚さが１００ｎｍのＧａ２Ｏ３層で構成すると、それぞれのオン抵抗は、およそ０．０１ｍΩｃｍ２、０．０８ｍΩｃｍ２、０．００１ｍΩｃｍ２以下となる。
　トレンチ型ＪＦＥＴ２が上記のような構成を有する場合、全体のオン抵抗がおよそ０．３ｍΩｃｍ２となり、耐圧がおよそ６５０Ｖとなる。
　次に、一般的なステッパーよりも解像度の高いＥＢ描画によるパターニングによりトレンチ１６を形成する場合の構成例を示す。ドナー濃度が１．５×１０１７ｃｍ－３で厚さが０．５μｍのＧａ２Ｏ３層からなるチャネル層１１ｂに、幅Ｗｍ及び幅Ｗｔが０．２μｍとなるようにトレンチ１６を形成すると、チャネル層１１ｂのオン抵抗は、およそ０．０３ｍΩｃｍ２となる。
　そして、ｎ型半導体基板１０、ドリフト層１１ａ、コンタクト層１１ｃをそれぞれドナー濃度が１．０×１０１９ｃｍ－３で厚さが１０μｍのＧａ２Ｏ３基板、ドナー濃度が１．５×１０１７ｃｍ－３で厚さが２μｍのＧａ２Ｏ３層、ドナー濃度が１．０×１０１８ｃｍ－３以上で厚さが１００ｎｍのＧａ２Ｏ３層で構成すると、それぞれのオン抵抗は、およそ０．０１ｍΩｃｍ２、０．０８ｍΩｃｍ２、０．００１ｍΩｃｍ２以下となる。
　トレンチ型ＪＦＥＴ２が上記のような構成を有する場合、全体のオン抵抗がおよそ０．１２ｍΩｃｍ２となり、耐圧がおよそ６５０Ｖとなる。
　図７は、実施例３に係るトレンチ型ＭＯＳＦＥＴ３の断面ＳＥＭ（Scanning Electron Microscope）観察像である。
　図７に係るトレンチ型ＭＯＳＦＥＴ３はノーマリーオン型であり、ｎ型半導体基板１０、ドリフト層３１ａ、コンタクト層３１ｂ、ゲート電極３２、ゲート絶縁膜３３ａ、ゲート絶縁膜３３ｂ、ソース電極３４、ドレイン電極１５が、それぞれドナー濃度が６．０×１０１８ｃｍ－３で厚さが４５０μｍのＧａ２Ｏ３基板、ドナー濃度が３×１０１６ｃｍ－３で厚さが５μｍのＧａ２Ｏ３層、ドナー濃度が３×１０１８ｃｍ－３で厚さが２μｍのＧａ２Ｏ３層、（上下方向の）厚さが１μｍのＣｕ電極、厚さが５０ｎｍのＨｆＯ２膜、厚さが３００ｎｍのＳｉＯ２膜、厚さが３μｍのＴｉ／Ａｕソース電極、厚さが０．３μｍのＴｉ／Ａｕドレイン電極で構成されている。また、トレンチ３６は、深さＤｔ、幅Ｗｍ、幅Ｗｔがそれぞれ４μｍ、２μｍ、４μｍとなるように形成されている。
　図８Ａ、図８Ｂは、それぞれ図７に係るトレンチ型ＭＯＳＦＥＴ３のＤＣ特性、トランスファー特性を示すグラフである。
　図８Ａは、ドレイン電極１５とソース電極３４の間の電圧Ｖｄｓと、ドレイン電極１５とソース電極３４の間の電流密度Ｊｄｓとの関係を示すグラフであり、ゲート電極３２とソース電極３４の間の電圧Ｖｇｓが０Ｖ、４Ｖ、８Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、２４Ｖ、２８Ｖであるときの曲線が示されている。なお、電圧Ｖｇｓが２４Ｖ、２８Ｖであるときの曲線は、横軸とほぼ重なっている。また、Ｊｄｓはメサ上部の面積で規格化されている。
　図８Ａから、電圧Ｖｇｓが０Ｖであるときのドレイン電極１５とソース電極３４の間のオン抵抗がおよそ０．８ｍΩｃｍ２であることが読み取れる。
　以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　ｐ型のβ－Ｇａ２Ｏ３単結晶を用いない、オフリーク特性及び耐圧に優れたＧａ２Ｏ３系の電界効果トランジスタを提供する。
１…トレンチ型ＭＯＳＦＥＴ、　２…トレンチ型ＪＦＥＴ、　１０…ｎ型半導体基板、　１１…ｎ型半導体層、　１１ａ…ドリフト層、　１１ｂ…チャネル層、　１１ｃ…コンタクト層、　１２、２２…ゲート電極、　１３…ゲート絶縁膜、　１４…ソース電極、　１５…ドレイン電極、　１６…トレンチ、　１７…ｐ型半導体部材

Claims (7)

  1. 　Ｇａ２Ｏ３系単結晶からなり、一方の面に開口する複数のトレンチを有するｎ型半導体層と、
    　前記複数のトレンチのそれぞれに埋め込まれたゲート電極と、
    　前記ｎ型半導体層の隣接する前記トレンチの間のメサ形状領域に接続されたソース電極と、
    　前記ｎ型半導体層の前記ソース電極と反対側に直接又は間接的に接続されたドレイン電極と、
    　を備えた、電界効果トランジスタ。
  2. 　前記ゲート電極がｐ型半導体からなり、
    　前記ゲート電極が前記ｎ型半導体層と接触してｐｎ接合を形成している、
    　請求項１に記載の電界効果トランジスタ。
  3. 　前記ゲート電極が導体からなり、
    　前記ゲート電極がゲート絶縁膜により前記ｎ型半導体層から絶縁された、
    　請求項１に記載の電界効果トランジスタ。
  4. 　前記メサ形状領域の少なくとも一部及び前記ソース電極に接続されたｐ型半導体部材をさらに備えた、
    　請求項３に記載の電界効果トランジスタ。
  5. 　前記ソース電極の端部が最も外側に位置する前記ゲート電極の側方に位置する、
    　請求項１～４のうちのいずれか１項に記載の電界効果トランジスタ。
  6. 　前記メサ形状領域の幅が、０．１μｍ以上かつ２μｍ以下である、
    　請求項１～５のうちのいずれか１項に記載の電界効果トランジスタ。
  7. 　前記ｎ型半導体層の前記ドレイン電極側の面から前記トレンチの底までの距離が、１μｍ以上かつ５００μｍ以下である、
    　請求項１～６のうちのいずれか１項に記載の電界効果トランジスタ。
PCT/JP2018/035725 2017-09-29 2018-09-26 電界効果トランジスタ WO2019065751A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/651,877 US11616138B2 (en) 2017-09-29 2018-09-26 Field effect transistor
EP18861655.1A EP3690924A4 (en) 2017-09-29 2018-09-26 FIELD EFFECT TRANSISTOR
CN201880062606.4A CN111164740B (zh) 2017-09-29 2018-09-26 场效应晶体管
US18/166,062 US20230197844A1 (en) 2017-09-29 2023-02-08 Field effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017191741A JP7179276B2 (ja) 2017-09-29 2017-09-29 電界効果トランジスタ
JP2017-191741 2017-09-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/651,877 A-371-Of-International US11616138B2 (en) 2017-09-29 2018-09-26 Field effect transistor
US18/166,062 Continuation US20230197844A1 (en) 2017-09-29 2023-02-08 Field effect transistor

Publications (1)

Publication Number Publication Date
WO2019065751A1 true WO2019065751A1 (ja) 2019-04-04

Family

ID=65901906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/035725 WO2019065751A1 (ja) 2017-09-29 2018-09-26 電界効果トランジスタ

Country Status (6)

Country Link
US (2) US11616138B2 (ja)
EP (1) EP3690924A4 (ja)
JP (1) JP7179276B2 (ja)
CN (1) CN111164740B (ja)
TW (1) TWI722323B (ja)
WO (1) WO2019065751A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管
CN110571274A (zh) * 2019-07-31 2019-12-13 中国科学技术大学 氧化镓晶体管及其制备方法
CN111129122A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 基于氧化镓的异质结半导体结构及其器件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3823044A4 (en) * 2018-07-12 2022-04-20 Flosfia Inc. SEMICONDUCTOR DEVICE
CN110164769B (zh) * 2019-06-20 2021-08-31 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管及其制备方法
JP7382559B2 (ja) * 2019-12-25 2023-11-17 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ
JP7382558B2 (ja) * 2019-12-25 2023-11-17 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｏｓｆｅｔ
JP7522399B2 (ja) 2020-10-07 2024-07-25 株式会社タムラ製作所 ショットキーダイオード
KR102459067B1 (ko) * 2021-01-29 2022-10-25 홍익대학교 산학협력단 E-모드 반도체 소자
JP2023044337A (ja) * 2021-09-17 2023-03-30 株式会社タムラ製作所 ｐｎ接合ダイオード
CN114171584A (zh) * 2021-12-09 2022-03-11 西安电子科技大学 基于Ga2O3的异质结场效应晶体管及制备方法
WO2023182313A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 β型酸化ガリウムナノロッド付き基板及びその製造方法並びに生体分子抽出用デバイス
WO2023182311A1 (ja) * 2022-03-25 2023-09-28 国立大学法人東海国立大学機構 酸化ガリウム膜とその製造装置および製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145455A (ja) * 1997-11-04 1999-05-28 Rohm Co Ltd 半導体装置
JP2001527296A (ja) * 1997-12-19 2001-12-25 ノースロップ グラマン コーポレーション 改良型静電誘導トランジスタ
JP2005501425A (ja) * 2001-08-24 2005-01-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体整流器
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016015503A (ja) 2011-09-08 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581100A (en) * 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
EP0746042B1 (en) * 1995-06-02 2004-03-31 SILICONIX Incorporated Bidirectional blocking trench power MOSFET
US6855983B1 (en) * 1998-11-10 2005-02-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device having reduced on resistance
JP3939195B2 (ja) 2002-05-13 2007-07-04 ローム株式会社 半導体装置の製造方法および半導体装置
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
CN110047922A (zh) * 2011-09-08 2019-07-23 株式会社田村制作所 Ga2O3系MISFET和Ga2O3系MESFET
KR102193091B1 (ko) 2014-05-22 2020-12-21 엘지디스플레이 주식회사 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법
CN110684960A (zh) 2014-07-22 2020-01-14 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
JP2016031953A (ja) * 2014-07-25 2016-03-07 株式会社タムラ製作所 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体
JP2017112126A (ja) * 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
JP6845397B2 (ja) * 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP2018107693A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
JP7116409B2 (ja) * 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
JP2020088136A (ja) * 2018-11-22 2020-06-04 渡辺　浩志 パワー半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145455A (ja) * 1997-11-04 1999-05-28 Rohm Co Ltd 半導体装置
JP2001527296A (ja) * 1997-12-19 2001-12-25 ノースロップ グラマン コーポレーション 改良型静電誘導トランジスタ
JP2005501425A (ja) * 2001-08-24 2005-01-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体整流器
JP2016015503A (ja) 2011-09-08 2016-01-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
JP2015227279A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体および半導体装置
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3690924A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管
CN110571274A (zh) * 2019-07-31 2019-12-13 中国科学技术大学 氧化镓晶体管及其制备方法
CN110571274B (zh) * 2019-07-31 2021-07-09 中国科学技术大学 氧化镓晶体管及其制备方法
CN111129122A (zh) * 2019-12-13 2020-05-08 中国科学技术大学 基于氧化镓的异质结半导体结构及其器件

Also Published As

Publication number Publication date
EP3690924A4 (en) 2021-06-16
US11616138B2 (en) 2023-03-28
EP3690924A1 (en) 2020-08-05
US20200235234A1 (en) 2020-07-23
TWI722323B (zh) 2021-03-21
CN111164740A (zh) 2020-05-15
JP7179276B2 (ja) 2022-11-29
JP2019067915A (ja) 2019-04-25
TW201926692A (zh) 2019-07-01
US20230197844A1 (en) 2023-06-22
CN111164740B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
JP7179276B2 (ja) 電界効果トランジスタ
US10825935B2 (en) Trench MOS-type Schottky diode
US11081598B2 (en) Trench MOS Schottky diode
US10930773B2 (en) Semiconductor device
US9029874B2 (en) Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
JP5534661B2 (ja) 半導体装置
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018022851A (ja) 半導体装置およびその製造方法
US8476733B2 (en) Semiconductor element and manufacturing method therefor
WO2021131893A1 (ja) トレンチ型ｍｅｓｆｅｔ
US10269952B2 (en) Semiconductor device having steps in a termination region and manufacturing method thereof
CN111406323B (zh) 宽带隙半导体装置
JP2006237116A (ja) 半導体装置
US10158012B1 (en) Semiconductor device
JP7382558B2 (ja) トレンチ型ｍｏｓｆｅｔ
US11996442B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPWO2019092871A1 (ja) ワイドギャップ半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18861655

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018861655

Country of ref document: EP

Effective date: 20200429