WO2019049923A1 - 固体撮像装置およびその制御方法と駆動方法、並びに電子機器 - Google Patents

固体撮像装置およびその制御方法と駆動方法、並びに電子機器 Download PDF

Info

Publication number
WO2019049923A1
WO2019049923A1 PCT/JP2018/033007 JP2018033007W WO2019049923A1 WO 2019049923 A1 WO2019049923 A1 WO 2019049923A1 JP 2018033007 W JP2018033007 W JP 2018033007W WO 2019049923 A1 WO2019049923 A1 WO 2019049923A1
Authority
WO
WIPO (PCT)
Prior art keywords
column
unit
solid
imaging device
state imaging
Prior art date
Application number
PCT/JP2018/033007
Other languages
English (en)
French (fr)
Inventor
ボスタマン アナス
克彦 半澤
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201880054731.0A priority Critical patent/CN111034180B/zh
Priority to KR1020207005071A priority patent/KR102544589B1/ko
Priority to EP18853816.9A priority patent/EP3681145B1/en
Publication of WO2019049923A1 publication Critical patent/WO2019049923A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present disclosure relates to a solid-state imaging device, a control method and a driving method thereof, and an electronic device, and more particularly, to a solid-state imaging device capable of reducing power consumption, a control method and a driving method thereof, and an electronic device.
  • Patent Document 1 discloses a configuration in which power consumption is reduced by switching on / off the current of the vertical signal line of the column not to be read when performing thinning-out reading.
  • Patent Document 2 discloses a configuration in which power consumption can be reduced by enabling readout control of a part of pixel column ranges when performing ROI readout.
  • the present disclosure has been made in view of such a situation, and aims to reduce power consumption.
  • the operation of the column AD unit is programmably controlled according to a pixel array unit, a column AD unit arranged for each column of the pixel array unit, and a photographing mode. And a column enable control unit.
  • the control method of a solid-state imaging device is a control method of a solid-state imaging device that programmably controls the operation of a column AD unit arranged for each column of a pixel array unit according to a photographing mode. .
  • the electronic device controls the operation of the column AD unit according to a pixel array unit, a column AD unit arranged for each column of the pixel array unit, and an imaging mode. It is an electronic device provided with the solid-state imaging device which has a column enable control part.
  • the operation of the column AD unit arranged for each column of the pixel array unit is programmably controlled in accordance with the imaging mode.
  • a pixel drive unit configured to drive a pixel with a different exposure time for each unit area obtained by dividing the pixel area into a plurality of pixels within one frame; And a calculation unit that calculates an optimal exposure time based on the pixel drive unit, which is a solid-state imaging device that drives the pixels after the next frame with the calculated optimal exposure time.
  • the driving method of the solid-state imaging device drives a pixel with different exposure time for each unit area obtained by dividing the pixel area into a plurality of parts in one frame, and is based on the pixel value for each unit area. It is a driving method of a solid-state imaging device which calculates the optimal exposure time and drives the pixels in the next frame and the subsequent with the calculated optimal exposure time.
  • the electronic device is based on a pixel drive unit that drives a pixel with a different exposure time for each unit area obtained by dividing the pixel area into a plurality in one frame, and a pixel value for each unit area.
  • the pixel drive unit is an electronic device that includes a solid-state imaging device that drives the pixels in the next frame and thereafter in the calculated optimum exposure time.
  • pixels are driven with different exposure times for each unit area obtained by dividing the pixel area into a plurality, and the optimal exposure time is based on the pixel value for each unit area.
  • the pixels after the next frame are driven at the calculated and calculated optimum exposure time.
  • FIG. 1 is a diagram for describing an outline of a technology according to the present disclosure. It is a block diagram showing an example of composition of a solid-state imaging device. It is a block diagram showing an example of composition of a pixel drive part. It is a figure explaining a counter hold signal. It is a block diagram which shows the structural example of an evaluation value calculation part.
  • First Embodiment 1-1 Configuration of solid-state imaging device according to the present disclosure 1-2. Read mode and column operation 1-3. Configuration and operation of column enable control unit 1-4. Power control method of column AD unit 1-5. Application example and modification 1-6. Configuration of electronic device according to the present disclosure Second Embodiment 2-1. Outline of technology related to the present disclosure 2-2. Configuration of solid-state imaging device 2-3. Configuration of Pixel Driving Unit 2-4. Configuration of Evaluation Value Calculation Unit 2-5. Configuration of Exposure Parameter Calculation Unit 2-6. Application example 2-7. Modification 2-8. Configuration of electronic device according to the present disclosure
  • FIG. 1 is a block diagram showing a configuration example of a solid-state imaging device of the present disclosure.
  • the solid-state imaging device 1 is a CMOS (Complementary Metal Oxide) Semiconductor) Configured as an image sensor.
  • the solid-state imaging device 1 includes a pixel area (pixel array portion) 3 in which a plurality of pixels 2 are regularly arranged in a two-dimensional array on a semiconductor substrate (for example, a Si substrate), and a peripheral circuit portion.
  • the pixel 2 includes a photoelectric conversion unit (for example, a photodiode) and a plurality of pixel transistors (MOS transistors).
  • the plurality of pixel transistors are configured of, for example, three transistors: a transfer transistor, a reset transistor, and an amplification transistor. Further, the plurality of pixel transistors may be configured by four transistors in which a selection transistor is added to the three transistors described above.
  • the pixel 2 can be configured as one unit pixel or can be a shared pixel structure.
  • the pixel sharing structure is a structure in which a plurality of photodiodes share the floating diffusion and another transistor other than the transfer transistor.
  • the peripheral circuit unit includes a pixel drive unit 4, a column AD unit 5, a column enable control unit 6, an output circuit 7, and a control circuit 8.
  • the control circuit 8 is configured of, for example, a CPU (Central Processing Unit), and controls each of the pixel drive unit 4, the column AD unit 5, and the column enable control unit 6 using a predetermined program or parameter.
  • a CPU Central Processing Unit
  • the pixel drive unit 4 selects a pixel drive wiring, supplies a pulse for driving the pixel to the selected pixel drive wiring, and drives the pixels in units of rows. That is, the pixel drive unit 4 sequentially and selectively scans the pixels 2 of the pixel array unit 3 in units of rows. Then, the pixel drive unit 4 supplies the pixel signal based on the signal charge generated according to the light reception amount in the photoelectric conversion unit of each pixel 2 through the vertical signal line 9 to the column AD unit 5.
  • the column AD unit 5 is formed of, for example, a single slope type AD conversion circuit, and is arranged for each column of the pixels 2 of the pixel array unit 3.
  • the column AD unit 5 performs signal processing such as noise removal for each column on signals output from the pixels 2 for one row. Specifically, the column AD unit 5 performs CDS (Correlated) for removing fixed pattern noise unique to the pixel 2. Perform signal processing such as double sampling), signal amplification, and AD conversion.
  • a horizontal selection switch (not shown) is provided in the output stage of the column AD unit 5 so as to be connected to the horizontal signal line 10.
  • the column enable control unit 6 controls the operation of the column AD unit 5. Specifically, under the control of the control circuit 8, the column enable control unit 6 controls the operation of the column AD unit 5 in a programmable manner in accordance with the imaging mode.
  • the pixel signals from each of the column AD units 5 are output to the horizontal signal line 10.
  • the output circuit 7 performs signal processing on signals sequentially supplied from each of the column AD units 5 through the horizontal signal line 10 and outputs the processed signal.
  • the output circuit 7 may perform only buffering, for example, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • FIG. 2 is a block diagram showing a configuration example of the column AD unit 5.
  • the column AD unit 5 includes a load MOS transistor 11, a comparator 12, a counter 13, and a latch circuit 14.
  • the vertical signal line 9 is connected to the load MOS transistor (LM) 11.
  • LM load MOS transistor
  • the comparator (CM) 12 compares the ramp signal input to one terminal with the pixel signal input to the other terminal.
  • the comparator 12 outputs to the counter 13 a signal whose level is inverted according to the magnitude relationship between the ramp signal and the pixel signal.
  • the counter (CN) 13 switches and executes up-counting operation and down-counting operation.
  • the counter 13 ends the up-counting operation and the down-counting operation according to the timing when the output of the comparator 12 is inverted.
  • the count value obtained by the up-counting operation and the down-counting operation is held in the latch circuit 14 and output as digital data.
  • the column enable control unit 6 operates only the column AD unit 5 of the necessary columns for each read mode according to the imaging mode, and the unnecessary column AD unit 5 Stop the operation.
  • FIG. 3 is a diagram for explaining the column operation in the ROI (region of interest) readout mode.
  • the pixel array unit 3, the column AD unit 5, and the column enable control unit 6 are shown in FIG.
  • FIG. 3 as the column AD unit 5, a load MOS transistor, a comparator, and a counter are shown by three rectangles arranged for each column.
  • each column AD unit 5 is indicated by a gray rectangle, it indicates that the column AD unit 5 is operated, and when each column AD unit 5 is indicated by a white rectangle, the column AD unit 5 is indicated by Indicates that the operation is stopped. The same applies to FIGS. 4 to 7.
  • the pixel 2 of the ROI set for the partial region in the horizontal direction (H direction) of the pixel array unit 3 and the partial region in the vertical direction (V direction) is read.
  • the column enable control unit 6 operates the column AD unit 5 of the column corresponding to the H direction of the ROI, and stops the operation of the column AD unit 5 of the other columns.
  • the pixel row corresponding to the V direction of the ROI is driven by being selected by the pixel drive unit 4.
  • FIG. 4 is a diagram for explaining the column operation in the H-direction addition readout mode.
  • the pixels 2 of the pixel array unit 3 are subjected to pixel addition in a predetermined number of columns in the H direction and read out.
  • the column enable control unit 6 operates the column AD unit 5 in units of columns in which the pixels are added in the H direction of the pixel array unit 3 and stops the operation of the column AD unit 5 of the other columns.
  • the column AD unit 5 operates every three columns from the left end column of the pixel array unit 3.
  • the column operation in the H-direction addition readout mode has been described here, the column operation in the H-direction thinning readout mode in which pixels are read out by thinning in the H direction is the same as the set thinning interval. Be done.
  • FIG. 5 is a diagram for explaining the column operation in the reading mode in which the H-direction ROI reading and the H-direction addition reading are performed.
  • the pixels 2 of the ROI set for a partial region of the pixel array unit 3 in the H direction are read out after pixel addition in a predetermined number of columns in the H direction.
  • the column enable control unit 6 operates the column AD unit 5 in units of columns in which pixels are added in the H direction of the ROI, and stops the operation of the column AD unit 5 of the other columns.
  • the column AD unit 5 operates every three columns from the left end column of the ROI.
  • FIG. 6 is a diagram for explaining column operations in a plurality of H-direction ROI readout modes.
  • the pixels 2 of two ROIs set for a partial region in the H direction of the pixel array unit 3 are read out.
  • the column enable control unit 6 operates the column AD unit 5 of the column corresponding to the H direction of each of the two ROIs, and stops the operation of the column AD unit 5 of the other columns.
  • FIG. 7 is a diagram for explaining the column operation according to the read row.
  • FIG. 7 shows the column operation at the time of OPB area readout for black level correction
  • the right side of FIG. 7 shows the column operation at the time of ROI readout as an effective pixel area.
  • the OPB area is set for the upper several row area excluding several columns at both ends in the H direction of the pixel array unit 3.
  • ROIs are set for a partial region in the H direction and a partial region in the V direction of the pixel array unit 3.
  • the column enable control unit 6 (not shown) operates the column AD unit 5 of the column corresponding to the H direction of the OPB region and stops the operation of the column AD unit 5 of the other columns.
  • the column enable control unit 6 (not shown) operates the column AD unit 5 of the column corresponding to the H direction of the ROI. Stop the operation.
  • an average value of pixel values in the OPB area is used for black level correction.
  • the accuracy of black level correction is degraded. That is, when only the column AD unit 5 of the column corresponding to the ROI is operated at the time of black level correction, the accuracy of black level correction may be lowered.
  • FIG. 8 is a diagram showing an example of the configuration of the column enable control unit 6.
  • the column enable control unit 6 controls the output of an operation signal (column enable signal) for operating the column AD unit 5 under the control of the CPU 30 that operates based on a specific firmware.
  • the column enable control unit 6 includes a controller 31 and a register 32.
  • the controller 31 controls the operation of the register 32 under the control of the CPU 30.
  • the register 32 has a register for outputting a column enable signal to the column AD unit 5 of each column.
  • the total number of columns is N
  • the controller 31 outputs a setting signal for setting a column to be operated to the register 32 based on the parameter supplied from the CPU 30.
  • the register 32 determines the register that outputs the column enable signal in accordance with the setting signal from the controller 31.
  • the parameters supplied from the CPU 30 are set according to the imaging mode (readout mode). This makes it possible to control the operation of the column AD unit 5 in a programmable manner according to the imaging mode.
  • FIG. 9 is a block diagram showing a first implementation example of the column enable control unit 6.
  • the column enable control unit 6 of FIG. 9 also controls the output of a column enable signal for operating the column AD unit 5 under the control of the CPU 40 in which the specific firmware is written.
  • the column enable control unit 6 includes a shift controller 41, a shift register 42, and a clock controller 43.
  • the shift controller 41 outputs a setting signal CLM_SET for setting a column to be operated to the shift register 42 based on the parameters supplied from the CPU 40.
  • the parameters supplied from the CPU 40 include, for example, COL_START, COL_END, COL_SKIP, COL_OFF #, and COL_OFFWID #.
  • COL_START and COL_END respectively indicate the column number of the column at one end (the beginning) and the column number of the column at the other end (the end) among the consecutive columns to be read.
  • COL_SKIP represents the number of consecutive columns (skiped columns) not to be read out between one column to be periodically read out. In other words, COL_SKIP represents the number of columns to be decimated in the H-direction decimated read mode.
  • COL_OFF # and COL_OFFWID # respectively indicate the column number of one end of the continuous column which is not partially targeted for reading and the number of columns from that column.
  • the shift controller 41 shifts the setting signal CONFIG_DONE representing a period for setting the content of the setting signal CLM_SET (whether or not to operate the column) in the shift register 42 based on the reset signal COLEN_RESET supplied from the CPU 40 Output to 42.
  • the shift controller 41 outputs an operation signal SHIFT_CLK_EN for causing the clock controller 43 to output a clock signal to the clock controller 43 based on the reset signal COLEN_RESET supplied from the CPU 40.
  • the clock controller 43 outputs the clock signal SHIFT_CLK to the shift register 42 in response to the operation signal SHIFT_CLK_EN from the shift controller 41.
  • the shift register 42 sets the content of the setting signal CLM_SET in each column in accordance with the clock signal SHIFT_CLK during a period represented by the setting signal CONFIG_DONE. When the period represented by the setting signal CONFIG_DONE ends, the shift register 42 outputs a column enable signal COLEN according to the content of the setting signal CLM_SET set in each column.
  • flip-flops corresponding to the respective columns from the 0th column to the N-1th column are provided.
  • the output of the flip flop is input to one of the input terminals of an AND gate provided for each column.
  • the setting signal CONFIG_DONE is input to the other of the input terminals of the AND gate.
  • a column enable signal COLEN is output from the output terminal of the AND gate. That is, in each column, the column enable signal COLEN is output when the output of the flip flop and the setting signal CONFIG_DONE both become H (High).
  • FIG. 10 is a timing chart showing the operation of the column enable control unit 6 in the H-direction ROI readout mode.
  • the shift controller 41 sets the operation signal SHIFT_CLK_EN to H.
  • the clock controller 43 starts output of the clock signal SHIFT_CLK to the shift register 42 when the operation signal SHIFT_CLK_EN becomes H.
  • a period during which the operation signal SHIFT_CLK_EN is H is set to N clocks of the clock signal SHIFT_CLK.
  • the shift controller 41 changes the setting signal CONFIG_DONE from H to L at the timing when the reset signal COLEN_RESET from the CPU 40 changes from H to L (Low).
  • the period during which the setting signal CONFIG_DONE is at L level corresponds to N clocks of the clock signal SHIFT_CLK.
  • the shift register 42 sets the content of the setting signal CLM_SET in each column in accordance with the clock signal SHIFT_CLK while the setting signal CONFIG_DONE is L (period of N clocks). Specifically, in the shift register 42, the output of the flip flop corresponding to the column to be read is held at H.
  • the setting signal CLM_SET becomes L for a period of N-COL_END-1 clock after the setting signal CONFIG_DONE becomes L. After that, the setting signal CLM_SET becomes H during a period of COL_END-COL_START + 1 clock. Then, the setting signal CLM_SET becomes L for a period corresponding to the remaining COL_START clock until the setting signal CONFIG_DONE becomes H.
  • the output of the flip flop corresponding to the columns from the COL_START column to the COL_END column is held at H.
  • a column enable signal COLEN is output from the AND gate corresponding to the columns from the COL_START column to the COL_END column.
  • the H-direction ROI can be read out from the COL_START column to the COL_END column.
  • the range (position) of the ROI can be set with a high degree of freedom only by setting the parameters COL_START and COL_END.
  • FIG. 11 is a timing chart showing the operation of the column enable control unit 6 in the H-direction ROI readout + H-direction addition (decimation) readout mode.
  • signals other than the setting signal CLM_SET are the same as in the example of FIG.
  • the setting signal CLM_SET is L for a period of N-COL_END-1 clock after the setting signal CONFIG_DONE becomes L. After that, the setting signal CLM_SET becomes H for one clock every period of the COL_SKIP clock. Then, the setting signal CLM_SET becomes L for a period corresponding to the remaining COL_START clock until the setting signal CONFIG_DONE becomes H.
  • a column enable signal COLEN is output from the AND gate corresponding to every other column of the COL_SKIP column from the COL_START column to the COL_END column.
  • the position of the ROI and the addition (decimation) interval can be flexibly set with a high degree of freedom.
  • FIG. 12 is a timing chart showing the operation of the column enable control unit 6 in the multiple H-direction ROI readout mode.
  • the setting signal CLM_SET is L for a period of N-COL_END-1 clock after the setting signal CONFIG_DONE becomes L. After that, the setting signal CLM_SET becomes H during a period of COL_END-COL_START + 1 clock. Then, it remains L for the remaining COL_START clock period until the setting signal CONFIG_DONE becomes H.
  • the setting signal CLM_SET is L only for a period for 1 clock of COL_OFFWID, which is backward by 1 clock of COL_OFF and a period for 2 clocks of COL_OFFWID, which is 2 clocks for COL_OFF, which go back by 1 clock of COL_OFF.
  • FIG. 13 is a block diagram showing a second implementation example of the column enable control unit 6.
  • the column enable control unit 6 of FIG. 13 also controls the output of the column enable signal for operating the column AD unit 5 under the control of the CPU 50 in which the specific firmware is written.
  • the column enable control unit 6 includes a skip decoder 51 and a comparator 52 provided for each column.
  • the skip decoder 51 is a setting for setting a column to be skipped with the number of columns M being one period (phase number M) based on the parameters COL_START and COL_SKIP supplied from the CPU 50 and based on the columns represented by COL_START.
  • the signal PHASE_EN [m] is output. m takes values from 0 to M-1.
  • the comparator 52 outputs, based on the parameters COL_START and COL_END supplied from the CPU 50, a column valid flag AREA_EN [n] indicating whether each column is a reading target. n takes values from 0 to N ⁇ 1, where N is the total number of columns.
  • the column valid flag AREA_EN [n] becomes H when COL_START ⁇ n and COL_END ⁇ n are satisfied.
  • an AND gate for outputting a column enable signal COLEN of each column is provided for each column.
  • the column valid flag AREA_EN [n] is input to one of the input terminals of the AND gate in the nth column, and the setting signal PHASE_EN [n% m] is input to the other input terminal of the AND gate. That is, in each column, the column enable signal COLEN is output when the column enable flag AREA_EN [n] and the setting signal PHASE_EN [n% m] both become H.
  • FIG. 14 is a diagram for explaining the operation of the column enable control unit 6 in the H-direction ROI readout mode.
  • the column valid flags AREA_EN [4],..., AREA_EN [18] of the fourth to eighteenth columns become H.
  • COL_SKIP 0 is set as a parameter, and the setting signal PHASE_EN [7: 0] is 1111_1111 in binary representation. That is, the setting signal PHASE_EN [m] becomes H for all the columns when one column has eight columns, and none of the columns are skipped.
  • FIG. 15 is a diagram for explaining the operation of the column enable control unit 6 in the H-direction ROI readout + H-direction addition (decimation) readout mode.
  • the column valid flags AREA_EN [4],..., AREA_EN [18] of the fourth to eighteenth columns become H.
  • addition (thinning) reading can be performed every three columns from the fourth column in the H direction ROI from the fourth column to the eighteenth column. it can.
  • FIG. 16 is a diagram for explaining the operation of the column enable control unit 6 in the H-direction ROI readout + H-direction addition (decimation) readout mode.
  • the column valid flags AREA_EN [6],..., AREA_EN [16] in the sixth to sixteenth columns become H.
  • FIG. 17 is a block diagram showing a third implementation example of the column enable control unit 6.
  • the column enable control unit 6 of FIG. 17 also controls the output of a column enable signal for operating the column AD unit 5 under the control of the CPU 60 in which the specific firmware is written.
  • the column enable control unit 6 includes a skip decoder 61 and a comparator 62 provided for each column.
  • the skip decoder 61 outputs PHASE_EN [m] based on the parameters COL_START and COL_SKIP supplied from the CPU 60 as in the skip decoder 51 of FIG. 13.
  • the comparator 62 outputs a column valid flag AREA_EN [n] indicating whether each column is a read target based on the parameters COL_START, COL_END, COL_START1, COL_END1, COL_START2, COL_END2 supplied from the CPU 60.
  • the column valid flag AREA_EN [n] becomes H when any of COL_START ⁇ n, COL_ENDnn, COL_START1 ⁇ n, COL_END1 ⁇ n, COL_START2 ⁇ n and COL_END2 ⁇ n is satisfied.
  • the parameters COL_START1 and COL_END1 indicate the column numbers of the first column of the H-direction ROI and the column numbers of the last column, which are set to the next (right side) of the H-direction ROI specified by COL_START, COL_END.
  • the parameters COL_START2 and COL_END2 indicate the column numbers of the first column of the H-direction ROI and the column numbers of the last column, which are set to the next (right side) of the H-direction ROI specified by COL_START1 and COL_END1.
  • an AND gate for outputting the column enable signal COLEN of each column is provided for each column.
  • the column valid flag AREA_EN [n] is input to one of the input terminals of the AND gate in the nth column, and the setting signal PHASE_EN [n% m] is input to the other input terminal of the AND gate. That is, in each column, the column enable signal COLEN is output when the column enable flag AREA_EN [n] and the setting signal PHASE_EN [n% m] both become H.
  • FIG. 18 is a diagram for explaining the operation of the column enable control unit 6 in the multiple H-direction ROI readout mode.
  • COL_START 2
  • COL_END 6
  • COL_START1 9
  • COL_END1 13,
  • COL_START2 16
  • 9] ..., AREA_EN [13], AREA_EN [16], ..., AREA_EN [20] become H.
  • COL_SKIP 0 is set as a parameter, and the setting signal PHASE_EN [7: 0] is 1111_1111 in binary representation. That is, the setting signal PHASE_EN [m] becomes H for all the columns when one column has eight columns, and none of the columns are skipped.
  • FIG. 19 is a diagram for explaining the operation of the column enable control unit 6 in the multiple H-direction ROI readout + H-direction addition (decimation) readout mode.
  • FIG. 20 shows the load MOS transistor (LM) 11, the comparator (CM) 12 and the counter (CN) 13 of each column.
  • the output terminal of the NOR gate 71 is connected to the LM 11.
  • the column enable signal COLEN is input to one of the input terminals of the NOR gate 71, and the all LM forced ON signal that forcibly turns on all the LMs 11 is input to the other input terminal.
  • the LM 11 shuts off the current of the vertical signal line 9 (VSL).
  • the output of the NOR gate 71 becomes L regardless of the column enable signal COLEN, and the current of VSL is not cut off. That is, when the all LM forced on signal is H, the column enable signal COLEN is invalidated, and the LM 11 is forcibly turned on.
  • the output of the NOR gate 71 is H. That is, in the case of LM11, when the all LM forced ON signal is L, when the column enable signal COLEN is L, the current of VSL is cut off.
  • the output terminal of the NOR gate 72 is connected to the CM 12.
  • a column enable signal COLEN is input to one of the input terminals of the NOR gate 72, and an all CM forced on signal that forcibly turns on all the CMs 12 is input to the other input terminal.
  • the output of the NOR gate 72 is H, the CM 12 is turned off by blocking part or all of the current supplied to the CM 12.
  • the output of the NOR gate 72 becomes L regardless of the column enable signal COLEN, and the current supplied to the CM 12 is not cut off. That is, when the all CM forced on signal is H, the column enable signal COLEN is invalidated, and the CM 12 is forcibly turned on.
  • the output of the NOR gate 72 is H. That is, in the CM 12, when the all CM forced ON signal is L, when the column enable signal COLEN is L, part or all of the current supplied to the CM 12 is cut off.
  • the output terminal of the NOR gate 73 is connected to the CN 13.
  • a column enable signal COLEN is input to one of the input terminals of the NOR gate 73, and an all-CN forced-on signal that forcibly turns on all the CNs 13 is input to the other input terminal.
  • the output of the NOR gate 73 is H, the supply of the input clock is stopped and the CN 13 is turned off.
  • the power of each of LM11, CM12, and CN13 is controlled by the column enable signal COLEN.
  • the power of at least one of the configurations of LM11, CM12, and CN13 of each column may be controlled by the column enable signal COLEN.
  • the necessary columns operate and the operation of unnecessary columns is stopped by the reading mode corresponding to the imaging mode.
  • FIG. 21 is a diagram for explaining an example of the readout mode when the solid-state imaging device 1 is applied to a surveillance camera.
  • FIG. 21 shows the column operation when the surveillance camera is operating in the motion detection mode.
  • the pixels 2 in the pixel array unit 3 are read out after pixel addition in units of pixel blocks in the H direction and the V direction. That is, the surveillance camera performs low resolution imaging.
  • the imaging mode of the surveillance camera transits to the ROI readout mode with the pixel block as the ROI.
  • FIG. 21 shows column operation when the surveillance camera is operating in the ROI readout mode.
  • the pixel 2 set for the pixel block whose motion is detected in the pixel array unit 3 is read out. That is, the surveillance camera performs normal imaging of the ROI.
  • the solid-state imaging device 1 of the present embodiment can be applied to a monitoring camera that captures an area in which a motion is detected in the motion detection mode as an ROI.
  • FIG. 22 is a diagram for explaining another example of the readout mode when the solid-state imaging device 1 is applied to a surveillance camera.
  • FIG. 22 shows a column operation when the monitoring camera is operating in the person detection mode.
  • the pixels 2 of the pixel array unit 3 are subjected to pixel addition in a predetermined number of columns in the H direction and read out.
  • the imaging mode of the monitoring camera is transitioned to a plurality of ROI readout modes, with a plurality of regions in which the faces are detected as ROIs.
  • FIG. 22 shows column operation when the surveillance camera is operating in the multiple ROI readout mode.
  • the pixel 2 of the ROI set for the area where the face is detected in the pixel array unit 3 is read out.
  • a pixel row in which the ROI is not included in the V-direction is not selected.
  • the detection target in the person detection mode is not limited to the face, but may be the whole or a part of the person's body, for example, the whole body of the person, parts such as hands and feet, face parts such as eyes, nose, and mouth It may be
  • the solid-state imaging device 1 of the present embodiment can be applied to a monitoring camera that captures an area in which a face is detected in the person detection mode as an ROI.
  • the column to be read may be switched in frame units.
  • the column AD unit 5 to be operated is shifted by one column every N frames.
  • This operation is realized by enabling the parameters COL_START and COL_END to be set every N frames in the H-direction addition readout using the parameter COL_SKIP described with reference to FIG.
  • the present disclosure is not limited to the application to a solid-state imaging device, and is also applicable to an electronic device.
  • the electronic device refers to a camera system such as a digital still camera or a digital video camera, or an electronic device having an imaging function such as a cellular phone.
  • the present disclosure may be applied to a modular form mounted in an electronic device, that is, a camera module.
  • An electronic device 200 shown in FIG. 24 includes an optical lens 201, a shutter device 202, a solid-state imaging device 203, a drive circuit 204, and a signal processing circuit 205.
  • FIG. 24 shows an embodiment in the case where the above-described solid-state imaging device 1 of the present disclosure is provided in an electronic device (digital still camera) as the solid-state imaging device 203.
  • the optical lens 201 focuses image light (incident light) from a subject on the imaging surface of the solid-state imaging device 203. Thereby, the signal charge is accumulated in the solid-state imaging device 203 for a certain period.
  • the shutter device 202 controls a light irradiation period and a light shielding period for the solid-state imaging device 203.
  • the drive circuit 204 supplies a drive signal to the shutter device 202 and the solid-state imaging device 203.
  • the drive signal supplied to the shutter device 202 is a signal for controlling the shutter operation of the shutter device 202.
  • the drive signal supplied to the solid-state imaging device 203 is a signal for controlling the signal transfer operation of the solid-state imaging device 203.
  • the solid-state imaging device 203 performs signal transfer by the drive signal (timing signal) supplied from the drive circuit 204.
  • the signal processing circuit 205 performs various types of signal processing on the signal output from the solid-state imaging device 203.
  • the video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.
  • the power consumption can be reduced regardless of the read mode in the solid-state imaging device 203. As a result, an electronic device with low power consumption can be provided. .
  • Second embodiment> By the way, in the conventional AE (Auto Exposure), the optimum exposure time is detected by changing the exposure time and reading out images of a plurality of frames.
  • Japanese Patent Application Laid-Open No. 10-155112 and Japanese Patent Application Laid-Open No. 2002-223386 disclose a technique for expanding an imaging dynamic range by combining a plurality of images with different exposure amounts.
  • the technique according to the present disclosure is a technique for calculating an optimal exposure time by performing imaging with different exposure times for each unit area obtained by dividing a pixel area into a plurality of images within one frame of an image.
  • FIG. 25 is a diagram for describing an overview of the technology according to the present disclosure.
  • FIG. 25 shows the timing of the shutter and the lead within one frame of the image
  • the right side of FIG. 25 schematically shows one frame of the image taken at the timing shown on the left side of FIG. There is.
  • the exposure time is changed for each row unit region obtained by dividing the pixel region of one frame into a plurality of rows.
  • the pixel area of one frame is divided into N IT (Integration Time) units 0 to N-1 as a row unit area from the top to the bottom, and the shutter timing is shifted for each IT unit. It is done.
  • N IT Integration Time
  • the reference exposure time serving as a reference is indicated by IT base
  • the shutter time of each IT unit is indicated by IT_UNIT_LEN
  • the difference (step difference) in exposure time between IT units is indicated by DIT.
  • the reference exposure time ITbase is the exposure time of the IT unit 0 (row unit area at the top of the pixel area).
  • the exposure time IT (n) of the IT unit n (n is 0 to N ⁇ 1) is represented by IT base ⁇ DIT ⁇ n.
  • the shutter timing of each IT unit becomes closer to the read timing as it goes from IT unit 0 to IT unit N-1 in the pixel area (the exposure time becomes shorter ) Will be shifted.
  • the optimal exposure time which is the optimal exposure time in the environment. After that, shooting is performed for the next and subsequent frames with the calculated optimum exposure time.
  • one frame AE photographing is performed with different exposure times for each unit area within one frame of an image and calculation of the optimum exposure time.
  • FIG. 26 is a block diagram showing a configuration example of a solid-state imaging device of the present disclosure.
  • the solid-state imaging device 1001 is configured as a complementary metal oxide semiconductor (CMOS) image sensor that performs imaging using a rolling shutter method.
  • CMOS complementary metal oxide semiconductor
  • the solid-state imaging device 1001 includes an imaging element 1002, a pixel drive unit 1003, an ADC (AD conversion unit) 1004, an input processing unit 1005, an image processing unit 1006, and an output IF (Interface) 1007.
  • the imaging element 1002 is configured by arranging a plurality of pixels in a two-dimensional array.
  • the pixel driving unit 1003 performs imaging by driving each pixel constituting the imaging element 1002. Specifically, the pixel drive unit 1003 drives the pixels for each unit area obtained by dividing the pixel area (area corresponding to all the pixels involved in the imaging of the imaging device 1002) into a plurality of parts within one frame of the image. The pixels after the next frame are driven at the optimum exposure time.
  • the ADC 1004 includes an AD conversion circuit arranged for each pixel column of the imaging element 1002.
  • the ADC 1004 performs signal processing such as signal amplification and AD conversion for each column on pixel signals (analog signals) output from pixels for one row.
  • the input processing unit 1005 sequentially inputs the image signal (digital signal) supplied from the ADC 1004 to the image processing unit 1006.
  • the image processing unit 1006 performs image processing on the image signal input from the input processing unit 1005, and outputs the image signal via the output IF 1007.
  • the image processing unit 1006 may perform only buffering, or may perform black level adjustment, column variation correction, signal amplification, various digital signal processing, and the like.
  • the solid-state imaging device 1001 further includes an evaluation value calculation unit 1008 and an exposure parameter calculation unit 1009.
  • the evaluation value calculation unit 1008 evaluates the exposure time (IT) of each IT unit from the pixel value of each unit area (IT unit) used for one frame AE based on the image signal input from the input processing unit 1005. Calculate the evaluation value to
  • the exposure parameter calculation unit 1009 calculates the optimal exposure time based on the evaluation value for each IT unit calculated by the evaluation value calculation unit 1008. Also, the exposure parameter calculation unit 1009 calculates an analog signal amplification factor in the ADC 1004 and a digital signal amplification factor in the image processing unit 1006 corresponding to the calculated optimum exposure time. Exposure parameters including the calculated optimum exposure time, analog signal amplification factor, and digital signal amplification factor are supplied to the pixel drive unit 1003, the ADC 1004, and the image processing unit 1006.
  • the solid-state imaging device 1001 further includes a control unit 1010.
  • the control unit 1010 is, for example, a CPU (Central). Processing unit), and controls the pixel drive unit 1003, the ADC 1004, the input processing unit 1005, the image processing unit 1006, the output IF 1007, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009.
  • CPU Central
  • the control unit 1010 is, for example, a CPU (Central). Processing unit), and controls the pixel drive unit 1003, the ADC 1004, the input processing unit 1005, the image processing unit 1006, the output IF 1007, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009.
  • control unit 1010 controls the pixel drive unit 1003, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009 to perform one frame AE, or perform conventional AE using a plurality of frames, or Decide whether to shoot normally.
  • FIG. 27 is a block diagram showing a configuration example of the pixel drive unit 1003.
  • the pixel drive unit 1003 includes a state control unit 1021, a shutter row address counter 1022, a read row address counter 1023, a row address decoder 1024, a row driver 1025, and a shutter hold 1026.
  • the state control unit 1021 controls operation of the shutter row address counter 1022 and the read row address counter 1023 to control the driving state (shutter drive / read drive) of the pixel in the image pickup device 1002.
  • the shutter row address counter 1022 sequentially designates pixel rows to be shutter-driven, for example, from the top to the bottom.
  • the read row address counter 1023 sequentially designates, for example, from top to bottom, pixel rows to be read driven.
  • the row address decoder 1024 selects a pixel row to be shutter-driven based on designation by the shutter row address counter 1022. Further, the row address decoder 1024 selects a pixel row to be read driven based on designation by the read row address counter 1023.
  • the row driver 1025 drives the pixels in the pixel row by supplying a drive signal to the pixel row selected by the row address decoder 1024.
  • the shutter hold 1026 supplies a counter hold signal to the shutter row address counter 1022 under the control of the state control unit 1021 when the control unit 1010 determines that one frame AE is to be performed.
  • the counter hold signal becomes H (High) during the step difference DIT of the exposure time between IT units, and L (Low) during the shutter time IT_UNIT_LEN of each IT unit. ).
  • the shutter row address counter 1022 stops its operation while the counter hold signal becomes H. In this manner, when performing the one-frame AE, the pixel drive unit 1003 can shorten the exposure time in stages by shifting the shutter timing for each IT unit.
  • FIG. 29 is a block diagram showing a configuration example of the evaluation value calculation unit 1008.
  • the evaluation value calculation unit 1008 includes a row luminance average value calculation unit 1031 and a unit luminance average value calculation unit 1032.
  • the row luminance average value calculation unit 1031 supplies pixels from each pixel row based on an image signal supplied from the input processing unit 1005 and obtained by performing imaging with different exposure times for each IT unit in one frame.
  • the row luminance average value which is the average value of the luminance values, is calculated.
  • the calculated row luminance average value for each pixel row is supplied to the unit luminance average value calculation unit 1032.
  • the unit luminance average value calculation unit 1032 calculates a unit luminance average value which is an average value of the row luminance average values for each IT unit, based on the row luminance average value for each pixel row.
  • the calculated row luminance average value for each IT unit is supplied to the exposure parameter calculation unit 1009 as an evaluation value of the exposure time for each IT unit.
  • OPD Optical Detect
  • FIG. 30 is a block diagram showing a first configuration example of the exposure parameter calculation unit 1009.
  • the exposure parameter calculation unit 1009 in FIG. 30 includes an OPD value combining unit 1041 and a determination unit 1042.
  • the OPD value combining unit 1041 calculates an OPD combined value that is an evaluation value of the exposure time of the entire frame by combining OPD values within a preset effective range among OPD values for each IT unit.
  • FIG. 31 shows a plot of OPD values against the exposure time IT (n) of each IT unit.
  • the OPD value decreases as the exposure time decreases.
  • the OPD value combining unit 1041 combines the OPD values within the valid range, with the preset range between the upper limit value and the lower limit value as the valid range. Since the OPD value is saturated near the maximum value of the OPD value, these OPD values are not included in the effective range.
  • the determination unit 1042 determines the optimum exposure time, the analog signal amplification factor, and the digital signal amplification factor using the OPD composite value calculated by the OPD value composition unit 1041, and outputs it as an exposure parameter. Do.
  • FIG. 32 shows the exposure gain (total gain), the (optimum) exposure time for obtaining the total gain, the analog signal amplification factor, and the digital signal amplification factor with respect to the OPD composite value.
  • the relationship between the OPD composition value and the total gain is preset to realize appropriate exposure for the OPD composition value.
  • the determination unit 1042 determines the optimum exposure time, the analog signal amplification factor, and the digital signal amplification factor for achieving proper exposure based on the OPD composite value calculated by the OPD value composition unit 1041. It can be decided.
  • FIG. 33 is a block diagram showing a second configuration example of the exposure parameter calculation unit 1009.
  • the exposure parameter calculation unit 1009 in FIG. 33 includes an optimum IT calculation unit 1051 and a conversion unit 1052.
  • the optimal IT calculation unit 1051 calculates the optimal IT based on the exposure time IT (n) corresponding to the OPD value closer to the preset target value among the OPD values for each IT unit.
  • step S1001 the IT number n, the IT upper value, the IT lower value, the target OPD upper value, and the target OPD lower value are all set to 0.
  • the target OPD value is set as the target value of the OPD value.
  • the target OPD upper value is the OPD value closest to the target OPD value among OPD values larger than the target OPD value.
  • the target OPD lower value is the OPD value closest to the target OPD value among the OPD values smaller than the target OPD value.
  • the IT upper value is IT corresponding to the target OPD upper value, and the IT lower value is IT corresponding to the target OPD lower value.
  • step S1002 it is determined whether OPD (n) (initially OPD (0)) is equal to the target OPD value.
  • step S1003 the IT (n) corresponding to the OPD (n) equal to the target OPD value becomes the optimal IT, and the process ends.
  • step S1004 it is determined whether OPD (n) is smaller than the target OPD value.
  • step S1006 If it is determined that n is not equal to N-1, then the process proceeds to step S1006, where IT (n) is set to the IT upper value, and OPD (n) is set to the target OPD upper value.
  • n is incremented by one in step S1007, the process returns to step S1002, and the subsequent processes are repeated.
  • step S1008 IT (n) is set to the IT lower value, and OPD (n) is set to the target OPD lower value.
  • the target OPD upper value and the target OPD lower value sandwiching the target OPD value are searched.
  • step S1009 (IT upper value-IT lower value) / (target OPD upper value-target OPD lower value) x (target OPD value) becomes the optimum IT, and the process ends.
  • the conversion unit 1052 converts the optimum IT calculated by the optimum IT calculation unit 1051 into an optimum exposure time, an analog signal amplification factor, and a digital signal amplification factor, and outputs it as an exposure parameter. Specifically, the conversion unit 1052 may determine the analog signal amplification factor and the digital signal amplification factor corresponding to the optimal exposure time, using the optimal IT as the optimal exposure time and using, for example, the relationship shown in FIG. it can.
  • the solid-state imaging device 1001 that performs the above-described one-frame AE can be applied to an event-driven surveillance camera.
  • step S1011 the control unit 1010 determines whether a motion has been detected within the imaging range.
  • step S1011 The process of step S1011 is repeated until it is determined that a motion is detected, and when it is determined that a motion is detected, the process proceeds to step S1012.
  • step S1012 the control unit 1010 performs one frame AE by controlling the pixel drive unit 1003, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009.
  • step S1013 the control unit 1010 reads an image by performing normal shooting with the optimal exposure time calculated by one frame AE from the next frame.
  • step S1014 the control unit 1010 determines whether or not a predetermined time has elapsed since the movement was detected within the imaging range. In step S1014, it may be determined whether the movement within the imaging range is no longer detected.
  • step S1013 While the predetermined time has not elapsed or the motion is detected, the process of step S1013 is repeated, and normal shooting is continuously performed.
  • step S1015 the control unit 1010 causes the solid-state imaging device 1001 to transition to the standby mode, and the process returns to step S1011.
  • one frame AE is performed at the timing when movement is detected in the standby mode, and then normal shooting is performed, so that moving object monitoring with optimal exposure is performed with high speed and low power consumption. Is possible.
  • a monitoring camera provided with a time-lapse shooting mode in which a solid-state imaging device 1001 combines a plurality of still images continuously shot at constant time intervals as a shooting mode to generate one moving image.
  • the operation when applied to The process of FIG. 37 is started with the solid-state imaging device 1001 in the standby mode.
  • step S1021 the control unit 1010 starts time counting until a predetermined time has elapsed.
  • step S1022 the control unit 1010 determines whether the predetermined time has elapsed and the counting has ended.
  • step S1022 is repeated until it is determined that the count is completed, and when it is determined that the count is completed, the process proceeds to step S1023.
  • step S1023 the control unit 1010 performs one frame AE by controlling the pixel drive unit 1003, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009.
  • step S1024 the control unit 1010 reads an image by performing normal photographing with the optimal exposure time calculated by one frame AE from the next frame.
  • an image of one frame or several frames is read as a still image.
  • step S1025 the control unit 1010 causes the solid-state imaging device 1001 to transition to the standby mode, and the process returns to step S1021.
  • one frame AE is performed at a constant time interval, and then a still image of one frame or several frames is taken, so high speed, low power consumption, and optimum exposure can be achieved. It becomes possible to perform time-lapse photography.
  • step S1031 the control unit 1010 determines whether a change in illuminance is detected.
  • step S1032 If it is determined that the change in illuminance is detected, the process proceeds to step S1032.
  • step S1032 the control unit 1010 determines whether the change in illuminance exceeds a predetermined threshold.
  • step S1033 the control unit 1010 controls the pixel drive unit 1003, the evaluation value calculation unit 1008, and the exposure parameter calculation unit 1009 to control one frame. Perform AE.
  • step S1034 the control unit 1010 reads an image by performing normal shooting with the optimal exposure time calculated by one frame AE from the next frame.
  • step S1032 determines whether the illuminance change has exceeded the threshold. If it is determined in step S1032 that the illuminance change does not exceed the threshold, the process advances to step S1035, and the control unit 1010 controls the pixel drive unit 1003 to perform conventional AE using a plurality of frames.
  • step S1034 the control unit 1010 reads an image by performing normal photographing with the exposure time obtained by the conventional AE after the next frame.
  • step S1031 If it is determined in step S1031 that a change in illuminance is not detected, the control unit 1010 reads an image by performing normal shooting with the same exposure time as that in the previous step in step S1034.
  • one frame AE is performed at the timing when a large change in illuminance is detected, and then normal shooting is performed. Therefore, even in an environment with a large change in illuminance, optimal exposure can be performed with high speed and low power consumption. It is possible to take pictures with
  • spot AE spot area of the one part.
  • one frame AE is performed for an ROI (region of interest) 1101 set by detecting the face of a person.
  • the target to which the ROI 1101 is set is not limited to the face, and may be the whole body of a person, a part such as a hand or a foot, or a face part such as an eye, a nose, or a mouth.
  • one frame AE is performed by shortening the exposure time from the top to the bottom of the pixel area to be the imaging range. However, if the illumination difference is large between the top and the bottom of the imaging range, one frame AE may not be properly performed.
  • the exposure time of two steps (long exposure and short exposure) is set in each IT unit.
  • the step difference of the first-step exposure time between IT units is DIT
  • the difference (partial difference) of the first-step and second-step exposure time of each IT unit is indicated by DIT2.
  • the first stage exposure time IT in the IT unit n (n) is represented by the IT base -DIT ⁇ n
  • 2-stage exposure time IT2 (n) is IT base - in (DIT ⁇ n + DIT2) expressed.
  • IT2 (n) is represented by IT2 (n) + IT base .
  • one frame AE can be appropriately performed.
  • the shutter hold 1026 supplies a counter hold signal to the read row address counter 1023 under the control of the state control unit 1021.
  • the counter hold signal becomes H during the step difference DIT of the exposure time between IT units during read driving, and L during the read time IT_UNIT_LEN of each IT unit. It becomes.
  • the exposure time IT (n) of the IT unit n is represented by IT base + DIT ⁇ n.
  • the read row address counter 1023 stops its operation while the counter hold signal becomes H. In this manner, the pixel drive unit 1003 can extend the exposure time in stages by shifting the read timing for each IT unit when performing one frame AE.
  • Both the shutter timing and the read timing may be shifted for each IT unit.
  • the shutter hold 1026 supplies a shutter counter hold signal to the shutter row address counter 1022 under the control of the state control unit 1021 and a read counter hold signal as the read row address counter 1023.
  • the shutter counter hold signal becomes H during the step difference DIT1 of the exposure time between IT units when the shutter is driven, and during the shutter time IT_UNIT_LEN1 of each IT unit It becomes L.
  • the read counter hold signal becomes H in the period of the step difference DIT2 of the exposure time between the IT units in the read driving, and becomes L in the period of the read time IT_UNIT_LEN2 of each IT unit.
  • the shutter row address counter 1022 stops its operation while the shutter counter hold signal becomes H.
  • the read row address counter 1023 stops its operation while the read counter hold signal becomes H.
  • the shutter timing and the read timing are shifted for each half region (pixel row) of the IT unit in the V direction. In this manner, the pixel drive unit 1003 can shorten the exposure time in stages for each half area of the IT unit when performing one frame AE.
  • a gain control unit 1112 is provided to control the gain of each amplifier 1111 provided for each column.
  • the gain control unit 1112 divides the IT unit into three blocks in the H direction, and controls the gain for each H direction block in each IT unit.
  • the gain of the central H direction block is large and the gain of the right H direction block is larger based on the gain of the left H direction block.
  • the gain of the central H-direction block and the gain of the right H-direction block increase from top to bottom of one frame for each IT unit.
  • one frame having different brightness in the H direction can be obtained, and the width of the gain can be expanded.
  • the solid-state imaging device 1001 may be configured as an area ADC system image sensor that performs AD conversion in area units within a frame.
  • the shutter area address counter 1131 sequentially designates areas to be shutter driven under the control of the state control unit 1021.
  • the read area address counter 1132 sequentially designates areas to be read driven under the control of the state control unit 1021.
  • the area address decoder 1133 selects an area to be shutter-driven based on designation by the shutter area address counter 1131. Further, the area address decoder 1133 selects an area to be read driven based on designation by the read area address counter 1132.
  • the area driver 1134 drives the pixels in the area by supplying a drive signal to the area selected by the area address decoder 1133.
  • the shutter hold 1135 supplies a counter hold signal to the shutter area address counter 1131 under the control of the state control unit 1021.
  • one frame AE is performed by changing the exposure time for each area.
  • the exposure time is changed for each area obtained by dividing one frame into 20 areas in the H direction 4 ⁇ V direction 5.
  • the shutter timing is controlled so that the exposure time becomes shorter stepwise from the area of area number 1 to the area of area number 20.
  • the evaluation value is calculated based on the pixel value for each area, and the optimal exposure time is calculated based on the evaluation value for each area.
  • the exposure time can be changed in the H direction as well as in the V direction.
  • one frame AE can be performed for the ROI set within the imaging range.
  • the ROI 1151 consisting of nine areas of area numbers 13 to 15, 21 to 23, 29 to 31 is It is set.
  • the evaluation value is calculated based on the pixel value for each area included in the ROI 1151, and the optimal exposure time is calculated based on the evaluation value for each area.
  • the present disclosure is not limited to the application to a solid-state imaging device, and is also applicable to an electronic device.
  • the electronic device refers to a camera system such as a digital still camera or a digital video camera, or an electronic device having an imaging function such as a cellular phone.
  • the present disclosure may be applied to a modular form mounted in an electronic device, that is, a camera module.
  • An electronic device 1200 shown in FIG. 50 includes an optical lens 1201, a shutter device 1202, a solid-state imaging device 1203, a drive circuit 1204, and a signal processing circuit 1205.
  • FIG. 50 shows an embodiment in the case where the solid-state imaging device 1001 of the present disclosure described above is provided in an electronic apparatus (digital still camera) as the solid-state imaging device 1203.
  • the optical lens 1201 focuses image light (incident light) from a subject on the imaging surface of the solid-state imaging device 1203. Thereby, the signal charge is accumulated in the solid-state imaging device 1203 for a certain period.
  • the shutter device 1202 controls a light irradiation period and a light shielding period for the solid-state imaging device 1203.
  • the drive circuit 1204 supplies a drive signal to the shutter device 1202 and the solid-state imaging device 1203.
  • the drive signal supplied to the shutter device 1202 is a signal for controlling the shutter operation of the shutter device 1202.
  • the drive signal supplied to the solid-state imaging device 1203 is a signal for controlling the signal transfer operation of the solid-state imaging device 1203.
  • the solid-state imaging device 1203 performs signal transfer by the drive signal (timing signal) supplied from the drive circuit 1204.
  • the signal processing circuit 1205 performs various signal processing on the signal output from the solid-state imaging device 1203.
  • the video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.
  • imaging with optimum exposure can be realized with high speed and low power consumption in the solid-state imaging device 1203.
  • an electronic device with low power consumption is provided. It becomes possible.
  • the region of interest is a region in which motion is detected in the motion detection mode.
  • the solid-state imaging device (5) The solid-state imaging device according to (3), wherein the region of interest is a region where all or part of a person's body is detected in the person detection mode.
  • the column enable control unit controls an output of an operation signal for operating the column AD unit based on a plurality of parameters.
  • the parameters include a column number of the column at one end and a column number of the column at the other end among the consecutive columns to be read out.
  • the parameter includes the number of consecutive columns not to be read out between one column to be periodically read out.
  • the solid-state imaging device according to any one of (6) to (8), wherein the parameter includes a column number of one end of the continuous column that is not partially targeted for reading and the number of columns.
  • the solid-state imaging device according to any one of (6) to (9), wherein the parameter can be set in frame units.
  • the column enable control unit has a register that outputs the operation signal to the column AD unit.
  • the column enable control unit includes a shift register including a flip flop that outputs the operation signal to the column AD unit.
  • the column AD unit has a load MOS transistor, The solid-state imaging device according to any one of (1) to (12), wherein the column enable control unit shuts off a current supplied to the load MOS transistor of the column AD unit corresponding to the column that is not operated.
  • the column AD unit has a comparator, The solid-state imaging according to any one of (1) to (12), wherein the column enable control unit cuts off part or all of the current supplied to the comparator included in the column AD unit corresponding to the column that is not operated. apparatus.
  • the column AD unit has a counter, The solid-state imaging device according to any one of (1) to (12), wherein the column enable control unit stops supply of an input clock to the counter included in the column AD unit corresponding to the column that is not operated.
  • a control method of a solid-state imaging device which programmably controls an operation of a column AD unit arranged for each column of a pixel array unit according to a photographing mode.
  • An electronic apparatus comprising: a solid-state imaging device including: a column enable control unit configured to programably control the operation of the column AD unit according to a photographing mode.
  • a pixel drive unit that drives pixels with different exposure times for each unit area obtained by dividing the pixel area into a plurality of parts in one frame; A calculation unit that calculates an optimal exposure time based on the pixel value of each unit area; A solid-state imaging device, wherein the pixel drive unit drives the pixels after the next frame with the calculated optimal exposure time.
  • the pixel driving unit drives the pixels with an exposure time that is different for each unit area in the one frame at a timing according to a shooting mode.
  • the pixel drive unit drives the pixel with an exposure time that is different for each unit area in the one frame, when a motion is detected in an imaging range.
  • the pixel drive unit drives the pixels at different exposure times for each unit area by shifting the read timing for each unit area in one frame,
  • the solid according to any one of (18) to (22) Imaging device.
  • the solid-state imaging device according to any one of (18) to (24), wherein the calculation unit calculates the optimum exposure time based on a luminance average value which is an average of luminance values of the unit regions.
  • the calculation unit is configured to calculate the optimum exposure time based on an evaluation value obtained from the brightness average value within a preset effective range among the brightness average values for each unit region (25).
  • the calculation unit calculates the optimal exposure time based on the exposure time of the unit area corresponding to the brightness average value closer to a preset target value among the brightness average values of the unit areas.
  • the solid-state imaging device as described in (25).
  • the unit area is an area in an area ADC system (18) to (27).
  • the solid-state imaging device according to any one of (18) to (29), wherein the pixel region is a region of interest.
  • (32) In one frame, pixels are driven with different exposure times for each unit area obtained by dividing the pixel area into a plurality of areas, The optimal exposure time is calculated based on the pixel value of each unit area, A driving method of a solid-state imaging device, wherein the pixels after the next frame are driven with the calculated optimum exposure time.
  • a pixel drive unit that drives pixels with different exposure times for each unit area obtained by dividing the pixel area into a plurality of parts in one frame; And a calculation unit that calculates an optimal exposure time based on the pixel value of each unit area.
  • the electronic apparatus comprising the solid-state imaging device in which the pixel drive unit drives the pixels in the next frame and the subsequent in the calculated optimum exposure time.
  • 1 solid-state imaging device 2 pixels, 3 pixel array units, 5 column AD units, 6 column enable control units, 11 load MOS transistors, 12 comparators, 13 counters, 30 CPUs, 31 controllers, 32 registers, 40 CPUs, 41 shift controllers , 42 shift registers, 50 CPUs, 51 skip decoders, 52 comparators, 60 CPUs, 61 skip decoders, 62 comparators, 200 electronic devices, 203 solid state imaging devices, 1001 solid state imaging devices, 1002 imaging elements, 1003 pixel drive units, 1004 ADC, 1006 image processing unit, 1008 evaluation value calculation unit, 1009 exposure parameter calculation unit, 1010 control unit, 1200 Child devices, 1203 solid-state imaging device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本開示は、消費電力を低減することができるようにする固体撮像装置およびその制御方法と駆動方法、並びに電子機器に関する。 カラムＡＤ部は、画素アレイ部のカラム毎に配列され、カラムイネーブル制御部は、撮影モードに応じて、カラムＡＤ部の動作をプログラマブルに制御する。本開示は、例えばＣＭＯＳイメージセンサに適用することができる。

Description

固体撮像装置およびその制御方法と駆動方法、並びに電子機器
　本開示は、固体撮像装置およびその制御方法と駆動方法、並びに電子機器に関し、特に、消費電力を低減することができるようにする固体撮像装置およびその制御方法と駆動方法、並びに電子機器に関する。
　従来、画素列毎に設けられたＡＤ変換部を並列に動作させることにより、読み出し速度を高速化するカラムＡＤ方式のＣＭＯＳイメージセンサが知られている。
　カラムＡＤ方式のＣＭＯＳイメージセンサでは、間引き読み出しやＲＯＩ読み出しを行う各撮影モードにおいて、一部のカラムだけが読み出し対象となるにもかかわらず、全てのカラムを動作させるため、無駄な電力が消費されていた。
　そこで、特許文献１には、間引き読み出しを行う際、読み出し対象としないカラムの垂直信号線の電流のオン／オフを切り替えることで、消費電力の低減を図る構成が開示されている。
　また、特許文献２には、ＲＯＩ読み出しを行う際、一部の画素カラム範囲の読み出しを制御可能とすることで、消費電力の低減を図る構成が開示されている。
特開２００７－１４２７３８号公報 特開２０１２－１６５１６８号公報
　しかしながら、特許文献１の構成では、領域切り出しを行うことができず、特許文献２の構成では、間引き読み出しを行うことができなかった。すなわち、読み出しモードによらずに消費電力の低減を図ることはできなかった。
　本開示は、このような状況に鑑みてなされたものであり、消費電力を低減するようにするものである。
　本開示の第１の側面の固体撮像装置は、画素アレイ部と、前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部とを備える固体撮像装置である。
　本開示の第１の側面の固体撮像装置の制御方法は、撮影モードに応じて、画素アレイ部のカラム毎に配列されるカラムＡＤ部の動作をプログラマブルに制御する固体撮像装置の制御方法である。
　本開示の第１の側面の電子機器は、画素アレイ部と、前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部とを有する固体撮像装置を備える電子機器である。
　本開示の第１の側面においては、撮影モードに応じて、画素アレイ部のカラム毎に配列されるカラムＡＤ部の動作がプログラマブルに制御される。
　本開示の第２の側面の固体撮像装置は、１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部とを備え、前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する固体撮像装置である。
　本開示の第２の側面の固体撮像装置の駆動方法は、１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動し、前記単位領域毎の画素値に基づいて、最適露光時間を算出し、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する固体撮像装置の駆動方法である。
　本開示の第２の側面の電子機器は、１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部とを有し、前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する固体撮像装置を備える電子機器である。
　本開示の第２の側面においては、１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素が駆動され、前記単位領域毎の画素値に基づいて、最適露光時間が算出され、算出された前記最適露光時間で、次フレーム以降の前記画素が駆動される。
本開示にかかる固体撮像装置の構成例を示すブロック図である。 カラムＡＤ部の構成例を示すブロック図である。 ＲＯＩ読み出し時のカラム動作について説明する図である。 Ｈ方向加算読み出し時のカラム動作について説明する図である。 Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算読み出し時のカラム動作について説明する図である。 複数Ｈ方向ＲＯＩ読み出し時のカラム動作について説明する図である。 読み出し行に応じたカラム動作について説明する図である。 カラムイネーブル制御部の構成例を示すブロック図である。 カラムイネーブル制御部の第１の実装例を示すブロック図である。 カラムイネーブル制御部の動作を示すタイミングチャートである。 カラムイネーブル制御部の動作を示すタイミングチャートである。 カラムイネーブル制御部の動作を示すタイミングチャートである。 カラムイネーブル制御部の第２の実装例を示すブロック図である。 カラムイネーブル制御部の動作について説明する図である。 カラムイネーブル制御部の動作について説明する図である。 カラムイネーブル制御部の動作について説明する図である。 カラムイネーブル制御部の第３の実装例を示すブロック図である。 カラムイネーブル制御部の動作について説明する図である。 カラムイネーブル制御部の動作について説明する図である。 カラムＡＤ部の電力制御方法について説明する図である。 監視カメラへの適用例について説明する図である。 監視カメラへの適用例について説明する図である。 読み出し対象とするカラムの切り替えについて説明する図である。 本開示にかかる電子機器の構成例を示すブロック図である。 本開示に係る技術の概要を説明する図である。 固体撮像装置の構成例を示すブロック図である。 画素駆動部の構成例を示すブロック図である。 カウンタホールド信号について説明する図である。 評価値算出部の構成例を示すブロック図である。 露光パラメータ算出部の第１の構成例を示すブロック図である。 OPD値の合成について説明する図である。 露光パラメータの決定について説明する図である。 露光パラメータ算出部の第２の構成例を示すブロック図である。 最適IT算出処理について説明するフローチャートである。 最適ITの算出について説明する図である。 撮影モードに応じた動作について説明するフローチャートである。 撮影モードに応じた動作について説明するフローチャートである。 撮影モードに応じた動作について説明するフローチャートである。 スポット領域のＡＥについて説明する図である。 １フレームＡＥの他の例について説明する図である。 画素駆動部の他の構成例を示すブロック図である。 １フレームＡＥのさらに他の例について説明する図である。 画素駆動部のさらに他の構成例を示すブロック図である。 １フレームＡＥのさらに他の例について説明する図である。 画素駆動部のさらに他の構成例を示すブロック図である。 １フレームＡＥのさらに他の例について説明する図である。 画素駆動部のさらに他の構成例を示すブロック図である。 １フレームＡＥのさらに他の例について説明する図である。 １フレームＡＥのさらに他の例について説明する図である。 電子機器の構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下、実施の形態とする）について説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態
　　１－１．本開示にかかる固体撮像装置の構成
　　１－２．読み出しモードとカラム動作
　　１－３．カラムイネーブル制御部の構成と動作
　　１－４．カラムＡＤ部の電力制御方法
　　１－５．適用例と変形例
　　１－６．本開示にかかる電子機器の構成
　２．第２の実施の形態
　　２－１．本開示に係る技術の概要
　　２－２．固体撮像装置の構成
　　２－３．画素駆動部の構成
　　２－４．評価値算出部の構成
　　２－５．露光パラメータ算出部の構成
　　２－６．適用例
　　２－７．変形例
　　２－８．本開示にかかる電子機器の構成
＜１．第１の実施の形態＞
＜１－１．本開示にかかる固体撮像装置の構成＞
（固体撮像装置の構成例）
　図１は、本開示の固体撮像装置の構成例を示すブロック図である。
　固体撮像装置１は、ＣＭＯＳ（Complementary Metal Oxide
Semiconductor）イメージセンサとして構成される。固体撮像装置１は、複数の画素２が半導体基板（例えばＳｉ基板）に規則的に２次元アレイ状に配列された画素領域（画素アレイ部）３と、周辺回路部とを有する。
　画素２は、光電変換部（例えばフォトダイオード）と、複数の画素トランジスタ（ＭＯＳトランジスタ）を有する。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成される。また、複数の画素トランジスタは、上述した３つのトランジスタに、選択トランジスタを追加した４つのトランジスタで構成されてもよい。
　画素２は、１つの単位画素として構成することもできるし、共有画素構造とすることもできる。画素共有構造は、複数のフォトダイオードが、フローティングディフュージョンと、転送トランジスタ以外の他のトランジスタとを共有する構造である。
　周辺回路部は、画素駆動部４、カラムＡＤ部５、カラムイネーブル制御部６、出力回路７、および制御回路８から構成される。
　制御回路８は、例えばＣＰＵ（Central Processing unit）により構成され、所定のプログラムやパラメータを用いて、画素駆動部４、カラムＡＤ部５、およびカラムイネーブル制御部６の各部を制御する。
　画素駆動部４は、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、画素駆動部４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査する。そして、画素駆動部４は、垂直信号線９を通して各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、カラムＡＤ部５に供給する。
　カラムＡＤ部５は、例えばシングルスロープ型のＡＤ変換回路により構成され、画素アレイ部３の画素２のカラム毎に配列される。カラムＡＤ部５は、１行分の画素２から出力される信号に対してカラム毎に、ノイズ除去などの信号処理を行う。具体的には、カラムＡＤ部５は、画素２固有の固定パターンノイズを除去するためのＣＤＳ（Correlated
Double Sampling）や信号増幅、ＡＤ変換などの信号処理を行う。カラムＡＤ部５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
　カラムイネーブル制御部６は、カラムＡＤ部５の動作を制御する。具体的には、カラムイネーブル制御部６は、制御回路８による制御の下、撮影モードに応じて、カラムＡＤ部５の動作をプログラマブルに制御する。カラムＡＤ部５それぞれからの画素信号は、水平信号線１０に出力される。
　出力回路７は、カラムＡＤ部５それぞれから水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけ行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などを行う場合もある。
（カラムＡＤ部の構成例）
　図２は、カラムＡＤ部５の構成例を示すブロック図である。
　カラムＡＤ部５は、負荷ＭＯＳトランジスタ１１、コンパレータ１２、カウンタ１３、およびラッチ回路１４から構成される。
　負荷ＭＯＳトランジスタ（ＬＭ）１１には、垂直信号線９が接続される。これにより、画素２の増幅トランジスタと負荷ＭＯＳトランジスタ１１とがソースフォロワ回路を構成する。
　コンパレータ（ＣＭ）１２は、一方の端子に入力されるランプ信号と、他方の端子に入力される画素信号とを比較する。コンパレータ１２は、ランプ信号と画素信号との大小関係に応じてレベルが反転する信号を、カウンタ１３に出力する。
　カウンタ（ＣＮ）１３は、アップカウント動作とダウンカウント動作とを切り替えて実行する。カウンタ１３は、コンパレータ１２の出力が反転したタイミングに応じて、アップカウント動作とダウンカウント動作とを終了する。アップカウント動作およびダウンカウント動作により得られたカウント値は、ラッチ回路１４に保持され、デジタルデータとして出力される。
＜１－２．読み出しモードとカラム動作＞
　本実施の形態の固体撮像装置１においては、カラムイネーブル制御部６が、撮影モードに応じた読み出しモード毎に、必要なカラムのカラムＡＤ部５のみを動作させ、必要のないカラムＡＤ部５の動作を停止させる。
　図３乃至図７を参照して、読み出しモード毎のカラム動作の例について説明する。
（ＲＯＩ読み出しモード）
　図３は、ＲＯＩ（関心領域）読み出しモード時のカラム動作について説明する図である。
　図３には、画素アレイ部３、カラムＡＤ部５、およびカラムイネーブル制御部６が示されている。
　図３においては、カラムＡＤ部５として、負荷ＭＯＳトランジスタ、コンパレータ、およびカウンタが、カラム毎に配列された３つの矩形で示されている。各カラムＡＤ部５がグレーの矩形で示されている場合、そのカラムＡＤ部５が動作することを表し、各カラムＡＤ部５がホワイトの矩形で示されている場合、そのカラムＡＤ部５の動作が停止することを表す。このことは、図４乃至図７においても同様とする。
　図３の例では、画素アレイ部３の水平方向（Ｈ方向）の一部領域と、垂直方向（Ｖ方向）の一部領域について設定されたＲＯＩの画素２が読み出される。
　この場合、カラムイネーブル制御部６は、ＲＯＩのＨ方向に対応するカラムのカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。なお、ＲＯＩのＶ方向に対応する画素行は、画素駆動部４により選択されることで駆動される。
　このようにして、設定されたＲＯＩの位置に応じて、必要なカラムのみを動作させ、必要のないカラムの動作を停止させることで、消費電力を低減することができる。
（Ｈ方向加算読み出しモード）
　図４は、Ｈ方向加算読み出しモード時のカラム動作について説明する図である。
　図４の例では、画素アレイ部３の画素２が、Ｈ方向の所定数カラム単位で画素加算されて読み出される。
　この場合、カラムイネーブル制御部６は、画素アレイ部３のＨ方向に画素加算されるカラム単位でカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。図４の例では、画素アレイ部３の左端のカラムから３カラムおきにカラムＡＤ部５が動作している。
　このようにして、設定された加算間隔に応じて、必要なカラムのみを動作させ、必要のないカラムの動作を停止させることで、消費電力を低減することができる。
　なお、ここでは、Ｈ方向加算読み出しモード時のカラム動作について説明したが、Ｈ方向に間引きして画素が読み出されるＨ方向間引き読み出しモード時のカラム動作も、設定された間引き間隔に応じて同様にして行われる。
（Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算読み出しモード）
　図５は、Ｈ方向ＲＯＩ読み出しとＨ方向加算読み出しを行う読み出しモード時のカラム動作について説明する図である。
　図５の例では、画素アレイ部３のＨ方向の一部領域について設定されたＲＯＩの画素２が、Ｈ方向の所定数カラム単位で画素加算されて読み出される。
　この場合、カラムイネーブル制御部６は、ＲＯＩのＨ方向に画素加算されるカラム単位でカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。図５の例では、ＲＯＩの左端のカラムから３カラムおきにカラムＡＤ部５が動作している。
　このようにして、設定されたＲＯＩの位置と加算間隔に応じて、必要なカラムのみを動作させ、必要のないカラムの動作を停止させることで、消費電力を低減することができる。
（複数Ｈ方向ＲＯＩ読み出しモード）
　図６は、複数のＨ方向ＲＯＩ読み出しモード時のカラム動作について説明する図である。
　図６の例では、画素アレイ部３のＨ方向の一部領域について設定された２つのＲＯＩの画素２が読み出される。
　この場合、カラムイネーブル制御部６は、２つのＲＯＩそれぞれのＨ方向に対応するカラムのカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。
　このようにして、設定された複数のＲＯＩの位置に応じて、必要なカラムのみを動作させ、必要のないカラムの動作を停止させることで、消費電力を低減することができる。
（読み出し行に応じたカラム動作）
　図７は、読み出し行に応じたカラム動作について説明する図である。
　図７左側は、黒レベル補正用のＯＰＢ領域読み出し時のカラム動作を示しており、図７右側は、有効画素領域としてのＲＯＩ読み出し時のカラム動作を示している。
　図７の例では、画素アレイ部３のＨ方向両端の数カラムを除く上部数行の領域についてＯＰＢ領域が設定されている。また、画素アレイ部３のＨ方向の一部領域とＶ方向の一部領域についてＲＯＩが設定されている。
　ＯＰＢ領域読み出し時、カラムイネーブル制御部６（図示せず）は、ＯＰＢ領域のＨ方向に対応するカラムのカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。
　一方、有効画素領域（ＲＯＩ）読み出し時、カラムイネーブル制御部６（図示せず）は、ＲＯＩのＨ方向に対応するカラムのカラムＡＤ部５を動作させ、それ以外のカラムのカラムＡＤ部５の動作を停止させる。
　一般的に、黒レベル補正には、ＯＰＢ領域内の画素値の平均値が用いられる。しかしながら、ＯＰＢ領域内で読み出される画素のサンプル数が少ない場合、黒レベル補正の精度が低下してしまう。すなわち、黒レベル補正の際にＲＯＩに対応するカラムのカラムＡＤ部５のみを動作させた場合、黒レベル補正の精度が低下するおそれがある。
　そこで、図７の例のように、黒レベル補正の際には、ＲＯＩよりＨ方向に広いＯＰＢ領域に対応するカラムのカラムＡＤ部５を動作させることで、黒レベル補正の精度の低下を抑えることができる。
　このようにして、読み出し行に応じて、動作させるカラムの範囲をダイナミックに制御することで、効率よく消費電力を低減することができる。
　以上のように、本実施の形態の固体撮像装置１においては、読み出しモードによらずに消費電力を低減することが可能となる。
＜１－３．カラムイネーブル制御部の構成と動作＞
　以下においては、上述したカラム動作の制御を実現するカラムイネーブル制御部の構成と動作について説明する。
（カラムイネーブル制御部の構成）
　図８は、カラムイネーブル制御部６の構成例を示す図である。
　カラムイネーブル制御部６は、特定のファームウェアに基づいて動作するＣＰＵ３０の制御により、カラムＡＤ部５を動作させるための動作信号（カラムイネーブル信号）の出力を制御する。
　カラムイネーブル制御部６は、コントローラ３１とレジスタ３２を備える。
　コントローラ３１は、ＣＰＵ３０の制御の下、レジスタ３２の動作を制御する。レジスタ３２は、各カラムのカラムＡＤ部５にカラムイネーブル信号を出力するレジスタを有している。
　図８の例では、総カラム数はＮとされ、各カラムのカラムＡＤ部５には、カラムイネーブル信号column0 enable，column1 enable，column2 enable，・・・，columnN-1 enable（＝COLEN[0]，COLEN[1]，COLEN[2]，・・・，COLEN[N-1]）が出力される。
　具体的には、コントローラ３１は、ＣＰＵ３０から供給されるパラメータに基づいて、動作させるカラムを設定するための設定信号を、レジスタ３２に出力する。レジスタ３２は、コントローラ３１からの設定信号に従って、カラムイネーブル信号を出力するレジスタを決定する。
　ＣＰＵ３０から供給されるパラメータは、撮影モード（読み出しモード）に応じて設定される。これにより、撮影モードに応じて、カラムＡＤ部５の動作をプログラマブルに制御することが可能となる。
　以下においては、カラムイネーブル制御部６の具体的な実装例について説明する。
（カラムイネーブル制御部の実装例１）
　図９は、カラムイネーブル制御部６の第１の実装例を示すブロック図である。図９のカラムイネーブル制御部６もまた、特定のファームウェアが書き込まれたＣＰＵ４０の制御により、カラムＡＤ部５を動作させるためのカラムイネーブル信号の出力を制御する。
　カラムイネーブル制御部６は、シフトコントローラ４１、シフトレジスタ４２、およびクロックコントローラ４３を備える。
　シフトコントローラ４１は、ＣＰＵ４０から供給されるパラメータに基づいて、動作させるカラムを設定するための設定信号CLM_SETを、シフトレジスタ４２に出力する。
　ＣＰＵ４０から供給されるパラメータには、例えば、COL_START，COL_END，COL_SKIP，COL_OFF#，COL_OFFWID#がある。
　COL_START，COL_ENDはそれぞれ、読み出し対象とする連続するカラムのうちの、一端（初め）のカラムのカラム番号、他端（終わり）のカラムのカラム番号を表す。
　COL_SKIPは、周期的に読み出し対象とする１カラム同士の間で、読み出し対象としない連続するカラム（スキップするカラム）のカラム数を表す。言い換えると、COL_SKIPは、Ｈ方向間引き読み出しモードにおいて間引き対象となるカラムのカラム数を表す。
　COL_OFF#，COL_OFFWID#はそれぞれ、部分的に読み出し対象としない連続するカラムの一端のカラム番号と、そのカラムからのカラム数を表す。
　また、シフトコントローラ４１は、ＣＰＵ４０から供給されるリセット信号COLEN_RESETに基づいて、設定信号CLM_SETの内容（カラムを動作させるか否か）をシフトレジスタ４２に設定させる期間を表す設定信号CONFIG_DONEを、シフトレジスタ４２に出力する。
　さらに、シフトコントローラ４１は、ＣＰＵ４０から供給されるリセット信号COLEN_RESETに基づいて、クロックコントローラ４３にクロック信号を出力させるための動作信号SHIFT_CLK_ENを、クロックコントローラ４３に出力する。
　クロックコントローラ４３は、シフトコントローラ４１からの動作信号SHIFT_CLK_ENに応じて、クロック信号SHIFT_CLKをシフトレジスタ４２に出力する。
　シフトレジスタ４２は、設定信号CONFIG_DONEで表される期間中、クロック信号SHIFT_CLKにあわせて、設定信号CLM_SETの内容を各カラムに設定する。シフトレジスタ４２は、設定信号CONFIG_DONEで表される期間が終了すると、各カラムに設定された設定信号CLM_SETの内容に応じたカラムイネーブル信号COLENを出力する。
　具体的には、シフトレジスタ４２においては、０カラム目からN-1カラム目までの各カラムに対応したフリップフロップが設けられている。フリップフロップの出力は、カラム毎に設けられたＡＮＤゲートの入力端子の一方に入力される。ＡＮＤゲートの入力端子の他方には、設定信号CONFIG_DONEが入力される。ＡＮＤゲートの出力端子からは、カラムイネーブル信号COLENが出力される。すなわち、各カラムにおいては、フリップフロップの出力と設定信号CONFIG_DONEがいずれもＨ（High）になったときに、カラムイネーブル信号COLENが出力される。
（カラムイネーブル制御部の動作）
　ここで、図１０乃至図１２のタイミングチャートを参照して、図９のカラムイネーブル制御部６の動作について説明する。なお、以下においても、総カラム数はＮとされる。
　図１０は、Ｈ方向ＲＯＩ読み出しモード時のカラムイネーブル制御部６の動作を示すタイミングチャートである。
　まず、シフトコントローラ４１は、ＣＰＵ４０からのリセット信号COLEN_RESETがＨになると、動作信号SHIFT_CLK_ENをＨにする。クロックコントローラ４３は、動作信号SHIFT_CLK_ENがＨになることで、シフトレジスタ４２へのクロック信号SHIFT_CLKの出力を開始する。動作信号SHIFT_CLK_ENがＨになっている期間は、クロック信号SHIFT_CLKのＮクロック分とされる。
　また、シフトコントローラ４１は、ＣＰＵ４０からのリセット信号COLEN_RESETがＨからＬ（Low）になったタイミングで、設定信号CONFIG_DONEをＨからＬにする。設定信号CONFIG_DONEがＬになっている期間は、クロック信号SHIFT_CLKのＮクロック分とされる。
　シフトレジスタ４２は、設定信号CONFIG_DONEがＬになっている期間（Ｎクロック分の期間）、クロック信号SHIFT_CLKにあわせて、設定信号CLM_SETの内容を各カラムに設定する。具体的には、シフトレジスタ４２において、読み出し対象とするカラムに対応するフリップフロップの出力がＨに保持される。
　図１０の例では、設定信号CLM_SETは、設定信号CONFIG_DONEがＬになってからN-COL_END-1クロック分の期間、Ｌとなる。その後、設定信号CLM_SETは、COL_END-COL_START+1クロック分の期間、Ｈとなる。そして、設定信号CLM_SETは、設定信号CONFIG_DONEがＨになるまでの残りのCOL_STARTクロック分の期間、Ｌとなる。
　これにより、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのカラムに対応するフリップフロップの出力がＨに保持される。
　そして、設定信号CONFIG_DONEがＬからＨになったとき、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのカラムに対応するＡＮＤゲートから、カラムイネーブル信号COLENが出力される。
　以上のような動作により、COL_STARTカラム目からCOL_ENDカラム目までのＨ方向ＲＯＩ読み出しを行うことができる。
　以上の動作においては、設定信号CONFIG_DONEがＬになっている期間のみクロックコントローラ４３が動作するので、カラムイネーブル制御部６における消費電力を抑えることができる。
　また、パラメータCOL_START，COL_ENDの設定のみで、ＲＯＩの範囲（位置）を高い自由度で設定することができる。
　図１１は、Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算（間引き）読み出しモード時のカラムイネーブル制御部６の動作を示すタイミングチャートである。
　図１１において、設定信号CLM_SET以外の信号は、図１０の例と同様である。
　図１１の例では、設定信号CLM_SETは、設定信号CONFIG_DONEがＬになってからN-COL_END-1クロック分の期間、Ｌとなる。その後、設定信号CLM_SETは、COL_SKIPクロック分の期間おきに１クロック分だけＨとなる。そして、設定信号CLM_SETは、設定信号CONFIG_DONEがＨになるまでの残りのCOL_STARTクロック分の期間、Ｌとなる。
　これにより、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのカラムのうち、COL_SKIPカラムおきのカラムに対応するフリップフロップの出力がＨに保持される。
　そして、設定信号CONFIG_DONEがＬからＨになったとき、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのCOL_SKIPカラムおきのカラムに対応するＡＮＤゲートから、カラムイネーブル信号COLENが出力される。
　以上のような動作により、COL_STARTカラム目からCOL_ENDカラム目までのＨ方向のＲＯＩにおいて、COL_SKIP+1カラム毎のＨ方向加算（間引き）読み出しを行うことができる。
　以上の動作においても、設定信号CONFIG_DONEがＬになっている期間のみクロックコントローラ４３が動作するので、カラムイネーブル制御部６における消費電力を抑えることができる。
　また、パラメータCOL_START，COL_END，COL_SKIPの設定のみで、ＲＯＩの位置と加算（間引き）間隔を高い自由度で柔軟に設定することができる。
　図１２は、複数Ｈ方向ＲＯＩ読み出しモード時のカラムイネーブル制御部６の動作を示すタイミングチャートである。
　図１２においても、設定信号CLM_SET以外の信号は、図１０の例と同様である。
　図１２の例では、設定信号CLM_SETは、設定信号CONFIG_DONEがＬになってからN-COL_END-1クロック分の期間、Ｌとなる。その後、設定信号CLM_SETは、COL_END-COL_START+1クロック分の期間、Ｈとなる。そして、設定信号CONFIG_DONEがＨになるまでの残りのCOL_STARTクロック分の期間、Ｌとなる。
　但し、設定信号CLM_SETは、設定信号CONFIG_DONEがＨになるタイミングからCOL_OFF1クロック分遡ったCOL_OFFWID1クロック分の期間と、COL_OFF2クロック分遡ったCOL_OFFWID2クロック分の期間だけＬとなる。
　これにより、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのカラムのうち、読み出し対象としない、COL_OFF1カラム目からCOL_OFFWID1カラム分と、COL_OFF2カラム目からCOL_OFFWID2カラム分のカラムを除いたカラムに対応するフリップフロップの出力がＨに保持される。
　そして、設定信号CONFIG_DONEがＬからＨになったとき、シフトレジスタ４２においては、COL_STARTカラム目からCOL_ENDカラム目までのカラムのうち、読み出し対象としないカラムを除いたカラムに対応するＡＮＤゲートから、カラムイネーブル信号COLENが出力される。
　以上のような動作により、複数のＨ方向ＲＯＩ読み出しを行うことができる。
　以上の動作においては、設定信号CONFIG_DONEがＬになっている期間のみクロックコントローラ４３が動作するので、カラムイネーブル制御部６における消費電力を抑えることができる。
　また、パラメータCOL_OFF#，COL_OFFWID#の設定のみで、読み出し対象としないカラム範囲を高い自由度で設定することができる。
（カラムイネーブル制御部の実装例２）
　図１３は、カラムイネーブル制御部６の第２の実装例を示すブロック図である。図１３のカラムイネーブル制御部６もまた、特定のファームウェアが書き込まれたＣＰＵ５０の制御により、カラムＡＤ部５を動作させるためのカラムイネーブル信号の出力を制御する。
　カラムイネーブル制御部６は、スキップデコーダ５１と、カラム毎に設けられる比較器５２を備える。
　スキップデコーダ５１は、ＣＰＵ５０から供給されるパラメータCOL_START，COL_SKIPに基づいて、COL_STARTで表されるカラムを基準に、カラム数Ｍを１周期（位相数Ｍ）として、スキップするカラムを設定するための設定信号PHASE_EN[m]を出力する。ｍは、０からM-1までの値をとる。
　具体的には、(COL_START+m)%(COL_SKIP+1)＝０の場合、設定信号PHASE_EN[m]はＨとなる。ここで、％は剰余演算を表す。
　比較器５２は、ＣＰＵ５０から供給されるパラメータCOL_START，COL_ENDに基づいて、各カラムが読み出し対象であるか否かを表すカラム有効フラグAREA_EN[n]を出力する。ｎは、総カラム数をＮとしたときに、０からN-1までの値をとる。
　具体的には、COL_START≦ｎかつCOL_END≧ｎを満たすとき、カラム有効フラグAREA_EN[n]はＨとなる。
　図１３のカラムイネーブル制御部６においては、各カラムのカラムイネーブル信号COLENを出力するＡＮＤゲートが、カラム毎に設けられる。ｎカラム目のＡＮＤゲートの入力端子の一方には、カラム有効フラグAREA_EN[n]が入力され、ＡＮＤゲートの入力端子の他方には、設定信号PHASE_EN[n%m]が入力される。すなわち、各カラムにおいては、カラム有効フラグAREA_EN[n]と設定信号PHASE_EN[n%m]がいずれもＨになったときに、カラムイネーブル信号COLENが出力される。
（カラムイネーブル制御部の動作）
　ここで、図１４乃至図１６を参照して、図１３のカラムイネーブル制御部６の動作について説明する。以下においては、カラム数Ｎ＝２２とされる。
　図１４は、Ｈ方向ＲＯＩ読み出しモード時のカラムイネーブル制御部６の動作について説明する図である。
　図１４の例では、パラメータとしてCOL_START＝４，COL_END＝１８が設定されている。これにより、４カラム目から１８カラム目までのカラム有効フラグAREA_EN[4]，・・・，AREA_EN[18]がＨとなる。
　また、図１４の例では、パラメータとしてCOL_SKIP＝０が設定され、かつ、設定信号PHASE_EN[7:0]が２進表現で1111_1111とされる。すなわち、８カラムを１周期としたときの全てのカラムについて設定信号PHASE_EN[m]がＨとなり、いずれのカラムもスキップされない。
　以上の動作によれば、パラメータCOL_START，COL_END，COL_SKIPの設定により、４カラム目から１８カラム目までのＨ方向ＲＯＩを設定することができる。
　図１５は、Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算（間引き）読み出しモード時のカラムイネーブル制御部６の動作について説明する図である。
　図１５の例では、パラメータとしてCOL_START＝４，COL_END＝１８が設定されている。これにより、４カラム目から１８カラム目までのカラム有効フラグAREA_EN[4]，・・・，AREA_EN[18]がＨとなる。
　また、図１５の例では、パラメータCOL_SKIP＝３が設定され、かつ、設定信号PHASE_EN[7:0]が２進表現で0001_0001とされる。具体的には、ｍ＝０乃至７それぞれについて、(COL_START+m)%(COL_SKIP+1)が、１，０，０，０，１，０，０，０で表される。すなわち、８カラムを１周期としたときの１，５カラム目について設定信号PHASE_EN[m]がＨとなり、２乃至４，６乃至８カラム目がスキップされる。
　以上の動作によれば、パラメータCOL_START，COL_END，COL_SKIPの設定により、４カラム目から１８カラム目までのＨ方向ＲＯＩにおいて、４カラム目を起点に３カラムおきの加算（間引き）読み出しを行うことができる。
　図１６は、Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算（間引き）読み出しモード時のカラムイネーブル制御部６の動作について説明する図である。
　図１６の例では、パラメータとしてCOL_START＝６，COL_END＝１６が設定されている。これにより、６カラム目から１６カラム目までのカラム有効フラグAREA_EN[6]，・・・，AREA_EN[16]がＨとなる。
　また、図１６の例では、パラメータとしてCOL_SKIP＝３が設定され、かつ、設定信号PHASE_EN[7:0]が２進表現で0100_0100とされる。具体的には、ｍ＝０乃至７それぞれについて、(COL_START+m)%(COL_SKIP+1)が、０，０，１，０，０，０，１，０で表される。すなわち、８カラムを１周期としたときの３，７カラム目について設定信号PHASE_EN[m]がＨとなり、１，２，４乃至６，８カラム目がスキップされる。
　以上の動作によれば、パラメータCOL_START，COL_END，COL_SKIPの設定により、６カラム目から１６カラム目までのＨ方向ＲＯＩにおいて、６カラム目を起点に３カラムおきの加算（間引き）読み出しを行うことができる。
（カラムイネーブル制御部の実装例３）
　図１７は、カラムイネーブル制御部６の第３の実装例を示すブロック図である。図１７のカラムイネーブル制御部６もまた、特定のファームウェアが書き込まれたＣＰＵ６０の制御により、カラムＡＤ部５を動作させるためのカラムイネーブル信号の出力を制御する。
　カラムイネーブル制御部６は、スキップデコーダ６１と、カラム毎に設けられる比較器６２を備える。
　スキップデコーダ６１は、図１３のスキップデコーダ５１と同様に、ＣＰＵ６０から供給されるパラメータCOL_START，COL_SKIPに基づいて、PHASE_EN[m]を出力する。
　比較器６２は、ＣＰＵ６０から供給されるパラメータCOL_START，COL_END，COL_START1，COL_END1，COL_START2，COL_END2に基づいて、各カラムが読み出し対象であるか否かを表すカラム有効フラグAREA_EN[n]を出力する。
　具体的には、COL_START≦ｎかつCOL_END≧ｎ，COL_START1≦ｎかつCOL_END1≧ｎ，COL_START2≦ｎかつCOL_END2≧ｎのいずれかを満たすとき、カラム有効フラグAREA_EN[n]はＨとなる。
　なお、パラメータCOL_START1，COL_END1は、COL_START，COL_ENDで特定されるＨ方向ＲＯＩの次（右側）に設定されるＨ方向ＲＯＩの初めのカラムのカラム番号と、終わりのカラムのカラム番号を表す。パラメータCOL_START2，COL_END2は、COL_START1，COL_END1で特定されるＨ方向ＲＯＩの次（右側）に設定されるＨ方向ＲＯＩの初めのカラムのカラム番号と、終わりのカラムのカラム番号を表す。
　図１７のカラムイネーブル制御部６においても、各カラムのカラムイネーブル信号COLENを出力するＡＮＤゲートが、カラム毎に設けられる。ｎカラム目のＡＮＤゲートの入力端子の一方には、カラム有効フラグAREA_EN[n]が入力され、ＡＮＤゲートの入力端子の他方には、設定信号PHASE_EN[n%m]が入力される。すなわち、各カラムにおいては、カラム有効フラグAREA_EN[n]と設定信号PHASE_EN[n%m]がいずれもＨになったときに、カラムイネーブル信号COLENが出力される。
（カラムイネーブル制御部の動作）
　ここで、図１８および図１９を参照して、図１７のカラムイネーブル制御部６の動作について説明する。以下においても、カラム数Ｎ＝２２とされる。
　図１８は、複数Ｈ方向ＲＯＩ読み出しモード時のカラムイネーブル制御部６の動作について説明する図である。
　図１８の例では、パラメータとしてCOL_START＝２，COL_END＝６，COL_START1＝９，COL_END1＝１３，COL_START2＝１６，COL_END2＝２０が設定されている。これにより、２カラム目から６カラム目まで、９カラム目から１３カラム目まで、そして１６カラム目から２０カラム目までのカラム有効フラグAREA_EN[2]，・・・，AREA_EN[6]，AREA_EN[9]，・・・，AREA_EN[13]，AREA_EN[16]，・・・，AREA_EN[20]がＨとなる。
　また、図１８の例では、パラメータとしてCOL_SKIP＝０が設定され、かつ、設定信号PHASE_EN[7:0]が２進表現で1111_1111とされる。すなわち、８カラムを１周期としたときの全てのカラムについて設定信号PHASE_EN[m]がＨとなり、いずれのカラムもスキップされない。
　以上の動作によれば、パラメータCOL_START，COL_END，COL_SKIP，COL_START1，COL_END1，COL_START2，COL_END2の設定により、２カラム目から６カラム目まで、９カラム目から１３カラム目まで、そして、１６カラム目から２０カラム目までの３つのＨ方向ＲＯＩを設定することができる。
　図１９は、複数Ｈ方向ＲＯＩ読み出し＋Ｈ方向加算（間引き）読み出しモード時のカラムイネーブル制御部６の動作について説明する図である。
　図１９の例でも、図１８の例と同様、パラメータCOL_START＝２，COL_END＝６，COL_START1＝９，COL_END1＝１３，COL_START2＝１６，COL_END2＝２０が設定されている。これにより、２カラム目から６カラム目まで、９カラム目から１３カラム目まで、そして１６カラム目から２０カラム目までのカラム有効フラグAREA_EN[2]，・・・，AREA_EN[6]，AREA_EN[9]，・・・，AREA_EN[13]，AREA_EN[16]，・・・，AREA_EN[20]がＨとなる。
　また、図１９の例では、パラメータCOL_SKIP＝１が設定され、かつ、設定信号PHASE_EN[7:0]が２進表現で0001_0001とされる。具体的には、ｍ＝０乃至７それぞれについて、(COL_START+m)%(COL_SKIP+1)が、１，０，１，０，１，０，１，０で表される。すなわち、８カラムを１周期としたときの１，３，５，７カラム目について設定信号PHASE_EN[m]がＨとなり、２，４，６，８カラム目がスキップされる。
　以上の動作によれば、パラメータCOL_START，COL_END，COL_SKIP，COL_START1，COL_END1，COL_START2，COL_END2の設定により、２カラム目から６カラム目まで、９カラム目から１３カラム目まで、そして１６カラム目から２０カラム目までの３つのＨ方向ＲＯＩにおいて、２カラム目を起点に１カラムおきの加算（間引き）読み出しを行うことができる。
＜１－４．カラムＡＤ部の電力制御方法＞
　次に、図２０を参照して、カラムイネーブル信号COLENによるカラムＡＤ部５の電力制御方法について説明する。
　図２０には、各カラムの負荷ＭＯＳトランジスタ（ＬＭ）１１、コンパレータ（ＣＭ）１２、およびカウンタ（ＣＮ）１３が示されている。
　ＬＭ１１には、ＮＯＲゲート７１の出力端子が接続されている。ＮＯＲゲート７１の入力端子の一方には、カラムイネーブル信号COLENが入力され、入力端子の他方には、全てのＬＭ１１を強制的にＯＮにする全ＬＭ強制ＯＮ信号が入力される。ＬＭ１１は、ＮＯＲゲート７１の出力がＨのときに、垂直信号線９（ＶＳＬ）の電流が遮断され、ＯＦＦになる。
　全ＬＭ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENによらずＮＯＲゲート７１の出力はＬとなり、ＶＳＬの電流は遮断されない。すなわち、全ＬＭ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENは無効になり、ＬＭ１１は強制的にＯＮになる。一方、全ＬＭ強制ＯＮ信号がＬで、かつ、カラムイネーブル信号COLENがＬの場合、ＮＯＲゲート７１の出力はＨとなる。すなわち、ＬＭ１１においては、全ＬＭ強制ＯＮ信号がＬの場合において、カラムイネーブル信号COLENがＬのときに、ＶＳＬの電流が遮断される。
　ＣＭ１２には、ＮＯＲゲート７２の出力端子が接続されている。ＮＯＲゲート７２の入力端子の一方には、カラムイネーブル信号COLENが入力され、入力端子の他方には、全てのＣＭ１２を強制的にＯＮにする全ＣＭ強制ＯＮ信号が入力される。ＣＭ１２は、ＮＯＲゲート７２の出力がＨのときに、ＣＭ１２に供給される電流の一部または全部が遮断され、ＯＦＦになる。
　全ＣＭ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENによらずＮＯＲゲート７２の出力はＬとなり、ＣＭ１２に供給される電流は遮断されない。すなわち、全ＣＭ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENは無効になり、ＣＭ１２は強制的にＯＮになる。一方、全ＣＭ強制ＯＮ信号がＬで、かつ、カラムイネーブル信号COLENがＬの場合、ＮＯＲゲート７２の出力はＨとなる。すなわち、ＣＭ１２においては、全ＣＭ強制ＯＮ信号がＬの場合において、カラムイネーブル信号COLENがＬのときに、ＣＭ１２に供給される電流の一部または全部が遮断される。
　ＣＮ１３には、ＮＯＲゲート７３の出力端子が接続されている。ＮＯＲゲート７３の入力端子の一方には、カラムイネーブル信号COLENが入力され、入力端子の他方には、全てのＣＮ１３を強制的にＯＮにする全ＣＮ強制ＯＮ信号が入力される。ＣＮ１３は、ＮＯＲゲート７３の出力がＨのときに、入力クロックの供給が停止され、ＯＦＦになる。
　全ＣＮ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENによらずＮＯＲゲート７３の出力はＬとなり、入力クロックの供給は停止されない。すなわち、全ＣＮ強制ＯＮ信号がＨの場合、カラムイネーブル信号COLENは無効になり、ＣＮ１３は強制的にＯＮになる。一方、全ＣＮ強制ＯＮ信号がＬで、かつ、カラムイネーブル信号COLENがＬの場合、ＮＯＲゲート７３の出力はＨとなる。すなわち、ＣＮ１３においては、全ＣＮ強制ＯＮ信号がＬの場合において、カラムイネーブル信号COLENがＬのときに、入力クロックの供給が停止される。
　以上のような構成により、各カラムのカラムＡＤ部５においては、カラムイネーブル信号COLENによって、ＬＭ１１，ＣＭ１２，ＣＮ１３それぞれの電力が制御される。
　なお、カラムイネーブル信号COLENによって、各カラムのＬＭ１１，ＣＭ１２，ＣＮ１３の全構成ではなく、少なくともいずれかの構成の電力が制御されるようにしてもよい。
＜１－５．適用例と変形例＞
　以下においては、上述した固体撮像装置１の適用例と応用例について説明する。
（適用例）
　本実施の形態の固体撮像装置１においては、撮影モードに応じた読み出しモードによって、必要なカラムが動作し、必要のないカラムの動作が停止する。
　図２１は、固体撮像装置１を監視カメラに適用したときの読み出しモードの例について説明する図である。
　図２１左側は、監視カメラが動き検出モードで動作しているときのカラム動作を示している。
　動き検出モードでは、画素アレイ部３の画素２が、Ｈ方向およびＶ方向の画素ブロック単位で画素加算されて読み出される。すなわち、監視カメラは低解像度の撮影を行っている。
　動き検出モードにおいて、１または複数の画素ブロックの領域で動きが検出された場合、その画素ブロックをＲＯＩとして、監視カメラの撮影モードがＲＯＩ読み出しモードに遷移する。
　図２１右側は、監視カメラがＲＯＩ読み出しモードで動作しているときのカラム動作を示している。
　ＲＯＩ読み出しモードでは、画素アレイ部３において動きが検出された画素ブロックについて設定された画素２が読み出される。すなわち監視カメラは、ＲＯＩの通常撮影を行う。
　このように、本実施の形態の固体撮像装置１を、動き検出モードにおいて動きが検出された領域をＲＯＩとして撮影する監視カメラに適用することができる。
　図２２は、固体撮像装置１を監視カメラに適用したときの読み出しモードの他の例について説明する図である。
　図２２左側は、監視カメラが人物検出モードで動作しているときのカラム動作を示している。
　人物検出モードでは、画素アレイ部３の画素２が、Ｈ方向の所定数カラム単位で画素加算されて読み出される。
　人物検出モードにおいて、複数の人物の顔が検出された場合、顔が検出された複数の領域をＲＯＩとして、監視カメラの撮影モードが複数ＲＯＩ読み出しモードに遷移する。
　図２２右側は、監視カメラが複数ＲＯＩ読み出しモードで動作しているときのカラム動作を示している。
　複数ＲＯＩ読み出しモードでは、画素アレイ部３において顔が検出された領域について設定されたＲＯＩの画素２が読み出される。図２２右側の例では、Ｈ方向ＲＯＩ読み出しに加え、Ｖ方向においてＲＯＩが含まれない画素行が選択されないようになされている。なお、人物検出モードにおける検出対象は、顔に限らず、人物の体の全体または一部であればよく、例えば、人物の全身、手や足などの部位、目、鼻、口などの顔パーツであってもよい。
　このように、本実施の形態の固体撮像装置１を、人物検出モードにおいて顔が検出された領域をＲＯＩとして撮影する監視カメラに適用することができる。
（変形例）
　Ｈ方向加算読み出しモードやＨ方向間引き読み出しモードにおいて、読み出し対象となるカラムのカラムＡＤ部５の負荷を抑えるために、フレーム単位で、読み出し対象とするカラムを切り替えるようにしてもよい。
　例えば、図２３に示されるように、Ｈ方向加算読み出しモードにおいて、Ｎフレーム毎に、動作させるカラムＡＤ部５を１カラムずつシフトさせる。
　この動作は、図１１を参照して説明した、パラメータCOL_SKIPを用いたＨ方向加算読み出しにおいて、パラメータCOL_START，COL_ENDをＮフレーム毎に設定可能とすることによって実現される。
＜１－６．本開示にかかる電子機器の構成＞
　本開示は、固体撮像装置への適用に限られるものではなく、電子機器にも適用可能である。ここで、電子機器とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことをいう。また、本開示は、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールに適用されてもよい。
　ここで、図２４を参照して、本開示を適用した電子機器の構成例について説明する。
　図２４に示される電子機器２００は、光学レンズ２０１、シャッタ装置２０２、固体撮像装置２０３、駆動回路２０４、および信号処理回路２０５を備えている。図２４においては、固体撮像装置２０３として、上述した本開示の固体撮像装置１を電子機器（デジタルスチルカメラ）に設けた場合の実施の形態を示す。
　光学レンズ２０１は、被写体からの像光（入射光）を固体撮像装置２０３の撮像面上に結像させる。これにより、信号電荷が一定期間、固体撮像装置２０３内に蓄積される。シャッタ装置２０２は、固体撮像装置２０３に対する光照射期間および遮光期間を制御する。
　駆動回路２０４は、シャッタ装置２０２および固体撮像装置２０３に、駆動信号を供給する。シャッタ装置２０２に供給される駆動信号は、シャッタ装置２０２のシャッタ動作を制御するための信号である。固体撮像装置２０３に供給される駆動信号は、固体撮像装置２０３の信号転送動作を制御するための信号である。固体撮像装置２０３は、駆動回路２０４から供給される駆動信号（タイミング信号）により信号転送を行う。信号処理回路２０５は、固体撮像装置２０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
　本実施の形態の電子機器２００においては、固体撮像装置２０３において、読み出しモードによらずに消費電力を低減することができるので、結果として、低消費電力の電子機器を提供することが可能となる。
＜２．第２の実施の形態＞
　ところで、従来のＡＥ（Auto Exposure）においては、露光時間を変更して複数フレームの画像を読み出すことで、最適な露光時間を検出していた。
　例えば、特開平１０－１５５１１２号公報や特開２００２－２２３３８６号公報には、露光量の異なる複数の画像を合成することによって、撮像ダイナミックレンジを拡大する技術が開示されている。
　従来のＡＥでは、適正な露光に収束するまでに時間がかかる上、複数フレームの撮影が必要なため、消費電力が高くなってしまう。
　以下においては、高速かつ低消費電力で、最適な露光での撮影を実現する構成について説明する。
＜２－１．本開示に係る技術の概要＞
　本開示に係る技術は、画像１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で撮影を行うことで、最適な露光時間を算出する技術である。
　図２５は、本開示に係る技術の概要を説明する図である。
　図２５左側には、画像１フレーム内でのシャッタとリードのタイミングが示されており、図２５右側には、図２５左側に示されるタイミングで撮影された画像１フレームが模式的に示されている。
　図２５の例では、１フレームの画素領域を複数の行毎に分割した行ユニット領域毎に露光時間を変化させている。
　具体的には、１フレームの画素領域がその上から下へと、行ユニット領域としてＮ個のIT（Integration Time）ユニット０乃至N-1に分割されており、ITユニット毎にシャッタタイミングがずらされている。
　図２５においては、基準となる基準露光時間はITbase、各ITユニットのシャッタ時間はIT_UNIT_LEN、ITユニット間の露光時間の差分（段階差分）はDITで示される。ここでは、基準露光時間ITbaseは、ITユニット０（画素領域最上部の行ユニット領域）の露光時間とされる。
　この場合、ITユニットｎ（ｎは０乃至N-1）の露光時間IT（ｎ）は、ITbase－DIT×ｎで表される。
　すなわち、各ITユニットのシャッタタイミングは、図２５左側に示されるように、画素領域においてITユニット０からITユニットN-1に向かうほど、リードタイミングに近くなるように（露光時間が短くなるように）ずれることになる。
　これにより、図２５右側に示されるように、ITユニット０が最も明るく、ITユニットN-1が最も暗い、ITユニット毎に明るさが異なる１フレームが得られる。
　そして、本開示に係る技術においては、ITユニット毎の画素値に基づいて、その環境での最適な露光時間である最適露光時間が算出される。その後、算出された最適露光時間で、次フレーム以降の撮影が行われる。
　以下においては、画像１フレーム内で、単位領域毎に異なる露光時間で撮影を行い、最適露光時間を算出することを、１フレームＡＥという。
＜２－２．固体撮像装置の構成＞
　図２６は、本開示の固体撮像装置の構成例を示すブロック図である。
　固体撮像装置１００１は、ローリングシャッタ方式で撮像を行うＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。
　固体撮像装置１００１は、撮像素子１００２、画素駆動部１００３、ＡＤＣ（ＡＤ変換部）１００４、入力処理部１００５、画像処理部１００６、および出力ＩＦ（Interface）１００７を有する。
　撮像素子１００２は、複数の画素が２次元アレイ状に配列されて構成される。
　画素駆動部１００３は、撮像素子１００２を構成する各画素を駆動することで撮影を行う。具体的には、画素駆動部１００３は、画像１フレーム内で、画素領域（撮像素子１００２の撮像に関わる全画素に対応する領域）を複数に分割した単位領域毎に画素を駆動したり、上述した最適露光時間で、次フレーム以降の画素を駆動する。
　ＡＤＣ１００４は、撮像素子１００２の画素列毎に配列されたＡＤ変換回路から構成される。ＡＤＣ１００４は、１行分の画素から出力される画素信号（アナログ信号）に対して、カラム毎に、信号増幅やＡＤ変換などの信号処理を行う。
　入力処理部１００５は、ＡＤＣ１００４から供給される画像信号（デジタル信号）を、順次、画像処理部１００６に入力する。画像処理部１００６は、入力処理部１００５から入力される画像信号に対し、画像処理を行い、出力ＩＦ１００７を介して出力する。画像処理部１００６は、例えば、バッファリングだけ行う場合もあるし、黒レベル調整、列ばらつき補正、信号増幅、各種デジタル信号処理などを行う場合もある。
　固体撮像装置１００１は、評価値算出部１００８と露光パラメータ算出部１００９をさらに有する。
　評価値算出部１００８は、入力処理部１００５から入力される画像信号に基づいて、１フレームＡＥに用いられる単位領域（ITユニット）毎の画素値から、各ITユニットの露光時間（IT）を評価するための評価値を算出する。
　露光パラメータ算出部１００９は、評価値算出部１００８により算出されたITユニット毎の評価値に基づいて、最適露光時間を算出する。また、露光パラメータ算出部１００９は、算出した最適露光時間に対応する、ＡＤＣ１００４におけるアナログ信号増幅率と、画像処理部１００６におけるデジタル信号増幅率を算出する。算出された最適露光時間、アナログ信号増幅率、およびデジタル信号増幅率を含む露光パラメータは、画素駆動部１００３、ＡＤＣ１００４、および画像処理部１００６に供給される。
　さらに、固体撮像装置１００１は、制御部１０１０を有する。制御部１０１０は、例えばＣＰＵ（Central
Processing unit）により構成され、画素駆動部１００３、ＡＤＣ１００４、入力処理部１００５、画像処理部１００６、出力ＩＦ１００７、評価値算出部１００８、および露光パラメータ算出部１００９の各部を制御する。
　例えば、制御部１０１０は、画素駆動部１００３、評価値算出部１００８、および露光パラメータ算出部１００９を制御することで、１フレームＡＥを行うか、複数フレームを用いた従来のＡＥを行うか、または、通常撮影を行うかなどを決定する。
　以下、画素駆動部１００３、評価値算出部１００８、および露光パラメータ算出部１００９の各部の詳細な構成について説明する。
＜２－３．画素駆動部の構成＞
　図２７は、画素駆動部１００３の構成例を示すブロック図である。
　画素駆動部１００３は、ステート制御部１０２１、シャッタ行アドレスカウンタ１０２２、リード行アドレスカウンタ１０２３、行アドレスデコーダ１０２４、行ドライバ１０２５、およびシャッタホールド１０２６を備えている。
　ステート制御部１０２１は、シャッタ行アドレスカウンタ１０２２とリード行アドレスカウンタ１０２３の動作を制御することで、撮像素子１００２における画素の駆動状態（シャッタ駆動・リード駆動）を制御する。
　シャッタ行アドレスカウンタ１０２２は、ステート制御部１０２１の制御により、シャッタ駆動する画素行を、例えば上から下へと順次指定する。
　リード行アドレスカウンタ１０２３は、ステート制御部１０２１の制御により、リード駆動する画素行を、例えば上から下へと順次指定する。
　行アドレスデコーダ１０２４は、シャッタ行アドレスカウンタ１０２２による指定に基づいて、シャッタ駆動する画素行を選択する。また、行アドレスデコーダ１０２４は、リード行アドレスカウンタ１０２３による指定に基づいて、リード駆動する画素行を選択する。
　行ドライバ１０２５は、行アドレスデコーダ１０２４により選択された画素行に駆動信号を供給することで、その画素行の画素を駆動する。
　シャッタホールド１０２６は、制御部１０１０により１フレームＡＥを行うことが決定された場合、ステート制御部１０２１の制御の下、カウンタホールド信号をシャッタ行アドレスカウンタ１０２２に供給する。
　図２８に示されるように、カウンタホールド信号は、シャッタ駆動の際、ITユニット間の露光時間の段階差分DITの期間にＨ（High）となり、各ITユニットのシャッタ時間IT_UNIT_LENの期間にＬ（Low）となる。
　シャッタ行アドレスカウンタ１０２２は、カウンタホールド信号がＨになる期間、その動作を停止する。このようにして、画素駆動部１００３は、１フレームＡＥを行う際に、ITユニット毎にシャッタタイミングをずらすことで、段階的に露光時間を短くすることができる。
＜２－４．評価値算出部の構成＞
　図２９は、評価値算出部１００８の構成例を示すブロック図である。
　評価値算出部１００８は、行輝度平均値算出部１０３１とユニット輝度平均値算出部１０３２を備えている。
　行輝度平均値算出部１０３１は、入力処理部１００５から供給される、１フレーム内でITユニット毎に異なる露光時間で撮影を行うことで得られた画像信号に基づいて、画素行毎に画素の輝度値の平均値である行輝度平均値を算出する。算出された画素行毎の行輝度平均値は、ユニット輝度平均値算出部１０３２に供給される。
　ユニット輝度平均値算出部１０３２は、画素行毎の行輝度平均値に基づいて、ITユニット毎に行輝度平均値の平均値であるユニット輝度平均値を算出する。算出されたITユニット毎の行輝度平均値は、ITユニット毎の露光時間の評価値として、露光パラメータ算出部１００９に供給される。
　なお、以下においては、ITユニット毎の露光時間の評価値を、OPD（Optical Detect）値といい、ITユニットｎのOPD値を、OPD（ｎ）と表す。
＜２－５．露光パラメータ算出部の構成＞
（構成例１）
　図３０は、露光パラメータ算出部１００９の第１の構成例を示すブロック図である。
　図３０の露光パラメータ算出部１００９は、OPD値合成部１０４１と決定部１０４２を備えている。
　OPD値合成部１０４１は、ITユニット毎のOPD値のうち、あらかじめ設定された有効範囲内のOPD値を合成することで、フレーム全体の露光時間の評価値であるOPD合成値を算出する。
　ここで、図３１を参照して、OPD値合成部１０４１によるOPD値の合成について説明する。
　図３１には、各ITユニットの露光時間IT（ｎ）に対するOPD値のプロット図が示されている。OPD値は、露光時間が短くなるほど小さくなる。
　OPD値合成部１０４１は、あらかじめ設定された上限値と下限値の間を有効範囲とし、有効範囲内のOPD値を合成する。OPD値の最大値近傍では、OPD値が飽和しているため、これらのOPD値は有効範囲に含まれないようにする。
　OPD値の合成には、ＨＤＲ（High Dynamic Range）合成を適用した手法が用いられる。これにより、飽和の影響を含まない、高ダイナミックレンジのOPD合成値を算出することができる。
　図３０の説明に戻り、決定部１０４２は、OPD値合成部１０４１により算出されたOPD合成値を用いて、最適露光時間、アナログ信号増幅率、およびデジタル信号増幅率を決定し、露光パラメータとして出力する。
　ここで、図３２を参照して、露光パラメータの決定について説明する。
　図３２には、OPD合成値に対する露光ゲイン（総ゲイン）と、総ゲインを得るための（最適）露光時間、アナログ信号増幅率、およびデジタル信号増幅率が示されている。OPD合成値と総ゲインとの関係は、OPD合成値に対して適正な露光を実現するようにあらかじめ設定されたものである。
　したがって、決定部１０４２は、図３２に示される関係から、OPD値合成部１０４１により算出されたOPD合成値により、適正な露光を実現する最適露光時間、アナログ信号増幅率、およびデジタル信号増幅率を決定することができる。
　以上の構成により、１フレームＡＥが行われるので、高速かつ低消費電力で、次フレーム以降、最適な露光での撮影を実現することが可能となる。
（構成例２）
　図３３は、露光パラメータ算出部１００９の第２の構成例を示すブロック図である。
　図３３の露光パラメータ算出部１００９は、最適IT算出部１０５１と換算部１０５２を備えている。
　最適IT算出部１０５１は、ITユニット毎のOPD値のうち、あらかじめ設定された目標値により近いOPD値に対応する露光時間IT（ｎ）に基づいて、最適ITを算出する。
　ここで、図３４のフローチャートを参照して、最適IT算出部１０５１による最適IT算出処理について説明する。
　ステップＳ１００１において、IT番号ｎ，IT上値，IT下値，ターゲットOPD上値、およびターゲットOPD下値が全て０に設定される。
　ここでは、図３５に示されるように、OPD値の目標値として、ターゲットOPD値が設定されている。ターゲットOPD上値は、ターゲットOPD値より大きいOPD値の中でターゲットOPD値に最も近いOPD値である。ターゲットOPD下値は、ターゲットOPD値より小さいOPD値の中でターゲットOPD値に最も近いOPD値である。IT上値は、ターゲットOPD上値に対応するITであり、IT下値は、ターゲットOPD下値に対応するITである。
　ステップＳ１００２において、OPD（ｎ）（最初はOPD（０））がターゲットOPD値と等しいか否かが判定される。
　OPD（ｎ）がターゲットOPD値と等しいと判定された場合、ステップＳ１００３に進み、ターゲットOPD値と等しいOPD（ｎ）に対応するIT（ｎ）が最適ITとなり、処理は終了する。
　一方、OPD（ｎ）がターゲットOPD値と等しくないと判定された場合、ステップＳ１００４に進み、OPD（ｎ）がターゲットOPD値より小さいか否かが判定される。
　OPD（ｎ）がターゲットOPD値より小さくないと判定された場合、ステップＳ１００５に進み、ｎ＝Ｎ－１であるか否かが判定される。
　ｎ＝Ｎ－１でないと判定された場合、ステップＳ１００６に進み、IT（ｎ）がIT上値に設定されるとともに、OPD（ｎ）がターゲットOPD上値に設定される。
　その後、ステップＳ１００７において、ｎが１インクリメントされ、処理はステップＳ１００２に戻り、以降の処理が繰り返される。
　一方、ステップＳ１００４において、OPD（ｎ）がターゲットOPD値より小さいと判定されたか、ステップＳ１００５において、ｎ＝Ｎ－１であると判定された場合、ステップＳ１００８に進む。
　ステップＳ１００８において、IT（ｎ）がIT下値に設定されるとともに、OPD（ｎ）がターゲットOPD下値に設定される。
　以上のようにして、ターゲットOPD値を間に挟むターゲットOPD上値とターゲットOPD下値が探索される。
　その後、ステップＳ１００９において、（IT上値－IT下値）／（ターゲットOPD上値－ターゲットOPD下値）×（ターゲットOPD値）が最適ITとなり、処理は終了する。
　図３３の説明に戻り、換算部１０５２は、最適IT算出部１０５１により算出された最適ITを、最適露光時間、アナログ信号増幅率、およびデジタル信号増幅率に換算し、露光パラメータとして出力する。具体的には、換算部１０５２は、最適ITを最適露光時間とするとともに、例えば図３２に示される関係を用いて、最適露光時間に対応するアナログ信号増幅率とデジタル信号増幅率を求めることができる。
　以上の構成により、１フレームＡＥが行われるので、高速かつ低消費電力で、次フレーム以降、最適な露光での撮影を実現することが可能となる。
＜２－６．適用例＞
　上述した１フレームＡＥを行う固体撮像装置１００１は、イベントドリブン型の監視カメラに適用することができる。
　以下においては、固体撮像装置１００１の適用例について説明する。
（適用例１）
　図３６のフローチャートを参照して、固体撮像装置１００１が、撮影モードとして、撮像範囲内で動きを検出する動き検出モードを備える監視カメラに適用された場合の動作について説明する。図３６の処理は、固体撮像装置１００１が待機モードにある状態で開始される。
　ステップＳ１０１１において、制御部１０１０は、撮像範囲内で動きが検出されたか否かを判定する。
　動きが検出されたと判定されるまで、ステップＳ１０１１の処理は繰り返され、動きが検出されたと判定されると、ステップＳ１０１２に進む。
　ステップＳ１０１２において、制御部１０１０は、画素駆動部１００３、評価値算出部１００８、および露光パラメータ算出部１００９の各部を制御することで、１フレームＡＥを行う。
　１フレームＡＥの後、ステップＳ１０１３において、制御部１０１０は、次フレーム以降、１フレームＡＥにより算出された最適露光時間で通常撮影を行うことで、イメージを読み出す。
　ステップＳ１０１４において、制御部１０１０は、撮像範囲内で動きが検出されてから所定時間が経過したか否かを判定する。ステップＳ１０１４においては、撮像範囲内での動きが検出されなくなったか否かが判定されてもよい。
　所定時間が経過していない、または、動きが検出されている間は、ステップＳ１０１３の処理は繰り返され、通常撮影が継続して行われる。
　一方、所定時間が経過したか、または、動きが検出されなくなった場合、ステップＳ１０１５に進み、制御部１０１０は、固体撮像装置１００１を待機モードに遷移させ、処理はステップＳ１０１１に戻る。
　以上の処理によれば、待機モードにおいて動きが検出されたタイミングで１フレームＡＥが行われ、続いて通常撮影が行われるので、高速かつ低消費電力で、最適な露光での動体監視を行うことが可能となる。
（適用例２）
　図３７のフローチャートを参照して、固体撮像装置１００１が、撮影モードとして、一定の時間間隔で連続撮影した複数枚の静止画像をつなぎあわせて１つの動画像を生成するタイムラプス撮影モードを備える監視カメラに適用された場合の動作について説明する。図３７の処理は、固体撮像装置１００１が待機モードにある状態で開始される。
　ステップＳ１０２１において、制御部１０１０は、一定時間が経過するまでのタイムカウントを開始する。
　ステップＳ１０２２において、制御部１０１０は、一定時間が経過し、カウントが終了したか否かを判定する。
　カウントが終了したと判定されるまで、ステップＳ１０２２の処理は繰り返され、カウントが終了したと判定されると、ステップＳ１０２３に進む。
　ステップＳ１０２３において、制御部１０１０は、画素駆動部１００３、評価値算出部１００８、および露光パラメータ算出部１００９の各部を制御することで、１フレームＡＥを行う。
　１フレームＡＥの後、ステップＳ１０２４において、制御部１０１０は、次フレーム以降、１フレームＡＥにより算出された最適露光時間で通常撮影を行うことで、イメージを読み出す。ここでは、１フレーム分または数フレーム分のイメージが、静止画像として読み出される。
　１フレーム分または数フレーム分のイメージが読み出されると、ステップＳ１０２５において、制御部１０１０は、固体撮像装置１００１を待機モードに遷移させ、処理はステップＳ１０２１に戻る。
　以上の処理によれば、一定の時間間隔で１フレームＡＥが行われ、続いて１フレーム分または数フレーム分の静止画像の撮影が行われるので、高速かつ低消費電力で、最適な露光でのタイムラプス撮影を行うことが可能となる。
（適用例３）
　図３８のフローチャートを参照して、固体撮像装置１００１が、撮影モードとして、電気をつけるなどによる大きな照度変化に応じてＡＥを行う動作モードを備える監視カメラに適用された場合の動作について説明する。図３８の処理は、固体撮像装置１００１が通常撮影を行っている状態で開始される。
　ステップＳ１０３１において、制御部１０１０は、照度変化が検出されたか否かを判定する。
　照度変化が検出されたと判定されると、ステップＳ１０３２に進む。
　ステップＳ１０３２において、制御部１０１０は、所定の閾値を超える照度変化であったか否かを判定する。
　閾値を超える照度変化であったと判定されると、ステップＳ１０３３に進み、制御部１０１０は、画素駆動部１００３、評価値算出部１００８、および露光パラメータ算出部１００９の各部を制御することで、１フレームＡＥを行う。
　１フレームＡＥの後、ステップＳ１０３４において、制御部１０１０は、次フレーム以降、１フレームＡＥにより算出された最適露光時間で通常撮影を行うことで、イメージを読み出す。
　一方、ステップＳ１０３２において、閾値を超える照度変化でなかったと判定されると、ステップＳ１０３５に進み、制御部１０１０は、画素駆動部１００３を制御することで、複数フレームを用いた従来のＡＥを行う。
　その後、ステップＳ１０３４において、制御部１０１０は、次フレーム以降、従来のＡＥにより求められた露光時間で通常撮影を行うことで、イメージを読み出す。
　また、ステップＳ１０３１において、照度変化が検出されなかったと判定された場合、ステップＳ１０３４において、制御部１０１０は、それまでと同じ露光時間で通常撮影を行うことで、イメージを読み出す。
　以上の処理によれば、大きな照度変化が検出されたタイミングで１フレームＡＥが行われ、続いて通常撮影が行われるので、照度変化が激しい環境においても、高速かつ低消費電力で、最適な露光での撮影を行うことが可能となる。
＜２－７．変形例＞
　以下においては、上述した固体撮像装置１００１の変形例について説明する。
（スポットＡＥ）
　以上においては、１フレームＡＥの対象となる画素領域は、撮像素子１００２の全画素に対応する領域であるものとして説明したが、その一部のスポット領域であってもよい。
　例えば、図３９に示されるように、人物の顔が検出されることで設定されたＲＯＩ（関心領域）１１０１について１フレームＡＥが行われるようにする。この場合、ＲＯＩ１１０１の垂直方向（Ｖ方向）の画素行の画素のみが駆動され、ＲＯＩ１１０１の水平方向（Ｈ方向）の画素列のみの読み出しが行われる。なお、ＲＯＩ１１０１が設定される対象は、顔に限らず、人物の全身、手や足などの部位、目、鼻、口などの顔パーツであってもよい。
（撮像範囲の上下の照度差が大きい場合の対策）
　上述した実施の形態においては、撮像範囲となる画素領域の上から下へ露光時間を短くすることで１フレームＡＥが行われる。しかしながら、撮像範囲の上と下とで照度差が大きい場合、適切に１フレームＡＥが行われないおそれがある。
　そこで、図４０に示されるように、各ITユニットにおいて２段階（長露光と短露光）の露光時間が設定されるようにする。
　図４０においては、ITユニット間の１段階目の露光時間の段階差分はDIT、各ITユニットにおける１段階目と２段階目の露光時間の差分（部分差分）はDIT2で示される。
　この場合、ITユニットｎの１段階目の露光時間IT（ｎ）は、ITbase－DIT×ｎで表され、２段階目の露光時間IT2（ｎ）は、ITbase－（DIT×ｎ＋DIT2）で表される。ただし、IT2（ｎ）＜０となる場合、IT2（ｎ）は、IT2（ｎ）＋ITbaseで表されるものとする。
　これにより、撮像範囲の上と下とで照度差が大きい場合であっても、適切に１フレームＡＥを行うことが可能となる。
（リードタイミングの制御）
　上述した実施の形態においては、ITユニット毎にシャッタタイミングがずらされるものとしたが、ITユニット毎にリードタイミングがずらされるようにしてもよい。
　この場合、図４１に示されるように、シャッタホールド１０２６は、ステート制御部１０２１の制御の下、カウンタホールド信号をリード行アドレスカウンタ１０２３に供給する。
　具体的には、図４２に示されるように、カウンタホールド信号は、リード駆動の際、ITユニット間の露光時間の段階差分DITの期間にＨとなり、各ITユニットのリード時間IT_UNIT_LENの期間にＬとなる。
　なお、図４２の例では、ITユニットｎの露光時間IT（ｎ）は、ITbase＋DIT×ｎで表される。
　リード行アドレスカウンタ１０２３は、カウンタホールド信号がＨになる期間、その動作を停止する。このようにして、画素駆動部１００３は、１フレームＡＥを行う際に、ITユニット毎にリードタイミングをずらすことで、段階的に露光時間を長くすることができる。
（シャッタタイミングとリードタイミングの制御）
　ITユニット毎に、シャッタタイミングとリードタイミングの両方がずらされるようにしてもよい。
　この場合、図４３に示されるように、シャッタホールド１０２６は、ステート制御部１０２１の制御の下、シャッタカウンタホールド信号をシャッタ行アドレスカウンタ１０２２に供給するとともに、リードカウンタホールド信号をリード行アドレスカウンタ１０２３に供給する。
　具体的には、図４４に示されるように、シャッタカウンタホールド信号は、シャッタ駆動の際、ITユニット間の露光時間の段階差分DIT1の期間にＨとなり、各ITユニットのシャッタ時間IT_UNIT_LEN1の期間にＬとなる。また、リードカウンタホールド信号は、リード駆動の際、ITユニット間の露光時間の段階差分DIT2の期間にＨとなり、各ITユニットのリード時間IT_UNIT_LEN2の期間にＬとなる。
　シャッタ行アドレスカウンタ１０２２は、シャッタカウンタホールド信号がＨになる期間、その動作を停止する。リード行アドレスカウンタ１０２３は、リードカウンタホールド信号がＨになる期間、その動作を停止する。特に、図４４の例では、ITユニットのＶ方向の半分の領域（画素行）毎にシャッタタイミングとリードタイミングがずれている。このようにして、画素駆動部１００３は、１フレームＡＥを行う際に、ITユニットの半分の領域毎に、段階的に露光時間を短くすることができる。
（Ｈ方向のゲイン制御）
　上述した１フレームＡＥにおいては、ITユニット毎に露光時間を変化させることで、Ｖ方向に明るさが異なる１フレームが得られるようにしたが、Ｈ方向にも明るさが異なる１フレームが得られるようにすることができる。
　この場合、図４５に示されるように、カラム毎に設けられる増幅器１１１１それぞれのゲインを制御するゲイン制御部１１１２を設ける。
　例えば、図４６に示されるように、ゲイン制御部１１１２は、ITユニットをＨ方向に３ブロックに区分し、各ITユニットにおけるＨ方向ブロック毎にゲインを制御する。図４６の例では、各ITユニットにおいて、左のＨ方向ブロックのゲインを基準に、中央のＨ方向ブロックのゲインが大きく、右のＨ方向ブロックのゲインがより大きくなっている。また、中央のＨ方向ブロックのゲインと、右のＨ方向ブロックのゲインは、１フレームの上から下へ、ITユニット毎に大きくなっている。
　このように、１フレームＡＥにおいて、Ｖ方向に加え、Ｈ方向にも明るさが異なる１フレームを得ることができ、ゲインの幅を広げることができる。
（エリアＡＤＣ方式のイメージセンサへの適用）
　本実施の形態の固体撮像装置１００１は、フレーム内のエリア単位でＡＤ変換を行うエリアＡＤＣ方式のイメージセンサとして構成されてもよい。
　この場合、図４７に示される画素駆動部１００３において、シャッタエリアアドレスカウンタ１１３１は、ステート制御部１０２１の制御により、シャッタ駆動するエリアを順次指定する。
　リードエリアアドレスカウンタ１１３２は、ステート制御部１０２１の制御により、リード駆動するエリアを順次指定する。
　エリアアドレスデコーダ１１３３は、シャッタエリアアドレスカウンタ１１３１による指定に基づいて、シャッタ駆動するエリアを選択する。また、エリアアドレスデコーダ１１３３は、リードエリアアドレスカウンタ１１３２による指定に基づいて、リード駆動するエリアを選択する。
　エリアドライバ１１３４は、エリアアドレスデコーダ１１３３により選択されたエリアに駆動信号を供給することで、そのエリアの画素を駆動する。
　シャッタホールド１１３５は、ステート制御部１０２１の制御の下、カウンタホールド信号をシャッタエリアアドレスカウンタ１１３１に供給する。
　この場合、エリア毎に露光時間を変化させることで、１フレームＡＥが行われる。
　例えば、図４８の例では、１フレームを、Ｈ方向４×Ｖ方向５の２０のエリアに分割したエリア毎に露光時間を変化させている。具体的には、エリア番号１のエリアからエリア番号２０のエリアまで、段階的に露光時間が短くなるように、シャッタタイミングが制御されている。
　そして、図４８の例では、エリア毎の画素値に基づいて評価値が算出され、エリア毎の評価値に基づいて最適露光時間が算出される。
　このように、１フレームＡＥにおいて、Ｖ方向に加え、Ｈ方向にも露光時間を変化させることができる。
　なお、図４７の構成によれば、撮像範囲内に設定されたＲＯＩについて１フレームＡＥを行うようにすることができる。
　例えば、図４９の例では、１フレームを、Ｈ方向６×Ｖ方向８の４８のエリアに分割したエリアのうち、エリア番号１３乃至１５，２１乃至２３，２９乃至３１の９エリアからなるＲＯＩ１１５１が設定されている。
　そして、図４９の例では、ＲＯＩ１１５１に含まれるエリア毎の画素値に基づいて評価値が算出され、エリア毎の評価値に基づいて最適露光時間が算出される。
　このように、ＡＤＣ方式のイメージセンサにおいて、ＲＯＩのみを対象とした１フレームＡＥを行うようにすることができる。
＜２－８．本開示にかかる電子機器の構成＞
　本開示は、固体撮像装置への適用に限られるものではなく、電子機器にも適用可能である。ここで、電子機器とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことをいう。また、本開示は、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールに適用されてもよい。
　ここで、図５０を参照して、本開示を適用した電子機器の構成例について説明する。
　図５０に示される電子機器１２００は、光学レンズ１２０１、シャッタ装置１２０２、固体撮像装置１２０３、駆動回路１２０４、および信号処理回路１２０５を備えている。図５０においては、固体撮像装置１２０３として、上述した本開示の固体撮像装置１００１を電子機器（デジタルスチルカメラ）に設けた場合の実施の形態を示す。
　光学レンズ１２０１は、被写体からの像光（入射光）を固体撮像装置１２０３の撮像面上に結像させる。これにより、信号電荷が一定期間、固体撮像装置１２０３内に蓄積される。シャッタ装置１２０２は、固体撮像装置１２０３に対する光照射期間および遮光期間を制御する。
　駆動回路１２０４は、シャッタ装置１２０２および固体撮像装置１２０３に、駆動信号を供給する。シャッタ装置１２０２に供給される駆動信号は、シャッタ装置１２０２のシャッタ動作を制御するための信号である。固体撮像装置１２０３に供給される駆動信号は、固体撮像装置１２０３の信号転送動作を制御するための信号である。固体撮像装置１２０３は、駆動回路１２０４から供給される駆動信号（タイミング信号）により信号転送を行う。信号処理回路１２０５は、固体撮像装置１２０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
　本実施の形態の電子機器１２００においては、固体撮像装置１２０３において、高速かつ低消費電力で、最適な露光での撮影を実現することができるので、結果として、低消費電力の電子機器を提供することが可能となる。
　なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　さらに、本開示は以下のような構成をとることができる。
（１）
　画素アレイ部と、
　前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、
　撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部と
　を備える固体撮像装置。
（２）
　前記カラムイネーブル制御部は、前記撮影モードによって設定された読み出し対象とする前記カラムに応じて、前記カラムＡＤ部の動作を制御する
　（１）に記載の固体撮像装置。
（３）
　前記カラムイネーブル制御部は、前記撮影モードによって設定された関心領域の位置に応じて、前記カラムＡＤ部の動作を制御する
　（１）に記載の固体撮像装置。
（４）
　前記関心領域は、動き検出モードにおいて動きが検出された領域である
　（３）に記載の固体撮像装置。
（５）
　前記関心領域は、人物検出モードにおいて人物の体の全体または一部が検出された領域である
　（３）に記載の固体撮像装置。
（６）
　前記カラムイネーブル制御部は、複数のパラメータに基づいて、前記カラムＡＤ部を動作させるための動作信号の出力を制御する
　（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
　前記パラメータは、読み出し対象とする連続する前記カラムのうちの、一端の前記カラムのカラム番号と、他端の前記カラムのカラム番号を含む
　（６）に記載の固体撮像装置。
（８）
　前記パラメータは、周期的に読み出し対象とする１カラム同士の間で、読み出し対象としない連続する前記カラムのカラム数を含む
　（６）または（７）に記載の固体撮像装置。
（９）
　前記パラメータは、部分的に読み出し対象としない連続する前記カラムの一端のカラム番号とカラム数を含む
　（６）乃至（８）のいずれかに記載の固体撮像装置。
（１０）
　前記パラメータは、フレーム単位で設定可能とされる
　（６）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
　前記カラムイネーブル制御部は、前記カラムＡＤ部に前記動作信号を出力するレジスタを有する
　（６）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
　前記カラムイネーブル制御部は、前記カラムＡＤ部に前記動作信号を出力するフリップフロップを含むシフトレジスタを有する
　（６）乃至（１０）のいずれかに記載の固体撮像装置。
（１３）
　前記カラムＡＤ部は、負荷ＭＯＳトランジスタを有し、
　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記負荷ＭＯＳトランジスタに供給される電流を遮断する
　（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）
　前記カラムＡＤ部は、コンパレータを有し、
　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記コンパレータに供給される電流の一部または全部を遮断する
　（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１５）
　前記カラムＡＤ部は、カウンタを有し、
　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記カウンタへの入力クロックの供給を停止する
　（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１６）
　撮影モードに応じて、画素アレイ部のカラム毎に配列されるカラムＡＤ部の動作をプログラマブルに制御する
　固体撮像装置の制御方法。
（１７）
　画素アレイ部と、
　前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、
　撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部とを有する固体撮像装置
　を備える電子機器。
（１８）
　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、
　前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部と
　を備え、
　前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する
　固体撮像装置。
（１９）
　前記画素駆動部は、撮影モードに応じたタイミングで、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１８）に記載の固体撮像装置。
（２０）
　前記画素駆動部は、撮像範囲内で動きが検出されたときに、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１９）に記載の固体撮像装置。
（２１）
　前記画素駆動部は、一定時間が経過する毎に、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１９）に記載の固体撮像装置。
（２２）
　前記画素駆動部は、所定の閾値を超える照度変化が検出されたときに、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１９）に記載の固体撮像装置。
（２３）
　前記画素駆動部は、１フレーム内で前記単位領域毎にシャッタタイミングをずらすことで、前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１８）乃至（２２）のいずれかに記載の固体撮像装置。
（２４）
　前記画素駆動部は、１フレーム内で前記単位領域毎にリードタイミングをずらすことで、前記単位領域毎に異なる露光時間で前記画素を駆動する
　（１８）乃至（２２）のいずれかに記載の固体撮像装置。
（２５）
　前記算出部は、前記単位領域毎の輝度値の平均である輝度平均値に基づいて、前記最適露光時間を算出する
　（１８）乃至（２４）のいずれかに記載の固体撮像装置。
（２６）
　前記算出部は、前記単位領域毎の前記輝度平均値のうち、あらかじめ設定された有効範囲内の前記輝度平均値から得られる評価値に基づいて、前記最適露光時間を算出する
　（２５）に記載の固体撮像装置。
（２７）
　前記算出部は、前記単位領域毎の前記輝度平均値のうち、あらかじめ設定された目標値により近い前記輝度平均値に対応する前記単位領域の前記露光時間に基づいて、前記最適露光時間を算出する
　（２５）に記載の固体撮像装置。
（２８）
　前記単位領域は、前記画素領域を複数の行毎に分割した行ユニット領域である
　（１８）乃至（２７）のいずれかに記載の固体撮像装置。
（２９）
　前記単位領域は、エリアＡＤＣ方式におけるエリアである
　（１８）乃至（２７）のいずれかに記載の固体撮像装置。
（３０）
　前記画素領域は、撮像素子の全画素に対応する領域である
　（１８）乃至（２９）のいずれかに記載の固体撮像装置。
（３１）
　前記画素領域は、関心領域である
　（１８）乃至（２９）のいずれかに記載の固体撮像装置。
（３２）
　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動し、
　前記単位領域毎の画素値に基づいて、最適露光時間を算出し、
　算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する
　固体撮像装置の駆動方法。
（３３）
　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、
　前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部と
　を有し、
　前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する固体撮像装置
　を備える電子機器。
　１　固体撮像装置，　２　画素，　３　画素アレイ部，　５　カラムＡＤ部，　６　カラムイネーブル制御部，　１１　負荷ＭＯＳトランジスタ，　１２　コンパレータ，　１３　カウンタ，　３０　ＣＰＵ，　３１　コントローラ，　３２　レジスタ，　４０　ＣＰＵ，　４１　シフトコントローラ，　４２　シフトレジスタ，　５０　ＣＰＵ，　５１　スキップデコーダ，　５２　比較器，　６０　ＣＰＵ，　６１　スキップデコーダ，　６２　比較器，　２００　電子機器，　２０３　固体撮像装置，　１００１　固体撮像装置，　１００２　撮像素子，　１００３　画素駆動部，　１００４　ＡＤＣ，　１００６　画像処理部，　１００８　評価値算出部，　１００９　露光パラメータ算出部，　１０１０　制御部，　１２００　電子機器，　１２０３　固体撮像装置

Claims (33)

  1. 　画素アレイ部と、
    　前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、
    　撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部と
    　を備える固体撮像装置。
  2. 　前記カラムイネーブル制御部は、前記撮影モードによって設定された読み出し対象とする前記カラムに応じて、前記カラムＡＤ部の動作を制御する
    　請求項１に記載の固体撮像装置。
  3. 　前記カラムイネーブル制御部は、前記撮影モードによって設定された関心領域の位置に応じて、前記カラムＡＤ部の動作を制御する
    　請求項１に記載の固体撮像装置。
  4. 　前記関心領域は、動き検出モードにおいて動きが検出された領域である
    　請求項３に記載の固体撮像装置。
  5. 　前記関心領域は、人物検出モードにおいて人物の体の全体または一部が検出された領域である
    　請求項３に記載の固体撮像装置。
  6. 　前記カラムイネーブル制御部は、複数のパラメータに基づいて、前記カラムＡＤ部を動作させるための動作信号の出力を制御する
    　請求項１に記載の固体撮像装置。
  7. 　前記パラメータは、読み出し対象とする連続する前記カラムのうちの、一端の前記カラムのカラム番号と、他端の前記カラムのカラム番号を含む
    　請求項６に記載の固体撮像装置。
  8. 　前記パラメータは、周期的に読み出し対象とする１カラム同士の間で、読み出し対象としない連続する前記カラムのカラム数を含む
    　請求項６に記載の固体撮像装置。
  9. 　前記パラメータは、部分的に読み出し対象としない連続する前記カラムの一端のカラム番号とカラム数を含む
    　請求項６に記載の固体撮像装置。
  10. 　前記パラメータは、フレーム単位で設定可能とされる
    　請求項６に記載の固体撮像装置。
  11. 　前記カラムイネーブル制御部は、前記カラムＡＤ部に前記動作信号を出力するレジスタを有する
    　請求項６に記載の固体撮像装置。
  12. 　前記カラムイネーブル制御部は、前記カラムＡＤ部に前記動作信号を出力するフリップフロップを含むシフトレジスタを有する
    　請求項１１に記載の固体撮像装置。
  13. 　前記カラムＡＤ部は、負荷ＭＯＳトランジスタを有し、
    　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記負荷ＭＯＳトランジスタに供給される電流を遮断する
    　請求項１に記載の固体撮像装置。
  14. 　前記カラムＡＤ部は、コンパレータを有し、
    　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記コンパレータに供給される電流の一部または全部を遮断する
    　請求項１に記載の固体撮像装置。
  15. 　前記カラムＡＤ部は、カウンタを有し、
    　前記カラムイネーブル制御部は、動作させない前記カラムに対応する前記カラムＡＤ部が有する前記カウンタへの入力クロックの供給を停止する
    　請求項１に記載の固体撮像装置。
  16. 　撮影モードに応じて、画素アレイ部のカラム毎に配列されるカラムＡＤ部の動作をプログラマブルに制御する
    　固体撮像装置の制御方法。
  17. 　画素アレイ部と、
    　前記画素アレイ部のカラム毎に配列されるカラムＡＤ部と、
    　撮影モードに応じて、前記カラムＡＤ部の動作をプログラマブルに制御するカラムイネーブル制御部とを有する固体撮像装置
    　を備える電子機器。
  18. 　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、
    　前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部と
    　を備え、
    　前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する
    　固体撮像装置。
  19. 　前記画素駆動部は、撮影モードに応じたタイミングで、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１８に記載の固体撮像装置。
  20. 　前記画素駆動部は、撮像範囲内で動きが検出されたときに、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１９に記載の固体撮像装置。
  21. 　前記画素駆動部は、一定時間が経過する毎に、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１９に記載の固体撮像装置。
  22. 　前記画素駆動部は、所定の閾値を超える照度変化が検出されたときに、前記１フレーム内で前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１９に記載の固体撮像装置。
  23. 　前記画素駆動部は、１フレーム内で前記単位領域毎にシャッタタイミングをずらすことで、前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１８に記載の固体撮像装置。
  24. 　前記画素駆動部は、１フレーム内で前記単位領域毎にリードタイミングをずらすことで、前記単位領域毎に異なる露光時間で前記画素を駆動する
    　請求項１８に記載の固体撮像装置。
  25. 　前記算出部は、前記単位領域毎の輝度値の平均である輝度平均値に基づいて、前記最適露光時間を算出する
    　請求項１８に記載の固体撮像装置。
  26. 　前記算出部は、前記単位領域毎の前記輝度平均値のうち、あらかじめ設定された有効範囲内の前記輝度平均値から得られる評価値に基づいて、前記最適露光時間を算出する
    　請求項２５に記載の固体撮像装置。
  27. 　前記算出部は、前記単位領域毎の前記輝度平均値のうち、あらかじめ設定された目標値により近い前記輝度平均値に対応する前記単位領域の前記露光時間に基づいて、前記最適露光時間を算出する
    　請求項２５に記載の固体撮像装置。
  28. 　前記単位領域は、前記画素領域を複数の行毎に分割した行ユニット領域である
    　請求項１８に記載の固体撮像装置。
  29. 　前記単位領域は、エリアＡＤＣ方式におけるエリアである
    　請求項１８に記載の固体撮像装置。
  30. 　前記画素領域は、撮像素子の全画素に対応する領域である
    　請求項１８に記載の固体撮像装置。
  31. 　前記画素領域は、関心領域である
    　請求項１８に記載の固体撮像装置。
  32. 　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動し、
    　前記単位領域毎の画素値に基づいて、最適露光時間を算出し、
    　算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する
    　固体撮像装置の駆動方法。
  33. 　１フレーム内で、画素領域を複数に分割した単位領域毎に異なる露光時間で画素を駆動する画素駆動部と、
    　前記単位領域毎の画素値に基づいて、最適露光時間を算出する算出部と
    　を有し、
    　前記画素駆動部は、算出された前記最適露光時間で、次フレーム以降の前記画素を駆動する固体撮像装置
    　を備える電子機器。
PCT/JP2018/033007 2017-09-06 2018-09-06 固体撮像装置およびその制御方法と駆動方法、並びに電子機器 WO2019049923A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880054731.0A CN111034180B (zh) 2017-09-06 2018-09-06 固态成像设备、其控制方法和驱动方法以及电子装置
KR1020207005071A KR102544589B1 (ko) 2017-09-06 2018-09-06 고체 촬상 장치 및 그 제어 방법과 구동 방법, 및 전자기기
EP18853816.9A EP3681145B1 (en) 2017-09-06 2018-09-06 Solid-state imaging device, control method and drive method therefor, and electronic equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762554936P 2017-09-06 2017-09-06
US62/554,936 2017-09-06

Publications (1)

Publication Number Publication Date
WO2019049923A1 true WO2019049923A1 (ja) 2019-03-14

Family

ID=65634654

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033007 WO2019049923A1 (ja) 2017-09-06 2018-09-06 固体撮像装置およびその制御方法と駆動方法、並びに電子機器

Country Status (4)

Country Link
EP (1) EP3681145B1 (ja)
KR (1) KR102544589B1 (ja)
CN (1) CN111034180B (ja)
WO (1) WO2019049923A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255496A1 (ja) * 2019-06-17 2020-12-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021010036A1 (ja) * 2019-07-18 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2021019939A1 (ja) * 2019-07-26 2021-02-04 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の制御方法、並びに、測距装置
CN113852731A (zh) * 2020-06-25 2021-12-28 株式会社理光 固体摄像元件、读取装置、图像处理装置及控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10155112A (ja) 1996-11-21 1998-06-09 Olympus Optical Co Ltd 撮像装置
JP2002223386A (ja) 2001-01-25 2002-08-09 Olympus Optical Co Ltd 撮影装置
JP2007142738A (ja) 2005-11-17 2007-06-07 Sony Corp 物理情報取得方法および物理情報取得装置
JP2010161651A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 監視記録装置、監視システムおよび監視記録方法
JP2012165168A (ja) 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP2012175234A (ja) * 2011-02-18 2012-09-10 Sony Corp 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318364A (ja) * 2005-05-16 2006-11-24 Funai Electric Co Ltd 画像処理装置
JP4442669B2 (ja) * 2007-09-18 2010-03-31 ソニー株式会社 固体撮像素子およびカメラシステム
JP2009089087A (ja) * 2007-09-28 2009-04-23 Sony Corp 固体撮像装置及び撮像装置
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10155112A (ja) 1996-11-21 1998-06-09 Olympus Optical Co Ltd 撮像装置
JP2002223386A (ja) 2001-01-25 2002-08-09 Olympus Optical Co Ltd 撮影装置
JP2007142738A (ja) 2005-11-17 2007-06-07 Sony Corp 物理情報取得方法および物理情報取得装置
JP2010161651A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 監視記録装置、監視システムおよび監視記録方法
JP2012165168A (ja) 2011-02-07 2012-08-30 Sony Corp 半導体装置、物理情報取得装置、及び、信号読出し方法
JP2012175234A (ja) * 2011-02-18 2012-09-10 Sony Corp 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
JP2016184843A (ja) * 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255496A1 (ja) * 2019-06-17 2020-12-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021010036A1 (ja) * 2019-07-18 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置および固体撮像素子の制御方法
CN113875226A (zh) * 2019-07-18 2021-12-31 索尼半导体解决方案公司 固态摄像元件、摄像装置和固态摄像元件的控制方法
JP7535515B2 (ja) 2019-07-18 2024-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置および固体撮像素子の制御方法
WO2021019939A1 (ja) * 2019-07-26 2021-02-04 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の制御方法、並びに、測距装置
EP4006578A4 (en) * 2019-07-26 2022-09-21 Sony Semiconductor Solutions Corporation LIGHT RECEIVING DEVICE, METHOD FOR CONTROLLING A LIGHT RECEIVING DEVICE, AND DISTANCE MEASURING DEVICE
JP7511562B2 (ja) 2019-07-26 2024-07-05 ソニーセミコンダクタソリューションズ株式会社 受光装置及び受光装置の制御方法、並びに、測距装置
CN113852731A (zh) * 2020-06-25 2021-12-28 株式会社理光 固体摄像元件、读取装置、图像处理装置及控制方法
EP3930311A1 (en) * 2020-06-25 2021-12-29 Ricoh Company, Ltd. Solid-state imaging element, reading device, image processing apparatus, and control method
US11792539B2 (en) 2020-06-25 2023-10-17 Ricoh Company, Ltd. Solid-state imaging element, reading device, image processing apparatus, and control method
CN113852731B (zh) * 2020-06-25 2024-06-14 株式会社理光 固体摄像元件、读取装置、图像处理装置及控制方法

Also Published As

Publication number Publication date
CN111034180B (zh) 2022-09-16
KR20200043393A (ko) 2020-04-27
EP3681145B1 (en) 2024-03-20
EP3681145A4 (en) 2020-07-15
KR102544589B1 (ko) 2023-06-15
EP3681145A1 (en) 2020-07-15
CN111034180A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US10136090B2 (en) Threshold-monitoring, conditional-reset image sensor
WO2019049923A1 (ja) 固体撮像装置およびその制御方法と駆動方法、並びに電子機器
JP4193768B2 (ja) データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7859447B2 (en) Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus
EP2523452A1 (en) Image processing apparatus, image pickup apparatus, image processing method, and program
JP6995806B2 (ja) 撮像素子および撮像装置
JP2008099158A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010520707A (ja) 画像センサのダイナミックレンジを向上及び制御する方法及び装置
WO2010073584A1 (ja) 固体撮像装置、デジタルカメラ及びａｄ変換方法
JP2013055529A (ja) 固体撮像装置及びその駆動方法
JP2008124842A (ja) 固体撮像装置
JP2007151069A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2009159271A (ja) 固体撮像装置
US8547452B2 (en) Image processing apparatus, image processing method, and image processing program
JP2007124542A (ja) 撮像装置及びその制御方法及びプログラム及び記憶媒体
JP7339779B2 (ja) 撮像装置
JP2006033381A (ja) 撮像装置及び制御方法
JP6172472B2 (ja) 固体撮像装置
JP4232714B2 (ja) 読出アドレス制御方法、物理情報取得装置、および半導体装置
JP2005217955A (ja) 撮像装置及びその制御方法及びプログラム及び記憶媒体
JP5428792B2 (ja) 固体撮像素子およびその駆動方法、カメラシステム、プログラム
JP2021022799A (ja) 撮像装置およびその制御方法
Gao et al. Dynamic range extension of CMOS image sensors using multi-integration technique with compact readout
JP2002344815A (ja) 撮像装置
JP2007306631A (ja) 固体撮像素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18853816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018853816

Country of ref document: EP

Effective date: 20200406

NENP Non-entry into the national phase

Ref country code: JP