JP2021022799A - 撮像装置およびその制御方法 - Google Patents

Abstract

【課題】変化率が異なる２種類のランプ波を用いたカラムＡＤにおいて、ＳＮを向上させる。【解決手段】撮像装置は、入射光を電気信号に変換する行列状に配列された画素と、列毎に画素信号をＡＤ変換する、入力信号とランプ波状の参照信号を比較する比較器とカウンタからなるＡＤ変換回路とを備える。画素信号Ｖｓｉｇにおいて、Ｖｎは画素をリセットしたリセット信号、ＶｓｉｇＬは低照度時の画素信号、ＶｓｉｇＨは高照度時の画素信号を示す。ｔ２２期間で画素信号をランプ波Ｇ１と比較し大小関係を判定する。画素信号がランプ波Ｇ１の振幅以下となる場合には、ｔ２３期間でランプ波Ｇ１を維持する。その後、ｔｓ１１期間のカウント値とｔｓ１２期間のカウント値を加算平均する。画素信号がランプ波Ｇ１より大い場合には、ｔ２３期間でランプ波Ｇ４を選択する。その後、ｔｓ１１期間のカウント値と４倍したｔｓ１２期間のカウント値を加算平均する。【選択図】図６

Description

本発明は、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ型イメージセンサなどの撮像素子を用いて撮像する撮像装置およびその制御方法に関する。

近年、デジタルスチルカメラやデジタルビデオカメラなど、撮像素子を用いて撮像し、撮像画像をデジタルデータとして保存することができる撮像装置が広く普及している。

このような撮像装置に用いる撮像素子としては、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ（以下ＣＭＯＳセンサ）がある。

ＣＭＯＳセンサは、画素信号のランダムアクセスが可能である点や、読み出しが高速で、高感度、低消費電力といった特徴がある。

一般に、ＣＭＯＳセンサの画素回路は、フォトダイオードからの電荷信号を、画素回路に内蔵したソースフォロワ回路によって垂直信号線の電位信号に変換して出力する。

読み出し時の画素の選択は行単位で順次実行され、選択行における各列の画素信号は並列にアナログデジタル（ＡＤ）変換されて、画像信号として出力される。

そして、これらに用いられるシングルスロープ型ＡＤ変換回路は、画像信号とランプ波状の参照信号を入力とする比較器とカウンタを組み合わせ、ランプ波のスロープ変化による比較時間をカウンタのクロックでカウントすることで、画像信号をデジタル信号に変換する。

このようなＡＤ変換手法においては、参照信号の変位スロープを緩やかにするほど変換の解像精度が向上する。

すなわち、１カウント当たりの変位幅が小さくなることで量子化誤差が縮小し、特に低照度においてはより高精度な撮像が可能になる。

一方その場合、カウント数を一定とすれば、参照信号の最大変位量も小さくなってしまい、高照度の撮像領域は飽和しやすくなる。すなわち、撮像のダイナミックレンジが狭くなる。

単純にカウント数を増加させると、その分ＡＤ変換に要する時間が長くなり、フレームレートの低下につながる。

このような問題に対処するため、参照信号に２種類の傾斜を持つスロープを用いたＡＤ変換方法（スロープ選択式カラムＡＤ）が提案されている（特許文献１参照）。

このようなスロープ選択式カラムＡＤにおいては、例えば傾斜の緩いスロープ（ゲイン）と傾斜が急なスロープ（ゲイン）の２種類を用意しておく。

そして、低照度部の画像信号には傾斜の緩いスロープを用いたＡＤ変換を実施し、高照度部の画像信号には傾斜の急なスロープを用いたＡＤ変換を実施する。

その結果、低照度部は緩いスロープを用いて高い解像精度でＡＤ変換が行われる一方、高照度部は急なスロープを用いて階調データを取得でき、ダイナミックレンジと撮像精度の双方の要求を満たすことが可能になる。

ところで、このようなカラムＡＤＣ構成のＣＭＯＳイメージセンサにおいて、デジタル処理でノイズを低減する技術が特許文献２に提案されている。

この技術では、リセットレベルと信号レベルのサンプリングをそれぞれ連続して複数回行い、その結果を積分または平均化することでＳ／Ｎを向上させている。

特開２０１６−１５７５８号公報 特許第０４１０７２６９号公報

しかしながら、２種類のスロープによりＡＤ変換を実施した場合においても、さらなるノイズの低減が求められる。

また、特許文献２の技術には、読み出し時間の増大という課題がある
本発明は、広いダイナミックレンジと高い解像精度のＡＤ変換が可能となるとともに、読出し時間の増大を抑制して且つ、Ｓ／Ｎを向上させたＡＤ変換方法が実現可能な撮像装置を提供することを目的とする。

上記の目的を達成するために、本発明に係る撮像装置は、
行列状に配列した画素が入射光を電気信号に変換する撮像素子で入力信号と参照信号を比較する比較器とカウンタからなり、列毎の画素信号をＡＤ変換するＡＤ変換手段を備えた撮像装置において、
第１の参照信号と、第１の参照信号とは変化率が異なる第２の参照信号を用いてデジタル変換するデジタル変換手段を持ち、
画素の撮像信号は、第１の参照信号と第２の参照信号のいずれかを用いてデジタル変換する第１の参照信号と第２の参照信号のいずれかを用いるかを判定して、且つデジタル変換を行う、判定手段を持ち、
前記判定部は、第１の参照信号と入力信号を用いて、第１のデジタル変換を行う、デジタル変換手段を持ち、
判定部で比較器が反転した場合は、第１の参照信号と入力信号を用いた第２のデジタル変換が行われ、
第１のデジタル変換と第２のデジタル変換の出力結果を加算平均する加算平均手段を持つ判定部で比較器が反転しなかった場合は、第２の参照信号と入力信号を用いた第３のデジタル変換が行われ、第３のデジタル変換の出力結果を出力することを特徴とする。

本発明に係る撮像装置によれば、変化率が異なる２種類のランプ波を用いたＡＤ変換が可能撮像装置において、輝度判定とデジタル変換を兼用させ、複数回デジタル変換を実施することでノイズを低減させることで、Ｓ／Ｎを向上させることが可能となる。また、Ｓ／Ｎを向上させつつ、フレームレートの増大を抑制させたＡＤ変換方法を実現することができる。

本発明の実施例に係る撮像装置の構成を示す図である。 本発明の実施例に係る撮像素子の構成を示す図である。 本発明の実施例に係る画素の回路構成を示す図である。 本発明の実施例に係る列信号処理部の回路構成を示す図である。 第１の実施例に係る列信号処理部の動作を示す図である。 第１の実施例に係る列信号処理部の動作を示す図である。 第２の実施例に係る撮像素子の画素の回路構成を示す図である。 第２の実施例に係る所定行間隔で焦点検出を行う撮像面の概略を示す図である。 第２の実施例に係る列信号処理部の動作を示す図である。 第２の実施例に係る列信号処理部の動作を示す図である。 第３の実施例に係る列信号処理部の動作を示す図である。 第３の実施例に係る列信号処理部の動作を示す図である。

以下に、本発明を実施するための形態について、図面を参照しながら詳細に説明する。

なお、以下に説明する実施例は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施例に限定されるものではない。

図１は、本発明に係る撮像装置の構成を示す図である。

本発明の撮像装置は、デジタルスチルカメラやデジタルビデオカメラなどに応用可能である。

図１に示す撮像装置は、撮像光学系１１、撮像素子１２、信号処理部１３、圧縮伸張部１４、同期制御部１５、操作部１６、画像表示部１７および画像記録部１８を備えている。

光学鏡筒１１は、レンズ、レンズ駆動機構、メカニカルシャッタ機構、絞り機構などを備えている。これらのうちの可動部は、同期制御部１５からの制御信号に基づいて駆動される。

撮像素子１２は、ＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１５からの制御信号により撮像動作を実施する。

そして、ＡＤ変換回路を経て、デジタル化された画像信号を信号処理部１３に出力する。

撮像素子の詳細については後述する。

信号処理部１３は、同期制御部１５の制御の下で、撮像素子１２から入力されるデジタル化された画像信号に対して、信号処理や、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）、ＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）等の制御情報の検出を実施する。

そして、信号処理された画像信号や制御情報を同期制御部１５に出力する。

圧縮伸張部１４は、同期制御部１５の制御の下で動作し、画像信号の圧縮符号化処理を実施したり、静止画像の符号化データの伸張復号化処理を実施する。

また、動画像の圧縮符号化／伸張復号化処理を実行してもよい。

同期制御部１５は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などから構成されるマイクロコントローラであり、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御する。

操作部１６は、例えばシャッタレリーズボタンなどの各種操作部材から構成され、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。

画像表示部１７は、画像信号をＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などの表示デバイスに供給して画像を表示させる。

画像記録部１８は、例えば、可搬型の記録媒体が接続し、圧縮符号化された画像データファイルを記憶する。

次に、本発明における撮像装置の基本的な動作について説明する。

静止画像の撮像前には、撮像素子１２から出力された画像信号が信号処理部１３に順次供給される。

信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１５を通じて画像表示部１７に供給する。

これにより、カメラスルー画像が表示され、ユーザは表示画像を見て画角合わせを行うことが可能となる。

この状態で、操作部１６のシャッタレリーズボタンが押下されると、同期制御部１５の制御により、撮像素子１２からの１フレーム分の画像信号が、信号処理部１３に取り込まれる。

信号処理部１３は、取り込んだ１フレーム分の画像信号に信号処理を施し、処理後の画像信号を圧縮伸張部１４に供給する。

圧縮伸張部１４は、入力された画像信号を圧縮符号化し、生成した符号化データを同期制御部１５を通じて画像記録部１８に供給する。

これにより、撮像された静止画像のデータファイルが画像記録部１８に記録される。

一方、画像記録部１８に記録された静止画像のデータファイルを再生する場合には、同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み込み、圧縮伸張部１４に供給して伸張復号化処理を実行させる。

復号化された画像信号は同期制御部１５を介して画像表示部１７に供給され、これにより静止画像が再生表示される。

また、動画像を記録する場合には、信号処理部１３で順次処理された画像信号に圧縮伸張部１４で圧縮符号化処理を施し、生成された動画像の符号化データを順次画像記録部１８に転送して記録する。

また、画像記録部１８から動画像のデータファイルを読み出して圧縮伸張部１４に供給し、伸張復号化処理させて、画像表示部１７に供給することで、動画像が表示される。

図２は、本発明に係る撮像素子１２の概略構成を示す図である。

図２に示す撮像素子１２（ＣＭＯＳセンサ）は、画素２００からなる画素領域２０１、垂直走査部２０２、列信号処理部２０３、水平走査部２０７、出力部２０９およびタイミング部２１１を備えている。

画素領域２０１は、ＣＭＯＳセンサの画素２００で構成され、それぞれの画素２００はＰ１１〜Ｐ８６で示すように、水平方向・垂直方向にマトリクス状に配列されている。

１行目の画素が、Ｐ１１〜Ｐ１６と表され、８行目の画素は、Ｐ８１〜Ｐ８６と表される。本発明においては、６×８配列（８行６列）を例として説明するが、画素領域２０１における画素配列は、この数に限定されるものではない。

また、複数の画素２００には、奇数行がＲ（赤）フィルタとＧ（緑）フィルタの繰り返し、偶数行がＧ（緑）フィルタとＢ（青）フィルタの繰り返しとなる２×２配列の色フィルタが配置されているものとする。

垂直走査部２０２は、画素領域２０１の画素配列を１行ずつ選択し、選択した画素行のリセット動作や読み出し動作を駆動制御する。

画素制御線２２１は、画素行毎に共通に接続され、垂直走査部２０２による行単位の駆動制御信号を伝達する。

垂直信号線２３１は、画素列毎に共通に接続され、画素制御線２２１により選択された行の画素信号が、それぞれ対応する垂直信号線２３１に読み出される。

列信号処理部２０３は、それぞれ対応する垂直信号線２３１毎に設けられ、垂直信号線を通して送られてくる行単位の画素の信号それぞれに対して、後述する信号処理を実施する。

水平走査部２０７は、それぞれ接続する列選択線２５１を介して列信号処理部２０３を列毎に選択し、記憶しているデジタル化された画素信号を水平出力線２６１を介して出力部２０９に転送するように制御する。

出力部２０９は、デジタル化された行単位の画素信号を信号処理部１３へ出力する。

タイミング部２１１は、同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号などを出力する。

ここで、２７１、２８１および２８５は、それぞれ垂直走査部２０２、列信号処理部２０３および水平走査部２０７に対して、タイミング部２１１からクロック信号や制御信号などを送る制御線である。

図３は、本発明に係る撮像素子１２の画素２００の回路構成を示す図である。

点線で囲われた画素２００は、画素領域２０１を構成する画素の１つを代表して示す。また、画素２００は、画素制御線２２１および垂直信号線２３１により他の回路と接続される。

本発明においては、Ｐ１１画素が垂直信号線２３１に接続しているものとして説明する。

垂直信号線２３１は、負荷回路および列信号処理部２０３に接続すると共に、垂直画素列に共通して接続され、画素の信号を出力する。

画素制御線２２１は、垂直走査部２０２に接続すると共に、水平１行の画素に共通して接続され、水平１行の画素を同時に制御することで、リセットや信号読み出しが可能になっている。

画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴ、垂直選択線ｐＳＥＬをまとめて示す。

光電変換素子Ｄ１は、光を電荷に変換すると共に、変換された電荷を蓄積するフォトダイオードであり、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタ（転送スイッチ）Ｔ１のソースに接続されている。

転送トランジスタ（転送スイッチ）Ｔ１は、ゲートが転送制御線ｐＴに接続し、ドレインがＦＤ容量Ｃｆｄに接続し、光電変換素子Ｄ１からＦＤ容量Ｃｆｄへの電荷の転送を制御する。

ＦＤ容量Ｃｆｄは、一方が接地され、光電変換素子Ｄ１から転送された電荷を電圧に変換する際に電荷を蓄積する。

この時、転送トランジスタ（転送スイッチ）Ｔ１のドレインとＦＤ容量Ｃｆｄの他方の接続点をＦＤノード３００と呼ぶことにする。

リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続し、ドレインが電源電圧Ｖｄｄに接続し、ソースがＦＤ容量Ｃｆｄに接続し、ＦＤノード３００の電位を電源電圧Ｖｄｄにリセットする。

駆動トランジスタ（増幅部）Ｔｄｒｖは、画素内アンプを構成するトランジスタで、ゲートがＦＤ容量Ｃｆｄに接続し、ドレインが電源電圧Ｖｄｄに接続し、ソースが選択トランジスタ（選択スイッチ）Ｔ３のドレインに接続し、ＦＤ容量Ｃｆｄの電圧に応じた電圧を出力する。

選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが垂直選択線ｐＳＥＬに接続し、ソースが垂直信号線２３１に接続し、駆動トランジスタＴｄｒｖの出力を画素２００の出力信号として、垂直信号線２３１に出力する。

垂直信号線毎に設けられている負荷回路の負荷トランジスタＴｌｏｄは、ソースとゲートが接地し、ドレインが垂直信号線２３１に接続している。

そして、垂直信号線２３１で接続している列の画素２００の駆動トランジスタＴｄｒｖとともに画素内アンプとなるソースフォロア回路を構成している。

通常、画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。

本発明の記載において、駆動トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がＨｉｇｈの時に導通し（ＯＮ）、Ｌｏｗの時に遮断する（ＯＦＦ）こととする。

図４は、本発明に係る撮像素子１２の列信号処理部２０３の回路構成を示す図である。

図４に示す列信号処理部２０３は、スイッチ回路４０１、比較器４０２、カウンタ回路４０３、ラッチ回路４０４および演算回路４０５を備えている。

スイッチ回路４０１は、スイッチ制御線ｐＳｗＲおよびｐＳｗＣに接続し、スイッチ制御線ｐＳｗＲおよびｐＳｗＣを介した制御により、比較器４０２の入力に対して、低照度用ランプ波Ｇ１および判定電圧Ｖｊｄを供給するランプ波信号線Ｖｒｍｐ１、および、高照度用ランプ波Ｇ４を供給するランプ波信号線Ｖｒｍｐ４を切り換える。

比較器４０２は、２つの入力が垂直信号線２３１（Ｖｓｉｇ）とスイッチ回路４０１に接続し、比較結果を出力する比較器である。

例えば、入力される２つの信号の大小関係が逆転した時に、ＨｉｇｈからＬｏｗに出力信号が変化することで、比較結果を出力する。

ここで、タイミング部２１１がランプ波信号線Ｖｒｍｐに出力するランプ波は、初期電圧から徐々に変化する三角波である。

また、その振幅は、比較器４０２に入力される信号振幅に対して十分な余裕があればよい。

そして、徐々に変化したランプ波が、画素信号と交差した時点で、比較器４０２が比較結果を出力する。

さらに、判定電圧Ｖｊｄと画素信号Ｖｓｉｇの比較結果を元に、ランプ波信号線Ｖｒｍｐ４を選択する場合は、スイッチ制御線ｐＳｗＣに切り換え信号を出力する機能を備えている。

カウンタ回路４０３は、カウンタ制御線ｐＣＮＴに接続し、カウンタ制御線ｐＣＮＴから供給されるクロックを基にカウンタを動作させる。この時、カウンタ回路４０３は、ランプ波の開始に合わせてカウント動作を開始し、比較器４０２からの比較結果の信号を受けて、その時のカウント値を出力する。この時のカウント値が、垂直信号線２３１を介して受け取った画素信号をデジタル化した信号となっている。

ラッチ回路４０４は、ラッチ制御線ｐＬＴＣに接続し、カウンタ回路４０３が出力するカウント値を一時的に保持するとともに、ラッチ制御線ｐＬＴＣを介した制御により保持しているカウント値を出力する。

演算回路４０５は、演算制御線ｐＣＡＬに接続し、演算制御線ｐＣＡＬを介した制御によりラッチ回路４０４が出力するカウント値を画素のデジタル信号として記憶するとともに、後述する信号処理動作を実施する。また、演算回路４０５は、対応する選択線ｐＨを介した制御により、記憶している画素のデジタル信号を、デジタル出力線ＤＳｉｇに出力する。このように、図４に示す列信号処理部２０３においては、比較器４０２、カウンタ回路４０３、ラッチ回路４０４およびランプ波信号線Ｖｒｍｐを用いたＡＤ変換回路を構成していることがわかる。

ここで、タイミング部２１１からの制御線２８１は、ランプ波信号線Ｖｒｍｐ１、Ｖｒｍｐ４、スイッチ制御線ｐＳｗＲ、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬをまとめて示す。

水平走査部２０７からの列選択線２５１は、選択線ｐＨを示す。

出力部２０９に接続する出力線２６１は、デジタル出力線ＤＳｉｇを示す。

このように、本発明における撮像装置の構成は概ね以上のようなものである。

これより、上記撮像装置を基に、以下に本発明の実施例を説明する。

図５は、従来技術である参照信号に２種類の傾斜を持つスロープを用いたＡＤ変換方法（スロープ選択式カラムＡＤ）の撮像素子１２の列信号処理部２０３の動作の概略を示す図である。

ＶｓｉｇおよびＶｒｍｐが、それぞれ比較器４０２に入力する画素信号およびランプ波を示す。そして、Ｖ方向が、ランプ波の初期電圧を基準とした電位を表し、ｔ方向が時間経過を表している。

画素信号Ｖｓｉｇは、画素をリセットしたリセット信号Ｖｎ、低照度時の画素信号となる低照度信号ＶｓｉｇＬ、高照度時の画素信号となる高照度信号ＶｓｉｇＨの電位の状態を示す。

この時、ｔ１期間は、ＦＤ容量Ｃｆｄをリセットし、リセットスイッチをＯＦＦした後のリセット信号Ｖｎの読み出し期間とその信号安定期間となる。

また、ｔ４期間は、光電変換素子Ｄ１からＦＤ容量Ｃｆｄへ電荷を転送し、転送スイッチをＯＦＦするまでの画素信号の読み出し期間とその信号安定期間に相当し、リセット信号Ｖｎから画素信号ＶｓｉｇＬあるいはＶｓｉｇＨへの切り換えを行う期間である。

ランプ波Ｖｒｍｐは、リセット信号ＶｎをＡＤ変換するランプ波Ｇ１およびＧ４、画素信号に対する判定に用いる判定電圧Ｖｊｄ、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を示している。

リセット信号ＶｎをＡＤ変換するランプ波Ｇ１に対して、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１は、画素信号の振幅に対して十分な余裕を持つため、期間が長くなっているが、同じ条件でＡＤ変換するために変化率は等しくなっている。

同様に、リセット信号ＶｎをＡＤ変換するランプ波Ｇ４に対して、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４は、画素信号の振幅に対して十分な余裕を持つため、期間が長くなっているが、同じ条件でＡＤ変換するために変化率は等しくなっている。

また、本実施例においては、ランプ波Ｇ１に対して、ランプ波Ｇ４は変化率が４倍大きくなっているものとして説明する。

まず始めに、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を選択する。

リセット信号Ｖｎは、ｔ２期間に発生されるランプ波Ｇ１と比較されて、比較器４０２が反転することにより、ｔｎ１期間のカウント値ｃ１ｎを演算回路４０５に記憶する。

次に、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ４に切り換える。

そして、同様に、リセット信号Ｖｎは、ｔ３期間に発生されるランプ波Ｇ４と比較されて、比較器４０２が反転することにより、ｔｎ４期間のカウント値ｃ４ｎを演算回路４０５に記憶する。

その後、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１に切り換え、ｔ６期間において、比較器４０２を用いて判定電圧Ｖｊｄと画素信号の大小関係を判定する。

そして、スイッチ制御線ｐＳｗＣによる切り換え信号により、画素信号が判定電圧Ｖｊｄ以下の場合は、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１を選択し、判定電圧Ｖｊｄより大きい場合は、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を選択する。

低照度信号ＶｓｉｇＬと判定された場合は、ｔ７期間に発生されるランプ波Ｇ１と比較されて、比較器４０２が反転することにより、ｔｓ１期間のカウント値ｃ１ｓを演算回路４０５に出力する。

そして、演算回路４０５において、記憶していたリセット信号Ｖｎのランプ波Ｇ１に対応するカウント値ｃ１ｎを減算した後、演算回路４０５に記憶する。

高照度信号ＶｓｉｇＨと判定された場合は、ｔ８期間に発生されるランプ波Ｇ４と比較されて、比較器４０２が反転することにより、ｔｓ４期間のカウント値ｃ４ｓを演算回路４０５に出力する。

そして、演算回路４０５において、記憶していたリセット信号Ｖｎのランプ波Ｇ４に対応するカウント値ｃ４ｎを減算した後、演算回路４０５に記憶する。

この時、低照度信号ＶｓｉｇＬのデジタル値に対して、高照度信号ＶｓｉｇＨのデジタル値を４倍する必要がある。

そこで、演算回路４０５においては、高照度信号ＶｓｉｇＨのカウント値ｃ４ｓからリセット信号Ｖｎのカウント値ｃ４ｎを減算した後、４倍して記憶すればよい。

これにより、低照度信号と高照度信号それぞれのＡＤ変換が可能であることがわかる。

ここで、図５においては、タイミング部２１１において、画素信号をＡＤ変換するランプ波Ｇ１とランプ波Ｇ４を同時に発生させるとともに、発生期間が等しくなるように設定している。

また、低照度信号ＶｓｉｇＬと高照度信号ＶｓｉｇＨのカウント期間が等しくなる照度に設定したものとして説明している。

さらに、判定電圧Ｖｊｄを設定するための準備期間となるｔ５期間に発生される傾斜期間において、比較器を用いた画素信号の判定を実施してもよい。

図６は、本実施例１に係る撮像素子１２の列信号処理部２０３の動作の概略を示す図である。

図５でｔ５、ｔ６期間では判定電圧Ｖｊｄと画素信号の大小関係比較し、ランプ波Ｇ１かＧ４どちらかを選択するかを判定するのみであったが、本実施例のｔ２２期間では、ランプ波Ｇ１と画素信号を比較し、前記判定に加えて、前記比較器が反転した場合には、デジタル変換し出力を行う。その後、前記ｔ７期間でデジタル変換した出力結果と加算平均することを特徴としている。

図６のｔ２１期間に至るまでは図５のｔ４期間までで説明した事と同様の為、説明を省略する。

本実施例ではｔ２２期間で画素信号がランプ波Ｇ１と比較し大小関係を判定する。

まず、ｔ２２期間では、スイッチ制御線ｐＳｗＣによって、ランプ波Ｇ１を選択し、画像信号ＶＳｉｇと比較する。

画素信号がランプ波Ｇ１の振幅以下となるＶＳｉｇＬの場合は、比較器４０２が反転することにより、小さいと判定する。

そして、ｔｓ１１期間のカウント値ｃ１１ｓを演算回路４０５に出力する。

その後、ｔ２３期間でスイッチ制御線ｐＳｗＣによる切り換え信号により、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１を維持する。

そして、ランプ波Ｇ１と画像信号ＶＳｉｇとが比較され、比較器４０２が反転する。

そして、ｔｓ１２期間のカウント値ｃ１２ｓを演算回路４０５に出力する。

そして、演算回路４０５において、カウント値ｃ１１ｓとカウント値ｃ１２ｓを加算平均し、記憶していたリセット信号Ｖｎのランプ波Ｇ１に対応するカウント値ｃ１ｎを減算した後、演算回路４０５に記憶する。

一方、画素信号がランプ波Ｇ１より大きなＶＳｉｇＨの場合は、ｔ２３期間でスイッチ制御線ｐＳｗＣによる切り換え信号により、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を選択する。

ｔ２２期間で比較器が反転しないと、高照度信号ＶｓｉｇＨと判定される。

すなわち、この時ランプ波Ｇ１でのＡＤ変換は実施されない。

その後、ｔ２３期間に発生されるランプ波Ｇ４と高照度信号ＶｓｉｇＨが比較されて、比較器４０２が反転することにより、ｔｓ４期間のカウント値ｃ４ｓを演算回路４０５に出力する。

そして、演算回路４０５において、記憶していたリセット信号Ｖｎのランプ波Ｇ４に対応するカウント値ｃ４ｎを減算した後、演算回路４０５に記憶する。

この時、低照度信号ＶｓｉｇＬのデジタル値に対して、高照度信号ＶｓｉｇＨのデジタル値を４倍する必要がある。

そこで、演算回路４０５においては、高照度信号ＶｓｉｇＨのカウント値ｃ４ｓからリセット信号Ｖｎのカウント値ｃ４ｎを減算した後、４倍して記憶すればよい。

以上、説明したように本実施例１では、ｔ２２期間でランプ波Ｇ１と画素信号を比較し、前記判定に加えて、前記比較器が反転した場合には、デジタル変換を行い、ｔ２３期間でランプ波Ｇ１と画素信号を比較しデジタル変換を行い、ｔ２２期間とｔ２３期間のデジタル変換結果を加算平均することで、Ｓ／Ｎを向上させることが可能であることがわかる。

本実施例１では、ランプ波Ｇ１に対して、ランプ波Ｇ４は変化率が４倍大きくなっているものとして説明したが、この限りではない。

図１から図４に加えて、図７、図８と図９および図１０を参照して、本発明の第２の実施例について説明する。

近年、複数の光電変換部による画素内瞳分割機能を有する画素を備えた撮像装置を用いた位相差検出方式の焦点検出を行う焦点検出方法が提案されている。

このような焦点検出方法に利用可能な信号を出力する撮像装置の一例として、１対の光電変換部を有する画素を、２次元に配列したマイクロレンズアレイのマイクロレンズ毎に設けたものがある。マイクロレンズにより瞳分割された光電変換部Ａと光電変換部Ｂを有する画素から、光電変換部Ａの出力信号であるＡ像と光電変換部Ａと光電変換部Ｂの加算信号であるＡ＋Ｂ像を読み出し、（Ａ＋Ｂ像）−（Ａ像）からＢ像を計算し、Ａ像とＢ像を用いて位相差検出方式の焦点検出を実施するとともに、Ａ＋Ｂ像を用いて被写体画像を作成する。

その一例として、図７を示す。図７（ａ）は、本実施例に係る撮像素子１２の画素２００の回路構成を示す図である。

点線で囲われた画素２００は、画素領域２０１を構成する画素の１つを代表して示す。

また、画素２００は、画素制御線２２１および垂直信号線２３１により他の回路と接続される。

垂直信号線２３１は、負荷回路および、列信号処理部２０３ａおよびに接続すると共に、垂直１列の列画素に共通して接続され、画素の信号を出力する。

画素制御線２２１は、垂直走査部２０２に接続すると共に、水平１行の画素に共通して接続され、水平１行の画素を同時に制御することで、リセットや信号読み出しが可能になっている。

画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴａ、ｐＴｂ、垂直選択線ｐＳＥＬをまとめて示す。

光電変換素子Ｄ１ａ、Ｄ１ｂは、光を電荷に変換すると共に、変換された電荷を蓄積するフォトダイオードであり、ＰＮ接合のＰ側が接地され、Ｎ側がそれぞれ転送トランジスタ（転送スイッチ）Ｔ１ａ、Ｔ１ｂのソースに接続されている。

転送トランジスタ（転送スイッチ）Ｔ１ａ、Ｔ１ｂは、ゲートがそれぞれ転送制御線ｐＴａ、ｐＴｂに接続し、ドレインがＦＤ容量Ｃｆｄに接続し、光電変換素子Ｄ１ａ、Ｄ１ｂからＦＤ容量Ｃｆｄへの電荷の転送を制御する。

ＦＤ容量Ｃｆｄは、一方が接地され、光電変換素子Ｄ１ａ、Ｄ１ｂから転送された電荷を電圧に変換する際に電荷を蓄積する。

この時、転送トランジスタ（転送スイッチ）Ｔ１ａ、Ｔ１ｂのドレインとＦＤ容量Ｃｆｄの他方の接続点をＦＤノード７００と呼ぶことにする。

リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続し、ドレインが電源電圧Ｖｄｄに接続し、ソースがＦＤ容量Ｃｆｄに接続し、ＦＤノード７００の電位を電源電圧Ｖｄｄにリセットする。

駆動トランジスタ（増幅部）Ｔｄｒｖは、画素内アンプを構成するトランジスタで、ゲートがＦＤ容量Ｃｆｄに接続し、ドレインが電源電圧Ｖｄｄに接続し、ソースが選択トランジスタ（選択スイッチ）Ｔ３のドレインに接続し、ＦＤ容量Ｃｆｄの電圧に応じた電圧を出力する。

選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが垂直選択線ｐＳＥＬに接続し、ソースが垂直信号線２３１に接続し、駆動トランジスタＴｄｒｖの出力を画素２００の出力信号として、垂直信号線２３１に出力する。

垂直信号線毎に設けられている負荷回路の負荷トランジスタＴｌｏｄは、ソースとゲートが接地し、ドレインが垂直信号線２３１に接続している。

そして、垂直信号線２３１で接続している列の画素２００の駆動トランジスタＴｄｒｖとともに画素内アンプとなるソースフォロア回路を構成している。

通常、画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。

本実施例の記載において、駆動トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がＨｉｇｈの時に導通し（ＯＮ）、Ｌｏｗの時に遮断する（ＯＦＦ）こととする。

ここで、光電変換素子Ｄ１ａの露光制御について説明する。

撮像素子１２には、被写体光が入射しているものとする。

まず、露光開始のタイミングで、リセットトランジスタＴ２をオンして、ＦＤ容量ＣｆｄのＦＤノード７００側をリセットするともに、同時に、転送トランジスタＴ１ａをオンして、光電変換素子Ｄ１ａの電荷をリセットする。

そして、転送トランジスタＴ１ａ、リセットトランジスタＴ２の順番にオフすることで、光電変換素子Ｄ１ａの露光が開始される。

次に、所定の露光時間の経過後に、リセットトランジスタＴ２をオンして、ＦＤ容量ＣｆｄのＦＤノード７００側をリセットし、そして、リセットトランジスタＴ２をオフする。

そして、選択トランジスタＴ３をオンすることで、駆動トランジスタＴｄｒｖと負荷トランジスタＴｌｏｄからなるソースフォロア回路が構成され、ＦＤノード７００のリセット電圧に対応する信号が、光電変換素子Ｄ１ａの信号として、垂直信号線２３１に出力する。

垂直信号線２３１に出力されたリセット電圧に対応する信号は、列信号処理部２０３に入力され、後述する列信号処理が実施される。

その後、転送トランジスタＴ１ａをオンして、露光によって光電変換素子Ｄ１ａで光電変換された信号電荷をＦＤノード７００に転送し、そして、転送トランジスタＴ１ａをオフする。

ここまでで、光電変換素子Ｄ１ａの露光が終了する。

この時、ＦＤ容量ＣｆｄのＦＤノード７００には、信号電荷に対応する信号電圧が発生する。

そして、選択トランジスタＴ３をオンすることで、駆動トランジスタＴｄｒｖと負荷トランジスタＴｌｏｄからなるソースフォロア回路が構成され、ＦＤノード３０１の信号電圧に対応する信号が、光電変換素子Ｄ１ａの信号として、垂直信号線２３１に出力する。

垂直信号線２３１に出力された光電変換素子Ｄ１ａの信号は、列信号処理部２０３に入力され、後述する列信号処理が実施される。

同様に、光電変換素子Ｄ１ｂの露光も制御されるが、転送トランジスタＴ１ａおよびＴ１ｂが、異なる転送制御線ｐＴａおよびｐＴｂにより制御されているので、露光開始のリセットタイミングおよび露光終了の転送タイミングを別々に設定することが可能となっている。

そこで、光電変換素子Ｄ１ｂの露光制御は、光電変換素子Ｄ１ｂの信号電荷を転送するタイミングから逆算して、光電変換素子Ｄ１ａの露光時間と同一になるように設定する。

また、本実施例においては、光電変換素子Ｄ１ａの信号の列信号処理が実施された後、光電変換素子Ｄ１ｂの信号電荷を転送して、先に転送しておいた光電変換素子Ｄ１ａの信号電荷と加算する。

まず、ＦＤ容量ＣｆｄのＦＤノード７００に光電変換素子Ｄ１ａの信号電荷が蓄積された状態で、転送トランジスタＴ１ｂをオンして、露光によって光電変換素子Ｄ１ｂで光電変換された信号電荷をＦＤノード７００に転送し、そして、転送トランジスタＴ１ｂをオフする。

ここまでで、光電変換素子Ｄ１ｂの露光が終了する。

この時、ＦＤ容量ＣｆｄのＦＤノード７００には、加算された光電変換素子Ｄ１ａおよびＤ１ｂの信号電荷に対応する信号電圧が発生する。

そして、選択トランジスタＴ３をオンすることで、駆動トランジスタＴｄｒｖと負荷トランジスタＴｌｏｄからなるソースフォロア回路が構成され、ＦＤノード３０１の信号電圧に対応する信号が、光電変換素子Ｄ１ａおよびＤ１ｂの加算信号として、垂直信号線２３１に出力する。

垂直信号線２３１に出力された光電変換素子Ｄ１ａおよびＤ１ｂの加算信号は、列信号処理部２０３に入力され、後述する列信号処理が実施される。

ここで、光電変換素子Ｄ１ａおよびＤ１ｂの露光制御については、同時にリセットして露光を開始してもよい。

そして、光電変換素子Ｄ１ｂの信号電荷を転送するタイミングで、同時に２回目の光電変換素子Ｄ１ａの信号電荷の転送を実施する。

これにより、光電変換素子Ｄ１ａおよびＤ１ｂの加算信号については、露光時間のずれが解消された撮影が実施できることになる。

この時、光電変換素子Ｄ１ａの出力信号をＡ像画素信号と呼び、光電変換素子Ｄ１ａおよびＤ１ｂの加算された出力信号をＡ＋Ｂ像画素信号と呼ぶこととする。

図７（ｂ）は、画素２００を２×２に配列した平面図を示し、図７（ｃ）は、図７（ｂ）のｘ−ｘ’の断面図を示す。

７０１ａ、７０１ｂが、それぞれ光電変換素子Ｄ１ａ、Ｄ１ｂのＰＮ接合のＮ側に対応し、基板がＰ側に対応する。

７０２は、画素２００の光電変換素子以外の回路部分の位置を示す。

画素制御線２２１および垂直信号線２３１は、図示していない。

７０３が、画素毎に設けられているマイクロレンズとなっている。

本実施例の場合、マイクロレンズ７０３は、光電変換素子Ｄ１ａ、Ｄ１ｂの両方を均等に覆うように図の下方にずれて配置されている。

７０４は、画素毎に設けられ、光電変換素子Ｄ１ａ、Ｄ１ｂの両方を均等に覆っている色フィルタとなっていて、画素毎に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の１つが配置されている。

図７のように、１つのマイクロレンズ７０３を２つの光電変換素子Ｄ１ａおよびＤ１ｂが共有する構成となっているので、光電変換素子Ｄ１ａから得られる撮影画像と光電変換素子Ｄ１ｂから得られる撮影画像を基にした焦点検出が可能となっている。

上述してきたような各画素が複数のフォトダイオードを有する場合には、全画素の信号を読み出すのに長い時間を要してしまう。

そこで、焦点検出処理に使用する画素行では、各画素のフォトダイオード毎に独立に信号を読出し、焦点検出処理を行わない画素エリアでは、画素内でフォトダイオードの信号を加算して画像生成用の信号のみを読み出すようにする。

例えば、図８に示す撮像面のＲｅｇｉоｎ＿Ｂのように複数行間隔において焦点検出処理に使用する画素行を配置して、その他の領域Ｒｅｇｉоｎ＿Ａでは焦点検出を行わないようにする。

つまり、焦点検出処理を行う画素エリアを限定的にして読出し時間の増大を抑制することができる。

しかしながら、その場合、焦点検出に使用する画素行とそうではない画素行とでは、読出しに掛かる時間が異なる。そのために、ライブビューや動画撮影時の動作として一般的なスリットローリング動作においては、画素行によって蓄積時間が異なる現象が発生してしまう。

このような問題を回避するために、焦点検出に使用する画素行とそうでない行の水平同期信号（以下、ＨＤ）の長さを等しくする方法があるが、読み出し動作において無駄な時間が発生してしまう。

以下この説明を行う。

図９（ａ）および図９（ｂ）は、焦点検出を行う画素エリアの読み出しにおける列信号処理部２０３の動作を示す。

図９（ａ）にはＨＤ単位で、リセット信号ＶｎのＡＤ変換からＡ像画素信号のＡＤ変換までを行う動作が記載されており、図５のｔ１〜ｔ８までに示される期間と同じである。

次に、図９（ｂ）には次のＨＤで、Ａ＋Ｂ像画素信号で用いるランプ波の判定処理からＡ＋Ｂ画素信号のＡＤ変換までの動作が記載されており、こちらも図５のｔ４〜ｔ８までに示される期間と同じである。

ところで、図９（ａ）で示される期間には、リセット信号Ｖｎのランプ波Ｇ１およびＧ４を用いたＡＤ変換時間が存在するため、焦点検出行のＨＤがＡ像画素信号の読み出し時間に律速されてしまう。

つまり、図９（ｂ）で示されるＡ＋Ｂ像画素信号の１ＨＤで規定される読み出し期間に空き時間が発生している。

そこで、この空き時間を有効利用した例が本実施例２である。

本実施例２の実施形態を、図１０を用いて説明する。

図１０（ａ）にはＨＤ単位で、リセット信号ＶｎのＡＤ変換からＡ像画素信号のＡＤ変換までを行う動作が記載されており、図５および図９（ａ）のｔ１〜ｔ８までに示される期間と同じである。

図１０（ｂ）には次のＨＤで、Ａ＋Ｂ像画素信号で用いるランプ波の判定処理からＡ＋Ｂ画素信号のＡＤ変換までの動作が記載されており、こちらは、図１０（ｂ）のｔ２１〜２２期間の動作が、図６のｔ２１〜ｔ２２期間の動作と同じで、図１０（ｂ）のｔ２５で示される期間が、図６のｔ２３に示される期間の動作と同じである。

このようにして、ｔ２１〜２２期間でランプ波Ｇ１と画素信号を比較し、前記判定に加えて、前記比較器が反転した場合には、デジタル変換を行い、ｔ２５期間でランプ波Ｇ１と画素信号を比較しデジタル変換を行い、ｔ２１〜２４期間とｔ２５期間のデジタル変換結果を加算平均することで、Ｓ／Ｎを向上させることが可能であることがわかる。

以上、説明した通り、本実施例２では、焦点検出に使用する画素行とそうでない行の水平同期信号（以下、ＨＤ）の長さを等しくする方法においても、Ａ＋Ｂ像画像信号の読出し時間の空き時間の有効活用を実現して且つ、Ｓ／Ｎを向上させることが可能になる。

図１１は、本実施例３を説明する例で、図１０の説明で前述した空き時間で、判定兼用とは別のデジタル変換を、判定結果に基づいて選択した参照信号と入力信号を用いて、複数回ＡＤ変換を行うものである。

本実施例では２回Ａ＋Ｂ像画素信号読みのＡＤ変換を行っている例である。つまり、判定兼用と合わせて３回ＡＤ変換を行っている。

図１１（ａ）は、図１０（ａ）と同じである為、説明は割愛する。図１１（ｂ）は、実施例３に係る列信号処理部の動作を示す図である。

本実施例ではｔ３２期間で画素信号がランプ波Ｇ１と比較し大小関係を判定する。

まず、ｔ３３およびｔ３４期間では、スイッチ制御線ｐＳｗＣによって、ランプ波Ｇ１を選択し、画像信号ＶＳｉｇと比較する。

画素信号がランプ波Ｇ１の振幅以下となるＶＳｉｇＬの場合は、比較器４０２が反転することにより、小さいと判定する。

そして、ｔｓ１１期間のカウント値ｃ１１ｓを演算回路４０５に出力する。

その後、ｔ３３期間でスイッチ制御線ｐＳｗＣによる切り換え信号により、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１を選択する。

そして、ランプ波Ｇ１と画像信号ＶＳｉｇと比較され、比較器４０２が反転し、ｔｓ１２期間のカウント値ｃ１２ｓを演算回路４０５に出力する。

次に、ｔ３４期間でもスイッチ制御線ｐＳｗＣによる切り換え信号により、低照度信号ＶｓｉｇＬをＡＤ変換するランプ波Ｇ１を選択する。

そして、ランプ波Ｇ１と画像信号ＶＳｉｇと比較され、比較器４０２が反転し、ｔｓ１３期間のカウント値ｃ１３ｓを演算回路４０５に出力する。

次に、カウント値ｃ１１ｓとカウント値ｃ１２ｓおよびカウント値ｃ１３ｓを加算平均する。

そして、演算回路４０５において、記憶していたリセット信号Ｖｎのランプ波Ｇ１に対応するカウント値ｃ１ｎを減算した後、演算回路４０５に記憶する。

一方、画素信号がランプ波Ｇ１より大きなＶＳｉｇＨの場合は、ｔ３３期間でスイッチ制御線ｐＳｗＣによる切り換え信号により、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を選択する。

ｔ３２期間で比較器が反転しないと、高照度信号ＶｓｉｇＨと判定される。

すなわち、この時ランプ波Ｇ１でのＡＤ変換は実施されない。

次に、ｔ３５期間でスイッチ制御線ｐＳｗＣによる切り換え信号により、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を選択する。

その後ｔ３５期間に発生されるランプ波Ｇ４と高照度信号ＶｓｉｇＨが比較されて、比較器４０２が反転することにより、ｔｓ４１期間のカウント値ｃ４１ｓを演算回路４０５に出力する。

次に、ｔ３４期間でもスイッチ制御線ｐＳｗＣによる切り換え信号により、高照度信号ＶｓｉｇＨをＡＤ変換するランプ波Ｇ４を選択する。

そして、ランプ波Ｇ４と高照度信号ＶｓｉｇＨと比較され、比較器４０２が反転し、ｔｓ４２期間のカウント値ｃ４２ｓを演算回路４０５に出力する。

次に、カウント値ｃ４１ｓとカウント値ｃ４２ｓを加算平均する。

そして、演算回路４０５において、記憶していたリセット信号Ｖｎのランプ波Ｇ４に対応するカウント値ｃ４ｎを減算した後、演算回路４０５に記憶する。

この時、低照度信号ＶｓｉｇＬのデジタル値に対して、高照度信号ＶｓｉｇＨのデジタル値を４倍する必要がある。

そこで、演算回路４０５においては、高照度信号ＶｓｉｇＨのカウント値ｃ４１ｓとｃ４２ｓの加算平均値からリセット信号Ｖｎのカウント値ｃ４ｎを減算した後、４倍して記憶すればよい。

以上、説明したように本実施例３では、ｔ３２期間でランプ波Ｇ１と画素信号を比較し、前記判定に加えて、前記比較器が反転した場合には、デジタル変換を行い、ｔ３３およびＴ３４期間でランプ波Ｇ１と画素信号を比較しデジタル変換を行い、ｔ３２、ｔ３３およびｔ３４期間のデジタル変換結果を加算平均することで、Ｓ／Ｎを向上させることが可能であることがわかる。

また、前記比較器が反転しない場合には、ｔ３５およびｔ３６期間でランプ波Ｇ４と画素信号を比較しデジタル変換を行い、ｔ３５およびｔ３６期間のデジタル変換結果を加算平均することで、Ｓ／Ｎを向上させることが可能であることがわかる。

実施例３では、Ａ＋Ｂ像読出し時にのみ、複数回読出しを行ったが、たとえば、図１２に示すようにＡ像側も複数回デジタル変換処理を可能にする事で、Ａ像信号のＳ／Ｎを向上させることが可能である。

また、Ａ＋Ｂ像は、複数回デジタル変換を行わず、Ａ像信号のみ複数回デジタル変換できるようにしても良く、これに限定するものではない。

本実施例においては、ランプ波Ｇ１に対して、ランプ波Ｇ４は変化率が４倍大きくなっているものとして説明したが、これに限定するものではない。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。

１２ 撮像素子、２００ 画素、２０３ 列信号処理部、
２１１ タイミング部、２３１ 垂直信号線、４０２ 比較器、
４０３ カウンタ回路、４０４ ラッチ回路、４０５ 演算回路、
Ｖｒｍｐ１，Ｖｒｍｐ４ ランプ波信号線、Ｖｎ リセット信号、
Ｖｓｉｇ 画素信号、ＶｓｉｇＬ 低照度信号、ＶｓｉｇＨ 高照度信号、
Ｖｊｄ 判定電圧

Claims (4)

1. 行列状に配列した画素が入射光を電気信号に変換する撮像素子で
   入力信号と参照信号を比較する比較器とカウンタからなり、列毎の画素信号をＡＤ変換するＡＤ変換手段を備えた撮像装置において、
   第１の参照信号と、第１の参照信号とは変化率が異なる第２の参照信号を用いてデジタル変換するデジタル変換手段を持ち、
   画素の撮像信号は、第１の参照信号と第２の参照信号のいずれかを用いてデジタル変換する第１の参照信号と第２の参照信号のいずれかを用いるかを判定して、且つデジタル変換を行う、判定手段を持ち、
   前記判定部は、第１の参照信号と入力信号を用いて、第１のデジタル変換を行う、デジタル変換手段を持ち、
   判定部で比較器が反転した場合は、第１の参照信号と入力信号を用いた第２のデジタル変換が行われ、
   第１のデジタル変換と第２のデジタル変換の出力結果を加算平均する加算平均手段を持つ
   判定部で比較器が反転しなかった場合は、第２の参照信号と入力信号を用いた第３のデジタル変換が行われ、第３のデジタル変換の出力結果を出力することを特徴とする撮像装置。
2. 行列方向に配列された複数のマイクロレンズと、
   前記複数のマイクロレンズの各々に対応して行列方向に複数の単位画素が配列された画素領域と、を有する撮像手段であって、各々の前記単位画素は、第１の光電変換部と第２の光電変換部と、を含み、
   前記撮像手段は、前記第１の光電変換部と前記第２の光電変換部とでそれぞれ発生した電荷に対応する信号に対して合成処理を行い、前記合成処理が行われた信号に対して読み出しを行うモードである第１のモードと、前記第１の光電変換部で発生した電荷に対応する信号に対して前記合成処理を行うことなく読み出しを行うモードである第２のモードとを少なくともとり得る撮像手段と、
   前記第１の読み出しモードと、第２の読み出しモードの読み出し行を任意の割合で選択できる、行選択手段と、
   前記第１、第２の読み出しモード手段において、
   行列状に配列した画素が入射光を電気信号に変換する撮像素子で
   入力信号と参照信号を比較する比較器とカウンタからなり、列毎の画素信号をＡＤ変換するＡＤ変換手段を備えた撮像装置において、
   第１の参照信号と、第１の参照信号とは変化率が異なる第２の参照信号を用いてデジタル変換するデジタル変換手段を持ち、
   画素の撮像信号は、第１の参照信号と第２の参照信号のいずれかを用いてデジタル変換する第１の参照信号と第２の参照信号のいずれかを用いるかを判定して、且つデジタル変換を行う、判定手段を持ち、
   前記判定部は、第１の参照信号と入力信号を用いて、第１のデジタル変換を行う、デジタル変換手段を持ち、
   判定部で比較器が反転した場合は、第１の参照信号と入力信号を用いた第２のデジタル変換が行われ、
   第１のデジタル変換と第２のデジタル変換の出力結果を加算平均する加算平均手段を持つ判定部で比較器が反転しなかった場合は、第２の参照信号と入力信号を用いた第３のデジタル変換が行われ、第３のデジタル変換の出力結果を出力することを特徴とする請求項１に記載の撮像装置。
3. 判定兼用の第１のデジタル変換とは別の第２のデジタル変換を、判定結果に基づいて選択した参照信号と入力信号を用いて、複数回デジタル変換を行うことを特徴とする請求項１に記載の撮像装置。
4. 第１の参照信号は第２の参照信号より変化率が小さいことを特徴とする請求項１に記載の撮像装置。