WO2019017361A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2019017361A1
WO2019017361A1 PCT/JP2018/026804 JP2018026804W WO2019017361A1 WO 2019017361 A1 WO2019017361 A1 WO 2019017361A1 JP 2018026804 W JP2018026804 W JP 2018026804W WO 2019017361 A1 WO2019017361 A1 WO 2019017361A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
duty ratio
power
period
input voltage
Prior art date
Application number
PCT/JP2018/026804
Other languages
English (en)
French (fr)
Inventor
将也 ▲高▼橋
宜久 山口
正樹 金▲崎▼
翔一 竹本
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to DE112018003721.5T priority Critical patent/DE112018003721T5/de
Publication of WO2019017361A1 publication Critical patent/WO2019017361A1/ja
Priority to US16/745,918 priority patent/US10862403B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • H02M7/53806—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current in a push-pull configuration of the parallel type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815—Resonant converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present disclosure relates to a power converter.
  • a power conversion device that converts power input to a primary side of a transformer by switching operation and outputs the power to a secondary side to which a load is connected.
  • the dust collection electrode of the electrostatic air purifier is connected to the secondary side of the high voltage generation transformer.
  • This device detects a current flowing through a switching element (hereinafter referred to as "switch") connected to the primary side of a high voltage generation transformer, and feeds it back to a control circuit.
  • the control circuit controls the duty ratio of the switch based on the fed back current value to keep the dust collection capacity of the electrostatic air purifier constant.
  • a resonant inverter using a push-pull circuit is known.
  • a conventional common push-pull circuit includes a smoothing capacitor and two switches, and the two switches operate alternately to control the transformer primary current flowing through two primary coils connected to a common center tap.
  • a capacitive load is connected to the secondary coil of the transformer, and the output current flowing to the load is resonated by the LC component of the secondary circuit.
  • the current flowing through the first primary coil and the second primary coil is mainly extracted from the smoothing capacitor, so the load on the smoothing capacitor is large and the ripple current tends to be large.
  • the active clamp push-pull circuit includes two lower arm switches Q1 and Q2, two upper arm switches Q3 and Q4, and a clamp capacitor C2.
  • the source terminals of the upper arm switches Q3 and Q4 and the drain terminals of the lower arm switches Q1 and Q2 are connected to the switch side ends 23 and 24 of the first primary coil 21 and the second primary coil 22, respectively.
  • the clamp capacitor C2 is connected between the drain terminals of the upper arm switches Q3 and Q4 and the low potential input terminal 12.
  • the object of the present disclosure is to suppress output fluctuation and overcurrent due to sudden change in input voltage, reduce ripple current, and reduce discontinuous current in a resonant inverter type power conversion device using an active clamp type push-pull circuit.
  • An object of the present invention is to provide a power converter that avoids occurrence.
  • the power converter of the present disclosure includes a smoothing capacitor, a first primary coil and a second primary coil, a secondary coil, first to fourth switches, a clamp capacitor, and a switch controller.
  • the smoothing capacitor is connected between the high potential input end and the low potential input end to which the input voltage of the DC power supply is applied.
  • One end of each of the first primary coil and the second primary coil is connected to a common center tap connected to the high potential input terminal, and constitutes the primary side of the transformer.
  • the secondary coil constitutes the secondary side of the transformer and a load is connected.
  • the high potential side terminal is connected to the switch side end that is the end opposite to the center tap of the first primary coil and the second primary coil, and the low potential side terminal Are connected to the low potential input terminal to constitute the lower arm of the bridge circuit.
  • the first switch and the second switch operate alternately in a predetermined switching cycle.
  • One terminal of each of the third switch and the fourth switch is connected to the switch side end of the first primary coil and the second primary coil to constitute the upper arm of the bridge circuit.
  • the third switch and the fourth switch operate alternately in the same switching cycle as the first switch and the second switch.
  • the clamp capacitor is connected between the other terminal of the third switch and the fourth switch and the low potential input terminal.
  • the bridge circuit switch comprises a first switch, a second switch, a third switch and a fourth switch.
  • the switch controller calculates a duty ratio, which is the ratio of the on time of each bridge circuit switch to the switching period, for the operation of the bridge circuit switch. Then, the switch controller controls the operation such that the fourth switch is on at least in the on period of the first switch and the third switch is on in the on period of the second switch.
  • the switch controller prohibits the first switch and the second switch from being simultaneously turned on and the third switch and the fourth switch from being simultaneously turned on.
  • the switch controller includes a lower arm DUTY ratio calculator, an upper arm DUTY ratio calculator, and a PWM generator.
  • the lower arm DUTY ratio calculator calculates the lower arm DUTY ratio, which is the duty ratio of the first switch and the second switch, using a map or an equation by feedforward control based on the input voltage.
  • the upper arm DUTY ratio calculator outputs a constant value equal to or larger than the maximum value of the lower arm DUTY ratio in the fluctuation range of the input voltage as the upper arm DUTY ratio which is the duty ratio of the third switch and the fourth switch.
  • the PWM generator generates a PWM signal based on the outputs of the lower arm DUTY ratio calculator and the upper arm DUTY ratio calculator, and outputs the PWM signal to the bridge circuit switch.
  • the lower arm DUTY ratio calculator calculates the lower arm DUTY ratio by feedforward control based on the input voltage, it is possible to appropriately suppress the output fluctuation and the overcurrent due to the sudden change of the input voltage.
  • an active clamp type push-pull circuit including a clamp capacitor and an upper arm switch is used. Since the clamp capacitor assists the discharge of the smoothing capacitor, the load on the smoothing capacitor can be reduced and the ripple current can be reduced.
  • the upper arm DUTY ratio is set to a constant value that is equal to or greater than the maximum value of the lower arm DUTY ratio in the fluctuation range of the input voltage.
  • the upper arm DUTY ratio is set to “the maximum value obtained by subtracting a value corresponding to the dead time secured between the on period of the third switch and the on period of the fourth switch from 0.5”. There is. Thereby, the voltage applied to the transformer becomes a one-pulse waveform, and the generation of the discontinuous mode can be avoided as much as possible.
  • the frequency dependency in feedforward control of the DUTY ratio can be eliminated, and acquisition and adaptation of a map according to the switching frequency become unnecessary.
  • FIG. 1 is a block diagram of a power converter using an active clamp type push-pull circuit
  • FIG. 2 is a schematic view of a discharge reactor used in an ozone generator
  • FIG. 3 is a time chart of an operation example of the active clamp type push-pull circuit
  • FIG. 4A is a diagram showing a current path in a period of timing AB
  • FIG. 4B is a diagram showing current paths in a period of timings B to C and F to A
  • FIG. 5A is a diagram showing current paths in a period of timings C to D and E to F
  • FIG. 1 is a block diagram of a power converter using an active clamp type push-pull circuit
  • FIG. 2 is a schematic view of a discharge reactor used in an ozone generator
  • FIG. 3 is a time chart of an operation example of the active clamp type push-pull circuit
  • FIG. 4A is a diagram showing a current path in a period of timing AB
  • FIG. 4B is a diagram showing current paths in
  • FIG. 5B is a diagram showing a current path in a period of timing D to E
  • FIG. 6 is a control block diagram of the switch controller of the first and second embodiments
  • Fig. 7 is a map that defines the relationship between the input voltage and the duty ratio
  • FIG. 8 is a diagram for explaining the operation of maintaining a constant output by the duty ratio control
  • FIG. 9 is a control block diagram of the power controller of the first embodiment
  • FIG. 10 is a characteristic diagram showing the relationship between switching frequency and power
  • FIG. 11 is a diagram for explaining a gate driving method according to the first embodiment
  • FIG. 12 is a waveform diagram of the transformer primary side current and transformer applied voltage according to the first embodiment
  • FIG. 13A is an input voltage-DUTY ratio map according to the first embodiment
  • FIG. 13B is a diagram showing switching frequency dependency of the duty ratio according to the first embodiment
  • FIG. 14 is a one-pulse waveform diagram used to derive the theoretical formula of the duty ratio
  • FIG. 15 is a control block diagram of the power controller of the second embodiment
  • FIG. 16 is a diagram showing an intermittent drive pulse signal
  • FIG. 17A is a diagram showing the relationship between switching frequency and instantaneous power
  • FIG. 17B is a diagram showing a relationship of burst duty ratio-average power
  • FIG. 18 is a diagram for explaining a gate driving method according to a comparative example
  • FIG. 19 is a waveform diagram of a transformer primary side current and a transformer applied voltage according to a comparative example
  • FIG. 20A is an input voltage-DUTY ratio map according to a comparative example
  • FIG. 20B is a diagram showing the switching frequency dependency of the duty ratio according to the comparative example.
  • the power conversion device is a resonant inverter that converts DC power input to the primary side of a transformer by switching operation of a push-pull circuit and outputs AC power to a secondary side to which a capacitive load is connected.
  • the resonant inverter can output high power by switching the push-pull circuit at a frequency close to the resonant frequency of the output current.
  • the resonant inverter 100 includes a transformer 20 including two primary coils 21 and 22 connected at one end to a common center tap 25 and a secondary coil 26.
  • the ends of the first primary coil 21 and the second primary coil 22 opposite to the center tap 25 are referred to as switch side ends 23 and 24, respectively.
  • the high potential input terminal 11 and the low potential input terminal 12 of the resonant inverter 100 are connected to the positive electrode and the negative electrode of the battery 10 as a DC power supply, and the input voltage Vin of the battery 10 is applied.
  • the low potential input 12 may be at ground potential, ie, at ground.
  • the center tap 25 of the transformer 20 is connected to the high potential input terminal 11.
  • a smoothing capacitor C1 and a first switch Q1 and a second switch Q2 that constitute a basic push-pull circuit are provided on the primary side of the transformer 20, a smoothing capacitor C1 and a first switch Q1 and a second switch Q2 that constitute a basic push-pull circuit are provided.
  • the smoothing capacitor C1 is connected between the high potential input end 11 and the low potential input end 12 to smooth the input voltage Vin of the battery 10.
  • the smoothing capacitor C1 has a high potential side electrode 17 and a low potential side electrode 18, and has a relatively large capacity.
  • a clamp capacitor C2 and a third switch Q3 and a fourth switch Q4 are provided as a configuration specific to the present embodiment.
  • This configuration is referred to herein as an "active clamp push-pull circuit".
  • the first switch Q1 and the second switch Q2 are also referred to as “lower arm switches Q1, Q2" because they constitute the lower arm of the bridge circuit.
  • the third switch Q3 and the fourth switch Q4 are also referred to as "upper arm switches Q3, Q4" because they constitute the upper arm of the bridge circuit.
  • the switches of the upper and lower arms are collectively referred to as "bridge circuit switch Q1-Q4".
  • the bridge circuit switches Q1 to Q4 are formed of, for example, MOSFETs, and when a gate signal is input, current flows between drain and source. Also attached is a body diode that allows current flow from the source to the drain. Note that as a switch, an IGBT or the like in which a free wheeling diode is connected in parallel may be used, and in that case, the name of the terminal may be appropriately read and interpreted as a collector, an emitter, or the like.
  • the drain terminal of the first switch Q 1 is connected to the switch end 23 of the first primary coil 21, and the source terminal is connected to the low potential input terminal 12.
  • the drain terminal of the second switch Q 2 is connected to the switch end 24 of the second primary coil 22, and the source terminal is connected to the low potential input terminal 12.
  • the first switch Q1 and the second switch Q2 operate alternately at a predetermined switching cycle Ts which is referred to in FIG. Thereby, the first current I1 and the second current I2 reverse to each other flow through the first primary coil 21 and the second primary coil 22, and accordingly, the output current Io whose direction is alternated on the secondary side of the transformer 20. Flows.
  • the source terminal of the third switch Q3 is connected to the switch end 23 of the first primary coil 21 and the drain terminal of the first switch Q1.
  • the source terminal of the fourth switch Q4 is connected to the switch end 24 of the second primary coil 22 and the drain terminal of the second switch Q2.
  • the third switch Q3 and the fourth switch Q4 operate alternately with the same switching cycle Ts as the first switch Q1 and the second switch Q2. Details of the operation will be described later.
  • the clamp capacitor C2 is connected between the drain terminals of the third switch Q3 and the fourth switch Q4 and the low potential input terminal 12.
  • the clamp capacitor C2 has a high potential side electrode 27 and a low potential side electrode 28, has a function of assisting the discharge performance of the smoothing capacitor C1 and reducing the ripple current.
  • the electrodes 31, 32 of the capacitive load C3 are connected to both ends of the secondary coil 26.
  • the end of the secondary coil 26 on the side connected to the electrode 32 is connected to the low potential input end 12. Due to the inductance component of the secondary coil 26 and the capacitance component of the load C3, resonance occurs in the output current Io flowing through the secondary circuit. Assuming that the inductance is L and the capacitance is C, the resonant frequency is represented by “1 / (2 ⁇ LC)”.
  • the load C3 of the present embodiment is a discharge reactor used in the ozone generator 30.
  • the discharge reactor C3 a plurality of pairs of electrodes 31 and 32 are provided along the flow path 33, and when pulse power of high voltage is supplied between the electrodes 31 and 32, oxygen molecules passing through the flow path 33 It is decomposed to generate oxygen radicals. Then, oxygen radicals (O) react with other oxygen molecules (O 2 ) to generate ozone (O 3 ).
  • the ozone generator 30 is mounted, for example, on a vehicle powered by an engine, and generates ozone to decompose unburned CH in exhaust gas.
  • the resonant inverter 100 adjusts the amount of ozone generation by controlling the power output to the discharge reactor C3.
  • an input voltage detector 15 is provided on the battery 10 side of the resonant inverter 100. Further, at least one of the primary side input power detector 16 of the transformer 20 or the secondary side output power detector 36 is provided.
  • the switch controller 40 according to the present embodiment includes a duty ratio calculator 50 that performs feedforward control, a power controller 60 that performs feedback control, and PWM generation that generates a PWM signal and outputs it to the gate of the bridge circuit switch Q1-Q4. Vessel 70 is included.
  • the DUTY ratio calculator 50 calculates the DUTY ratio using a map or an equation by feedforward control based on the input voltage Vin acquired from the input voltage detector 15.
  • the duty ratio is the ratio of the on time of each switch Q1-Q4 to the switching period Ts.
  • the configuration of the duty ratio calculator 50 shown in FIG. 1 is common to the comparative example to be compared with the present embodiment, and the configuration specific to the present embodiment is referred to FIG. 6 described later. .
  • the power controller 60 performs feedback control so that the actual power P acquired from the input power detector 16 or the output power detector 36 matches the target power Pref.
  • the detailed configuration of the power controller 60 will also be described later.
  • the PWM generator 70 generates a PWM signal based on the outputs of the duty ratio calculator 50 and the power controller 60.
  • the current flowing through the first primary coil 21 is referred to as a first current I1
  • the current flowing through the second primary coil 22 is referred to as a second current I2
  • the current flowing through the secondary coil 26 is referred to as an output current Io.
  • the first current I1 and the second current I2 define the direction from the center tap 25 toward the switch side end portions 23 and 24 as positive.
  • the output current Io defines the direction from the electrode 31 of the load C3 through the secondary coil 26 to the electrode 32 as positive.
  • the time chart of FIG. 3 shows the relationship between the operation of the switches Q1 and Q2 and changes in the first current I1, the second current I2 and the output current Io.
  • the first period T1 in which the first switch Q1 and the fourth switch Q4 are turned on and the second period T2 in which the second switch Q2 and the third switch Q3 are turned on are alternately switched, and the dead time is ignored. .
  • the first current I1 and the second current I2 are detected, and the on / off of each switch is switched at the timing when the first current I1 and the second current I2 become equal at the positive switching value I SHIFT .
  • the switch switching timing is not limited to this.
  • the second current I2 is larger than the first current I1
  • the output current Io is positive
  • the first current I1 is larger than the second current I2
  • the output current Io is negative.
  • symbols A to F are added to the timing at which the first current I1 or the second current I2 crosses zero, and the timing at which the first current I1 crosses the second current I2 and becomes equal.
  • the second current I2 crosses from positive to negative and from negative to positive, respectively.
  • the increasing second current I2 crosses the decreasing first current I1.
  • the first current I1 crosses positive to negative and negative to positive zero, respectively.
  • the increasing first current I1 crosses the decreasing second current I2.
  • FIGS. 4A, 4B, 5A, and 5B respectively show paths of the first current I1 and the second current I2 between the respective timings.
  • the arrows from the low potential electrodes 18, 28 toward the high potential electrodes 17, 27 mean discharge, and the arrows from the high potential electrodes 17, 27 toward the low potential electrodes 18, 28 represent charging. means.
  • the direction of the current flowing through the switches Q1-Q4 the direction of flow from the drain to the source is referred to as the forward direction, and the direction of flow from the source to the drain is the reverse direction.
  • the positive first current I1 is discharged from the smoothing capacitor C1, passes from the center tap 25 through the first primary coil 21, and flows in the forward direction through the first switch Q1.
  • the negative second current I2 is discharged from the clamp capacitor C2, flows in the forward direction through the fourth switch Q4, passes through the second primary coil 22 and the center tap 25, and is charged in the smoothing capacitor C1.
  • the first current I1 generated by the discharge of the smoothing capacitor C1 flows through the first primary coil 21, and the second current I2 generated by the discharge of the clamp capacitor C2 flows through the second primary coil 22.
  • the positive first current I1 flows along the same path as that of FIG. 4A in the same direction as that of FIG. 4A.
  • the positive second current I2 flows along the same path as FIG. 4A in the opposite direction to FIG. 4A. That is, the positive second current I2 is discharged from the smoothing capacitor C1, passes from the center tap 25 through the second primary coil 22, flows in the reverse direction through the fourth switch Q4, and is charged in the clamp capacitor C2.
  • the positive second current I2 is discharged from the smoothing capacitor C1, passes from the center tap 25 through the second primary coil 22, and proceeds to the second switch Q2. Flow in the direction.
  • the positive first current I1 is discharged from the smoothing capacitor C1, passes from the center tap 25 through the first primary coil 21, flows in the reverse direction through the third switch Q3, and is charged in the clamp capacitor C2.
  • the positive second current I2 flows in the same path as that of FIG. 5A in the same direction as that of FIG. 5A.
  • the negative first current I1 flows in the same path as in FIG. 5A in the opposite direction to that in FIG. 5A. That is, the negative first current I1 is discharged from the clamp capacitor C2, flows in the forward direction through the third switch Q3, passes through the first primary coil 21 and the center tap 25, and is charged in the smoothing capacitor C1.
  • the second current I2 generated by the discharge of the smoothing capacitor C1 flows through the second primary coil 22, and the first current I1 generated by the discharge of the clamp capacitor C2 flows through the first primary coil 21.
  • the configuration of the switch controller 40 according to the present embodiment will be described with reference to FIGS. 1 and 6 to 10.
  • the configuration of the duty ratio calculator 50 of the switch controller 40 is shown in detail with respect to FIG. 1 in FIG.
  • the DUTY ratio calculator 50 of the present embodiment includes a lower arm DUTY ratio calculator 51 and an upper arm DUTY ratio calculator 53, respectively.
  • the duty ratio of the first switch Q1 and the second switch Q2 which are lower arm switches will be referred to as "lower arm DUTY ratio”.
  • the duty ratio of the third switch Q3 and the fourth switch Q4, which are upper arm switches is referred to as "upper arm DUTY ratio”.
  • the lower arm DUTY ratio calculator 51 calculates the lower arm DUTY ratio using a map or a mathematical expression by feedforward control based on the input voltage Vin detected by the input voltage detector 15.
  • FIG. 7 shows a map defining the relationship between the input voltage Vin and the duty ratio in feedforward control. This map represents a negative correlation in which the duty ratio decreases as the input voltage Vin increases in the fluctuation range of the input voltage Vin. Therefore, the duty ratio at the lower limit Vin_min of the input voltage in the fluctuation range is maximized, and the duty ratio at the upper limit Vin_max of the input voltage is minimized.
  • the maximum value of the duty ratio is denoted as [ ⁇ ].
  • the description of (dmax / 2), [ ⁇ ] and the like will be cited in the following description.
  • FIG. 8 shows an operation in which the first switch Q1 is turned on in the first half of the switching cycle Ts and the second switch Q2 is turned on in the second half of the switching cycle Ts.
  • the upper arm DUTY ratio calculator 53 outputs a constant value as the upper arm DUTY ratio. That is, the feedforward control of the duty ratio with reference to FIGS. 7 and 8 is applied only to the lower arm duty ratio in this embodiment, and is not reflected in the setting of the upper arm duty ratio. Thus, in the present embodiment, the upper arm DUTY ratio is output as a fixed value. The specific setting of the value of the upper arm DUTY ratio and the effect by this configuration will be described later.
  • the first embodiment and the second embodiment differ in the configuration of the power controller 60.
  • the codes of the power controller 60 in the first embodiment and the second embodiment are denoted by 601 and 602, respectively.
  • the power controller 601 of the first embodiment has a switching frequency controller 65 and a PWM frequency generator 66, and performs feedback control of power.
  • the switching frequency controller 65 controls the switching frequency such that the detected power P matches the target power Pref.
  • the PWM frequency generator 66 generates a PWM frequency based on the control result of the switching frequency controller 65 and outputs the PWM frequency to the PWM generator 70.
  • the switching frequency and the power have a mountain-like relationship with the resonance frequency as a peak.
  • Vin_L the input voltage Vin rises from Vin_L on the low voltage side to Vin_H on the high voltage side
  • the mountain-shaped curve shifts to the high power side as a whole.
  • the target power Pref is driven at the switching frequency f1 that can be obtained.
  • the switching frequency controller 65 changes the switching frequency to f2 so that the power P matches the target power Pref.
  • FIG. 18 shows a method of driving the bridge circuit switches Q1-Q4 in the comparative example.
  • Ts is a switching period.
  • Ton_L is the on time of the lower arm switches Q1 and Q2
  • Ton_U is the on time of the upper arm switches Q3 and Q4.
  • the block arrows indicate that when the input voltage Vin rises from a low state to a high state, the on-time Ton of each switch Q1-Q4 is shortened from the broken line state to the solid line state.
  • the first switch Q1 and the second switch Q2 of the lower arm alternately operate equally, and the third switch Q3 and the fourth switch Q4 of the upper arm alternately are equivalent To work.
  • at least the fourth switch Q4 is on during the on period of the first switch Q1, and the second switch Q2 is It is necessary that the third switch Q3 is on during the on period.
  • the switch controller 40 prohibits the first switch Q1 and the second switch Q2 from turning on simultaneously and the third switch Q3 and the fourth switch Q4 from turning on simultaneously. As a result, an abnormal current is prevented from flowing to the primary side, and the power is appropriately output to the load C3 on the secondary side.
  • the first switch Q1 and the fourth switch Q4 are simultaneously turned on and off, and the second switch Q2 and the third switch Q3 are simultaneously turned on and off. That is, the on time Ton_U of the upper arm switches Q3 and Q4 is always set equal to the on time Ton_L of the lower arm switches Q1 and Q2 regardless of the input voltage Vin. Therefore, the upper arm DUTY ratio is always set equal to the lower arm DUTY ratio regardless of the input voltage Vin.
  • the on time Ton_L of the lower arm switches Q1 and Q2 is shortened as in the comparative example as the input voltage Vin rises.
  • the on time Ton_U of the upper arm switches Q3 and Q4 is constant with respect to the switching period Ts regardless of the change of the input voltage Vin. That is, the upper arm DUTY ratio is set to a constant value regardless of the change of the input voltage Vin.
  • the constant value of the upper arm DUTY ratio is equal to or greater than the maximum value of the lower arm DUTY ratio, and is preferably set to “0.5 minus a value corresponding to the dead time DT”.
  • the dead time DT is secured between the on period of the third switch Q3 and the on period of the fourth switch Q4, and is the minimum time required to avoid the simultaneous on state.
  • the dead time DT is determined by the element characteristics of the switches Q3 and Q4 and manufacturing variations, and generally, a time within a few percent of the switching period Ts, for example, within 5% is expected. For example, if the value corresponding to the dead time DT is 5% of the switching period Ts, "0.45 minus 0.05 minus 0.45" is set as the upper arm DUTY ratio.
  • the upper arm DUTY ratio is equal to or greater than the maximum DUTY ratio [ ⁇ ] corresponding to the lower limit value Vin_min of the input voltage, and is constant equal to or less than 0.5 minus the dead time equivalent value from 0.5. It is shown as a value.
  • the upper arm DUTY ratio is set to a value equivalent to [ ⁇ ] which is the maximum value of this range.
  • the upper arm DUTY ratio in the realistic drive of this embodiment is a value obtained by subtracting the dead time equivalent value from 0.5.
  • the driving method of this embodiment performs driving with “full DUTY ratio” in which one upper arm switch Q 3 or Q 4 is always turned on. it can.
  • the upper arm DUTY ratio is made to follow the lower arm DUTY ratio.
  • FIG. 19 of the comparative example and FIG. 12 of the present embodiment show the switch current, the transformer primary current, the transformer applied voltage, and the gate command to the bridge circuit switch Q1-Q4.
  • the switch current represents the current flowing through any one of the switches Q1 to Q4 in one figure, and means that the switch through which the current flows is switched at the timing of the vertical line.
  • a switch current continuously flows in a period excluding the switching timing.
  • the first switch Q1 and the fourth switch Q4 are turned on in the period from time t10 to t11 corresponding to about one fourth of the switching cycle Ts, and the period from time t12 to t13 2)
  • the switch Q2 and the third switch Q3 turn on.
  • all the switches Q1-Q4 are turned off.
  • the current is discontinuous immediately before transitioning from the off state of all the switches Q1-Q4 to the on state of the first and fourth switches Q1 and Q4 or the second and third switches Q2 and Q3.
  • "Discontinuous mode" that changes to occurs.
  • the discontinuous mode the polarity of the voltage applied to the transformer is inverted, and a waveform is obtained in which pulses of positive voltage and negative voltage are included twice in the switching cycle Ts.
  • the fourth switch Q4 is turned on for the period of time t0 to t2 beyond the period of time t0 to t1 in which the first switch Q1 is on.
  • the third switch Q3 is turned on for a period of time t2 to t4 beyond the period of time t2 to t3 in which the second switch Q2 is on.
  • Such full duty ratio driving of the upper arm switches Q3 and Q4 prevents the occurrence of the current discontinuous mode.
  • the transformer application voltage has a “one pulse waveform” in which each pulse of positive voltage and negative voltage is included once in the switching period Ts.
  • the one pulse waveform means that a pulse as instructed is applied to the transformer.
  • FIGS. 20A and 20B of the comparative example and FIGS. 13A and 13B of the present embodiment show maps of DUTY ratios required to output constant power when the input voltage Vin changes, obtained by simulation, for each switching frequency.
  • FIGS. 20B and 13B convert this map into the relationship of switching frequency to DUTY ratio at every low, middle and high levels of the input voltage Vin.
  • the DUTY ratio on the vertical axis represents a value commonly used as the lower arm DUTY ratio and the upper arm DUTY ratio in the comparative example, and represents the lower arm DUTY ratio in the present embodiment.
  • the duty ratio depends on the switching frequency. Therefore, in the comparative example, in feedforward control of the duty ratio, a plurality of maps are required according to the frequency.
  • the load C3 is a discharge reactor or the like, the characteristics may change due to variations in load capacity or temperature changes, and the resonance frequency may change. Then, the feedforward control of the duty ratio is also affected by the characteristic change of the load.
  • FIG. 13A of the present embodiment maps at a plurality of switching frequencies overlap one line.
  • the lines are intentionally shifted slightly to indicate that the maps overlap.
  • the duty ratio does not depend on the switching frequency. Since there is no frequency dependency, even if the characteristic of the load C3 changes and the resonance frequency changes, it is not affected. Therefore, in the present embodiment, acquisition and adaptation of a map according to the characteristics of the load C3 and the switching frequency become unnecessary, and feedforward control of the duty ratio can be performed with one map.
  • the lower arm DUTY ratio calculator 51 may calculate the lower arm DUTY by using a mathematical expression that approximates the waveform obtained by simulation or experiment. Good. Thereby, the optimal DUTY ratio can be calculated in advance.
  • the lower arm DUTY ratio calculator 51 can also derive a DUTY ratio equivalent to the map of FIG. 13A by a theoretical formula. Next, derivation of a theoretical formula for calculating the duty ratio based on the input voltage Vin will be described.
  • the maximum value of the duty ratio at the input voltage lower limit value Vin_min is expressed as (dmax / 2).
  • the primary circuit is a step-up converter
  • the relationship between the input voltage Vin and the clamp capacitor voltage Vc is expressed by equations (2) and (3).
  • the necessary attenuation amount x is expressed by the input voltage Vin and the d value.
  • the d value is calculated, and the DUTY ratio is determined from the d value. Therefore, the optimal duty ratio can be calculated by the theoretical formula.
  • the clamp capacitor C2 assists the discharge of the smoothing capacitor C1 by using the active clamp type push-pull circuit including the clamp capacitor C2 and the upper arm switches Q3 and Q4. Thereby, the load on the smoothing capacitor C1 can be reduced and the ripple current can be reduced.
  • the upper arm DUTY ratio calculator 53 of this embodiment outputs, as the upper arm DUTY ratio, a constant value equal to or greater than the maximum value of the lower arm DUTY ratio in the fluctuation range of the input voltage Vin.
  • the upper arm DUTY ratio is set to the maximum value obtained by subtracting the value corresponding to the dead time DT. Thereby, the voltage applied to the transformer becomes a one-pulse waveform, and the generation of the discontinuous mode can be avoided as much as possible.
  • the power controller 601 can control the power to be constant by controlling the switching frequency by feedback control of the power. Also, with this configuration, the transformer applied voltage has a one-pulse waveform, whereby the frequency dependency in feedforward control of the duty ratio can be eliminated. As a result, it is not necessary to obtain or match the map according to the switching frequency.
  • the power converter of the second embodiment will be described with reference to FIGS. 15 to 17B.
  • the second embodiment is different from the first embodiment in the configuration of power feedback control.
  • the power controller 602 of the second embodiment further includes a burst duty ratio controller 67 in addition to the switching frequency controller 65 and the PWM frequency generator 66 which the power controller 601 of the first embodiment has. And a burst duty ratio generator 68.
  • the switching frequency controller 65 and the PWM frequency generator 66 feedback control the switching frequency so that the detected value of the instantaneous power P inst matches the target instantaneous power Pref inst , and outputs the result to the PWM generator 70.
  • the burst duty ratio controller 67 and the burst duty ratio generator 68 perform feedback control of the burst duty ratio so that the detected value of the average power Pavr matches the target average power Prefavr , and outputs the feedback to the PWM generator 70.
  • the PWM generator 70 generates a PWM signal for intermittently driving the bridge circuit switches Q1-Q4 based on the switching frequency and the burst duty ratio generated by the power controller 602.
  • the bridge circuit switches Q1-Q4 is intermittently driven at a predetermined burst period T B including a drive period T DRIVE and stop period T STOP.
  • the bridge circuit switches Q1-Q4 is turned on and off operation in accordance with DUTY ratio and the switching frequency is commanded to drive period T DRIVE, it is all in the stop period T STOP off.
  • Burst DUTY ratio is the ratio of the driving period T DRIVE against burst period T B. For example, when the drive period T.sub.DRIVE and the stop period T.sub.STOP are equal, the burst duty ratio is 0.5.
  • the burst frequency (Hz) is the reciprocal of the burst period (s).
  • the power at the time of the output pulse ON of the drive period T DRIVE is the instantaneous power P inst .
  • a value obtained by multiplying the instantaneous power P inst by the burst duty ratio is the average power P avr .
  • the full-layer discharge power shown in FIG. 17A means instantaneous power that needs to be applied to cause discharge in all layers of the discharge reactor C3, that is, between all the electrodes 31 and 32.
  • the lower limit value of all layer discharge power is set as target instantaneous power Pref inst .
  • Power controller 602 first switching frequency - the switching frequency as desired instantaneous power Pref inst is obtained in the power characteristic line by changing from f4 to f3, to control the instantaneous power P inst. Thereby, discharge in all layers of the discharge reactor C3 can be realized.
  • power controller 602 generates a burst duty ratio corresponding to target average power Prefavr based on the burst duty ratio-power characteristic line shown in FIG. 17B.
  • the ratio of the target average power Pref avr to the target instantaneous power Pref inst is generated as a burst duty ratio.
  • the second embodiment by operating both the switching frequency and the burst duty ratio, it is possible to control the average power P avr while maintaining the efficient discharge in all layers. Further, as in the first embodiment, the generation of the discontinuous mode of the output current can be avoided, and the frequency dependency in the feedforward control of the lower arm DUTY ratio can be reduced.
  • the power controller 602 controls the instantaneous power P inst by operating the switching frequency, and then controls the burst duty ratio to control the average power P avr .
  • the switching frequency may be fixed, for example, in the vicinity of the resonance frequency of the output current, and the burst duty ratio may be manipulated to perform feedback control of only the average power Pavr .
  • This type of power controller may be configured to include only the burst duty ratio controller 67 and the burst duty ratio generator 68. In this embodiment, the frequency dependency in feedforward control of the duty ratio does not pose a problem in the first place, but the same effect as that of the above embodiment can be obtained for avoiding the occurrence of the discontinuous mode.
  • the capacitive load C3 connected to the secondary coil 26 of the transformer 20 is not limited to the discharge reactor used in the ozone generator 30, but may be another load.
  • an inductor or the like for adjusting the resonance frequency of the load C3 may be connected to the secondary circuit.
  • the switch controller may not perform feedback control of the power P.
  • the effects (1) to (3) of the above embodiment can be achieved by performing only the feedforward control of the duty ratio based on at least the input voltage Vin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

共振インバータのスイッチ制御器（４０）は、ブリッジ回路スイッチ（Ｑ１－Ｑ４）のＤＵＴＹ比を算出し、動作を制御する。下アームＤＵＴＹ比算出器（５１）は、入力電圧（Ｖｉｎ）に基づくフィードフォワード制御により、マップ又は数式を用いて下アームＤＵＴＹ比を算出する。上アームＤＵＴＹ比算出器（５３）は、上アームＤＵＴＹ比として、入力電圧（Ｖｉｎ）の変動範囲における下アームＤＵＴＹ比の最大値以上の一定値を出力する。ＰＷＭ生成器（７０）は、下アーム用ＤＵＴＹ比算出器（５１）及び上アーム用ＤＵＴＹ比算出器（５３）の出力に基づいてＰＷＭ信号を生成し、ブリッジ回路スイッチ（Ｑ１－Ｑ４）に出力する。

Description

電力変換装置 関連出願の相互参照
　本出願は、２０１７年７月２０日に出願された特許出願番号２０１７－１４０６７３号に基づくものであり、ここにその記載内容を援用する。
　本開示は、電力変換装置に関する。
　従来、トランスの一次側に入力される電力をスイッチング動作により変換し、負荷が接続された二次側に出力する電力変換装置が知られている。例えば、特許文献１に記載された高電圧発生装置は、高電圧発生用トランスの二次側に静電式空気清浄機の集塵電極が接続される。この装置は、高電圧発生用トランスの一次側に接続されたスイッチング素子（以下「スイッチ」）に流れる電流を検出し、制御回路にフィードバックする。フィードバックされた電流値に基づいて制御回路がスイッチのＤＵＴＹ比を制御することにより、静電式空気清浄機の集塵能力を一定に保持する。
特開２００１－２５１８５４号公報
　動作状況等によって入力電圧が急変したとき、トランス一次側の電流を迅速に補償し、トランス二次側の出力を安定されることが要求される。しかし、特許文献１の従来技術では、入力電圧の急変に対しスイッチ電流がフィードバック制御されるため応答が遅れる。この応答遅れにより、指令値に対する出力電力のオーバーシュート、アンダーシュートや過電流が発生する。
　また、従来、プッシュプル回路を用いた共振インバータが知られている。従来の一般的なプッシュプル回路は、平滑コンデンサ及び二つのスイッチを含み、二つのスイッチが交互に動作することにより、共通のセンタタップに接続された二つの一次コイルを流れるトランス一次側電流を制御する。トランスの二次コイルには容量性の負荷が接続されており、負荷に流れる出力電流は二次回路のＬＣ成分によって共振する。このような共振インバータでは、第１一次コイル及び第２一次コイルに流す電流を主に平滑コンデンサから取り出しているため、平滑コンデンサの負担が大きく、リップル電流が大きくなりやすい。
　これに対し、アクティブクランプ式プッシュプル回路を用いることが考えられる。図１に示すように、アクティブクランプ式プッシュプル回路は、二つの下アームスイッチＱ１、Ｑ２、二つの上アームスイッチＱ３、Ｑ４、及びクランプコンデンサＣ２を含む。上アームスイッチＱ３、Ｑ４のソース端子及び下アームスイッチＱ１、Ｑ２のドレイン端子は、それぞれ、第１一次コイル２１及び第２一次コイル２２のスイッチ側端部２３、２４に接続される。クランプコンデンサＣ２は、上アームスイッチＱ３、Ｑ４のドレイン端子と、低電位入力端１２との間に接続される。
　このアクティブクランプ式プッシュプル回路において、下アームスイッチＱ１と上アームスイッチＱ４とを同時にオンさせる期間と、下アームスイッチＱ２と上アームスイッチＱ３とを同時にオンさせる期間を交互に繰り返す動作を想定する。この動作においてクランプコンデンサＣ２が平滑コンデンサＣ１の放電を補助することにより、平滑コンデンサＣ１の負担を減らし、リップル電流を低減することができる。
　ここで、特許文献１のフィードバック制御の問題点に鑑み、下アームスイッチＱ１、Ｑ２のＤＵＴＹ比を入力電圧に基づいてフィードフォワード制御する構成を採用する。この場合、上アームスイッチＱ３、Ｑ４のＤＵＴＹ比を下アームスイッチＱ１、Ｑ２のＤＵＴＹ比に追従して変化させると、出力電流の不連続モードが発生する場合がある。特に、出力電力に応じてスイッチング周波数を変化させる構成では、フィードフォワード制御においてＤＵＴＹ比がスイッチング周波数に依存するため、周波数に応じて複数のマップが必要になる。
　本開示の目的は、アクティブクランプ式プッシュプル回路を用いた共振インバータ型の電力変換装置において、入力電圧の急変による出力変動や過電流を抑制し、リップル電流を低減し、且つ、不連続モードの発生を回避する電力変換装置を提供することにある。
　本開示の電力変換装置は、平滑コンデンサと、第１一次コイル及び第２一次コイルと、二次コイルと、第１－第４スイッチと、クランプコンデンサと、スイッチ制御器と、を備える。
　平滑コンデンサは、直流電源の入力電圧が印加される高電位入力端及び低電位入力端の間に接続される。第１一次コイル及び第２一次コイルは、高電位入力端に接続された共通のセンタタップに一端が接続され、トランスの一次側を構成する。二次コイルは、トランスの二次側を構成し、負荷が接続される。
　第１スイッチ及び第２スイッチは、高電位側の端子が第１一次コイル及び第２一次コイルのセンタタップとは反対側の端部であるスイッチ側端部にそれぞれ接続され、低電位側の端子が低電位入力端に接続されてブリッジ回路の下アームを構成する。第１スイッチ及び第２スイッチは、所定のスイッチング周期で交互に動作する。第３スイッチ及び第４スイッチは、一方の端子が第１一次コイル及び第２一次コイルのスイッチ側端部にそれぞれ接続されてブリッジ回路の上アームを構成する。第３スイッチ及び第４スイッチは、第１スイッチ及び第２スイッチと同じスイッチング周期で交互に動作する。クランプコンデンサは、第３スイッチ及び第４スイッチの他方の端子と低電位入力端との間に接続される。
　ブリッジ回路スイッチは、第１スイッチ、第２スイッチ、第３スイッチ及び第４スイッチからなる。スイッチ制御器は、ブリッジ回路スイッチの動作について、スイッチング周期に対する各ブリッジ回路スイッチのオン時間の比であるＤＵＴＹ比を算出する。そして、スイッチ制御器は、少なくとも、第１スイッチのオン期間に第４スイッチがオンしており、第２スイッチのオン期間に第３スイッチがオンしているように動作を制御する。ここで、スイッチ制御器は、第１スイッチと第２スイッチとが同時にオンすること、及び、第３スイッチと第４スイッチとが同時にオンすることを禁止することが好ましい。
　スイッチ制御器は、下アームＤＵＴＹ比算出器と、上アームＤＵＴＹ比算出器と、ＰＷＭ生成器と、を含む。下アームＤＵＴＹ比算出器は、入力電圧に基づくフィードフォワード制御により、マップ又は数式を用いて第１スイッチ及び第２スイッチのＤＵＴＹ比である下アームＤＵＴＹ比を算出する。上アームＤＵＴＹ比算出器は、第３スイッチ及び第４スイッチのＤＵＴＹ比である上アームＤＵＴＹ比として、入力電圧の変動範囲における下アームＤＵＴＹ比の最大値以上の一定値を出力する。ＰＷＭ生成器は、下アームＤＵＴＹ比算出器及び上アームＤＵＴＹ比算出器の出力に基づいてＰＷＭ信号を生成し、ブリッジ回路スイッチに出力する。
　本開示では、下アームＤＵＴＹ比算出器が入力電圧に基づくフィードフォワード制御により下アームＤＵＴＹ比を算出するため、入力電圧の急変による出力変動や過電流を適切に抑制可能である。また、平滑コンデンサ及び下アームスイッチのみを含む一般的なプッシュプル回路でなく、クランプコンデンサ及び上アームスイッチを含むアクティブクランプ式プッシュプル回路が用いられる。平滑コンデンサの放電をクランプコンデンサが補助することで、平滑コンデンサの負担を減らし、リップル電流を低減することができる。
　さらに、上アームＤＵＴＹ比は、入力電圧の変動範囲における下アームＤＵＴＹ比の最大値以上の一定値に設定されている。好ましくは、上アームＤＵＴＹ比は、「第３スイッチのオン期間と第４スイッチのオン期間との間に確保されるデッドタイムに相当する値を０．５から差し引いた最大値」に設定されている。これにより、トランス印加電圧がワンパルス波形となり、不連続モードの発生を可及的に回避することができる。特に、出力電力に応じてスイッチング周波数を変化させる構成では、ＤＵＴＹ比のフィードフォワード制御における周波数依存性を無くすことができ、スイッチング周波数に応じたマップの取得や適合が不要となる。
　本開示についての上記目的及びその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、アクティブクランプ式プッシュプル回路を用いた電力変換装置の構成図であり、 図２は、オゾン発生装置に用いられる放電リアクタの模式図であり、 図３は、アクティブクランプ式プッシュプル回路の動作例のタイムチャートであり、 図４Ａは、タイミングＡ～Ｂの期間における電流経路を示す図であり、 図４Ｂは、タイミングＢ～Ｃ及びＦ～Ａの期間における電流経路を示す図であり、 図５Ａは、タイミングＣ～Ｄ及びＥ～Ｆの期間における電流経路を示す図であり、 図５Ｂは、タイミングＤ～Ｅの期間における電流経路を示す図であり、 図６は、第１、第２実施形態のスイッチ制御器の制御ブロック図であり、 図７は、入力電圧とＤＵＴＹ比との関係を規定したマップであり、 図８は、ＤＵＴＹ比制御により一定出力を維持する作用を説明する図であり、 図９は、第１実施形態の電力制御器の制御ブロック図であり、 図１０は、スイッチング周波数と電力との関係を示す特性図であり、 図１１は、第１実施形態によるゲート駆動方法を説明する図であり、 図１２は、第１実施形態によるトランス一次側電流、トランス印加電圧の波形図であり、 図１３Ａは、第１実施形態による入力電圧－ＤＵＴＹ比マップであり、 図１３Ｂは、第１実施形態によるＤＵＴＹ比のスイッチング周波数依存性を示す図であり、 図１４は、ＤＵＴＹ比の理論式導出に用いるワンパルス波形図であり、 図１５は、第２実施形態の電力制御器の制御ブロック図であり、 図１６は、間欠的な駆動パルス信号を示す図であり、 図１７Ａは、スイッチング周波数－瞬時電力の関係を示す図であり、 図１７Ｂは、バーストＤＵＴＹ比－平均電力の関係を示す図であり、 図１８は、比較例によるゲート駆動方法を説明する図であり、 図１９は、比較例によるトランス一次側電流、トランス印加電圧の波形図であり、 図２０Ａは、比較例による入力電圧－ＤＵＴＹ比マップであり、 図２０Ｂは、比較例によるＤＵＴＹ比のスイッチング周波数依存性を示す図である。
　以下、電力変換装置の複数の実施形態を図面に基づいて説明する。第１及び第２実施形態を包括して「本実施形態」という。本実施形態の電力変換装置は、トランスの一次側に入力される直流電力をプッシュプル回路のスイッチング動作により変換し、容量性負荷が接続された二次側に交流電力を出力する共振インバータである。共振インバータでは、出力電流の共振周波数に近い周波数でプッシュプル回路をスイッチング動作させることにより、高い電力を出力することができる。
　［共振インバータの構成と動作］
　最初に、本実施形態が適用される共振インバータの構成及び動作について、図１～図５を参照して説明する。図１に示すように、共振インバータ１００は、一端が共通のセンタタップ２５に接続された二つの一次コイル２１、２２、及び、二次コイル２６を含むトランス２０を備える。第１一次コイル２１、第２一次コイル２２のセンタタップ２５とは反対側の端部を、それぞれスイッチ側端部２３、２４と記す。共振インバータ１００の高電位入力端１１及び低電位入力端１２は、直流電源としてのバッテリ１０の正極及び負極に接続され、バッテリ１０の入力電圧Ｖｉｎが印加される。例えば低電位入力端１２はグランド電位、すなわち接地状態であってもよい。トランス２０のセンタタップ２５は、高電位入力端１１に接続される。
　トランス２０の一次側には、平滑コンデンサＣ１、並びに、基本的なプッシュプル回路を構成する第１スイッチＱ１及び第２スイッチＱ２が設けられている。平滑コンデンサＣ１は、高電位入力端１１及び低電位入力端１２の間に接続され、バッテリ１０の入力電圧Ｖｉｎを平滑化する。平滑コンデンサＣ１は、高電位側電極１７及び低電位側電極１８を有し、比較的容量が大きい。
　また、トランス２０の一次側には、本実施形態に特有の構成として、クランプコンデンサＣ２、並びに、第３スイッチＱ３及び第４スイッチＱ４が設けられている。本明細書では、この構成を「アクティブクランプ式プッシュプル回路」と呼ぶ。第１スイッチＱ１及び第２スイッチＱ２は、ブリッジ回路の下アームを構成するため、「下アームスイッチＱ１、Ｑ２」ともいう。第３スイッチＱ３及び第４スイッチＱ４は、ブリッジ回路の上アームを構成するため、「上アームスイッチＱ３、Ｑ４」ともいう。また、上下アームのスイッチを包括して「ブリッジ回路スイッチＱ１－Ｑ４」という。
　ブリッジ回路スイッチＱ１－Ｑ４は、例えばＭＯＳＦＥＴにより構成され、ゲート信号が入力されると、ドレイン－ソース間が通電する。また、ソースからドレインに向かう電流を許容するボディダイオードが付随されている。なお、スイッチとして、還流ダイオードが並列に接続されたＩＧＢＴ等を用いてもよく、その場合、端子の名称を、適宜、コレクタ、エミッタ等に読み替えて解釈すればよい。
　第１スイッチＱ１は、ドレイン端子が第１一次コイル２１のスイッチ側端部２３に接続され、ソース端子が低電位入力端１２に接続される。第２スイッチＱ２は、ドレイン端子が第２一次コイル２２のスイッチ側端部２４に接続され、ソース端子が低電位入力端１２に接続される。第１スイッチＱ１及び第２スイッチＱ２は、図８等に参照される所定のスイッチング周期Ｔｓで交互に動作する。これにより、第１一次コイル２１及び第２一次コイル２２に、互いに逆向きの第１電流Ｉ１及び第２電流Ｉ２が流れ、それに伴ってトランス２０の二次側に、方向が交番する出力電流Ｉｏが流れる。
　第３スイッチＱ３は、ソース端子が第１一次コイル２１のスイッチ側端部２３、及び、第１スイッチＱ１のドレイン端子に接続される。第４スイッチＱ４は、ソース端子が第２一次コイル２２のスイッチ側端部２４、及び、第２スイッチＱ２のドレイン端子に接続される。第３スイッチＱ３及び第４スイッチＱ４は、第１スイッチＱ１及び第２スイッチＱ２と同じスイッチング周期Ｔｓで交互に動作する。動作の詳細については後述する。
　クランプコンデンサＣ２は、第３スイッチＱ３及び第４スイッチＱ４のドレイン端子と低電位入力端１２との間に接続される。クランプコンデンサＣ２は、高電位側電極２７及び低電位側電極２８を有し、平滑コンデンサＣ１の放電性能を補助し、リップル電流を低減する機能を有する。
　トランス２０の二次側では、二次コイル２６の両端に、容量性の負荷Ｃ３の電極３１、３２が接続される。電極３２に接続される側の二次コイル２６の端部は、低電位入力端１２に接続されている。二次コイル２６のインダクタンス成分と負荷Ｃ３の容量成分とにより、二次回路を流れる出力電流Ｉｏに共振が発生する。インダクタンスをＬ、容量をＣとすると、その共振周波数は「１／（２π√ＬＣ）」で表される。
　図２に示すように、例えば本実施形態の負荷Ｃ３は、オゾン発生装置３０に用いられる放電リアクタである。放電リアクタＣ３は、複数組の電極３１、３２が流路３３に沿って設けられており、電極３１、３２間に高電圧のパルス電力が供給されると、流路３３を通過する酸素分子が分解され、酸素ラジカルが生成される。そして、酸素ラジカル（Ｏ）が他の酸素分子（Ｏ2）と反応することによりオゾン（Ｏ3）が生成される。このオゾン発生装置３０は、例えばエンジンを動力源とする車両に搭載され、排気中の未燃ＣＨを分解するためにオゾンを発生させる。共振インバータ１００は、放電リアクタＣ３に出力する電力を制御することにより、オゾンの生成量を調整する。
　図１に戻り、共振インバータ１００のバッテリ１０側には入力電圧検出器１５が設けられている。また、トランス２０の一次側の入力電力検出器１６、又は、二次側の出力電力検出器３６の少なくとも一方が設けられている。本実施形態のスイッチ制御器４０は、フィードフォワード制御を行うＤＵＴＹ比算出器５０、フィードバック制御を行う電力制御器６０、及び、ＰＷＭ信号を生成しブリッジ回路スイッチＱ１－Ｑ４のゲートに出力するＰＷＭ生成器７０を含む。
　ＤＵＴＹ比算出器５０は、入力電圧検出器１５から取得した入力電圧Ｖｉｎに基づくフィードフォワード制御により、マップ又は数式を用いてＤＵＴＹ比を算出する。ここで、ＤＵＴＹ比とは、スイッチング周期Ｔｓに対する各スイッチＱ１－Ｑ４のオン時間の比である。なお、図１に示すＤＵＴＹ比算出器５０の構成は、本実施形態と対比される比較例にも共通するものであり、本実施形態に特有の構成については、後述の図６に参照される。
　電力制御器６０は、入力電力検出器１６または出力電力検出器３６から取得した実電力Ｐを目標電力Ｐｒｅｆに一致させるようフィードバック制御する。電力制御器６０の詳細な構成についても後述する。ＰＷＭ生成器７０は、ＤＵＴＹ比算出器５０及び電力制御器６０の出力に基づいてＰＷＭ信号を生成する。
　次に図３～図５Ｂを参照し、アクティブクランプ式プッシュプル回路の動作概要について説明する。図１において、第１一次コイル２１を流れる電流を第１電流Ｉ１、第２一次コイル２２を流れる電流を第２電流Ｉ２とし、二次コイル２６を流れる電流を出力電流Ｉｏとする。第１電流Ｉ１及び第２電流Ｉ２は、センタタップ２５からスイッチ側端部２３、２４に向かう方向を正と定義する。出力電流Ｉｏは、負荷Ｃ３の電極３１から二次コイル２６を通り電極３２に向かう方向を正と定義する。
　図３のタイムチャートには、スイッチＱ１、Ｑ２の動作と第１電流Ｉ１、第２電流Ｉ２及び出力電流Ｉｏの変化との関係を示す。ここで、第１スイッチＱ１及び第４スイッチＱ４がオンする第１期間Ｔ１と、第２スイッチＱ２及び第３スイッチＱ３がオンする第２期間Ｔ２とは交互に切り替わるものとし、デッドタイムは無視する。
　なお、この例では第１電流Ｉ１及び第２電流Ｉ２を検出し、第１電流Ｉ１と第２電流Ｉ２とが正の切替値ＩSHIFTで等しくなるタイミングで各スイッチのオンオフを切り替えている。ただし、スイッチの切替タイミングは、これに限らない。第２電流Ｉ２が第１電流Ｉ１より大きいとき、出力電流Ｉｏは正となり、第１電流Ｉ１が第２電流Ｉ２より大きいとき、出力電流Ｉｏは負となる。
　スイッチング周期Ｔｓにおいて、第１電流Ｉ１又は第２電流Ｉ２がゼロクロスするタイミング、及び、第１電流Ｉ１と第２電流Ｉ２とがクロスし等しくなるタイミングに記号Ａ～Ｆを付す。第１期間Ｔ１中のタイミングＡ、Ｂでは、それぞれ第２電流Ｉ２が正から負、負から正にゼロクロスする。第１期間Ｔ１から第２期間Ｔ２に移行するタイミングＣでは、増加する第２電流Ｉ２と減少する第１電流Ｉ１とがクロスする。第２期間Ｔ２中のタイミングＤ、Ｅでは、それぞれ第１電流Ｉ１が正から負、負から正にゼロクロスする。第２期間Ｔ２から第１期間Ｔ１に移行するタイミングＦでは、増加する第１電流Ｉ１と減少する第２電流Ｉ２とがクロスする。
　図４Ａ、図４Ｂ、図５Ａ、図５Ｂには、それぞれ各タイミング間における第１電流Ｉ１及び第２電流Ｉ２の経路を示す。平滑コンデンサＣ１及びクランプコンデンサＣ２において、低電位電極１８、２８から高電位電極１７、２７に向かう矢印は放電を意味し、高電位電極１７、２７から低電位電極１８、２８に向かう矢印は充電を意味する。また、スイッチＱ１－Ｑ４を流れる電流の向きについて、ドレインからソースに流れる向きを順方向、ソースからドレインに流れる向きを逆方向と記す。
　図４Ａに示すタイミングＡ～Ｂの期間には、正の第１電流Ｉ１は、平滑コンデンサＣ１から放電され、センタタップ２５から第１一次コイル２１を通り、第１スイッチＱ１を順方向に流れる。負の第２電流Ｉ２は、クランプコンデンサＣ２から放電され、第４スイッチＱ４を順方向に流れて第２一次コイル２２及びセンタタップ２５を通り、平滑コンデンサＣ１に充電される。この期間には、平滑コンデンサＣ１の放電により発生する第１電流Ｉ１が第１一次コイル２１を流れると共に、クランプコンデンサＣ２の放電により発生する第２電流Ｉ２が第２一次コイル２２を流れる。
　図４Ｂに示すタイミングＢ～Ｃ及びＦ～Ａの期間には、正の第１電流Ｉ１は、図４Ａと同じ経路を図４Ａと同じ向きに流れる。正の第２電流Ｉ２は、図４Ａと同じ経路を図４Ａとは逆向きに流れる。すなわち、正の第２電流Ｉ２は、平滑コンデンサＣ１から放電され、センタタップ２５から第２一次コイル２２を通り、第４スイッチＱ４を逆方向に流れてクランプコンデンサＣ２に充電される。
　図５Ａに示すタイミングＣ～Ｄ及びＥ～Ｆの期間には、正の第２電流Ｉ２は、平滑コンデンサＣ１から放電され、センタタップ２５から第２一次コイル２２を通り、第２スイッチＱ２を順方向に流れる。正の第１電流Ｉ１は、平滑コンデンサＣ１から放電され、センタタップ２５から第１一次コイル２１を通り、第３スイッチＱ３を逆方向に流れてクランプコンデンサＣ２に充電される。
　図５Ｂに示すタイミングＤ～Ｅの期間には、正の第２電流Ｉ２は、図５Ａと同じ経路を図５Ａと同じ向きに流れる。負の第１電流Ｉ１は、図５Ａと同じ経路を図５Ａとは逆向きに流れる。すなわち、負の第１電流Ｉ１は、クランプコンデンサＣ２から放電され、第３スイッチＱ３を順方向に流れて第１一次コイル２１及びセンタタップ２５を通り、平滑コンデンサＣ１に充電される。この期間には、平滑コンデンサＣ１の放電により発生する第２電流Ｉ２が第２一次コイル２２を流れると共に、クランプコンデンサＣ２の放電により発生する第１電流Ｉ１が第１一次コイル２１を流れる。
　平滑コンデンサＣ１及び下アームスイッチＱ１、Ｑ２のみにより構成される通常のプッシュプル回路を用いた共振インバータでは、第１一次コイル２１及び第２一次コイル２２に流す電流を主に平滑コンデンサＣ１から取り出している。したがって、平滑コンデンサＣ１の負担が大きく、リップル電流が大きくなりやすいという課題がある。それに対しアクティブクランプ式のプッシュプル回路では、タイミングＡ～Ｂ及びＤ～Ｅの期間に、平滑コンデンサＣ１の放電により発生する電流と、クランプコンデンサＣ２の放電により発生する電流との両方が一次コイル２１、２２を流れる。そのため、平滑コンデンサＣ１による放電の負担が軽減され、リップル電流を低減することができる。
　（第１実施形態）
　このようなアクティブクランプ式のプッシュプル回路を用いた電力変換装置において、本実施形態のスイッチ制御器４０の構成について、図１、及び、図６～図１０を参照して説明する。図６には、スイッチ制御器４０のＤＵＴＹ比算出器５０の構成が、図１に対し詳細に示されている。本実施形態のＤＵＴＹ比算出器５０は、下アームＤＵＴＹ比算出器５１及び上アームＤＵＴＹ比算出器５３をそれぞれ有している。以下、下アームスイッチである第１スイッチＱ１及び第２スイッチＱ２のＤＵＴＹ比を「下アームＤＵＴＹ比」という。また、上アームスイッチである第３スイッチＱ３及び第４スイッチＱ４のＤＵＴＹ比を「上アームＤＵＴＹ比」という。
　下アームＤＵＴＹ比算出器５１は、入力電圧検出器１５によって検出された入力電圧Ｖｉｎに基づくフィードフォワード制御により、マップ又は数式を用いて下アームＤＵＴＹ比を算出する。図７に、フィードフォワード制御における入力電圧ＶｉｎとＤＵＴＹ比との関係を規定したマップを示す。このマップは、入力電圧Ｖｉｎの変動範囲において、入力電圧Ｖｉｎが高くなるほどＤＵＴＹ比が小さくなる負の相関を表している。したがって、変動範囲における入力電圧の下限値Ｖｉｎ＿ｍｉｎでのＤＵＴＹ比は最大となり、入力電圧の上限値Ｖｉｎ＿ｍａｘでのＤＵＴＹ比は最小となる。ここで、ＤＵＴＹ比の最大値を［α］と記す。なお、（ｄｍａｘ／２）及び［β］等の記載は、後の説明で引用される。
　図８を参照し、ＤＵＴＹ比制御によって出力が一定に維持される作用を説明する。入力電圧Ｖｉｎの変動範囲における相対的に低い電圧をＶｉｎ＿Ｌ、相対的に高い電圧をＶｉｎ＿Ｈと表す。例えばバッテリ１０の電圧として、Ｖｉｎ＿Ｌは１０Ｖ程度、Ｖｉｎ＿Ｈは１６Ｖ程度と想定される。図８には、スイッチング周期Ｔｓの前半に第１スイッチＱ１がオンし、スイッチング周期Ｔｓの後半に第２スイッチＱ２がオンする動作が示される。破線で示す低電圧Ｖｉｎ＿Ｌのとき、スイッチＱ１、Ｑ２のオン時間Ｔｏｎは、スイッチング周期の２分の１（Ｔｓ／２）に近く、ＤＵＴＹ比は０．５に近い。この状態から、実線で示す高電圧Ｖｉｎ＿Ｈまで入力電圧Ｖｉｎが上昇すると、スイッチＱ１、Ｑ２のオン時間Ｔｏｎが短く、すなわち、ＤＵＴＹ比が小さくなるように制御される。そのため、入力電圧Ｖｉｎが変化しても、ＤＵＴＹ比制御によって出力が一定に維持される。
　図６に戻り、上アームＤＵＴＹ比算出器５３は、上アームＤＵＴＹ比として一定値を出力する。つまり、図７、図８を参照したＤＵＴＹ比のフィードフォワード制御は、本実施形態では下アームＤＵＴＹ比についてのみ適用され、上アームＤＵＴＹ比の設定には反映されない。このように、本実施形態では上アームＤＵＴＹ比は固定値として出力される。上アームＤＵＴＹ比の値の具体的な設定、及び、この構成による作用効果については後述する。
　第１実施形態及び第２実施形態は、電力制御器６０の構成が異なる。第１実施形態及び第２実施形態の電力制御器６０の符号をそれぞれ６０１、６０２とする。図９に示すように、第１実施形態の電力制御器６０１は、スイッチング周波数制御器６５及びＰＷＭ周波数生成器６６を有し、電力をフィードバック制御する。スイッチング周波数制御器６５は、検出された電力Ｐを目標電力Ｐｒｅｆに一致させるようにスイッチング周波数を制御する。ＰＷＭ周波数生成器６６は、スイッチング周波数制御器６５の制御結果に基づきＰＷＭ周波数を生成し、ＰＷＭ生成器７０に出力する。
　図１０に示すように、スイッチング周波数と電力とは、共振周波数をピークとする山型の関係を有している。入力電圧Ｖｉｎが低圧側のＶｉｎ＿Ｌから高圧側のＶｉｎ＿Ｈに上昇すると山型カーブが全体に高電力側にシフトする。例えば、入力電圧Ｖｉｎ＿Ｌのとき、目標電力Ｐｒｅｆが得られるスイッチング周波数ｆ１で駆動されていたとする。その後、入力電圧Ｖｉｎ＿Ｈに上昇すると、スイッチング周波数ｆ１に対応する電力Ｐは目標電力Ｐｒｅｆを上回る。そこで、スイッチング周波数制御器６５は、電力Ｐが目標電力Ｐｒｅｆに一致するように、スイッチング周波数をｆ２に変化させる。
　次に、主に図１１～１３を参照し、本実施形態のスイッチ制御器４０の構成及び作用効果について、図１８～図２０に示される比較例の構成、作用と対比しつつ説明する。比較例のＤＵＴＹ比算出器の構成としては、図１のＤＵＴＹ比算出器５０が参照される。図１８に、比較例におけるブリッジ回路スイッチＱ１－Ｑ４の駆動方法を示す。Ｔｓはスイッチング周期である。Ｔｏｎ＿Ｌは下アームスイッチＱ１、Ｑ２のオン時間であり、Ｔｏｎ＿Ｕは上アームスイッチＱ３、Ｑ４のオン時間である。ブロック矢印は、入力電圧Ｖｉｎが低い状態から高い状態に上昇したとき、各スイッチＱ１－Ｑ４のオン時間Ｔｏｎが破線の状態から実線の状態に短縮されることを示す。
　比較例及び本実施形態に共通する駆動の前提として、下アームの第１スイッチＱ１及び第２スイッチＱ２は交互に同等に動作し、上アームの第３スイッチＱ３及び第４スイッチＱ４は交互に同等に動作する。また、図４、図５に示されるようなクランプコンデンサＣ２による放電補助作用が生じるためには、少なくとも、第１スイッチＱ１のオン期間に第４スイッチＱ４がオンしており、第２スイッチＱ２のオン期間に第３スイッチＱ３がオンしていることが必要である。ここで、短絡防止のため、上下アーム対である第１スイッチＱ１と第３スイッチＱ３、及び、第２スイッチＱ２と第４スイッチＱ４とが同時にオンすることが禁止されることは一般に技術常識である。
　さらに、アクティブクランプ式のプッシュプル回路では、第１スイッチＱ１と第２スイッチＱ２との同時オン状態、又は、第３スイッチＱ３と第４スイッチＱ４との同時オン状態が発生すると、トランス２０の一次コイル２１、２２の間で磁束がキャンセルされる。すると、二次側へ電力が出力されず、一次側で大きな電流が流れてしまう。その事態を回避するため、スイッチ制御器４０は、第１スイッチＱ１と第２スイッチＱ２とが同時にオンすること、及び、第３スイッチＱ３と第４スイッチＱ４とが同時にオンすることを禁止する。これにより、一次側に異常な電流が流れることが防止され、電力が二次側の負荷Ｃ３へ適切に出力される。
　以上の前提の下、比較例では、第１スイッチＱ１と第４スイッチＱ４は同時にオンオフし、第２スイッチＱ２と第３スイッチＱ３は同時にオンオフする。すなわち、上アームスイッチＱ３、Ｑ４のオン時間Ｔｏｎ＿Ｕは、入力電圧Ｖｉｎによらず、常に下アームスイッチＱ１、Ｑ２のオン時間Ｔｏｎ＿Ｌと等しく設定される。したがって、上アームＤＵＴＹ比は、入力電圧Ｖｉｎによらず、常に下アームＤＵＴＹ比と等しく設定される。
　図１１に示すように、本実施形態では、下アームスイッチＱ１、Ｑ２のオン時間Ｔｏｎ＿Ｌは、入力電圧Ｖｉｎの上昇に伴って比較例と同様に短縮する。しかし、上アームスイッチＱ３、Ｑ４のオン時間Ｔｏｎ＿Ｕは、入力電圧Ｖｉｎの変化によらず、スイッチング周期Ｔｓに対して一定である。つまり、上アームＤＵＴＹ比は、入力電圧Ｖｉｎの変化によらず一定値に設定される。この上アームＤＵＴＹ比の一定値は、下アームＤＵＴＹ比の最大値以上であって、好ましくは、「０．５からデッドタイムＤＴに相当する値を差し引いた値」に設定される。
　デッドタイムＤＴは、第３スイッチＱ３のオン期間と第４スイッチＱ４のオン期間との間に確保され、同時オン状態を回避するために必要な最小時間である。デッドタイムＤＴは、スイッチＱ３、Ｑ４の素子特性や製造ばらつきによって決まり、一般には、スイッチング周期Ｔｓの数％以内、例えば５％以内の時間が見込まれる。例えばデッドタイムＤＴに相当する値がスイッチング周期Ｔｓの５％の場合、「０．５から０．０５を差し引いた０．４５」が上アームＤＵＴＹ比として設定される。
　図７のマップに、「０．５からデッドタイム相当値を差し引いた値」を［β］と記す。すると、本実施形態では、上アームＤＵＴＹ比は、入力電圧の下限値Ｖｉｎ＿ｍｉｎに対応する最大ＤＵＴＹ比［α］以上、且つ、０．５からデッドタイム相当値を差し引いた値［β］以下の一定値として示される。好ましくは、上アームＤＵＴＹ比は、この範囲の最大値である［β］と同等の値に設定される。
　このように、本実施形態の現実的な駆動での上アームＤＵＴＹ比は、０．５からデッドタイム相当値を差し引いた値となる。しかし、理想的にデッドタイムをゼロと見なすと、本実施形態の駆動方法は、一方の上アームスイッチＱ３、Ｑ４を常にオンさせる「フルＤＵＴＹ比」での駆動を行うものであると言うことができる。一方、比較例の駆動方法は、上アームＤＵＴＹ比を下アームＤＵＴＹ比に追従させるものである。
　このような駆動方法の違いによる駆動波形の違いについて、比較例の図１９及び本実施形態の図１２を参照する。図１９及び図１２には、スイッチ電流、トランス一次側電流、トランス印加電圧、及びブリッジ回路スイッチＱ１－Ｑ４に対するゲート指令を示す。スイッチ電流は、いずれかのスイッチＱ１－Ｑ４に流れる電流を一つの図に表したものであり、縦線のタイミングで電流の流れるスイッチが切り替わったことを意味する。トランス一次側電流は、切り替わりタイミングを除く期間のスイッチ電流が連続的に流れる。
　図１９に示す比較例の駆動では、スイッチング周期Ｔｓの約４分の１に相当する時刻ｔ１０～ｔ１１の期間に第１スイッチＱ１及び第４スイッチＱ４がオンし、時刻ｔ１２～ｔ１３の期間に第２スイッチＱ２及び第３スイッチＱ３がオンする。時刻ｔ１１～ｔ１２の期間、及び、時刻ｔ１３～ｔ１４の期間には全てのスイッチＱ１－Ｑ４がオフする。このような駆動により、全スイッチＱ１－Ｑ４のオフ状態から、第１及び第４スイッチＱ１、Ｑ４、又は、第２及び第３スイッチＱ２、Ｑ３のオン状態に移行する直前に、電流が不連続に変化する「不連続モード」が発生する。この不連続モードの期間、トランス印加電圧の極性が反転し、スイッチング周期Ｔｓ中に正電圧、負電圧のパルスが各２回含まれる波形となっている。
　それに対し図１２に示す本実施形態の駆動では、第４スイッチＱ４は、第１スイッチＱ１がオンしている時刻ｔ０～ｔ１の期間を超えて、時刻ｔ０～ｔ２の期間オンする。第３スイッチＱ３は、第２スイッチＱ２がオンしている時刻ｔ２～ｔ３の期間を超えて、時刻ｔ２～ｔ４の期間オンする。このような上アームスイッチＱ３、Ｑ４のフルＤＵＴＹ比駆動により、電流不連続モードの発生が回避される。また、トランス印加電圧は、スイッチング周期Ｔｓ中に正電圧、負電圧のパルスが各１回含まれる「ワンパルス波形」となる。ワンパルス波形は、指令通りのパルスがトランスに印加されることを意味する。
　また、ＤＵＴＹ比算出器５０における周波数依存性の効果について、比較例の図２０Ａ、２０Ｂ、及び本実施形態の図１３Ａ、１３Ｂを参照する。図２０Ａ及び図１３Ａは、シミュレーションによって求めた、入力電圧Ｖｉｎが変化した場合に一定の電力を出力するために必要なＤＵＴＹ比のマップをスイッチング周波数毎に示したものである。図２０Ｂ及び図１３Ｂは、このマップを、入力電圧Ｖｉｎの低、中、高のレベル毎にスイッチング周波数対ＤＵＴＹ比の関係に直したものである。なお、縦軸のＤＵＴＹ比は、比較例では下アームＤＵＴＹ比及び上アームＤＵＴＹ比として共通に用いられる値を表し、本実施形態では下アームＤＵＴＹ比を表す。
　比較例では、同じ入力電圧Ｖｉｎにおいて、周波数が低いほどＤＵＴＹ比が高く、周波数が高いほどＤＵＴＹ比が低くなる傾向にある。すなわち、ＤＵＴＹ比はスイッチング周波数に依存している。したがって比較例では、ＤＵＴＹ比のフィードフォワード制御において、周波数に応じて複数のマップが必要となる。また、負荷Ｃ３が放電リアクタである場合等には、負荷容量等のばらつきや温度変化によって特性が変化し、共振周波数が変化する可能性がある。すると、やはりＤＵＴＹ比のフィードフォワード制御において、負荷の特性変化による影響を受けることとなる。
　それに対し、本実施形態の図１３Ａでは複数のスイッチング周波数におけるマップが一本の線に重なっている。なお、図示では故意に複数の線を少しずらし、複数のマップが重なっていることを表している。また、図１３Ｂに示す通り、各入力電圧Ｖｉｎにおいて、ＤＵＴＹ比はスイッチング周波数に依存しない。周波数依存性が無いため、仮に負荷Ｃ３の特性が変化し共振周波数が変化した場合でも、その影響を受けることがない。したがって本実施形態では、負荷Ｃ３の特性やスイッチング周波数に応じたマップの取得や適合が不要となり、一つのマップでＤＵＴＹ比のフィードフォワード制御を行うことが可能となる。
　ところで、図１３Ａのマップはシミュレーションによって得られたものであるが、下アームＤＵＴＹ比算出器５１は、シミュレーション又は実験で得られた波形を多項式近似した数式を用いて下アームＤＵＴＹを算出してもよい。これにより、最適なＤＵＴＹ比を予め算出することができる。また、下アームＤＵＴＹ比算出器５１は、図１３Ａのマップと同等のＤＵＴＹ比を理論式により導出することも可能である。次に、入力電圧Ｖｉｎに基づいてＤＵＴＹ比を算出する理論式の導出について説明する。
　まず、式中の記号を以下のように定義する。
　Ｖｉｎ：入力電圧
　Ｖｉｎ＿ｍｉｎ：入力電圧の変動範囲における下限値
　ｘ：必要減衰量
　Ｖｔ：トランス２０に印加されるトランス印加電圧
　Ｖｔ＿ｍｉｎ：トランス印加電圧の最小値
　Ｖｃ：クランプコンデンサＣ２の電極間電圧であるクランプコンデンサ電圧
　Ｖｃ＿ｍｉｎ：クランプコンデンサ電圧の最小値
　ｄ：ＤＵＴＹ比の２倍値（ｄ＝２×ＤＵＴＹ比）
　ｄｍａｘ：入力電圧の変動範囲におけるｄの最大値
　ｋ：基底実効値比
　図７の縦軸に示すように、入力電圧下限値Ｖｉｎ＿ｍｉｎにおけるＤＵＴＹ比の最大値は（ｄｍａｘ／２）と表される。必要減衰量ｘは、入力電圧下限値Ｖｉｎ＿ｍｉｎからの入力電圧Ｖｉｎの増加に伴って必要となるＤＵＴＹ比（＝ｄ／２）の減衰量である。また、本実施形態ではトランス印加電圧Ｖｔがワンパルス波形となることに基づいて、ｄ値は、図１４に示すように定義される。すなわち、スイッチのオン時間がスイッチング周期の２分の１（２／Ｔｓ）であるときｄ＝１となる。現実には、ｄ値は０≦ｄ＜１の範囲で設定される。
　アクティブクランプ式回路では、トランス印加電圧Ｖｔがクランプコンデンサ電圧Ｖｃとなることから、必要減衰量ｘは、式（１）で表される。
Figure JPOXMLDOC01-appb-M000005
　また、一次回路は昇圧形コンバータとなるため、入力電圧Ｖｉｎとクランプコンデンサ電圧Ｖｃとの関係は、式（２）、（３）で表される。
Figure JPOXMLDOC01-appb-M000006
Figure JPOXMLDOC01-appb-M000007
　式（２）、（３）を式（１）に代入すると、必要減衰量ｘは、入力電圧Ｖｉｎ及びｄ値により表される。必要減衰量ｘを式（４）に代入するとｄ値が算出され、ｄ値からＤＵＴＹ比が求められる。よって、理論式により最適なＤＵＴＹ比を算出することができる。
Figure JPOXMLDOC01-appb-M000008
　式（４）の導出について補足する。図１４のワンパルス波形をフーリエ展開し基本波成分を抽出すると、以下の式（５．１）～（５．３）が導出される。式（５．１）～（５．３）をまとめると、式（４）が得られる。
Figure JPOXMLDOC01-appb-M000009
　（本実施形態の効果）
　（１）特許文献１（特開２００１－２５１８５４号公報）の従来技術では、フィードバックされた電流値に基づいてＤＵＴＹ比を制御するため、入力電圧が急変したときの応答遅れにより、出力変動や過電流が発生するおそれがある。それに対し、本実施形態の下アームＤＵＴＹ比算出器５１は、入力電圧Ｖｉｎに基づくフィードフォワード制御によってＤＵＴＹ比を算出するため、入力電圧の急変による出力変動や過電流を抑制することができる。
　（２）プッシュプル回路を用いた共振インバータでは、第１一次コイル２１及び第２一次コイル２２に流す電流を主に平滑コンデンサＣ１から取り出しているため、平滑コンデンサＣ１の負担が大きく、リップル電流が大きくなりやすいという課題がある。本実施形態では、クランプコンデンサＣ２及び上アームスイッチＱ３、Ｑ４を含むアクティブクランプ式プッシュプル回路を用いることで、平滑コンデンサＣ１の放電をクランプコンデンサＣ２が補助する。これにより、平滑コンデンサＣ１の負担を減らし、リップル電流を低減することができる。
　（３）アクティブクランプ式プッシュプル回路の駆動方法において上アームスイッチＱ３、Ｑ４のＤＵＴＹ比を下アームスイッチＱ１、Ｑ２のＤＵＴＹ比に追従して変化させると、出力電流の不連続モードが発生するという問題がある。本実施形態の上アームＤＵＴＹ比算出器５３は、上アームＤＵＴＹ比として、入力電圧Ｖｉｎの変動範囲における下アームＤＵＴＹ比の最大値以上の一定値を出力する。好ましくは、上アームＤＵＴＹ比は、デッドタイムＤＴに相当する値を差し引いた最大値に設定されている。これにより、トランス印加電圧がワンパルス波形となり、不連続モードの発生を可及的に回避することができる。
　（４）本実施形態の電力制御器６０１は、電力のフィードバック制御によりスイッチング周波数を制御することで、電力を一定に制御することができる。また、この構成においてトランス印加電圧がワンパルス波形となることで、ＤＵＴＹ比のフィードフォワード制御における周波数依存性を無くすことができる。その結果、スイッチング周波数に応じたマップの取得や適合が不要となる。
　（第２実施形態）
　第２実施形態の電力変換装置について、図１５～図１７Ｂを参照して説明する。第２実施形態は、第１実施形態に対し、電力フィードバック制御の構成が異なる。図１５に示すように、第２実施形態の電力制御器６０２は、第１実施形態の電力制御器６０１が有するスイッチング周波数制御器６５及びＰＷＭ周波数生成器６６に加え、さらにバーストＤＵＴＹ比制御器６７及びバーストＤＵＴＹ比生成器６８を有する。
　スイッチング周波数制御器６５及びＰＷＭ周波数生成器６６は、瞬時電力Ｐinstの検出値を目標瞬時電力Ｐｒｅｆinstに一致させるようにスイッチング周波数をフィードバック制御し、ＰＷＭ生成器７０に出力する。バーストＤＵＴＹ比制御器６７及びバーストＤＵＴＹ比生成器６８は、平均電力Ｐavrの検出値を目標平均電力Ｐｒｅｆavrに一致させるようにバーストＤＵＴＹ比をフィードバック制御し、ＰＷＭ生成器７０に出力する。ＰＷＭ生成器７０は、電力制御器６０２で生成されたスイッチング周波数及びバーストＤＵＴＹ比に基づいて、ブリッジ回路スイッチＱ１－Ｑ４を間欠的に駆動するＰＷＭ信号を生成する。
　図１６に示すように、ブリッジ回路スイッチＱ１－Ｑ４は、駆動期間ＴDRIVE及び停止期間ＴSTOPを含む所定のバースト周期ＴBで間欠的に駆動される。すなわち、ブリッジ回路スイッチＱ１－Ｑ４は、駆動期間ＴDRIVEには指令されたＤＵＴＹ比及びスイッチング周波数に従ってオンオフ動作し、停止期間ＴSTOPには全てオフされる。バーストＤＵＴＹ比は、バースト周期ＴBに対する駆動期間ＴDRIVEの比である。例えば駆動期間ＴDRIVEと停止期間ＴSTOPとが等しい場合、バーストＤＵＴＹ比は０．５である。なお、バースト周波数（Ｈｚ）はバースト周期（ｓ）の逆数である。また、駆動期間ＴDRIVEの出力パルスオン時における電力が瞬時電力Ｐinstである。瞬時電力ＰinstにバーストＤＵＴＹ比を乗じた値が平均電力Ｐavrとなる。
　図１７Ａに示す全層放電電力は、放電リアクタＣ３の全層、すなわち、全ての電極３１、３２間で放電を行わせるために投入が必要な瞬時電力を意味する。全層放電電力の下限値が目標瞬時電力Ｐｒｅｆinstとして設定される。電力制御器６０２は、まず、スイッチング周波数－電力特性線において目標瞬時電力Ｐｒｅｆinstが得られるようにスイッチング周波数をｆ４からｆ３に変更することで、瞬時電力Ｐinstを制御する。これにより、放電リアクタＣ３の全層での放電を実現することができる。
　続いて電力制御器６０２は、図１７Ｂに示すバーストＤＵＴＹ比－電力特性線に基づき、目標平均電力Ｐｒｅｆavrに対応するバーストＤＵＴＹ比を生成する。要するに、目標瞬時電力Ｐｒｅｆinstに対する目標平均電力Ｐｒｅｆavrの割合がバーストＤＵＴＹ比として生成される。このように第２実施形態では、スイッチング周波数及びバーストＤＵＴＹ比の両方を操作することで、効率の良い全層での放電を維持しつつ、平均電力Ｐavrを制御することができる。また、第１実施形態と同様に出力電流の不連続モードの発生を回避し、下アームＤＵＴＹ比のフィードフォワード制御における周波数依存性を低減することができる。
　（その他の実施形態）
　（ａ）第２実施形態の電力制御器６０２は、スイッチング周波数の操作によって瞬時電力Ｐinstを制御した上で、バーストＤＵＴＹ比を操作して平均電力Ｐavrを制御する。これに対し、スイッチング周波数を例えば出力電流の共振周波数付近に固定し、バーストＤＵＴＹ比を操作して平均電力Ｐavrのみをフィードバック制御する形態も考えられる。この形態の電力制御器は、バーストＤＵＴＹ比制御器６７及びバーストＤＵＴＹ比生成器６８のみを有する構成であればよい。この形態では、ＤＵＴＹ比のフィードフォワード制御における周波数依存性はそもそも問題とならないが、不連続モードの発生回避について上記実施形態と同様の効果を奏する。
　（ｂ）トランス２０の二次コイル２６に接続される容量性の負荷Ｃ３は、オゾン発生装置３０に用いられる放電リアクタに限らず、他の負荷であってもよい。また、負荷Ｃ３の共振周波数を調整するためのインダクタ等が二次回路に接続されてもよい。
　（ｃ）例えば負荷Ｃ３の特性により、出力電力を厳密に制御する必要のない場合等は、スイッチ制御器は電力Ｐのフィードバック制御を行わなくてもよい。少なくとも入力電圧Ｖｉｎに基づくＤＵＴＹ比のフィードフォワード制御のみを行うことで、上記実施形態の効果（１）～（３）を奏することができる。
　以上、本開示は、上記実施形態になんら限定されるものではなく、その趣旨を逸脱しない範囲において種々の形態で実施可能である。
　本開示は、実施形態に準拠して記述された。しかしながら、本開示は当該実施形態および構造に限定されるものではない。本開示は、様々な変形例および均等の範囲内の変形をも包含する。また、様々な組み合わせおよび形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせおよび形態も本開示の範疇および思想範囲に入るものである。

Claims (8)

  1. 　直流電源（１０）の入力電圧（Ｖｉｎ）が印加される高電位入力端（１１）及び低電位入力端（１２）の間に接続される平滑コンデンサ（Ｃ１）と、
    　前記高電位入力端に接続された共通のセンタタップ（２５）に一端が接続され、トランス（２０）の一次側を構成する第１一次コイル（２１）及び第２一次コイル（２２）と、
    　前記トランスの二次側を構成し、負荷（Ｃ３）が接続される二次コイル（２６）と、
    　高電位側の端子が前記第１一次コイル及び前記第２一次コイルの前記センタタップとは反対側の端部であるスイッチ側端部（２３、２４）にそれぞれ接続され、低電位側の端子が前記低電位入力端に接続されてブリッジ回路の下アームを構成し、所定のスイッチング周期（Ｔｓ）で交互に動作する第１スイッチ（Ｑ１）及び第２スイッチ（Ｑ２）と、
    　一方の端子が前記第１一次コイル及び前記第２一次コイルの前記スイッチ側端部にそれぞれ接続されてブリッジ回路の上アームを構成し、前記スイッチング周期で交互に動作する第３スイッチ（Ｑ３）及び第４スイッチ（Ｑ４）と、
    　前記第３スイッチ及び第４スイッチの他方の端子と前記低電位入力端との間に接続されるクランプコンデンサ（Ｃ２）と、
    　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ及び前記第４スイッチからなるブリッジ回路スイッチの動作について、前記スイッチング周期に対する各前記ブリッジ回路スイッチのオン時間の比であるＤＵＴＹ比を算出し、少なくとも、前記第１スイッチのオン期間に前記第４スイッチがオンしており、前記第２スイッチのオン期間に前記第３スイッチがオンしているように動作を制御するスイッチ制御器（４０）と、
    　を備え、
    　前記スイッチ制御器は、
    　前記入力電圧に基づくフィードフォワード制御により、マップ又は数式を用いて前記第１スイッチ及び第２スイッチのＤＵＴＹ比である下アームＤＵＴＹ比を算出する下アームＤＵＴＹ比算出器（５１）と、
    　前記第３スイッチ及び第４スイッチのＤＵＴＹ比である上アームＤＵＴＹ比として、前記入力電圧の変動範囲における前記下アームＤＵＴＹ比の最大値以上の一定値を出力する上アームＤＵＴＹ比算出器（５３）と、
    　前記下アームＤＵＴＹ比算出器及び前記上アームＤＵＴＹ比算出器の出力に基づいてＰＷＭ信号を生成し、前記ブリッジ回路スイッチに出力するＰＷＭ生成器（７０）と、
    　を含む電力変換装置。
  2. 　前記スイッチ制御器は、前記第１スイッチと前記第２スイッチとが同時にオンすること、及び、前記第３スイッチと前記第４スイッチとが同時にオンすることを禁止する請求項１に記載の電力変換装置。
  3. 　前記上アームＤＵＴＹ比は、前記第３スイッチのオン期間と前記第４スイッチのオン期間との間に確保されるデッドタイムに相当する値を０．５から差し引いた最大値に設定されている請求項１または２に記載の電力変換装置。
  4. 　入力電圧をＶｉｎ、
    　入力電圧の変動範囲における下限値をＶｉｎ＿ｍｉｎ、
    　前記下限値からの入力電圧の増加に伴って必要となるＤＵＴＹ比の減衰量である必要減衰量をｘ、
    　前記トランスに印加されるトランス印加電圧をＶｔ、
    　前記トランス印加電圧の最小値をＶｔ＿ｍｉｎ、
    　前記クランプコンデンサの電極間電圧であるクランプコンデンサ電圧をＶｃ、
    　前記クランプコンデンサ電圧の最小値をＶｃ＿ｍｉｎ、
    　ＤＵＴＹ比の２倍値をｄ、
    　入力電圧の変動範囲におけるＤＵＴＹ比の２倍値の最大値をｄｍａｘとすると、
    　前記下アームＤＵＴＹ比算出器は、
    　以下の式（１）、式（２）、式（３）を用いて入力電圧から前記必要減衰量を算出し、
    Figure JPOXMLDOC01-appb-M000001
    Figure JPOXMLDOC01-appb-M000002
    Figure JPOXMLDOC01-appb-M000003
     　さらに、以下の式（４）によりｄ値を算出し、
    Figure JPOXMLDOC01-appb-M000004
     　算出されたｄ値に基づいて前記下アームＤＵＴＹ比を算出する請求項１～３のいずれか一項に記載の電力変換装置。
  5. 　前記スイッチ制御器は、
    　前記トランスの一次側の入力電力又は二次側の出力電力を目標電力に対してフィードバック制御する電力制御器（６０）をさらに備え、
    　前記ＰＷＭ生成器は、さらに前記電力制御器の出力に基づいて前記ＰＷＭ信号を生成する請求項１～４のいずれか一項に記載の電力変換装置。
  6. 　前記電力制御器（６０１）は、前記ブリッジ回路スイッチのスイッチング周波数を操作して電力を制御する請求項５に記載の電力変換装置。
  7. 　前記スイッチ制御器は、駆動期間（ＴDRIVE）及び停止期間（ＴSTOP）を含む所定のバースト周期（ＴB）で前記ブリッジ回路スイッチを間欠的に駆動し、
    　前記電力制御器（６０２）は、前記バースト周期に対する前記駆動期間の比であるバーストＤＵＴＹ比を操作して電力を制御する請求項５または６に記載の電力変換装置。
  8. 　前記負荷は、オゾン発生装置（３０）に用いられる放電リアクタである請求項１～７のいずれか一項に記載の電力変換装置。
PCT/JP2018/026804 2017-07-20 2018-07-18 電力変換装置 WO2019017361A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018003721.5T DE112018003721T5 (de) 2017-07-20 2018-07-18 Leistungsumwandlungsvorrichtung
US16/745,918 US10862403B2 (en) 2017-07-20 2020-01-17 Power conversion apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017140673A JP6708175B2 (ja) 2017-07-20 2017-07-20 電力変換装置
JP2017-140673 2017-07-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/745,918 Continuation US10862403B2 (en) 2017-07-20 2020-01-17 Power conversion apparatus

Publications (1)

Publication Number Publication Date
WO2019017361A1 true WO2019017361A1 (ja) 2019-01-24

Family

ID=65015560

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026804 WO2019017361A1 (ja) 2017-07-20 2018-07-18 電力変換装置

Country Status (4)

Country Link
US (1) US10862403B2 (ja)
JP (1) JP6708175B2 (ja)
DE (1) DE112018003721T5 (ja)
WO (1) WO2019017361A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2578145B (en) * 2018-10-18 2023-08-09 Owlstone Med Ltd Waveform generator
JP7157640B2 (ja) * 2018-11-28 2022-10-20 株式会社Soken 電力変換装置の制御装置
EP3937365B1 (en) * 2019-03-06 2024-04-03 Metawater Co., Ltd. Power supply, control program, and control method
TWI734509B (zh) * 2019-06-04 2021-07-21 極創電子股份有限公司 過電流保護模組及相關的過電流保護方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012210143A (ja) * 2011-03-29 2012-10-25 Sony Corp グリッドタイインバータ、システム及び方法
US20140268903A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag System and Method for a Switched-Mode Power Converter
JP2015173541A (ja) * 2014-03-11 2015-10-01 トヨタ自動車株式会社 電力変換装置及びその起動方法
JP2015201999A (ja) * 2014-04-09 2015-11-12 トヨタ自動車株式会社 電力変換装置及びその制御方法
US9774263B1 (en) * 2016-08-05 2017-09-26 Schneider Electric It Corporation Power converter with extended hold-up time

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251854A (ja) 2000-03-03 2001-09-14 Diamond Electric Mfg Co Ltd 高電圧発生装置
DE102004033994B4 (de) * 2003-07-16 2017-07-27 Denso Corporation Gleichstrom-Gleichstrom-Wandler
US7746670B2 (en) * 2006-10-04 2010-06-29 Denso Corporation Dual-transformer type of DC-to-DC converter
JP5168603B2 (ja) * 2010-01-26 2013-03-21 株式会社デンソー スイッチング装置
JP5071516B2 (ja) * 2010-04-22 2012-11-14 株式会社デンソー 電力変換装置
JP5387629B2 (ja) * 2011-07-30 2014-01-15 株式会社デンソー Ｄｃｄｃコンバータの制御装置
US10263508B2 (en) * 2015-07-21 2019-04-16 Christopher Donovan Davidson Single stage isolated AC/DC power factor corrected converter
JP2017060294A (ja) 2015-09-16 2017-03-23 株式会社デンソー パルス発生装置及びオゾン生成システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012210143A (ja) * 2011-03-29 2012-10-25 Sony Corp グリッドタイインバータ、システム及び方法
US20140268903A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag System and Method for a Switched-Mode Power Converter
JP2015173541A (ja) * 2014-03-11 2015-10-01 トヨタ自動車株式会社 電力変換装置及びその起動方法
JP2015201999A (ja) * 2014-04-09 2015-11-12 トヨタ自動車株式会社 電力変換装置及びその制御方法
US9774263B1 (en) * 2016-08-05 2017-09-26 Schneider Electric It Corporation Power converter with extended hold-up time

Also Published As

Publication number Publication date
US20200153342A1 (en) 2020-05-14
JP2019022378A (ja) 2019-02-07
JP6708175B2 (ja) 2020-06-10
DE112018003721T5 (de) 2020-04-02
US10862403B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
JP6942852B2 (ja) 広出力電圧範囲用の絶縁型ｄｃ／ｄｃコンバータ及びその制御方法
JP5325983B2 (ja) Ｄｃ／ｄｃ電力変換装置
WO2019017361A1 (ja) 電力変換装置
EP2728724A1 (en) Power source system
US20140211515A1 (en) Dc-dc converter and power supply device having dc-dc converter
US20140226369A1 (en) Power converter with dead-time control function
JP6012822B1 (ja) 電力変換装置
JP6132887B2 (ja) 電力変換装置
JP5783195B2 (ja) 電源装置及び制御方法
JP2020010594A (ja) Ｄｃ／ｄｃコンバータ
JP2013132112A (ja) スイッチング電源装置及びその制御方法
JP2020182367A (ja) Ｄｃ−ｄｃコンバータ
JP7001896B2 (ja) Ｄｃ－ｄｃコンバータ
US20200252002A1 (en) Resonant inverter apparatus
JP2013236428A (ja) 直流変換装置
JP7189191B2 (ja) 電源制御装置
CN112400273B (zh) 开关电源
JP6603927B1 (ja) プラズマ装置用直流パルス電源装置
JP6048167B2 (ja) Ｄｃｄｃコンバータ及びこのｄｃｄｃコンバータを備えた電源装置
JP2019009848A (ja) Ｄｃ−ｄｃコンバータ、これを用いた電源システム及び当該電源システムを用いた自動車
JP5958414B2 (ja) Ｄｃｄｃコンバータ及びこのｄｃｄｃコンバータを備えた電源装置
JP2020108304A (ja) 電力変換装置、電力変換装置の制御方法、及び制御装置
JP2018164391A (ja) 共振インバータ
JP7495311B2 (ja) 電力変換装置、電力変換装置の制御方法、及び電力システム
JP2002159176A (ja) 電源装置及び放電灯点灯装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18834912

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18834912

Country of ref document: EP

Kind code of ref document: A1