WO2018220825A1

WO2018220825A1 - レーダ装置

Info

Publication number: WO2018220825A1
Application number: PCT/JP2017/020624
Authority: WO
Inventors: 健太郎磯田
Original assignee: 三菱電機株式会社
Priority date: 2017-06-02
Filing date: 2017-06-02
Publication date: 2018-12-06
Also published as: JP6573747B2; JPWO2018220825A1

Abstract

レーダ装置（１）は、複数のディジタル受信信号の各々から、奇数番目サンプル値の系列からなる第１のディジタル受信信号と偶数番目サンプル値の系列からなる第２のディジタル受信信号とを分離する信号分離部（３１）と、複数の時間区間の各々について第１のディジタル受信信号及び第２のディジタル受信信号のうちの一方の複素共役と、第１のディジタル受信信号及び第２のディジタル受信信号のうちの他方とを乗算することにより複数の乗算信号を生成する複素乗算部（３２）と、複数の乗算信号を複数の周波数領域信号にそれぞれ変換する領域変換部（３４）と、複数の周波数領域信号を積分することで合成信号を生成する信号合成部（３６）とを備える。

Description

レーダ装置

　本発明は、移動物体を検出するレーダ技術に関し、特に、加速度運動する移動物体を検出するレーダ技術に関する。

　従来のレーダ技術においては、外部空間にパルス状のレーダ波（電磁波）が繰り返し放射され、その外部空間に存在する物体から反射レーダ波を受信し検波することによって時系列の受信信号が生成される。また、信号対雑音電力比（ＳＮＲ）の改善のために、一定の時間区間内のそれら受信信号を時間領域または周波数領域で積分することが行われていた。しかしながら、観測対象となる物体すなわち目標（ターゲット）の移動速度の変化によるドップラ周波数の変化が生じた場合、ＳＮＲが劣化するという問題があった。特許文献１（特開２００１－１３３５４４号公報）には、そのような問題を解決するための技術が開示されている。

　特許文献１に開示されているレーダ装置は、各パルスヒットに対応する受信信号データを２組のデータセットに分割するデータ分割手段と、それら２組のデータセットの一方を高速フーリエ変換する第１のＦＦＴ手段と、それら２組のデータセットの他方を高速フーリエ変換する第２のＦＦＴ手段と、第１のＦＦＴ手段の出力の複素共役に第２のＦＦＴ手段の出力を乗算する複素乗算手段と、この複素乗算手段の複数回分の出力を同一のドップラ周波数成分について加算すなわちコヒーレント積分する複素加算手段とを備えている。

特開２００１－１３３５４４号公報（たとえば、図２及び段落００３５～００４６，特に段落００４４）

　特許文献１に開示されているレーダ装置では、第１及び第２のＦＦＴ手段の出力の２つのドップラスペクトルにおける各周波数成分の位相が、観測対象の速度にかかわらず、全てのパルスヒットについて一定値をとるとの想定下でコヒーレント積分が行われている。しかしながら、観測対象の速度変化（加速度運動）によりパルスヒット間で各周波数成分の位相は変わりうる。したがって、観測対象の加速度が小さい場合でなければ、コヒーレント積分が実行されてもＳＮＲの十分な改善を期待することができない。

　上記に鑑みて本発明の目的は、加速度運動する目標に対しても高ＳＮＲを実現することができるレーダ装置を提供することである。

　本発明の一態様によるレーダ装置は、外部空間に存在する目標で反射されたレーダ送信波を受信する受信アンテナと、前記受信アンテナの出力を基に受信信号を生成し、連続する複数の時間区間の各々で前記受信信号をサンプリングすることにより前記複数の時間区間の受信信号波形をそれぞれ表す複数のディジタル受信信号を生成する受信器と、前記複数のディジタル受信信号の各々から、奇数番目サンプル値の系列からなる第１のディジタル受信信号と偶数番目サンプル値の系列からなる第２のディジタル受信信号とを分離する信号分離部と、前記複数の時間区間の各々について、前記第１のディジタル受信信号及び前記第２のディジタル受信信号のうちの一方の複素共役と、前記第１のディジタル受信信号及び前記第２のディジタル受信信号のうちの他方とを乗算することにより、前記複数の時間区間にそれぞれ対応する複数の乗算信号を生成する複素乗算部と、前記複数の乗算信号を複数の周波数領域信号にそれぞれ変換する領域変換部と、前記複数の周波数領域信号を積分することで合成信号を生成する信号合成部とを備えることを特徴とする。

　本発明によれば、加速度が大きい目標に対しても高ＳＮＲの合成信号を生成することができる。したがって、精度の高い目標検出を行うことが可能である。

本発明に係る実施の形態１であるレーダ装置の概略構成を示すブロック図である。ＣＰＩ（Ｃｏｈｅｒｅｎｔ　Ｐｒｏｃｅｓｓｉｎｇ　Ｉｎｔｅｒｖａｌ）とディジタル受信信号との間の関係を概略的に示す図である。実施の形態１に係る信号処理の手順の一例を概略的に示すフローチャートである。実施の形態１における信号処理部のハードウェア構成例を概略的に示すブロック図である。本発明に係る実施の形態２であるレーダ装置の概略構成を示すブロック図である。実施の形態２に係る信号処理の手順の一例を概略的に示すフローチャートである。

　以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面全体において同一符号を付された構成要素は、同一構成及び同一機能を有するものとする。

実施の形態１．
　図１は、本発明に係る実施の形態１であるレーダ装置１の概略構成を示すブロック図である。図１に示されるようにレーダ装置１は、ＲＦ（高周波）帯域の一連のパルス変調波からなるレーダ送信波ＴＷを外部空間に放射する信号送信部１０と、当該外部空間に存在する目標Ｔｇｔで反射されたレーダ送信波（反射波）を受信する信号受信部２０と、この信号受信部２０の出力にディジタル信号処理を施して目標Ｔｇｔを検出する信号処理部３０とを備えている。

　信号送信部１０は、各々が周波数変調または位相変調された複数の高周波パルスをパルス変調波として連続的に出力する送信器１１と、これらパルス変調波からなるレーダ送信波ＴＷを外部空間に放射する送信アンテナ１２とを有する。また、送信器１１は、受信信号の復調に必要な信号及び情報を信号受信部２０に供給する。

　信号受信部２０は、目標Ｔｇｔから反射波を受信する受信アンテナ２２と、受信アンテナ２２の高周波出力を処理してディジタル受信信号ｓ［ｑ，ｎ］を生成する受信器２１とを有する。

　具体的には、受信器２１は、受信アンテナ２２の高周波出力を周波数変換することでＲＦ帯域よりも低い周波数帯域のアナログ信号を生成し、このアナログ信号に位相検波処理を施すことにより同相成分及び直交成分からなるアナログ受信信号ｓ（ｔ）（ｔは時間）を生成する。そして、受信器２１は、Ａ／Ｄ変換器を使用して当該アナログ受信信号ｓ（ｔ）をサンプリングすることにより、受信信号波形を表す離散時間信号すなわちディジタル受信信号ｓ［ｑ，ｎ］を生成する。ここで、ｑは、ディジタル受信信号ｓ［ｑ，ｎ］を時間軸上で分割するために設定された時間区間であるＣＰＩ（Ｃｏｈｅｒｅｎｔ　Ｐｒｏｃｅｓｓｉｎｇ　Ｉｎｔｅｒｖａｌ）を特定する番号（以下「ＣＰＩ番号」という。）である。ＣＰＩ番号ｑは、０，１，…，Ｑ－１（Ｑは正整数）のうちのいずれかの整数値をとる。また、ｎは、１ＣＰＩ内のサンプリング番号である。サンプリング数をＮ（Ｎは正の偶数）で表すとき、サンプリング番号ｎは、０，１，２，…，Ｎ－１のうちのいずれかの整数値をとる。

　図２は、ＣＰＩとディジタル受信信号ｓ［ｑ，ｎ］との間の関係を概略的に示す図である。図２に示されるように、ディジタル受信信号ｓ［ｑ，ｎ］は、１ＣＰＩ内にＮパルス分のサンプル値（信号値）の系列を含む。たとえば、ｑ番目のＣＰＩには、サンプル値ｓ［ｑ，１］，ｓ［ｑ，２］，…，ｓ［ｑ，Ｎ－１］の系列が存在する。

　アナログ受信信号ｓ（ｔ）は、たとえば、次式（１）に示されるように複素信号として表現可能である。

　ここで、ｔは時間、Ｂは振幅、ｊは虚数単位、ｆ_ｃは送信周波数、ｃは光の速度、Ｒ（ｔ）は目標Ｔｇｔと信号受信部２０との間の距離である。時間ｔが小さな値であるとき、距離Ｒ（ｔ）は近似的に次式（２）で表現される。

　ｒ＝Ｒ（ｔ＝０）とするとき、式（２）は、次式（３）で表現することができる。

　ここで、ｖ_Ｄは、信号受信部２０に対する目標Ｔｇｔの相対速度であり、ａは、信号受信部２０に対する目標Ｔｇｔの相対加速度である。

　したがって、ｑ＝０の場合、ディジタル受信信号ｓ［ｑ＝０，ｎ］＝ｓ［ｎ］は、近似的に次式（４）で表現される。

　ここで、Δｔはサンプリング周期、Ａ［ｎ］は時刻ｔ＝ｎΔｔにおける振幅である。以下、説明の便宜上、振幅Ａ［ｎ］は、時刻に依らずに一定値Ａであるものとする。

　図１に示されるように信号処理部３０は、信号分離部３１、複素乗算部３２、一時記憶メモリ３３、領域変換部３４、一時記憶メモリ３５、信号合成部（インコヒーレント積分部）３６及び目標検出部３７を備えて構成されている。以下、図３を参照しつつ、信号処理部３０の機能及び動作について説明する。図３は、信号処理部３０における信号処理の手順の一例を概略的に示すフローチャートである。

　上述したように信号送信部１０は、一連のパルス変調波からなるレーダ送信波ＴＷを外部空間に放射する。信号受信部２０は、当該外部空間に存在する目標Ｔｇｔからの反射波を受信し、ディジタル受信信号ｓ［ｑ，ｎ］を生成する。信号処理部３０は、ディジタル受信信号ｓ［ｑ，ｎ］に対してディジタル信号処理を実行する。

　図３を参照すると、先ず、信号処理部３０においてＣＰＩ番号ｑが初期値（＝０）に設定される（ステップＳＴ１３）。信号分離部３１は、入力されたディジタル受信信号ｓ［ｑ＝０，ｎ］から、奇数番目サンプル値の系列からなる第１のディジタル受信信号ｓ_ｏ［ｑ，ｍ］（＝ｓ［ｑ，２ｍ＋１］）と、偶数番目サンプル値の系列からなる第２のディジタル受信信号ｓ_ｅ［ｑ，ｍ］（＝ｓ［ｑ，２ｍ］）とを分離する（ステップＳＴ１４）。ここで、ｍは、０，１，…，Ｎ／２－１の範囲内の整数である。ｑ＝０の場合の第２のディジタル受信信号ｓ_ｅ［ｍ］（＝ｓ_ｅ［０，ｍ］）は、次式（５）で表現される。

　一方、ｑ＝０の場合の第１のディジタル受信信号ｓ_ｏ［ｍ］（＝ｓ_ｏ［０，ｍ］）は、次式（６）で表現される。

　次に、複素乗算部３２は、第１のディジタル受信信号ｓ_ｏ［ｑ，ｍ］及び第２のディジタル受信信号ｓ_ｅ［ｑ，ｍ］のうちの一方の複素共役を算出する（ステップＳＴ１５）。次いで、複素乗算部３２は、第１のディジタル受信信号ｓ_ｏ［ｑ，ｍ］及び第２のディジタル受信信号ｓ_ｅ［ｑ，ｍ］のうちの他方に当該複素共役を乗算して乗算信号ｓ_ｏｅ［ｑ，ｍ］を算出する（ステップＳＴ１６）。乗算信号ｓ_ｏｅ［ｑ，ｍ］は、一時記憶メモリ３３に記憶される。

　ｑ＝０の場合、複素乗算部３２は、たとえば次式（７）に示すように第２のディジタル受信信号ｓ_ｅ［ｍ］の複素共役を複素共役信号ｓ_ｅ ^＊［ｍ］として算出することができる（ステップＳＴ１５）。

　また、ｑ＝０の場合、複素乗算部３２は、次式（８）に示すように、第１のディジタル受信信号ｓ_ｏ［ｍ］に複素共役信号ｓ_ｅ ^＊［ｍ］を乗算して乗算信号ｓ_ｏｅ［ｍ］を算出することができる（ステップＳＴ１６）。

　次に、領域変換部３４は、一時記憶メモリ３３からＮ／２個の乗算信号ｓ_ｏｅ［ｑ，０］，ｓ_ｏｅ［ｑ，１］，…，ｓ_ｏｅ［ｑ，Ｎ／２－１］を読み出し、これら乗算信号ｓ_ｏｅ［ｑ，０］～ｓ_ｏｅ［ｑ，Ｎ／２－１］に対して離散フーリエ変換などの直交変換を施すことにより、Ｎ／２個の周波数領域信号Ｓ_ｏｅ［ｑ，０］～Ｓ_ｏｅ［ｑ，Ｎ／２－１］を生成する（ステップＳＴ１７）。具体的には、領域変換部３４は、次式（９）に従い、乗算信号ｓ_ｏｅ［ｑ，０］～ｓ_ｏｅ［ｑ，Ｎ／２－１］にＮ／２点の離散フーリエ変換を施すことにより、周波数領域信号Ｓ_ｏｅ［ｑ，０］～Ｓ_ｏｅ［ｑ，Ｎ／２－１］を生成することができる。

　離散フーリエ変換としては、信号処理の技術分野で広く採用されている高速フーリエ変換（Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）を使用することが望ましい。ｑ＝０の場合、領域変換部３４は、上式（８）で示される乗算信号ｓ_ｏｅ［０］～ｓ_ｏｅ［Ｎ／２－１］に離散フーリエ変換を施すことにより、次式（１０）で示される周波数領域信号Ｓ_ｏｅ［ｋ］（ｋ＝０，１，…，Ｎ／２－１）を生成することができる。

　一時記憶メモリ３５は、領域変換部３４から出力された周波数領域信号Ｓ_ｏｅ［ｑ，０］～Ｓ_ｏｅ［ｑ，Ｎ／２－１］を記憶する（ステップＳＴ１８）。ＣＰＩ番号ｑが上限値Ｑ－１に到達していない場合（ステップＳＴ１９のＮＯの場合）、ＣＰＩ番号ｑが１だけインクリメントされる（ステップＳＴ２０）。その後、当該ＣＰＩ番号ｑについて、ステップＳＴ１４～ＳＴ１９が実行される。

　ステップＳＴ１９でＣＰＩ番号ｑが上限値Ｑ－１に到達したと判定されたとき（ステップＳＴ１９のＹＥＳの場合）、一時記憶メモリ３５は、Ｑ個のＣＰＩ分の周波数領域信号Ｓ_ｏｅ［０，０］～Ｓ_ｏｅ［０，Ｎ／２－１］，Ｓ_ｏｅ［１，０］～Ｓ_ｏｅ［１，Ｎ／２－１］，…，Ｓ_ｏｅ［Ｑ－１，０］～Ｓ_ｏｅ［Ｑ－１，Ｎ／２－１］を蓄積している。この場合に、信号合成部３６は、Ｑ個のＣＰＩ分の周波数領域信号｛Ｓ_ｏｅ［ｑ，ｋ］｝（ｑ＝０～Ｑ－１；ｋ＝０～Ｎ／２－１）を一時記憶メモリ３５から読み出し、当該周波数領域信号｛Ｓ_ｏｅ［ｑ，ｋ］｝に対してＣＰＩ方向（ｑ方向）のインコヒーレント積分を実行して合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成する（ステップＳＴ２１）。ここで、インコヒーレント積分とは、複素信号の絶対値または電力（絶対値の二乗）を位相を含まない状態で積分することである。

　本実施の形態では、ＣＰＩ間隔ＴはＮΔｔであり、ＣＰＩの個数はＱである。ｑ番目のＣＰＩにおける周波数領域信号Ｓ_ｏｅ［ｑ，ｋ］は、加速度ａの存在により相対速度がａ×ｑ×Ｔだけ変化することを考慮すれば、次式（１１）で表現することが可能である。

　式（１１）中、ｍ，ｑに関係のない位相項はｅｘｐ（ｊθ）として表現されている。式（１１）の導出方法は以下のとおりである。先ず、上式（３）を時間で微分することで、次式（１１．１）が導出される。

　ｑ番目のＣＰＩの開始時刻はｔ＝ｑＴであるから、ｔ＝ｑＴを式（１１．１）に代入することで、次式（１１．２）が導出される。

　式（１１．２）のｖ［ｑ］で上式（１０）のｖ_Ｄを置き換えることで、式（１１）を導出することができる。式（１１）中のθは、次式（１１．３）で与えられる。

　信号合成部３６は、次式（１２．１）または（１２．２）に従い、周波数領域信号｛Ｓ_ｏｅ［ｑ，ｋ］｝の絶対値または電力を積分する（インコヒーレント積分する）ことで合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することができる（ステップＳＴ２１）。

　周波数領域信号Ｓ_ｏｅ［ｑ，ｋ］は、上式（１０），（１１）に示したように、加速度ａとＣＰＩ番号ｑとに依存する信号である。それ故、周波数領域信号Ｓ_ｏｅ［ｑ，ｋ］の絶対値または電力（絶対値の二乗）の分布は、加速度ａと周波数との関係を示すスペクトル（以下「加速度スペクトル」という。）として表現される。信号合成部３６は、このような加速度スペクトルを長時間Ｑ×ＣＰＩに亘って積分することにより、高ＳＮＲの合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することができる。

　加速度スペクトルのピーク位置でのｋをｋ_ｐとすれば、上式（１０），（１１）の右辺の絶対値を最大にする位置が当該ピーク位置となることから、次式（１３）が成立する。

　式（１３）が成立する場合の加速度ａをａ_ｋとすれば、加速度ａ_ｋは、次式（１４）で表現される。

　よって、加速度分解能Δａ_ｋは、次式（１５）で表すことができる。

　次に、目標検出部３７は、上記合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］に基づいて目標検出処理を実行する（ステップＳＴ２２）。目標検出処理としては、レーダ技術分野で広く採用されているＣＦＡＲ（Ｃｏｎｓｔａｎｔ　Ｆａｌｓｅ　Ａｌａｒｍ　Ｒａｔｉｏ）技術を使用すればよい。ＣＦＡＲは、たとえば、以下の非特許文献に開示されている。
　非特許文献：Chen, V. C., "Time-Frequency transforms for Radar Imaging and Signal Analysis", ISBN-10: 1580532888, 1 January 2002.

　上記した信号処理部３０のハードウェア構成は、たとえば、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ），ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などの半導体集積回路を有するプロセッサで実現されればよい。あるいは、信号処理部３０のハードウェア構成は、メモリから読み出されたソフトウェアまたはファームウェアのプログラムコード（命令群）を実行する、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などの演算装置を含むプロセッサで実現されてもよい。前記半導体集積回路と前記演算装置との組合せを有するプロセッサで信号処理部３０のハードウェア構成を実現することも可能である。

　図４は、信号処理部３０の機能を実現するハードウェア構成例である信号処理装置４０を概略的に示すブロック図である。信号処理装置４０は、プロセッサ４１、メモリ４２、入力インタフェース部４３、出力インタフェース部４４及び信号路４５を含んで構成されている。信号路４５は、プロセッサ４１、メモリ４２、入力インタフェース部４３及び出力インタフェース部４４を相互に接続するためのバスである。入力インタフェース部４３は、信号受信部２０から入力されたディジタル受信信号ｓ［ｑ，ｎ］を信号路４５を介してプロセッサ４１に転送する機能を有する。プロセッサ４１は、転送されたディジタル受信信号ｓ［ｑ，ｎ］に上記ディジタル信号処理を施す。プロセッサ４１は、上記目標検出処理の結果を示すデータを、信号路４５及び出力インタフェース部４４を介して外部機器（たとえば、表示装置）に出力することができる。

　メモリ４２は、本実施の形態のレーダ装置１の機能を実現するための各種プログラムを記憶するプログラムメモリ、プロセッサ４１が上記ディジタル信号処理を実行する際に使用されるワークメモリ、及び、当該ディジタル信号処理で使用されるデータが展開されるメモリを含む。図１に示した一時記憶メモリ３３，３５は、メモリ４２により実現可能である。メモリ４２としては、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）及びＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などの半導体メモリが使用されればよい。

　なお、図４の例では、プロセッサ４１の個数は１つであるが、これに限定されるものではない。互いに連携して動作する複数個のプロセッサを用いて信号処理部３０のハードウェア構成が実現されてもよい。

　以上に説明したように実施の形態１のレーダ装置１では、信号合成部３６が上記加速度スペクトルを積分区間Ｑ×ＣＰＩに亘ってインコヒーレント積分することにより合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成する（ステップＳＴ２１）。このため、加速度運動する目標Ｔｇｔに対しても高ＳＮＲの合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することができる。したがって、精度の高い目標検出を行うことが可能である。しかも、複雑な演算アルゴリズムを使用せずに高ＳＮＲの合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することができる。このため、短い演算時間あるいは低い処理負荷で高ＳＮＲの合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することが可能である。

　ところで、上記のとおり、特許文献１に開示されている従来のレーダ装置は、各パルスヒットに対応する受信信号データを２組のデータセットに分割するデータ分割手段と、それら２組のデータセットの一方を高速フーリエ変換する第１のＦＦＴ手段と、それら２組のデータセットの他方を高速フーリエ変換する第２のＦＦＴ手段と、第１のＦＦＴ手段の出力の複素共役に第２のＦＦＴ手段の出力を乗算する複素乗算手段と、この複素乗算手段の複数回分の出力を同一のドップラ周波数成分についてコヒーレント積分する複素加算手段とを備えている。

　このように特許文献１に開示されている従来のレーダ装置は、各パルスヒットについて２組のデータセットを周波数領域で乗算し、その乗算結果の複数回分を同一のドップラ周波数成分についてコヒーレント積分している。この従来のレーダ装置では、第１及び第２のＦＦＴ手段の出力の２つのドップラスペクトルにおける各周波数成分の位相が、観測対象の速度にかかわらず、全てのパルスヒットについて一定値をとるとの想定下でコヒーレント積分が行われている。しかしながら、目標の加速度運動によりパルスヒット間で各周波数成分の位相は変わり得る。また、目標が加速度運動すると、パルスヒット間で目標のドップラセルの移動が生じ得るにも関わらず、そのような目標のドップラセルの移動が考慮されずにコヒーレント積分が行われている。したがって、当該従来のレーダ装置では、加速度の大きい目標に対してはＳＮＲの十分な改善を期待することができないという課題がある。ここで、「目標のドップラセル」とは、受信信号のドップラスペクトルにおいて振幅のピークを示す周波数帯域（周波数セル）をいう。受信信号のドップラスペクトルに目標からの反射波が反映されているとき、他の周波数帯域の振幅よりも大きなピーク振幅を有する周波数帯域が現れる。このようなピーク振幅を有する周波数帯域が、目標のドップラセルである。

　これに対し、本実施の形態のレーダ装置１では、第１のディジタル受信信号ｓ_ｏ［ｑ，ｍ］及び第２のディジタル受信信号ｓ_ｅ［ｑ，ｍ］のうちの一方の複素共役とその他方とを時間領域で乗算することで乗算信号ｓ_ｏｅ［ｑ，ｍ］が算出され（ステップＳＴ１４～ＳＴ１６）、乗算信号ｓ_ｏｅ［ｑ，０］～ｓ_ｏｅ［ｑ，Ｎ／２－１］が周波数領域信号Ｓ_ｏｅ［ｑ，０］～Ｓ_ｏｅ［ｑ，Ｎ／２－１］に変換される（ステップＳＴ１７）。そして、周波数領域信号Ｓ_ｏｅ［ｑ，０］～Ｓ_ｏｅ［ｑ，Ｎ／２－１］の加速度スペクトルをインコヒーレント積分することで合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］が生成される（ステップＳＴ２１）。このため、従来のレーダ装置と比べると、加速度運動する目標Ｔｇｔに対しても高ＳＮＲの合成信号Ｓ_{ＮＣＩＮＴ}［ｋ］を生成することができる。

実施の形態２．
　次に、本発明に係る実施の形態２について説明する。図５は、本発明に係る実施の形態２であるレーダ装置１Ａの概略構成を示すブロック図である。図５に示されるようにこのレーダ装置１Ａは、レーダ送信波ＴＷを外部空間に放射する信号送信部１０と、当該外部空間に存在する目標Ｔｇｔで反射されたレーダ送信波（反射波）を受信する信号受信部２０と、この信号受信部２０の出力にディジタル信号処理を施して目標Ｔｇｔを検出する信号処理部３０Ａとを備えている。

　本実施の形態の信号処理部３０Ａは、信号分離部３１、複素乗算部３２、一時記憶メモリ３３、領域変換部３４、一時記憶メモリ３５、信号合成部（コヒーレント積分部）３６Ａ及び目標検出部３７を備えて構成されている。本実施の形態のレーダ装置１Ａの構成は、上記実施の形態１の信号合成部（インコヒーレント積分部）３６に代えて図５の信号合成部（コヒーレント積分部）３６Ａを有する点を除いて、上記実施の形態１のレーダ装置１の構成と同じである。

　以下、図６を参照しつつ、本実施の形態の信号処理部３０Ａの機能及び動作について説明する。図６は、信号処理部３０Ａにおける信号処理の手順の一例を概略的に示すフローチャートである。

　図６を参照すると、図３に示した手順と同様に、ステップＳＴ１３～ＳＴ２０が実行される。ステップＳＴ１９でＣＰＩ番号ｑが上限値Ｑ－１に到達したと判定されたとき（ステップＳＴ１９のＹＥＳの場合）、信号合成部３６Ａは、Ｑ個のＣＰＩ分の周波数領域信号｛Ｓ_ｏｅ［ｑ，ｋ］｝（ｑ＝０～Ｑ－１；ｋ＝０～Ｎ／２－１）を一時記憶メモリ３５から読み出し、当該周波数領域信号｛Ｓ_ｏｅ［ｑ，ｋ］｝に対して、フーリエ変換によるコヒーレント積分を実行して合成信号ＳＳ_ｏｅ［ｈ，ｋ］を生成する（ステップＳＴ２１Ａ）。ここで、コヒーレント積分とは、複素信号の位相を保持したままこれら複素信号を積分することをいう。なお、加速度ａが零の場合、上式（４）は正弦波を示す。レーダ技術では、正弦波の信号に対するコヒーレント積分方法としてフーリエ変換が用いられる。

　信号合成部３６Ａは、次式（１６）に従い、ＣＰＩ方向（ｑ方向）についてフーリエ変換によるコヒーレント積分を実行することができる。

　ここで、ｈは、０，１，…，Ｑ－１ののうちのいずれかの整数値を示す。

　合成信号ＳＳ_ｏｅ［ｈ，ｋ］の絶対値または電力の分布のピーク位置でのｋ，ｈをそれぞれｋ_ｐ，ｈ_ｐとすれば、次式（１７．１），（１７．２）が成立する。

　式（１７．１）が成立する場合のｋ方向の加速度ａをａ_ｋとし、式（１７．２）が成立する場合のｈ方向の加速度ａをａ_ｈとすれば、加速度ａ_ｋ，ａ_ｈは、次式（１８．１），（１８．２）で表現される。

　よって、ｋ方向の加速度分解能Δａ_ｋ及びｈ方向の加速度分解能Δａ_ｈは、次式（１９．１），（１９．２）で表すことができる。

　次に、目標検出部３７は、上記合成信号ＳＳ_ｏｅ［ｈ，ｋ］に基づいて目標検出処理を実行する（ステップＳＴ２２）。目標検出処理としては、レーダ技術分野で広く採用されているＣＦＡＲ技術を使用すればよい。

　以上に説明したように実施の形態２のレーダ装置１Ａでは、信号合成部３６Ａが、加速度ａと周波数との関係を示す周波数領域信号Ｓ_ｏｅ［ｑ，ｋ］を積分区間Ｑ×ＣＰＩに亘ってコヒーレント積分することにより合成信号ＳＳ_ｏｅ［ｈ，ｋ］を生成する（ステップＳＴ２１Ａ）。このため、加速度運動する目標Ｔｇｔに対しても高ＳＮＲの合成信号ＳＳ_ｏｅ［ｈ，ｋ］を生成することができる。したがって、精度の高い目標検出を行うことが可能である。しかも、複雑な演算アルゴリズムを使用せずに高ＳＮＲの合成信号ＳＳ_ｏｅ［ｈ，ｋ］を生成することができる。このため、短い演算時間あるいは低い処理負荷で高ＳＮＲの合成信号ＳＳ_ｏｅ［ｈ，ｋ］を生成することが可能である。

　また、本実施の形態では、ｋ方向の加速度分解能Δａ_ｋのみならず、ｈ方向の加速度分解能Δａ_ｈも得られることから、実施の形態１と比べると目標検出精度が向上し、より小さな目標Ｔｇｔを検出することができる。

　上記した信号処理部３０Ａのハードウェア構成は、たとえば、ＤＳＰ，ＡＳＩＣまたはＦＰＧＡなどの半導体集積回路を有するプロセッサで実現されればよい。あるいは、信号処理部３０Ａのハードウェア構成は、メモリから読み出されたソフトウェアまたはファームウェアのプログラムコード（命令群）を実行する、ＣＰＵまたはＧＰＵなどの演算装置を含むプロセッサで実現されてもよい。前記半導体集積回路と前記演算装置との組合せを有するプロセッサで信号処理部３０Ａのハードウェア構成を実現することも可能である。上記実施の形態１の場合と同様に、図４に示した信号処理装置４０を用いて信号処理部３０Ａのハードウェア構成を実現することができる。

　以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。
　なお、本発明の範囲内において、上記実施の形態１，２の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。

　本発明に係るレーダ装置は、加速度運動する目標に対して精度の高い目標検出性能を有しているので、当該レーダ装置に対して相対的に移動する移動目標を探知するレーダシステムに利用されることが好適である。また、本発明に係るレーダ装置は、地上に設置された状態、あるいは、航空機、人工衛星、車両もしくは船舶などの移動体に搭載された状態で使用可能である。

　１，１Ａ　レーダ装置、１０　信号送信部、１１　送信器、１２　送信アンテナ、２０　信号受信部、２１　受信器、２２　受信アンテナ、３０，３０Ａ　信号処理部、３１　信号分離部、３２　複素乗算部、３３，３５　一時記憶メモリ、３４　領域変換部、３６　信号合成部（インコヒーレント積分部）、３６Ａ　信号合成部（コヒーレント積分部）、３７　目標検出部、４０　信号処理装置、４１　プロセッサ、４２　メモリ、４３　入力インタフェース部、４４　出力インタフェース部、４５　信号路、Ｔｇｔ　目標（ターゲット）、ＴＷ　レーダ送信波。

Claims

　外部空間に存在する目標で反射されたレーダ送信波を受信する受信アンテナと、
　前記受信アンテナの出力を基に受信信号を生成し、連続する複数の時間区間の各々で前記受信信号をサンプリングすることにより前記複数の時間区間の受信信号波形をそれぞれ表す複数のディジタル受信信号を生成する受信器と、
　前記複数のディジタル受信信号の各々から、奇数番目サンプル値の系列からなる第１のディジタル受信信号と偶数番目サンプル値の系列からなる第２のディジタル受信信号とを分離する信号分離部と、
　前記複数の時間区間の各々について、前記第１のディジタル受信信号及び前記第２のディジタル受信信号のうちの一方の複素共役と、前記第１のディジタル受信信号及び前記第２のディジタル受信信号のうちの他方とを乗算することにより、前記複数の時間区間にそれぞれ対応する複数の乗算信号を生成する複素乗算部と、
　前記複数の乗算信号を複数の周波数領域信号にそれぞれ変換する領域変換部と、
　前記複数の周波数領域信号を積分することで合成信号を生成する信号合成部と
を備えることを特徴とするレーダ装置。
　請求項１記載のレーダ装置であって、前記信号合成部は、前記複数の周波数領域信号の絶対値または電力を積分することで前記合成信号を生成するインコヒーレント積分部からなることを特徴とするレーダ装置。
　請求項１記載のレーダ装置であって、前記信号合成部は、前記複数の周波数領域信号に対してフーリエ変換によるコヒーレント積分を実行することで前記合成信号を生成するコヒーレント積分部からなることを特徴とするレーダ装置。
　請求項１記載のレーダ装置であって、前記合成信号に基づいて前記目標を検出する目標検出部を更に備えることを特徴とするレーダ装置。
　請求項１記載のレーダ装置であって、前記レーダ送信波を前記外部空間に放射する信号送信部を更に備えることを特徴とするレーダ装置。