WO2018198683A1 - 太陽電池素子および太陽電池素子の製造方法 - Google Patents

太陽電池素子および太陽電池素子の製造方法 Download PDF

Info

Publication number
WO2018198683A1
WO2018198683A1 PCT/JP2018/014096 JP2018014096W WO2018198683A1 WO 2018198683 A1 WO2018198683 A1 WO 2018198683A1 JP 2018014096 W JP2018014096 W JP 2018014096W WO 2018198683 A1 WO2018198683 A1 WO 2018198683A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
solar cell
passivation layer
cell element
layer
Prior art date
Application number
PCT/JP2018/014096
Other languages
English (en)
French (fr)
Inventor
伊藤　憲和
健次 福地
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2018544377A priority Critical patent/JP6430090B1/ja
Priority to CN201880026320.0A priority patent/CN110546768B/zh
Priority to EP18791131.8A priority patent/EP3618124B1/en
Publication of WO2018198683A1 publication Critical patent/WO2018198683A1/ja
Priority to US16/660,530 priority patent/US11081617B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present disclosure relates to a solar cell element and a method for manufacturing the solar cell element.
  • the solar cell element for example, there is a crystalline solar cell element using a semiconductor substrate made of single crystal or polycrystalline silicon.
  • a crystalline solar cell element for example, if an antireflection film is present on the light receiving surface side of the semiconductor substrate and a passivation layer is present on the back surface side of the semiconductor substrate, the photoelectric conversion efficiency can be improved (for example, , See International Publication No. 2015/182503).
  • a solar cell element and a method for manufacturing the solar cell element are disclosed.
  • the solar cell element includes a semiconductor substrate and a covering portion.
  • the semiconductor substrate has a first semiconductor region and a second semiconductor region.
  • the first semiconductor region is a semiconductor region of a first conductivity type that exists on the first surface side of the semiconductor substrate.
  • the second semiconductor region is a semiconductor region of a second conductivity type different from the first conductivity type located on the second surface side opposite to the first surface of the semiconductor substrate.
  • the covering portion is located on the first surface side of the semiconductor substrate.
  • the covering portion has a stacked portion in which a plurality of layers including a passivation layer and an antireflection layer are stacked. In the laminated portion, the passivation layer has a region in which the thickness decreases as it approaches the central portion side from the outer peripheral portion side of the first surface.
  • One aspect of a method for manufacturing a solar cell element includes a first step of preparing a first semiconductor substrate and a second semiconductor substrate, and a passivation layer on each surface of the first semiconductor substrate and the second semiconductor substrate. Forming a second step. Each of the first semiconductor substrate and the second semiconductor substrate is present on the first surface side of the first conductivity type existing on the first surface side and on the second surface side opposite to the first surface. And a second semiconductor region of a second conductivity type different from the first conductivity type. In the second step, the first semiconductor substrate and the second semiconductor substrate are arranged such that the first surface of the first semiconductor substrate and the first surface of the second semiconductor substrate are close to each other and face each other. And the passivation layer is formed. In the second step, the first semiconductor substrate and the second semiconductor substrate each have a region in which the thickness decreases as it approaches the central portion side from the outer peripheral portion side on the first surface of each of the first semiconductor substrate and the second semiconductor substrate. Forming the passivation layer;
  • FIG. 1 is a plan view showing an appearance on the light receiving surface side in an example of the solar cell element according to the first embodiment.
  • FIG. 2 is a back view showing an appearance of the back surface side in an example of the solar cell element according to the first embodiment.
  • FIG. 3 is an end view showing a cut surface of the solar cell element taken along line III-III in FIGS.
  • FIG. 4 is an enlarged end view schematically showing a cut surface of a portion on the first surface side of the solar cell element according to the first embodiment.
  • FIG. 5 is an end view showing an example of a state in the middle of manufacture in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 6 is an end view showing an example of a state in the middle of manufacture in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 7 is an end view showing an example of a state in the middle of manufacturing in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 8 is an end view showing an example of a state in the middle of manufacture in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 9 is an end view showing an example of a state in the middle of manufacture in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 10 is an end view showing an example of a state in the middle of manufacture in a portion corresponding to the cut surface of FIG. 3 in the solar cell element according to the first embodiment.
  • FIG. 11 is a diagram illustrating an example of a state in which a passivation layer is formed in the manufacturing process of the solar cell element according to the first embodiment.
  • Fig.12 (a) is a figure which shows an example of the image which caught the light emission state of the Example of the solar cell element in a solar cell EL test
  • FIG.12 (b) is a figure which shows an example of the image which caught the light emission state of the reference example of the solar cell element in a solar cell EL test
  • FIG. 13 is a graph showing an example of the spectral reflectance at the front surface of the example.
  • FIG. 14 is an enlarged end view schematically showing a cut surface in a portion on the first surface side corresponding to the cut surface of FIG. 3 among the solar cell elements according to the second embodiment.
  • FIG. 15 is an enlarged end view schematically showing a cut surface in a portion on the first surface side corresponding to the cut surface of FIG. 3 among the solar cell elements according to the third embodiment.
  • FIG. 16 is a plan view showing an appearance on the light receiving surface side in an example of the solar cell element according to the fourth embodiment.
  • FIG. 17 is an enlarged end view schematically showing a cut surface in a portion on the first surface side corresponding to the cut surface of FIG. 3 among the solar cell elements according to the fourth embodiment.
  • the solar cell element for example, there is a crystalline solar cell element using a semiconductor substrate made of single crystal or polycrystalline silicon.
  • a crystalline solar cell element for example, if an antireflection film is present on the light receiving surface side of the semiconductor substrate and a passivation layer is present on the back surface side opposite to the light receiving surface side of the semiconductor substrate, photoelectric conversion Efficiency can be improved.
  • a dense passivation layer made of aluminum oxide or the like by using, for example, an atomic layer deposition (ALD) method.
  • ALD atomic layer deposition
  • the passivation layer can be formed on the entire periphery of the semiconductor substrate.
  • a layer having the same composition can be formed not only on the back surface of the semiconductor substrate but also on the light receiving surface.
  • a passivation layer can be formed on the back surface of the semiconductor substrate, and an antireflection film having the same composition as that of the passivation layer can be formed on the light receiving surface of the semiconductor substrate.
  • the region on the light receiving surface side of the semiconductor substrate has the first conductivity type
  • the region on the back surface side opposite to the light receiving surface of the semiconductor substrate is opposite to the first conductivity type.
  • the second conductivity type for this reason, for example, the layer that generates the electric field passivation effect for reducing the recombination of minority carriers in the region on the back surface side of the semiconductor substrate promotes the recombination of minority carriers in the region on the light receiving surface side of the semiconductor substrate. There is a risk that.
  • the first conductivity type is n-type
  • the second conductivity type is p-type
  • the passivation layer is made of aluminum oxide.
  • the p-type region on the back surface side of the semiconductor substrate electrons as minority carriers are unlikely to approach the back surface due to the negative fixed charge of aluminum oxide.
  • the n-type region on the light-receiving surface side of the semiconductor substrate holes as minority carriers easily approach the light-receiving surface due to the negative fixed charge of aluminum oxide. For this reason, there exists a possibility of promoting the recombination of the minority carrier in the area
  • a passivation layer may be formed on the back surface side with the light receiving surface side of the semiconductor substrate covered with a mask.
  • the solar cell element has room for improvement in terms of easily improving the photoelectric conversion efficiency.
  • the present inventors have created a technology that can easily improve the photoelectric conversion efficiency of the solar cell element.
  • FIGS. 1 to 11 and FIGS. 14 to 17 A right-handed XYZ coordinate system is attached to FIGS. 1 to 11 and FIGS. 14 to 17.
  • the longitudinal direction of the output extraction electrode 6a on the first element surface 10a as the light receiving surface of the solar cell element 10 described later is the + Y direction
  • the short direction of the output extraction electrode 6a is the + X direction
  • the normal direction of the first element surface 10a is the + Z direction.
  • FIG.14, FIG.15 and FIG. 17 description of the uneven structure (texture) mentioned later and the 1st electrode 6 is abbreviate
  • a PERC (Passivated Emitter Rear Cell) type solar cell element will be described.
  • the solar cell element 10 includes, for example, a first element surface 10 a that is a light receiving surface (also referred to as a front surface) on which light is mainly incident, and a side opposite to the first element surface 10 a. 2nd element surface 10b which is the back surface located in this.
  • the solar cell element 10 includes, for example, a semiconductor substrate 1.
  • the semiconductor substrate 1 is positioned, for example, in a state where the first surface 1a, the second surface 1b located on the opposite side of the first surface 1a, and the first surface 1a and the second surface 1b are connected. And a third surface 1c as a side surface.
  • the semiconductor substrate 1 includes, for example, a first conductivity type (n-type in the first embodiment) first semiconductor region 3 located on the first surface 1a side and a first surface located on the second surface 1b side. And a second semiconductor region 2 of a second conductivity type (p-type in the first embodiment) different from the conductivity type.
  • the solar cell element 10 includes, for example, a third semiconductor region 4, an antireflection layer 5, a first electrode 6, a second electrode 7, a third electrode 8, a passivation layer 9, and a protective layer 11.
  • the semiconductor substrate 1 is, for example, a monocrystalline or polycrystalline silicon substrate (also referred to as a silicon substrate). As long as the semiconductor substrate 1 has the first semiconductor region 3 and the second semiconductor region 2 as described above, the semiconductor substrate 1 may be configured using a material other than silicon.
  • a p-type semiconductor is applied to the second semiconductor region 2
  • a p-type silicon substrate is used as the semiconductor substrate 1.
  • the thickness of the silicon substrate may be, for example, 250 ⁇ m or less, or may be 150 ⁇ m or less.
  • the shape of the semiconductor substrate 1 is not particularly limited. However, for example, when the shape of the semiconductor substrate 1 in a plan view is a rectangular shape, when manufacturing a solar cell module by arranging a plurality of solar cell elements 10, a gap between adjacent solar cell elements 10 is formed. Can be small.
  • the semiconductor substrate 1 is made to contain impurities, such as boron or gallium, as a dopant element.
  • the first semiconductor region 3 is positioned in a state of being stacked on the second semiconductor region 2. From another viewpoint, the first semiconductor region 3 is located on the first surface 1 a side of the semiconductor substrate 1. If the first semiconductor region 3 has the opposite conductivity type (n-type) to the second semiconductor region 2, the semiconductor substrate 1 has an interface between the first semiconductor region 3 and the second semiconductor region 2. There is a pn junction.
  • the first semiconductor region 3 can be formed, for example, by introducing an impurity element such as phosphorus as a dopant into the surface layer portion on the first surface 1a side of the semiconductor substrate 1 by diffusion.
  • a fine texture for reducing the reflectance of the irradiated light may be present on the first surface 1a side of the semiconductor substrate 1.
  • the height of the convex portion of the texture is, for example, about 0.1 ⁇ m to 10 ⁇ m.
  • the length between the tops of adjacent convex portions of the texture is, for example, about 0.1 ⁇ m to 20 ⁇ m.
  • the concave portion may have a substantially spherical shape, or the convex portion may have a pyramid shape.
  • the above-mentioned “height of the convex portion” refers to, for example, a virtual straight line passing through the bottom surface of the concave portion in FIG. 3 as a reference line, and the convex portion from the reference line in a direction perpendicular to the reference line. Means the distance to the top of
  • the antireflection layer 5 has a function of reducing the reflectance of light irradiated on the first element surface 10a of the solar cell element 10, for example.
  • silicon nitride or silicon oxide is used as the material of the antireflection layer 5.
  • the third semiconductor region 4 is located on the second surface 1 b side of the semiconductor substrate 1.
  • the conductivity type of the third semiconductor region 4 may be the same conductivity type as the second semiconductor region 2 (p-type in the first embodiment).
  • the concentration of the dopant contained in the third semiconductor region 4 is higher than the concentration of the dopant contained in the second semiconductor region 2.
  • the dopant element is present in the third semiconductor region 4 at a concentration higher than the concentration of the dopant element doped to make the second conductivity type in the second semiconductor region 2.
  • the semiconductor substrate 1 has, for example, a semiconductor region (also referred to as a p-type semiconductor region) having a p-type conductivity type on the second surface 1b.
  • the third semiconductor region 4 for example, an internal electric field can be formed on the second surface 1 b side of the semiconductor substrate 1. Thereby, for example, in the vicinity of the surface of the second surface 1b of the semiconductor substrate 1, a decrease in photoelectric conversion efficiency due to recombination of electrons that are minority carriers hardly occurs.
  • the third semiconductor region 4 can be formed, for example, by diffusing a dopant element such as boron or aluminum in the surface layer portion on the second surface 1b side of the semiconductor substrate 1.
  • the concentration of the dopant element contained in the second semiconductor region 2 is set to about 5 ⁇ 10 15 atoms / cm 3 to 1 ⁇ 10 17 atoms / cm 3
  • the concentration of the dopant element contained in the third semiconductor region 4 is set to be about 5 ⁇ 10 15 atoms / cm 3. It can be about 1 ⁇ 10 18 atoms / cm 3 to about 5 ⁇ 10 21 atoms / cm 3 .
  • the third semiconductor region 4 exists, for example, at a contact portion between a third electrode 8 (described later) and the semiconductor substrate 1.
  • the first electrode 6 is an electrode located on the first surface 1 a side of the semiconductor substrate 1. Moreover, the 1st electrode 6 has the output extraction electrode 6a and the some linear current collection electrode 6b, as FIG. 1 shows.
  • the output extraction electrode 6a is an electrode for extracting electricity obtained by power generation to the outside.
  • the length (also referred to as width) of the output extraction electrode 6a in the short direction is, for example, about 1.3 mm to 2.5 mm. At least a part of the output extraction electrode 6a is located in a state where it intersects and is electrically connected to the collector electrode 6b.
  • the collector electrode 6 b is an electrode for collecting electricity obtained by power generation by the semiconductor substrate 1.
  • the width of each collecting electrode 6b is, for example, about 50 ⁇ m to 200 ⁇ m.
  • the width of the current collecting electrode 6b is smaller than the width of the output extraction electrode 6a.
  • the plurality of collecting electrodes 6b are positioned in a state where they are aligned so as to have an interval of about 1 mm to 3 mm, for example.
  • the thickness of the first electrode 6 is, for example, about 10 ⁇ m to 40 ⁇ m.
  • the first electrode 6 can be formed, for example, by applying a metal paste containing silver as a main component in a desired shape by a screen printing method or the like and then baking the metal paste.
  • the main component means a component having the largest (high) content (also referred to as a content rate) among the contained components.
  • the auxiliary electrode 6c having the same shape as the current collecting electrode 6b is positioned along the longitudinal direction of the output extraction electrode 6a at the peripheral edge of the semiconductor substrate 1, and the current collecting electrodes 6b are electrically connected to each other. You may do it.
  • the second electrode 7 and the third electrode 8 are located on the second surface 1b side of the semiconductor substrate 1 as shown in FIGS.
  • the second electrode 7 is an electrode for taking out the electricity obtained by the power generation in the solar cell element 10 to the outside.
  • the thickness of the second electrode 7 is, for example, about 10 ⁇ m to 30 ⁇ m.
  • the width of the second electrode 7 is, for example, about 1.3 mm to 7 mm.
  • the second electrode 7 contains silver as a main component.
  • Such a second electrode 7 can be formed, for example, by applying a metal paste containing silver as a main component into a desired shape by a screen printing method or the like and then firing the metal paste.
  • the third electrode 8 is an electrode for collecting electricity generated by the semiconductor substrate 1 on the second surface 1b side of the semiconductor substrate 1 as shown in FIGS.
  • the third electrode 8 is located in a state of being electrically connected to the second electrode 7. It is sufficient that at least a part of the second electrode 7 is connected to the third electrode 8.
  • the thickness of the third electrode 8 is, for example, about 15 ⁇ m to 50 ⁇ m.
  • the third electrode 8 contains aluminum as a main component.
  • the third electrode 8 can be formed, for example, by applying a metal paste containing aluminum as a main component into a desired shape by a screen printing method or the like and then firing the metal paste.
  • the passivation layer 9 is a layer for inactivating the surface of the semiconductor substrate 1.
  • a material of the passivation layer 9 for example, aluminum oxide is used.
  • the passivation layer 9 has, for example, a portion located on the first surface 1 a side of the semiconductor substrate 1.
  • the solar cell element 10 includes a covering portion Pc ⁇ b> 1 that is located on the first surface 1 a side of the semiconductor substrate 1.
  • the covering portion Pc1 has a portion Ps1 (also referred to as a laminated portion) where a plurality of layers including the passivation layer 9 and the antireflection film 5 are laminated. .
  • the passivation layer 9 has a region Ad1 in which the thickness decreases as it approaches the central portion 1cp side from the outer peripheral portion 1op side in the first surface 1a (also referred to as a thickness changing region). ing.
  • a thickness change region Ad1 can be easily formed by, for example, a method for manufacturing the solar cell element 10 described later.
  • each shape of the first surface 1a and the second surface 1b of the semiconductor substrate 1 is a square shape having a length of one side of about 156 mm.
  • the region where the passivation layer 9 is present on the first surface 1a is an annular region of about 15 mm to 40 mm from the outer periphery 1op.
  • the region where the passivation layer 9 is present on the first surface 1a is, for example, from the outer peripheral portion 1op to about 20% to 50% of the distance between the outer peripheral portion 1op and the central portion 1cp. It is considered as an area. Therefore, as shown in FIG. 1, when the first element surface 10 a is viewed in plan, the solar cell element 10 is a region where the passivation layer 9 does not exist in the central portion 1 cp and its peripheral region ( Pm1) (also called non-existing region)
  • the thickness of the passivation layer 9 can be measured by, for example, a spectroscopic ellipsometer.
  • a thickness of about several nm to less than 5 nm can be an inaccurate measurement value depending on the measurement accuracy.
  • correction for subtracting an inaccurate value as an offset value from each measured value is appropriately performed. May be.
  • the offset value may be, for example, a certain lower limit value on the measurement accuracy, or the measurement value obtained by the spectroscopic ellipsometer and the recognition of the change in color tone by visual observation of the first element surface 10a.
  • the passivation layer 9 May be determined based on whether or not the passivation layer 9 is identifiable. Further, for example, when a measured value of a certain value (for example, 10 nm) or more obtained by measuring the thickness with a spectroscopic ellipsometer matches an actual thickness recognized by observing a cross section, the measurement of a certain value or more is performed. The value may not be subjected to correction calculation.
  • a certain value for example, 10 nm
  • a spectroscopic ellipsometer matches an actual thickness recognized by observing a cross section
  • the density of crystal defects increases in the region of about 30 mm from the outer peripheral portion 1op as it approaches the outer peripheral portion 1op due to the influence at the time of manufacturing a semiconductor ingot by casting.
  • the density of crystal defects increases in the region of about 15 mm from the outer peripheral portion 1op as it approaches the outer peripheral portion 1op.
  • passivation is performed on the first surface 1a side of the semiconductor substrate 1 so that the thickness increases in accordance with the density of crystal defects as it approaches the outer peripheral portion 1op side of the first surface 1a.
  • Layer 9 is located. For example, in the region from 15 mm to 30 mm from the outer peripheral portion 1op of the first surface 1a, a configuration in which the passivation layer 9 is positioned so that the thickness increases as it approaches the outer peripheral portion 1op side of the first surface 1a is considered. It is done. In this case, for example, on the surface of the semiconductor substrate 1, the presence of the passivation layer 9 realizes inactivation of crystal defects due to termination of dangling bonds.
  • silicon oxide or aluminum oxide is employed as the passivation layer 9.
  • the passivation layer 9 is in contact with the first surface 1a of the semiconductor substrate 1 in the stacked portion Ps1, the dangling bonds on the outermost surface of the semiconductor substrate 1 (silicon dangling bonds).
  • oxygen and silicon or oxygen and aluminum are generated.
  • the passivation layer 9 can be dense.
  • crystal defect inactivation due to termination of sufficient dangling bonds or the like is realized on the outer peripheral portion 1op side of the first surface 1a of the semiconductor substrate 1 and in the vicinity thereof.
  • the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the antireflection layer 5 is formed on the passivation layer 9 by chemical vapor deposition (Chemical Vapor Deposition: CVD) or the like
  • CVD Chemical Vapor Deposition
  • the surface of the semiconductor substrate 1 is caused by plasma or the like. Damage is difficult to occur.
  • impurities are hardly mixed in the surface layer portion of the semiconductor substrate 1, and defects are not easily formed in the surface layer portion of the semiconductor substrate 1.
  • minority carrier recombination hardly occurs on the first surface 1 a side of the semiconductor substrate 1 due to the presence of the passivation layer 9. Therefore, for example, the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the stacked portion Ps1 has a simple structure. For this reason, for example, it is easy to adjust the change in reflectance on the first element surface 10a of the solar cell element 10 due to the change in the thickness of the passivation layer 9. Therefore, for example, since the change in the reflectance between the outer peripheral portion 1op and the central portion 1cp in the solar cell element 10 can be reduced, the photoelectric conversion efficiency is hardly lowered.
  • the reflectance relating to the wavelength range from blue light to ultraviolet light approaches the central portion 1cp side from the outer peripheral portion 1op side of the first surface 1a.
  • the stacked portion Ps1 may be positioned so as to decrease with time.
  • a wavelength range applied from blue light to ultraviolet light for example, a wavelength range of 300 nm to 500 nm is employed.
  • the reflectance on the central portion 1cp side and the periphery thereof. Can be reduced. For this reason, for example, compared with the case where the thickness of the passivation layer 9 has not changed in the 1st surface 1a side of the solar cell element 10, a photoelectric conversion efficiency cannot fall easily.
  • the passivation layer 9 is formed by an ALD method or the like, the density of hydrogen contained in the passivation layer 9 can be increased.
  • the hydrogen contained in the passivation layer 9 realizes inactivation of crystal defects due to termination of dangling bonds in the outer peripheral portion 1op and the vicinity thereof.
  • Cheap for this reason, for example, minority carrier recombination hardly occurs on the first surface 1 a side of the semiconductor substrate 1.
  • the photoelectric conversion efficiency in the solar cell element 10 can be improved.
  • the passivation layer 9 has a portion located on the second surface 1 b side of the semiconductor substrate 1.
  • the thickness of the passivation layer 9 on the second surface 1b side is, for example, about 10 nm to 200 nm.
  • recombination of minority carriers here, electrons
  • the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the passivation layer 9 is mainly composed of aluminum oxide, it may have a negative fixed charge.
  • the minority carriers on the second surface 1b side of the semiconductor substrate 1 are moved away from the second surface 1b which is an interface between the p-type second semiconductor region 2 and the passivation layer 9 due to the field effect.
  • the passivation layer 9 inactivates crystal defects due to termination of dangling bonds on both the first surface 1 a side and the second surface 1 b side of the semiconductor substrate 1.
  • an electric field passivation effect is obtained by the passivation layer 9 on the second surface 1 b side of the semiconductor substrate 1.
  • the photoelectric conversion efficiency in the solar cell element 10 can be improved.
  • the passivation layer 9 is located not only on the first surface 1 a side and the second surface 1 c side of the semiconductor substrate 1 but also on the third surface 1 c side. It has a part.
  • the thickness of the passivation layer 9 on the third surface 1c side is, for example, about 10 nm to 200 nm.
  • minority carrier recombination hardly occurs due to inactivation of crystal defects due to termination of dangling bonds or the like. For this reason, for example, the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the surface layer portion on the third surface 1c side of the semiconductor substrate 1 is a p-type semiconductor region, minority carrier recombination occurs due to the electric field passivation effect by the passivation layer 9 also on the third surface 1c side. It becomes difficult. As a result, for example, the photoelectric conversion efficiency in the solar cell element 10 can be improved.
  • the passivation layer 9 is in the central portion.
  • the form which is not located on 1cp is employ
  • the antireflection layer 5 is positioned in contact with the central portion 1cp of the first surface 1a.
  • the passivation layer 9 is made of aluminum oxide having a negative fixed charge, in the central portion 1cp of the first semiconductor region 3 of the first conductivity type (n-type).
  • the passivation layer 9 is less likely to cause a problem that minority carrier recombination is likely to occur. For this reason, for example, compared with the structure which formed the passivation layer 9 in the 1st surface 1a whole surface of the solar cell element 10, a photoelectric conversion efficiency can improve easily.
  • the reflectance on the first element surface 10a of the solar cell element 10 can be easily adjusted. Therefore, for example, since the change in the reflectance between the outer peripheral portion 1op and the central portion 1cp in the solar cell element 10 can be reduced, the photoelectric conversion efficiency is hardly lowered.
  • the protective layer 11 is located on the second semiconductor region 2 of the semiconductor substrate 1, for example, as shown in FIG.
  • a material of the protective layer 11 for example, silicon nitride or silicon oxide is employed.
  • the protective layer 11 can be formed, for example, by forming a silicon nitride layer by a CVD method described later.
  • the thickness of the protective layer 11 is, for example, the size of the uneven shape of the second surface 1 b of the semiconductor substrate 1, the type or content of the glass frit contained in the metal paste, and the third electrode 8. It changes according to the baking conditions at the time of formation.
  • the thickness of the protective layer 11 is, for example, about 50 nm to 800 nm.
  • the solar cell element 10 has a hole portion that is located in a state of penetrating the passivation layer 9 and the protective layer 11 and reaching the second surface 1b of the semiconductor substrate 1. That is, the passivation layer 9 and the protective layer 11 do not exist on the second surface 1b of the semiconductor substrate 1 in the region where the hole is located.
  • the cross-sectional shape of such a hole may be, for example, a dot (dot) shape, or may be a band (line) shape as shown in FIG.
  • the diameter or width of the hole may be about 10 ⁇ m to 500 ⁇ m, for example.
  • the distance between the centers of adjacent hole portions (also referred to as hole pitch) when viewed through the plane is, for example, about 0.3 mm to 3 mm.
  • the third electrode 8 is electrically connected to the semiconductor substrate 1. Connect. At this time, in the metal paste, aluminum diffuses from the metal paste into the surface layer portion of the second surface 1b of the semiconductor substrate 1, whereby the third semiconductor region 4 is formed. On the other hand, in the region of the passivation layer 9 that is covered with the protective layer 11, the passivation layer 9 is not fired through with the metal paste. For this reason, the passivation effect by the passivation layer 9 is difficult to be reduced.
  • the protective layer 11 is positioned on the passivation layer 9 on the second surface 1b side of the semiconductor substrate 1, for example, fire-through of the passivation layer due to the material for forming the third electrode 8 occurs. Etc. can be reduced.
  • the passivation layer 9 can sufficiently exist on the second surface 1 b side of the semiconductor substrate 1.
  • the presence of the protective layer 11 makes it difficult for moisture, acid, and the like to reach the passivation layer 9. For this reason, the deterioration of the passivation layer 9 due to moisture and acid can be reduced.
  • the protective layer 11 is located not only on the passivation layer 9 located on the second surface 1b side of the semiconductor substrate 1, but also on the third surface 1c side and the first surface 1a side of the semiconductor substrate 1, for example. It may be present on the passivation layer 9. In this case, the presence of the protective layer 11 can reduce the occurrence of leakage current in the solar cell element 10.
  • second passivation layer another passivation layer (second passivation layer) containing silicon oxide is provided between a p-type semiconductor region (second semiconductor region 2) and a passivation layer (also referred to as first passivation layer) 9 containing aluminum oxide. May also be present).
  • first passivation layer 9 a passivation layer containing aluminum oxide.
  • the passivation performance in the 2nd surface 1b side of the semiconductor substrate 1 can be improved.
  • the thickness of the second passivation layer is about 0.1 nm to 1 nm, even if the second passivation layer in a state constituted by using silicon oxide has a positive fixed charge.
  • the electric field passivation effect due to the second passivation layer is unlikely to decrease on the second surface 1b side.
  • the third electrode 8 may be positioned on the second surface 1b of the solar cell element 10 in a state of being connected to the second electrode 7 having a shape like the current collecting electrode 6b.
  • reflected light from the ground or the like incident on the second element surface 10b side of the solar cell element 10 can also contribute to power generation, and the output of the solar cell element 10 can be improved.
  • a silicon oxide layer (also referred to as a silica layer) formed by the ALD method may exist between the passivation layer 9 mainly composed of aluminum oxide and the protective layer 11.
  • This silica layer can be a denser layer than the protective layer 11 if formed by the ALD method.
  • Such a silica layer functions as a buffer layer between the passivation layer 9 and the protective layer 11, for example, by being present between the passivation layer 9 and the protective layer 11. Thereby, the adhesiveness between the passivation layer 9 and the protective layer 11 is further improved.
  • the thickness of the silica layer is smaller than the thickness of the passivation layer 9, even if the silica layer has a positive fixed charge, the electric field passivation effect due to the negative fixed charge of the passivation layer 9 is reduced. Hateful.
  • the thickness of the silica layer is, for example, about 5 nm to 15 nm.
  • a semiconductor substrate 1 is prepared.
  • the semiconductor substrate 1 is formed by, for example, an existing Czochralski (CZ) method or a casting method.
  • CZ Czochralski
  • a polycrystalline silicon ingot is produced by a casting method.
  • the ingot is sliced to a thickness of, for example, 250 ⁇ m or less, and the semiconductor substrate 1 is manufactured.
  • the surface of the semiconductor substrate 1 may be etched by a very small amount with an aqueous solution such as NaOH, KOH, hydrofluoric acid, or hydrofluoric acid.
  • a texture is formed on the first surface 1 a of the semiconductor substrate 1.
  • a texture forming method for example, wet etching using an alkaline solution such as NaOH or an acid solution such as hydrofluoric acid, or dry etching using a reactive ion etching (RIE) method can be used. .
  • RIE reactive ion etching
  • the first semiconductor region 3 that is an n-type semiconductor region is formed on the first surface 1 a of the semiconductor substrate 1 having the texture formed in the above process.
  • the n-type first semiconductor region 3 is formed in the surface layer portion of the textured semiconductor substrate 1 on the first surface 1a side.
  • the first semiconductor region 3 may be formed by, for example, a coating thermal diffusion method in which paste-like P 2 O 5 (phosphorus pentoxide) is applied on the first surface 1a of the semiconductor substrate 1 to thermally diffuse phosphorus, or gaseous It can be formed using a vapor phase thermal diffusion method using POCl 3 (phosphorus oxychloride) as a diffusion source.
  • the first semiconductor region 3 is formed to have a depth of about 0.1 ⁇ m to 2 ⁇ m and a sheet resistance value of about 40 ⁇ / ⁇ to 200 ⁇ / ⁇ , for example.
  • the semiconductor substrate 1 is subjected to a heat treatment for about 5 minutes to 30 minutes in a temperature range of about 600 ° C. to 800 ° C. in an atmosphere having a diffusion gas containing POCl 3 or the like, so that the phosphor glass is formed. It is formed on the surface of the semiconductor substrate 1. Thereafter, heat treatment is performed on the semiconductor substrate 1 for about 10 minutes to 40 minutes at a high temperature of about 800 ° C. to 900 ° C. in an atmosphere of an inert gas such as argon or nitrogen. At this time, phosphorus diffuses from the phosphor glass into the surface layer of the semiconductor substrate 1, and the first semiconductor region 3 is formed on the first surface 1 a side of the semiconductor substrate 1.
  • the first semiconductor region 3 when forming the first semiconductor region 3, if the first semiconductor region 3 is also formed on the second surface 1 b side, for example, the first semiconductor region 3 formed on the second surface 1 b side. Is removed by etching to expose the p-type second semiconductor region 2 on the second surface 1b side.
  • the first semiconductor region 3 formed on the second surface 1b side can be removed by immersing the second surface 1b side of the semiconductor substrate 1 in a hydrofluoric acid solution. Thereafter, the phosphor glass adhering to the first surface 1a side of the semiconductor substrate 1 is removed by etching.
  • the first semiconductor region 3 on the first surface 1a side becomes, It is hard to be removed and damaged.
  • the first semiconductor region formed on the third surface 1c of the semiconductor substrate 1 may also be removed.
  • the first semiconductor region 3 When forming the first semiconductor region 3, for example, a diffusion mask is formed in advance on the second surface 1b side, the first semiconductor region 3 is formed by vapor phase thermal diffusion, etc., and then the diffusion mask is removed. May be. A structure similar to the above can also be formed by such a process. In this case, since the first semiconductor region 3 is not formed on the second surface 1b side, the step of removing the first semiconductor region 3 on the second surface 1b side becomes unnecessary.
  • a polycrystalline semiconductor substrate 1 having a p-type second semiconductor region 2 can be prepared.
  • a plurality of semiconductor substrates 1 having a similar structure can be prepared.
  • the plurality of semiconductor substrates 1 include, for example, a first semiconductor substrate 1fi and a second semiconductor substrate 1se.
  • a passivation layer 9 is formed on the surface of the semiconductor substrate 1.
  • Most of the passivation layer 9 is made of, for example, aluminum oxide.
  • the antireflection layer 5 is formed on the semiconductor substrate 1 on which the passivation layer 9 is formed on the surface.
  • Most of the antireflection layer 5 is made of, for example, silicon nitride. If, for example, an ALD method or a thermal CVD method is used as a method for forming the passivation layer 9, the passivation layer 9 is easily formed on the first surface 1a side, the second surface 1b side, and the third surface 1c side of the semiconductor substrate 1. can do.
  • the semiconductor substrate 1 on which the first semiconductor region 3 is formed is placed in the chamber of the film forming apparatus.
  • the plurality of semiconductor substrates 1 are placed in the chamber in a state of being supported by the cassette Lf0.
  • two semiconductor substrates 1 are arranged in the groove Tr0 that can support one semiconductor substrate 1 of the cassette Lf0.
  • the first semiconductor substrate 1fi and the first surface 1a of the first semiconductor substrate 1fi and the first surface 1a of the second semiconductor substrate 1se approach and face each other in the chamber.
  • a second semiconductor substrate 1se is disposed.
  • the cassette Lf0 is arranged so that the + Y direction is the upward direction.
  • the cassette Lf0 for example, a configuration in which a plurality of rod-shaped portions (also referred to as rod-shaped portions) Bm0 are provided and a plurality of sets of groove portions Tr0 exist in the plurality of rod-shaped portions Bm0 is employed.
  • the surface of the plurality of semiconductor substrates 1 including the first semiconductor substrate 1fi and the second semiconductor substrate 1se is formed.
  • a passivation layer 9 is formed thereon.
  • each semiconductor substrate 1 is heated to a temperature range of about 100 ° C. to 250 ° C.
  • the following steps A to D are repeated a plurality of times to form a passivation layer 9 containing aluminum oxide.
  • the first surface 1a of the first semiconductor substrate 1fi and the first surface 1a of the second semiconductor substrate 1se are located close to each other.
  • the passivation layer 9 is formed so as to have the thickness change region Ad1 located at the bottom.
  • a step of forming a mask and a step of removing the mask are not necessary. Thereby, for example, productivity can be improved.
  • the step of removing the passivation layer 9 formed on the first surface 1a side of the semiconductor substrate 1 is unnecessary. It becomes. Thereby, for example, productivity can be improved.
  • the solar cell element 10 for example, on the first surface 1a side of the semiconductor substrate 1, the thickness increases as the outer peripheral portion side of the first surface 1a is approached according to the density of crystal defects.
  • the passivation layer 9 is present. Then, for example, by forming the passivation layer 9 in the state shown in FIG. 11, the passivation layer 9 having a desired change in thickness can be easily formed. Therefore, for example, the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the second passivation layer is formed by the ALD method.
  • the second passivation layer containing silicon oxide can be formed by repeating the following steps A to D a plurality of times while the semiconductor substrate 1 is heated to the same temperature range as described above.
  • the contents of Step A to Step D are as follows.
  • a silicon material such as bisdiethylaminosilane (BDEAS) for forming a silicon oxide layer or an aluminum material such as trimethylaluminum (TMA) for forming aluminum oxide is formed on the semiconductor substrate 1 together with a carrier gas. Supplied. For example, Ar gas or nitrogen gas is applied as the carrier gas. At this time, the silicon material or the aluminum material is adsorbed on the first surface 1a, the second surface 1b, and the third surface 1c of the semiconductor substrate 1.
  • the time for supplying BDEAS or TMA may be, for example, about 15 milliseconds to 3000 milliseconds.
  • the surface of the semiconductor substrate 1 may be terminated with an —OH group.
  • the structure of the surface of the semiconductor substrate 1 may have Si—O—H bonds. This structure can be formed, for example, by treating the semiconductor substrate 1 with dilute hydrofluoric acid and then washing with pure water.
  • Step B By purifying the inside of the film forming apparatus chamber with nitrogen gas, the silicon raw material or aluminum raw material in the chamber is removed. Further, silicon raw materials or aluminum raw materials other than the components chemically adsorbed at the atomic layer level are removed from the silicon raw materials or aluminum raw materials physically adsorbed and chemically adsorbed on the semiconductor substrate 1.
  • the time for purifying the inside of the chamber with nitrogen gas may be, for example, about 1 second to several tens of seconds.
  • Step C By supplying an oxidizing agent such as water or ozone gas into the chamber of the film forming apparatus, the alkyl group contained in BDEAS or TMA is removed and replaced with an OH group. Thereby, an atomic layer of silicon oxide or aluminum oxide is formed on the semiconductor substrate 1.
  • the time during which the oxidizing agent is supplied into the chamber may be, for example, about 750 milliseconds to 1100 milliseconds.
  • hydrogen (H) is supplied into the chamber together with the oxidizing agent, so that many hydrogen atoms are easily contained by silicon oxide or aluminum oxide.
  • Step D By purifying the inside of the chamber of the film forming apparatus with nitrogen gas, the oxidizing agent in the chamber is removed. At this time, for example, the oxidizing agent that has not contributed to the reaction when the silicon oxide or aluminum oxide at the atomic layer level is formed on the semiconductor substrate 1 is removed.
  • the time for purifying the inside of the chamber with nitrogen gas may be, for example, about 1 second to several tens of seconds.
  • step A Thereafter, by repeating a series of steps from step A to step D a plurality of times, a silicon oxide layer or an aluminum oxide layer having a desired thickness can be formed.
  • the antireflection layer 5 is formed on the first surface 1 a side and the third surface 1 c side of the semiconductor substrate 1.
  • the antireflection layer 5 can be formed using, for example, a plasma CVD (plasma-enhanced chemical vapor deposition: PECVD) method or a sputtering method.
  • PECVD plasma-enhanced chemical vapor deposition
  • the semiconductor substrate 1 is heated in advance at a temperature higher than the temperature during the formation of the antireflection layer 5.
  • a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is diluted with nitrogen (N 2 ), converted into plasma by glow discharge decomposition at a reaction pressure of 50 Pa to 200 Pa, and heated semiconductor substrate 1
  • the antireflection layer 5 is formed by depositing on top.
  • the film forming temperature is set to about 350 ° C. to 650 ° C.
  • the preheating temperature is set to about 50 ° C. higher than the film forming temperature.
  • the frequency of the high frequency power source necessary for glow discharge is set to 10 kHz to 500 kHz.
  • the gas flow rate is appropriately determined depending on the size of the reaction chamber.
  • the flow rate of the gas is, for example, in the range of 150 ml / min (sccm) to 6000 ml / min (sccm).
  • the flow rate ratio (B / A) between the flow rate A of silane and the flow rate B of ammonia is, for example, 0.5 to 15.
  • a protective layer 11 is formed on at least a part of the passivation layer 9 on the second surface 1 b side of the semiconductor substrate 1.
  • the protective layer 11 can be formed on the passivation layer 9 by forming a silicon nitride layer using a CVD method or a sputtering method.
  • the passivation layer 9 and the protective layer 11 are partially removed by laser beam irradiation to form a hole.
  • a hole is formed by, for example, laser beam irradiation using a YAG (yttrium, aluminum, garnet) laser.
  • the first electrode 6, the second electrode 7, and the third electrode 8 are formed as follows.
  • the first electrode 6 can be manufactured using, for example, a metal paste (also referred to as a first metal paste) containing a metal powder containing silver as a main component, an organic vehicle, glass frit, and the like.
  • a metal paste also referred to as a first metal paste
  • the first metal paste after application may be dried by evaporating the solvent at a predetermined temperature.
  • the first electrode 6 is fired by firing the first metal paste under the condition that the maximum temperature is 600 ° C. to 850 ° C. and the heating time is about several tens of seconds to several tens of minutes.
  • the output extraction electrode 6a and the current collecting electrode 6b can be formed in one step.
  • the second electrode 7 can be manufactured using, for example, a metal paste (also referred to as a second metal paste) containing a metal powder containing silver as a main component, an organic vehicle, glass frit, and the like.
  • a metal paste also referred to as a second metal paste
  • the second metal paste after application may be dried by evaporating the solvent at a predetermined temperature.
  • the second electrode is fired under the condition that the maximum temperature is 600 ° C. to 850 ° C. and the heating time is about several tens of seconds to several tens of minutes. 7 is formed on the second surface 1 b side of the semiconductor substrate 1.
  • the third electrode 8 can be manufactured using, for example, a metal paste containing aluminum as a main component, an organic vehicle, and a glass frit (also referred to as a third metal paste).
  • a metal paste containing aluminum as a main component, an organic vehicle, and a glass frit also referred to as a third metal paste.
  • the third metal paste is applied to a portion on the second surface 1b side of the semiconductor substrate 1 by a screen printing method or the like so as to contact a part of the second metal paste applied in advance.
  • the third metal paste may be applied to almost the entire surface on the second surface 1b side of the semiconductor substrate 1 except for a part of the portion where the second electrode 7 is formed.
  • coating of a 3rd metal paste is performed by screen printing etc., for example.
  • the third metal paste after application may be dried by evaporating the solvent at a predetermined temperature.
  • the third electrode is fired under the condition that the maximum temperature is 600 ° C. to 850 ° C. and the heating time is about several tens of seconds to several tens of minutes.
  • 8 is formed on the second surface 1 b side of the semiconductor substrate 1.
  • the third metal paste is connected to the second semiconductor region 2 through the hole, and the third electrode 8 is formed on the surface layer portion of the semiconductor substrate 1 on the second surface 1b side.
  • the third semiconductor region 4 is also formed.
  • the third metal paste on the protective layer 11 is blocked by the protective layer 11. For this reason, when the third metal paste is fired, there is almost no adverse effect on the passivation layer 9.
  • the solar cell element 10 can be manufactured through the above steps.
  • the second electrode 7 may be formed after the third electrode 8 is formed.
  • the second electrode 7 does not need to be in direct contact with the semiconductor substrate 1.
  • the second electrode 7 may be located on the protective layer 11.
  • the first electrode 6, the second electrode 7, and the third electrode 8 may be formed by applying each metal paste and firing the metal pastes simultaneously.
  • a polycrystalline silicon substrate having a square front and back surfaces with a side length of about 156 mm and a thickness of about 200 ⁇ m was prepared.
  • the semiconductor substrate 1 was etched with an aqueous NaOH solution to remove the damaged layer on the surface. Thereafter, the semiconductor substrate 1 was cleaned. And the texture was formed in the 1st surface 1a side of the semiconductor substrate 1 using RIE method.
  • phosphorus was diffused into the surface layer portion on the first surface 1a side of the semiconductor substrate 1 by vapor phase thermal diffusion using phosphorus oxychloride as a diffusion source.
  • the n-type first semiconductor region 3 having a sheet resistance of about 90 ⁇ / ⁇ was formed.
  • the first semiconductor regions 3 formed on the third surface 1c side and the second surface 1b side of the semiconductor substrate 1 were removed with a hydrofluoric acid solution.
  • the phosphorous glass remaining on the first surface 1a side of the semiconductor substrate 1 was removed with a hydrofluoric acid solution.
  • an aluminum oxide layer was formed as the passivation layer 9 on the surface of the semiconductor substrate 1 using the ALD method.
  • the formation of the aluminum oxide layer using the ALD method was performed under the following conditions.
  • the first semiconductor substrate 1fi and the second semiconductor substrate are disposed so that the first surface 1a of the first semiconductor substrate 1fi and the first surface 1a of the second semiconductor substrate 1se approach and face each other in the chamber of the film forming apparatus. 1se was placed. In this state, the surface temperature of each semiconductor substrate 1 was maintained at about 200 ° C.
  • TMA as an aluminum raw material and ozone gas as an oxidizing agent
  • a passivation layer 9 containing aluminum oxide as a main component was formed so that the thickness on the second surface 1b side was about 30 nm.
  • the antireflection layer 5 containing silicon nitride having a thickness of about 70 nm as a main component was formed on the first surface 1a side by PECVD.
  • the first metal paste is applied on the first surface 1a side so as to be a pattern of the first electrode 6, and the second metal paste is applied on the second surface 1b side so as to be a pattern of the second electrode 7.
  • the third metal paste was applied on the second surface 1b side so as to form the pattern of the third electrode 8.
  • these metal pastes are fired under conditions where the maximum temperature is 710 ° C. and the firing time is 10 minutes, so that the third semiconductor region 4, the first electrode 6, the second electrode 7, and the third electrode 8 are fired. Formed. In this manner, an example of the solar cell element 10 was produced.
  • the first surface 1a is covered with a mask without forming the passivation layer 9 on the first surface 1a.
  • a reference example of the solar cell element 10 was produced.
  • the light emission amount was reduced in the outer peripheral portion 1op of the first element surface 10a and in the vicinity thereof.
  • FIG. 12A in the example of the solar cell element 10, compared to the solar cell element 10 reference example, in the outer peripheral portion 1op of the first element surface 10a and in the vicinity thereof, The decrease in light emission amount was reduced.
  • the present passivation layer 9 including the thickness change region Ad ⁇ b> 1 whose thickness increases as it approaches the outer peripheral portion 1 op side on the first surface 1 a side, It was presumed that the crystal defects were inactivated by the termination of.
  • first measurement position a position of about 15 mm from the outer peripheral portion on the first element surface 10a (also referred to as a first measurement position) and about 70 mm from the outer peripheral portion of the first element surface 10a.
  • the reflectance was measured with respect to the position (also referred to as the second measurement position).
  • the position also referred to as the second measurement position.
  • light of a wavelength of 10 nm is sequentially irradiated onto the first element surface 10a, and the reflected light from the first element surface 10a at that time is collected by an integrating sphere, The intensity of reflected light was measured using a diode.
  • the first element surface 10a is irradiated with light having a wavelength of 300 nm to measure the intensity of reflected light
  • the light having a wavelength of 310 nm is irradiated to the first element surface 10a
  • the intensity of the reflected light is measured.
  • the intensity of reflected light was measured by irradiating the first element surface 10a with light having a wavelength of 1200 nm. At this time, light of each wavelength was irradiated to a 10 mm square region on the first element surface 10a.
  • the intensity of reflected light (also referred to as a first intensity) I1 on the first element surface 10a is divided by the intensity of incident light (also referred to as a second intensity) I2 applied to the first element surface 10a.
  • the relationship between the wavelength of light at the first measurement position and the reflectance (also referred to as spectral reflectance) is depicted by a thick dashed line, and the relationship between the wavelength of light at the second measurement position and the reflectance. (Spectral reflectance) is drawn with a thick solid line.
  • the reflectance in the wavelength range from 300 nm to 500 nm, from blue light to ultraviolet light was larger than that at the second measurement position.
  • the reflectance which concerns on the wavelength range applied from blue light to ultraviolet light is decreasing as it approaches the center part 1cp side from the outer peripheral part 1op side of the 1st surface 1a. Presumed to be in state.
  • the reflectance decreases on the central portion 1cp side and its periphery.
  • the light irradiated to the first surface 1a side of the semiconductor substrate 1 was easily absorbed by the semiconductor substrate 1 and the photoelectric conversion efficiency was improved.
  • the covering portion Pc1 exists on the first surface 1a side of the semiconductor substrate 1.
  • the covering portion Pc1 has a stacked portion Ps1 in which a plurality of layers including the passivation layer 9 and the antireflection film 5 are stacked.
  • the passivation layer 9 has a thickness change region Ad1 in which the thickness decreases as it approaches the central portion 1cp side from the outer peripheral portion 1op side on the first surface 1a.
  • the passivation layer 9 is positioned so that the thickness increases corresponding to the density of crystal defects as it approaches the outer peripheral portion 1op side of the first surface 1a.
  • the presence of the passivation layer 9 realizes inactivation of crystal defects due to termination of dangling bonds. Thereby, for example, recombination of minority carriers can be reduced on the first surface 1 a side of the semiconductor substrate 1.
  • the said thickness change area Ad1 can be easily formed by the manufacturing method of the solar cell element 10 mentioned above, for example. Therefore, the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the passivation layer 9 has a portion located on the second surface 1b side of the semiconductor substrate 1, the second surface 1b side of the semiconductor substrate 1 is terminated by a dangling bond. Minority carrier recombination is less likely to occur due to inactivation of crystal defects. For this reason, for example, the photoelectric conversion efficiency in the solar cell element 10 can be easily improved.
  • the surface layer portion on the second surface 1b side of the semiconductor substrate 1 is a p-type semiconductor region, the electric field passivation effect by the passivation layer 9 on the second surface 1b side of the semiconductor substrate 1 is caused. Minority carrier recombination is less likely to occur.
  • the passivation layer 9 inactivates crystal defects due to termination of dangling bonds on both the first surface 1 a side and the second surface 1 b side of the semiconductor substrate 1. For this reason, an electric field passivation effect is obtained by the passivation layer 9 on the second surface 1 b side of the semiconductor substrate 1. As a result, for example, the photoelectric conversion efficiency in the solar cell element 10 can be improved.
  • the antireflection layer 5 is located on the first surface 1 a of the semiconductor substrate 1, and the passivation layer 9 is located on the antireflection layer 5. You may do it.
  • the covering portion Pc1A located on the first surface 1a side of the semiconductor substrate 1 is composed of the passivation layer 9 and the antireflection layer 5 with the covering portion Pc1 of the first embodiment as a basic configuration. The position may be changed upside down.
  • the covering portion Pc1A includes an antireflection layer 5 located on the first surface 1a of the semiconductor substrate 1 and a passivation layer 9 located on the antireflection layer 5.
  • the covering portion Pc1A has a portion (laminated portion) Ps1A that exists in a state where a plurality of layers including the passivation layer 9 and the antireflection film 5 are laminated.
  • the antireflection layer 5 is positioned in contact with the first surface 1a.
  • the semiconductor substrate 1 is positioned in a state where the first surface 1 a of the semiconductor substrate 1 is directly covered with the antireflection layer 5.
  • the antireflection layer 5 is located in a state where it is covered with the passivation layer 9.
  • the passivation layer 9 has a thickness change region Ad1A in which the thickness decreases as it approaches the central portion 1cp side from the outer peripheral portion 1op side on the first surface 1a.
  • the antireflection layer 5 having a positive fixed charge is positioned on the n-type first semiconductor region 3, and the positive fixed charge is formed at the interface between the antireflection layer 5 and the semiconductor substrate 1.
  • the solar cell module using the solar cell element 10 is used for large-scale photovoltaic power generation, between the light-transmitting substrate such as glass of the solar cell module and the solar cell element 10, for example, about 600V to 1000V. A large voltage difference may occur.
  • the passivation layer 9 having a negative fixed charge exists between the positively charged translucent substrate and the antireflection layer 5 having a positive fixed charge, the large voltage difference described above is obtained. Less likely to affect the antireflection layer 5. For this reason, negative fixed charges are unlikely to accumulate in the antireflection layer 5.
  • PID Physical Induced Degradation
  • the passivation layer 9 functions as a cap layer for the antireflection layer 5.
  • the function of the passivation layer 9 as the cap layer of the antireflection layer 5 can be enhanced. Therefore, for example, on the first surface 1 a side of the semiconductor substrate 1, the thickness of the passivation layer 9 increases corresponding to the density of crystal defects as it approaches the outer peripheral portion 1 op side of the first surface 1 a.
  • the function of the antireflection layer 5 as a cap layer can be enhanced. Thereby, for example, the photoelectric conversion efficiency in the solar cell element 10 can be improved.
  • the passivation layer 9 is formed by an ALD method or the like, the density of hydrogen contained in the passivation layer 9 can be increased.
  • the density of hydrogen in the passivation layer 9 is higher than the density of hydrogen in the antireflection layer 5, the function of the passivation layer 9 as the cap layer of the antireflection layer 5 can be enhanced.
  • the protective layer 11 may be located also on the first surface 1 a side of the semiconductor substrate 1.
  • the covering portion Pc1B located on the first surface 1a side of the semiconductor substrate 1 is based on the covering portion Pc1 of the first embodiment as a basic configuration, and includes the passivation layer 9 and the antireflection layer 5. It may be changed so that the protective layer 11 is located between them.
  • the covering portion Pc1B includes a passivation layer 9 located on the first surface 1a of the semiconductor substrate 1, a protective layer 11 located on the passivation layer 9, and this protective layer. 11 and an antireflection layer 5 located on the top.
  • Such a protective layer 11 can be formed as follows, for example.
  • the passivation layer 9 may also exist in the central portion 1 cp of the first surface 1 a and its periphery.
  • the covering portion Pc1C located on the first surface 1a side of the semiconductor substrate 1 has the covering portion Pc1 of the first embodiment as a basic configuration and the central portion 1cp of the first surface 1a and its It may be changed so that the passivation layer 9 exists in the periphery.
  • FIGS. 16 and 17 the passivation layer 9 may also exist in the central portion 1 cp of the first surface 1 a and its periphery.
  • the passivation layer 9 when the first surface 1 a of the semiconductor substrate 1 is seen through, the passivation layer 9 is located on the central portion 1 cp of the first surface 1 a in the covering portion Pc1C. It has Pm1C (also referred to as an existing region). At this time, the thickness of the passivation layer 9 in the existence region Pm1C is changed according to the material of the passivation layer 9, the magnitude of the fixed charge density, and the like, but is, for example, 5 nm or less. In this case, for example, in the surface layer portion of the central portion 1cp on the first surface 1a side of the semiconductor substrate 1, recombination of minority carriers is less likely to occur due to crystal defect inactivation due to termination of dangling hands or the like. .
  • the central portion 1 cp of the first surface 1 a and the passivation layer 9 existing around the central portion 1 cp have a constant film thickness, but the passivation layer 9 of the central portion 1 cp is also on the outer peripheral portion 1 op side. You may be located so that a film thickness may become thick as it approaches.
  • a silica layer may be located on the passivation layer 9 mainly composed of aluminum oxide.
  • the reflectance in the region on the outer peripheral portion 1op side of the first element surface 10a can be reduced.
  • the solar cell element 10 is not a PERC type solar cell element but has a structure such as IBC (Interdigitated Back Contact), MWT (Metal Wrap Through), and EWT (Emitter Wrap Through). It may be a back contact type solar cell element.
  • the solar cell element 10 includes, for example, stacked portions Ps1, Ps1A, and Ps1B including at least a part of the passivation layer 9 and the antireflection layer 5 on the first surface 1a of the semiconductor substrate 1. Any structure having the same structure may be used.
  • the passivation layer 9 may have a region having a constant thickness and a thickness change region Ad1 located on the central portion 1cp side of this region.
  • the first silica layer, the alumina passivation layer 9, and the second silica layer are sequentially formed on the second surface 1b of the semiconductor substrate 1 in this order by the ALD method.
  • the thickness of the first silica layer is, for example, about 0.6 nm
  • the thickness of the passivation layer 9 is, for example, about 15 nm
  • the thickness of the second silica layer is, for example, about 5 nm.
  • the first silica layer, the alumina passivation layer 9, and the second silica layer are arranged in this order. It may be formed.
  • the protective layer 11 made of silicon nitride is formed by PECVD, but the protective layer 11 may be formed using an insulating paste.
  • an insulating paste mainly composed of a siloxane resin an organic compound having a siloxane bond (Si—O—Si bond)
  • Si—O—Si bond an organic compound having a siloxane bond
  • the protective layer 11 can be formed on the passivation layer 9 by drying the insulating paste.
  • an insulating paste is applied to at least a part of the passivation layer 9 using a screen printing method or the like so as to have a desired pattern.
  • the insulating paste is dried using a hot plate or a drying furnace under conditions where the maximum temperature is 150 ° C. to 350 ° C. and the heating time is 1 minute to 10 minutes. Thereby, the protective layer 11 having a desired pattern can be formed on the passivation layer 9.
  • the third metal paste fires through the passivation layer 9 through the holes of the protective layer 11.
  • the third metal paste is connected to the second semiconductor region 2 and forms the third electrode 8 on the second surface 1 b side of the semiconductor substrate 1.
  • the third semiconductor region 4 is also formed in the surface layer portion on the second surface 1 b side of the semiconductor substrate 1.
  • SYMBOLS 1 Semiconductor substrate 1a 1st surface 1b 2nd surface 1c 3rd surface 1cp center part 1fi 1st semiconductor substrate 1op outer peripheral part 1se 2nd semiconductor substrate 2 2nd semiconductor region 3 1st semiconductor region 4 3rd semiconductor region 5
  • Antireflection layer 6 1st electrode 7 2nd electrode 8 3rd electrode 9
  • Passivation layer (1st passivation layer)
  • SYMBOLS 10 Solar cell element 10a 1st element surface 10b 2nd element surface 11

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

太陽電池素子は、半導体基板（１）と、被覆部（Ｐｃ１）と、を備えている。半導体基板（１）は、第１半導体領域（３）と、第２半導体領域（２）と、を有する。第１半導体領域（３）は、半導体基板（１）の第１面側に存在している第１導電型の半導体領域である。第２半導体領域（２）は、半導体基板（１）の第１面とは逆側の第２面側に位置している第１導電型とは異なる第２導電型の半導体領域である。被覆部（Ｐｃ１）は、半導体基板（１）の第１面側に位置している。被覆部（Ｐｃ１）は、パッシベーション層（９）と反射防止層（５）とを含む複数の層が積層された状態で存在している積層部分（Ｐｓ１）を有している。積層部分（Ｐｓ１）において、パッシベーション層（９）は、第１面の外周部（１ｏｐ）側から中央部（１ｃｐ）側に近づくにつれて厚さが減少している状態にある領域を有している。

Description

太陽電池素子および太陽電池素子の製造方法
　本開示は、太陽電池素子および太陽電池素子の製造方法に関する。
　太陽電池素子には、例えば、単結晶または多結晶のシリコンなどで構成されている半導体基板を用いた結晶系の太陽電池素子がある。このような結晶系の太陽電池素子では、例えば、半導体基板の受光面側に反射防止膜を存在させ、半導体基板の裏面側にパッシベーション層を存在させれば、光電変換効率が向上し得る（例えば、国際公開第２０１５／１８２５０３号など参照）。
　太陽電池素子および太陽電池素子の製造方法が開示される。
　太陽電池素子の一態様は、半導体基板と、被覆部と、を備えている。前記半導体基板は、第１半導体領域と、第２半導体領域と、を有する。前記第１半導体領域は、前記半導体基板の第１面側に存在している第１導電型の半導体領域である。前記第２半導体領域は、前記半導体基板の前記第１面とは逆側の第２面側に位置している前記第１導電型とは異なる第２導電型の半導体領域である。前記被覆部は、前記半導体基板の第１面側に位置している。前記被覆部は、パッシベーション層と反射防止層とを含む複数の層が積層された状態で存在している積層部分を有している。該積層部分において、前記パッシベーション層は、前記第１面の外周部側から中央部側に近づくにつれて厚さが減少している状態にある領域を有している。
　太陽電池素子の製造方法の一態様は、第１半導体基板および第２半導体基板、を準備する第１工程と、前記第１半導体基板および前記第２半導体基板のそれぞれの表面の上に、パッシベーション層を形成する第２工程と、を有する。前記第１半導体基板および前記第２半導体基板のそれぞれは、第１面側に存在している第１導電型の第１半導体領域と、前記第１面とは逆側の第２面側に存在している前記第１導電型とは異なる第２導電型の第２半導体領域と、を有する。前記第２工程において、前記第１半導体基板の前記第１面と、前記第２半導体基板の前記第１面と、が接近し且つ対向するように、前記第１半導体基板と前記第２半導体基板とを配置している状態で、前記パッシベーション層を形成する。前記第２工程において、前記第１半導体基板および前記第２半導体基板のそれぞれの前記第１面における外周部側から中央部側に近づくにつれて厚さが減少している状態にある領域を有するように前記パッシベーション層を形成する。
図１は、第１実施形態に係る太陽電池素子の一例における受光面側の外観を示す平面図である。 図２は、第１実施形態に係る太陽電池素子の一例における裏面側の外観を示す裏面図である。 図３は、図１および図２のIII－III線に沿った太陽電池素子の切断面を示す端面図である。 図４は、第１実施形態に係る太陽電池素子の第１面側の部分の切断面を模式的に示す拡大端面図である。 図５は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造途中の状態の一例を示す端面図である。 図６は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造途中の状態の一例を示す端面図である。 図７は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造する途中の状態の一例を示す端面図である。 図８は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造途中の状態の一例を示す端面図である。 図９は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造途中の状態の一例を示す端面図である。 図１０は、第１実施形態に係る太陽電池素子のうちの図３の切断面に対応する部分における製造途中の状態の一例を示す端面図である。 図１１は、第１実施形態に係る太陽電池素子の製造工程においてパッシベーション層を形成する様子の一例を示す図である。 図１２（ａ）は、太陽電池ＥＬ検査における太陽電池素子の実施例の発光状態を捉えた画像の一例を示す図である。図１２（ｂ）は、太陽電池ＥＬ検査における太陽電池素子の参考例の発光状態を捉えた画像の一例を示す図である。 図１３は、実施例の前面における分光反射率の一例を示すグラフである。 図１４は、第２実施形態に係る太陽電池素子のうちの図３の切断面に対応する第１面側の部分における切断面を模式的に示す拡大端面図である。 図１５は、第３実施形態に係る太陽電池素子のうちの図３の切断面に対応する第１面側の部分における切断面を模式的に示す拡大端面図である。 図１６は、第４実施形態に係る太陽電池素子の一例における受光面側の外観を示す平面図である。 図１７は、第４実施形態に係る太陽電池素子のうちの図３の切断面に対応する第１面側の部分における切断面を模式的に示す拡大端面図である。
　太陽電池素子には、例えば、単結晶または多結晶のシリコンなどで構成されている半導体基板を用いた結晶系の太陽電池素子がある。このような結晶系の太陽電池素子では、例えば、半導体基板の受光面側に反射防止膜を存在させ、半導体基板の受光面側とは逆の裏面側にパッシベーション層を存在させれば、光電変換効率を向上させることができる。
　ここで、例えば、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法を用いることで、酸化アルミニウムなどで構成されている緻密なパッシベーション層を形成することが考えられる。この場合には、例えば、ＡＬＤ法を用いて半導体基板の裏面上にパッシベーション層を形成する際に、半導体基板の全周囲にパッシベーション層を形成することができる。このため、例えば、半導体基板の裏面上だけでなく受光面上にも同一の組成を有する層を形成することができる。別の観点からいえば、半導体基板の裏面上にパッシベーション層を形成し、半導体基板の受光面上にパッシベーション層と同一の組成を有する反射防止膜を形成することができる。
　しかしながら、結晶系の太陽電池素子では、例えば、半導体基板の受光面側の領域は第１導電型を有し、半導体基板の受光面とは逆の裏面側の領域は第１導電型とは逆の第２導電型を有している。このため、例えば、半導体基板の裏面側の領域における少数キャリアの再結合を低減させるための電界パッシベーション効果を生じさせる層は、半導体基板の受光面側の領域における少数キャリアの再結合を促進させてしまうおそれがある。
　ここで、例えば、第１導電型がｎ型であり、第２導電型がｐ型であり、パッシベーション層が酸化アルミニウムで構成される場合を想定する。この場合には、例えば、半導体基板の裏面側のｐ型の領域では、酸化アルミニウムが有する負の固定電荷によって、少数キャリアとしての電子は裏面に接近しにくい。一方、例えば、半導体基板の受光面側のｎ型の領域では、酸化アルミニウムが有する負の固定電荷によって、少数キャリアとしての正孔が受光面に接近しやすい。このため、半導体基板の受光面側の領域における少数キャリアの再結合を促進させてしまうおそれがある。
　このような問題を回避するためには、例えば、半導体基板の受光面側をマスクで覆った状態で裏面側にパッシベーション層を形成してもよい。
　しかしながら、太陽電池素子については、光電変換効率を容易に向上させる点で改善の余地がある。
　そこで、本願発明者らは、太陽電池素子の光電変換効率を容易に向上させることができる技術を創出した。
　これについて、以下、各種実施形態を図面に基づいて説明する。図面においては同様な構成および機能を有する部分に同じ符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものである。図１から図１１および図１４から図１７には、右手系のＸＹＺ座標系が付されている。このＸＹＺ座標系では、後述する太陽電池素子１０の受光面としての第１素子面１０ａにおける出力取出電極６ａの長手方向が＋Ｙ方向とされ、この出力取出電極６ａにおける短手方向が＋Ｘ方向とされ、第１素子面１０ａの法線方向が＋Ｚ方向とされている。また、図４、図１４、図１５および図１７では、後述する凹凸構造（テクスチャ）および第１電極６の記載が省略されている。図３および図６から図１０では、半導体基板１の第１面１ａにおけるテクスチャの凹凸が強調されている。
　＜１．第１実施形態＞
　　＜１－１．太陽電池素子＞
　第１実施形態に係る太陽電池素子１０の構成を、図１から図４に基づいて説明する。ここでは、太陽電池素子１０の一例として、ＰＥＲＣ（Passivated Emitter Rear Cell）型の太陽電池素子を挙げて説明する。
　図１から図３で示されるように、太陽電池素子１０は、例えば、主に光が入射する受光面（前面ともいう）である第１素子面１０ａと、この第１素子面１０ａの逆側に位置している裏面である第２素子面１０ｂと、を有する。太陽電池素子１０は、例えば、半導体基板１を備えている。半導体基板１は、例えば、第１面１ａと、この第１面１ａの逆側に位置している第２面１ｂと、第１面１ａと第２面１ｂとを接続している状態で位置している側面としての第３面１ｃと、を有する。半導体基板１は、例えば、第１面１ａ側に位置している第１導電型（第１実施形態ではｎ型）の第１半導体領域３と、第２面１ｂ側に位置している第１導電型とは異なる第２導電型（第１実施形態ではｐ型）の第２半導体領域２と、を有する。さらに、太陽電池素子１０は、例えば、第３半導体領域４、反射防止層５、第１電極６、第２電極７、第３電極８、パッシベーション層９および保護層１１を備えている。
　半導体基板１は、例えば、単結晶または多結晶のシリコンの基板（シリコン基板ともいう）である。半導体基板１は、上述したような第１半導体領域３および第２半導体領域２を有する半導体基板であれば、シリコン以外の材料を用いて構成されているものであってもよい。
　以下では、第２半導体領域２にｐ型の半導体を適用する場合について説明する。この場合には、例えば、半導体基板１としてｐ型のシリコン基板を用いる。このシリコン基板の厚さは、例えば、２５０μｍ以下であってもよいし、さらに１５０μｍ以下であってもよい。半導体基板１の形状は、特に限定されない。ただし、例えば、半導体基板１の平面視での形状が矩形状であれば、複数の太陽電池素子１０を並べることで太陽電池モジュールを製造する際に、隣り合う太陽電池素子１０の間の隙間を小さくすることができる。ところで、多結晶のシリコン基板で構成されている状態にある第２半導体領域２をｐ型にする場合には、例えば、半導体基板１に、ドーパント元素として、ボロンまたはガリウムなどの不純物を含有させる。
　第１半導体領域３は、第２半導体領域２上に積層されている状態で位置している。別の観点からいえば、第１半導体領域３は、半導体基板１のうちの第１面１ａ側に位置している。第１半導体領域３が、第２半導体領域２に対して逆の導電型（ｎ型）を有していれば、半導体基板１には、第１半導体領域３と第２半導体領域２との界面にｐｎ接合部が存在している。第１半導体領域３は、例えば、半導体基板１の第１面１ａ側の表層部にドーパントとしてリンなどの不純物元素を拡散によって導入させることで、形成され得る。
　図３で示されるように、半導体基板１の第１面１ａ側に、照射された光の反射率を低減するための微細なテクスチャが存在していてもよい。テクスチャの凸部の高さは、例えば０．１μｍから１０μｍ程度とされる。テクスチャの隣り合う凸部の頂間の長さは、例えば０．１μｍから２０μｍ程度とされる。テクスチャでは、例えば、凹部が略球面状であってもよいし、凸部がピラミッド形状であってもよい。上述した「凸部の高さ」とは、例えば、図３において、凹部の底面を通る仮想的な直線を基準線とし、この基準線に対して垂直な方向において、この基準線から上記凸部の頂までの距離を意味する。
　反射防止層５は、例えば、太陽電池素子１０の第１素子面１０ａに照射された光の反射率を低減する機能を有する。反射防止層５の素材には、例えば、窒化シリコンまたは酸化シリコンなどが適用される。反射防止層５の屈折率および厚さについては、太陽光のうち、半導体基板１に吸収されて発電に寄与し得る波長範囲の光に対して、低反射条件を実現することができる屈折率および厚さを適宜採用すればよい。反射防止層５として、例えば、１．８から２．５程度の屈折率と、２０ｎｍから１２０ｎｍ程度の厚さと、を有するものを採用することができる。
　第３半導体領域４は、半導体基板１の第２面１ｂ側に位置している。この第３半導体領域４の導電型は、第２半導体領域２と同一の導電型（第１実施形態ではｐ型）であればよい。そして、第３半導体領域４が含有するドーパントの濃度は、第２半導体領域２が含有するドーパントの濃度よりも高い。換言すれば、第３半導体領域４中には、第２半導体領域２において第２導電型にするためにドープされたドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。このため、半導体基板１は、例えば、第２面１ｂにｐ型の導電型を有する半導体の領域（ｐ型半導体領域ともいう）を有している。第３半導体領域４は、例えば、半導体基板１の第２面１ｂ側において内部電界を形成することができる。これにより、例えば、半導体基板１の第２面１ｂの表面近傍では、少数キャリアである電子の再結合による光電変換効率の低下が生じにくい。第３半導体領域４は、例えば、半導体基板１の第２面１ｂ側の表層部にボロンまたはアルミニウムなどのドーパント元素を拡散させることで形成され得る。ここで、第２半導体領域２が含有するドーパント元素の濃度を、５×１０１５ａｔｏｍｓ／ｃｍ３から１×１０１７ａｔｏｍｓ／ｃｍ３程度とし、第３半導体領域４が含有するドーパント元素の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３から５×１０２１ａｔｏｍｓ／ｃｍ３程度とすることができる。第３半導体領域４は、例えば、後述する第３電極８と半導体基板１との接触部分に存在する。
　第１電極６は、半導体基板１の第１面１ａ側に位置している電極である。また、第１電極６は、図１で示されるように、出力取出電極６ａと、複数の線状の集電電極６ｂと、を有している。出力取出電極６ａは、発電によって得られた電気を外部に取り出すための電極である。出力取出電極６ａの短手方向の長さ（幅ともいう）は、例えば１．３ｍｍから２．５ｍｍ程度とされる。出力取出電極６ａの少なくとも一部は、集電電極６ｂと交差して電気的に接続されている状態で位置している。集電電極６ｂは、半導体基板１による発電で得られた電気を集めるための電極である。各集電電極６ｂの幅は、例えば５０μｍから２００μｍ程度とされる。このように、集電電極６ｂの幅は、出力取出電極６ａの幅よりも小さい。また、複数の集電電極６ｂは、例えば、互いに１ｍｍから３ｍｍ程度の間隔を有するようにならんでいる状態で位置している。第１電極６の厚さは、例えば１０μｍから４０μｍ程度とされる。第１電極６は、例えば、銀を主成分とする金属ペーストをスクリーン印刷法などによって所望の形状に塗布した後に、この金属ペーストを焼成することで形成され得る。本明細書では、主成分とは、含有成分のうち含有される比率（含有率ともいう）が最も大きい（高い）成分のことを意味する。ここで、例えば、集電電極６ｂと同様な形状を有する補助電極６ｃが、半導体基板１の周縁部において出力取出電極６ａの長手方向に沿って位置し、集電電極６ｂ同士を電気的に接続していてもよい。
　第２電極７および第３電極８は、図２および図３で示されるように、半導体基板１の第２面１ｂ側に位置している。
　第２電極７は太陽電池素子１０における発電によって得られた電気を外部に取り出すための電極である。第２電極７の厚さは、例えば１０μｍから３０μｍ程度とされる。この第２電極７の幅は、例えば１．３ｍｍから７ｍｍ程度とされる。また、第２電極７は主成分として銀を含んでいる。このような第２電極７は、例えば、銀を主成分とする金属ペーストをスクリーン印刷法などによって所望の形状に塗布した後、この金属ペーストを焼成することで形成され得る。
　第３電極８は、図２および図３で示されるように、半導体基板１の第２面１ｂ側において、半導体基板１で発電された電気を集めるための電極である。また、第３電極８は、第２電極７と電気的に接続している状態で位置している。第２電極７の少なくとも一部が第３電極８に接続していればよい。第３電極８の厚さは、例えば１５μｍから５０μｍ程度とされる。また、第３電極８は、主成分としてアルミニウムを含んでいる。第３電極８は、例えば、アルミニウムを主成分とする金属ペーストをスクリーン印刷法などによって所望の形状に塗布した後、この金属ペーストを焼成することで形成され得る。
　パッシベーション層９は、半導体基板１の表面の不活性化を図るための層である。パッシベーション層９の素材としては、例えば、酸化アルミニウムなどが採用される。図３で示されるように、第１実施形態では、パッシベーション層９は、例えば、半導体基板１の第１面１ａ側に位置している部分を有する。ところで、図１、図３および図４で示されるように、太陽電池素子１０は、半導体基板１の第１面１ａ側に位置している被覆部Ｐｃ１を備えている。被覆部Ｐｃ１は、図４で示されるように、パッシベーション層９と反射防止膜５とを含む複数の層が積層された状態で存在している部分（積層部分ともいう）Ｐｓ１を有している。この積層部分Ｐｓ１では、パッシベーション層９は、第１面１ａにおける外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて厚さが減少している状態にある領域（変厚領域ともいう）Ａｄ１を有している。このような変厚領域Ａｄ１は、例えば、後述する太陽電池素子１０の製造方法によって容易に形成され得る。
　図１から図４の例では、半導体基板１の第１面１ａおよび第２面１ｂの各形状が、約１５６ｍｍの一辺の長さを有する正方形状である。また、第１面１ａ上にパッシベーション層９が存在している領域が、外周部１ｏｐから１５ｍｍから４０ｍｍ程度の環状の領域である。別の観点からいえば、第１面１ａ上においてパッシベーション層９が存在している領域は、例えば、外周部１ｏｐから、外周部１ｏｐと中央部１ｃｐとの距離の２０％から５０％程度までの領域とされる。このため、図１で示されるように、第１素子面１０ａを平面視した場合には、太陽電池素子１０は、中央部１ｃｐおよびその周辺の領域に、パッシベーション層９が存在していない領域（不存在領域ともいう）Ｐｍ１を有する。
　パッシベーション層９の厚さは、例えば、分光エリプソメータで測定され得る。ただし、分光エリプソメータによる厚さの測定では、測定精度に応じて、数ｎｍから５ｎｍ程度未満の厚さが不正確な測定値となり得る。このため、半導体基板１の第１面１ａ側におけるパッシベーション層９の厚さの分布の測定値については、例えば、各測定値に対して不正確な値をオフセット値として減算する補正が適宜施されてもよい。ここで、オフセット値は、例えば、測定精度上の一定の下限値であってもよいし、分光エリプソメータで得られた測定値と、第１素子面１０ａを対象とした目視による色調の変化の認識に応じて識別可能なパッシベーション層９の有無と、に基づいて決定されてもよい。また、例えば、分光エリプソメータによる厚さの測定で得られる一定値（例えば１０ｎｍ）以上の測定値と、断面の観察などで認識される実際の厚さとが整合する場合には、一定値以上の測定値には補正の演算が施されなくてもよい。
　ところで、例えば、半導体基板１では、外周部１ｏｐに近づくほど、鋳造による半導体のインゴットの作製時および半導体のインゴットの切断時に生じた結晶欠陥の密度が増加している状態にある。例えば、半導体基板１では、鋳造による半導体のインゴットの製造時の影響で、外周部１ｏｐから約３０ｍｍ程度の領域において、外周部１ｏｐに近づくほど結晶欠陥の密度が増加している状態となる。また、例えば、半導体基板１では、半導体のインゴットの切断時の影響で、外周部１ｏｐから約１５ｍｍ程度の領域において、外周部１ｏｐに近づくほど結晶欠陥の密度が増加している状態となる。
　そこで、第１実施形態では、例えば、半導体基板１の第１面１ａ側において、第１面１ａの外周部１ｏｐ側に近づくにつれて、結晶欠陥の密度に対応して厚さが増加するようにパッシベーション層９が位置している。例えば、第１面１ａの外周部１ｏｐから１５ｍｍから３０ｍｍ程度までの領域において、第１面１ａの外周部１ｏｐ側に近づくにつれて厚さが増加するようにパッシベーション層９が位置している構成が考えられる。この場合には、例えば、半導体基板１の表面では、パッシベーション層９の存在によって、未結合手の終端化などによる結晶欠陥の不活性化が実現される。これにより、例えば、太陽電池素子１０において太陽光の照射に応じた発電が行われる際に、半導体基板１のうちの第１面１ａ側において少数キャリアの再結合が低減され得る。したがって、太陽電池素子１０における光電変換効率を容易に向上させることができる。
　ここで、パッシベーション層９として、例えば、酸化シリコンまたは酸化アルミニウムが採用される。この場合には、例えば、積層部分Ｐｓ１において、パッシベーション層９が、半導体基板１の第１面１ａに接している状態であれば、半導体基板１の最表面の未結合手（シリコンの未結合手）に、酸素とシリコンあるいは酸素とアルミニウムが結合される。例えば、シリコンの未結合手（Ｓｉ－）に酸素およびシリコンが結合されたＳｉ－Ｏ－Ｓｉの結合、あるいはシリコンの未結合手（Ｓｉ－）に酸素およびアルミニウムが結合されたＳｉ－Ｏ－Ａｌの結合が生成される。これにより、例えば、太陽電池素子１０において太陽光の照射に応じた発電が行われる際に、半導体基板１のうちの第１面１ａ側において少数キャリアの再結合が低減され得る。その結果、太陽電池素子１０における光電変換効率が容易に向上し得る。
　ここで、例えば、パッシベーション層９を構成している状態にある酸化アルミニウムが、例えば、ＡＬＤ法などで形成されれば、パッシベーション層９が緻密なものとなり得る。この場合には、例えば、半導体基板１の第１面１ａの外周部１ｏｐ側およびその近傍において十分な未結合手の終端化などによる結晶欠陥の不活性化が実現される。その結果、太陽電池素子１０における光電変換効率が容易に向上し得る。
　また、例えば、パッシベーション層９の上に、化学蒸着（Chemical Vapor Deposition：ＣＶＤ）法などで反射防止層５を形成する場合には、パッシベーション層９の存在によって、半導体基板１の表面にプラズマなどによるダメージが生じにくい。このため、例えば、半導体基板１の表層部に不純物が混入しにくく、半導体基板１の表層部に欠陥が形成されにくい。その結果、半導体基板１の第１面１ａ側では、パッシベーション層９の存在によって少数キャリアの再結合が生じにくい。したがって、例えば、太陽電池素子１０における光電変換効率が容易に向上し得る。
　また、例えば、積層部分Ｐｓ１において、パッシベーション層９と、反射防止層５と、が接している状態で位置している構造が採用されれば、積層部分Ｐｓ１が単純な構造となる。このため、例えば、パッシベーション層９の厚みの変化による太陽電池素子１０の第１素子面１０ａにおける反射率の変化の調整が容易となる。したがって、例えば、太陽電池素子１０における外周部１ｏｐと中央部１ｃｐとの反射率の変化を低減できるので、光電変換効率が低下しにくい。
　また、例えば、太陽電池素子１０の第１素子面１０ａ側において、青色光から紫外光にかけた波長域に係る反射率が、第１面１ａのうちの外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて減少するように、積層部分Ｐｓ１が位置していてもよい。ここで、青色光から紫外光にかけた波長域としては、例えば、３００ｎｍから５００ｎｍの波長域が採用される。この場合には、例えば、太陽電池素子１０の第１素子面１０ａ側では、外周部１ｏｐ側においてパッシベーション層９の存在によってある程度反射率が上昇しても、中央部１ｃｐ側およびその周辺において反射率が低下し得る。このため、例えば、太陽電池素子１０の第１面１ａ側においてパッシベーション層９の厚みが変化していない場合と比較して、光電変換効率が低下しにくい。
　また、例えば、パッシベーション層９がＡＬＤ法などで形成されれば、パッシベーション層９に含有されている水素の密度が高くなり得る。これにより、例えば、半導体基板１の第１面１ａ側において、パッシベーション層９に含まれている水素によって、外周部１ｏｐおよびその近傍における未結合手の終端化による結晶欠陥の不活性化が実現されやすい。このため、例えば、半導体基板１の第１面１ａ側において少数キャリアの再結合が生じにくい。その結果、例えば、太陽電池素子１０における光電変換効率が向上し得る。
　また、第１実施形態では、例えば、図３で示されるように、パッシベーション層９は、半導体基板１の第２面１ｂ側に位置している部分を有している。第２面１ｂ側におけるパッシベーション層９の厚さは、例えば、１０ｎｍから２００ｎｍ程度とされる。この場合には、例えば、半導体基板１の第２面１ｂ側では、未結合手の終端化などによる結晶欠陥の不活性化によって少数キャリア（ここでは電子）の再結合が生じにくくなる。このため、例えば、太陽電池素子１０における光電変換効率が容易に向上し得る。また、例えば、パッシベーション層９は、主として酸化アルミニウムで構成されていれば、負の固定電荷を有し得る。この場合には、電界効果によって、半導体基板１の第２面１ｂ側の少数キャリアが、ｐ型の第２半導体領域２とパッシベーション層９との界面である第２面１ｂから遠ざけられる。このため、例えば、半導体基板１のうちの第２面１ｂ側の部分において、パッシベーション層９による電界パッシベーション効果によって少数キャリアの再結合が生じにくくなる。したがって、半導体基板１の第１面１ａ側および第２面１ｂ側の双方で、パッシベーション層９によって未結合手の終端化による結晶欠陥の不活性化が図られる。このため、半導体基板１の第２面１ｂ側で、パッシベーション層９によって電界パッシベーション効果が得られる。その結果、例えば、太陽電池素子１０における光電変換効率が向上し得る。
　また、第１実施形態では、例えば、図３で示されるように、パッシベーション層９は、半導体基板１の第１面１ａ側および第２面１ｃ側だけでなく、第３面１ｃ側に位置している部分を有している。第３面１ｃ側におけるパッシベーション層９の厚さは、例えば、１０ｎｍから２００ｎｍ程度とされる。この場合には、例えば、半導体基板１の第３面１ｃ側では、未結合手の終端化などによる結晶欠陥の不活性化によって少数キャリアの再結合が生じにくくなる。このため、例えば、太陽電池素子１０における光電変換効率が容易に向上し得る。また、例えば、半導体基板１のうちの第３面１ｃ側の表層部がｐ型の半導体領域であれば、第３面１ｃ側においてもパッシベーション層９による電界パッシベーション効果によって少数キャリアの再結合が生じにくくなる。その結果、例えば、太陽電池素子１０における光電変換効率が向上し得る。
　また、例えば、図１、図３および図４で示されるように、太陽電池素子１０の第１素子面１０ａおよび半導体基板１の第１面１ａを平面透視した場合に、パッシベーション層９が中央部１ｃｐの上に位置していない形態が採用される。このとき、上述した不存在領域Ｐｍ１が存在している。図３および図４の例では、反射防止層５は、第１面１ａの中央部１ｃｐに接している状態で位置している。この場合には、例えば、パッシベーション層９が負の固定電荷を有する酸化アルミニウムで構成されている状態であっても、第１導電型（ｎ型）の第１半導体領域３の中央部１ｃｐでは、パッシベーション層９によって少数キャリアの再結合が生じやすくなる不具合が生じにくい。このため、例えば、パッシベーション層９を太陽電池素子１０の第１面１ａ全面に形成した構造と比較して光電変換効率が容易に向上し得る。また、反射防止層５が中央部１ｃｐに接している状態で位置している単純な構成が採用されれば、太陽電池素子１０の第１素子面１０ａにおける反射率の調整が容易となる。したがって、例えば、太陽電池素子１０における外周部１ｏｐと中央部１ｃｐとの反射率の変化を低減できるので、光電変換効率が低下しにくい。
　保護層１１は、例えば、図３で示されるように、半導体基板１のうちの第２半導体領域２の上に位置している。保護層１１の素材としては、例えば、窒化シリコンまたは酸化シリコンなどが採用される。保護層１１は、例えば、後述するＣＶＤ法による窒化シリコン層の製膜によって形成され得る。この場合には、保護層１１の厚さは、例えば、半導体基板１の第２面１ｂの凹凸形状の大きさ、金属ペーストに含まれるガラスフリットの種類またはその含有量、ならびに第３電極８の形成時の焼成条件などに応じて変更される。保護層１１の厚さは、例えば５０ｎｍから８００ｎｍ程度とされる。
　また、太陽電池素子１０は、パッシベーション層９および保護層１１を貫通して半導体基板１の第２面１ｂに達している状態で位置している孔部を有する。つまり、孔部が位置している領域には、半導体基板１の第２面１ｂ上において、パッシベーション層９および保護層１１が存在していない。このような孔部の断面形状は、例えば、ドット（点）状であってもよいし、図２で示されるように、帯（線）状であってもよい。この場合には、孔部の直径または幅は、例えば１０μｍから５００μｍ程度であればよい。平面透視した際の互いに隣り合う孔部の中心同士の距離（孔部のピッチともいう）は、例えば０．３ｍｍから３ｍｍ程度とされる。
　ここで、例えば、第３電極８を形成するためのアルミニウムを主成分とする金属ペーストを保護層１１上に所望の形状に塗布して焼成する際に、第３電極８は半導体基板１と電気的に接続する。このとき、金属ペーストは、金属ペーストから半導体基板１の第２面１ｂの表層部にアルミニウムが拡散することで、第３半導体領域４が形成される。一方、パッシベーション層９のうちの保護層１１で覆われている領域は、パッシベーション層９が金属ペーストによってファイヤースルーされない。このため、パッシベーション層９によるパッシベーション効果が低減されにくい。
　このように、半導体基板１の第２面１ｂ側において、パッシベーション層９上に保護層１１が位置していれば、例えば、第３電極８を形成するための素材によるパッシベーション層のファイヤースルーの発生などが低減され得る。これにより、例えば、半導体基板１の第２面１ｂ側にパッシベーション層９を十分に存在させることができる。また、例えば、太陽電池素子１０を使用する際に、保護層１１の存在によって、パッシベーション層９に水分および酸などが到達しにくくなる。このため、パッシベーション層９の水分および酸などによる劣化が低減され得る。
　また、保護層１１は、例えば、半導体基板１の第２面１ｂ側に位置しているパッシベーション層９上だけでなく、半導体基板１の第３面１ｃ側および第１面１ａ側に位置しているパッシベーション層９上などに存在していてもよい。この場合には、保護層１１の存在によって、太陽電池素子１０におけるリーク電流の発生を低減することができる。
　また、例えば、ｐ型半導体領域（第２半導体領域２）と、酸化アルミニウムを含むパッシベーション層（第１パッシベーション層ともいう）９との間に、酸化シリコンを含む他のパッシベーション層（第２パッシベーション層ともいう）が存在していてもよい。これにより、半導体基板１の第２面１ｂ側におけるパッシベーション性能を向上させることができる。ここで、例えば、第２パッシベーション層の厚さが０．１ｎｍから１ｎｍ程度であれば、酸化シリコンを用いて構成されている状態にある第２パッシベーション層が正の固定電荷を有していても、第２面１ｂ側で第２パッシベーション層による電界パッシベーション効果の低下が生じにくい。
　さらに、例えば、第３電極８は、太陽電池素子１０の第２面１ｂ上において集電電極６ｂのような形状を有して第２電極７と接続されている状態で位置していてもよい。このような構造によれば、例えば、太陽電池素子１０の第２素子面１０ｂ側へ入射した地面などからの反射光も発電に寄与させて太陽電池素子１０の出力を向上させることもできる。
　さらに、例えば、酸化アルミニウムを主成分とするパッシベーション層９と保護層１１との間に、ＡＬＤ法で形成された酸化シリコンの層（シリカ層ともいう）が存在していてもよい。このシリカ層は、ＡＬＤ法で形成されれば、保護層１１よりも緻密な層となり得る。このようなシリカ層は、例えば、パッシベーション層９と保護層１１との間に存在することで、パッシベーション層９と保護層１１とのバッファ層として機能する。これにより、パッシベーション層９と保護層１１との密着性がさらに向上する。ここで、例えば、シリカ層の厚さがパッシベーション層９の厚さよりも小さければ、シリカ層が正の固定電荷を有していても、パッシベーション層９の負の固定電荷による電界パッシベーション効果が低下しにくい。具体的には、シリカ層の厚さは、例えば５ｎｍから１５ｎｍ程度とされる。
　　＜１－２．太陽電池素子の製造方法＞
　次に、太陽電池素子１０の製造方法の各工程について、図５から図１１を用いて詳細に説明する。
　まず、図５で示されるように、半導体基板１を用意する。半導体基板１は、例えば、既存のチョクラルスキー（Czochralski：ＣＺ）法または鋳造法などによって形成される。以下では、半導体基板１として、ｐ型の多結晶のシリコン基板を用いた例について説明する。ここでは、例えば、鋳造法によって多結晶のシリコンのインゴットを作製する。次いで、そのインゴットを、例えば２５０μｍ以下の厚さにスライスして半導体基板１を作製する。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を除去するために、半導体基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。
　次に、図６で示されるように、半導体基板１の第１面１ａにテクスチャを形成する。テクスチャの形成方法として、例えば、ＮａＯＨなどのアルカリ溶液もしくはフッ硝酸などの酸溶液を使用したウエットエッチング、または反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法などを使用したドライエッチングを用いることができる。
　次に、図７で示されるように、上記工程で形成されたテクスチャを有する半導体基板１の第１面１ａに対して、ｎ型の半導体領域である第１半導体領域３を形成する。具体的には、テクスチャを有する半導体基板１のうちの第１面１ａ側の表層部にｎ型の第１半導体領域３を形成する。第１半導体領域３は、例えば、ペースト状にしたＰ２Ｏ５（五酸化二リン）を半導体基板１の第１面１ａ上に塗布してリンを熱拡散させる塗布熱拡散法、あるいはガス状にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法などを用いて形成することができる。第１半導体領域３は、例えば、０．１μｍから２μｍ程度の深さおよび４０Ω／□から２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３などを含む拡散ガスを有する雰囲気中で６００℃から８００℃程度の温度域において５分間から３０分間程度の熱処理を半導体基板１に施して、燐ガラスを半導体基板１の表面に形成する。その後、アルゴンまたは窒素などの不活性ガスの雰囲気中で８００℃から９００℃程度の高温において、半導体基板１に対して１０分間から４０分間程度の熱処理を施す。このとき、燐ガラスから半導体基板１の表層中にリンが拡散して、半導体基板１の第１面１ａ側に第１半導体領域３が形成される。
　ここで、第１半導体領域３を形成する際に、第２面１ｂ側にも第１半導体領域３が形成された場合には、例えば、第２面１ｂ側に形成された第１半導体領域３をエッチングで除去して、第２面１ｂ側にｐ型の第２半導体領域２を露出させる。ここでは、例えば、フッ硝酸溶液に半導体基板１の第２面１ｂ側を浸すことで、第２面１ｂ側に形成された第１半導体領域３を除去することができる。そして、その後、半導体基板１の第１面１ａ側に付着した燐ガラスをエッチングで除去する。このように、第１面１ａ側に燐ガラスを残存させて、第２面１ｂ側に形成された第１半導体領域３をエッチングで除去すると、第１面１ａ側の第１半導体領域３が、除去されにくく、ダメージを受けにくい。このとき、半導体基板１の第３面１ｃに形成された第１半導体領域も併せて除去してもよい。
　第１半導体領域３を形成する際に、例えば、予め第２面１ｂ側に拡散マスクを形成しておき、気相熱拡散法などによって第１半導体領域３を形成し、続いて拡散マスクを除去してもよい。このようなプロセスによっても、上記と同様な構造を形成することができる。この場合には、第２面１ｂ側に第１半導体領域３は形成されないため、第２面１ｂ側の第１半導体領域３を除去する工程が不要となる。
　このようにして、第１面１ａ側に存在している第１導電型（ここではｎ型）の第１半導体領域３と、第２面１ｂ側に存在している第２導電型（ここではｐ型）の第２半導体領域２と、を有する多結晶の半導体基板１を準備することができる。ここでは、例えば、同様な構造を有する、複数の半導体基板１を準備することができる。複数の半導体基板１には、例えば、第１半導体基板１ｆｉおよび第２半導体基板１ｓｅが含まれる。
　次に、図８で示されるように、半導体基板１の表面上にパッシベーション層９を形成する。パッシベーション層９の大部分は、例えば、酸化アルミニウムで構成される。また、図８で示されるように、表面上にパッシベーション層９が形成された半導体基板１の上に反射防止層５を形成する。反射防止層５の大部分は、例えば、窒化シリコンによって構成される。パッシベーション層９の形成方法として、例えば、ＡＬＤ法または熱ＣＶＤ法が用いられれば、半導体基板１の第１面１ａ側、第２面１ｂ側および第３面１ｃ側にパッシベーション層９を容易に形成することができる。
　例えば、ＡＬＤ法によってパッシベーション層９が形成される際には、まず、成膜装置のチャンバー内に、上記第１半導体領域３が形成された半導体基板１を載置する。このとき、例えば、図１１で示されるように、複数の半導体基板１がカセットＬｆ０に支持された状態で、チャンバー内に載置される。ここでは、例えば、カセットＬｆ０の１枚の半導体基板１を支持することができる溝部Ｔｒ０に２枚の半導体基板１を配置する。具体的には、例えば、チャンバー内に、第１半導体基板１ｆｉの第１面１ａと、第２半導体基板１ｓｅの第１面１ａと、が接近し且つ対向するように、第１半導体基板１ｆｉと第２半導体基板１ｓｅとを配置する。ここでは、例えば、チャンバー内において、＋Ｙ方向が上方向となるようにカセットＬｆ０が配置される。カセットＬｆ０としては、例えば、複数本の棒状の部分（棒状部ともいう）Ｂｍ０を有し、これらの複数本の棒状部Ｂｍ０に複数組の溝部Ｔｒ０が存在している構成が採用される。
　そして、上記のようにチャンバー内に第１半導体基板１ｆｉと第２半導体基板１ｓｅとが配置されている状態で、第１半導体基板１ｆｉおよび第２半導体基板１ｓｅを含む複数の半導体基板１の表面の上に、パッシベーション層９を形成する。ここでは、各半導体基板１を１００℃から２５０℃程度の温度域まで加熱した状態で、下記の工程Ａから工程Ｄを複数回繰り返して酸化アルミニウムを含むパッシベーション層９を形成する。このとき、第１半導体基板１ｆｉの第１面１ａと第２半導体基板１ｓｅの第１面１ａとが近接している状態で位置しているため、各半導体基板１の第１面１ａにおいて、外周部１ｏｐ側から遠いほど、パッシベーション層９の原料が供給されにくくなる。これにより、図８で示されるように、第１半導体基板１ｆｉおよび第２半導体基板１ｓｅのそれぞれの第１面１ａにおける外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて厚さが減少している状態にある変厚領域Ａｄ１を有するように、パッシベーション層９が形成される。ここでは、例えば、半導体基板１の第１面１ａ側をマスクで覆った状態でパッシベーション層９を形成する場合と比較して、マスクを形成する工程およびマスクを除去する工程が不要となる。これにより、例えば、生産性を向上させることができる。また、例えば、半導体基板１にマスクを形成しないで全周囲にパッシベーション層９を形成する場合と比較して、半導体基板１の第１面１ａ側に形成されたパッシベーション層９を除去する工程が不要となる。これにより、例えば、生産性を向上させることができる。
　上述したように、半導体基板１では、例えば、外周部１ｏｐに近づくほど、鋳造による半導体のインゴットの作製時および半導体のインゴットの切断時に生じた結晶欠陥の密度が増加している状態にある。そこで、第１実施形態に係る太陽電池素子１０では、例えば、半導体基板１の第１面１ａ側において、結晶欠陥の密度に合わせて、第１面１ａの外周部側に近づくにつれて厚さが増加している状態でパッシベーション層９を存在させている。そして、ここでは、例えば、図１１で示されたような状態で、パッシベーション層９を形成することで、所望の厚さの変化を有するパッシベーション層９を容易に形成することができる。したがって、例えば、太陽電池素子１０における光電変換効率が容易に向上し得る。
　ここで、例えば、第２半導体領域２と、酸化アルミニウムを含む第１パッシベーション層９との間に、酸化シリコンを含む他の第２パッシベーション層を形成する場合でも、ＡＬＤ法によって第２パッシベーション層を形成することができる。この場合には、上記と同様な温度域に半導体基板１を加熱した状態で、下記の工程Ａから工程Ｄを複数回繰り返して酸化シリコンを含む第２パッシベーション層を形成することができる。工程Ａから工程Ｄの内容は次の通りである。
　［工程Ａ］酸化シリコン層を形成するためのビスジエチルアミノシラン（ＢＤＥＡＳ）などのシリコン原料、または酸化アルミニウムを形成するためのトリメチルアルミニウム（ＴＭＡ）などのアルミニウム原料が、キャリアガスとともに半導体基板１上に供給される。キャリアガスには、例えば、Ａｒガスまたは窒素ガスなどが適用される。このとき、半導体基板１の第１面１ａ、第２面１ｂおよび第３面１ｃにシリコン原料またはアルミニウム原料が吸着する。ＢＤＥＡＳまたはＴＭＡが供給される時間は、例えば１５ミリ秒間から３０００ミリ秒間程度であればよい。ここで、工程Ａの開始時に、半導体基板１の表面は－ＯＨ基で終端されていてもよい。換言すれば、半導体基板１の表面の構造がＳｉ－Ｏ－Ｈの結合を有していてもよい。この構造は、例えば、半導体基板１を希フッ酸で処理した後に純水で洗浄することで形成され得る。
　［工程Ｂ］窒素ガスによって成膜装置のチャンバー内が浄化されることで、チャンバー内のシリコン原料またはアルミニウム原料が除去される。さらに、半導体基板１に物理吸着および化学吸着したシリコン原料またはアルミニウム原料のうち、原子層レベルで化学吸着した成分以外のシリコン原料またはアルミニウム原料が除去される。窒素ガスでチャンバー内が浄化される時間は、例えば１秒間から数十秒間程度であればよい。
　［工程Ｃ］水またはオゾンガスなどの酸化剤が、成膜装置のチャンバー内に供給されることで、ＢＤＥＡＳまたはＴＭＡに含まれるアルキル基が除去されてＯＨ基で置換される。これにより、半導体基板１の上に酸化シリコンまたは酸化アルミニウムの原子層が形成される。ここで、酸化剤がチャンバー内に供給される時間は、例えば７５０ミリ秒間から１１００ミリ秒間程度であればよい。また、例えば、チャンバー内に酸化剤ととともに水素（Ｈ）が供給されることで、酸化シリコンまたは酸化アルミニウムによって多くの水素原子が含有されやすくなる。
　［工程Ｄ］窒素ガスで成膜装置のチャンバー内が浄化されることで、チャンバー内の酸化剤が除去される。このとき、例えば、半導体基板１上において原子層レベルの酸化シリコンまたは酸化アルミニウムの形成時に反応に寄与しなかった酸化剤などが除去される。窒素ガスでチャンバー内が浄化される時間は、例えば１秒間から数十秒間程度であればよい。
　以後、工程Ａから工程Ｄの一連の工程を複数回繰り返すことで、所望の厚さを有する酸化シリコンの層または酸化アルミニウムの層が形成され得る。
　そして、半導体基板１の第１面１ａ側および第３面１ｃ側に反射防止層５を形成する。ここでは、反射防止層５は、例えば、プラズマＣＶＤ（Plasma-Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）法またはスパッタリング法を用いて形成することができる。例えば、ＰＥＣＶＤ法を用いる場合には、事前に半導体基板１を反射防止層５の成膜中の温度よりも高い温度で加熱しておく。その後、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを、窒素（Ｎ２）で希釈し、５０Ｐａから２００Ｐａの反応圧力において、グロー放電分解でプラズマ化させて、加熱した半導体基板１上に堆積させることで反射防止層５を形成する。このとき、成膜温度を３５０℃から６５０℃程度とし、事前加熱する温度を成膜温度よりも５０℃程度高くする。また、グロー放電に必要な高周波電源の周波数を、１０ｋＨｚから５００ｋＨｚとする。また、ガスの流量は反応室の大きさなどによって適宜決定される。ガスの流量は、例えば１５０ｍｌ／分（ｓｃｃｍ）から６０００ｍｌ／分（ｓｃｃｍ）の範囲とされる。シランの流量Ａとアンモニアの流量Ｂとの流量比（Ｂ／Ａ）は、例えば０．５から１５とされる。
　次に、図９で示されるように、半導体基板１の第２面１ｂ側におけるパッシベーション層９上の少なくとも一部に保護層１１を形成する。ここでは、例えば、ＣＶＤ法またはスパッタリング法を用いて窒化シリコン層を製膜することで、パッシベーション層９の上に保護層１１を形成することができる。
　次に、レーザービームの照射によってパッシベーション層９および保護層１１を部分的に除去して、孔部を形成する。このような孔部は、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザーを用いたレーザービームの照射で形成される。
　次に、図１０で示されるように、例えば、第１電極６、第２電極７および第３電極８を以下のようにして形成する。
　第１電極６は、例えば、主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリットなどを含有する金属ペースト（第１金属ペーストともいう）を用いて作製することができる。ここでは、例えば、まず、スクリーン印刷法などで半導体基板１の第１面１ａ側の部分に第１金属ペーストを塗布する。この塗布後の第１金属ペーストには、所定の温度で溶剤を蒸散させる乾燥が施されてもよい。その後、焼成炉内において、例えば、最高温度が６００℃から８５０℃であり、加熱時間が数十秒間から数十分間程度である条件で、第１金属ペーストを焼成することで第１電極６を形成する。ここでは、例えば、スクリーン印刷法を用いれば、出力取出電極６ａと集電電極６ｂとが一工程で形成され得る。
　第２電極７は、例えば、主成分として銀を含む金属粉末、有機ビヒクルおよびガラスフリットなどを含有する金属ペースト（第２金属ペーストともいう）を用いて作製することができる。ここでは、例えば、まず、スクリーン印刷法などで半導体基板１の第２面１ｂ側の部分に第２金属ペーストを塗布する。この塗布後の第２金属ペーストには、所定の温度で溶剤を蒸散させる乾燥が施されてもよい。その後、焼成炉内において、例えば、最高温度が６００℃から８５０℃であり、加熱時間が数十秒間から数十分間程度である条件で、第２金属ペーストを焼成することで、第２電極７が半導体基板１の第２面１ｂ側に形成される。
　第３電極８は、例えば、主成分としてアルミニウムを含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（第３金属ペーストともいう）を用いて作製することができる。ここでは、例えば、まず、予め塗布された第２金属ペーストの一部に接触するように、スクリーン印刷法などで半導体基板１の第２面１ｂ側の部分に第３金属ペーストを塗布する。このとき、第２電極７が形成される部位の一部を除いて、半導体基板１の第２面１ｂ側のほぼ全面に、第３金属ペーストを塗布してもよい。第３金属ペーストの塗布は、例えば、スクリーン印刷などで実行される。この塗布後の第３金属ペーストには、所定の温度で溶剤を蒸散させる乾燥が施されてもよい。その後、焼成炉内において、例えば、最高温度が６００℃から８５０℃であり、加熱時間が数十秒間から数十分間程度である条件で、第３金属ペーストを焼成することで、第３電極８が半導体基板１の第２面１ｂ側に形成される。この焼成時に、第３金属ペーストは、孔部を介して第２半導体領域２と接続され、半導体基板１の第２面１ｂ側の表層部に第３電極８を形成させる。また、第３電極８の形成にともない、第３半導体領域４も形成される。一方、保護層１１上にある第３金属ペーストは、保護層１１によってブロックされる。このため、第３金属ペーストの焼成の際には、パッシベーション層９に及ぼされる悪影響はほとんど生じない。
　以上の工程によって、太陽電池素子１０を作製することができる。ところで、例えば、第２電極７は、第３電極８を形成した後に形成してもよい。また、例えば、第２電極７は、半導体基板１と直接接触する必要はない。例えば、第２電極７は保護層１１の上に位置していてもよい。また、第１電極６、第２電極７および第３電極８は、各々の金属ペーストを塗布した後に、これらの金属ペーストを同時に焼成することで形成してもよい。これにより、太陽電池素子１０の生産性が向上するとともに、半導体基板１に対する熱履歴が低減され、太陽電池素子１０の出力特性を向上させることができる。
　　＜１－３．実施例＞
　次に、第１実施形態に係る太陽電池素子１０の実施例について説明する。第１実施形態に係る太陽電池素子１０の実施例は、次のようにして作製した。
　まず、ｐ型の第２半導体領域２を有する半導体基板１として、一辺の長さが約１５６ｍｍの正方形状の表裏面と、約２００μｍの厚さと、を有する多結晶のシリコン基板を用意した。この半導体基板１をＮａＯＨ水溶液でエッチングして表面のダメージ層を除去した。その後、半導体基板１の洗浄をおこなった。そして、半導体基板１の第１面１ａ側にＲＩＥ法を用いてテクスチャを形成した。
　次に、半導体基板１の第１面１ａ側の表層部に、オキシ塩化リンを拡散源とした気相熱拡散法によって、リンを拡散によって導入させた。これにより、シート抵抗が９０Ω／□程度であるｎ型の第１半導体領域３を形成した。このとき、半導体基板１の第３面１ｃ側および第２面１ｂ側に形成された第１半導体領域３を、フッ硝酸溶液で除去した。その後、半導体基板１の第１面１ａ側に残留した燐ガラスをフッ酸溶液で除去した。
　次に、半導体基板１の表面にＡＬＤ法を用いてパッシベーション層９として酸化アルミニウムの層を形成した。このとき、ＡＬＤ法を用いた酸化アルミニウムの層の形成は次の条件でおこなった。成膜装置のチャンバー内に、第１半導体基板１ｆｉの第１面１ａと、第２半導体基板１ｓｅの第１面１ａと、が接近し且つ対向するように第１半導体基板１ｆｉと第２半導体基板１ｓｅとを配置した。この状態で、各半導体基板１の表面温度が２００℃程度になるように維持した。そして、アルミニウム原料としてのＴＭＡと、酸化剤としてのオゾンガスと、を使用して、第２面１ｂ側における厚さが約３０ｎｍとなるように酸化アルミニウムを主成分として含むパッシベーション層９を形成した。
　次に、第１面１ａ側に、ＰＥＣＶＤ法によって、厚さが約７０ｎｍである窒化シリコンを主成分として含む反射防止層５を形成した。
　次に、第２面１ｂ側に形成されたパッシベーション層９上にＰＥＣＶＤ法で窒化シリコンを製膜して、厚さが約２００ｎｍである保護層１１を形成した。
　次に、第１面１ａ側には第１金属ペーストを第１電極６のパターンとなるように塗布し、第２面１ｂ側には第２金属ペーストを第２電極７のパターンとなるように塗布した。また、第２面１ｂ側に、第３金属ペーストを第３電極８のパターンとなるように塗布した。その後、これらの金属ペーストを、最高温度が７１０℃であり、焼成時間が１０分間である条件で焼成することで、第３半導体領域４、第１電極６、第２電極７および第３電極８を形成した。このようにして、太陽電池素子１０の実施例、を作製した。
　一方、上記太陽電池素子１０の実施例の作製方法を基本として、パッシベーション層９の形成工程において、第１面１ａをマスクで覆うことで、第１面１ａ上にパッシベーション層９を形成することなく、太陽電池素子１０の参考例、を作製した。
　　　＜１－３－１．太陽電池ＥＬ検査＞
　上記のように作製した太陽電池素子１０の実施例および参考例のそれぞれについて、第１素子面１０ａ側の出力取出電極６ａと、第２素子面１０ｂ側の第２電極７と、に端子を取り付けた。また、太陽電池素子１０の実施例および参考例のそれぞれの第１素子面１０ａが被写体となるように、撮像素子を配置した。そして、太陽電池素子１０の実施例および参考例のそれぞれについて、出力取出電極６ａと第２電極７との間に一定の電流を流しながら、第１素子面１０ａにおける発光（Electro Luminescence：ＥＬ）の状態を撮像素子で撮影する検査（太陽電池ＥＬ検査ともいう）を実施した。このとき、太陽電池ＥＬ検査装置（ＩＴＥＳ製のＰＶＸ１００）を使用した。
　図１２（ｂ）で示されるように、太陽電池素子１０の参考例では、第１素子面１０ａの外周部１ｏｐおよびその近傍において、発光量が低下していた。これに対して、図１２（ａ）で示されるように、太陽電池素子１０の実施例では、太陽電池素子１０参考例と比較して、第１素子面１０ａの外周部１ｏｐおよびその近傍において、発光量の低下が低減された。これにより、半導体基板１の実施例では、第１面１ａ側において外周部１ｏｐ側に近づくにつれて厚さが増加している状態にある変厚領域Ａｄ１を含むパッシベーション層９の存在によって、未結合手の終端化などによる結晶欠陥の不活性化が実現されたものと推定された。
　　　＜１－３－２．太陽電池素子の第１面における反射特性＞
　上記のように作製した太陽電池素子１０の実施例について、第１素子面１０ａにおける外周部から約１５ｍｍの位置（第１測定位置ともいう）と、第１素子面１０ａにおける外周部から約７０ｍｍの位置（第２測定位置ともいう）とについて、反射率の測定を行った。ここでは、３００ｎｍから１２００ｎｍの波長範囲について、１０ｎｍ毎の波長の光を時間順次に第１素子面１０ａに照射し、その際の第１素子面１０ａからの反射光を積分球で集光し、ダイオードを用いて反射光の強度を測定した。つまり、波長が３００ｎｍの光を第１素子面１０ａに照射して反射光の強度を測定し、波長が３１０ｎｍの光を第１素子面１０ａに照射して反射光の強度を測定し、・・・、波長が１２００ｎｍの光を第１素子面１０ａに照射して反射光の強度を測定した。このとき、各波長の光を第１素子面１０ａ上の１０ｍｍ四方の領域に照射した。そして、各波長の光について、第１素子面１０ａにおける反射光の強度（第１強度ともいう）Ｉ１を、第１素子面１０ａに照射した入射光の強度（第２強度ともいう）Ｉ２で除することで、反射率Ｒ（＝（Ｉ１／Ｉ２）×１００）［％］を算出した。
　図１３には、第１測定位置における光の波長と反射率との関係（分光反射率ともいう）が太い一点鎖線で描かれており、第２測定位置における光の波長と反射率との関係（分光反射率）が太い実線で描かれている。図１３で示されるように、第１測定位置については、第２測定位置と比較して、３００ｎｍから５００ｎｍにかけた、青色光から紫外光にかけた波長域に係る反射率が大きくなっていた。これにより、太陽電池素子１０の実施例では、青色光から紫外光にかけた波長域に係る反射率が、第１面１ａのうちの外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて減少している状態にあるものと推定された。このため、例えば、第１素子面１０ａでは、外周部１ｏｐ側においてパッシベーション層９の存在によって反射率がある程度上昇しても、中央部１ｃｐ側およびその周辺において反射率が低下することがわかった。換言すれば、太陽電池素子１０の実施例では、半導体基板１の第１面１ａ側に照射される光が半導体基板１に吸収されやすく、光電変換効率が向上しているものと推定された。
　　＜１－４．第１実施形態のまとめ＞
　第１実施形態に係る太陽電池素子１０では、例えば、半導体基板１の第１面１ａ側に被覆部Ｐｃ１が存在している。この被覆部Ｐｃ１は、パッシベーション層９と反射防止膜５とを含む複数の層が積層された状態で存在している積層部分Ｐｓ１を有している。この積層部分Ｐｓ１では、パッシベーション層９は、第１面１ａにおける外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて厚さが減少している状態にある変厚領域Ａｄ１を有している。換言すれば、半導体基板１の第１面１ａ側では、第１面１ａの外周部１ｏｐ側に近づくにつれて、結晶欠陥の密度に対応して厚さが増加するようにパッシベーション層９が位置している。この場合には、例えば、半導体基板１の表面では、パッシベーション層９の存在によって、未結合手の終端化などによる結晶欠陥の不活性化が実現される。これにより、例えば、半導体基板１のうちの第１面１ａ側において少数キャリアの再結合が低減され得る。そして、上記変厚領域Ａｄ１は、例えば、上述した太陽電池素子１０の製造方法によって容易に形成され得る。したがって、太陽電池素子１０における光電変換効率が容易に向上し得る。
　また、例えば、パッシベーション層９が、半導体基板１の第２面１ｂ側に位置している部分を有していれば、半導体基板１の第２面１ｂ側では、未結合手の終端化などによる結晶欠陥の不活性化によって少数キャリアの再結合が生じにくくなる。このため、例えば、太陽電池素子１０における光電変換効率が容易に向上し得る。また、例えば、半導体基板１のうちの第２面１ｂ側の表層部がｐ型の半導体領域である場合には、半導体基板１のうちの第２面１ｂ側においてパッシベーション層９による電界パッシベーション効果によって少数キャリアの再結合が生じにくくなる。したがって、半導体基板１の第１面１ａ側および第２面１ｂ側の双方で、パッシベーション層９によって未結合手の終端化による結晶欠陥の不活性化が図られる。このため、半導体基板１の第２面１ｂ側で、パッシベーション層９によって電界パッシベーション効果が得られる。その結果、例えば、太陽電池素子１０における光電変換効率が向上し得る。
　＜２．他の実施形態＞
　本開示は上述の第１実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
　　＜２－１．第２実施形態＞
　上記第１実施形態において、例えば、図１４で示されるように、半導体基板１の第１面１ａの上に、反射防止層５が位置し、この反射防止層５の上にパッシベーション層９が位置していてもよい。具体的には、例えば、半導体基板１の第１面１ａ側に位置している被覆部Ｐｃ１Ａが、上記第１実施形態の被覆部Ｐｃ１を基本構成として、パッシベーション層９と反射防止層５との位置が上下逆に変更されたものでもよい。
　図１４の例では、被覆部Ｐｃ１Ａは、半導体基板１の第１面１ａの上に位置している反射防止層５と、この反射防止層５の上に位置しているパッシベーション層９と、を有している。具体的には、被覆部Ｐｃ１Ａは、パッシベーション層９と反射防止膜５とを含む複数の層が積層された状態で存在している部分（積層部分）Ｐｓ１Ａを有している。そして、この積層部分Ｐｓ１Ａでは、反射防止層５は、第１面１ａに接している状態で位置している。換言すれば、太陽電池素子１０において、半導体基板１の第１面１ａが反射防止層５によって直接被覆されている状態で位置している。さらに、この反射防止層５がパッシベーション層９によって被覆されている状態で位置している。このパッシベーション層９は、第１面１ａにおける外周部１ｏｐ側から中央部１ｃｐ側に近づくにつれて厚さが減少している状態にある変厚領域Ａｄ１Ａを有している。
　上記構成が採用されれば、例えば、正の固定電荷を有する反射防止層５がｎ型の第１半導体領域３上に位置し、反射防止層５と半導体基板１との界面に正の固定電荷が導入され得る。これにより、例えば、反射防止層５と半導体基板１との界面付近では、電界パッシベーション効果によって、少数キャリアの再結合が低減される。
　ところで、太陽電池素子１０を用いた太陽電池モジュールを大規模な太陽光発電に用いる場合には、太陽電池モジュールのガラスなどの透光性基板と太陽電池素子１０の間に、例えば６００Ｖから１０００Ｖ程度の大きな電圧差が生じることがある。これに対して、正に帯電した透光性基板と正の固定電荷を有する反射防止層５との間に負の固定電荷を有するパッシベーション層９が存在していれば、上記の大きな電圧差が反射防止層５に影響しにくい。このため、反射防止層５に負の固定電荷が溜まりにくい。これにより、反射防止層５と第１半導体領域３との界面において、光生成キャリアの動きが反射防止層５によって大きく妨げられず、出力の低下を招く現象（Potential Induced Degradation：ＰＩＤ）の発生が低減され得る。換言すれば、ＰＩＤに対する耐性（ＰＩＤ耐性ともいう）が向上し得る。
　また、例えば、反射防止層５がパッシベーション層９で覆われている積層部分Ｐｓ１Ａでは、第１電極６、第２電極７および第３電極８を形成するための焼成などの熱処理を行う際に、反射防止層５中の水素が外部空間に抜けにくい。このため、反射防止層５中の水素が半導体基板１の第１面１ａ側に拡散しやすい。換言すれば、パッシベーション層９が、反射防止層５のキャップ層として機能する。これにより、例えば、半導体基板１の第１面１ａ側において、外周部１ｏｐおよびその近傍における未結合手が反射防止層５から供給される水素によって終端化されやすい。その結果、半導体基板１の第１面１ａ側において少数キャリアの再結合が生じにくくなる。さらに、ここで、パッシベーション層９の厚さが大きい程、パッシベーション層９による反射防止層５のキャップ層としての機能が増強され得る。このため、例えば、半導体基板１の第１面１ａ側では、第１面１ａの外周部１ｏｐ側に近づくにつれて、結晶欠陥の密度に対応してパッシベーション層９の厚さが増加し、パッシベーション層９による反射防止層５のキャップ層としての機能が増強され得る。これにより、例えば、太陽電池素子１０における光電変換効率が向上し得る。また、例えば、パッシベーション層９がＡＬＤ法などで形成されれば、パッシベーション層９に含有されている水素の密度が高くなり得る。この場合には、例えば、パッシベーション層９における水素の密度が、反射防止層５における水素の密度よりも大きければ、パッシベーション層９による反射防止層５のキャップ層としての機能が増強され得る。
　　＜２－２．第３実施形態＞
　上記各実施形態において、例えば、図１５で示されるように、半導体基板１の第１面１ａ側にも、保護層１１が位置していてもよい。具体的には、例えば、半導体基板１の第１面１ａ側に位置している被覆部Ｐｃ１Ｂが、上記第１実施形態の被覆部Ｐｃ１を基本構成として、パッシベーション層９と反射防止層５との間に保護層１１が位置するように変更されたものでもよい。図１５の例では、被覆部Ｐｃ１Ｂは、半導体基板１の第１面１ａの上に位置しているパッシベーション層９と、このパッシベーション層９の上に位置している保護層１１と、この保護層１１の上に位置している反射防止層５と、を有している。このような保護層１１は、例えば、次のようにして形成され得る。
　図１１で示されたように、チャンバー内において、第１半導体基板１ｆｉの第１面１ａと、第２半導体基板１ｓｅの第１面１ａと、が接近し且つ対向するように、第１半導体基板１ｆｉと第２半導体基板１ｓｅとを配置する。そして、上記のようにチャンバー内に第１半導体基板１ｆｉと第２半導体基板１ｓｅとが配置されている状態で、第１半導体基板１ｆｉおよび第２半導体基板１ｓｅを含む複数の半導体基板１の表面の上にＣＶＤなどで保護層１１を形成する。
　　＜２－３．第４実施形態＞
　上記各実施形態において、例えば、図１６および図１７で示されるように、第１面１ａの中央部１ｃｐおよびその周辺にも、パッシベーション層９が存在していてもよい。具体的には、例えば、半導体基板１の第１面１ａ側に位置している被覆部Ｐｃ１Ｃが、上記第１実施形態の被覆部Ｐｃ１を基本構成として、第１面１ａの中央部１ｃｐおよびその周辺にもパッシベーション層９が存在するように変更されたものでもよい。図１６および図１７の例では、半導体基板１の第１面１ａを平面透視した場合に、被覆部Ｐｃ１Ｃにおいて、パッシベーション層９は、第１面１ａの中央部１ｃｐの上に位置している領域（存在領域ともいう）Ｐｍ１Ｃを有している。このとき、存在領域Ｐｍ１Ｃにおけるパッシベーション層９の厚さは、パッシベーション層９の素材および固定電荷密度の大きさなどに応じて変更されるが、例えば、５ｎｍ以下とされる。この場合には、例えば、半導体基板１の第１面１ａ側における中央部１ｃｐの表層部において、未結合手の終端化などによる結晶欠陥の不活性化によって、少数キャリアの再結合が生じにくくなる。その一方で、例えば、パッシベーション層９が負の固定電荷を有していても、パッシベーション層９の厚さが５ｎｍ以下であれば、少数キャリアの再結合は増加しにくい。したがって、例えば、太陽電池素子１０における光電変換効率が向上し得る。また、図１７において、第１面１ａの中央部１ｃｐおよびその周辺に存在しているパッシベーション層９は、一定の膜厚を有しているが、中央部１ｃｐのパッシベーション層９も外周部１ｏｐ側に近づくにつれて、膜厚が厚くなるように位置していてもよい。
　＜３．その他＞
　上記各実施形態では、例えば、半導体基板１の第１面１ａ側において、酸化アルミニウムを主成分とするパッシベーション層９の上に、さらにシリカの層が位置していてもよい。この場合には、例えば、積層部分Ｐｓ１にシリカの層が加わることで、第１素子面１０ａの外周部１ｏｐ側の領域における反射率が低減され得る。
　上記各実施形態では、例えば、太陽電池素子１０は、ＰＥＲＣ型の太陽電池素子ではなく、例えば、ＩＢＣ（Interdigitated Back Contact）、ＭＷＴ(Metal Wrap Through)およびＥＷＴ(Emitter Wrap Through)などの構造を有するバックコンタクトタイプの太陽電池素子であってもよい。具体的には、太陽電池素子１０は、例えば、半導体基板１の第１面１ａ上に、少なくともパッシベーション層９の一部と反射防止層５とを含む積層部分Ｐｓ１，Ｐｓ１Ａ，Ｐｓ１Ｂが位置している構造を有するものであればよい。
　上記各実施形態では、例えば、半導体基板１の第１面１ａ側において、外周部１ｏｐの近傍において、パッシベーション層９の厚さが一定の領域が存在していてもよい。この場合には、例えば、パッシベーション層９は、厚さが一定の領域と、この領域の中央部１ｃｐ側に位置している変厚領域Ａｄ１と、を有していてもよい。
　上記各実施形態では、例えば、第１シリカ層と、アルミナのパッシベーション層９と、第２シリカ層とが、この順で半導体基板１の第２面１ｂの上にＡＬＤ法によって順に形成される場合が考えられる。ここでは、第１シリカ層の厚さは、例えば０．６ｎｍ程度とされ、パッシベーション層９の厚さは、例えば１５ｎｍ程度とされ、第２シリカ層の厚さは、例えば５ｎｍ程度とされる。この場合には、例えば、半導体基板１の第１面１ａ側のうちの外周部１ｏｐの近傍においても、第１シリカ層と、アルミナのパッシベーション層９と、第２シリカ層とが、この順で形成されてもよい。
　上記各実施形態では、例えば、ＰＥＣＶＤ法によって窒化シリコンからなる保護層１１を形成しているが、絶縁性ペーストを用いて保護層１１を形成してもよい。この場合には、まず、パッシベーション層９の上にシロキサン樹脂（シロキサン結合（Ｓｉ－Ｏ－Ｓｉ結合）を有する有機化合物）を主成分とする絶縁性ペーストを塗布する。そして、この絶縁性ペーストを乾燥することで、パッシベーション層９の上に保護層１１を形成することができる。具体的には、例えば、スクリーン印刷法などを用いてパッシベーション層９上の少なくとも一部に、絶縁性ペーストを所望のパターンを有するように塗布する。その後、この絶縁性ペーストを、ホットプレートまたは乾燥炉などを用いて、最高温度が１５０℃から３５０℃であり、加熱時間が１分間から１０分間である条件で乾燥させる。これにより、所望のパターンを有する保護層１１をパッシベーション層９上に形成することができる。
　そして、第３金属ペーストの焼成時には、第３金属ペーストは、保護層１１の孔部を介してパッシベーション層９をファイヤースルーする。このとき、第３金属ペーストは、第２半導体領域２と接続され、半導体基板１の第２面１ｂ側に第３電極８を形成させる。また、第３電極８の形成にともない、半導体基板１の第２面１ｂ側の表層部に第３半導体領域４も形成される。これにより、レーザービームの照射によってパッシベーション層９および保護層１１を部分的に除去して、孔部を形成する工程が不要となる。したがって、太陽電池素子の生産性が向上する。
　上記各実施形態および各種変形例をそれぞれ構成している状態にある全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、いうまでもない。
　１　半導体基板
　１ａ　第１面
　１ｂ　第２面
　１ｃ　第３面
　１ｃｐ　中央部
　１ｆｉ　第１半導体基板
　１ｏｐ　外周部
　１ｓｅ　第２半導体基板
　２　第２半導体領域
　３　第１半導体領域
　４　第３半導体領域
　５　反射防止層
　６　第１電極
　７　第２電極
　８　第３電極
　９　パッシベーション層（第１パッシベーション層）
　１０　太陽電池素子
　１０ａ　第１素子面
　１０ｂ　第２素子面
　１１　保護層
　Ａｄ１，Ａｄ１Ａ　変厚領域
　Ｌｆ０　カセット
　Ｐｃ１，Ｐｃ１Ａ，Ｐｃ１Ｂ，Ｐｃ１Ｃ　被覆部
　Ｐｍ１　不存在領域
　Ｐｍ１Ｃ　存在領域
　Ｐｓ１，Ｐｓ１Ａ，Ｐｓ１Ｂ　積層部分
　Ｔｒ０　溝部

Claims (10)

  1. 　第１面側に存在している第１導電型の第１半導体領域と、前記第１面とは逆側の第２面側に位置している前記第１導電型とは異なる第２導電型の第２半導体領域と、を有する半導体基板と、
    　該半導体基板の前記第１面側に位置している被覆部と、を備え、
    　該被覆部は、パッシベーション層と反射防止層とを含む複数の層が積層された状態で存在している積層部分を有し、
    　前記積層部分において、前記パッシベーション層は、前記第１面の外周部側から中央部側に近づくにつれて厚さが減少している状態にある領域を有している、太陽電池素子。
  2. 　請求項１に記載の太陽電池素子であって、
    　前記積層部分において、前記パッシベーション層は、前記第１面に接している状態で位置している、太陽電池素子。
  3. 　請求項１に記載の太陽電池素子であって、
    　前記積層部分において、前記反射防止層は、前記第１面に接している状態で位置している、太陽電池素子。
  4. 　請求項１から請求項３の何れか１つの請求項に記載の太陽電池素子であって、
    　前記積層部分において、前記パッシベーション層と前記反射防止層とが接している状態で位置している、太陽電池素子。
  5. 　請求項１から請求項４の何れか１つの請求項に記載の太陽電池素子であって、
    　前記積層部分における青色光から紫外光にかけた波長域に係る反射率は、前記第１面のうちの前記外周部側から前記中央部側に近づくにつれて減少している状態にある、太陽電池素子。
  6. 　請求項１から請求項５の何れか１つの請求項に記載の太陽電池素子であって、
    　前記パッシベーション層は、前記半導体基板の、前記第１面側、前記第２面側、および前記第１面と前記第２面とをつないでいる状態にある第３面側に位置している、太陽電池素子。
  7. 　請求項６に記載の太陽電池素子であって、
    　前記半導体基板の前記第２面側において、前記パッシベーション層上に保護層が位置している、太陽電池素子。
  8. 　請求項１から請求項７の何れか１つの請求項に記載の太陽電池素子であって、
    　前記第１面を平面透視した場合に、前記パッシベーション層は、前記中央部の上に位置している領域を有している、太陽電池素子。
  9. 　請求項１から請求項８の何れか１つの請求項に記載の太陽電池素子であって、
    　前記反射防止層は、前記第１面の前記中央部に接している状態で位置している、太陽電池素子。
  10. 　第１面側に存在している第１導電型の第１半導体領域と、前記第１面とは逆側の第２面側に存在している前記第１導電型とは異なる第２導電型の第２半導体領域と、をそれぞれ有する、第１半導体基板および第２半導体基板、を準備する第１工程と、
    　前記第１半導体基板の前記第１面と、前記第２半導体基板の前記第１面と、が接近し且つ対向するように、前記第１半導体基板と前記第２半導体基板とを配置している状態で、前記第１半導体基板および前記第２半導体基板のそれぞれの表面の上に、パッシベーション層を形成する第２工程と、を有し、
    　前記第２工程において、前記第１半導体基板および前記第２半導体基板のそれぞれの前記第１面における外周部側から中央部側に近づくにつれて厚さが減少している状態にある領域を有するように前記パッシベーション層を形成する、太陽電池素子の製造方法。
PCT/JP2018/014096 2017-04-27 2018-04-02 太陽電池素子および太陽電池素子の製造方法 WO2018198683A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018544377A JP6430090B1 (ja) 2017-04-27 2018-04-02 太陽電池素子および太陽電池素子の製造方法
CN201880026320.0A CN110546768B (zh) 2017-04-27 2018-04-02 太阳能电池元件以及太阳能电池元件的制造方法
EP18791131.8A EP3618124B1 (en) 2017-04-27 2018-04-02 Solar battery element and solar battery element manufacturing method
US16/660,530 US11081617B2 (en) 2017-04-27 2019-10-22 Solar battery device and method for manufacturing solar battery device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017088210 2017-04-27
JP2017-088210 2017-04-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/660,530 Continuation US11081617B2 (en) 2017-04-27 2019-10-22 Solar battery device and method for manufacturing solar battery device

Publications (1)

Publication Number Publication Date
WO2018198683A1 true WO2018198683A1 (ja) 2018-11-01

Family

ID=63920410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/014096 WO2018198683A1 (ja) 2017-04-27 2018-04-02 太陽電池素子および太陽電池素子の製造方法

Country Status (6)

Country Link
US (1) US11081617B2 (ja)
EP (1) EP3618124B1 (ja)
JP (1) JP6430090B1 (ja)
CN (1) CN110546768B (ja)
TW (1) TWI673883B (ja)
WO (1) WO2018198683A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494281A (zh) * 2018-12-03 2019-03-19 乐山新天源太阳能科技有限公司 太阳能电池抗pid装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981522B (zh) * 2017-03-03 2018-07-10 浙江爱旭太阳能科技有限公司 能够提高光电转换效率的perc太阳能电池及其制备方法
CN111916505A (zh) * 2020-07-17 2020-11-10 隆基绿能科技股份有限公司 一种晶体硅太阳能电池、制备方法及电池模组
CN112864279A (zh) * 2021-01-28 2021-05-28 通威太阳能（成都）有限公司 一种抗pid效应的双面电池及其制备方法
CN112864280A (zh) * 2021-01-29 2021-05-28 通威太阳能（安徽）有限公司 一种高可靠性的双面电池及其制备方法
CN113078222B (zh) * 2021-03-29 2023-03-31 横店集团东磁股份有限公司 一种双面太阳能电池及其制备方法
CN116314382B (zh) * 2023-05-16 2023-09-08 天合光能股份有限公司 太阳能电池及其制作方法、光伏组件及光伏系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
US20120247548A1 (en) * 2011-03-31 2012-10-04 Samsung Electronics Co., Ltd. Solar cell and method of fabricating the same
EP2551914A2 (en) * 2011-07-25 2013-01-30 Lg Electronics Inc. Solar cell and method for manufacturing the same
WO2015182503A1 (ja) 2014-05-29 2015-12-03 京セラ株式会社 太陽電池素子およびその製造方法並びに太陽電池モジュール
JP2016006869A (ja) * 2014-05-28 2016-01-14 京セラ株式会社 太陽電池素子および太陽電池モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3712503A1 (de) * 1987-04-13 1988-11-03 Nukem Gmbh Solarzelle
US5356488A (en) * 1991-12-27 1994-10-18 Rudolf Hezel Solar cell and method for its manufacture
JPH08204224A (ja) * 1995-01-23 1996-08-09 Sumitomo Electric Ind Ltd 化合物半導体受光素子及びその製造方法
EP1758173A1 (fr) * 2005-08-23 2007-02-28 EM Microelectronic-Marin SA Cellule à photodiode à contrôle de la réflectivité de lumière, et procédé de fabrication d'une telle cellule
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
DE102009031151A1 (de) * 2008-10-31 2010-05-12 Bosch Solar Energy Ag Solarzelle und Verfahren zu deren Herstellung
KR101223033B1 (ko) * 2011-07-29 2013-01-17 엘지전자 주식회사 태양 전지
WO2013062727A1 (en) * 2011-10-24 2013-05-02 Applied Materials, Inc. Method and apparatus of removing a passivation film and improving contact resistance in rear point contact solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035092A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 裏面接合型太陽電池及びそれを用いた太陽電池モジュール
US20120247548A1 (en) * 2011-03-31 2012-10-04 Samsung Electronics Co., Ltd. Solar cell and method of fabricating the same
EP2551914A2 (en) * 2011-07-25 2013-01-30 Lg Electronics Inc. Solar cell and method for manufacturing the same
JP2016006869A (ja) * 2014-05-28 2016-01-14 京セラ株式会社 太陽電池素子および太陽電池モジュール
WO2015182503A1 (ja) 2014-05-29 2015-12-03 京セラ株式会社 太陽電池素子およびその製造方法並びに太陽電池モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3618124A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494281A (zh) * 2018-12-03 2019-03-19 乐山新天源太阳能科技有限公司 太阳能电池抗pid装置
CN109494281B (zh) * 2018-12-03 2024-01-26 乐山新天源太阳能科技有限公司 太阳能电池抗pid装置

Also Published As

Publication number Publication date
US20200052149A1 (en) 2020-02-13
JPWO2018198683A1 (ja) 2019-06-27
EP3618124A1 (en) 2020-03-04
CN110546768A (zh) 2019-12-06
US11081617B2 (en) 2021-08-03
TWI673883B (zh) 2019-10-01
EP3618124A4 (en) 2020-12-09
JP6430090B1 (ja) 2018-11-28
CN110546768B (zh) 2023-04-07
TW201842680A (zh) 2018-12-01
EP3618124B1 (en) 2022-12-14

Similar Documents

Publication Publication Date Title
JP6430090B1 (ja) 太陽電池素子および太陽電池素子の製造方法
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
JP5490231B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
US8975172B2 (en) Solar cell element and method for manufacturing solar cell element
WO2010064303A1 (ja) 太陽電池セルの製造方法
US9871156B2 (en) Solar cell and method of manufacturing the same
WO2016047564A1 (ja) 太陽電池素子
US9123840B2 (en) Solar cell element manufacturing method, solar cell element, and solar cell module
WO2016068237A1 (ja) 太陽電池モジュール
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
JP6203990B1 (ja) 太陽電池素子
JP6555984B2 (ja) 太陽電池素子およびその製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
US9362425B2 (en) Solar cell device and method for manufacturing the same
WO2018021546A1 (ja) 太陽電池素子および太陽電池素子の製造方法
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
JP6224513B2 (ja) 太陽電池素子の製造方法
JP6571409B2 (ja) 太陽電池素子およびその製造方法
JP2013179370A (ja) 光起電力装置の製造方法
WO2016125803A1 (ja) 太陽電池素子およびその製造方法
KR20130109308A (ko) 결정질 실리콘 태양전지의 제조 방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018544377

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18791131

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018791131

Country of ref document: EP

Effective date: 20191127