WO2018198226A1 - 信号源 - Google Patents

信号源 Download PDF

Info

Publication number
WO2018198226A1
WO2018198226A1 PCT/JP2017/016536 JP2017016536W WO2018198226A1 WO 2018198226 A1 WO2018198226 A1 WO 2018198226A1 JP 2017016536 W JP2017016536 W JP 2017016536W WO 2018198226 A1 WO2018198226 A1 WO 2018198226A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
mixer
output
circuit
Prior art date
Application number
PCT/JP2017/016536
Other languages
English (en)
French (fr)
Inventor
平 和田
浩之 水谷
田島　賢一
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/016536 priority Critical patent/WO2018198226A1/ja
Priority to JP2019514948A priority patent/JP6570790B2/ja
Publication of WO2018198226A1 publication Critical patent/WO2018198226A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Definitions

  • the present invention relates to a signal source used for a radar, a wireless communication device, or the like.
  • the signal source is a circuit capable of generating a signal having an arbitrary signal waveform or an arbitrary frequency.
  • the signal source is configured using a PLL (Phase Locked Loop) circuit, a DDS (Direct Digital Synthesizer), or the like.
  • PLL Phase Locked Loop
  • DDS Direct Digital Synthesizer
  • the PLL circuit includes a voltage controlled oscillator (VCO: VoltageVControlled Oscillator), a frequency divider, an LF (Loop Filter), a phase frequency comparator (PFD: Phase Frequency Detector), and a reference signal source, and outputs a divided VCO.
  • VCO VoltageVControlled Oscillator
  • LF Loop Filter
  • PFD Phase Frequency Detector
  • the circuit stabilizes the oscillation frequency of the VCO by comparing the phase of the signal with the phase of the output signal of the reference signal and feeding back a current or voltage corresponding to the error to the VCO through the LF.
  • the phase noise of the output signal of the PLL circuit is determined from the phase noise of each of the VCO, frequency divider, LF, PFD, and reference signal source.
  • the phase noise of the PFD deteriorates by the frequency division number of the frequency divider of the feedback path of the PLL circuit and appears in the output signal of the PLL circuit.
  • Patent Document 1 discloses a configuration using an S / H (Sample & Hold) circuit instead of a frequency divider as a prior art of a signal source that generates a low phase noise signal using a PLL circuit.
  • This signal source using the S / H circuit, an output signal of the VCO is sub-sampled, frequency converted into f ref from the frequency f 1. Since this signal source does not use a frequency divider in the feedback path, a signal with low phase noise can be output.
  • FIG. 12 is a diagram illustrating a frequency spectrum of an output signal of the S / H circuit 104 in Patent Document 1.
  • the horizontal axis is frequency
  • the vertical axis is power.
  • the solid line arrow indicates the output signal of the VCO 103
  • the broken line arrow indicates the aliasing component of the output signal of the VCO 103 by sub-sampling
  • the hatched square indicates thermal noise.
  • a folded component of the output signal of the VCO 103 and a folded component of thermal noise are generated in an area (hereinafter referred to as a Nyquist zone) for each half of the sampling frequency F clk (hereinafter referred to as a Nyquist frequency).
  • the output signal of the VCO 103 exists only in the Nth (N is a positive integer) Nyquist zone, but thermal noise exists in all Nyquist zones.
  • q (q is a positive integer, q ⁇ N) In the Nyquist zone of the order, in addition to the thermal noise contained in the output signal of the VCO 103, all signals, aliasing components, heat in the (q + 1) th order Nyquist zone Noise is folded. For this reason, thermal noise deteriorates due to folding in lower Nyquist zones.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a signal source that alleviates the deterioration of phase noise caused by thermal noise that is turned back by subsampling.
  • a signal source of the present invention detects a phase difference between a reference signal and a mixed signal, outputs a signal according to the phase difference, a loop filter that filters a signal output from the phase comparator, and a loop filter An oscillator that outputs an oscillation signal in response to the signal filtered by the signal, an S / H circuit that samples the oscillation signal output from the oscillator in synchronization with the clock signal, and a first that is generated by sub-sampling the S / H circuit. And a mixer that frequency-converts the signal and outputs a mixed signal.
  • the present invention it is possible to provide a signal source in which the deterioration of the phase noise of the output signal is suppressed by suppressing the deterioration of the thermal noise of the comparison signal input to the PFD by the folding by the sub-sampling.
  • FIG. 1 It is a block diagram which shows the other example of a structure of the signal source at the time of using the preset circuit which concerns on Embodiment 1 of this invention. It is a block diagram which shows one structural example of the signal source which concerns on Embodiment 2 of this invention. It is a figure which shows the frequency spectrum of the output signal of the S / H circuit 7 which concerns on Embodiment 2 of this invention. It is a figure which shows the frequency spectrum of the output signal of the filter 8 which concerns on Embodiment 2 of this invention. It is a figure which shows the frequency spectrum of the output signal of the filter 21 which concerns on Embodiment 2 of this invention. 6 is a diagram illustrating a frequency spectrum of an output signal of an S / H circuit 104 in Patent Document 1. FIG.
  • Embodiment 1. 1 is a block diagram showing an example of the configuration of a signal source according to Embodiment 1 of the present invention.
  • This signal source includes a reference signal source 1, a frequency conversion circuit 2, a PFD 3, an LF 4, a VCO 5, a frequency conversion circuit 6, an S / H circuit (sample hold circuit) 7, a filter 8, a mixer 9, and a filter 10.
  • f CLK is the frequency of the reference signal output from the reference signal source 1
  • R ⁇ f CLK is the frequency of the output signal of the frequency conversion circuit 2
  • f s is the frequency of the output signal of the frequency conversion circuit 6
  • f VCO is the output signal of the VCO 5.
  • F out is the frequency of the output signal of the filter 8.
  • the reference signal source 1 is an oscillator that outputs a reference signal of this signal source.
  • the reference signal source 1 oscillates at f CLK and outputs the reference signal to the frequency conversion circuit 2 and the frequency conversion circuit 6.
  • the output terminal of the reference signal source 1 is connected to the input terminal of the frequency conversion circuit 2 and the input terminal of the frequency conversion circuit 6.
  • a crystal oscillator, a rubidium oscillator, a cesium oscillator, or a DDS (Direct Digital Synthesizer) that can output an accurate frequency is used as the reference signal source 1.
  • the reference signal source 1 may be an oscillator having any configuration as long as it can output an accurate frequency.
  • the frequency conversion circuit 2 is a frequency conversion circuit that converts the frequency of the reference signal output from the reference signal source 1 into R ⁇ f CLK (R is a positive real number) and outputs the converted signal to the PFD 3.
  • R is a positive real number
  • the frequency conversion circuit 2 may use any configuration as long as it can convert the frequency of the input signal and output the converted signal.
  • a frequency divider or a multiplier may be used in combination or a plurality of frequency dividers or multipliers may be used.
  • frequency control data is input from the outside, and when a mixer is used, LO (Local Oscillator) waves are input from the outside.
  • the frequency of the output signal of the frequency conversion circuit 2 may be the same as the frequency f CLK of the reference signal.
  • the frequency conversion circuit 2 is a through circuit.
  • the input terminal of the frequency conversion circuit 2 is connected to the output terminal of the reference signal source 1, and the output terminal of the frequency conversion circuit 2 is connected to the reference signal input terminal of the PFD 3.
  • the PFD 3 is a phase frequency comparator that compares the frequency and phase of the signal output from the frequency conversion circuit 2 and the signal output from the filter 10 and outputs a signal having a pulse width corresponding to the difference to the LF 4.
  • the reference signal input terminal of PFD 3 is connected to the output terminal of frequency conversion circuit 2
  • the comparison signal input terminal of PFD 3 is connected to the output terminal of filter 10
  • the output terminal of PFD 3 is connected to the input terminal of LF 4.
  • a mixer, a logic circuit using exclusive OR, or the like is used for the PFD 3.
  • LF4 is a filter that smoothes the pulse-like signal output by the PFD 3 and outputs it to the VCO 5 as a control voltage for the VCO 5.
  • the input terminal of LF4 is connected to the output terminal of PFD3, and the output terminal of LF4 is connected to the input terminal of VCO5.
  • the LF 4 is an LPF (Low Pass Filter) composed of a capacitor and a resistor.
  • LPF Low Pass Filter
  • a filter incorporating an operational amplifier according to the required gain may be used.
  • the VCO 5 is an oscillator that controls an oscillation frequency by a voltage and outputs an oscillation signal.
  • the input terminal of the VCO 5 is connected to the output terminal of the LF 4, and the output terminal of the VCO 5 is connected to the RF (Radio Frequency) terminal or LO terminal of the mixer 9 and the RF terminal of the S / H circuit 7.
  • RF Radio Frequency
  • an oscillator that changes the oscillation frequency with a variable capacitance diode, a voltage-controlled crystal oscillator, or the like is used for the VCO 5.
  • the variable capacitance diode changes its capacitance according to the applied voltage.
  • the resonance frequency of the resonance circuit including the variable capacitance diode changes, and the oscillation frequency changes.
  • an oscillator having any configuration may be used as long as the oscillator changes its oscillation frequency depending on the voltage.
  • the frequency conversion circuit 6 is a frequency conversion circuit that converts the frequency of the reference signal output from the reference signal source 1 and outputs the converted signal to the S / H circuit 7.
  • the frequency conversion circuit 6 uses a frequency divider, a multiplier, a mixer, a DDS, or the like.
  • the frequency conversion circuit 6 may use any configuration as long as it can convert the frequency of the input signal and output the converted signal.
  • the frequency conversion circuit 6 may be used in combination with a frequency divider or a multiplier, or a plurality of frequency converters may be used.
  • DDS is used for the frequency conversion circuit 6
  • frequency control data is input from the outside, and when a mixer is used, LO waves are input from the outside.
  • the frequency of the output signal of the frequency conversion circuit 6 may be the same as the frequency f CLK of the reference signal.
  • the frequency conversion circuit 6 is a through circuit.
  • the input terminal of the frequency conversion circuit 6 is connected to the output terminal of the reference signal source 1, and the output terminal of the frequency conversion circuit 6 is connected to the clock terminal of the S / H circuit 7.
  • the S / H circuit 7 is a sampling and holding circuit that subsamples an input RF signal (also referred to as undersampling) in synchronization with an input clock signal and outputs the subsampled signal to the filter 8. .
  • the RF terminal of the S / H circuit 7 is connected to the output terminal of the VCO
  • the clock terminal of the S / H circuit 7 is connected to the output terminal of the frequency conversion circuit 6, and the output terminal of the S / H circuit 7 is connected to the filter 8 Connected to the input terminal.
  • a circuit composed of a switch that switches between open and short of the input RF signal line and a capacitor that stores electric charge when the input RF signal line is open is used. It is done.
  • the S / H circuit 7 may use any configuration as long as it can subsample the input RF signal and output the subsampled signal.
  • the subsampled signal refers to a signal generated by subsampling.
  • the filter 8 is a filter that has a predetermined pass band, passes signals within the pass band among the input signals, and suppresses signals in a frequency band outside the pass band.
  • the filter 8 suppresses signals and unnecessary waves that are out of the passband among the signals output from the S / H circuit 7 and outputs them to the mixer 9.
  • the input terminal of the filter 8 is connected to the output terminal of the S / H circuit 7, and the output terminal of the filter 8 is connected to the terminal that is not connected to the output terminal of the VCO 5 among the RF terminal and LO terminal of the mixer 9.
  • the filter 8 is mounted using a chip inductor, a chip capacitor, or the like.
  • another microstrip or a resonator such as a coaxial resonator may be used in accordance with a frequency band to be passed and a necessary suppression amount.
  • the mixer 9 is a mixer that converts the frequency by mixing two input signals and outputs the mixed signal.
  • the mixer 9 mixes the signal output from the VCO 5 and the signal output from the filter 8 and outputs the mixed signal to the filter 10.
  • the RF terminal of the mixer 9 is connected to the output terminal of the VCO 5, the LO terminal of the mixer 9 is connected to the output terminal of the filter 8, and the IF (Intermediate Frequency) terminal of the mixer 9 is connected to the input terminal of the filter 10.
  • the RF terminal and LO terminal of the mixer 9 may be connected in reverse.
  • the mixer 9 may be a diode mixer that performs mixing using the nonlinearity of a diode, a mixer that uses an active element that performs switching operation of a transistor, or the like.
  • the filter 10 is a filter that has a predetermined pass band, passes signals within the pass band among the input signals, and suppresses signals in a frequency band outside the pass band.
  • the filter 10 suppresses signals and unnecessary waves that exist outside the passband among the signals output from the mixer 9, and outputs them to the PFD 3.
  • the input terminal of the filter 10 is connected to the IF terminal of the mixer 9, and the output terminal of the filter 10 is connected to the comparison signal input terminal of the PFD 3.
  • the filter 10 is mounted using a chip inductor, a chip capacitor, or the like.
  • another microstrip or a resonator such as a coaxial resonator may be used in accordance with a frequency band to be passed and a necessary suppression amount.
  • a new frequency conversion circuit capable of lowering the frequency may be loaded in the PLL feedback path from the output terminal of the VCO 5 to the comparison signal input terminal of the PFD 3.
  • a frequency divider, a mixer, or the like can be used for the frequency conversion circuit.
  • a combination of a frequency divider or a mixer may be used, or a plurality of frequency converters may be used.
  • the reference signal source 1 outputs a reference signal having a frequency of 100 MHz to the frequency conversion circuit 2 and the S / H circuit 7.
  • the frequency conversion circuit 2 divides the frequency of the reference signal output from the reference signal source 1 by 5 to generate a signal having a frequency of 20 MHz, and outputs the signal to the PFD 3.
  • the PFD 3 compares the frequency and phase of the signal output from the frequency conversion circuit 2 and the signal output from the filter 10 and inputs a signal indicating the difference to the VCO 5 via the LF 4.
  • the VCO 5 oscillates at a frequency of 1010 MHz corresponding to the control voltage output by the LF 4 and outputs the oscillation signal to the S / H circuit 7 and the mixer 9.
  • FIG. 2 is a diagram showing the frequency spectrum of the output signal of the S / H circuit 7 according to Embodiment 1 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • Solid arrows output signal of the VCO 5 the dashed arrows indicate the S p, hatched squares thermal noise.
  • the S / H circuit 7 subsamples the 1010 MHz signal output from the VCO 5 with the 100 MHz reference signal output from the reference signal source 1. As a result, the output spectrum of the S / H circuit 7 is folded at every Nyquist frequency.
  • the output signal of the VCO 5 is folded back at 1000 MHz, which is 20 times the Nyquist frequency 50 MHz, and S 20 having a frequency of 990 MHz is generated.
  • thermal noise in addition to thermal noise between 950 MHz and 1000 MHz included in the output signal of the VCO 5 before sub-sampling, thermal noise between 1000 MHz and 1010 MHz is superimposed by folding, so the 21st order Compared with the Nyquist zone, the thermal noise power is higher.
  • the power of the thermal noise increases as the order of the Nyquist zone decreases, and increases most in the primary Nyquist zone.
  • the input signal of the PFD 3 is generated using the aliasing component of the higher-order Nyquist zone with low thermal noise power.
  • the filter 8 passes S 20 and thermal noise existing in the 20th-order Nyquist zone among the signals output from the S / H circuit 7, and outputs them to the mixer 9.
  • the filter 8 is a BPF (Band Pass Filter) having a 20th-order Nyquist zone as a pass band and there is no thermal noise generated from the filter 8.
  • FIG. 3 is a diagram showing a frequency spectrum of the output signal of the filter 8 according to Embodiment 1 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • a solid arrow indicates an output signal of the filter 8
  • a hatched square indicates thermal noise
  • a broken line indicates the passband of the filter 8.
  • the filter 8 suppresses the output signal, S p , and thermal noise of the VCO 5 that exists outside the pass band, and outputs S 20 and thermal noise of the frequency 990 MHz that exist within the pass band to the mixer 9.
  • f out 990 MHz.
  • the filter 8 is provided in order to prevent malfunctions and failures due to a large number of aliasing components being input to the mixer 9.
  • LPF Low Pass Filter
  • HPF High Pass Filter
  • the mixer 9 mixes the signal of frequency 1010 MHz output from the VCO 5 and the signal of frequency 990 MHz output from the filter 8, and outputs the mixed signal to the filter 10.
  • the output frequency can be expressed by the following equations (1) and (2).
  • the output signal of the mixer 9 includes a mixed signal and includes a large number of spurious.
  • FIG. 4 is a diagram showing the frequency spectrum of the output signal of the mixer 9 according to Embodiment 1 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • a solid line arrow indicates an output signal of the mixer 9, and a hatched square indicates thermal noise. Note that there is no thermal noise generated from the mixer 9.
  • the mixer 9 mixes the signal of frequency 1010 MHz output from the VCO 5 and the signal of frequency 990 MHz output from the filter 8, and outputs the signal of frequency 20 MHz obtained as a result of the mixing to the filter 10.
  • the filter 10 passes a signal having a frequency of 20 MHz among the signals output from the mixer 9 and outputs the signal to the PFD 3.
  • the filter 10 is an LPF that passes a signal having a frequency of 20 MHz.
  • the filter 10 is provided to prevent malfunctions caused by the input of a large number of spurious signals to the PFD 3 and failures caused by the input of high power spurious signals. It is assumed that no spurious is generated from the mixer 9, but when spurious is generated from the mixer 9, the passband and mounting method of the filter are determined so that the spurious can be sufficiently suppressed.
  • the filter in that case may be BPF or HPF. Further, when the spurious frequency generated by the mixer 9 is other than the frequency at which the PFD 3 can operate or when the power is low, the filter 10 may be a through circuit when no malfunction or failure occurs in the PFD 3.
  • the signal source due to thermal noise It is possible to realize a signal source that alleviates the deterioration of the phase noise of the output signal.
  • the frequency of S 19 is 911 MHz and the frequency of the output signal of mixer 9 is 100 MHz. From this, since the f VCO is the output frequency of the mixer 9 is also changed not changed, there may not work signal source correctly. That is, in this signal source, it is necessary to change the frequency of the output signal of the mixer 9 according to the change of the f VCO.
  • the f out is (are Delta] f real and Delta] f is sufficiently lower than the Nyquist frequency) f out + Delta] f varies, the S p existing in even-order Nyquist zone , the frequency is + ⁇ f only change, S p present in the odd-order Nyquist zone, its frequency is changed by - ⁇ f. If the output signal of VCO5 exists in odd Nyquist zone, S p existing in even-order Nyquist zone, S p is the frequency at which the frequency changes only -.DELTA.f, present in odd Nyquist zone Changes by + ⁇ f.
  • the frequency of the output signal of the mixer 9 is 100 MHz.
  • the frequency of S 20 is 951 MHz, and the frequency of the output signal of the mixer 9 is 98 MHz.
  • the frequency of S 19 is 949MHz, present in the vicinity of S 20. Since the filter 8 must pass S 20 having a frequency of 951 MHz and suppress S 19 having a frequency of 949 MHz, the filter 8 needs to have a steep characteristic. However, it is difficult to realize such a steep characteristic filter, it is impossible to suppress the S 19 sufficiently. Therefore, the frequency of the signal S 20 which is input to the mixer 9 is a 951 MHz, include higher power spur to 949MHz.
  • the mixer 9 converts a 951 MHz signal to 98 MHz, and converts a 949 MHz spurious signal to 100 MHz.
  • a high power spurious with a frequency of 100 MHz is input to the PFD 3, which may cause a malfunction. Therefore, the frequency conversion circuit 6 converts the frequency of the clock signal to fs so that the f VCO does not become an integral multiple of the Nyquist frequency in the S / H circuit 7. However, if the spurious level is low, the f VCO need not be an integral multiple of the Nyquist frequency.
  • the clock signal of the S / H circuit 7 is generated by frequency-converting the output signal of the reference signal source 1 using the frequency conversion circuit 6, but is generated outside the signal source. Even if the clock signal is input to the S / H circuit 7, the same effect as the configuration shown in FIG. FIG. 5 is a block diagram showing a configuration example of a signal source when a clock generation circuit is used outside according to the first embodiment of the present invention.
  • the clock generation circuit 11 for generating the clock signal for example, a crystal oscillator or a PLL circuit can be used.
  • FIG. 6 is a block diagram showing an example of the configuration of a signal source when the preset circuit according to Embodiment 1 of the present invention is used.
  • the switch 12 is connected between the output terminal of the LF 4 and the input terminal of the VCO 5, and the switch outputs either the signal output from the LF 4 or the signal output from the voltage generation circuit to the VCO 5. Switch.
  • the signal output from the voltage generation circuit 13 is output to the VCO 5 to sufficiently bring the f VCO close to the desired frequency after switching.
  • the switch 12 is switched to output the output signal of the LF 4 to the VCO 5, and the f VCO is converged to the desired frequency after switching by the feedback path of the PLL circuit including the S / H circuit 7.
  • the voltage generation circuit for example, a digital-to-analog converter (DAC), a DDS, or a PLL circuit can be used.
  • the voltage generation circuit 13 When the voltage generation circuit 13 is a PLL circuit, the voltage generation circuit 13 distributes the output signal of the VCO 5 into two, one of which is the output of this signal source, and the other is sent to the PFD via a frequency divider or mixer. It can be configured to input, compare the frequency and phase of the reference signal with PFD, and output to LF.
  • the voltage generation circuit 13 may use any configuration as long as it can generate a voltage.
  • FIG. 7 is a block diagram showing another configuration example of the signal source when the preset circuit according to Embodiment 1 of the present invention is used.
  • the switch 12 of the preset circuit may be connected between the output terminal of the PFD 3 and the input terminal of the LF 4.
  • the two input signals of the mixer 9 has an output signal and S p of VCO 5.
  • the two input signals of the mixer 9 one is p ⁇ 2 and p even S p, is the other p ⁇ 2 and p is an odd number of S p.
  • the two input signals of the mixer 9 are set to Sp that is even p and Sp that is odd p , respectively, so that the range that the f VCO can take is not limited. To improve the output frequency selectivity.
  • FIG. 8 is a block diagram showing an example of the configuration of a signal source according to Embodiment 2 of the present invention. 8, the same reference numerals as those in FIG. 1 represent the same or corresponding parts, and the description thereof will be omitted.
  • f out1 represents the frequency of the output signal of the filter 8
  • f out2 represents the frequency of the output signal of the filter 21.
  • the output of the S / H circuit 7 in the first embodiment is divided into two, one of the two divided signals is input to the mixer 9 via the filter 8, and the other signal is input to the filter 8. Are input to the mixer 9 through the filters 21 having different pass bands.
  • the filter 21 is a filter that has a predetermined pass band, passes signals that are within the pass band among the input signals, and suppresses signals that are in a frequency band outside the pass band.
  • the filter 21 suppresses signals and unnecessary waves that exist outside the passband among the signals output from the S / H circuit 7, and outputs them to the mixer 9.
  • the input terminal of the filter 21 is connected to the output terminal of the S / H circuit 7, and the output terminal of the filter 21 is connected to the terminal of the RF terminal and LO terminal of the mixer 9 to which the output terminal of the filter 8 is not connected. Is done.
  • the filter 21 is mounted using a chip inductor, a chip capacitor, or the like.
  • another microstrip or a resonator such as a coaxial resonator may be used in accordance with a frequency band to be passed and a necessary suppression amount.
  • a third frequency conversion circuit capable of lowering the frequency may be loaded in the PLL feedback path from the output terminal of the VCO 5 to the comparison signal input terminal of the PFD 3.
  • a frequency divider or a mixer can be used for the third frequency conversion circuit.
  • FIG. 9 is a diagram showing the frequency spectrum of the output signal of the S / H circuit 7 according to Embodiment 2 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • Solid arrows output signal of the VCO 5 the dashed arrows indicate the S p, gray squares thermal noise.
  • the S / H circuit 7 subsamples the 1060 MHz signal output from the VCO 5 based on the 100 MHz reference signal output from the reference signal source 1.
  • the output signal of the VCO 5 exists in the 22nd Nyquist zone.
  • the filter 8 passes S 19 and thermal noise existing in the 19th-order Nyquist zone among the signals output from the S / H circuit 7, and inputs them to the mixer 9.
  • the filter 8 is a BPF having a 20th-order Nyquist zone as a pass band and there is no thermal noise generated from the filter 8.
  • FIG. 10 is a diagram showing the frequency spectrum of the output signal of the filter 8 according to Embodiment 2 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • a solid arrow indicates an output signal of the filter 8
  • a hatched square indicates thermal noise
  • a broken line indicates the passband of the filter 8.
  • the filter 8 suppresses the output signal, S p , and thermal noise of the VCO 5 existing outside the pass band, and outputs the S 20 and thermal noise of the frequency 960 MHz existing in the pass band to the mixer 9.
  • f out1 960 MHz.
  • the filter 8 is provided in order to prevent malfunction or failure due to a large number of S p to the mixer 9 are input.
  • LPF and HPF may be used as long as the desired S 20 can be passed and other Sp and thermal noise can be suppressed.
  • the filter 8 may be a through circuit.
  • the filter 21 passes S 19 and thermal noise existing in the 19th-order Nyquist zone among the signals output from the S / H circuit 7, and outputs them to the mixer 9.
  • the filter 21 is a BPF having a 19th-order Nyquist zone as a pass band and there is no thermal noise generated from the filter 21.
  • FIG. 11 is a diagram showing a frequency spectrum of the output signal of the filter 21 according to Embodiment 2 of the present invention.
  • the horizontal axis is frequency and the vertical axis is power.
  • a solid arrow indicates an output signal of the filter 21, a hatched square indicates thermal noise, and a broken line indicates the passband of the filter 21.
  • the filter 21 is provided in order to prevent malfunction or failure due to a large number of S p to the mixer 9 are input.
  • LPF and HPF may be used as long as S 19 is allowed to pass and other Sp and thermal noise can be suppressed.
  • the filter 21 may be a through circuit.
  • the signal source in the second embodiment since the signal source in the second embodiment to work properly, if the f VCO is changed, it is necessary to change the frequency of the output signal of the mixer 9 accordingly. For example, when f VCO changes to f VCO + ⁇ f change, the output signal of the mixer 9 needs to change to + 2 ⁇ f.
  • the output signal of the mixer 9 is a component of the frequency difference between the two signals input to the mixer 9, the two input signals of the mixer 9 are p ⁇ 2 and p is an even number, respectively. and p, p ⁇ 2 and p is required to be S p to be odd.
  • one of the two input signals of the mixer 9 is p ⁇ 2 and p is even S p
  • the other is p ⁇ 2 and p is odd S Even with p
  • the same effect as in the first embodiment can be obtained.
  • the signal source of the second embodiment can improve the selectivity of the output frequency.
  • the component of the frequency difference between the two input signals among the outputs of the mixer 9 is set as a desired output signal, but other frequency components generated by frequency mixing may be set as desired output signals.
  • the two input signals of the mixer 9 it is necessary to set to also change the frequency of the output signal of the mixer 9 according to the change of the f VCO.
  • the output signal of the mixer 9 is a component of the sum of the frequencies of two signals input to the mixer 9
  • the two input signals of the mixer 9 are both p ⁇ 2 and p is an even number different from S. p, or p ⁇ 2 and p together is a S p which is a different odd number.
  • 1 reference signal source 2 frequency conversion circuit, 3 PFD, 4 LF, 5 VCO, 6 frequency conversion circuit, 7 S / H circuit, 8 filter, 9 mixer, 10 filter, 11 clock generation circuit, 12 switch, 13 voltage generation Circuit, 21 filter.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

従来の信号源では、サブサンプリングによる折り返しのため、ＰＦＤに入力される比較信号の熱雑音が劣化し、熱雑音の劣化によって信号源の出力信号の位相雑音が劣化するという課題があった。　本発明の信号源は、基準信号と混合信号との位相差を検出し、位相差に応じた信号を出力する位相比較器と、位相比較器が出力した信号を濾波するループフィルタと、ループフィルタが濾波した信号に応じて発振信号を出力する発振器と、クロック信号に同期して、発振器が出力した発振信号をサンプリングするＳ／Ｈ回路と、Ｓ／Ｈ回路がサブサンプリングしたことにより生じる第１の信号を周波数変換し、混合信号を出力する混合器とを備える。

Description

信号源
　本発明は、レーダ、無線通信装置などに用いられる信号源に関する。
信号源は、任意の信号波形または任意の周波数の信号を生成できる回路である。例えば信号源は、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路やＤＤＳ（Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｓｙｎｔｈｅｓｉｚｅｒ）などを用いて構成される。
ＰＬＬ回路は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、分周器、ＬＦ（Ｌｏｏｐ　Ｆｉｌｔｅｒ）、位相周波数比較器（ＰＦＤ：Ｐｈａｓｅ　Ｆｒｅｑｕｅｎｃｙ　Ｄｅｔｅｃｔｏｒ）、基準信号源を備え、分周されたＶＣＯの出力信号の位相と、基準信号の出力信号の位相とを比較し、その誤差に相当する電流もしくは電圧を、ＬＦを通してＶＣＯにフィードバックすることで、ＶＣＯの発振周波数を安定させる回路である。
　ＰＬＬ回路の出力信号の位相雑音は、ＶＣＯ、分周器、ＬＦ、ＰＦＤ、基準信号源、それぞれが有する位相雑音から決定される。このうち、ＰＦＤの位相雑音については、ＰＬＬ回路の帰還路の分周器の分周数分だけ位相雑音が劣化し、ＰＬＬ回路の出力信号に現れる。ＰＬＬ回路が、無線通信装置などに適した低位相雑音な信号を生成するためには、出力信号の周波数を変化させずに帰還路の分周器の分周数を下げる必要がある。
　ＰＬＬ回路を用いて低位相雑音な信号を生成する信号源の従来技術としては、例えば、特許文献１において、分周器の代わりにＳ／Ｈ（Ｓａｍｐｌｅ＆Ｈｏｌｄ）回路を用いた構成が示されている。この信号源では、Ｓ／Ｈ回路を用いて、ＶＣＯの出力信号をサブサンプリングし、周波数ｆ１からｆｒｅｆに周波数変換する。この信号源は、帰還路で分周器を用いていないため、低位相雑音な信号を出力することができる。
　図１２は、特許文献１におけるＳ／Ｈ回路１０４の出力信号の周波数スペクトルを示す図である。横軸は周波数であり、縦軸は電力である。実線の矢印はＶＣＯ１０３の出力信号、破線の矢印はサブサンプリングによるＶＣＯ１０３の出力信号の折り返し成分、斜線の四角は熱雑音を示す。サブサンプリングによって、サンプリング周波数Ｆｃｌｋの半分の周波数（以下、ナイキスト周波数と呼ぶ）ごとの領域（以下、ナイキストゾーンと呼ぶ）には、ＶＣＯ１０３の出力信号の折り返し成分と熱雑音の折り返し成分が生成される。ＶＣＯ１０３の出力信号はＮ（Ｎは正の整数）次のナイキストゾーンにのみ存在するが、熱雑音は全てのナイキストゾーンに存在する。ｑ（ｑは正の整数，ｑ＜Ｎ）次のナイキストゾーンでは、ＶＣＯ１０３の出力信号に含まれていた熱雑音に加えて、（ｑ＋１）次のナイキストゾーン内の全ての信号、折り返し成分、熱雑音が折り返される。このため、低次のナイキストゾーンほど折り返しによって熱雑音が劣化する。
特許文献１における信号源では、基準信号とその周波数と位相を比較する比較信号として、１次のナイキストゾーンの信号を用いると、位相雑音よりも熱雑音が高くなる。これによって、信号源の位相雑音が劣化してしまうという課題がある。
特許第５７６７６９２号公報
以上のように、従来の信号源では、サブサンプリングによる折り返しのため、ＰＦＤに入力される比較信号の熱雑音が劣化し、熱雑音の劣化によって信号源の出力信号の位相雑音が劣化するという課題があった。
　本発明は、上記のような課題を解決するためになされたもので、サブサンプリングによる折り返される熱雑音による位相雑音の劣化を緩和する信号源を提供することを目的とする。
　本発明の信号源は、基準信号と混合信号との位相差を検出し、位相差に応じた信号を出力する位相比較器と、位相比較器が出力した信号を濾波するループフィルタと、ループフィルタが濾波した信号に応じて発振信号を出力する発振器と、クロック信号に同期して、発振器が出力した発振信号をサンプリングするＳ／Ｈ回路と、Ｓ／Ｈ回路がサブサンプリングしたことにより生じる第１の信号を周波数変換し、混合信号を出力する混合器とを備える。
本発明によれば、サブサンプリングによる折り返しによってＰＦＤに入力される比較信号の熱雑音の劣化を抑えることで、出力信号の位相雑音の劣化を抑えた信号源を提供することができる。
この発明の実施の形態１に係る信号源の一構成例を示す構成図である。 この発明の実施の形態１に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。 この発明の実施の形態１に係るフィルタ８の出力信号の周波数スペクトルを示す図である。 この発明の実施の形態１に係るミクサ９の出力信号の周波数スペクトルを示す図である。 この発明の実施の形態１に係る外部にクロック生成回路を用いた場合の信号源の一構成例を示す構成図である。 この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の一構成例を示す構成図である。 この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の他の構成例を示す構成図である。 この発明の実施の形態２に係る信号源の一構成例を示す構成図である。 この発明の実施の形態２に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。 この発明の実施の形態２に係るフィルタ８の出力信号の周波数スペクトルを示す図である。 この発明の実施の形態２に係るフィルタ２１の出力信号の周波数スペクトルを示す図である。 特許文献１におけるＳ／Ｈ回路１０４の出力信号の周波数スペクトルを示す図である。
実施の形態１.
図１は、この発明の実施の形態１に係る信号源の一構成例を示す構成図である。
本信号源は、基準信号源１、周波数変換回路２、ＰＦＤ３、ＬＦ４、ＶＣＯ５、周波数変換回路６、Ｓ／Ｈ回路（サンプルホールド回路）７、フィルタ８、ミクサ９、フィルタ１０を備える。ｆＣＬＫは基準信号源１が出力する基準信号の周波数、Ｒ・ｆＣＬＫは周波数変換回路２の出力信号の周波数、ｆｓは周波数変換回路６の出力信号の周波数、ｆＶＣＯはＶＣＯ５の出力信号の周波数、ｆｏｕｔはフィルタ８の出力信号の周波数である。
基準信号源１は、本信号源の基準信号を出力する発振器である。基準信号源１は、ｆＣＬＫにて発振し、基準信号を周波数変換回路２及び周波数変換回路６に出力する。基準信号源１の出力端子は、周波数変換回路２の入力端子と周波数変換回路６の入力端子とに接続される。例えば、基準信号源１には、正確な周波数を出力できる水晶発振器、ルビジウム発振器、セシウム発振器、ＤＤＳ(Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ)が用いられる。なお、基準信号源１は、正確な周波数を出力できる発振器であればどのような構成の発振器を用いても良い。
周波数変換回路２は、基準信号源１が出力する基準信号の周波数をＲ・ｆＣＬＫ（Ｒは正の実数）に変換して、ＰＦＤ３に出力する周波数変換回路である。例えば、周波数変換回路２は、分周器、逓倍器、ミクサ、ＤＤＳなどが用いられる。周波数変換回路２は、入力された信号の周波数を変換し、変換した信号を出力することができれば、どのような構成を用いてもよい。更に、分周器や逓倍器を組み合わせて用いても、複数個用いてもよい。なお、周波数変換回路２にＤＤＳを用いる場合は周波数制御データ、ミクサを用いる場合はＬＯ（Ｌｏｃａｌ　Ｏｓｃｉｌｌａｔｏｒ）波を外部から入力する。また、周波数変換回路２の出力信号の周波数は、基準信号の周波数ｆＣＬＫと同じでもよく、この場合、周波数変換回路２はスルー回路となる。周波数変換回路２の入力端子は基準信号源１の出力端子に接続され、周波数変換回路２の出力端子はＰＦＤ３の基準信号入力端子に接続される。
　ＰＦＤ３は、周波数変換回路２が出力する信号とフィルタ１０が出力する信号との周波数及び位相を比較し、その差分に対応するパルス幅をもつ信号をＬＦ４に出力する位相周波数比較器である。ＰＦＤ３の基準信号入力端子は周波数変換回路２の出力端子に接続され、ＰＦＤ３の比較信号入力端子は、フィルタ１０の出力端子に接続され、ＰＦＤ３の出力端子はＬＦ４の入力端子に接続される。例えば、ＰＦＤ３には、ミクサ、排他的論理和を用いたロジック回路などが用いられる。
ＬＦ４は、ＰＦＤ３が出力したパルス状の信号を平滑化し、ＶＣＯ５の制御電圧としてＶＣＯ５に出力するフィルタである。ＬＦ４の入力端子は、ＰＦＤ３の出力端子に接続され、ＬＦ４の出力端子はＶＣＯ５の入力端子に接続される。例えば、ＬＦ４は、容量と抵抗などから構成されるＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）などが用いられる。もちろん、必要とする利得に合わせてオペアンプを組み込んだフィルタとしてもよい。
ＶＣＯ５は、電圧により発振周波数を制御し、発振信号を出力する発振器である。ＶＣＯ５の入力端子は、ＬＦ４の出力端子に接続され、ＶＣＯ５の出力端子はミクサ９のＲＦ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ）端子もしくはＬＯ端子と、Ｓ／Ｈ回路７のＲＦ端子とに接続される。例えば、ＶＣＯ５には、可変容量ダイオードで発振周波数を変化させる発振器、電圧制御水晶発振器などが用いられる。可変容量ダイオードは、印加する電圧によって容量を変化させる。これによって、可変容量ダイオードを含む共振回路の共振周波数が変化し、発振周波数が変化する。ＶＣＯ５には、電圧により発振周波数が変化する発振器であればどんな構成の発振器を用いても良い。
周波数変換回路６は、基準信号源１が出力する基準信号の周波数を変換して、Ｓ／Ｈ回路７に出力する周波数変換回路である。例えば、周波数変換回路６は、分周器、逓倍器、ミクサ、ＤＤＳなどが用いられる。周波数変換回路６は、入力された信号の周波数を変換し、変換した信号を出力することができれば、どのような構成を用いてもよい。更に、周波数変換回路６には、分周器や逓倍器を組み合わせて用いても、複数個用いてもよい。なお、周波数変換回路６にＤＤＳを用いる場合は周波数制御データ、ミクサを用いる場合はＬＯ波を外部から入力する。また、周波数変換回路６の出力信号の周波数は、基準信号の周波数ｆＣＬＫと同じでもよく、この場合、周波数変換回路６はスルー回路となる。周波数変換回路６の入力端子は基準信号源１の出力端子に接続され、周波数変換回路６の出力端子はＳ／Ｈ回路７のクロック端子に接続される。
Ｓ／Ｈ回路７は、入力されるクロック信号に同期して、入力されたＲＦ信号をサブサンプリング（アンダーサプリングともいう）して、サブサンプリングした信号をフィルタ８に出力するサンプリングホールド回路である。Ｓ／Ｈ回路７のＲＦ端子は、ＶＣＯの出力端子に接続され、Ｓ／Ｈ回路７のクロック端子は周波数変換回路６の出力端子に接続され、Ｓ／Ｈ回路７の出力端子は、フィルタ８の入力端子に接続される。例えば、Ｓ／Ｈ回路には、入力されたＲＦ信号の線路のオープンとショートとを切り替えるスイッチと入力されたＲＦ信号の線路がオープンの際に電荷を蓄える容量とで構成された回路などが用いられる。Ｓ／Ｈ回路７は、入力されたＲＦ信号をサブサンプリングし、サブサンプリングした信号を出力することができれば、どのような構成を用いてもよい。ここで、サブサンプリングした信号とは、サブサンプリングにより生じる信号をいう。
フィルタ８は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ミクサ９に出力する。フィルタ８の入力端子はＳ／Ｈ回路７の出力端子に接続され、フィルタ８の出力端子はミクサ９のＲＦ端子とＬＯ端子のうち、ＶＣＯ５の出力端子に接続されていない方の端子に接続される。例えば、フィルタ８は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。
　ミクサ９は、入力された２つの信号を混合することにより周波数を変換し、その混合信号を出力する混合器である。ミクサ９は、ＶＣＯ５が出力した信号とフィルタ８が出力した信号とを混合し、その混合信号をフィルタ１０に出力する。ミクサ９のＲＦ端子はＶＣＯ５の出力端子に接続され、ミクサ９のＬＯ端子はフィルタ８の出力端子に接続され、ミクサ９のＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ）端子はフィルタ１０の入力端子に接続される。なお、この接続において、ミクサ９のＲＦ端子とＬＯ端子を逆に接続してもよい。例えば、ミクサ９には、ダイオードの非線形性を利用して混合を行うダイオードミクサ、トランジスタをスイッチング動作させる能動素子を用いたミクサなどが用いられる。
　フィルタ１０は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ１０は、ミクサ９が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ＰＦＤ３に出力する。フィルタ１０の入力端子はミクサ９のＩＦ端子に接続され、フィルタ１０の出力端子はＰＦＤ３の比較信号入力端子に接続される。例えば、フィルタ１０は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。
なお、ＶＣＯ５の出力端子からＰＦＤ３の比較信号入力端子までのＰＬＬの帰還路内に、ミクサ９に加えて、周波数を下げることができる新たな周波数変換回路を装荷しても良い。例えば、この周波数変換回路は、分周器やミクサなどを用いることができ、分周器やミクサを組み合わせて用いても、複数個用いてもよい。
次に、この発明の実施の形態１による動作について説明する。ここでは、説明を簡単にするため、図１において、周波数変換回路６としてスルー回路を、周波数変換回路２として分周数が固定の５分周器を用いる場合について説明する。また、ｆＣＬＫ＝ｆｓ＝１００ＭＨｚ、Ｒ＝０．２、ｆＶＣＯ＝１０１０ＭＨｚとする。なお、以降、ｐ（ｐは正の整数）次のナイキストゾーン内に存在するＶＣＯ５の出力信号の折り返し成分は、Ｓｐと定義する。
まず、基準信号源１は、周波数変換回路２及びＳ／Ｈ回路７にそれぞれ周波数１００ＭＨｚの基準信号を出力する。周波数変換回路２は、基準信号源１が出力した基準信号の周波数を５分周して周波数２０ＭＨｚの信号を生成し、ＰＦＤ３に出力する。ＰＦＤ３は、周波数変換回路２が出力した信号とフィルタ１０が出力した信号との周波数及び位相を比較し、その差分を示す信号を、ＬＦ４を介してＶＣＯ５へ入力する。ＶＣＯ５は、ＬＦ４が出力した制御電圧に対応する周波数１０１０ＭＨｚで発振し、その発振信号をＳ／Ｈ回路７及びミクサ９に出力する。
　図２は、この発明の実施の形態１に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はＶＣＯ５の出力信号、破線の矢印はＳｐ、斜線の四角は熱雑音を示す。なお、ここでは、Ｓ／Ｈ回路７から発生する熱雑音はないものとしている。Ｓ／Ｈ回路７は、基準信号源１が出力した１００ＭＨｚの基準信号によって、ＶＣＯ５が出力した１０１０ＭＨｚの信号をサブサンプリングする。これにより、Ｓ／Ｈ回路７の出力スペクトルは、ナイキスト周波数ごとに折り返しが生じる。例えば、２０次のナイキストゾーンでは、ＶＣＯ５の出力信号はナイキスト周波数５０ＭＨｚの２０倍の１０００ＭＨｚで折り返され、周波数９９０ＭＨｚのＳ２０が生成される。また、熱雑音については、サブサンプリングする前のＶＣＯ５の出力信号に含まれる９５０ＭＨｚから１０００ＭＨｚの間の熱雑音に加えて、折り返しによって１０００ＭＨｚから１０１０ＭＨｚの間の熱雑音が重畳されるため、２１次のナイキストゾーンと比べて熱雑音の電力は高くなる。
　Ｙ（Ｙは１から１９までの整数）次以下のナイキストゾーンでは、（Ｙ＋１）次のナイキストゾーンにおけるＳＹ+１と熱雑音が、ナイキスト周波数５０ＭＨｚのＹ倍の周波数で折り返される。サブサンプリングする前のＶＣＯ５の出力信号に含まれる周波数（Ｙ－１）×５０ＭＨｚからＹ×５０ＭＨｚの間の熱雑音に加えて、折り返しによって周波数Ｙ×５０ＭＨｚから（Ｙ＋１）×５０ＭＨｚの間の熱雑音が重畳されるため、（Ｙ＋１）次のナイキストゾーンと比べて熱雑音の電力は高くなる。
この熱雑音の電力はナイキストゾーンの次数が小さくなるに従って大きくなり、１次のナイキストゾーンで最も大きくなる。本実施の形態では、熱雑音の電力の小さい高次のナイキストゾーンの折り返し成分を用いてＰＦＤ３の入力信号を生成する。
　フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、２０次のナイキストゾーン内に存在するＳ２０及び熱雑音を通過させて、ミクサ９に出力する。ここで、フィルタ８は２０次のナイキストゾーンを通過帯域とするＢＰＦ（Ｂａｎｄ　Ｐａｓｓ　Ｆｉｌｔｅｒ）とし、フィルタ８から発生する熱雑音はないものとする。
　図３は、この発明の実施の形態１に係るフィルタ８の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ８の出力信号、斜線の四角は熱雑音、破線はフィルタ８の通過帯域を示す。フィルタ８は、通過帯域外に存在するＶＣＯ５の出力信号、Ｓｐ、熱雑音を抑圧し、通過帯域内に存在する周波数９９０ＭＨｚのＳ２０及び熱雑音をミクサ９に出力する。このとき、ｆｏｕｔ＝９９０ＭＨｚである。なお、フィルタ８は、ミクサ９に多数の折り返し成分が入力されることなどによる誤動作や故障を防止するために設けられている。このため、所望の折り返し成分を通過させ、それ以外の折り返し成分や熱雑音を抑圧することができれば、ＬＰＦ（Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）やＨＰＦ（Ｈｉｇｈ　Ｐａｓｓ　Ｆｉｌｔｅｒ）を用いてもよい。更に、Ｓ２０を除くＳｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ２０を除くＳｐの電力が低い場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ８はスルー回路としてもよい。
　ミクサ９は、ＶＣＯ５が出力した周波数１０１０ＭＨｚの信号と、フィルタ８が出力した周波数９９０ＭＨｚの信号とを混合し、混合信号をフィルタ１０に出力する。一般的に、ミクサに入力される２つの周波数をｆｉｎ１、ｆｉｎ２とすると、出力周波数は、以下の式（１）及び式（２）で表せる。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　ここで、ｍ及びｎは、正の整数である。ミクサ９において、２つの入力周波数は、１０１０ＭＨｚ及び９９０ＭＨｚであり、所望の信号の周波数は、１０１０－９９０＝２０ＭＨｚである。しかし、式（１）及び式（２）より、ミクサ９の出力信号には、混合信号が含まれ、多数のスプリアスが含まれる。以降、ミクサ９の出力信号は、式（２）において、ｍ＝ｎ＝１で表される信号とし、その他の信号及びスプリアスは存在しないものとする。
図４は、この発明の実施の形態１に係るミクサ９の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はミクサ９の出力信号、斜線の四角は熱雑音を示す。なお、ミクサ９から発生する熱雑音はないものとしている。ミクサ９では、ＶＣＯ５が出力した周波数１０１０ＭＨｚの信号と、フィルタ８が出力した周波数９９０ＭＨｚの信号とを混合し、混合の結果得られた周波数２０ＭＨｚの信号をフィルタ１０に出力する。
　フィルタ１０はミクサ９が出力した信号のうち、周波数２０ＭＨｚの信号を通過させ、ＰＦＤ３に出力する。ここでは、フィルタ１０は、周波数２０ＭＨｚの信号を通過させるＬＰＦとしている。フィルタ１０は、ＰＦＤ３に多数のスプリアスが入力されることによる誤動作や、高い電力のスプリアスが入力されることによる故障を防止するために設けられている。ミクサ９からはスプリアスが発生しないものとしているが、ミクサ９からスプリアスが発生する場合は、スプリアスを十分抑圧できるようにフィルタの通過帯域や実装方法を決定する。その場合のフィルタは、ＢＰＦやＨＰＦであってもよい。更に、ミクサ９で発生するスプリアスの周波数がＰＦＤ３の動作可能な周波数以外となる場合や電力が低い場合など、ＰＦＤ３で誤動作や故障が起きない場合は、フィルタ１０はスルー回路としてもよい。
　以上のように、実施の形態１によれば、Ｓ／Ｈ回路７で生成されるＶＣＯ５の折り返し成分のうち、熱雑音の電力が低いＳｐを所望の信号とするため、熱雑音による信号源の出力信号の位相雑音の劣化を緩和した信号源を実現することができる。
　以上の説明では、フィルタ８を介してミクサ９に入力されるＳｐについては、ｐ＝２０としたが、以下では、ｐを他の値とした場合について説明する。ｐ＝１９とした場合、ｆＶＣＯが１０１０ＭＨｚのとき、Ｓ１９の周波数は９１０ＭＨｚ、ミクサ９の出力信号の周波数は１００ＭＨｚとなる。例えば、ＶＣＯ５に振動が加わり、ｆＶＣＯが１０１０ＭＨｚから１０１１ＭＨｚに変化すると、Ｓ１９の周波数は９１１ＭＨｚ、ミクサ９の出力信号の周波数は１００ＭＨｚとなる。これより、ｆＶＣＯが変化してもミクサ９の出力する周波数は変化しないため、信号源は正しく動作しない可能性がある。つまり、本信号源において、ｆＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化する必要がある。
　ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合、ｆｏｕｔがｆｏｕｔ＋Δｆ（Δｆは実数かつΔｆはナイキスト周波数よりも十分小さい）に変化すると、偶数次のナイキストゾーンに存在するＳｐは、その周波数が＋Δｆだけ変化し、奇数次のナイキストゾーンに存在するＳｐは、その周波数が－Δｆだけ変化する。ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合、偶数次のナイキストゾーンに存在するＳｐは、その周波数が－Δｆだけ変化し、奇数次のナイキストゾーンに存在するＳｐは、その周波数が＋Δｆだけ変化する。したがって、ｆＶＣＯが±Δｆ変化した場合、それに応じてミクサ９の出力信号の周波数は＋２Δｆもしくは－２Δｆ変化する。このためには、フィルタ８を介してミクサ９に入力されるＳｐは、ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合はｐ≧２かつｐは奇数とし、ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合はｐ≧２かつｐは偶数とする必要がある。
なお、ミクサ９の出力のうち周波数混合によって生じる他の周波数成分を所望の出力信号としても、図１に示す構成と同様の効果を奏する。ただし、この場合、これまで説明した通り、フィルタ８を介してミクサ９に入力されるＳｐは、ｆＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化する必要がある。例えば、ミクサ９の出力のうち、入力された２つの信号の周波数の和の成分を所望の出力信号とする場合、フィルタ８を介してミクサ９に入力されるＳｐは、ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合は、ｐ≧２かつｐは偶数のＳｐとする。ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合は、ｐ≧２かつｐは奇数のＳｐとする。
　また、ｆｓとｆＶＣＯとの関係について説明する。Ｓ／Ｈ回路７において、ｆＶＣＯがナイキスト周波数の整数倍である場合を考え、ｆＣＬＫ＝ｆｓ＝１００ＭＨｚ、Ｒ＝１、ｆＶＣＯ＝１０５０ＭＨｚ、ｆｏｕｔ＝９５０ＭＨｚ、周波数変換回路２とフィルタ１０の出力信号の周波数を１００ＭＨｚとする。なお、フィルタ８を介してミクサ９に入力されるＳｐは、Ｓ２０である。
　ｆＶＣＯが１０５０ＭＨｚのとき、ミクサ９の出力信号の周波数は１００ＭＨｚである。ｆＶＣＯが１０４９ＭＨｚに変化すると、Ｓ２０の周波数は９５１ＭＨｚ、ミクサ９の出力信号の周波数は９８ＭＨｚとなる。このとき、Ｓ１９の周波数は９４９ＭＨｚであり、Ｓ２０の近傍に存在する。フィルタ８は、周波数９５１ＭＨｚのＳ２０を通過させ、周波数９４９ＭＨｚのＳ１９を抑圧しなければならないため、急峻な特性が必要となる。しかし、フィルタでこのような急峻な特性を実現することは困難であり、Ｓ１９を十分に抑圧することができない。このため、ミクサ９に入力されるＳ２０の信号の周波数は９５１ＭＨｚであるが、９４９ＭＨｚに高い電力のスプリアスが含まれる。ミクサ９は、９５１ＭＨｚの信号を９８ＭＨｚに変換し、９４９ＭＨｚのスプリアスを１００ＭＨｚに変換する。ＰＦＤ３には周波数９８ＭＨｚの所望の信号以外に、周波数１００ＭＨｚの高い電力のスプリアスが入力されるため、誤動作を起こす可能性がある。このため、Ｓ／Ｈ回路７においてｆＶＣＯがナイキスト周波数の整数倍にならないように、周波数変換回路６はクロック信号の周波数をｆｓに変換する。ただし、スプリアスのレベルが低い場合は、ｆＶＣＯがナイキスト周波数の整数倍にならないようにしなくても良い。
　また、実施の形態１では、Ｓ／Ｈ回路７のクロック信号は、周波数変換回路６を用いて基準信号源１の出力信号を周波数変換して生成しているが、信号源の外部で生成したクロック信号をＳ／Ｈ回路７に入力しても、図１に示す構成と同様の効果を奏する。
　図５は、この発明の実施の形態１に係る外部にクロック生成回路を用いた場合の信号源の一構成例を示す構成図である。クロック信号を生成するクロック生成回路１１としては、例えば、水晶発振器やＰＬＬ回路を用いることができる。
　更に、ナイキストゾーンをまたいでｆＶＣＯを切り替える場合、一時的にｆＶＣＯがナイキスト周波数の整数倍になってしまうため、信号源が誤動作を起こす可能性があるが、この誤動作を防ぐため、プリセット回路を用いて周波数切り替えを行ってもよい。プリセット回路は、例えば、スイッチ及び電圧生成回路を用いて構成することができる。
　図６は、この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の一構成例を示す構成図である。このとき、ＬＦ４の出力端子とＶＣＯ５の入力端子の間にスイッチ１２を接続し、そのスイッチは、ＬＦ４が出力した信号及び電圧生成回路が出力した信号のうち、どちらかをＶＣＯ５に出力するように切り替える。周波数切り替え時には、まず電圧生成回路１３が出力した信号をＶＣＯ５に出力してｆＶＣＯを切り替え後の所望の周波数に十分近づける。次に、スイッチ１２を切り替えてＬＦ４の出力信号をＶＣＯ５に出力して、Ｓ／Ｈ回路７を含むＰＬＬ回路の帰還路によってｆＶＣＯを切り替え後の所望の周波数に収束させる。なお、電圧生成回路には、例えば、ＤＡＣ（Ｄｉｇｉｔａｌ－ｔｏ－Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）、ＤＤＳ、ＰＬＬ回路を用いることができる。電圧生成回路１３をＰＬＬ回路とする場合は、電圧生成回路１３は、ＶＣＯ５の出力信号を２分配して、一方を本信号源の出力とし、もう一方は分周器やミクサを介してＰＦＤに入力し、ＰＦＤで基準信号の周波数と位相とを比較し、ＬＦに出力する構成とすることができる。電圧生成回路１３は、電圧を生成することができれば、どのような構成を用いてもよい。
　図７は、この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の他の構成例を示す構成図である。プリセット回路のスイッチ１２は、ＰＦＤ３の出力端子とＬＦ４の入力端子との間に接続してもよい。
実施の形態２．
　実施の形態１では、ミクサ９の２つの入力信号は、ＶＣＯ５の出力信号及びＳｐであった。実施の形態２では、ミクサ９の２つの入力信号を、一方はｐ≧２かつｐは偶数のＳｐ、もう一方はｐ≧２かつｐは奇数のＳｐとする。実施の形態２の信号源は、ミクサ９の２つの入力信号を、それぞれ偶数のｐとなるＳｐと、奇数のｐとなるＳｐとすることで、ｆＶＣＯが取りうる範囲が制限されないようにし、出力周波数の選択性を向上させる。
図８は、この発明の実施の形態２に係る信号源の一構成例を示す構成図である。
　図８において図１と同一の符号は、同一または相当の部分を表し、説明を省略する。ｆｏｕｔ１はフィルタ８の出力信号の周波数、ｆｏｕｔ２はフィルタ２１の出力信号の周波数を示す。実施の形態２では、実施の形態１におけるＳ／Ｈ回路７の出力を２分配し、２分配した一方の信号を、フィルタ８を介してミクサ９に入力し、もう一方の信号を、フィルタ８とは通過帯域の異なるフィルタ２１を介してミクサ９に入力する。
フィルタ２１は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ２１は、Ｓ／Ｈ回路７が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ミクサ９に出力する。フィルタ２１の入力端子はＳ／Ｈ回路７の出力端子に接続され、フィルタ２１の出力端子はミクサ９のＲＦ端子とＬＯ端子のうち、フィルタ８の出力端子が接続されていない方の端子に接続される。例えば、フィルタ２１は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。
なお、ＶＣＯ５の出力端子からＰＦＤ３の比較信号入力端子までのＰＬＬの帰還路内には、ミクサ９に加えて、周波数を下げることができる第３の周波数変換回路を装荷しても良い。第３の周波数変換回路は、例えば分周器やミクサなどを用いることができる。
次に、この発明の実施の形態２の動作について説明する。
ここでは、説明を簡単にするため、図８において、周波数変換回路６としてスルー回路を用いて、周波数変換回路２として分周数が固定の５分周器を用いた場合について説明する。また、ｆＣＬＫ＝ｆｓ＝１００ＭＨｚ、Ｒ＝０．２、ｆＶＣＯ＝１０６０ＭＨｚとする。
図９は、この発明の実施の形態２に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はＶＣＯ５の出力信号、破線の矢印はＳｐ、灰色の四角は熱雑音を示す。Ｓ／Ｈ回路７は、基準信号源１が出力した１００ＭＨｚの基準信号によってＶＣＯ５が出力した１０６０ＭＨｚの信号をサブサンプリングする。なお、ＶＣＯ５の出力信号は、２２次のナイキストゾーンに存在している。
フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、１９次のナイキストゾーン内に存在するＳ１９及び熱雑音を通過させ、ミクサ９に入力する。ここでは、フィルタ８は２０次のナイキストゾーンを通過帯域とするＢＰＦとし、フィルタ８から発生する熱雑音はないものとする。
　図１０は、この発明の実施の形態２に係るフィルタ８の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ８の出力信号、斜線の四角は熱雑音、破線はフィルタ８の通過帯域を示す。フィルタ８は、通過帯域外に存在するＶＣＯ５の出力信号、Ｓｐ、熱雑音を抑圧し、通過帯域内に存在する周波数９６０ＭＨｚのＳ２０及び熱雑音をミクサ９に出力する。このとき、ｆｏｕｔ１＝９６０ＭＨｚである。なお、フィルタ８は、ミクサ９に多数のＳｐが入力されることなどによる誤動作や故障を防止するために設けられている。このため、所望のＳ２０を通過させ、それ以外のＳｐや熱雑音を抑圧することができれば、ＬＰＦやＨＰＦを用いてもよい。更に、Ｓ２０以外のＳｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ２０以外のＳｐの電力が低い場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ８はスルー回路としてもよい。
フィルタ２１は、Ｓ／Ｈ回路７が出力した信号のうち、１９次のナイキストゾーン内に存在するＳ１９及び熱雑音を通過させ、ミクサ９に出力する。ここでは、フィルタ２１は１９次のナイキストゾーンを通過帯域とするＢＰＦとし、フィルタ２１から発生する熱雑音はないものとする。
図１１は、この発明の実施の形態２に係るフィルタ２１の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ２１の出力信号、斜線の四角は熱雑音、破線はフィルタ２１の通過帯域を示す。フィルタ２１は、通過帯域外に存在する信号、折り返し成分、熱雑音を抑圧し、通過帯域内に存在する周波数９４０ＭＨｚの折り返し成分及び熱雑音をミクサ９に出力する。このとき、ｆｏｕｔ２＝９４０ＭＨｚである。なお、フィルタ２１は、ミクサ９に多数のＳｐが入力されることなどによる誤動作や故障を防止するために設けられている。このため、Ｓ１９を通過させ、それ以外のＳｐや熱雑音を抑圧することができれば、ＬＰＦやＨＰＦを用いてもよい。更に、Ｓ１９以外のＳｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ１９以外のＳｐの電力が小さい場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ２１はスルー回路としてもよい。
　実施の形態１での説明と同様、実施の形態２の信号源が正しく動作するためには、ｆＶＣＯが変化した場合、それに応じてミクサ９の出力信号の周波数も変化する必要がある。例えば、ｆＶＣＯがｆＶＣＯ+Δｆ変化に変化した場合、ミクサ９の出力信号は、+２Δｆに変化する必要がある。ここでは、ミクサ９の出力信号は、ミクサ９に入力された２つの信号の周波数の差の成分であるため、ミクサ９の２つの入力信号は、それぞれ、ｐ≧２かつｐは偶数となるＳｐと、ｐ≧２かつｐは奇数となるＳｐとする必要がある。
　以上のように、実施の形態２によれば、ミクサ９の２つの入力信号のうち、一方はｐ≧２かつｐは偶数となるＳｐ、もう一方はｐ≧２かつｐは奇数となるＳｐとしても、実施の形態１と同様の効果を奏することができる。加えて、ｆＶＣＯが取りうる値は奇数次か偶数次のナイキストゾーン内のどちらかに限定されないため、実施の形態２の信号源は、出力周波数の選択性を向上させることができる。
なお、以上の説明では、ミクサ９の出力のうち、入力された２つの信号の周波数の差の成分を所望の出力信号としているが、周波数混合によって生じる他の周波数成分を所望の出力信号としても、図１に示す構成と同様の効果を奏する。ただし、この場合、これまで説明した通り、ミクサ９の２つの入力信号は、ｆＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化するように設定する必要がある。例えば、ミクサ９の出力信号を、ミクサ９に入力された２つの信号の周波数の和の成分とする場合は、ミクサ９の２つの入力信号は、共にｐ≧２かつｐは異なる偶数となるＳｐ、もしくは共にｐ≧２かつｐは異なる奇数となるＳｐとする。
１　基準信号源、２　周波数変換回路、３　ＰＦＤ、４　ＬＦ、５　ＶＣＯ、６　周波数変換回路、７　Ｓ／Ｈ回路、８　フィルタ、９　ミクサ、１０　フィルタ、１１　クロック生成回路、１２　スイッチ、１３　電圧生成回路、２１　フィルタ。

Claims (10)

  1. 　基準信号と混合信号との位相差を検出し、位相差に応じた信号を出力する位相比較器と、
    　前記位相比較器が出力した信号を濾波するループフィルタと、
    　前記ループフィルタが濾波した信号に応じて発振信号を出力する発振器と、
    　クロック信号に同期して、前記発振器が出力した前記発振信号をサンプリングするＳ／Ｈ回路と、
    　前記Ｓ／Ｈ回路がサブサンプリングしたことにより生じる第１の信号を周波数変換し、前記混合信号を出力する混合器と、
    　を備えたことを特徴とする信号源。
  2. 　前記第１の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返し信号であることを特徴とする請求項１に記載の信号源。
  3. 　前記混合器は、前記第１の信号と前記発振信号とを混合することにより周波数変換することを特徴とする請求項２に記載の信号源。
  4. 　前記第１の信号は、前記折り返し信号のうちｓ（ｓは正の整数）次のナイキストゾーンにある信号であって、前記発振信号の周波数の変化に応じて、前記混合信号の周波数は変化することを特徴とする請求項３に記載の信号源。
  5. 　前記ｓは、２以上の整数であることを特徴とする請求項４に記載の信号源。
  6. 　前記混合器は、前記第１の信号と前記第１の信号を分岐した第２の信号とを混合し、周波数変換を行なうことを特徴とする請求項１に記載の信号源。
  7. 　前記第１の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返しの信号のうちｍ（ｍは正の整数）次のナイキストゾーンにある信号であり、前記第２の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返しの信号のうちｎ（ｎはｍとは異なる正の整数）次のナイキストゾーンにある信号であることを特徴とする請求項６に記載の信号源。
  8. 　前記混合信号は、前記発振器の周波数変化に応じて、周波数が変化することを特徴とする請求項７に記載の信号源。
  9. 　前記ｍは２以上の整数であり、前記ｎは２以上かつ前記ｍとは異なる整数であることを特徴とする請求項８に記載の信号源。
  10. 　前記発振信号の周波数が前記クロック信号の半分の周波数の整数倍にならないように、前記基準信号の周波数を変換し、前記クロック信号として出力する周波数変換回路を備えたことを特徴とする請求項３または請求項９に記載の信号源。
PCT/JP2017/016536 2017-04-26 2017-04-26 信号源 WO2018198226A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2017/016536 WO2018198226A1 (ja) 2017-04-26 2017-04-26 信号源
JP2019514948A JP6570790B2 (ja) 2017-04-26 2017-04-26 信号源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/016536 WO2018198226A1 (ja) 2017-04-26 2017-04-26 信号源

Publications (1)

Publication Number Publication Date
WO2018198226A1 true WO2018198226A1 (ja) 2018-11-01

Family

ID=63919556

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/016536 WO2018198226A1 (ja) 2017-04-26 2017-04-26 信号源

Country Status (2)

Country Link
JP (1) JP6570790B2 (ja)
WO (1) WO2018198226A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114616760A (zh) * 2019-11-08 2022-06-10 三菱电机株式会社 相位同步电路和同相分配电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283233A (ja) * 1987-05-15 1988-11-21 Nec Corp 周波数シンセサイザ
JPH08223035A (ja) * 1995-02-20 1996-08-30 Nec Corp Ｐｌｌ周波数シンセサイザ
JPH09219641A (ja) * 1996-02-09 1997-08-19 Advantest Corp 周波数シンセサイザフェイズロックループ回路
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283233A (ja) * 1987-05-15 1988-11-21 Nec Corp 周波数シンセサイザ
JPH08223035A (ja) * 1995-02-20 1996-08-30 Nec Corp Ｐｌｌ周波数シンセサイザ
JPH09219641A (ja) * 1996-02-09 1997-08-19 Advantest Corp 周波数シンセサイザフェイズロックループ回路
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114616760A (zh) * 2019-11-08 2022-06-10 三菱电机株式会社 相位同步电路和同相分配电路
CN114616760B (zh) * 2019-11-08 2023-08-18 三菱电机株式会社 相位同步电路和同相分配电路

Also Published As

Publication number Publication date
JP6570790B2 (ja) 2019-09-04
JPWO2018198226A1 (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
US7250823B2 (en) Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
EP2641332B1 (en) Lo generation and distribution in a multi-band transceiver
US8242818B2 (en) Phase-locked loop frequency synthesizer
CN102468849A (zh) 频率合成器和频率合成方法
US6603362B2 (en) Subsampling digitizer-based frequency synthesizer
US7876164B2 (en) Phase locked oscillator
US7120413B2 (en) Television tuner and method of processing a received RF signal
JP2012120178A (ja) 周波数シンセサイザ及び周波数合成方法
US20200186153A1 (en) Signal source
JP6570790B2 (ja) 信号源
JP6338033B1 (ja) 局部発振器
US11398827B1 (en) Phase-locked loop with phase noise cancellation
US7907017B2 (en) Phase locked loop circuit that locks the oscillation frequency to a target frequency
US8995506B2 (en) Transceiver with sub-sampling based frequency synthesizer
CN110995255B (zh) 一种具有快锁功能的宽带低相噪锁相环
Sadowski A SELF-OFFSET PHASE-LOCKED Loon.
TW200527914A (en) Television tuner and method of processing a received RF signal
JP6584330B2 (ja) 周波数シンセサイザ
JP6428498B2 (ja) 信号発生器
WO2019178748A1 (zh) 频率产生器
JP6753132B2 (ja) 信号源
CN113193867B (zh) 一种兼容c波段和毫米波频段的本振锁相频率综合器
JP2007134833A (ja) Ｐｌｌ周波数シンセサイザ
JP5133893B2 (ja) 共有発振器を有する信号調整回路
JP2004032347A (ja) Ｐｌｌ周波数シンセサイザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17907383

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019514948

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17907383

Country of ref document: EP

Kind code of ref document: A1