JP6570790B2

JP6570790B2 - 信号源

Info

Publication number: JP6570790B2
Application number: JP2019514948A
Authority: JP
Inventors: 平和田; 浩之水谷; 田島　賢一; 賢一田島
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-04-26
Filing date: 2017-04-26
Publication date: 2019-09-04
Anticipated expiration: 2037-04-26
Also published as: WO2018198226A1; JPWO2018198226A1

Description

本発明は、レーダ、無線通信装置などに用いられる信号源に関する。

信号源は、任意の信号波形または任意の周波数の信号を生成できる回路である。例えば信号源は、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路やＤＤＳ（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ）などを用いて構成される。

ＰＬＬ回路は、電圧制御発振器（ＶＣＯ：ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、分周器、ＬＦ（ＬｏｏｐＦｉｌｔｅｒ）、位相周波数比較器（ＰＦＤ：ＰｈａｓｅＦｒｅｑｕｅｎｃｙＤｅｔｅｃｔｏｒ）、基準信号源を備え、分周されたＶＣＯの出力信号の位相と、基準信号の出力信号の位相とを比較し、その誤差に相当する電流もしくは電圧を、ＬＦを通してＶＣＯにフィードバックすることで、ＶＣＯの発振周波数を安定させる回路である。

ＰＬＬ回路の出力信号の位相雑音は、ＶＣＯ、分周器、ＬＦ、ＰＦＤ、基準信号源、それぞれが有する位相雑音から決定される。このうち、ＰＦＤの位相雑音については、ＰＬＬ回路の帰還路の分周器の分周数分だけ位相雑音が劣化し、ＰＬＬ回路の出力信号に現れる。ＰＬＬ回路が、無線通信装置などに適した低位相雑音な信号を生成するためには、出力信号の周波数を変化させずに帰還路の分周器の分周数を下げる必要がある。

ＰＬＬ回路を用いて低位相雑音な信号を生成する信号源の従来技術としては、例えば、特許文献１において、分周器の代わりにＳ／Ｈ（Ｓａｍｐｌｅ＆Ｈｏｌｄ）回路を用いた構成が示されている。この信号源では、Ｓ／Ｈ回路を用いて、ＶＣＯの出力信号をサブサンプリングし、周波数ｆ_１からｆ_ｒｅｆに周波数変換する。この信号源は、帰還路で分周器を用いていないため、低位相雑音な信号を出力することができる。

図１２は、特許文献１におけるＳ／Ｈ回路１０４の出力信号の周波数スペクトルを示す図である。横軸は周波数であり、縦軸は電力である。実線の矢印はＶＣＯ１０３の出力信号、破線の矢印はサブサンプリングによるＶＣＯ１０３の出力信号の折り返し成分、斜線の四角は熱雑音を示す。サブサンプリングによって、サンプリング周波数Ｆ_ｃｌｋの半分の周波数（以下、ナイキスト周波数と呼ぶ）ごとの領域（以下、ナイキストゾーンと呼ぶ）には、ＶＣＯ１０３の出力信号の折り返し成分と熱雑音の折り返し成分が生成される。ＶＣＯ１０３の出力信号はＮ（Ｎは正の整数）次のナイキストゾーンにのみ存在するが、熱雑音は全てのナイキストゾーンに存在する。ｑ（ｑは正の整数，ｑ＜Ｎ）次のナイキストゾーンでは、ＶＣＯ１０３の出力信号に含まれていた熱雑音に加えて、（ｑ＋１）次のナイキストゾーン内の全ての信号、折り返し成分、熱雑音が折り返される。このため、低次のナイキストゾーンほど折り返しによって熱雑音が劣化する。

特許文献１における信号源では、基準信号とその周波数と位相を比較する比較信号として、１次のナイキストゾーンの信号を用いると、位相雑音よりも熱雑音が高くなる。これによって、信号源の位相雑音が劣化してしまうという課題がある。

特許第５７６７６９２号公報

以上のように、従来の信号源では、サブサンプリングによる折り返しのため、ＰＦＤに入力される比較信号の熱雑音が劣化し、熱雑音の劣化によって信号源の出力信号の位相雑音が劣化するという課題があった。

本発明は、上記のような課題を解決するためになされたもので、サブサンプリングによる折り返される熱雑音による位相雑音の劣化を緩和する信号源を提供することを目的とする。

本発明の信号源は、基準信号と混合信号との位相差を検出し、位相差に応じた信号を出力する位相比較器と、位相比較器が出力した信号を濾波するループフィルタと、ループフィルタが濾波した信号に応じて発振信号を出力する発振器と、クロック信号に同期して、発振器が出力した発振信号をサンプリングするＳ／Ｈ回路と、Ｓ／Ｈ回路がサブサンプリングしたことにより生じる第１の信号を周波数変換し、混合信号を出力する混合器とを備える。

本発明によれば、サブサンプリングによる折り返しによってＰＦＤに入力される比較信号の熱雑音の劣化を抑えることで、出力信号の位相雑音の劣化を抑えた信号源を提供することができる。

この発明の実施の形態１に係る信号源の一構成例を示す構成図である。この発明の実施の形態１に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。この発明の実施の形態１に係るフィルタ８の出力信号の周波数スペクトルを示す図である。この発明の実施の形態１に係るミクサ９の出力信号の周波数スペクトルを示す図である。この発明の実施の形態１に係る外部にクロック生成回路を用いた場合の信号源の一構成例を示す構成図である。この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の一構成例を示す構成図である。この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の他の構成例を示す構成図である。この発明の実施の形態２に係る信号源の一構成例を示す構成図である。この発明の実施の形態２に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。この発明の実施の形態２に係るフィルタ８の出力信号の周波数スペクトルを示す図である。この発明の実施の形態２に係るフィルタ２１の出力信号の周波数スペクトルを示す図である。特許文献１におけるＳ／Ｈ回路１０４の出力信号の周波数スペクトルを示す図である。

実施の形態１.
図１は、この発明の実施の形態１に係る信号源の一構成例を示す構成図である。
本信号源は、基準信号源１、周波数変換回路２、ＰＦＤ３、ＬＦ４、ＶＣＯ５、周波数変換回路６、Ｓ／Ｈ回路（サンプルホールド回路）７、フィルタ８、ミクサ９、フィルタ１０を備える。ｆ_ＣＬＫは基準信号源１が出力する基準信号の周波数、Ｒ・ｆ_ＣＬＫは周波数変換回路２の出力信号の周波数、ｆ_ｓは周波数変換回路６の出力信号の周波数、ｆ_ＶＣＯはＶＣＯ５の出力信号の周波数、ｆ_ｏｕｔはフィルタ８の出力信号の周波数である。

基準信号源１は、本信号源の基準信号を出力する発振器である。基準信号源１は、ｆ_ＣＬＫにて発振し、基準信号を周波数変換回路２及び周波数変換回路６に出力する。基準信号源１の出力端子は、周波数変換回路２の入力端子と周波数変換回路６の入力端子とに接続される。例えば、基準信号源１には、正確な周波数を出力できる水晶発振器、ルビジウム発振器、セシウム発振器、ＤＤＳ(ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ)が用いられる。なお、基準信号源１は、正確な周波数を出力できる発振器であればどのような構成の発振器を用いても良い。

周波数変換回路２は、基準信号源１が出力する基準信号の周波数をＲ・ｆ_ＣＬＫ（Ｒは正の実数）に変換して、ＰＦＤ３に出力する周波数変換回路である。例えば、周波数変換回路２は、分周器、逓倍器、ミクサ、ＤＤＳなどが用いられる。周波数変換回路２は、入力された信号の周波数を変換し、変換した信号を出力することができれば、どのような構成を用いてもよい。更に、分周器や逓倍器を組み合わせて用いても、複数個用いてもよい。なお、周波数変換回路２にＤＤＳを用いる場合は周波数制御データ、ミクサを用いる場合はＬＯ（ＬｏｃａｌＯｓｃｉｌｌａｔｏｒ）波を外部から入力する。また、周波数変換回路２の出力信号の周波数は、基準信号の周波数ｆ_ＣＬＫと同じでもよく、この場合、周波数変換回路２はスルー回路となる。周波数変換回路２の入力端子は基準信号源１の出力端子に接続され、周波数変換回路２の出力端子はＰＦＤ３の基準信号入力端子に接続される。

ＰＦＤ３は、周波数変換回路２が出力する信号とフィルタ１０が出力する信号との周波数及び位相を比較し、その差分に対応するパルス幅をもつ信号をＬＦ４に出力する位相周波数比較器である。ＰＦＤ３の基準信号入力端子は周波数変換回路２の出力端子に接続され、ＰＦＤ３の比較信号入力端子は、フィルタ１０の出力端子に接続され、ＰＦＤ３の出力端子はＬＦ４の入力端子に接続される。例えば、ＰＦＤ３には、ミクサ、排他的論理和を用いたロジック回路などが用いられる。

ＬＦ４は、ＰＦＤ３が出力したパルス状の信号を平滑化し、ＶＣＯ５の制御電圧としてＶＣＯ５に出力するフィルタである。ＬＦ４の入力端子は、ＰＦＤ３の出力端子に接続され、ＬＦ４の出力端子はＶＣＯ５の入力端子に接続される。例えば、ＬＦ４は、容量と抵抗などから構成されるＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）などが用いられる。もちろん、必要とする利得に合わせてオペアンプを組み込んだフィルタとしてもよい。

ＶＣＯ５は、電圧により発振周波数を制御し、発振信号を出力する発振器である。ＶＣＯ５の入力端子は、ＬＦ４の出力端子に接続され、ＶＣＯ５の出力端子はミクサ９のＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）端子もしくはＬＯ端子と、Ｓ／Ｈ回路７のＲＦ端子とに接続される。例えば、ＶＣＯ５には、可変容量ダイオードで発振周波数を変化させる発振器、電圧制御水晶発振器などが用いられる。可変容量ダイオードは、印加する電圧によって容量を変化させる。これによって、可変容量ダイオードを含む共振回路の共振周波数が変化し、発振周波数が変化する。ＶＣＯ５には、電圧により発振周波数が変化する発振器であればどんな構成の発振器を用いても良い。

周波数変換回路６は、基準信号源１が出力する基準信号の周波数を変換して、Ｓ／Ｈ回路７に出力する周波数変換回路である。例えば、周波数変換回路６は、分周器、逓倍器、ミクサ、ＤＤＳなどが用いられる。周波数変換回路６は、入力された信号の周波数を変換し、変換した信号を出力することができれば、どのような構成を用いてもよい。更に、周波数変換回路６には、分周器や逓倍器を組み合わせて用いても、複数個用いてもよい。なお、周波数変換回路６にＤＤＳを用いる場合は周波数制御データ、ミクサを用いる場合はＬＯ波を外部から入力する。また、周波数変換回路６の出力信号の周波数は、基準信号の周波数ｆ_ＣＬＫと同じでもよく、この場合、周波数変換回路６はスルー回路となる。周波数変換回路６の入力端子は基準信号源１の出力端子に接続され、周波数変換回路６の出力端子はＳ／Ｈ回路７のクロック端子に接続される。

Ｓ／Ｈ回路７は、入力されるクロック信号に同期して、入力されたＲＦ信号をサブサンプリング（アンダーサプリングともいう）して、サブサンプリングした信号をフィルタ８に出力するサンプリングホールド回路である。Ｓ／Ｈ回路７のＲＦ端子は、ＶＣＯの出力端子に接続され、Ｓ／Ｈ回路７のクロック端子は周波数変換回路６の出力端子に接続され、Ｓ／Ｈ回路７の出力端子は、フィルタ８の入力端子に接続される。例えば、Ｓ／Ｈ回路には、入力されたＲＦ信号の線路のオープンとショートとを切り替えるスイッチと入力されたＲＦ信号の線路がオープンの際に電荷を蓄える容量とで構成された回路などが用いられる。Ｓ／Ｈ回路７は、入力されたＲＦ信号をサブサンプリングし、サブサンプリングした信号を出力することができれば、どのような構成を用いてもよい。ここで、サブサンプリングした信号とは、サブサンプリングにより生じる信号をいう。

フィルタ８は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ミクサ９に出力する。フィルタ８の入力端子はＳ／Ｈ回路７の出力端子に接続され、フィルタ８の出力端子はミクサ９のＲＦ端子とＬＯ端子のうち、ＶＣＯ５の出力端子に接続されていない方の端子に接続される。例えば、フィルタ８は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。

ミクサ９は、入力された２つの信号を混合することにより周波数を変換し、その混合信号を出力する混合器である。ミクサ９は、ＶＣＯ５が出力した信号とフィルタ８が出力した信号とを混合し、その混合信号をフィルタ１０に出力する。ミクサ９のＲＦ端子はＶＣＯ５の出力端子に接続され、ミクサ９のＬＯ端子はフィルタ８の出力端子に接続され、ミクサ９のＩＦ（ＩｎｔｅｒｍｅｄｉａｔｅＦｒｅｑｕｅｎｃｙ）端子はフィルタ１０の入力端子に接続される。なお、この接続において、ミクサ９のＲＦ端子とＬＯ端子を逆に接続してもよい。例えば、ミクサ９には、ダイオードの非線形性を利用して混合を行うダイオードミクサ、トランジスタをスイッチング動作させる能動素子を用いたミクサなどが用いられる。

フィルタ１０は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ１０は、ミクサ９が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ＰＦＤ３に出力する。フィルタ１０の入力端子はミクサ９のＩＦ端子に接続され、フィルタ１０の出力端子はＰＦＤ３の比較信号入力端子に接続される。例えば、フィルタ１０は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。

なお、ＶＣＯ５の出力端子からＰＦＤ３の比較信号入力端子までのＰＬＬの帰還路内に、ミクサ９に加えて、周波数を下げることができる新たな周波数変換回路を装荷しても良い。例えば、この周波数変換回路は、分周器やミクサなどを用いることができ、分周器やミクサを組み合わせて用いても、複数個用いてもよい。

次に、この発明の実施の形態１による動作について説明する。ここでは、説明を簡単にするため、図１において、周波数変換回路６としてスルー回路を、周波数変換回路２として分周数が固定の５分周器を用いる場合について説明する。また、ｆ_ＣＬＫ＝ｆ_ｓ＝１００ＭＨｚ、Ｒ＝０．２、ｆ_ＶＣＯ＝１０１０ＭＨｚとする。なお、以降、ｐ（ｐは正の整数）次のナイキストゾーン内に存在するＶＣＯ５の出力信号の折り返し成分は、Ｓ_ｐと定義する。

まず、基準信号源１は、周波数変換回路２及びＳ／Ｈ回路７にそれぞれ周波数１００ＭＨｚの基準信号を出力する。周波数変換回路２は、基準信号源１が出力した基準信号の周波数を５分周して周波数２０ＭＨｚの信号を生成し、ＰＦＤ３に出力する。ＰＦＤ３は、周波数変換回路２が出力した信号とフィルタ１０が出力した信号との周波数及び位相を比較し、その差分を示す信号を、ＬＦ４を介してＶＣＯ５へ入力する。ＶＣＯ５は、ＬＦ４が出力した制御電圧に対応する周波数１０１０ＭＨｚで発振し、その発振信号をＳ／Ｈ回路７及びミクサ９に出力する。

図２は、この発明の実施の形態１に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はＶＣＯ５の出力信号、破線の矢印はＳ_ｐ、斜線の四角は熱雑音を示す。なお、ここでは、Ｓ／Ｈ回路７から発生する熱雑音はないものとしている。Ｓ／Ｈ回路７は、基準信号源１が出力した１００ＭＨｚの基準信号によって、ＶＣＯ５が出力した１０１０ＭＨｚの信号をサブサンプリングする。これにより、Ｓ／Ｈ回路７の出力スペクトルは、ナイキスト周波数ごとに折り返しが生じる。例えば、２０次のナイキストゾーンでは、ＶＣＯ５の出力信号はナイキスト周波数５０ＭＨｚの２０倍の１０００ＭＨｚで折り返され、周波数９９０ＭＨｚのＳ_２０が生成される。また、熱雑音については、サブサンプリングする前のＶＣＯ５の出力信号に含まれる９５０ＭＨｚから１０００ＭＨｚの間の熱雑音に加えて、折り返しによって１０００ＭＨｚから１０１０ＭＨｚの間の熱雑音が重畳されるため、２１次のナイキストゾーンと比べて熱雑音の電力は高くなる。

Ｙ（Ｙは１から１９までの整数）次以下のナイキストゾーンでは、（Ｙ＋１）次のナイキストゾーンにおけるＳ_Ｙ+１と熱雑音が、ナイキスト周波数５０ＭＨｚのＹ倍の周波数で折り返される。サブサンプリングする前のＶＣＯ５の出力信号に含まれる周波数（Ｙ−１）×５０ＭＨｚからＹ×５０ＭＨｚの間の熱雑音に加えて、折り返しによって周波数Ｙ×５０ＭＨｚから（Ｙ＋１）×５０ＭＨｚの間の熱雑音が重畳されるため、（Ｙ＋１）次のナイキストゾーンと比べて熱雑音の電力は高くなる。

この熱雑音の電力はナイキストゾーンの次数が小さくなるに従って大きくなり、１次のナイキストゾーンで最も大きくなる。本実施の形態では、熱雑音の電力の小さい高次のナイキストゾーンの折り返し成分を用いてＰＦＤ３の入力信号を生成する。

フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、２０次のナイキストゾーン内に存在するＳ_２０及び熱雑音を通過させて、ミクサ９に出力する。ここで、フィルタ８は２０次のナイキストゾーンを通過帯域とするＢＰＦ（ＢａｎｄＰａｓｓＦｉｌｔｅｒ）とし、フィルタ８から発生する熱雑音はないものとする。

図３は、この発明の実施の形態１に係るフィルタ８の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ８の出力信号、斜線の四角は熱雑音、破線はフィルタ８の通過帯域を示す。フィルタ８は、通過帯域外に存在するＶＣＯ５の出力信号、Ｓ_ｐ、熱雑音を抑圧し、通過帯域内に存在する周波数９９０ＭＨｚのＳ_２０及び熱雑音をミクサ９に出力する。このとき、ｆ_ｏｕｔ＝９９０ＭＨｚである。なお、フィルタ８は、ミクサ９に多数の折り返し成分が入力されることなどによる誤動作や故障を防止するために設けられている。このため、所望の折り返し成分を通過させ、それ以外の折り返し成分や熱雑音を抑圧することができれば、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）やＨＰＦ（ＨｉｇｈＰａｓｓＦｉｌｔｅｒ）を用いてもよい。更に、Ｓ_２０を除くＳ_ｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ_２０を除くＳ_ｐの電力が低い場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ８はスルー回路としてもよい。

ミクサ９は、ＶＣＯ５が出力した周波数１０１０ＭＨｚの信号と、フィルタ８が出力した周波数９９０ＭＨｚの信号とを混合し、混合信号をフィルタ１０に出力する。一般的に、ミクサに入力される２つの周波数をｆ_ｉｎ１、ｆ_ｉｎ２とすると、出力周波数は、以下の式（１）及び式（２）で表せる。

ここで、ｍ及びｎは、正の整数である。ミクサ９において、２つの入力周波数は、１０１０ＭＨｚ及び９９０ＭＨｚであり、所望の信号の周波数は、１０１０−９９０＝２０ＭＨｚである。しかし、式（１）及び式（２）より、ミクサ９の出力信号には、混合信号が含まれ、多数のスプリアスが含まれる。以降、ミクサ９の出力信号は、式（２）において、ｍ＝ｎ＝１で表される信号とし、その他の信号及びスプリアスは存在しないものとする。

図４は、この発明の実施の形態１に係るミクサ９の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はミクサ９の出力信号、斜線の四角は熱雑音を示す。なお、ミクサ９から発生する熱雑音はないものとしている。ミクサ９では、ＶＣＯ５が出力した周波数１０１０ＭＨｚの信号と、フィルタ８が出力した周波数９９０ＭＨｚの信号とを混合し、混合の結果得られた周波数２０ＭＨｚの信号をフィルタ１０に出力する。

フィルタ１０はミクサ９が出力した信号のうち、周波数２０ＭＨｚの信号を通過させ、ＰＦＤ３に出力する。ここでは、フィルタ１０は、周波数２０ＭＨｚの信号を通過させるＬＰＦとしている。フィルタ１０は、ＰＦＤ３に多数のスプリアスが入力されることによる誤動作や、高い電力のスプリアスが入力されることによる故障を防止するために設けられている。ミクサ９からはスプリアスが発生しないものとしているが、ミクサ９からスプリアスが発生する場合は、スプリアスを十分抑圧できるようにフィルタの通過帯域や実装方法を決定する。その場合のフィルタは、ＢＰＦやＨＰＦであってもよい。更に、ミクサ９で発生するスプリアスの周波数がＰＦＤ３の動作可能な周波数以外となる場合や電力が低い場合など、ＰＦＤ３で誤動作や故障が起きない場合は、フィルタ１０はスルー回路としてもよい。

以上のように、実施の形態１によれば、Ｓ／Ｈ回路７で生成されるＶＣＯ５の折り返し成分のうち、熱雑音の電力が低いＳ_ｐを所望の信号とするため、熱雑音による信号源の出力信号の位相雑音の劣化を緩和した信号源を実現することができる。

以上の説明では、フィルタ８を介してミクサ９に入力されるＳ_ｐについては、ｐ＝２０としたが、以下では、ｐを他の値とした場合について説明する。ｐ＝１９とした場合、ｆ_ＶＣＯが１０１０ＭＨｚのとき、Ｓ_１９の周波数は９１０ＭＨｚ、ミクサ９の出力信号の周波数は１００ＭＨｚとなる。例えば、ＶＣＯ５に振動が加わり、ｆ_ＶＣＯが１０１０ＭＨｚから１０１１ＭＨｚに変化すると、Ｓ_１９の周波数は９１１ＭＨｚ、ミクサ９の出力信号の周波数は１００ＭＨｚとなる。これより、ｆ_ＶＣＯが変化してもミクサ９の出力する周波数は変化しないため、信号源は正しく動作しない可能性がある。つまり、本信号源において、ｆ_ＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化する必要がある。

ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合、ｆ_ｏｕｔがｆ_ｏｕｔ＋Δｆ（Δｆは実数かつΔｆはナイキスト周波数よりも十分小さい）に変化すると、偶数次のナイキストゾーンに存在するＳ_ｐは、その周波数が＋Δｆだけ変化し、奇数次のナイキストゾーンに存在するＳ_ｐは、その周波数が−Δｆだけ変化する。ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合、偶数次のナイキストゾーンに存在するＳ_ｐは、その周波数が−Δｆだけ変化し、奇数次のナイキストゾーンに存在するＳ_ｐは、その周波数が＋Δｆだけ変化する。したがって、ｆ_ＶＣＯが±Δｆ変化した場合、それに応じてミクサ９の出力信号の周波数は＋２Δｆもしくは−２Δｆ変化する。このためには、フィルタ８を介してミクサ９に入力されるＳ_ｐは、ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合はｐ≧２かつｐは奇数とし、ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合はｐ≧２かつｐは偶数とする必要がある。

なお、ミクサ９の出力のうち周波数混合によって生じる他の周波数成分を所望の出力信号としても、図１に示す構成と同様の効果を奏する。ただし、この場合、これまで説明した通り、フィルタ８を介してミクサ９に入力されるＳ_ｐは、ｆ_ＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化する必要がある。例えば、ミクサ９の出力のうち、入力された２つの信号の周波数の和の成分を所望の出力信号とする場合、フィルタ８を介してミクサ９に入力されるＳ_ｐは、ＶＣＯ５の出力信号が偶数次のナイキストゾーンに存在する場合は、ｐ≧２かつｐは偶数のＳ_ｐとする。ＶＣＯ５の出力信号が奇数次のナイキストゾーンに存在する場合は、ｐ≧２かつｐは奇数のＳ_ｐとする。

また、ｆ_ｓとｆ_ＶＣＯとの関係について説明する。Ｓ／Ｈ回路７において、ｆ_ＶＣＯがナイキスト周波数の整数倍である場合を考え、ｆ_ＣＬＫ＝ｆ_ｓ＝１００ＭＨｚ、Ｒ＝１、ｆ_ＶＣＯ＝１０５０ＭＨｚ、ｆ_ｏｕｔ＝９５０ＭＨｚ、周波数変換回路２とフィルタ１０の出力信号の周波数を１００ＭＨｚとする。なお、フィルタ８を介してミクサ９に入力されるＳ_ｐは、Ｓ_２０である。

ｆ_ＶＣＯが１０５０ＭＨｚのとき、ミクサ９の出力信号の周波数は１００ＭＨｚである。ｆ_ＶＣＯが１０４９ＭＨｚに変化すると、Ｓ_２０の周波数は９５１ＭＨｚ、ミクサ９の出力信号の周波数は９８ＭＨｚとなる。このとき、Ｓ_１９の周波数は９４９ＭＨｚであり、Ｓ_２０の近傍に存在する。フィルタ８は、周波数９５１ＭＨｚのＳ_２０を通過させ、周波数９４９ＭＨｚのＳ_１９を抑圧しなければならないため、急峻な特性が必要となる。しかし、フィルタでこのような急峻な特性を実現することは困難であり、Ｓ_１９を十分に抑圧することができない。このため、ミクサ９に入力されるＳ_２０の信号の周波数は９５１ＭＨｚであるが、９４９ＭＨｚに高い電力のスプリアスが含まれる。ミクサ９は、９５１ＭＨｚの信号を９８ＭＨｚに変換し、９４９ＭＨｚのスプリアスを１００ＭＨｚに変換する。ＰＦＤ３には周波数９８ＭＨｚの所望の信号以外に、周波数１００ＭＨｚの高い電力のスプリアスが入力されるため、誤動作を起こす可能性がある。このため、Ｓ／Ｈ回路７においてｆ_ＶＣＯがナイキスト周波数の整数倍にならないように、周波数変換回路６はクロック信号の周波数をｆｓに変換する。ただし、スプリアスのレベルが低い場合は、ｆ_ＶＣＯがナイキスト周波数の整数倍にならないようにしなくても良い。

また、実施の形態１では、Ｓ／Ｈ回路７のクロック信号は、周波数変換回路６を用いて基準信号源１の出力信号を周波数変換して生成しているが、信号源の外部で生成したクロック信号をＳ／Ｈ回路７に入力しても、図１に示す構成と同様の効果を奏する。
図５は、この発明の実施の形態１に係る外部にクロック生成回路を用いた場合の信号源の一構成例を示す構成図である。クロック信号を生成するクロック生成回路１１としては、例えば、水晶発振器やＰＬＬ回路を用いることができる。

更に、ナイキストゾーンをまたいでｆ_ＶＣＯを切り替える場合、一時的にｆ_ＶＣＯがナイキスト周波数の整数倍になってしまうため、信号源が誤動作を起こす可能性があるが、この誤動作を防ぐため、プリセット回路を用いて周波数切り替えを行ってもよい。プリセット回路は、例えば、スイッチ及び電圧生成回路を用いて構成することができる。
図６は、この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の一構成例を示す構成図である。このとき、ＬＦ４の出力端子とＶＣＯ５の入力端子の間にスイッチ１２を接続し、そのスイッチは、ＬＦ４が出力した信号及び電圧生成回路が出力した信号のうち、どちらかをＶＣＯ５に出力するように切り替える。周波数切り替え時には、まず電圧生成回路１３が出力した信号をＶＣＯ５に出力してｆ_ＶＣＯを切り替え後の所望の周波数に十分近づける。次に、スイッチ１２を切り替えてＬＦ４の出力信号をＶＣＯ５に出力して、Ｓ／Ｈ回路７を含むＰＬＬ回路の帰還路によってｆ_ＶＣＯを切り替え後の所望の周波数に収束させる。なお、電圧生成回路には、例えば、ＤＡＣ（Ｄｉｇｉｔａｌ−ｔｏ−ＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）、ＤＤＳ、ＰＬＬ回路を用いることができる。電圧生成回路１３をＰＬＬ回路とする場合は、電圧生成回路１３は、ＶＣＯ５の出力信号を２分配して、一方を本信号源の出力とし、もう一方は分周器やミクサを介してＰＦＤに入力し、ＰＦＤで基準信号の周波数と位相とを比較し、ＬＦに出力する構成とすることができる。電圧生成回路１３は、電圧を生成することができれば、どのような構成を用いてもよい。
図７は、この発明の実施の形態１に係るプリセット回路を用いた場合の信号源の他の構成例を示す構成図である。プリセット回路のスイッチ１２は、ＰＦＤ３の出力端子とＬＦ４の入力端子との間に接続してもよい。

実施の形態２．
実施の形態１では、ミクサ９の２つの入力信号は、ＶＣＯ５の出力信号及びＳ_ｐであった。実施の形態２では、ミクサ９の２つの入力信号を、一方はｐ≧２かつｐは偶数のＳ_ｐ、もう一方はｐ≧２かつｐは奇数のＳ_ｐとする。実施の形態２の信号源は、ミクサ９の２つの入力信号を、それぞれ偶数のｐとなるＳ_ｐと、奇数のｐとなるＳ_ｐとすることで、ｆ_ＶＣＯが取りうる範囲が制限されないようにし、出力周波数の選択性を向上させる。

図８は、この発明の実施の形態２に係る信号源の一構成例を示す構成図である。
図８において図１と同一の符号は、同一または相当の部分を表し、説明を省略する。ｆ_ｏｕｔ１はフィルタ８の出力信号の周波数、ｆ_ｏｕｔ２はフィルタ２１の出力信号の周波数を示す。実施の形態２では、実施の形態１におけるＳ／Ｈ回路７の出力を２分配し、２分配した一方の信号を、フィルタ８を介してミクサ９に入力し、もう一方の信号を、フィルタ８とは通過帯域の異なるフィルタ２１を介してミクサ９に入力する。

フィルタ２１は、所定の通過帯域を有し、入力された信号のうち通過帯域内にある信号を通過させ、通過帯域外の周波数帯域にある信号を抑圧するフィルタである。フィルタ２１は、Ｓ／Ｈ回路７が出力した信号のうち、通過帯域外に存在する信号や不要波を抑圧して、ミクサ９に出力する。フィルタ２１の入力端子はＳ／Ｈ回路７の出力端子に接続され、フィルタ２１の出力端子はミクサ９のＲＦ端子とＬＯ端子のうち、フィルタ８の出力端子が接続されていない方の端子に接続される。例えば、フィルタ２１は、チップインダクタ、チップキャパシタ等を用いて実装される。もちろん通過させる周波数帯や、必要な抑圧量に応じて他のマイクロストリップや、同軸共振器等の共振器を用いて構成してもよい。

なお、ＶＣＯ５の出力端子からＰＦＤ３の比較信号入力端子までのＰＬＬの帰還路内には、ミクサ９に加えて、周波数を下げることができる第３の周波数変換回路を装荷しても良い。第３の周波数変換回路は、例えば分周器やミクサなどを用いることができる。

次に、この発明の実施の形態２の動作について説明する。
ここでは、説明を簡単にするため、図８において、周波数変換回路６としてスルー回路を用いて、周波数変換回路２として分周数が固定の５分周器を用いた場合について説明する。また、ｆ_ＣＬＫ＝ｆ_ｓ＝１００ＭＨｚ、Ｒ＝０．２、ｆ_ＶＣＯ＝１０６０ＭＨｚとする。

図９は、この発明の実施の形態２に係るＳ／Ｈ回路７の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はＶＣＯ５の出力信号、破線の矢印はＳ_ｐ、灰色の四角は熱雑音を示す。Ｓ／Ｈ回路７は、基準信号源１が出力した１００ＭＨｚの基準信号によってＶＣＯ５が出力した１０６０ＭＨｚの信号をサブサンプリングする。なお、ＶＣＯ５の出力信号は、２２次のナイキストゾーンに存在している。

フィルタ８は、Ｓ／Ｈ回路７が出力した信号のうち、１９次のナイキストゾーン内に存在するＳ_１９及び熱雑音を通過させ、ミクサ９に入力する。ここでは、フィルタ８は２０次のナイキストゾーンを通過帯域とするＢＰＦとし、フィルタ８から発生する熱雑音はないものとする。

図１０は、この発明の実施の形態２に係るフィルタ８の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ８の出力信号、斜線の四角は熱雑音、破線はフィルタ８の通過帯域を示す。フィルタ８は、通過帯域外に存在するＶＣＯ５の出力信号、Ｓ_ｐ、熱雑音を抑圧し、通過帯域内に存在する周波数９６０ＭＨｚのＳ_２０及び熱雑音をミクサ９に出力する。このとき、ｆ_ｏｕｔ１＝９６０ＭＨｚである。なお、フィルタ８は、ミクサ９に多数のＳ_ｐが入力されることなどによる誤動作や故障を防止するために設けられている。このため、所望のＳ_２０を通過させ、それ以外のＳ_ｐや熱雑音を抑圧することができれば、ＬＰＦやＨＰＦを用いてもよい。更に、Ｓ_２０以外のＳ_ｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ_２０以外のＳ_ｐの電力が低い場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ８はスルー回路としてもよい。

フィルタ２１は、Ｓ／Ｈ回路７が出力した信号のうち、１９次のナイキストゾーン内に存在するＳ_１９及び熱雑音を通過させ、ミクサ９に出力する。ここでは、フィルタ２１は１９次のナイキストゾーンを通過帯域とするＢＰＦとし、フィルタ２１から発生する熱雑音はないものとする。

図１１は、この発明の実施の形態２に係るフィルタ２１の出力信号の周波数スペクトルを示す図である。横軸は周波数、縦軸は電力である。実線の矢印はフィルタ２１の出力信号、斜線の四角は熱雑音、破線はフィルタ２１の通過帯域を示す。フィルタ２１は、通過帯域外に存在する信号、折り返し成分、熱雑音を抑圧し、通過帯域内に存在する周波数９４０ＭＨｚの折り返し成分及び熱雑音をミクサ９に出力する。このとき、ｆ_ｏｕｔ２＝９４０ＭＨｚである。なお、フィルタ２１は、ミクサ９に多数のＳ_ｐが入力されることなどによる誤動作や故障を防止するために設けられている。このため、Ｓ_１９を通過させ、それ以外のＳ_ｐや熱雑音を抑圧することができれば、ＬＰＦやＨＰＦを用いてもよい。更に、Ｓ_１９以外のＳ_ｐの周波数がミクサ９の動作可能な周波数以外となる場合や、Ｓ_１９以外のＳ_ｐの電力が小さい場合など、ミクサ９で誤動作や故障が起きない場合は、フィルタ２１はスルー回路としてもよい。

実施の形態１での説明と同様、実施の形態２の信号源が正しく動作するためには、ｆ_ＶＣＯが変化した場合、それに応じてミクサ９の出力信号の周波数も変化する必要がある。例えば、ｆ_ＶＣＯがｆ_ＶＣＯ+Δｆ変化に変化した場合、ミクサ９の出力信号は、+２Δｆに変化する必要がある。ここでは、ミクサ９の出力信号は、ミクサ９に入力された２つの信号の周波数の差の成分であるため、ミクサ９の２つの入力信号は、それぞれ、ｐ≧２かつｐは偶数となるＳ_ｐと、ｐ≧２かつｐは奇数となるＳ_ｐとする必要がある。

以上のように、実施の形態２によれば、ミクサ９の２つの入力信号のうち、一方はｐ≧２かつｐは偶数となるＳ_ｐ、もう一方はｐ≧２かつｐは奇数となるＳ_ｐとしても、実施の形態１と同様の効果を奏することができる。加えて、ｆ_ＶＣＯが取りうる値は奇数次か偶数次のナイキストゾーン内のどちらかに限定されないため、実施の形態２の信号源は、出力周波数の選択性を向上させることができる。

なお、以上の説明では、ミクサ９の出力のうち、入力された２つの信号の周波数の差の成分を所望の出力信号としているが、周波数混合によって生じる他の周波数成分を所望の出力信号としても、図１に示す構成と同様の効果を奏する。ただし、この場合、これまで説明した通り、ミクサ９の２つの入力信号は、ｆ_ＶＣＯの変化に応じてミクサ９の出力信号の周波数も変化するように設定する必要がある。例えば、ミクサ９の出力信号を、ミクサ９に入力された２つの信号の周波数の和の成分とする場合は、ミクサ９の２つの入力信号は、共にｐ≧２かつｐは異なる偶数となるＳ_ｐ、もしくは共にｐ≧２かつｐは異なる奇数となるＳ_ｐとする。

１基準信号源、２周波数変換回路、３ＰＦＤ、４ＬＦ、５ＶＣＯ、６周波数変換回路、７Ｓ／Ｈ回路、８フィルタ、９ミクサ、１０フィルタ、１１クロック生成回路、１２スイッチ、１３電圧生成回路、２１フィルタ。

Claims

基準信号と混合信号との位相差を検出し、位相差に応じた信号を出力する位相比較器と、
前記位相比較器が出力した信号を濾波するループフィルタと、
前記ループフィルタが濾波した信号に応じて発振信号を出力する発振器と、
クロック信号に同期して、前記発振器が出力した前記発振信号をサンプリングするＳ／Ｈ回路と、
前記Ｓ／Ｈ回路がサブサンプリングしたことにより生じる第１の信号を周波数変換し、前記混合信号を出力する混合器と、
を備えたことを特徴とする信号源。
前記第１の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返し信号であることを特徴とする請求項１に記載の信号源。
前記混合器は、前記第１の信号と前記発振信号とを混合することにより周波数変換することを特徴とする請求項２に記載の信号源。
前記第１の信号は、前記折り返し信号のうちｓ（ｓは正の整数）次のナイキストゾーンにある信号であって、前記発振信号の周波数の変化に応じて、前記混合信号の周波数は変化することを特徴とする請求項３に記載の信号源。
前記ｓは、２以上の整数であることを特徴とする請求項４に記載の信号源。
前記混合器は、前記第１の信号と前記第１の信号を分岐した第２の信号とを混合し、周波数変換を行なうことを特徴とする請求項１に記載の信号源。
前記第１の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返しの信号のうちｍ（ｍは正の整数）次のナイキストゾーンにある信号であり、前記第２の信号は、前記クロック信号の半分の周波数ごとに折り返された前記発振信号の折り返しの信号のうちｎ（ｎはｍとは異なる正の整数）次のナイキストゾーンにある信号であることを特徴とする請求項６に記載の信号源。
前記混合信号は、前記発振器の周波数変化に応じて、周波数が変化することを特徴とする請求項７に記載の信号源。
前記ｍは２以上の整数であり、前記ｎは２以上かつ前記ｍとは異なる整数であることを特徴とする請求項８に記載の信号源。
前記発振信号の周波数が前記クロック信号の半分の周波数の整数倍にならないように、前記基準信号の周波数を変換し、前記クロック信号として出力する周波数変換回路を備えたことを特徴とする請求項３または請求項９に記載の信号源。