WO2018135782A1 - 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드 - Google Patents

부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드 Download PDF

Info

Publication number
WO2018135782A1
WO2018135782A1 PCT/KR2018/000150 KR2018000150W WO2018135782A1 WO 2018135782 A1 WO2018135782 A1 WO 2018135782A1 KR 2018000150 W KR2018000150 W KR 2018000150W WO 2018135782 A1 WO2018135782 A1 WO 2018135782A1
Authority
WO
WIPO (PCT)
Prior art keywords
probe
region
probes
guide plate
component
Prior art date
Application number
PCT/KR2018/000150
Other languages
English (en)
French (fr)
Inventor
박재훈
이재복
임윤창
Original Assignee
주식회사 텝스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 텝스 filed Critical 주식회사 텝스
Priority to CN201880006397.1A priority Critical patent/CN110383078A/zh
Priority to US16/464,580 priority patent/US20210102974A1/en
Publication of WO2018135782A1 publication Critical patent/WO2018135782A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Definitions

  • the present invention relates to a probe card, and more particularly, to a hybrid probe card for effectively testing a three-dimensional wafer on which components are mounted.
  • semiconductor chips are widely used in various fields such as computers, mobile phones, displays, game machines, home appliances, automobiles, and the like. Such semiconductor chips are subjected to pre-inspection to determine whether they are normal or defective by evaluating the normal operation at each stage of the manufacturing process until they are packaged in the final stage and mounted on the finished product.
  • the probe card is an apparatus for inspection in such a wafer state, and electrically connects the wafer and the main inspection equipment to transfer test signals from the main inspection equipment to a pad on the wafer.
  • the probe card includes a plurality of probes in the form of needles, and each of the plurality of probes contacts the pad of the semiconductor device on the wafer to apply a test signal from the main inspection equipment to the wafer pad.
  • the contact between the probe and the wafer pad be uniformly contacted with a constant contact force at each contact point.
  • probe needles such as pogo type needles, cantilever needles, and buckling type needles such as cobra needles. The probe needle of the enemy is selected and used.
  • Figure 1 illustrates various types of conventional probe cards for testing on such two-dimensional wafers.
  • Figure 1 (a) is a structure for testing a two-dimensional wafer with a horizontal probe card using a cantilever type probe
  • Figure 1 (b) shows a two-dimensional wafer with a MEMS (Micro Electro Mechanical Systems) probe card
  • (c) is a structure for testing a two-dimensional wafer with a vertical probe card using a pogo probe
  • (d) is a vertical probe card using a cobra-shaped buckling probe. The structure for testing a two-dimensional wafer is shown.
  • MEMS Micro Electro Mechanical Systems
  • all the electrodes under test 12 such as pads, bumps, copper pillars, and the like are all the same.
  • Conventional probe cards which are located on a plane and thus test this, also provide the length and height of each probe in the probe card (with electrode pads) so that the probe can be contacted with a constant contact force at each contact with the electrode pads under test. Designed and assembled so that the distance is uniform.
  • three-dimensional wafers which are wafers in which components are mounted
  • the electrode pads under test of the wafer existed in the same plane on the wafer surface as described above.
  • the electrode pad is mounted on the mounted component as well as the electrode pad on the wafer surface. Is positioned so that there is a height difference between the electrode pads under test in one wafer.
  • the present invention is to solve the problems of the conventional probe card as described above, and an object of the present invention is to provide a hybrid probe card for effectively testing a three-dimensional wafer mounted parts.
  • the number of probe cards required for a three-dimensional wafer test can be simultaneously tested by allowing the electrode pad on the wafer surface and the electrode pad on the mounted component to be simultaneously tested using a single probe card for the three-dimensional wafer on which the component is mounted.
  • Another object of the present invention is to reduce the test time required for testing a three-dimensional wafer on which components are mounted and the overall manufacturing cost of a semiconductor device.
  • a probe card is a probe card for testing a semiconductor wafer having a first region in which a component is not mounted and a second region in which a component is mounted.
  • a plurality of first probes for transmitting electrical signals in contact with the test electrodes in one region, and a plurality of first probes for transmitting electrical signals in contact with the test electrodes on the component disposed in the second region and disposed above the second region;
  • a first guide plate having a second probe, a plurality of probe holes disposed to face the semiconductor wafer and having one end of each of the first and second probes inserted therein, and disposed on an upper portion of the first guide plate.
  • a second guide plate having a plurality of probe holes into which the other ends of the second inserts are inserted, and disposed on an upper portion of the first guide plate, and each other of the second probes; And a third guide plate having a plurality of probe holes into which the stage is inserted, the first guide plate having a distance between one end of the first probe and a test electrode in the first region and a part in one end and the second region of the second probe. It is characterized in that a step corresponding to the height of the component is formed in the probe hole forming region into which one end of the second probe is inserted so that the distance between the test electrodes is the same.
  • a probe PCB having a signal wiring for distributing and transmitting electrical signals to the first and second probes, and redistributing electrical signals from the signal wiring on the probe PCB to redistribute the first and second probes.
  • a spatial transducer connecting to each other end, wherein the spatial transducer is configured such that a distance between the other end of the first probe exposed from the second guide plate and a corresponding electrical contact on the spatial transducer is exposed from the third guide plate.
  • a step is formed in an area facing the third guide plate so as to be equal to a distance between the other end of the second probe and a corresponding electrical contact on the spatial transducer.
  • the first probe and the second probe is characterized in that any one type of pogo-type probe or buckling probe.
  • the first probe and the second probe is characterized in that the same type of probe.
  • the first probe and the second probe is characterized in that the different type of probe.
  • an electrode pad on a wafer surface and an electrode pad on a mounted component can be simultaneously tested using a single probe card with respect to a three-dimensional wafer on which a component is mounted. It is possible to reduce the number of probe cards and further reduce the test time required for testing three-dimensional wafers and the overall manufacturing cost of semiconductor devices.
  • 1 is a cross-sectional view showing the structure of various conventional probe cards for testing a two-dimensional wafer.
  • Fig. 2 is a sectional view showing the structure of a probe card according to the first embodiment of the present invention.
  • FIG 3 is a cross-sectional view showing a structure of a probe card according to a second embodiment of the present invention.
  • FIG. 2 shows a cross-sectional structure of a probe card 100 according to the first embodiment of the present invention.
  • a first region R1 in which components are not mounted and a second region R2 in which components 103 are mounted are provided. Formed.
  • the region where the component is not mounted and the region where the component is mounted are mixed on one wafer, thereby having a structure of a three-dimensional wafer in which the to-be-contacted electrode pad to be tested is not on the same plane.
  • the probe card for the 'wafer test' electrode pad test on the wafer surface
  • the 'component test' electrode pad test on the mounted part
  • the probe card according to the present invention enables a wafer test and a component test on a three-dimensional wafer simultaneously with one probe card.
  • the structure of the probe card 100 which concerns on 1st Embodiment of this invention is demonstrated in detail.
  • the probe card 100 distributes and transmits an electrical signal to a plurality of probes 104 and 105 for contacting a test body to transmit an electrical signal, and a plurality of probes 104 and 105. It includes a probe PCB (110) formed with a signal line for. The lower part of the probe PCB 110 is provided with a space converter 109 for redistributing electrical signals from the signal wires on the probe PCB 100 and connecting them to the plurality of probes 104 and 105, respectively. The lower part of the space transducer 109 is used for electrical testing by simultaneously contacting a test body on the three-dimensional wafer 101, that is, an electrode pad 102 on the wafer surface and an electrode pad on the component 103 mounted on the wafer. The probe assembly is installed. The probe assembly is largely comprised of a first probe assembly functionally in contact with the electrode pads 102 on the wafer surface for testing and a second probe assembly in contact with the electrode pads on the component 103 mounted on the wafer. .
  • the basic configuration of the probe assembly is configured in such a way that the plurality of probes are supported to be movable up and down by two guide plates disposed up and down.
  • the first guide plate 106 is disposed to face the semiconductor wafer 101.
  • the first guide plate 106 is formed with a probe hole through which one end of each of the plurality of probes (first probes) 104 can be inserted, in the region R1 corresponding to the electrode pad 102 on the wafer surface.
  • a probe hole into which one end of another probe (second probe) 105 may be inserted is formed.
  • Types of the first and second probes 104, 105 may be buckling type probes such as cobra type probes, or pogo type probes may be used.
  • the first probe 104 and the second probe 105 have a configuration in which the same type of buckling probe is used.
  • a second guide plate 107 is disposed above the first guide plate 106 in parallel with the first guide plate 106, and the second guide plate 107 is located in an area corresponding to the region R1.
  • a plurality of probe holes into which the other end of the first probe 104 can be inserted is formed.
  • An opening is formed in a region of the second guide plate 107 corresponding to the region R2 on the wafer on which the component 103 is mounted, and a third guide plate 108 described later is provided through this opening. That is, the third guide plate 108 is inserted through the opening of the second guide plate 107 and is assembled and disposed on the upper part of the first guide plate 106 at a position corresponding to the component mounting region R2.
  • the third guide plate 108 is formed with a plurality of probe holes into which the other end of the second probe 105 described above to be in contact with the electrode pad of the component 103 is inserted.
  • the first guide plate 106 and the second guide plate 107 located in the region R1 and the first probe inserted into the probe holes of the first and second guide plates ( 104 constitutes one probe assembly for wafer testing and on the other hand the first guide plate 106 and the third guide plate 108 located in the region R2 and the first and third guide plates.
  • the second probe 105 inserted into the probe hole constitutes another probe assembly that performs a component test.
  • the first guide plate 106 has a step corresponding to the height of the wafer mounting component 103 in the probe hole forming region into which one end of the second probe 105 is inserted. Is formed inward (direction away from the wafer). Due to this step, the distance between one end of the first probe 104 exposed to the lower portion of the first guide plate 106 at the position of the region R1 and the electrode pad 102 on the wafer surface is determined by the area of the region R2. It is possible to maintain the same distance between one end of the second probe 105 exposed below the first guide plate 106 in position and the electrode pad on the component 103.
  • the second guide plate 107 is opened in a region facing the third guide plate, that is, a probe hole forming region into which the other end of the second probe 105 is inserted.
  • step difference by the height which the 3rd guide plate 108 is exposed to the upper part from the spherical surface is formed inward (direction away from a wafer).
  • the probe card according to the first embodiment of the present invention is disposed in a form in which two probe assemblies are functionally combined to correspond to the component unmounted region R1 and the component mounted region R2 of the three-dimensional wafer.
  • the first and second probes 104 and 105 are lowered by providing appropriate steps in the regions of the first guide plate 107 and the space transducer 109 on the probe assembly side corresponding to the component mounting region R2, respectively.
  • the first and second probes 104 and 105 are simultaneously connected to the electrode pad 102 and the electrode pad of the mounting component 103 on the wafer surface in the region R1 and region R2 which are the respective test regions.
  • the contact can be made evenly with a constant contact force.
  • the probe card according to the present invention it is possible to simultaneously perform a wafer test and a component test on a three-dimensional wafer on which components are mounted, with only one probe card, and as a result, a probe card required for three-dimensional wafer testing.
  • the result is a reduction in the number of semiconductor manufacturing costs due to the reduction in the number of chips purchased, while at the same time reducing the overall test time.
  • FIG 3 shows a cross-sectional structure of a probe card 200 according to the second embodiment of the present invention.
  • the probe card 200 according to the second embodiment of the present invention, except that the first probe 204 and the second probe 205 are configured with different types of probes. It has a structure substantially the same as the structure of (100).
  • a buckling-type probe is used as the first probe 204 and a pogo-type probe is used as the second probe 205, respectively. Except that two different types of probes were used as the first and second probes 204 and 205, the two components were not functionally corresponding to the component unmounted region R1 and the component mounted region R2, respectively.
  • the arrangement is characterized in that the two probe assemblies are arranged in a combined form and provide appropriate steps to the area of the first guide plate 207 and the space transducer 209 on the probe assembly side corresponding to the component mounting area R2, respectively.
  • the wafer test and the part test of the three-dimensional wafer on which the parts are mounted are performed as one probe card.
  • the wafer test and the part test of the three-dimensional wafer on which the parts are mounted are performed as one probe card.
  • the first probe is a pogo-type probe
  • the second probes each consist of a buckling probe

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명의 실시형태에 따른 프로브 카드는, 3차원 웨이퍼의 부품 비실장 영역(R1)과 부품 실장 영역(R2)에 각각 대응하여 기능적으로 두 개의 프로브 조립체가 조합된 형태로 배치되고, 부품 실장 영역에 대응하는 프로브 조립체측의 제1 가이드 플레이트와 공간 변환기 영역에 각각 적절한 단차가 제공됨으로써, 제1 및 제2 프로브가 하강하여 테스트가 행해질 때 제1 및 제2 프로브가 각각의 테스트 영역인 영역(R1)과 영역(R2)에서 웨이퍼 표면 상의 전극 패드 및 실장 부품의 전극 패드에 동시에 일정한 접촉력으로 균등하게 접촉이 이루어질 수 있게 된다.

Description

부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드
본 발명은 프로브 카드에 관한 것으로, 보다 구체적으로는, 부품이 실장된 3차원 웨이퍼를 효과적으로 테스트하기 위한 하이브리드 프로브 카드에 관한 것이다.
최근 IT 산업의 발전에 따라 컴퓨터, 휴대폰, 디스플레이, 게임기, 가전, 자동차 등 각종 분야에서 반도체 칩이 널리 사용되고 있다. 이러한 반도체 칩은 최종 단계로 패키지화되어 완제품에 장착되기 전까지 제조 공정의 각 단계에서 정상 작동 유무를 평가하여 양, 불량을 판정하는 사전 검사를 거치게 된다.
이러한 반도체 검사 단계 중, 웨이퍼 상태에서의 검사는 반도체 웨이퍼 상에 만들어진 수백 내지 수천 개의 반도체 칩들을 개개의 칩으로 절단하여 조립 공정으로 진행하기에 앞서, 웨이퍼 레벨에서 각각의 칩들의 전기적 동작 상태를 검사하는 것으로, 웨이퍼 레벨에서 칩의 불량을 사전에 걸러냄으로써 이후 패키징 단계에서의 비용 절감을 가능하게 한다. 프로브 카드는 이러한 웨이퍼 상태에서의 검사를 위한 장치로서, 웨이퍼와 주검사장비를 전기적으로 연결하여 주검사장비로부터의 테스트 신호를 웨이퍼 상의 패드(pad)로 전달하는 역할을 한다. 구체적으로, 프로브 카드는 니들 형태의 복수의 프로브를 포함하며, 이 복수의 프로브 각각이 웨이퍼 상의 반도체 장치의 패드에 접촉함으로써 주검사장비로부터의 테스트 신호를 웨이퍼 패드에 인가하게 된다. 이 때, 프로브와 웨이퍼 패드 사이의 접촉은 각각의 접촉 개소에서 일정한 접촉력으로 균일하게 접촉되는 것이 바람직하다. 이러한 프로브 니들의 종류로는, 포고(pogo)형 니들, 캔틸레버(cantilever) 니들, 코브라(cobra) 니들과 같은 버클링(buckling)형 니들 등의 여러 유형이 있을 수 있으며, 웨이퍼 특성에 따라 적절한 유형의 프로브 니들이 적의 선택되어 사용된다.
한편, 이러한 프로브 카드를 통해 테스트되는 반도체 웨이퍼로서, 종래에는 웨이퍼 상에서 피시험 전극으로 되는 패드, 범프(bump), 구리로 된 필러(Cu-pillar) 등이 모두 동일 평면 상에 위치하는 2차원 웨이퍼가 일반적으로 사용되어 왔다.
도 1은 이러한 2차원 웨이퍼를 대상으로 테스트를 행하는 종래의 다양한 프로브 카드의 유형을 도시한다. 구체적으로, 도 1의 (a)는 캔틸레버형 프로브를 사용한 수평형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (b)는 MEMS(Micro Electro Mechanical Systems) 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (c)는 포고형 프로브를 사용한 수직형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를, 도 1의 (d)는 코브라형상의 버클링 프로브를 사용한 수직형 프로브 카드로 2차원 웨이퍼를 테스트하는 구조를 각각 도시하고 있다.
도 1의 (a) 내지 도 1의 (d)에 도시된 바와 같이, 종래의 2차원 웨이퍼(11)에서는 패드, 범프, 구리 필러(Cu-pillar) 등과 같은 피시험 전극(12)이 모두 동일 평면 상에 위치하고 있고, 이에 따라 이를 테스트하는 종래의 프로브 카드 역시, 테스트 시 프로브가 전극 패드와의 각 접촉점에서 일정한 접촉력으로 접촉할 수 있도록, 프로브 카드 내의 각 프로브의 길이 및 높이(전극 패드와의 거리)가 균일하도록 설계·조립되고 있다.
최근 반도체 기술의 발전에 따라, 부품이 실장된 형태의 웨이퍼인, 이른바 3차원 웨이퍼가 개발되고 있다. 종래의 2차원 웨이퍼에서는 전술한 바와 같이 웨이퍼의 피시험 전극 패드들이 웨이퍼 표면 상의 동일 평면 내에 존재하였으나, 부품이 실장된 3차원 웨이퍼의 경우는 웨이퍼 표면 상의 전극 패드뿐만 아니라 실장된 부품 상에도 전극 패드가 위치하게 되고, 따라서 하나의 웨이퍼 내에 시험 대상이 되는 전극 패드들 간에 높이 차가 존재하게 된다.
그런데, 종래의 프로브 카드는 모두 2차원 웨이퍼를 테스트 대상으로 하여 설계되어 왔고, 이에 따라 전술한 바와 같이 프로브 카드 내의 각 프로브의 길이 및 높이도 모두 균일하게 설계·제작되고 있다. 따라서 이러한 프로브 카드로는 웨이퍼 상의 전극 패드가 모두 동일 평면에 위치하는 2차원 웨이퍼에 대한 테스트만이 가능할 뿐이고, 전술한 3차원 웨이퍼를 테스트하기 위해서는 불가피하게 웨이퍼 상의 전극 패드의 높이에 맞추어 각각 개별적으로 설계·제작된 적어도 2매 이상의 프로브 카드를 준비하지 않으면 안되고, 실제로 테스트 작업을 행할 때에도 이들 복수 개의 프로브 카드를 번갈아 교체해 가면서 복수 회 테스트를 진행하여야만 하는 문제점이 있었다.
이는 결국 프로브 카드의 제작에 소요되는 시간 및 비용의 증가를 가져오게 되고, 나아가 궁극적으로는 웨이퍼 테스트 시간의 증가 및 이를 통해 제작되는 반도체 장치의 전체적인 제조 비용의 상승을 초래하게 된다.
본 발명은 상술한 바와 같은 종래의 프로브 카드의 문제점을 해결하기 위한 것으로, 부품이 실장된 3차원 웨이퍼를 효과적으로 테스트하기 위한 하이브리드 프로브 카드를 제공하는 것을 목적으로 한다.
보다 구체적으로, 부품이 실장된 3차원 웨이퍼에 대하여 웨이퍼 표면 상의 전극 패드와 실장된 부품 상의 전극 패드를 하나의 프로브 카드를 사용하여 동시에 테스트할 수 있도록 함으로써, 3차원 웨이퍼 테스트 시 필요한 프로브 카드의 매수를 줄이는 것을 목적으로 한다.
또한, 부품이 실장된 3차원 웨이퍼의 테스트에 소요되는 테스트 시간 및 반도체 장치의 전체적인 제조 비용을 절감하게 하는 것을 또 다른 목적으로 한다.
본 발명의 일 실시예에 따른 프로브 카드는, 부품이 실장되지 않은 제1 영역과 부품이 실장된 제2 영역을 구비한 반도체 웨이퍼를 테스트하기 위한 프로브 카드로서, 제1 영역의 상부에 배치되어 제1 영역 내의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제1 프로브와, 제2 영역의 상부에 배치되어 제2 영역 내에 실장된 상기 부품 상의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제2 프로브와, 반도체 웨이퍼와 대향하여 배치되며 제1 및 제2 프로브의 각각의 일단이 삽입되는 복수의 프로브 홀이 형성된 제1 가이드 플레이트와, 제1 가이드 플레이트의 상부에 배치되며 제1 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제2 가이드 플레이트와, 제1 가이드 플레이트의 상부에 배치되며 제2 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제3 가이드 플레이트를 포함하고, 제1 가이드 플레이트는 제1 프로브의 일단 및 제1 영역 내의 시험 전극 간의 거리와 제2 프로브의 일단 및 제2 영역 내의 부품 상의 시험 전극 간의 거리가 같게 되도록, 제2 프로브의 일단이 삽입되는 프로브 홀 형성 영역에 부품의 높이에 해당하는 만큼의 단차가 형성되어 있는 것을 특징으로 한다.
일 실시예에서, 상기 제1 및 제2 프로브로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB와, 상기 프로브 PCB 상의 신호 배선으로부터의 전기적 신호를 재분배하여 상기 제1 및 제2 프로브의 각각의 타단으로 연결하는 공간 변환기를 더 포함하고, 상기 공간 변환기는 상기 제2 가이드 플레이트로부터 노출되는 상기 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 상기 제3 가이드 플레이트로부터 노출되는 상기 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리와 같게 되도록, 상기 제3 가이드 플레이트와 대향하는 영역에 단차가 형성되어 있는 것을 특징으로 한다.
일 실시예에서, 상기 제1 프로브와 제2 프로브는 포고(pogo)형 프로브 또는 버클링(buckling)형 프로브 중의 어느 한 유형인 것을 특징으로 한다.
일 실시예에서, 상기 제1 프로브와 제2 프로브는 동일한 유형의 프로브인 것을 특징으로 한다.
일 실시예에서, 상기 제1 프로브와 제2 프로브는 상이한 유형의 프로브인 것을 특징으로 한다.
본 발명에 따른 프로브 카드에 의하면, 부품이 실장된 3차원 웨이퍼에 대하여 웨이퍼 표면 상의 전극 패드와 실장된 부품 상의 전극 패드를 하나의 프로브 카드를 사용하여 동시에 테스트할 수 있어, 3차원 웨이퍼 테스트 시 필요한 프로브 카드의 매수를 줄일 수 있고, 나아가 3차원 웨이퍼의 테스트에 소요되는 테스트 시간 및 반도체 장치의 전체적인 제조 비용을 절감하는 효과를 얻을 수 있다.
도 1은 2차원 웨이퍼를 테스트하는 종래의 다양한 프로브 카드의 구조를 도시한 단면도.
도 2는 본 발명의 제1 실시형태에 따른 프로브 카드의 구조를 도시한 단면도.
도 3은 본 발명의 제2 실시형태에 따른 프로브 카드의 구조를 도시한 단면도.
이하, 본 발명의 이해를 돕기 위하여 실시예 등을 들어 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다.
또한, 이하의 상세한 설명에서 참조되는 첨부 도면에 도시된 구성 요소의 크기와 형태 등은 설명의 명료성과 편의를 위해 과장되게 강조될 수 있다.
또한, 후술하는 용어들은 본 발명에서의 기능을 고려하여 규정된 용어들로서, 사용자의 사용 의도 또는 용법에 따라 달라질 수 있다. 따라서, 이러한 용어들에 대한 정의는 본원 명세서 전반에 걸친 내용을 기초로 하여야 한다.
도 2는 본 발명의 제1 실시형태에 따른 프로브 카드(100)의 단면 구조를 도시한다.
본 발명의 제1 실시형태에 따른 프로브 카드(100)에 의해 테스트되는 반도체 웨이퍼(101)에는 부품이 실장되지 않은 제1 영역(R1)과 부품(103)이 실장된 제2 영역(R2)이 형성되어 있다. 즉, 부품이 실장되지 않은 영역과 부품이 실장된 영역이 하나의 웨이퍼 상에 혼재함으로써, 테스트 대상이 되는 피접촉 전극 패드가 동일 평면 상에 있지 않는 3차원 웨이퍼의 구조를 갖는다. 전술한 바와 같이, 종래에는 이와 같은 3차원 웨이퍼를 테스트하기 위해서, '웨이퍼 테스트'(웨이퍼 표면 상의 전극 패드 테스트)용의 프로브 카드와, '부품 테스트'(실장된 부품 상의 전극 패드 테스트)용의 프로브 카드가 각각 1매씩 필요하였으나, 본 발명에 따른 프로브 카드는 하나의 프로브 카드로 3차원 웨이퍼 상의 웨이퍼 테스트와 부품 테스트를 동시에 가능하게 한다. 이하, 본 발명의 제1 실시형태에 따른 프로브 카드(100)의 구조를 상세히 설명한다.
본 발명의 제1 실시형태에 따른 프로브 카드(100)는 시험체에 접촉하여 전기적 신호를 전달하기 위한 복수의 프로브(104, 105)와, 복수의 프로브(104, 105)로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB(110)를 포함한다. 프로브 PCB(110)의 하부에는 프로브 PCB(100) 상의 신호 배선으로부터의 전기적 신호를 재분배하여 복수의 프로브(104, 105) 각각으로 연결하는 공간 변환기(109)가 설치되어 있다. 공간 변환기(109)의 하부에는 3차원 웨이퍼(101) 상의 시험체, 즉, 웨이퍼 표면 상의 전극 패드(102)와 웨이퍼에 실장된 부품(103) 상의 전극 패드에 각각 동시 접촉하여 전기적 테스트를 행하기 위한 프로브 조립체가 설치된다. 프로브 조립체는 크게 기능적으로 웨이퍼 표면 상의 전극 패드(102)와 접촉하여 테스트를 행하는 제1 프로브 조립체와, 웨이퍼에 실장된 부품(103) 상의 전극 패드와 접촉하여 테스트를 행하는 제2 프로브 조립체로 구성된다.
프로브 조립체의 기본 구성은 상하로 배치된 두 개의 가이드 플레이트에 의해 복수개의 프로브가 상하 이동 가능하게 지지되는 형태로 구성된다. 우선 반도체 웨이퍼(101)와 마주보는 형태로 제1 가이드 플레이트(106)가 배치된다. 제1 가이드 플레이트(106)에는, 웨이퍼 표면 상의 전극 패드(102)에 대응하는 영역(R1)에 복수개의 프로브(제1 프로브; 104)의 일단이 각각 삽입될 수 있는 프로브 홀이 형성되어 있고, 실장된 부품(103) 상의 전극 패드에 대응하는 영역(R2)에 또 다른 복수개의 프로브(제2 프로브; 105)의 일단이 각각 삽입될 수 있는 프로브 홀이 형성되어 있다. 제1 및 제2 프로브(104, 105)의 유형으로는 코브라(cobra)형 프로브와 같은 버클링(buckling)형 프로브이거나, 또는 포고(pogo)형 프로브가 사용될 수 있는데, 도시된 제1 실시형태에서는 제1 프로브(104)와 제2 프로브(105) 모두 동일한 유형의 버클링형 프로브가 사용되는 구성을 취하고 있다.
한편, 제1 가이드 플레이트(106)의 상부에는 제1 가이드 플레이트(106)와 평행하게 제2 가이드 플레이트(107)가 배치되며, 제2 가이드 플레이트(107)에는 영역(R1)에 대응하는 영역에 제1 프로브(104)의 타단이 삽입될 수 있는 복수의 프로브 홀이 형성되어 있다.
부품(103)이 실장된 웨이퍼 상의 영역(R2)에 대응하는 제2 가이드 플레이트(107)의 영역에는 개구가 형성되어 있고, 이 개구를 통해 후술하는 제3 가이드 플레이트(108)가 설치된다. 즉, 제3 가이드 플레이트(108)는 제2 가이드 플레이트(107)의 개구를 통해 삽입되어, 부품 실장 영역(R2)에 대응하는 위치에서 제1 가이드 플레이트(106)의 상부에 조립되어 배치되며, 제3 가이드 플레이트(108)에는 부품(103)의 전극 패드에 접촉하게 될 전술한 제2 프로브(105)의 타단이 삽입되는 복수의 프로브 홀이 형성되어 있다.
이와 같은 구성을 통해, 기능적으로는, 영역(R1)의 위치한 제1 가이드 플레이트(106)와 제2 가이드 플레이트(107) 및 이들 제1, 제2 가이드 플레이트의 프로브 홀 내로 삽입된 제1 프로브(104)가 웨이퍼 테스트를 행하는 하나의 프로브 조립체를 구성하게 되고, 다른 한편으로 영역(R2)에 위치한 제1 가이드 플레이트(106)와 제3 가이드 플레이트(108) 및 이들 제1, 제3 가이드 플레이트의 프로브 홀 내로 삽입된 제2 프로브(105)가 부품 테스트를 행하는 다른 하나의 프로브 조립체를 구성하게 된다.
한편, 제1 가이드 플레이트(106)에는, 도 2에 도시된 바와 같이, 제2 프로브(105)의 일단이 삽입되는 프로브 홀 형성 영역에 있어서 웨이퍼 실장 부품(103)의 높이에 해당하는 만큼의 단차가 내측(웨이퍼로부터 멀어지는 방향)으로 형성되어 있다. 이러한 단차에 의해, 영역(R1)의 위치에서 제1 가이드 플레이트(106)의 하부로 노출된 제1 프로브(104)의 일단과 웨이퍼 표면 상의 전극 패드(102) 간의 거리가, 영역(R2)의 위치에서 제1 가이드 플레이트(106)의 하부로 노출된 제2 프로브(105)의 일단과 부품(103) 상의 전극 패드 간의 거리와 동일하게 유지될 수 있게 된다.
아울러, 공간 변환기(109)에도 마찬가지의 형태로, 제3 가이드 플레이트와 대향하는 영역, 즉, 제2 프로브(105)의 타단이 삽입되는 프로브 홀 형성 영역에, 제2 가이드 플레이트(107)의 개구면으로부터 제3 가이드 플레이트(108)가 상부로 노출되는 높이만큼의 단차가 내측(웨이퍼로부터 멀어지는 방향)으로 형성되어 있다. 이러한 단차를 통해, 공간 변환기(109)와 제1 및 제2 프로브(104, 105) 간의 전기적 접촉 영역에 있어서도, 제2 가이드 플레이트로부터 노출된 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 제3 가이드 플레이트로부터 노출된 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접접 간의 거리와 동일하게 유지될 수 있게 된다.
이와 같이 본 발명의 제1 실시형태에 따른 프로브 카드는, 3차원 웨이퍼의 부품 비실장 영역(R1)과 부품 실장 영역(R2)에 각각 대응하여 기능적으로 두 개의 프로브 조립체가 조합된 형태로 배치되고, 부품 실장 영역(R2)에 대응하는 프로브 조립체측의 제1 가이드 플레이트(107)와 공간 변환기(109) 영역에 각각 적절한 단차가 제공됨으로써, 제1 및 제2 프로브(104, 105)가 하강하여 테스트가 행해질 때 제1 및 제2 프로브(104, 105)가 각각의 테스트 영역인 영역(R1)과 영역(R2)에서 웨이퍼 표면 상의 전극 패드(102) 및 실장 부품(103)의 전극 패드에 동시에 일정한 접촉력으로 균등하게 접촉이 이루어질 수 있게 된다. 결국 본 발명에 따른 프로브 카드를 사용함으로써, 부품이 실장된 3차원 웨이퍼에 있어서의 웨이퍼 테스트와 부품 테스트를 하나의 프로브 카드만으로 동시에 수행할 수 있게 되고, 그 결과 3차원 웨이퍼 테스트에 소요되는 프로브 카드의 매수 절감에 따른 반도체 제작 비용 감소의 효과를 얻을 수 있으며, 동시에 전체적인 테스트 시간도 단축할 수 있게 된다.
도 3은 본 발명의 제2 실시형태에 따른 프로브 카드(200)의 단면 구조를 도시한다.
본 발명의 제2 실시형태에 따른 프로브 카드(200)는 제1 프로브(204)와 제2 프로브(205)를 서로 다른 유형의 프로브로 구성하였다는 점 이외에는 전술한 제1 실시형태에 따른 프로브 카드(100)의 구조와 실질적으로 동일한 구조를 갖고 있다.
구체적으로, 제2 실시형태에서는 도시된 바와 같이, 제1 프로브(204)로서 버클링형 프로브가, 제2 프로브(205)로서 포고형 프로브가 각각 사용되고 있다. 제1 및 제2 프로브(204, 205)로 서로 다른 유형의 2 종류 프로브를 사용하였다는 점을 제외하고는, 부품 비실장 영역(R1)과 부품 실장 영역(R2)에 각각 대응하여 기능적으로 두 개의 프로브 조립체를 조합된 형태로 배치하고, 부품 실장 영역(R2)에 대응하는 프로브 조립체측의 제1 가이드 플레이트(207)와 공간 변환기(209) 영역에 각각 적절한 단차를 제공한다고 하는 특징적인 구성은 전술한 제1 실시형태에 따른 프로브 카드(100)와 동일하고, 따라서 제2 실시형태에 따른 프로브 카드(200)에 있어서도 부품이 실장된 3차원 웨이퍼의 웨이퍼 테스트와 부품 테스트를 하나의 프로브 카드로 동시에 수행할 수 있게 됨으로써, 3차원 웨이퍼 테스트에 소요되는 프로브 카드의 매수 절감의 효과 및 테스트 시간 단축 효과를 동일하게 얻을 수 있다.
이상, 예시적인 실시형태를 참조하여 본 발명을 설명하였지만, 본 발명은 개시된 예시적인 실시형태로 한정되지 않음을 이해하여야 한다. 일례로, 전술한 실시형태에서는 웨이퍼 테스트를 위한 제1 프로브와 부품 테스트를 위한 제2 프로브로서, 코브라형 프로브와 같은 버클링형 프로브 또는 포고형 프로브 중 어느 하나를 사용하는 예를 설명하였으나, 프로브의 유형은 반드시 이에 한정되는 것은 아니다. 또한, 제1 및 제2 프로브로 동일한 유형의 프로브를 사용하는 예로서 전술한 제1 실시형태에서는 버클링형 프로브를 제1 및 제2 프로브로 사용하는 예를 설명하였으나, 제1 및 제2 프로브를 모두 포고형 프로브로 사용하는 구성도 가능함은 물론이며, 또한 제1 및 제2 프로브를 상이한 유형으로 하는 제2 실시형태에 있어서도 전술한 제2 실시형태와는 달리 제1 프로브를 포고형 프로브로, 제2 프로브를 버클링형 프로브로 각각 구성하는 변형예 역시 충분히 가능하다.
이상 특정 용어를 취하여 본 발명을 설명하였지만, 그 특정 용어는 한정적인 것이 아니라 단지 포괄적이고 설명적인 의미로 사용된 것이므로, 그에 따라 해석되어야 한다. 따라서, 이하의 특허청구범위에 기재된 본 발명의 사상 및 범위를 벗어나지 않고도 그 형태나 상세 사항에 있어 다양한 변화가 이루어질 수 있다는 것이 본 기술 분야의 통상의 기술자에게 이해될 것이다. 이하의 특허청구범위는 그러한 모든 변형과 등가의 구조 그리고 기능을 아우르도록 최광의로 해석되어야 한다.
[부호의 설명]
11: 2차원 웨이퍼
12, 101, 202: 전극 패드
101, 201: 3차원 웨이퍼
103, 203: 부품
104, 204: 제1 프로브
105, 205: 제2 프로브
106, 206: 제1 가이드 플레이트
107, 207: 제2 가이드 플레이트
108, 208: 제3 가이드 플레이트
109, 209: 공간 변환기
110, 210: 프로브 PCB

Claims (5)

  1. 부품이 실장되지 않은 제1 영역과 부품이 실장된 제2 영역을 구비한 반도체 웨이퍼를 테스트하기 위한 프로브 카드로서,
    상기 제1 영역의 상부에 배치되어, 상기 제1 영역 내의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제1 프로브와,
    상기 제2 영역의 상부에 배치되어, 상기 제2 영역 내에 실장된 상기 부품 상의 시험 전극에 접촉하여 전기적 신호를 전달하기 위한 복수의 제2 프로브와,
    상기 반도체 웨이퍼와 대향하여 배치되며, 상기 제1 및 제2 프로브의 각각의 일단이 삽입되는 복수의 프로브 홀이 형성된 제1 가이드 플레이트와,
    상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제1 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제2 가이드 플레이트와,
    상기 제1 가이드 플레이트의 상부에 배치되며, 상기 제2 프로브의 각각의 타단이 삽입되는 복수의 프로브 홀이 형성된 제3 가이드 플레이트를 포함하고,
    상기 제1 가이드 플레이트는, 상기 제1 프로브의 일단 및 상기 제1 영역 내의 시험 전극 간의 거리와 상기 제2 프로브의 일단 및 상기 제2 영역 내의 상기 부품 상의 시험 전극 간의 거리가 같게 되도록, 상기 제2 프로브의 일단이 삽입되는 프로브 홀 형성 영역에 상기 부품의 높이에 해당하는 만큼의 단차가 형성되어 있는 것을 특징으로 하는 프로브 카드.
  2. 제1항에 있어서,
    상기 제1 및 제2 프로브로 전기적 신호를 분배하여 전달하기 위한 신호 배선이 형성된 프로브 PCB와,
    상기 프로브 PCB 상의 신호 배선으로부터의 전기적 신호를 재분배하여 상기 제1 및 제2 프로브의 각각의 타단으로 연결하는 공간 변환기를 더 포함하고,
    상기 공간 변환기는, 상기 제2 가이드 플레이트로부터 노출되는 상기 제1 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리가 상기 제3 가이드 플레이트로부터 노출되는 상기 제2 프로브의 타단과 공간 변환기 상의 대응하는 전기적 접점 간의 거리와 같게 되도록, 상기 제3 가이드 플레이트와 대향하는 영역에 단차가 형성되어 있는 것을 특징으로 하는 프로브 카드.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 프로브와 제2 프로브는 포고(pogo)형 프로브 또는 버클링(buckling)형 프로브 중의 어느 한 유형인 것을 특징으로 하는 프로브 카드.
  4. 제3항에 있어서,
    상기 제1 프로브와 제2 프로브는 동일한 유형의 프로브인 것을 특징으로 하는 프로브 카드.
  5. 제3항에 있어서,
    상기 제1 프로브와 제2 프로브는 상이한 유형의 프로브인 것을 특징으로 하는 프로브 카드.
PCT/KR2018/000150 2017-01-17 2018-01-04 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드 WO2018135782A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880006397.1A CN110383078A (zh) 2017-01-17 2018-01-04 用于测试安装部件的晶片的混合探针卡
US16/464,580 US20210102974A1 (en) 2017-01-17 2018-01-04 Hybrid probe card for testing component mounted wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170007898A KR101845652B1 (ko) 2017-01-17 2017-01-17 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드
KR10-2017-0007898 2017-01-17

Publications (1)

Publication Number Publication Date
WO2018135782A1 true WO2018135782A1 (ko) 2018-07-26

Family

ID=61975293

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/000150 WO2018135782A1 (ko) 2017-01-17 2018-01-04 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드

Country Status (5)

Country Link
US (1) US20210102974A1 (ko)
KR (1) KR101845652B1 (ko)
CN (1) CN110383078A (ko)
TW (1) TW201827836A (ko)
WO (1) WO2018135782A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012202B1 (ko) * 2018-09-12 2019-08-20 주식회사 메가프로브 프로브 카드와 그 제조 방법 및 이를 이용한 반도체 소자의 검사 방법
TWI737291B (zh) * 2020-05-08 2021-08-21 中華精測科技股份有限公司 垂直式測試裝置
TWI796938B (zh) * 2021-03-22 2023-03-21 旺矽科技股份有限公司 晶圓檢測系統
DE102022106418A1 (de) 2021-03-22 2022-09-22 Mpi Corporation Wafer-prüfsystem
CN113075430B (zh) * 2021-03-30 2023-03-31 云谷（固安）科技有限公司 针卡结构和测试设备
KR102349333B1 (ko) * 2021-04-30 2022-01-11 (주)피티앤케이 프로브 핀과 프로브 핀의 제조방법
TWI815262B (zh) * 2021-12-28 2023-09-11 財團法人工業技術研究院 三維電路板及其製作方法以及探針卡
CN115112929A (zh) * 2022-06-30 2022-09-27 上海泽丰半导体科技有限公司 混合型探针卡的制作方法及探针卡

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972595B2 (ja) * 1996-09-25 1999-11-08 日本電気ファクトリエンジニアリング株式会社 プローブカード
JP2004347427A (ja) * 2003-05-21 2004-12-09 Innotech Corp プローブカード装置及びその製造方法
JP2006003252A (ja) * 2004-06-18 2006-01-05 Micronics Japan Co Ltd 電気的接続装置
JP4663040B2 (ja) * 1998-10-15 2011-03-30 電気化学工業株式会社 プローブカードとその使用方法
KR20110115005A (ko) * 2010-04-14 2011-10-20 주식회사 브리지 웨이퍼 레벨 테스트용 ｍｖｐ 프로브카드 보드 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0315707B1 (de) * 1987-11-09 1992-04-22 MANIA GmbH & Co. Adapter für eine Vorrichtung zur elektronischen Prüfung von Leiterplatten
US5929643A (en) * 1995-12-07 1999-07-27 Olympus Optical Co., Ltd. Scanning probe microscope for measuring the electrical properties of the surface of an electrically conductive sample
WO2004046739A1 (ja) * 2002-11-19 2004-06-03 Nhk Spring Co., Ltd. 電気的プローブシステム
JPWO2006009070A1 (ja) * 2004-07-15 2008-05-01 Jsr株式会社 中継基板および回路基板側コネクタ
ATE516615T1 (de) * 2004-12-21 2011-07-15 Eles Semiconductor Equipment S P A Herstellungsverfahren für ein system zum kontaktieren von elektronischen vorrichtungen
CN1851476A (zh) * 2005-04-22 2006-10-25 安捷伦科技有限公司 接合器、以及使用其的半导体测试装置
CN101526553A (zh) * 2008-03-07 2009-09-09 旺矽科技股份有限公司 探针卡
CN201281719Y (zh) * 2008-10-20 2009-07-29 陈文祺 探针结构及具有探针结构的测试板
CN102062794B (zh) * 2009-11-13 2014-05-14 旺矽科技股份有限公司 垂直式探针卡
JP5291157B2 (ja) * 2011-08-01 2013-09-18 東京エレクトロン株式会社 パワーデバイス用のプローブカード
DE102011113430A1 (de) * 2011-09-14 2013-03-14 Osram Opto Semiconductors Gmbh Verfahren zur temporären elektrischen Kontaktierung einer Bauelementanordnung und Vorrichtung hierfür
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
JP6112890B2 (ja) * 2013-02-07 2017-04-12 日置電機株式会社 プローブユニット、基板検査装置およびプローブユニット組立方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972595B2 (ja) * 1996-09-25 1999-11-08 日本電気ファクトリエンジニアリング株式会社 プローブカード
JP4663040B2 (ja) * 1998-10-15 2011-03-30 電気化学工業株式会社 プローブカードとその使用方法
JP2004347427A (ja) * 2003-05-21 2004-12-09 Innotech Corp プローブカード装置及びその製造方法
JP2006003252A (ja) * 2004-06-18 2006-01-05 Micronics Japan Co Ltd 電気的接続装置
KR20110115005A (ko) * 2010-04-14 2011-10-20 주식회사 브리지 웨이퍼 레벨 테스트용 ｍｖｐ 프로브카드 보드 제조방법

Also Published As

Publication number Publication date
KR101845652B1 (ko) 2018-04-04
US20210102974A1 (en) 2021-04-08
CN110383078A (zh) 2019-10-25
TW201827836A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
WO2018135782A1 (ko) 부품 실장된 웨이퍼 테스트를 위한 하이브리드 프로브 카드
WO2022010246A1 (ko) 수직형 프로브 핀 및 이를 구비한 프로브 카드
KR102522524B1 (ko) 고주파수 어플리케이션을 위한 프로브 카드
WO2015182885A1 (ko) 반도체 패키지 및 기판 검사용 소켓, 이에 사용되는 플렉시블 콘택트핀, 및 이 플렉시블 콘택트핀의 제조 방법
WO2015099431A1 (ko) 반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치
WO2010098558A2 (en) Probe block
WO2011002125A1 (ko) 검사용 탐침 장치
KR101766265B1 (ko) 프로브 카드
WO2016140505A1 (en) A test device
WO2014104782A1 (ko) 테스트 소켓 및 소켓본체
WO2018128361A1 (ko) Dc 패러미터 테스트를 위한 수직형 울트라-로우 리키지 프로브 카드
WO2021075628A1 (ko) 도전 라인 주변에 완충 영역이 형성된 양방향 도전성 모듈
US6642729B2 (en) Probe card for tester head
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
WO2010087668A2 (ko) 프로브 구조물 및 이를 갖는 프로브 카드
US6784675B2 (en) Wireless test fixture adapter for printed circuit assembly tester
WO2013077671A1 (ko) 스토퍼부분이 형성된 테스트 소켓
KR100674938B1 (ko) 멀티칩 테스트용 프로브 카드
WO2013125864A1 (ko) 전극패턴 검사장치
WO2021118017A1 (ko) 중공형 테스트 핀
WO2021125413A1 (ko) 프로브 핀
CN100437132C (zh) 老化测试的方法和老化测试的测量程序
WO2022075507A1 (ko) 솔더볼 프로빙용 프로브 핀
WO2018079982A1 (ko) 초정밀 가공 기술을 이용한 양방향 도전성 모듈의 제조방법 및 이를 이용한 양방향 도전성 테스트 모듈의 제조방법
WO2013147417A1 (ko) 반도체 테스트용 엠브이피 프로브 보드 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18741650

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18741650

Country of ref document: EP

Kind code of ref document: A1