WO2018134132A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2018134132A1
WO2018134132A1 PCT/EP2018/050752 EP2018050752W WO2018134132A1 WO 2018134132 A1 WO2018134132 A1 WO 2018134132A1 EP 2018050752 W EP2018050752 W EP 2018050752W WO 2018134132 A1 WO2018134132 A1 WO 2018134132A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chips
pedestals
substrate
semiconductor
target substrate
Prior art date
Application number
PCT/EP2018/050752
Other languages
English (en)
French (fr)
Inventor
Andreas PLÖSSL
Siegfried Herrmann
Martin Rudolf Behringer
Frank Singer
Thomas Schwarz
Alexander F. PFEUFFER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/468,085 priority Critical patent/US11069663B2/en
Priority to CN201880007156.9A priority patent/CN110178220B/zh
Publication of WO2018134132A1 publication Critical patent/WO2018134132A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • an optoelectronic semiconductor device In addition, an optoelectronic semiconductor device, an optoelectronic semiconductor device, and
  • the method uses one or a plurality of optoelectronic
  • the semiconductor components are, for example, display devices such as displays, in particular so-called RGB displays, or pixels or units for picture elements for such displays.
  • the individual pixels have, for example, one each
  • a plurality of semiconductor chips of one type may be present within a pixel, for example two green-emitting semiconductor chips, for example for RGGB pixels, or three blue-emitting semiconductor chips, for example for RBBB pixels, also in combination with one or different phosphors.
  • the semiconductor components may also be pixellated lamps, for example for modulatable flashlights, in which each or some of the pixels emits radiation of the same color, such as warm white, or else pixels with
  • the method comprises the step of providing at least two
  • Source substrates Preferably, exactly three or exactly four source substrates are provided. Each of the source substrates is emitting with a specific type of radiation
  • LED chips on, a second source substrate identical light-emitting diode chips for generating red light and a third source substrate identical light-emitting diode chips to
  • Source substrate identical LED chips for emission of near-infrared radiation on. Especially with the
  • Source substrates for the green and / or blue emitting semiconductor chips may be growth substrates. It is possible that the source substrates are whole wafers or wafers, or that the source substrates only
  • Disk segments or wafer segments are, for example, 3 cm x 2 cm in size, which are transferred to the target substrate.
  • a target substrate is provided.
  • the target substrate has a mounting plane.
  • the mounting plane is preferably designed planar and
  • Curvature of the target substrate for example due to temporarily elevated temperatures and thermal stresses outside.
  • Mounting plane is for mounting the semiconductor chips
  • the method includes the step of generating pedestals.
  • the pedestals are attached to the target substrate and / or at least one of
  • Source substrates generated are all preferred
  • the pedestals are intended to be mounted on the semiconductor chips.
  • At least a part of the semiconductor chips is transferred from the
  • Source substrates on the target substrate are a disk-to-disk process, also referred to as a wafer-to-wafer process.
  • Source substrates are used for each one line of these semiconductor chips, so n transfer steps take place, or that a source substrate is used, from which the n transfer steps are performed. Within each of the transfer steps then takes place no change in the relative positions to each other. Be about several
  • Source substrate carried out, so are the relative
  • semiconductor chips changes relative to the semiconductor chips transferred in the second transfer step.
  • each type of semiconductor chip on the target substrate has a different height above the mounting plane due to the pedestals.
  • the heights for the types of semiconductor chips are preferably each other in pairs. If several semiconductor chips of the same emission color are required per pixel and these semiconductor chips in several transmission steps transferred, there is preferably exactly one level per transfer step. That is, the number of mutually different heights is preferably equal to the number of transmission steps performed. With several identical semiconductor chips per finished pixel thus several different heights per type of semiconductor chips may be present, but different types of semiconductor chips are particularly preferably always at different heights.
  • the method is for producing optoelectronic semiconductor chips
  • each type of semiconductor chip on the target substrate due to the pedestals has a different height above the mounting plane.
  • the miniaturized RGB units are scalable. Sizes of the individual semiconductor chips are preferably at least 1 ym x 1 ym and / or at most 200 ym x 200 ym.
  • a fully populated or partially populated LED wafer with a target substrate and with pedestals of a first height becomes, in particular, cell-shaped
  • the second pedestals may be on the target substrate or on the
  • LED wafers with other colors connected to the target substrate there is a transfer of the corresponding semiconductor chips and a removal of the remaining LED wafers.
  • further pedestals are preferably produced galvanically in particular.
  • the growing of the podiums can be done without electricity, such as without photographic technology, if appropriate seed layers about
  • a precise thin-film transfer that is to say a transfer of semiconductor chips without a growth substrate, can thus be realized.
  • 10 ⁇ to 10 ⁇ can be used per process step
  • Semiconductor chips are transmitted.
  • a low component height can be realized, since only a light-active, epitaxially grown semiconductor layer of the semiconductor chips is transferred to the target substrate, without growth substrates.
  • Tolerances for example less than 1 ym, feasible. It is possible to use a very precise wafer-level bonding process.
  • pedestals are dispensed with in one of the source substrates.
  • preference is given to choosing an order A), B), D), C), D), C),... Of the method steps, so that in other words the first step C) is omitted.
  • pedestals are used for each of the source substrates, so that one
  • step D at least 10 ⁇ or 10 5 or 10 ⁇ of the semiconductor chips are transmitted per type.
  • the number of semiconductor chips transferred per type is alternatively or additionally at most 10 ⁇ or 10 ⁇ .
  • exactly three types of semiconductor chips are transmitted. It is a kind of
  • Green light emission semiconductor chips a red light emission type and blue emission type ones Light furnished.
  • the semiconductor chips are identical, in the context of
  • RGB pixels can be generated in large numbers for a display device or for a subsequent separation.
  • n types of semiconductor chips are transferred to the target substrate, where n is a natural number. In this case, after step D) on
  • Target substrate either n or n-1 types of pedestals
  • the rows are arranged periodically with the types of semiconductor chips.
  • Periodicity is preferably n, that is, the number of types of semiconductor chips. For example, are three types of
  • each staircase is formed by n consecutive lines.
  • the staircase has, in particular with respect to the mounting plane, preferably n or n-1 stages.
  • the steps are realized by the pedestals and optionally by electrical contact surfaces for the semiconductor chips.
  • all the steps on the target substrate are aligned the same. That is, the stairs are preferably parallel to each other and rise in the same direction.
  • the semiconductor chips may extend at a constant distance and in a regular grid over several or all stairs and / or pixels.
  • the pedestals are created on the target substrate.
  • the source substrates are preferably free of pedestals.
  • the podiums will be
  • n or n-1 types of pedestals are created on the target substrate. It is preferred after the transfer of the first to the n-first type of
  • next type of semiconductor chips each generates a kind of pedestals.
  • the pods associated with the respective type of semiconductor chips are only generated directly before the application of the associated semiconductor chips. This is preferably true for all types of semiconductor chips, and this need not apply to the type of semiconductor chips applied first since the pedestals are optional for the type of semiconductor chips applied first.
  • the pedestals are created on one or more of the source substrates. Particularly preferably, exactly one of the source substrates and / or the target substrate remains free from the pedestals. If the pedestals are produced on at least two source substrates, the pedestals on the different source substrates may differ from each other.
  • Source substrate podiums with different heights generated If two of the source substrates are provided with pedestals, it is preferable for a first, second and third height of pedestals to be on one of the source substrates before and on another
  • Source substrate a fourth, fifth and sixth height of
  • source substrates behave as follows, sorted from the largest to the smallest height: fourth altitude, second altitude, fifth altitude, third altitude, sixth altitude.
  • the semiconductor chips are located on the respective source substrate between the pedestals and this source substrate.
  • step D only the semiconductor chips which are provided with the highest pedestals are transferred from the source substrate to the target substrate in each case.
  • the semiconductor chips in different, successive process steps, the height of the pedestals from the source substrate to the
  • Target substrate or transferred to multiple target substrates.
  • only a part of the semiconductor chips originally present on the respective source substrate is detached in step D) and applied to the
  • existing semiconductor chip refers in particular to the fully populated source substrate before a first-time
  • Transfer step D This means that the corresponding source substrate can serve as a source substrate for several different target substrates. For example, one of Source substrate each transferred a third of the originally existing semiconductor chips line by line on three different target substrates. The same applies to a different proportion of the transferred in step D)
  • At least one of the source substrates is a growth substrate for the associated semiconductor chips.
  • the source substrate is a
  • Replacement carrier for a growth substrate is, this is especially true for red or infrared emitting
  • the replacement substrate in the form of
  • the source substrate is applied to a side of the corresponding semiconductor layer sequence facing away from the growth substrate, whereupon the growth substrate is removed.
  • the pedestals are preferably made of an electrically conductive
  • Material such as a metal or a metal alloy.
  • semiconductor chips mounted on pedestals, and the corresponding pedestals one-to-one mapping.
  • these semiconductor chips and the pedestals are 1: 1 associated with each other.
  • exactly one of the semiconductor chips is mounted on each of the pedestals.
  • step D) is followed by a step E).
  • step E) becomes a
  • Planarleiters slaughter which is preferably translucent generated.
  • the planarization layer closes approximately flush with farthest from the mounting plane
  • Planarization layers are present to the
  • electrical vias also referred to as vias, may be present through the planarization layer and / or through the target substrate.
  • step D in particular also step E
  • step F is followed by a step F).
  • the target substrate is singulated.
  • step F By separating individual pixels can be formed. It is also possible that by separating and by an optional cropping one or more
  • Display devices are formed with a plurality of pixels.
  • the pedestals are constructed from a metal or a metal alloy or from a plurality of metal partial layers.
  • the podiums are metallic podiums.
  • the pedestals can be made of a plastic or a paint, which is structured by a photographic technique.
  • the pedestals can be constructed of a transparent conductive oxide, short TCO, or a ceramic or a semiconductor material, composite materials are also possible.
  • Podiums may be grown on the target substrate and / or the source substrate or, alternatively, mounted line by line or individually as separately prepared bodies via placement on the source substrate and / or the target substrate.
  • an optoelectronic semiconductor device is specified.
  • the semiconductor device is preferably manufactured by a method as described in connection with one or more of the above embodiments. Characteristics of the method are therefore also for that
  • the optoelectronic semiconductor device is a display device or a pixel for a display device.
  • the semiconductor device includes a target substrate having a mounting plane and at least two types of radiation emitting semiconductor chips on the target substrate. Furthermore, at least one pedestal, preferably several pedestals available. At least one kind of
  • the semiconductor component is a pixel.
  • a pixel may also be referred to as a pixel or color triple unit.
  • the pixel is an RGB unit with exactly three different types of
  • the pedestals are preferably made of a metal or a metal alloy or more
  • the target carrier is a permanent carrier.
  • the target carrier is about a metallic carrier, a ceramic carrier, a glass carrier or a semiconductor carrier.
  • the target carrier is about a metallic carrier, a ceramic carrier, a glass carrier or a semiconductor carrier.
  • Target carrier free of plastics and / or organic
  • the semiconductor component is a display device for displaying colored films and / or images.
  • the display device preferably has at least 10 ⁇ or 10 5 or 10 ° and / or at most 10 ⁇ or 10 ⁇ or 10 ⁇ of the semiconductor chips.
  • Positioning tolerance across all semiconductor chips of one kind and across the target substrate at most 10 ym or 5 ym or 1 ym.
  • the positioning tolerance substantially corresponds to a tolerance for a photographic technique in generating the
  • a mean diameter of a region over which the semiconductor chips spread and over which the positioning tolerance is met may be at least 2 cm or 5 cm or 10 cm and / or at most 30 cm or 15 cm or 5 cm.
  • FIGS 1 and 5 are schematic representations of
  • FIGS. 1 to 4 are schematic representations of
  • FIG. 1 shows an exemplary embodiment of a method for producing an optoelectronic semiconductor component 1, 11, see the perspective views of FIGS. 1A to 1J, IL and IM and the plan view in FIG. 1K.
  • a target substrate 3 having a mounting plane 30 is provided.
  • the target substrate 3 is for example, a ceramic substrate or a semiconductor substrate such as a silicon substrate, which may contain electrical structures for driving and / or conductor tracks.
  • At the mounting plane 30 are electrical
  • the contact surfaces 91 are formed approximately by one or more metallizations and are preferably designed for soldering or electrically conductive bonding.
  • the first source substrate 21 has densely packed or approximately densely packed first semiconductor chips 41 on a main side.
  • the first semiconductor chips 41 are preferably
  • the first semiconductor chips 41 have in particular a
  • the first source substrate 21 is preferably a growth substrate for the first
  • Source substrate 21 a sapphire substrate.
  • FIG. 1C shows how the first semiconductor chips 41 are applied to the contact surfaces 91.
  • the first source substrate 21 and the target substrate 3 are brought together, so that the first semiconductor chips 41 of the
  • Mounting plane 30 are facing. A certain proportion of the first semiconductor chips 41 is over the associated one
  • These first semiconductor chips 41 are electrically and mechanically firmly connected, for example, via soldering or electrically conductive bonding with the associated contact surfaces 91. Subsequently, these first semiconductor chips 41 are detached from the first source substrate 21. This peel-off is about a Laserabhebevin with a
  • Source substrate 21 with the remaining, not transmitted first semiconductor chips 41 is removed.
  • Step one line of the first semiconductor chips 41 The remaining first semiconductor chips 41 can in a
  • Process step which corresponds to the step of Figure IC, for example, applied line by line to another target substrate, not drawn.
  • a plurality of pedestals 52 are made on the mounting plane 30.
  • the podiums 52 are located
  • the pedestals 52 are galvanically generated.
  • electrically conductive and in particular metallic surfaces may be present as output surfaces on the mounting plane 30.
  • a second source substrate 22 with second semiconductor chips 42 is provided. At the second
  • Semiconductor chips 42 are, for example, red-emitting light-emitting diode chips.
  • the second source substrate 22 is in particular a replacement carrier for a growth substrate of the second semiconductor chips 42.
  • the second semiconductor chips 42 are approximately soldered or electrically conductively bonded to the pedestals 52, analogously to FIG. 1C. Again, analogously to FIG. 1C, these second semiconductor chips 42 are detached from the second source substrate 22, for example by means of laser radiation, not drawn.
  • pedestals 53 are located directly on the rows 61, 62. This is followed, not shown, a transfer of third semiconductor chips 43 from a third source substrate on these other pedestals 53, analogous to the representation in the figures IC and 1F.
  • the last transferred third semiconductor chips 43 are preferably green
  • thin-film light-emitting diode chips that are emitted directly from a growth substrate onto the target substrate 3 are emitted.
  • the semiconductor chips 41, 42, 43 are preferably electrically combined in groups of three, so that individual pixels 11 result.
  • one or more positioning marks 35 are located on the target substrate 3, in particular on the mounting plane 30. About such positioning marks 35 can
  • Target substrate 3 and the source substrates 21, 22 exactly same
  • FIG. 1J shows a detail of FIG.
  • the semiconductor chips 41, 42, 43 may have a smaller distance from each other than adjacent stairs 6 to each other, see also Figure II.
  • the semiconductor chips 41, 42, 43 have different heights Hl, H2, H3 on the mounting plane 30.
  • the heights Hl, H2, H3 relate to a side of the semiconductor chips 41, 42, 43 facing away from the mounting plane 30.
  • the pedestals 52 for the second semiconductor chips 42 are higher than the height Hl of the first semiconductor chips 41. Accordingly, the height H2 is the second Semiconductor chips 42 smaller than a height of the other pedestals 53 for the third semiconductor chips 43.
  • Height difference between the pedestals 52 and the height Hl and between the other pedestals 53 and the height H2 is preferably at least 1 ym or 5 ym and / or at
  • the contact surfaces 91 and the pedestals 52, 53 are the associated semiconductor chips 41, 42, 43 uniquely
  • the sizes of the contact surfaces 91 and pedestals 52, 53 preferably deviate from the base areas of the associated semiconductor chips 41, 42, 43 by at most 50% or 25% or 10% or 5%. Alternatively or additionally, this deviation is at most one thickness of a semiconductor layer sequence of the associated
  • a thickness of the semiconductor chips 41, 42, 43 is, as in all other embodiments, preferably at least 2 ym or 3 ym and / or at most 8 ym or 6 ym.
  • the different types of semiconductor chips 41, 42, 43 may have different thicknesses.
  • stairs 6 are at least 1 ym or 4 ym and / or at most 20 ym or 10 ym. The more
  • the pixels 11 each have a semiconductor chip 41, 42, 43 per emission color. Likewise, a plurality of semiconductor chips 41, 42, 43 per
  • Emission color be present, for example, two green emitting semiconductor chips 43 for RGGB pixels. Then it is possible that the two semiconductor chips 43 per pixel 11 are on different heights podiums and that the
  • Transfer step of Figures 1H and II is repeated accordingly, so that a staircase results in 6 then four lines.
  • Pixel 11 that go beyond an RGB arrangement with three semiconductor chips 41, 42, 43 can be within a kind of different heights, with each transfer step exactly one height and / or row and / or step is used, so that the
  • semiconductor chips 41, 42, 43 of different types are at different heights.
  • a number of different heights is equal to the number of semiconductor chips 41, 42, 43 per finished pixel 11.
  • FIG. 1K illustrates that electrical lines 8 are present for the lines 61, 62, 63 are. This can be done
  • Line contacts for example, for a cross-matrix circuit of
  • Verguss 71 which can be designed diffusely reflective, are electrical
  • Electric lines 8b for contacting the second semiconductor chips 42 are produced on this planarization layer 7, analogously to the lines 8a.
  • a singulation step can take place. With the singulation, the target substrate 3 is subdivided as desired, so that approximately several display devices 1 with a plurality of pixels 11 result. Similarly, many individual Farbtripel units for each exactly one pixel 11 from the
  • Target substrate 3 are generated out, see the
  • Possible electrical contacts for such pixels 11 are illustrated by way of example in the sectional views of FIGS. 2B and 2C. According to FIG. 2B, contacting takes place in a planar manner over the planarization layer 7. Electrical pads 88 are located on the same side of the mounting plane 30 as the semiconductor chips 41, 42, 43.
  • connection surfaces 88 in FIG. 2C lie on a rear side 38 of the target substrate 3 and thus on a side other than the semiconductor chips 41, 42, 43.
  • FIG. 2D illustrates the rear side 38. It is
  • connection surface 88 for the common conductor 8 there is a connection surface 88 for the common conductor 8 and in each case an extra connection surface 88 for the electrical lines 8a, 8b, 8c. Differing from the representation of FIGS. 2B to 2D, others may be used
  • Configurations of electrical pads 88 on the back 38 or on the mounting plane 30 are present.
  • FIG 3 another embodiment of a pixel 11 is illustrated.
  • the semiconductor chips 41, 42, 43 are not in a straight line perpendicular to the lines 61, 62, 63 approximately from Figure 1K, but the semiconductor chips 41, 42, 43 are
  • FIG. 4 shows a further arrangement example. It is possible, as in all other exemplary embodiments, for the electrical lines 8a, 8b, 8c to be routed via side surfaces of the semiconductor chips 41, 42, 43 onto the mounting plane 30. Pads of the pixel 11 may be located on the mounting plane 30 or, preferably, on the back 38. To lead the leads 8, 8a, 8b, 8c from the mounting plane 30 to the back 38 are, for example
  • the distances between the lines 61, 62, 63 and thus between the colors can be adjusted freely.
  • an arrangement geometry of the semiconductor chips 41, 42, 43 can be modified. For example, only every second or every third semiconductor chip 41, 42, 43 can be transferred from each row of semiconductor chips 41, 42, 43 to the source substrates 21, 22. As a result, the display device 1 and also the picture elements 11 become scalable.
  • the target substrate is, for example, a glass substrate, a ceramic substrate, such as alumina or
  • FIG. 5 shows a further exemplary embodiment of the invention
  • the pedestals 52, 53 are not formed successively on the target substrate 3, but are fabricated on the source substrates 22, 23. Thus, it is not necessary that after each
  • the semiconductor chips 41, 42, 43 are preferably via a
  • the pedestals 52, 53 may be different thickness metallizations, such as galvanic and / or generated by a photographic technique.
  • a connecting material for example a solder, with which the semiconductor chips 41, 42, 43 are attachable.
  • the initial configuration of the source substrates 21, 22, 23 and the target substrates 3a, 3b, 3c is illustrated in FIG. 5A.
  • the first source substrate 21 At the first source substrate 21 are the first
  • Semiconductor chips 41 in a common plane without pedestals.
  • the second and third semiconductor chips 42, 43 are the second and third semiconductor chips 42, 43, each with
  • the first semiconductor chips 41 are applied to the target substrates 3a, 3b, 3c
  • Source substrate detached semiconductor chips are each symbolized by dashed lines in Figures 5B to 5D. Subsequently, see Figure 5C, the second
  • the semiconductor chips 42 are transferred to the target substrates 3a, 3b, 3c in the order of height of the pedestals 52a, 52b, 52c.
  • the target substrate 3a is marked with a circle such that the pedestals 52b, shown as dashed lines, have a
  • a distance between adjacent stairs 6 can be selected to be greater than between adjacent semiconductor chips 41, 42, 43rd
  • the pedestals it is possible for the pedestals to have a smaller width than the associated semiconductor chips 41, 42, 43.
  • two-dimensional arrangements can also be used

Abstract

Das Verfahren ist zur Herstellung von optoelektronischen Halbleiterchips eingerichtet und umfasst die Schritte: A) Bereitstellen von Quellsubstraten (21, 22, 23), wobei jedes der Quellsubstrate (21, 22, 23) mit einer bestimmten Art von Strahlung emittierenden Halbleiterchips (41,42, 43) bestückt ist, B) Bereitstellen eines Zielsubstrats (3) mit einer Montageebene (30), C) Erzeugen von Podesten (52, 53) an dem Zielsubstrat (3) oder an zumindest einem der Quellsubstrate (21, 22, 23), und D) Übertragen mindestens eines Teils der Halbleiterchips (41, 42, 43) mit einem Scheibe-zu-Scheibe-Prozess von den Quellsubstraten (21, 22, 23) auf das Zielsubstrat (3), sodass die auf das Zielsubstrat (3) übertragenen Halbleiterchips (41, 42, 43) innerhalb einer Art ihre relative Position zueinander beibehalten undjede Art von Halbleiterchips (41, 42, 43) auf dem Zielsubstrat (3) aufgrund der Podeste (52, 53) eine andere Höhe (H1, H2, H3) über der Montageebene (30) aufweist.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERBAUTEILS UND OPTOELEKTRONISCHES HALBLEITERBAUTEIL
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil
angegeben .
Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem ein Zielsubstrat effizient mit mehreren Arten von Halbleiterchips bestückbar ist. Diese Aufgabe wird unter anderem durch ein Verfahren und durch ein Halbleiterbauteil mit den Merkmalen der
unabhängigen Patentansprüche gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Gemäß zumindest einer Ausführungsform wird mit dem Verfahren eines oder eine Mehrzahl von optoelektronischen
Halbleiterbauteilen hergestellt. Bei den Halbleiterbauteilen handelt es sich etwa um Anzeigevorrichtungen wie Displays, insbesondere um so genannte RGB-Displays, oder um Bildpunkte oder Einheiten für Bildpunkte für solche Displays. Die einzelnen Bildpunkte weisen beispielsweise je einen
Halbleiterchip für rotes, grünes und blaues Licht auf, sodass etwa RGB-Bildpunkte gebildet werden. Abweichend hiervon können mehrere Halbleiterchips einer Art innerhalb eines Bildpunktes vorliegen, beispielsweise zwei grün emittierende Halbleiterchips, etwa für RGGB-Bildpunkte, oder drei blau emittierende Halbleiterchips, etwa für RBBB-Bildpunkte, auch in Kombination mit einem oder verschiedenen Leuchtstoffen. Bei den Halbleiterbauteilen kann es sich auch um pixellierte Lampen handeln, zum Beispiel für modulierbare Blitzlichter, bei denen jedes oder manche der Pixel Strahlung der gleichen Farbe abgibt, etwa Warmweiß, oder auch Pixel mit
verschiedenen Farben, insbesondere mit unterschiedlichen Weißtönen wie Warmweiß und Kaltweiß, vorhanden sind.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens von mindestens zwei
Quellsubstraten. Bevorzugt werden genau drei oder genau vier Quellsubstrate bereitgestellt. Jedes der Quellsubstrate ist mit einer bestimmten Art von Strahlung emittierenden
Halbleiterchips, insbesondere mit Leuchtdiodenchips,
bestückt. Beispielsweise weist ein erstes Quellsubstrat baugleiche zur Emission von blauem Licht eingerichtete
Leuchtdiodenchips auf, ein zweites Quellsubstrat baugleiche Leuchtdiodenchips zur Erzeugung von rotem Licht und ein drittes Quellsubstrat baugleiche Leuchtdiodenchips zur
Erzeugung von grünem Licht. Optional weist ein viertes
Quellsubstrat baugleiche Leuchtdiodenchips zur Emission von nahinfraroter Strahlung auf. Insbesondere bei den
Quellsubstraten für die grün und/oder blau emittierenden Halbleiterchips kann es sich um Aufwachssubstrate handeln. Es ist möglich, dass die Quellsubstrate ganze Halbleiterscheiben oder Wafer sind oder dass die Quellsubstrate auch nur
Scheibensegmente oder Wafersegmente sind, beispielsweise 3 cm x 2 cm groß, die auf das Zielsubstrat transferiert werden . Gemäß zumindest einer Ausführungsform wird ein Zielsubstrat bereitgestellt. Das Zielsubstrat weist eine Montageebene auf. Die Montageebene ist bevorzugt planar gestaltet und
bestimmungsgemäß nicht oder nicht signifikant gekrümmt. Dabei bleibt bevorzugt eine eventuelle, herstellungsbedingte
Verkrümmung des Zielsubstrats etwa durch zeitweise erhöhte Temperaturen und thermische Spannungen außen vor. Die
Montageebene ist für eine Montage der Halbleiterchips
eingerichtet.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erzeugens von Podesten. Die Podeste werden an dem Zielsubstrat und/oder an zumindest einem der
Quellsubstrate erzeugt. Werden die Podeste an den
Quellsubstraten erzeugt, so werden bevorzugt alle
Quellsubstrate mit Ausnahme eines einzigen Quellsubstrats mit den Podesten versehen. Die Podeste sind dazu vorgesehen, darauf die Halbleiterchips anzubringen.
Gemäß zumindest einer Ausführungsform erfolgt ein Übertragen von mindestens einem Teil der Halbleiterchips von den
Quellsubstraten auf das Zielsubstrat. Bei dem Übertragen handelt es sich um einen Scheibe-zu-Scheibe-Prozess, auch als Wafer-zu-Wafer-Prozess bezeichnet. Das heißt insbesondere, dass eine Vielzahl von Halbleiterchips im Waferverbund übertragen wird. Hierdurch ist es möglich, dass die auf das Zielsubstrat übertragenen Halbleiterchips innerhalb einer Art ihre relative Position zueinander beibehalten. Mit anderen Worten sind die übertragenen Halbleiterchips innerhalb einer Art relativ zueinander an dem Zielsubstrat genauso
angeordnet, wie an dem zugehörigen Quellsubstrat. Bei dem Übertragen vom Quellsubstrat auf das Zielsubstrat findet also hinsichtlich der übertragenen Halbleiterchips keine räumliche Umorientierung oder Umsortierung statt.
Dies gilt insbesondere pro Übertragungsschritt. Werden etwa für RGGB-Pixel pro fertigem Bildpunkt n Halbleiterchips der gleichen Emissionsfarbe benötigt, wobei n eine natürliche Zahl ist, insbesondere n = 2 oder n = 3, so ist es möglich, dass alle diese Halbleiterchips in einem einzigen
Übertragungsschritt von einem einzigen Quellsubstrat
transferiert werden. Genauso ist es möglich, dass n
Quellsubstrate etwa für je eine Zeile dieser Halbleiterchips herangezogen werden, sodass n Übertragungsschritte erfolgen, oder dass ein Quellsubstrat genutzt wird, von dem aus die n Übertragungsschritte durchgeführt werden. Innerhalb von jedem der Übertragungsschritte erfolgt dann keine Änderung der relativen Positionen zueinander. Werden etwa mehrere
Übertragungsschritte insbesondere von einem einzigen
Quellsubstrat aus durchgeführt, so werden die relativen
Positionen zwischen den Übertragungsschritten geändert. Das heißt, relativ zum Quellsubstrat bleiben alle in einem ersten Übertragungsschritt transferierte Halbleiterchips relativ zueinander gleich positioniert und auch alle in einem zweiten Übertragungsschritt transferierte Halbleiterchips, die
Positionen der im ersten Schritt transferierten
Halbleiterchips ändert sich aber relativ zu den im zweiten Übertragungsschritt transferierte Halbleiterchips.
Gemäß zumindest einer Ausführungsform weist jede Art von Halbleiterchips auf dem Zielsubstrat aufgrund der Podeste eine andere Höhe über der Montageebene auf. Alle
Halbleiterchips einer bestimmten Art sind somit gleich hoch über der Montageebene auf dem Zielsubstrat angebracht. Dabei befinden sich besonders bevorzugt keine zwei Arten von
Halbleiterchips auf derselben Höhe. Mit anderen Worten sind die Höhen für die Arten von Halbleiterchips jeweils bevorzugt paarweise voneinander verschieden. Werden pro Bildpunkt mehrere Halbleiterchips der gleichen Emissionsfarbe benötigt und diese Halbleiterchips in mehreren Übertragungsschritten transferiert, so liegt pro Übertragungsschritt bevorzugt genau eine Höhe vor. Das heißt, die Anzahl voneinander verschiedener Höhen ist bevorzugt gleich der Anzahl von durchgeführten Übertragungsschritten. Bei mehreren gleich emittierenden Halbleiterchips pro fertigem Bildpunkt können somit mehrere verschiedene Höhen pro Art von Halbleiterchips vorliegen, jedoch sind verschiedene Arten von Halbleiterchips besonders bevorzugt immer auf unterschiedlichen Höhen. In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterchips
eingerichtet und umfasst die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
A) Bereitstellen von mindestens zwei Quellsubstraten, wobei jedes der Quellsubstrate mit einer bestimmten Art von
Strahlung emittierenden Halbleiterchips bestückt ist,
B) Bereitstellen eines oder mehrerer Zielsubstrate mit je einer Montageebene, wobei die Montageebene für eine Montage der Halbleiterchips eingerichtet ist,
C) Erzeugen von Podesten an dem mindestens einen Zielsubstrat und/oder an zumindest einem der Quellsubstrate, und
D) Übertragen mindestens eines Teils der Halbleiterchips mit einem Scheibe-zu-Scheibe-Prozess von den Quellsubstraten auf das Zielsubstrat, so dass die auf das Zielsubstrat
übertragenen Halbleiterchips innerhalb einer Art und
insbesondere pro Übertragungsschritt ihre relative Position zueinander beibehalten, wobei jede Art von Halbleiterchips auf dem Zielsubstrat aufgrund der Podeste eine andere Höhe über der Montageebene aufweist.
Mit dem hier beschriebenen Verfahren kann ein paralleles Bestücken von RGB-Modulen erfolgen. Die transferierten lichtaktiven Schichten, also die einzelnen Halbleiterchips, werden beispielsweise mit einer Kreuzmatrix-Schaltung
angesteuert oder als einzelne RGB-Einheiten verbaut. Dabei sind die miniaturisierten RGB-Einheiten skalierbar. Größen der einzelnen Halbleiterchips liegen bevorzugt bei mindestens 1 ym x 1 ym und/oder bei höchstens 200 ym x 200 ym.
Insbesondere wird in dem Verfahren ein sequentieller
Stufenprozess zum Übertragen der Halbleiterchips angewandt.
In einem ersten Schritt wird ein voll bestückter oder ein teilweise bestückter LED-Wafer mit einem Zielsubstrat und mit Podesten einer ersten Höhe insbesondere zellenförmig
verbunden. Die verbundenen Halbleiterchips werden von dem Wafer abgelöst und der verbleibende LED-Wafer wird entfernt. Danach erfolgt ein Aufbau von zweiten Podesten,
beispielsweise mittels Fototechnik und Galvanik. Die zweiten Podeste können auf dem Zielsubstrat oder auf dem
Quellsubstrat bereits vorstrukturiert vorhanden sein, etwa als dünne Metallschicht, wobei insbesondere erst nach dem Aufbringen der Halbleiterchips eine galvanische Verstärkung erfolgt. Entsprechend wird ein zweiter und optional weitere
LED-Wafer mit weiteren Farben mit dem Zielsubstrat verbunden, es erfolgt ein Übertragen der entsprechenden Halbleiterchips und ein Entfernen der verbleibenden LED-Wafer. Zwischen dem Aufbringen von bestimmten Arten von Halbleiterchips werden bevorzugt weitere Podeste insbesondere galvanisch erzeugt.
Das Aufwachsen der Podeste kann stromlos erfolgen, etwa ohne Fototechnik, sofern geeignete Saatschichten etwa aus
Palladium vorliegen. Mit dem angegebenen Verfahren lässt sich somit ein präziser Dünnfilmtransfer, also ein Übertragen von Halbleiterchips ohne Wachstumssubstrat, realisieren. Je nach verwendeter Wafergröße können pro Prozessschritt 10^ bis 10^ Halbleiterchips übertragen werden. Dabei lässt sich eine geringe Bauteilhöhe realisieren, da nur eine lichtaktive, epitaktisch gewachsene Halbleiterschicht der Halbleiterchips auf das Zielsubstrat übertragen wird, ohne Aufwachssubstrate .
Es lassen sich mit dem angegebenen Verfahren verschiedene elektrische Anschlusskonzepte einfach verwirklichen. Zum elektrischen Kontaktieren der Halbleiterchips können übliche Anlagen verwendet werden. Es liegt eine lediglich minimale Dickenvariation auf dem Zielsubstrat über die Halbleiterchips hinweg vor. In der Montageebene sind besonders kleine
Toleranzen, etwa kleiner als 1 ym, realisierbar. Es lässt sich ein äußerst präzises Bondverfahren auf Waferebene anwenden .
Gemäß zumindest einer Ausführungsform wird bei einem der Quellsubstrat auf Podeste verzichtet. In diesem Fall wird bevorzugt eine Reihenfolge A) , B) , D) , C) , D) , C) , ... der Verfahrensschritte gewählt, sodass mit anderen Worten der erste Schritt C) entfällt. Alternativ werden für jedes der Quellsubstrate Podeste verwendet, sodass eine
Prozeßreihenfolge A) , B) , C) , D) , C) , D) , ... der
Verfahrensschritte herangezogen wird. Gemäß zumindest einer Ausführungsform werden im Schritt D) pro Art mindestens 10^ oder 105 oder 10^ der Halbleiterchips übertragen. Die Anzahl pro Art übertragener Halbleiterchips liegt alternativ oder zusätzlich bei höchstens 10^ oder 10^. Gemäß zumindest einer Ausführungsform werden genau drei Arten von Halbleiterchips übertragen. Dabei ist eine Art von
Halbleiterchips zur Emission von grünem Licht, eine Art zur Emission von rotem Licht und eine Art zur Emission von blauem Licht eingerichtet. Innerhalb einer Art sind die Halbleiterchips baugleich, im Rahmen der
Herstellungstoleranzen. Hierdurch können RGB-Bildpunkte in großer Anzahl für eine Anzeigevorrichtung oder für ein nachfolgendes Vereinzeln erzeugt werden.
Alternativ ist es möglich, dass nicht nur sichtbares Licht emittierende Halbleiterchips, sondern auch weitere
Halbleiterchips, beispielsweise zur Erzeugung von
nahinfraroter Strahlung, verbaut werden.
Gemäß zumindest einer Ausführungsform werden n Arten von Halbleiterchips auf das Zielsubstrat übertragen, wobei n eine natürliche Zahl ist. Dabei sind nach dem Schritt D) am
Zielsubstrat entweder n oder n-1 Arten von Podesten
vorhanden. Insbesondere gilt n=2 oder n=3 oder n=4.
Gemäß zumindest einer Ausführungsform werden die
verschiedenen Arten von Halbleiterchips jeweils in Zeilen angeordnet. Dabei sind bevorzugt mehrere Zeilen von
Halbleiterchips einer Art vorhanden. Es ist möglich, dass innerhalb einer Zeile nur Halbleiterchips derselben Art angebracht werden. Alternativ sind die Zeilen aus
Halbleiterchips mehrerer verschiedener Arten zusammengesetzt.
Gemäß zumindest einer Ausführungsform sind die Zeilen mit den Arten von Halbleiterchips periodisch angeordnet. Eine
Periodizität liegt bevorzugt bei n, also der Anzahl von Arten von Halbleiterchips. Sind beispielsweise drei Arten von
Halbleiterchips vorhanden, so liegen bevorzugt drei
verschiedene Arten von Zeilen vor. Erfolgt eine Translation um drei Zeilen in Richtung senkrecht zu den Zeilen, so werden die Zeilen bevorzugt in entsprechende nachfolgende Zeilen abgebildet .
Gemäß zumindest einer Ausführungsform wird im Querschnitt gesehen je durch n aufeinanderfolgende Zeilen eine Treppe gebildet. Die Treppe weist, insbesondere bezogen auf die Montageebene, bevorzugt n oder n-1 Stufen auf. Die Stufen sind etwa durch die Podeste und optional durch elektrische Kontaktflächen für die Halbleiterchips realisiert.
Gemäß zumindest einer Ausführungsform sind alle Treppen auf dem Zielsubstrat gleich ausgerichtet. Das heißt, die Treppen verlaufen bevorzugt parallel zueinander und steigen in die gleiche Richtung an.
Gemäß zumindest einer Ausführungsform ist ein Abstand
zwischen benachbarten Halbleiterchips innerhalb einer Treppe und/oder innerhalb eines Bildpunkts kleiner als ein Abstand zwischen benachbarten Treppen und/oder zwischen benachbarten Bildpunkten. Dies gilt in Draufsicht auf die Montageebene gesehen. Alternativ können sich die Halbleiterchips in einem gleichbleibenden Abstand und in einem regelmäßigen Gitter über mehrere oder alle Treppen und/oder Bildpunkte hinweg erstrecken .
Gemäß zumindest einer Ausführungsform werden die Podeste am Zielsubstrat erzeugt. In diesem Fall sind die Quellsubstrate bevorzugt frei von Podesten. Die Podeste werden
beispielsweise galvanisch erzeugt. Alternativ ist es möglich, dass die Podeste etwa über ein Druckverfahren wie Siebdruck oder durch photolithographisch strukturierte Lacke erzeugt werden. Auch Podeste an den Quellsubstraten können mit diesen Methoden erzeugt werden. Gemäß zumindest einer Ausführungsform werden n oder n-1 Arten von Podesten am Zielsubstrat erzeugt. Dabei wird bevorzugt nach dem Übertragen der ersten bis zur n-ersten Art von
Halbleiterchips und je vor dem Übertragen der jeweils
nächsten Art von Halbleiterchips je eine Art von Podesten erzeugt. Mit anderen Worten werden die zu der jeweiligen Art von Halbleiterchips zugehörigen Podeste erst direkt vor dem Aufbringen der zugehörigen Halbleiterchips erzeugt. Dies trifft bevorzugt für alle Arten von Halbleiterchips zu, wobei dies für die zuerst aufgebrachte Art von Halbleiterchips nicht zu gelten braucht, da für die zuerst aufgebrachte Art von Halbleiterchips die Podeste optional sind. Gemäß zumindest einer Ausführungsform werden die Podeste an einem oder an mehreren der Quellsubstrate erzeugt. Besonders bevorzugt bleibt genau eines der Quellsubstrate und/oder das Zielsubstrat frei von den Podesten. Werden die Podeste an mindestens zwei Quellsubstraten erzeugt, so können sich die Podeste an den verschiedenen Quellsubstraten voneinander unterscheiden .
Gemäß zumindest einer Ausführungsform werden pro
Quellsubstrat Podeste mit verschiedenen Höhen erzeugt. Werden zwei der Quellsubstrate mit Podesten versehen, so liegt bevorzugt an einem der Quellsubstrate eine erste, zweite und dritte Höhe von Podesten vor und an einem anderen
Quellsubstrat eine vierte, fünfte und sechste Höhe von
Podesten. Dabei sind bevorzugt alle genannten Höhen
voneinander verschieden. Die Höhen der Podeste an den
Quellsubstraten verhalten sich insbesondere wie folgt, sortiert von der größten zur kleinsten Höhe: Erste Höhe, vierte Höhe, zweite Höhe, fünfte Höhe, dritte Höhe, sechste Höhe .
Gemäß zumindest einer Ausführungsform werden die Podeste an dem mindestens einen Quellsubstrat an einer dem
entsprechenden Quellsubstrat abgewandten Seite der
zugehörigen Halbleiterchips erzeugt. Mit anderen Worten liegen die Halbleiterchips an dem jeweiligen Quellsubstrat zwischen den Podesten und diesem Quellsubstrat.
Gemäß zumindest einer Ausführungsform werden im Schritt D) von dem Quellsubstrat auf das Zielsubstrat jeweils nur die Halbleiterchips übertragen, die mit den höchsten Podesten versehen sind. Mit anderen Worten können die Halbleiterchips in verschiedenen, aufeinanderfolgenden Verfahrensschritten der Höhe der Podeste nach von dem Quellsubstrat auf das
Zielsubstrat oder auf mehrere Zielsubstrate transferiert werden . Gemäß zumindest einer Ausführungsform wird nur ein Teil der ursprünglich auf dem betreffenden Quellsubstrat vorhandenen Halbleiterchips im Schritt D) abgelöst und auf das
Zielsubstrat übertragen. Die Anzahl der ursprünglich
vorhandenen Halbleiterchips bezieht sich insbesondere auf das voll bestückte Quellsubstrat, bevor ein erstmaliges
Übertragen von Halbleiterchips auf das Zielsubstrat erfolgt, etwa direkt nach einem Wachsen der Halbleiterchips. Bezogen auf die ursprünglich vorhandene Anzahl von Halbleiterchips wird von dem Quellsubstrat bevorzugt ein Drittel oder ein Sechstel der Halbleiterchips je auf ein Zielsubstrat im
Schritt D) übertragen. Das bedeutet, dass das entsprechende Quellsubstrat als Quellsubstrat für mehrere verschiedene Zielsubstrate dienen kann. Beispielsweise werden von einem Quellsubstrat jeweils ein Drittel der ursprünglich vorhandenen Halbleiterchips zeilenweise auf drei verschiedene Zielsubstrate übertragen. Entsprechendes gilt für einen anderen Anteil der im Schritt D) übertragenen
Halbleiterchips.
Gemäß zumindest einer Ausführungsform handelt es sich bei zumindest einem der Quellsubstrate um ein Aufwachssubstrat für die zugehörigen Halbleiterchips. Alternativ ist es möglich, dass es sich bei dem Quellsubstrat um einen
Ersatzträger für ein Aufwachssubstrat handelt, dies gilt insbesondere für rot oder infrarot emittierende
Halbleiterchips. Das Ersatzsubstrat in Form des
Quellsubstrats wird dabei an einer dem Aufwachssubstrat abgewandten Seite der entsprechenden Halbleiterschichtenfolge aufgebracht, woraufhin das Aufwachssubstrat entfernt wird. Beim Transfer vom Aufwachssubstrat auf das Ersatzsubstrat, insbesondere das entsprechende Quellsubstrat, erfolgt keine Änderung von relativen Positionen der Halbleiterchips zueinander .
Gemäß zumindest einer Ausführungsform werden die
Halbleiterchips mit den Podesten elektrisch kontaktiert. Die Podeste sind bevorzugt aus einem elektrisch leitfähigen
Material wie einem Metall oder einer Metalllegierung.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips einzeln und unabhängig voneinander elektrisch ansteuerbar verschaltet. Damit lassen sich Bildpunkte
aufbauen, die zeitabhängig Licht unterschiedlicher Farben emittieren . Gemäß zumindest einer Ausführungsform besteht zwischen
Halbleiterchips, die auf Podesten angebracht sind, und den entsprechenden Podesten eine eineindeutige Zuordnung. Mit anderen Worten sind diese Halbleiterchips und die Podeste 1:1 einander zugeordnet. Auf jedem der Podeste ist insbesondere genau einer der Halbleiterchips angebracht.
Gemäß zumindest einer Ausführungsform folgt dem Schritt D) ein Schritt E) nach. Im Schritt E) wird eine
Planarisierungsschicht, die bevorzugt lichtdurchlässig ist, erzeugt. Die Planarisierungsschicht schließt etwa bündig mit am weitesten von der Montageebene entfernt liegenden
Lichtaustrittsseiten von Halbleiterchips ab. Gemäß zumindest einer Ausführungsform werden auf der
Planarisierungsschicht elektrische Leitungen zur elektrischen Kontaktierung der Halbleiterchips erzeugt. Dabei ist es möglich, dass mehrere aufeinanderfolgende
Planarisierungsschichten vorhanden sind, um die
Halbleiterchips in mehreren Ebenen elektrisch zu
kontaktieren. Alternativ oder zusätzlich können elektrische Durchkontaktierungen, auch als Vias bezeichnet, durch die Planarisierungsschicht und/oder durch das Zielsubstrat hindurch vorhanden sein.
Gemäß zumindest einer Ausführungsform folgt dem Schritt D) , insbesondere auch dem Schritt E) , ein Schritt F) nach. In dem Schritt F) erfolgt eine Vereinzelung des Zielsubstrats. Durch das Vereinzeln können einzelne Bildpunkte gebildet werden. Ebenso ist es möglich, dass durch das Vereinzeln und durch ein optionales Zuschneiden eine oder mehrere
Anzeigevorrichtungen mit einer Vielzahl von Bildpunkten gebildet werden. Gemäß zumindest einer Ausführungsform werden die Podeste aus einem Metall oder einer Metalllegierung oder aus mehreren Metallteilschichten aufgebaut. Bei den Podesten handelt es sich mit anderen Worten um metallische Podeste. Alternativ können die Podeste aus einem Kunststoff oder aus einem Lack sein, der über eine Fototechnik strukturiert ist. Weiterhin können die Podeste aus einem transparenten leitfähigen Oxid, kurz TCO, oder einer Keramik oder einem Halbleitermaterial aufgebaut sein, ferner sind Verbundmaterialien möglich. Die
Podeste können an dem Zielsubstrat und/oder dem Quellsubstrat aufgewachsen werden oder alternativ zeilenweise oder einzeln als separat hergestellte Körper über ein Bestücken auf dem Quellsubstrat und/oder dem Zielsubstrat montiert werden.
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil wird bevorzugt mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für das
optoelektronische Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Ausführungsform ist das optoelektronische Halbleiterbauteil eine Anzeigevorrichtung oder ein Bildpunkt für eine Anzeigevorrichtung. Das Halbleiterbauteil umfasst ein Zielsubstrat mit einer Montageebene und mindestens zwei Arten von Strahlung emittierenden Halbleiterchips auf dem Zielsubstrat. Ferner ist mindestens ein Podest, bevorzugt mehrere Podeste, vorhanden. Mindestens eine Art von
Halbleiterchips ist auf dem mindestens einen Podest montiert, so dass jede Art von Halbleiterchips aufgrund der Podeste eine andere Höhe über der Montageebene aufweist. Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterbauteil um einen Bildpunkt. Ein solcher Bildpunkt kann auch als Pixel oder Farbtripeleinheit bezeichnet werden. Insbesondere handelt es sich bei dem Bildpunkt um eine RGB- Einheit mit genau drei verschiedenen Arten von
Halbleiterchips und/oder mit genau drei oder genau vier
Halbleiterchips. Die Podeste sind bevorzugt aus einem Metall oder einer Metalllegierung oder aus mehreren
Metallteilschichten .
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Zielträger um einen permanenten Träger. Der Zielträger ist etwa ein metallischer Träger, ein Keramik-Träger, ein Glas- Träger oder ein Halbleiter-Träger. Bevorzugt ist der
Zielträger frei von Kunststoffen und/oder organischen
Materialien .
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterbauteil um eine Anzeigevorrichtung zur Darstellung farbiger Filme und/oder Bilder. Die Anzeigevorrichtung weist bevorzugt mindestens 10^ oder 105 oder 10° und/oder höchstens 10^ oder 10^ oder 10^ der Halbleiterchips auf.
Gemäß zumindest einer Ausführungsform beträgt eine
Positioniertoleranz über alle Halbleiterchips einer Art und über das Zielsubstrat hinweg höchstens 10 ym oder 5 ym oder 1 ym. Die Positioniertoleranz entspricht im Wesentlichen einer Toleranz für eine Fototechnik beim Erzeugen der
Halbleiterchips an einem Aufwachssubstrat . Diese
vergleichsweise geringe Positioniertoleranz lässt sich durch den Scheibe-zu-Scheibe-Prozess beim Transferieren der
Halbleiterchips von dem Quellsubstrat, das insbesondere ein Aufwachssubstrat ist, auf das Zielsubstrat erreichen. Dabei kann ein mittlerer Durchmesser eines Bereichs, über den sich die Halbleiterchips hinweg verteilen und über den hinweg die Positioniertoleranz eingehalten ist, mindestens 2 cm oder 5 cm oder 10 cm und/oder höchstens 30 cm oder 15 cm oder 5 cm betragen.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 und 5 schematische Darstellungen von
Verfahrensschritten von Ausführungsbeispielen von hier beschriebenen Verfahren zur Herstellung von hier
beschriebenen optoelektronischen Halbleiterbauteilen, und
Figuren 2 bis 4 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen
optoelektronischen Halbleiterbauteilen.
In Figur 1 ist ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils 1, 11 gezeigt, siehe die perspektivischen Darstellungen der Figuren 1A bis 1J, IL und IM sowie die Draufsicht in Figur 1K.
Gemäß Figur 1A wird ein Zielsubstrat 3 mit einer Montageebene 30 bereitgestellt. Bei dem Zielsubstrat 3 handelt es sich beispielsweise um ein Keramiksubstrat oder um ein Halbleitersubstrat wie ein Siliziumsubstrat, das elektrische Strukturen zur Ansteuerung und/oder Leiterbahnen enthalten kann. An der Montageebene 30 befinden sich elektrische
Kontaktflächen 91. Die Kontaktflächen 91 sind etwa durch eine oder mehrere Metallisierungen gebildet und bevorzugt für ein Löten oder elektrisch leitfähiges Kleben eingerichtet.
Beim Verfahrensschritt der Figur 1B wird ein erstes
Quellsubstrat 21 bereitgestellt. Das erste Quellsubstrat 21 weist an einer Hauptseite dicht gepackte oder näherungsweise dicht gepackte erste Halbleiterchips 41 auf. Bei den ersten Halbleiterchips 41 handelt es sich bevorzugt um
Leuchtdiodenchips zur Erzeugung von blauem Licht. Die ersten Halbleiterchips 41 weisen insbesondere eine
Halbleiterschichtenfolge auf, die auf dem Materialsystem AlInGaN basiert. Bei dem ersten Quellsubstrat 21 handelt es sich bevorzugt um ein Aufwachssubstrat für die ersten
Halbleiterchips 41. Beispielsweise ist das erste
Quellsubstrat 21 ein Saphirsubstrat.
In Figur IC ist gezeigt, wie die ersten Halbleiterchips 41 auf die Kontaktflächen 91 aufgebracht werden. Dazu werden das erste Quellsubstrat 21 und das Zielsubstrat 3 aneinander gebracht, so dass die ersten Halbleiterchips 41 der
Montageebene 30 zugewandt sind. Ein bestimmter Anteil der ersten Halbleiterchips 41 ist über den zugehörigen
Kontaktflächen 91 angeordnet. Diese ersten Halbleiterchips 41 werden etwa über Löten oder elektrisch leitfähiges Kleben mit den zugehörigen Kontaktflächen 91 elektrisch und mechanisch fest verbunden. Nachfolgend werden diese ersten Halbleiterchips 41 von dem ersten Quellsubstrat 21 abgelöst. Bei diesem Ablösen handelt es sich etwa um ein Laserabhebeverfahren mit einer
Laserstrahlung L durch das erste Quellsubstrat 21 hindurch.
Somit verbleiben, siehe Figur 1D, Zeilen 61 mit den ersten Halbleiterchips 41 an der Montageebene 30. Das erste
Quellsubstrat 21 mit den übrigen, nicht übertragenen ersten Halbleiterchips 41 wird entfernt.
Damit fehlt an dem ersten Quellsubstrat 21 nach diesem
Verfahrensschritt eine Zeile der ersten Halbleiterchips 41. Die übrigen ersten Halbleiterchips 41 können in einem
Verfahrensschritt, der dem Schritt der Figur IC entspricht, beispielsweise zeilenweise auf ein weiteres Zielsubstrat aufgebracht werden, nicht gezeichnet.
Im Schritt der Figur IE werden an der Montageebene 30 mehrere Podeste 52 gefertigt. Die Podeste 52 befinden sich
zeilenweise direkt an den Zeilen 61 mit den ersten
Halbleiterchips 41. Beispielsweise werden die Podeste 52 galvanisch erzeugt. Hierbei können an der Montageebene 30 nicht gezeichnete, elektrisch leitfähige und insbesondere metallische Flächen als Ausgangsflächen vorhanden sein.
Solche Ausgangsflächen entsprechen beispielsweise den
Kontaktflächen 91 für die ersten Halbleiterchips 41.
Gemäß Figur 1F wird ein zweites Quellsubstrat 22 mit zweiten Halbleiterchips 42 bereitgestellt. Bei den zweiten
Halbleiterchips 42 handelt es sich beispielsweise um rot emittierende Leuchtdiodenchips. Das zweite Quellsubstrat 22 ist insbesondere ein Ersatzträger für ein Aufwachssubstrat der zweiten Halbleiterchips 42. Die zweiten Halbleiterchips 42 werden auf die Podeste 52 etwa gelötet oder elektrisch leitfähig geklebt, analog zu Figur IC. Wiederum analog zu Figur IC erfolgt ein Ablösen dieser zweiten Halbleiterchips 42 von dem zweiten Quellsubstrat 22, etwa mittels Laserstrahlung, nicht gezeichnet.
Anschließend verbleiben die entsprechend übertragenen zweiten Halbleiterchips 42 auf den Podesten 52, die gleichzeitig elektrische Kontaktflächen 92 für die zweiten Halbleiterchips 42 bilden, siehe Figur IG. Somit liegen nach diesem zweiten Übertragungsschritt von zweiten Halbleiterchips 42 auf die Montageebene 30 zwei Reihen 61, 62 von verschiedenfarbig emittierenden Halbleiterchips 41, 42 an dem Zielsubstrat 3 vor.
Gemäß Figur 1H werden weitere Podeste 53 erzeugt. Die
weiteren Podeste 53 befinden sich direkt an den Reihen 61, 62. Daraufhin erfolgt, nicht dargestellt, ein Übertragen von dritten Halbleiterchips 43 von einem dritten Quellsubstrat auf diese weiteren Podeste 53, analog zur Darstellung in den Figuren IC und 1F.
Damit resultiert eine Anordnung von drei Reihen 61, 62, 63 von ersten Halbleiterchips 41, zweiten Halbleiterchips 42 und dritten Halbleiterchips 43 an der Montageebene 30, wie in Figur II dargestellt. Bei den zuletzt übertragenen dritten Halbleiterchips 43 handelt es sich bevorzugt um grün
emittierende Dünnfilm-Leuchtdiodenchips, die insbesondere direkt von einem Aufwachssubstrat auf das Zielsubstrat 3 übertragen werden. Die Halbleiterchips 41, 42, 43 sind elektrisch bevorzugt zu Dreiergruppen zusammengestellt, so dass einzelne Bildpunkte 11 resultieren. Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass sich an dem Zielsubstrat 3, insbesondere an der Montageebene 30, eine oder mehrere Positioniermarken 35 befinden. Über solche Positioniermarken 35 können das
Zielsubstrat 3 und die Quellsubstrate 21, 22 genau
übereinander positioniert werden.
In Figur 1J ist ein Ausschnitt aus Figur II dargestellt.
Dabei ist zu erkennen, dass durch die Kontaktflächen 91 sowie die Podeste 52, 53, die ebenso Kontaktflächen 92, 93 bilden, eine Treppe 6 entstanden ist, im Querschnitt gesehen. Somit sind jeweils drei Zeilen 61, 62, 63 im Querschnitt gesehen zu einer Treppe 6 zusammengefasst . Alle Treppen 6, vergleiche Figur II, sind zueinander gleich orientiert und gleich geformt. Innerhalb einer Treppe können die Halbleiterchips 41, 42, 43 einen geringeren Abstand zueinander aufweisen als benachbarte Treppen 6 zueinander, siehe auch Figur II. Die Halbleiterchips 41, 42, 43 weisen unterschiedliche Höhen Hl, H2, H3 über der Montageebene 30 auf. Die Höhen Hl, H2, H3 beziehen sich auf eine der Montageebene 30 abgewandte Seite der Halbleiterchips 41, 42, 43. Die Podeste 52 für die zweiten Halbleiterchips 42 sind höher als die Höhe Hl der ersten Halbleiterchips 41. Entsprechend ist die Höhe H2 der zweiten Halbleiterchips 42 kleiner als eine Höhe der weiteren Podeste 53 für die dritten Halbleiterchips 43. Ein
Höhenunterschied zwischen den Podesten 52 und der Höhe Hl sowie zwischen den weiteren Podesten 53 und der Höhe H2 liegt bevorzugt bei mindestens 1 ym oder 5 ym und/oder bei
höchstens 20 ym oder 10 ym. Entsprechendes gilt bevorzugt für alle anderen Ausführungsbeispiele. Die Kontaktflächen 91 sowie die Podeste 52, 53 sind den zugehörigen Halbleiterchips 41, 42, 43 eineindeutig
zugeordnet. In Draufsicht gesehen weichen die Größen der Kontaktflächen 91 sowie Podeste 52, 53 von den Grundflächen der zugehörigen Halbleiterchips 41, 42, 43 bevorzugt um höchstens 50 % oder 25 % oder 10 % oder 5 % ab. Alternativ oder zusätzlich liegt diese Abweichung bei höchstens einer Dicke einer Halbleiterschichtenfolge der zugehörigen
Halbleiterchips 41, 42, 43.
Eine Dicke der Halbleiterchips 41, 42, 43 liegt, wie auch in allen anderen Ausführungsbeispielen, bevorzugt bei mindestens 2 ym oder 3 ym und/oder bei höchstens 8 ym oder 6 ym. Die unterschiedlichen Arten von Halbleiterchips 41, 42, 43 können verschiedene Dicken aufweisen. Eine Höhe der Stufen der
Treppen 6 liegt beispielsweise bei mindestens 1 ym oder 4 ym und/oder bei höchstens 20 ym oder 10 ym. Je mehr
Transferschritte pro Quellsubstrat erforderlich sind, desto höher können die zugehörigen Podeste 52, 53 sein und desto mehr Arten von unterschiedlich hohen Podesten können
vorhanden sein.
Beim in Figur 1 gezeigten Verfahren weisen die Bildpunkte 11 je einen Halbleiterchip 41, 42, 43 pro Emissionsfarbe auf. Genauso können mehrere Halbleiterchips 41, 42, 43 pro
Emissionsfarbe vorhanden sein, beispielsweise zwei grün emittierende Halbleiterchips 43 für RGGB-Bildpunkte. Dann ist es möglich, dass die zwei Halbleiterchips 43 pro Bildpunkt 11 auf unterschiedlich hohen Podesten liegen und dass der
Transferschritt der Figuren 1H und II entsprechend wiederholt wird, sodass eine Treppe 6 mit dann vier Zeilen resultiert. Bei solchen oder ähnlichen Bildpunkten 11, die über eine RGB- Anordnung mit drei Halbleiterchips 41, 42, 43 hinausgehen, können innerhalb einer Art verschiedene Höhen vorliegen, wobei pro Übertragungsschritt genau eine Höhe und/oder Zeile und/oder Treppenstufe herangezogen wird, sodass die
Halbleiterchips 41, 42, 43 unterschiedlicher Arten jedenfalls auf unterschiedlichen Höhen liegen. Damit ist, wie bevorzugt auch in allen anderen Ausführungsbeispielen, eine Anzahl der verschiedenen Höhen gleich der Anzahl der Halbleiterchips 41, 42, 43 pro fertigem Bildpunkt 11. In Figur 1K ist illustriert, dass elektrische Leitungen 8 für die Zeilen 61, 62, 63 vorhanden sind. Damit lassen sich
Zeilenkontakte etwa für eine Kreuzmatrix-Schaltung von
Anzeigevorrichtungen 1, als Displays gestaltet, aufbauen. Gemäß Figur IL wird ein Verguss 71 angebracht, der bis an eine der Montageebene 30 abgewandte Seite der ersten
Halbleiterchips 41 reicht. Auf diesen Verguss 71, der diffus reflektierend gestaltet sein kann, werden elektrische
Leitungen 8a für die ersten Halbleiterchips 41 aufgebracht. Über diese Leitungen 8a ist die der Montageebene 30
abgewandte Seite der ersten Halbleiterchips 41 elektrisch kontaktiert .
Dementsprechend wird, siehe Figur IM, eine
Planarisierungsschicht 7 erzeugt, die bevorzugt
lichtdurchlässig ist und die bis an eine der Montageebene 30 abgewandte Seite der zweiten Halbleiterchips 42 reicht. Auf diese Planarisierungsschicht 7 werden elektrische Leitungen 8b zur Kontaktierung der zweiten Halbleiterchips 42 erzeugt, analog zu den Leitungen 8a.
Auf die gleiche Weise werden, nicht dargestellt, weitere elektrische Leitungen für die dritten Halbleiterchips 43 hergestellt. Somit ergeben sich in der Anzeigevorrichtung 1 elektrisch unabhängig voneinander ansteuerbare
Halbleiterchips 41, 42, 43 für einzelne Bildpunkte 11. Zusätzlich zum in Figur 1 illustrierten Verfahren kann ein Vereinzelungsschritt erfolgen. Mit dem Vereinzeln wird das Zielsubstrat 3 wie gewünscht unterteilt, so dass etwa mehrere Anzeigevorrichtungen 1 mit einer Vielzahl von Bildpunkten 11 resultieren. Ebenso können viele einzelne Farbtripel- Einheiten für je genau einen Bildpunkt 11 aus dem
Zielsubstrat 3 heraus erzeugt werden, siehe die
perspektivische Darstellung in Figur 2A.
Mögliche elektrische Kontaktierungen für solche Bildpunkte 11 sind beispielhaft in den Schnittdarstellungen der Figuren 2B und 2C illustriert. Gemäß Figur 2B erfolgt eine Kontaktierung planar über die Planarisierungsschicht 7 hinweg. Elektrische Anschlussflächen 88 befinden sich an derselben Seite der Montageebene 30 wie die Halbleiterchips 41, 42, 43.
Demgegenüber liegen die Anschlussflächen 88 in Figur 2C an einer Rückseite 38 des Zielsubstrats 3 und somit an einer anderen Seite als die Halbleiterchips 41, 42, 43. In Figur 2D ist die Rückseite 38 illustriert. Es ist
beispielsweise eine Anschlussfläche 88 für die gemeinsame Leiterbahn 8 vorhanden und jeweils eine extra Anschlussfläche 88 für die elektrischen Leitungen 8a, 8b, 8c. Abweichend von der Darstellung der Figuren 2B bis 2D können andere
Konfigurationen von elektrischen Anschlussflächen 88 an der Rückseite 38 oder an der Montageebene 30 vorliegen. In der perspektivischen Darstellung der Figur 3 ist ein weiteres Ausführungsbeispiel eines Bildpunkts 11 illustriert. Dabei liegen die Halbleiterchips 41, 42, 43 nicht in einer geraden Linie senkrecht zu den Zeilen 61, 62, 63 etwa aus Figur 1K, sondern die Halbleiterchips 41, 42, 43 sind
versetzt zueinander angeordnet. Dies wird beispielsweise dadurch erreicht, dass aus den Zeilen an den Quellsubstraten 21, 22 nur jeder zweite Halbleiterchip 41, 42, 43 übertragen wird, anders als in Verbindung mit den Figuren IC oder 1F veranschaulicht.
In Figur 4 ist ein weiteres Anordnungsbeispiel gezeigt. Es ist möglich, wie auch in allen anderen Ausführungsbeispielen, dass die elektrischen Leitungen 8a, 8b, 8c über Seitenflächen der Halbleiterchips 41, 42, 43 auf die Montageebene 30 geführt werden. Anschlussflächen des Bildpunkts 11 können sich an der Montageebene 30 befinden oder, bevorzugt, an der Rückseite 38. Um die Leitungen 8, 8a, 8b, 8c von der Montageebene 30 an die Rückseite 38 zu führen, sind beispielsweise
viertelkreisförmige Aussparungen an den Ecken oder
halbkreisförmige Aussparungen an den Seitenflächen vorhanden, die metallisiert sein können und die zur Rückseite 38 führen. Entsprechendes ist auch in allen anderen
Ausführungsbeispielen möglich.
Somit entsprechen Abstände zwischen den Halbleiterchips 41, 42, 43 entlang der Zeilen 61, 62, 63, vergleiche Figur 1K, jeweils einem Vielfachen der Abstände der Halbleiterchips 41, 42, 43 an den Quellsubstraten 21, 22. Die Abstände zwischen den Zeilen 61, 62, 63 und damit zwischen den Farben können jedoch frei eingestellt werden. Wie in Verbindung mit den Figuren 2 bis 4 gezeigt, kann eine Anordnungsgeometrie der Halbleiterchips 41, 42, 43 modifiziert werden. So kann beispielsweise aus jeder Zeile von Halbleiterchips 41, 42, 43 an den Quellsubstraten 21, 22 nur jeder zweite oder jeder dritte Halbleiterchip 41, 42, 43 transferiert werden. Dadurch werden die Anzeigevorrichtung 1 und auch die Bildpunkte 11 skalierbar .
Wie auch in allen anderen Ausführungsbeispielen handelt es sich bei dem Zielsubstrat beispielsweise um ein Glassubstrat, um ein Keramiksubstrat, etwa aus Aluminiumoxid oder
Aluminiumnitrid, um ein Siliziumsubstrat, beispielsweise mit elektrischen Durchkontaktierungen oder mit integrierten elektrischen Schaltkreisen, oder um ein KunststoffSubstrat . Es kann auch ein Verbundsubstrat aus mehreren verschiedenen Materialien herangezogen werden.
In Figur 5 ist ein weiteres Ausführungsbeispiel des
Herstellungsverfahrens illustriert. Dabei werden die Podeste 52, 53 nicht nacheinander an dem Zielsubstrat 3 geformt, sondern werden an den Quellsubstraten 22, 23 gefertigt. Somit ist es nicht erforderlich, dass nach jedem
Übertragungsprozess an dem Zielsubstrat eine weitere Stufe, gebildet aus den Podesten 52, 53, aufgebaut werden muss. An den Quellsubstraten 22, 23 befinden sich bereits alle
notwendigen Podeste 52, 53.
Die Halbleiterchips 41, 42, 43 sind bevorzugt über eine
Opferschicht 25 mit dem zugehörigen Quellsubstrat 21, 22, 23 verbunden. Die Podeste 52, 53 können unterschiedlich dicke Metallisierungen sein, etwa galvanisch und/oder über eine Fototechnik erzeugt. An den Zielsubstraten 3a, 3b, 3c
und/oder an den Quellsubstraten 21, 22, 23 befindet sich bevorzugt jeweils ein Verbindungsmaterial, beispielsweise ein Lot, mit dem die Halbleiterchips 41, 42, 43 anbringbar sind.
Die Ausgangskonfiguration der Quellsubstrate 21, 22, 23 und der Zielsubstrate 3a, 3b, 3c ist in Figur 5A veranschaulicht. An dem ersten Quellsubstrat 21 befinden sich die ersten
Halbleiterchips 41 in einer gemeinsamen Ebene, ohne Podeste. An den Quellsubstraten 22, 23 befinden sich die zweiten und dritten Halbleiterchips 42, 43, die jeweils mit
unterschiedlich hohen Podesten 52a, 52b, 52c, 53a, 53b, 53c versehen sind.
In einem ersten Schritt, siehe Figur 5B, werden die ersten Halbleiterchips 41 auf die Zielsubstrate 3a, 3b, 3c
zellenförmig oder matrixförmig übertragen. Die Positionen der nicht zu übertragenden Halbleiterchips sowie der vom
Quellsubstrat losgelösten Halbleiterchips sind in den Figuren 5B bis 5D je durch Strichlinien symbolisiert. Nachfolgend, siehe Figur 5C, werden die zweiten
Halbleiterchips 42 übertragen. Dabei werden die
Halbleiterchips 42 mit den Podesten 52a auf das Zielsubstrat 3a übertragen, entsprechend die Halbleiterchips 42 mit den Podesten 52b auf das Zielsubstrat 3b und die Halbleiterchips 43 mit den Podesten 52c auf das Zielsubstrat 3c. Mit anderen Worten werden die Halbleiterchips 42 in der Reihenfolge der Höhe der Podeste 52a, 52b, 52c auf die Zielsubstrate 3a, 3b, 3c übertragen. Beim Zielsubstrat 3a ist mit einem Kreis markiert, dass die Podeste 52b, als Strichlinien veranschaulicht, einen
Höhenunterschied zu den Podesten 52a aufweisen, der bevorzugt größer ist als die Höhe der ersten Halbleiterchips 41. Entsprechendes gilt bevorzugt auch hinsichtlich der Podeste 52c und 52b. Hierdurch ist vermeidbar, dass die Podeste 52b, 52c beim Aufbringen auf die Zielsubstrate 3a, 3b die ersten Halbleiterchips 41 berühren.
In gleicher Weise, siehe Figur 5D, werden die dritten
Halbleiterchips 43 auf die Zielsubstrate 3a, 3b, 3c
übertragen . Um ein Einfädeln und Berühren in dem in Figur 5D zum
Zielsubstrat 3a markierten Bereich zu verhindern, kann ein Abstand zwischen benachbarten Treppen 6 größer gewählt werden als zwischen benachbarten Halbleiterchips 41, 42, 43
innerhalb einer der Treppen 6. Um ein Berühren in dem
markierten Bereich zu verhindern, ist es alternativ oder zusätzlich möglich, dass die Podeste eine geringere Breite aufweisen als die zugehörigen Halbleiterchips 41, 42, 43.
Neben einer eindimensionalen Stufenanordnung, wie in Figur 5 illustriert, können auch zweidimensionale Anordnungen
verwendet werden. Sollen zwischen den Halbleiterchips 41, 42, 43 innerhalb einer Zeile an den Zielsubstraten 3a, 3b, 3c Lücken nach dem Übertragen verbleiben, so wird etwa nicht jeder dritte, sondern nur jeder vierte oder fünfte oder sechste Halbleiterchip in entsprechend vielen
Transferschritten auf eine entsprechend höhere Anzahl von Zielsubstraten übertragen. Gleiches gilt auch für alle anderen Ausführungsbeispiele. Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Dickenverhältnisse, Längenverhältnisse und Positionen der gezeichneten
Komponenten zueinander in den Figuren korrekt wiedergegeben.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 100 812.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
I Anzeigevorrichtung
II Bildpunkt
21 erstes Quellsubstrat
22 zweites Quellsubstrat
23 drittes Quellsubstrat
25 Opferschicht
3 Zielsubstrat
30 Montageebene
35 Positioniermarke
38 Rückseite
41 erster Halbleiterchip
42 zweiter Halbleiterchip
43 dritter Halbleiterchip
52 Podeste für die zweiten Halbleiterchips
53 Podeste für die dritten Halbleiterchips
6 Treppe
61 Zeile mit den ersten Halbleiterchips
62 Zeile mit den zweiten Halbleiterchips
63 Zeile mit den dritten Halbleiterchips
7 Planarisierungsschicht
71 Verguss
8 elektrische Leitung
88 elektrische Anschlussfläche
91 elektrische Kontaktfläche für die ersten Halbleiterchips
92 Kontaktfläche für die zweiten Halbleiterchips
93 Kontaktfläche für die dritten Halbleiterchips
Hl Höhe der ersten Halbleiterchips über der Montageebene H2 Höhe der zweiten Halbleiterchips über der Montageebene
H3 Höhe der dritten Halbleiterchips über der Montageebene
L Laserstrahlung

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils (1, 11) mit den Schritten:
A) Bereitstellen von mindestens drei Quellsubstraten (21, 22, 23), wobei jedes der Quellsubstrate (21, 22, 23) mit einer bestimmten Art von Strahlung emittierenden Halbleiterchips (41, 42, 43) bestückt ist,
B) Bereitstellen eines Zielsubstrats (3) mit einer
Montageebene (30), die für eine Montage der Halbleiterchips (41, 42, 43) eingerichtet ist,
C) Erzeugen von Podesten (52, 53) an dem Zielsubstrat (3), und
D) Übertragen mindestens eines Teils der Halbleiterchips (41, 42, 43) mit einem Scheibe-zu-Scheibe-Prozess von den
Quellsubstraten (21, 22, 23) auf das Zielsubstrat (3), sodass die auf das Zielsubstrat (3) übertragenen Halbleiterchips (41, 42, 43) innerhalb einer Art ihre relative Position zueinander beibehalten,
wobei
- jede Art von Halbleiterchips (41, 42, 43) auf dem
Zielsubstrat (3) aufgrund der Podeste (52, 53) eine andere Höhe (Hl, H2, H3) über der Montageebene (30) aufweist,
- nur nach dem Übertragen der ersten bis zur vorletzten Art von Halbleiterchips (41, 42, 43) und vor dem Übertragen der jeweils nächsten Art von Halbleiterchips (41, 42, 43) je eine Art von Podesten (52, 53) erzeugt wird, und
- zumindest eine Art von Halbleiterchips (41, 42, 43) mittels eines Laserabhebeverfahrens mit einer Laserstrahlung (L) durch das zugehörige Quellsubstrat (21, 22, 23) hindurch von diesem Quellsubstrat (21, 22, 23) abgelöst wird.
2. Verfahren nach dem vorhergehenden Anspruch, bei dem im Schritt D) pro Art mindestens 10^ der
Halbleiterchips (41, 42, 43) übertragen werden,
wobei genau drei Arten von Halbleiterchips (41, 42, 43) übertragen werden und eine Art von Halbleiterchips (41, 42, 43) zur Emission von grünem Licht, eine Art zur Emission von rotem Licht und eine Art zur Emission von blauem Licht eingerichtet ist, sodass RGB-Bildpunkte (11) erzeugt werden.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem n Arten von Halbleiterchips (41, 42, 43) auf das
Zielsubstrat (3) übertragen werden,
wobei nach dem Schritt D) am Zielsubstrat (3) n-1 Arten von Podesten (52, 53) vorhanden sind.
4. Verfahren nach dem vorhergehenden Anspruch,
wobei
- die Halbleiterchips (41, 42, 43) in Zeilen (61, 62, 63) angeordnet und innerhalb einer Zeile (61, 62, 63) nur
Halbleiterchips (41, 42, 43) derselben Art angebracht werden und die Zeilen (61, 62, 63) mit einer Periodizität von n aufeinander folgen,
- im Querschnitt gesehen je durch n aufeinanderfolgende Zeilen (61, 62, 63) eine Treppe (6) mit n-1 Stufen gebildet wird und die Stufen durch die Podeste (52, 53) realisiert sind,
- alle Treppen (6) gleich ausgerichtet sind, und
- in Draufsicht gesehen ein Abstand zwischen benachbarten Halbleiterchips (41, 42, 43) innerhalb einer Treppe kleiner ist als ein Abstand benachbarter Treppen (6) zueinander.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Podeste (52, 53) am Zielsubstrat (3) erzeugt werden und die Quellsubstrate (21, 22, 23) frei von Podesten sind .
6. Verfahren nach den Ansprüchen 3 und 5,
bei dem n-1 Arten von Podesten (52, 53) am Zielsubstrat (3) erzeugt werden.
7. Verfahren nach einem der Ansprüche 1 bis 4,
bei dem die Podeste (52, 53) an mindestens einem
Quellsubstrat (22, 23) erzeugt werden,
wobei genau eines der Quellsubstrate (21) und das
Zielsubstrat (3) frei von Podesten sind.
8. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Podeste (52, 53) pro Quellsubstrat (22, 23) verschiedene Höhen aufweisen,
wobei die Podeste (52, 53) an einer dem entsprechenden
Quellsubstrat (22, 23) abgewandten Seite der zugehörigen Halbleiterchips (42, 43) erzeugt werden, und
wobei im Schritt D) je nur die Halbleiterchips (42, 43) mit den höchsten Podesten (52, 53) übertragen werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) ein Verguss (71) angebracht wird, der bis an eine der Montageebene (30) abgewandte Seite der ersten Halbleiterchips (41) reicht,
wobei nachfolgend auf diesen Verguss (71) elektrische
Leitungen (8a) für die ersten Halbleiterchips (41)
aufgebracht werden und über diese Leitungen (8a) der
Montageebene (30) abgewandte Seiten der ersten
Halbleiterchips (41) elektrisch kontaktiert werden,
wobei nachfolgend eine Planarisierungsschicht (7) erzeugt wird, die lichtdurchlässig ist und die bis an der
Montageebene (30) abgewandte Seiten der zweiten Halbleiterchips (42) reicht und auf diese
Planarisierungsschicht (7) weitere elektrische Leitungen (8b) zur Kontaktierung der zweiten Halbleiterchips (42) erzeugt werden, und
wobei nachfolgend eine weitere Planarisierungsschicht erzeugt wird, bis an der Montageebene (30) abgewandte Seiten der dritten Halbleiterchips (43) reicht und auf diese weitere Planarisierungsschicht zusätzliche elektrische Leitungen (8c) zur Kontaktierung der dritten Halbleiterchips (43) erzeugt werden.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt D) nur ein Teil der ursprünglich
vorhandenen Halbleiterchips (41, 42, 43) vom zugehörigen Quellsubstrat (22, 23) abgelöst wird,
wobei es sich bei zumindest einem der Quellsubstrate (21, 22, 23) um ein Aufwachssubstrat für die zugehörigen
Halbleiterchips (41, 42, 43) handelt.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (41, 42, 43) mit den Podesten (52, 53) elektrisch kontaktiert werden,
wobei die Halbleiterchips (41, 42, 43) einzeln und unabhängig voneinander elektrisch ansteuerbar verschaltet werden.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die auf den Podesten (52, 53) angebrachten
Halbleiterchips (42, 43) eineindeutig diesen Podesten (52, 53) zugeordnet werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) in einem Schritt E) eine
lichtdurchlässige Planarisierungsschicht (7) erzeugt wird, wobei auf der Planarisierungsschicht (7) elektrische Leitungen (8) zur elektrischen Kontaktierung der Halbleiterchips (41, 42, 43) erzeugt werden.
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) in einem Schritt F) erfolgt:
- eine Vereinzelung des Zielsubstrats (3) zu einzelnen
Bildpunkten (11) .
15. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt D) in einem Schritt F) erfolgt:
- eine Vereinzelung oder ein Zuschneiden zu mindestens einer Anzeigevorrichtung (1) mit einer Vielzahl von Bildpunkten (11) ·
16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem an dem Zielsubstrat (3) zumindest für die ersten Halbleiterchips (41) elektrische Kontaktflächen (91, 92, 93) erzeugt werden,
wobei die Podeste (52, 53) je um mindestens einen Faktor 4 dicker sind als die elektrischen Kontaktflächen (91, 92, 93), und
wobei die elektrischen Kontaktflächen (91, 92, 93) mit einer Toleranz von höchstens einen Faktor 2 gleich dick sind wie elektrische Leitungen (8) zur elektrischen Kontaktierung der Halbleiterchips (41, 42, 43) .
17. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zumindest eines der Quellsubstrate (21, 22, 23) von einem Aufwachssubstrat für die zugehörigen Halbleiterchips (41, 42, 43) verschieden ist, sodass dieses Quellsubstrat (21, 22, 23) ein Ersatzträger für dieses Aufwachssubstrat ist,
wobei dieses Aufwachssubstrat für die im Laserabhebeverfahren für dieses Quellsubstrat (21, 22, 23) verwendete Laserstrahlung (L) undurchlässig ist.
18. Optoelektronisches Halbleiterbauteil (1, 11), das eine Anzeigevorrichtung (1) oder ein Bildpunkt (11) ist, mit
- einem Zielsubstrat (3) mit einer Montageebene (30),
- mindestens zwei Arten von Strahlung emittierenden
Halbleiterchips (41, 42, 43) auf dem Zielsubstrat (3),
- mindesten einem Podest (52, 53),
wobei zumindest eine Art von Halbleiterchips (41, 42, 43) auf dem mindestens einen Podest (52, 53) montiert ist, sodass jede Art von Halbleiterchips (41, 42, 43) aufgrund der
Podeste (52, 53) eine andere Höhe (Hl, H2, H3) über der
Montageebene (30) aufweist.
19. Optoelektronisches Halbleiterbauteil nach dem
vorhergehenden Anspruch,
das ein Bildpunkt (11) ist,
wobei der Bildpunkt (11) genau einen Halbleiterchip (41) zur Erzeugung von rotem Licht, genau einen Halbleiterchip (42) zur Erzeugung von grünem Licht und genau einen Halbleiterchip (43) zur Erzeugung von blauem Licht aufweist,
wobei die Podeste (52, 53) je aus einem Metall oder einer Metalllegierung sind, und
wobei der Zielträger (3) in dem fertigen Bildpunkt (11) einen permanenten metallischen, Keramik-Träger, Glas-Träger oder Halbleiter-Träger bildet.
20. Optoelektronisches Halbleiterbauteil nach Anspruch 18, das eine Anzeigevorrichtung (1) zur Darstellung farbiger Bilder oder Filme ist,
wobei die Anzeigevorrichtung (1) zwischen einschließlich 10^ und 108 der Halbleiterchips (41, 42, 43) beinhaltet, wobei eine Positioniertoleranz über alle Halbleiterchips (41, 42, 43) einer Art hinweg höchstens 10 ym beträgt.
PCT/EP2018/050752 2017-01-17 2018-01-12 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil WO2018134132A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/468,085 US11069663B2 (en) 2017-01-17 2018-01-12 Method of producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
CN201880007156.9A CN110178220B (zh) 2017-01-17 2018-01-12 用于制造光电子半导体器件的方法和光电子半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017100812.8A DE102017100812B4 (de) 2017-01-17 2017-01-17 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102017100812.8 2017-01-17

Publications (1)

Publication Number Publication Date
WO2018134132A1 true WO2018134132A1 (de) 2018-07-26

Family

ID=61003007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/050752 WO2018134132A1 (de) 2017-01-17 2018-01-12 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US11069663B2 (de)
CN (1) CN110178220B (de)
DE (1) DE102017100812B4 (de)
WO (1) WO2018134132A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106755B4 (de) 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR20210067695A (ko) * 2019-11-29 2021-06-08 삼성전자주식회사 인쇄회로기판 어셈블리를 포함하는 마이크로 엘이디 디스플레이
CN113497016A (zh) * 2020-04-07 2021-10-12 重庆康佳光电技术研究院有限公司 一种led显示装置及巨量转移方法
TWI766699B (zh) * 2021-05-25 2022-06-01 台灣愛司帝科技股份有限公司 轉移電子元件之方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715044A (ja) * 1993-06-28 1995-01-17 Nichia Chem Ind Ltd 多色発光素子
DE102009010265A1 (de) * 2008-02-27 2009-09-03 Stanley Electric Co. Ltd. Halbleiter-Leuchtvorrichtung
WO2012008598A1 (ja) * 2010-07-14 2012-01-19 岩谷産業株式会社 Ｌｅｄパッケージ装置
US20160086927A1 (en) * 2014-09-19 2016-03-24 Nichia Corporation Light emitting device
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351447B2 (ja) 1994-04-08 2002-11-25 日亜化学工業株式会社 Ｌｅｄディスプレイ
US9306117B2 (en) 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
CN102903804B (zh) 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
DE102013111977A1 (de) * 2013-10-30 2015-04-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Anordnung mit mindestens einem solchen optoelektronischen Halbleiterchip
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715044A (ja) * 1993-06-28 1995-01-17 Nichia Chem Ind Ltd 多色発光素子
DE102009010265A1 (de) * 2008-02-27 2009-09-03 Stanley Electric Co. Ltd. Halbleiter-Leuchtvorrichtung
WO2012008598A1 (ja) * 2010-07-14 2012-01-19 岩谷産業株式会社 Ｌｅｄパッケージ装置
US20160086927A1 (en) * 2014-09-19 2016-03-24 Nichia Corporation Light emitting device
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备

Also Published As

Publication number Publication date
DE102017100812A1 (de) 2018-08-02
DE102017100812B4 (de) 2024-04-25
US20190333898A1 (en) 2019-10-31
US11069663B2 (en) 2021-07-20
CN110178220B (zh) 2023-05-12
CN110178220A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
DE102017105739B4 (de) LED-Lichtquellenmodul und Anzeigevorrichtung mit demselben
DE102017106755B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2018134132A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102015107864A1 (de) Optoelektronische Vorrichtung und Verfahren zu ihrer Herstellung
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
EP3642878B1 (de) Halbleiterdisplay
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE102016220915A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
WO2020030714A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
WO2019068523A1 (de) Lichtemittierendes bauteil, anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
WO2017167812A1 (de) Lichtemittierendes modul und anzeigevorrichtung mit diesem
DE112018006965T5 (de) Verfahren zur Herstellung einer Anzeigevorrichtung unter Verwendung lichtemittierender Halbleiterelemente und Anzeigevorrichtung
WO2018234119A1 (de) Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
DE102014105734A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2013124089A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
WO2019115344A1 (de) Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
DE102015115812A1 (de) Bauelement sowie Verfahren zur Herstellung eines Bauelements
DE102016103632A1 (de) Bildpunkteeinheit und Videoanzeigeeinrichtung
DE102017106761B4 (de) Verfahren zur Herstellung einer Vielzahl von oberflächenmontierbaren optoelektronischen Bauelementen und oberflächenmontierbares optoelektronisches Bauelement
DE102016124525B4 (de) Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips
WO2019110737A1 (de) Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle
DE102020125857A1 (de) System und Verfahren zur Herstellung einer Mikro-LED-Anzeige
WO2019042965A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18700659

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18700659

Country of ref document: EP

Kind code of ref document: A1