WO2020030714A1 - Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile - Google Patents

Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile Download PDF

Info

Publication number
WO2020030714A1
WO2020030714A1 PCT/EP2019/071263 EP2019071263W WO2020030714A1 WO 2020030714 A1 WO2020030714 A1 WO 2020030714A1 EP 2019071263 W EP2019071263 W EP 2019071263W WO 2020030714 A1 WO2020030714 A1 WO 2020030714A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
chip
chips
fanning
Prior art date
Application number
PCT/EP2019/071263
Other languages
English (en)
French (fr)
Inventor
Christian LEIRER
Michael Schumann
Original Assignee
Osram Oled Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled Gmbh filed Critical Osram Oled Gmbh
Priority to DE112019004015.4T priority Critical patent/DE112019004015B4/de
Priority to US17/261,505 priority patent/US20210265317A1/en
Publication of WO2020030714A1 publication Critical patent/WO2020030714A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • An optoelectronic semiconductor component is specified.
  • a manufacturing method for such a semiconductor device is specified.
  • the publication US 2010/0193819 A1 relates to LED chips which are attached to a carrier with electrical connection surfaces.
  • One task to be solved is to provide an optoelectronic semiconductor component that can be produced and assembled efficiently.
  • the fanning out layer also referred to as a fan out.
  • connection points of the semiconductor component can be made larger or have a greater distance from one another than the contact surfaces.
  • Semiconductor components can be mounted on an external carrier such as a printed circuit board using surface mounting, or SMT for short, or surface mounted technology.
  • this comprises
  • Semiconductor component one or more light-emitting and / or infrared-emitting and / or ultraviolet
  • the term “light-emitting” here and in the following preferably refers to visible light, but can equally include near-ultraviolet radiation and / or near-infrared radiation.
  • the at least one semiconductor chip is a laser diode, a superluminescent diode or, preferably, a light-emitting diode chip, in short LED chip.
  • the at least one semiconductor chip comprises electrical contact areas.
  • electrical contact surfaces can connect to each other
  • the electrical contact areas are preferably located on a single main side of the semiconductor chip. That is, the semiconductor chip can be a flip chip. It is possible that in the semiconductor device flip-chips and chips with
  • this comprises
  • Semiconductor component an opaque body.
  • the base body for the in operation is opaque.
  • the base body laterally surrounds the at least one semiconductor chip. This means that side surfaces of the semiconductor chip can be completely and / or completely covered by the base body all around.
  • At least one light exit side of the semiconductor chip is preferably free of the base body.
  • Semiconductor chips on which the contact areas are located can be completely covered by the contact areas together with the base body.
  • the base body is preferably reflective for visible light and appears white to a viewer, for example.
  • the base body can be absorbent and thus black or can also be colored.
  • this comprises
  • Semiconductor component one or more electrical
  • Fanning out layer comprises a two-dimensional one
  • This structure is abbreviated to "conductor track” in the following.
  • This structure preferably consists of one or more metals.
  • this comprises
  • Connection points are preferably suitable for surface mounting.
  • the connection points are preferably formed by one or more metal layers and are completely metallic.
  • Fanning layer can between the contact surfaces of the semiconductor chips and the connection points of the
  • Semiconductor component lie.
  • Fan-out layer can therefore represent an intermediate layer.
  • the contact areas are connected to the associated areas by means of the fanning-out layer
  • Connection points electrically connected. It is preferably between the contact surfaces and the connection points
  • electrical components can be interposed, in particular if the semiconductor component has multiple levels of
  • connection points opposite the contact areas expanded. This means, for example, that the connection points are enlarged relative to the associated contact surfaces and / or have a greater distance from one another and / or have a different base area than the assigned contact surfaces. In particular, the connection points are in a different, larger grid dimension than the contact surfaces.
  • the base body extends between the semiconductor chip and the
  • the base body is seen in the vertical direction, ie perpendicular to the light exit side, in places between the
  • the semiconductor chip covers part of the base body in a plan view of the semiconductor component.
  • contact surfaces of the semiconductor chip are embedded in the chip encapsulation.
  • the contact surfaces can be flush with the chip encapsulation, in particular on one of the
  • Chipvergusses The chip encapsulation fills one in particular
  • the chip encapsulation is for example in use
  • the chip encapsulation contains a polymer material, such as an epoxy or a silicone.
  • the semiconductor component can be surface-mounted and comprises at least one semiconductor chip that is light-emitting and / or infrared-emitting and / or ultraviolet-emitting, the electrical one Has contact surfaces.
  • Radiation-opaque base body laterally surrounds the at least one semiconductor chip.
  • Fan-out layer contains electrical conductor tracks. Electrical connection points serve for the external electrical contacting of the semiconductor component.
  • the contact surfaces and the connection points are on different sides of the fanning out layer.
  • the contact areas are electrically connected to the associated connection points by means of the fanning-out layer.
  • the connection points are geometrically expanded compared to the contact surfaces.
  • the conductor tracks of the fanning-out layer and the connection points are in
  • the embedding body can have a plurality of sublayers, preferably each from the
  • the embedding body is preferably produced by casting, spraying and / or pressing, but can also be a laminated film.
  • Embed body directly on the base body. This means that the embedding body and the base body touch.
  • the base body preferably closes flush with the contact areas and with the conductor tracks of the light-emitting semiconductor chip in question
  • a semiconductor layer sequence of the semiconductor chip is located on a side of the contact surfaces facing away from the fanned-out layer. Between the semiconductor layer sequence and the contact surfaces, there can be one located within the semiconductor chip
  • Semiconductor chips are preferably free of electrical ones
  • the semiconductor chip or at least one of the semiconductor chips is divided into a plurality of pixels.
  • the pixels can preferably be controlled electrically independently of one another.
  • a number of the contact areas of the semiconductor chip in question is preferably twice the number of pixels or the number of pixels plus 1.
  • this comprises
  • Semiconductor component several of the light-emitting and / or infrared-emitting and / or ultraviolet-emitting semiconductor chips.
  • the semiconductor chips are embedded together in the base body. These are preferably located
  • This common level can be parallel to or to the fan layer
  • At least one of the fan layers should be oriented.
  • connection points can thus be reduced in comparison to a single assembly of the semiconductor chips. The reduction of
  • Connection points are made possible in particular by a course of the conductor tracks in the at least one fanning-out layer.
  • a course of the conductor tracks in the at least one fanning-out layer is made possible in particular by a course of the conductor tracks in the at least one fanning-out layer.
  • several of the contact areas of the Semiconductor chips can be electrically connected directly to one another.
  • this comprises
  • the conductor tracks in the different fanning layers preferably run at least in part differently
  • Fan layer at least a sublayer of the
  • a number of the partial layers of the embedding body is preferably equal to the number of fanning out layers.
  • neighboring ones are
  • the vias can be made of the same or a different material than the conductor tracks of the fanning out layers.
  • Vias are preferably perpendicular to the fanning layers.
  • the first and second layers are preferably perpendicular to the fanning layers.
  • Vias have a greater height than the fanning layers are thick.
  • Vias have a thickness that is at most 30 ym or 20 ym or 10 ym. Alternatively or additionally, this thickness is at most 75% or 50% or 30% of an average thickness of the at least one assigned
  • Fanning layers together with the plated-through holes are comparatively thin.
  • the fanning layers preferably do not significantly contribute to an overall thickness of the semiconductor component.
  • this comprises
  • Semiconductor component one or more additional chips.
  • At least one additional chip is preferably selected from the following group: photodiode, phototransistor, IC chip, IC chip with integrated photodiode, resistor,
  • Memory chip address chip, placeholder chip, also as
  • the additional chip or one of the additional chips is arranged laterally next to the at least one semiconductor chip.
  • the semiconductor chip and the relevant additional chip can thus be in a common plane parallel to the fanning-out layer and / or to the
  • Connection points must be attached. It is possible that in a plane on a light exit side
  • Semiconductor chips are located and that some or all of the Additional chips are arranged in an underlying level or in several underlying levels.
  • this comprises
  • Semiconductor device one or more planar electrical
  • the at least one connecting line is only on one of the fanning out layers
  • the connecting line is attached to the base body in places. Are over the connecting lines
  • electrical contact surfaces of the additional chips and / or the semiconductor chips, provided that these are not flip chips, can be electrically connected, these contact surfaces being on the light exit side.
  • Fanning layer stands.
  • an electrical component such as one of the additional chips can be attached between at least one of the connecting lines and the associated fanning-out layer.
  • connection points and the embedding body in the direction away from the semiconductor chip from each other can project beyond the embedding body in the direction away from the at least one semiconductor chip.
  • the base body, the fanning-out layer and / or the embedding body end flush with one another in the lateral direction. This means that lateral dimensions of the semiconductor component are predetermined by the base body together with the fanning-out layer and the embedding body. In particular, none of the semiconductor chips and / or the additional chips extends to the side surfaces of the
  • this comprises
  • the at least one optical coating is made of
  • phosphor layer organic protective layer, filler layer, inorganic protective layer, lacquer layer, color filter layer such as daylight filter,
  • Diffuser layer coloring layer, absorber layer,
  • the coating includes a
  • Admixture which is a silicone, an epoxy, a glass and / or a polysiloxane or a polysilazane.
  • Coating or one of the coatings partially or completely the semiconductor chip or at least one of the semiconductor chips.
  • a coating is a phosphor layer and / or a diffuser layer.
  • a base area of the semiconductor component when viewed in plan view, is at most a factor of 5 or 3 or 1.5 larger than a base area of the at least one semiconductor chip.
  • the semiconductor component is not enlarged too much compared to the semiconductor chips.
  • the at least one semiconductor chip and / or the coating is flush with the base body in the direction away from the connection points. This is especially true if the coating is a
  • Fluorescent layer is.
  • Semiconductor component for a video wall also referred to as a video wall
  • a video wall is provided.
  • many of the pixels can be integrated in the semiconductor component described here, so that the video wall can be composed of relatively few or even only one semiconductor component. With that one can
  • the video wall has, for example, 1920 x 1080 pixels.
  • this comprises
  • Semiconductor component one or more pixels.
  • At least one pixel is set up to emit light of an adjustable color.
  • the pixels can thus be used to display films.
  • Semiconductor chips within the pixels can be identical in construction and can at least emit different colors be provided with a phosphor. Alternatively, they are
  • Pixels equal to a distance between adjacent pixels. It is possible that the same
  • Pixels can be assigned. This means that the pixels can overlap and look at one another when viewed from above
  • an outer edge of the base body is narrower than a distance between adjacent ones, when viewed from above on the light exit side
  • Pixels In this way, several of the semiconductor components can be arranged next to one another, so that the pixels can be applied across components in a uniform grid, for example in a rectangular grid or in a hexagonal grid.
  • a manufacturing process is also specified.
  • the manufacturing process becomes an optoelectronic
  • this includes
  • this comprises
  • additional chips can also be provided in step A).
  • steps A) to F) and optionally step G) are combined in one
  • the subcarrier carried out.
  • the subcarrier is only temporary available. The subcarrier is therefore not part of the finished semiconductor components.
  • planarization or thinning takes place between steps B) and D) in step C). With planarization it can be achieved that semiconductor chips of different thicknesses are made the same thickness. In this step, the thickness of the semiconductor chips and / or of the optional additional chips is reduced in particular.
  • one or more can be carried out after each of the process steps listed
  • Cleaning steps take place. This can be, for example, mechanical cleaning, chemical cleaning, a
  • At least one main area of the semiconductor chips remains free from the base body in step B).
  • the side surfaces of the semiconductor chips are covered directly and predominantly or over the entire area by the base body.
  • Mostly here and below means in particular at least 60% or 80% or 90%.
  • steps F) and E) or F) and E2) are interchanged, so that first
  • the option is to produce the embedding body in a lithographically structured manner so that the connection points and / or the
  • connection points and / or on the vias To remove connection points and / or on the vias and then then with metal
  • further semiconductor chips and / or additional chips are inserted between steps D) and E) or E2).
  • a further step for applying contact balls takes place between steps F) and G).
  • FIGS 1 to 7 are schematic sectional views of
  • Figures 8 to 10 are schematic sectional views of
  • FIGS 11 to 17 are schematic sectional views of
  • Figures 18 to 25 are schematic sectional views and
  • Figures 26 to 34 are schematic sectional views of
  • FIGS. 35 to 41 show schematic representations of steps in a production method described here, FIGS. 35 and 36 showing sectional views and FIGS. 37 to 41 showing bottom views,
  • Figures 42 to 45 are schematic sectional views.
  • Figures 46 to 53 are schematic sectional views of
  • Figures 54 to 58 are schematic sectional views of
  • Figures 59 to 61 are schematic sectional views of
  • FIGS. 62 to 74 are schematic top views
  • FIGS. 62, 65, 68 and 71 being top views of the sectional representations of FIGS. 63, 66, 69 and 72 and FIGS. 64, 67, 70 and 73 representing associated bottom views and FIG. 74 a shows another sectional view,
  • Figures 75 to 82 are schematic top views
  • Figures 83 to 89 are schematic sectional views and
  • Figures 90 to 92 are schematic sectional views of
  • FIGS. 93 to 103 show schematic sectional representations of steps of a production method described here
  • FIGS. 104 to 106 show schematic sectional representations of steps in a production method described here
  • FIGS. 107 to 114 show schematic sectional representations of steps in a production method described here
  • FIGS. 115 to 123 show schematic sectional representations of steps of a manufacturing method described here
  • Figures 124 and 125 is a schematic sectional view and a schematic plan view of a modification of a
  • FIGS. 126 to 134 are schematic sectional representations of exemplary embodiments described here
  • Figures 135 to 152 are schematic top views of
  • Figure 153 is a schematic representation of a control of an embodiment of one described here
  • Figures 154 to 159 are schematic top views of
  • a light-emitting semiconductor chip 2 is shown in FIG.
  • the semiconductor chip 2 has an n-type
  • the semiconductor layer sequence 20 is based, for example, on the AlInGaN material system and is preferably set up to generate blue light.
  • the semiconductor layer sequence 20 is via electrical
  • the Contact surfaces 23p, 23n electrically contacted.
  • the Contact surfaces 23p, 23n are connected to the via a metallization 26 and via electrically conductive layers 24
  • the contact areas 23p, 23n are embedded in a chip encapsulation 62.
  • the contact surfaces 23p, 23n can be flush with the chip encapsulation 62.
  • the contact surfaces 23p, 23n can be flush with the chip encapsulation 62.
  • Chip encapsulation 62 an admixture 61, for example
  • Color pigments or particles for setting thermal or mechanical properties are Color pigments or particles for setting thermal or mechanical properties.
  • Light exit side 10 is a main page with the
  • FIG. 2 shows the semiconductor chip 2 from FIG. 1 in a schematic and simplified manner.
  • the representation of the semiconductor chip 2 is based in each case on FIG. 2 and not on FIG. 1, unless otherwise indicated.
  • the semiconductor chip 2 in FIG. 3 can additionally have a
  • the coating 8 is preferably a phosphor layer.
  • the coating 8 can make up the entire light exit side 10.
  • the semiconductor chips as in FIGS. 1 to 3
  • the growth substrate 29 is still on the semiconductor layer sequence 20.
  • a semiconductor chip 2 is illustrated in FIG. 5, one electrical contact area 23 of which is located on the light exit side 10 is located, while the other contact surface 23 of the
  • Light exit side is opposite and at the same time one
  • Fastening layer 27 represents.
  • the fastening layer 27 is, for example, a metal layer that can be soldered on.
  • the semiconductor chip 2 in FIG. 6 has a plurality of pixels 22.
  • the pixels 22 can preferably be controlled electrically independently of one another.
  • the semiconductor layer sequence 20 can be structured to form the pixels 22 and is then preferred
  • FIG. 7 shows that the semiconductor chip 2 as a whole can be larger than the pixelated semiconductor layer sequence 20. This is possible, for example, by a structure similar to that in FIG. 1.
  • Semiconductor chips 2 can each be used in the exemplary embodiments of optoelectronic semiconductor components 1 described here.
  • the semiconductor chips 2 can each be flip chips or, as illustrated in FIG. 5, also semiconductor chips, the electrical contacts of which are located on two mutually opposite sides. However, flip chips are preferred.
  • the semiconductor chips 2 can each have the semiconductor chips 2
  • the semiconductor component 1 comprises a base body 5.
  • the base body 5 is opaque, for example reflective, in particular white.
  • the base body 5 completely encloses side surfaces of the semiconductor chip 2 and is approximately flush with the light exit side 10. Furthermore, the
  • Base body 5 preferably flush with the contact surfaces 23.
  • Conductor tracks 33 are preferably each metallic and connected to the contact surfaces 23. Such a fanning out layer
  • Connection points 4 for external electrical contacting of the semiconductor component 1 are present. Also the connection points
  • metals 4 are preferably formed by one or more metals, for example by nickel, NiAu or AuSn.
  • Embedding body 6 closes in the direction away from that
  • Semiconductor chip 2 is preferably flush with the connection points 4.
  • the embedding body 6 is formed directly on the base body 5.
  • the exemplary embodiment in FIG. 9 illustrates that an optically effective coating 8 can additionally be present.
  • the coating 8 is, for example
  • the coating 8 covers the
  • Semiconductor chip 2 and the base body 5 are preferably completely seen in plan view.
  • the semiconductor chip 2 is a pixelated chip with a plurality of pixels 22.
  • FIGS. 11 to 17 A production method is illustrated in FIGS. 11 to 17.
  • the semiconductor chip 2 is provided.
  • the semiconductor chip 2 is constructed, for example, as explained in FIGS. 1 and 2.
  • the semiconductor chips of FIGS. 3, 4, 6 or 7 can be used.
  • the basic body 5 is produced in the step in FIG. This is done, for example, by pressing, transfer molding, spraying or casting.
  • the base body 5 is produced by means of film-assisted injection molding, also referred to as film assisted molding.
  • the base body 5 preferably contains many of the semiconductor chips 2, for example in the form of a wafer or production composite, and is therefore also referred to below as the base body composite. As in all other exemplary embodiments, the generation of the
  • Base body 5 and / or the embedding body 6 also one
  • the base body 5 is, for example, a silicone, the
  • Particles such as reflective metal oxide particles, in particular made of titanium dioxide, are added.
  • the reflective metal oxide particles in particular made of titanium dioxide
  • Base body 5 can also be colored, for example black.
  • the arrangement from FIG. 12 is thinned. This is done from the side of the
  • FIG. 14 shows that the conductor tracks 33 for the fanning-out layer 3 are applied. This is preferably done in a structured manner via masks which are not drawn,
  • connection points 4 are then generated.
  • connection points 4 are produced, for example, by electroplating. On a side facing away from the semiconductor chip 2, the connection points 4 preferably have one
  • the embedding body 6 is then formed, see also FIG. 15.
  • the embedding body 6 is made, for example, of an epoxy or another plastic. It is also possible that a photoresist is used for the embedding body 6 is used, for example, for the structured generation of the connection points 4.
  • the contact coating can also be applied only after the embedding body 6 has been produced.
  • the individual semiconductor components 1 are then created by separating them from the base body assembly, as shown in FIG. 15.
  • the finished semiconductor component 1 can be attached by means of the connection points 4 by surface mounting.
  • the coating 8 is applied over the entire surface, for example by means of spray coating
  • the coating 8 is preferably a phosphor.
  • Other methods for applying the coating 8 are, for example, layers
  • FIG. 17 shows an alternative arrangement of the
  • connection points 4 are in the design of FIG.
  • FIG. 17 In comparison to a comparable semiconductor component according to FIG. 16, the semiconductor dimensions according to FIG. 17 can be made smaller and otherwise usually more cost-effective with otherwise identical properties.
  • Figures 18 to 25 relate to another example of a manufacturing process.
  • the semiconductor chip 2 is shown in a sectional illustration in FIG. 18, analogously to FIG. 2.
  • a bottom view can be seen in FIG. 19.
  • the semiconductor layer sequence 20 per semiconductor chip 2 is as small as possible. This is one
  • the small light-emitting surface of the semiconductor layer sequence 2 also enables improved optical images, in particular with regard to etendue.
  • the contact surfaces 23 are thus at a comparatively small distance from one another, which is, for example, only 100 ⁇ m or 70 ⁇ m or 60 ⁇ m or 50 ⁇ m.
  • the conductor tracks 33 are preferably applied after a thinning process and extend from the contact surfaces 23 in the direction toward an edge of the base body 5.
  • Connection points 4 a greater distance from each other
  • Such a distance is necessary, for example, for surface mounting in order to avoid electrical short circuits through a solder material or through an electrical conductive adhesive.
  • connection points 4 This is a geometry of the connection points 4 with respect to a geometry of the fanning layer 3 Contact surfaces 23 expandable. So small ones
  • connection points 4 are produced inexpensively. It is also due to the separation of the connection points 4 from the
  • Semiconductor chip 2 are reduced, such as not when soldering the semiconductor component 1 to one
  • Embedding body 6 can be made comparatively thin and in particular have a smaller thickness than that
  • a lateral size of the semiconductor component 1 can be adapted to the requirements for the size of the connection points 4.
  • a size of the semiconductor component 1 is thus essentially limited by the requirements for the connection points 4.
  • the semiconductor component 1 thus has an only slightly increased base area than that
  • FIGS. 24 and 25 correspond to FIGS. 22 and 23, the connection points 4 being attached to mutually opposite edges of the embedding body 6.
  • the component of FIGS. 24 and 25 thus corresponds to the component of FIG. 17.
  • the coating 8 can optionally be present, for example formed by a phosphor layer.
  • FIGS. 26 to 34 show a further example of the
  • a wafer 28 is provided, preferably consisting of the
  • Semiconductor layer sequence 20 can still be essentially completely present. Likewise, the contact areas 23 and the chip encapsulation 62 are preferably still produced in the wafer assembly.
  • the coating 8 is applied.
  • the coating 8 is concerned
  • FIG. 28 shows that the wafer 28 is separated into the semiconductor chips 2.
  • FIGS. 29 to 34 are essentially analogous to the steps in FIGS. 12 to 17.
  • the base body 5 is produced, which can be flush with the coating 8 on the side, for example.
  • the contact areas 23, the chip encapsulation 62 and the base body 5 are thinned.
  • the conductor tracks 33 are then produced, see FIG. 31.
  • connection points 4 and the connection points 4 are connected to each other.
  • Embedding body 6 is generated and the base body assembly is separated into the semiconductor components 1, see FIG. 32.
  • Fluorescent layer 8a see Figure 33.
  • the coating 8b is, for example, a light-scattering layer, that is to say a diffuser layer.
  • the connection points 4 do not need to be embedded in the embedding body 6, seen from an underside, but can also lie on an edge. This is illustrated in Figure 34.
  • a pixelated semiconductor chip 2 is used in the production method of FIGS. 35 to 40, see FIG. 35.
  • the individual pixels 22 are electrically connected via a plurality of fanning out layers 3a, 3b, 3c and with the
  • Fan-out layers 3a, 3b, 3c are electrical plated-through holes 35.
  • the embedding body 6 is composed of three sublayers 66
  • Each of the sublayers 66 corresponds to one of the fan layers 3a, 3b, 3c with the
  • the sub-layers 66 are preferably generated sequentially, see also FIG. 36.
  • FIG. 37 shows a bottom view of the contact areas 23 of the semiconductor chip 2.
  • Contact areas 23 are comparatively small and are, for example, 100 ⁇ m.
  • the fanning out layers 3a, 3b, 3c are illustrated in FIGS. 38 to 40. Starting from the contact surfaces 23, the distance between the connection points 4 is increased, for example to 250 ⁇ m. The associated
  • junction points 4 can be seen in FIG. 41.
  • FIGS. 42 and 43 Another possible one is shown in FIGS. 42 and 43.
  • a common contact area 23 is present as a counter electrode for all pixels 22. This common contact area 23 is located, for example, on an edge of the underside of the semiconductor chip 2.
  • a central contact area can be designed to be comparatively large in order to be efficient
  • FIGS. 46 to 53 Further exemplary embodiments of the semiconductor component 1 are illustrated in FIGS. 46 to 53. A pixelated semiconductor chip 2 is used in each case.
  • the coating 8 is jointly arranged downstream of the pixels 22 and the base body 5. According to FIG. 47, the coating 8 is, for example, a
  • Fluorescent layer is essentially on the
  • a protrusion of the coating 8 over the semiconductor chip 2 is preferably small
  • the coating 8 can also be flush with the semiconductor chip 2, as is also possible in all other exemplary embodiments.
  • Figure 48 it is shown that in addition to
  • Coating is present.
  • the coating 8b completely covers the coating 8a.
  • the coating 8b can be any material
  • the two phosphor layers 8a, 8b are arranged one above the other, in particular congruently.
  • FIG. 50 shows that the phosphor layers 8a, 8b are assigned to the respective pixels 22 in a congruent manner.
  • Diffuser coating 8c can also cover the phosphor layers 8a, 8b and thus the pixels 22, see FIG. 51.
  • FIG. 52 corresponds essentially to that in FIG. 36, with the phosphor layer 8 being flush with the
  • Semiconductor chip 2 closes and projects over the embedding body 5.
  • FIG. 53 illustrates that contact balls 39 can be present.
  • the contact balls 39 are assigned to the connection points 4.
  • the contact balls 39 are made of SnAgCu, for example. This allows a regular solderable
  • An auxiliary carrier 9 is used in the manufacturing process of FIGS. 54 to 58.
  • Base body assembly that is to say the arrangement of the semiconductor chips 2 in the base body 5, is provided, see FIG. 54.
  • the base body composite is thinned, preferably after attachment of the auxiliary carrier 9, so that it provides adequate mechanical stability during the thinning and in the subsequent process steps. In this way, particularly thin semiconductor components can be produced.
  • Conductor tracks 33 are generated and the connection points 4 and the embedding body 6 are produced, see FIG. 56.
  • Semiconductor components 1 with, for example, one each
  • the separation can extend into the auxiliary carrier 9, so that a material of the auxiliary carrier 9 between adjacent ones
  • Semiconductor components 1 is partially removed. The separation takes place, for example, by sawing or laser cutting.
  • the embedding body 6 and / or the base body 5 it is possible for the embedding body 6 and / or the base body 5 to be one
  • the admixture is, for example, boron nitride in order to achieve increased heat conduction.
  • boron nitride in order to achieve increased heat conduction.
  • Alumina particles are used. Also absorbent materials, for example UV absorbers such as soot, or
  • the embedding body 6 can also be produced in that a dielectric film is glued on. Openings for the
  • junction points 4 and / or the plated-through holes 35 can be produced, for example, by means of a laser drilling process. Such holes can be made after a laser drilling process.
  • Fanning layers 3 and the embedding body 6 build up sequentially.
  • Exemplary embodiments have the semiconductor components 1 in each case a plurality of the semiconductor chips 2. It can only ever
  • Identical semiconductor chips 2 may be present or also
  • semiconductor chips 2 of different types as symbolized in FIG. 59 by the different sizes of the semiconductor chips 2.
  • Red, green and blue emitting semiconductor chips 2 can also be combined with one another.
  • Diffuser layer is subordinate.
  • Figure 61 it is shown that different
  • Semiconductor chips 2 are assigned to different phosphor layers 8a, 8b. Some of the semiconductor chips 2 can be free of the coating 8. In this way, red, green and blue-emitting semiconductor components 1 with identical semiconductor chips 2 can be realized.
  • the semiconductor components 1 can therefore be RGB components. The same is equally possible in all other exemplary embodiments.
  • FIGS. 62 to 74 Another one is shown in FIGS. 62 to 74
  • FIGS. 62, 65, 68 and 71 are top views
  • FIGS. 63, 66, 69 and 72 are schematic sectional views and the figures are 64, 67, 70, 73 bottom views.
  • FIGS. 62, 63 and 64 show the two semiconductor chips 2 to which different phosphors 8a, 8b
  • FIGS. 66 and 67 are subordinate.
  • the associated fanning out layer 3 is shown in connection with FIGS. 66 and 67.
  • connection points 4 are present in a square grid within the embedding body 6.
  • FIGS. 71, 72 and 73 show that the connection points 4 can also lie at corners of the embedding body 6.
  • the phosphor layers 8a, 8b need not be limited to the semiconductor chips 2, but can also only be applied to the base body 5 and can thus protrude laterally from the semiconductor chips 2.
  • a manufacturing method largely corresponding to the preceding manufacturing method is shown in connection with FIGS. 75 to 82. There are three of them
  • Semiconductor chips 2 are present, to which a phosphor 8r for generating red light, a phosphor 8g for generating green light and a phosphor 8b for generating blue light are assigned, see FIGS. 75, 76 and 77.
  • three of the semiconductor chips 2 can be present, for example, which differ in their emission wavelength and to which, in contrast to the illustrations in FIGS. 62 to 73, no phosphor is then assigned.
  • the emission wavelengths can in particular be red, green and blue.
  • Embedding body 6 is illustrated in FIGS. 78, 79 and 80.
  • connection points 4 Two can be used to electrically connect the semiconductor chips 2 to a total of four connection points 4
  • FIGS. 81 and 82 Vias and connection points are shown schematically in FIGS. 81 and 82.
  • FIGS. 83 and 84 show a semiconductor chip 2 with many pixels 22 in a narrow grid. Correspondingly, a plurality of fanning-out layers 3a, 3b, 3c are required in order to two such semiconductor chips 2, as illustrated here
  • FIGS. 88 and 89 The associated fanning out layers 3a, 3b, 3c are illustrated in FIGS. 85, 86 and 87.
  • the A phosphor layer 8a, 8b can be assigned to each of the two semiconductor chips, see FIG. 88.
  • the semiconductor components 1 each comprise at least one additional chip 7.
  • the semiconductor chips 2 and the additional chips 7 are connected to the via one or more fanning-out layers 3
  • Connection points 4 electrically connected. Furthermore, semiconductor chips and / or additional chips can be connected to one another via one or more fanning-out layers, as illustrated.
  • FIG. 90 there is an IC chip 7a.
  • the additional chip 7a is optionally with a protective layer 8 on the
  • the additional chip 7b is, for example, a photodiode.
  • FIG. 91 illustrates that the additional chips 7 can be arranged on several levels.
  • the additional chip 7a is, for example, an IC chip with an integrated sensor.
  • the additional chip 7b which is optional in this case, can again be a photodiode.
  • the chip 7c is an ESD protection diode and the additional chip 7d can be a temperature sensor.
  • the ESD protection diode 7c can be attached via electrical connection means 69, such as a solder connection, for example
  • the temperature sensor 7d can be attached via a dielectric connection means 68, such as, for example, an adhesive connection or an electrically insulating adhesive film.
  • a dielectric connection means 68 such as, for example, an adhesive connection or an electrically insulating adhesive film.
  • FIG. 92 illustrates that different coatings 8 can be present. So the chips 2,
  • Fluorescent layer 8c can be assigned. Furthermore, an all-over diffuser layer 8d is optionally available.
  • FIGS. 93 to 103 Another one is shown in FIGS. 93 to 103
  • the chips 2, 7a, 7b, 7c are embedded in the base body 5.
  • the chips 2, 7a, 7b, 7c can have different thicknesses.
  • the additional chip 7c is a through-contacting chip, also called a dummy chip. This means that the additional chip 7c only serves as an electrical via.
  • FIG. 95 shows that a passivation 68 is attached to the chips 7a, 7b. Furthermore, the
  • connection points 4 on the finished embedding body 6 are created at the through-contacts 35 to the fanning-out layers 3. This is illustrated in Figure 99. This allows the connection points 4 to
  • Embed body 6 also protrude. This is possible in the same way in all other exemplary embodiments.
  • the auxiliary carrier 9 is removed and planar electrical connecting lines 38 are created on the side on which the auxiliary carrier 9 was previously, as illustrated in FIG. 101.
  • the additional chips 7a, 7b, 7c can be electrically connected via the connecting lines 38. This step is optional to
  • Coatings 8 applied For example, one
  • Fluorescent layer 8c Fluorescent layer 8c, a diffuser layer 8d, a
  • transparent protective layer 8e a filter layer 8b and an opaque cover layer 8a are present. These layers can be mutually related if necessary
  • Such coatings 8a, 8b, 8c, 8d, 8e can accordingly in all
  • Embodiments are used.
  • the contact balls 39 are produced.
  • Subcarrier is used.
  • the chips 2, 7a, 7b can thus also have different thicknesses after the fanning-in layer 3 has been applied, see FIG. 105.
  • the fanning-out layer 3 can thus also have a corrugated course.
  • the fanning out layer 3 therefore does not necessarily have to lie in one plane.
  • the through contacts 35 and the embedding body 6 or at least a partial layer of the embedding body 6 are produced.
  • a planarization can be achieved by generating the embedding body 6 and by creating the through contacts 35. Process steps corresponding to FIGS. 98 to 103 preferably follow FIG. 106.
  • Figures 107 to 114 relate to another example of a manufacturing process.
  • the configuration of FIG. 107 corresponds to the arrangement of FIG. 97, the auxiliary carrier not needing to be present.
  • Additional chips 7a, 7b, 7c the additional chips 7d, 7e, 7f are attached.
  • the additional chips 7d, 7e, 7f are located in a second plane, which is further away from the light exit side 10.
  • the additional chips 7d, 7e, 7f are, for example, memory chips, address chips and / or interfaces for a data input and a data output.
  • the additional chips 7d, 7e, 7f are attached, for example, via the connecting means 68, 69.
  • the connecting means 69 is electrically conductive and is, for example, one
  • Solder connection a sinter connection, a conductive adhesive or an electrically conductive adhesive film, whereas
  • Connection means 68 is electrically non-conductive and for example an adhesive connection or an electrical
  • the dummy chips 7g designed as plated-through holes are preferably mounted, see FIG. 109.
  • a further fanning-out layer 3 is then produced, on which the further plated-through holes 35 are created.
  • This further fanning out layer 3 is in turn surrounded by a partial layer of the embedding body 6. This is shown in Figure 113.
  • the coatings 8 can be made analogously to FIG. 102 and analogously to the step in FIG. 101 the connecting lines 38 are created on the light exit side 10.
  • FIG. 115 builds on the arrangement in FIG. 95, for example. However, there is no
  • Subcarriers are provided on the light exit side 10 so that the connecting lines 38 can be generated directly.
  • the embedding body 6 or a partial layer of the embedding body 6 is preferably applied in a structured manner, so that 33 openings are made on the conductor tracks
  • Embedding body 6 can be seen in FIG. 118.
  • connection points 4 are then placed on these plated-through holes 35 and on the finished embedding body 6
  • Figures 120 to 123 illustrate an alternative
  • This procedure is special suitable for different chip heights of the chips in inner layers.
  • FIG. 120 The configuration of FIG. 120 is based on the arrangement of FIG. 117. Analogous to the method of FIGS. 107 to 114, a further layer of the additional chips 7d, 7e, 7f can be attached. The dummy chips 7g are optional
  • Vias especially in the form of metallizations are especially in the form of metallizations.
  • the additional chips 7d, 7e, 7f are optional.
  • Embedding body 6 is completely applied.
  • the embedding body 6 covers the vias 35 previously generated and the additional chips 7g designed as vias.
  • step 123 the embedding body 6 is thinned, so that the plated-through holes 35 and the dummy chips 7g are exposed. Further processing takes place
  • FIGS. 99 to 103 preferably analogous to FIGS. 99 to 103.
  • FIGS. 126 to 157 relate to exemplary embodiments of semiconductor components 1, in particular for video walls.
  • Each of the RBG-LED components represents a pixel 11.
  • the size of the pixel 11 is limited, inter alia, by the size of the RBG LED components, that is to say that a pixel 11 cannot become as small as desired. So that for one
  • NPP narrow pixel pitch
  • the term “narrow pixel pitch”, or NPP for short denotes the concept of integrating many units of red, green and blue emitting LED chips for the pixels 11 in a large module, so that a customer no longer has a large number of individual RGB LED components
  • the LED chips can also be packed closer together, which reduces the size of the pixels 11 and thus the necessary distance for the observer.
  • the semiconductor components 1 described here it is possible to arrange the individual semiconductor chips 2 closely next to one another, to make efficient electrical contact, and to produce modules with many pixels 11. For this purpose, flip chips are preferably used.
  • a limiting factor for small pixels with small chip spacing is above all the wiring of the chips in the substrate or in the carrier, that is, how finely can the wiring structures be produced and how can they be stacked and how do the necessary plated-through holes, also known as interconnects or vias.
  • the smallest possible via that can be produced is for common substrates such as printed circuit boards
  • the pixels 11 are each formed by a red-emitting semiconductor chip 2r, by a green-emitting semiconductor chip 2g and by a blue-emitting semiconductor chip 2b.
  • the semiconductor chips 2b, 2r, 2g are flip chips.
  • the semiconductor chips 2b, 2r, 2g can each have a volume emitter
  • the individual semiconductor chips 2b, 2r, 2g have a top view of the light exit side 10
  • a distance from chip edge to chip edge between adjacent semiconductor chips 2b, 2r, 2g is preferably at least 10 ym and / or at a maximum of 100 ym, for example around 25 ym. All semiconductor chips 2b, 2r, 2g can use the same
  • Pitch may be arranged in the semiconductor device 1.
  • the arrangement and the number of electrical connection points 4 is illustrated only schematically in FIG. 126.
  • FIG. 127 shows that instead of flip chips for the semiconductor chips 2, chips with electrical ones are also shown
  • FIG. 126 applies accordingly to FIG. 127.
  • connection points 4 are present in FIG. 129, these coatings extending onto the potting body 6.
  • an ambient light sensor can be present as additional chip 7b.
  • the additional chip 7b is, for example, with the optical one
  • the additional chip 7b is electrically connected via the planar connecting line 38 and a dummy chip 7c.
  • a driver circuit is present as additional chip 7a.
  • the driver circuit 7a can be attached to the potting body 6 and is optionally provided with the passivation 68, see FIG. 130.
  • the driver circuit 7a can also be integrated in the potting body 6, see FIG. 131.
  • Narrow pixel pitch modules are manufactured for video walls, for example, whose pixel sizes and pixel spacings are smaller than with previous technologies. Compared to
  • More complex interconnections can also be implemented by means of several fan-out layers, that is to say fan layers 3.
  • fan layers 3 For example, there is a matrix connection with one layer for the connection of the cathodes, one layer for the
  • the design of the semiconductor components 1 described here has no intrinsic thermal disadvantages, it can be adapted to the thermal requirements by the thickness of the fan-out layer and the choice of metals, in particular Ni or Cu.
  • a semiconductor component 1 can be efficiently produced, for example as a module, which, in addition to the LED chips, also other chips or components such as sensor chips, IC chips, components with optical function or optically inactive chips included and connected. This enables a significantly expanded range of functions to be offered.
  • LED current drivers and RBG controls can be integrated to make a higher one
  • Module pads i.e. the number of connections 4, to reduce.
  • Reflex light barrier ICs and ESD protection diodes can also be integrated.
  • optically inactive chips or elements are, for example, current limiters or temperature limiters, integrated circuits with driver function, evaluation function,
  • Memory function or interface function classic passive components such as resistors, capacitors or inductors, non-optical sensors such as temperature sensors, position sensors, Hall sensors, pressure sensors or sound sensors, and also in particular dummy chips made of metal or one
  • Pads 4 designed.
  • FIG. 133 there is a dedicated solder contact layer for the connection points 4.
  • a structured dielectric layer can be attached below each fanning-out layer 3. This is particularly helpful if the chips 2, 7 are in additional Layers are integrated, as shown for example in Figures 108 or 120.
  • the fanning-out layers 3 and / or the plated-through holes 35 can be made of copper and / or nickel and / or aluminum.
  • layers can be between the contact surfaces 23 and the fanning out layers 3 and the plated-through holes 35 to improve the electrical contact
  • Such layers are in particular made of titanium and / or platinum and / or palladium and / or tungsten nitride or alloys or layers thereof. Also the
  • Contact surfaces 23 and the connection points 4 can consist of titanium and / or platinum and / or palladium and / or tungsten nitride and / or gold and / or tin and / or silver and / or copper and / or aluminum or alloys or layers thereof.
  • Light exit side 10 is roughened.
  • the semiconductor component 1 designed as a chip-sized package can have additional electrically non-conductive layers on the
  • Such layers are made, for example, of at least one silicone, epoxy, glass and / or polysiloxane, it being possible for light converter materials, fillers, diffusers, filters, absorbers, reflectors, dyes or mixtures of these to be enriched. This is illustrated in particular in FIG. 134.
  • the semiconductor components 1, in particular narrow pixels
  • Pitch modules are, usually have an area of a few centimeters by a few centimeters. They should therefore have a thickness that sufficiently stabilizes the semiconductor component 1 in the target size. Such semiconductor components 1 can be made very thin.
  • Semiconductor components 1 of FIGS. 129 to 134 each have only one pixel 11. However, a multiplicity of is preferred
  • FIGS. 135 to 152 are top views, that is, with a view of the light exit side 10 of a semiconductor component 1.
  • FIGS. 135 to 143 show semiconductor components 1 with a different arrangement and geometry of pixels 11, sometimes with additional chips 7.
  • a display is composed of one or more semiconductor components 1.
  • the arrangement of the pixels in the component and in the display usually takes place in a regular grid.
  • FIGS. 144 to 152 each show the structure of a
  • FIG. 135 there is no dedicated edge area around the semiconductor chips 2.
  • Several of the semiconductor components 1 can thus be attached next to one another such that all the pixels 11 are arranged in the same grid.
  • semiconductor component 1 has an edge on one side of the base body 5. In Figure 137 there is such an edge all around.
  • An edge of the semiconductor component 1 around the pixels 11 can be made very narrow or can even be omitted entirely, so that the pixels 11 can be arranged across components with the same pitch. The same applies to all other exemplary embodiments.
  • the semiconductor component 1 is designed as a divided pixel field. Between the two subfields there is an area of the base body 5 which is free of chips.
  • the pixel field has a defect that is free of one of the pixels 11.
  • An electrical via or an additional chip can optionally be attached to such a defect.
  • FIG. 141 it also being possible for an edge of the base body 5 to be provided with additional chips 7.
  • the additional chips 7 are preferably present at the module level, but not at the pixel level. This means that the additional chips 7 are not necessarily assigned to individual pixels 11.
  • the pixels 11 do not necessarily have to be in a square or rectangular grid, but also, for example, in one
  • FIG. 144 illustrates an example in which a pixel 11 cannot represent the color range visible to humans almost completely, as is usual with video walls, by means of red / green / blue color mixing, but only one clearly
  • Pixel 11 two converted chips 2w, which emit white light of different color temperatures, suitable for example for a video wall that can only display brightness but no colors, but is in terms of
  • Color temperature can match the ambient light.
  • FIGS. 145 to 147 represent further configurations of pixels 11, for example in video walls.
  • the pixel 11 in FIG. 145 is elongated in a rectangular manner and contains three, for example, square semiconductor chips 2r, 2g and 2g in the emission colors red, green and blue.
  • the pixel 11 of FIG. 146 is rectangular in plan view and contains three rectangular elongated semiconductor chips 2r, 2g, 2b in the emission colors red, green and blue.
  • Pixel 11 in FIG. 147 is square and also contains square semiconductor chips 2r, 2g, 2b, in particular four pieces, for example in the emission colors red, twice green and blue.
  • square semiconductor chips 2r, 2g, 2b in particular four pieces, for example in the emission colors red, twice green and blue.
  • rectangular elongated or differently designed plan views can also be used
  • a semiconductor chip with a fourth emission color can also be used, see for example the yellow one
  • emitting semiconductor chip 2y in Figure 148 Alternatively or in addition to a yellow emitting semiconductor chip can a cyan-emitting semiconductor chip may also be present.
  • the rectangular elongated pixel 11 in FIG. 149 has six, for example square, semiconductor chips.
  • the emission colors red, green and blue can be represented twice.
  • an additional emission color can be used instead of two semiconductor chips emitting in the same color.
  • FIG. 150 illustrates that a pixel 11 can also contain one or more additional chips 7 in addition to the semiconductor chips 2r, 2g, 2b.
  • the additional chips 7 are, for example, three photo sensors with different color filters in order to detect ambient light and emission light of the pixel 11 in brightness and color and with them
  • the additional chips 7 can thus be integrated on the component level, on the pixel level or also on both levels.
  • FIGS. 151 and 152 show exemplary embodiments of
  • Pixels 11 which are neither square nor rectangular seen in plan view, but for example triangular or hexagonal, optionally with or without additional chips.
  • Pixels can be used to make trigonal or
  • FIG. 153 shows a control of an exemplary embodiment of a semiconductor component 1.
  • the computing unit 12 arrives at a computing unit 12, which a data output stream 13b towards that designed as a display Semiconductor component 1 generated.
  • the computing unit 12 can be designed as a separate component or can also be integrated in the semiconductor component 1.
  • Such an arrangement can be used to implement downsampling, for example:
  • the number of pixels to be displayed is greater than the number of pixels that can be displayed on the display. It is therefore first calculated down to a smaller number of pixels, which is then displayed. For example, a
  • the computing unit 12 can be designed as a separate component or can also be integrated in the semiconductor component 1.
  • a special and particularly effective form of downsampling can be implemented for a regular arrangement of not only all pixels 11, but all semiconductor chips 2 in the complete display, optionally together with a control according to FIG. 153.
  • the pixels of the grid on semiconductor chips are not classic
  • the downsampling rate is fixed by the design of the display, which means that a simpler computing unit is sufficient.
  • the number of pixels that can be displayed can be increased significantly and / or with a given number of pixels to be displayed while the image sharpness remains the same with a given or limited number of semiconductor chips
  • FIGS. 154 to 157 each show a regular arrangement of semiconductor chips 2r, 2g, 2b in the display.
  • Figures 156 and 157 relate to a 1 x 3 arrangement
  • Figures 154 and 155 each to a 2 x 2 arrangement. Only a small section of the complete display is shown.
  • Figures 154 and 156 show a non-overlapping
  • FIGS. 155 and 157 each show
  • Each pixel is 4 or 3
  • each semiconductor chip also has 4 or 3 pixels. This is additionally illustrated in FIGS. 158 and 159.
  • n x 3 x (m - 2) pixels A total of 3 x n x m chips are required for this.
  • n x m pixels can thus be represented classically, and with subsampling according to FIG. 155, on the other hand, 2 x (n - 1) x 2 x (m - 1) pixels. To do this, a total of 2 x 2 x n x m chips
  • Downsampling rate and the special form illustrated here with a fixed downsampling rate specified by the display can be combined.
  • Downsampling can take place on component level, on module level or on display level.
  • the required computing unit can be monolithically integrated on the display level or on
  • Component level or module level can be integrated distributed.
  • downsampling can be carried out at the display level, but the computing unit is implemented in a distributed manner at the component level and / or module level, so that neighboring modules coordinate accordingly in their pixel overlap area.
  • the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

In einer Ausführungsform ist das Halbleiterbauteil (1) oberflächenmontierbar und umfasst einen lichtemittierenden Halbleiterchip (2), der elektrische Kontaktflächen (23) aufweist. Ein lichtundurchlässiger Grundkörper (5) umgibt den Halbleiterchip (2) seitlich. Eine elektrische Auffächerungsschicht (3) beinhaltet elektrische Leiterbahnen (33). Elektrische Anschlussstellen (4) dienen zur externen elektrischen Kontaktierung des Halbleiterbauteils (1). Die Kontaktflächen (23) und die Anschlussstellen (4) liegen auf unterschiedlichen Seiten der Auffächerungsschicht (3). Die Kontaktflächen (23) sind mittels der Auffächerungsschicht (3) mit den zugehörigen Anschlussstellen (4) elektrisch verbunden. Die Anschlussstellen (4) sind gegenüber den Kontaktflächen (23) expandiert.

Description

Beschreibung
OPTOELEKTRONISCHES HALBLEITERBAUTEIL UND HERSTELLUNGSVERFAHREN FÜR OPTOELEKTRONISCHE HALBLEITERBAUTEILE
Es wird ein optoelektronisches Halbleiterbauteil angegeben. Darüber hinaus wird ein Herstellungsverfahren für ein solches Halbleiterbauteil angegeben.
Die Druckschrift US 2010/0193819 Al betrifft LED-Chips, die auf einem Träger mit elektrischen Anschlussflächen angebracht sind .
Aus der Druckschrift US 2008/0308917 Al ist ein IC-Bauteil mit einer Fan-out-Struktur bekannt.
In der Druckschrift US 2017/0141066 Al finden sich
elektronische Bauteile mit mehreren Lagen von elektrischen Leiterbahnen in einem Träger.
In der Druckschrift DE 10 2016 121 099 Al ist ein
Herstellungsverfahren für LED-Bauteile offenbart, wobei LED- Chips umgossen und nachfolgend durch einen Verguss hindurch vereinzelt werden.
Eine zu lösende Aufgabe liegt darin, ein optoelektronisches Halbleiterbauteil anzugeben, das effizient herstellbar und montierbar ist.
Diese Aufgabe wird unter anderem durch ein optoelektronisches Halbleiterbauteil und durch ein Herstellungsverfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Bei dem hier beschriebenen Halbleiterbauteil ist mindestens ein lichtemittierender Halbleiterchip mit elektrischen
Kontaktflächen auf einer Auffächerungsschicht, auch als Fan out bezeichnet, angebracht. Die Auffächerungsschicht
verbindet die Kontaktflächen des Halbleiterchips mit
elektrischen Anschlussstellen des Halbleiterbauteils. Dadurch können die Anschlussstellen größer gestaltet sein oder einen größeren Abstand zueinander aufweisen als die Kontaktflächen .
Gemäß zumindest einer Ausführungsform ist das
Halbleiterbauteil oberflächenmontierbar. Das heißt, das
Halbleiterbauteil kann mittels Oberflächenmontage, kurz SMT oder Surface Mounted Technology, an einem externen Träger wie einer Leiterplatte montiert werden.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil einen oder mehrere lichtemittierende und/oder infrarot-emittierende und/oder ultraviolett
emittierende Halbleiterchips. Der Begriff „lichtemittierend" bezieht sich somit hier und im Folgenden bevorzugt auf sichtbares Licht, kann aber gleichermaßen nahultraviolette Strahlung und/oder nahinfrarote Strahlung einschließen. Bei dem mindestens einen Halbleiterchip handelt es sich um eine Laserdiode, eine Superlumineszenzdiode oder bevorzugt um einen Leuchtdiodenchip, kurz LED-Chip.
Gemäß zumindest einer Ausführungsform umfasst der mindestens eine Halbleiterchip elektrische Kontaktflächen . Die
elektrischen Kontaktflächen können an zwei einander
gegenüberliegenden Hauptseiten des Halbleiterchips angebracht sein. Bevorzugt befinden sich die elektrischen Kontaktflachen an einer einzigen Hauptseite des Halbleiterchips. Das heißt, der Halbleiterchip kann ein Flip-Chip sein. Es ist möglich, dass in dem Halbleiterbauteil Flip-Chips und Chips mit
Kontaktflachen an beiden Hauptseiten kombiniert vorliegen. Bevorzugt jedoch sind alle Halbleiterchips Flip-Chips.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil einen lichtundurchlässigen Grundkörper. Insbesondere ist der Grundkörper für die im Betrieb der
Halbleiterchips erzeugte Strahlung undurchlässig.
Gemäß zumindest einer Ausführungsform umgibt der Grundkörper den zumindest einen Halbleiterchip seitlich. Das heißt, Seitenflächen des Halbleiterchips können vollständig und/oder ringsum von dem Grundkörper unmittelbar bedeckt sein.
Zumindest eine Lichtaustrittsseite des Halbleiterchips ist bevorzugt frei von dem Grundkörper. Eine Seite des
Halbleiterchips, an der sich die Kontaktflächen befinden, kann vollständig von den Kontaktflächen zusammen mit dem Grundkörper bedeckt sein.
Der Grundkörper ist bevorzugt reflektierend für sichtbares Licht und erscheint einem Betrachter beispielsweise weiß. Ebenso kann der Grundkörper absorbierend und damit schwarz sein oder auch farbig gestaltet sein.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil eine oder mehrere elektrische
Auffächerungsschichten. Die mindestens eine
Auffächerungsschicht umfasst eine zweidimensional
strukturierte elektrisch leitfähige Schicht. Diese Struktur wird im Folgenden verkürzt mit "Leiterbahn" benannt. Bevorzugt besteht diese Struktur aus einem oder aus mehreren Metallen .
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil elektrische Anschlussstellen zur externen elektrischen Kontaktierung des Halbleiterbauteils. Die
Anschlussstellen sind bevorzugt zur Oberflächenmontage geeignet. Die Anschlussstellen sind bevorzugt durch eine oder mehrere Metallschichten gebildet und vollständig metallisch.
Gemäß zumindest einer Ausführungsform liegen die
Kontaktflächen und die Anschlussstellen auf unterschiedlichen Seiten der Auffächerungsschicht. Das heißt, die
Auffächerungsschicht kann zwischen den Kontaktflächen der Halbleiterchips und den Anschlussstellen des
Halbleiterbauteils liegen. Die mindestens eine
Auffächerungsschicht kann also eine zwischenliegende Ebene darstellen .
Gemäß zumindest einer Ausführungsform sind die Kontaktflächen mittels der Auffächerungsschicht mit den zugehörigen
Anschlussstellen elektrisch verbunden. Dabei liegt zwischen den Kontaktflächen und den Anschlussstellen bevorzugt
ausschließlich eine ohmsche, metallische und/oder
unmittelbare elektrische Verbindung über die
Auffächerungsschicht vor. Alternativ können weitere
elektrische Komponenten zwischengeschaltet sein, insbesondere falls das Halbleiterbauteil mehrere Ebenen von
Halbleiterchips oder anderen zusätzlichen Komponenten
aufweist .
Gemäß zumindest einer Ausführungsform sind die
Anschlussstellen gegenüber den Kontaktflächen expandiert. Dies bedeutet etwa, dass die Anschlussstellen gegenüber den zugehörigen Kontaktflachen vergrößert sind und/oder einen größeren Abstand zueinander aufweisen und/oder eine andere Grundfläche aufweisen als die zugeordneten Kontaktflachen . Insbesondere liegen die Anschlussstellen in einem anderen, größeren Rastermaß vor als die Kontaktflachen .
Gemäß zumindest einer Ausführungsform erstreckt sich der Grundkörper zwischen den Halbleiterchip und die
Auffächerungsschicht. Mit anderen Worten befindet sich der Grundkörper in vertikaler Richtung gesehen, also senkrecht zur Lichtaustrittsseite, stellenweise zwischen dem
Halbleiterchip und der Auffächerungsschicht. Beispielsweise überdeckt der Halbleiterchip einen Teil des Grundkörpers in einer Draufsicht auf das Halbleiterbauteil.
Gemäß zumindest einer Ausführungsform weist das
optoelektronische Halbleiterbauteil einen Chipverguss auf. Beispielsweise sind Kontaktflächen des Halbleiterchips in den Chipverguss eingebettet. Die Kontaktflächen können bündig mit dem Chipverguss abschließen, insbesondere auf einer der
Lichtaustrittsseite gegenüberliegenden Seite des
Chipvergusses. Der Chipverguss füllt insbesondere einen
Zwischenraum zwischen den Kontaktflächen vollständig. Der Chipverguss ist beispielsweise für die im Betrieb zu
erzeugende Strahlung strahlungsundurchlässig. Beispielsweise enthält der Chipverguss ein Polymermaterial, etwa ein Epoxid oder ein Silikon.
In mindestens einer Ausführungsform ist das Halbleiterbauteil oberflächenmontierbar und umfasst mindestens einen im Betrieb lichtemittierenden und/oder infrarot-emittierenden und/oder ultraviolett-emittierenden Halbleiterchip, der elektrische Kontaktflächen aufweist. Ein lichtundurchlässiger Grundkörper oder ein bezüglich der emittierten Strahlung
strahlungsundurchlässiger Grundkörper umgibt den mindestens einen Halbleiterchip seitlich. Eine elektrische
Auffächerungsschicht beinhaltet elektrische Leiterbahnen. Elektrische Anschlussstellen dienen zur externen elektrischen Kontaktierung des Halbleiterbauteils. Die Kontaktflächen und die Anschlussstellen liegen auf unterschiedlichen Seiten der Auffächerungsschicht. Die Kontaktflächen sind mittels der Auffächerungsschicht mit den zugehörigen Anschlussstellen elektrisch verbunden. Die Anschlussstellen sind gegenüber den Kontaktflächen geometrisch expandiert.
Gemäß zumindest einer Ausführungsform sind die Leiterbahnen der Auffächerungsschicht und die Anschlussstellen in
wenigstens einem Einbettkörper eingebettet, insbesondere in genau einem Einbettkörper . Dabei kann der Einbettkörper mehrere Teilschichten aufweisen, bevorzugt je aus dem
gleichen Material. Der Einbettkörper ist bevorzugt mittels Gießen, Spritzen und/oder Pressen erzeugt, kann aber auch eine auflaminierte Folie sein.
Gemäß zumindest einer Ausführungsform schließt der
Einbettkörper direkt an den Grundkörper an. Das heißt, der Einbettkörper und der Grundkörper berühren sich. In Richtung hin zu dem Einbettkörper schließt der Grundkörper bevorzugt bündig mit den Kontaktflächen und mit den Leiterbahnen der dem betreffenden lichtemittierenden Halbleiterchip
nächstgelegenen Auffächerungsschicht ab.
Gemäß zumindest einer Ausführungsform befindet sich eine Halbleiterschichtenfolge des Halbleiterchips an einer der Auffächerungsschicht abgewandten Seite der Kontaktflächen . Zwischen der Halbleiterschichtenfolge und den Kontaktflachen kann eine innerhalb des Halbleiterchips befindliche
Stromaufweitungsstruktur angebracht sein, insbesondere falls es sich bei dem Halbleiterchip um einen Flip-Chip handelt. Eine der Auffächerungsschicht abgewandte Hauptseite der
Halbleiterchips ist bevorzugt frei von elektrischen
Kontaktflachen .
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip oder ist zumindest einer der Halbleiterchips in mehrere Pixel unterteilt. Die Pixel sind bevorzugt unabhängig voneinander elektrisch ansteuerbar. Eine Anzahl der Kontaktflächen des betreffenden Halbleiterchips liegt bevorzugt beim Doppelten der Anzahl der Pixel oder bei der Anzahl der Pixel plus 1.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil mehrere der lichtemittierenden und/oder infrarot-emittierenden und/oder ultraviolett-emittierenden Halbleiterchips. Die Halbleiterchips sind gemeinsam in den Grundkörper eingebettet. Bevorzugt liegen diese
Halbleiterchips in einer gemeinsamen Ebene. Diese gemeinsame Ebene kann parallel zur Auffächerungsschicht oder zu
zumindest einer der Auffächerungsschichten orientiert sein.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil insgesamt weniger Anschlussstellen auf als Kontaktflächen vorhanden sind. Damit kann eine Anzahl der Anschlussstellen im Vergleich zu einer einzelnen Montage der Halbleiterchips reduziert sein. Die Reduzierung der
Anschlussstellen ist insbesondere durch einen Verlauf der Leiterbahnen in der zumindest einen Auffächerungsschicht ermöglicht. Somit können in der Auffächerungsschicht oder in den Auffächerungsschichten mehrere der Kontaktflächen der Halbleiterchips elektrisch unmittelbar miteinander verbunden sein .
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil mehrere der Auffächerungsschichten. Die Leiterbahnen in den unterschiedlichen Auffächerungsschichten verlaufen bevorzugt mindestens zum Teil verschieden
voneinander. Das heißt, die Leiterbahnen in den
Auffächerungsschichten sind nur teilweise deckungsgleich angeordnet .
Gemäß zumindest einer Ausführungsform ist pro
Auffächerungsschicht mindestens eine Teilschicht des
Einbettkörpers vorhanden. Bevorzugt ist eine Anzahl der Teilschichten des Einbettkörpers gleich der Anzahl der Auffächerungsschichten .
Gemäß zumindest einer Ausführungsform sind benachbarte
Auffächerungsschichten über elektrische Durchkontaktierungen elektrisch miteinander verbunden. Die Durchkontaktierungen können aus dem gleichen oder aus einem anderen Material sein als die Leiterbahnen der Auffächerungsschichten. Die
Durchkontaktierungen verlaufen bevorzugt senkrecht zu den Auffächerungsschichten. Insbesondere weisen die
Durchkontaktierungen kleinere seitliche Abmessungen auf als die zugehörigen Leiterbahnen der angrenzenden
Auffächerungsschicht oder der beiden angrenzenden
Auffächerungsschichten. Es ist möglich, dass die
Durchkontaktierungen eine größere Höhe aufweisen als die Auffächerungsschichten dick sind.
Gemäß zumindest einer Ausführungsform weist zumindest eine oder die Mehrzahl der Auffächerungsschichten oder jede der Auffächerungsschichten oder die jeweilige
Auffächerungsschicht zusammen mit den zugehörigen
Durchkontaktierungen eine Dicke auf, die höchstens 30 ym oder 20 ym oder 10 ym beträgt. Alternativ oder zusätzlich liegt diese Dicke bei höchstens 75 % oder 50 % oder 30 % einer mittleren Dicke des mindestens einen zugeordneten
Halbleiterchips. Mit anderen Worten sind die
Auffächerungsschichten zusammen mit den Durchkontaktierungen vergleichsweise dünn. Die Auffächerungsschichten tragen zu einer Gesamtdicke des Halbleiterbauteils bevorzugt nicht signifikant bei.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil einen oder mehrere Zusatzchips. Der
mindestens eine Zusatzchip ist bevorzugt aus der folgenden Gruppe ausgewählt: Fotodiode, Fototransistor, IC-Chip, IC- Chip mit integrierter Fotodiode, Widerstand,
temperaturabhängiger Widerstand, Schutzdiode gegen Schäden durch elektrostatische Entladungen, kurz ESD-Diode,
Speicherchip, Adresschip, Platzhalterchip, auch als
Durchkontaktierungschip oder Dummy-Chip bezeichnet. Es können mehrere verschiedene Arten von Zusatzchips in dem
Halbleiterbauteil miteinander kombiniert vorliegen.
Gemäß zumindest einer Ausführungsform ist der Zusatzchip oder einer der Zusatzchips seitlich neben dem zumindest einen Halbleiterchip angeordnet. Damit können der Halbleiterchip und der betreffende Zusatzchip in einer gemeinsamen Ebene parallel zu der Auffächerungsschicht und/oder zu den
Anschlussstellen angebracht sein. Es ist möglich, dass sich in einer Ebene an einer Lichtaustrittsseite die
Halbleiterchips befinden und dass einige oder alle der Zusatzchips in einer darunterliegende Ebene oder in mehreren darunterliegenden Ebenen angeordnet sind.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil eine oder mehrere planare elektrische
Verbindungsleitungen. Die mindestens eine Verbindungsleitung befindet sich nur an einer der Auffächerungsschicht
abgewandten Seite des Halbleiterchips oder des Zusatzchips. Die Verbindungsleitung ist stellenweise an dem Grundkörper aufgebracht. Über die Verbindungsleitungen sind
beispielsweise elektrische Kontaktflächen der Zusatzchips und/oder der Halbleiterchips, sofern es sich bei diesen nicht um Flip-Chips handelt, elektrisch anschließbar, wobei diese Kontaktflächen an der Lichtaustrittsseite liegen.
Gemäß zumindest einer Ausführungsform ist die
Verbindungsleitung oder mindestens eine der
Verbindungsleitungen oder alle Verbindungsleitungen
elektrisch direkt mit der Auffächerungsschicht oder einer der Auffächerungsschichten verbunden. Dies bedeutet, dass die Verbindungsleitung in ohmschen Kontakt mit der
Auffächerungsschicht steht. Alternativ oder zusätzlich kann zwischen zumindest einer der Verbindungsleitungen und der zugehörigen Auffächerungsschicht eine elektrische Komponente wie einer der Zusatzchips angebracht sein.
Gemäß zumindest einer Ausführungsform schließen die
Anschlussstellen und der Einbettkörper in Richtung weg vom Halbleiterchip bündig miteinander ab. Alternativ können die Anschlussstellen den Einbettkörper in Richtung weg von dem mindestens einen Halbleiterchip überragen. Gemäß zumindest einer Ausführungsform enden der Grundkörper, die Auffächerungsschicht und/oder der Einbettkörper in seitlicher Richtung bündig miteinander. Das heißt, seitliche Abmessungen des Halbleiterbauteils sind durch den Grundkörper zusammen mit der Auffächerungsschicht und dem Einbettkörper vorgegeben. Insbesondere reicht keiner der Halbleiterchips und/oder der Zusatzchips bis an Seitenflächen des
Halbleiterbauteils heran.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil eine oder mehrere optische Beschichtungen. Die mindestens eine optische Beschichtung ist aus der
folgenden Gruppe ausgewählt: LeuchtstoffSchicht, organische Schutzschicht, FüllstoffSchicht, anorganische Schutzschicht, Lackschicht, Farbfilterschicht wie Tageslichtfilter,
Diffusorschicht, Farbgebungsschicht, Absorberschicht,
Passivierungsschicht, Antireflexschicht, Spiegelschicht, dichroitische Schicht. Es können mehrere verschiedenartig gestaltete Beschichtungen kombiniert in dem Halbleiterbauteil vorliegen. Zum Beispiel umfasst die Beschichtung ein
Material, insbesondere als Matrixmaterial für eine
Beimengung, das ein Silikon, ein Epoxid, ein Glas und/oder ein Polysiloxan oder ein Polysilazan ist.
Gemäß zumindest einer Ausführungsform überdeckt die
Beschichtung oder eine der Beschichtungen den Halbleiterchip oder mindestens einen der Halbleiterchips teilweise oder vollständig. Insbesondere handelt es sich bei einer solchen Beschichtung um eine LeuchtstoffSchicht und/oder um eine DiffusorSchicht .
Gemäß zumindest einer Ausführungsform ist in Draufsicht gesehen eine Grundfläche des Halbleiterbauteils um höchstens einen Faktor 5 oder 3 oder 1,5 größer als eine Grundfläche des mindestens einen Halbleiterchips. Mit anderen Worten ist aufgrund des Grundkörpers und des Einbettkörpers sowie der Auffächerungsschicht das Halbleiterbauteil gegenüber den Halbleiterchips nicht allzu sehr vergrößert.
Gemäß zumindest einer Ausführungsform schließt der mindestens eine Halbleiterchip und/oder die Beschichtung in Richtung weg von den Anschlussstellen bündig mit dem Grundkörper ab. Dies gilt insbesondere, falls die Beschichtung eine
LeuchtstoffSchicht ist.
Gemäß zumindest einer Ausführungsform ist das
Halbleiterbauteil für eine Videowand, auch als Video wall bezeichnet, vorgesehen. Gegenüber einer Anordnung einzelner Halbleiterchips oder Bildpunkte auf einem Montageträger lassen sich bei dem hier beschriebenen Halbleiterbauteil viele der Bildpunkte integrieren, sodass die Videowand aus relativ wenigen oder auch nur aus einem Halbleiterbauteil zusammengesetzt werden kann. Damit lässt sich ein
Montageaufwand reduzieren. Die Videowand weist zum Beispiel 1920 x 1080 Bildpunkte auf.
Gemäß zumindest einer Ausführungsform umfasst das
Halbleiterbauteil einen oder mehrere Bildpunkte. Der
mindestens eine Bildpunkt ist zur Abstrahlung von Licht einer einstellbaren Farbe eingerichtet. Damit können die Bildpunkte zur Darstellung von Filmen dienen.
Gemäß zumindest einer Ausführungsform weist jeder der
Bildpunkte mehrere der Halbleiterchips auf. Die
Halbleiterchips innerhalb der Bildpunkte können baugleich sein und zur Emission verschiedener Farben mit zumindest einem Leuchtstoff versehen sein. Alternativ sind die
Halbleiterchips verschieden voneinander aufgebaut und
emittieren bevorzugt rotes, grünes und blaues Licht.
Gemäß zumindest einer Ausführungsform ist ein Abstand
zwischen benachbarten Halbleiterchips innerhalb der
Bildpunkte gleich einem Abstand benachbarter Bildpunkte zueinander. Damit ist es möglich, dass derselbe
Halbleiterchip zeitlich nacheinander verschiedenen
Bildpunkten zugeordnet werden kann. Das heißt, die Bildpunkte können in Draufsicht gesehen überlappen und sich
Halbleiterchips teilen.
Gemäß zumindest einer Ausführungsform ist ein äußerer Rand des Grundkörpers in Draufsicht auf die Lichtaustrittsseite gesehen schmaler als ein Abstand zwischen benachbarten
Bildpunkten. Damit können mehrere der Halbleiterbauteile nebeneinander angeordnet werden, sodass bauteilübergreifend die Bildpunkte in einem gleichmäßigen Raster angebracht werden können, zum Beispiel in einem Rechteckraster oder in einem Sechseckraster.
Darüber hinaus wird ein Herstellungsverfahren angegeben. Mit dem Herstellungsverfahren wird ein optoelektronisches
Halbleiterbauteil hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Herstellungsverfahrens sind daher auch für das Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst das
Herstellungsverfahren die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
A) Bereitstellen der Halbleiterchips, B) Einbetten der Halbleiterchips in den Grundkörper,
D) Erzeugen der Auffächerungsschicht,
E) Aufbringen der Anschlussstellen an der fertigen
AuffächerungsSchicht ,
F) Erstellen des lichtundurchlässigen Einbettkörpers mittels Gießen, Spritzen, Pressen, und/oder Folienlamination, und
G) Vereinzeln zu den Halbleiterbauteilen.
Gemäß zumindest einer Ausführungsform umfasst das
Herstellungsverfahren die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
A) Bereitstellen der Halbleiterchips,
B) Einbetten der Halbleiterchips in den Grundkörper,
D) Erzeugen der Auffächerungsschicht,
E2) Aufbringen der Durchkontaktierungen an der fertigen
AuffächerungsSchicht ,
F) Erstellen des lichtundurchlässigen Einbettkörpers mittels Gießen, Spritzen und/oder oder Pressen,
X) Wiederholung der Schritte D) , E2), und F) zur Erzeugung weiterer Lagen von Auffächerungsschichten,
D) Erzeugen der Auffächerungsschicht,
E) Aufbringen der Anschlussstellen an der fertigen
AuffächerungsSchicht ,
F) Erstellen des lichtundurchlässigen Einbettkörpers mittels Gießen, Spritzen, Pressen, und/oder Folienlamination, und
G) Vereinzeln zu den Halbleiterbauteilen.
Gemäß zumindest einer Ausführungsform können im Schritt A) neben Halbleiterchips auch Zusatzchips bereitgestellt werden.
Gemäß zumindest einer Ausführungsform werden wenigstens die Schritte A) bis F) und optional der Schritt G) an einem
Hilfsträger durchgeführt. Der Hilfsträger ist nur zeitweilig vorhanden. Damit ist der Hilfsträger kein Bestandteil der fertigen Halbleiterbauteile.
Gemäß zumindest einer Ausführungsform erfolgt zwischen den Schritten B) und D) in einem Schritt C) ein Planarisieren oder ein Dünnen. Über ein Planarisieren kann erreicht werden, dass an sich unterschiedlich dicke Halbleiterchips gleich dick gemacht werden. In diesem Schritt erfolgt insbesondere eine Reduzierung der Dicke der Halbleiterchips und/oder der optional vorhandenen Zusatzchips.
Gemäß zumindest einer Ausführungsform können nach jeden der aufgeführten Prozessschritte ein oder mehrere
Reinigungsschritte erfolgen. Dies kann beispielsweise eine mechanische Reinigung, eine chemische Reinigung, eine
elektrische Reinigung oder eine Kombination hieraus sein.
Gemäß zumindest einer Ausführungsform bleibt im Schritt B) zumindest eine Hauptfläche der Halbleiterchips je frei von dem Grundkörper. Die Seitenflächen der Halbleiterchips dagegen werden unmittelbar und überwiegend oder ganzflächig von dem Grundkörper bedeckt. Überwiegend bedeutet hier und im Folgenden insbesondere mindestens 60 % oder 80 % oder 90 %.
Gemäß zumindest einer Ausführungsform werden die Schritte F) und E) oder F) und E2) vertauscht, so dass zuerst der
Einbettkörper erzeugt wird und erst anschließend die
Anschlussstellen und/oder die Durchkontaktierungen. Ein
Option ist, den Einbettköper lithographisch strukturiert zu erzeugen, sodass die Anschlussstellen und/oder die
Durchkontaktierungen frei bleiben, und diese anschließend mit Metall zu verfüllen. Eine weitere Option ist, den
Einbettkörper geschlossen aufzubringen, etwa per Laserbohrprozess das Material des Einbettkörpers an den
Anschlussstellen und/oder an den Durchkontaktierungen zu entfernen und diese dann anschließend mit Metall zu
verfüllen .
Gemäß zumindest einer Ausführungsform wird nach dem Schritt A) und vor dem Schritt G) ein Schritt zur Erzeugung der
Verbindungsleitungen eingefügt.
Gemäß zumindest einer Ausführungsform werden zwischen den Schritten D) und E) oder E2) weitere Halbleiterchips und/oder Zusatzchips eingefügt.
Gemäß zumindest einer Ausführungsform erfolgt zwischen den Schritten F) und G) ein weiterer Schritt zum Aufbringen von Kontaktkugeln .
Nachfolgend werden ein hier beschriebenes optoelektronisches Halbleiterbauteil und ein hier beschriebenes
Herstellungsverfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figuren 1 bis 7 schematische Schnittdarstellungen von
lichtemittierenden Halbleiterchips für hier beschriebene Halbleiterbauteile, Figuren 8 bis 10 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
optoelektronischen Halbleiterbauteilen,
Figuren 11 bis 17 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Herstellungsverfahrens ,
Figuren 18 bis 25 schematische Schnittdarstellungen und
Unteransichten von Schritten eines hier beschriebenen
Herstellungsverfahrens ,
Figuren 26 bis 34 schematische Schnittdarstellungen von
Schritten eines hier beschriebenen Herstellungsverfahrens,
Figuren 35 bis 41 schematische Darstellungen von Schritten eines hier beschriebenen Herstellungsverfahrens, wobei die Figuren 35 und 36 Schnittdarstellungen und die Figuren 37 bis 41 Unteransichten darstellen,
Figuren 42 bis 45 schematische Schnittdarstellungen und
Unteransichten von Halbleiterchips für hier beschriebene Halbleiterbauteile,
Figuren 46 bis 53 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen,
Figuren 54 bis 58 schematische Schnittdarstellungen von
Schritten eines hier beschriebenen Herstellungsverfahrens, Figuren 59 bis 61 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen,
Figuren 62 bis 74 schematische Draufsichten,
Schnittdarstellungen und Unteransichten von Schritten eines hier beschriebenen Herstellungsverfahrens, wobei die Figuren 62, 65, 68 und 71 Draufsichten zu den Schnittdarstellungen der Figuren 63, 66, 69 und 72 sowie die Figuren 64, 67, 70 und 73 zugehörige Unteransichten darstellen und Figur 74 eine weitere Schnittdarstellung zeigt,
Figuren 75 bis 82 schematische Draufsichten,
Schnittdarstellungen und Unteransichten von Schritten eines hier beschriebenen Herstellungsverfahrens analog zu den
Figuren 62 bis 67,
Figuren 83 bis 89 schematische Schnittdarstellungen und
Unteransichten von Schritten eines hier beschriebenen
Herstellungsverfahrens analog zu den Figuren 35 bis 41,
Figuren 90 bis 92 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen,
Figuren 93 bis 103 schematische Schnittdarstellungen von Schritten eines hier beschriebenen Herstellungsverfahrens,
Figuren 104 bis 106 schematische Schnittdarstellungen von Schritten eines hier beschriebenen Herstellungsverfahrens,
Figuren 107 bis 114 schematische Schnittdarstellungen von Schritten eines hier beschriebenen Herstellungsverfahrens, Figuren 115 bis 123 schematische Schnittdarstellungen von Schritten eines hier beschriebenen Herstellungsverfahrens,
Figuren 124 und 125 eine schematische Schnittdarstellung und eine schematische Draufsicht auf eine Abwandlung eines
Halbleiterbauteils ,
Figuren 126 bis 134 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen,
Figuren 135 bis 152 schematische Draufsichten von
Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen,
Figur 153 eine schematische Darstellung einer Ansteuerung eines Ausführungsbeispiels eines hier beschriebenen
Halbleiterbauteils, und
Figuren 154 bis 159 schematische Draufsichten von
Ausführungsbeispielen von hier beschriebenen
Halbleiterbauteilen.
In Figur 1 ist ein lichtemittierender Halbleiterchip 2 dargestellt. Der Halbleiterchip 2 weist eine n-leitende
Schicht 20n sowie eine p-leitende Schicht 20p auf, die zusammengenommen eine Halbleiterschichtenfolge 20 bilden. Die Halbleiterschichtenfolge 20 basiert beispielsweise auf dem Materialsystem AlInGaN und ist bevorzugt zur Erzeugung von blauem Licht eingerichtet.
Die Halbleiterschichtenfolge 20 ist über elektrische
Kontaktflachen 23p, 23n elektrisch kontaktiert. Die Kontaktflachen 23p, 23n sind über eine Metallisierung 26 sowie über elektrisch leitende Schichten 24 mit der
Halbleiterschichtenfolge 20 verbunden. Zur Vermeidung von elektrischen Kurzschlüssen sind elektrisch isolierende
Schichten 25 vorhanden.
Ferner sind die Kontaktflachen 23p, 23n in einen Chipverguss 62 eingebettet. Die Kontaktflachen 23p, 23n können bündig mit dem Chipverguss 62 abschließen. Optional weist der
Chipverguss 62 eine Beimengung 61 auf, beispielsweise
Farbpigmente oder Partikel zur Einstellung von thermischen oder auch mechanischen Eigenschaften. Eine
Lichtaustrittsseite 10 liegt einer Hauptseite mit den
Kontaktflachen 23p, 23n gegenüber.
In Figur 2 ist der Halbleiterchip 2 aus Figur 1 schematisiert und vereinfacht dargestellt. Im Folgenden orientiert sich die Darstellung des Halbleiterchips 2 jeweils an Figur 2 und nicht an Figur 1, sofern nicht anders kenntlich gemacht.
Der Halbleiterchip 2 der Figur 3 kann zusätzlich eine
Beschichtung 8 aufweisen. Bei der Beschichtung 8 handelt es sich bevorzugt um eine LeuchtstoffSchicht . Die Beschichtung 8 kann die gesamte Lichtaustrittsseite 10 ausmachen.
Die Halbleiterchips 2, wie in den Figuren 1 bis 3
dargestellt, können jeweils frei von einem Aufwachssubstrat für die Halbleiterschichtenfolge 2 sein. Dem gegenüber befindet sich in Figur 4 das Aufwachssubstrat 29 noch an der Halbleiterschichtenfolge 20.
In Figur 5 ist ein Halbleiterchip 2 illustriert, dessen eine elektrische Kontaktflache 23 sich an der Lichtaustrittsseite 10 befindet, während die andere Kontaktflache 23 der
Lichtaustrittseite gegenüberliegt und gleichzeitig eine
Befestigungsschicht 27 darstellt. Die Befestigungsschicht 27 ist beispielsweise eine Metallschicht, die anlötbar ist.
Damit handelt es sich gemäß Figur 5 um keinen Flip-Chip, im Gegensatz zu den Figuren 1 bis 4.
Der Halbleiterchip 2 der Figur 6 weist mehrere Pixel 22 auf. Die Pixel 22 sind bevorzugt elektrisch unabhängig voneinander ansteuerbar. Die Halbleiterschichtenfolge 20 kann zu den Pixeln 22 strukturiert sein und ist dann vorzugsweise
entsprechend elektrisch verschaltet.
Gemäß Figur 6 machen die Pixel 22 und damit die
Halbleiterschichtenfolge 20 im Wesentlichen die gesamte
Lichtaustrittsseite 10 aus. Abweichend hiervon ist in Figur 7 gezeigt, dass der Halbleiterchip 2 insgesamt größer sein kann als die pixelierte Halbleiterschichtenfolge 20. Dies ist beispielsweise durch einen Aufbau ähnlich wie in Figur 1 möglich .
Die in Verbindung mit den Figuren 1 bis 7 dargestellten
Halbleiterchips 2 können jeweils in den Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen 1 verwendet werden. Bei den Halbleiterchips 2 kann es sich je um Flip-Chips handeln oder, wie in Figur 5 illustriert, auch um Halbleiterchips, deren elektrische Kontakte an zwei aneinander gegenüberliegenden Seiten befinden. Flip-Chips sind jedoch bevorzugt.
Ferner können die Halbleiterchips 2 jeweils
Oberflächenemitter sein, die im Wesentlichen Licht nur an der Lichtaustrittsseite 10 emittieren. Ebenso können auch Volumenemitter verwendet werden, insbesondere bei Halbleiterchips, die ähnlich zu Figur 4 aufgebaut sind.
In Figur 8 ist ein Ausführungsbeispiel des Halbleiterbauteils 1 illustriert. Zusätzlich zu dem Halbleiterchip 2 umfasst das Halbleiterbauteil 1 einen Grundkörper 5. Der Grundkörper 5 ist lichtundurchlässig, beispielsweise reflektierend, insbesondere weiß. Der Grundkörper 5 umschließt Seitenflächen des Halbleiterchips 2 vollständig und schließt etwa bündig mit der Lichtaustrittsseite 10 ab. Ferner schließt der
Grundkörper 5 bevorzugt bündig mit den Kontaktflächen 23 ab.
An einer der Lichtaustrittsseite 10 abgewandten Seite
befinden sich an dem Grundkörper 5 elektrische Leiterbahnen 33 einer elektrischen Auffächerungsschicht 3. Die
Leiterbahnen 33 sind bevorzugt jeweils metallisch und mit den Kontaktflächen 23 verbunden. Eine solche Auffächerungsschicht
3 kann auch als Fan-out bezeichnet werden.
Ausgehend von den Leiterbahnen 33 sind elektrische
Anschlussstellen 4 zur externen elektrischen Kontaktierung des Halbleiterbauteils 1 vorhanden. Auch die Anschlussstellen
4 sind bevorzugt durch ein oder mehrere Metalle gebildet, beispielsweise durch Nickel, NiAu oder AuSn.
Die Leiterbahnen 33 sowie die Anschlussstellen 4 sind
gemeinsam in einem Einbettkörper 6 eingebettet. Der
Einbettkörper 6 schließt in Richtung weg von dem
Halbleiterchip 2 bevorzugt bündig mit den Anschlussstellen 4 ab. Der Einbettkörper 6 ist direkt an dem Grundkörper 5 gebildet . Im Ausführungsbeispiel der Figur 9 ist illustriert, dass zusätzlich eine optisch wirksame Beschichtung 8 vorhanden sein kann. Die Beschichtung 8 ist beispielsweise eine
LeuchtstoffSchicht . Die Beschichtung 8 bedeckt den
Halbleiterchip 2 sowie den Grundkörper 5 in Draufsicht gesehen bevorzugt vollständig.
Gemäß Figur 10 handelt es sich bei dem Halbleiterchip 2 um einen pixelierten Chip mit mehreren Pixeln 22. Eine
elektrische Verschaltung erfolgt in zwei
Auffächerungsschichten 3.
In den Figuren 11 bis 17 ist ein Herstellungsverfahren illustriert. Gemäß Figur 11 wird der Halbleiterchip 2 bereitgestellt. Der Halbleiterchip 2 ist beispielsweise aufgebaut, wie in den Figuren 1 und 2 erläutert. Alternativ können die Halbleiterchips der Figuren 3, 4, 6 oder 7 verwendet werden.
Im Schritt der Figur 12 wird der Grundkörper 5 erzeugt. Dies erfolgt beispielsweise durch Pressen, Spritzpressen, Spritzen oder Gießen. Insbesondere wird der Grundkörper 5 mittels folienunterstütztes Spritzpressen, auch als Film Assisted Molding bezeichnet, erzeugt. Der Grundkörper 5 beinhaltet bevorzugt viele der Halbleiterchips 2, beispielsweise in Form eines Wafers oder Fertigungsverbunds, und wird deshalb im folgenden auch Grundkörperverbund genannt. Wie auch in allen anderen Ausführungsbeispielen kann zur Erzeugung des
Grundkörpers 5 und/oder des Einbettkörpers 6 auch eine
Methode wie Compression Molding, Transfer Molding und Foil Assisted Molding verwendet werden. Der Grundkörper 5 ist beispielsweise ein Silikon, dem
Partikel wie reflektierende Metalloxidpartikel, insbesondere aus Titandioxid, beigegeben sind. Alternativ kann der
Grundkörper 5 auch farbig sein, beispielsweise schwarz.
Weiterhin ist es möglich, für den Grundkörper 5 ein Epoxid oder einen anderen Kunststoff zu verwenden. Dies gilt
insbesondere, wenn Seitenflächen der Halbleiterschichtenfolge 20 verspiegelt sind, sodass kein Licht oder kein
signifikanter Lichtanteil von den Halbeiterchips 2 zu dem Grundkörper 5 gelangt.
Im optionalen Schritt der Figur 13 wird die Anordnung aus Figur 12 gedünnt. Dies erfolgt von der Seite der
Kontaktflachen 23 her.
In Figur 14 ist gezeigt, dass die Leiterbahnen 33 für die Auffächerungsschicht 3 aufgebracht werden. Dies erfolgt bevorzugt strukturiert über nicht gezeichnete Masken,
beispielsweise aus einem Fotolack.
Daraufhin werden die Anschlussstellen 4 erzeugt,
beispielsweise aus Nickel, siehe Figur 15. Die
Anschlussstellen 4 werden beispielsweise über Galvanisieren hergestellt. An einer dem Halbleiterchip 2 abgewandten Seite weisen die Anschlussstellen 4 bevorzugt eine
Kontaktbeschichtung auf, nicht gezeichnet. Die
Kontaktbeschichtung ist vergleichsweise dünn und
beispielsweise aus Palladium, Platin, Gold und/oder Zinn. Daraufhin wird, siehe ebenfalls Figur 15, der Einbettkörper 6 gebildet. Der Einbettkörper 6 ist beispielsweise aus einem Epoxid oder einem anderen Kunststoff. Weiterhin ist es möglich, dass für den Einbettkörper 6 ein Fotolack verwendet wird, der beispielsweise zum strukturierten Erzeugen der Anschlussstellen 4 verwendet wird.
Alternativ kann das Aufbringen der Kontaktbeschichtung auch erst nach dem Erzeugen des Einbettkörpers 6 erfolgen.
Daraufhin werden durch Vereinzeln aus dem Grundkörperverbund die einzelnen Halbleiterbauteile 1 erstellt, wie in Figur 15 gezeigt. Das fertige Halbleiterbauteil 1 kann mittels der Anschlussstellen 4 per Oberflächenmontage befestigt werden.
Im Schritt der Figur 16 ist gezeigt, dass beispielsweise mittels Spraycoaten die Beschichtung 8 ganzflächig
aufgebracht wird. Bei der Beschichtung 8 handelt es sich bevorzugt um einen Leuchtstoff. Andere Verfahren, um die Beschichtung 8 aufzubringen, sind zum Beispiel Layer
Transfer, Waferlevel-Siebdruck und/oder Foliendruck oder Laminieren .
In Figur 17 ist eine alternative Anordnung der
Anschlussstellen 4 dargestellt. So liegen die
Anschlussstellen 4 gemäß Figur 17 an Seitenkanten und
Seitenflächen des Halbleiterbauteils 1. Demgegenüber liegen die Anschlussstellen 4 in der Bauform der Figur 16 in
Unteransicht gesehen innerhalb des Einbettkörpers 6.
So kann ein Halbleiterbauteil gemäß Figur 17 im Vergleich zu einem vergleichbaren Halbleiterbauteil gemäß Figur 16 bei sonst identischen Eigenschaften in den lateralen Abmessungen kleiner und damit üblicherweise auch kosteneffizienter hergestellt werden. Die Figuren 18 bis 25 betreffen ein weiteres Beispiel eines Herstellungsverfahrens. In Figur 18 ist der Halbleiterchip 2 in einer Schnittdarstellung gezeigt, analog zu Figur 2. Eine Unteransicht ist in Figur 19 zu sehen.
Um eine möglichst hohe Ausbeute aus einem Epitaxieprozess heraus zu erzielen, ist die Halbleiterschichtenfolge 20 pro Halbleiterchip 2 möglichst klein. Hierdurch ist eine
kostengünstige Herstellung der Halbleiterchips 2 erreichbar. Ebenfalls sind durch die kleine lichtabstrahlende Fläche der Halbleiterschichtenfolge 2 verbesserte optische Abbildungen möglich, insbesondere hinsichtlich der Etendue. Damit weisen die Kontaktflächen 23 einen vergleichsweise geringen Abstand zueinander auf, der beispielsweise lediglich 100 ym oder 70 ym oder 60 ym oder 50 ym beträgt.
In der Schnittdarstellung der Figur 20 und der Unteransicht der Figur 21 sind die Leiterbahnen 33 der
Auffächerungsschicht 3 illustriert. Die Leiterbahnen 33 werden bevorzugt nach einem Dünnungsprozess aufgebracht und gehen von den Kontaktflächen 23 aus in Richtung hin zu einem Rand des Grundkörpers 5.
Damit ist es möglich, siehe die Schnittdarstellung der Figur 22 und die Unteransicht der Figur 23, dass die
Anschlussstellen 4 einen größeren Abstand zueinander
aufweisen, beispielsweise einen Abstand von 250 ym. Ein solcher Abstand ist etwa zur Oberflächenmontage nötig, um elektrische Kurzschlüsse durch ein Lotmaterial oder durch einen elektrischen Leitkleber zu vermeiden.
Damit ist durch die Auffächerungsschicht 3 eine Geometrie der Anschlussstellen 4 gegenüber einer Geometrie der Kontaktflachen 23 expandierbar. Somit können kleine
Halbleiterchips 2 verwendet werden und gleichzeitig können kostengünstig größere und weit voneinander beabstandet angeordnete Anschlussstellen 4 erzeugt werden. Außerdem ist es durch die Trennung der Anschlussstellen 4 von dem
Halbleiterchip 2 durch die Auffächerungsschicht 3 möglich, den Halbleiterchip 2 mechanisch von den Anschlussstellen 4 zu entkoppeln. So können thermische Spannungen an dem
Halbleiterchip 2 reduziert werden, wie sie zum Beispiel beim Auflöten des Halbleiterbauteils 1 auf einen nicht
gezeichneten Träger entstehen. Zudem ist eine großflächigere thermische Anbindung des Halbleiterchips 2 an einen externen, nicht gezeichneten Träger realisierbar.
Ferner können die Auffächerungsschicht 3 und der
Einbettkörper 6 vergleichsweise dünn gestaltet sein und insbesondere eine geringere Dicke aufweisen als der
Halbleiterchip 2 selbst. Damit liegt keine signifikante
Vergrößerung einer Dicke des Halbleiterbauteils 1 im
Vergleich zum Halbleiterchip 2 vor.
Eine laterale Größe des Halbleiterbauteils 1 kann an die Anforderungen an die Größe der Anschlussstellen 4 angepasst werden. Damit ist eine Größe des Halbleiterbauteils 1 im Wesentlichen durch die Anforderungen an die Anschlussstellen 4 begrenzt. Somit weist das Halbleiterbauteil 1 eine nur geringfügig erhöhte Grundfläche auf wie die
Halbleiterschichtenfolge 20 und der Halbleiterchip 2.
Die Figuren 24 und 25 entsprechen den Figuren 22 und 23, wobei die Anschlussstellen 4 an einander gegenüberliegenden Kanten des Einbettkörpers 6 angebracht sind. Das Bauteil der Figuren 24 und 25 entspricht somit dem Bauteil der Figur 17. Wiederum kann optional die Beschichtung 8 vorhanden sein, beispielsweise durch eine LeuchtstoffSchicht gebildet.
In den Figuren 26 bis 34 ist ein weiteres Beispiel des
Herstellungsverfahrens erläutert. Gemäß Figur 26 wird ein Wafer 28 bereitgestellt, bevorzugt bestehend aus den
Halbleiterchips 2. In dem Wafer 28 kann die
Halbleiterschichtenfolge 20 noch im Wesentlichen komplett vorhanden sein. Ebenso sind die Kontaktflächen 23 sowie der Chipverguss 62 bevorzugt noch im Waferverbund hergestellt.
Im optionalen Schritt der Figur 27 wird die Beschichtung 8 aufgebracht. Bei der Beschichtung 8 handelt es sich
beispielsweise erneut um zumindest eine LeuchtstoffSchicht .
In Figur 28 ist gezeigt, dass ein Vereinzeln des Wafers 28 zu den Halbleiterchips 2 erfolgt.
Die Schritte der Figuren 29 bis 34 sind im Wesentlichen analog zu den Schritten der Figuren 12 bis 17. So wird gemäß Figur 29 der Grundkörper 5 erzeugt, der seitlich zum Beispiel bündig mit der Beschichtung 8 abschließen kann. Im optionalen Schritt der Figur 30 erfolgt ein Dünnen der Kontaktflächen 23, des Chipvergusses 62 sowie des Grundkörpers 5. Daraufhin werden die Leiterbahnen 33 erzeugt, siehe Figur 31.
Nachfolgend werden die Anschlussstellen 4 sowie der
Einbettkörper 6 erzeugt und der Grundkörperverbund wird zu den Halbleiterbauteilen 1 vereinzelt, siehe Figur 32.
In einem optionalen Verfahrensschritt wird eine weitere
Beschichtung 8b aufgebracht, zusätzlich zu der
LeuchtstoffSchicht 8a, siehe Figur 33. Bei der Beschichtung 8b handelt es sich beispielsweise um eine lichtstreuende Schicht, also um eine Diffusorschicht. Wiederum brauchen die Anschlussstellen 4 nicht in den Einbettkörper 6 eingebettet zu sein, gesehen von einer Unterseite her, sondern können auch an einem Rand liegen. Dies ist in Figur 34 illustriert.
Beim Herstellungsverfahren der Figuren 35 bis 40 wird ein pixelierter Halbleiterchip 2 verwendet, siehe Figur 35. Die einzelnen Pixel 22 werden über mehrere Auffächerungsschichten 3a, 3b, 3c elektrisch verschaltet und mit den
Anschlussstellen 4 verbunden. Zwischen den
Auffächerungsschichten 3a, 3b, 3c befinden sich elektrische Durchkontaktierungen 35.
Der Einbettkörper 6 ist aus drei Teilschichten 66
zusammengesetzt. Jede der Teilschichten 66 korrespondiert zu einer der Auffächerungsschichten 3a, 3b, 3c mit den
zugehörigen Durchkontaktierungen 35. Die Teilschichten 66 werden bevorzugt sequentiell erzeugt, siehe auch Figur 36.
In Figur 37 ist eine Unteransicht auf die Kontaktflächen 23 des Halbleiterchips 2 gezeigt. Ein Rastermaß der
Kontaktflächen 23 ist vergleichsweise klein und liegt beispielsweise bei 100 ym.
In den Figuren 38 bis 40 sind die Auffächerungsschichten 3a, 3b, 3c illustriert. Ausgehend von den Kontaktflächen 23 erfolgt eine Vergrößerung eines Abstands der Anschlussstellen 4, beispielsweise auf 250 ym. Die zugehörigen
Anschlussstellen 4 sind in Figur 41 zu sehen.
Aufgrund der Auffächerungsschichten 3 können die
Kontaktflächen 23 des Halbleiterchips 2 auf verschiedene Weisen gestaltet werden, wobei immer die gleiche Konfiguration der Anschlussstellen 4 verwendbar ist.
In den Figuren 42 und 43 ist eine weitere mögliche
Konfiguration des Halbleiterchips 2 gezeigt, siehe die
Schnittdarstellung der Figur 42 und die Unteransicht der Figur 43. Pro Pixel ist eine eigene Kontaktflache 23
vorhanden. Außerdem ist eine gemeinsame Kontaktflache 23 als Gegenelektrode für alle Pixel 22 vorhanden. Diese gemeinsame Kontaktflache 23 befindet sich beispielsweise an einem Rand der Unterseite des Halbleiterchips 2.
Liegt kein pixelierter Halbleiterchip 2 vor, siehe die
Figuren 44 und 45, so kann eine zentrale Kontaktflache vergleichsweise groß gestaltet sein, um eine effiziente
Entwärmung aus dem Halbleiterchip 2 heraus zu gewährleisten. Dies ist in der Unteransicht der Figur 45 gezeigt.
In den Figuren 46 bis 53 sind weitere Ausführungsbeispiele des Halbleiterbauteils 1 illustriert. Dabei wird jeweils ein pixelierter Halbleiterchip 2 verwendet.
Gemäß Figur 46 ist den Pixeln 22 sowie dem Grundkörper 5 gemeinsam die Beschichtung 8 nachgeordnet. Gemäß Figur 47 ist die Beschichtung 8, die beispielsweise eine
LeuchtstoffSchicht ist, im Wesentlichen auf den
Halbleiterchip 2 begrenzt. Ein Überstand der Beschichtung 8 über den Halbleiterchip 2 ist bevorzugt gering,
beispielsweise höchstens 20 % oder 10 % einer Kantenlänge des Halbleiterchips 2. Alternativ kann die Beschichtung 8 auch bündig mit dem Halbleiterchip 2 abschließen, wie auch in allen anderen Ausführungsbeispielen möglich. In Figur 48 ist gezeigt, dass zusätzlich zur
LeuchtstoffSchicht 8a eine Diffusorschicht 8b als
Beschichtung vorhanden ist. Die Beschichtung 8b überdeckt die Beschichtung 8a vollständig. Die Beschichtung 8b kann
seitlich bündig mit dem Grundkörper 5 abschließen und hin zu den Anschlussstellen 4 bündig mit der LeuchtstoffSchicht 8a.
In Figur 49 sind die beiden Leuchtstoffschichten 8a, 8b insbesondere deckungsgleich übereinander angeordnet.
In Figur 50 ist gezeigt, dass die Leuchtstoffschichten 8a, 8b den jeweiligen Pixeln 22 deckungsgleich zugeordnet sind.
Optional befindet sich an einem Rand um die
Leuchtstoffschichten 8a, 8b herum die diffus wirkende
und/oder weiß erscheinende Beschichtung 8c. Die
Diffusorbeschichtung 8c kann die Leuchtstoffschichten 8a, 8b und damit die Pixel 22 auch überdecken, siehe Figur 51.
Das Beispiel der Figur 52 entspricht im Wesentlichen dem der Figur 36, wobei die LeuchtstoffSchicht 8 bündig mit dem
Halbleiterchip 2 abschließt und den Einbettkörper 5 überragt.
In Figur 53 ist illustriert, dass Kontaktkugeln 39 vorhanden sein können. Die Kontaktkugeln 39 sind den Anschlussstellen 4 zugeordnet. Die Kontaktkugeln 39 sind beispielsweise aus SnAgCu. Damit lässt sich eine lötfähige, regelmäßige
Anordnung von Kontakten erzielen, die in Richtung weg von dem Halbleiterchip 2 deutlich über den Einbettkörper 6 überstehen können. Eine solche Anordnung ist auch als Ball Grid Array, kurz BGA, bekannt. Solche Kontaktkugeln 39 können auch in allen Ausführungsbeispielen vorhanden sein. Im Herstellungsverfahren der Figuren 54 bis 58 kommt ein Hilfsträger 9 zum Einsatz. Dabei wird zuerst der
Grundkörperverbund, also die Anordnung der Halbleiterchips 2 in dem Grundkörper 5, bereitgestellt, siehe Figur 54.
Nachfolgend wird der Hilfsträger 9 angebracht, siehe Figur 55.
Optional wird der Grundkörperverbund gedünnt, vorzugsweise nach Anbringung des Hilfsträgers 9, sodass dieser während des Dünnens und bei den nachfolgenden Prozessschritten eine ausreichende mechanische Stabilität bereitstellt . So können besonders dünne Halbleiterbauteile hergestellt werden.
Daraufhin wird die Auffächerungsschicht 3 mit den
Leiterbahnen 33 erzeugt und es werden die Anschlussstellen 4 sowie der Einbettkörper 6 erzeugt, siehe Figur 56.
Gemäß Figur 57 erfolgt ein Vereinzeln zu den
Halbleiterbauteilen 1 mit beispielsweise jeweils einem
Halbleiterchip 2 noch an dem Hilfsträger 9. Das Vereinzeln kann sich bis in den Hilfsträger 9 erstrecken, sodass ein Material des Hilfsträgers 9 zwischen benachbarten
Halbleiterbauteilen 1 teilweise entfernt wird. Das Vereinzeln erfolgt zum Beispiel mittels Sägen oder Laserschneiden.
Daraufhin wird der Hilfsträger 9 abgelöst, sodass die
Halbleiterbauteile 1 verbleiben, siehe Figur 58.
Wie auch in allen Ausführungsbeispielen ist es möglich, dass der Einbettkörper 6 und/oder der Grundkörper 5 eine
Beimengung aufweisen, analog zu dem Chipverguss 62. Bei der Beimengung handelt es sich beispielsweise um Bornitrid, um eine erhöhte Wärmeleitung zu erzielen. Zur Verbesserung einer Reflexion können Titandioxidpartikel und/oder
Aluminiumoxidpartikel verwendet werden. Auch absorbierende Materialien, beispielsweise UV-Absorber wie Ruß, oder
Farbstoffe oder Mischungen hieraus können jeweils benützt werden .
Anstelle eines Gießens, Spritzens oder Pressens kann der Einbettkörper 6 auch dadurch erzeugt werden, dass eine dielektrische Folie aufgeklebt wird. Öffnungen für die
Anschlussstellen 4 und/oder die Durchkontaktierungen 35 können beispielsweise mittels eines Laserbohrprozesses erzeugt werden. Solche Bohrlöcher können nach einem
Reinigungsschritt mit Metall verfüllt werden. Ein solcher Prozess kann mehrmals wiederholt werden, um die
Auffächerungsschichten 3 und den Einbettkörper 6 sequentiell aufzubauen .
In den Figuren 59 bis 61 sind weitere Ausführungsbeispiele der Halbleiterbauteile 1 dargestellt. In diesen
Ausführungsbeispielen weisen die Halbleiterbauteile 1 jeweils mehrere der Halbleiterchips 2 auf. Es können je nur
baugleiche Halbleiterchips 2 vorhanden sein oder auch
Halbleiterchips 2 unterschiedlicher Bauart, wie in Figur 59 durch die unterschiedlichen Größen der Halbleiterchips 2 symbolisiert. So können die Halbleiterchips 2 in
verschiedenen Farben emittieren oder auch allesamt die gleiche Emissionsfarbe aufweisen, zum Beispiel blau oder nahes Ultraviolett. Auch rot, grün und blau emittierende Halbleiterchips 2 können miteinander kombiniert werden.
In Figur 60 ist illustriert, dass den Halbleiterchips 2 gemeinsam die Beschichtung 8, beispielsweise eine
Diffusorschicht, nachgeordnet ist. In Figur 61 ist gezeigt, dass unterschiedlichen
Halbleiterchips 2 verschiedene Leuchtstoffschichten 8a, 8b zugeordnet sind. Einige der Halbleiterchips 2 können frei von der Beschichtung 8 sein. Hierdurch lassen sich rot, grün sowie blau emittierende Halbleiterbauteile 1 mit baugleichen Halbleiterchips 2 realisieren. Die Halbleiterbauteile 1 können also RGB-Bauteile sein. Entsprechendes ist in allen anderen Ausführungsbeispielen genauso möglich.
In den Figuren 62 bis 74 ist ein weiteres
Herstellungsverfahren gezeigt. Die Darstellung orientiert sich an der Illustration der Figuren 18 bis 25. Figuren 62, 65, 68 und 71 sind dabei Draufsichten, die Figuren 63, 66, 69 und 72 sind schematische Schnittansichten und die Figuren sind 64, 67, 70, 73 Unteransichten.
In den Figuren 62, 63 und 64 sind die beiden Halbleiterchips 2 dargestellt, denen verschiedene Leuchtstoffe 8a, 8b
nachgeordnet sind. Die zugehörige Auffächerungsschicht 3 ist in Verbindung mit den Figuren 66 und 67 dargestellt.
Den Figuren 68, 69 und 70 ist zu entnehmen, dass optional die Diffusorschicht 8c aufgebracht wird. Gemäß Figur 70 liegen die vier Anschlussstellen 4 in einem quadratischen Raster innerhalb des Einbettkörpers 6 vor. Demgegenüber ist in den Figuren 71, 72 und 73 dargestellt, dass die Anschlussstellen 4 auch an Ecken des Einbettkörpers 6 liegen können.
In Figur 74 ist illustriert, dass die Leuchtstoffschichten 8a, 8b nicht auf die Halbleiterchips 2 beschränkt zu sein brauchen, sondern auch erst auf den Grundkörper 5 aufgebracht werden können und damit die Halbleiterchips 2 seitlich überragen können. Ein dem vorangehenden Herstellungsverfahren weitgehend entsprechendes Herstellungsverfahren ist in Verbindung mit den Figuren 75 bis 82 dargestellt. Dabei sind drei der
Halbleiterchips 2 vorhanden, denen ein Leuchtstoff 8r zur Erzeugung von rotem Licht, ein Leuchtstoff 8g zur Erzeugung von grünem Licht und ein Leuchtstoff 8b zur Erzeugung von blauem Licht zugeordnet sind, siehe die Figuren 75, 76 und 77.
Alternativ können zum Beispiel drei der Halbleiterchips 2 vorhanden sein, die sich in ihrer Emissionswellenlänge unterscheiden und denen abweichend zu den Illustrationen der Figuren 62 bis 73 dann kein Leuchtstoff zugeordnet ist. Die Emissionswellenlängen können in diesem Fall insbesondere rot, grün und blau sein.
Die Einbettung in den Grundkörper 5 sowie in den
Einbettkörper 6 ist in den Figuren 78, 79 und 80 illustriert.
Zur elektrischen Verschaltung der Halbleiterchips 2 auf die insgesamt vier Anschlussstellen 4 können zwei
Auffächerungsschichten 3a, 3b verwendet werden. Diese
Auffächerungsschichten 3a, 3b und die zugehörigen
Durchkontaktierungen und Anschlussstellen sind in den Figuren 81 und 82 schematisch gezeigt.
In den Figuren 83 und 84 ist ein Halbleiterchip 2 mit vielen Pixeln 22 in einem engen Raster dargestellt. Entsprechend sind mehrere Auffächerungsschichten 3a, 3b, 3c erforderlich, um wie hier illustriert zwei solche Halbleiterchips 2
elektrisch zu einem Halbleiterbauteil 1 zu verschalten, siehe die Figuren 88 und 89. Die zugehörigen Auffächerungsschichten 3a, 3b, 3c sind in den Figuren 85, 86 und 87 illustriert. Den beiden Halbleiterchips kann jeweils eine LeuchtstoffSchicht 8a, 8b zugeordnet sein, siehe Figur 88.
In den Ausführungsbeispielen der Figuren 90 bis 92 umfassen die Halbleiterbauteile 1 jeweils mindestens einen Zusatzchip 7. Über eine oder mehrere Auffächerungsschichten 3 sind die Halbleiterchips 2 und die Zusatzchips 7 mit den
Anschlussstellen 4 elektrisch verbunden. Weiterhin können über eine oder mehrere Auffächerungsschichten Halbleiterchips und/oder Zusatzchips miteinander verschaltet sein, wie illustriert .
Gemäß Figur 90 ist ein IC-Chip 7a vorhanden. Der Zusatzchip 7a ist optional mit einer Schutzschicht 8 an der
Lichtaustrittsseite 10 des Halbleiterbauteils 1 versehen. Bei dem Zusatzchip 7b handelt es sich beispielsweise um eine Fotodiode .
In Figur 91 ist illustriert, dass die Zusatzchips 7 in mehreren Ebenen angeordnet sein können. Der Zusatzchip 7a ist beispielsweise ein IC-Chip mit einem integrierten Sensor. Bei dem in diesem Fall optionalen Zusatzchip 7b kann es sich wieder um eine Fotodiode handeln. Der Chip 7c ist eine ESD- Schutzdiode und bei dem Zusatzchip 7d kann es sich um einen Temperatursensor handeln. Beispielsweise die ESD-Schutzdiode 7c kann über elektrische Verbindungsmittel 69 angebracht sein, wie zum Beispiel eine Lotverbindung, eine
Sinterverbindung, ein Leitkleber oder eine elektrisch
leitende Klebefolie. Der Temperatursensor 7d kann hingegen über ein dielektrische Verbindungsmittel 68 angebracht sein, wie zum Beispiel eine Klebeverbindung oder eine elektrisch isolierende Klebefolie. Im Beispiel der Figur 92 ist illustriert, dass verschiedene Beschichtungen 8 vorhanden sein können. So kann den Chips 2,
7 eine Schutzschicht 8a, eine Filterschicht 8b und eine
LeuchtstoffSchicht 8c zugeordnet sein. Ferner ist optional eine alles überdeckende Diffusorschicht 8d vorhanden.
In den Figuren 93 bis 103 ist ein weiteres
Herstellungsverfahren illustriert. Gemäß Figur 93 werden die Chips 2, 7a, 7b, 7c in den Grundkörper 5 eingebettet. Dabei können die Chips 2, 7a, 7b, 7c verschiedene Dicken aufweisen. Bei dem Zusatzchip 7c handelt es sich um einen Chip zu einer Durchkontaktierung, auch Dummy-Chip genannt. Das heißt, der Zusatzchip 7c dient nur als elektrische Durchkontaktierung.
Im optionalen Schritt der Figur 94 erfolgt eine
Planarisierung und ein Dünnen der Chips 2, 7a, 7b, 7c. Dieser Schritt erfolgt beispielsweise an dem Hilfsträger 9.
In Figur 95 ist dargestellt, dass eine Passivierung 68 an den Chips 7a, 7b angebracht wird. Ferner werden danach die
Leiterbahnen 33 für die Auffächerungsschicht 3 erzeugt.
Daraufhin wird, siehe Figur 96, der Einbettkörper 6 oder zumindest eine erste Teilschicht des Einbettkörpers 6
erstellt, bevorzugt in Kombination mit den
Durchkontaktierungen 35.
Im Schritt der Figur 97 wird eine weitere
Auffächerungsschicht 3 mit weiteren Leiterbahnen 33
hergestellt. Diese weitere Auffächerungsschicht 3 wird mit weiteren Durchkontaktierungen 35 versehen und mit einer weiteren Teilschicht des Einbettkörpers 6 umgeben, siehe Figur 98. Schließlich werden an den Durchkontaktierungen 35 zu den Auffächerungsschichten 3 hin die Anschlussstellen 4 auf dem fertigen Einbettkörper 6 erstellt. Dies ist in Figur 99 illustriert. Damit können die Anschlussstellen 4 den
Einbettkörper 6 auch überragen. Dies ist in gleicher Weise in allen anderen Ausführungsbeispielen möglich.
Gemäß Figur 100 ist der Hilfsträger 9 entfernt und an der Seite, an der sich zuvor der Hilfsträger 9 befand, werden planare elektrische Verbindungsleitungen 38 erstellt, wie in Figur 101 illustriert. Über die Verbindungsleitungen 38 können die Zusatzchips 7a, 7b, 7c elektrisch angeschlossen werden. In diesem Verfahrensschritt ist optional an den
Anschlussstellen 4 ein nicht gezeichneter, weiterer
Hilfsträger vorhanden.
Im optionalen Schritt der Figur 102 werden mehrere
Beschichtungen 8 aufgebracht. Beispielsweise ist eine
LeuchtstoffSchicht 8c, eine Diffusorschicht 8d, eine
transparente Schutzschicht 8e, eine Filterschicht 8b sowie eine lichtundurchlässige Abdeckschicht 8a vorhanden. Diese Schichten können sich erforderlichenfalls gegenseitig
teilweise oder vollständig überdecken. Solche Beschichtungen 8a, 8b, 8c, 8d, 8e können entsprechend auch in allen
Ausführungsbeispielen herangezogen werden.
Im optionalen Schritt der Figur 103 werden die Kontaktkugeln 39 hergestellt.
In den Figuren 104 bis 106 sind Verfahrensschritte
dargestellt, die alternativ zu den Verfahrensschritten der Figuren 93 bis 97 durchgeführt werden können. So ist in den Figuren 104 und 105 gezeigt, dass nicht zwingend ein
Hilfsträger zum Einsatz kommt.
Damit können die Chips 2, 7a, 7b auch nach dem Anbringen der Auffächerungsschicht 3 unterschiedliche Dicken aufweisen, siehe Figur 105. Somit kann auch die Auffächerungsschicht 3 einen gewellten Verlauf aufweisen. Die Auffächerungsschicht 3 muss demnach nicht unbedingt in einer Ebene liegen.
In Figur 106 erfolgt das Erzeugen der Durchkontaktierungen 35 sowie des Einbettkörpers 6 oder zumindest einer Teilschicht des Einbettkörpers 6. Über das Erzeugen des Einbettkörpers 6 und über das Erstellen der Durchkontaktierungen 35 ist eine Planarisierung erreichbar. Der Figur 106 folgen bevorzugt Verfahrensschritte entsprechend der Figuren 98 bis 103 nach.
Die Figuren 107 bis 114 betreffen ein weiteres Beispiel eines Herstellungsverfahrens. Die Konfiguration der Figur 107 entspricht der Anordnung der Figur 97, wobei der Hilfsträger nicht vorhanden zu sein braucht.
In Figur 108 ist illustriert, dass zusätzlich zu den
Zusatzchips 7a, 7b, 7c die Zusatzchips 7d, 7e, 7f angebracht werden. Die Zusatzchips 7d, 7e, 7f befinden sich in einer zweiten Ebene, die weiter von der Lichtaustrittsseite 10 entfernt liegt. Die Zusatzchips 7d, 7e, 7f sind zum Beispiel Speicherchips, Adresschips und/oder Schnittstellen für einen Dateneingang und einen Datenausgang.
Die Zusatzchips 7d, 7e, 7f werden beispielsweise über die Verbindungsmittel 68, 69 angebracht. Das Verbindungsmittel 69 ist elektrisch leitfähig und ist zum Beispiel eine
Lotverbindung, eine Sinterverbindung, ein Leitkleber oder eine elektrisch leitende Klebefolie, wohingegen
Verbindungsmittel 68 elektrisch nicht leitfähig ist und zum Beispiel eine Klebeverbindung oder eine elektrisch
isolierende Klebefolie ist. Kontaktflachen 23 der Zusatzchips 7d, 7e, 7f weisen vorzugsweise von der Lichtaustrittsseite 10 weg .
Nachfolgend werden bevorzugt die als Durchkontaktierungen gestalteten Dummy-Chips 7g montiert, siehe Figur 109.
Alternativ zu den Dummy-Chips 7g können auch dickere
Durchkontakteirungen 35 erzeugt werden, siehe Figur 110. Auch kann das Erzeugen der Durchkontaktierungen 35 oder des
Anbringen der Dummy-Chips 7g hinsichtlich der Montage der Zusatzchips 7d, 7e, 7f vertauscht werden, siehe den
nachgeschalteten Verfahrensschritt der Figur 111. Damit stellen die Schritte der Figuren 110 und 111 Alternativen zu den Schritten der Figuren 108 und 109 dar, auch was die
Reihenfolge dieser Verfahrensschritte betrifft.
Aufbauend auf der Anordnung der Figur 111, oder alternativ aufbauend auf der Anordnung der Figur 109, wird der
Einbettkörper 6 erstellt. Dies ist in Figur 112 illustriert.
Daraufhin wird eine weitere Auffächerungsschicht 3 erzeugt, an der die weiteren Durchkontaktierungen 35 erstellt werden. Diese weitere Auffächerungsschicht 3 wird wiederum von einer Teilschicht des Einbettkörpers 6 umgeben. Dies ist in Figur 113 gezeigt.
Im optionalen Schritt der Figur 114 können analog zu Figur 102 die Beschichtungen 8 und analog zum Schritt der Figur 101 die Verbindungsleitungen 38 an der Lichtaustrittsseite 10 erstellt werden.
Die Figuren 115 bis 119 illustrieren einen alternativen
Prozessfluss zur Herstellung von Durchkontaktierungen,
Anschlussstellen und/oder Einbettkörpern .
Die Anordnung der Figur 115 baut beispielsweise auf der Anordnung der Figur 95 auf. Hierbei ist jedoch kein
Hilfsträger an der Lichtaustrittsseite 10 vorhanden, sodass die Verbindungsleitungen 38 direkt erzeugt werden können.
Nachfolgend wird, siehe Figur 116, der Einbettkörper 6 oder eine Teilschicht des Einbettkörpers 6 bevorzugt strukturiert aufgebracht, sodass an den Leiterbahnen 33 Öffnungen
verblieben. Diese Öffnungen werden nachfolgend mit einem Material für die Durchkontaktierungen 35 aufgefüllt und eine weitere Auffächerungsschicht 3 wird erzeugt. Dies ist in Figur 117 veranschaulicht.
Das Erstellen einer weiteren Auffächerungsschicht 3 mit den zugehörigen Durchkontaktierungen 35 und das Planarisieren und Einbetten mittels einer weiteren Teilschicht des
Einbettkörpers 6 ist Figur 118 zu entnehmen.
Auf diese Durchkontaktierungen 35 sowie auf den fertigen Einbettkörper 6 werden dann die Anschlussstellen 4
aufgebracht, siehe Figur 119.
Die Figuren 120 bis 123 illustrieren einen alternativen
Prozessfluss zur Herstellung von Durchkontaktierungen
und/oder Einbettkörpern . Dieses Verfahren ist insbesondere für unterschiedliche Chiphöhen der Chips in inneren Lagen geeignet .
Die Konfiguration der Figur 120 baut auf der Anordnung der Figur 117 auf. Analog zum Verfahren der Figuren 107 bis 114 kann eine weitere Lage der Zusatzchips 7d, 7e, 7f angebracht werden. Optional sind die Dummy-Chips 7g als
Durchkontaktierungen vorhanden oder alternativ dickere
Durchkontaktierungen speziell in Form von Metallisierungen.
Auf die Zusatzchips 7d, 7e, 7f werden optional
Durchkontaktierungen 35 oder dickere elektrische
Kontaktflachen an deren Kontaktflachen 23 aufgebracht, siehe Figur 121.
In Figur 122 ist illustriert, dass das Material für den
Einbettkörper 6 vollständig aufgebracht wird. Dabei überdeckt der Einbettkörper 6 die zuvor erzeugten Durchkontaktierungen 35 sowie die als Durchkontaktierungen gestalteten Zusatzchips 7g.
Im Schritt der Figur 123 wird der Einbettkörper 6 gedünnt, sodass die Durchkontaktierungen 35 und die Dummy-Chips 7g freigelegt werden. Die weitere Prozessierung erfolgt
bevorzugt analog zu den Figuren 99 bis 103.
Ein solches zuerst dickeres Aufbringen von Material für den Einbettkörper 6 und ein nachfolgendes Dünnen des
Einbettkörpers 6 kann auch entsprechend in allen anderen Ausführungsbeispielen des Herstellungsverfahrens verwendet werden . Die Figuren 126 bis 157 betreffen Ausführungsbeispiele der Halbleiterbauteile 1 insbesondere für Videowände.
Bei Videowänden, auch als Videowalls bezeichnet, werden üblicherweise viele einzelne RBG-LED-Bauteile, also LED- Bauteile mit jeweils zumindest einem rot, einem blau und einem grün emittierenden LED-Chip, zur Videowall
zusammengesetzt. Dies ist in den Figuren 124 und 125
veranschaulicht. Jedes der RBG-LED-Bauteile stellt einen Bildpunkt 11 dar.
Die Größe des Bildpunkte 11 ist unter anderem durch die Größe der RBG-LED-Bauteile limitiert, das heißt, ein Bildpunkt 11 kann nicht beliebig klein werden. Damit sich für einen
Betrachter die einzelnen Farbpunkte oder Bildpunkte zu einem Bild zusammenfügen, ist ein gewisser Abstand des Betrachters zur Videowall nötig. Dieser Abstand hängt von der Größe der Bildpunkte 11 ab. Für einige Videowalls mit einem
bestimmungsgemäßen Beobachterabstand von ungefähr 1 m, zum Beispiel Werbung in Bushaltestellen, ist eine Größe der Bildpunkte 11 nötig, die durch einzelne RBG-LED-Bauteile nicht mehr erreicht werden kann.
Der Begriff „Narrow Pixel Pitch", kurz NPP, bezeichnet das Konzept, viele Einheiten von rot, grün und blau emittierenden LED-Chips für die Bildpunkte 11 in einem großen Modul zu integrieren, sodass ein Kunde nicht mehr viele einzelne RGB- LED-Bauteile, sondern eine weit geringere Anzahl solcher Module zu einer Videowall zusammensetzen muss. Dadurch können die LED-Chips auch enger gepackt werden, wodurch sich die Größe der Bildpunkte 11 und damit der nötige Abstand des Beobachters entsprechend reduziert. Bei den hier beschriebenen Halbleiterbauteilen 1 ist es möglich, die einzelnen Halbleiterchips 2 eng nebeneinander anzuordnen, effizient elektrisch zu kontaktieren und Module mit vielen Bildpunkten 11 zu erzeugen. Dazu werden bevorzugt Flip-Chips verwendet.
Ein limitierender Faktor für kleine Bildpunkte mit kleinen Chipabständen ist neben der Chipgröße an sich vor allem die Verdrahtung der Chips im Substrat oder im Träger, das heißt, wie fein können die Verdrahtungsstrukturen hergestellt werden und wie können diese gestapelt werden und wie sehen die nötigen Durchkontaktierungen, auch als Interconnects oder Vias bezeichnet, aus. Insbesondere ist für gängige Substrate wie Leiterplatten die kleinstmöglich herstellbare Via
limitiert durch den Viadurchmesser und die Toleranzen des Viacaps. Diese Limitationen lassen sich bei den hier
beschriebenen Halbleiterbauteilen 1 überwinden.
Im Ausführungsbeispiel der Figur 126 sind die Bildpunkte 11 jeweils durch einen rot emittierenden Halbleiterchip 2r, durch einen grün emittierenden Halbleiterchip 2g und durch einen blau emittierenden Halbleiterchip 2b gebildet.
Leuchtstoffe sind nicht erforderlich. Bei den Halbleiterchips 2b, 2r, 2g handelt es sich um Flip-Chips. Die Halbleiterchips 2b, 2r, 2g können jeweils Volumenemitter mit einem
lichtdurchlässigen Substrat oder auch Oberflächenemitter sein .
Zum Beispiel weisen die einzelnen Halbleiterchips 2b, 2r, 2g in Draufsicht auf die Lichtaustrittsseite 10 gesehen
Kantenlängen zwischen einschließlich 20 ym und 100 ym auf.
Ein Abstand Chipkante zu Chipkante zwischen benachbarten Halbleiterchips 2b, 2r, 2g liegt bevorzugt bei mindestens 10 ym und/oder bei höchstens 100 ym, zum Beispiel um 25 ym. Alle Halbleiterchips 2b, 2r, 2g können mit demselben
Rastermaß in dem Halbleiterbauteil 1 angeordnet sein. Die Anordnung und die Anzahl der elektrischen Anschlussstellen 4 ist in Figur 126 nur schematisch illustriert.
In Figur 127 ist gezeigt, dass anstelle von Flip-Chips für die Halbleiterchips 2 auch Chips mit elektrischen
Kontaktflachen an einander gegenüberliegenden Hauptseiten verwendet werden können. Demgemäß sind die
Durchkontaktierungschips 7c sowie die planaren
Verbindungsleitungen 38 vorhanden.
Im Übrigen gelten die Ausführungen zu Figur 126 für Figur 127 entsprechend .
Im Ausführungsbeispiel der Figur 128 ist illustriert, dass die Durchkontaktierungen 35, die an dem Vergusskörper 6 freiliegen, gleichzeitig als elektrische Anschlussstellen 4 dienen können. Demgegenüber sind in Figur 129 zusätzliche Beschichtungen für die Anschlussstellen 4 vorhanden, wobei sich diese Beschichtungen auf den Vergusskörper 6 erstrecken.
Ferner ist in Figur 129 dargestellt, dass als Zusatzchip 7b zum Beispiel ein Umgebungslichtsensor vorhanden sein kann.
Der Zusatzchip 7b ist beispielsweise mit der optischen
Beschichtung 8 versehen. Es ist möglich, dass der Zusatzchip 7b über die planare Verbindungsleitung 38 und einen Dummy- Chip 7c elektrisch angeschlossen ist.
Bei den Ausführungsbeispielen der Figuren 130 und 131 ist als Zusatzchip 7a jeweils eine Treiberschaltung vorhanden. Die Treiberschaltung 7a kann an dem Vergusskörper 6 angebracht sein und ist optional mit der Passivierung 68 versehen, siehe Figur 130. Alternativ kann die Treiberschaltung 7a auch in dem Vergusskörper 6 integriert sein, siehe Figur 131.
Mit den hier beschriebenen Halbleiterbauteilen 1 können
Narrow Pixel Pitch-Module etwa für Videowalls hergestellt werden, deren Bildpunkgrößen und Bildpunktabstände kleiner sind als mit bisherigen Technologien. Im Vergleich zu
klassischen substratbasierten Packages wird kein Substrat verwendet und es kann so eine Reduzierung der Anzahl der sequentiellen Herstellungsprozesse zugunsten von
Batchprozessen erreicht werden. Dies ist insbesondere bei der Verwendung von vielen kleinen LED-Chips, also der üblichen Konfiguration bei Narrow Pixel Pitch-Bauteilen, ein
kostengünstigerer Ansatz.
Durch mehrere Fan Out-Lagen, also Auffächerungsschichten 3, können auch komplexere Verschaltungen realisiert werden. Zum Beispiel ist eine Matrixverschaltung gegeben mit einer Lage für die Verbindung der Kathoden, einer Lage für die
Verbindung der Anoden und einer Lage für eine günstige
Verschaltung zu den Lötpads . Es gibt keine prinzipielle
Begrenzung der Anzahl der möglichen Fan Out-Lagen.
Das Design der hier beschriebenen Halbleiterbauteile 1 bringt keine intrinsischen thermischen Nachteile mit sich, es kann durch die Dicke der Fan Out-Lage sowie die Wahl der Metalle, insbesondere Ni oder Cu, an die thermischen Anforderungen angepasst werden.
Es kann effizient ein Halbleiterbauteil 1 etwa als Modul hergestellt werden, das neben den LED-Chips auch weitere Chips oder Komponenten wie Sensorchips, IC-Chips, Bauelemente mit optischer Funktion oder optisch inaktive Chips beinhaltet und verschaltet. Damit lässt sich ein deutlich erweiterter Funktionsumfang bieten.
Insbesondere können zum Beispiel LED-Stromtreiber und RBG- Ansteuerungen integriert werden, um einen höheren
Integrationsgrad zu erreichen und um die Anzahl der
Modulpads, also die Anzahl der Anschlüsse 4, zu reduzieren. Reflexlichtschranken-ICs sowie ESD-Schutzdioden können ebenso integriert werden. Insbesondere kann ein integriertes
optoelektronisches System in einem Bauteil umgesetzt werden. Die optisch inaktiven Chips oder Elemente sind zum Beispiel auch Strombegrenzer oder Temperaturbegrenzer, integrierte Schaltungen mit Treiberfunktion, Auswertefunktion,
Speicherfunktion oder Interfacefunktion, klassische passive Komponenten wie Widerstände, Kapazitäten oder Induktivitäten, nichtoptische Sensoren wie Temperatursensoren, Lagesensoren, Hall-Sensoren, Drucksensoren oder Schallsensoren, und auch insbesondere Dummy-Chips etwa aus Metall oder einem
entsprechend hoch dotierten Halbleiter als
Durchkontaktierungen .
Beim Halbleiterbauteil 1 der Figur 132 sind mehrere
gestapelte Auffächerungsschichten 3 vorhanden. Dabei sind wie in Figur 128 die finalen Durchkontaktierungen 35 als
Anschlussflächen 4 gestaltet. Demgegenüber ist in Figur 133 eine dedizierte Lotkontaktlage für die Anschlussstellen 4 vorhanden .
Insbesondere kann unterhalb jeder Auffächerungsschicht 3 eine strukturierte dielektrische Lage angebracht sein. Dies ist vor allem dann hilfreich, wenn die Chips 2, 7 in weiteren Lagen integriert werden, wie zum Beispiel in den Figuren 108 oder 120 gezeigt.
Wie auch in allen anderen Ausführungsbeispielen können die Auffächerungsschichten 3 und/oder die Durchkontaktierungen 35 aus Kupfer und/oder Nickel und/oder Aluminium sein.
Insbesondere können zwischen den Kontaktflachen 23 und den Auffächerungsschichten 3 und den Durchkontaktierungen 35 Lagen zur Verbesserung des elektrischen Kontakts, zur
Verbesserung des thermischen Kontakts, zur Verbesserung der Zuverlässigkeit und/oder zum Unterbinden von Diffusion eingesetzt werden. Solche Lagen sind insbesondere aus Titan und/oder Platin und/oder Palladium und/oder Wolframnitrid oder Legierungen oder Schichten hieraus. Auch die
Kontaktflächen 23 und die Anschlussstellen 4 können aus Titan und/oder Platin und/oder Palladium und/oder Wolframnitrid und/oder Gold und/oder Zinn und/oder Silber und/oder Kupfer und/oder Aluminium oder aus Legierungen oder aus Schichten hieraus bestehen.
Es ist möglich, dass die Chipoberseite einzelner optisch aktiver Chips oder auch die Moduloberseite, also die
Lichtaustrittsseite 10, aufgeraut ist. Insbesondere kann das als Chip Sized Package gestaltete Halbleiterbauteil 1 zusätzliche elektrisch nichtleitende Schichten auf der
Oberseite beinhalten. Diese können übereinander,
nebeneinander, überlappend oder in einer Kombination daraus angeordnet sein. Solche Schichten sind zum Beispiel aus zumindest einem Silikon, Epoxid, Glas und/oder Polysiloxan, wobei Lichtkonverterstoffe, Füllstoffe, Diffusoren, Filter, Absorber, Reflektoren, Farbstoffen oder Mischungen aus diesen angereichert sein können. Dies ist insbesondere in Figur 134 illustriert . Die Halbleiterbauteile 1, die insbesondere Narrow Pixel
Pitch-Module sind, weisen üblicherweise eine Fläche von einigen Zentimetern mal einigen Zentimetern auf. Sie sollten deshalb eine Dicke aufweisen, die das Halbleiterbauteil 1 in der Zielgröße ausreichend mechanisch stabilisiert. Solche Halbleiterbauteile 1 können sehr dünn hergestellt werden.
Zur Vereinfachung der Darstellung umfassen die
Halbleiterbauteile 1 der Figuren 129 bis 134 je nur einen Bildpunkt 11. Bevorzugt ist jedoch eine Vielzahl der
Bildpunkte 11 vorhanden.
Figuren 135 bis 152 sind Draufsichten, also mit Blick auf die Lichtaustrittsseite 10 eines Halbleiterbauteils 1.
In den Figuren 135 bis 143 sind Halbleiterbauteile 1 mit unterschiedlicher Anordnung und Geometrie von Bildpunkten 11 gezeigt, teilweise mit Zusatzchips 7. Ein Display wird aus einem oder mehreren Halbleiterbauteilen 1 zusammengesetzt.
Die Anordnung der Bildpunkte im Bauteil und im Display erfolgt üblicherweise in einem regelmäßigem Raster.
In den Figuren 144 bis 152 ist jeweils der Aufbau eines
Bildpunktes 11 aus Halbleiterchips 2 gezeigt, teilweise mit Zusatzchips 7.
Gemäß Figur 135 ist um die Halbleiterchips 2 herum kein dezidierter Randbereich vorhanden. Damit können mehrere der Halbleiterbauteile 1 so nebeneinander angebracht werden, sodass alle Bildpunkte 11 im gleichen Raster angeordnet sind.
Im Ausführungsbespiel der Figur 136 weist das
Halbleiterbauteil 1 demgegenüber an einer Seite einen Rand des Grundkörpers 5 auf. In Figur 137 ist ringsum allseitig ein solcher Rand vorhanden.
In Figur 138 ist ein Feld mit mehreren Bildpunkten 11
gezeigt. Ein Rand des Halbleiterbauteils 1 um die Bildpunkte 11 herum kann sehr schmal gestaltet sein oder auch gänzlich wegfallen, damit die Bildpunkte 11 mit dem gleichen Rastermaß bauteileübergreifend angeordnet werden können. Entsprechendes gilt für alle anderen Ausführungsbeispiele.
Gemäß Figur 139 ist das Halbleiterbauteil 1 als geteiltes Bildpunktefeld gestaltet. Zwischen den beiden Teilfeldern befindet sich ein Bereich des Grundkörpers 5, der frei von Chips ist.
Gemäß Figur 140 weist das Bildpunktefeld eine Fehlstelle auf, die frei von einem der Bildpunkte 11 ist. Optional kann an einer solchen Fehlstelle eine elektrische Durchkontaktierung oder ein Zusatzchip angebracht sein. Dies ist in Figur 141 veranschaulicht, wobei außerdem ein Rand des Grundkörpers 5 mit Zusatzchips 7 versehen sein kann. Die Zusatzchips 7 sind bevorzugt auf Modulebene, nicht aber auf Bildpunkteebene vorhanden. Das heißt, die Zusatzchips 7 sind nicht unbedingt einzelnen Bildpunkten 11 zugeordnet.
In Figur 142 ist illustriert, dass die Bildpunkte 11 nicht zwingend in einem quadratischen oder rechteckigen Raster vorliegen müssen, sondern zum Beispiel auch in einem
hexagonalen oder trigonalen Raster vorliegen können. Dabei können die Bildpunkte 11 in Draufsicht gesehen auch dreieckig geformt sein, wobei auch andere Grundformen wie sechseckige Bildpunkte, in Draufsicht gesehen, möglich sind. Figur 144 illustriert ein Beispiel, in dem ein Bildpunkt 11 nicht wie bei Videowalls üblich durch rot/grün/blau- Farbmischung den vom Menschen sichtbaren Farbbereich nahezu komplett darstellen kann, sondern nur einen deutlich
reduzierten Teilbereich davon. Zum Beispiel enthält ein
Bildpunkt 11 zwei konvertierte Chips 2w, die weißes Licht unterschiedlicher Farbtemperaturen emittieren, geeignet zum Beispiel für eine Videowall, die nur Helligkeiten, aber keine Farben, darstellen kann, sich aber in hinsichtlich der
Farbtemperatur dem Umgebungslicht angleichen kann.
Die Figuren 145 bis 147 stellen weitere Konfigurationen von Bildpunkten 11 zum Beispiel in Videowalls dar.
Der Bildpunkt 11 in Figur 145 ist rechteckig langgezogen und enthält drei zum Beispiel quadratische Halbleiterchips 2r, 2g und 2g in den Emissionsfarben rot, grün und blau. Dahingegen ist der Bildpunkt 11 der Figur 146 in Draufsicht rechteckig und enthält drei rechteckig langgezogene Halbleiterchips 2r, 2g, 2b in den Emissionsfarben rot, grün und blau. Der
Bildpunkt 11 in Figur 147 ist quadratisch und enthält auch quadratische Halbleiterchips 2r, 2g, 2b, insbesondere vier Stück, zum Beispiel in den Emissionsfarben rot, zweimal grün und blau. Je nach Chiptechnologie können auch rechteckig langgezogene oder in Draufsicht anders gestaltete
Halbleiterchips vorteilhaft sein.
Anstatt zweier gleichfarbig emittierender Halbleiterchips kann auch ein Halbleiterchip mit einer vierten Emissionsfarbe herangezogen werden, siehe zum Beispiel den gelb
emittierenden Halbleiterchip 2y in Figur 148. Alternativ oder zusätzlich zu einem gelb emittierenden Halbleiterchip kann auch ein cyanfarbig emittierender Halbleiterchip vorhanden sein .
Beim rechteckig langgezogen Bildpunkt 11 der Figur 149 sind sechs zum Beispiel quadratische Halbleiterchips vorhanden. So können zum Beispiel die Emissionsfarben rot, grün und blau je zweimal vertreten sein. Auch hier kann anstatt jeweils zweier gleichfarbig emittierender Halbleiterchips eine zusätzliche Emissionsfarbe herangezogen werden.
Figur 150 ist illustriert, dass ein Bildpunkt 11 zusätzlich zu den Halbleiterchips 2r, 2g, 2b auch einen oder mehrere Zusatzchips 7 enthalten kann. Die Zusatzchips 7 sind zum Beispiel drei Fotosensoren mit unterschiedlichen Farbfiltern, um Umgebungslicht und Emissionslicht des Bildpunkts 11 in Helligkeit und Farbe zu detektieren und mit dieser
Information den Bildpunkt 11 zu steuern. Die Zusatzchips 7 können also auf Bauteilebene, auf Bildpunktebene oder auch auf beiden Ebenen integriert werden.
Die Figuren 151 und 152 zeigen Ausführungsbeispiele von
Bildpunkten 11, die in Draufsicht gesehen weder quadratisch noch rechteckig sind, sondern zum Beispiel dreieckig oder sechseckig, wahlweise mit oder ohne Zusatzchips. Solche
Bildpunkte können verwendet werden, um trigonale oder
hexagonale Bildpunktraster im Halbleiterbauteil 1 zu
erzeugen .
In Figur 153 ist eine Ansteuerung eines Ausführungsbeispiels eines Halbleiterbauteils 1 gezeigt. Ein Dateneingangsstrom 13a der darzustellenden Bildpunkte, auch als Pixel
bezeichnet, gelangt zu einer Recheneinheit 12, der einen Datenausgangsstrom 13b hin zu dem als Display gestalteten Halbleiterbauteil 1 generiert. Die Recheneinheit 12 kann als separate Komponente ausgeführt sein oder aber auch in dem Halbleiterbauteil 1 integriert sein.
Mit einer solchen Anordnung lässt sich zum Beispiel ein sogenanntes Downsampling realisieren: Hierbei ist die Anzahl der darzustellenden Bildpunkte größer als die darstellbare Bildpunkteanzahl des Displays. Es wird also rechnerisch zuerst auf eine geringere Bildpunkteanzahl heruntergerechnet, welche dann dargestellt wird. Zum Beispiel erfolgt eine
Herunterrechnung von 1920 x 1080 Bildpunkte auf 1280 x 720 Bildpunkte .
Die Recheneinheit 12 kann als separate Komponente ausgeführt sein oder aber auch in dem Halbleiterbauteil 1 integriert sein .
Für eine regelmäßige Anordnung nicht nur aller Bildpunkte 11, sondern aller Halbleiterchips 2 im kompletten Display, optional zusammen mit einer Ansteuerung gemäß Figur 153, lässt sich ein spezielle und besonders effektive Form des Downsamplings realisieren. Dabei werden die Bildpunkte dem Raster an Halbleiterchips nicht klassisch
nebeneinanderliegend, sondern überlappend, zugeordnet. Die Downsamplingrate ist dabei durch das Design des Displays fixiert, wodurch eine einfachere Recheneinheit ausreicht.
Auf diese Art kann bei gleichbleibender Bildschärfe mit einer gegebenen oder beschränkten Anzahl an Halbleiterchips die Anzahl der darstellbaren Bildpunkte deutlich erhöht werden und/oder bei einer gegeben Anzahl an darzustellenden
Bildpunkten, zum Beispiel 1920 x 1080, die Anzahl der dazu benötigten Halbleiterchips deutlich reduziert werden. Die Figuren 154 bis 157 zeigen je eine regelmäßige Anordnung von Halbleiterchips 2r, 2g, 2b im Display. Die Figuren 156 und 157 betreffen eine 1 x 3-Anordnung, die Figuren 154 und 155 je einer 2 x 2-Anordnung. Dargestellt ist jeweils nur ein kleiner Ausschnitt des kompletten Displays.
Die Figuren 154 und 156 zeigen eine nichtüberlappende
Zuordnung von Bildpunkten und Halbleiterchips.
Jedem Bildpunkt sind dabei 4 oder 3 Halbleiterchips
zugeordnet und jedem Halbleiterchip genau ein Bildpunkt.
Die Figuren 155 und 157 zeigen dahingegen die jeweils
passende überlappende Zuordnung von Bildpunkten und
Halbleiterchips. Jedem Bildpunkt sind dabei 4 oder 3
Halbleiterchips zugeordnet, aber jedem Halbleiterchip auch 4 oder 3 Bildpunkte. Dies ist zusätzlich in den Figuren 158 und 159 illustriert.
In einer Anordnung gemäß Figur 156 lassen sich somit
klassisch n x m Bildpunkte mit darstellen und mit sogenanntem Subsampling und der Ansteuerung gemäß Figur 157
n x 3 x (m - 2) Bildpunkte. Dazu werden insgesamt jeweils 3 x n x m Chips benötigt.
In einer 2 x 2-Anordnung, siehe Figur 154, lassen sich somit klassisch n x m Bildpunkte darstellen und mit Subsampling gemäß Figur 155 dagegen 2 x (n - 1) x 2 x (m - 1) Bildpunkte. Dazu zu werden insgesamt jeweils 2 x 2 x n x m Chips
benötigt .
Für große Displays ist das Verhältnis von benötigten
Halbleiterchips als erheblicher Kostenfaktor zu darstellbaren Bildpunkten, also dem erzielbaren Nutzen, wie folgt, Anordnung; Bildpunkte; Kosten/Nutzen-Verhältnis:
1 x 3; nebeneinanderliegend; 3
1 x 3; überlappend; 1
2 x 2; nebeneinanderliegend; 4
2 x 2; überlappend; 1
Die übliche Form des Downsampling mit variabler
Downsamplingrate und die hier illustrierte spezielle Form mit durch das Display vorgegebener fixer Downsamplingrate lassen sich kombinieren.
Downsampling kann auf Bauteilebene, auf Modulebene oder auf Displayebene erfolgen. Die benötigte Recheneinheit kann auf Displayebene monolithisch integriert werden oder auf
Bauteilebene oder Modulebene verteilt integriert werden.
Insbesondere und vorteilhafterweise kann Downsampling auf Displayebene erfolgen, aber die Recheneinheit ist verteilt auf Bauteilebene und/oder Modulebene realisiert, sodass sich benachbarte Module in ihrem Bildpunkt-Überlappungsbereich jeweils entsprechend abstimmen.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2018 119 538.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Bezugszeichenliste
1 optoelektronisches Halbleiterbauteil
10 Lichtaustrittsseite
2 lichtemittierende Halbleiterchip
20 Halbleiterschichtenfolge
22 Pixel
23 elektrische Kontaktflache
24 elektrisch leitende Schicht
25 elektrisch isolierende Schicht
26 Metallisierung
27 Befestigungsschicht
28 Wafer
29 Aufwachssubstrat
3 elektrische Auffächerungsschicht
33 elektrische Leiterbahn
35 elektrische Durchkontaktierung
38 planare elektrische Verbindungsleitung
39 Kontaktkugel
4 elektrische Anschlussstelle
5 lichtundurchlässiger Grundkörper
6 Einbettkörper
61 Beimengung
62 Chipverguss
66 Teilschicht des Einbettkörpers
68 Passivierung
69 elektrisches Verbindungsmittel
7 Zusatzchip
8 optische Beschichtung
9 Hilfsträger
11 Bildpunkt
12 Recheneinheit
13 Datenstrom

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauteil (1), das
oberflächenmontierbar ist, mit
- mindestens einem im Betrieb lichtemittierenden
Halbleiterchip (2), der elektrische Kontaktflachen (23) umfasst,
- einem lichtundurchlässigen Grundkörper (5) , der den
mindestens einen Halbleiterchip (2) seitlich umgibt, sodass Seitenflächen des Halbleiterchips (2) ringsum vom dem
Grundkörper (5) unmittelbar bedeckt sind,
- mindestens einer elektrischen Auffächerungsschicht (3) mit elektrischen Leiterbahnen (33) , und
- elektrischen Anschlussstellen (4) zur externen elektrischen Kontaktierung des Halbleiterbauteils (1),
wobei
- die Kontaktflächen (23) und die Anschlussstellen (4) auf unterschiedlichen Seiten der Auffächerungsschicht (3) liegen,
- die Kontaktflächen (23) mittels der Auffächerungsschicht (3) mit den zugehörigen Anschlussstellen (4) elektrisch verbunden sind,
- die Anschlussstellen (4) gegenüber den Kontaktflächen (23) expandiert sind, und
- sich der Grundkörper (5) zwischen den Halbleiterchip (2) und die Auffächerungsschicht (3) erstreckt und/oder die
Kontaktflächen (23) in einen Chipverguss (62) des
Halbleiterchips (2) eingebettet sind und die Kontaktflächen (23) bündig mit dem Chipverguss (62) abschließen.
2. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
wobei
- die Anschlussstellen (4) gegenüber den zugehörigen Kontaktflachen (3) vergrößert sind und/oder einen größeren Abstand zueinander aufweisen,
- der Halbleiterchip (2) ein Flip-Chip ist,
- die Leiterbahnen (33) der Auffächerungsschicht (3) und die Anschlussstellen (4) in wenigstens einem Einbettkörper (6) eingebettet sind, der direkt an den Grundkörper (5)
anschließt,
- sich eine Halbleiterschichtenfolge (20) des Halbleiterchips (2) an einer der Auffächerungsschicht (3) abgewandten Seite der Kontaktflächen (3) befindet, und
- eine den Kontaktflächen (3) abgewandte Hauptseite des
Halbleiterchips (2) frei von dem Grundkörper (5) ist.
3. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
wobei der Halbleiterchip (2) in mehrere Pixel (22) unterteilt ist und die Pixel (22) unabhängig voneinander elektrisch ansteuerbar sind.
4. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mehrere der lichtemittierenden Halbleiterchips (2), wobei die Halbleiterchips (2) gemeinsam in den Grundkörper (5) eingebettet sind, und
wobei insgesamt weniger Anschlussstellen (4) als
Kontaktflächen (23) vorhanden sind.
5. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mehrere der Auffächerungsschichten (3) ,
wobei die Leiterbahnen (33) in den unterschiedlichen
Auffächerungsschichten (3) mindestens zum Teil verschieden voneinander verlaufen, und wobei pro Auffächerungsschicht (3) mindestens eine Teilschicht (66) des Einbettkörpers (6) vorhanden ist.
6. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
wobei benachbarte Auffächerungsschichten (3) über elektrische Durchkontaktierungen (35) elektrisch miteinander verbunden sind .
7. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
wobei jede Auffächerungsschicht (3) oder jede der
Auffächerungsschichten (3) zusammen mit den zugehörigen
Durchkontaktierungen (35) eine Dicke von höchstens 20 ym und/oder von höchstens 50 % einer mittleren Dicke des
mindestens einen Halbleiterchips (2) aufweist.
8. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mindestens einen Zusatzchip (7),
wobei der Zusatzchip (7) aus der folgenden Gruppe ausgewählt ist: Fotodiode, Fototransistor, IC-Chip, IC-Chip mit
integrierter Fotodiode, temperaturabhängiger Widerstand, Schutzdiode gegen Schäden durch elektrostatische Entladungen, Speicherchip, Adresschip, Platzhalterchip, und
wobei der Zusatzchip (7) oder einer der Zusatzchips (7) seitlich neben dem zumindest einen Halbleiterchip (2)
angeordnet ist.
9. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
umfassend mehrere der Zusatzchips (7),
wobei mindestens einer der Zusatzchips (7) und der
Halbleiterchip (2) oder mindestens einer der Halbleiterchips (2) an unterschiedlichen Seiten der Auffächerungsschicht (3) angebracht sind.
10. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mindestens eine planare elektrische
Verbindungsleitung (38), die sich nur an einer der
Auffächerungsschicht (3) abgewandten Seite des
Halbleiterchips (2) oder mindestens einer der Halbleiterchips (2) an dem Grundkörper (5) befindet,
wobei mindestens eine Verbindungsleitung (38) elektrisch direkt mit der Auffächerungsschicht (3) verbunden ist.
11. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
wobei die Anschlussstellen (4) und der Einbettkörper (6) in Richtung weg von dem zumindest einen Halbleiterchip (2) bündig miteinander abschließen, und
wobei der Grundkörper (5) , die Auffächerungsschicht (3) und der Einbettkörper (6) in seitlicher Richtung bündig
miteinander enden.
12. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mindestens eine optische Beschichtung (8) an dem Grundkörper (5) ,
wobei die Beschichtung (8) aus der folgenden Gruppe
ausgewählt ist: LeuchtstoffSchicht, organische oder
anorganische Schutzschicht, Farbfilterschicht,
Diffusorschicht, Farbgebungsschicht, Antireflexschicht, dichroitische Schicht,
wobei die Beschichtung (8) den Halbleiterchip (2) oder mindestens einen der Halbleiterchips (2) überdeckt.
13. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
wobei in Draufsicht gesehen eine Grundfläche des
Halbleiterbauteils (1) um höchstens einen Faktor drei größer ist als eine Grundfläche des mindestens einen Halbleiterchips (2) ,
wobei die Beschichtung (8) eine LeuchtstoffSchicht ist, und wobei der mindestens eine Halbleiterchip (2) oder die
Beschichtung (8) in Richtung weg von den Anschlussstellen (4) bündig mit dem Grundkörper (5) abschließt.
14. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
umfassend mehrere Bildpunkte (11) zur Abstrahlung von Licht einer einstellbaren Farbe,
wobei jeder Bildpunkt (11) mehrere der Halbleiterchips (2) aufweist .
15. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
wobei ein Abstand zwischen benachbarten Halbleiterchips (2) innerhalb der Bildpunkte (11) gleich einem Abstand
benachbarter Bildpunkte (11) zueinander ist.
16. Optoelektronisches Halbleiterbauteil (1) nach einem der beiden vorhergehenden Ansprüche,
bei dem ein äußerer Rand des Grundkörpers (5) in Draufsicht auf die Lichtaustrittsseite (10) gesehen schmaler ist als ein Abstand zwischen benachbarten Bildpunkten (11), sodass mehrere der Halbleiterbauteile (1) dazu eingerichtet sind, nebeneinander angeordnet zu werden, um bauteilübergreifend die Bildpunkte (11) in einem gleichmäßigen Raster anzuordnen.
17. Herstellungsverfahren für optoelektronische Halbleiterbauteile (1) nach einem der vorherigen Ansprüche mit den nachfolgenden Schritten in der angegebenen
Reihenfolge :
A) Bereitstellen der Halbleiterchips (2),
B) Einbetten der Halbleiterchips (2) in den Grundkörper (5),
D) Erzeugen der Auffächerungsschicht (3) ,
E) Aufbringen der Anschlussstellen (4) an der fertigen
Auffächerungsschicht (3) ,
F) Erstellen des lichtundurchlässigen Einbettkörpers (6) mittels Gießen, Spritzen oder Pressen, und
G) Vereinzeln zu den Halbleiterbauteilen (1).
18. Verfahren nach dem vorhergehenden Anspruch,
wobei zumindest die Schritte A) bis F) an einem zeitweiligen Hilfsträger (9) durchgeführt werden,
wobei der Hilfsträger (9) in den vereinzelten
Halbleiterbauteilen (1) nicht mehr vorhanden ist.
19. Verfahren nach einem der beiden vorhergehenden
Ansprüche,
wobei zwischen den Schritten B) und D) in einem Schritt C) ein Planarisieren erfolgt, währenddessen der Grundkörper (2) und die Halbleiterchips (2) in ihrer Dicke reduziert werden.
20. Verfahren nach einem der drei vorhergehenden Ansprüche, wobei im Schritt B) je mindestens eine Hauptfläche der
Halbleiterchips (2) frei von dem Grundkörper (5) bleibt und Seitenflächen der Halbleiterchips (2) je unmittelbar und ganzflächig von dem Grundkörper (5) bedeckt werden.
PCT/EP2019/071263 2018-08-10 2019-08-07 Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile WO2020030714A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112019004015.4T DE112019004015B4 (de) 2018-08-10 2019-08-07 Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronisches Halbleiterbauteile
US17/261,505 US20210265317A1 (en) 2018-08-10 2019-08-07 Optoelectronic semiconductor device and method for manufacturing optoelectronic semiconductor devices

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018119538.9A DE102018119538A1 (de) 2018-08-10 2018-08-10 Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
DE102018119538.9 2018-08-10

Publications (1)

Publication Number Publication Date
WO2020030714A1 true WO2020030714A1 (de) 2020-02-13

Family

ID=67742363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2019/071263 WO2020030714A1 (de) 2018-08-10 2019-08-07 Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile

Country Status (3)

Country Link
US (1) US20210265317A1 (de)
DE (2) DE102018119538A1 (de)
WO (1) WO2020030714A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504386B (zh) * 2019-08-29 2022-04-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US11313741B2 (en) * 2019-12-11 2022-04-26 Apple Inc. Packaging technologies for temperature sensing in health care products
CN115312561A (zh) * 2019-12-24 2022-11-08 群创光电股份有限公司 电子装置
DE102020104396A1 (de) 2020-02-19 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102021127919A1 (de) 2021-10-27 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Herstellungsverfahren und optoelektronisches halbleiterbauteil
WO2023156445A1 (de) * 2022-02-17 2023-08-24 Ams-Osram International Gmbh Herstellungsverfahren, optoelektronisches halbleiterbauteil und träger

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308917A1 (en) 2007-06-13 2008-12-18 Infineon Technologies Ag Embedded chip package
US20100193819A1 (en) 2007-09-28 2010-08-05 Osram Opto Semiconductors Gmbh Light-emitting surface element and method for producing a light-emitting surface element
US20120056217A1 (en) * 2009-07-03 2012-03-08 Seoul Semiconductor Co., Ltd. Light emitting diode package
WO2013021519A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module
US20170141066A1 (en) 2015-11-18 2017-05-18 Murata Manufacturing Co., Ltd. Electronic device
US20180090650A1 (en) * 2016-09-29 2018-03-29 Toyoda Gosei Co., Ltd. Light emitting device and electronic component
US9954150B2 (en) * 2012-04-02 2018-04-24 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
DE102016121099A1 (de) 2016-11-04 2018-05-09 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden halbleiterbauelementen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
KR100639701B1 (ko) * 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
KR102108087B1 (ko) * 2013-07-11 2020-05-08 삼성전자주식회사 반도체 패키지
CN103943652B (zh) * 2013-08-29 2017-02-08 上海天马微电子有限公司 一种oled像素及其显示装置的制作方法
US20150098191A1 (en) * 2013-10-06 2015-04-09 Gerald Ho Kim Silicon Heat-Dissipation Package For Compact Electronic Devices
GB201418810D0 (en) * 2014-10-22 2014-12-03 Infiniled Ltd Display
US10847691B2 (en) * 2014-12-11 2020-11-24 Luminus, Inc. LED flip chip structures with extended contact pads formed by sintering silver
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
US20170148955A1 (en) * 2015-11-22 2017-05-25 Cyntec Co., Ltd. Method of wafer level packaging of a module
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10303013B2 (en) * 2016-11-17 2019-05-28 Apple Inc. Pixel array antialiasing to accommodate curved display edges

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308917A1 (en) 2007-06-13 2008-12-18 Infineon Technologies Ag Embedded chip package
US20100193819A1 (en) 2007-09-28 2010-08-05 Osram Opto Semiconductors Gmbh Light-emitting surface element and method for producing a light-emitting surface element
US20120056217A1 (en) * 2009-07-03 2012-03-08 Seoul Semiconductor Co., Ltd. Light emitting diode package
WO2013021519A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module
US9954150B2 (en) * 2012-04-02 2018-04-24 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
US20170141066A1 (en) 2015-11-18 2017-05-18 Murata Manufacturing Co., Ltd. Electronic device
US20180090650A1 (en) * 2016-09-29 2018-03-29 Toyoda Gosei Co., Ltd. Light emitting device and electronic component
DE102016121099A1 (de) 2016-11-04 2018-05-09 Osram Opto Semiconductors Gmbh Herstellung von strahlungsemittierenden halbleiterbauelementen

Also Published As

Publication number Publication date
DE112019004015B4 (de) 2023-01-19
DE102018119538A1 (de) 2020-02-13
DE112019004015A5 (de) 2021-04-29
US20210265317A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
DE112019004015B4 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronisches Halbleiterbauteile
EP2901479B1 (de) Optoelektronisches bauelement
DE102017106755B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102018101813A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
WO2008106941A1 (de) Licht emittierendes modul und herstellungsverfahren für ein licht emittierendes modul
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
WO2020169524A1 (de) Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
DE102017100812B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102016103324A1 (de) Videowand-Modul und Verfahren zum Herstellen eines Videowand-Moduls
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
WO2019068523A1 (de) Lichtemittierendes bauteil, anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
WO2018002321A1 (de) Modulares modul
WO2010000224A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2016180810A1 (de) Optoelektronischer halbleiterchip und leuchtmittel
WO2016180939A1 (de) Optoelektronischer halbleiterchip und optoelektronisches modul
WO2018234119A1 (de) Anordnung mit einer mehrzahl von leuchtmodulen und verfahren zur herstellung einer anordnung mit einer mehrzahl von leuchtmodulen
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil
DE102016103552A1 (de) Modul für eine Leuchte
EP3262627B1 (de) Leuchtdiodenvorrichtung und verfahren zum herstellen einer leuchtdiodenvorrichtung
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2017198547A1 (de) Modul für eine videowand mit einer folie
WO2016087360A1 (de) Verfahren zur herstellung von optoelektronischen modulen und anordnung mit einem solchen modul
DE102019126859A1 (de) Anzeigevorrichtung und Anzeigeeinheit
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
DE102017100705B4 (de) Beleuchtungsvorrichtung und Betriebsverfahren für eine solche Beleuchtungsvorrichtung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19758630

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112019004015

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19758630

Country of ref document: EP

Kind code of ref document: A1