CN110178220A - 用于制造光电子半导体器件的方法和光电子半导体器件 - Google Patents

用于制造光电子半导体器件的方法和光电子半导体器件 Download PDF

Info

Publication number
CN110178220A
CN110178220A CN201880007156.9A CN201880007156A CN110178220A CN 110178220 A CN110178220 A CN 110178220A CN 201880007156 A CN201880007156 A CN 201880007156A CN 110178220 A CN110178220 A CN 110178220A
Authority
CN
China
Prior art keywords
semiconductor chip
platform
substrate
source substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880007156.9A
Other languages
English (en)
Other versions
CN110178220B (zh
Inventor
安德烈亚斯·普洛斯尔
西格弗里德·赫尔曼
马丁·鲁道夫·贝林格
弗兰克·辛格
托马斯·施瓦茨
亚历山大·F·普福伊费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN110178220A publication Critical patent/CN110178220A/zh
Application granted granted Critical
Publication of CN110178220B publication Critical patent/CN110178220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Abstract

提出一种方法,设计用于制造光电子半导体器件并且包括如下步骤:A)提供源衬底(21,22,23),其中每个源衬底(21,22,23)装配有特定类型的发射辐射的半导体芯片(41,42,43);B)提供具有安装平面(30)的目标衬底(3);C)在目标衬底(3)上或在至少一个源衬底(21,22,23)上产生平台(52,53);以及D)将至少一部分的半导体芯片(41,42,43)借助晶片间工艺从源衬底(21,22,23)传递到目标衬底(3)上,使得传递到目标衬底(3)上的半导体芯片(41,42,43)在一种类型之内保持其彼此间的相对位置,并且目标衬底(3)上的每种类型的半导体芯片(41,42,43)由于平台(52,53)在安装平面(30)之上具有不同的高度(H1,H2,H3)。

Description

用于制造光电子半导体器件的方法和光电子半导体器件
技术领域
提出一种用于制造光电子半导体器件的方法。还提出一种光电子半导体器件。
发明内容
要实现的目的在于,提出一种方法,借助所述方法,目标衬底可有效地装配有多种类型的半导体芯片。
所述目的此外通过具有独立权利要求的特征的一种方法和一种半导体器件来实现。优选的改进方案是从属权利要求的主题。
根据至少一个实施方式,借助所述方法制造一个或多个光电子半导体器件。半导体器件例如是显示设备,如显示器,尤其是所谓的RGB显示器,或是像点或用于这种显示器的像点的单元。各个像点例如具有用于红光、绿光和蓝光的各一个半导体芯片,使得例如形成RGB像点。与其不同地,在一个像点之内可以存在一种类型的多个半导体芯片,例如两个发射绿光的半导体芯片,例如用于RGGB像点,或者三个发射蓝色的半导体芯片,例如用于RBBB像点,也以与一种或多种不同的发光材料组合的形式。
半导体器件还可以是像素化的灯,例如用于可调制的闪光灯,其中像素中的每个或一些像素发出相同颜色的辐射,例如暖白色,或者也存在具有不同颜色、尤其具有不同的白色调、如暖白色和冷白色的像素。
根据至少一个实施方式,所述方法包括提供至少两个源衬底的步骤。优选地,提供刚好三个或刚好四个源衬底。每个源衬底装配有特定类型的发射辐射的半导体芯片,尤其装配有发光二极管芯片。例如,第一源衬底具有构造相同的、设置用于发射蓝光的发光二极管芯片,第二源衬底具有构造相同的、用于产生红光的发光二极管芯片并且第三源衬底具有构造相同的、用于产生绿光的发光二极管芯片。可选地,第四源衬底具有构造相同的、用于发射近红外辐射的发光二极管芯片。尤其用于发射绿色和/或蓝色的半导体芯片的源衬底可以是生长衬底。可能的是,源衬底是整个的半导体晶片或晶圆,或者源衬底也仅是晶片区段或晶圆区段,例如为3cm×2cm大,所述晶片区段或晶圆区段被转移到目标衬底上。
根据至少一个实施方式,提供目标衬底。目标衬底具有安装平面。安装平面优选平坦地构成并且常规地不弯曲或不明显弯曲。在此,优选忽略目标衬底的例如通过暂时提高的温度和热应力引起的可能的、制造相关的弯曲。安装平面设置用于安装半导体芯片。
根据至少一个实施方式,所述方法包括产生平台的步骤。平台在目标衬底处和/或在源衬底中的至少一个源衬底处产生。如果平台在源衬底上产生,那么优选所有源衬底除了唯一的源衬底以外设有平台。平台设为在其上安置半导体芯片。
根据至少一个实施方式,将至少一部分的半导体芯片从源衬底传递到目标衬底上。传递是晶片间工艺,也称作为晶圆间工艺。也就是说尤其在晶圆复合件中的多个半导体芯片被传递。由此可能的是,传递到目标衬底上的半导体芯片在一种类型之内保持其彼此间的相对位置。换言之,被传递的半导体芯片在一种类型之内相对于彼此在目标衬底上与在所属的源衬底上相同地设置。因此,在从源衬底传递到目标衬底上时,在传递的半导体芯片方面不进行空间上的再定向或再分类。
这尤其适用于每个传递步骤。如果例如对于RGGB像素,每制成的像点需要相同的发射颜色的n个半导体芯片,其中n是自然数,尤其n=2或n=3,那么可能的是,所有这些半导体芯片在唯一的传递步骤中从唯一的源衬底转移。同样可能的是,将n个源衬底例如用于所述半导体芯片的各一行,使得进行n个传递步骤,或者使用一个源衬底,从所述源衬底起执行n个传递步骤。在每个传递步骤之内于是彼此间的相对位置不发生改变。如果例如多个传递步骤尤其从唯一的源衬底起执行,那么相对位置在传递步骤之间改变。也就是说,相对于源衬底,所有在第一传递步骤中转移的半导体芯片保持相对于彼此相同地定位,并且所有在第二传递步骤中转移的半导体芯片也保持相对于彼此相同地定位,然而在第一步骤中转移的半导体芯片的位置相对于在第二传递步骤中转移的半导体芯片改变。
根据至少一个实施方式,目标衬底上的每种类型的半导体芯片由于平台在安装平面之上具有不同的高度。特定类型的所有半导体芯片由此在安装平面之上同样高地施加在目标衬底上。在此,特别优选地在同一高度上不存在两种类型的半导体芯片。换言之,用于半导体芯片的类型的高度分别优选成对地彼此不同。如果每像点需要相同的发射颜色的多个半导体芯片并且所述半导体芯片在多个传递步骤中转移,那么每传递步骤优选存在刚好一个高度。也就是说,彼此不同的高度的数量优选等于所执行的传递步骤的数量。在每制成的像点的多个相同发射的半导体芯片中,由此可以存在每类型的半导体芯片的多个不同高度,然而不同类型的半导体芯片特别优选总是处于不同的高度。
在至少一个实施方式中,用于制造光电子半导体芯片的方法设计为并且包括如下步骤,优选以给出的顺序:
A)提供至少两个源衬底,其中每个所述源衬底装配有特定类型的发射辐射的半导体芯片;
B)提供具有各一个安装平面的一个或多个目标衬底,其中安装平面设计用于安装半导体芯片;
C)在目标衬底上和/或在至少一个源衬底上产生平台;以及
D)将至少一部分的半导体芯片借助晶片间工艺从源衬底传递到目标衬底上,使得传递到目标衬底上的半导体芯片在一种类型之内并且尤其在每传递步骤保持其彼此间的相对位置,其中目标衬底上的每种类型的半导体芯片由于平台在安装平面之上具有不同的高度。
借助在此所描述的方法可以进行RGB模块的并行的装配。转移的光活性层、即各个半导体芯片例如借助交叉矩阵电路来操控或者构建为各个RGB单元。在此,小型的RGB单元可缩放。各个半导体芯片的尺寸优选为至少1μm×1μm和/或最高为200μm×200μm。
尤其,在所述方法中,应用用于传递半导体芯片的连续的台阶工艺。在第一步骤中,将完全装配的或部分装配的LED晶片与目标衬底和与第一高度的平台尤其以行的方式连接。将连接的半导体芯片从晶片剥离并且剩余的LED晶片被移除。然后,例如借助于光刻技术和电镀技术进行第二平台的构建。第二平台可以在目标衬底上或在源衬底上已经以预先结构化的方式存在,例如作为薄的金属层,其中尤其在施加半导体芯片之后才进行电镀加强。相应地,具有其他颜色的第二LED晶片和可选的其他LED晶片与目标衬底连接,传递相应的半导体芯片和移除剩余的LED晶片。在施加特定类型的半导体芯片之间优选尤其电镀地产生另外的平台。平台的生长可以无电流地进行,例如无需光刻技术,只要存在例如由钯构成的适合的种子层。
由此,借助给出的方法能够实现精确的薄膜转移,即传递不具有生长衬底的半导体芯片。根据所使用的晶片尺寸可以在每工艺步骤传递104至107个半导体芯片。在此,能实现小的器件高度,因为将半导体芯片的仅光活性的、外延生长的半导体层传递到目标衬底上,没有生长衬底。
借助给出的方法能够简单地实现不同的电连接设计。为了半导体芯片的电接触可以使用常见的设计。在目标衬底上在半导体芯片之上仅存在最小的厚度变化。在安装平面中可实现特别小的公差,例如小于1μm。能够将极其精确的接合法应用于晶片平面。
根据至少一个实施方式,在源衬底中的一个中弃用平台。在此情况下,优选选择方法步骤的顺序A)、B)、D)、C)、D)、C)、……,使得换言之取消第一步骤C)。替选地,针对每个源衬底使用平台,使得考虑工艺步骤的如下工艺顺序A)、B)、C)、D)、C)、D)、……。
根据至少一个实施方式,在步骤D)中传递每种类型至少104或105或106个半导体芯片。每种类型传递的半导体芯片的数量替选地或附加地为最高108或107
根据至少一个实施方式,传递刚好三种类型的半导体芯片。在此,一种类型的半导体芯片设置用于发射绿光,一种类型的半导体芯片设置用于发射红光并且一种类型的半导体芯片设置用于发射蓝光。在一种类型之内,半导体芯片在制造公差的范围内是构造相同的。由此,可以为显示设备或为随后的分割产生大量的RGB像点。
替选地可行的是,不仅构建发射可见光的半导体芯片,而且也构建其他半导体芯片,例如用于产生近红外辐射的其他半导体芯片。
根据至少一个实施方式,将n种类型的半导体芯片传递到目标衬底上,其中n是自然数。在此,在步骤D)之后在目标衬底上存在n种类型的平台或者存在n-1种类型的平台。尤其适用n=2或n=3或n=4。
根据至少一个实施方式,将不同种类的半导体芯片分别成行设置。在此,优选存在一种类型的半导体芯片的多个行。可能的是,在一行之内仅安置同一类型的半导体芯片。替选地,行由多种不同类型的半导体芯片组成。
根据至少一个实施方式,具有多种类型的半导体芯片的行周期性地设置。周期性优选为n,即为半导体芯片的类型的数量。如果例如存在三种类型的半导体芯片,那么优选存在三个不同类型的行。如果沿垂直于行的方向进行三行的平移,那么行优选映射成相应的跟随的行。
根据至少一个实施方式,在横截面中观察,分别通过n个彼此跟随的行形成阶梯。阶梯尤其关于安装平面优选具有n个或n-1个台阶。所述台阶例如由平台并且可选地由用于半导体芯片的电接触面实现。
根据至少一个实施方式,所有阶梯在目标衬底上相同地定向。也就是说,阶梯优选彼此平行地伸展并且沿相同的方向升高。
根据至少一个实施方式,在一个阶梯之内和/或在一个像点之内相邻的半导体芯片之间的间距小于相邻的阶梯之间和/或相邻的像点之间的间距。这在安装平面的俯视图中适用。替选地,半导体芯片能够以保持不变的间距并且以规则的网格在多个或所有阶梯和/或像点之上延伸。
根据至少一个实施方式,在目标衬底上产生平台。在此情况下,源衬底优选不具有平台。平台例如电镀地产生。替选地可行的是,平台例如经由印刷法、如丝网印刷或通过光刻结构化的漆产生。在源衬底上的平台也可以借助这些方法产生。
根据至少一个实施方式,n或n-1种类型的平台在目标衬底上产生。在此,优选在传递第一种直至第n种类型的半导体芯片之后并且分别在传递相应下一类型的半导体芯片之前,产生各一种类型的平台。换言之,属于相应的类型的半导体芯片的平台直接在施加所属的半导体芯片之前才产生。这优选涉及所有类型的半导体芯片,其中这不需要适用于首先施加的类型的半导体芯片,因为对于首先施加的类型的半导体芯片而言平台是可选的。
根据至少一个实施方式,在一个或在多个源衬底上产生平台。特别优选地,刚好一个源衬底和/或目标衬底不具有平台。如果在至少两个源衬底上产生平台,那么在不同的源衬底上的平台可以彼此不同。
根据至少一个实施方式,每源衬底产生具有不同高度的平台。如果源衬底中的两个元衬底设有平台,那么优选在所述源衬底中的一个源衬底上存在第一、第二和第三高度的平台并且在另一源衬底上存在第四、第五和第六高度的平台。在此优选所有提到的高度彼此不同。在源衬底上的平台的高度尤其如下表现,从最大高度至最小高度分类为:第一高度、第四高度、第二高度、第五高度、第三高度、第六高度。
根据至少一个实施方式,平台在至少一个源衬底上在所属的半导体芯片的背离相应的源衬底的侧上产生。换言之,半导体芯片在相应的源衬底上设置在平台和该源衬底之间。
根据至少一个实施方式,在步骤D)中分别仅将设有最高的平台的半导体芯片从源衬底传递到目标衬底上。换言之,半导体芯片可以在不同的、彼此跟随的方法步骤中根据平台的高度从源衬底转移到一个或多个目标衬底上。
根据至少一个实施方式,初始在相关的源衬底上存在的半导体芯片的仅一部分在步骤D)中被剥离并且传递到目标衬底上。在将半导体芯片首次传递到目标衬底上之前,例如直接在半导体芯片的生长之后,初始存在的半导体芯片的数量尤其涉及完全装配的源衬底。关于初始存在的半导体芯片的数量,从源衬底优选将三分之一的或六分之一的半导体芯片分别在步骤D)中传递到目标衬底上。也就是说,相应的源衬底可以用作为用于多个不同的目标衬底的源衬底。例如,从源衬底分别将初始存在的半导体芯片的三分之一成行地传递到三个不同的目标衬底上。相应内容适用于在步骤D)中传递的半导体芯片的另一部分。
根据至少一个实施方式,至少一个源衬底涉及用于所属的半导体芯片的生长衬底。替选地可能的是,源衬底为用于生长衬底的替代载体,这尤其适用于发射红色或红外线的半导体芯片。呈源衬底的形式的替代衬底在此施加在相应的半导体层序列的背离生长衬底的侧上,紧接着移除生长衬底。在从生长衬底转移到替代衬底、尤其相应的源衬底上时,不改变半导体芯片的彼此间的相对位置。
根据至少一个实施方式,半导体芯片与平台电接触。平台优选由导电材料、如金属或金属合金构成。
根据至少一个实施方式,半导体芯片以可单独地并且彼此独立地电操控的方式连接。由此,能够构成像点,所述像点时间相关地发射不同颜色的光。
根据至少一个实施方式,在安置在平台上的半导体芯片和相应的平台之间存在一一对应的关联。换言之,所述半导体芯片和平台1:1地彼此关联。在每个平台上尤其安置有刚好一个半导体芯片。
根据至少一个实施方式,在步骤D)之后跟随有步骤E)。在步骤E)中产生平坦化层,所述平坦化层优选是透光的。平坦化层大致与半导体芯片的距安装平面最远的光出射侧齐平。
根据至少一个实施方式,在平坦化层上产生用于电接触半导体芯片的电导线。在此可能的是,存在多个彼此跟随的平坦化层,以便电接触多个平面中的半导体芯片。替选地或附加地,存在穿过平坦化层和/或穿过目标衬底的电过孔,也称作为Vias。
根据至少一个实施方式,在步骤D)之后、尤其也在步骤E)之后跟随有步骤F)。在步骤F)中进行目标衬底的分割。通过所述分割可以形成各个像点。同样可行的是,通过分割和通过可选的切割形成具有多个像点的一个或多个显示设备。
根据至少一个实施方式,平台由金属或金属合金或多个金属层构成。换言之,平台为金属平台。替选地,平台可以由塑料或由漆构成,所述漆经由光刻技术结构化。此外,平台可以由透明导电氧化物、简称TCO构成,或由陶瓷或半导体材料构成,此外复合材料是可能的。平台可以在目标衬底和/或源衬底上生长或者替选地成行地或单个地作为单独制造的体部经由装配安装在源衬底和/或目标衬底上。
此外,提出一种光电子半导体器件。半导体器件优选借助结合一个或多个上述实施方式所描述的方法制造。因此,所述方法的特征也对于光电子半导体器件公开并且反之亦然。
在至少一个实施方式中,光电子半导体器件是显示设备或用于显示设备的像点。半导体器件包括具有安装平面的目标衬底和在目标衬底上的至少两种类型的发射辐射的半导体芯片。此外,存在至少一个平台,优选多个平台。至少一种类型的半导体芯片安装在至少一个平台上,使得每种类型的半导体芯片由于平台具有在安装平面之上的不同的高度。
根据至少一个实施方式,半导体器件为像点。这种像点也可以称作为像素或三色单元。尤其,像点为RGB单元,所述RGB单元具有刚好三种不同类型的半导体芯片和/或具有刚好三个或刚好四个半导体芯片。平台优选由金属或金属合金或由多个金属子层构成。
根据至少一个实施方式,目标载体是永久载体。目标载体例如是金属载体、陶瓷载体、玻璃载体或半导体载体。优选地,目标载体不具有塑料和/或有机材料。
根据至少一个实施方式,半导体器件为用于显示彩色影片和/或图像的显示设备。显示设备优选具有至少104或105或106和/或最高108或107或106个半导体芯片。
根据至少一个实施方式,在一种类型的所有半导体芯片之上和在目标衬底之上的定位公差最高为10μm或5μm或1μm。定位公差基本上对应于在生长衬底上产生半导体芯片时对于光刻技术的公差。所述相对小的定位公差能够通过晶片间工艺在将半导体芯片从尤其是生长衬底的源衬底转移到目标衬底上时实现。在此,如下区域的平均直径可以为至少2cm或5cm或10cm和/或最高30cm或15cm或5cm,半导体芯片在所述区域之上分布并且在所述区域之上遵循所述定位公差。
附图说明
下面,参照附图根据实施例详细阐述在此所描述的方法和在此所描述的光电子半导体器件。在此,相同的附图标记在各个附图中说明相同的元件。在此然而不示出符合比例的关系,更确切地说为了更好的理解可以夸大地示出个别元件。
附图示出:
图1和5示出在此所描述的用于制造在此所描述的光电子半导体器件的方法的实施例的方法步骤的示意图;以及
图2至4示出在此所描述的光电子半导体器件的实施例的示意图。
具体实施方式
在图1中示出用于制造光电子半导体器件1、11的方法的一个实施例,参见图1A至1J、1L和1M的立体图以及图1K中的俯视图。
根据图1A提供具有安装平面30的目标衬底3。目标衬底3例如是陶瓷衬底或是半导体衬底,如硅衬底,所述目标衬底可以包含用于操控的电结构和/或印制导线。在安装平面30上存在电接触面91。接触面91例如由一个或多个金属化部形成并且优选设计用于焊接或导电粘结。
在图1B的方法步骤中,提供第一源衬底21。第一源衬底21在主侧上具有紧密封装的或近似紧密封装的第一半导体芯片41。第一半导体芯片41优选是用于产生蓝光的发光二极管芯片。第一半导体芯片41尤其具有半导体层序列,所述半导体层序列基于材料体系AlInGaN。第一源衬底21优选是用于第一半导体芯片41的生长衬底。例如,第一源衬底21是蓝宝石衬底。
在图1C中示出,如何将第一半导体芯片41施加到接触面91上。为此,将第一源衬底21和目标衬底3置于彼此紧靠,使得第一半导体芯片41朝向安装平面30。特定份额的第一半导体芯片41在所属的接触面91之上设置。所述第一半导体芯片41例如经由焊接或导电粘结与所述的接触面91电地且机械地固定连接。
下面,将所述第一半导体芯片41从第一源衬底21剥离。所述剥离例如是借助穿过第一源衬底21的激光辐射L的激光去除法。
由此,参见图1D,具有第一半导体芯片41的行61留在安装平面30上。具有其余的、未被传递的第一半导体芯片41的第一源衬底21被移除。
由此在第一源衬底21上在该方法步骤之后缺少一行第一半导体芯片41。其余的第一半导体芯片41可以在对应于图1C的步骤的方法步骤中例如成行地施加到另外的目标衬底上,未示出。
在图1E的步骤中,在安装平面30上制成多个平台52。平台52成行地直接位于具有第一半导体芯片41的行61旁边。例如,电镀地产生平台52。在此,在安装平面30上存在未示出的、导电的且尤其金属的面作为初始面。这种初始面例如对应于用于第一半导体芯片41的接触面91。
根据图1F提供具有第二半导体芯片42的第二源衬底22。第二半导体芯片42例如是发射红色的发光二极管芯片。第二源衬底22尤其是用于第二半导体芯片42的生长衬底的替代载体。
第二半导体芯片42在平台52上例如焊接或导电粘结,类似于图1C。还与图1C类似地进行所述第二半导体芯片42从第二源衬底22的剥离,例如借助于激光辐射,未示出。
接着,相应地传递的第二半导体芯片42保留在平台52上,所述平台同时形成用于第二半导体芯片42的电接触面92,参见图1G。由此,在从第二半导体芯片42到安装平面30上的所述第二传递步骤之后,在目标衬底3上存在两排61、62发射不同颜色的半导体芯片41、42。
根据图1H产生另外的平台53。另外的平台53直接位于排61、62旁边。随后将第三半导体芯片43从第三源衬底传递到所述另外的平台53上,与在图1C和1F中的视图类似,未示出。
由此得到在安装平面30上的第一半导体芯片41、第二半导体芯片42和第三半导体芯片43的三排61、62、63的布置,如在图1I中所示出。最后传递的第三半导体芯片43优选是发射绿色的薄膜发光二极管芯片,其尤其直接从生长衬底传递到目标衬底3上。半导体芯片41、42、43电地优选组合成三元组,使得得出各个像点11。
如也在所有其他实施例中可能的是,在目标衬底3上,尤其在安装平面30上,存在一个或多个定位标记35。经由这种定位标记35可以将目标衬底3和源衬底21、22准确地上下相叠地安置。
在图1J中示出图1I中的局部。在此可识别的是,在横截面中观察通过接触面91以及同样形成接触面92、93的平台52、53产生阶梯6。由此,各三行61、62、63在横截面中观察组合成阶梯6。所有阶梯6类似于图1I相对于彼此相同地取向并且相同地成形。在阶梯之内,半导体芯片41、42、43彼此间可以具有比相邻的阶梯6彼此间更小的间距,也参见图1I。
半导体芯片41、42、43具有在安装平面30上的不同的高度H1、H2、H3。高度H1、H2、H3涉及半导体芯片41、42、43的背离安装平面30的侧。用于第二半导体芯片42的平台52比第一半导体芯片41的高度H1更高。相应地,第二半导体芯片42的高度H2小于用于第三半导体芯片43的另外的平台53的高度。平台52和高度H1之间的高度差以及另外的平台53和高度H2之间的高度差优选至少为1μm或5μm和/或最高为20μm或10μm。相应的情况优选适用于所有其他实施例。
接触面91以及平台52、53与所属的半导体芯片41、42、43一一对应地相关联。在俯视图中观察,接触面91以及平台52、53的尺寸与所属的半导体芯片41、42、43的底面积优选相差最高50%或25%或10%或5%。替选地或附加地,所述偏差最高为所属的半导体芯片41、42、43的半导体层序列的厚度。
半导体芯片41、42、43的厚度,如也在所有其他实施例中那样,优选为至少2μm或3μm和/或最高为8μm或6μm。不同类型的半导体芯片41、42、43可以具有不同的厚度。阶梯6的台阶的高度例如至少为1μm或4μm和/或最高为20μm或10μm。每源衬底需要越多的转移步骤,那么所属的平台52、53可以越高并且可以存在越多类型的不同高度的平台。
在图1中示出的方法中,像点11具有每发射颜色各一个半导体芯片41、42、43。同样可以存在每发射颜色多个半导体芯片41、42、43,例如用于RGGB像点的两个发射绿色的半导体芯片43。因此可能的是,每像点11的两个半导体芯片43处于不同高度的平台上并且相应地重复图1H和1I的转移步骤,使得产生因此具有四行的阶梯6。在跨越具有三个半导体芯片41、42、43的RGB布置的这种或类似的像点11中,可以在一种类型之内存在不同的高度,其中考虑每传递步骤刚好一个高度和/或行和/或阶梯台阶,使得不同类型的半导体芯片41、42、43在任何情况下处于不同的高度上。由此,如优选也在所有其他实施例中那样,不同高度的数量等于每完成的像点11的半导体芯片41、42、43的数量。
在图1K中图解说明,存在用于行61、62、63的电导线8。由此,行接触部例如能针对构成为显示器的显示设备1的交叉矩阵电路构建。
根据1L安置囊封件71,所述囊封件伸展至第一半导体芯片41的背离安装平面30的侧。在所述囊封件71上施加用于第一半导体芯片41的电导线8a,其中所述囊封件可以漫反射地构成。经由所述导线8a电接触第一半导体芯片41的背离安装平面30的侧。
与之相应地,参见图1M,产生平坦化层7,所述平坦化层优选是透光的并且所述平坦化层延伸至第二半导体芯片42的背离安装平面30的侧。在所述平坦化层7上产生用于接触第二半导体芯片42的电导线8b,与导线8a类似。
以相同的方式,未示出地,制造用于第三半导体芯片43的其他电导线。由此,在显示设备1中得出用于各个像点11的可彼此独立地电操控的半导体芯片41、42、43。
对于在图1中图解说明的方法附加地,可以进行分割步骤。借助分割,将目标衬底3如所期望地划分为,使得例如得出具有多个像点11的多个显示设备1。同样地,可以从目标衬底3中为各刚好一个像点11产生多个单个三色单元,参见图2A中的立体图。
用于这种像点11的可能的电接触示例性地在图2B和2C的剖面图中图解说明。根据图2B平坦地在平坦化层7之上进行接触。电连接面88位于安装平面30的与半导体芯片41、42、43相同的侧上。
与之相对,连接面88在图2C中位于目标衬底3的后侧38上进而位于与半导体芯片41、42、43不同的侧上。
在图2D中图解说明后侧38。例如存在用于共同的印制导线8的连接面88并且分别存在用于电导线8a、8b、8c的额外的连接面88。与图2B至2D的视图不同,在后侧38上或在安装平面30上可以存在电连接面88的其他构型。
在图3的立体图中图解说明像点11的另一实施例。在此,半导体芯片41、42、43不位于例如图1K中的垂直于行61、62、63的直线上,而是半导体芯片41、42、43彼此错开地设置。这例如通过如下方式实现,从源衬底21、22的行中仅传递每隔一个的半导体芯片41、42、43,这与结合图1C或1F所示出的不同。
在图4中示出另一布置实例。可能的是,如也在所有其他实施例中,电导线8a、8b、8c经由半导体芯片41、42、43的侧面引导到安装平面30上。像点11的连接面可以位于安装平面30上,或者优选位于后侧38上。
为了将导线8、8a、8b、8c从安装平面30引导至后侧38,例如在角部处存在四分之一圆形的留空部或在侧面处存在半圆形的留空部,所述留空部可以是金属化的并且所述留空部引导至后侧38。相应内容也在所有其他实施例中是可能的。
由此,在半导体芯片41、42、32之间沿着行61、62、63的间距,类似于图1K,分别对应于半导体芯片41、42、43在源衬底21、22处的间距的数倍。行61、62、63之间进而颜色之间的间距然而可以自由地设定。如结合图2至4所示出,可以修改半导体芯片41、42、43的布置几何形状。因此,例如可以从源衬底21、22处的每行的半导体芯片41、42、43中仅转移每隔一个的或每隔两个的半导体芯片41、42、43。由此显示设备1和像点11可缩放。
如也在所有其他实施例中,目标衬底例如是玻璃衬底,是陶瓷衬底,例如是由氧化铝或氮化铝构成的陶瓷衬底,是硅衬底,例如具有电过孔或具有集成的电路,或者是塑料衬底。也可以使用由多种不同材料构成的复合衬底。
在图5中图解说明制造法的另一实施例。在此,平台52、53不是依次在目标衬底3上成形,而是在源衬底22、23上制成。由此不需要的是,在每个传递工艺之后,必须在目标衬底上构建另外的台阶,所述台阶由平台52、53形成。在源衬底22、23上已经存在所有必要的平台52、53。
半导体芯片41、42、43优选经由牺牲层25与所属的源衬底21、22、23连接。平台52、53可以是不同厚度的金属化部,例如电镀地和/或经由光刻技术产生。在目标衬底3a、3b、3c上和/或在源衬底21、22、23上优选分别存在连接材料,例如焊料,可借助所述连接材料安置半导体芯片41、42、43。
源衬底21、22、23的和目标衬底3a、3b、3c的初始构型在图5A中图解说明。在第一源衬底21上,第一半导体芯片41位于共同的平面中,不存在平台。在源衬底22、23上存在第二和第三半导体芯片42、43,所述第二和第三半导体芯片分别设有不同高度的平台52a、52b、52c、53a、53b、53c。
在第一步骤中,参见图5B,将第一半导体芯片41以行的形式或矩阵的形式传递到目标衬底3a、3b、3c上。未被传递的半导体芯片的以及从源衬底分离的半导体芯片的位置在图5B至5D中分别由虚线表示。
下面,参见图5C,传递第二半导体芯片42。在此,将半导体芯片42连同平台52a传递到目标衬底3a上,相应地将半导体芯片42连同平台52b传递到目标衬底3b上并且将半导体芯片43连同平台52c传递到目标衬底3c上。换言之,半导体芯片42以平台52a、52b、52c的高度顺序传递到目标衬底3a、3b、3c上。
在目标衬底3a中用圆标记,作为虚线示出的平台52b具有与平台52a的高度差,所述高度差优选大于第一半导体芯片41的高度。
相应内容优选也在平台52c和52b方面适用。由此可避免,平台52b、52c在施加到目标衬底3a、3b上时触碰第一半导体芯片41。
以相同的方式,参见图5D,将第三半导体芯片43传递到目标衬底3a、3b、3c上。
为了防止穿入和触碰在图5D中为目标衬底3a标记的区域,可以将相邻的阶梯6之间的间距选择为大于在阶梯6的一个阶梯之内的相邻的半导体芯片41、42、43之间的间距。为了防止在所标记的区域中的触碰,替选地或附加地,平台可以具有比所属的半导体芯片41、42、43更小的宽度。
除了一维的台阶布置以外,如在图5中图解说明那样,也可以使用二维的布置。如果在目标衬底3a、3b、3c处的一行之内的半导体芯片41、42、43之间在传递之后应当留有空隙,那么例如不是将每一个第三半导体芯片、而是仅将每一个第四半导体芯片或每一个第五半导体芯片或每一个第六半导体芯片在相应多个转移步骤中传递到相应更高数量的目标衬底上。相同内容也适用于所有其他实施例。
只要不另作说明,那么在图中示出的部件优选以给出的顺序分别直接彼此跟随。在图中不相互触碰的层彼此间隔开。只要线彼此平行地示出,那么相应的面同样彼此平行地定向。同样地,只要不另作说明,那么在图中正确地描绘示出的部件彼此间的相对厚度关系、长度关系和位置。
在此所描述的发明不受根据实施例的说明限制。更确切地说,本发明包括任意新特征以及特征的任意组合,这尤其包含权利要求中的特征的任意组合,即使所述特征或所述组合本身并未详尽地在权利要求中或在实施例中说明时也如此。
本申请要求德国专利申请10 2017 100 812.8的优先权,其公开内容通过参引结合于此。
附图标记列表
1 显示设备
11 像点
21 第一源衬底
22 第二源衬底
23 第三源衬底
25 牺牲层
3 目标衬底
30 安装平面
35 定位标记
38 后侧
41 第一半导体芯片
42 第二半导体芯片
43 第三半导体芯片
52 用于第二半导体芯片的平台
53 用于第三半导体芯片的平台
6 阶梯
61 具有第一半导体芯片的行
62 具有第二半导体芯片的行
63 具有第三半导体芯片的行
7 平坦化层
71 囊封件
8 电导线
88 电连接面
91 用于第一半导体芯片的电接触面
92 用于第二半导体芯片的接触面
93 用于第三半导体芯片的接触面
H1 第一半导体芯片在安装平面之上的高度
H2 第二半导体芯片在安装平面之上的高度
H3 第三半导体芯片的在安装平面之上的高度
L 激光辐射

Claims (20)

1.一种用于制造光电子半导体器件(1,11)的方法,所述方法具有如下步骤:
A)提供至少三个源衬底(21,22,23),其中所述源衬底(21,22,23)中的每个源衬底装配有特定类型的发射辐射的半导体芯片(41,42,43);
B)提供具有安装平面(30)的目标衬底(3),所述安装平面设计用于安装所述半导体芯片(41,42,43);
C)在所述目标衬底(3)上产生平台(52,53);以及
D)将至少一部分的所述半导体芯片(41,42,43)借助晶片间工艺从所述源衬底(21,22,23)传递到所述目标衬底(3)上,使得传递到所述目标衬底(3)上的半导体芯片(41,42,43)在一种类型之内保持其彼此间的相对位置,
其中
-所述目标衬底(3)上的每种类型的半导体芯片(41,42,43)由于所述平台(52,53)具有在所述安装平面(30)上的不同的高度(H1,H2,H3),
-仅在传递第一种类型直至倒数第二种类型的半导体芯片(41,42,43)之后和在传递相应下一种类型的半导体芯片(41,42,43)之前,产生各一种类型的平台(52,53),并且
-借助于利用穿过所属的源衬底(21,22,23)的激光辐射(L)的激光去除法,从所述源衬底(21,22,33)剥离至少一种类型的半导体芯片(41,42,43)。
2.根据上一项权利要求所述的方法,
其中在步骤D)中传递每种类型至少104个半导体芯片(41,42,43),
其中传递刚好三种类型的半导体芯片(41,42,43),并且一种类型的半导体芯片(41,42,43)设计用于发射绿光,一种类型设计用于发射红光并且一种类型设计用于发射蓝光,使得产生RGB像点(11)。
3.根据上述权利要求中任一项所述的方法,
其中将n种类型的半导体芯片(41,42,43)传递到所述目标衬底(3)上,
其中在步骤D)之后在所述目标衬底(3)上存在n-1种类型的平台(52,53)。
4.根据上一项权利要求所述的方法,
其中
-将所述半导体芯片(41,42,43)成行(61,62,63)设置并且在一行(61,62,63)之内仅安置同一类型的半导体芯片(41,42,43)并且所述行(61,62,63)以n的周期性彼此跟随,
-在横截面中观察,分别由n个彼此跟随的行(61,62,63)形成具有n-1个调节的阶梯(6)并且所述台阶由所述平台(52,53)实现,
-所有阶梯(6)相同地定向,并且
-在俯视图中观察,在一个阶梯之内的相邻的半导体芯片(41,42,43)之间的间距小于相邻的阶梯(6)彼此间的间距。
5.根据上述权利要求中任一项所述的方法,
其中在所述目标衬底(3)上产生所述平台(52,53),并且所述源衬底(21,22,23)不具有平台。
6.根据权利要求3和5所述的方法,
其中在所述目标衬底(3)上产生n-1种类型的平台(52,53)。
7.根据权利要求1至4中任一项所述的方法,
其中在至少一个源衬底(22,23)上产生所述平台(52,53),
其中所述源衬底(21)中的刚好一个源衬底和所述目标衬底(3)不具有平台。
8.根据上一项权利要求所述的方法,
其中每个源衬底(22,23)的平台(52,53)具有不同的高度,
其中在所属的半导体芯片(42,43)的背离相应的源衬底(22,23)的侧上产生所述平台(52,53),并且
其中在步骤D)中分别仅传递具有最高的平台(52,53)的半导体芯片(42,43)。
9.根据上述权利要求中任一项所述的方法,
其中在步骤D)之后安置囊封件(71),所述囊封件伸展至所述第一半导体芯片(41)的背离所述安装平面(30)的侧,
其中随后在所述囊封件(71)上施加用于所述第一半导体芯片(41)的电导线(8a),并且经由所述导线(8a)电接触所述第一半导体芯片(41)的背离所述安装平面(30)的侧,
其中随后产生平坦化层(7),所述平坦化层是透光的并且所述平坦化层伸展至所述第二半导体芯片(42)的背离所述安装平面(30)的侧并且,在所述平坦化层(7)上产生用于接触所述第二半导体芯片(42)的另外的电导线(8b),并且
其中随后产生另外的平坦化层,所述另外的平坦化层伸展至所述第三半导体芯片(43)的背离所述安装平面(30)的侧,并且在所述另外的平坦化层上产生用于接触所述第三半导体芯片(43)的附加的电导线(8c)。
10.根据上述权利要求中任一项所述的方法,
其中在步骤D)中将仅一部分的初始存在的半导体芯片(41,42,43)从所属的源衬底(22,23)剥离,
其中所述源衬底(21,22,23)中的至少一个源衬底是用于所属的半导体芯片(41,42,43)的生长衬底。
11.根据上述权利要求中任一项所述的方法,
其中借助所述平台(52,53)电接触所述半导体芯片(41,42,43),
其中将所述半导体芯片(41,42,43)以能够单个地且彼此独立地电操控的方式连接。
12.根据上述权利要求中任一项所述的方法,
其中安置在所述平台(52,53)上的半导体芯片(42,43)一一对应地与所述平台(52,53)相关联。
13.根据上述权利要求中任一项所述的方法,
其中在步骤D)之后在步骤E)中产生透光的平坦化层(7),
其中在所述平坦化层(7)上产生用于电接触所述半导体芯片(41,42,43)的电导线(8)。
14.根据上述权利要求中任一项所述的方法,
其中在步骤D)之后在步骤F)中进行:
-将所述目标衬底(3)分割成各个像点(11)。
15.根据上述权利要求中任一项所述的方法,
其中在步骤D)之后在步骤F)中进行:
-分割或切割成具有多个像点(11)的至少一个显示设备(1)。
16.根据上述权利要求中任一项所述的方法,
其中在所述目标衬底(3)上产生至少用于所述第一半导体芯片(41)的电接触面(91,92,93),
其中所述平台(52,53)分别比所述电接触面(91,92,93)更厚,至少是其4倍厚,并且
其中在考虑公差的情况下,所述电接触面(91,92,93)最高为用于电接触所述半导体芯片(41,42,43)的电导线(8)的2倍厚。
17.根据上述权利要求中任一项所述的方法,
其中所述源衬底(21,22,23)中的至少一个源衬底与用于所属的半导体芯片(41,42,43)的生长衬底不同,使得所述源衬底(21,22,23)是用于所述生长衬底的替代载体,
其中所述生长衬底对于在激光去除法中用于所述源衬底(21,22,23)的激光辐射(L)是不可穿透的。
18.一种光电子半导体器件(1,11),所述光电子半导体器件是显示设备(1)或像点(11),包括
-具有安装平面(30)的目标衬底(3);
-在所述目标衬底(3)上的至少两种类型的发射辐射的半导体芯片(41,42,43);
-至少一个平台(52,53),
其中至少一种类型的半导体芯片(41,42,43)安装在所述至少一个平台(52,53)上,使得每种类型的半导体芯片(41,42,43)由于所述平台(52,53)而具有在所述安装平面之上的不同的高度(H1,H2,H3)。
19.根据上一项权利要求所述的光电子半导体器件,
所述光电子半导体器件是像点(11),
其中所述像点(11)具有刚好一个用于产生红光的半导体芯片(41)、刚好一个用于产生绿光的半导体芯片(42)和刚好一个用于产生蓝光的半导体芯片(43),
其中所述平台(52,53)分别由金属或金属合金构成,并且
其中所述目标载体(3)在制成的所述像点(11)中形成永久的金属载体、陶瓷载体、玻璃载体或半导体载体。
20.根据权利要求18所述的光电子半导体器件,
所述光电子半导体器件是用于显示彩色图像和影片的显示设备(1),
其中所述显示设备(1)包含有个数在104和108之间的半导体芯片(41,42,43),其中包括边界值,
其中在一种类型的所有半导体芯片(41,42,43)之上的定位公差最高为10μm。
CN201880007156.9A 2017-01-17 2018-01-12 用于制造光电子半导体器件的方法和光电子半导体器件 Active CN110178220B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017100812.8 2017-01-17
DE102017100812.8A DE102017100812B4 (de) 2017-01-17 2017-01-17 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
PCT/EP2018/050752 WO2018134132A1 (de) 2017-01-17 2018-01-12 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
CN110178220A true CN110178220A (zh) 2019-08-27
CN110178220B CN110178220B (zh) 2023-05-12

Family

ID=61003007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880007156.9A Active CN110178220B (zh) 2017-01-17 2018-01-12 用于制造光电子半导体器件的方法和光电子半导体器件

Country Status (4)

Country Link
US (1) US11069663B2 (zh)
CN (1) CN110178220B (zh)
DE (1) DE102017100812B4 (zh)
WO (1) WO2018134132A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203633A1 (zh) * 2020-04-07 2021-10-14 重庆康佳光电技术研究院有限公司 一种led显示装置及巨量转移方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106755B4 (de) 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR20210067695A (ko) * 2019-11-29 2021-06-08 삼성전자주식회사 인쇄회로기판 어셈블리를 포함하는 마이크로 엘이디 디스플레이
TWI766699B (zh) * 2021-05-25 2022-06-01 台灣愛司帝科技股份有限公司 轉移電子元件之方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715044A (ja) * 1993-06-28 1995-01-17 Nichia Chem Ind Ltd 多色発光素子
US20150111329A1 (en) * 2011-07-25 2015-04-23 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
WO2015062990A1 (de) * 2013-10-30 2015-05-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und anordnung mit mindestens einem solchen optoelektronischen halbleiterchip
US20160086927A1 (en) * 2014-09-19 2016-03-24 Nichia Corporation Light emitting device
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
WO2016202978A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351447B2 (ja) 1994-04-08 2002-11-25 日亜化学工業株式会社 Ledディスプレイ
JP2009206246A (ja) 2008-02-27 2009-09-10 Stanley Electric Co Ltd 半導体発光装置
JP2012023188A (ja) 2010-07-14 2012-02-02 Iwatani Internatl Corp Ledパッケージ装置
CN102903804B (zh) 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715044A (ja) * 1993-06-28 1995-01-17 Nichia Chem Ind Ltd 多色発光素子
US20150111329A1 (en) * 2011-07-25 2015-04-23 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
WO2015062990A1 (de) * 2013-10-30 2015-05-07 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und anordnung mit mindestens einem solchen optoelektronischen halbleiterchip
US20160086927A1 (en) * 2014-09-19 2016-03-24 Nichia Corporation Light emitting device
WO2016202978A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN105723528A (zh) * 2015-11-04 2016-06-29 歌尔声学股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021203633A1 (zh) * 2020-04-07 2021-10-14 重庆康佳光电技术研究院有限公司 一种led显示装置及巨量转移方法

Also Published As

Publication number Publication date
WO2018134132A1 (de) 2018-07-26
DE102017100812B4 (de) 2024-04-25
US20190333898A1 (en) 2019-10-31
CN110178220B (zh) 2023-05-12
DE102017100812A1 (de) 2018-08-02
US11069663B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US20220238496A1 (en) Display device and method for manufacturing the same
CN110178220A (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
US10991845B2 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US9537069B1 (en) Inorganic light-emitting diode with encapsulating reflector
CN107078132B (zh) 硅基彩色iled显示器
JP2022003413A (ja) 表示装置
US8598617B2 (en) Methods of fabricating light emitting diode packages
CN110024484A (zh) 使用半导体发光器件的显示装置及其制造方法
KR102625489B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
TWI674682B (zh) 光電半導體裝置及其製造方法
KR20110000730A (ko) 표면 실장 led 모듈 및 표면 실장 led 모듈의 제조 방법
US20210265317A1 (en) Optoelectronic semiconductor device and method for manufacturing optoelectronic semiconductor devices
US10658423B2 (en) Method of manufacturing light emitting device
CN108922899A (zh) 像素阵列基板及其驱动方法
US10381400B2 (en) Method of manufacturing light emitting device
TW201019458A (en) Optoelectronic module with a carrier substrate and a plurality of radiation-emitting semiconductor devices and its manufacturing method
US10217903B2 (en) Optoelectronic semiconductor chip and optoelectronic module
US11164850B2 (en) Arrangement comprising a plurality of lighting modules and method for producing an arrangement comprising a plurality of lighting modules
Liu et al. Investigation of forward voltage uniformity in monolithic light-emitting diode arrays
KR102519201B1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
TW202036885A (zh) 微型led顯示裝置及微型led顯示裝置的配線方法
WO2014032702A1 (en) Light-emitting device and method for manufacturing a light- emitting device
JP7134923B2 (ja) 電子装置
KR102592491B1 (ko) 멀티 픽셀 엘이디 패키지
US9112127B2 (en) Method for producing at least one optoelectronic semiconductor component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant