WO2019110737A1 - Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle - Google Patents

Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle Download PDF

Info

Publication number
WO2019110737A1
WO2019110737A1 PCT/EP2018/083816 EP2018083816W WO2019110737A1 WO 2019110737 A1 WO2019110737 A1 WO 2019110737A1 EP 2018083816 W EP2018083816 W EP 2018083816W WO 2019110737 A1 WO2019110737 A1 WO 2019110737A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
columns
semiconductor columns
growth
pixels
Prior art date
Application number
PCT/EP2018/083816
Other languages
English (en)
French (fr)
Inventor
Alexander Behres
Siegfried Herrmann
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2019110737A1 publication Critical patent/WO2019110737A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Definitions

  • Semiconductor light sources specified.
  • a semiconductor light source is specified.
  • An object to be solved is to provide a method with which semiconductor light sources with small dimensions of pixels can be produced efficiently.
  • Semiconductor light source to an assembly, such as for individual pixels in a display, which is composed of a plurality of corresponding pixels and thus from a plurality of such semiconductor light sources.
  • Semiconductor light source itself is a display device such as a display having a plurality of pixels.
  • the method comprises the step of providing a growth substrate having a growth surface.
  • the growth substrate is, for example, a silicon substrate Sapphire substrate, a silicon carbide substrate, a
  • Gallium nitride substrate or a gallium arsenide substrate It is possible that on the growth surface one or more
  • layers of a semiconductor material or of a nitride or oxynitride may be produced in order to increase the growth of semiconductor materials on the growth substrate
  • the method comprises the step of growing first semiconductor columns to generate a first radiation at the growth surface.
  • the first semiconductor columns are based on the AlInGaN material system and serve to produce blue light.
  • the semiconductor columns can be connected directly to the
  • At least one intermediate layer is preferably located between the growth surface and the semiconductor pillars.
  • the method comprises the step of growing second semiconductor columns to generate a second radiation at the growth area.
  • the second ones can
  • Semiconductor columns are based, for example, on AlInGaN or InAlGaP or AlInGaAs and are preferably designed to produce green, yellow or red light.
  • the first semiconductor columns and the second semiconductor columns are preferred among each other in the context of
  • the first semiconductor columns will be in another
  • Process step grown as the second semiconductor columns That is, the process steps for the actual growth of the first and the second semiconductor columns may be completely different from each other and have no common sub-steps.
  • the method comprises the step of establishing electrical contacts. By means of the electrical contacts, the first and the second semiconductor columns are in the finished
  • Semiconductor light sources electrically controlled independently. For example, by the electric
  • Each of the pixels preferably comprises at least a first semiconductor pillar and at least one second semiconductor pillar. This is an emission color of the pixel by the targeted individual control of the
  • first and / or second semiconductor columns within the pixel.
  • a pixel comprises at least a first semiconductor pillar and at least one second semiconductor pillar
  • the pixels may be arranged in a matrix-like manner along rows and columns.
  • a pixel For example, a single first and a single second semiconductor column.
  • the pixel may include a single third semiconductor pillar besides the single first and single second semiconductor pillars. The semiconductor columns of a pixel are then formed respectively
  • pixels form the RGB LED unit cells.
  • the method is configured for producing semiconductor light sources and comprises the following steps, in particular in US Pat
  • Semiconductor light sources are independently controllable and are grouped to adjustable color emitting pixels.
  • RGB red-green-blue.
  • Unit cells are produced in a multi-step epitaxy process.
  • the dimensions of these unit cells are for example less than 10.
  • the unit cells can be combined to form a display module. Compared to the handling of individual LED chips can be with the here reduce a number of handling steps and / or method steps. It is possible that the semiconductor columns with phosphors for
  • Wavelength conversion can be combined.
  • Growth substrate also referred to as wafer, with a
  • the mask layer is used for a first
  • Epitaxy step opened optional recesses are etched.
  • the first semiconductor columns are etched, a second passivation is preferably applied and, in particular, it is reopened together with the mask layer. This is followed by the generation of the second
  • the semiconductor columns can be introduced into a potting body and / or singulated.
  • RGB pixels, display tiles or entire microdisplays can be produced.
  • the dimensions of the unit cells are preferably at the highest 2 ym x 2 ym, wherein dimensions of the individual
  • the individual semiconductor columns may have mutually different geometries and / or heights and be shaped, for example, pyramidal, prismatic or planar.
  • Mask layer and / or the passivation can be a
  • Radiation characteristic can be adjusted specifically.
  • Mask layer which is formed for example of silicon nitride.
  • RGB light source without phosphors feasible.
  • epitaxy steps with InGaN, InGaAlP and / or AlGaAs, the entire light spectrum is accessible from infrared to visible to ultraviolet.
  • the correspondingly manufactured semiconductor light sources have two, three or more colors per pixel.
  • Semiconductor light sources can be used, for example, for video walls, also referred to as video walls.
  • applications in the field of industrial imaging also referred to as industrial imaging, for example for data displays, the representation of medical conditions and / or simulations are possible.
  • Semiconductor light sources can achieve projections of ring patterns, interference patterns or other patterns and the semiconductor light source can be used in the field of metrology, as a 3D sensor, in the field of rapid prototyping, English Rapid Prototyping, in the field of lithography or for infrared projections.
  • the mask layer is preferably made of an oxide such as silicon oxide or aluminum oxide or of a nitride such as aluminum nitride or silicon nitride.
  • the mask layer is preferred
  • first openings are produced in the mask layer before step B).
  • Openings are preferably produced by photolithography, see above that the openings can lie at defined locations with a high degree of precision.
  • the first semiconductor columns grow out of the first openings of the mask layer and thus at defined locations of the mask
  • step C) then grow the second
  • the first passivation layer is for example made of an oxide such as silicon dioxide or of a nitride such as aluminum nitride.
  • the first passivation layer is made of a material on which a semiconductor material for the second semiconductor pillars does not grow or does not grow significantly.
  • growth of the second semiconductor pillars in step C) may be limited to the second openings in the mask layer.
  • the third semiconductor columns are configured to generate red light. This can be formed from the first, second and third semiconductor columns together an RGB component.
  • the growth of the third semiconductor columns preferably takes place analogously to the growth of the first and second semiconductor columns. That is, after the growth of the second semiconductor pillars, a second passivation layer may be deposited, subsequently forming third openings in the mask layer and growing the third semiconductor pillars out of these third openings.
  • a part of the semiconductor columns or all semiconductor columns have a core-shell structure. That is, the semiconductor pillars then comprise a semiconductor core, which preferably grows out of the associated openings of the mask layer. On one side or around the semiconductor core, an active zone is generated, which is thus designed in three dimensions.
  • the active zone may be a single quantum well structure or a multiple quantum well structure.
  • the semiconductor core is
  • the semiconductor cladding may accordingly be p-doped.
  • a part of the semiconductor pillars or all semiconductor pillars have a pane structure.
  • an active zone is preferably located between two planar semiconductor layers, so that also the active zone can be designed plan.
  • the two semiconductor layers preferably comprise an n-type
  • all semiconductor columns of the same type also have the same structure, ie a core-shell structure or a disk structure. Sizes of the semiconductor columns
  • a core-shell structure or a disk structure preferably has no significant influence, in particular on an average diameter or an average height of the associated semiconductor columns.
  • the contact can be formed from a transparent material, in particular a transparent conductive oxide such as ITO.
  • ITO transparent conductive oxide
  • the electrical contact is impermeable to the radiation generated during operation.
  • the contacting is preferably designed as a mirror for the generated radiation and thus reflective, for example, of a material such as silver or aluminum.
  • Semiconductor columns structured into columns and / or rows.
  • the semiconductor columns and the pixels can be
  • the semiconductor pillars have a middle one as seen in plan view
  • Semiconductor columns is preferably at least 1 or 2 or 3 and / or at most 20 or 10 or 5.
  • an average area of the pixels composed of a plurality of the semiconductor columns is at least 2 ym ⁇ or 4 ym ⁇ or 8 ym ⁇ and / or at most 100 ym ⁇ or 50 ym ⁇ or 25 ym ⁇ or 10 ym ⁇ . That is, the pixels are comparatively small.
  • the different types of semiconductor pillars are identical or substantially identical to one another. That is, the semiconductor pillars have similar basic geometric shapes as well as similar average diameter and mean height.
  • Different types of semiconductor columns have different average diameters and / or average heights. Such a difference is for example at least a factor of 1.5 or 2 or 3.
  • Semiconductor columns can have different geometric characteristics
  • Basic shapes such as hexagonal prisms, hexagonal pyramids or prisms, even with different diameters, have or all have the same shape. According to at least one embodiment, the
  • a relative position of the semiconductor columns with each other preferably does not change. This is especially true for the semiconductor columns within a pixel, but may also apply to all semiconductor columns.
  • Semiconductor columns are reused, optionally together with the mask layer.
  • the individual pixels or groups of pixels can subsequently be assembled to form a display device such as a display.
  • Waxing surface one or more growth layers are produced on the growth surface.
  • the growth layers are adapted to serve as a growth base for the semiconductor pillars. If several different growth layers are present, then the different types of semiconductor pillars can each begin to grow on one of the growth layers.
  • the method comprises the step of attaching at least one phosphor to at least a portion of the semiconductor columns.
  • the at least one phosphor is intended for partial or, preferably, complete conversion of the radiation of the relevant semiconductor columns into longer-wave radiation.
  • the phosphors may be ceramic phosphors such as nitrides or oxynitrides or oxides.
  • the phosphors are formed from quantum dots and thus from semiconductor materials or that the phosphors are also produced epitaxially on the semiconductor columns and optionally have a quantum well structure.
  • the semiconductor light source is specified.
  • the semiconductor light source is produced by a method as in connection with one or more of the above
  • the semiconductor columns are preferably partial or
  • the main emission direction may be oriented perpendicular to the growth surface.
  • Figure 1 is a schematic sectional views of
  • FIG. 2 shows schematic plan views of exemplary embodiments of semiconductor light sources described here
  • FIG Figures 3 to 7 are schematic sectional views of
  • FIG. 1 schematically illustrates a method for producing semiconductor light sources 1.
  • a growth substrate 2 with a growth surface 20 is formed
  • the growth substrate 2 is, for example, a silicon wafer.
  • a mask layer 21 is produced on the growth surface 20.
  • first openings are introduced.
  • At the growth surface 20 is at the growth surface 20 at least one
  • the upper growth layer 22 is exposed according to Figure 1B.
  • the upper growth layer 22 is for a
  • semiconductor cores 36 are used for the first
  • Mask layer 21 grown out, approximately starting from the upper growth layer 22nd
  • the semiconductor cores 36 there is grown a three-dimensionally shaped active zone 37, followed by the growth of semiconductor cladding 38, see FIG.
  • the semiconductor cores 36 are preferably n-doped and the
  • the first semiconductor pillars 31 are based on InGaN and may be configured to generate blue light.
  • a first passivation layer 61 is applied. It is possible that the first
  • the first passivation layer 61 is made of silicon oxide, for example.
  • the mask layer 21 and the first passivation layer 61 become in places
  • the mask layer 21 and the first passivation layer 61 may be flush with each other in a lateral direction.
  • Passivation layer 61 is removed in larger areas than the mask layer 21, see Figure IG, so that the
  • Mask layer 21 the first passivation layer 61 laterally surmounted.
  • the active zones 37 and the semiconductor claddings 38 are grown analogously to the first semiconductor columns 31, in order to produce the second
  • the second semiconductor columns 32 are for example for
  • an indium content of the second semiconductor pillars 32 is preferably at least 5 Percentage points or at least 10 percentage points higher than in the active zones 37 of the first semiconductor columns 31.
  • a second passivation layer 62 is applied, see FIG. II.
  • the second passivation layer 62 may be both the
  • Embed passivation layer 61 Embed passivation layer 61.
  • the mask layer 21 is opened again and the second passivation layer 62 is removed locally, whereupon third semiconductor pillars 33
  • red light for example
  • Top view of the growth substrate 2 preferably seen a
  • the entire pixel 5 preferably has a base area in plan view of at most 10 ⁇ m or 6 ⁇ m.
  • FIG. 1K illustrates that electrical contacts 4 are applied. Before generating the electrical
  • the contacts 4 are for example made of a transparent conductive oxide like ITO, especially on the same side of the
  • the contacts 4 may be designed in a line-shaped and column-shaped, in order to drive the semiconductor columns 31, 32, 33 electrically independently of each other.
  • FIG. 1K further shows that the contacts 4 can also be a side of the growth substrate 2 facing away from the semiconductor pillars 31, 32, 33. This is possible in the case of an electrically conductive growth substrate 2 or in the case of plated-through holes through the growth substrate 2 to the semiconductor columns 31, 32, 33.
  • semiconductor columns 31, 32, 33 are attached. The same is possible in all other embodiments, wherein for ease of illustration, the contacts 4 are only partially illustrated below. Furthermore, as a further alternative, the growth substrate 2 itself may include a part of the electrical contacts.
  • separation takes place to separate pixels 5. That is, the
  • Semiconductor light source 1 is formed in this case only by a single pixel 5.
  • the semiconductor columns 31, 32, 33 are seen in plan view approximately the same floor plan and a same size and are arranged for example in an equilateral triangle. Deviating from this can also be a linear
  • FIG. 2B illustrates that the semiconductor pillars
  • the second semiconductor pillars may also be different in size.
  • the second semiconductor pillars may also be different in size.
  • the second semiconductor pillars may also be different in size.
  • pixel 5 of FIG. 2C has more than three semiconductor pillars 31, 32, 33.
  • a plurality of semiconductor pillars 32 are provided to compensate for lower efficiency or lower brightness of the second semiconductor pillars 32 with respect to the first and third semiconductor pillars 31, 33.
  • the semiconductor light source 1 comprises several of the pixels 5, for example a 3 ⁇ 3 arrangement of the pixels 5.
  • the individual semiconductor columns 31, 32, 33 within the pixels are arranged as shown in FIG. 2A, but the others can also be used with the figures 2A to 2C explained arrangements of
  • adjacent pixels 5 have approximately the same average distance from each other as the ones
  • FIG. 3 shows that the semiconductor light source 1 has only two types of semiconductor pillars 31, 32,
  • a pixel 5 then comprises, for example, only two of the semiconductor columns 31,
  • the plane active zone 37 of the second semiconductor pillars 32 is between two oppositely doped and also planar
  • FIG. 5 shows that the electrical contacts 4 on the semiconductor pillars 31B, 32, 31R are designed to be radiation-transmissive.
  • the blue light semiconductor pillars 31B are identical to the semiconductor pillars 31R.
  • the semiconductor pillars 31R are followed, for example, by a, for example, a planar phosphor 7, which is directly attached to the phosphor
  • Growth substrate 2 or a spare support 8 facing away from the electrical contacts 4 may be attached.
  • the blue light is preferably converted into red light, so that over the semiconductor columns 31R is generated in total red light and again an RGB pixel 5 is realized.
  • the semiconductor columns 31B, 32, 31R are embedded in a potting body 91.
  • the potting body 91 is made, for example, of a transparent material such as a silicone.
  • Phosphor 7 also conform to the semiconductor columns 31R
  • such phosphor layers 7 can be applied not only to core-shell semiconductor pillars, but also to
  • Semiconductor columns with layer structure for example, on the third semiconductor pillars 33 for about the generation of red light.
  • the carrier 8 via transistors or other electrical Switching elements have or at least conductor tracks for the electrical connection of the semiconductor columns 31, 32nd
  • the carrier is 8
  • a reflector 92 for example formed by a metallization, is located on a side of the semiconductor columns 31, 32 facing away from the support 8.
  • the first passivation layers 61 are still present in order to avoid electrical short circuits.
  • the mirror 92 can also be used for electrical contacting, in particular of the second semiconductor columns 32,
  • Electrical contact surfaces for the row-column contacting 4 can be seen in plan view next to a field of the semiconductor columns 31, 32, 33 are located and from there electrically contacted and connected controllable. This is not shown in the figures.
  • buffer layers or growth layers 22, 23 are present on the semiconductor columns 31, 32, 33, as illustrated schematically in FIG. 1B, such layers are preferably removed together with the growth substrate 8 in order to supply electrical short circuits between adjacent pixels 5
  • Pixels 5 preferably over the entire growth substrate away, no change in the spatial positions of the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

In einer Ausführungsform ist das Verfahren zur Herstellung von Halbleiterlichtquellen (1) eingerichtet und umfasst die Schritte : A) Bereitstellen eines Aufwachssubstrats (2) mit einer Aufwachsfläche (20), B) Wachsen von ersten Halbleitersäulen (31) zur Erzeugung einer ersten Strahlung an der Aufwachsfläche (20), C) nachfolgend Wachsen von zweiten Halbleitersäulen (32) zur Erzeugung einer zweiten Strahlung an der Aufwachsfläche (20), und D) Erstellen von elektrischen Kontaktierungen (4), sodass die ersten und zweiten Halbleitersäulen (31, 32) in den fertigen Halbleiterlichtquellen (1) unabhängig voneinander ansteuerbar sind und zu einstellbar farbig emittierenden Bildpunkten (5) gruppiert sind.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON HALBLEITERLICHTQUELLEN UND
HALBLEITERLICHTQUELLE
Es wird ein Verfahren zur Herstellung von
Halbleiterlichtquellen angegeben. Darüber hinaus wird eine Halbleiterlichtquelle angegeben.
Eine zu lösende Aufgabe liegt darin, ein Verfahren anzugeben, mit denen Halbleiterlichtquellen mit kleinen Abmessungen von Bildpunkten effizient herstellbar sind.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Gemäß zumindest einer Ausführungsform werden mit dem
Verfahren eine oder mehrere Halbleiterlichtquellen
hergestellt. Beispielsweise handelt es sich bei der
Halbleiterlichtquelle um eine Baugruppe, etwa für einzelne Bildpunkte in einem Display, welches aus einer Vielzahl entsprechender Bildpunkte und damit aus einer Vielzahl solcher Halbleiterlichtquellen zusammengesetzt ist.
Alternativ ist es möglich, dass es sich bei der
Halbleiterlichtquelle selbst um eine Anzeigevorrichtung wie ein Display handelt, das eine Vielzahl von Bildpunkten aufweist .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats mit einer Aufwachsfläche . Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein Siliziumsubstrat, ein Saphirsubstrat, ein Siliziumkarbidsubstrat, ein
Galliumnitridsubstrat oder ein Galliumarsenidsubstrat . Es ist möglich, dass auf der Aufwachsflache eine oder mehrere
Schichten insbesondere aus einem Halbleitermaterial oder einem Nitrid oder Oxynitrid erzeugt werden, um ein Anwachsen von Halbleitermaterialien an dem Aufwachssubstrat zu
verbessern .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Wachsens von ersten Halbleitersäulen zur Erzeugung einer ersten Strahlung an der Aufwachsfläche .
Beispielsweise basieren die ersten Halbleitersäulen auf dem Materialsystem AlInGaN und dienen zur Erzeugung von blauem Licht. Die Halbleitersäulen können unmittelbar an der
Aufwachsfläche des Aufwachssubstrats starten. Bevorzugt jedoch befindet sich zwischen der Aufwachsfläche und den Halbleitersäulen zumindest eine Zwischenschicht wie eine Pufferschicht und/oder eine Anwachsschicht.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Wachsens von zweiten Halbleitersäulen zur Erzeugung einer zweiten Strahlung an der Aufwachsfläche . Wie die ersten Halbleitersäulen können die zweiten
Halbleitersäulen direkt an der Aufwachsfläche oder an einer Zwischenschicht zu wachsen beginnen. Die zweiten
Halbleitersäulen basieren beispielsweise auf AlInGaN oder InAlGaP oder AlInGaAs und sind bevorzugt zur Erzeugung von grünem, gelbem oder rotem Licht gestaltet.
Die ersten Halbleitersäulen und die zweiten Halbleitersäulen sind untereinander bevorzugt im Rahmen der
Herstellungstoleranzen jeweils baugleich. Das heißt,
bevorzugt tritt innerhalb der ersten Halbleitersäulen sowie innerhalb der zweiten Halbleitersäulen keine oder keine signifikante Variation einer Emissionswellenlänge auf.
Die ersten Halbleitersäulen werden in einem anderen
Verfahrensschritt gewachsen als die zweiten Halbleitersäulen. Das heißt, die Verfahrensschritte zum eigentlichen Wachsen der ersten sowie der zweiten Halbleitersäulen können sich vollständig voneinander unterscheiden und keine gemeinsamen Teilschritte aufweisen.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Erstellens von elektrischen Kontaktierungen. Mittels der elektrischen Kontaktierungen sind die ersten und die zweiten Halbleitersäulen in den fertigen
Halbleiterlichtquellen elektrisch unabhängig voneinander ansteuerbar. Beispielsweise wird durch die elektrischen
Kontaktierungen eine Zeilenansteuerung und Spaltenansteuerung ermöglicht, um die Halbleitersäulen einzeln zu adressieren.
Gemäß zumindest einer Ausführungsform werden die
Halbleitersäulen zu einstellbar farbig emittierenden
Bildpunkten gruppiert. Jeder der Bildpunkte umfasst bevorzugt mindestens eine erste Halbleitersäule und mindestens eine zweite Halbleitersäule. Damit ist eine Emissionsfarbe des Bildpunkts durch die gezielte einzelne Ansteuerung der
Halbleitersäulen im Betrieb der Halbleiterlichtquelle
einstellbar. Es können innerhalb des Bildpunkts mehrere erste und/oder zweite Halbleitersäulen vorhanden sein.
Umfasst ein Bildpunkt beispielsweise mindestens eine erste Halbleitersäule und mindestens eine zweite Halbleitersäule, können die Bildpunkte beispielsweise matrixartig, entlang von Zeilen und Spalten, angeordnet sein. Ein Bildpunkt umfasst beispielsweise eine einzige erste und eine einzige zweite Halbleitersäule. Zusätzlich kann der Bildpunkt neben der einzigen ersten und der einzigen zweiten Halbleitersäule eine einzige dritte Halbleitersäule umfassen. Die Halbleitersäulen eines Bildpunkts sind dann dazu ausgebildet jeweils
voneinander verschiedenes Licht zu emittieren, beispielsweise blaues Licht, grünes Licht und rotes Licht. Derartige
Bildpunkte bilden beispielsweise die RGB-LED-Einheitszellen .
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von Halbleiterlichtquellen eingerichtet und umfasst die folgenden Schritte, insbesondere in der
angegebenen Reihenfolge:
A) Bereitstellen eines Aufwachssubstrats mit einer
Aufwachsfläche,
B) Wachsen von ersten Halbleitersäulen zur Erzeugung einer ersten Strahlung an der Aufwachsfläche,
C) nachfolgend Wachsen von zweiten Halbleitersäulen zur
Erzeugung einer zweiten Strahlung an der Aufwachsfläche, und
D) Erstellen von elektrischen Kontaktierungen, sodass die ersten und zweiten Halbleitersäulen in den fertigen
Halbleiterlichtquellen unabhängig voneinander ansteuerbar sind und zu einstellbar farbig emittierenden Bildpunkten gruppiert sind.
Mit dem hier beschriebenen Verfahren ist es möglich, RGB-LED- Einheitszellen mit kleinen lateralen Abmessungen
herzustellen. RGB steht hierbei für Rot-Grün-Blau. Die
Einheitszellen werden in einem mehrstufigen Epitaxieprozess hergestellt. Die Abmessungen dieser Einheitszellen liegen beispielsweise bei weniger als 10 . Die Einheitszellen können zu einem Anzeigemodul kombiniert werden. Gegenüber der Handhabung von einzelnen LED-Chips lässt sich mit dem hier beschriebenen Verfahren eine Anzahl von Handhabungsschritten und/oder Verfahrensschritten reduzieren. Es ist möglich, dass die Halbleitersäulen mit Leuchtstoffen zur
Wellenlängenkonversion kombiniert werden. Über das
epitaktische Wachsen der Halbleitersäulen ist es möglich, definierte Abstände zwischen benachbarten Halbleitersäulen und Bildpunkten bei einer minimalen Bauteilgröße
sicherzustellen .
Bei den hier beschriebenen Verfahren handelt es sich somit insbesondere um einen Epitaxieprozess, der auf der
Herstellung von Halbleitersäulen, auch als Microrods
bezeichnet, basiert. Die Herstellung der verschiedenen Arten von Halbleitersäulen zur Emission von unterschiedlichen
Farben erfolgt als mehrstufige Epitaxie. Die einzelnen
Prozessschritte zur Herstellung der Halbleitersäulen werden mehrfach wiederholt, um die bevorzugt monolithischen
Einheitszellen herzustellen.
Hierzu erfolgt insbesondere ein Beschichten des
Aufwachssubstrats , auch als Wafer bezeichnet, mit einer
Maskenschicht. Die Maskenschicht wird für einen ersten
Epitaxieschritt geöffnet, optional werden Vertiefungen geätzt. Daraufhin werden die ersten Halbleitersäulen geätzt, es wird bevorzugt eine zweite Passivierung aufgebracht und diese wird insbesondere zusammen mit der Maskenschicht erneut geöffnet. Hierauf erfolgt das Erzeugen der zweiten
Halbleitersäulen und ferner der elektrischen Kontaktierungen. Optional können die Halbleitersäulen in einen Vergusskörper eingebracht werden und/oder vereinzelt werden.
Nach dem Vereinzeln liegen bevorzugt separate monolithische Einheitszellen für Bildpunkte oder Gruppen von Einheitszellen vor, wobei die Bildpunkte und damit die Halbleitersäulen einzeln ansteuerbar sind. Auf diese Weise können RGB-Pixel, Display-Kacheln oder ganze Mikrodisplays hergestellt werden. Die Abmessungen der Einheitszellen liegen bevorzugt bei höchsten 2 ym x 2 ym, wobei Abmessungen der einzelnen
Halbleitersäulen bevorzugt bei höchstens 1 ym^ liegen. Da die Epitaxie in mehreren Schritten erfolgt, können die
Epitaxieschichten der einzelnen Halbleitersäulen aus
unterschiedlichen Materialsystemen wie InGaN, InGaAlP und/oder AlGaAs gebildet sein. Die einzelnen Halbleitersäulen können voneinander verschiedene Geometrien und/oder Höhen aufweisen und beispielsweise pyramidal, prismatisch oder planar geformt sein.
Durch einen zusätzlichen Ätzschritt nach dem Öffnen der
Maskenschicht und/oder der Passivierung kann eine
verbleibende Höhe der Halbleitersäulen und damit eine
Abstrahlcharakteristik gezielt eingestellt werden.
Mit dem hier beschriebenen Verfahren ist es möglich, kleinste Einheitszellen mit bevorzugt drei Halbleitersäulen
herzustellen, wobei Abmessungen der Einheitszellen im Bereich weniger ym^ liegen. Es lassen sich präzise Abstände zwischen den Halbleitersäulen und den Bildpunkten realisieren, insbesondere durch eine definierte Fotolithographie der
Maskenschicht, die beispielsweise aus Siliziumnitrid gebildet ist. Somit können sich Polygone von Grundflächen der
Halbleitersäulen exakt zueinander ausrichten.
Es ist eine RGB-Lichtquelle ohne Leuchtstoffe realisierbar. Durch die Kombination von Epitaxieschritten mit InGaN, InGaAlP und/oder AlGaAs ist das gesamte Lichtspektrum von Infrarot über sichtbar bis Ultraviolett zugänglich.
Die entsprechend hergestellten Halbleiterlichtquellen weisen zwei, drei oder mehr Farben pro Bildpunkt auf. Die
Halbleiterlichtquellen können beispielsweise für Videowände, auch als Video Wall bezeichnet, verwendet werden. Ebenso sind Anwendungen im Bereich der industriellen Abbildung, auch als Industrial Imaging bezeichnet, zum Beispiel für Daten- Displays, der Darstellung von medizinischen Sachverhalten und/oder Simulationen möglich. Ferner können Head-Up-Displays und/oder Head-Mounted Displays, kurz HUD oder HMD, im
Automobilbereich, im Luftfahrtbereich oder im
Verteidigungsbereich herangezogen werden. Etwa im
Industriebereich lassen sich mit hier beschriebenen
Halbleiterlichtquellen Projektionen etwa von Ringmustern, Interferenzmustern oder sonstigen Mustern erzielen und die Halbleiterlichtquelle ist im Bereich der Metrologe, als 3D- Sensor, im Bereich der schnellen Prototypenherstellung, englisch Rapid Prototyping, im Bereich der Lithographie oder für Infrarot-Projektionen einsetzbar.
Gemäß zumindest einer Ausführungsform wird vor dem Schritt B) an der Aufwachsfläche oder an einer Pufferschicht oder
Anwachsschicht eine Maskenschicht angebracht. Die
Maskenschicht ist bevorzugt aus einem Oxid wie Siliziumoxid oder Aluminiumoxid oder aus einem Nitrid wie Aluminiumnitrid oder Siliziumnitrid. Die Maskenschicht wird bevorzugt
lückenlos, ganzflächig und/oder durchgehend aufgebracht.
Gemäß zumindest einer Ausführungsform werden vor dem Schritt B) in der Maskenschicht erste Öffnungen erzeugt. Die
Öffnungen werden bevorzugt fotolithographisch erzeugt, so dass die Öffnungen an definierten Stellen mit einer hohen Präzision liegen können. Im Schritt B) wachsen die ersten Halbleitersäulen aus den ersten Öffnungen der Maskenschicht heraus und damit an definierten Stellen des
Aufwachssubstrats . Es besteht bevorzugt eine eineindeutige Zuordnung zwischen den ersten Öffnungen und den ersten
Halbleitersäulen. Alternativ können die ersten
Halbleitersäulen selbstorganisiert wachsen.
Gemäß zumindest einer Ausführungsform werden nach dem Schritt B) und vor dem Schritt C) in einem Schritt F) zweite
Öffnungen in der Maskenschicht erzeugt, bevorzugt
lithographisch. Im Schritt C) wachsen dann die zweiten
Halbleitersäulen aus den zweiten Öffnungen heraus,
entsprechend dem Wachsen der ersten Halbleitersäulen. So ist es möglich, auch die zweiten Halbleitersäulen definiert an der Aufwachsfläche zu wachsen.
Gemäß zumindest einer Ausführungsform wird auf die ersten Halbleitersäulen in einem Schritt E) zwischen den Schritten
B) und F) eine erste Passivierungsschicht aufgebracht. Die erste Passivierungsschicht ist beispielsweise aus einem Oxid wie Siliziumdioxid oder aus einem Nitrid wie Aluminiumnitrid. Insbesondere ist die erste Passivierungsschicht aus einem Material, auf dem ein Halbleitermaterial für die zweiten Halbleitersäulen nicht oder nicht signifikant anwächst. Damit kann ein Wachstum der zweiten Halbleitersäulen im Schritt C) auf die zweiten Öffnungen in der Maskenschicht begrenzt werden .
Gemäß zumindest einer Ausführungsform werden nach dem Schritt
C) dritte Halbleitersäulen zur Erzeugung einer dritten
Strahlung an der Aufwachsfläche gewachsen. Ebenso werden die dritten Halbleitersäulen im Schritt D) zu den Bildpunkten gruppiert. Beispielsweise sind die dritten Halbleitersäulen zur Erzeugung von rotem Licht eingerichtet. Damit kann aus den ersten, zweiten und dritten Halbleitersäulen zusammen ein RGB-Bauteil gebildet werden.
Das Wachsen der dritten Halbleitersäulen erfolgt bevorzugt analog zum Wachsen der ersten und zweiten Halbleitersäulen. Das heißt, nach dem Wachsen der zweiten Halbleitersäulen kann eine zweite Passivierungsschicht aufgebracht werden, wobei nachfolgend in der Maskenschicht dritte Öffnungen gebildet werden und die dritten Halbleitersäulen aus diesen dritten Öffnungen heraus wachsen.
Gemäß zumindest einer Ausführungsform weist ein Teil der Halbleitersäulen oder weisen alle Halbleitersäulen einen Kern-Schale-Aufbau auf. Das heißt, die Halbleitersäulen umfassen dann einen Halbleiterkern, der bevorzugt aus den zugehörigen Öffnungen der Maskenschicht heraus wächst. An einer Seite oder rings um den Halbleiterkern herum wird eine aktive Zone erzeugt, die somit dreidimensional gestaltet ist. Bei der aktiven Zone kann es sich um eine Einfach- QuantentopfStruktur oder um eine Mehrfach-
QuantenstopfStruktur handeln. Ferner wird um die aktive Zone herum eine somit ebenfalls dreidimensional geformte
Halbleiterumhüllung gewachsen. Der Halbleiterkern ist
beispielsweise n-dotiert, die Halbleiterumhüllung kann dementsprechend p-dotiert sein.
Gemäß zumindest einer Ausführungsform weist ein Teil der Halbleitersäulen oder weisen alle Halbleitersäulen einen Scheibenaufbau auf. Dabei befindet sich eine aktive Zone bevorzugt zwischen zwei planen Halbleiterschichten, sodass auch die aktive Zone plan gestaltet sein kann. Die zwei Halbleiterschichten umfassten bevorzugt eine n-leitende
Schicht sowie eine p-leitende Schicht, zwischen denen die aktive Zone erzeugt ist.
Bevorzugt weisen alle Halbleitersäulen der gleichen Art auch den gleichen Aufbau auf, also einen Kern-Schale-Aufbau oder einen Scheibenaufbau. Größen der Halbleitersäulen
unterscheiden sich bevorzugt nicht signifikant voneinander, sodass das Vorliegen eines Kern-Schale-Aufbaus oder eines Scheibenaufbaus bevorzugt keinen signifikanten Einfluss insbesondere auf einen mittleren Durchmesser oder eine mittlere Höhe der zugehörigen Halbleitersäulen hat.
Gemäß zumindest einer Ausführungsform werden einige der
Halbleitersäulen oder alle Halbleitersäulen an einer dem Aufwachssubstrat abgewandten Seite mit einer elektrischen Kontaktierung versehen. Die Kontaktierung kann aus einem lichtdurchlässigen Material, insbesondere einem transparenten leitfähigen Oxid wie ITO, gebildet sein. Alternativ ist es möglich, dass die elektrische Kontaktierung undurchlässig für die im Betrieb erzeugten Strahlung ist. Im letztgenannten Fall ist die Kontaktierung bevorzugt als Spiegel für die erzeugte Strahlung gestaltet und damit reflektierend, beispielsweise aus einem Material wie Silber oder Aluminium.
Gemäß zumindest einer Ausführungsform ist die elektrische Kontaktierung an einer Seite oder an beiden Seiten der
Halbleitersäulen zu Spalten und/oder zu Zeilen strukturiert. Somit können die Halbleitersäulen und die Bildpunkte
elektrisch unabhängig voneinander angesteuert werden, beispielsweise mittels Impulsweitenmodulation, kurz PWM. Gemäß zumindest einer Ausführungsform weisen die Halbleitersäulen in Draufsicht gesehen einen mittleren
Durchmesser von mindestens 0,1 ym oder 0,2 ym und/oder von höchstens 5 ym oder 2 ym oder 1 ym auf. Ein Verhältnis aus einer mittleren Höhe und dem mittleren Durchmesser der
Halbleitersäulen liegt bevorzugt bei mindestens 1 oder 2 oder 3 und/oder bei höchstens 20 oder 10 oder 5.
Gemäß zumindest einer Ausführungsform liegt eine mittlere Fläche der Bildpunkte, die aus mehreren der Halbleitersäulen zusammengesetzt sind, bei mindestens 2 ym^ oder 4 ym^ oder 8 ym^ und/oder bei höchstens 100 ym^ oder 50 ym^ oder 25 ym^ oder 10 ym^ . Das heißt, die Bildpunkte sind vergleichsweise klein .
Gemäß zumindest einer Ausführungsform sind die verschiedenen Arten von Halbleitersäulen untereinander baugleich oder im Wesentlichen baugleich. Das heißt, die Halbleitersäulen weisen ähnliche geometrische Grundformen sowie ähnliche mittlere Durchmesser und mittlere Höhen auf.
Gemäß zumindest einer Ausführungsform weisen die
verschiedenen Arten von Halbleitersäulen unterschiedliche mittlere Durchmesser und/oder mittlere Höhen auf. Ein solcher Unterschied liegt beispielsweise bei mindestens einen Faktor 1,5 oder 2 oder 3. Die verschiedenen Arten von
Halbleitersäulen können unterschiedliche geometrische
Grundformen wie Sechskantprismen, Sechskantpyramiden oder Prismen, auch mit unterschiedlichen Durchmessern, aufweisen oder auch alle die gleiche Gestalt haben. Gemäß zumindest einer Ausführungsform wird das
Aufwachssubstrat nach dem Wachsen der Halbleitersäulen von diesen abgelöst. Nach dem Ablösen und bei dem Ablösen des Aufwachssubstrats ändert sich eine relative Position der Halbleitersäulen untereinander bevorzugt nicht. Dies gilt speziell für die Halbleitersäulen innerhalb eines Bildpunkts, kann aber auch für alle Halbleitersäulen gelten. Bevorzugt kann das Aufwachssubstrat nach dem Ablösen von den
Halbleitersäulen wiederverwendet werden, optional zusammen mit der Maskenschicht.
Gemäß zumindest einer Ausführungsform werden die
Halbleitersäulen nach dem Wachsen an dem Aufwachssubstrat zu separat handhabbaren Bildpunkten oder zu separat handhabbaren Gruppen von Bildpunkten vereinzelt. Die einzelnen Bildpunkte oder Gruppen von Bildpunkten können nachfolgend zu einer Anzeigevorrichtung wie einen Display zusammengesetzt werden.
Alternativ erfolgt kein Vereinzeln zu Bildpunkten oder
Gruppen von Bildpunkten, sondern ein Zuschneiden zu bereits fertigen Displays. Ein entsprechendes Display weist
beispielsweise mindestens 10^ oder 10^ oder 10^ der
Bildpunkte auf.
Gemäß zumindest einer Ausführungsform wird an der
Aufwachsfläche eine oder werden an der Aufwachsfläche mehrere Anwachsschichten erzeugt. Die Anwachsschichten sind dazu eingerichtet, als Wachstumsbasis für die Halbleitersäulen zu dienen. Liegen mehrere verschiedene Anwachsschichten vor, so können die verschiedenen Arten von Halbleitersäulen je an einer der Anwachsschichten beginnend wachsen. Durch die
Verwendung verschiedener Anwachsschichten lassen sich die Wachstumsbedingungen für die verschiedenen Arten von
Halbleitersäulen optimieren.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens wenigstens eines Leuchtstoffs an zumindest einem Teil der Halbleitersäulen. Der zumindest eine Leuchtstoff ist zur teilweisen oder, bevorzugt, vollständigen Umwandlung der Strahlung der betreffenden Halbleitersäulen in langwelligere Strahlung vorgesehen. Beispielsweise liegen zwei Arten von Halbleitersäulen vor, etwa zur Erzeugung von blauem Licht und von grünem Licht. In diesem Beispiel wird ein Teil der Halbleitersäulen für blaues Licht mit dem
Leuchtstoff versehen, so dass rotemittierende
Halbleitersäulen resultieren und insgesamt ein RGB-Bauteil entsteht .
Bei den Leuchtstoffen kann es sich um keramische Leuchtstoffe wie Nitride oder Oxynitride oder Oxide handeln. Alternativ ist es möglich, dass die Leuchtstoffe aus Quantenpunkten und damit aus Halbleitermaterialien gebildet sind oder dass die Leuchtstoffe auch epitaktisch an den Halbleitersäulen erzeugt werden und optional eine QuantenstopfStruktur aufweisen.
Darüber hinaus wird eine Halbleiterlichtquelle angegeben. Die Halbleiterlichtquelle ist mit einem Verfahren erzeugt, wie in Verbindung mit einer oder mehrerer der oben genannten
Ausführungsformen angegeben. Merkmale des Verfahrens sind daher auch für die Halbleiterlichtquelle offenbart und umgekehrt .
In mindestens einer Ausführungsform umfasst die
Halbleiterlichtquelle erste Halbleitersäulen zur Erzeugung einer ersten Strahlung sowie zweite Halbleitersäulen zur Erzeugung einer zweiten Strahlung. Ferner weist die
Halbleiterlichtquelle elektrische Kontaktierungen auf, sodass die ersten und zweiten Halbleitersäulen unabhängig
voneinander elektrisch ansteuerbar sind und zu einstellbar farbig emittierenden Bildpunkten gruppiert sind.
Die Halbleitersäulen sind bevorzugt teilweise oder
vollständig in einer gemeinsamen Ebene senkrecht zu einer Hauptemissionsrichtung der Halbleiterlichtquelle angeordnet. Insbesondere können Haupterstreckungsrichtungen der
Halbleitersäulen parallel zur Hauptemissionsrichtung
ausgerichtet sein. Die Hauptemissionsrichtung kann senkrecht zur Aufwachsfläche orientiert sein.
Nachfolgend werden ein hier beschriebenes Verfahren und hier beschriebene Halbleiterlichtquellen unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß
dargestellt sein.
Es zeigen:
Figur 1 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von hier beschriebenen Halbleiterlichtquellen,
Figur 2 schematische Draufsichten auf Ausführungsbeispiele von hier beschriebenen Halbleiterlichtquellen, und Figuren 3 bis 7 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen
Halbleiterlichtquellen .
In Figur 1 ist schematisch ein Verfahren zur Herstellung von Halbleiterlichtquellen 1 illustriert. Gemäß Figur 1A wird ein Aufwachssubstrat 2 mit einer Aufwachsflache 20
bereitgestellt. Das Aufwachssubstrat 2 ist beispielsweise ein Siliziumwafer .
Im Schritt der Figur 1B wird auf der Aufwachsflache 20 eine Maskenschicht 21 erzeugt. In die Maskenschicht 21 werden erste Öffnungen eingebracht.
Optional, wie auch in allen anderen Ausführungsbeispielen, befindet sich an der Aufwachsflache 20 mindestens eine
Anwachsschicht 22, 23. Durch die Öffnungen in der
Maskenschicht 21 wird gemäß Figur 1B die obere Anwachsschicht 22 freigelegt. Die obere Anwachsschicht 22 ist für ein
Wachstum von ersten Halbleitersäulen 31 optimiert.
Gemäß Figur IC werden Halbleiterkerne 36 für die ersten
Halbleitersäulen 31 aus den ersten Öffnungen der
Maskenschicht 21 heraus gewachsen, etwa ausgehend von der oberen Anwachsschicht 22.
Um die Halbleiterkerne 36 herum erfolgt das Wachsen einer dreidimensional geformten aktiven Zone 37, gefolgt von den Wachsen von Halbleiterumhüllungen 38, siehe Figur ID. Die Halbleiterkerne 36 sind bevorzugt n-dotiert und die
Halbleiterumhüllungen 38 p-dotiert. Insbesondere basieren die ersten Halbleitersäulen 31 auf InGaN und können zu Erzeugung von blauem Licht eingerichtet sein. Im Schritt der Figur IE wird eine erste Passivierungsschicht 61 aufgebracht. Es ist möglich, dass die erste
Passivierungsschicht 61 die ersten Halbleitersäulen 31 vollständig einbettet und eine größere Dicke aufweist als die ersten Halbleitersäulen 31 im Mittel hoch sind. Die erste Passivierungsschicht 61 ist beispielsweise aus Siliziumoxid.
Beim Verfahrensschritt der Figur 1F werden die Maskenschicht 21 und die erste Passivierungsschicht 61 stellenweise
entfernt, sodass das Aufwachssubstrat 20 oder optional die weitere Anwachsschicht 23, welche für zweite Halbleitersäulen 32 optimiert sein kann, freigelegt wird. Dabei können die Maskenschicht 21 und die erste Passivierungsschicht 61 in einer lateralen Richtung bündig miteinander abschließen.
Demgegenüber ist es möglich, dass die erste
Passivierungsschicht 61 in größeren Bereichen entfernt wird als die Maskenschicht 21, siehe Figur IG, sodass die
Maskenschicht 21 die erste Passivierungsschicht 61 lateral überragt. In den in der Maskenschicht 21 gebildeten zweiten Öffnungen werden die Halbleiterkerne 36 für die zweiten
Halbleitersäulen 32 erzeugt.
Nach dem Erzeugen der Halbleiterkerne 36 werden analog zu den ersten Halbleitersäulen 31 die aktiven Zonen 37 sowie die Halbleiterumhüllungen 38 gewachsen, um die zweiten
Halbleitersäulen 32 zu erhalten, siehe Figur 1H.
Die zweiten Halbleitersäulen 32 sind beispielsweise zur
Erzeugung von grünem Licht gestaltet und können ebenfalls auf dem Materialsystem InGaN basieren. Dabei ist ein Indiumgehalt der zweiten Halbleitersäulen 32 bevorzugt um mindestens 5 Prozentpunkte oder um mindestens 10 Prozentpunkte höher als in den aktiven Zonen 37 der ersten Halbleitersäulen 31.
Nach dem Wachsen der zweiten Halbleitersäulen 32 wird eine zweite Passivierungsschicht 62 angebracht, siehe Figur II.
Die zweite Passivierungsschicht 62 kann sowohl die
Halbleitersäulen 31, 32 als auch die erste
Passivierungsschicht 61 einbetten.
Daraufhin wird, analog zu Figur 1F, die Maskenschicht 21 erneut geöffnet und die zweite Passivierungsschicht 62 wird lokal entfernt, woraufhin dritte Halbleitersäulen 33
bevorzugt zur Erzeugung von rotem Licht zum Beispiel
ebenfalls mit einem Kern-Schale-Aufbau gewachsen werden, siehe Figur 1J.
Beispielsweise bildet so ein Tripel aus einer der ersten Halbleitersäulen 31, einer der zweiten Halbleitersäulen 32 und einer der dritten Halbleitersäulen 33 einen Bildpunkt 5, in Figur 1J durch eine Strich-Punkt-Linie symbolisiert.
Die einzelnen Halbleitersäulen 31, 32, 33 weisen in
Draufsicht auf das Aufwachssubstrat 2 gesehen bevorzugt eine
Grundfläche im Bereich um 1
Figure imgf000019_0001
auf. Der gesamte Bildpunkt 5 weist bevorzugt eine Grundfläche in Draufsicht gesehen von höchstens 10 ym^ oder 6 ym^ auf.
In Figur 1K ist illustriert, dass elektrische Kontaktierungen 4 angebracht werden. Vor dem Erzeugen der elektrischen
Kontaktierungen 4 werden die Passivierungsschichten 61, 62 teilweise oder vollständig entfernt. Die Kontaktierungen 4 sind beispielsweise aus einem transparenten leitfähigen Oxid wie ITO, insbesondere an der gleichen Seite des
Aufwachssubstrats 2 wie die Halbleitersäulen 31, 32, 33. Die Kontaktierungen 4 können zeilenförmig und spaltenförmig gestaltet sein, um die Halbleitersäulen 31, 32, 33 elektrisch unabhängig voneinander anzusteuern.
In Figur 1K ist ferner gezeigt, dass sich die Kontaktierungen 4 auch ein einer der Halbleitersäulen 31, 32, 33 abgewandten Seite des Aufwachssubstrats 2 befinden können. Dies ist im Falle eines elektrisch leitfähigen Aufwachssubstrats 2 möglich oder im Falle von Durchkontaktierungen durch das Aufwachssubstrat 2 hindurch zu den Halbleitersäulen 31, 32, 33.
Abweichend von der Darstellung in Figur 1K ist es ebenso möglich, dass das Aufwachssubstrat 2 entfernt wird und dass die Kontaktierungen 4 dann direkt an Fußpunkten der
Halbleitersäulen 31, 32, 33 angebracht werden. Entsprechendes ist auch in allen anderen Ausführungsbeispielen möglich, wobei zur Vereinfachung der Darstellung die Kontaktierungen 4 nachfolgend nur noch teilweise illustriert sind. Ferner kann als eine weitere Alternative das Aufwachssubstrat 2 selbst einen Teil der elektrischen Kontaktierungen beinhalten.
Im optionalen Verfahrensschritt der Figur 1L erfolgt ein Vereinzeln zu separaten Bildpunkten 5. Das heißt, die
Halbleiterlichtquelle 1 ist in diesem Fall nur durch einen einzigen Bildpunkte 5 gebildet.
Ein solcher Bildpunkt 5, wie im Schnitt in Figur 1L
dargestellt, kann in Draufsicht gestaltet sein, wie in jeder der Figuren 2A bis 2C erläutert. Gemäß Figur 2A weisen die Halbleitersäulen 31, 32, 33 in Draufsicht gesehen näherungsweise den gleichen Grundriss und eine gleiche Größe auf und sind beispielsweise in einem gleichseitigen Dreieck angeordnet. Abweichend hiervon kann auch eine lineare
Anordnung oder eine L-förmige Anordnung der Halbleitersäulen 31, 32, 33 vorliegen.
In Figur 2B ist veranschaulicht, dass die Halbleitersäulen
31, 32, 33 unterschiedliche Grundrisse, in Draufsicht
gesehen, aufweisen können und ebenso unterschiedlich groß sein können. Beispielsweise sind die zweiten Halbleitersäulen
32, etwa zur Erzeugung von grünem Licht, besonders groß gestaltet .
Demgegenüber weist der Bildpunkt 5 der Figur 2C mehr als drei Halbleitersäulen 31, 32, 33 auf. Beispielsweise sind mehrere Halbleitersäulen 32 vorhanden, um eine geringere Effizienz oder geringere Helligkeit der zweiten Halbleitersäulen 32 gegenüber den ersten und dritten Halbleitersäulen 31, 33 auszugleichen .
In Figur 2D ist illustriert, dass die Halbleiterlichtquelle 1 mehrere der Bildpunkte 5 umfasst, beispielsweise eine 3 x 3 Anordnung der Bildpunkte 5. Die einzelnen Halbleitersäulen 31, 32, 33 innerhalb der Bildpunkte sind gemäß Figur 2A angeordnet, jedoch können auch die übrigen in Verbindung mit den Figuren 2A bis 2C erläuterten Anordnungen der
Halbleitersäulen 31, 32, 33 entsprechend herangezogen werden.
In Figur 2D weisen benachbarte Bildpunkte 5 in etwa einen gleichen mittleren Abstand zueinander auf wie die
Halbleitersäulen 31, 32, 33 innerhalb der jeweiligen
Bildpunkte 5. Abweichend hiervon ist es möglich, dass der mittlere Abstand zwischen benachbarten Bildpunkten 5 größer gewählt wird als der Abstand zwischen den Halbleitersäulen
31, 32, 33 innerhalb der Bildpunkte 5. Gleiches gilt für alle anderen Ausführungsbeispiele.
In Figur 3 ist gezeigt, dass die Halbleiterlichtquelle 1 nur zwei Arten von Halbleitersäulen 31, 32 aufweist,
beispielsweise für blaues und rotes Licht. Ein Bildpunkt 5 umfasst dann beispielsweise nur zwei der Halbleitersäulen 31,
32, also von jeder Art genau eine Halbleitersäule 31, 32.
In den Figuren 1 und 3 sind die Halbleitersäulen 31, 32, 33 jeweils mit einem Kern-Schale-Aufbau dargestellt.
Demgegenüber ist es möglich, dass zumindest eine Art oder auch alle Arten von Halbleitersäulen 31, 32, 33 durch einen Schichtaufbau realisiert sind. Diese ist gemäß Figur 4 für die zweiten Halbleitersäulen 32 der Fall, beispielsweise zur Erzeugung von grünem Licht. Somit befindet sich die plane aktive Zone 37 der zweiten Halbleitersäulen 32 zwischen zwei entgegengesetzt dotierten und ebenfalls planen
Halbleiterschichten 39. Gleiches ist in den übrigen
Ausführungsbeispielen möglich.
In Figur 5 ist gezeigt, dass die elektrischen Kontaktierungen 4 an den Halbleitersäulen 31B, 32, 31R strahlungsdurchlässig gestaltet sind. Dabei sind die Halbleitersäulen 31B für blaues Licht baugleich mit den Halbleitersäulen 31R. Jedoch folgt den Halbleitersäulen 31R ein beispielsweise eben gestalteter Leuchtstoff 7 nach, der direkt an einer dem
Aufwachssubstrat 2 oder einem Ersatzträger 8 abgewandten Seite der elektrischen Kontaktierungen 4 angebracht sein kann. Über den Leuchtstoff 7 wird das blaue Licht bevorzugt in rotes Licht umgewandelt, so dass über die Halbleitersäulen 31R insgesamt rotes Licht erzeugt wird und wiederum ein RGB- Bildpunkt 5 realisiert ist.
Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass die Halbleitersäulen 31B, 32, 31R in einem Vergusskörper 91 eingebettet sind. Der Vergusskörper 91 ist beispielsweise aus einem transparenten Material wie einem Silikon .
Abweichend von der der Darstellung der Figur 5 kann der
Leuchtstoff 7 den Halbleitersäulen 31R auch konform
übergestülpt sein damit eine Gestalt ähnlich der zugehörigen elektrischen Kontaktierung 4 oder der Halbleiterumhüllung 38 aufweisen .
Wie in Verbindung mit Figur 6 illustriert, können solche Leuchtstoffschichten 7 nicht nur auf Kern-Schale- Halbleitersäulen angebracht werden, sondern auch auf
Halbleitersäulen mit Schichtaufbau, beispielsweise auf die dritten Halbleitersäulen 33 etwa zur Erzeugung von rotem Licht .
Mit Hilfe solcher Leuchtstoffe 7 ist es möglich, die
verschiedenen Materialsysteme der Halbleitersäulen 31, 32, 33 einzugrenzen und beispielsweise lediglich Halbleitersäulen 31, 32, 33 aus dem Materialsystem AlInGaN mit verschiedenen Indiumanteilen zu verwenden.
Im Ausführungsbeispiel der Figur 7 ist gezeigt, dass das Aufwachssubstrat abgelöst und durch einen Träger 8 ersetzt ist. Eine elektrische Verschaltung der Halbleitersäulen 31,
32 kann wenigstens zum Teil über den Träger 8 erfolgen. Dazu kann der Träger 8 über Transistoren oder andere elektrische Schaltelemente verfügen oder zumindest Leiterbahnen zum elektrischen Anschließen der Halbleitersäulen 31, 32
beinhalten .
In der Konfiguration der Figur 7 ist der Träger 8
lichtdurchlässig. Um die in den Halbleitersäulen 31, 32 erzeugte Strahlung durch den Träger 8 hindurch zu lenken, befindet sich an einer dem Träger 8 abgewandten Seite der Halbleitersäulen 31, 32 ein Reflektor 92, beispielsweise durch eine Metallisierung gebildet. In diesem Fall sind beispielsweise die ersten Passivierungsschichten 61 noch vorhanden, um elektrische Kurzschlüsse zu vermeiden. Damit kann der Spiegel 92 auch zur elektrischen Kontaktierung insbesondere der zweiten Halbleitersäulen 32 dienen,
elektrische Kontakte für die Halbleitersäulen 31R, 31B sind in Figur 7 nicht eigens dargestellt.
Elektrische Kontaktflächen für die Zeilen-Spalten- Kontaktierung 4 können sich in Draufsicht gesehen neben einem Feld der Halbleitersäulen 31, 32, 33 befinden und von dort aus elektrisch kontaktiert und ansteuerbar angeschlossen sein. Dies ist in den Figuren nicht gezeichnet.
Sind an den Halbleitersäulen 31, 32, 33 Pufferschichten oder Anwachsschichten 22, 23 vorhanden, wie etwa in Figur 1B schematisch illustriert, so werden solche Schichten bevorzugt zusammen mit dem Aufwachssubstrat 8 entfernt, um elektrische Kurzschlüsse zwischen benachbarten Bildpunkten 5 zu
vermeiden .
Beim Entfernen des Aufwachssubstrats und beim Anbringen des Trägers 8 erfolgt zumindest innerhalb der jeweiligen
Bildpunkte 5, bevorzugt über das gesamte Aufwachssubstrat hinweg, keine Änderung der räumlichen Positionen der
Halbleitersäulen 31, 32 relativ zueinander. Das heißt, relativ zueinander bleiben die Halbleitersäulen beim Ablösen vom Aufwachssubstrat ortsfest. Insofern ist der
Herstellungsprozess für die Halbleiterlichtquelle
monolithisch. Dies lässt sich beispielsweise anhand der durchgehenden Maskenschicht 21 feststellen.
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 129 319.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Bezugszeichenliste
1 Halbleiterlichtquelle
2 AufwachsSubstrat
2 0 Aufwachsfläche
21 MaskenSchicht
22 AnwachsSchicht
23 weitere Anwachsschicht
31 erste Halbleitersäule
32 zweite Halbleitersäule
33 dritte Halbleitersäule
3 6 Halbleiterkern
37 aktive Zone
38 Halbleiterumhüllung
3 9 plane Halbleiterschicht
4 elektrische Kontaktierung
5 Bildpunkt
61 erste Passivierungsschicht
62 zweite Passivierungsschicht 7 Leuchtstoff
8 Träger
91 Vergusskörper
92 Metallisierung

Claims

Patentansprüche
1. Verfahren zur Herstellung von Halbleiterlichtquellen (1) mit den Schritten:
A) Bereitstellen eines Aufwachssubstrats (2) mit einer
Aufwachsflache (20),
B) Wachsen von ersten Halbleitersäulen (31) zur Erzeugung einer ersten Strahlung an der Aufwachsflache (20),
C) nachfolgend Wachsen von zweiten Halbleitersäulen (32) zur Erzeugung einer zweiten Strahlung an der Aufwachsfläche (20), und
D) Erstellen von elektrischen Kontaktierungen (4), sodass die ersten und zweiten Halbleitersäulen (31, 32) in den fertigen Halbleiterlichtquellen (1) unabhängig voneinander ansteuerbar sind und zu einstellbar farbig emittierenden Bildpunkten (5) gruppiert sind.
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem vor dem Schritt B) an der Aufwachsfläche (20) eine Maskenschicht (21) angebracht wird und die ersten
Halbleitersäulen (31) im Schritt B) aus ersten Öffnungen der Maskenschicht (21) wachsen, und
wobei nach dem Schritt B) und vor dem Schritt C) in einem Schritt F) zweite Öffnungen in der Maskenschicht (21) erzeugt werden und die zweiten Halbleitersäulen (32) im Schritt C) aus den zweiten Öffnungen wachsen.
3. Verfahren nach dem vorhergehenden Anspruch,
bei dem in einem Schritt E) zwischen den Schritten B) und F) auf die ersten Halbleitersäulen (31) eine erste
Passivierungsschicht (61) aufgebracht wird,
wobei ein Halbleitermaterial für die zweiten Halbleitersäulen (31) nur aus den zweiten Öffnungen der Maskenschicht (21) wächst .
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach dem Schritt C) dritte Halbleitersäulen (33) zur Erzeugung einer dritten Strahlung an der Aufwachsfläche (20) gewachsen werden und die dritten Halbleitersäulen (33) im Schritt D) ebenso zu den Bildpunkten (5) gruppiert werden.
5. Verfahren nach dem vorhergehenden Anspruch,
bei dem die ersten, zweiten und dritten Halbleitersäulen (31, 32, 33) zur Erzeugung von rotem, grünem und blauem Licht eingerichtet sind.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleitersäulen (31, 32, 33) aus verschiedenen Halbleitermaterialsystemen gewachsen werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens ein Teil der Halbleitersäulen (31, 32, 33) einen Kern-Schale-Aufbau mit einem Halbleiterkern (36) , einer aktiven Zone (37) und einer Halbleiterumhüllung (38)
aufweist .
8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens ein Teil der Halbleitersäulen (31, 32, 33) einen Scheibenaufbau mit einer aktiven Zone (37) zwischen zwei planen Halbleiterschichten (39) aufweist.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleitersäulen (31, 32, 33) an einer dem
Aufwachssubstrat (2) abgewandten Seite mit der
lichtundurchlässigen, reflektierenden elektrischen Kontaktierung (4) versehen werden,
wobei die elektrische Kontaktierung (4) zu Spalten oder
Zeilen strukturiert ist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem in Draufsicht gesehen die Halbleitersäulen (31, 32, 33) einen mittleren Durchmesser zwischen einschließlich
0,1 ym und 5 ym aufweisen und eine mittlere Fläche der
Bildpunkte (5) zwischen einschließlich 2 ym^ und 100 ym^ liegt,
wobei die verschiedenen Arten von Halbleitersäulen (31, 32, 33) unterschiedliche mittlere Durchmesser und/oder mittlere Höhen aufweisen.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Aufwachssubstrat (2) nach dem Wachsen aller
Halbleitersäulen (31, 32, 33) von diesen abgelöst wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die an dem Aufwachssubstrat (2) gewachsenen
Halbleitersäulen (31, 32, 33) zu separat handhabbaren
Bildpunkten (5) oder zu separat handhabbaren Gruppen von Bildpunkten (5) vereinzelt werden.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem an der Aufwachsfläche (20) mehrere Anwachsschichten (22, 23) erzeugt werden,
wobei die verschiedenen Arten von Halbleitersäulen (31, 32, 33) beginnend an verschiedenen Anwachsschichten (22, 23) wachsen .
14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens ein Teil der Halbleitersäulen (31, 32, 33) mit wenigstens einem Leuchtstoff (7) zur zumindest teilweisen Umwandlung der Strahlung der Halbleitersäulen (31, 32, 33) in langwelligere Strahlung versehen wird.
15. Halbleiterlichtquelle (1) mit
- mindestens einer ersten Halbleitersäule (31) zur Erzeugung einer ersten Strahlung,
- mindestens einer zweiten Halbleitersäule (32) zur Erzeugung einer zweiten Strahlung, und
- elektrischen Kontaktierungen (4), sodass die ersten und zweiten Halbleitersäulen (31, 32) unabhängig voneinander ansteuerbar und zu mindestens einem einstellbar farbig emittierenden Bildpunkt (5) gruppiert sind,
wobei die Halbleitersäulen (32) in einer gemeinsamen Ebene senkrecht zu einer Hauptemissionsrichtung der
Halbleiterlichtquelle (1) angeordnet sind, und
die Halbleitersäulen einzeln ansteuerbar sind.
PCT/EP2018/083816 2017-12-08 2018-12-06 Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle WO2019110737A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017129319.1 2017-12-08
DE102017129319.1A DE102017129319A1 (de) 2017-12-08 2017-12-08 Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle

Publications (1)

Publication Number Publication Date
WO2019110737A1 true WO2019110737A1 (de) 2019-06-13

Family

ID=64870401

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/083816 WO2019110737A1 (de) 2017-12-08 2018-12-06 Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle

Country Status (2)

Country Link
DE (1) DE102017129319A1 (de)
WO (1) WO2019110737A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2357676A1 (de) * 2008-10-17 2011-08-17 National University Corporation Hokkaido University Halbleiter-leuchtelementarray und herstellungsverfahren dafür
DE102013104273A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Anordnung mit säulenartiger Struktur und einer aktiven Zone
US20170133356A1 (en) * 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit
WO2017111827A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Nanowire led pixel
US20170352601A1 (en) * 2014-12-23 2017-12-07 Aledia Electroluminescent light source with an adjusted or adjustable luminance parameter and method for adjusting a luminance parameter of the electroluminescent light source

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2357676A1 (de) * 2008-10-17 2011-08-17 National University Corporation Hokkaido University Halbleiter-leuchtelementarray und herstellungsverfahren dafür
DE102013104273A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Anordnung mit säulenartiger Struktur und einer aktiven Zone
US20170133356A1 (en) * 2014-06-30 2017-05-11 Aledia Optoelectronic device including light-emitting diodes and a control circuit
US20170352601A1 (en) * 2014-12-23 2017-12-07 Aledia Electroluminescent light source with an adjusted or adjustable luminance parameter and method for adjusting a luminance parameter of the electroluminescent light source
WO2017111827A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Nanowire led pixel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RENJIE WANG ET AL: "Color-tunable, phosphor-free InGaN nanowire light-emitting diode arrays monolithically integrated on silicon", OPTICS EXPRESS, vol. 22, no. S7, 5 November 2014 (2014-11-05), pages A1768, XP055155362, DOI: 10.1364/OE.22.0A1768 *

Also Published As

Publication number Publication date
DE102017129319A1 (de) 2019-06-13

Similar Documents

Publication Publication Date Title
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
DE102017106755B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102008004448B4 (de) Epitaxie-Struktur sowie lichtemittierende Einrichtung mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen
WO2016128158A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2018077957A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2016034388A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP3642878B1 (de) Halbleiterdisplay
WO2014090605A1 (de) Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
EP2553727B1 (de) Oberflächenemittierende halbleiter-leuchtdiode
DE19828970C2 (de) Verfahren zur Herstellung und Vereinzelung von Halbleiter-Lichtemissionsdioden
WO2018234154A1 (de) Optoelektronisches halbleiterbauelement
WO2018134132A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102008006988A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2013124089A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2017046000A1 (de) Lichtemittierendes bauelement sowie verfahren zur herstellung eines lichtemittierenden bauelements
WO2019110737A1 (de) Verfahren zur herstellung von halbleiterlichtquellen und halbleiterlichtquelle
WO2018219868A1 (de) Strahlungsemittierendes bauelement
DE102017129326B4 (de) Verfahren zur Herstellung von Halbleiterlichtquellen
WO2019121556A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102016103632A1 (de) Bildpunkteeinheit und Videoanzeigeeinrichtung
WO2019175168A1 (de) Multipixelchip und verfahren zur herstellung eines multipixelchips
DE102018105884A1 (de) Optoelektronisches bauelement mit einer vielzahl licht emittierender bereiche und verfahren zur herstellung des optoelektronischen bauelements
DE102013211707A1 (de) Anordnung mit einem Träger
DE102021201588B4 (de) Optoelektronische halbleitervorrichtung und verfahren zur herstellung zumindest einer optoelektronischen halbleitervorrichtung
WO2020151963A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauteils und strahlungsemittierendes halbleiterbauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18825889

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18825889

Country of ref document: EP

Kind code of ref document: A1