WO2018131961A1 - 캐리어박 부착 극박동박 - Google Patents

캐리어박 부착 극박동박 Download PDF

Info

Publication number
WO2018131961A1
WO2018131961A1 PCT/KR2018/000667 KR2018000667W WO2018131961A1 WO 2018131961 A1 WO2018131961 A1 WO 2018131961A1 KR 2018000667 W KR2018000667 W KR 2018000667W WO 2018131961 A1 WO2018131961 A1 WO 2018131961A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ultra
copper foil
foil
thin copper
Prior art date
Application number
PCT/KR2018/000667
Other languages
English (en)
French (fr)
Inventor
범원진
이선형
최은실
송기덕
김형철
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to US16/477,653 priority Critical patent/US11917755B2/en
Priority to CN201880012122.9A priority patent/CN110402193A/zh
Priority to JP2019559245A priority patent/JP2020507682A/ja
Publication of WO2018131961A1 publication Critical patent/WO2018131961A1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Definitions

  • the present invention relates to an ultrathin copper foil with a carrier foil, wherein the ultrathin copper foil with a carrier foil is excellent in adhesion to a printed circuit board wire.
  • wire bonding refers to an input / output pad of a semiconductor chip.
  • PKG printed circuit boards use expensive metals, such as Ag-Pd, mainly for electrodes to improve conductivity while minimizing resistance to reduce power loss and minimize the resistance. Doing.
  • Ag is excellent in thermal conductivity and electrical conductivity in metals
  • Pd is one of the platinum group elements, but ductility is lower than platinum, but the conductivity is higher than platinum, and the price is cheaper and lighter than platinum, so it is used in various kinds of alloys.
  • Ag-Pd which is an alloy of Ag and Pd, is used a lot.
  • Alternative Site (Article 26) RO / KR In the process of using an electrode such as Ag-Pd, first, screen printing is performed on a top surface of a portion bonded with a semiconductor chip and an aluminum wire with a predetermined silver (Ag) paste to form a bonding pad. , Ultrasonic (wedge) bonding was performed by attaching and curing the aluminum wire to the bonding pad by epoxy or the like.
  • such a conventional method Korean Patent Publication No. 2014-0049632
  • An object of the present invention is to provide an ultra-thin copper foil with a carrier foil having excellent adhesion with a printed circuit board wire.
  • the release layer may include a low U metal (A3) having peelability, a second metal (B3) and a third metal (C3) to facilitate plating of the first metal (A3).
  • the Cu-Al adhesion improving layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be formed between the M layer and the first ultra-thin copper foil and between the A1 layer and the second ultra-thin copper foil.
  • An adhesive force (p3) between the second ultra-thin copper foil and the A1 layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention and the adhesive force (p4) of the release layer is about 1 ⁇ p3 / p4 ⁇ about 30.0 The expression can be satisfied.
  • the thickness t8 of the A1 layer and the pad thickness t9 for bonding the semiconductor chip of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may satisfy a formula of about 0.0005 ⁇ t8 / t9 ⁇ about 3.0. .
  • the thickness t8 of the A1 layer of the ultrathin copper foil with a carrier foil and the thickness t lO of the bonding wire of the semiconductor chip according to an embodiment of the present invention may be expressed by the formula of about 0.0005 ⁇ t8 I t l ⁇ about 3.0. Can be satisfied.
  • Surface roughness of the mat or shiny surface of the carrier foil of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention is about 3.0um or less
  • the A1 layer is formed through electroplating or sputtering (sput tering)
  • the surface roughness may be about 3.0 ⁇ m or less.
  • the A1 layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention is formed through electroplating or sputtering, and the surface roughness (r5) of the mat surface or the shiny surface of the carrier foil and the The surface roughness r6 of the A1 layer can satisfy the formula of r6 / r5 ⁇ about 3.0.
  • the first metal of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention is Mo or W, the second metal and the third metal, two selected from the group consisting of Fe, Co and Ni It is another metal, Ultra-thin copper foil with a carrier foil.
  • the content (a3) of the first metal constituting the release layer of the ultra-thin copper foil with carrier foil according to one embodiment of the present invention is about 30 to about 89% by weight, and the content (b3) of the second metal is about 10 to about
  • the content (c3) of 60% by weight and the third metal may be about 1 to about 20% by weight.
  • the total of the adhesion amount of the release layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be about 50 ⁇ about 10000 / g / dm 2 .
  • At least one of the first metal (A3), the second metal (B3) and the third metal (C3) of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be an organic metal.
  • the first ultra-thin copper foil and the second ultra-thin copper foil of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be formed through electroplating or sputtering.
  • the release layer is a second metal that facilitates plating of the first metal (A3) and the first metal (A3) having peelability.
  • It may include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al and P.
  • the adhesion between the chip and the substrate is excellent in the wire bonding process of the semiconductor package.
  • FIG. 1 is a schematic cross-sectional view of an ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 2 is an image taken with a cross section of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention with a FIB (Focused Ion Beam).
  • FIB Fluorused Ion Beam
  • 3 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • 4 is a surface image of the mat surface and the signet surface of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention.
  • Figure 5 is an image taken with the FIB cross section of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Alternative Site (Article 26) RO / KR Figure 6 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 7 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention
  • 9 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • 10 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • Figure 11 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • FIG. 12 is a schematic sectional view of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • FIG. 13 is an image of a cross section of an ultrathin copper foil with a carrier foil according to a third exemplary embodiment of the present invention, taken with a focused ion beam (FIB).
  • FIB focused ion beam
  • 14 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • 15 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention.
  • 16 is a schematic sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • the present invention improves the adhesion between the printed circuit board wire and the printed circuit board and at the same time simplifies the manufacturing process of the semiconductor substrate, reduces the production time to increase the yield, and provides a copper foil for a printed circuit board excellent in the effect of manufacturing cost reduction. .
  • wire bonding refers to connecting an input / output pad of a semiconductor chip and a part of a lead or a wiring pattern of a substrate, such as a lead frame or a printed circuit board, to each other so that the input / output pad and the lead of the semiconductor chip are electrically connected to each other. It means the process of connecting.
  • Alternative Site (Article 26) RO / KR Conventionally, PKG printed circuit boards use expensive metals, such as sealer-palladium (Ag-Pd), in order to improve conductivity while minimizing resistance to reduce power loss by minimizing resistance. have.
  • Ag is excellent in thermal and electrical conductivity in metals
  • Pd is also one of the platinum group elements, but ductility is lower than platinum, but malleability is superior to platinum, and its price is cheaper and lighter than platinum, so it is used in various kinds of alloys. Uses a lot of Ag-Pd, an alloy of kg and Pd.
  • a bonding pad is formed by screen printing with a predetermined silver (Ag) paste on the upper surface of the upper portion bonded to the semiconductor chip and the aluminum wire.
  • Ag silver
  • ultrasonic bonding (wedge) bonding was performed by attaching an aluminum wire to an epoxy pad or the like to harden the bonding pad, and this conventional method is complicated in manufacturing process, and the manufacturing cost is increased because the pad is manufactured using silver paste.
  • the ultra-thin copper foil with a carrier of the present invention to form the A1 layer in the wire bonding process of the semiconductor package, to improve the adhesion between the semiconductor chip and the substrate, the adhesive strength and heat resistance at the time of manufacturing the substrate
  • the ultra-thin copper foil excellent in the required characteristic as copper foil of adhesive strength, chemical-resistance, and etching property is provided.
  • RO / KR 1 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention
  • Figure 2 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention with a FIB (Focused Ion Beam) 3 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • FIB Flucused Ion Beam
  • FIG. 4 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention
  • FIG. 5 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention.
  • Image taken by FIB . 6 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention.
  • the ultra-thin copper foil 100 with a carrier foil according to the first embodiment of the present invention includes a carrier foil 1, a peeling layer 2, a crab 1 ultra-thin copper foil 3, and an A1 layer. (4) and the second ultra-thin copper foil (5).
  • the ultra-thin copper foil 100 with a carrier foil is formed by sequentially stacking a carrier foil 1, a peeling layer 2, a U-thin ultra-thin copper foil 3, an A1 layer 4, and a second ultra-thin copper foil 5.
  • a carrier foil 1 a peeling layer 2
  • U-thin ultra-thin copper foil 3 an A1 layer 4
  • A1 layer 4 an A1 layer 4
  • carrier foil 1 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • carrier foil 1 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil ⁇ may be a matt surface or shiny surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, or a rolled finish surface of a rolled copper foil or a rolled copper alloy foil.
  • the surface of the said carrier foil was roughened on at least one surface of the foil which roughened the matt surface or the glossy surface of the untreated electrolytic copper foil or the untreated electrolytic copper alloy foil, or the rolled finish surface of the rolled copper foil or the rolled copper alloy foil. It can be night.
  • At least one of the first ultra-thin copper foil 3 and the second ultra-thin copper foil 5 may be formed through electroplating, electroless plating or sputtering.
  • the first ultra-thin copper foil 3 is formed by electroplating, and the second ultra-thin copper foil 5 may be formed through sputtering.
  • the peeling layer 2 can contain the 1st metal (A1) which has peelability, the 2nd metal (B1) and 3rd metal (C1) which make plating of the 1st metal (A1) easy.
  • the first metal (A1) is Mo or W
  • the crab bimetallic (B1) and the third metal (C1) may be two different metals selected from the group consisting of Fe ⁇ Co and Ni.
  • At least one of the first metal (A1), the second metal (B1), and the third metal (C1) may be an organometallic.
  • the release layer 2 has a content (al) of about 30 to about 89% by weight of the first metal (A1), a content (bl) of about 10 to about 60% by weight of the second metal (B1) and a third metal (
  • the content (cl) of C1) may be about 1 to about 20% by weight.
  • the peelability of the ultra-thin copper foil may decrease, and the content (cl) of the third metal is the content. Outside the range, the release layer may be unevenly plated.
  • the release layer is formed of only the low V metal (A1) and the second metal (B1), a phenomenon in which the peelability of the release layer is uneven may occur.
  • the peeling layer may exhibit a tendency to peel off together with the ultra-thin copper foil.
  • the release layer is formed of only the first metal (A1) and the second metal (B1) (for example, a Mo-Ni alloy layer), the peelability is unstable, and thus, the peelability of the release layer is important.
  • Fe ions serving as a catalyst in the plating of the Mo metal are further added as the third metal (C1). The addition of Fe ions allows for uniform plating of the release layer.
  • the total amount of the adhesion of the release layer may be about 50 to about 10000 / ig / dm 2 .
  • the thickness of the A1 layer (tl) and the pad thickness (t2) for bonding the semiconductor chip are the same.
  • the "ratio of the thickness of the semiconductor chip bonding pad thickness for the ⁇ tl I t2 is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 , 2.0, 2.5, or 3.0
  • the ratio tl I t2 between the thickness of the A1 layer and the pad thickness for bonding the semiconductor chip may be in the range of at least one of the above values and at most one of the above values.
  • the thickness (tl) of the A1 layer and the thickness (t3) of the bonding wire of the semiconductor chip are about 0.0005 ⁇ tl / t3 ⁇ about 3.0
  • the ratio tl I t3 of the thickness of the A1 layer to the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8,
  • the surface roughness of the mat surface or the shiny surface of the carrier foil is about 2.0um or less and the A1 layer is formed through electroplating or sputtering, and the surface roughness is about 2.0um or less.
  • the surface roughness (rl) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r2) of the A1 sheet are,
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is implemented in the range of about 3.0 or less, a better effect can be obtained.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 It may be 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, or 3.0.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil may be in the range of at least one of the above values and at most one of the above values.
  • the ultra-thin copper foil 10 with a carrier foil may further include a diffusion barrier layer 16 and an antioxidant layer 17 in the ultra-thin copper foil 100 with a carrier foil described above. .
  • the ultra-thin copper foil 10 with a carrier foil includes a carrier foil 11, a diffusion barrier layer 16, a peeling layer 12, an antioxidant layer 17, a first ultra-thin copper foil 13, and an A1 layer 14.
  • the second ultra-thin copper foil 15 may be sequentially stacked.
  • the diffusion barrier layer 16 and the anti-oxidation layer 17 are formed using the same plating conditions, they have substantially the same composition, except that the diffusion barrier layer 16 is thicker since the metal adhesion amount is greater than that of the antioxidant layer 17.
  • the peel strength of the carrier foil and the ultra-thin copper foil is maintained at a constant low value even in a processing environment of silver, thereby easily peeling them off.
  • the thickness of the anti-oxidation layer 17 becomes thinner than the diffusion barrier layer 16 in the ultra-thin copper foil with a carrier foil 10, the stable peel strength, the excellent etching property of the anti-oxidation layer 17, and the improved laser workability are improved. Can be implemented at the same time.
  • the diffusion barrier layer 16 and the antioxidant layer 17 can use substantially the same plating solution in the ultra-thin copper foil with a carrier foil, the manufacturing process can be simplified.
  • the diffusion barrier layer 16 and the antioxidant layer 17 may include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P. E.g,
  • the diffusion barrier and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • nickel plating, cobalt plating, iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating, nickel-iron plating, nickel-chromium plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphor plating, cobalt-iron plating , Cobalt-chromium plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like can be used.
  • ni3 ⁇ 42 cobalt-iron plating, nickel-cobalt-chromium plating, nickel-cobalt-molybdenum plating, nickel-cobalt-tungsten plating, nickel-cobalt-copper plating, nickel-cobalt -Phosphorus plating, nickel-iron-chromium plating, nickel-iron-molybdenum plating, nickel-iron-tungsten plating, nickel-iron-copper plating, nickel-iron-phosphor plating, nickel-cream-molybdenum plating, nickel-chromium- Tungsten plating, nickel-chromium-copper plating, nickel-chromium-phosphorus plating, nickel-molybdenum-tungsten plating, nickel-molybdenum-copper plating, nickel-molybdenum-phosphor plating, nickel-tungsten-copper plating, nickel-tungsten-in Plating, nickel-copper-phosphorus plating, co
  • the diffusion barrier and the antioxidant layer may include Ni and P.
  • the oxide include nickel oxide, cobalt oxide, iron oxide, chromium oxide, molybdenum oxide, tungsten oxide, copper oxide, aluminum oxide, phosphorus oxide and the like.
  • a mixture of two or more of the above oxides may be used.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil at a high temperature with an insulating substrate.
  • the ultra-thin copper foil with a rear foil is pressed at a high temperature without forming the diffusion barrier layer, the copper is diffused into the release layer from the carrier foil and the ultra-thin copper foil to form a metal bond between the carrier foil and the ultra-thin copper foil, Due to the strong bonding force, it may be difficult to peel the carrier foil.
  • Example 1 Manufacture of ultra-thin copper foil with carrier foil
  • diffusion barrier layer A diffusion barrier layer by Ni-P plating was formed under the following conditions.
  • release layer A release layer was formed by Mo-Ni-Fe plating under the following conditions.
  • Anti-oxidation layer formation An anti-oxidation layer was formed by Ni-P plating under the following conditions. Ni concentration: 15g / L, P concentration 8g / L, pH 4.0
  • the first ultra-thin copper foil was formed under the following conditions. CuS0 4 -5H 2 0: 300g / L, H 2 S0 4: 150g / L Temperature: 30 ° C Current density: 20A / dm 2 plating time: was the thickness of the first electrode formed under the above conditions bakdongbak 25 seconds 2.
  • A1 layer The thickness of A1, the wire bonding layer, was formed to be 0.5, and the surface roughness was formed to have the same 1.5 / mi as the carrier foil roughness.
  • the 2nd ultra-thin copper foil was formed on condition of the following. CuS0 4 -5H 2 0: 300g / L, H 2 S0 4 : 150g / L Silver: 30 t Current density: 20A / dm2
  • the thickness of the system 2 ultra-thin copper foil formed on the said conditions was 0.5.
  • the thickness of A1 which is a wire bonding layer, was formed to be 1.0, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • the surface roughness of the carrier was 3.0 ⁇ and the thickness was 18 m electrolytic copper foil. 6. Formation of A1 Layer
  • A1 thickness which is a wire bonding layer was formed in 0.5, and surface roughness was formed so that it might be 3. same as carrier foil roughness.
  • the adhesion amount of the release layer formed under the above conditions is 1.89 mg / dm 2, the composition of the release layer is Mo 51.99% by weight, Ni 38.8% by weight, Fe 5.55 weight 3 ⁇ 4 is interesting.
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 0.31 mg / dm 2, and the composition of the release layer was o 23.42 wt%, 69.81 wt% Ni, and 2.55 wt 3 ⁇ 4 Fe.
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2.
  • the thickness of the A1 layer was formed to 0.05, and the surface roughness was formed to have 1.5 ⁇ .
  • the peel strengths of Examples 1 to 4, Comparative Examples 1 and 2, the surface roughness of the A1 layer, and the bonding property with the semiconductor chip through the wire will be described.
  • the deposition amount of the release layer is 1.07 mg / dm 2
  • Amount of deposit is 1.07mg / dm2
  • the deposition amount of the release layer is 1.07 mg / dm 2
  • the deposition amount of the release layer is 1.89 mg / dm 2
  • AI layer head 11 0.5 ⁇
  • the deposition amount of the release layer is 0.31 mfl / dm 2
  • AI layer head ⁇ 0.05 ⁇
  • the deposition amount of the release layer is 0.89 mg / dm 2
  • Example 1 the peel strength of the copper layer above and below the A1 layer and the peel strength of the A1 layer and the carrier foil were very good, and in Example 4, the peel strength of the ultrathin copper foil and the carrier was high between the carriers. There was a problem that the peel strength of the resin was lowered.
  • Example 1 the surface roughness of the A1 layer was low, so that the etching rate was excellent, and a fine pattern was obtained when the circuit was formed.
  • Example 3 the surface roughness of the A1 layer was high; The etching rate was lowered, and the desired fine pattern could not be obtained when the circuit was formed.
  • Examples 1 to 4 when the semiconductor substrate was manufactured using the ultra-thin copper foil with a carrier foil and electrically connected to the semiconductor chip using a wire having a diameter of 25 to 70 / m (gold, aluminum, etc.) The bonding adhesion between the wires was also excellent.
  • Comparative Example 1 the ultra-thin copper foil with carrier foil was not peeled off, and thus, the semiconductor subst rate could not be manufactured.
  • Comparative Example 2 the semiconductor substrate was fabricated using the ultra-thin copper foil with carrier foil, and the semiconductor chip and the diameter of 25 ⁇ 70 ⁇ wire (gold,
  • FIG. 7 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention
  • Figure 8 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention with a FIB (Focused Ion Beam) 9 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed
  • Figure 10 is the surface of the mat surface and the sign surface of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention Image.
  • 11 is a cross-sectional schematic diagram according to another embodiment of the ultra-thin copper foil with a carrier foil according to the second embodiment of the present invention.
  • the ultra-thin copper foil 20 with a carrier foil according to the second embodiment of the present invention is a carrier foil 21, a peeling layer 22, a crab 1 ultra-thin copper foil 23, Cu- The Al adhesion improving layer 24, the Cu diffusion barrier layer 25, the A1 layer 26 and the second ultra-thin copper foil 27 can be formed.
  • the Cu diffusion barrier layer 25 is shown to be formed both above and below the A1 layer 26, but may be formed only on either the top or the bottom of the A1 layer 26.
  • the ultra-thin copper foil 20 with a carrier big film is a carrier foil 21, a peeling insect 22, a first ultra-thin copper foil 23, a Cu-Al adhesion improving layer 24, a Cu diffusion barrier layer 25, an A1 layer.
  • the 26 and the ultra-thin copper foil 27 may be sequentially stacked and formed.
  • carrier foil 21 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • an electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil 21 may be a matt surface or a shiny surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, or a rolled surface of a rolled copper foil or a rolled copper alloy foil.
  • the roughening process may be performed on the matt surface or the gloss surface of the untreated electrolytic copper foil or the untreated electrolytic copper alloy foil, or may be a big bang obtained by roughening the at least one surface of the rolled finish surface of the rolled copper foil or the rolled copper alloy foil.
  • At least one of the first ultra-thin copper foil 23 and the second ultra-thin copper foil 27 may be formed through electroplating, electroless plating, or sputtering.
  • the first ultra-thin copper foil 23 is formed by electroplating, and the second ultra-thin copper foil 27 may be formed through sputtering.
  • the peeling layer 22 can contain the 1st metal (A2) which has peelability, the crab 2 metal (B2), and the crab 3 metal (C2) which make plating of a 1st metal (A2) easy.
  • the U metal (A2) is Mo or W
  • the second metal (B2) and the third metal (C2) may be two different metals selected from the group consisting of Fe, Co, and Ni.
  • At least one of the system 1 metal (A2), system 2 metal (B2) and system 3 metal (C2) may be an organometallic.
  • the release layer 22 has a content (a2) of the first metal (A2) of about 30 to about 89 weight%, a content (b2) of the second metal (B2) of about 10 to about 60 weight% and a third metal ( The content (c2) of C2) may be about 1 to about 20% by weight.
  • the contents a2, b2 and c2 of the metals correspond to the deposition amount (coating amount) of the first metal (A2) per unit area of the release layer 1dm 2 , and the first metal (A2), the second metal (B2) and the third per same area.
  • the value obtained by dividing the sum of the deposition amount (film amount) of the metal (C2) is multiplied by 100 to obtain each.
  • the peelability of the ultra-thin copper foil may decrease, and the content (c2) of the third metal is the content. Outside the range, the release layer may be unevenly plated.
  • the release layer is formed of only the first metal (A2) and the second metal (B2), a phenomenon may occur in which the peelability of the release layer is nonuniform.
  • the peeling layer may exhibit a tendency to peel off together with the ultrathin copper foil.
  • the release layer is formed of only the first metal (A2) and the second metal (B2) (for example, a Mo-Ni alloy layer), the peelability is unstable, and thus, the peelability of the release layer is important.
  • Fe ions serving as a catalyst for the plating of the Mo metal are added to the third.
  • the total amount of the adhesion of the release layer 22 may be about 50 to about 10000 / zg / dm 2 . If the adhesion amount is less than about 50 / g / dm 2 may not serve as a peeling layer, if the adhesion amount is greater than about 10000 ⁇ g / dm 2 Since it is a metallic material instead of an oxidizable material that is peelable, it is peelable This can go away.
  • the thickness t4 of the A1 layer and the pad thickness t5 for bonding the semiconductor chip are the same.
  • the ratio t4 I t5 of the thickness of the A1 layer and the pad thickness for semiconductor chip bonding is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0,6, 0.7, 0.8, 0.9, 1.0 , 1.5, 2.0, 2.5, or 3.0.
  • the ratio t4 / t5 of the thickness of the A1 layer and the thickness of the pad for bonding the semiconductor chip may be in the range of at least one of the above values and at most one of the above values.
  • the thickness t4 of the A1 layer and the thickness t6 of the bonding wire of the semiconductor chip are about 0.0005 ⁇ t4 / t6 ⁇ about 3.0
  • the ratio t4 I t6 of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 It may be 2.0, 2.5, or 3.0.
  • the ratio t4 I t6 of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire may be in the range of at least one of the above values and at most one of the above values.
  • the surface roughness of matt or shiny surface of 3 ⁇ 4 ⁇ 3 ⁇ 4, ⁇ foil is about 3.0um or less, and A1 layer is formed by electroplating or sputtering, and the surface roughness is about 3.0um or less.
  • the surface roughness (r3) of the mat surface or the shinny surface of the carrier foil and the surface roughness (r4) of the A1 layer are the same as those of the mat surface or the shinny surface of the carrier foil and the surface roughness (r4) of the A1 layer.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is implemented in the range of about 3.0 or less, a better effect can be obtained.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the matt or shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.1, 1.2 , 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4, 2.5, 2.6,
  • the surface roughness of the A1 layer and the surface roughness and the ratio r2 / rl of the mat surface or the shiny surface of the carrier foil may be in the range of at least one of the above values and at most one of the above values.
  • the Cu diffusion barrier layer 25 may be formed between the AI layer 26 and the first ultra-thin copper foil 23 and between the A1 layer 26 and the crab 2 ultra-thin copper foil 27.
  • Cu diffusion barrier (25), the aluminum of the A1 layer 26 and the copper of the first ultra-thin copper foil (23) or the second ultra-thin copper foil (27) is Cu-Al-based intermetallic compound (internet al lie compound) It is to prevent forming. Specifically, when the A1 layer and the ultra-thin copper foil (the first ultra-thin copper foil or the second ultra-thin copper foil) are strongly combined to form a common phase in the alloy, an intermediate phase that forms a heterogeneous structure is formed. The problem arises that it is vulnerable to impact and has a large electrical resistance, without having the properties of metal.
  • the Cu diffusion barrier layer 25 prevents the aluminum of the A1 layer 26 and the copper of the first ultra-thin copper foil 23 or the second ultra-thin copper foil 27 from forming an intermetallic compound.
  • the thickness t7 of the Cu diffusion barrier layer and the thickness t4 of the A1 layer are the thickness t7 of the Cu diffusion barrier layer and the thickness t4 of the A1 layer.
  • the ratio t7 / t4 of the thickness of the Cu diffusion barrier layer and the thickness of the A1 layer may be about 0.5, 0.6, 0.7, 0.8, 0.9, or 1.0.
  • the ratio t7 / t4 of the thickness of the Cu diffusion barrier layer and the thickness of the A1 layer may be in the range of at least one of the above values and at most one of the above values.
  • the adhesive force (pi) between the first ultra-thin copper foil and the A1 layer, or between the second ultra-thin copper foil and the A1 layer, and the adhesive force (p2) of the release layer are
  • the ratio pi / p2 of the adhesive force between the first ultra-thin copper foil and the A1 layer or the second ultra-thin copper foil and the A1 layer is in the range of about 1 to about 30.0, a better effect can be obtained.
  • the ratio pi / p2 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer is about 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27 'may be 28, 29 or 30 days.
  • the ratio pi I p2 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesive force of the release layer may be in the range of at least one of the above values and at most one of the above values. have.
  • the Cu-Al adhesion improving layer 24 is formed between the A1 layer 26 and the Cu diffusion barrier layer 25 so as to improve the adhesion between the A1 layer 26 and the Cu diffusion barrier layer 25. It can be formed of aluminum and intermediate materials.
  • the ultra-thin copper foil 30 having a carrier foil according to an embodiment of the present invention may further include a diffusion barrier layer 38 and an antioxidant layer 39.
  • the ultra-thin copper foil 30 with a carrier foil includes a carrier foil 31, a diffusion barrier layer 37, a release layer 32, an antioxidant layer 38, a crab 1 ultra-thin copper foil 33, and a Cu-Al adhesion-improving layer 34 ),
  • the Cu diffusion barrier layer 35, the A1 layer 36 and the second ultra-thin copper foil 37 may be sequentially stacked.
  • the diffusion barrier layer 38 and the antioxidant layer 39 are formed using the same plating conditions, they have substantially the same composition, but the diffusion barrier layer 38 is thicker because the amount of metal adhesion increases as compared with the oxidation resistance ⁇ 39.
  • the peel strength of the carrier foil and the ultra-thin copper foil is maintained at a constant low value even in a high temperature processing environment, thereby making them easy to peel off.
  • the thickness of the antioxidant layer 39 is thinner than the diffusion barrier layer 38 in the ultra-thin copper foil with carrier foil 30, stable peeling strength, excellent etching property of the antioxidant layer, and improved laser workability can be simultaneously realized. .
  • the diffusion barrier layer 38 and the antioxidant layer 39 may use substantially the same plating solution in the ultra-thin copper foil with a carrier foil, the manufacturing process may be simplified.
  • the diffusion barrier layer 38 and the antioxidant layer 39 are Ni, Co, Fe, Cr, Mo, W .. It may include one or more elements selected from the group consisting of A1 and P. E.g,
  • the diffusion barrier and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • nickel plating, cobalt plating, iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating, nickel-iron plating, nickel-chromium plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphor plating, cobalt-iron plating , Cobalt-crude plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like can be used.
  • nickel-cobalt-iron plating As the plating for forming the ternary alloy layer, nickel-cobalt-iron " plating, " nickel-cobalt-crude plating, nickel-cobalt-molybdenum plating, nickel-cobalt-tungsten plating, nickel-cobalt-copper plating, nickel- Cobalt-Pin Plating, Nickel-Iron-Cream Plating, Nickel-Iron-Molybdenum Plating, Nickel-Iron-Tungsten Plating, Nickel-Iron-Copper Plating, Nickel-Iron-Pin Plating, Nickel-Cr-Molybdenum Plating, Nickel-Cream Tungsten plating, nickel-chromium-copper plating, nickel-chromium-phosphorus plating, nickel-molybdenum-tungsten plating, nickel-molybdenum-copper plating, nickel-molybdenum-phosphorus plating, nickel-tungsten-copper
  • the diffusion barrier layer and the antioxidant layer may include Ni and P.
  • the oxide include nickel nickel oxide, cobalt oxide, iron oxide, chromium oxide, molybdenum oxide, tungsten oxide, copper oxide, aluminum oxide, and phosphorus oxide.
  • a mixture of two or more of the above oxides may be used.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil at a high temperature with an insulating substrate. "When the ultra-thin copper foil with a carrier big foil is pressed on the insulating substrate and the silver without forming the diffusion barrier layer, copper is diffused into the release layer from the carrier foil and the ultra-thin copper foil, and a metal bond is formed between the carrier foil and the ultra-thin copper foil. It may be difficult to peel the carrier foil due to the strong bonding force, but the present invention will be described in detail with reference to the following preferred examples, but is not limited thereto. (Manufacture of ultra-thin copper foil with carrier foil)
  • diffusion barrier layer A diffusion barrier layer by Ni-P plating was formed under the following conditions.
  • the deposition amount of the diffusion barrier layer formed under the above conditions was 301 ug / dm 2 deposition amount of metal (Ni).
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 1.07 mg / dm 2, and the composition of the release layer was 60.55 wt% Mo, 29.8 wt% Ni, and 5.99 wt% Fe.
  • An antioxidant layer was formed by Ni-P plating under the following conditions.
  • the adhesion amount of the antioxidant layer formed under the above conditions was 30 ug / dm 2 of metal (Ni) deposition.
  • the system 1 ultra-thin copper foil was formed on condition of the following.
  • the thickness of the 1st ultra-thin copper foil formed on the said conditions was 2 ⁇ .
  • the thickness of Cu was formed to 0.03 ⁇ &.
  • An A1203 layer was formed above and below the A1 layer to prevent alloy formation after heat treatment of the Cu layer and the A1 layer.
  • the second ultra-thin copper foil was formed under the following conditions.
  • CuS04-5H20 300g / L
  • H2S04 150g / L '
  • Temperature 30 ° C
  • Current density 20A / dm2 Plating time: 5 seconds
  • the thickness of the 2nd ultra-thin copper foil formed on the said conditions was 0.5 micrometer.
  • A1 which is a wire bonding layer was formed in 1.0; and it was formed so that surface roughness might have 1.5 which is the same as carrier foil roughness.
  • Example 3 It carried out on the same conditions as Example 1 except having changed the carrier foil and A1 layer as follows. 1. Preparation of carrier foil
  • the surface roughness of the carrier was 3.0 JMI !, and the electrolytic copper foil having a thickness of 18 was used.
  • A1 thickness which is a wire bonding layer was formed in 0.5, and surface roughness was formed so that it might be 3.0 which is the same as carrier foil roughness.
  • Example 2 The same procedure as in Example 1 was carried out except that the release layer, the Cu-Al adhesion-improving layer, and the Cu diffusion barrier layer were changed as follows.
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 1.89 mg / dm 2, and the composition of the release layer was Mo 51.99 increase 3 ⁇ 4>, Ni 38.8 increase 3 ⁇ 4, Fe 5.55 weight 3 ⁇ 4.
  • the thickness of Cu was formed to 0.01 ⁇ .
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 0.31 mg / dm 2, the composition of the release layer was Mo 23.42 wt%, Ni 69.81 wt%, Fe 2.55 wt%.
  • Example 2 The same procedure as in Example 1 was carried out except that the release layer, the Cu-Al adhesion-improving layer, and the A1 layer were changed as follows.
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2.
  • the thickness of the A1 layer was formed to be 0.4 j «m, and the surface roughness was formed to have 1.5.
  • Example 39 Alternative Sites (Article 26) RO / KR
  • the peel strength of the copper layer above and below the A1 layer was very good.
  • the adhesion between the A1 layer and the ultrathin copper layer was excellent after CCL formation.
  • the peeling strength of the A1 layer and the carrier was very good, and in Example 4, the peeling strength of the ultrathin copper foil and the carrier had a high adhesion, resulting in a problem that the peeling strength between the ultrathin copper foil and the carrier was lowered. .
  • Example 1 the surface roughness of the A1 layer was low, so that the etching rate was excellent, and a fine pattern was obtained when forming a circuit.
  • Example 3 the surface roughness of the A1 layer was higher than that of Examples 1 and 2. The etch rate was lowered and the desired fine pattern could not be obtained when the circuit was formed.
  • Comparative Example 1 In the case of Comparative Example 1, the above treatment was performed. Although the surface roughness of the A1 layer was low and the etching rate was excellent, a fine pattern could be obtained when forming a circuit. However, in Comparative Example 2, the damage of the circuit etching solution was caused due to the weak adhesive force between the A1 layer and the ultrathin foil. A circuit of the desired shape could not be obtained.
  • Fig. 12 is a schematic cross-sectional view of an ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention
  • Fig. 13 is a cross-sectional view of the ultra-thin copper foil with a carrier-big according to a third embodiment of the present invention.
  • (Focused Ion Beam) is an image taken
  • Figure 14 is a surface image of the mat surface and the signine surface when the A1 layer is not formed
  • Figure 15 is an ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention Surface image of matte surface and shiny surface
  • 16 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • the ultra-thin copper foil 40 with a carrier foil according to the third embodiment of the present invention includes a carrier foil 41, a peeling layer 42, a first ultra-thin copper foil 43, and Cu- It can be formed of the Al adhesion improving layer 44, the A1 layer 45 and the second ultra-thin copper foil 46.
  • the ultra-thin copper foil 40 with a carrier foil includes a carrier foil 41, a peeling layer 42, a first ultra-thin copper foil (43 Cu-Al adhesion improving layer 44, an A1 layer 45, and a system 2 ultra-thin copper foil 46 ) May be sequentially stacked.
  • the carrier foil 41 can use aluminum foil, stainless steel foil, titanium foil, copper foil, or copper alloy foil.
  • an electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil 41 may be a mat surface or a signet surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, a rolled finish surface of a rolled copper foil or a rolled copper alloy foil.
  • the surface of the carry-fish foil is subjected to a roughening treatment on at least one surface of the rolled surface of the foil, or the rolled copper foil or the rolled copper alloy foil, which has been subjected to a roughening treatment on the matt or glossy surface of the untreated electrolytic copper foil or the untreated electrolytic copper alloy foil. It can be done foil.
  • At least one of the first ultra-thin copper foil 43 and the second ultra-thin copper foil 46 may be formed through electroplating, electroless plating, or sputtering.
  • the first ultra-thin copper foil 43 is formed by electroplating, and the bran] 2 ultra-thin copper foil 46 may be formed through sputtering.
  • the peeling layer 42 can contain the 1st metal (A3) which has peelability, the 2nd metal (B3) which makes easy plating of the 1st metal (A3), and the 3rd metal (C3).
  • the low U metal (A3) is Mo or W
  • the second metal (B3) and the third metal (C3) may be two different metals selected from the group consisting of Fe, Co, and Ni.
  • At least one of the first metal (A3), the second metal (B3) and the third metal (C3) may be an organometallic.
  • the release layer 42 has a content (a3) of the crab 1 metal (A3) of about 30 to about 89% by weight, a content (b3) of the second metal (B3) of about 10 to about 60% by weight and a third metal ( The content (c3) of C3) may be about 1 to about 20% by weight.
  • the contents a3, b3, and c3 of the metals correspond to the deposition amount (film amount) of the first metal (A3) per unit area of the release layer 1dm 2 of the first metal (A3), the second metal (B3), and the third per same area.
  • the value obtained by dividing the sum of the deposition amount (coating amount) of the metal (C3) by 100 is obtained.
  • the release layer is formed of only the first metal (A3) and the second metal (B3), a phenomenon may occur in which the peelability of the release layer is nonuniform.
  • the peeling layer may exhibit a tendency to peel off with the ultra-thin copper foil.
  • the release layer is formed of only the first metal (A3) and the second metal (B3) (for example, a Mo-Ni alloy layer)
  • the peelability is unstable, so
  • Fe ions serving as a catalyst for the plating of the Mo metal are added to the third.
  • the sum total of the adhesion amount of the peeling layer 42 may be about 50-about 10000; g / dm ⁇ 2> . If the adhesion amount is less than about 50 / / g / dm 2 may not serve as a peeling layer, when the adhesion amount is greater than about 10000 / g / dm 2 peels because it becomes a metallic material rather than an oxidizable material which is a peelable material The castle may disappear.
  • the thickness t8 of the A1 layer and the pad thickness t9 for bonding the semiconductor chip are the same.
  • the ratio t8 I t9 of the thickness of the A1 layer and the pad thickness for semiconductor chip bonding is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 It may be 1.5, 2.0, 2.5, or 3.0.
  • the ratio t8 / t9 between the thickness of the A1 layer and the pad thickness for semiconductor chip bonding may be in the range of at least one of the above values and at most one of the above values. '
  • the thickness t8 of the A1 layer and the thickness t lO of the bonding wire of the semiconductor chip are about 0.0005 ⁇ t8 / t lO ⁇ about 3.0
  • the ratio t8 I tlO of the thickness of the A1 layer to the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 It may be 2.0, 2.5, or 3.0.
  • the ratio t8 I U0 between the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire may be in the range of at least one of the above values and at most one of the above values.
  • the surface roughness of the mat or shiny surface of the carrier foil is about 3.0 ⁇ m or less, and the A1 layer is formed by electroplating or sputtering, and the surface roughness is about 3.0 ⁇ m or less.
  • the ratio r6 / r5 of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is implemented in the range of about 3.0 or less, a better effect can be obtained.
  • the ratio r6 / r5 of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 , 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4,
  • RO / KR It may be 2.5, 2.6, 2.7, 2.8, 2.9, or 3.0.
  • the ratio r6 / r5 of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil may range from about one or more of the above numerical value and about one or less of the above numerical value.
  • the Cu-Al adhesion improving layer 44 may be formed between the A1 layer 45 and the first ultrathin foil 43 and between the A1 layer 45 and the second ultrathin foil 46, and the A1 layer 45 In order to improve the adhesive force between the aluminum and the copper of the first ultra-thin copper foil 43 or the crab 2 ultra-thin copper foil 46, it may be formed of copper or an intermediate of copper and aluminum.
  • the ratio p3 I p4 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesive force of the release layer is implemented in the range of about 1 to about 30.0, a better effect can be obtained.
  • the ratio of the adhesion between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesion of the release layer p3 I p4 is about 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29 or 30.
  • the ratio p3 / p4 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer may be in the range of one or more of the above values and about one or less of the above values. .
  • the ultra-thin copper foil 50 having a carrier foil according to an embodiment of the present invention may further include a diffusion barrier layer 57 and an antioxidant layer 58.
  • the ultra-thin copper foil 50 with a carrier foil improves the carrier foil 51, the diffusion barrier layer 57, the release layer 52, the antioxidant layer 58, the first ultra-thin copper foil 53, and the Cu-Al adhesion.
  • the layer 54, the A1 layer 55, and the second ultra-thin copper foil 56 may be sequentially stacked.
  • the diffusion barrier layer 57 and the antioxidant layer 58 are formed using the same plating conditions, they have substantially the same composition, but the diffusion barrier layer 57 is thicker because the metal adhesion amount is increased compared to the antioxidant layer 58.
  • the peel strength of the carrier foil and the ultra-thin copper foil is maintained at a constant low value even in a high temperature processing environment, thereby making them easy to peel off.
  • the thickness of the antioxidant layer is thinner than that of the diffusion barrier layer, thereby achieving stable peel strength, excellent etching property of the antioxidant layer, and improved laser workability.
  • the diffusion barrier layer 57 and the antioxidant layer 58 may use substantially the same plating solution in the ultra-thin copper foil 50 with the carrier foil, the manufacturing process may be simplified.
  • the diffusion barrier layer 57 and the antioxidant layer 58 may include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P. E.g,
  • the diffusion barrier layer and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • nickel plating, cobalt plating, iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating, nickel-iron plating, nickel-chromium plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphor plating, cobalt-iron plating , Cobalt-crude plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like can be used.
  • nickel-cobalt-iron plating “ nickel cobalt-chromium plating, nickel-cobalt-molybdenum plating, nickel-cobalt-tungsten plating, nickel-cobalt-copper plating, nickel-cobalt— Phosphorus Plating, Nickel-Iron-Chromium Plating, Nickel-Iron-Molybdenum Plating, Nickel-Iron-Tungsten Plating, Nickel-Iron-Copper Plating, Nickel-Iron-Phosphorus Plating, Nickel-Cream-Molybdenum Plating, Nickel-Cream-Tungsten Plating, Nickel-Chromium-Copper Plating, Nickel-Chromium-Pin Plating, Nickel-Molybdenum-Tungsten Plating, Nickel-Molybdenum-Copper Plating, Nickel-Molybdenum-Plain Plating, Nickel
  • the diffusion barrier layer and the antioxidant layer may include Ni and P.
  • Ni and P may include Ni and P.
  • a mixture of two or more of the above oxides may be used.
  • a layer selected from a single metal plating layer, alloy plating layer and oxide layer is selected from a single metal plating layer, alloy plating layer and oxide layer
  • It can be formed in two or more layers.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil at a high temperature with an insulating substrate. If the ultra-thin copper foil with rear foil is puffed from an insulating substrate and high silver without forming the diffusion barrier layer, copper is diffused into the peeling layer from the carrier foil and the ultra-thin copper foil, and a metal bond is formed between the carrier foil and the ultra-thin copper foil. Due to the strong bonding force, it may be difficult to peel the carrier foil.
  • the diffusion barrier layer was formed by Ni-P plating under the following conditions.
  • the deposition amount of the diffusion barrier layer formed under the above conditions was 301 ug / dm 2 of metal (Ni) deposition.
  • the peeling layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 1.07 mg / dm 2 , the composition of the release layer was o 60.55 wt%, Ni 29.8 wt%, Fe 5.99 wt 3 ⁇ 4>.
  • An antioxidant layer was formed by Ni-P plating under the following conditions.
  • the adhesion amount of the antioxidant layer formed under the above conditions was 30 ug / dm 2 of metal (Ni) deposition.
  • the first ultra-thin copper foil was formed under the following conditions.
  • the thickness of the 1st ultra-thin copper foil formed on the said conditions was 2 micro (alpha).
  • the thickness of Cu was formed to be 0.03 ⁇ .
  • the thickness of A1 which is a wire bonding layer, was formed at 0.5, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • the second ultra-thin copper foil was formed under the following conditions.
  • the thickness of the 2nd ultra-thin copper foil formed on the said conditions was 0.5.
  • the thickness of A1 which is a wire bonding layer, was formed to be 1.0, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • the surface roughness of the carrier was 3.0 /, and the thickness of 18 vortex copper foil was used. 7. Formation of A1 layer
  • A1 thickness which is a wire bonding layer was formed in 0.5, and surface roughness was formed so that it may have same as carrier foil roughness.
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions is 1.89 mg / dm 2 , and the composition of the release layer is
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions is 0.31 mg / dm 2 , and the composition of the release layer is
  • Example ⁇ The same procedure was followed as in Example ⁇ except that the release layer, the Cu-Al adhesion-improving layer and the A1 layer were changed as follows.
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2 .
  • the adhesive force of the Cu-Al adhesion force improvement layer was produced about eight.
  • the thickness of the A1 layer was formed to 0.4, and the surface roughness ⁇ was formed to have 1.5.
  • AI layer thickness 0.5 ⁇
  • Example 1 the peel strength of the copper layer above and below the A1 layer was very good. In particular, the adhesion between the A1 layer and the ultrathin copper layer was excellent after CCL formation. In Examples 2 and 3, the peeling strength of the A1 layer and the carrier was very good, and in Example 4 , the peeling strength of the ultrathin copper foil and the carrier had a high adhesion amount, resulting in a problem that the peeling strength between the ultrathin copper foil and the carrier was lowered. .
  • the surface roughness of the A1 layer was low and the etching rate was excellent, so that a fine pattern could be obtained when forming the circuit.
  • the etching rate was lower than that of Examples 1 and 2, and a desired fine pattern could not be obtained during circuit formation.
  • Comparative Example 1 In the case of Comparative Example 1, the above treatment was performed. Although the surface roughness of the A1 layer was low and the etching rate was excellent, a fine pattern could be obtained when forming a circuit. However, in Comparative Example 2, the damage of the circuit etching solution was caused due to the weak adhesive force between the A1 layer and the ultrathin foil. A circuit of the desired shape could not be obtained.
  • Examples 1 to 4 when the semiconductor substrate was fabricated using the ultra-thin copper foil with a carrier foil and electrically connected to the semiconductor chip using a wire having a diameter of 25 to 70 / zm (gold, aluminum, etc.) The bonding adhesion between the wires was also excellent.
  • Comparative Example 1 the ultra-thin copper foil with carrier foil was not peeled off, and thus, the semiconductor substrate could not be manufactured. In Comparative Example 2, the semiconductor substrate could not be manufactured due to the peeling of the A1 layer and the ultra-thin copper foil.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제 1 극박동박, Cu-Al 접착력 향상층, A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은 박리성을 갖는 제 1 금속 (A3), 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 - 금속 (C3)을 포함할 수 있다.

Description

【명세서】
【발명의 명칭】
캐리어박부착 극박동박 [기술분야]
본 발명은 캐리어박 부착 극박동박으로서， 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박부착 극박동박에 관한 것이다.
【배경기술】
통상적으로 와이어 본딩이라 함은, 반도체칩의 입출력 패드와
Substrate(ex : 리드프레임， 인쇄회로기판 등)의， 리드 또는 배선패턴등의 부분을 서로 접속시킴으로써， 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다.
또한， PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에， 저항을 최소화하여 전력손실을 줄여주면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듬 (Ag-Pd)과 같은 고가의 금속을사용하고 있다.
상기한 Ag는 금속 중에 열전도 및 전기전도성이 우수하고， 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로 인쇄회로기판에서는 상기 Ag 및 Pd의 합금인 Ag-Pd를 많이 사용하게 된다. 대체용지 (규칙 제 26조) RO/KR 이러한， Ag-Pd 등의 전극을 사용하는 공정은 먼저， 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은 (Ag) 페이스트로 스크린 프린팅 (screen pr int ing)하여 본딩패드를 형성하고， 이러한 본딩패드에 알루미늄 와이어를 에폭시등으로 부착하여 경화시키므로써 초음파 (웨지) 본딩을 실행하게 하였는데， 이와 같은 종래의 방법 (한국공개특허 제 2014-0049632호)은 제조공정이 복잡하고, 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
【발명의 상세한 설명】
【기술적 과제】
본 발명의 목적은， 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박 부착 극박동박을 제공하는 것이다.
【기술,적 해결방법】
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은， 캐리어박, 박리층， 제 1 극박동박， Cu-Al 접착력 향상층， A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서， 상기 박리층은 박리성을 갖는 저 U 금속 (A3)， 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 금속 (C3)을 포함할 수 있다.
2
대체용지 (규칙 제 26조) RO/KR 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 Cu-Al 접착력 향상층은， 상기 M층과 상기 제 1 극박동박사이 및 상기 A1층과 상기 제 2 극박동박사이에 형성될 수 있다. 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제 2 극박동박과 상기 A1층 사이의 접착력 (p3)과 상기 박리층의 접착력 (p4)은， 약 1 ≤ p3 / p4 ≤ 약 30.0의 식을 만족할수 있다. 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층의 두께 (t8)와 반도체 칩의 본딩용 패드 두께 ( t9)는 약 0.0005 ≤ t8 / t9 ≤ 약 3.0의 식 ΐ만족할—수 있다. 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층의 두께 (t8)와 반도체 칩의 본딩용 와이어의 두께 ( t lO)는， 약 0.0005 < t8 I t lO < 약 3.0의 식을 만족할 수 있다. 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며， 상기 A1층은， 전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성되고， 표면조도는 약 3.0um 이하일 수 있다. 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층은, 전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성되고， 상기 캐리어박의 매트면 또는 샤이니면의 표면조도 (r5)와 상기 A1층의 표면조도 (r6)는， r6/r5 < 약 3.0의 식을 만족할수 있다.
3 대체용지 (규칙 제 26조) RO/KR 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제 1 금속은， Mo 또는 W이며, 상기 제 2 금속 및 상기 제 3 금속은， Fe , Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박동박.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층을 구성하는 제 1 금속의 함유량 (a3)이 약 30 내지 약 89 증량 % , 제 2 금속의 함유량 (b3)이 약 10 내지 약 60 중량 % 및 제 3 금속의 함유량 (c3)이 약 1 내지 약 20 중량 %일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층의 부착량의 합계가 약 50 ~ 약 10000 / g/dm2일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제 1 금속 (A3) , 상기 제 2 금속 (B3) 및 상기 제 3 금속 (C3) 중 적어도 하나는 유기금속일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제 1 극박동박 및 상기 제 2 극박동박은， 전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 캐리어박， 확산방지층， 박리층， 산화방지층， 계 1 극박동박， Cu-Al 접착력 향상층， A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서， 상기 박리층은 박리성을 갖는 제 1 금속 (A3) , 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2
4 대체용지 (규칙 제 26조) RO/KR 금속 (B3) 및 제 3 금속 (C3)을 포함하며, 상기 확산방지층 및 상기 산화방지층은，
Ni , Co , Fe , Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할수 있다. 【유리한 효과】
본 발명에 의하면， 반도체 패키지의 와이어 본딩 공정에서 칩과 기판 사이의 Wi re 접착성이 우수하다.
또한， 기판 제작 시, 접착강도 및 내열접착강도, 내약품성， 에칭성 등의 동박으로서의 요구특성이 우수하다.
【도면의 간단한 설명】
도 1은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 2는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지 .
도 3은 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지. 도 4는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 사이니면의 표면 이미지.
도 5는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB로 촬영한 이미지. 대체용지 (규칙 제 26조) RO/KR 도 6은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 7은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 8은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면을
FIB(Focused Ion Beam)로 촬영한 이미지.
도 9는 A1층이 형성되지 않은 경우의 매트면과샤이니면의 표면 이미지. 도 10은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지 .
도 11은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 12는 본 발명의 게 3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 13은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지.
도 14는 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지. 도 15는 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지.
도 16은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
6 대체용지 (규칙 제 26조) RO/KR 【발명의 실시를 위한 형태】
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다 . 다만， 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고， 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가， 변경， 삭제 등을 통하여， 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나， 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다. 또한， 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 본 발명은 인쇄회로기판 와이어와 인쇄회로기판사이의 접착성을 향상시킴과 동시에 반도체 substrate의 제조공정을 단순화하여， 제조 시간을 줄여 수율을 높이고, 제조원가 절감 효과에 탁월한 인쇄회로기판용 동박을 제공한다.
통상적으로, 와이어 본딩이라 함은 반도체칩의 입출력 패드와 SubstrateCex : 리드프레임， 인쇄회로기판 등)의， 리드 또는 배선패턴 등의 부분을 서로 접속시킴으로써， 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다. 대체용지 (규칙 제 26조) RO/KR 기존에는 PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에, 저항을 최소화하여 전력손실을 줄이면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐 (Ag-Pd)과 같은 고가의 금속을 사용하고 있다.
여기서， Ag는 금속 중에 열전도 및 전기 전도성이 우수하고, 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로， 인쇄회로기판에서는 kg 및 Pd의 합금인 Ag-Pd를 많이 사용한다.
다만， Ag-Pd 등의 전극을 사용하는 공정은 먼저， 반도체칩 및 알루미늄 와이어로 본딩되는 ᅳ부분의 상부면에 소정의 은 (Ag) 페이스트로 스크린 프린팅 (screen pr int ing)하여 본딩패드를 형성하고， 이러한 본딩패드에 알루미늄 와이어를 에폭시 등으로 부착하여 경화시킴으로써 초음파 (웨지) 본딩을 실행하였는데, 이와 같은 종래의 방법은 제조공정이 복잡하고， 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
이하， 각 실시예에 따른 본 발명의 캐리어 부착 극박동박은， A1층을 형성하여 반도체 패키지의 와이어 본딩 공정에서， 반도체칩과 기판 사이의 Wi re 접착성을 향상시키며, 기판 제작 시 접착강도 및 내열접착강도， 내약품성, 에칭성 등의 동박으로서의 요구특성이 우수한 극박동박올 제공한다. [제 1실시예]
8 대체용지 (규칙 제 26조) RO/KR 도 1은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고， 도 2는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이며， 도 3은 A1층이 형성되지 않은 경우의 매트면과샤이니면의 표면 이미지이다.
또한， 도 4는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이고， 도 5는 본 발명의 제 1 실시예에 따른 캐리어박부착 극박동박의 단면을 FIB로 촬영한 이미지이다. 도 6은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다.
도 1 내지 도 5를 참조하면， 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박 ( 100)은, 캐리어박 (1)， 박리층 (2)， 게 1 극박동박 (3)， A1층 (4) 및 제 2 극박동박 (5)으로 형성될 수 있다.
캐리어박 부착 극박동박 ( 100)은， 캐리어박 ( 1)， 박리층 (2)， 거 U 극박동박 (3)， A1층 (4) 및 제 2 극박동박 (5)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 ( 1)은， 알루미늄박， 스테인레스강박， 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어， 전해동박， 전해동합금박， 압연동박 또는 압연동합금박을 사용할 수 있다.
9 대체용지 (규칙 제 26조) RO/KR 또한， 상기 캐리어박 α)의 표면은， 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면， 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어, 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박， 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제 1 극박동박 (3) 및 제 2 극박동박 (5) 중 적어도 하나는, 전해도금, 무전해도금 또는 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
바람직하게는， 제 1 극박동박 (3)은 전해도금으로 형성되고， 제 2 극박동박 (5)은 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
박리층 (2)은， 박리성을 갖는 제 1 금속 (A1) , 제 1 금속 (A1)의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함할수 있다.
제 1 금속 (A1)은， Mo 또는 W이며， 게 2 금속 (B1) 및 제 3 금속 (C1)은， Feᅳ Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
여기서, 제 1 금속 (A1) , 제 2 금속 (B1) 및 제 3 금속 (C1) 중 적어도 하나는 유기금속일 수 있다.
박리층 (2)은 제 1 금속 (A1)의 함유량 (al)이 약 30 내지 약 89 중량 %， 제 2 금속 (B1)의 함유량 (bl)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C1)의 함유량 (cl)이 약 1 내지 약 20 중량%일 수 있다.
10 대체용지 (규칙제 26조) RO/KR 상기 금속들의 함유량 al , bl 및 cl 는 박리층 (2) 1dm2의 단위 면적 당 제 1 금속 (A1)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A1) , 제 2 금속 (B1) 및 제 3 금속 (C1)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
상기 제 1 금속의 함유량 (al) 및 상기 제 2 금속의 함유량 (bl)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며， 상기 제 3 금속의 함유량 (cl)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 저 V금속 (A1)과 제 2 금속 (B1)만으로 박리층을 형성한 경우， 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고， 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해， 본 발명에서는 제 1 금속 (A1)과 제 2 금속 (B1)만으로 박리층을 형성한 경우 (예를 들어， Mo-Ni 합금층)， 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A1)인 Mo 금속의 도금량을 증가시키기 위해， Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속 (C1)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한, 박리층의 부착량의 합계는 약 50 ~ 약 10000 /ig/dm2일 수 있다.
11 대체용지 (규칙 제 26조) RO/KR 상기 부착량이 약 50 g/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며, 상기 부착량이 약 10000 ^g/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층꾀 두께 (tl)와 반도체 칩의 본딩용 패드 두께 (t2)는
약 0.0005 < tl / t2 < 약 3.0
의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 U I t2을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기" ¥의 두께와 반도체 칩 본딩용 패드 두께의 비율 tl I t2는 약 0.0005, 0.001, 0.01， 0.1 , 0.2， 0.3, 0.4， 0.5, 0.6， 0.7, 0.8， 0.9， 1.0， 1.5， 2.0， 2.5， 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 tl I t2는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위알수 있다.
또한， A1층의 두께 (tl)와 반도체 칩의 본딩용 와이어의 두께 (t3)는, 약 0.0005 < tl / t3 < 약 3.0
의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3은 약 0.0005， 0.001, 0.01， 0.1， 0.2, 0.3, 0.4, 0.5， 0.6， 0.7, 0.8，
12 대체용지 (규칙 제 26조) RO/KR 0.9, 1.0, 1.5， 2.0， 2.5, 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3은 약 상기 수치 중 하나 이상 및 약상기 수치 중 하나 이하의 범위일 수 있다.
한편, 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 2.0um 이하이며 A1층은 전해도금 또는 스퍼터링 (sputtering)을 통해 형성되고， 표면조도는 약 2.0um 이하이다.
또한， 캐리어박의 매트면 또는 샤이니면의 표면조도 (rl)와 상기 A1충의 표면조도 (r2)는，
r2 / rl < 약 3.0
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl이 약 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 0, 0.1, 0.2, 0.3, 0.4， 0.5， 0.6， 0.7， 0.8, 0.9， 1.0， 1.1， 1.2， 1.3， 1.4， 1.5, 1.6, 1.7， 1.8， 1.9， 2.0, 2.1， 2.2， 2.3， 2.4, 2.5， 2.6， 2.7， 2.8, 2.9, 또는 3.0일 수 있다. 또한 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
13 대체용지 (규칙 제 26조) RO/KR 도 6을 참조하면， 본 발명의 다른 실시예에 따른 캐리어박 부착 극박동박 (10)은 상술한 캐리어박 부착 극박동박 (100)에 확산방지층 (16) 및 산화방지층 (17)을 더 포함할수 있다.
구체적으로， 캐리어박 부착 극박동박 (10)은， 캐리어박 (11)， 확산방지층 ( 16)， 박리층 (12) , 산화방지층 (17)， 제 1 극박동박 (13)， A1충 (14) 및 제 2 극박동박 (15)이 순차적으로 적층되어 형성될 수 있다.
확산방지층 (16)과 산화방지층 (17)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며， 다만 확산방지층 (16)이 산화방지층 (17)에 비하여 금속 부착량이 중가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (10)에서 확산방지층 (16)이 존재함에 의하여 고은의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가 용이하다.
또한, 상기 캐리어박 부착 극박동박 (10)에서 확산방지층 (16)에 비하여 산화방지층 (17)의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층 (17)의 우수한 식각성 및 향상된 레이저 가공성을'동시에 구현할 수 있다.
또한， 상기 캐리어박 부착 극박동박 (10)에서 확산방지층 (16)과 산화방지층 (17)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (16) 및 산화방지층 (17)은 Ni , Co , Fe, Cr , Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어，
14 대체용지 (규칙제 26조) RO/KR 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고， 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어， 단일 금속층을 형성하는 도금으로는， 니켈 도금， 코발트 도금， 철 도금， 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈-코발트 도금， 니켈-철 도금, 니켈 -크롬 도금， 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈-동 도금， 니켈-인 도금， 코발트-철 도금， 코발트- 크롬 도금， 코발트-몰리브덴 도금， 코발트-텅스텐 도금， 코발트-동 도금， 코발트—인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는， 니¾二코발트 -철 도금， 니켈-코발트 -크롬 도금， 니켈 -코발트-몰리브덴 도금, 니켈—코발트-텅스텐 도금， 니켈 -코발트-동 도금， 니켈 -코발트-인 도금， 니켈-철- 크롬 도금， 니켈-철-몰리브덴 도금， 니켈 -철-텅스텐 도금， 니켈-철-동 도금, 니켈-철-인 도금， 니켈-크름—몰리브덴 도금， 니켈-크롬-텅스텐 도금， 니켈-크롬- 동 도금， 니켈—크롬-인 도금， 니켈 -몰리브덴-텅스텐 도금， 니켈-몰리브덴-동 도금， 니켈-몰리브덴-인 도금， 니켈 -텅스텐-동 도금， 니켈 -텅스텐-인 도금， 니켈-동―인 도금， 코발트-철 -크름 도금, 코발트-철-몰리브덴 도금, 코발트-철- 텅스텐 도금， 코발트 -철—동 도금， 코발트-철-인 도금， 코발트-크롬-몰리브덴 도금， 코발트-크름-텅스텐 도금， 코발트-크롬-동 도금， 코발트-크름-인 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트 -몰리브덴—인 도금， 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금， 코발트-동-인 도금 등이 사용될 수 있다.
15 대체용지 (규칙 제 26조) RO/KR 예를 들어 , 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다. 또한， 산화물로는， 니켈 산화물， 코발트 산화물， 철 산화물， 크롬 산화물， 몰리브덴 산화물， 텅스텐 산화물, 동산화물, 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한, 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다. 또한， 단일 금속의 도금층， 합금 도금층 및 산화물 층에서 선택된 층을
2층 이상으로 형성시킬 수 있다. 상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 fl리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다. 이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나, 이에 한정되는 것은 아니다. (캐리어박부착 극박동박의 제조) 실시예 1
1. 캐리어박의 준비 캐리어박의 표면조도는 1ᅳ 5 ， 두께는 18 의 전해동박을 사용하였다.
2. 확산방지층 형성 하기 조건에서 Ni-P도금에 의한 확산방지층을 형성하였다.
16 대체용지 (규칙 제 26조) RO/KR Ni 농도: 15g/L, P농도: 8g/L pH 4.0 온도: 30 t 전류밀도: 1.5 A/dm2 도금시간: 2초 상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성 하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo농도: 20g/L, Ni 농도: 6.5g/L , Fe 농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30m 1 /L 첨가) 온도: 30 °C 전류밀도: 10 A/dm2 도금시간: 7초 상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2 , 박리층의 조성은 o 60.55 중량 %， Ni 29.8 중량 %， Fe 5.99 중량 % 이었다.
4. 산화방지층 형성 하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다. Ni 농도: 15g/L , P농도 8g/L, pH 4.0
17 대체용지 (규칙제 26조) RO/KR 온도: 30 t 전류밀도: 0.5A/dm2 도금시간: 2초 상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni ) 부착량 30 ug/dm2 이었다.
5. 게 1 극박동박의 형성 하기 조건에서 제 1 극박동박을 형성하였다. CuS04-5H20 : 300g/L , H2S04 : 150g/L 온도: 30 °C 전류밀도: 20A/dm2 도금시간: 25초 상기 조건에서 형성된 제 1 극박동박의 두께는 2 이었다.
6. A1층의 형성 와이어 접합층인 A1의 두께는 0.5 로 형성되며， 표면조도는 상기 캐리어박 조도와 동일한 1.5 /mi을 갖도록 형성하였다.
7. 제 2 극박동박 형성 하기 조건에서 제 2 극박동박을 형성하였다. CuS04-5H20: 300g/L , H2S04 : 150g/L 은도: 30 t 전류밀도: 20A/dm2
18 대체용지 (규칙 제 26조) RO/KR 도금시간: 5초
상기 조건에서 형성된 계 2 극박동박의 두께는 0.5 이었다.
실시예 2
A1층을 아래와 같이 변경한 것을 제와하고는 실시예 1과 동일한 조건으로 실시하였다.
6. A1층의 형성
와이어 접합층인 A1의 두께는 1.0 로 형성되며, 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3
캐리어박 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 βΆ , 두께는 18 m 의 전해동박을 사용하였다. 6. A1층의 형성
와이어 접합층인 A1 두께는 0.5 로 형성， 표면조도는 캐리어박 조도와 동일한 3. 을 갖도록 형성하였다.
실시예 4
박리층을 아래와 같이 변경한 것올 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
4. 박리층 형성
19 대체용지 (규칙 제 26조) RO/KR 하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni 농도: 6.5g/L , Fe 농도: 3g/L, 구연산나트륨: 150g/L H 10.2 (암모니아수 30m 1/L 첨가)
은도: 30 °C
전류밀도: 18 A/dm2
도금시간: 7초 .
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2 , 박리층의 조성은 Mo 51.99 증량 %， Ni 38.8 중량%， Fe 5.55 중량 ¾ 이밌다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
4. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30ml /L 첨가)
온도: 30 °C
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2 , 박리층의 조성은 o 23.42 증량 % , Ni 69.81 중량 %， Fe 2.55 중량 ¾> 이었다.
20
대체용지 (규칙 제 26조) RO/KR 비교예 2
박리층 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. A1층의 형성
A1층의 두께를 0.05 로 형성하고， 표면조도는 1.5 朋을 갖도록 형성하였다. 이하, 표 1을 참조로 실시예 1 내지 4， 비교예 1 및 2의 박리강도， A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다. ■
[표 1]
21 대체용지 (규칙 제 26조) RO/KR Roughness Wire bonding 박리강도
No 처리조건 회로형성
(Rz. 접착성 (gf/cni)
AI층두께 0.5P,
표면조도 (¾) 1.5
1 1.5 ® 19 ©
박리층의부착량은 1.07mg/dm2
Ai층두께 1
표면조도 (Rz .5/an,
2 1.5 19 ®
빡리층의부착량은 1.07mg/dm2
AI층두 M Q.5IM,
표면조도 (Rz) 3.0P,
3 3.0 19 0
박리층의부착량은 1.07mg/dm2
AI층두께 0.5P,
표면조도 (Rz .5¾
4 1.5 © 8 ©
박리층의부착량은 1.89mg/dm2
AI층두 11 0.5β,
HI교 1 표면조도 (Rz) 1.5 © X ©
박리층의부착량은 0.31mfl/dm2
AI층두 Λ 0.05Λ
표연조도 (Rz) 1.5/«i,
비교 2 1.5 0 24 X
박리층의부착량은 0.89mg/dm2
© : 매우양호
o: 양호
X： 불량
박리강도 평가
실시예 1 내지 3의 경우, A1층 위아래의 동층과의 박리강도 및 A1층과 캐리어박의 박리강도는 매우 양호 하였으며, 실시예 4의 경우, 극박동박과 캐리어의 박리강도는 부착량이 높아 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
22 대체용지 (규칙 저 126조) RO/KR 또한， 비교예 1의 경우 A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 비교예 2의 경우 A1층과 캐리어의 박리강도는 양호하였다.
A1층의 표면조도
실시예 1， 2 및 4의 경우， A1층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 실시예 3의 경우， A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1와 경후 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성시 파인패턴을 얻을 수 있었으나, 비교예 2의 경우 A1층의 두께가 얇아 회로 에칭액의 데미지로 인해 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
실시예 1 내지 4의 경우， 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 /m의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우， 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 subst rate는 제작할 수 없었으며， 비교예 2의 경우， 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 卿의 와이어 (금,
23 대체용지 (규칙 제 26조) RO/KR 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층의 얇은 두께로 인해 접합 시 발생하는 데미지로 인해 와이어사이의 본딩접착성이 저하되었다.
[제 2실시예]
도 7은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고， 도 8은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이며, 도 9는 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이고， 도 10은 본 발명의 제 2 실시예에 따른 캐리어박부착 극박동박의 매트면과 사이니면의 표면 이미지이다. 또한， 도 11은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도아다. 도 7 내지 도 10을 참조하면， 본 발명의 게 2 실시예에 따른 캐리어박 부착 극박동박 (20)은， 캐리어박 (21)， 박리층 (22)， 게 1 극박동박 (23)， Cu-Al 접착력 향상층 (24)， Cu 확산방지층 (25)， A1층 (26) 및 제 2 극박동박 (27)으로 형성될 수 있다.
도 7에서는， Cu 확산방지층 (25)이 A1층 (26)의 위， 아래에 모두 형성된 것으로 도시되었으나， A1층 (26)의 위 또는 아래 중 어느 하나에만 형성될 수도 있다.
24 대체용지 (규칙 제 26조) RO/KR 캐리어빅- 부착 극박동박 (20)은， 캐리어박 (21)， 박리충 (22) , 제 1 극박동박 (23)， Cu-Al 접착력 향상층 (24)， Cu 확산방지층 (25)， A1층 (26) 및 거 12 극박동박 (27)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 (21)은， 알루미늄박， 스테인레스강박, 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어， 전해동박, 전해동합금박， 압연동박 또는 압연동합금박을 사용할 수 있다.
또한， 상기 캐리어박 (21)의 표면은， 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면， 압연동박 또는 압연동합금박의 압연 ᅳ마무리면일 수 있다 예를 들어，：상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박, 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 빅ᅳ일 수 있다. ᅵ
제 1 극박동박 (23) 및 제 2 극박동박 (27) 중 적어도 하나는， 전해도금, 무전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
바람직하게는， 제 1 극박동박 (23)은 전해도금으로 형성되고， 제 2 극박동박 (27)은 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
박리층 (22)은， 박리성을 갖는 제 1 금속 (A2) , 제 1 금속 (A2)의 도금을 용이하게 하는 게 2 금속 (B2) 및 게 3 금속 (C2)을 포함할수 있다.
거 U 금속 (A2)은， Mo 또는 W이며， 제 2 금속 (B2) 및 제 3 금속 (C2)은， Fe , Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
25 대체용지 (규칙제 26조) RO/KR 여기서， 계 1 금속 (A2) , 계 2 금속 (B2) 및 계 3 금속 (C2) 중 적어도 하나는 유기금속일 수 있다.
박리층 (22)은 제 1 금속 (A2)의 함유량 (a2)이 약 30 내지 약 89 중량 %， 제 2 금속 (B2)의 함유량 (b2)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C2)의 함유량 (c2)이 약 1 내지 약 20 중량%일 수 있다.
상기 금속들의 함유량 a2 , b2 및 c2 는 박리층 1dm2의 단위 면적 당 제 1 금속 (A2)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A2) , 제 2 금속 (B2) 및 제 3 금속 (C2)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각구한다.
" 상기 Γ금속의 함유량 (a2) 및 상기 제 2 금속의 함유량 (b2)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며， 상기 제 3 금속의 함유량 (c2)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속 (A2)과 제 2 금속 (B2)만으로 박리층을 형성한 경우， 박리층의 박리성이 불균일한 현상이 발생할수 있다.
그리고, 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해， 본 발명에서는 제 1 금속 (A2)과 제 2 금속 (B2)만으로 박리층을 형성한 경우 (예를 들어， Mo-Ni 합금층)， 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A2)인 Mo 금속의 도금량을 증가시키기 위해， Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3
26 대체용지 (규칙 제 26조) RO/KR 금속 (C2)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한， 박리층 (22)의 부착량의 합계는 약 50 ~ 약 10000 /zg/dm2일 수 있다. 상기 부착량이 약 50/g/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며， 상기 부착량이 약 10000 ^g/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층의 두께 (t4)와 반도체 칩의 본딩용 패드 두께 (t5)는
약 0.0005 < t4 / t5 < 약 3.0 .
의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 I t5을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 I t5는 약 0.0005, 0.001, 0.01， 0.1, 0.2, 0.3, 0.4, 0.5， 0,6， 0.7, 0.8, 0.9， 1.0, 1.5， 2.0, 2.5， 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 / t5는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
또한， A1층의 두께 (t4)와 반도체 칩의 본딩용 와이어의 두께 (t6)는， 약 0.0005 < t4 / t6 < 약 3.0
27
대체용지 (규칙 제 26조) RO/KR 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 I t6을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서, 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 I t6은 약 0.0005， 0.001, 0.01， 0.1, 0.2， 0.3, 0.4, 0.5， 0.6, 0.7, 0.8, 0.9， 1.0， 1.5， 2.0， 2.5， 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 I t6은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
¾·¾, ^리 ^박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며 A1층은 전해도금 또는 스퍼터링 (sputtering)을 통해 형성되고， 표면조도는 약 3.0um 이하이다.
또한， 캐리어박의 매트면 또는 사이니면의 표면조도 (r3)와 상기 A1층의 표면조도 (r4)는，
r4 I r3 < 약 3.0
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl이 약 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 0, 0.1， 0.2， 0.3， 0.4， 0.5， 0.6, 0.7, 0.8， 0.9, 1.0, 1.1, 1.2, 1.3, 1.4， 1.5， 1.6, 1.7, 1.8， 1.9, 2.0， 2.1， 2.2, 2.3, 2.4， 2.5, 2.6,
28 대체용지 (규칙 제 26조) RO/KR 2.7 , 2.8 , 2.9 , 또는 3.0일 수 있다. 또한 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도와 비율 r2/rl은 약 상기 수치 중 하나 이상 및 약상기 수치 중 하나 이하의 범위일 수 있다.
Cu 확산방지층 (25)은， AI층 (26)과 제 1 극박동박 (23) 사이 및 A1층 (26)과 게 2 극박동박 (27) 사이에 형성될 수 있다. Cu 확산방지충 (25)은， A1층 (26)의 알루미늄과 제 1 극박동박 (23) 또는 제 2 극박동박 (27)의 구리가 Cu-Al계 금속간화합물 ( internet al l ie compound)을 형성하는 것을 방지하기 위한 것이다. 구체적으로， A1층과 극박동박층 (제 1 극박동박 또는 제 2 극박동박)이 강하게 결합하여 합금 내에서 흔재하는 경우， 불균질 조직을 이루는 중간상 ( intermediate phase)을 만들게 되는데， 이러한 중간상은 각각의 금속의 성질을 띠지 않은 채, 충격에 취약하고， 전기저항이 커지는 성질을 띠는 문제점이 발생한다.
즉， Cu 확산방지층 (25)은， A1층 (26)의 알루미늄과 제 1 극박동박 (23) 또는 제 2 극박동박 (27)의 구리가 금속간화합물을 형성하지 않도록 한다.
또한, Cu 확산방지층의 두께 (t7)와 A1층의 두께 (t4)는，
,약 0.5 < t7 / t4 < 약 1.0
의 식을 만족한다. 상기 Cu 확산방지층의 두께와 상기 M층의 두께의 비율 t7/t4이 약 0.5 에서 약 1.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
29
대체용지 (규칙 제 26조) RO/KR 구체예에서， 상기 Cu 확산방지층의 두께와 상기 A1층의 두께의 비율 t7/t4은 약 0.5， 0.6， 0.7, 0.8, 0.9, 또는 1.0일 수 있다. 또한 상기 Cu 확산방지층의 두께와 상기 A1층의 두께의 비율 t7/t4은 약 상기 수치 중 하나 이상 및 약상기 수치 중 하나 이하의 범위일 수 있다.
제 1 극박동박과 A1층 사이, 또는 제 2 극박동박과 A1층 사이의 접착력 (pi)과 박리층의 접착력 (p2)은，
약 1 < pi / p2 < 약 30.0
의 식을 만족한다. 게 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 pi / p2이 약 1에서 약 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 pi / p2는 약 1， 2, 3， 4, 5， 6, 7， 8， 9, 10， 11, 12， 13, 14, 15, 16, 17, 18, 19， 20， 21, 22， 23, 24, 25， 26， 27' 28, 29 또는 30일 수 있다. 또한, 상기 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 pi I p2는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
Cu-Al 접착력 향상층 (24)은， A1층 (26)과 Cu 확산방지층 (25) 사이에 형성되어 A1층 (26)과 Cu 확산방지층 (25)간의 접착력을 향상시키기 위하여， 구리 또는 구리와 알루미늄와중간물질로 형성될 수 있다..
30 대체용지 (규칙 제 26조) RO/KR 도 11을 참조하면， 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박 (30)은 확산방지층 (38) , 산화방지층 (39)을 더 포함할수 있다.
캐리어박 부착 극박동박 (30)은， 캐리어박 (31)， 확산방지층 (37)， 박리층 (32)， 산화방지층 (38) , 게 1 극박동박 (33)， Cu-Al 접착력 향상층 (34)， Cu 확산방지층 (35)， A1층 (36) 및 제 2 극박동박 (37)이 순차적으로 적층되어 형성될 수 있다.
확산방지층 (38)과 산화방지층 (39)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며， 다만 확산방지층 (38)이 산화방치^ (39)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가용이하다.
또한, 상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)에 비하여 산화방지층 (39)의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한， 상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)과 산화방지층 (39)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (38) 및 산화방지층 (39)은 Ni , Co , Fe , Cr , Mo , W. . A1 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어,
31 대체용지 (규칙 제 26조) RO/KR 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고， 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어， 단일 금속층을 형성하는 도금으로는， 니켈 도금， 코발트 도금, 철 도금， 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈 -코발트 도금, 니켈-철 도금， 니켈 -크롬 도금， 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈-동 도금， 니켈-인 도금， 코발트-철 도금， 코발트- 크름 도금, 코발트-몰리브덴 도금, 코발트-텅스텐 도금， 코발트-동 도금， 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는， 니켈-코발트 -철" 도금， " 니켈-코발트 -크름 도금， 니켈 -코발트-몰리브덴 도금， 니켈-코발트-텅스텐 도금， 니켈 -코발트-동 도금, 니켈 -코발트-인 도금， 니켈-철- 크름 도금， 니켈-철-몰리브덴 도금， 니켈 -철-텅스텐 도금， 니켈-철-동 도금， 니켈-철-인 도금， 니켈-크름-몰리브덴 도금， 니켈-크름-텅스텐 도금， 니켈-크롬- 동 도금， 니켈-크롬-인 도금, 니켈—몰리브덴-텅스텐 도금， 니켈-몰리브덴-동 도금， 니켈-몰리브덴-인 도금， 니켈 -텅스텐-동 도금， 니켈—텅스텐ᅳ인 도금， 니켈-동-인 도금， 코발트-철 -크롬 도금, 코발트-철-몰리브덴 도금， 코발트-철- 텅스텐 도금， 코발트-철-동 도금， 코발트-철-인 도금， 코발트-크롬-몰리브덴 도금， 코발트—크름—텅스텐 도금， 코발트-크름-동 도금， 코발트-크름-인 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트—몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금， 코발트—동—인 도금 등이 사용될 수 있다. '
32 대체용지 (규칙 제 26조) RO/KR 예를 들어, 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다. 또한， 산화물로는ᅳ 니켈 산화물, 코발트 산화물， 철 산화물, 크롬 산화물， 몰리브덴 산화물， 텅스텐 산화물， 동산화물， 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한， 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다. 또한， 단일 금속의 도금층， 합금 도금층 및 산화물 층에서 선택된 층을
2층 이상으로 형성시킬 수 있다. 상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. " 상기 확산방지층을 형성시키지 않고 캐리어빅ᅳ 부착 극박동박을 절연기판과 고은에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다. 이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나， 이에 한정되는 것은 아니다. (캐리어박부착 극박동박의 제조) 실시예 1
1. 캐리어박 준비 캐리어박의 표면조도는 1.5 ， 두께는 18 의 전해동박을 사용하였다ᅳ
2. 확산방지층 형성 하기 조건에서 Ni-P 도금에 의한 확산방지층을 형성하였다.
33 대체용지 (규칙 제 26조) RO/KR Ni 농도: 15g/L, P농도 8g/L
pH 4.0
은도: 30 °C
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni농도: 6.5g/L , Fe 농도: 3g/L , 구연산나트륨: 150g/L pH 10.2(암모니아수 30ml /L 첨가)
온도: 30 °C
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2 , 박리층의 조성은 Mo 60.55 중량 %， Ni 29.8 중량 ¾>， Fe 5.99 증량 % 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
34 대체용지 (규칙 제 26조) RO/KR 온도: 30 °C .
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni ) 부착량 30 ug/dm2 이었다.
5. 제 1 극박동박의 형성
하기 조건에서 계 1 극박동박을 형성하였다.
CuS04-5H20 : 300g/L , H2S04 : 150g/L
은도 : 30 °C
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제 1 극박동박의 두께는 2 Ά 이었다.
6. Cu-Al 접착력 향상층의 형성
제 1 극박동박과 A1층 사이의. 접착력을 향상시켜 주는 층으로， Cu의 두께는 0.03 β&로 형성하였다.
7. Cu 확산방지층 형성
동 (Cu Layer )층과 A1층의 열처리 후 합금형성을 방지하는 A1203 층을 0.005 /zm로 A1 층 위아래에 형성하였다.
8. A1층 형성
35 대체용지 (규칙 제 26조) RO/KR 와이어 접합층인 A1의 두께는 0.5 로 형성되며， 표면조도는 상기 캐리어박조도와 동일한 1.5 을 갖도록 형성하였다. 9. 제 2 극박동박 형성
하기 조건에서 제 2 극박동박을 형성하였다. CuS04-5H20 : 300g/L , H2S04 : 150g/L ' 온도: 30 °C 전류밀도: 20A/dm2 도금시간: 5초
상기 조건에서 형성된 제 2 극박동박의 두께는 0.5 μ 이었다.
실시예 2
A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
8. A1층의 형성
와이어 접합층인 A1의 두께는 1.0 ；圆로 형성되며， 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3 캐리어박 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다. 1. 캐리어박의 준비
캐리어의 표면조도는 3.0 JMI!, 두께는 18 의 전해동박을 사용하였다.
36 대체용지 (규칙 제 26조) RO/KR 8. Al층의 형성. .
와이어 접합층인 A1 두께는 0.5 로 형성， 표면조도는 캐리어박 조도와 동일한 3.0 을 갖도록 형성하였다.
실시예 4
박리층， Cu-Al 접착력 향상층 및 Cu 확산방지층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni -Fe 도금에 의한 박리층을 형성하였다.
Mo농도: 20g/L ," Ni농도: 6.5g/L , Fe농도: 3g/L , 구연산나트륨: 150g/L H 10.2(암모니아수 30ml /L 첨가)
온도: 30 t
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2 , 박리층의 조성은 Mo 51.99 증량 ¾>, Ni 38.8 증량 ¾, Fe 5.55 중량 ¾ 이었다.
6. Cu-Al 접착력 향상층의 형성
게 1 극박동박과 A1층 사이의 접착력을 향상시켜는 주는 층으로， Cu의 두께는 0.01 μια로 형성하였다.
7. Cu 확산방지층 형성
37 대체용지 (규칙제 26조) RO/KR 동 (Cu Layer)층과 Al 층의 열처리 후 합금형성을 방지하는 A1203 층을 0.015 로 A1 층 위아래에 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni 농도: 6.5g/L, Fe농도: 3g/L, 구연산나트륨: 150g/L pH 10.2 ( ^모니아수 30ml /L 첨가)
은도: 30 t
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2 , 박리층의 조성은 Mo 23.42 중량%， Ni 69.81 중량 %， Fe 2.55중량 % 이었다.
비교예 2
박리층， Cu-Al 접착력 향상층 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. Cu-Al 접착력 향상층의 형성 '
38 대체용지 (규칙제 26조) RO/KR Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
8. A1층 형성
A1층의 두께를 0.4j«m로 형성하고， 표면조도는 1.5 을 갖도록 형성하였다.
이하， 표 2를 참조로 실시예 1 내지 4， 비교예 1 및 2의 박리강도, A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 2]
Figure imgf000040_0001
® : 매우양호
o: 양호
X : 불량
박리강도 및 A1층 접합성
39 대체용지 (규칙 제 26조) RO/KR 실시예 1의 경우， A1층 위아래의 동층과의 박리강도는 매우 양호 하였으며， 특히 CCL화를 시킨 후 A1층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 A1층과 캐리어의 박리강도는 매우 양호하였으며, 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우， A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 박리층은 양호하였으나， A1과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상이 발생하였다.
A1층의 표면조도
실시예 1， 2 및 4의 경우， A1층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을수 있었으나， 실시예 3의 경우， A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 비교예 2의 경우， A1층과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
40
대체용지 (규칙 제 26조) RO/KR 실시예 1 내지 4의 경우， 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다. 비교예 1의 경우， 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며， 비교예 2의 경우, A1층과 극박동박상의 박리로 인해 반도체 substrate는 제작할수 없었다.
[제 3실시예] 도 12늠 본 발명의 게 3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이며, 도 13은 본 발명의 제 3 실시예에 따른 캐리어빅- 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이고, 도 14는 A1층이 형성되지 않은 경우의 매트면과 사이니면의 표면 이미지이며， 도 15는 본 발명의 제 3 실시예에 따른 캐리어박부착 극박동박의 매트면과샤이니면의 표면 이미지이다. 또한， 도 16은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다.
도 13 내지 도 15을 참조하면， 본 발명의 게 3 실시예에 따른 캐리어박 부착 극박동박 (40)은， 캐리어박 (41)， 박리층 (42)， 제 1 극박동박 (43) , Cu-Al 접착력 향상층 (44)， A1층 (45) 및 제 2 극박동박 (46)으로 형성될 수 있다.
41 대체용지 (규칙 제 26조) RO/KR 캐리어박 부착 극박동박 (40)은, 캐리어박 (41)， 박리층 (42)， 제 1 극박동박 (43 Cu-Al 접착력 향상층 (44)， A1층 (45) 및 계 2 극박동박 (46)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 (41)은， 알루미늄박， 스테인레스강박， 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어， 전해동박， 전해동합금박， 압연동박 또는 압연동합금박을 사용할 수 있다.
또한， 상기 캐리어박 (41)의 표면은, 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 사이니면， 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어， 상기 캐리—어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박， 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제 1 극박동박 (43) 및 제 2 극박동박 (46) 중 적어도 하나는， 전해도금, 무전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
바람직하게는， 제 1 극박동박 (43)은 전해도금으로 형성되고， 겨】2 극박동박 (46)은 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
박리층 (42)은， 박리성을 갖는 제 1 금속 (A3) , 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 금속 (C3)을 포함할 수 있다.
저 U 금속 (A3)은， Mo 또는 W이며， 제 2 금속 (B3) 및 제 3 금속 (C3)은， Fe , Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
42 대체용지 (규칙제 26조) RO/KR 여기서， 제 1 금속 (A3) ,계 2 금속 (B3) 및 제 3 금속 (C3) 중 적어도 하나는 유기금속일 수 있다.
박리층 (42)은 게 1 금속 (A3)의 함유량 (a3)이 약 30 내지 약 89 증량 % , 제 2 금속 (B3)의 함유량 (b3)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C3)의 함유량 (c3)이 약 1 내지 약 20 증량%일 수 있다.
상기 금속들의 함유량 a3 , b3 및 c3 는 박리층 1dm2의 단위 면적 당 제 1 금속 (A3)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A3)， 제 2 금속 (B3) 및 제 3 금속 (C3)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다. 상기 제 1 금속의 함유량 3) 및 상기 제 2 금속의 함유량 (b3)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며， 상기 제 3 금속의 함유량 (c3)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속 (A3)과 제 2 금속 (B3)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고， 박리 시， 박리층이 극박동박과 —께 박리되는 성향을 보일 수 있다.
이에 반해, 본 발명에서는 제 1 금속 (A3)과 제 2 금속 (B3)만으로 박리층을 형성한 경우 (예를 들어， Mo-Ni 합금층) , 그 박리성이 불안장하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A3)인 Mo 금속의 도금량을 증가시키기 위해， Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3
43 대체용지 (규칙 제 26조) RO/KR 금속 (C3)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한， 박리층 (42)의 부착량의 합계는 약 50 - 약 10000 ；g/dm2일 수 있다. 상기 부착량이 약 50//g/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며， 상기 부착량이 약 10000 / g/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층의 두께 (t8)와 반도체 칩의 본딩용 패드 두께 (t9)는
약 0.0005 < t8 / t9 < 약 3.0
의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 I t9을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 I t9는 약 0.0005， 0.001， 0.01 , 0. 1， 0.2 , 0.3 , 0.4， 0.5, 0.6， 0.7， 0.8， 0.9， 1.0， 1.5， 2.0 , 2.5 , 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 / t9는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다. '
또한， A1층의 두께 (t8)와 반도체 칩의 본딩용 와이어의 두께 (t lO)는， 약 0.0005 < t8 / t lO < 약 3.0
44
대체용지 (규칙 제 26조) RO/KR 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I tlO을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I tlO은 약 0.0005, 0.001, 0.01， 0.1, 0.2, 0.3， 0.4， 0.5, 0.6, 0.7， 0.8, 0.9, 1.0, 1.5， 2.0， 2.5, 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I U0은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
:편， —캐리어박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며, A1층은 전해도금 또는 스퍼터링 (sputtering)을 통해 형성되고， 표면조도는 약 3.0um 이하이다.
또한， 캐리어박의 매트면 또는 샤이니면의 표면조도 (r5)와 상기 A1층의 표면조도 (r6)는,
r6 / r5 < 약 3.0 .
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5이 약 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5는 약 0， 0.1， 0.2, 0.3, 0.4, 0.5， 0.6， 0.7, 0.8, 0.9, 1.0, 1.1， 1.2, 1.3， 1.4， 1.5, 1.6， 1.7, 1.8, 1.9， 2.0， 2.1, 2.2, 2.3, 2.4，
45 대체용지 (규칙 제 26조) RO/KR 2.5， 2.6， 2.7, 2.8， 2.9， 또는 3.0일 수 있다. 또한 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5는 약 상기 수치 증 하나 이상 및 약 상기 수치 중 하나 이하와 범위일 수 있다.
Cu-Al 접착력 향상층 (44)은， A1층 (45)과 제 1 극박동박 (43) 사이 및 A1층 (45)과 제 2 극박동박 (46) 사이에 형성될 수 있으며， A1층 (45)의 알루미늄과 제 1 극박동박 (43) 또는 게 2 극박동박 (46)의 구리 간의 접착력을 향상시키기 위하여， 구리 또는 구리와 알루미늄의 중간물질로 형성될 수 있다.
제 1 극박동박과 A1층 . 사이 또는 제 2 극박동박과 A1층 사이의 접착력 (p3)괴 박리^의 접착력 (p4)은，
약 1 < p3 / p4 < 약 30.0
의 식을 만족한다. 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 I p4이 약 1에서 약 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 I p4는 약 1， 2， 3, 4, 5， 6, 7, 8， 9， 10， 11, 12, 13, 14， 15， 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27， 28, 29 또는 30일 수 있다. 또한， 상기 게 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 / p4는 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
46 대체용지 (규칙제 26조) RO/KR 도 16을 참조하면, 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박 (50)은 확산방지층 (57) 및 산화방지층 (58)을 더 포함할수 있다.
구체적으로, 캐리어박 부착 극박동박 (50)은， 캐리어박 (51) , 확산방지층 (57)， 박리층 (52)， 산화방지층 (58)， 제 1 극박동박 (53)， Cu-Al 접착력 향상층 (54)， A1층 (55) 및 제 2 극박동박 (56)이 순차적으로 적층되어 형성될 수 있다.
확산방지층 (57)과 산화방지층 (58)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며， 다만 확산방지층 (57)이 산화방지층 (58)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (50)에서 확산방지층 (57)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가용이하다.
또한， 상기 캐리어박 부착 극박동박에서 확산방지층에 비하여 산화방지층의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한, 상기 캐리어박 부착 극박동박 (50)에서 확산방지층 (57)과 산화방지층 (58)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (57) 및 산화방지층 (58)은 Ni , Co , Fe , Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어,
47 대체용지 (규칙제 26조) RO/KR 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고, 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어， 단일 금속층을 형성하는 도금으로는, 니켈 도금， 코발트 도금， 철 도금， 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈-코발트 도금， 니켈-철 도금， 니켈 -크롬 도금， 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈-동 도금， 니켈—인 도금, 코발트-철 도금， 코발트- 크름 도금， 코발트-몰리브덴 도금， 코발트-텅스텐 도금, 코발트-동 도금， 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈 -코발트-철 도금， "니켈 코발트 -크롬 도금, 니켈 -코발트-몰리브덴 도금， 니켈-코발트-텅스텐 도금, 니켈 -코발트-동 도금, 니켈-코발트—인 도금, 니켈-철- 크롬 도금， 니켈-철-몰리브덴 도금, 니켈 -철—텅스텐 도금， 니켈-철―동 도금, 니켈-철-인 도금， 니켈-크름-몰리브덴 도금， 니켈-크름-텅스텐 도금， 니켈-크롬— 동 도금， 니켈—크롬-인 도금， 니켈 -몰리브덴-텅스텐 도금， 니켈-몰리브덴-동 도금， 니켈-몰리브덴-인 도금， 니켈 -텅스텐-동 도금， 니켈 -텅스텐-인 도금， 니켈-동-인 도금， 코발트-철 -크름 도금， 코발트-철-몰리브덴 도금， 코발트-철- 텅스텐 도금， 코발트 -철—동 도금， 코발트-철-인 도금， 코발트-크롬-몰리브덴 도금, 코발트-크름-텅스텐 도금， 코발트-크롬-동 도금, 코발트-크롬-인 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금, 코발트-동-인 도금 등이 사용될 수 있다.
48 대체용지 (규칙 제 26조) RO/KR 예를 들어, 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다. 또한， 산화물로는， 니켈 산화물， 코발트 산화물， 철 산화물， 크롬 산화물， 몰리브덴 산화물， 텅스텐 산화물， 동산화물， 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한， 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다.
또한， 단일 금속의 도금층, 합금 도금층 및 산화물 층에서 선택된 층을
2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 ^리어박 부착 극박동박을 절연기판과 고은에서 프꿰스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나， 미에 한정되는 것은 아니다.
(캐리어박부착 극박동박의 제조)
실시예 1
1. 캐리어박 준비
캐리어박의 표면조도는 1 > 5 < 두께는 18 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P도금에 의한 확산방지층을 형성하였다.
49 대체용지 (규칙 제 26조) RO/KR Ni 농도: 15g/L , P농도 8g/L
pH 4.0
은도: 30 °C
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 Mo— Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni농도: 6.5g/L , Fe농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30m 1 /L 첨가)
온도: 30 °C
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 o 60.55 중량%， Ni 29.8 중량 %， Fe 5.99 중량 ¾> 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
50 대체용지 (규칙제 26조) RO/KR 은도: 30 °C
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni ) 부착량 30 ug/dm2 이었다.
5. 제 1 극박동박 형성
하기 조건에서 제 1 극박동박을 형성하였다.
CuS04-5H20 : 300g/L , H2S04 : 150g/L
은도: 30 t
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제 1 극박동박의 두께는 2 μια 이었다.
6. Cu-Al 접착력 향상층의 형성
제 1 극박동박과 A1층 사이의 접착력을 향상시켜 주는 층으로， Cu의 두께는 0.03 βΰί로 형성하였다.
7. A1층 형성
와이어 접합층인 A1의 두께는 0. 5 로 형성되며， 표면조도는 상기 캐리어박 조도와 동일한 1 .5 을 갖도록 형성하였다.
8. 제 2 극박동박 형성
하기 조건에서 제 2 극박동박을 형성하였다.
51 대체용지 (규칙제 26조) RO/KR CuS04-5H20 : 300g/L , H2S04 : 150g/L
은도: 30 °C ,
전류밀도: 20A/dm2
도금시간: 5초
상기 조건에서 형성된 제 2 극박동박의 두께는 0.5 이었다.
실시예 2
A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한조건으로 실시하였다.
7. A1층의 형성
와이어 접합층인 A1의 두께는 1.0 로 형성되며， 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3
캐리어박 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 / , 두께는 18 와전해동박을 사용하였다. 7. A1층의 형성
와이어 접합층인 A1 두께는 0.5 로 형성， 표면조도는 캐리어박 조도와 동일한 을 갖도록 형성하였다.
실시예 4
52 대체용지 (규칙 제 26조) RO/KR 박리층 및 Cu-Al 접착력 향상층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe농도: 3g/L , 구연산나트륨: 150g/L pH 10.2(암모니아수 30m 1 /L 첨가)
은도: 30 t
전류밀도: 18 A/dm2
― 도금시—간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2 , 박리층의 조성은
Mo 51.99 증량 %， Ni 38.8 중량%， Fe 5.55 중량 % 이었다.
6. Cu-Al 접착력 향상층 형성
제 1 극박동박과 A1층 사이의 접착력을 향상시켜 주는 층으로, Cu의 두께는 0. 1 /m 로 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L
53 대체용지 (규칙 제 26조) RO/KR H 10 · 2(암모니아수 30m 1/L 첨가)
온도: 30 °C
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2, 박리층의 조성은
Mo 23.42 중량%， Ni 69.81 중량 %， Fe 2.55 중량 % 이었다.
비교예 2
박리층, Cu-Al 접착력 향상층 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 Ϊ 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2로 형성하였다.
6. Cu-Al 접착력 향상층 형성
Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
7. A1층 형성
A1층의 두께를 0.4 로 형성하고， 표면조 ί는 1.5 을 갖도록 형성하였다.
이하, 표 3을 참조로 실시예 1 내지 4， 비교예 1 및 2의 박리강도， A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 3]
54 대체용지 (규칙 제 26조) RO/KR Roughness Wire bonding Cu-AI접착력향상 §두 ¾ Cu-AI접착력 박리강도
No 처리조건 (Rz, ) 접착성 (gf/M) (gf/cin) 회로형성
ΑΙ층두 Μ 0.5)»,
1 S연조도 (Rz) 1. ™, 1.5 © 0.03 214 19 © 박리층의부착량은 1.07mg/dm2
AI층두 ¾ 1.0Λ
2 5면조도 (Rz) 1.¾«i, 1.5 @ 0.03 178 19 © 박리층의부착량 S 1.07rng/dm2
A!층두 M 0.5P,
3 5연조도 (Rz) 3.0/», 3.0 © 0.03 194 19 0 박리 8의부착량은 1.07(r /diTi2
AI층두 M 0.50,
S면 S도 (Rz) 1.5/»i,
4 1.5 @ . 0.1 214 8 © 박리층의부착량은 1.89mg/dm2
AI층두께 0.5Λ
비교 1 3면조도 (Rz) 15 . 1.5 © 0.05 169 X © 박리 8의부착량은 0.31n /dm2
AI층두 M 0.4m,
ϋΙ교 2 표면조도 (RZ .5 , 1.5 0 0.01 8 24 X 박리 §의부착량은 0.89mg/dm2
® : 매우양호
o: 양호
X： 불량
박리강도 및 A1층 접합성
실시예 1의 경우， A1층 위아래의 동층과의 박리강도는 매우 양호 하였으며， 특히 CCL화를 시킨 후 A1층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 A1층과 캐리어의 박리강도는 매우 양호하였으며， 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우， A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 박리층은
55
대체용지 (규칙 제 26조) RO/KR 양호하였으나， A1과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상이 발생하였다.
A1층의 표면조도 , 실시예 1， 2 및 4의 경우， A1층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 실시예 3의 경우， A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 비교예 2의 경우， A1층과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체침과의 접합성
실시예 1 내지 4의 경우， 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 /zm의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우， 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할수 없었으며， 비교예 2의 경우， A1층과 극박동박상의 박리로 인해 반도체 substrate는 제작할수 없었다.
56 대체용지 (규칙 제 26조) RO/KR 상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며， 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 당업자에게 명백한 것이며， 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
57
대체용지 (규칙 제 26조) RO/KR

Claims

【청구의 범위】
【청구항 1】
캐리어박， 박리층， 제 1 극박동박， Cu-Al 접착력 향상층， A1층 및 저]2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서,
상기 박리층은 박리성을 갖는 제 1 금속 (A3) , 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 금속 (C3)을 포함하는 캐리어박 부착 극박동박.
【청구항 2】
게 1항에 있어서，
상기 Cu— A1 접착력 향상층은，
상기 A1층과 상기 제 1 극박동박 사이 및 상기 A1층과 상기 거ᅵ2 극박동박 사이에 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박. 【청구항 3】
제 1항에 있어서，
상기 제 2 극박동박과 상기 A1층 사이의 접착력
(p3)과 상기 박리층의 접착력 (p4)은,
약 1 < p3 / p4 약 30.0
의 식을 만족하는 캐리어박 부착 극박동박.
58 대체용지 (규칙 제 26조) RO/KR
【청구항 4】
저 U항에 있어서，
상기 A1층의 두께 (t8)와 반도체 칩의 본딩용 패드 두께 (t9)는
약 0.0005 < t8 / t9 < 약 3.0
의 식을 만족하는 캐리어박 부착 극박동박.
【청구항 5】
제 1항에 있어서，
상기 A1층의 두께 (t8)와 반도체 칩의 본딩용 와이어의 두께 (t 10)는, 약 0.0005 < t8 / t lO < 약 3.0
의 식을 만족하는 캐리어박부착 극박동박.
【청구항 6】
제 1항에 있어서，
상기 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며， 상기 A1층은,
전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고， 표면조도는 약.0um 이하인 캐리어박 부착 극박동박.
59 대체용지 (규칙 제 26조) RO/KR
【청구항 7】
제 1항에 있어서'
상기 A1층은, 전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고, 상기 캐리어박의 매트면 또는 샤이니면의 표면조도 (r5)와 상기 A1층의 표면조도 (r6)는，
r6/r5 < 약 3.0
의 식을 만족하는 캐리어박 부착 극박동박.
【청구항 8】
제 1항에 있어서,
상기 제 1 금속은， Mo 또는 W이며,
상기 제 2 금속 및 상기 제 3 금속은， Fe , Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 9】
제 1항에 있어서，
상기 박리층을 구성하는 제 1 금속의 함유량 (a3)이 약 30 내지 약 89 중량 %， 제 2 금속의 함유량 (b3)이 약 10 내지 약 60 중량 % 및 제 3 금속의 함유량 (c3)이 약 1 내지 약 20 중량 %인 캐리어박부착 극박동박.
60
대체용지 (규칙 제 26조) RO/KR
【청구항 10】
제 1항에 있어서，
상기 박리층의 부착량의 합계가 약 50 ~ 약 10000 /dm2인 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 11】
제 1항에 있어서，
상기 게 1 금속 (A3) , 상기 제 2 금속 (B3) 및 상기 제 3 금속 (C3) 중 적어도 하나는 유기금속인 것을 특징으로 하는 캐리어박부착 극박동빅- .
【청구항 12]
제 1항에 있어서，
상기 제 1 극박동박 및 상기 제 2 극박동박은，
전해도금 또는 스퍼터링 (sputtering)을 통해 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 13】
캐리어박， 확산방지층, 박리층， 산화방지층， 제 1 극박동박， Cu-Al 접착력 향상층， A1층 및 게 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서，
61
대체용지 (규칙 제 26조) RO/KR 상기 박리층은 박리성을 갖는 제 1 금속 (A3), 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 금속 (C3)을 포함하며，
상기 확산방지층 및 상기 산화방지층은，
Ni, Co, Fe, Cr, Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 캐리어박부착 극박동박.
62 대체용지 (규칙 제 26조) RO/KR
PCT/KR2018/000667 2017-01-16 2018-01-15 캐리어박 부착 극박동박 WO2018131961A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/477,653 US11917755B2 (en) 2017-01-16 2018-01-15 Carrier-foil-attached ultra-thin copper foil
CN201880012122.9A CN110402193A (zh) 2017-01-16 2018-01-15 附有载体箔的超薄铜箔
JP2019559245A JP2020507682A (ja) 2017-01-16 2018-01-15 キャリア箔付き極薄銅箔

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0007043 2017-01-16
KR1020170007043A KR101944784B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박

Publications (1)

Publication Number Publication Date
WO2018131961A1 true WO2018131961A1 (ko) 2018-07-19

Family

ID=62840137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/000667 WO2018131961A1 (ko) 2017-01-16 2018-01-15 캐리어박 부착 극박동박

Country Status (5)

Country Link
US (1) US11917755B2 (ko)
JP (2) JP2020507682A (ko)
KR (1) KR101944784B1 (ko)
CN (1) CN110402193A (ko)
WO (1) WO2018131961A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122191A (ja) * 2019-01-31 2020-08-13 日立金属株式会社 キャリア箔付電解アルミニウム箔

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269959A (ja) * 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
KR20100133665A (ko) * 2009-06-12 2010-12-22 (주)솔라원 열 계면층을 갖는 메탈 인쇄회로기판
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
US20150068912A1 (en) * 2012-11-16 2015-03-12 Nan Ya Plastics Corporation Copper foil structure having blackened ultra-thin foil and manufacturing method thereof
WO2016174970A1 (ja) * 2015-04-28 2016-11-03 三井金属鉱業株式会社 表面処理銅箔及びその製造方法、プリント配線板用銅張積層板、並びにプリント配線板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413932C2 (de) 1973-04-25 1984-08-30 Yates Industries, Inc., Bordentown, N.J. Verfahren zum Herstellen einer Verbundfolie für die Ausbildung gedruckter Schaltkreise
US6183880B1 (en) * 1998-08-07 2001-02-06 Mitsui Mining & Smelting Co., Ltd. Composite foil of aluminum and copper
IT1305116B1 (it) 1998-09-14 2001-04-10 Zincocelere Spa Componente per circuito stampato multistrato, metodo per la suafabbricazione e relativo circuito stampato multiuso.
JP4172893B2 (ja) 2000-01-11 2008-10-29 電気化学工業株式会社 金属ベース回路基板の製造方法
JP2003101197A (ja) 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
US7026059B2 (en) 2000-09-22 2006-04-11 Circuit Foil Japan Co., Ltd. Copper foil for high-density ultrafine printed wiring boad
KR101351928B1 (ko) * 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
KR20140049632A (ko) 2012-10-17 2014-04-28 하이쎌(주) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
CN103857178B (zh) 2012-12-03 2017-07-04 南亚塑胶工业股份有限公司 具有黑色极薄铜箔的铜箔结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004269959A (ja) * 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
KR20100133665A (ko) * 2009-06-12 2010-12-22 (주)솔라원 열 계면층을 갖는 메탈 인쇄회로기판
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
US20150068912A1 (en) * 2012-11-16 2015-03-12 Nan Ya Plastics Corporation Copper foil structure having blackened ultra-thin foil and manufacturing method thereof
WO2016174970A1 (ja) * 2015-04-28 2016-11-03 三井金属鉱業株式会社 表面処理銅箔及びその製造方法、プリント配線板用銅張積層板、並びにプリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122191A (ja) * 2019-01-31 2020-08-13 日立金属株式会社 キャリア箔付電解アルミニウム箔
JP7247611B2 (ja) 2019-01-31 2023-03-29 株式会社プロテリアル キャリア箔付電解アルミニウム箔

Also Published As

Publication number Publication date
US20230189439A1 (en) 2023-06-15
JP2021167468A (ja) 2021-10-21
KR20180085087A (ko) 2018-07-26
US11917755B2 (en) 2024-02-27
JP2020507682A (ja) 2020-03-12
KR101944784B1 (ko) 2019-02-08
CN110402193A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
JP7083845B2 (ja) キャリア箔付き極薄銅箔
JP7025449B2 (ja) キャリア箔付き極薄銅箔
JP4728723B2 (ja) キャリア付き極薄銅箔
JP4934409B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
TW200803640A (en) Ultrathin copper foil with carrier and printed circuit board
JP2010100942A (ja) キャリア付き極薄銅箔、その製造方法及びプリント配線基板
US20100143707A1 (en) Surface-treated metal substrate and manufacturing method of the same
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
KR20090072423A (ko) 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
JP2001152385A (ja) コーティングされた金属製品
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
TWI277377B (en) Method for manufacturing an electrodeposited copper foil with a high-temperature resistant carrier and an electrodeposited copper foil with a high-temperature resistant carrier obtained through the method
JP2021167468A (ja) キャリア箔付き極薄銅箔
JP3394990B2 (ja) 金属複合体シート、それを用いた回路基板用の積層板
CN105074058B (zh) 带载体超薄铜箔、覆铜层压板以及无芯基板
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
TW201245499A (en) Rolled copper or copper-alloy foil provided with roughened surface
JPH05109958A (ja) リードフレーム
JPH0874090A (ja) プリント配線板用銅箔
JP2005072425A (ja) 積層金属箔、その製造方法及び該積層金属箔を用いた多層基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18739189

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019559245

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18739189

Country of ref document: EP

Kind code of ref document: A1