WO2018131384A1

WO2018131384A1 - 電力変換器

Info

Publication number: WO2018131384A1
Application number: PCT/JP2017/045089
Authority: WO
Inventors: 躍馬
Original assignee: 株式会社村田製作所
Priority date: 2017-01-11
Filing date: 2017-12-15
Publication date: 2018-07-19
Also published as: JP6558506B2; JPWO2018131384A1; US20190260306A1; US10622914B2

Abstract

Ｖｆｃバランスコントローラ（３１）は、電圧ＶＩの１／２の値を算出する係数乗算回路（３２）と、減算器（３４）と、加算器（３５）と、補正部（３６）とを含む。加算器（３５）は、係数乗算回路（３２）の出力に対して補正項Ｖα・ｓｉｎ（２ωｔ）を加算する。減算器（３４）は、フライングキャパシタの電圧Ｖｆｃ１と加算器（３５）の出力との差分を演算する。補正部（３６）は、減算器（３４）の出力をゼロに収束させるようにパルス幅の補正時間ΔＴを出力する。このようにすることによって、フライングキャパシタの電圧を変えることによって、ＤＣラインのリップルを低減させる。

Description

電力変換器

　本発明は、電力変換器に関し、特にフライングキャパシタを含む電力変換器に関する。

　国際公開２０１４／０６１５１９号（特許文献１）には、フライングキャパシタ方式を用いたインバータ装置が開示されている。このようなマルチレベルインバータ装置は、通常ハイサイドとローサイドの２つの半導体スイッチ素子からなる直列回路で構成するところを、ハイサイド２つとローサイド２つの計４つの半導体スイッチ素子からなる直列回路で構成し、ハイサイド２つの中点とローサイド２つの中点とをフライングキャパシタで接続することで、半導体スイッチ素子に求められる耐圧を１／２にでき、入力電圧の１／２の電圧を出力することができるため、出力波形をインダクタでなまらせて正弦波を作る場合に、矩形波を出力する通常のインバータ装置よりもきれいな正弦波を作ることができる。

国際公開２０１４／０６１５１９号

　国際公開２０１４／０６１５１９号（特許文献１）に開示されているようなフライングキャパシタを用いたインバータ回路は、スイッチ素子の耐圧を入力電圧の半分にできるのでコストを低減させることができ、また、スイッチ素子のオン抵抗を下げられるので損失が減り変換効率が良くなるというメリットを享受するのが主な目的であった。このため、フライングキャパシタの端子間電圧をモニタしながら、端子間が入力電圧の１／２になるようにスイッチ素子のデューティを補正することによって、フライングキャパシタの両端電圧の変動を抑えていた。

　直流電圧を交流電圧に変換する単相インバータの場合、出力の交流電圧の周波数（出力を系統連系させる場合は５０Ｈｚまたは６０Ｈｚ）の２倍の周波数（１００Ｈｚまたは１２０Ｈｚ）のリップル成分が入力側の直流電圧ラインに出てしまう。これを吸収するために入力側に大容量の平滑コンデンサとして、アルミ電解コンデンサが用いられてきた。

　近年、たとえば太陽光発電用の電力変換器などでは一層の長寿命化と小型化が要求されている。

　この発明は、上記の課題を解決するためになされたものであって、その目的は、電力変換器のサイズを低減させることである。

　本開示の電力変換器は、第２電圧変換部と、第２電圧変換部と制御部とを備える。第１電圧変換部は、第１の直流電圧を第２の直流電圧に変換する。第２電圧変換部は、第１電圧変換部に接続され、第２の直流電圧を交流電圧に変換する。コンデンサは、第２電圧変換部と、第１電圧変換部と第２電圧変換部の間に設けられ、第２の直流電圧を端子間に受ける。制御部は、第１電圧変換部及び第２電圧変換部を制御する。ｎを２以上の整数とし、ｍを１以上ｎ－１以下の整数とすると、第１電圧変換部および第２電圧変換部のうち、少なくとも一方は、ｎ個の第１半導体スイッチ素子が直列接続された第１スイッチ回路と、ｎ個の第２半導体スイッチ素子が直列接続された第２スイッチ回路と、ｎ－１個のフライングキャパシタとを備える。第１スイッチ回路と第２スイッチ回路とは、接続ノードにおいて接続される。ｎ－１個のフライングキャパシタのうちの第ｍのフライングキャパシタは、第１中間ノードと第２中間ノードとの間に接続される。第１中間ノードは、接続ノードから見て第１スイッチ回路側に向けて第ｍ番目の第１半導体スイッチ素子と第ｍ＋１番目の第１半導体スイッチ素子とを接続するノードである。第２中間ノードは、接続ノードから見て第２スイッチ回路側に向けて第ｍ番目の第２半導体スイッチ素子と第ｍ＋１番目の第２半導体スイッチ素子とを接続するノードである。制御部は、交流電圧に応じて、交流電圧をＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°）とした場合、フライングキャパシタの両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、第１スイッチ回路および第２スイッチ回路を制御する。

　本開示の電力変換器によれば、フライングキャパシタがリップル吸収コンデンサの役割の一部を担うことによって平滑コンデンサの容量値を小さくすることができ、小型化や、アルミ電解コンデンサからフィルムコンデンサへの置き換えによる長寿命化が図れる。

本実施の形態の電力変換器が用いられるシステム構成の一例を示す図である。実施の形態１の電力変換器の構成を示す回路図である。実施の形態１におけるフライングキャパシタを有する電力変換段の動作モードを説明するための図である。正弦波を発生させる場合に、どのように動作モードが切替えられるかを説明するための図である。インバータの出力波形とチョッパ部の出力ラインに現れるリップル波形との関係を示す図である。フライングキャパシタの電圧を固定した場合に電圧変換段に流れる電流を示した図である。フライングキャパシタの電圧を周期的に変化させた場合に電圧変換段に流れる電流を示した図である。フライングキャパシタの電圧を図７よりもさらに大きく周期的に変化させた場合に電圧変換段に流れる電流を示した図である。従来通りの制御を行なった場合のトランジスタの制御波形を示す波形図である。本実施の形態のように、フライングキャパシタの電圧制御を行なった場合のトランジスタの制御波形を示す波形図である。コントローラ９の構成を示すブロック図である。ｎ＝３の場合のレグの構成を示した図である。実施の形態２の電力変換器の構成を示す回路図である。実施の形態２におけるフライングキャパシタを有する電力変換段の動作モードを説明するための図である。

　本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。

　図１は、本実施の形態の電力変換器が用いられるシステム構成の一例を示す図である。図１を参照して、システム１は、太陽光パネル２と、ＤＣ－ＤＣコンバータ（ＰＶ（PhotoVoltaics）コンバータ）４と、平滑コンデンサ８と、ＤＣ－ＡＣインバータ６とを備える。

　システム１の前段にはＤＣ－ＤＣコンバータ４が配置され、後段にはＤＣ－ＡＣインバータ６が配置される。また、ＤＣ－ＤＣコンバータ４とＤＣ－ＡＣインバータ６との間に、リップル除去用の平滑コンデンサ８が接続される。

　太陽光パネル２からは、ＤＣ－ＤＣコンバータ４によってＭＰＰＴ（Maximum　Power　Point　Tracking）制御が行なわれ、太陽光パネルの最大電力が取り出される。太陽光パネル２から入力される電圧は、パネル１枚であれば２０～５０Ｖ程度であるが、複数のパネルを直列に接続して使用する場合もあり、その場合は１００～２００Ｖ程度の範囲で日照条件等により変動する。ＤＣ－ＡＣインバータ６が出力する電圧は、ＡＣ２００Ｖｒｍｓ（実効値）であるので、この√２倍である約２８２Ｖｐ－ｐがピークトゥピーク電圧となる。したがって、約２８２Ｖの直流がＤＣ－ＡＣインバータ６の入力として必要となる。変換効率が１００％でないなどの理由によって、マージンを見る必要があるので、ＤＣ－ＡＣインバータ６がＤＣ電圧Ｖｐｖを、ＤＣ電圧３４０～３８０Ｖ程度に昇圧している。

　本実施の形態では、前段のＤＣ-ＤＣコンバータ４、後段のＤＣ－ＡＣインバータ６の少なくとも一方の電圧変換段が、ｎ個のローサイドスイッチ素子とｎ個のハイサイドスイッチ素子との直列回路によって構成される。ハイサイドスイッチ素子とローサイドスイッチ素子との中央の接続ノードから、それぞれ１個、２個・・・ｎ－１個の中間ノード同士が、ｎ－１個のフライングキャパシタで接続される。

　以下に、ＤＣ－ＡＣインバータ６の電力変換段にフライングキャパシタを含む場合を実施の形態１として説明し、ＤＣ－ＤＣコンバータ４の電力変換段にフライングキャパシタを含む場合を実施の形態２として説明する。

　［実施の形態１］
　図２は、実施の形態１の電力変換器の構成を示す回路図である。電力変換器として図１のＤＣ－ＡＣインバータ６を説明する。

　ＤＣ－ＤＣコンバータ４は、一般的な昇圧チョッパ回路であり、後段のＤＣ－ＡＣインバータ６は、フライングキャパシタを用いたマルチレベルのインバータである。

　ＤＣ－ＤＣコンバータ４は、太陽光パネル２から入力される直流電圧Ｖｐｖを受けて昇圧電圧ＶＩを出力する。ＤＣ－ＡＣインバータ６は、直流電圧ＶＩを交流電圧ＶＯに変換する。

　ＤＣ－ＤＣコンバータ４は、コイルＬ１とフィルタコンデンサＣ１と、トランジスタＱ１と、ダイオードＤ１とを含む。なおダイオードＤ１に代えてトランジスタＱ１と相補的に制御されるトランジスタを用いても良い。トランジスタとしては、ＭＯＳＦＥＴ、ＩＧＢＴ等の半導体スイッチング素子を用いることができる。

　平滑コンデンサ８は、電圧ＶＩをＤＣ－ＤＣコンバータ４からＤＣ－ＡＣインバータ６に送る電力線対間に接続される。

　ＤＣ－ＡＣインバータ６は、電圧ＶＩを両端に受けるレグＬＧ１およびレグＬＧ１Ａと、フライングキャパシタＣｆ１，Ｃｆ１Ａとを含む。

　レグＬＧ１は、２個の第１半導体スイッチ素子ＱＨ１，ＱＨ２の直列回路を含むハイサイドスイッチＨＳと、２個の第２半導体スイッチ素子ＱＬ１，ＱＬ２の直列回路を含むローサイドスイッチＬＳとを含む。ローサイドスイッチＬＳとハイサイドスイッチＨＳとは、出力コイルＬ２の一方端が接続される接続ノードにおいて直列接続される。

　レグＬＧ１Ａは、２個の第１半導体スイッチ素子ＱＨ１Ａ，ＱＨ２Ａの直列回路を含むハイサイドスイッチＨＳＡと、２個の第２半導体スイッチ素子ＱＬ１Ａ，ＱＬ２Ａの直列回路を含むローサイドスイッチＬＳＡとを含む。ローサイドスイッチＬＳＡとハイサイドスイッチＨＳＡとは、出力コイルＬ２Ａの一方端が接続される接続ノードにおいて直列接続される。

　出力コイルＬ２およびＬ２Ａの他方端からは、交流電圧ＶＯが出力される。
　フライングキャパシタＣｆ１は、ローサイドスイッチＬＳとハイサイドスイッチＨＳの接続ノードから見てハイサイドスイッチＨＳ側に向けて第１番目の半導体スイッチ素子ＱＨ１と第２番目の半導体スイッチ素子ＱＨ２とを接続する中間ノードと、ローサイドスイッチＬＳとハイサイドスイッチＨＳの接続ノードから見てローサイドスイッチＬＳ側に向けて第１番目の半導体スイッチ素子ＱＬ１と第２番目の半導体スイッチ素子ＱＬ２とを接続する中間ノードとの間に接続される。

　フライングキャパシタＣｆ１Ａは、ローサイドスイッチＬＳＡとハイサイドスイッチＨＳＡの接続ノードから見てハイサイドスイッチＨＳＡ側に向けて第１番目の半導体スイッチ素子ＱＨ１Ａと第２番目の半導体スイッチ素子ＱＨ２Ａとを接続する中間ノードと、ローサイドスイッチＬＳＡとハイサイドスイッチＨＳＡの接続ノードから見てローサイドスイッチＬＳＡ側に向けて第１番目の半導体スイッチ素子ＱＬ１Ａと第２番目の半導体スイッチ素子ＱＬ２Ａとを接続する中間ノードとの間に接続される。

　上記のようなフライングキャパシタを有する構成において、コントローラ９は、電圧ＶＩに生じるリップルを低減させるために、以下のような制御を行なう。

　コントローラ９は、交流電圧ＶＯの電圧値、位相、周波数のうち少なくとも１つに基づいて、交流電圧ＶＯをＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°であるとする）とした場合、フライングキャパシタＣｆ１の両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、ハイサイドスイッチＨＳ及びローサイドスイッチＬＳを制御する。

　同様に、コントローラ９は、交流電圧ＶＯの電圧値、位相、周波数のうち少なくとも１つに基づいて、交流電圧ＶＯをＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°）とした場合、フライングキャパシタＣｆ１Ａの両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、ハイサイドスイッチＨＳＡ及びローサイドスイッチＬＳＡを制御する。

　コントローラ９の制御を詳細に説明する前に、フライングキャパシタを有する電力変換器の基本動作についてまず説明を行なう。

　図３は、実施の形態１におけるフライングキャパシタを有する電力変換段の動作モードを説明するための図である。図４は、正弦波を発生させる場合に、どのように動作モードが切替えられるかを説明するための図である。

　図３に示すように、電力変換段は、モードＩからモードＩＶの４つの状態を取り得る。以下、図２のレグＬＧ１に対応させて説明する。

　モードＩは、半導体スイッチ素子ＱＨ１，ＱＨ２がともにＯＦＦとなり、半導体スイッチ素子ＱＬ１，ＱＬ２がともにＯＮとなる状態である。モードＩでは、電力変換段の中央ノードから０Ｖが出力される。

　モードＩＩは、半導体スイッチ素子ＱＨ１，ＱＨ２がそれぞれＯＦＦ，ＯＮとなり、半導体スイッチ素子ＱＬ１，ＱＬ２がそれぞれＯＮ，ＯＦＦとなる状態である。フライングキャパシタの両端電圧がＶｆｃであるとすると、モードＩＩでは、電力変換段の中央ノードからＶｉｎ－Ｖｆｃが出力される。なお、Ｖｆｃ＝Ｖｉｎ／２の場合は、電力変換段の中央ノードからＶｉｎ／２が出力される。

　モードＩＩＩは、半導体スイッチ素子ＱＨ１，ＱＨ２がともにＯＮとなり、半導体スイッチ素子ＱＬ１，ＱＬ２がともにＯＦＦとなる状態である。モードＩＩＩでは、電力変換段の中央ノードからＶｉｎが出力される。

　モードＩＶは、半導体スイッチ素子ＱＨ１，ＱＨ２がそれぞれＯＮ，ＯＦＦとなり、半導体スイッチ素子ＱＬ１，ＱＬ２がそれぞれＯＦＦ，ＯＮとなる状態である。モードＩＶでは、電力変換段の中央ノードからＶｆｃが出力される。なお、Ｖｆｃ＝Ｖｉｎ／２の場合は、電力変換段の中央ノードからＶｉｎ／２が出力される。

　図４に示すように、出力の交流電圧波形に対して、相対的に電圧が低い領域（ＶＯが０からＶｉｎ／２の期間ＴＰ１）では、「モードＩ→モードＩＩ→モードＩ→モードＩＶ」の順で電力変換段が繰り返し動作することで、正弦波状の波形を生成する。また、相対的に電圧が高い領域（ＶＯがＶｉｎ／２からＶｉｎの期間ＴＰ２）では「モードＩＩＩ→モードＩＩ→モードＩＩＩ→モードＩＶ」の順で繰り返し動作することで、正弦波状の波形を生成する。

　この際、トランジスタのデューティを制御するとフライングキャパシタの両端電圧Ｖｆｃは変化するが、同時に出力電圧波形が歪む恐れがあるため、従来は積極的にデューティを変化させるという発想はなかった。従来、フライングキャパシタの両端電圧Ｖｆｃは必ずＶｉｎの１／２を目標値として制御することが当然と考えられてきた。

　しかし、平滑コンデンサを小容量に抑え電力変換器を小型化するために、本実施の形態では敢えて積極的に電圧Ｖｆｃの目標値を変化させることで、フライングキャパシタに電圧ＶＩに生じるリップルを吸収する機能を担わせるようにした。

　以下に、まず電力変換器においてどのようなリップル電圧が発生するか説明する。図５は、インバータの出力波形とチョッパ部の出力ラインに現れるリップル波形との関係を示す図である。

　図５に示すように、電圧ＶＩのリップル成分の周波数は、インバータの出力電圧ＶＯの周波数の２倍である。

　リップルの低減を考慮しない場合には、入力ＤＣ電圧ＶＩの１／２とフライングキャパシタの電圧Ｖｆｃとの差を取って、それが零になるようにフライングキャパシタの電圧制御をする。

　このように制御すると、交流電力が供給される負荷の抵抗を一定とした場合に、出力正弦波のゼロクロス点（位相０°、１８０°、３６０°）では出力電力が零となる。また、出力正弦波の上下ピーク点（位相９０°、２７０°）では出力電力が最大となる。

　すなわち、位相４５°、１３５°、２２５°及び３１５°の時の出力電力を基準として、位相４５°～１３５°の区間では平滑コンデンサは放電状態となり、位相１３５°～２２５°の区間では平滑コンデンサは充電状態、位相２２５°～３１５°の区間では平滑コンデンサは再び放電状態となる。よって、電圧ＶＩｄｃは位相４５°及び２２５°において最高値となり、位相１３５°及び３１５°において最低値となる。

　本実施の形態では、このような関係に着目し、フライングキャパシタの電圧ＶｆｃをＶＩ／２とする制御に対してリップル電圧を低減させる補正を加える。この補正は、出力正弦波の２倍のリップル電圧の変動に合わせて、このリップル電圧を打ち消すように電圧Ｖｆｃが制御される。

　図６は、フライングキャパシタの電圧を固定した場合に電圧変換段に流れる電流を示した図である。図７は、フライングキャパシタの電圧を周期的に変化させた場合に電圧変換段に流れる電流を示した図である。図８は、フライングキャパシタの電圧を図７よりもさらに大きく周期的に変化させた場合に電圧変換段に流れる電流を示した図である。

　図６では、フライングキャパシタの電圧はＶｉｎ／２に固定され、出力側のＬ成分に流れる電流ｉＬは、スイッチング周期で上下し、定常状態にある。これに対して、フライングキャパシタの電圧Ｖｆｃは、Ｖｉｎ／２を中心に図７ではΔＶ１の振幅で変動し、図８ではΔＶ２の振幅で変動している。

　この変動幅を大きくするほど、フライングキャパシタで分担できるリップル成分は増加するため、平滑コンデンサ８の容量を抑えることができる。一方、この変動幅が大きいと、その分フライングキャパシタの耐圧を増やさなければならないので、検討が必要となる。

　平滑コンデンサ８は、商用電力の２倍の周波数である１００Ｈｚまたは１２０Ｈｚのリップル電圧を吸収するためのものであるが、フライングキャパシタＣｆ１，Ｃｆ２はインバータのスイッチング周波数の変動を吸収することが必要であるので、高周波数の特性が良いコンデンサを使用する必要がある。フィルムコンデンサはアルミ電解コンデンサよりも高周波の周波数特性が良いので、この点からフライングキャパシタにはフィルムコンデンサを使用することが多い。

　また、一般に、アルミ電解コンデンサは、容量が大きいが耐圧が低く、フィルムコンデンサは、アルミ電解コンデンサよりも容量は小さいが耐圧は高いものが多い。フライングキャパシタは、平滑コンデンサよりも容量が小さいので、フィルムコンデンサを使用することができる。

　ここで、再び図１を参照して、平滑コンデンサに印加される電圧とフライングキャパシタに印加される電圧の例について説明する。図１のＤＣ－ＤＣコンバータ４は、入力に太陽光パネルが接続されるＰＶコンバータとして使われる。ＰＶコンバータは、ＭＰＰＴ（Maximum　Power　Point　Tracking）制御を行って、太陽光パネルの最大電力を取り出す。

　ＤＣ－ＡＣインバータ６は、出力電圧がＡＣ２００Ｖ（実効値）であるので、ＤＣ－ＤＣコンバータ４の出力電圧ＶＩは単純に２００×√２＝約２８２Ｖが必要であるが、変調率や効率を考慮してマージンを確保し、ＤＣ－ＡＣインバータ６がＶＩが約３４０Ｖになるように制御している。

　一例では、平滑コンデンサの容量が５００μＦ、耐圧が４５０Ｖのときに、フライングキャパシタの容量は８０μＦ程度（２０μＦ×４並列、耐圧４５０Ｖ）である。たとえば、入力電圧ＶＩがＤＣ３４０Ｖである場合に、フライングキャパシタに印加される電圧（使用電圧）はその半分の１７０Ｖであるので、フライングキャパシタにフィルムコンデンサを使用する構成では、使用電圧に対してフライングキャパシタの耐圧４５０Ｖに余裕がある場合が多い。したがって、従来の構成から制御を変更するだけで、平滑コンデンサの容量を小さくすることができる。

　次に、フライングキャパシタの電圧制御の方法について説明する。図９は、従来通りの制御を行なった場合のトランジスタの制御波形を示す波形図である。図１０は、本実施の形態のように、フライングキャパシタの電圧制御を行なった場合のトランジスタの制御波形を示す波形図である。

　図９、図１０において、波形Ｗ１，Ｗ２は、ＰＷＭ変調を行なう場合のキャリア信号に相当する波形を示し、Ｄｕｔｙは、電圧指令値を示す。信号ＳＨ１，ＳＬ１は、半導体スイッチ素子ＱＨ１，ＱＬ１にそれぞれ与えられる制御信号を示し、信号ＳＰＷ１はそれらの基となる波形を示す。信号ＳＨ２，ＳＬ２は、半導体スイッチ素子ＱＨ２，ＱＬ２にそれぞれ与えられる制御信号を示し、信号ＳＰＷ２はそれらの基となる波形を示す。２つのトランジスタが同時ＯＮすることによる短絡を防ぐために、信号ＳＰＷ１，ＳＰＷ２に対してデッドタイム補正が加えられ、信号ＳＨ１，ＳＬ１，ＳＨ２，ＳＬ２が発生される。

　図９に示すように、信号ＳＰＷ１のハイレベル期間が、フライングキャパシタの放電期間を決定し、信号ＳＰＷ２のハイレベル期間が、フライングキャパシタの充電期間を決定する。

　通常のＰＷＭ制御の場合、信号ＳＰＷ１のハイレベル期間および信号ＳＰＷ２のハイレベル期間は、電圧指令値である信号Ｄｕｔｙのレベルで決まる。しかし、電圧指令値は通常は１つしか用意されていない。信号Ｄｕｔｙのレベルを上げると、充電期間および放電期間が同様に増加するので、フライングキャパシタの充電電流および放電電流はともに増えるが、フライングキャパシタの電圧は変わらない。逆に、信号Ｄｕｔｙのレベルを上げると、充電期間および放電期間が同様に減るので、フライングキャパシタの充電電流および放電電流はともに減るが、フライングキャパシタの電圧は変わらない。

　本実施の形態では、図１０に示すように、充電期間を決めるパルス幅と放電期間を決めるパルス幅とを変えられるように制御が行なわれる。図１０では、放電期間を決める信号ＳＰＷ１のパルス幅を標準値よりもΔＴ減らすとともに、充電期間を決める信号ＳＰＷ２のパルス幅を標準値よりもΔＴ増やすことによって、フライングキャパシタへの充電量を増加させ、電圧Ｖｆｃを増加させる。

　しかし、このように制御するには、図１０に示したような信号Ｄｕｔｙ１，Ｄｕｔｙ２をそれぞれキャリア信号Ｗ１，Ｗ２に適用するなどの処理が必要となる。しかし、通常のＰＷＭ制御は、電圧指令値を示す信号Ｄｕｔｙは一つである。そこで、図２のコントローラ９は、信号Ｄｕｔｙに基づいて発生した基本パルスを、交流電圧ＶＯの電圧値、位相、周波数のうち少なくとも１つに基づいて補正したパルスによって半導体スイッチ素子を制御する。

　すなわち、コントローラ９は、基本パルス幅の制御信号に基づいて第１半導体スイッチ素子ＱＨ１，ＱＨ２，ＱＨ１Ａ，ＱＨ２Ａおよび第２の半導体スイッチＱＬ１，ＱＬ２，ＱＬ１Ａ，ＱＬ２Ａの基本導通時間を決定する。そしてリップルを低減させるために、交流電圧ＶＯの変化に基づいて半導体スイッチ素子ＱＨ１，ＱＨ２と半導体スイッチＱＬ１，ＱＬ２のうち一方の導通時間を短縮する補正を行なうときには、他方の導通時間を増加する。

　同様にリップルを低減させるために、交流電圧ＶＯの変化に基づいて半導体スイッチ素子ＱＨ１Ａ，ＱＨ２Ａと半導体スイッチＱＬ１Ａ，ＱＬ２Ａのうち一方の導通時間を短縮する補正を行なうときには、他方の導通時間を増加する。

　図１１は、コントローラ９の構成を示すブロック図である。図１１には、わかりやすさのため、電力変換段１段分が併記されている。図１１を参照して、コントローラ９は、基本パルス発生部３０と、Ｖｆｃバランスコントローラ３１と、加算部３８と、減算部４０とを備える。

　基本パルス発生部３０は、図９に示したような無制御時の基本パルスＳＰＷ１，ＳＰＷ２と同じ信号ＳＰＷ１０，ＳＰＷ１０を電圧指令値Ｄｕｔｙに基づいて発生する。

　Ｖｆｃバランスコントローラ３１は、電圧ＶＩの１／２の値を算出する係数乗算回路３２と、減算器３４と、加算器３５と、補正部３６とを含む。加算器３５は、係数乗算回路３２の出力に対して補正項Ｖα・ｓｉｎ（２ωｔ）を加算する。減算器３４は、フライングキャパシタの電圧Ｖｆｃ１と加算器３５の出力との差分を演算する。補正部３６は、減算器３４の出力をゼロに収束させるようにパルス幅の補正時間ΔＴを出力する。

　ここで、Ｖα＝Ｋ・Ｐｏ（ＫはＶｆｃの設計最大変動値／定格電力、Ｐｏは出力電力）とする。例えば定格１ｋＷの時にＶｆｃの変動幅が最大５０Ｖであった場合、Ｋ＝５０／１０００＝０．０５となり、出力が半分の５００Ｗになれば、Ｖｆｃの変動幅は２５Ｖになる。

　補正部３６が出力する信号ΔＴが正の場合には、図１０に示すように、フライングキャパシタの充電期間が延び、放電期間が縮まるので、フライングキャパシタの電圧Ｖｆｃ１は増加する。逆に、補正部３６が出力する信号ΔＴが負の場合には、図１０の波形とは逆に、フライングキャパシタの充電期間が縮まり、放電期間が延びるので、フライングキャパシタの電圧Ｖｆｃ１は減少する。なお、図１１には、レグＬＧ１のフライングキャパシタＣｆ１に対するコントローラ９の構成を代表的に示したが、レグＬＧ１ＡのフライングキャパシタＣｆ１Ａに対しても同様な構成の制御ブロックが設けられる。

　ここで、Ｖｆｃバランスコントローラ３１の動作について数式を用いて説明しておく。
　図２の電圧変換部１０（チョッパ部）の入力電圧および出力電圧をそれぞれＶｉｎ１（＝Ｖｐｖ），Ｖｏｕｔ１（＝ＶＩ）として示し、電圧変換部１２（インバータ）の入力電圧および出力電圧をそれぞれＶｉｎ２（＝Ｖｏｕｔ１＝ＶＩ），Ｖｏｕｔ２（＝ＶＯ）として示し、フライングキャパシタＣｆ１、Ｃｆ１Ａの両端電圧をそれぞれＶｃｆ１、Ｖｃｆ１Ａと示すこととする。フライングキャパシタＣｆ１、Ｃｆ１Ａの両端電圧Ｖｃｆ１、Ｖｃｆ１Ａは、絶縁アンプ等を用いて絶縁を確保して検出する。

　リップル低減の制御を入れない場合は、下式（１）、（２）においてΔＶｃｆ１、ΔＶｃｆ１Ａが共に０になるように制御していた。
ΔＶｃｆ１＝１／２・Ｖｉｎ２－Ｖｃｆ１　…（１）
ΔＶｃｆ１Ａ＝１／２・Ｖｉｎ２－Ｖｃｆ１Ａ　…（２）
　リップル低減の制御を入れた本実施の形態では、下式（３）、（４）においてΔＶｃｆ１およびΔＶｃｆ１Ａが０になるように制御を行なう。
ΔＶｃｆ１＝１／２・Ｖｉｎ２＋Ｖα・ｓｉｎ（２ωｔ）－Ｖｃｆ１　…（３）
ΔＶｃｆ１Ａ＝１／２・Ｖｉｎ２＋Ｖα・ｓｉｎ（２ωｔ）－Ｖｃｆ１Ａ　…（４）
　なお、Ｖαは、０＜Ｖα＜１／２・Ｖｉｎ２の範囲内の値であり、実効値の入力電力および出力電力に比例して可変させることが望ましい。また、ω＝２πｆで、ｆ＝５０Ｈｚまたは６０Ｈｚである（商用交流周波数）。

　以上説明した実施の形態１の電力変換器によれば、従来、リップル除去キャパシタの容量を大きくすることで吸収していた、出力側のインバータによる入力側の直流電圧変動を、フライングキャパシタの充電電圧を意図的に可変させることでいくらか分担させるようにした。これによって、リップル除去効果をより高くできる、あるいはフライングキャパシタの容量を小さくすることが可能となる。その結果、電力変換器が小型化できたり、アルミ電解コンデンサからフィルムコンデンサへの置き換えが可能となったりして電力変換器の長寿命化が可能となる。

　なお、図２に示した構成では、レグ１つに対して直列接続された半導体スイッチ素子を４つ含み、フライングキャパシタを１つ含む構成であったが、直列接続数を２ｎ個にしても良い（ｎは２以上の整数）。

　図１２は、ｎ＝３の場合のレグの構成を示した図である。以下においてｎ＝３とすると、図１２の構成にあてはまる。

　ｎを２以上の整数とし、ｍを１以上ｎ－１以下の整数とする。レグＬＧ３は、ｎ個の第１半導体スイッチ素子ＱＨ１～ＱＨ３の直列回路を含むハイサイドスイッチＨＳと、ｎ個の第２半導体スイッチ素子ＱＬ１～ＱＬ３の直列回路を含み、ハイサイドスイッチＨＳに接続ノードにおいて直列接続されるローサイドスイッチＬＳと、ｎ－１個のフライングキャパシタＣｆ１，Ｃｆ２とを備える。

　ｎ－１個のフライングキャパシタのうちの第ｍのフライングキャパシタＣｆｍは、第１中間ノードＮＨｍと、第２中間ノードＮＬｍとの間に接続される。第１中間ノードＮＨｍは、接続ノードＮＭから見てハイサイドスイッチ側に向けて第ｍ番目の第１半導体スイッチ素子ＱＨｍと第ｍ＋１番目の第１半導体スイッチ素子ＱＨ（ｍ＋１）とを接続するノードである。第２中間ノードＮＬｍは、接続ノードＮＭから見てローサイドスイッチ側に向けて第ｍ番目の第２半導体スイッチ素子ＱＬｍと第ｍ＋１番目の第２半導体スイッチ素子ＱＬ（ｍ＋１）とを接続するノードである。

　上記の説明において具体的にｎ＝３とし、ｍに１，２を適用すると、以下のようになる。

　第１のフライングキャパシタＣｆ１は、第１中間ノードＮＨ１と、第２中間ノードＮＬ１との間に接続される。第１中間ノードＮＨ１は、接続ノードＮＭから見てハイサイドスイッチ側に向けて第１番目の第１半導体スイッチ素子ＱＨ１と第２番目の第１半導体スイッチ素子ＱＨ２とを接続するノードである。第２中間ノードＮＬ１は、接続ノードＮＭから見てローサイドスイッチ側に向けて第１番目の第２半導体スイッチ素子ＱＬ１と第２番目の第２半導体スイッチ素子ＱＬ２とを接続するノードである。

　第２のフライングキャパシタＣｆ２は、第１中間ノードＮＨ２と、第２中間ノードＮＬ２との間に接続される。第１中間ノードＮＨ２は、接続ノードＮＭから見てハイサイドスイッチ側に向けて第２番目の第１半導体スイッチ素子ＱＨ２と第３番目の第１半導体スイッチ素子ＱＨ３とを接続するノードである。第２中間ノードＮＬ２は、接続ノードＮＭから見てローサイドスイッチ側に向けて第２番目の第２半導体スイッチ素子ＱＬ２と第３番目の第２半導体スイッチ素子ＱＬ３とを接続するノードである。

　このような構成においては、フライングキャパシタＣｆ１の両端電圧は平均的に１／３×ＶＩとなり、フライングキャパシタＣｆ２の両端電圧は平均的に２／３×ＶＩとなる。

　各レグを図１２のような構成としても、コントローラ９は、同様に、交流電圧の電圧値、位相、周波数のうち少なくとも１つに基づいて、交流電圧をＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°）とした場合、フライングキャパシタの両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、前記第１スイッチ回路および前記第２スイッチ回路を制御することによって、リップルを低減させることができる。

　［実施の形態２］
　実施の形態１では、図１のＤＣ－ＡＣインバータ６の電力変換段にフライングキャパシタを含む場合を説明した。これに対して実施の形態２では、図１のＤＣ－ＤＣコンバータ４の電力変換段にフライングキャパシタを含む場合を説明する。実施の形態１と区別するために、実施の形態２では図１のシステム１をシステム１０１として説明し、ＤＣ－ＡＣインバータ６をＤＣ－ＡＣインバータ１０６として説明する。

　図１３は、実施の形態２の電力変換器の構成を示す回路図である。
　ＤＣ－ＤＣコンバータ１０４は、フライングキャパシタを用いた昇圧チョッパ回路であり、後段のＤＣ－ＡＣインバータ１０６は、一般的な単相交流を発生するインバータである。

　ＤＣ－ＤＣコンバータ１０４は、直流電圧Ｖｐｖを受けて昇圧電圧ＶＩを出力する。ＤＣ－ＡＣインバータ１０６は、直流電圧ＶＩを交流電圧ＶＯに変換する。

　ＤＣ－ＤＣコンバータ１０４は、コイルＬ１とフィルタコンデンサＣ１と、トランジスタＱ１，Ｑ２と、ダイオードＤ１，Ｄ２とを含む。なおダイオードＤ１，Ｄ２に代えてトランジスタを用いても良い。トランジスタは、ＭＯＳＦＥＴ、ＩＧＢＴ等の半導体スイッチング素子を用いることができる。

　平滑コンデンサ８は、電圧ＶＩをＤＣ－ＤＣコンバータ１０４からＤＣ－ＡＣインバータ１０６に送る電力線対間に接続される。

　ＤＣ－ＡＣインバータ１０６は、半導体スイッチ素子Ｑ３～Ｑ６を備える。半導体スイッチ素子Ｑ３，Ｑ４は、平滑コンデンサ８の両端子が接続されている電力線対間に直列接続され、半導体スイッチ素子Ｑ５，Ｑ６は、同電力線対間に直列接続される。半導体スイッチ素子Ｑ３，Ｑ４の接続ノードは、コイルＬ２の一方端に接続され、半導体スイッチ素子Ｑ５，Ｑ６の接続ノードは、コイルＬ３の一方端に接続される。コイルＬ２、コイルＬ３の他方端からは、交流電圧ＶＯが出力される。

　ＤＣ-ＤＣコンバータ１０４は、電圧ＶＩを両端に受けるレグＬＧと、フライングキャパシタＣｆｃ１とを含む。

　レグＬＧは、２個のダイオードＤ１，Ｄ２の直列回路を含むハイサイドスイッチＨＳＢと、２個の半導体スイッチ素子Ｑ１，Ｑ２の直列回路を含むローサイドスイッチＬＳＢとを含む。ローサイドスイッチＬＳＢとハイサイドスイッチＨＳＢとは、コイルＬ１の一方端が接続される接続ノードにおいて直列接続される。

　図１４は、実施の形態２におけるフライングキャパシタを有する電力変換段の動作モードを説明するための図である。

　図１４のモードＩは、ダイオードＤ１，Ｄ２がともにＯＦＦとなり、半導体スイッチ素子Ｑ１，Ｑ２がともにＯＮとなる状態である。モードＩでは、フライングキャパシタの電圧Ｖｆｃは０Ｖとなる。

　図１４のモードＩＩは、ダイオードＤ１，Ｄ２がそれぞれＯＦＦ，ＯＮとなり、半導体スイッチ素子Ｑ１，Ｑ２がそれぞれＯＮ，ＯＦＦとなる状態である。モードＩＩでは、フライングキャパシタの電圧ＶｆｃはＶＩ／２となる。

　図１４のモードＩＩＩは、ダイオードＤ１，Ｄ２がともにＯＮとなり、半導体スイッチ素子Ｑ１，Ｑ２がともにＯＦＦとなる状態である。モードＩＩＩでは、フライングキャパシタの電圧ＶｆｃはＶＩとなる。

　図１４のモードＩＶは、ダイオードＤ１，Ｄ２がそれぞれＯＮ，ＯＦＦとなり、半導体スイッチ素子Ｑ１，Ｑ２がそれぞれＯＦＦ，ＯＮとなる状態である。モードＩＶでは、フライングキャパシタの電圧ＶｆｃはＶＩ／２となる。

　なお、電力変換段にはダイオードＤ１，Ｄ２に代えて同期整流を行なうトランジスタを用いても良い。ダイオードも電流の向きによって電流のＯＮ／ＯＦＦの切換えを行なう点で半導体スイッチ素子の一種であると考えることができる。具体的には、図１４にカッコで示した部分については、カッコ内のＯＮ／ＯＦＦに示す状態に制御されたトランジスタ素子であっても良い。

　図１３に示した構成の実施の形態２に係る電力変換器では、フライングキャパシタはＣｆｃ１の１つなので、コントローラ１０９は、以下の式（５）においてΔＶｃｆ１が０となるように制御を行なう。
ΔＶｃｆ１＝１／２・Ｖｉｎ２＋Ｖα・ｓｉｎ（２ωｔ）－Ｖｃｆ１　…（５）
　実施の形態２においても、レグＬＧを図１２のような構成（スイッチ素子が２ｎ個、フライングキャパシタがｎ－１個）としてもよい。

　実施の形態２においても、実施の形態１と同様に、交流電圧の電圧値、位相、周波数のうち少なくとも１つに基づいて、交流電圧をＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°）とした場合、フライングキャパシタの両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、ハイサイドスイッチ及びローサイドスイッチを制御することによって、リップルを低減させることができる。

　また、実施の形態１，２では、前段部分のＤＣ－ＤＣコンバータを昇圧コンバータとしたが、この部分が降圧コンバータであっても、同様な制御を行なうことによってリップルを低減させることができる。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　システム、ＬＧ，ＬＧ１，ＬＧ１Ａ，ＬＧ３　レグ、２　太陽光パネル、４　ＤＣ－ＤＣコンバータ、６，１０６　ＤＣ－ＡＣインバータ、Ｃ１　フィルタコンデンサ、８　平滑コンデンサ、９，１０９　コントローラ、１０，１２，１１０，１１２　電圧変換部、３０　基本パルス発生部、３１　バランスコントローラ、３２　係数乗算回路、３４　減算器、３５　加算器、３６　補正部、３８　加算部、４０　減算部、Ｃｆ１，Ｃｆ１Ａ，Ｃｆ２，Ｃｆｃ１　フライングキャパシタ、Ｄ１，Ｄ２　ダイオード、Ｌ１，Ｌ２，Ｌ２Ａ，Ｌ３　コイル、ＬＳ，ＬＳＡ，ＬＳＢ　ローサイドスイッチ、ＮＨ１，ＮＨ２，ＮＨｍ　第１中間ノード、ＮＬ１，ＮＬ２，ＮＬｍ　第２中間ノード、Ｑ１～Ｑ６，ＱＨ１Ａ，ＱＨ１，ＱＨ２Ａ，ＱＨ２，ＱＬ１Ａ，ＱＬ１，ＱＬ２，ＱＬ２Ａ　半導体スイッチ素子。

Claims

　第１の直流電圧を第２の直流電圧に変換する第１電圧変換部と、
　前記第１電圧変換部に接続され、前記第２の直流電圧を交流電圧に変換する第２電圧変換部と、
　前記第１電圧変換部と前記第２電圧変換部の間に設けられ、前記第２の直流電圧を端子間に受けるコンデンサと、
　前記第１電圧変換部及び前記第２電圧変換部を制御する制御部とを備え、
　ｎを２以上の整数とし、ｍを１以上ｎ－１以下の整数とすると、
　前記第１電圧変換部および前記第２電圧変換部のうち、少なくとも一方は、
　ｎ個の第１半導体スイッチ素子が直列接続された第１スイッチ回路と、
　ｎ個の第２半導体スイッチ素子が直列接続された第２スイッチ回路と、
　ｎ－１個のフライングキャパシタとを備え、
　前記第１スイッチ回路と前記第２スイッチ回路とは、接続ノードにおいて接続され、
　前記ｎ－１個のフライングキャパシタのうちの第ｍのフライングキャパシタは、前記接続ノードから見て前記第１スイッチ回路側に向けて第ｍ番目の前記第１半導体スイッチ素子と第ｍ＋１番目の前記第１半導体スイッチ素子とを接続する第１中間ノードと、前記接続ノードから見て前記第２スイッチ回路側に向けて第ｍ番目の前記第２半導体スイッチ素子と第ｍ＋１番目の前記第２半導体スイッチ素子とを接続する第２中間ノードとの間に接続され、
　前記制御部は、前記交流電圧に応じて、前記交流電圧をＡｓｉｎωｔ（Ａは振幅、ωは角周波数、ｔは時間とし、ｔ＝０の時、位相角が０°）とした場合、前記フライングキャパシタの両端電圧の目標値を、位相角がπ／４の時に最大かつ位相角が３π／４の時に最小となるように、前記第１スイッチ回路および前記第２スイッチ回路を制御する、電力変換器。
　前記制御部は、前記交流電圧の電圧値、位相、周波数のうち少なくとも１つに基づいて、前記第１スイッチ回路および前記第２スイッチ回路を制御する、請求項１に記載の電力変換器。
　前記制御部は、基本パルス幅の制御信号に基づいて前記ｎ個の第１半導体スイッチ素子および前記ｎ個の第２の半導体スイッチの基本導通時間を決定し、
　前記交流電圧の変化に基づいて前記第１半導体スイッチ素子と前記第２半導体スイッチ素子の一方の導通時間を短縮する補正を行なうときには、前記第１半導体スイッチ素子と前記第２半導体スイッチ素子の他方の導通時間を増加する、請求項１に記載の電力変換器。
　前記第１電圧変換部は、昇圧コンバータである、請求項１に記載の電力変換器。
　前記第１半導体スイッチ素子は、ＭＯＳＦＥＴまたはダイオードであり、
　前記第２半導体スイッチ素子は、ＭＯＳＦＥＴである、請求項１～４のいずれか１項に記載の電力変換器。
　前記第１電圧変換部の入力側端子は、太陽光パネルから送電された直流電力を受ける、請求項１～５のいずれか１項に記載の電力変換器。