WO2018037697A1 - 半導体レーザ、電子機器、および半導体レーザの駆動方法 - Google Patents

半導体レーザ、電子機器、および半導体レーザの駆動方法 Download PDF

Info

Publication number
WO2018037697A1
WO2018037697A1 PCT/JP2017/023040 JP2017023040W WO2018037697A1 WO 2018037697 A1 WO2018037697 A1 WO 2018037697A1 JP 2017023040 W JP2017023040 W JP 2017023040W WO 2018037697 A1 WO2018037697 A1 WO 2018037697A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor laser
region
layer
ridge portion
semiconductor layer
Prior art date
Application number
PCT/JP2017/023040
Other languages
English (en)
French (fr)
Inventor
大野　智輝
幹夫 滝口
大畑　豊治
享宏 小山
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US16/323,027 priority Critical patent/US10587092B2/en
Priority to JP2018535488A priority patent/JP6927226B2/ja
Publication of WO2018037697A1 publication Critical patent/WO2018037697A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0428—Electrical excitation ; Circuits therefor for applying pulses to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/0615—Q-switching, i.e. in which the quality factor of the optical resonator is rapidly changed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4006—Injection locking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2072—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by vacancy induced diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs

Definitions

  • the present disclosure relates to a semiconductor laser, an electronic device, and a driving method of the semiconductor laser.
  • a Q switch operation as a method for controlling oscillation and obtaining a high output pulse.
  • the Q switch operation first, the optical loss is suppressed by suppressing the oscillation by increasing the optical loss, and when the number of atoms in the excited state is sufficiently increased, the Q value is increased and oscillation is performed.
  • Semiconductor lasers that perform Q-switch operation are described, for example, in Patent Documents 1 to 5 below.
  • Japanese Patent Laid-Open No. 1-262683 Japanese Patent Laid-Open No. 5-90700 JP-A-10-229252 JP 2005-39099 A JP 2008-258274 A
  • a semiconductor laser includes a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer in this order on a semiconductor substrate.
  • the semiconductor laser further includes a ridge portion formed in the second semiconductor layer and extending in the in-stack direction.
  • the ridge portion has a structure in which a plurality of gain regions and a plurality of Q switch regions are alternately arranged via isolation regions in the extending direction of the ridge portion.
  • Each separation region has a separation groove for spatially separating adjacent gain regions and Q switch regions.
  • the separation groove has a bottom surface at a position higher in the second semiconductor layer than the portion corresponding to the skirts on both sides of the ridge portion.
  • the semiconductor laser further includes an electrode provided on the bottom surface of each separation groove via an insulating layer.
  • An electronic apparatus includes the semiconductor laser described above as a light source.
  • a semiconductor laser driving method is the above-described semiconductor laser driving method, wherein a forward bias pulse voltage is applied to the gain region, a reverse bias is applied to the Q switch region, and Applying a forward bias to the electrodes.
  • the bottom surface of the separation groove provided in the ridge portion is in the second semiconductor layer of the second conductivity type, and the ridge It is provided at a position higher than the portion corresponding to the bottom field on both sides of the portion. Further, an electrode is provided on the bottom surface of the separation groove provided in the ridge portion via an insulating layer. Thereby, the resistance between the gain region and the Q switch region is increased by the depletion region formed between the gain region and the Q switch region. In addition, light scattering of carriers in the gain region is suppressed, and the injected carrier density increases.
  • the depletion region formed between the gain region and the Q switch region causes a gap between the gain region and the Q switch region.
  • the injected carrier density is increased by suppressing the light scattering of carriers in the gain region, so that current leakage can be suppressed.
  • the effect of this indication is not necessarily limited to the effect described here, Any effect described in this specification may be sufficient.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration example taken along line AA of the semiconductor laser of FIG. 2 excluding a bank portion.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration example taken along line AA of the semiconductor laser of FIG. 2 is a diagram illustrating a cross-sectional configuration example taken along line BB of the semiconductor laser in FIG. 1.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration example taken along a line CC of the semiconductor laser in FIG. 1.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration example of the semiconductor laser of FIG. It is a figure showing the example of a perspective structure of the semiconductor laser apparatus with which the semiconductor laser of FIG. 1 was mounted in the submount. It is a figure showing the cross-sectional structural example of the wafer in the manufacture process of the semiconductor laser of FIG.
  • FIG. 10 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 9.
  • FIG. 11 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 10.
  • FIG. 12 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 11.
  • FIG. 11 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 11.
  • FIG. 12 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 11.
  • FIG. 12 is a diagram illustrating a cross-sectional configuration example of a wafer in a manufacturing process subsequent to FIG. 11. It is a figure showing the cross-sectional structural example of the wafer in the manufacture process following FIG. 12A. It is a figure showing an example of the depletion area
  • FIG. 10 is a diagram illustrating a modification of the cross-sectional configuration along the line BB of the semiconductor laser in FIG. 1.
  • FIG. 8 is a diagram illustrating a modification of the cross-sectional configuration along the line AA of the semiconductor laser in FIG. 1.
  • FIG. 8 is a diagram illustrating a modification of the cross-sectional configuration along the line AA of the semiconductor laser in FIG. 1.
  • FIG. 10 is a diagram illustrating a modification of the cross-sectional configuration along the line BB of the semiconductor laser in FIG. 1.
  • FIG. 8 is a diagram illustrating a modification of the cross-sectional configuration along the line AA of the semiconductor laser in FIG. 1. It is a figure showing the schematic structural example of the distance measuring device which concerns on 2nd Embodiment of this indication. It is a figure showing the modification of schematic structure of the distance measuring device of FIG. It is a figure showing the modification of schematic structure of the distance measuring device of FIG. It is a figure showing the modification of schematic structure of the distance measuring device of FIG. It is a figure showing the modification of schematic structure of the distance measuring device of FIG.
  • Example in which protrusion of isolation region in width direction is eliminated Example in which impurity diffusion region is formed only in ridge portion
  • FIG. 1 illustrates an example of a top surface configuration of a semiconductor laser 1 according to the present embodiment.
  • FIG. 2 shows a perspective configuration example of the semiconductor laser 1 of FIG.
  • FIG. 3 shows a perspective configuration example of a portion excluding the bank portion 20C (described later) from the semiconductor laser 1 of FIG.
  • the semiconductor laser 1 is an element that generates a light pulse, and is suitably used as a light source, for example, a laser radar, a processing laser, a medical laser knife, or the like.
  • the semiconductor laser 1 is an edge-emitting laser, and includes a front end face S1 and a rear end face S2 facing each other in the resonator direction, and a convex ridge portion 20A sandwiched between the front end face S1 and the rear end face S2. I have.
  • the length of the semiconductor laser 1 in the resonator direction is, for example, 1000 ⁇ m.
  • the length of the semiconductor laser 1 in the resonator direction can be appropriately adjusted according to necessary characteristics.
  • the ridge portion 20A extends in the resonator direction.
  • One end surface of the ridge portion 20A is exposed to, for example, the front end surface S1, and the other end surface of the ridge portion 20A is exposed to, for example, the rear end surface S2.
  • both end surfaces of the ridge portion 20A may be provided at positions slightly retracted from the front end surface S1 and the rear end surface S2. In this case, both end surfaces of the ridge portion 20A are not provided in the same plane as the front end surface S1 and the rear end surface S2. At this time, a current non-injection region 20d described later may not be provided.
  • the front end surface S1 and the rear end surface S2 are surfaces formed by cleavage.
  • the front end surface S1 and the rear end surface S2 function as a resonator mirror, and the ridge portion 20A functions as an optical waveguide.
  • an antireflection film is provided on the front end surface S1.
  • the antireflection film is made of, for example, a dielectric (for example, SiO 2 , TiO 2 , Ta 2 O 5 , SiN, etc.), and is configured so that the reflectance at the front end face S1 is about 15%.
  • a multilayer reflective film is provided on the rear end surface S2.
  • the multilayer reflective film is made of, for example, a dielectric (for example, SiO 2 , TiO 2 , Ta 2 O 5 , SiN, etc.) and Si, and is configured such that the reflectance at the rear end surface S2 is about 85%.
  • a dielectric for example, SiO 2 , TiO 2 , Ta 2 O 5 , SiN, etc.
  • the semiconductor laser 1 includes convex bank portions 20C on both sides of the ridge portion 20A. That is, the semiconductor laser 1 has a W ridge structure constituted by the ridge portion 20A and the two bank portions 20C. Each bank portion 20C is provided for the purpose of protecting the ridge portion 20A and securing a region for wire bonding. Each bank 20C extends, for example, in a direction parallel to the extending direction of the ridge 20A. Each bank portion 20C can be omitted as necessary.
  • the semiconductor laser 1 is a multi-electrode semiconductor laser having a large number of electrodes on the ridge portion 20A.
  • the ridge portion 20A includes, for example, a plurality of gain regions 20a, a plurality of Q switch regions 20b, and a plurality of isolation regions 20c.
  • the plurality of gain regions 20a and the plurality of Q switch regions 20b are alternately arranged via isolation regions 20c in the extending direction of the ridge portion 20A. That is, the ridge portion 20A has a structure in which a plurality of gain regions 20a and a plurality of Q switch regions 20b are alternately arranged via the isolation regions 20c in the extending direction of the ridge portion 20A.
  • Each isolation region 20c is disposed between the gain region 20a and the Q switch region 20b.
  • Each separation region 20c is configured by a concave separation groove 20B provided in the ridge portion 20A and a portion directly below the separation groove 20B in the ridge portion 20A.
  • the length of each gain region 20a is 500 ⁇ m or less, preferably 300 ⁇ m or less.
  • each gain region 20a is longer than 500 ⁇ m, it is difficult to increase the carrier density, and the possibility of causing a decrease in light output increases. Further, when each gain region 20a is 300 ⁇ m or less, the carrier density is particularly likely to be increased, and the light output is easily improved.
  • the Q switch region 20b may be provided at the end of the ridge portion 20A on the front end surface S1 side, or the gain region 20a may be provided. Further, the Q switch region 20b may be provided at the end portion on the rear end surface S2 side of the ridge portion 20A, or the gain region 20a may be provided. Further, a current non-injection region 20d may be provided at both ends of the ridge portion 20A.
  • the current non-injection region 20d is a region for suppressing oscillation instability caused by current flowing in the vicinity of the front end surface S1 and the rear end surface S2.
  • the current non-injection region 20d is a region where a contact layer 27 described later is not provided, and is a region where current is not directly injected from the electrode.
  • FIG. 4 shows an example of a cross-sectional configuration taken along the line AA of the semiconductor laser 1 of FIG.
  • FIG. 5 illustrates an example of a cross-sectional configuration of the semiconductor laser 1 in FIG.
  • FIG. 6 shows an example of a cross-sectional configuration taken along line CC of the semiconductor laser 1 of FIG.
  • FIG. 7 illustrates an example of a cross-sectional configuration taken along line DD of the semiconductor laser 1 of FIG.
  • FIG. 8 illustrates a perspective configuration example of the semiconductor laser device 2 in which the semiconductor laser 1 of FIG. 1 is mounted on a submount 201 (described later).
  • the semiconductor laser 1 includes a substrate 10 and a semiconductor layer 20 formed on the substrate 10.
  • the semiconductor layer 20 includes, for example, a lower cladding layer 21, a lower guide layer 22, an active layer 23, an upper guide layer 24, a first upper cladding layer 25, a second upper cladding layer 26, and a contact layer 27 in this order from the substrate 10 side. It is configured to include.
  • the semiconductor layer 20 may include layers other than those described above.
  • the semiconductor layer 20 may include a buffer layer, for example, at a position between the lower cladding layer 21 and the substrate 10.
  • the substrate 10 is, for example, an n-type GaAs substrate doped with Si.
  • the lower cladding layer 21 is made of, for example, n-type Al x1 Ga 1-x1 As (0.2 ⁇ x1 ⁇ 0.5) doped with Si.
  • the lower guide layer 22 is made of, for example, n-type Al x2 Ga 1-x2 As (0.1 ⁇ x1 ⁇ 0.3) doped with Si.
  • the buffer layer is made of, for example, n-type Al 0.3 Ga 0.7 As doped with Si.
  • the concentration of Si contained in the substrate 10, the lower cladding layer 21, the lower guide layer 22, and the buffer layer is, for example, about 5 ⁇ 10 17 cm ⁇ 3 .
  • the active layer 23 has, for example, a multiple quantum well structure.
  • the multiple quantum well structure has, for example, a structure in which barrier layers and well layers are alternately stacked.
  • the barrier layer is made of, for example, Al 0.1 Ga 0.9 As.
  • the well layer is made of, for example, Al 0.4 Ga 0.6 As.
  • the dopant and doping concentration in the multiple quantum well structure constituting the active layer 23 are adjusted so that the average electrical characteristics of the active layer 23 are p-type.
  • the upper guide layer 24 is made of, for example, p-type Al 0.3 Ga 0.7 As doped with C.
  • the first upper cladding layer 25 is made of, for example, p-type Al 0.5 Ga 0.5 As doped with C.
  • the first upper cladding layer 25 includes, for example, etching stop layers 25A and 25B that are spaced apart from each other.
  • the etching stop layers 25 ⁇ / b> A and 25 ⁇ / b> B are semiconductor layers having a composition ratio different from the composition ratio of other portions of the first upper cladding layer 25.
  • the etching stop layer 25A is disposed closer to the substrate 10 than the etching stop layer 25B, and is made of, for example, p-type Al 0.3 Ga 0.7 As doped with C.
  • the etching stop layer 25B is arranged farther from the substrate 10 than the etching stop layer 25A, and is made of, for example, p-type Al 0.3 Ga 0.7 As doped with C.
  • the thickness t2 of the first upper cladding layer 25 sandwiched between the etching stop layer 25A and the etching stop layer 25B is, for example, t1 ⁇ 50 nm when the thickness of the contact layer 27 is t1. ing.
  • the thickness t2 is, for example, 100 nm or more.
  • the second upper cladding layer 26 is made of, for example, p-type Al 0.5 Ga 0.5 As doped with C.
  • the contact layer 27 is made of, for example, p-type GaAs doped with C.
  • the conductivity types of the active layer 23, the upper guide layer 24, the first upper cladding layer 25, the second upper cladding layer 26 and the contact layer 27 are the conductivity types of the substrate 10, the buffer layer, the lower cladding layer 21 and the lower guide layer 22. Is different.
  • the conductivity types of the active layer 23, the upper guide layer 24, the first upper cladding layer 25, the second upper cladding layer 26, and the contact layer 27 are p-type
  • the substrate 10 the buffer layer, the lower layer
  • the conductivity types of the cladding layer 21 and the lower guide layer 22 are n-type. Therefore, the interface between the lower guide layer 22 and the active layer 23 is a pn junction 20J. That is, the semiconductor layer 20 has the pn junction 20J at a position lower than the portions corresponding to the skirts on both sides of the ridge portion 20A.
  • the semiconductor laser 1 has an impurity diffusion region 25C in the first upper cladding layer 25 at locations corresponding to the gain region 20a and the regions on both sides thereof.
  • the impurity diffusion region 25C is in contact with the second upper cladding layer 26 in the gain region 20a.
  • the impurity diffusion region 25C has the same conductivity type as the first upper clad layer 25 and the second upper clad layer 26, and is formed, for example, by diffusing Zn into the first upper clad layer 25. It is an area. Accordingly, the semiconductor laser 1 is provided at a location corresponding to the gain region 20a in the first upper cladding layer 25 and a location different from the location corresponding to the gain region 20a in the first upper cladding layer 25 (Q switch region 20b).
  • impurity diffusion region 25C a region having a relatively high p-type impurity concentration
  • the lower end of the impurity diffusion region 25C may be located at the interface between the first upper cladding layer 25 and the upper guide layer 24, or in the first upper cladding layer 25, in the upper guide layer 24, or in the active layer 23. May be located.
  • the Zn diffusion concentration of the impurity diffusion region 25C is about 1 ⁇ 10 17 cm ⁇ 3 to about 1 ⁇ 10 19 cm ⁇ 3 .
  • the C concentration of the second upper cladding layer 26 is preferably lower than the Zn diffusion concentration of the impurity diffusion region 25C. In such a case, light absorption by C is reduced and the light output is improved.
  • the contact layer 27 is exposed on the upper surface of the gain region 20a.
  • the etching stop layer 25A is exposed on both sides of the gain region 20a (on both sides of the ridge portion 20A corresponding to the gain region 20a).
  • the gain region 20a has a height corresponding to the thickness from the upper surface of the etching stop layer 25A to the upper surface of the contact layer 27. Both sides of the gain region 20a (both sides of the ridge portion 20A corresponding to the gain region 20a) are dug from the contact layer 27 to locations corresponding to the upper surface of the etching stop layer 25A.
  • the gain region 20a is composed of the impurity diffusion region 25C, the second upper cladding layer 26, and the contact layer 27, and is a p-type semiconductor region.
  • the contact layer 27 is exposed on the upper surface of the Q switch region 20b.
  • the etching stop layer 25A is exposed on both sides of the Q switch region 20b (on both sides of the ridge portion 20A corresponding to the Q switch region 20b).
  • the Q switch region 20b has a height corresponding to the thickness from the upper surface of the etching stop layer 25A to the upper surface of the contact layer 27. Both sides of the Q switch region 20b (both sides of the ridge portion 20A corresponding to the Q switch region 20b) are dug from the contact layer 27 to the upper surface of the etching stop layer 25A.
  • the Q switch region 20b is composed of the first upper cladding layer 25, the second upper cladding layer 26, and the contact layer 27, and is a p-type semiconductor region.
  • the etching stop layer 25B is exposed on the upper surface of the isolation region 20c.
  • the portion of the etching stop layer 25B exposed at the upper surface of the isolation region 20c is a surface formed by wet etching, for example, and has been cleaned with, for example, dilute hydrochloric acid.
  • the etching stop layer 25A is exposed on both sides of the isolation region 20c (on both sides of the ridge portion 20A corresponding to the isolation region 20c).
  • the surface of the portion corresponding to the skirts on both sides of the ridge portion 20A is a surface formed by wet etching, for example, and is cleaned with, for example, dilute hydrochloric acid.
  • the isolation region 20c has a height corresponding to the thickness from the upper surface of the etching stop layer 25A to the upper surface of the etching stop layer 25B. Both sides of the isolation region 20c (both sides of the ridge portion 20A corresponding to the isolation region 20c) are dug from the contact layer 27 to locations corresponding to the upper surface of the etching stop layer 25A. Separation groove 20B spatially separates adjacent gain region 20a and Q switch region 20b. The bottom surface of the separation groove 20 ⁇ / b> B is provided in the first upper cladding layer 25.
  • the bottom surface of the separation groove 20B is the upper surface of the etching stop layer 25B, and is provided at a position higher than portions corresponding to the skirts on both sides of the ridge portion 20A (etching stop layer 25A).
  • the width of the isolation region 20c (width in the width direction of the ridge portion 20A) D3 is wider than the width D1 of the gain region 20a and the width D2 of the Q switch region 20b. Thereby, scattering of the guided light by the separation groove 20B can be suppressed.
  • a portion corresponding to the bottom of the isolation groove 20B is configured by the first upper cladding layer 25 (including the etching stop layers 25A and 25B), and is a p-type semiconductor region.
  • the second upper cladding layer 26 is exposed on the upper surface of the current non-injection region 20d.
  • the etching stop layer 25A is exposed on both sides of the current non-injection region 20d (on both sides of the ridge portion 20A corresponding to the current non-injection region 20d).
  • the current non-injection region 20d has a height corresponding to the thickness from the upper surface of the etching stop layer 25A to the upper surface of the second upper cladding layer 26. Both sides of the current non-injection region 20d (both sides of the ridge portion 20A corresponding to the current non-injection region 20d) are dug from the contact layer 27 to a portion corresponding to the upper surface of the etching stop layer 25A. .
  • the semiconductor laser 1 further includes, for example, an insulating layer 28, a dielectric layer 29, a gain electrode 31, a Q switch electrode 32, a separation electrode 33, and pad electrodes 34, 35, and 36 on the semiconductor layer 20.
  • the insulating layer 28 is a layer for protecting the semiconductor layer 20 and covers the entire top surface of the semiconductor layer 20.
  • the insulating layer 28 is made of, for example, an insulating inorganic material such as SiO 2 .
  • the dielectric layer 29 is a layer for reducing the capacitance of the pad electrodes 33 and 34.
  • the dielectric layer 29 is provided in contact with a portion of the surface of the insulating layer 28 directly above the bank portion 20C, and is made of, for example, SiO 2 or polyimide.
  • the insulating layer 28 has a plurality of openings directly above the ridge portion 20A. A plurality of openings provided in the insulating layer 28 are assigned to each gain region 20a and each Q switch region 20b.
  • the gain electrode 31 is formed in an opening formed in the insulating layer 28 immediately above the gain region 20a, and is in contact with the upper surface of the ridge portion 20A (the upper surface of the contact layer 27).
  • the gain electrode 31 is an electrode for injecting a current into the gain region 20a, and is made of a metal material.
  • the Q switch electrode 32 is formed in an opening formed in the insulating layer 28 immediately above the Q switch region 20b, and is in contact with the upper surface of the ridge portion 20A (the upper surface of the contact layer 27). .
  • the Q switch electrode 32 is an electrode for applying a bias voltage to the Q switch region 20b, and is made of a metal material.
  • the separation electrode 33 is provided on the bottom surface of the separation groove 20 ⁇ / b> B via the insulating layer 28.
  • the separation electrode 33 is formed in contact with the surface of the separation region 20 c in the insulating layer 28.
  • the separation electrode 33 is an electrode for forming a depletion region 37 (described later) in the separation region 20c, and is made of a metal material.
  • the pad electrodes 34, 35, 36 are formed on the bank portion 20 ⁇ / b> C, and specifically are formed on the dielectric layer 29.
  • the pad electrode 34 is an electrode for bonding the wire 203 and is electrically connected to the gain electrode 31.
  • the pad electrode 35 is an electrode for bonding the wire 204 and is electrically connected to the Q switch electrode 32.
  • the pad electrode 36 is an electrode for bonding the wire 205 and is electrically connected to the separation electrode 33.
  • the pad electrodes 34, 35, 36 are made of a metal material.
  • the semiconductor laser 1 further includes, for example, a lower electrode 40 in contact with the back surface of the substrate 10.
  • the lower electrode 40 is an electrode for driving the semiconductor laser 1 together with the gain electrode 31 and the Q switch electrode 32.
  • the lower electrode 40 is made of a metal material.
  • the lower electrode 40 is connected to the sheet-like electrode 202 on the submount 201 via solder such as AuSn.
  • the electrode 202 is also an electrode for bonding the wire 205.
  • the submount 201 is made of an insulating material with high heat dissipation.
  • FIG. 9 shows an example of a cross-sectional configuration of the wafer in the manufacturing process of the semiconductor laser 1.
  • FIG. 10 shows a cross-sectional configuration example of the wafer in the manufacturing process subsequent to FIG.
  • FIG. 11 shows a cross-sectional configuration example of the wafer in the manufacturing process subsequent to FIG. 12A, 12B, and 12C show examples of a cross-sectional configuration of the wafer in the manufacturing process subsequent to FIG.
  • FIG. 12A shows a cross-sectional configuration example of a portion corresponding to the line BB in FIG.
  • FIG. 12B shows a cross-sectional configuration example of a portion corresponding to the line CC in FIG.
  • FIG. 12C illustrates a cross-sectional configuration example of a portion corresponding to the line DD in FIG.
  • FIG. 13 illustrates a cross-sectional configuration example of the wafer in the manufacturing process subsequent to FIG. 12A.
  • an epitaxial crystal such as MOCVD (Metal Organic Chemical Vapor Deposition) method is formed on a substrate 10 made of n-type GaAs doped with Si, for example. It forms in a lump by a growth method.
  • a methyl organic metal gas such as trimethylaluminum (TMAl), trimethylgallium (TMGa), trimethylindium (TMIn), or arsine (AsH 3 ) is used as a raw material for the compound semiconductor.
  • the substrate 10 (wafer) is placed in a MOCVD furnace.
  • a lower cladding layer 21 for example, Si-doped n-type Al x1 Ga 1-x1 As
  • a lower guide layer 22 for example, Si-doped n-type Al x2 Ga 1-x2 As
  • an active layer 23 for example, a multiple quantum well structure in which Al 0.1 Ga 0.9 As and Al 0.4 Ga 0.6 As are alternately stacked
  • an upper guide layer 24 for example, p-type Al 0.3 Ga 0.7 As
  • a first upper cladding layer 25 for example, p-type Al 0.5 Ga 0.5 As
  • an etching stop layer 25A for example, p-type Al 0.3 Ga 0.7 As
  • an etching stop layer 25B for example, p-type Al 0.3 Ga 0.7 As
  • the substrate 10 (wafer) is taken out of the MOCVD furnace.
  • Zn is diffused into a predetermined region of the surface of the first upper cladding layer 25.
  • an impurity diffusion region 25C is formed (see FIG. 9).
  • Zn is diffused not only in the portion to be the ridge portion 20A but also in the portions corresponding to both sides of the ridge portion 20A.
  • the Zn concentration in the portion that becomes the ridge portion 20A can be easily made uniform.
  • a solid phase diffusion method using a ZnO film, a vapor phase diffusion method, or the like can be used for the diffusion of Zn.
  • the ZnO film is peeled off, and the entire surface of the first upper cladding layer 25 is made of SiN or the like. Cover. Thereafter, by annealing the substrate 10 (wafer), Zn diffuses from the surface layer of the first upper cladding layer 25 to the deep portion, and the Zn concentration of the surface layer can be lowered to a desired concentration.
  • the substrate 10 (wafer) is again placed in the MOCVD furnace.
  • the second upper cladding layer 26 (for example, C-doped p-type Al 0.5 Ga 0.5 As) and the contact layer 27 (for example, C-doped p-type GaAs) are arranged in this order. Form. In this way, the semiconductor layer 20 is formed on the substrate 10 (see FIG. 10).
  • the substrate 10 is taken out of the MOCVD furnace.
  • a hard mask film made of SiO 2 or the like
  • a CVD method is used to selectively etching the semiconductor layer 20 through the opening formed in the hard mask.
  • the semiconductor layer 20 is dug until just before reaching the etching stop layer 25B.
  • the semiconductor layer 20 is selectively etched through the opening formed in the hard mask using, for example, a hydrofluoric acid-based wet etching method, so that, for example, the semiconductor layer 20 is dug to the etching stop layer 25B. . In this way, the separation groove 20B is formed (see FIG. 11).
  • the hard mask is removed.
  • a hard mask (a film made of SiO 2 or the like) having a predetermined pattern is newly formed by using, for example, a CVD method.
  • a CVD method by selectively etching the semiconductor layer 20 through the opening formed in the hard mask using, for example, a dry etching method, portions corresponding to both sides of the ridge portion 20A are formed at the etching stop layer. Dig until just before you reach 25A.
  • the semiconductor layer 20 is selectively etched through the opening formed in the hard mask using, for example, a hydrofluoric acid-based wet etching method, so that, for example, the semiconductor layer 20 is dug to the etching stop layer 25A. .
  • the ridge portion 20A and the two bank portions 20C are formed (see FIGS. 12A, 12B, and 12C).
  • the hard mask is removed.
  • the separation groove 20B, the ridge portion 20A, and the two bank portions 20C may be formed by only dry etching without using wet etching.
  • the etching depth can be grasped with high accuracy and in real time by monitoring optical interference. For example, when the etching stop layer 25B or the etching stop layer 25A is reached, the light intensity changes due to light interference, so that the change in the light intensity is captured to reach the surface of the etching stop layer 25B or the etching stop layer 25A. I can recognize that.
  • the insulating layer 28 is formed on the entire surface including the separation groove 20B, the ridge portion 20A, and the two bank portions 20C by using, for example, a CVD method (see FIG. 13).
  • a dielectric layer 29 is formed in the insulating layer 28 immediately above the bank portion 20C by using, for example, a CVD method.
  • the gain electrode 31 is formed in the opening formed immediately above each gain region 20a in the insulating layer 28 using, for example, vapor deposition, and the Q switch region 20b in the insulating layer 28 is formed.
  • a Q switch electrode 32 is formed in the opening formed immediately above (see FIG. 13).
  • the separation electrode 33 is formed on the surface of the separation region 20c in the insulating layer 28 simultaneously with the formation of the gain electrode 31 and the Q switch electrode 32 using, for example, vapor deposition (see FIG. 13).
  • pad electrodes 34, 35, and 36 are formed on the insulating layer 28 and the dielectric layer 29 using, for example, vapor deposition.
  • SiO 2 or the like is previously formed on the surface of the pad electrode 35 on which the pad electrode 36 is formed.
  • An insulating layer 28A (see FIG. 7) is formed.
  • the pad electrodes 34, 35, and 36 are thickened by using, for example, a plating method. By increasing the thickness of the pad electrodes 34, 35, 36, it is possible to prevent the pad electrodes 34, 35, 36 from being disconnected between the ridge portion 20A and the bank portion 20C.
  • the back surface of the substrate 10 is polished to adjust the thickness of the substrate 10 to a desired thickness.
  • the lower electrode 40 is formed on the back surface of the substrate 10 using, for example, vapor deposition.
  • the front end face S1 and the rear end face S2 are formed by cleaving the substrate 10 (wear).
  • an antireflection film is formed on the front end face S1, and a multilayer reflection film is formed on the rear end face S2. In this way, the semiconductor laser 1 is manufactured.
  • the drive circuit (for example, a laser driver 304 described later) outputs a forward bias (pulse voltage V1) having an amplitude of several V and a pulse width of ns order (for example, about 1 ns), for example. To do. Thereby, the voltage of the gain region 20a (gain electrode 31) becomes the pulse voltage V1 as shown in FIGS. 15 and 16, for example. Further, a drive circuit (for example, a laser driver 304 described later) outputs a reverse bias (voltage V2) (voltage V2 ⁇ 0) of, for example, a negative number V. As a result, the voltage of the Q switch region 20b (Q switch electrode 32) becomes the voltage V2 as shown in FIGS.
  • a forward bias pulse voltage V1 having an amplitude of several V and a pulse width of ns order (for example, about 1 ns), for example.
  • a drive circuit for example, a laser driver 304 described later
  • V3 voltage V3> pulse voltage V1
  • V1 voltage V3 as shown in FIGS.
  • the voltage V2 may be, for example, DC (fixed value) as shown in FIG. 15, or may be a pulse voltage corresponding to the application of the pulse voltage V1 as shown in FIG. Good.
  • the voltage V2 may be, for example, a pulse voltage that increases in the negative direction during a period including a period from the rise time to the peak time of the pulse voltage V1.
  • the voltage V3 is, for example, DC (fixed value) as shown in FIGS.
  • the broken line in FIG. 17 represents an example of a laser light pulse when the Q switch region 20b is grounded.
  • the pulse width is about sub-ns.
  • FIG. 18 shows a transient response after two gain regions 20a are provided at a resonator length of 1000 ⁇ m and a step current of 4 A is input.
  • FIG. 19 shows a transient response after five gain regions 20a are provided at a resonator length of 1000 ⁇ m and a step current of 4A is input.
  • FIG. 20 shows the transient response after nine gain regions 20a are provided at a resonator length of 1000 ⁇ m and a step current of 4A is input.
  • a reverse bias is applied to the Q switch region 20b.
  • the carrier density in the gain region 20a gradually increases and reaches a peak value (1.2 ⁇ 10 25 cm ⁇ 3 ) at about 0.6 ns.
  • the carrier density is saturated at a level slightly higher than the transparent carrier density. This is because stimulated emission is promoted by the light in each gain region 20a.
  • the region where the carrier density due to stimulated emission is reduced decreases.
  • the average carrier density increases.
  • the length of each gain region 20a is preferably 500 ⁇ m or less, preferably 300 ⁇ m or less.
  • the increase in the number of divisions of the resonator length increases the number of separation regions, and the combined resistance of the portion between the gain region 20a and the Q switch region 20b decreases. It is preferable to adjust the number of divisions so that the combined resistance is 100 k ohm or more.
  • the carrier life of the gain region 20a depends on the square of the carrier density. Therefore, the carrier lifetime of the gain region 20a is saturated when high current is injected.
  • a general semiconductor laser oscillates with a carrier density sufficiently lower than the saturated carrier density.
  • the reverse bias is adjusted so that the loss of the Q switch region 20b is extremely smaller than the maximum gain at the saturated carrier density of the gain region 20a, laser oscillation occurs.
  • FIG. 15 for example, when a reverse bias is applied via a high resistance, a voltage drop occurs due to the photocurrent in the Q switch region 20b, so that the reverse bias decreases and the Q value of the semiconductor laser 1 increases rapidly. Thereby, pulsed light having a high peak value can be obtained.
  • the structure of the semiconductor laser 1 according to the present embodiment can be applied.
  • the carrier density in the gain region 20a reaches the peak value with a delay of about 0.6 ns.
  • a reverse bias is applied to the Q switch region 20b before applying the pulse current of the gain region 20a, and the loss of the Q switch region 20b is actively reduced after the carrier density of the gain region 20a is saturated. Exceeds the loss and causes laser oscillation. The photocurrent in the Q switch region 20b drops as in the passive Q switch method. For this reason, the Q-value increase rate is increased, and pulse light having a high peak value can be obtained. Since the saturation time of the carrier density depends on the structure of the active layer 23 and the like, it is generally within 3 ns. Therefore, if the width of the pulse current for the gain region 20a is 5 ns or more, the reactive current increases, which is not desirable.
  • Laser radar using the TOF (Time of flight) method is a direct method that measures the time until the pulsed light irradiated on the object is scattered and returned, and measures the distance to the object. ing.
  • TOF Time of flight
  • the range of use is limited by the performance of the devices constituting the system. The higher the pulse energy of the laser light source, the longer the measurement distance and the better the distance accuracy.
  • a semiconductor laser capable of directly generating pulsed light can be provided in a small size and at low cost, has many industrial advantages such as high electro-optical conversion efficiency and low power consumption.
  • the active layer is increased in thickness, the stripe width is increased, and a reverse bias is applied to the saturable absorption region to increase the change in the Q value.
  • a Q-switch type semiconductor laser A passive Q-switched semiconductor laser passively induces a change in Q value.
  • the active Q-switch type pulse semiconductor laser can further change the Q value by modulating the reverse bias applied to the Q-switch region.
  • the potential difference between the Q switch region and the gain region increases and reaches 10 V or more.
  • the depletion region 37 is formed in the portion corresponding to the lower portion of the Q switch region 20b in the active layer 23 and the boundary portion between the Q switch region 20b and the isolation region 20c in the first upper cladding layer 25.
  • the reverse bias voltage of the isolation region 20c increases, for example, as shown in FIG.
  • a depletion region 37 is formed at the boundary between the Q switch region 20b and the isolation region 20c.
  • the thickness of the active layer 23 is 200 nm
  • the thickness of the upper guide layer 24 is 100 nm
  • the thickness of the first upper cladding layer 25 is 350 nm
  • the active layer 23, the upper guide layer 24, 1 When the average carrier density of the upper cladding layer 25 is 1 ⁇ 10 17 cm ⁇ 3, when a reverse bias voltage of ⁇ 10 V is applied to the Q switch region 20 b, the upper end of the depletion region 37 is pn Junction 20J to 375 nm.
  • the active layer 23 has a thickness of 200 nm
  • the upper guide layer 24 has a thickness of 100 nm
  • the first upper cladding layer 25 has a thickness of 350 nm
  • the active layer 23, the upper guide layer 24, and the first guide layer 24 have a thickness of 350 nm.
  • the average carrier density of the upper cladding layer 25 is 5 ⁇ 10 16 cm ⁇ 3
  • the upper end of the depletion region 37 is the pn junction. 20 J to 550 nm. In any case, the upper end of the depletion region 37 is above the active layer 23.
  • the depletion region 37 extends to the isolation region 20c, the resistance between the gain region 20a and the Q switch region 20b (that is, the isolation region 20c) is increased to 100 k ohms or more.
  • the current leakage from the gain region 20a to the Q switch region 20b can be made 1 mA or less, and can be made small enough to be ignored.
  • the output of the semiconductor laser 1 can be increased.
  • the voltage V3 output from the drive circuit includes a pulse voltage waveform corresponding to the application of the pulse voltage V1.
  • the voltage V3 may include a pulse voltage waveform that peaks in the negative direction after the pulse voltage V1 is applied to the gain region 20a (for example, when the peak of the pulse voltage V1 has passed).
  • the above-described pulse voltage waveform is a pulse voltage waveform that is a period in which the pulse voltage V1 is applied to the gain region 20a and that peaks in the negative direction within a period after the peak of the pulse voltage V1. May be included. That is, the voltage V3 may include a pulse voltage waveform that falls within a period in which the pulse voltage V1 is applied to the gain region 20a.
  • the drive circuit (for example, a laser driver 304 described later) outputs a reverse bias (voltage V2) (voltage V2 ⁇ 0) of, for example, a negative number V, as indicated by a one-dot chain line in FIG.
  • V2 reverse bias
  • the depletion region 37 shifts from the state of FIG. 14B to the state of FIG. 14A, that is, a leak current is generated between the gain region 20a and the Q switch region 20b.
  • the leakage current causes a voltage drop due to the resistance of the Q switch region 20b.
  • the gain exceeds the loss and laser oscillation occurs. Since the photocurrent in the Q switch region 20b drops in the same manner as in the passive Q switch method, the increase rate of the Q value is increased, and pulse light having a high peak value can be obtained.
  • the width of the isolation region 20c (the width in the width direction of the ridge portion 20A) D3 is equal to the width D1 of the gain region 20a and the Q switch region 20b. It may be equal to the width D2. Even in this case, since the optical loss in the separation groove 20B is very small, the output of the semiconductor laser 1 can be increased.
  • the impurity diffusion region 25C may be provided only in the ridge portion 20A. Even in this case, it is possible to homogenize the impurity density in the impurity diffusion region 25C.
  • the Q switch region 20b may be provided with the same impurity diffusion region 25C (impurity diffusion region 25D).
  • the pn junction 20J is formed at a position lower than the portions corresponding to the skirts on both sides of the ridge portion 20A, as in the above-described embodiment and its modifications. Therefore, since the depletion region 37 extends to the isolation region 20c, the resistance between the gain region 20a and the Q switch region 20b (that is, the isolation region 20c) is increased to 100 k ohms or more. As a result, the current leakage from the gain region 20a to the Q switch region 20b can be made 1 mA or less, and can be made small enough to be ignored.
  • FIG. 28 illustrates a schematic configuration example of the distance measuring device 3.
  • the distance measuring device 3 measures the distance to the subject 100 by the TOF (Time Of Flight) method.
  • the distance measuring device 3 includes the semiconductor laser device 2 as a light source.
  • the distance measuring device 3 includes, for example, a semiconductor laser device 2, a light receiving unit 301, lenses 302 and 302, a laser driver 304, an amplification unit 305, a measurement unit 306, a control unit 307, and a calculation unit 308.
  • the light receiving unit 301 detects light reflected by the subject 100.
  • the light receiving unit 301 is configured by, for example, a photodetector.
  • the light receiving unit 301 may be configured by an avalanche photodiode (APD), a single photon avalanche diode (SPAD), a multi-pixel single photon avalanche diode (MP-SPAD), or the like.
  • the lens 302 is a lens for collimating the light emitted from the semiconductor laser device 2 and is a collimating lens.
  • the lens 303 is a lens for condensing the light reflected by the subject 100 and guiding it to the light receiving unit 301, and is a condensing lens.
  • the laser driver 304 is a driver circuit for driving the semiconductor laser device 2 (semiconductor laser 1), for example.
  • the amplifying unit 305 is an amplifier circuit for amplifying the detection signal output from the light receiving unit 301, for example.
  • the measurement unit 306 is a circuit for generating a signal corresponding to the difference between the signal input from the amplification unit 305 and the reference signal, for example.
  • the measurement unit 306 is configured by, for example, Time Digital Converter (TDC).
  • TDC Time Digital Converter
  • the reference signal may be a signal input from the control unit 307 or may be an output signal of a detection unit that directly detects the output of the semiconductor laser device 2.
  • the control unit 307 is a processor that controls the light receiving unit 301, the laser driver 304, the amplification unit 305, and the measurement unit 306, for example.
  • the calculation unit 308 is a circuit that derives distance information based on the signal generated by the measurement unit 306.
  • the distance measuring device 3 includes a polarization beam splitter (PBS) 309 between the lens 302 and the subject 100, and causes the light reflected by the PBS 309 to enter the light receiving unit 301.
  • a reflection mirror 310 may be provided.
  • the measurement accuracy is improved. Can do.
  • the distance measuring device 3 may include, for example, a scanning unit 311 that scans the light emitted from the semiconductor laser device 2 between the lens 302 and the subject 100 as shown in FIG.
  • the scanning unit 311 performs, for example, distance information on one axis of the subject 100, that is, two-dimensional measurement.
  • the distance measuring apparatus 3 in FIG. 29 is designed to perform distance measurement only at one location of the subject 100, that is, one-dimensional measurement only in the distance direction.
  • the distance measuring device 3 of FIG. 30 includes the scanning unit 311, two-dimensional measurement can be performed.
  • the scanning unit 311 may perform, for example, distance information on two axes of the subject 100, that is, three-dimensional measurement.
  • the distance measuring device 3 in FIG. 30 can perform three-dimensional measurement.
  • the distance measuring device 3 may include, for example, a PBS 309, a reflection mirror 310, and a scanning unit 311 as shown in FIG. In this case, not only the measurement accuracy can be improved, but also two-dimensional measurement or three-dimensional measurement can be performed.
  • the distance measuring device 3 uses the semiconductor laser device 2 as a light source. Thereby, since a high-power laser beam can be emitted, detection accuracy can be improved.
  • the distance measuring device 3 uses the semiconductor laser device 2 as a light source. Thereby, since a high-power laser beam can be emitted, detection accuracy can be improved.
  • this indication can take the following composition.
  • a first conductivity type first semiconductor layer, an active layer, and a second conductivity type second semiconductor layer are provided in this order, and are formed in the second semiconductor layer and extend in an in-stack direction.
  • a semiconductor laser having a ridge portion, The ridge portion has a structure in which a plurality of gain regions and a plurality of Q switch regions are alternately arranged via isolation regions in the extending direction of the ridge portion, Each of the separation regions has a separation groove that spatially separates the gain region and the Q switch region adjacent to each other, The separation groove has a bottom surface at a position higher than the portion corresponding to the skirts on both sides of the ridge portion in the second semiconductor layer.
  • the semiconductor laser further includes an electrode provided on the bottom surface via an insulating layer.
  • the second semiconductor layer has a first different composition ratio semiconductor layer having a composition ratio different from the composition ratio of other portions of the second semiconductor layer, The semiconductor laser according to (1), wherein the bottom surface is a part of an upper surface of the first different composition ratio semiconductor layer.
  • the second semiconductor layer has a second different composition ratio semiconductor layer having a composition ratio different from the composition ratio of other portions of the second semiconductor layer, The semiconductor laser according to (2), wherein an upper surface of a portion corresponding to the skirts on both sides of the ridge portion is a part of the upper surface of the second different composition ratio semiconductor layer.
  • a semiconductor laser as a light source The semiconductor laser has a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer in this order on a semiconductor substrate, and is formed on the second semiconductor layer. Having a ridge portion extending inwardly;
  • the ridge portion has a structure in which a plurality of gain regions and a plurality of Q switch regions are alternately arranged via isolation regions in the extending direction of the ridge portion,
  • Each of the separation regions has a separation groove that spatially separates the gain region and the Q switch region adjacent to each other,
  • the separation groove has a bottom surface at a position higher than the portion corresponding to the skirts on both sides of the ridge portion in the second semiconductor layer.
  • the semiconductor laser further includes an electrode provided on the bottom surface via an insulating layer.
  • the forward bias applied to the electrode is a period in which a pulse voltage is applied to the gain region and peaks in a negative direction within a period past the peak of the pulse voltage waveform applied to the gain region.
  • the electronic device according to (7) having a pulse voltage waveform.
  • a method for driving a semiconductor laser comprising:
  • the semiconductor laser has a first conductive type first semiconductor layer, an active layer, and a second conductive type second semiconductor layer in this order on a semiconductor substrate, and is formed on the second semiconductor layer.
  • the ridge portion has a structure in which a plurality of gain regions and a plurality of Q switch regions are alternately arranged via isolation regions in the extending direction of the ridge portion,
  • Each of the separation regions has a separation groove that spatially separates the gain region and the Q switch region adjacent to each other,
  • the separation groove has a bottom surface at a position higher than the portion corresponding to the skirts on both sides of the ridge portion in the second semiconductor layer.
  • the semiconductor laser further includes an electrode provided on the bottom surface via an insulating layer,
  • a forward bias pulse voltage is applied to the gain region, a reverse bias is applied to the Q switch region, and a forward bias is further applied to the electrode.
  • the pulse width of the pulse voltage is on the order of ns.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示の一実施の形態の半導体レーザにおいて、リッジ部は、複数の利得領域および複数のＱスイッチ領域がリッジ部の延在方向に、分離領域を介して交互に配置された構造を有している。各分離領域は、互いに隣接する利得領域およびＱスイッチ領域を空間分離する分離溝を有している。分離溝は、第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有している。この半導体レーザは、各分離溝の底面上に、絶縁層を介して設けられた電極を備えている。

Description

半導体レーザ、電子機器、および半導体レーザの駆動方法
　本開示は、半導体レーザ、電子機器、および半導体レーザの駆動方法に関する。
　半導体レーザにおいて、発振を制御し高出力パルスを得る方法として、Ｑスイッチ動作がある。Ｑスイッチ動作では、最初、光損失を大きくして発振を抑えることで、光ポンピングを進ませ、励起状態にある原子数が十分に多くなった時点でＱ値を高くし、発振させる。Ｑスイッチ動作をさせる半導体レーザは、例えば、以下の特許文献１～５に記載されている。
特開平１－２６２６８３号公報 特開平５－９０７００号公報 特開平１０－２２９２５２号公報 特開２００５－３９０９９号公報 特開２００８－２５８２７４号公報
　Ｑスイッチ動作をさせる半導体レーザでは、利得領域とＱスイッチ領域との間に電流リークが生じることがある。利得領域とＱスイッチ領域との間に生じる電流リークは、Ｑスイッチ動作に悪影響を及ぼす。従って、電流リークを抑えることの可能な半導体レーザ、電子機器、および半導体レーザの駆動方法を提供することが望ましい。
　本開示の一実施形態に係る半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えている。この半導体レーザは、さらに、第２半導体層に形成された、積層面内方向に延在するリッジ部を備えている。リッジ部は、複数の利得領域および複数のＱスイッチ領域がリッジ部の延在方向に、分離領域を介して交互に配置された構造を有している。各分離領域は、互いに隣接する利得領域およびＱスイッチ領域を空間分離する分離溝を有している。分離溝は、第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有している。この半導体レーザは、各分離溝の底面上に、絶縁層を介して設けられた電極をさらに備えている。
　本開示の一実施形態に係る電子機器は、光源として上記の半導体レーザを備えている。
　本開示の一実施形態に係る半導体レーザの駆動方法は、上記の半導体レーザの駆動方法であって、利得領域に順バイアスのパルス電圧を印加するとともに、Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加するステップを含んでいる。
　本開示の一実施形態に係る半導体レーザ、電子機器、および半導体レーザの駆動方法では、リッジ部に設けられた分離溝の底面が、第２導電型の第２半導体層内であって、かつリッジ部の両脇のすそ野に相当する部分よりも高い位置に設けられている。さらに、リッジ部に設けられた分離溝の底面上に、絶縁層を介して電極が設けられている。これにより、利得領域とＱスイッチ領域との間に形成される空乏領域によって、利得領域とＱスイッチ領域との間が高抵抗化される。また、利得領域のキャリアの光散乱が抑制されて、注入キャリア密度が増大する。
本開示の一実施形態に係る半導体レーザ、電子機器、および半導体レーザの駆動方法によれば、利得領域とＱスイッチ領域との間に形成される空乏領域によって、利得領域とＱスイッチ領域との間を高抵抗化するとともに、利得領域のキャリアの光散乱を抑制して注入キャリア密度を増大するようにしたので、電流リークを抑えることができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る半導体レーザの上面構成例を表す図である。 図１の半導体レーザの斜視構成例を表す図である。 図２の半導体レーザから土手部を除いた部分の斜視構成例を表す図である。 図１の半導体レーザのＡ－Ａ線での断面構成例を表す図である。 図１の半導体レーザのＢ－Ｂ線での断面構成例を表す図である。 図１の半導体レーザのＣ－Ｃ線での断面構成例を表す図である。 図１の半導体レーザのＤ－Ｄ線での断面構成例を表す図である。 図１の半導体レーザがサブマウントに実装された半導体レーザ装置の斜視構成例を表す図である。 図１の半導体レーザの製造過程におけるウェハの断面構成例を表す図である。 図９に続く製造過程におけるウェハの断面構成例を表す図である。 図１０に続く製造過程におけるウェハの断面構成例を表す図である。 図１１に続く製造過程におけるウェハの断面構成例を表す図である。 図１１に続く製造過程におけるウェハの断面構成例を表す図である。 図１１に続く製造過程におけるウェハの断面構成例を表す図である。 図１２Ａに続く製造過程におけるウェハの断面構成例を表す図である。 図１の半導体レーザ内に生成される空乏領域の一例を表す図である。 図１の半導体レーザ内に生成される空乏領域の一例を表す図である。 図１の半導体レーザに印加する電圧波形の一例を表す図である。 図１の半導体レーザに印加する電圧波形の一例を表す図である。 光出力の経時変化の一例を表す図である。 利得領域のキャリア密度の経時変化の一例を表す図である。 利得領域のキャリア密度の経時変化の一例を表す図である。 利得領域のキャリア密度の経時変化の一例を表す図である。 図１の半導体レーザに印加する電圧波形の一例を表す図である。 図１の半導体レーザの斜視構成の一変形例を表す図である。 図１の半導体レーザのＢ－Ｂ線での断面構成の一変形例を表す図である。 図１の半導体レーザのＡ－Ａ線での断面構成の一変形例を表す図である。 図１の半導体レーザのＡ－Ａ線での断面構成の一変形例を表す図である。 図１の半導体レーザのＢ－Ｂ線での断面構成の一変形例を表す図である。 図１の半導体レーザのＡ－Ａ線での断面構成の一変形例を表す図である。 本開示の第２の実施の形態に係る距離測定装置の概略構成例を表す図である。 図２８の距離測定装置の概略構成の一変形例を表す図である。 図２８の距離測定装置の概略構成の一変形例を表す図である。 図２８の距離測定装置の概略構成の一変形例を表す図である。
　以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明は、以下の順序で行う。

　　１．第１の実施の形態（半導体レーザ）
　　　　　利得領域にだけ不純物拡散領域を設けた例
　　２．第１の実施の形態の変形例（半導体レーザ）
　　　　　分離領域の、幅方向へのはみ出しをなくした例
　　　　　不純物拡散領域をリッジ部だけに形成した例
　　　　　Ｑスイッチ領域にも不純物拡散領域を設けた例
　　３．第２の実施の形例（距離測定装置）
　　　　　上記実施の形態およびその変形例に係る半導体レーザを
　　　　　距離測定装置の光源に用いた例
＜１．第１の実施の形態＞
[構成]
　本開示の第１の実施の形態に係る半導体レーザ１の構成について説明する。図１は、本実施の形態に係る半導体レーザ１の上面構成例を表したものである。図２は、図１の半導体レーザ１の斜視構成例を表したものである。図３は、図１の半導体レーザ１から土手部２０Ｃ（後述）を除いた部分の斜視構成例を表したものである。
　半導体レーザ１は、光パルスを発生する素子であり、例えば、レーザレーダ、加工用レーザ、医療用レーザメスなどの光源として好適に用いられる。半導体レーザ１は、端面発光型のレーザであり、共振器方向において互いに対向する前端面Ｓ１および後端面Ｓ２と、前端面Ｓ１および後端面Ｓ２の間に挟まれた凸形状のリッジ部２０Ａとを備えている。半導体レーザ１の共振器方向の長さは、例えば、１０００μｍである。半導体レーザ１の共振器方向の長さは、必要な特性に応じて適宜調整可能である。リッジ部２０Ａは、共振器方向に延在している。リッジ部２０Ａの一方の端面が、例えば、前端面Ｓ１に露出しており、リッジ部２０Ａの他方の端面が、例えば、後端面Ｓ２に露出している。なお、リッジ部２０Ａの両端面が、前端面Ｓ１および後端面Ｓ２から少し後退した位置に設けられていてもよい。この場合、リッジ部２０Ａの両端面が前端面Ｓ１および後端面Ｓ２とは同一の面内に設けられていないことになる。このとき、後述の電流非注入領域２０ｄが設けられていなくてもよい。
　前端面Ｓ１および後端面Ｓ２は、へき開によって形成された面である。前端面Ｓ１および後端面Ｓ２は、共振器ミラーとして機能し、リッジ部２０Ａは、光導波路として機能する。前端面Ｓ１には、例えば、反射防止膜が設けられている。反射防止膜は、例えば、誘電体（例えばＳｉＯ2，ＴｉＯ2，Ｔａ2Ｏ5，ＳｉＮなど）からなり、前端面Ｓ１での反射率が１５％程度となるように構成されている。後端面Ｓ２には、例えば、多層反射膜が設けられている。多層反射膜は、例えば、誘電体（例えばＳｉＯ2，ＴｉＯ2，Ｔａ2Ｏ5，ＳｉＮなど）およびＳｉからなり、後端面Ｓ２での反射率が８５％程度となるように構成されている。
　半導体レーザ１は、リッジ部２０Ａの両脇にそれぞれ、凸形状の土手部２０Ｃを備えている。つまり、半導体レーザ１は、リッジ部２０Ａおよび２つの土手部２０Ｃによって構成されたＷリッジ構造を備えている。各土手部２０Ｃは、リッジ部２０Ａの保護や、ワイヤボンディングするための領域の確保を目的として設けられたものである。各土手部２０Ｃは、例えば、リッジ部２０Ａの延在方向と平行な方向に延在している。各土手部２０Ｃは、必要に応じて省略することも可能である。半導体レーザ１は、リッジ部２０Ａ上に、多数の電極を備えた多電極半導体レーザである。
　リッジ部２０Ａは、例えば、複数の利得領域２０ａ、複数のＱスイッチ領域２０ｂおよび複数の分離領域２０ｃによって構成されている。複数の利得領域２０ａおよび複数のＱスイッチ領域２０ｂは、リッジ部２０Ａの延在方向において、分離領域２０ｃを介して交互に配置されている。つまり、リッジ部２０Ａは、複数の利得領域２０ａおよび複数のＱスイッチ領域２０ｂがリッジ部２０Ａの延在方向に、分離領域２０ｃを介して交互に配置された構造を有している。各分離領域２０ｃは、利得領域２０ａとＱスイッチ領域２０ｂとの間に配置されている。各分離領域２０ｃは、リッジ部２０Ａに設けられた凹形状の分離溝２０Ｂと、リッジ部２０Ａのうち、分離溝２０Ｂの直下部分とにより構成されている。それぞれの利得領域２０ａの長さは５００μm以下、望ましくは３００μm以下であることが好ましい。それぞれの利得領域２０ａが５００μmよりも長くなるとキャリア密度が上がりにくくなり、光出力の低下を引き起こす可能性が高くなる。また、それぞれの利得領域２０ａが３００μm以下となると、キャリア密度が特に上がりやすくなり、光出力を向上させることが容易となる。
　リッジ部２０Ａの前端面Ｓ１側の端部に、Ｑスイッチ領域２０ｂが設けられていてもよいし、利得領域２０ａが設けられていてもよい。また、リッジ部２０Ａの後端面Ｓ２側の端部に、Ｑスイッチ領域２０ｂが設けられていてもよいし、利得領域２０ａが設けられていてもよい。また、リッジ部２０Ａの両端部に、電流非注入領域２０ｄが設けられていてもよい。電流非注入領域２０ｄは、前端面Ｓ１や後端面Ｓ２の近傍に電流が流れることによる発振の不安定化を抑制するための領域である。電流非注入領域２０ｄは、後述のコンタクト層２７が設けられていない領域であり、電流が電極から直接、注入されない領域である。
　図４は、図１の半導体レーザ１のＡ－Ａ線での断面構成例を表したものである。図５は、図１の半導体レーザ１のＢ－Ｂ線での断面構成例を表したものである。図６は、図１の半導体レーザ１のＣ－Ｃ線での断面構成例を表したものである。図７は、図１の半導体レーザ１のＤ－Ｄ線での断面構成例を表したものである。図８は、図１の半導体レーザ１がサブマウント２０１（後述）に実装された半導体レーザ装置２の斜視構成例を表したものである。
　半導体レーザ１は、基板１０と、基板１０上に形成された半導体層２０とを備えている。半導体層２０は、例えば、下部クラッド層２１、下部ガイド層２２、活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７を基板１０側からこの順に含んで構成されている。半導体層２０は、上記以外の層を含んでいてもよい。半導体層２０は、例えば、下部クラッド層２１と基板１０との間の位置に、バッファ層を含んでいてもよい。
　基板１０は、例えば、Ｓｉがドープされたｎ型ＧａＡｓ基板である。下部クラッド層２１は、例えば、Ｓｉがドープされたｎ型Ａｌx1Ｇａ1-x1Ａｓ（０．２＜ｘ１＜０．５）からなる。下部ガイド層２２は、例えば、Ｓｉがドープされたｎ型Ａｌx2Ｇａ1-x2Ａｓ（０．１＜ｘ１＜０．３）からなる。バッファ層は、例えば、Ｓｉがドープされたｎ型Ａｌ0.3Ｇａ0.7Ａｓからなる。基板１０、下部クラッド層２１、下部ガイド層２２およびバッファ層に含まれるＳｉの濃度は、例えば、５×１０17ｃｍ-3程度となっている。
　活性層２３は、例えば、多重量子井戸構造となっている。多重量子井戸構造は、例えば、障壁層および井戸層が交互に積層された構造となっている。障壁層は、例えば、Ａｌ0.1Ｇａ0.9Ａｓからなる。井戸層は、例えば、Ａｌ0.4Ｇａ0.6Ａｓからなる。活性層２３では、活性層２３の平均的な電気特性がｐ型となるように、活性層２３を構成する多重量子井戸構造におけるドーパントおよびドーピング濃度が調整されている。
　上部ガイド層２４は、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。第１上部クラッド層２５は、例えば、Ｃがドープされたｐ型Ａｌ0.5Ｇａ0.5Ａｓからなる。第１上部クラッド層２５は、例えば、互いに離間して配置されたエッチングストップ層２５Ａ，２５Ｂを含んでいる。エッチングストップ層２５Ａ，２５Ｂは、第１上部クラッド層２５の他の部分の組成比とは異なる組成比の半導体層である。エッチングストップ層２５Ａは、エッチングストップ層２５Ｂよりも基板１０寄りに配置されており、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。エッチングストップ層２５Ｂは、エッチングストップ層２５Ａよりも基板１０から離れて配置されており、例えば、Ｃがドープされたｐ型Ａｌ0.3Ｇａ0.7Ａｓからなる。第１上部クラッド層２５のうち、エッチングストップ層２５Ａとエッチングストップ層２５Ｂとによって挟まれた層の厚さｔ２は、例えば、コンタクト層２７の厚さをｔ１とすると、ｔ１±５０ｎｍの厚さとなっている。厚さｔ２は、例えば、１００ｎｍ以上の厚さとなっている。
　第２上部クラッド層２６は、例えば、Ｃがドープされたｐ型Ａｌ0.5Ｇａ0.5Ａｓからなる。コンタクト層２７は、例えば、Ｃがドープされたｐ型ＧａＡｓからなる。活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７の導電型は、基板１０、バッファ層、下部クラッド層２１および下部ガイド層２２の導電型とは異なっている。具体的には、活性層２３、上部ガイド層２４、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７の導電型は、ｐ型となっており、基板１０、バッファ層、下部クラッド層２１および下部ガイド層２２の導電型は、ｎ型となっている。従って、下部ガイド層２２と活性層２３との界面は、ｐｎジャンクション２０Ｊとなっている。つまり、半導体層２０は、リッジ部２０Ａの両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクション２０Ｊを有している。
　半導体レーザ１は、第１上部クラッド層２５のうち、利得領域２０ａおよびその両脇の領域に対応する箇所に、不純物拡散領域２５Ｃを有している。不純物拡散領域２５Ｃは、利得領域２０ａにおいて、第２上部クラッド層２６と接している。不純物拡散領域２５Ｃは、第１上部クラッド層２５および第２上部クラッド層２６と同一の導電型となっており、例えば、第１上部クラッド層２５に対してＺｎが拡散されることにより形成された領域である。従って、半導体レーザ１は、第１上部クラッド層２５のうち、利得領域２０ａに対応する箇所に、第１上部クラッド層２５のうち、利得領域２０ａに対応する箇所とは異なる箇所（Ｑスイッチ領域２０ｂ）と比べてｐ型不純物濃度の相対的に高い領域（不純物拡散領域２５Ｃ）を有している。不純物拡散領域２５Ｃの下端は、第１上部クラッド層２５と上部ガイド層２４との界面に位置していてもよいし、第１上部クラッド層２５内、上部ガイド層２４内もしくは活性層２３内に位置していてもよい。不純物拡散領域２５ＣのＺｎ拡散濃度は、１×１０17ｃｍ-3程度～１×１０19ｃｍ-3程度となっている。なお、第２上部クラッド層２６のＣの濃度が不純物拡散領域２５ＣのＺｎ拡散濃度よりも低いことが好ましい。このようにした場合には、Ｃによる光吸収が少なくなり、光出力が向上する。
　利得領域２０ａの上面には、コンタクト層２７が露出している。利得領域２０ａの両脇（リッジ部２０Ａのうち、利得領域２０ａに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。利得領域２０ａは、エッチングストップ層２５Ａの上面からコンタクト層２７の上面までの厚さに相当する高さを有している。利得領域２０ａの両脇（リッジ部２０Ａのうち、利得領域２０ａに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。利得領域２０ａは、不純物拡散領域２５Ｃ、第２上部クラッド層２６およびコンタクト層２７によって構成されており、ｐ型半導体領域となっている。
　Ｑスイッチ領域２０ｂの上面には、コンタクト層２７が露出している。Ｑスイッチ領域２０ｂの両脇（リッジ部２０Ａのうち、Ｑスイッチ領域２０ｂに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。Ｑスイッチ領域２０ｂは、エッチングストップ層２５Ａの上面からコンタクト層２７の上面までの厚さに相当する高さを有している。Ｑスイッチ領域２０ｂの両脇（リッジ部２０Ａのうち、Ｑスイッチ領域２０ｂに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面まで掘り込まれている。Ｑスイッチ領域２０ｂは、第１上部クラッド層２５、第２上部クラッド層２６およびコンタクト層２７によって構成されており、ｐ型半導体領域となっている。
　分離領域２０ｃの上面には、エッチングストップ層２５Ｂが露出している。エッチングストップ層２５Ｂのうち、分離領域２０ｃの上面に露出している部分は、例えば、ウエットエッチングにより形成された面であり、例えば、希塩酸等で清浄化されている。分離領域２０ｃの両脇（リッジ部２０Ａのうち、分離領域２０ｃに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。エッチングストップ層２５Ａのうち、リッジ部２０Ａの両脇のすそ野に相当する部分の表面は、例えば、ウエットエッチングにより形成された面であり、例えば、希塩酸等で清浄化されている。分離領域２０ｃは、エッチングストップ層２５Ａの上面からエッチングストップ層２５Ｂの上面までの厚さに相当する高さを有している。分離領域２０ｃの両脇（リッジ部２０Ａのうち、分離領域２０ｃに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。分離溝２０Ｂは、互いに隣接する利得領域２０ａおよびＱスイッチ領域２０ｂを空間分離する。分離溝２０Ｂの底面は、第１上部クラッド層２５内に設けられている。具体的には、分離溝２０Ｂの底面は、エッチングストップ層２５Ｂの上面であり、リッジ部２０Ａの両脇のすそ野に相当する部分（エッチングストップ層２５Ａ）よりも高い位置に設けられている。分離領域２０ｃの幅（リッジ部２０Ａの幅方向の幅）Ｄ３は、利得領域２０ａの幅Ｄ１およびＱスイッチ領域２０ｂの幅Ｄ２よりも広くなっている。これにより、分離溝２０Ｂによる導波光の散乱を抑えることができる。分離領域２０ｃのうち、分離溝２０Ｂの底部に相当する部分は、第１上部クラッド層２５（エッチングストップ層２５Ａ，２５Ｂを含む）によって構成されており、ｐ型半導体領域となっている。
　電流非注入領域２０ｄの上面には、第２上部クラッド層２６が露出している。電流非注入領域２０ｄの両脇（リッジ部２０Ａのうち、電流非注入領域２０ｄに相当する部分の両脇）には、エッチングストップ層２５Ａが露出している。電流非注入領域２０ｄは、エッチングストップ層２５Ａの上面から第２上部クラッド層２６の上面までの厚さに相当する高さを有している。電流非注入領域２０ｄの両脇（リッジ部２０Ａのうち、電流非注入領域２０ｄに相当する部分の両脇）は、コンタクト層２７からエッチングストップ層２５Ａの上面に相当する箇所まで掘り込まれている。
　半導体レーザ１は、さらに、例えば、半導体層２０上に、絶縁層２８、誘電体層２９、利得電極３１、Ｑスイッチ電極３２、分離電極３３およびパッド電極３４，３５，３６を備えている。絶縁層２８は、半導体層２０を保護するための層であり、半導体層２０の上面全体を覆っている。絶縁層２８は、例えば、ＳｉＯ2などの絶縁性の無機材料によって構成されている。誘電体層２９は、パッド電極３３，３４の静電容量を低減するための層である。誘電体層２９は、絶縁層２８の表面うち、土手部２０Ｃの直上部分に接して設けられており、例えば、ＳｉＯ2、または、ポリイミドなどによって構成されている。
　絶縁層２８は、リッジ部２０Ａの直上部分に複数の開口を有している。絶縁層２８に設けられた複数の開口は、利得領域２０ａごと、およびＱスイッチ領域２０ｂごとに１つずつ割り当てられている。利得電極３１は、絶縁層２８のうち、利得領域２０ａの直上部分に形成された開口内に形成されており、リッジ部２０Ａの上面（コンタクト層２７の上面）に接して形成されている。利得電極３１は、利得領域２０ａに電流を注入するための電極であり、金属材料によって構成されている。Ｑスイッチ電極３２は、絶縁層２８のうち、Ｑスイッチ領域２０ｂの直上部分に形成された開口内に形成されており、リッジ部２０Ａの上面（コンタクト層２７の上面）に接して形成されている。Ｑスイッチ電極３２は、Ｑスイッチ領域２０ｂにバイアス電圧を印加するための電極であり、金属材料によって構成されている。分離電極３３は、分離溝２０Ｂの底面上に、絶縁層２８を介して設けられている。分離電極３３は、絶縁層２８のうち、分離領域２０ｃの表面に接して形成されている。分離電極３３は、分離領域２０ｃに空乏領域３７（後述）を形成するための電極であり、金属材料によって構成されている。
　パッド電極３４，３５，３６は、土手部２０Ｃに形成されており、具体的には、誘電体層２９上に形成されている。パッド電極３４は、ワイヤ２０３をボンディングするための電極であり、利得電極３１と電気的に接続されている。パッド電極３５は、ワイヤ２０４をボンディングするための電極であり、Ｑスイッチ電極３２と電気的に接続されている。パッド電極３６は、ワイヤ２０５をボンディングするための電極であり、分離電極３３と電気的に接続されている。パッド電極３４，３５，３６は、金属材料によって構成されている。
　半導体レーザ１は、さらに、例えば、基板１０の裏面に接する下部電極４０を備えている。下部電極４０は、利得電極３１およびＱスイッチ電極３２とともに、半導体レーザ１を駆動するための電極である。下部電極４０は、金属材料によって構成されている。半導体レーザ１がサブマウント２０１上に実装されている場合、下部電極４０は、サブマウント２０１上のシート状の電極２０２と、例えばＡｕＳｎ等の半田を介して接続されている。電極２０２は、ワイヤ２０５をボンディングするための電極でもある。サブマウント２０１は、放熱性の高い絶縁性の材料によって構成されている。
[製造方法]
　次に、本実施の形態に係る半導体レーザ１の製造方法について説明する。図９は、半導体レーザ１の製造過程におけるウェハの断面構成例を表したものである。図１０は、図９に続く製造過程におけるウェハの断面構成例を表したものである。図１１は、図１０に続く製造過程におけるウェハの断面構成例を表したものである。図１２Ａ，図１２Ｂ，図１２Ｃは、図１１に続く製造過程におけるウェハの断面構成例を表したものである。図１２Ａは、図１のＢ－Ｂ線に対応する箇所の断面構成例を表したものである。図１２Ｂは、図１のＣ－Ｃ線に対応する箇所の断面構成例を表したものである。図１２Ｃは、図１のＤ－Ｄ線に対応する箇所の断面構成例を表したものである。図１３は、図１２Ａに続く製造過程におけるウェハの断面構成例を表したものである。
　半導体レーザ１を製造するためには、例えばＳｉがドープされたｎ型ＧａＡｓからなる基板１０上に、化合物半導体を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法などのエピタキシャル結晶成長法により一括に形成する。この際、化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン(ＡｓＨ3)などのメチル系有機金属ガスを用いる。
　まず、基板１０（ウェハ）をＭＯＣＶＤ炉に入れる。次に、基板１０上に、下部クラッド層２１（例えばＳｉドープのｎ型Ａｌx1Ｇａ1-x1Ａｓ）と、下部ガイド層２２（例えばＳｉドープのｎ型Ａｌx2Ｇａ1-x2Ａｓ）とをこの順に形成する（図９参照）。続いて、下部ガイド層２２上に、活性層２３（例えばＡｌ0.1Ｇａ0.9ＡｓおよびＡｌ0.4Ｇａ0.6Ａｓが交互に積層された多重量子井戸構造）を形成する（図９参照）。次に、活性層２３上に、上部ガイド層２４（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）と、第１上部クラッド層２５（例えばｐ型Ａｌ0.5Ｇａ0.5Ａｓ）とをこの順に形成する（図９参照）。このとき、第１上部クラッド層２５内に、上部ガイド層２４上に、エッチングストップ層２５Ａ（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）と、エッチングストップ層２５Ｂ（例えばｐ型Ａｌ0.3Ｇａ0.7Ａｓ）とを互いに離間して形成する（図９参照）。
　次に、基板１０（ウェハ）をＭＯＣＶＤ炉から取り出す。次に、第１上部クラッド層２５の表面のうち、所定の領域にＺｎを拡散する。これにより、不純物拡散領域２５Ｃが形成される（図９参照）。このとき、リッジ部２０Ａとなる部分だけでなく、リッジ部２０Ａの両脇に相当する部分にも、Ｚｎを拡散する。これにより、リッジ部２０Ａとなる部分のＺｎ濃度を容易に均一にすることができる。Ｚｎの拡散には、ＺｎＯ膜を用いた固相拡散法、または、気相拡散法などを用いることができる。例えば、第１上部クラッド層２５の表面のうち、所定の領域にＺｎＯ膜を形成して固相拡散を行ったのち、ＺｎＯ膜を剥離し、ＳｉＮ等で、第１上部クラッド層２５の表面全体を覆う。その後、基板１０（ウェハ）をアニールすることにより、第１上部クラッド層２５の表層から深部にＺｎが拡散し、表層のＺｎ濃度を所望の濃度にまで下げることができる。
　次に、第１上部クラッド層２５の表面を希塩酸等で清浄したのち、再び、基板１０（ウェハ）をＭＯＣＶＤ炉に入れる。次に、第１上部クラッド層２５上に、第２上部クラッド層２６（例えばＣドープのｐ型Ａｌ0.5Ｇａ0.5Ａｓ）と、コンタクト層２７は（例えばＣドープのｐ型ＧａＡｓ）とをこの順に形成する。このようにして、基板１０上に半導体層２０を形成する（図１０参照）。
　次に、基板１０（ウェハ）をＭＯＣＶＤ炉から取り出す。次に、例えばＣＶＤ法などを用いて、半導体層２０（コンタクト層２７）の表面に、所定のパターンのハードマスク（ＳｉＯ2等からなる膜）を形成する。次に、例えばドライエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ｂに到達する直前まで掘り込む。その後、例えばフッ酸系のウエットエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ｂまで掘り込む。このようにして分離溝２０Ｂを形成する（図１１参照）。その後、上記のハードマスクを除去する。
　次に、例えばＣＶＤ法などを用いて、新たに、所定のパターンのハードマスク（ＳｉＯ2等からなる膜）を形成する。次に、例えばドライエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、リッジ部２０Ａの両脇部分に相当する箇所を、エッチングストップ層２５Ａに到達する直前まで掘り込む。その後、例えばフッ酸系のウエットエッチング法を用いて、ハードマスクに形成された開口を介して、半導体層２０を選択的にエッチングすることにより、例えば、半導体層２０をエッチングストップ層２５Ａまで掘り込む。このようにしてリッジ部２０Ａおよび２つの土手部２０Ｃを形成する（図１２Ａ，図１２Ｂ，図１２Ｃ参照）。その後、上記のハードマスクを除去する。
　なお、ウエットエッチングを用いずに、ドライエッチングだけで、分離溝２０Ｂ、リッジ部２０Ａおよび２つの土手部２０Ｃを形成してもよい。ドライエッチングの場合には、光干渉をモニターすることにより、エッチング深さを高精度かつリアルタイムに把握することができる。例えば、エッチングストップ層２５Ｂや、エッチングストップ層２５Ａに到達すると、光干渉によって光強度が変化するので、光強度の変化を捉えることにより、エッチングストップ層２５Ｂや、エッチングストップ層２５Ａの表面に到達したことを認識することができる。
　次に、例えばＣＶＤ法などを用いて、分離溝２０Ｂ、リッジ部２０Ａおよび２つの土手部２０Ｃを含む表面全体に、絶縁層２８を形成する（図１３参照）。次に、例えばＣＶＤ法などを用いて、絶縁層２８のうち、土手部２０Ｃの直上に誘電体層２９を形成する。次に、例えば蒸着法などを用いて、絶縁層２８のうち、各利得領域２０ａの直上に形成された開口内に利得電極３１を形成するとともに、絶縁層２８のうち、各Ｑスイッチ領域２０ｂの直上に形成された開口内にＱスイッチ電極３２を形成する（図１３参照）。さらに、例えば蒸着法などを用いて、利得電極３１およびＱスイッチ電極３２の形成と同時に、絶縁層２８のうち、分離領域２０ｃの表面上に分離電極３３を形成する（図１３参照）。次に、例えば蒸着法などを用いて、絶縁層２８および誘電体層２９上に、パッド電極３４，３５，３６を形成する。このとき、パッド電極３５とパッド電極３６とが互いに短絡するのを防ぐために、パッド電極３６を形成する前に、あらかじめ、パッド電極３５のうち、パッド電極３６を形成する表面上に、ＳｉＯ2等からなる絶縁層２８Ａ（図７参照）を形成しておく。さらに、必要に応じて、例えばめっき法を用いて、パッド電極３４，３５，３６を厚膜化する。パッド電極３４，３５，３６を厚膜化することにより、パッド電極３４，３５，３６が、リッジ部２０Ａと土手部２０Ｃとの間で断切れするのを防ぐことができる。
　次に、必要に応じて、基板１０の裏面を研磨して、基板１０厚さを所望の厚さに調整する。次に、例えば蒸着法などを用いて、基板１０の裏面に、下部電極４０を形成する。次に、基板１０（ウェア）をへき開することにより、前端面Ｓ１および後端面Ｓ２を形成する。最後に、前端面Ｓ１に反射防止膜を形成するとともに、後端面Ｓ２に多層反射膜を形成する。このようにして、半導体レーザ１が製造される。
　このようにして製造された半導体レーザ１では、駆動回路（例えば後述のレーザドライバ３０４）が、例えば振幅が数Ｖ、パルス幅がｎｓオーダー（例えば１ｎｓ程度）の順バイアス（パルス電圧Ｖ１）を出力する。これにより、利得領域２０ａ（利得電極３１）の電圧が、例えば、図１５、図１６に示したように、パルス電圧Ｖ１となる。さらに、駆動回路（例えば後述のレーザドライバ３０４）が、例えばマイナス数Ｖの逆バイアス（電圧Ｖ２）（電圧Ｖ２＜０）を出力する。これにより、Ｑスイッチ領域２０ｂ（Ｑスイッチ電極３２）の電圧が、例えば、図１５、図１６に示したように、電圧Ｖ２となる。さらに、駆動回路（例えば後述のレーザドライバ３０４）が、例えばプラス数Ｖの順バイアス（電圧Ｖ３）（電圧Ｖ３＞パルス電圧Ｖ１）を出力する。これにより、分離領域２０ｃの電圧が、例えば、図１５、図１６に示したように、電圧Ｖ３となる。
　このとき、電圧Ｖ２が、例えば、図１５に示したようにＤＣ（固定値）であってもよいし、図１６に示したように、パルス電圧Ｖ１の印加に応じたパルス電圧であってもよい。電圧Ｖ２が、例えば、パルス電圧Ｖ１の立ち上がり時からピーク時までの期間を含む期間に負方向に大きくなるパルス電圧であってもよい。電圧Ｖ３は、例えば、図１５，図１６に示したようにＤＣ（固定値）となっている。このとき、利得領域２０ａでは、パルス電圧Ｖ１の印加に伴って、利得領域２０ａに流れる電流が大きくなるにつれて、活性層２３にキャリアが次第に蓄積される。そして、キャリア密度が発振閾値を超えた時点で、光子密度が急速に上昇してレーザ発振が起こる。これにより、蓄積された電子－正孔対が急速に消費され、発振閾値密度を下回った時点から光子密度が急速に減少してレーザ発振が停止する。これにより、図１７の太線に示したように、パルス電圧Ｖ１自体のパルス幅よりも短いパルス幅（例えば２００ｐｓ以下のパルス幅）のレーザ光パルスが得られる。
　なお、図１７の破線は、Ｑスイッチ領域２０ｂを接地した場合のレーザ光パルスの一例を表したものである。図１７の破線に示したレーザ光パルスでは、パルス幅がサブｎｓ程度となっている。Ｑスイッチ領域２０ｂを接地した場合には、Ｑスイッチ領域２０ｂに生成した光起電流による電圧降下が少なく、Ｑスイッチ領域２０ｂが、電圧変動の少ない吸収体として動作するので、パルス電圧Ｖ１の波形に近い光パルスが得られる。
　Ｑスイッチ動作における活性層のキャリア密度の振舞について、ＴＲＥ：Traveling-wave rate equation（参考文献：Ultrafast diode lasers, Peter Vasilev, Atech House P ublishers）でモデリング出来る事が知られている。図１８、図１９、図２０は、ＴＲＥ法を参考に本発明者らが独自に半導体レーザ１に準じたモデルを検証した結果の一例を表したものである。図１８は、共振器長１０００μｍにおいて２つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図１９は、共振器長１０００μｍにおいて５つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図２０は、共振器長１０００μｍにおいて９つの利得領域２０ａを設け、４Ａのステップ電流を入力した後の過渡応答を表したものである。図１８、図１９、図２０のいずれにおいても、Ｑスイッチ領域２０ｂには逆バイアスが印加されている。
　利得領域２０ａのキャリア密度は徐々に増加して０．６ｎｓ程度でピーク値（１．２×１０25ｃｍ-3）に達する。一方、利得領域２０ａの端では、キャリア密度は透明キャリア密度よりも少し多い程度で飽和している。これは、それぞれの利得領域２０ａ内の光により誘導放出が促進されてしまうためである。図１９では、誘導放出によるキャリア密度が低減される領域が減少する。図２０では、平均的なキャリア密度が増加していることがわかる。このように、利得領域２０ａに高電流注入するＱスイッチ半導体レーザでは、それぞれの利得領域２０ａの長さが５００μｍ以下、望ましくは３００μｍ以下となっていることが好ましい。ただし、共振器長の分割数の増加により分離領域数が増加し、利得領域２０ａとＱスイッチ領域２０ｂとの間の部分の合成抵抗が低下してしまう。合成抵抗が１００ｋオーム以上になるように分割数を調整することが好ましい。
　利得領域２０ａのキャリア寿命はキャリア密度の二乗に依存する。そのため、利得領域２０ａのキャリア寿命は高電流注入時に飽和する。一般的な半導体レーザでは、飽和キャリア密度よりも十分低いキャリア密度でレーザ発振する。利得領域２０ａの飽和キャリア密度における最大利得よりも、Ｑスイッチ領域２０ｂの損失がぎりぎり小さくなるように逆バイアスを調整するとレーザ発振が生じる。図１５に従って、例えば逆バイアスが高抵抗を介して印加される場合、Ｑスイッチ領域２０ｂの光電流により電圧降下が起こるので、逆バイアスが小さくなり半導体レーザ１のＱ値が急激に増加する。これにより高い尖頭値を持つパルス光が得られる。利得領域２０ａからＱスイッチ領域２０ｂへの電流リークが大きくなると、高抵抗で電圧降下する。そのため、Ｑスイッチ領域２０ｂへの逆バイアスの印加が困難になるほか、Ｑ値の変動が小さくなりパルス光の尖頭値が低下する、またはパルス幅が増加するなど望ましくない影響が出る。このようなパッシブＱスイッチ方式として、本実施の形態に係る半導体レーザ１の構造を適用できる。
　一方で、図１８、図１９、図２０に示したように、利得領域２０ａのキャリア密度は０．６ｎｓ程度遅れてピーク値に達する。図１６に従って、利得領域２０ａのパルス電流を印加する前に、Ｑスイッチ領域２０ｂに逆バイアスを印加し、利得領域２０ａのキャリア密度が飽和した後にＱスイッチ領域２０ｂの損失をアクティブに低下させると利得は損失を上回りレーザ発振が生じる。Ｑスイッチ領域２０ｂの光電流はパッシブＱスイッチ方式と同様に、電圧降下する。そのため、Ｑ値の増加速度が高まり、高い尖頭値を持つパルス光が得られる。キャリア密度の飽和時間は活性層２３の構造などに依存するため、概ね３ｎｓ以内である。従って、利得領域２０ａ用のパルス電流の幅が５ｎｓ以上であっては無効電流が増加するため望ましくない。
[効果]
　次に、本実施の形態に係る半導体レーザ１の効果について説明する。
　近年の３Ｄ形状測定技術の発展は目覚ましく、ゲームデバイスや各種エレクトロニクス製品におけるジェスチャー入力や自動車の予防安全、自動運転の分野で積極的に活用されている。ＴＯＦ（Time of flight）法を用いたレーザレーダは、対象物に照射したパルス光が散乱され戻るまでの時間を計測し、対象物までの距離を計測する直接的な手法であり、広く用いられている。レーザレーダでは、システムを構成するデバイス性能により利用範囲が制限される。レーザ光源のパルスエネルギーが高い程、測定距離が長くなり、また距離精度が向上する。パルス光を直接発生することの可能な半導体レーザは小型かつ安価に提供でき、電気光変換効率が高く、また低消費電力化できるなど産業上のメリットが多い。B. Lanzらは可飽和吸収特性を備えたワイドストライプ型の半導体レーザでパルス幅８０ｐｓ、パルスエネルギー３ｎＪを得ている（Brigitte Lanz, Boris S. Ryvkin, Eugene A. Avrutin, and Juha T. Kostamovaara, "Performance improvement by a saturable absorber in gain-switched asymmetric-waveguide laser diodes." Opt. Express 2978
 1, V0l. 21, 2013）。
　半導体レーザでパルスエネルギーを増加するためには、利得領域に注入されるキャリア数を増加する必要がある。そのため、活性層を厚くしたり、ストライプ幅を広くしたりする他、可飽和吸収領域に逆バイアスを印加してＱ値の変化を大きくしたりする。このように共振器内のＱ値を変化させる方式はＱスイッチ型半導体レーザと呼ばれる。パッシブＱスイッチ型半導体レーザは受動的にＱ値の変化を誘発する。アクティブＱスイッチ型のパルス半導体レーザはＱスイッチ領域に印加する逆バイアスを変調してさらにＱ値の変化を大きくできる。更にパルスエネルギーを大きくするためにはＱ値の変化を大きくし、利得領域への印加電圧をより大きくする必要がある。特にストライプ幅数μｍ以下のナローストライプ構造でＷクラスのパルス尖頭値を得る場合には、Ｑスイッチ領域と利得領域の電位差が大きくなり１０Ｖ以上に達する。
　しかしながら、ＡｌＧａＡｓ等からなる従来のＱスイッチ型のパルス半導体レーザでは、Ｑスイッチ領域と利得領域との間の抵抗が小さい。そのため、Ｑスイッチ領域と利得領域との電位差が大きくなると、Ｑスイッチ領域と利得領域との間のリーク電流が増大する。このようなリーク電流は、様々な要因によりＱスイッチ動作を阻害する。例えば、パッシブＱスイッチ型のパルス半導体レーザにおいては、Ｑスイッチ領域の光電流よりもリーク電流が大きくなると、Ｑ値の変化が小さくなる。アクティブＱスイッチ型のパルス半導体レーザにおいては、スイッチング素子の許容電流を大きくする必要があり、スイッチング速度が低下する。
　Ｑスイッチ領域と利得領域との間の抵抗を増加させる方法として、分離領域に溝を形成することが考えられる。分離領域に溝を形成することにより、導波ロスが増大する他に、分離領域での光反射により利得領域内で誘導放出が増加したり、レーザ発振によりパルスエネルギーが低下する。２電極間の光学的な結合を保存したまま２電極間の抵抗を増大する手法として、発光領域から離れた領域に、基板にまで達する分離溝を設けるとともに、発光領域近傍には、表層のｎ型ＧａＡs電極層だけを除去することが提案されている（特開平１－２６２６８３号公報）。しかし、このようにした場合であっても、ｎ型ＧａＡs電極層の下にはｐ型ＡｌＧaＡｓクラッド層があるので、ｐ型ＡｌＧaＡｓクラッド層を介して電流リークが生じてしまう。２電極間の抵抗を増大する他の方法として、２電極間にイオン注入する方法が提案されている（特開２００８－２５８２７４号公報）。しかし、このようにした場合には、イオン注入による欠陥の増加により、導波ロスが増加し、長期信頼性が低下する可能性がある。また、イオン注入により導電型を反転させる場合、反転領域には、欠陥等による電流パスが生じるので、電流リークによる影響が無視できない。
　一方、本実施の形態に係る半導体レーザ１では、Ｑスイッチ領域２０ｂに逆バイアス電圧が印加されており、さらに、分離領域２０ｃの逆バイアス電圧が小さく、十分ではないときには、例えば、図１４Ａに示したように、活性層２３のうち、Ｑスイッチ領域２０ｂの下部に相当する部分と、第１上部クラッド層２５のうち、Ｑスイッチ領域２０ｂと分離領域２０ｃとの境界部分とに空乏領域３７が形成されている。しかし、分離領域２０ｃの逆バイアス電圧が大きくなると、例えば、図１４Ｂに示したように、活性層２３のうち、Ｑスイッチ領域２０ｂの下部に相当する部分と、活性層２３、上部ガイド層２４および第１上部クラッド層２５のうち、Ｑスイッチ領域２０ｂと分離領域２０ｃとの境界部分とに空乏領域３７が形成される。ここで、活性層２３の厚さが２００ｎｍ、上部ガイド層２４の厚さが１００ｎｍ、第１上部クラッド層２５の厚さが３５０ｎｍとなっており、さらに、活性層２３、上部ガイド層２４および第１上部クラッド層２５の平均的なキャリア密度が１×１０17ｃｍ-3となっている場合に、Ｑスイッチ領域２０ｂに－１０Ｖの逆バイアス電圧が印加されているときには、空乏領域３７の上端は、ｐｎジャンクション２０Ｊから３７５ｎｍである。また、活性層２３の厚さが２００ｎｍ、上部ガイド層２４の厚さが１００ｎｍ、第１上部クラッド層２５の厚さが３５０ｎｍとなっており、さらに、活性層２３、上部ガイド層２４および第１上部クラッド層２５の平均的なキャリア密度が５×１０16ｃｍ-3となっている場合に、Ｑスイッチ領域２０ｂに－１０Ｖの逆バイアス電圧が印加されているときには、空乏領域３７の上端は、ｐｎジャンクション２０Ｊから５５０ｎｍである。いずれの場合にも、空乏領域３７の上端は、活性層２３の上方にある。従って、光吸収により生成したホールは、活性層２３にかかる電界により速やかに排出され、光吸収量が増加する。さらに、空乏領域３７は、分離領域２０ｃにまで広がるので、利得領域２０ａとＱスイッチ領域２０ｂとの間（つまり、分離領域２０ｃ）が高抵抗化し、１００ｋオーム以上となる。その結果、利得領域２０ａからＱスイッチ領域２０ｂへの電流リークを１ｍＡ以下とすることができ、ほとんど無視できるほど小さくすることができる。また、利得領域２０ａのキャリアの光散乱が抑制されて、注入キャリア密度が増大するので、半導体レーザ１を高出力化することができる。
＜２．第１の実施の形態の変形例＞
　次に、上記実施の形態に係る半導体レーザ１の変形例について説明する。
[変形例Ａ]
　上記実施の形態において、例えば、図２１に示したように、駆動回路（例えば後述のレーザドライバ３０４）から出力される電圧Ｖ３が、パルス電圧Ｖ１の印加に応じたパルス電圧波形を含んでいてもよい。電圧Ｖ３は、例えば、利得領域２０ａにパルス電圧Ｖ１が印加された後（例えば、パルス電圧Ｖ１のピークが過ぎた時）に負方向にピークとなるパルス電圧波形を含んでいてもよい。電圧Ｖ３において、上述のパルス電圧波形は、パルス電圧Ｖ１が利得領域２０ａに印加されている期間であって、かつ、パルス電圧Ｖ１のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を含んでいてもよい。つまり、電圧Ｖ３は、パルス電圧Ｖ１が利得領域２０ａに印加されている期間内に立ち下がるパルス電圧波形を含んでいてもよい。
　このとき、駆動回路（例えば後述のレーザドライバ３０４）は、図２１の一点鎖線で示したように、例えばマイナス数Ｖの逆バイアス（電圧Ｖ２）（電圧Ｖ２＜０）を出力する。しかし、電圧Ｖ３における、負方向にピークとなるパルス電圧波形によって、Ｑスイッチ領域２０ｂ（Ｑスイッチ電極３２）の電圧Ｖ２’には、正方向にピークとなるパルス電圧変動が引き起こされる。電圧Ｖ２’は、例えば、利得領域２０ａにパルス電圧Ｖ１が印加された後（例えば、パルス電圧Ｖ１のピークが過ぎた時）に正方向にピークとなるパルス電圧波形を含んでいる。つまり、電圧Ｖ３は、駆動回路（例えば後述のレーザドライバ３０４）から出力されたアクティブ波形であり、電圧Ｖ２は、電圧Ｖ３による電圧変動によって生じたパッシブ波形である。
　このようにした場合には、空乏領域３７が図１４Ｂの状態から図１４Ａの状態に移行し、すなわち利得領域２０ａとＱスイッチ領域２０ｂ間にリーク電流が生成される。リーク電流はＱスイッチ領域２０ｂの抵抗により電圧降下を引き起こし、Ｑスイッチ領域２０ｂの損失をアクティブに低下させると利得は損失を上回りレーザ発振が生じる。Ｑスイッチ領域２０ｂの光電流は、パッシブＱスイッチ方式と同様に電圧降下するので、Ｑ値の増加速度を高め、高い尖頭値を持つパルス光が得られる。
[変形例Ｂ]
　上記実施の形態およびその変形例において、例えば、図２２に示したように、分離領域２０ｃの幅（リッジ部２０Ａの幅方向の幅）Ｄ３は、利得領域２０ａの幅Ｄ１およびＱスイッチ領域２０ｂの幅Ｄ２と等しくなっていてもよい。このようにした場合であっても、分離溝２０Ｂに光ロスは非常に小さいので、半導体レーザ１を高出力化することができる。
[変形例Ｃ]
　上記実施の形態およびその変形例において、例えば、図２３に示したように、不純物拡散領域２５Ｃがリッジ部２０Ａ内にだけ設けられていてもよい。このようにした場合であっても、不純物拡散領域２５Ｃ内の不純物密度を均質化することは可能である。
[変形例Ｄ]
　上記実施の形態およびその変形例において、例えば、図２４に示したように、Ｑスイッチ領域２０ｂにおいても、不純物拡散領域２５Ｃと同様のもの（不純物拡散領域２５Ｄ）が設けられていてもよい。この場合、ｐｎジャンクション２０Ｊは、上記実施の形態およびその変形例と同様、リッジ部２０Ａの両脇のすそ野に相当する部分よりも低い位置に形成される。従って、空乏領域３７は、分離領域２０ｃにまで広がるので、利得領域２０ａとＱスイッチ領域２０ｂとの間（つまり、分離領域２０ｃ）が高抵抗化し、１００ｋオーム以上となる。その結果、利得領域２０ａからＱスイッチ領域２０ｂへの電流リークを１ｍＡ以下とすることができ、ほとんど無視できるほど小さくすることができる。
[変形例Ｅ]
　上記実施の形態およびその変形例において、例えば、図２５、図２６、図２７に示したように、エッチングストップ層２５Ａ，２５Ｂが省略されていてもよい。
＜２．第２の実施の形態＞
　次に、本開示の第２の実施の形態に係る距離測定装置３について説明する。図２８は、距離測定装置３の概略構成例を表したものである。距離測定装置３は、ＴＯＦ（Time Of Flight）方式により被検体１００までの距離を測定するものである。距離測定装置３は、光源として半導体レーザ装置２を備えたものである。距離測定装置３は、例えば、半導体レーザ装置２、受光部３０１、レンズ３０２，３０２、レーザドライバ３０４、増幅部３０５、計測部３０６、制御部３０７および演算部３０８を備えている。
　受光部３０１は、被検体１００で反射された光を検出する。受光部３０１は、例えば、フォトディテクタによって構成されている。受光部３０１は、アバランシェフォトダイオード（ＡＰＤ）、シングルフォトンアバランシェダイオード（ＳＰＡＤ）、または、マルチピクセルシングルフォトンアバランシェダイオード（ＭＰ－ＳＰＡＤ）などによって構成されていてもよい。レンズ３０２は、半導体レーザ装置２から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ３０３は、被検体１００で反射された光を集光し、受光部３０１に導くためのレンズであり、集光レンズである。
　レーザドライバ３０４は、例えば、半導体レーザ装置２（半導体レーザ１）を駆動するためのドライバ回路である。増幅部３０５は、例えば、受光部３０１から出力された検出信号を増幅するためのアンプ回路である。計測部３０６は、例えば、増幅部３０５から入力された信号と、参照信号との差分に対応する信号を生成するための回路である。計測部３０６は、例えば、Time to Digital Converter (TDC)によって構成されている。参照信号は、制御部３０７から入力される信号であってもよいし、半導体レーザ装置２の出力を直接検出する検出部の出力信号であってもよい。制御部３０７は、例えば、受光部３０１、レーザドライバ３０４、増幅部３０５および計測部３０６を制御するプロセッサである。演算部３０８は、計測部３０６で生成された信号に基づいて、距離情報を導出する回路である。
　距離測定装置３は、例えば、図２９に示したように、レンズ３０２と被検体１００との間に偏光ビームスプリッタ（ＰＢＳ）３０９を備えるとともに、ＰＢＳ３０９で反射された光を受光部３０１に入射させる反射ミラー３１０を備えていてもよい。このようにした場合には、半導体レーザ装置２から出射された光と、被検体１００で反射した光が、ＰＢＳ３０９と、被検体１００との間で同じ光路を通るので、計測精度を向上させることができる。
　距離測定装置３は、例えば、図３０に示したように、レンズ３０２と被検体１００との間に、半導体レーザ装置２から出射された光を走査させる走査部３１１を備えていてもよい。走査部３１１は、例えば、被検体１００の１軸上の距離情報、すなわち２次元計測を行うようになっている。図２９の距離測定装置３は、被検体１００の一か所のみの距離計測、すなわち距離方向のみの1次元計測を行うようになっていた。一方、図３０の距離測定装置３は、走査部３１１を備えているので、２次元計測を行うことができる。
　走査部３１１は、例えば、被検体１００の２軸上の距離情報、すなわち３次元計測を行うようになっていてもよい。このようにした場合には、図３０の距離測定装置３は、３次元計測を行うことができる。
　距離測定装置３は、例えば、図３１に示したように、ＰＢＳ３０９、反射ミラー３１０および走査部３１１を備えていてもよい。このようにした場合には、計測精度を向上させることができるだけでなく、２次元計測または３次元計測を行うことができる。
　本実施の形態では、距離測定装置３において、光源として半導体レーザ装置２が用いられている。これにより、高出力のレーザ光を出射させることができるので、検出精度を向上させることができる。
　本実施の形態では、距離測定装置３において、光源として半導体レーザ装置２が用いられている。これにより、高出力のレーザ光を出射させることができるので、検出精度を向上させることができる。
　以上、複数の実施の形態およびそれらの変形例を挙げて本開示を説明したが、本開示は上記各実施の形態に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本開示は以下のような構成を取ることができる。
（１）
　半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えるとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を備えた半導体レーザであって、
　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
　当該半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに備えた
　半導体レーザ。
（２）
　前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第１異組成比半導体層を有し、
　前記底面は、前記第１異組成比半導体層の上面の一部である
　（１）に記載の半導体レーザ。
（３）
　前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第２異組成比半導体層を有し、
　前記リッジ部の両脇のすそ野に相当する部分の上面は、前記第２異組成比半導体層の上面の一部である
　（２）に記載の半導体レーザ。
（４）
　前記底面と、前記リッジ部の両脇のすそ野に相当する部分の上面とは、ともに、ウエットエッチングにより形成された面である
　（１）ないし（３）のいずれか１つに記載の半導体レーザ。
（５）
　当該半導体レーザは、前記リッジ部の両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクションを有する
　（１）ないし（４）のいずれか１つに記載の半導体レーザ。
（６）
　前記第２半導体層は、各前記利得領域に対応する部分に、各前記Ｑスイッチ領域に対応する部分と比べて不純物濃度の相対的に高い前記第２導電型の不純物拡散領域を有する
　（１）ないし（５）のいずれか１つに記載の半導体レーザ。
（７）
　光源として半導体レーザを備え、
　前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
　前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有する
　電子機器。
（８）
　前記半導体レーザを駆動する駆動部をさらに備え、
　前記駆動部は、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
　（７）に記載の電子機器。
（９）
　前記電極に印加される順バイアスは、前記利得領域にパルス電圧が印加されている期間であって、かつ前記利得領域に印加されるパルス電圧波形のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を有する
　（７）に記載の電子機器。
（１０）
　半導体レーザの駆動方法であって、
　前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
　前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有し、
　当該駆動方法では、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
　半導体レーザの駆動方法。
（１１）
　前記パルス電圧のパルス幅はｎｓオーダーである
　（１０）に記載の半導体レーザの駆動方法。
（１２）
　前記順バイアスはＤＣである
　（１１）に記載の半導体レーザの駆動方法。
　本出願は、日本国特許庁において２０１６年８月２３日に出願された日本特許出願番号第２０１６－１６２７７３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (12)

  1. 　半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に備えるとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を備えた半導体レーザであって、
    　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
    　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
    　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
    　当該半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに備えた
    　半導体レーザ。
  2. 　前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第１異組成比半導体層を有し、
    　前記底面は、前記第１異組成比半導体層の上面の一部である
    　請求項１に記載の半導体レーザ。
  3. 　前記第２半導体層は、当該第２半導体層の他の部分の組成比とは異なる組成比の第２異組成比半導体層を有し、
    　前記リッジ部の両脇のすそ野に相当する部分の上面は、前記第２異組成比半導体層の上面の一部である
    　請求項２に記載の半導体レーザ。
  4. 　前記底面と、前記リッジ部の両脇のすそ野に相当する部分の上面とは、ともに、ウエットエッチングにより形成された面である
    　請求項３に記載の半導体レーザ。
  5. 　当該半導体レーザは、前記リッジ部の両脇のすそ野に相当する部分よりも低い位置に、ｐｎジャンクションを有する
    　請求項１に記載の半導体レーザ。
  6. 　前記第２半導体層は、各前記利得領域に対応する部分に、各前記Ｑスイッチ領域に対応する部分と比べて不純物濃度の相対的に高い前記第２導電型の不純物拡散領域を有する
    　請求項１に記載の半導体レーザ。
  7. 　光源として半導体レーザを備え、
    　前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
    　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
    　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
    　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
    　前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有する
    　電子機器。
  8. 　前記半導体レーザを駆動する駆動部をさらに備え、
    　前記駆動部は、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
    　請求項７に記載の電子機器。
  9. 　前記電極に印加される順バイアスは、前記利得領域にパルス電圧が印加されている期間であって、かつ前記利得領域に印加されるパルス電圧波形のピークを過ぎた期間内に負方向にピークとなるパルス電圧波形を有する
    　請求項７に記載の電子機器。
  10. 　半導体レーザの駆動方法であって、
    　前記半導体レーザは、半導体基板上に、第１導電型の第１半導体層、活性層および第２導電型の第２半導体層をこの順に有するとともに、前記第２半導体層に形成された、積層面内方向に延在するリッジ部を有し、
    　前記リッジ部は、複数の利得領域および複数のＱスイッチ領域が前記リッジ部の延在方向に、分離領域を介して交互に配置された構造を有し、
    　各前記分離領域は、互いに隣接する前記利得領域および前記Ｑスイッチ領域を空間分離する分離溝を有し、
    　前記分離溝は、前記第２半導体層内であって、かつ前記リッジ部の両脇のすそ野に相当する部分よりも高い位置に底面を有し、
    　前記半導体レーザは、前記底面上に、絶縁層を介して設けられた電極をさらに有し、
    　当該駆動方法では、前記利得領域に順バイアスのパルス電圧を印加するとともに、前記Ｑスイッチ領域に逆バイアスを印加し、さらに、前記電極に順バイアスを印加する
    　半導体レーザの駆動方法。
  11. 　前記パルス電圧のパルス幅はｎｓオーダーである
    　請求項１０に記載の半導体レーザの駆動方法。
  12. 　前記順バイアスはＤＣである
    　請求項１１に記載の半導体レーザの駆動方法。
PCT/JP2017/023040 2016-08-23 2017-06-22 半導体レーザ、電子機器、および半導体レーザの駆動方法 WO2018037697A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/323,027 US10587092B2 (en) 2016-08-23 2017-06-22 Semiconductor laser, electronic apparatus, and method of driving semiconductor laser
JP2018535488A JP6927226B2 (ja) 2016-08-23 2017-06-22 半導体レーザ、電子機器、および半導体レーザの駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-162773 2016-08-23
JP2016162773 2016-08-23

Publications (1)

Publication Number Publication Date
WO2018037697A1 true WO2018037697A1 (ja) 2018-03-01

Family

ID=61246558

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/023040 WO2018037697A1 (ja) 2016-08-23 2017-06-22 半導体レーザ、電子機器、および半導体レーザの駆動方法

Country Status (3)

Country Link
US (1) US10587092B2 (ja)
JP (1) JP6927226B2 (ja)
WO (1) WO2018037697A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100644A1 (ja) * 2019-11-18 2021-05-27 ソニー株式会社 Ｑスイッチ半導体発光素子及び測距装置
WO2023017631A1 (ja) * 2021-08-11 2023-02-16 ソニーグループ株式会社 半導体レーザー、測距装置および車載装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7160045B2 (ja) * 2017-11-02 2022-10-25 ソニーグループ株式会社 半導体レーザ駆動回路、距離測定装置及び電子機器
US11600965B2 (en) * 2018-05-21 2023-03-07 Google Llc Burst mode laser driving circuit
WO2019226337A1 (en) * 2018-05-21 2019-11-28 Google Llc Wavelength drift suppression for burst-mode tunable eml transmitter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106094A (ja) * 1989-09-15 1991-05-02 American Teleph & Telegr Co <Att> 半導体レーザ装置
WO1997037406A1 (de) * 1996-03-29 1997-10-09 HEINRICH-HERTZ-INSTITUT FüR NACHRICHTENTECHNIK BERLIN GMBH Gütegesteuerter halbleiterlaser
JP2000338453A (ja) * 1999-05-26 2000-12-08 Agency Of Ind Science & Technol 半導体光パルス圧縮導波路素子
JP2004214603A (ja) * 2002-11-11 2004-07-29 Sharp Corp 半導体レーザ、半導体レーザ駆動装置、および半導体レーザ駆動方法
JP2011018784A (ja) * 2009-07-09 2011-01-27 Sony Corp 半導体レーザ素子及びその駆動方法、並びに、半導体レーザ装置
JP2013026351A (ja) * 2011-07-19 2013-02-04 Sony Corp 光発振装置及び記録装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738457B2 (ja) * 1986-07-18 1995-04-26 株式会社東芝 光・電子双安定素子
JP2643276B2 (ja) 1988-04-14 1997-08-20 日本電気株式会社 半導体レーザの駆動方法
US5023878A (en) * 1989-09-15 1991-06-11 At&T Bell Laboratories Apparatus comprising a quantum well device and method of operating the apparatus
JPH0590700A (ja) 1991-09-30 1993-04-09 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその製造方法
JPH10229252A (ja) 1997-02-18 1998-08-25 Hamamatsu Photonics Kk 光パルス発生素子
JP2005039099A (ja) * 2003-07-16 2005-02-10 Hamamatsu Photonics Kk 光パルス発生素子
JP2005197511A (ja) * 2004-01-08 2005-07-21 Hamamatsu Photonics Kk 光パルス発生素子
JP4909159B2 (ja) 2007-04-02 2012-04-04 日本電信電話株式会社 半導体導波路素子およびその作製方法ならびに半導体レーザ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106094A (ja) * 1989-09-15 1991-05-02 American Teleph & Telegr Co <Att> 半導体レーザ装置
WO1997037406A1 (de) * 1996-03-29 1997-10-09 HEINRICH-HERTZ-INSTITUT FüR NACHRICHTENTECHNIK BERLIN GMBH Gütegesteuerter halbleiterlaser
JP2000338453A (ja) * 1999-05-26 2000-12-08 Agency Of Ind Science & Technol 半導体光パルス圧縮導波路素子
JP2004214603A (ja) * 2002-11-11 2004-07-29 Sharp Corp 半導体レーザ、半導体レーザ駆動装置、および半導体レーザ駆動方法
JP2011018784A (ja) * 2009-07-09 2011-01-27 Sony Corp 半導体レーザ素子及びその駆動方法、並びに、半導体レーザ装置
JP2013026351A (ja) * 2011-07-19 2013-02-04 Sony Corp 光発振装置及び記録装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021100644A1 (ja) * 2019-11-18 2021-05-27 ソニー株式会社 Ｑスイッチ半導体発光素子及び測距装置
WO2023017631A1 (ja) * 2021-08-11 2023-02-16 ソニーグループ株式会社 半導体レーザー、測距装置および車載装置

Also Published As

Publication number Publication date
US20190181608A1 (en) 2019-06-13
JPWO2018037697A1 (ja) 2019-06-20
US10587092B2 (en) 2020-03-10
JP6927226B2 (ja) 2021-08-25

Similar Documents

Publication Publication Date Title
JP6897684B2 (ja) 半導体レーザ、電子機器、および半導体レーザの駆動方法
JP6927226B2 (ja) 半導体レーザ、電子機器、および半導体レーザの駆動方法
US7680172B2 (en) Laser diode device
CN103545714B (zh) 一种具有新型近腔面电流非注入区结构的半导体激光器及制造方法
US20020024052A1 (en) Edge emission type semiconductor device for emitting super luminescent light, its manufacture and spatial optical communication device
CN110880675A (zh) 侧面光栅氧化限制结构单纵模边发射激光器及其制备方法
JPWO2018083896A1 (ja) 半導体素子、半導体レーザ及び半導体素子の製造方法
CN1327582C (zh) 半导体激光器装置及使用该半导体激光器装置的拾光设备
KR20080102249A (ko) 반도체 레이저 장치
JP2010205810A (ja) 半導体レーザ素子の駆動方法及び半導体レーザ装置
JP2004186678A (ja) 窒化物半導体発光素子
JPWO2018020793A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7404267B2 (ja) 半導体レーザおよび電子機器
TWI740538B (zh) 半導體光學元件
US20230231362A1 (en) Semiconductor laser with a horizontal laser element and a vertical laser element, lidar system and production method
JPS58114479A (ja) 半導体発光装置
JP4690206B2 (ja) 半導体装置およびその製造方法
JP2022140943A (ja) 半導体発光装置および光結合装置
KR102103515B1 (ko) 레이저 다이오드 구조 및 제조 방법
KR101136161B1 (ko) 레이저 다이오드
JP2010219287A (ja) 半導体発光素子およびその製造方法
US20240085534A1 (en) Light emitting device, ranging device and movable object
JPH0433386A (ja) 端面出射型半導体発光素子およびその駆動方法
Kyaw Quantum dots based superluminescent diodes and photonic crystal surface emitting lasers
CN114512897A (zh) 一种通过侧向吸收区来抑制侧向激射的宽条形大功率半导体激光器及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17843185

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018535488

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17843185

Country of ref document: EP

Kind code of ref document: A1