WO2018021003A1 - アクティブスナバ回路 - Google Patents

アクティブスナバ回路 Download PDF

Info

Publication number
WO2018021003A1
WO2018021003A1 PCT/JP2017/025168 JP2017025168W WO2018021003A1 WO 2018021003 A1 WO2018021003 A1 WO 2018021003A1 JP 2017025168 W JP2017025168 W JP 2017025168W WO 2018021003 A1 WO2018021003 A1 WO 2018021003A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
snubber
switching element
snubber circuit
surge voltage
Prior art date
Application number
PCT/JP2017/025168
Other languages
English (en)
French (fr)
Inventor
健志 ▲濱▼田
規生 福井
Original Assignee
Fdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fdk株式会社 filed Critical Fdk株式会社
Publication of WO2018021003A1 publication Critical patent/WO2018021003A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a snubber circuit that protects components / circuits from surge voltage (overvoltage) generated during switching of a switching element, and more particularly to an active snubber circuit with reduced power consumption.
  • a surge voltage generated when switching a switching element is a spike-like high voltage, which may damage the switching element or other circuit elements.
  • a snubber circuit is known.
  • the conventional first snubber circuit includes a resistance element and a capacitor connected in series between the output nodes of the rectifier circuit. The energy of the surge voltage is stored in the capacitor and then consumed as heat by the resistance element. Further, the conventional second snubber circuit differentiates the output voltage of the second coil and the transistor and capacitor connected in series between the output nodes of the rectifier circuit, the second coil electromagnetically coupled to the first coil, and the second coil. And a differentiating circuit applied to the gate of the transistor. In this snubber circuit, the transistor is turned on at the timing when the surge voltage is generated in the rectifier circuit, and the energy of the surge voltage is stored in the capacitor and then released (see, for example, Patent Document 1).
  • the loss of circuit elements such as resistors constituting the snubber circuit is a factor that reduces the power conversion efficiency of the power supply device. There is a risk of becoming.
  • the second conventional snubber circuit has a problem that the power consumption is small, but the circuit area is large and the cost is high.
  • the present invention has been made in view of such a situation, and an object of the present invention is to provide an active snubber circuit that is small in size and low in cost, and is less likely to reduce the power conversion efficiency of the power supply device.
  • the present invention includes a snubber circuit that is connected in parallel to a switching element and absorbs a surge voltage generated during switching of the switching element, a differentiation circuit that differentiates an output voltage of the switching element, and an output voltage of the differentiation circuit is a threshold voltage.
  • the semiconductor device includes a semiconductor switch that is turned on while the semiconductor switch is on, and includes a switch circuit that forms a parallel connection of the snubber circuit to the switching element only while the semiconductor switch is on.
  • the output voltage of the differentiating circuit changes only at the timing when the switching element is turned on or off, that is, the timing at which a surge voltage can be generated. Therefore, the semiconductor switch of the switch circuit is turned on only at a timing at which a surge voltage can be generated. Therefore, the parallel connection of the snubber circuit with respect to the switching element is configured only at a timing at which a surge voltage can be generated. Thereby, the switching element can be accurately protected from the surge voltage. Since the snubber circuit does not function at the timing when no surge voltage is generated, it is possible to suppress a decrease in power conversion efficiency of the power supply device due to loss of circuit elements constituting the snubber circuit.
  • the output voltage waveform of the differentiation circuit changes according to the surge voltage waveform. That is, when the surge voltage is large, the time for the output voltage of the differentiating circuit to be equal to or higher than the threshold voltage is lengthened, and when the surge voltage is small, the time for the output voltage of the differentiating circuit to be equal to or higher than the threshold voltage is shortened. Therefore, the time for which the snubber circuit is connected in parallel to the switching element is long when the surge voltage is large, and is short when the surge voltage is small. As a result, the time during which the snubber circuit functions can be accurately adjusted according to the magnitude of the surge voltage. A decrease in power conversion efficiency can be minimized.
  • an active snubber circuit that is small in size and low in cost and is less likely to reduce the power conversion efficiency of the power supply device.
  • FIG. 1 is a circuit diagram illustrating a first embodiment of a step-down converter.
  • FIG. 6 is a timing chart illustrating the operation of the step-down converter.
  • FIG. 1 is a circuit diagram illustrating a first embodiment of the step-down converter 100.
  • a step-down converter 100 which is an example of a power supply device, includes a switching element Q1, a diode D1, a coil L1, and capacitors C1 and C4.
  • the capacitor C1 is connected between the input voltage terminal IN and the ground terminal GND.
  • the switching element Q1 is a circuit element that switches an input voltage, and is, for example, a MOSFET or an IGBT (Insulated Gate Gate Bipolar Transistor).
  • the switching element Q1 is a MOSFET in this embodiment, the drain is connected to the input voltage terminal IN of the step-down converter 100, and the source is connected to one end of the coil L1.
  • the gate of the switching element Q1 is connected to a control circuit (not shown) that controls the switching of the switching element Q1 to feedback control the output voltage of the step-down converter 100.
  • the diode D1 is a Schottky barrier diode, the anode is connected to the ground terminal GND, and the cathode is connected to the source of the switching element Q1.
  • the capacitor C4 is connected between the output voltage terminal OUT of the step-down converter 100 and the ground terminal GND.
  • the coil L1 is a choke coil and constitutes a rectifier circuit together with the capacitor C4. One end of the coil L1 is connected to the source of the switching element Q1, and the other end is connected to the output voltage terminal OUT.
  • the step-down converter 100 includes an active snubber circuit 10 according to the present invention.
  • the active snubber circuit 10 includes a snubber circuit 11, a differentiation circuit 12, and a switch circuit 13.
  • the snubber circuit 11 is connected in parallel to the switching element Q1, and is a circuit that absorbs a surge voltage generated when the switching element Q1 is switched. More specifically, the snubber circuit 11 is an RC snubber circuit including a snubber capacitor C2 and a snubber resistor R1 connected in series.
  • the snubber capacitor C2 is a circuit element that absorbs and relaxes a surge voltage generated when the switching element Q1 is switched.
  • the snubber resistor R1 is a current limiting resistor that limits the current of the snubber capacitor C2.
  • One end of the snubber capacitor C2 is connected to the source of the switching element Q1, and the other end is connected to one end of the snubber resistor R1.
  • the other end of the snubber resistor R1 is connected to the drain of the transistor Q2.
  • the differentiation circuit 12 is a circuit that differentiates the output voltage of the switching element Q1. More specifically, the differentiating circuit 12 is an RC differentiating circuit including a capacitor C3 and a resistor R2.
  • the capacitor C3 is a coupling capacitor that extracts an AC component of the surge voltage.
  • the resistor R2 is a current limiting resistor that limits the current of the capacitor C3.
  • One end of the capacitor C3 is connected to a connection point between the snubber capacitor C2 and the snubber resistor R1, and the other end is connected to one end of the resistor R2.
  • the other end of the resistor R2 is connected to the ground terminal GND.
  • the switch circuit 13 includes a transistor Q2 as a “semiconductor switch”.
  • the transistor Q2 is a MOSFET. More specifically, the transistor Q2 has a drain connected to the other end of the resistor R1, a source connected to the ground terminal GND, and a connection point between the capacitor C3 and the resistor R2 (an output terminal of the differentiation circuit 12). Is connected to the gate.
  • the transistor Q2 is turned on while the output voltage of the differentiating circuit 12 is equal to or higher than the threshold voltage Vth.
  • the snubber circuit 11 is connected in parallel to the switching element Q1 only while the transistor Q2 is on.
  • FIG. 2 is a timing chart illustrating the operation of the step-down converter 100.
  • the surge voltage is a pulse voltage having a voltage higher than the input voltage, and is generated at the rising edge of the switching output voltage Vd1 at the timing when the switching element Q1 is turned on (timing T1).
  • the gate-source voltage Vgs of the transistor Q2 rises above the threshold voltage Vth at the timing when the switching element Q1 is turned on (timing T1). Therefore, the snubber circuit 11 is connected to the switching element Q1 in parallel and functions at the timing when the switching element Q1 is turned on.
  • the snubber capacitor C2 is charged when the current Ic2 begins to flow at the timing when the switching element Q1 is turned on, whereby the voltage Vc2 of the snubber capacitor C2 rises (timing T1).
  • the surge voltage is absorbed by the snubber circuit 11, and the voltage of the switching output voltage Vd1 is reduced to the input voltage.
  • the gate-source voltage Vgs of the transistor Q2 falls below the threshold voltage Vth (timing T2).
  • the timing at which the gate-source voltage Vgs of the transistor Q2 drops below the threshold voltage Vth can be set to a desired timing by adjusting the capacitance of the capacitor C3 of the differentiation circuit 12 and the size of the resistor R2.
  • the timing at which the gate-source voltage Vgs of the transistor Q2 falls below the threshold voltage Vth is based on the surge voltage waveform obtained from the results of experiments or computer simulations, for example, as described above. It is preferable to set the timing so as to be substantially the same as the timing at which the input voltage drops.
  • the transistor Q2 At the timing when the gate-source voltage Vgs of the transistor Q2 falls below the threshold voltage Vth, the transistor Q2 is turned off, and the snubber circuit 11 is not connected in parallel to the switching element Q1 (timing T2). As a result, the current Ic2 of the snubber capacitor C2 stops flowing, and the voltage Vc2 of the snubber capacitor C2 stops increasing (timing T2).
  • the time during which the transistor Q2 is on (the time from the timing T1 to T2) is preferably set to a time shorter than the charging time of the snubber capacitor C2 in order to make the snubber circuit 11 function effectively. .
  • the capacity of the snubber capacitor C2 is set to a value large enough to completely absorb the surge voltage while the transistor Q2 is on, based on the assumed surge voltage level, the circuit constant of the differentiation circuit 12, and the like. It is preferable.
  • the gate-source voltage Vgs of the transistor Q2 is reduced to 0 V (timing T3).
  • the electric charge charged in the snubber capacitor C2 is discharged through a parasitic diode (not shown) of the transistor Q2 at a timing when the switching element Q1 is turned off (timing T3). That is, in this embodiment, the parasitic diode of the transistor Q2 functions as a “discharge diode” of the snubber capacitor C2. Then, when the electric charge charged in the snubber capacitor C2 is discharged, the voltage Vc2 of the snubber capacitor C2 is reduced to 0 V (timing T4).
  • the output voltage of the differentiation circuit 12 (the gate-source voltage Vgs of the transistor Q2) changes only at the timing when the switching element Q1 is turned on, that is, when the surge voltage is generated. To do. Therefore, the transistor Q2 is turned on only at the timing when the surge voltage is generated. Therefore, the parallel connection of the snubber circuit 11 with respect to the switching element Q1 is configured only at the timing when the surge voltage is generated. Thereby, the switching element Q1 can be accurately protected from the surge voltage. Since the snubber circuit 11 does not function at the timing when no surge voltage is generated, it is possible to suppress a decrease in power conversion efficiency of the step-down converter 100 due to loss of circuit elements constituting the snubber circuit 11.
  • the output voltage waveform of the differentiation circuit 12 changes according to the surge voltage waveform. That is, when the surge voltage is large, the time (the time from the timing T1 to T2) when the output voltage of the differentiating circuit 12 becomes equal to or higher than the threshold voltage Vth becomes longer, and when the surge voltage is small, the output voltage of the differentiating circuit 12 Becomes shorter than the threshold voltage Vth. Therefore, the time for which the snubber circuit 11 is connected in parallel to the switching element Q1 is long when the surge voltage is large, and is short when the surge voltage is small.
  • the time during which the snubber circuit 11 functions can be accurately adjusted according to the magnitude of the surge voltage, so that the switching element Q1 can be accurately protected from the surge voltage and the loss of the circuit elements constituting the snubber circuit 11 can be reduced.
  • the reduction in power conversion efficiency of step-down converter 100 can be minimized.
  • the active snubber circuit 10 according to the present invention has a simple configuration in which the transistor Q2 is controlled by the output voltage of the differentiating circuit 12, and no special drive circuit is required. Thereby, the active snubber circuit 10 according to the present invention can be reduced in the number of parts and reduced in size.
  • the transistor Q2 is preferably a MOSFET as in the embodiment.
  • the transistor Q2, which is a MOSFET has the property that the internal on-resistance decreases as the gate-source voltage Vgs increases. Therefore, when the surge voltage is large, the current easily flows through the snubber circuit 11, so that the effect of absorbing the surge voltage by the snubber circuit 11 is increased. On the other hand, when the surge voltage is small, it is difficult for current to flow through the snubber circuit 11, so that the effect of absorbing the surge voltage by the snubber circuit 11 is reduced.
  • the surge voltage absorption effect by the snubber circuit 11 can be accurately adjusted according to the magnitude of the surge voltage. As a result, it is possible to further protect the switching element Q1 from the surge voltage and further suppress the reduction in the power conversion efficiency of the step-down converter 100 due to the loss of the circuit elements constituting the snubber circuit 11.
  • the active snubber circuit 10 according to the present invention preferably uses a parasitic diode of the transistor Q2 as a discharge diode for discharging the electric charge of the snubber capacitor C2, as in this embodiment. As a result, it is not necessary to provide a separate discharge diode. Therefore, in the active snubber circuit 10 according to the present invention, the number of parts can be further reduced and the size can be reduced.
  • the active snubber circuit 10 according to the present invention may be configured such that the parasitic capacitance between the drain and gate of the transistor Q2 is used as the capacitor of the differentiating circuit 12 without providing the capacitor C3 of the differentiating circuit 12. As a result, there is no need to provide a separate capacitor in the differentiating circuit 12, so that the number of parts and the size can be further reduced in the active snubber circuit 10 according to the present invention.
  • the active snubber circuit 10 according to the present invention may be configured to use the internal on-resistance of the transistor Q2 as the snubber resistance without providing the snubber resistance R1. As a result, it is not necessary to provide a snubber resistor separately. Therefore, in the active snubber circuit 10 according to the present invention, it is possible to reduce the number of parts and reduce the size and cost.
  • FIG. 3 is a circuit diagram illustrating a second embodiment of the step-down converter 100.
  • the step-down converter 100 of the second embodiment has the same configuration as that of the first embodiment except that the configuration of the active snubber circuit 10 is partially different, and the same components are denoted by the same reference numerals for detailed description. Omitted.
  • the active snubber circuit 10 of the second embodiment differs from the first embodiment in that the transistor Q2 of the switch circuit 13 is a bipolar transistor and further includes a discharge diode D2 that discharges the charge of the snubber capacitor C2.
  • the transistor Q2 has a collector connected to the other end of the resistor R1, an emitter connected to the ground terminal GND, and a base connected to a connection point between the capacitor C3 and the resistor R2 (an output terminal of the differentiation circuit 12).
  • the discharge diode D2 is a Schottky barrier diode in this embodiment.
  • the discharge diode D2 has an anode connected to the ground terminal GND, and a cathode connected to a connection point between the collector of the transistor Q2 and the resistor R1.
  • the present invention can be implemented, and the effects of the present invention described above can be obtained in the same manner as the active snubber circuit 10 of the first embodiment.
  • the present invention is not particularly limited to the above-described embodiments, and it goes without saying that various modifications can be made within the scope of the invention described in the claims.
  • a first aspect of the present invention is a snubber circuit that is connected in parallel to a switching element and absorbs a surge voltage generated during switching of the switching element, and a differential of the output voltage of the switching element. And a semiconductor switch that is turned on while the output voltage of the differentiating circuit is equal to or higher than a threshold voltage, and configures a parallel connection of the snubber circuit to the switching element only while the semiconductor switch is on. And a switch circuit.
  • the output voltage of the differentiating circuit changes only at the timing when the switching element is turned on or off, that is, the timing at which a surge voltage can be generated. Therefore, the semiconductor switch of the switch circuit is turned on only at a timing at which a surge voltage can be generated. Therefore, the parallel connection of the snubber circuit with respect to the switching element is configured only at a timing at which a surge voltage can be generated. Thereby, the switching element can be accurately protected from the surge voltage. Since the snubber circuit does not function at the timing when no surge voltage is generated, it is possible to suppress a decrease in power conversion efficiency of the power supply device due to loss of circuit elements constituting the snubber circuit.
  • the output voltage waveform of the differentiation circuit changes according to the surge voltage waveform. That is, when the surge voltage is large, the time for the output voltage of the differentiating circuit to be equal to or higher than the threshold voltage is lengthened, and when the surge voltage is small, the time for the output voltage of the differentiating circuit to be equal to or higher than the threshold voltage is shortened. Therefore, the time for which the snubber circuit is connected in parallel to the switching element is long when the surge voltage is large, and is short when the surge voltage is small.
  • the time during which the snubber circuit functions can be accurately adjusted according to the magnitude of the surge voltage, so that the switching element can be accurately protected from the surge voltage, and the power supply device can be prevented from being lost due to the loss of the circuit elements constituting the snubber circuit.
  • a decrease in power conversion efficiency can be minimized.
  • a second aspect of the present invention is an active snubber circuit according to the first aspect of the present invention, in which the semiconductor switch is a MOSFET.
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • the MOSFET has a property that the internal on-resistance decreases as the gate-source voltage increases. Therefore, when the surge voltage is large, current easily flows through the snubber circuit, so that the effect of absorbing the surge voltage by the snubber circuit is increased. On the other hand, when the surge voltage is small, it is difficult for current to flow through the snubber circuit, so the surge voltage absorption effect by the snubber circuit is reduced.
  • the surge voltage absorption effect by the snubber circuit can be accurately adjusted according to the magnitude of the surge voltage.
  • the snubber circuit in the second aspect of the present invention described above, includes a snubber capacitor that absorbs a surge voltage generated during switching of the switching element; An active snubber circuit connected in series to the snubber capacitor and including a snubber resistor that limits the current of the snubber capacitor and a discharge diode that discharges the charge of the snubber capacitor.
  • the active snubber circuit according to the present invention can be reduced in size and cost by reducing the number of components.
  • a fourth aspect of the present invention is an active snubber circuit according to the third aspect of the present invention described above, wherein the discharge diode is a parasitic diode of the MOSFET. According to the fourth aspect of the present invention, since it is not necessary to provide a discharge diode separately, the active snubber circuit according to the present invention can be further reduced in size and cost by reducing the number of components.
  • a fifth aspect of the present invention is a configuration in which, in the third aspect or the fourth aspect of the present invention described above, the differentiating circuit uses a parasitic capacitance of the MOSFET.
  • An active snubber circuit According to the fifth aspect of the present invention, since it is not necessary to provide a separate capacitor in the differentiation circuit, the active snubber circuit according to the present invention can be further reduced in size and cost by reducing the number of components.
  • a sixth aspect of the present invention is the active circuit according to any one of the third to fifth aspects of the present invention, wherein the snubber resistance is an internal on-resistance of the MOSFET. It is a snubber circuit.
  • the active snubber circuit according to the present invention can be further reduced in size and cost by reducing the number of components.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

本発明のアクティブスナバ回路１０は、スイッチング素子Ｑ１に並列に接続され、スイッチング素子Ｑ１のスイッチング時に生ずるサージ電圧を吸収するスナバ回路１１と、スイッチング素子Ｑ１の出力電圧を微分する微分回路１２と、微分回路１２の出力電圧が閾値電圧Ｖｔｈ以上である間はオンするトランジスタＱ２を含み、トランジスタＱ２がオンしている間のみ、スイッチング素子Ｑ１に対するスナバ回路１１の並列接続を構成するスイッチ回路１３と、を備える。

Description

アクティブスナバ回路
　本発明は、スイッチング素子のスイッチング時に生ずるサージ電圧（過電圧）から部品・回路を保護するスナバ回路に関し、特に消費電力を減少させたアクティブスナバ回路に関する。
　ＤＣ－ＤＣコンバータ等の電源装置においてスイッチング素子のスイッチング時に生ずるサージ電圧は、スパイク状の高電圧であり、そのスイッチング素子や他の回路素子を損傷させる場合がある。このサージ電圧から回路素子を保護する技術としては、例えばスナバ回路が公知である。
　従来の第一のスナバ回路は、整流回路の出力ノード間に直列接続された抵抗素子およびコンデンサを含む。サージ電圧のエネルギーは、コンデンサに蓄えられた後に、抵抗素子で熱として消費される。また従来の第二のスナバ回路は、整流回路の出力ノード間に直列接続されたトランジスタおよびコンデンサと、第１のコイルと電磁結合された第２のコイルと、第２のコイルの出力電圧を微分してトランジスタのゲートに与える微分回路とを含む。このスナバ回路では、整流回路にサージ電圧が発生するタイミングでトランジスタがオンし、サージ電圧のエネルギーがコンデンサに蓄えられた後に放出される（例えば特許文献１を参照）。
特開平０１－２０２１６１号公報
　しかしながら従来の第一のスナバ回路では、サージ電圧が発生していないタイミングでもスナバ回路が機能するため、スナバ回路を構成する抵抗等の回路素子の損失が電源装置の電力変換効率を低下させる要因となる虞がある。また従来の第二のスナバ回路では、消費電力は小さいが、回路面積が大きくなりコスト高になるという問題がある。
　このような状況に鑑み本発明はなされたものであり、その目的は、小型、低コストで電源装置の電力変換効率が低下する虞が少ないアクティブスナバ回路を提供することにある。
　本発明は、スイッチング素子に並列に接続され、前記スイッチング素子のスイッチング時に生ずるサージ電圧を吸収するスナバ回路と、前記スイッチング素子の出力電圧を微分する微分回路と、前記微分回路の出力電圧が閾値電圧以上である間はオンする半導体スイッチを含み、前記半導体スイッチがオンしている間のみ、前記スイッチング素子に対する前記スナバ回路の並列接続を構成するスイッチ回路とを備える。
　微分回路の出力電圧は、スイッチング素子がターンオン又はターンオフするタイミング、すなわちサージ電圧が発生し得るタイミングにおいてのみ変化する。したがってスイッチ回路の半導体スイッチは、サージ電圧が発生し得るタイミングにおいてのみオンする。そのためスイッチング素子に対するスナバ回路の並列接続は、サージ電圧が発生し得るタイミングにおいてのみ構成されることになる。それによってサージ電圧からスイッチング素子を的確に保護することができる。そしてサージ電圧が発生しないタイミングでは、スナバ回路が機能しないので、スナバ回路を構成する回路素子の損失による電源装置の電力変換効率の低下を抑制することができる。
　また微分回路の出力電圧波形は、サージ電圧の波形に応じて変化する。つまりサージ電圧が大きい場合には、微分回路の出力電圧が閾値電圧以上となる時間が長くなり、サージ電圧が小さい場合には、微分回路の出力電圧が閾値電圧以上となる時間が短くなる。したがってスイッチング素子にスナバ回路が並列接続される時間は、サージ電圧が大きい場合には長くなり、サージ電圧が小さい場合には短くなる。それによってスナバ回路が機能する時間をサージ電圧の大小に応じて的確に調整することができるので、サージ電圧からスイッチング素子を的確に保護しつつ、スナバ回路を構成する回路素子の損失による電源装置の電力変換効率の低下を必要最小限にすることができる。
　これにより本発明によれば、電源装置の電力変換効率が低下する虞が少ないアクティブスナバ回路を提供できるという作用効果が得られる。
　本発明によれば、小型、低コストで電源装置の電力変換効率が低下する虞が少ないアクティブスナバ回路を提供することができる。
降圧コンバータの第１実施例を図示した回路図。 降圧コンバータの動作を図示したタイミングチャート。 降圧コンバータの第２実施例を図示した回路図。
　以下、本発明の実施の形態について図面を参照しながら説明する。
　図１は、降圧コンバータ１００の第１実施例を図示した回路図である。　　電源装置の一例である降圧コンバータ１００は、スイッチング素子Ｑ１、ダイオードＤ１、コイルＬ１、コンデンサＣ１、Ｃ４を備える。
　コンデンサＣ１は、入力電圧端子ＩＮとグランド端子ＧＮＤとの間に接続されている。スイッチング素子Ｑ１は、入力電圧をスイッチングする回路素子であり、例えばＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）である。スイッチング素子Ｑ１は、当該実施例においてはＭＯＳＦＥＴであり、降圧コンバータ１００の入力電圧端子ＩＮにドレインが接続されており、コイルＬ１の一端にソースが接続されている。スイッチング素子Ｑ１のゲートは、スイッチング素子Ｑ１のスイッチングを制御して降圧コンバータ１００の出力電圧をフィードバック制御する制御回路（図示省略）に接続されている。ダイオードＤ１は、ショットキーバリアダイオードであり、グランド端子ＧＮＤにアノードが接続されており、スイッチング素子Ｑ１のソースにカソードが接続されている。コンデンサＣ４は、降圧コンバータ１００の出力電圧端子ＯＵＴとグランド端子ＧＮＤとの間に接続されている。コイルＬ１は、チョークコイルであり、コンデンサＣ４とともに整流回路を構成する。コイルＬ１は、一端がスイッチング素子Ｑ１のソースに接続されており、他端が出力電圧端子ＯＵＴに接続されている。
　降圧コンバータ１００は、本発明に係るアクティブスナバ回路１０を備える。第１実施例においてアクティブスナバ回路１０は、スナバ回路１１、微分回路１２、スイッチ回路１３を備える。
　スナバ回路１１は、スイッチング素子Ｑ１に並列に接続されており、スイッチング素子Ｑ１のスイッチング時に生ずるサージ電圧を吸収する回路である。より具体的にはスナバ回路１１は、直列に接続されているスナバコンデンサＣ２とスナバ抵抗Ｒ１を含むＲＣスナバ回路である。スナバコンデンサＣ２は、スイッチング素子Ｑ１のスイッチング時に生ずるサージ電圧を吸収して緩和する回路素子である。スナバ抵抗Ｒ１は、スナバコンデンサＣ２の電流を制限する電流制限抵抗である。スナバコンデンサＣ２は、一端がスイッチング素子Ｑ１のソースに接続されており、他端がスナバ抵抗Ｒ１の一端に接続されている。スナバ抵抗Ｒ１の他端は、トランジスタＱ２のドレインに接続されている。このようにスナバ回路１１として構成がシンプルなＲＣスナバ回路を用いることによって、アクティブスナバ回路１０の部品点数の削減及び小型化が可能になる。
　微分回路１２は、スイッチング素子Ｑ１の出力電圧を微分する回路である。より具体的には微分回路１２は、コンデンサＣ３及び抵抗Ｒ２を含むＲＣ微分回路である。コンデンサＣ３は、サージ電圧の交流成分を取り出すカップリングコンデンサである。抵抗Ｒ２は、コンデンサＣ３の電流を制限する電流制限抵抗である。コンデンサＣ３は、一端がスナバコンデンサＣ２とスナバ抵抗Ｒ１との接続点に接続されており、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、グランド端子ＧＮＤに接続されている。
　スイッチ回路１３は、「半導体スイッチ」としてのトランジスタＱ２を含む。第１実施例においてトランジスタＱ２は、ＭＯＳＦＥＴである。より具体的にはトランジスタＱ２は、抵抗Ｒ１の他端にドレインが接続されており、グランド端子ＧＮＤにソースが接続されており、コンデンサＣ３と抵抗Ｒ２との接続点（微分回路１２の出力端子）にゲートが接続されている。トランジスタＱ２は、微分回路１２の出力電圧が閾値電圧Ｖｔｈ以上である間はオンする。スナバ回路１１は、トランジスタＱ２がオンしている間のみ、スイッチング素子Ｑ１に並列に接続される。
　図２は、降圧コンバータ１００の動作を図示したタイミングチャートである。
　サージ電圧は、入力電圧より高い電圧を有するパルス状の電圧であり、スイッチング素子Ｑ１がターンオンするタイミングで、スイッチング出力電圧Ｖｄ１の立ち上がり部分に発生する（タイミングＴ１）。トランジスタＱ２のゲート－ソース間電圧Ｖｇｓは、スイッチング素子Ｑ１がターンオンするタイミングで閾値電圧Ｖｔｈ以上に上昇する（タイミングＴ１）。したがってスナバ回路１１は、スイッチング素子Ｑ１がターンオンするタイミングで、スイッチング素子Ｑ１に並列に接続されて機能する状態となる。スナバコンデンサＣ２は、スイッチング素子Ｑ１がターンオンするタイミングで電流Ｉｃ２が流れ始めて充電され、それによってスナバコンデンサＣ２の電圧Ｖｃ２が上昇する（タイミングＴ１）。
　スナバ回路１１のよってサージ電圧が吸収され、スイッチング出力電圧Ｖｄ１の電圧が入力電圧まで低下する。そのタイミングとほぼ同じタイミングで、トランジスタＱ２のゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ未満に低下する（タイミングＴ２）。このトランジスタＱ２のゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ未満に低下するタイミングは、微分回路１２のコンデンサＣ３の容量及び抵抗Ｒ２の大きさを調整することで所望のタイミングに設定することができる。そしてトランジスタＱ２のゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ未満に低下するタイミングは、例えば実験又はコンピュータシミュレーションの結果から得られるサージ電圧の波形に基づいて、上記のようにスイッチング出力電圧Ｖｄ１の電圧が入力電圧まで低下するタイミングとほぼ同じタイミングになるように設定するのが好ましい。
　トランジスタＱ２のゲート－ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ未満に低下するタイミングで、トランジスタＱ２がオフし、スナバ回路１１がスイッチング素子Ｑ１に並列に接続されていない状態になる（タイミングＴ２）。それによってスナバコンデンサＣ２の電流Ｉｃ２が流れなくなり、スナバコンデンサＣ２の電圧Ｖｃ２の上昇が止まる（タイミングＴ２）。ここでトランジスタＱ２がオンしている時間（タイミングＴ１からＴ２までの時間）は、スナバ回路１１を効果的に機能させる上で、スナバコンデンサＣ２の充電時間よりも短い時間に設定されるのが好ましい。つまりスナバコンデンサＣ２の容量は、想定されるサージ電圧の大きさや微分回路１２の回路定数等に基づいて、トランジスタＱ２がオンしている間にサージ電圧を完全に吸収できる十分な大きさに設定されるのが好ましい。
　そしてスイッチング素子Ｑ１がターンオフするタイミングで、トランジスタＱ２のゲート－ソース間電圧Ｖｇｓが０Ｖに低下する（タイミングＴ３）。スナバコンデンサＣ２に充電された電荷は、スイッチング素子Ｑ１がターンオフするタイミングで、トランジスタＱ２の寄生ダイオード（図示省略）を通じて放電される（タイミングＴ３）。つまり当該実施例において、トランジスタＱ２の寄生ダイオードは、スナバコンデンサＣ２の「放電ダイオード」として機能する。そしてスナバコンデンサＣ２に充電された電荷が放電されることによって、スナバコンデンサＣ２の電圧Ｖｃ２が０Ｖまで低下する（タイミングＴ４）。
　このように本発明に係るアクティブスナバ回路１０において、微分回路１２の出力電圧（トランジスタＱ２のゲート－ソース間電圧Ｖｇｓ）は、スイッチング素子Ｑ１がターンオンするタイミング、すなわちサージ電圧が発生するタイミングにおいてのみ変化する。したがってトランジスタＱ２は、サージ電圧が発生するタイミングにおいてのみオンする。そのためスイッチング素子Ｑ１に対するスナバ回路１１の並列接続は、サージ電圧が発生するタイミングにおいてのみ構成されることになる。それによってサージ電圧からスイッチング素子Ｑ１を的確に保護することができる。そしてサージ電圧が発生しないタイミングでは、スナバ回路１１が機能しないので、スナバ回路１１を構成する回路素子の損失による降圧コンバータ１００の電力変換効率の低下を抑制することができる。
　また微分回路１２の出力電圧波形は、サージ電圧の波形に応じて変化する。つまりサージ電圧が大きい場合には、微分回路１２の出力電圧が閾値電圧Ｖｔｈ以上となる時間（タイミングＴ１からＴ２までの時間）が長くなり、サージ電圧が小さい場合には、微分回路１２の出力電圧が閾値電圧Ｖｔｈ以上となる時間が短くなる。したがってスイッチング素子Ｑ１にスナバ回路１１が並列接続される時間は、サージ電圧が大きい場合には長くなり、サージ電圧が小さい場合には短くなる。それによってスナバ回路１１が機能する時間をサージ電圧の大小に応じて的確に調整することができるので、サージ電圧からスイッチング素子Ｑ１を的確に保護しつつ、スナバ回路１１を構成する回路素子の損失による降圧コンバータ１００の電力変換効率の低下を必要最小限にすることができる。
　さらに本発明に係るアクティブスナバ回路１０は、微分回路１２の出力電圧でトランジスタＱ２を制御するシンプルな構成であり、特殊な駆動回路が不要である。それによって本発明に係るアクティブスナバ回路１０は、部品点数の削減及び小型化が可能になる。
　また本発明に係るアクティブスナバ回路１０において、トランジスタＱ２は、当該実施例のようにＭＯＳＦＥＴであるのが好ましい。ＭＯＳＦＥＴであるトランジスタＱ２は、ゲート－ソース間電圧Ｖｇｓが大きくなるに従って内部オン抵抗が小さくなる性質を有する。したがってサージ電圧が大きい場合には、スナバ回路１１に電流が流れやすくなるので、スナバ回路１１によるサージ電圧吸収効果が大きくなる。他方、サージ電圧が小さい場合には、スナバ回路１１に電流が流れにくくなるので、スナバ回路１１によるサージ電圧吸収効果が小さくなる。つまりスナバ回路１１によるサージ電圧吸収効果をサージ電圧の大小に応じて的確に調整することができる。それによってサージ電圧からスイッチング素子Ｑ１を的確に保護しつつ、スナバ回路１１を構成する回路素子の損失による降圧コンバータ１００の電力変換効率の低下をさらに抑制することができる。
　また本発明に係るアクティブスナバ回路１０は、当該実施例のように、スナバコンデンサＣ２の電荷を放電する放電ダイオードとしてトランジスタＱ２の寄生ダイオードを利用するのが好ましい。それによって放電ダイオードを別個に設ける必要がなくなるので、本発明に係るアクティブスナバ回路１０において、さらに部品点数の削減及び小型化が可能になる。
　また本発明に係るアクティブスナバ回路１０は、微分回路１２のコンデンサＣ３を設けずに、トランジスタＱ２のドレイン－ゲート間の寄生容量を微分回路１２のコンデンサとして利用する構成としてもよい。それによって微分回路１２に別個のコンデンサを設ける必要がなくなるので、本発明に係るアクティブスナバ回路１０において、さらに部品点数の削減及び小型化が可能になる。
　また本発明に係るアクティブスナバ回路１０は、スナバ抵抗Ｒ１を設けずに、トランジスタＱ２の内部オン抵抗をスナバ抵抗として利用する構成としてもよい。それによってスナバ抵抗を別個に設ける必要がなくなるので、本発明に係るアクティブスナバ回路１０において、さらに部品点数の削減により小型、低コスト化が可能になる。
　図３は、降圧コンバータ１００の第２実施例を図示した回路図である。
　第２実施例の降圧コンバータ１００は、アクティブスナバ回路１０の構成が一部異なる以外は第１実施例と同様の構成であり、共通する構成要素については同一の符号を付して詳細な説明を省略する。
　第２実施例のアクティブスナバ回路１０は、スイッチ回路１３のトランジスタＱ２がバイポーラトランジスタであるとともに、さらにスナバコンデンサＣ２の電荷を放電する放電ダイオードＤ２を含む点で第１実施例と構成が異なる。トランジスタＱ２は、抵抗Ｒ１の他端にコレクタが接続されており、グランド端子ＧＮＤにエミッタが接続されており、コンデンサＣ３と抵抗Ｒ２との接続点（微分回路１２の出力端子）にベースが接続されている。放電ダイオードＤ２は、当該実施例ではショットキーバリアダイオードである。放電ダイオードＤ２は、グランド端子ＧＮＤにアノードが接続されており、トランジスタＱ２のコレクタと抵抗Ｒ１との接続点にカソードが接続されている。
　このような構成でも本発明は実施可能であり、第１実施例のアクティブスナバ回路１０と同様に、上記説明した本発明による作用効果が得られる。　　尚、本発明は、上記説明した実施例に特に限定されるものではなく、特許請求の範囲に記載された発明の範囲内で種々の変形が可能であることは言うまでもない。
　＜本発明の第１の態様＞　本発明の第１の態様は、スイッチング素子に並列に接続され、前記スイッチング素子のスイッチング時に生ずるサージ電圧を吸収するスナバ回路と、前記スイッチング素子の出力電圧を微分する微分回路と、前記微分回路の出力電圧が閾値電圧以上である間はオンする半導体スイッチを含み、前記半導体スイッチがオンしている間のみ、前記スイッチング素子に対する前記スナバ回路の並列接続を構成するスイッチ回路とを備える。
　微分回路の出力電圧は、スイッチング素子がターンオン又はターンオフするタイミング、すなわちサージ電圧が発生し得るタイミングにおいてのみ変化する。したがってスイッチ回路の半導体スイッチは、サージ電圧が発生し得るタイミングにおいてのみオンする。そのためスイッチング素子に対するスナバ回路の並列接続は、サージ電圧が発生し得るタイミングにおいてのみ構成されることになる。それによってサージ電圧からスイッチング素子を的確に保護することができる。そしてサージ電圧が発生しないタイミングでは、スナバ回路が機能しないので、スナバ回路を構成する回路素子の損失による電源装置の電力変換効率の低下を抑制することができる。
　また微分回路の出力電圧波形は、サージ電圧の波形に応じて変化する。つまりサージ電圧が大きい場合には、微分回路の出力電圧が閾値電圧以上となる時間が長くなり、サージ電圧が小さい場合には、微分回路の出力電圧が閾値電圧以上となる時間が短くなる。したがってスイッチング素子にスナバ回路が並列接続される時間は、サージ電圧が大きい場合には長くなり、サージ電圧が小さい場合には短くなる。それによってスナバ回路が機能する時間をサージ電圧の大小に応じて的確に調整することができるので、サージ電圧からスイッチング素子を的確に保護しつつ、スナバ回路を構成する回路素子の損失による電源装置の電力変換効率の低下を必要最小限にすることができる。
　これにより本発明の第１の態様によれば、電源装置の電力変換効率が低下する虞が少ないアクティブスナバ回路を提供できるという作用効果が得られる。
　＜本発明の第２の態様＞　本発明の第２の態様は、前述した本発明の第１の態様において、前記半導体スイッチは、ＭＯＳＦＥＴである、アクティブスナバ回路である。
　ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）は、ゲート－ソース間電圧が閾値電圧以上になるとオンする。そしてＭＯＳＦＥＴは、ゲート－ソース間電圧が大きくなるに従って内部オン抵抗が小さくなる性質を有する。したがってサージ電圧が大きい場合には、スナバ回路に電流が流れやすくなるので、スナバ回路によるサージ電圧吸収効果が大きくなる。他方、サージ電圧が小さい場合には、スナバ回路に電流が流れにくくなるので、スナバ回路によるサージ電圧吸収効果が小さくなる。
　つまり本発明の第２の態様によれば、スナバ回路によるサージ電圧吸収効果をサージ電圧の大小に応じて的確に調整することができる。それによってサージ電圧からスイッチング素子を的確に保護しつつ、スナバ回路を構成する回路素子の損失による電源装置の電力変換効率の低下をさらに抑制することができる。
　＜本発明の第３の態様＞　本発明の第３の態様は、前述した本発明の第２の態様において、前記スナバ回路は、前記スイッチング素子のスイッチング時に生ずるサージ電圧を吸収するスナバコンデンサと、前記スナバコンデンサに直列に接続され、前記スナバコンデンサの電流を制限するスナバ抵抗と、前記スナバコンデンサの電荷を放電する放電ダイオードと、を含む、アクティブスナバ回路である。本発明の第３の態様によれば、スナバ回路として構成がシンプルなＲＣスナバ回路を用いることによって、本発明に係るアクティブスナバ回路において、部品点数の削減により小型、低コスト化が可能になる。
　＜本発明の第４の態様＞　本発明の第４の態様は、前述した本発明の第３の態様において、前記放電ダイオードは、前記ＭＯＳＦＥＴの寄生ダイオードである、アクティブスナバ回路である。本発明の第４の態様によれば、放電ダイオードを別個に設ける必要がないので、本発明に係るアクティブスナバ回路において、さらに部品点数の削減により小型、低コスト化が可能になる。
　＜本発明の第５の態様＞　本発明の第５の態様は、前述した本発明の第３の態様又は第４の態様において、前記微分回路は、前記ＭＯＳＦＥＴの寄生容量を利用する構成である、アクティブスナバ回路である。本発明の第５の態様によれば、微分回路に別個のコンデンサを設ける必要がないので、本発明に係るアクティブスナバ回路において、さらに部品点数の削減により小型、低コスト化が可能になる。
　＜本発明の第６の態様＞　本発明の第６の態様は、前述した本発明の第３～第５の態様のいずれかにおいて、前記スナバ抵抗は、前記ＭＯＳＦＥＴの内部オン抵抗である、アクティブスナバ回路である。
　本発明の第６の態様によれば、スナバ抵抗を別個に設ける必要がないので、本発明に係るアクティブスナバ回路において、さらに部品点数の削減により小型、低コスト化が可能になる。
　１０　アクティブスナバ回路　１１　スナバ回路　１２　微分回路　１３　スイッチ回路　１００　降圧コンバータ　Ｃ２　スナバコンデンサ　Ｄ２　放電ダイオード　Ｑ１　スイッチング素子　Ｑ２　トランジスタ　Ｒ１　スナバ抵抗

Claims (6)

  1. スイッチング素子に並列に接続され、前記スイッチング素子のスイッチング時に生ずるサージ電圧を吸収するスナバ回路と、前記スイッチング素子の出力電圧を微分する微分回路と、前記微分回路の出力電圧が閾値電圧以上である間はオンする半導体スイッチを含み、前記半導体スイッチがオンしている間のみ、前記スイッチング素子に対する前記スナバ回路の並列接続を構成するスイッチ回路と、を備えるアクティブスナバ回路。
  2. 請求項１に記載のアクティブスナバ回路において、前記半導体スイッチは、ＭＯＳＦＥＴである、アクティブスナバ回路。
  3. 請求項２に記載のアクティブスナバ回路において、前記スナバ回路は、前記スイッチング素子のスイッチング時に生ずるサージ電圧を吸収するスナバコンデンサと、前記スナバコンデンサに直列に接続され、前記スナバコンデンサの電流を制限するスナバ抵抗と、前記スナバコンデンサの電荷を放電する放電ダイオードと、を含む、アクティブスナバ回路。
  4. 請求項３に記載のアクティブスナバ回路において、前記放電ダイオードは、前記ＭＯＳＦＥＴの寄生ダイオードである、アクティブスナバ回路。
  5. 請求項３又は４に記載のアクティブスナバ回路において、前記微分回路は、前記ＭＯＳＦＥＴの寄生容量を利用する構成である、アクティブスナバ回路。
  6. 請求項３～５のいずれか１項に記載のアクティブスナバ回路において、前記スナバ抵抗は、前記ＭＯＳＦＥＴの内部オン抵抗である、アクティブスナバ回路。
     
PCT/JP2017/025168 2016-07-28 2017-07-10 アクティブスナバ回路 WO2018021003A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-148539 2016-07-28
JP2016148539A JP6910115B2 (ja) 2016-07-28 2016-07-28 アクティブスナバ回路

Publications (1)

Publication Number Publication Date
WO2018021003A1 true WO2018021003A1 (ja) 2018-02-01

Family

ID=61015886

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/025168 WO2018021003A1 (ja) 2016-07-28 2017-07-10 アクティブスナバ回路

Country Status (3)

Country Link
JP (1) JP6910115B2 (ja)
TW (1) TWI675524B (ja)
WO (1) WO2018021003A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114417765A (zh) * 2022-01-18 2022-04-29 南昌航空大学 一种rc缓冲吸收电路参数计算的方法和系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442773A (ja) * 1990-06-05 1992-02-13 Sanken Electric Co Ltd スィツチング電源装置
US6341076B1 (en) * 2000-05-23 2002-01-22 Next Power Corporation Loss reduction circuit for switching power converters
JP2007173021A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 放電灯点灯装置及び画像表示装置
JP2009131110A (ja) * 2007-11-27 2009-06-11 Toyota Industries Corp 電源装置
JP2010009795A (ja) * 2008-06-24 2010-01-14 Tabuchi Electric Co Ltd 電磁誘導加熱装置
JP2013520796A (ja) * 2010-02-18 2013-06-06 ヴィシェイ−シリコニックス アクティブスナバを有する電源スイッチ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825777B2 (ja) * 2003-11-07 2006-09-27 株式会社東芝 半導体装置
JP4966249B2 (ja) * 2008-05-07 2012-07-04 コーセル株式会社 スイッチング電源装置
TWI457741B (zh) * 2012-09-18 2014-10-21 Upi Semiconductor Corp 直流對直流控制器
WO2014128951A1 (ja) * 2013-02-25 2014-08-28 株式会社 日立製作所 電力変換装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442773A (ja) * 1990-06-05 1992-02-13 Sanken Electric Co Ltd スィツチング電源装置
US6341076B1 (en) * 2000-05-23 2002-01-22 Next Power Corporation Loss reduction circuit for switching power converters
JP2007173021A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd 放電灯点灯装置及び画像表示装置
JP2009131110A (ja) * 2007-11-27 2009-06-11 Toyota Industries Corp 電源装置
JP2010009795A (ja) * 2008-06-24 2010-01-14 Tabuchi Electric Co Ltd 電磁誘導加熱装置
JP2013520796A (ja) * 2010-02-18 2013-06-06 ヴィシェイ−シリコニックス アクティブスナバを有する電源スイッチ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114417765A (zh) * 2022-01-18 2022-04-29 南昌航空大学 一种rc缓冲吸收电路参数计算的方法和系统

Also Published As

Publication number Publication date
TWI675524B (zh) 2019-10-21
TW201806273A (zh) 2018-02-16
JP6910115B2 (ja) 2021-07-28
JP2018019522A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6402591B2 (ja) 半導体装置
US9112498B2 (en) Dynamic MOSFET gate drivers
JP6392347B2 (ja) スイッチング回路およびこれを備えた電源回路
JP6471550B2 (ja) スナバ回路
JP6645924B2 (ja) 半導体装置及び電力変換装置
US9281813B2 (en) Half bridge flyback and forward
KR101758808B1 (ko) 지능형 파워 모듈 및 그의 전원구동모듈
JP6090007B2 (ja) 駆動回路
CN111277119A (zh) 用于防止雪崩击穿的两级开关驱动器
US8779841B2 (en) Cascode switch with robust turn on and turn off
JP6767328B2 (ja) ソレノイド駆動回路
US20150035580A1 (en) Power electronic device with improved efficiency and electromagnetic radiation characteristics
WO2018021003A1 (ja) アクティブスナバ回路
TWI824590B (zh) 用於一功率轉換器的電晶體關斷電路，關斷一功率電晶體之方法，及功率轉換器電路
JP2014150654A (ja) ゲート駆動回路
JP6706876B2 (ja) パワーモジュール
JP5129208B2 (ja) スイッチング電源装置
JP2015008589A (ja) スイッチング電源装置
US11682979B2 (en) Rectifier circuit, power supply device, and rectifier circuit drive method
US11641162B2 (en) Circuits and methods for generating a supply voltage for a switching regulator
JP2006050776A (ja) 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
RU148939U1 (ru) Силовое полупроводниковое устройство с обратным диодом
JP6026355B2 (ja) スイッチング電源装置
TW202329597A (zh) 自激式主動箝位電路
JP2022181238A (ja) アクティブクランプ回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17834011

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17834011

Country of ref document: EP

Kind code of ref document: A1