WO2018003703A1 - 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法 - Google Patents

半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法 Download PDF

Info

Publication number
WO2018003703A1
WO2018003703A1 PCT/JP2017/023237 JP2017023237W WO2018003703A1 WO 2018003703 A1 WO2018003703 A1 WO 2018003703A1 JP 2017023237 W JP2017023237 W JP 2017023237W WO 2018003703 A1 WO2018003703 A1 WO 2018003703A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring conductor
insulating resin
copper foil
resin layer
forming
Prior art date
Application number
PCT/JP2017/023237
Other languages
English (en)
French (fr)
Inventor
平野　俊介
禎啓 加藤
尊明 小柏
和晃 川下
中島　洋一
Original Assignee
三菱瓦斯化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱瓦斯化学株式会社 filed Critical 三菱瓦斯化学株式会社
Priority to KR1020187033288A priority Critical patent/KR102394519B1/ko
Priority to EP17820060.6A priority patent/EP3480843B1/en
Priority to CN201780040347.0A priority patent/CN109417055A/zh
Priority to JP2018525137A priority patent/JP7044997B2/ja
Priority to US16/314,568 priority patent/US10727081B2/en
Priority to CN202311281435.3A priority patent/CN117241501A/zh
Publication of WO2018003703A1 publication Critical patent/WO2018003703A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F17/00—Multi-step processes for surface treatment of metallic material involving at least one process provided for in class C23 and at least one process covered by subclass C21D or C22F or class C25

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device mounting package substrate and a method for manufacturing a semiconductor device mounting substrate.
  • CSP Chip Size / Scale Package
  • a connection portion with an external wiring board in the mounting region not in the peripheral portion of the semiconductor chip.
  • a polyimide film with bumps is bonded to the surface of a semiconductor chip, an electrical connection is made between the chip and a gold lead wire, and then epoxy resin is potted and sealed (see Non-Patent Document 1 below).
  • a metal bump is formed on the temporary substrate at a position corresponding to the connection portion between the semiconductor chip and the external wiring substrate, the semiconductor chip is face-down bonded, and then transfer molded on the temporary substrate (see Non-Patent Document 2 below). ) Etc.
  • a relatively thin plating layer is formed on the substrate surface, a plating resist is formed thereon, a conductor is formed to a required thickness by electroplating, and then the resist is peeled off.
  • a semi-additive method in which the thin plating layer is removed by soft etching has attracted attention.
  • a method of forming a thin copper foil layer by forming a peelable copper foil with a carrier formed by a heating / pressing press method instead of a thin plating layer and then removing the carrier has been studied.
  • carrier copper having an ultrathin copper foil thickness of 1 ⁇ m to 5 ⁇ m
  • a support substrate for circuit formation in which an insulating resin is provided on the carrier copper foil surface of the ultra-thin copper foil with foil, a wiring conductor is produced using electrolytic copper plating, etc., and then the support substrate with carrier copper foil is peeled off.
  • Patent Document 1 a method for producing a package substrate for mounting a semiconductor element has been proposed (see, for example, Patent Document 1 below).
  • the support substrate for circuit formation using the ultra-thin copper foil with carrier copper foil used in the manufacturing method of the package substrate for mounting a semiconductor element of Patent Document 1 described above is usually between the carrier copper foil and the ultra-thin copper foil ( In many cases, an extremely thin adhesive layer is provided on the interface. However, usually, the adhesive layer has a thickness of several tens of nanometers and has low resistance to chemicals.
  • a hole such as a through hole may be opened by a drill or a laser for interlayer connection.
  • a desmear process for removing smear is performed using a desmear liquid made of sodium permanganate or the like in order to remove the resin (smear) remaining inside the hole.
  • the chemical solution (desmear liquid) is applied to the adhesive layer located between the carrier copper foil and the ultra-thin copper foil. May penetrate.
  • medical solution osmose permeates the contact bonding layer between carrier copper foil and ultra-thin copper foil
  • the adhesive strength of the interface of carrier copper foil and ultra-thin copper foil will fall.
  • the decrease in the adhesive strength at the interface between the carrier copper foil and the ultrathin copper foil affects the production efficiency.
  • the portion where the chemical solution has penetrated reaches the portion that becomes the product, the ultrathin copper foil may be corroded by the chemical solution and cause a product defect.
  • the penetration of the chemical liquid causes contamination of the liquid and apparatus used in the subsequent process, and causes a malfunction of the apparatus.
  • the side surface of the ultra-thin copper foil with carrier copper foil is covered with an insulating resin on the support substrate for circuit formation when the package substrate is manufactured.
  • an insulating resin on the support substrate for circuit formation when the package substrate is manufactured.
  • an object of the present invention is to provide a method for manufacturing a package substrate for mounting a semiconductor element and a method for manufacturing a semiconductor element mounting substrate with high production efficiency and high design freedom.
  • Substrate formation for forming a circuit-forming support substrate including a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order A step (a), a first wiring conductor forming step (b) for forming a first wiring conductor by pattern electrolytic copper plating on the ultrathin copper foil of the circuit-forming support substrate, and the first A laminating step (c) in which a second insulating resin layer is disposed so as to be in contact with the wiring conductor, and the second insulating resin layer is laminated by heating and pressing; and the first insulating resin layer is provided with the first insulating layer.
  • the first wiring conductor forming step (b) includes a step (b-1) of laminating a plating resist on the ultrathin copper foil, and a wiring circuit pattern is formed on the plating resist by photolithography.
  • the laminating step (c) includes a step (c-1) of performing a roughening treatment on the surface of the first wiring conductor, and a step of applying the roughening treatment to the second insulating resin layer.
  • the second wiring conductor forming step (d) includes a step (d-1) of forming a non-penetrating hole reaching the first wiring conductor in the second insulating resin layer, and the non-penetrating step.
  • a method for manufacturing a substrate ⁇ 6> The method for manufacturing a package substrate for mounting a semiconductor element according to any one of ⁇ 1> to ⁇ 5>, wherein the thickness of the first insulating resin layer is 0.02 mm to 2.0 mm.
  • the release layer and / or the ultrathin copper foil is removed using a sulfuric acid-based or hydrogen peroxide-based etching solution.
  • the release layer and the first insulating resin are formed by using the release layer and the first insulating resin.
  • the method for manufacturing a package substrate for mounting a semiconductor element according to any one of ⁇ 1> to ⁇ 9> including: ⁇ 11> The method for producing a package substrate for mounting a semiconductor element according to any one of ⁇ 1> to ⁇ 10>, wherein the release layer contains the silicon compound other than the silicone compound. ⁇ 12> The method for manufacturing a package substrate for mounting a semiconductor element according to any one of ⁇ 1> to ⁇ 11>, wherein the release layer is directly laminated on the first insulating resin layer.
  • Substrate formation for forming a circuit-forming support substrate including a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order A step (a), a first wiring conductor forming step (b) for forming a first wiring conductor by pattern electrolytic copper plating on the ultrathin copper foil of the circuit-forming support substrate, and the first A laminating step (c) in which a second insulating resin layer is disposed so as to be in contact with the wiring conductor, and the second insulating resin layer is laminated by heating and pressing; and the first insulating resin layer is provided with the first insulating layer.
  • ⁇ 14> The method for manufacturing a semiconductor element mounting substrate according to ⁇ 13>, wherein in the semiconductor element mounting step (g), the semiconductor element is mounted on the second wiring conductor via a bonding material.
  • ⁇ 15> The method for producing a semiconductor element mounting substrate according to ⁇ 13> or ⁇ 14>, wherein the release layer is directly laminated on the first insulating resin layer.
  • the manufacturing method of a semiconductor device mounting package substrate of the present invention it is possible to provide a manufacturing method of a semiconductor device mounting package substrate and a manufacturing method of a semiconductor device mounting substrate with high production efficiency and high design freedom. .
  • the method for manufacturing a semiconductor device mounting package substrate according to the present embodiment (hereinafter sometimes simply referred to as “the manufacturing method of the present embodiment”) is as follows.
  • a substrate forming step (a) for forming a circuit-forming support substrate including a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order (a )When, A first wiring conductor forming step (b) of forming a first wiring conductor by pattern electrolytic copper plating on the ultrathin copper foil of the circuit-forming support substrate;
  • the circuit-forming support substrate includes a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin thickness of 1 ⁇ m to 5 ⁇ m. Copper foil is included in this order.
  • the interface between the ultrathin copper foil and the first insulating resin layer (for example, prepreg) (the ultrathin copper foil and the first insulating resin layer are bonded via the peeling layer)
  • the adhesion strength (hereinafter also referred to as “peel strength” in the present specification) is excellent, and, for example, the chemical solution does not penetrate into the interface even in the desmear treatment, and the chemical resistance such as desmear resistance is excellent.
  • the reason why the bonding strength at the interface between the ultrathin copper foil of the circuit forming support substrate and the first insulating resin layer is excellent is not clear, but the ultrathin copper The unevenness of several ⁇ m on the foil surface penetrates the peeling layer interposed at the interface and pierces the first insulating resin layer side, and melts when the first insulating resin layer is pressed (heated and pressurized). This is presumed to be due to the anchor effect caused by this.
  • the peel strength can be determined by, for example, using a copper foil with a release layer (for example, the release layer is formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m) on the first insulating resin layer.
  • the release layer is made of an inorganic component silicon. It is estimated that one of the reasons is that it is configured to include the compound. That is, when an ultra-thin copper foil with a carrier copper foil is used as in the past, an adhesive layer is often used between the first insulating resin layer and the ultra-thin copper foil.
  • the release layer in this embodiment is composed of a compound containing silicon, which is an inorganic component, so it is unlikely to dissolve in a chemical solution used for desmear treatment, and it is estimated that the penetration of the chemical solution can be prevented.
  • the above-mentioned anchor effect provides excellent adhesion strength at the interface between the ultrathin copper foil and the first insulating resin layer, it is speculated that such an element can also prevent the penetration of a chemical solution such as a desmear solution. .
  • the package substrate for mounting a semiconductor element manufactured by the manufacturing method of this embodiment can also obtain wiring adhesion strength by embedding fine wiring in an insulating resin layer. Furthermore, according to the manufacturing method of the present embodiment, since it is possible to route with the minimum number of layers, it is possible to reduce the number of layers and manufacture a package substrate for mounting a semiconductor element with a total plate thickness thinner than the conventional one. It is possible to increase the wiring density of the semiconductor device mounting package substrate. Hereinafter, the manufacturing method of this embodiment will be described in detail.
  • the substrate forming step (a) includes a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order. Is a step of forming.
  • the first insulating resin layer the peeling layer and the ultrathin copper foil may be disposed only on one side, but it is preferable that these layers are disposed on both sides of the first insulating resin layer.
  • the circuit-forming support substrate in this embodiment is preferably a two-layer core substrate with a release layer. The configuration of the circuit-forming support substrate (two-layer core substrate with a release layer) 1 will be described with reference to FIG. FIG.
  • the circuit-forming support substrate 1 includes a release layer 3 and an ultrathin copper foil 4 on the both sides of a first insulating resin layer (for example, prepreg) 2.
  • the insulating resin layer 2 is provided in order from the surface side.
  • a support substrate for circuit formation it can be formed by forming a release layer on an ultrathin copper foil and placing it on the first insulating resin layer.
  • the method is limited to the formation method. Instead, there is no particular limitation as long as the peeling layer and the ultrathin copper foil are laminated in this order on the first insulating resin layer.
  • a copper foil having a fixed thickness on which a release layer is formed (hereinafter also referred to as “copper foil with a release layer”) is in contact with a first insulating resin layer such as a prepreg.
  • the release layer and the ultrathin copper foil can be formed on the first insulating resin layer by stacking by heating and pressurizing.
  • a circuit-forming support substrate including the layers and the ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order can be obtained.
  • the release layer-attached copper foil is not particularly limited.
  • a copper foil having a release layer formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m can be used.
  • a release layer may be formed on the first insulating resin layer, and then an ultrathin copper foil may be disposed to form a circuit forming support substrate.
  • the lamination method and conditions are not particularly limited, but for example, for circuit formation by performing vacuum pressing under conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 5 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • a support substrate can be formed.
  • the first insulating resin layer in the substrate forming step (a) is not particularly limited.
  • an insulating resin material such as a thermosetting resin is applied to a base material such as a glass cloth.
  • An impregnated prepreg, an insulating film material, or the like can be used.
  • the “prepreg” is obtained by impregnating or coating a base material with an insulating material such as a resin composition. It does not specifically limit as a base material, The well-known thing used for the laminated board for various electrical insulation materials can be used suitably.
  • a material which comprises a base material For example, inorganic fibers, such as E glass, D glass, S glass, or Q glass; Organic fibers, such as a polyimide, polyester, or tetrafluoro erylene; And those mixtures etc. are mentioned.
  • the substrate is not particularly limited, and for example, a substrate having a shape such as a woven fabric, a nonwoven fabric, a robink, a chopped strand mat, or a surfacing mat can be used as appropriate.
  • the material and shape of the substrate are selected depending on the intended use and performance of the molded product, and if necessary, one or more materials and shapes can be used.
  • the thickness of the substrate is not particularly limited, but a substrate having a thickness of usually 0.02 to 0.50 mm can be used.
  • a substrate having a thickness of usually 0.02 to 0.50 mm can be used as the base material.
  • these base materials are preferable from the viewpoint of heat resistance, moisture resistance, and workability. It is.
  • the insulating material is not particularly limited, and a known resin composition used as an insulating material for a printed wiring board can be appropriately selected and used.
  • a thermosetting resin having good heat resistance and chemical resistance can be used as a base.
  • a thermosetting resin A phenol resin, an epoxy resin, cyanate resin, a maleimide resin, an isocyanate resin, a benzocyclobutene resin, a vinyl resin etc. can be illustrated.
  • a thermosetting resin may be used individually by 1 type, and may mix and use 2 or more types.
  • thermosetting resins epoxy resins are excellent in heat resistance, chemical resistance, electrical properties, and are relatively inexpensive, and therefore can be suitably used as insulating materials.
  • the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, alicyclic epoxy resin, aliphatic chain epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, Bisphenol A novolac type epoxy resin, diglycidyl etherified product of biphenol, diglycidyl etherified product of naphthalene diol, diglycidyl etherified product of phenols, diglycidyl etherified product of alcohols, and alkyl-substituted products thereof, halogen And a hydrogenated product.
  • An epoxy resin may be used individually by 1 type, and may mix and use 2 or more types.
  • the curing agent used together with the epoxy resin can be used without limitation as long as it cures the epoxy resin.
  • These epoxy resin curing agents may be used alone or in combination of two or more.
  • the cyanate resin is a resin that generates a cured product having a triazine ring as a repeating unit by heating, and the cured product has excellent dielectric properties. For this reason, it is suitable especially when high frequency characteristics are required.
  • the cyanate resin is not particularly limited, and examples thereof include 2,2-bis (4-cyanatophenyl) propane, bis (4-cyanatophenyl) ethane, and 2,2-bis (3,5 dimethyl-4-silane.
  • examples thereof include cyanate esterified products of benzene, phenol novolac and alkylphenol novolac.
  • 2,2-bis (4-cyanatophenyl) propane is preferable because it has a particularly good balance between the dielectric properties and curability of the cured product and is inexpensive.
  • These cyanate ester compounds and other cyanate resins may be used alone or in combination of two or more.
  • the cyanate ester compound may be partially oligomerized in advance to a trimer or a pentamer.
  • a curing catalyst or a curing accelerator can be used in combination with the cyanate resin.
  • the curing catalyst for example, metals such as manganese, iron, cobalt, nickel, copper, and zinc can be used.
  • organometallic salts such as 2-ethylhexanoate and octylate, and acetylacetone And organometallic complexes such as complexes.
  • One curing catalyst may be used alone, or two or more curing catalysts may be mixed and used.
  • phenols as a curing accelerator, monofunctional phenols such as nonylphenol and paracumylphenol, bifunctional phenols such as bisphenol A, bisphenol F, and bisphenol S, or phenol novolacs and cresol novolacs. These polyfunctional phenols can be used.
  • a hardening accelerator may be used individually by 1 type, and may mix and use 2 or more types.
  • the resin composition used as the insulating material can be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, and the like.
  • a thermoplastic resin for example, a fluororesin, a polyphenylene ether, a modified polyphenylene ether, a polyphenylene sulfide, a polyvinylate, a polyetherimide, a polyetheretherketone, a polyacrylate, a polyamide, a polyamideimide And polybutadiene.
  • a thermoplastic resin may be used individually by 1 type, and 2 or more types may be mixed and used for it.
  • polyphenylene ether and modified polyphenylene ether examples include poly (2,6-dimethyl-1,4-phenylene) ether, an alloyed polymer of poly (2,6-dimethyl-1,4-phenylene) ether and polystyrene, Alloying polymer of poly (2,6dimethyl-1,4-phenylene) ether and styrene-butadiene copolymer, alloying of poly (2,6-dimethyl-1,4-phenylene) ether and styrene-maleic anhydride copolymer Polymer, alloyed polymer of poly (3,6-dimethyl-1,4-phenylene) ether and polyamide, alloy of poly (2,6-dimethyl-1,4-phenylene) ether and styrene-butadiene
  • functional groups such as amine groups, epoxy groups, carboxylic groups, and styryl groups are introduced at the ends of the polymer chains, or amine groups and epoxy groups are added to the side chains of the polymer chains
  • Functional groups such as a group, a carboxyl group, a styryl group, and a methacryl group may be introduced.
  • polyamideimide resin is useful from the viewpoint of excellent moisture resistance and good adhesive to metal.
  • the raw material of the polyamide-imide resin is not particularly limited.
  • the acidic component include trimellitic anhydride and trimellitic anhydride monochloride.
  • the amine component include metaphenylenediamine, paraphenylenediamine, and 4 4,4′-diaminodiphenyl ether, 4,4′-diaminodiphenylmethane, bis [4- (aminophenoxy) phenyl] sulfone, 2,2′-bis [4- (4-aminophenoxy) phenyl] propane, and the like.
  • the polyamide-imide resin may be modified with siloxane in order to improve the drying property.
  • siloxane diamine can be used as an amino component.
  • thermoplastic resins have been described mainly as insulating materials used for prepregs, but these thermoplastic resins are not limited to use as prepregs.
  • thermoplastic resin film material
  • thermoplastic resin film material
  • An inorganic filler may be mixed in the resin composition used as the insulating material.
  • the inorganic filler is not particularly limited, and examples thereof include alumina, aluminum hydroxide, magnesium hydroxide, clay, talc, antimony trioxide, antimony pentoxide, zinc oxide, fused silica, glass powder, quartz powder, and shirasu balloon. It is done. These inorganic fillers may be used alone or in combination of two or more.
  • the resin composition used as the insulating material may contain an organic solvent.
  • the organic solvent is not particularly limited, and is an aromatic hydrocarbon solvent such as benzene, toluene, xylene, or trimethylbenzene; a ketone solvent such as acetone, methyl ethyl ketone, or methyl inobutyl ketone; Ether solvents; alcohol solvents such as isopropanol and butanol; ether alcohol solvents such as 2-methoxyethanol and 2-butoxyethanol; N-methylpyrrolidone, N, N-dimethylformamide, N, N-dimethylacetamide and the like An amide-based solvent or the like can be used in combination as desired.
  • the amount of the solvent in the varnish when preparing the prepreg is preferably in the range of 40 to 80% by mass with respect to the entire resin composition.
  • the viscosity of the varnish is preferably in the range of 20 to 100 cP (20 to 100 mPa ⁇ s).
  • the resin composition used as an insulating material may contain a flame retardant.
  • the flame retardant is not particularly limited, and examples thereof include bromine compounds such as decabromodiphenyl ether, tetrabromobisphenol A, tetrabromophthalic anhydride, and tribromophenol, triphenyl phosphate, trixyl phosphate, and clay.
  • Phosphorus compounds such as zirdiphenyl phosphate, metal hydroxides such as magnesium hydroxide and aluminum hydroxide, red phosphorus and its modified products, antimony compounds such as antimony trioxide and antimony pentoxide, melamine, cyanuric acid, melamine cyanurate
  • a known and customary flame retardant such as a triazine compound can be used.
  • the above-mentioned curing agents, curing accelerators, and other various types such as thermoplastic particles, coloring agents, UV opaquers, antioxidants, reducing agents, etc., if necessary. Additives and fillers can be added.
  • the prepreg includes, for example, a resin composition (including a varnish) such that the amount of the resin composition attached to the substrate is 20 to 90% by mass in terms of the resin content in the dried prepreg.
  • a resin composition including a varnish
  • After impregnating or coating the substrate it can be obtained by heating and drying at a temperature of 100 to 200 ° C. for 1 to 30 minutes to obtain a prepreg in a semi-cured state (B stage state).
  • GHPL-830NS product name
  • Mitsubishi Gas Chemical can be used as Mitsubishi Gas Chemical.
  • 1 to 20 of this prepreg are stacked so as to have a desired thickness of the insulating resin layer, and on both surfaces, for example, a copper foil with a release layer, etc. It can heat-press with the structure arrange
  • a normal copper-clad laminate technique can be applied. For example, using a multistage press, a multistage vacuum press, continuous forming, an autoclave forming machine, etc., the temperature is usually 100 to 250 ° C., and the pressure is 2 to 100 kg.
  • the first insulating resin layer in addition to the above, a metal foil-clad laminate that is commercially available as a copper clad laminate (CCL) or the like, or a material obtained by removing the copper foil from the CCL is used. Can do.
  • the thickness of the first insulating resin layer is not particularly limited because it is appropriately set as desired, but can be 0.02 mm to 2.0 mm, preferably 0.03 mm to 0.2 mm, and 0.04 mm. More preferably, it is 0.15 mm.
  • the circuit-forming support substrate in the present embodiment includes a release layer containing at least a silicon compound and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m.
  • the “peeling layer” includes at least a silicon compound, located between the first insulating resin layer and the ultrathin copper foil, and peel strength (x) between at least the first insulating resin layer and the peeling layer. Means a layer having a relationship of x ⁇ y with respect to the peel strength (y) between the ultrathin copper foil and the first wiring conductor.
  • the release layer can contain a resin composition as required in addition to the silicon compound.
  • a resin composition the above-mentioned thermosetting resin can be used, for example.
  • the peel strength (z) between the release layer and the ultrathin copper foil has a relationship of x ⁇ z in relation to the peel strength (x). .
  • the silicon compound is not particularly limited, for example, a silane compound represented by the following formula (1), a hydrolysis product thereof or a condensation product of the hydrolysis product (hereinafter collectively referred to as “ May be referred to as “silane compounds”).
  • the release layer can be formed, for example, by applying a silicon compound composed of a single silane compound or a combination of a plurality of silane compounds on a copper foil or an ultrathin copper foil.
  • the means for applying the silicon compound is not particularly limited, and for example, known means such as coating can be used.
  • R 1 is an alkoxy group or a halogen atom
  • R 2 is a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group
  • the hydrocarbon group is one or more hydrogen atoms May be substituted with a halogen atom
  • R 3 and R 4 are each independently a halogen atom, an alkoxy group, or a hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group and an aryl group ( In the hydrocarbon group, one or more hydrogen atoms may be substituted with a halogen atom).
  • the silane compound represented by the formula (1) preferably has at least one alkoxy group from the viewpoint of preventing the adhesion with the ultrathin copper foil from being excessively lowered. From the same viewpoint, the silane compound represented by the formula (1) preferably has at least one hydrocarbon group selected from the group consisting of an alkyl group, a cycloalkyl group, and an aryl group.
  • the silane compound represented by the formula (1) preferably has three alkoxy groups and one hydrocarbon group.
  • the silane compound represented by the formula (1) it is preferable that both R 3 and R 4 are alkoxy groups.
  • the alkoxy group is not particularly limited, but a linear, branched or cyclic alkoxy group having 1 to 20 carbon atoms (preferably 1 to 10 carbon atoms, more preferably 1 to 5 carbon atoms) may be used. Can be mentioned.
  • alkoxy groups include methoxy, ethoxy, n- or iso-propoxy, n-, iso- or tert-butoxy, n-, iso- or neo-pentoxy, n-hexoxy, cyclohexiso Examples thereof include a xy group, an n-heptoxy group, and an n-octoxy group.
  • halogen atom examples include a fluorine atom, a chlorine atom, a bromine atom and an iodine atom.
  • the alkyl group is not particularly limited.
  • a linear or branched alkyl group having 1 to 20 carbon atoms preferably 1 to 10 carbon atoms, more preferably 1 to 5 carbon atoms
  • Examples of the alkyl group include a methyl group, ethyl group, n- or iso-propyl group, n-, iso- or tert-butyl group, n-, iso- or neo-pentyl group, n-hexyl group, n- Examples include an octyl group and an n-decyl group.
  • Examples of the cycloalkyl group include a cycloalkyl group having 3 to 10 carbon atoms (preferably a cycloalkyl group having 5 to 7 carbon atoms.
  • Examples of the cycloalkyl group include a cyclopropyl group, a cyclobutyl group, a cyclopentyl group, a cyclohexyl group, and a cyclohexane group. Examples thereof include a butyl group and a cyclooctyl group.
  • the aryl group is not particularly limited, and examples thereof include aryl groups having 6 to 20 carbon atoms (preferably 6 to 14).
  • Examples of the aryl group include a phenyl group, a phenyl group substituted with an alkyl group (eg, tolyl group, xylyl group), 1- or 2-naphthyl group, anthryl group, and the like.
  • one or more hydrogen atoms may be substituted with a halogen atom, and may be substituted with, for example, a fluorine atom, a chlorine atom, or a bromine atom.
  • a compound other than the silicone compound is preferable.
  • a commercial product may be used in which such a silane compound is used as a silicon compound and the release layer is formed on a copper foil or an ultrathin copper foil.
  • a release layer containing at least one selected from the group consisting of dimethyldimethoxysilane, n-propyltrimethoxysilane, phenyltrimethoxysilane, and hexyltrimethoxysilane as a silicon compound is formed on a copper foil. What was formed can be used, for example, "PCS" (brand name) by JX Nippon Mining & Metals Co., Ltd. is mentioned.
  • the peel strength (x) between the release layer and the first insulating resin layer is not particularly limited, but in the manufacturing method of the present embodiment, the first step is performed in a step prior to the release step (e). From the viewpoint of physically peeling the first insulating resin layer in the peeling step (e) while preventing the insulating resin layer from peeling, 3 to 20 N ⁇ m is preferable, and 5 to 15 N ⁇ m is more preferable. 8 to 12 N ⁇ m is particularly preferable. For example, when the peel strength (x) is in the above range, the first insulating resin layer is physically peeled by a human hand or the like in the peeling step (e) while being peeled off during transport or processing. Can be easily peeled off.
  • the peel strength (y) and the peel strength ( The difference (y ⁇ x) from x) is, for example, preferably 50 N ⁇ m or more, more preferably 100 N ⁇ m or more, and particularly preferably 200 N ⁇ m or more.
  • peel strength (x) and / or peel strength (y) for example, for the peel strength (x), the type of the silicon compound in the release layer and the coating amount of the silicon compound are adjusted, or the peel strength (y). Can be adjusted to the above range by adjusting the press conditions, plating thickness, material, and conditions in the roughening treatment.
  • the layer thickness of the release layer is not particularly limited, but is preferably 5 nm to 100 nm from the viewpoint of effectively preventing the penetration of the chemical by the anchor effect between the ultrathin copper foil and the first insulating resin layer. 10 nm to 80 nm is more preferable, and 20 nm to 60 nm is particularly preferable.
  • the first insulating resin layer is arranged so that the surface of the first insulating resin layer and the surface of the release layer are in direct contact with each other. It is preferable to directly laminate the release layer thereon.
  • the ultrathin copper foil has a thickness of 1 ⁇ m to 5 ⁇ m, preferably 2 ⁇ m to 4 ⁇ m, and more preferably 2.5 ⁇ m to 3.5 ⁇ m.
  • the ultrathin copper foil has an average roughness (Rzjis) of 10 points shown in JISB0601: 2001 from the viewpoint of effectively preventing the penetration of the chemical solution by the anchor effect between the ultrathin copper foil and the first insulating resin layer. Both are preferably 0.3 ⁇ m to 3.0 ⁇ m, more preferably 0.5 ⁇ m to 2.0 ⁇ m, and particularly preferably 0.7 ⁇ m to 1.5 ⁇ m.
  • a knurled electrodeposit layer (called “bake plating” in a bath) can be formed, or a roughening treatment such as oxidation treatment, reduction treatment or etching can be performed.
  • the production conditions of the ultrathin copper foil are not particularly limited, but in the case of a copper sulfate bath, sulfuric acid 50-100 g / L, copper 30-100 g / L, liquid temperature 20-80 ° C., current density 0.5 conditions of ⁇ 100A / dm 2, when the copper pyrophosphate bath, potassium pyrophosphate 100 ⁇ 700 g / L, copper 10 ⁇ 50 g / L, liquid temperature 30 ⁇ 60 °C, pH8 ⁇ 12 , current density 0.5 ⁇ 10A /
  • the condition of dm 2 is generally used, and various additives may be added in consideration of the physical properties and smoothness of copper.
  • the ultra-thin copper foil can be formed using, for example, a peelable type copper foil or a copper foil having a certain thickness.
  • the “peelable type” ultrathin copper foil is an ultrathin copper foil having a carrier, and the carrier is, for example, a peelable copper foil.
  • the carrier is peeled off from the ultrathin copper foil in the substrate forming step (a).
  • an ultrathin copper foil is formed using a copper foil having a constant thickness in the substrate forming step (a)
  • a peeling layer is formed on the copper foil having a certain thickness to obtain a copper foil with a peeling layer.
  • the means for forming the release layer on the copper foil is not particularly limited.
  • the release layer can be formed by applying a silicon compound on the copper foil by a known method such as coating.
  • a commercial item can also be used as said copper foil with a peeling layer, for example, using "PCS" (brand name) by the above-mentioned JX Nippon Mining & Metals Co., Ltd.
  • the thickness of the fixed thickness copper foil (that is, the copper foil portion of the peelable layer-attached copper foil) is not particularly limited, but if desired, a desired thickness (1 ⁇ m to From the viewpoint of removing unnecessary portions up to 5 ⁇ m, it is preferably 1 ⁇ m or more, more preferably 1 ⁇ m to 20 ⁇ m. However, when the thickness of the copper foil having a certain thickness is 1 ⁇ m to 5 ⁇ m, the processing by the thickness reducing means may be unnecessary.
  • the thickness reducing means a known method can be appropriately applied, and examples thereof include an etching process. The etching treatment can be performed, for example, by etching using a perhydrosulfuric acid based soft etching solution.
  • a copper foil with a release layer in which the release layer is formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m can be used.
  • a release layer-attached copper foil in which the release layer is formed on a copper foil having a thickness of 1 ⁇ m to 20 ⁇ m is used as the release layer and the first insulating resin.
  • ultra-thin copper foil can be formed from copper foil of fixed thickness in a substrate formation process (a).
  • the manufacturing method of this embodiment is not limited to this aspect, for example, when a 12 ⁇ m copper foil is used, a release layer is formed by coating or the like, and then laminated and pressed with the first insulating resin layer
  • a circuit-forming support substrate By performing soft etching of the copper foil and adjusting the thickness of the copper foil to, for example, 3 ⁇ m to obtain an ultrathin copper foil, a circuit-forming support substrate can be produced.
  • the said etching process is not specifically limited, It can carry out, after heating and pressurizing the copper foil with a peeling layer to the 1st insulating resin layer.
  • an antirust process can be given to the adhesion surface with the peeling layer of ultra-thin copper foil (form an antirust process layer).
  • the rust prevention treatment can be performed using any of nickel, tin, zinc, chromium, molybdenum, cobalt, or an alloy thereof.
  • a thin film is formed on a copper foil by sputtering, electroplating or electroless plating, but electroplating is preferable from the viewpoint of cost.
  • plating is performed using a plating layer containing one or more metal salts selected from the group consisting of nickel, tin, zinc, chromium, morbden and cobalt as the plating layer.
  • a complexing agent such as citrate, tartrate or sulfamic acid may be added in a necessary amount.
  • the plating solution is usually used in an acidic region and is plated at a temperature of room temperature to 80 ° C.
  • the plating is appropriately selected from the range of normal current density of 0.1 to 10 A / dm 2 , normal time of 1 to 60 seconds, preferably 1 to 30 seconds.
  • the amount of the rust-proofing metal varies depending on the type of metal, but is preferably 10 to 2000 ⁇ g / dm 2 in total. If the thickness of the rust-proofing layer is too thick, it may cause etching inhibition and a decrease in electrical characteristics, and if it is too thin, it may cause a decrease in peel strength with the resin.
  • a chromate treatment layer is formed on the rust prevention treatment layer, it is useful because it can suppress a decrease in adhesive strength with the release layer. Specifically, it is performed using an aqueous solution containing hexagonal chromium ions.
  • the chromate treatment can be performed by a simple immersion treatment, it is preferably carried out by a cathode treatment.
  • Sodium dichromate is preferably used under the conditions of 0.1 to 50 g / L, pH 1 to 13, bath temperature 0 to 60 ° C., current density 0.1 to 5 A / dm 2 , and current time 0.1 to 100 seconds. It can also carry out using chromic acid or potassium dichromate instead of sodium dichromate.
  • a coupling agent is further adsorbed on the antirust treatment layer.
  • the silane coupling agent is not particularly limited, and examples thereof include epoxy-functional silanes such as 3-glycidoxypropyltrimethoxysilane and 2- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, and 3-aminopropyltrimethoxysilane.
  • Amine functional silane such as methoxysilane, N-2- (aminoethyl) 3-aminopropyltrimethoxysilane, N-2- (aminoethyl) 3-network propylmethyldimethoxysilane, vinyltrimethoxysilane, vinylphenyltri Olefin-functional silanes such as methoxysilane and vinyltris (2-methoxyethoxy) silane, acrylic-functional silanes such as 3-allytoxypropyltrimethoxysilane, methacryl-functional silanes such as 3-methacryloxypropyltrimethoxysilane, 3- Metacaptopropyl And mercapto-functional silanes such as trimethoxysilane is used, these may be used alone or may be used by mixing plural.
  • These coupling agents are dissolved at a concentration of 0.1 to 15 G / L of a solvent such as water and applied to a metal foil at a temperature of room temperature to 50 ° C. or electrodeposited to be adsorbed.
  • These silane coupling agents form a film by condensation bonding with a hydroxyl group of a rust preventive metal on the surface of the copper foil.
  • a stable bond is formed by heating, ultraviolet irradiation or the like. If heating, dry at a temperature of 80 to 200 ° C. for 2 to 60 seconds. In the case of ultraviolet irradiation, it is performed in the range of 200 to 400 nm and 200 to 2500 mJ / dm 2 .
  • a 1st wiring conductor formation process (b) is a process of forming a 1st wiring conductor by pattern electrolytic copper plating on the ultra-thin copper foil of the support substrate for circuit formation mentioned above.
  • the first wiring conductor 6 is formed on the ultrathin copper foil 4 of the circuit forming support substrate 1 as shown in FIG. 1C.
  • the means for forming the first wiring conductor is not particularly limited.
  • the first wiring conductor can be formed by the following steps.
  • a plating resist is laminated on the ultrathin copper foil (step (b-1)), and a wiring circuit pattern is formed on the plating resist by photolithography.
  • Step (b-2) forming a first wiring conductor on the ultrathin copper foil having the wiring circuit pattern formed on the plating resist by pattern electrolytic copper plating (Step (b-3))
  • the plating resist laminated on the ultrathin copper foil can be exposed and developed by photolithography to form a wiring circuit pattern on the plating resist.
  • the first wiring conductor can be formed of plated copper by performing pattern electrolytic copper plating on the ultrathin copper foil having the wiring circuit pattern formed on the plating resist. . After forming the first wiring conductor, the plating resist is removed in step (b-4).
  • the above-mentioned resist for plating is not particularly limited, and for example, a known one such as a commercially available dry film resist can be appropriately selected and used.
  • photolithography including exposure, development, and removal of the resist
  • a well-known method can be used suitably.
  • the pattern width of the first wiring conductor is not particularly limited, and the width can be appropriately selected according to the application.
  • the width can be 5 to 100 ⁇ m, and preferably 10 to 30 ⁇ m. it can.
  • the laminating step (c) is a step of disposing a second insulating resin layer so as to be in contact with the first wiring conductor, and laminating the second insulating resin layer by heating and pressing.
  • the laminating step (c) may be a step of further arranging a metal layer on the second insulating resin layer, heating and pressurizing, and laminating the second insulating resin layer and the metal layer.
  • the second insulating resin layer 7 and the metal layer 8 can be laminated so as to be in contact with the first wiring conductor 6 as shown in FIG. 1D.
  • FIG. 1D although it has the aspect which provided the metal layer, this embodiment is not limited to the said aspect.
  • the same material for example, prepreg
  • the thickness of the second insulating resin layer is not particularly limited because it is appropriately set as desired.
  • the thickness can be 0.02 mm to 2.0 mm, and 0.03 mm to 0.2 mm. Is preferable, and 0.04 mm to 0.15 mm is more preferable.
  • the metal layer for example, the same layer as the above-mentioned ultrathin copper foil can be used.
  • an ultrathin copper foil with a carrier can be used as the ultrathin copper foil.
  • the carrier is peeled after the ultrathin copper foil is disposed so as to be in contact with the second insulating resin layer, laminated by heating and pressing.
  • the heating and pressing conditions for the second insulating layer and the metal layer are not particularly limited.
  • vacuum pressing is performed under the conditions of a temperature of 220 ⁇ 2 ° C., a pressure of 25 ⁇ 0.2 MPa, and a holding time of 60 minutes.
  • the second insulating layer and the metal layer can be stacked.
  • the lamination step (c) is not particularly limited.
  • the second insulating resin layer and the metal layer can be laminated by the following steps.
  • a roughening treatment is performed on the surface of the first wiring conductor in order to obtain an adhesive force with the second insulating resin layer (step (c-1))
  • An insulating resin layer is disposed so as to be in contact with the first wiring conductor subjected to the roughening treatment
  • a metal layer is further disposed on the second insulating resin layer, heated and pressed, and the second An insulating resin layer and the metal layer can be laminated (step (c-2)).
  • the said roughening process is not specifically limited, A well-known means can be used suitably, For example, the means using a copper surface roughening liquid is mentioned.
  • the second wiring conductor forming step (d) a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer, and the inner wall of the non-through hole is subjected to electrolytic copper plating and / or non-through.
  • the second wiring conductor is formed by connection by electrolytic copper plating.
  • the first wiring conductor 6 and the metal layer 8 are They are electrically connected through plated copper 9 formed on the inner wall of the non-through hole.
  • the second wiring conductor 10 can be formed on the second insulating resin layer 7 by patterning the metal layer 8.
  • the means for forming the non-through hole is not particularly limited, and for example, a known means such as a laser such as a carbon dioxide laser or a drill can be used.
  • the non-through hole is formed in the second insulating resin layer via the metal layer, and is provided to electrically connect the second wiring conductor and the first wiring conductor formed in this step.
  • the number and size of the non-through holes can be appropriately selected as desired.
  • a desmear process can be performed using sodium permanganate aqueous solution.
  • the second wiring conductor forming step (d) after forming the non-through hole, electrolytic copper plating and / or electroless copper plating is performed to form a copper plating film on the inner wall of the non-through hole, The wiring conductor and the second wiring conductor are electrically connected.
  • the method for performing electrolytic copper plating and / or electroless plating is not particularly limited, and a known method can be employed.
  • the copper plating may be either electrolytic copper plating or electroless plating, but it is preferable to perform both electrolytic copper plating and electroless plating.
  • the second wiring conductor forming step (d) after the electrolytic / electroless copper plating process, the second wiring conductor is formed.
  • the method for forming the second wiring conductor is not particularly limited, and for example, known means such as a subtractive method or a semi-additive method can be appropriately employed.
  • the second wiring conductor forming step (d) is not particularly limited.
  • a non-through hole reaching the first wiring conductor is formed in the second insulating resin layer (step (d) -1)), the inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating (step (d-2)), and the second wiring conductor is formed by the subtractive method or the semi-additive method (Step (d-3)).
  • the step (d-3) although not particularly limited, for example, the surface of the metal layer is adjusted, a dry film resist or the like is laminated, and a negative mask is attached to the exposure machine. Then, the circuit pattern is baked, and the dry film resist is developed with a developer to form an etching resist. Thereafter, an etching process is performed to remove a portion of copper having no etching resist with an aqueous ferric chloride solution, and then the resist is removed to form a second wiring conductor.
  • an interlayer connection method applicable in the present embodiment, a method of applying chemical copper plating to a known laser-formed blind via portion (forming a wiring circuit by laser processing and then patterning by chemical copper plating) , A method for performing interlayer connection), a method for performing interlayer connection by piercing the entire insulating layer with a metal bump (preferably a copper bump) formed by plating or etching a metal foil in a portion to be a connection portion in advance, After a bump paste is printed on a predetermined location by screen printing etc. with a metal paste containing a metal filler such as solder, silver and copper in the insulating resin, the paste is cured by drying and electrical conduction between the inner and outer layers is ensured by heating and pressing. Things can be applied.
  • a metal bump preferably a copper bump
  • the peeling step (e) is a step of peeling off the first insulating resin layer from the circuit forming support substrate on which the first wiring conductor and the second wiring conductor are formed. After the peeling step (e), as shown in FIG. 1G, the first insulating resin layer is peeled off at the interface with the release layer 3, and the first insulating resin layer is formed on the release layer 3 and the ultrathin copper foil 4. A laminated body A in which the wiring conductor 6, the second insulating resin layer 7, and the second wiring conductor 10 are stacked is formed.
  • the first insulating resin layer is peeled off at the interface between the first insulating resin layer and the peeling layer.
  • a part of the peeling layer is the first insulating layer. It may be peeled off together with the resin layer.
  • the aspect in which the first insulating resin layer is peeled off together with the peeling layer at the interface between the peeling layer and the ultrathin copper foil is also included.
  • a means for peeling off the first insulating resin layer either physical means or chemical means can be adopted.
  • the first insulating resin layer is physically applied by applying physical force to the peeling layer. Is preferably peeled off.
  • a removal process (f) is a process of removing the said peeling layer and / or the said ultra-thin copper foil. After the removal step (f), as shown in FIG. 1H, the first wiring conductor 6 (inner layer) is embedded in the second insulating resin layer 7, and the first wiring conductor (inner layer) and the first wiring conductor 6 The semiconductor element mounting package substrate 20 in which the two wiring conductors 10 (outer layers) are electrically joined can be formed.
  • the removal of the peeling layer and / or the ultrathin copper foil can be removed using a sulfuric acid-based or hydrogen peroxide-based etching solution.
  • the peeling step (e) when the first insulating resin layer is peeled off at the interface with the peeling layer, and when the peeling layer is broken, a part thereof is peeled off together with the first insulating resin layer. In this case, the whole or a part of the peeling layer and the ultrathin copper foil are removed in the removing step (f).
  • the first insulating resin layer is peeled off at the interface between the release layer and the ultrathin copper foil together with the release layer in the release step (e)
  • only the ultrathin copper foil is removed in the removal step (f).
  • the sulfuric acid-based or hydrogen peroxide-based etching solution is not particularly limited, and those used in the industry can be used.
  • the semiconductor element mounting package substrate 20 is a two-layered semiconductor element mounting package substrate as in FIG. 2A, but the present invention is limited to this.
  • An n-layer structure is formed. it can.
  • the stacking step (c) and the circuit forming support substrate on which the first wiring conductor and the second wiring conductor are further formed By repeatedly performing the second wiring conductor forming step (d), peeling the first insulating resin layer, removing the release layer and the ultrathin copper foil, and cutting the package size It is possible to form a semiconductor device mounting package substrate having a build-up structure.
  • the method for manufacturing a semiconductor element mounting substrate in the present embodiment includes a first insulating resin layer, a release layer containing at least a silicon compound, and an ultrathin copper foil having a thickness of 1 ⁇ m to 5 ⁇ m in this order.
  • a substrate forming step (a) for forming a circuit forming support substrate, and a first wiring conductor formation for forming a first wiring conductor on the ultrathin copper foil of the circuit forming support substrate by pattern electrolytic copper plating A step (b), a laminating step (c) in which a second insulating resin layer is disposed so as to be in contact with the first wiring conductor, and the second insulating resin layer is laminated by heating and pressing; and the second step A non-through hole reaching the first wiring conductor is formed in the insulating resin layer, and an inner wall of the non-through hole is connected by electrolytic copper plating and / or electroless copper plating to form a second wiring conductor.
  • a semiconductor device such as a bare chip is mounted as desired.
  • the package substrate for mounting a semiconductor element may have a relatively thin structure as desired. For this reason, from the viewpoint of improving the handleability, a semiconductor element mounting substrate can be manufactured by mounting a semiconductor element such as a bare chip in the manufacturing process of the semiconductor element mounting package substrate as described below.
  • the method for manufacturing a semiconductor element mounting substrate of the present embodiment uses a release layer containing a silicon compound, so that even when heat is applied to the substrate during reflow for a bonding material such as solder, the copper foil and It is possible to prevent the occurrence of blistering that occurs between the ultrathin copper foil.
  • the silicon compound is preferably a compound other than the silicone compound.
  • the semiconductor element mounting step (g) is a step of mounting the semiconductor element on the second wiring conductor.
  • the steps from the substrate forming step (a) to the second wiring conductor forming step (d) in the method for manufacturing a semiconductor device mounting package substrate described above are sequentially performed.
  • a semiconductor element is mounted on a circuit-forming support substrate on which the first wiring conductor and the second wiring conductor are formed.
  • the circuit forming support substrate a substrate provided with a release layer, an ultrathin copper foil, a first wiring conductor, and a second wiring conductor only on one side of the first insulating resin layer is used.
  • the surface of the first insulating resin layer on which the semiconductor element is not mounted is not particularly limited, but a metal such as copper foil may be laminated, or the surface of the first insulating resin layer is exposed. It may be.
  • the semiconductor element is not particularly limited, and a desired element can be appropriately used.
  • a bare chip in which gold bumps are formed on the aluminum electrode portion by a gold wire ball bonding method can be used.
  • the semiconductor element can be mounted on the second wiring conductor via a bonding material.
  • the bonding material is not particularly limited as long as it has a conductive means.
  • solder or the like for example, solder balls, solder paste, or the like
  • the semiconductor element can be mounted via a bonding material.
  • the said surface treatment is not specifically limited, For example, formation of a nickel layer or a gold plating layer is mentioned.
  • solder is used as the bonding material, a process such as reflow can be performed after the semiconductor element is mounted on the second wiring conductor. At this time, the reflow temperature is appropriately selected depending on the melting point of the bonding material, and can be set to 260 ° C. or more, for example.
  • a method for manufacturing a semiconductor element mounting substrate in the present embodiment will be described with reference to FIGS.
  • a substrate forming step (a) to a second wiring conductor forming step (d) are sequentially performed, A circuit-forming support substrate in which the release layer 3, the ultrathin copper foil 4, the first wiring conductor 6, and the second wiring conductor 10 are provided only on one side of the insulating resin layer is produced.
  • a solder resist layer 13 having an opening A is formed on the second wiring conductor 10 (see FIG. 6A).
  • the nickel layer 14 and the gold plating layer 15 are laminated and formed in the opening A (see FIG. 6B). Further, a solder ball is mounted on the gold plating layer 15 and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which the solder ball 16 is formed (see FIG. 6C).
  • the bare chip 17 on which the gold bumps are formed by the gold wire ball bonding method is aligned with the obtained multilayer printed wiring board and the aluminum electrode portion, and the bare chip 17 is mounted on the multilayer printed wiring board. Reflow the multi-layer printed wiring board mounted with solder and connect with solder. Next, it can be cleaned as desired and sealed with a mold resin 18 (see FIG. 6D). As the mold resin 18, a known resin used for sealing material can be appropriately selected and used. Thereafter, the first insulating resin layer 2 (prepreg layer) is peeled off by physical force in the same step as the above-described peeling step (e) (see FIG. 6E).
  • the semiconductor element mounting substrate 30 is obtained by removing the ultrathin copper foil 4 and the release layer 3 using a perhydrosulfuric acid based soft etching solution or the like in the same manner as the above-described removal step (f). (See FIG. 6F).
  • the release layer since the release layer is used, the occurrence of blistering due to the occurrence of peeling between the copper foil and the ultrathin copper foil during reflow is generated. It can be suppressed, and the alignment of the bare chip 17 and the like can be performed well, and the productivity is excellent.
  • Example 1 ⁇ Substrate formation step (a)> Prepreg (first insulating resin layer 2 in FIG. 1A; thickness 0.100 mm: GHPL-830NS ST56 manufactured by Mitsubishi Gas Chemical Co., Ltd.) impregnated with bismaleimide triazine resin (BT resin) into glass cloth (glass fiber) ) Copper foil with a release layer (JX Nippon Mining Co., Ltd.) formed by coating a release layer composed of a silane compound on a 12 ⁇ m thick copper foil (release layer 3 in FIG.
  • the dry film resist was developed using a 1% aqueous sodium carbonate solution to form a resist pattern for plating.
  • pattern electrolytic copper plating electrolytic copper plating
  • a copper sulfate plating line having a copper sulfate concentration of 60 to 80 g / L and a sulfuric acid concentration of 150 to 200 g / L, and the first wiring conductor (FIG. 1C).
  • a first wiring conductor 6) was formed.
  • the dry film resist was peeled and removed using an amine resist stripping solution.
  • ⁇ Lamination process (c)> In order to obtain adhesion with the insulating resin, the surface of the first wiring conductor (copper pattern) was subjected to a roughening treatment using a copper surface roughening solution CZ-8100 (product name, manufactured by MEC Co., Ltd.). Next, a prepreg (second in FIG. 1D) is formed by impregnating glass cloth (glass fiber) with bismaleimide triazine resin (BT resin) on both sides of the circuit-forming support substrate on which the first wiring conductor is formed. Insulating resin layer 7; thickness 0.100 mm: product name “GHPL-830NS ST56”, manufactured by Mitsubishi Gas Chemical Co., Ltd.).
  • an ultra-thin copper foil with a carrier copper foil of 18 ⁇ m thickness (ultra-thin copper foil (metal layer); thickness 2 ⁇ m: product name “MTEx”, manufactured by Mitsui Mining & Smelting Co., Ltd.) on the second insulating resin layer
  • the carrier copper foil was placed in contact with the second insulating resin layer and vacuum pressed under conditions of a pressure of 2.5 ⁇ 0.2 MPa, a temperature of 220 ⁇ 2 ° C., and a holding time of 60 minutes. Thereafter, the carrier copper foil having a thickness of 18 ⁇ m is peeled off, and the second insulating resin layer and the ultrathin copper foil having a thickness of 2 ⁇ m (the metal layer 8 in FIG. 1D) are laminated on the first wiring conductor. A support substrate for formation was obtained.
  • a desmear treatment is performed on the support substrate for circuit formation in which non-through holes are formed using a sodium permanganate aqueous solution at a temperature of 80 ⁇ 5 ° C. and a concentration of 55 ⁇ 10 g / L, and further by electroless copper plating.
  • plating with a thickness of 0.4 to 0.8 ⁇ m plating with a thickness of 15 to 20 ⁇ m was performed by electrolytic copper plating.
  • the inner wall of the non-through hole is connected by plating, and the first wiring conductor (inner layer) and the metal layer (outer layer) are electrically connected by plating of the inner wall of the non-through hole (plated copper 9 in FIG. 1E). It will be done.
  • a dry film resist NIT225 (trade name, manufactured by Nichigo Morton Co., Ltd.) is laminated under the conditions of a temperature of 110 ⁇ 10 ° C. and a pressure of 0.50 ⁇ 0.02 MPa. did. Then, after pasting a negative mask, a circuit pattern was baked using a parallel exposure machine, and then a dry film resist was developed using a 1% sodium carbonate aqueous solution to form an etching resist. Next, after removing copper with no ferric chloride solution with an aqueous ferric chloride solution, the dry film resist is removed with an aqueous sodium hydroxide solution, and the second wiring conductor (second wiring conductor 10 in FIG. 1F) is removed. Formed.
  • ⁇ Peeling step (e)> After forming the second wiring conductor, a physical force is applied to the boundary between the peel-off layer-attached copper foil and the first insulating resin layer (prepreg layer), so that the first wiring conductor and the second wiring are formed.
  • the first insulating resin layer (prepreg layer) was peeled from the circuit-forming support substrate on which the conductor was formed to form a set of laminates (laminate A in FIG. 1G).
  • the peeling step (e) after peeling off the first insulating resin layer (prepreg layer), the ultrathin copper foil and the release layer were removed using a perhydrosulfuric acid-based soft etching solution. Thereafter, a solder resist was formed, gold plating was finished, and the package size was cut to obtain a package substrate for mounting a semiconductor element (package substrate 20 for mounting a semiconductor element in FIG. 1H).
  • Example 1 (Confirmation of chemical penetration)
  • the laminate (laminate A in FIG. 1G) from which the first insulating resin layer was peeled in the peeling step (e) was observed from the release layer 3 side.
  • FIG. 3 is a photograph of the laminate A in Example 1 observed from the release layer side. As shown in FIG. 3, in Example 1, the penetration of the chemical solution could not be confirmed on the surface of the release layer.
  • Comparative Example 1 In the substrate forming step (a) of Example 1, a copper foil having no release layer instead of the release layer copper foil (PCS) (thickness: 12 ⁇ m, manufactured by JX Nippon Mining & Metals, trade name: Each step was carried out in the same manner as in Example 1 except that JDLC) was used. However, in Comparative Example 1, when the first insulating resin layer was peeled off in the peeling step (e), the copper foil was also peeled off, and a missing portion was formed at the bottom of the obtained semiconductor element mounting package substrate. .
  • PCS release layer copper foil
  • Comparative Example 2 A semiconductor element mounting package substrate of Comparative Example 2 was produced in the same manner as in Example 1 except that the circuit formation support substrate 12 shown in FIG. 4A was used in the substrate formation step (a) of Example 1. As shown in FIG. 4A, the circuit-forming support substrate 12 is not provided with a peeling layer on an ultrathin copper foil with carrier copper (thickness 3 ⁇ m: product name “MTEx”, manufactured by Mitsui Mining & Smelting Co., Ltd.) In this configuration, the carrier copper 11 is disposed so as to be in contact with the first insulating resin layer 2 without peeling off the carrier copper 11.
  • the carrier copper 11 and the ultrathin copper foil 4 are laminated from the first insulating resin layer 2 side.
  • the carrier copper 11 and the first insulating resin layer 2 (prepreg layer) at the interface between the carrier copper 11 and the ultrathin copper foil 4 as shown in FIG. 4B in the peeling step (e). was peeled off.
  • FIG. 5 is a photograph of the laminate in Comparative Example 2 observed from the ultrathin copper foil side. As shown in FIG. 5, in the comparative example 2, it was confirmed that the chemical
  • the circuit-forming support substrate used in the production method of the present invention is a substrate excellent in chemical resistance, and the production method of the present invention can be expected to improve the yield and is excellent in production efficiency.
  • the manufacturing method of the present invention it is not necessary to cover the side surface of the detached core with the second insulating resin layer in order to prevent the penetration of the chemical solution, so that a relatively large detached core can be used. For this reason, the manufacturing method of this invention can raise the freedom degree of design of the package substrate for semiconductor element mounting.
  • Example 2 (Preparation of semiconductor device mounting substrate)
  • the substrate forming step (a) to the second wiring conductor forming step (d) in Example 1 are sequentially performed, and the release layer, the ultrathin copper foil, and the first wiring are formed only on one side of the first insulating resin layer.
  • a circuit-forming support substrate provided with a conductor and a second wiring conductor was produced, and a solder resist layer 13 having an opening A was formed on the second wiring conductor (second wiring conductor 10 in FIG. 1F). (See FIG. 6A).
  • a nickel layer 14 and a gold plating layer 15 were laminated in the opening A (see FIG. 6B).
  • a solder ball was mounted on the gold plating layer 15 and reflowed at about 260 ° C. to produce a multilayer printed wiring board on which the solder ball 16 was formed (see FIG. 6C).
  • the obtained multilayer printed wiring board was aligned with the bare chip 17 in which gold bumps were formed on the aluminum electrode portion by a ball bonding method of gold wires, and the bare chip 17 was mounted on the multilayer printed wiring board.
  • the multilayer printed wiring board on which the bare chip 17 was mounted was reflowed at about 260 ° C. to perform solder connection, then washed and sealed with a mold resin 18 (see FIG. 6D).
  • the first insulating resin layer 2 prepreg layer
  • the ultrathin copper foil 4 and the release layer 3 were removed using a perhydrosulfuric acid-based soft etching solution to obtain a semiconductor element mounting substrate 30 (FIG. 6F).
  • a perhydrosulfuric acid-based soft etching solution obtained in the same manner as in the removal step (f) of Example 1, the ultrathin copper foil 4 and the release layer 3 were removed using a perhydrosulfuric acid-based soft etching solution to obtain a semiconductor element mounting substrate 30 (FIG. 6F).
  • abnormal portions such as swelling were not recognized at the time of reflow, and the alignment of the bare chip 17 could be performed well.
  • Comparative Example 3 In the substrate formation step (a) of Example 2, a semiconductor element mounting substrate of Comparative Example 3 was produced in the same manner as Example 2 except that the circuit formation support substrate 12 (see FIG. 4A) in Comparative Example 2 was used. did. In Comparative Example 3 using the circuit-forming support substrate 12 having no release layer, peeling occurs between the copper foil and the ultrathin copper foil during reflow, and a 15 mm copper foil is formed on the substrate (70 mm ⁇ 240 mm size). Two blisters occurred. For this reason, when the bare chip 17 is aligned, a displacement occurs, resulting in a product defect.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

第１の絶縁樹脂層とケイ素化合物を少なくとも含む剥型層と厚さが１μｍ～５μｍである極薄銅箔とをこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）；回路形成用支持基板の極薄銅箔上にパターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）；第１の配線導体と接するように第２の絶縁樹脂層を配置し第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）；第２の絶縁樹脂層に、第１の配線導体に達する非貫通孔を形成し、非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）；第１の配線導体及び第２の配線導体が形成された回路形成用支持基板から第１の絶縁樹脂層を剥離する剥離工程（ｅ）；剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）を含む半導体素子搭載用パッケージ基板の製造方法。

Description

半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
　本発明は、半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法に関するものである。
　近年、電子機器の小型化、軽量化、多機能化が一段と進んでいる。電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなっている。パッケージサイズの小型化に対応するものとして、半導体チップとほぼ同等のサイズの、いわゆるチップサイズパッケージ（ＣＳＰ；Ｃｈｉｐ　Ｓｉｚｅ／Ｓｃａｌｅ　Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線とによって電気的接続を図った後、エポキシ樹脂をポッティング封止するもの（下記、非特許文献１参照）や仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（下記、非特許文献２参照）等がある。
　一方、微細配線の形成に関し、基材表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで導体を必要な厚さに形成し、その後、レジスト剥離後、前記薄いめっき層をソフトエッチングで除去するというセミアディティブ法が注目されている。また、薄いめっき層の代わりに加熱・加圧プレス法で形成されるキャリア付ピーラブル銅箔を形成後、キャリアを除去して薄銅箔層を形成する方法も検討されている。
　また、配線密度に優れ、かつ生産効率に優れ、接続信頼性の高い半導体素子搭載用パッケージ基板の製造方法を提供することを目的として、極薄銅箔の厚さが１μｍ～５μｍであるキャリア銅箔付極薄銅箔のキャリア銅箔面に絶縁樹脂を設けてなる回路形成用支持基板を用い、これに電解銅めっき等を用いて配線導体を作製し、その後キャリア銅箔付支持基板を剥離して、半導体素子搭載用パッケージ基板を作製する方法が提案されている（例えば、下記特許文献１参照）。
特開２００５－１０１１３７号公報
ＮＩＫＫＥＩ　ＭＡＴＥＲＩＡＬＳ　＆　ＴＥＣＨＮＯＬＯＧＹ）　９４．４、Ｎｏ．１４０、ｐ１８－１９ Ｓｍａｌｌｅｓｔ　Ｆｌｉｐ－Ｃｈｉｐ－Ｌｉｋｅ　Ｐａｃｋａｇｅ　ＣＳＰ；Ｔｈｅ　Ｓｅｃｏｎｄ　ＶＬＳＩ　Ｐａｃｋｋｇｉｎｇ　Ｗｏｒｋｓｈｏｐ　ｏｆ　Ｊａｐａｎ、ｐ４６－５０、１９９４
　上述の特許文献１の半導体素子搭載用パッケージ基板の製造方法に用いられるキャリア銅箔付極薄銅箔を用いた回路形成用支持基板は、通常、キャリア銅箔と極薄銅箔との間（界面）に極薄い接着層が設けられることが多い。しかし、通常、当該接着層は数十ｎｍの厚みであり、薬品に対する耐性が弱い。例えば、多層構造のパッケージ基板を作製する際には、層間接続のためにスルーホール等の穴がドリルやレーザーによって開けられる場合がある。この際、穴の内部等に残留した樹脂（スミア）を除去するために過マンガン酸ナトリウム等からなるデスミア液を用いて、スミアを除去するデスミア処理が行われる。しかし、上述のようにキャリア銅箔付極薄銅箔を用いた回路形成用支持基板を用いた場合、キャリア銅箔と極薄銅箔との間に位置する接着層に薬液（デスミア液）が浸透することがある。このように、キャリア銅箔と極薄銅箔との間の接着層に薬液が浸透すると、キャリア銅箔と極薄銅箔との界面の接着強度が低下してしまう。当該キャリア銅箔と極薄銅箔との界面における接着強度の低下は、生産効率に影響する。また、薬液の浸透が起こった部分が製品となる部分に及ぶと、極薄銅箔が薬液で腐食し、製品不良の原因となることがある。さらに、薬液の染み込みが起こることで、後工程で使用する液や装置の汚染を起こし、装置動作不良の原因ともなる。
　また、従来においては、当該薬液の染み込みを防止するため、パッケージ基板を作製する際に回路形成用支持基板においてキャリア銅箔付極薄銅箔の側面が絶縁樹脂で覆われるように構成することが多く行われている。しかし、キャリア銅箔付極薄銅箔の側面を覆うためには、元となる回路形成用支持基板（デタッチコア）を小さくする必要があり、設計の自由度が阻害されるといった問題もある。
　また、取扱い性等の観点から半導体素子搭載用パッケージ基板の製造方法の工程内において半導体素子を基板に搭載することが望まれる場合も想定される。しかし、従来方法の工程内で半導体素子を基板に搭載しようとすると、ハンダ等のリフロー時に金属層と極薄銅箔との間等に所謂膨れが生じる場合が多く、半導体素子搭載用パッケージ基板の製造方法の工程内においても半導体素子を基板に搭載できる手段の開発が求められていた。
　上述の課題を解決すべく本発明は、生産効率がよく、設計の自由度が高い半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法を提供することを目的とする。
＜１＞　第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、を含む半導体素子搭載用パッケージ基板の製造方法。
＜２＞　前記第１の配線導体形成工程（ｂ）は、前記極薄銅箔上にめっき用レジストをラミネートする工程（ｂ－１）と、フォトリソグラフィーによって前記めっき用レジストに配線回路パターンを形成する工程（ｂ－２）と、前記配線回路パターンが形成された前記極薄銅箔上に、パターン電解銅めっきにより第１の配線導体を形成する工程（ｂ－３）と、前記めっき用レジストを除去する工程（ｂ－４）と、を含む前記＜１＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜３＞　前記積層工程（ｃ）は、前記第１の配線導体表面に粗化処理を施す工程（ｃ－１）と、前記第２の絶縁樹脂層を、前記粗化処理を施した前記第１の配線導体と接するように配置し、前記第２の絶縁樹脂層上に金属層をさらに配置し、加熱加圧して、前記第２の絶縁樹脂層と前記金属層とを積層する工程（ｃ－２）と、を含む前記＜１＞又は＜２＞に記載の半導体素子搭載用パッケージ基板の製造方法。
＜４＞　前記第２の配線導体形成工程（ｄ）は、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成する工程（ｄ－１）と、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきにより接続させる工程（ｄ－２）と、前記第２の配線導体をサブトラクティブ工法又はセミアディティブ工法にて形成する工程（ｄ－３）と、を含む前記＜１＞～＜３＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜５＞　前記第２の配線導体形成工程（ｄ）において、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板に対し、更に、前記積層工程（ｃ）及び前記第２の配線導体形成工程（ｄ）を繰り返し行い、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造する前記＜１＞～＜４＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜６＞　前記第１の絶縁樹脂層の厚さが、０．０２ｍｍ～２．０ｍｍである前記＜１＞～＜５＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜７＞　前記第２の配線導体形成工程（ｄ）において、前記非貫通孔をレーザーによって形成する前記＜１＞～＜６＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜８＞　前記剥離工程（ｅ）において、前記第１の絶縁樹脂層を物理的に剥離する前記＜１＞～＜７＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜９＞　前記除去工程（ｆ）において、前記剥型層及び／又は前記極薄銅箔を硫酸系又は過酸化水素系エッチング液を用いて除去する前記＜１＞～＜８＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１０＞　前記基板形成工程（ａ）において、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を、前記剥型層と前記第１の絶縁樹脂層とが接するように前記第１の絶縁樹脂層上に配置し、その後前記剥型層付銅箔の前記銅箔部分にエッチング処理を施して前記極薄銅箔とする工程（ａ－１）を含む前記＜１＞～＜９＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１１＞　前記剥型層が、シリコーン化合物以外の前記ケイ素化合物を含む前記＜１＞～＜１０＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１２＞　前記第１の絶縁樹脂層上に前記剥型層が直接積層された前記＜１＞～＜１１＞のいずれか一つに記載の半導体素子搭載用パッケージ基板の製造方法。
＜１３＞　第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、前記第２の配線導体上に半導体素子を搭載する半導体素子搭載工程（ｇ）と、前記第２の配線導体上に前記半導体素子が搭載された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、を含む半導体素子実装基板の製造方法。
＜１４＞　前記半導体素子搭載工程（ｇ）において、接合材を介して前記第２の配線導体上に前記半導体素子を搭載する前記＜１３＞に記載の半導体素子実装基板の製造方法。
＜１５＞　前記第１の絶縁樹脂層上に前記剥型層が直接積層された前記＜１３＞又は＜１４＞に記載の半導体素子実装基板の製造方法。
　本発明の半導体素子搭載用パッケージ基板の製造方法によれば、生産効率がよく、設計の自由度が高い半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法を提供することができる。
本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。 半導体素子搭載用パッケージ基板のバリエーションを説明するための概略図である。 実施例１における積層体を剥型層側から観察した写真である。 比較例２における回路形成用支持基板及び剥離工程を説明するための概略図である。 比較例２における積層体を極薄銅箔側から観察した写真である。 本発明の半導体素子実装基板の製造方法の一実施形態を説明するための概略図である。
　以下、本発明について実施形態を例に説明する。但し、本発明の態様は以下に説明する実施形態に限定されるものではない。
　本実施形態の半導体素子搭載用パッケージ基板の製造方法（以下、単に『本実施形態の製造方法』と称することがある。）は、
　第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、
　前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、
　前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、
　前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、
　前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、
　前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、
　を含む。
　本実施形態の半導体素子搭載用パッケージ基板の製造方法において、回路形成用支持基板は、第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔とを、この順で含む。当該回路形成用支持基板は、極薄銅箔と第１の絶縁樹脂層（例えば、プリプレグ）との界面（剥型層を介して極薄銅箔と第１の絶縁樹脂層とが接着された部位）における接着強度（以下、本明細書では、「剥離強度」ということもある）が優れるとともに、例えば、デスミア処理においても当該界面に対する薬液の染み込みがなく、耐デスミアなど耐薬品性に優れる。本実施形態の半導体素子搭載用パッケージ基板の製造方法において、回路形成用支持基板の極薄銅箔と第１の絶縁樹脂層との界面における接着強度が優れる理由は明らかではないが、極薄銅箔表面にある数μｍの凹凸が、前記界面に介在する剥型層を突き抜けて第１の絶縁樹脂層側に突き刺さるとともに、第１の絶縁樹脂層がプレス（加熱加圧）される際に溶融することによって生じるアンカー効果によるものと推測される。当該剥離強度は、例えば、剥型層付銅箔（例えば、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成されたもの）を用いて第１の絶縁樹脂層上に剥型層と極薄銅箔とを積層する際に、第１の絶縁樹脂層に対する剥型層付銅箔のプレス条件を変更することで制御することが可能である。同様に、本実施形態の半導体素子搭載用パッケージ基板の製造方法において、回路形成用支持基板が耐薬品性に優れる理由については明らかではないが、まず、前記剥型層が無機成分であるケイ素を含む化合物を含んで構成されていることが理由の一つであると推測される。即ち、従来のようにキャリア銅箔付極薄銅箔を用いた場合には第１の絶縁樹脂層と極薄銅箔との間に接着層が用いられることが多いが、当該接着層は通常有機物であるため、スミア（有機物）を除去する薬液を使用する際に溶けてしまうことがある。一方、本実施形態における剥型層は無機成分であるケイ素を含む化合物を含んで構成されているためデスミア処理に用いられる薬液に対して溶解しにくく、薬液浸み込みを防止できるものと推測される。更に、上述のアンカー効果によって極薄銅箔と第１の絶縁樹脂層との界面の接着強度が優れるため、かかる要素もデスミア液等の薬液の浸み込みを防止できる理由の一つと推測される。
　また、本実施形態の製造方法によって作製された半導体素子搭載用パッケージ基板は、微細配線を絶縁樹脂層に埋め込むことにより、配線密着強度を得ることもできる。さらに、本実施形態の製造方法によれば、必要最低限の層数で引回しが可能なことから、層数を低減させ、総板厚が従来よりも薄い半導体素子搭載用パッケージ基板の作製が可能であり、半導体素子搭載用パッケージ基板の配線密度を上げることも可能になる。
　以下、本実施形態の製造方法について詳細に記載する。
［基板形成工程（ａ）］
　基板形成工程（ａ）は、第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔とを、この順で含む回路形成用支持基板を形成する工程である。第１の絶縁樹脂層には、片面のみに剥型層と極薄銅箔が配置されていてもよいが、これらの層が第１の絶縁樹脂層の両面に配置されていることが好ましい。すなわち、本実施形態における回路形成用支持基板は、剥型層付き２層コア基板が好ましい。図１を用いて回路形成用支持基板（剥型層付き２層コア基板）１の構成について説明する。図１は、本発明の半導体素子搭載用パッケージ基板の製造方法の一実施形態を説明するための概略図である。図１Ａ及び図１Ｂに示すように、回路形成用支持基板１は、第１の絶縁樹脂層（例えば、プリプレグ）２の両面に、剥型層３と極薄銅箔４とが、第１の絶縁樹脂層２の表面側から順に設けられている。
　回路形成用支持基板の形成方法としては、極薄銅箔上に剥型層を形成して、これを第１の絶縁樹脂層に配置することで形成できるが、当該形成方法に限定されるものではなく、第１の絶縁樹脂層上に剥型層及び極薄銅箔がこの順で積層される方法であれば、特に限定されない。例えば、剥型層が形成された一定厚の銅箔（以下、本明細書では、「剥型層付銅箔」ともいう）を、剥型層面がプリプレグ等の第１の絶縁樹脂層と接するように配置し、加熱加圧して、積層することにより第１の絶縁樹脂層上に剥型層及び極薄銅箔を形成することができる。この場合、積層後、必要に応じて、前記銅箔が所望の厚さになるようにエッチング処理等の公知の処理を施すことで、第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔とを、この順で含む回路形成用支持基板することができる。前記剥型層付銅箔としては、特に限定されるものではないが、例えば、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成されたものを用いることができる。また、第１の絶縁樹脂層上に剥型層を形成し、その後極薄銅箔を配置して、回路形成用支持基板を形成してもよい。
　積層の方法や条件は、特に限定されるものではないが、例えば、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、回路形成用支持基板を形成することができる。
（第１の絶縁樹脂層）
　基板形成工程（ａ）における第１の絶縁樹脂層としては、特に限定されるものではないが、例えば、ガラスクロス等の基材に熱硬化性樹脂等の絶縁性の樹脂材料（絶縁材料）を含浸させたプリプレグや、絶縁性のフィルム材等を用いることができる。
　"プリプレグ"は樹脂組成物等の絶縁材料を基材に含浸又は塗工してなるものである。基材としては、特に限定されず、各種の電気絶縁材料用積層板に用いられる周知のものを適宜使用することが出来る。基材を構成する材料としては、例えば、Ｅガラス、Ｄガラス、Ｓガラス又はＱガラス等の無機繊維；ポリイミド、ポリエステル又はテトラフルオロエリレン等の有機繊維；及びそれらの混合物等が挙げられる。基材は、特に限定されるものではないが、例えば、織布、不織布、ロービンク、チョップドストランドマット、サーフェシングマット等の形状を有するものを適宜用いることができる。基材の材質及び形状は、目的とする成形物の用途や性能により選択され、必要により単独もしくは２種類以上の材質及び形状の使用も可能である。
　基材の厚みは、特に制限はないが、通常０．０２～０．５０ｍｍのものを使用することができる。また、基材としては、シランカップリング剤等で表面処理したものや機械的に開繊処理を施したものを用いることができ、これら基材は耐熱性や耐湿性、加工性の面から好適である。
　前記絶縁材料としては、特に限定されず、プリント配線板の絶縁材料として用いられる公知の樹脂組成物を適宜選定して用いることが出来る。前記樹脂組成物としては、耐熱性、耐薬品性の良好な熱硬化性樹脂をベースとして用いることができる。熱硬化性樹脂としては、特に限定されるものではないが、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などを例示することができる。熱硬化性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱硬化性樹脂の中でも、エポキシ樹脂は耐熱性、耐薬品性、電気特性に優れ、比較的安価であることから、絶縁材料として好適に用いることができる。エポキシ樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビフェノールのジグリシジルエテール化物、ナフタレンジオールのジグリシジルエテール化物、フェノール類のジグリシジルエテール化物、アルコール類のジグリシジルエテール化物、及びこれらのアルキル置換体、ハロゲン化物、水素添加物などを挙げることができる。エポキシ樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。また、このエポキシ樹脂とともに用いる硬化剤はエポキシ樹脂を硬化させるものであれば、限定することなく使用でき、例えば、多官能フェノール類、多官能アルコール類、アミン類、イミダゾール化合物、酸無水物、有機リン化合物及びこれらのハロゲン化物などがある。これらのエポキシ樹脂硬化剤は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　前記シアネート樹脂は、加熱によりトリアジン環を繰り返し単位とする硬化物を生成する樹脂であり、硬化物は誘電特性に優れる。このため、特に高周波特性が要求される場合などに好適である。シアネート樹脂としては、特に限定されないが、例えば、２，２－ビス（４－シアナトフェニル）プロパン、ビス（４－シアナトフェニル）エタン、２，２－ビス（３，５ジメチル－４－シアナトフェニル）メタン、２，２－（４－シアナトフェニル）－１，１，１，３，３，３－ヘキサフルオロプロパン、α，α'－ビス（４－シアナトフェニル）－ｍ－ジイソプロピルベンゼン、フェノールノボラック及びアルキルフェノールノボラックのシアネートエステル化物等が挙げられる。その中でも、２，２－ビス（４－シアナトフェニル）プロパンは、硬化物の誘電特性と硬化性とのバランスが特に良好であり、コスト的にも安価であるため好ましい。これらシアネートエステル化合物等のシアネート樹脂は、１種類を単独で用いてもよく、２種類以上を混合して用いてもよい。また、前記シアネートエステル化合物は予め一部が三量体や五量体にオリゴマー化されていてもよい。
　さらに、シアネート樹脂に対して硬化触媒や硬化促進剤を併用することもできる。硬化触媒としては、例えば、マンガン、鉄、コバルト、ニッケル、銅、亜鉛等の金属類を用いることができ、具体的には、２－エチルヘキサン酸塩、オクチル酸塩等の有機金属塩やアセチルアセトン錯体などの有機金属錯体を挙げることができる。硬化触媒は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　また、硬化促進剤としてはフェノール類を使用することが好ましく、ノニルフェノール、パラクミルフェノールなどの単官能フェノールや、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＳなどの二官能フェノール、又は、フェノールノボラック、クレゾールノボラックなどの多官能フェノールなどを用いることができる。硬化促進剤は、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　前記絶縁材料として用いられる樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂をブレンドすることもできる。熱可塑性樹脂としては、特に限定されるものではないが、例えば、フッ素樹脂、ポリフェニレンエーテル、変性ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリメーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリブタジエンなどを挙げることができる。熱可塑性樹脂は、１種類を単独で用いてもよいし、２種類以上を混合して用いてもよい。
　熱可塑性樹脂の中でも、硬化物の誘電特性を向上させることができるという観点から、ポリフェニレンエーテル及び変性ポリフェニレンエーテルを配合して用いることが有用である。ポリフェニレンエーテル及び変性ポリフェニレンエーテルとしては、例えば、ポリ（２，６－ジメチル－１，４－フェニレン）エーテル、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとポリスチレンとのアロイ化ポリマー、ポリ（２，６ジメチル－１，４－フェニレン）エーテルとスチレンーブタジエンコポリマーとのアロイ化ポリマー、ポリ（２，６－ジメチル－１，４－フェニレン）エーテルとスチレン－無水マレイン酸コポリマのアロイ化ポリマー、ポリ（３，６－ジメチル－１，４－フェニレン）エーテルとポリアミドとのアロイ化ポリマー、ポリ（２，６－ジメチル－１、４－フェニレン）エーテルとスチレンーブタジエン－アクリロニトリルコポリマーとのアロイ化ポリマーなどが挙げられる。また、ポリフェニレンレンエーテルに反応性や重合性を付与するために、ポリマー鎖末端にアミン基、エポキシ基、カルボン基、スチリル基などの官能基を導入したり、ポリマー鎖側鎖にアミン基、エポキシ基、カルボキシル基、スチリル基、メタクリル基などの官能基を導入してもよい。
　熱可塑性樹脂の中でも、耐湿性に優れ、更に金属に対する接着剤が良好な観点から、ポリアミドイミド樹脂が有用である。ポリアミドイミド樹脂の原料は、特に限定されるものではないが、酸性分としては、無水トリメリット酸、無水トリメリット酸モノクロライドが挙げられ、アミン成分としては、メタフェニレンジアミン、パラフェニレンジアミン、４，４'－ジアミノジフェニルエーテル、４，４'－ジアミノジフェニルメタン、ビス［４－（アミノフェノキシ）フェニル］スルホン、２，２'－ビス［４－（４－アミノフェノキシ）フェニル］プロパンなどが挙げられる。ポリアミドイミド樹脂は、乾燥性を向上させるためにシロキサン変性としてもよく、この場合、アミノ成分としてシロキサンジアミンを用いることができる。ポリアミドイミド樹脂は、フィルム加工性を考慮すると、分子量が５万以上のものを用いるのが好ましい。
　上述の熱可塑性樹脂については、主としてプリプレグに用いられる絶縁材料として説明をしたが、これら熱可塑性樹脂はプリプレグとしての使用に限定されない。例えば、上述の熱可塑性樹脂を用いてフィルムに加工したもの（フィルム材）を、前記回路形成用支持基板における第１の絶縁樹脂層として用いてもよい。
　絶縁材料として用いられる樹脂組成物には、無機フィラーが混合されていてもよい。無機フィラーは、特に限定されないが、例えば、アルミナ、水酸化アルミニウム、水酸化マグネシウム、クレー、タルク、三酸化アンチモン、五酸化アンチモン、酸化亜鉛、溶融シリカ、ガラス粉、石英粉、シラスバルーンなどが挙げられる。これら無機フィラーは、１種類を単独で使用してもよいし、２種類以上を混合して使用してもよい。
　絶縁材料として用いられる樹脂組成物は、有機溶媒を含有していてもよい。有機溶媒としては、特に限定されるものではなく、ベンゼン、トルエン、キシレン、トリメチルベンゼンのような芳香族炭化水素系溶媒；アセトン、メチルエチルケトン、メチルイノブチルケトンのようなケトン系溶媒；テトラヒドロフランのようなエーテル系溶媒；イソプロパノール、ブタノールのようなアルコール系溶媒；２－メトキシエタノール、２－ブトキシエタノールのようなエーテルアルコール溶媒；Ｎ－メチルピロリドン、Ｎ、Ｎ－ジメチルホルムアミド、Ｎ、Ｎ－ジメチルアセトアミドのようなアミド系溶媒などを、所望に応じて併用することができる。尚、プリプレグを作製する場合におけるワニス中の溶媒量は、樹脂組成物全体に対して４０～８０質量％の範囲とすることが好ましい。また、前記ワニスの粘度は２０～１００ｃＰ（２０～１００ｍＰａ・ｓ）の範囲が望ましい。
　絶縁材料として用いられる樹脂組成物は、難燃剤を含有していてもよい。難燃剤としては、特に限定されるものではないが、例えば、デカブロモジフェニルエーテル、テトラブロモビスフェノールＡ、テトラブロモ無水フタル酸、トリブロモフェノールなどの臭素化合物、トリフェニルフォスフェート、トリキシレルフォスフェート、クレジルジフェニルフォスフェートなどのリン化合物、水酸化マグネシウム、水酸化アルミニウムなどの金属水酸化物、赤リン及びその変性物、三酸化アンチモン、五酸化アンチモンなどのアンチモン化合物、メラミン、シアヌール酸、シアヌール酸メラミンなどのトリアジン化合物など公知慣例の難燃剤を用いることができる。
　絶縁材料として用いられる樹脂組成物に対して、さらに必要に応じて上述の硬化剤、硬化促進剤や、その他、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えることができる。
　本実施形態においてプリプレグは、例えば、上述した基材に対する樹脂組成物の付着量が、乾燥後のプリプレグにおける樹脂含有率で２０～９０質量％となるように、樹脂組成物（ワニスを含む）を基材に含浸又は塗工した後、１００～２００℃の温度で１～３０分間加熱乾燥することで、半硬化状態（Ｂステージ状態）のプリプレグとして得ることができる。そのようなプリプレグとしては、例えば、三菱ガス化学製の、ＧＨＰＬ－８３０ＮＳ（製品名）を使用することができる。本実施形態における基板形成工程（ａ）においては、例えば、このプリプレグを、所望の絶縁樹脂層の厚さとなるように、１～２０枚重ね、その両面に、例えば、剥型層付銅箔等の銅箔が接するように配置した構成で加熱加圧することができる。成形方法としては、通常の銅張り積層板の手法が適用でき、例えば、多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用して、通常、温度１００～２５０℃、圧力２～１００ｋｇ／ｃｍ2、加熱時間０．１～５時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件５０～２００℃、０．１～１０ＭＰｓの条件で真空又は大気圧の条件で行うことができる。尚、第１の絶縁樹脂層としては上述の他、銅張積層板（Copper clad laminate；ＣＣＬ)等として市販されている金属箔張り積層板や、前記ＣＣＬから銅箔を除去したものを用いることができる。
　第１の絶縁樹脂層の厚さは、所望に応じて適宜設定するので特に限定されないが、０．０２ｍｍ～２．０ｍｍとすることができ、０．０３ｍｍ～０．２ｍｍが好ましく、０．０４ｍｍ～０．１５ｍｍが更に好ましい。
（剥型層）
　本実施形態における回路形成用支持基板は、ケイ素化合物を少なくとも含む剥型層及び厚さが１μｍ～５μｍである極薄銅箔を備える。
　"剥型層"とは、少なくともケイ素化合物を含み、第１の絶縁樹脂層と極薄銅箔との間に位置し、少なくとも第１の絶縁樹脂層と剥型層との剥離強度（ｘ）が、極薄銅箔と第１の配線導体との剥離強度（ｙ）に対して、ｘ＜ｙの関係を有する層を意味する。剥型層は、ケイ素化合物の他に必要に応じて樹脂組成物を含むことができる。樹脂組成物としては、例えば、上述の熱硬化性樹脂を用いることができる。尚、特に限定されるものではないが、剥型層と極薄銅箔との剥離強度（ｚ）は、剥離強度（ｘ）との関係においてｘ＜ｚの関係を有していることが好ましい。
　ケイ素化合物は、特に限定されるものではないが、例えば、下記式（１）で示されるシラン化合物や、その加水分解生成物又は加水分解生成物の縮合体（以下、これらを総称して単に「シラン化合物」と称する場合がある。）を用いることができる。剥型層は、例えば、銅箔又は極薄銅箔上に、シラン化合物を単独又は複数組合せてなるケイ素化合物を付与することで、形成することができる。尚、ケイ素化合物を付与する手段は特に限定されるものではなく、例えば、塗布等の公知の手段を用いることができる。
Figure JPOXMLDOC01-appb-C000001
  
式（１）
（式中、Ｒ1はアルコキシ基又はハロゲン原子であり、Ｒ2はアルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基（前記炭化水素基は、一つ以上の水素原子がハロゲン原子で置換されていてもよい）、Ｒ3及びＲ4はそれぞれ独立に、ハロゲン原子、アルコキシ基、又は、アルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基（前記炭化水素基は、一つ以上の水素原子がハロゲン原子で置換されていてもよい）である。）
　前記式（１）で示されるシラン化合物は、極薄銅箔との密着性が低下しすぎることを防止する観点から、アルコキシ基を少なくとも一つ有することが好ましい。また、同様の観点から、前記式（１）で示されるシラン化合物は、アルキル基、シクロアルキル基及びアリール基からなる群より選択される炭化水素基を少なくとも一つ有することが好ましい。
　剥離強度、特に剥離強度（ｘ）を調整する観点から、前記式（１）で示されるシラン化合物は、アルコキシ基を三つ、炭化水素基を一つ有していることが好ましい。例えば、式（１）において、Ｒ3及びＲ4の両方がアルコキシ基のものが好ましい。
　アルコキシ基としては、特に限定されるものではないが、直鎖状、分岐状若しくは環状の炭素数１～２０（好ましくは炭素数１～１０、より好ましくは炭素数１～５）のアルコキシ基が挙げられる。アルコキシ基としては、例えば、メトキシ基、エトキシ基、ｎ－又はｉｓｏ－プロポキシ基、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブトキシ基、ｎ－、ｉｓｏ－又はｎｅｏ－ペントキシ基、ｎ－ヘキソキシ基、シクロヘキシソキシ基、ｎ－ヘプトキシ基、又は、ｎ－オクトキシ基等が挙げられる。
　ハロゲン原子としては、フッ素原子、塩素原子、臭素原子及びヨウ素原子が挙げられる。
　アルキル基としては、特に限定されるものではないが、例えば、直鎖状又は分岐状の炭素数１～２０（好ましくは炭素数１～１０、より好ましくは炭素数１～５）のアルキル基が挙げられる。アルキル基としては、例えば、メチル基、エチル基、ｎ－又はｉｓｏ－プロピル基、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチル基、ｎ－、ｉｓｏ－又はｎｅｏ－ペンチル基、ｎ－ヘキシル基、ｎ－オクチル基、ｎ－デシル基等が挙げられる。
　シクロアルキル基としては、炭素数３～１０（好ましくは炭素数５～７のシクロアルキル基が挙げられる。シクロアルキル基としては、例えば、シクロプロピル基、シクロブチル基、シクロペンチル基、シクロヘキシル基、シクロへプチル基、シクロオクチル基等が挙げられる。
　アリール基としては、特に限定されるものではないが、例えば、炭素数６～２０、（好ましくは６～１４）のアリール基が挙げられる。アリール基としては、例えば、フェニル基、アルキル基で置換されたフェニル基（例：トリル基、キシリル基）、１－又は２－ナフチル基、アントリル基等が挙げられる。
　炭化水素基は一つ以上の水素原子がハロゲン原子で置換されてもよく、例えば、フッ素原子、塩素原子、又は臭素原子で置換されることができる。
　上述したシラン化合物の例としては、シリコーン化合物以外の化合物が好ましい。例えば、メチルトリメトキシシラン、ジメチルジメトキシシラン、エチルトリメトキシシラン、ｎ－又はｉｓｏ－プロピルトリメトキシシラン、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチルトリメトキシシラン、ｎ－、ｉｓｏ－又はｎｅｏ－ペンチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクチルトリメトキシシラン、デシルトリメトキシシラン、フェニルトリメトキシシラン；アルキル置換フェニルトリメトキシシラン（例えば、ｐ－（メチル）フェニルトリメトキシシラン）、メチルトリエトキシシラン、エチルトリエトキシシラン、ｎ－又はｉｓｏ－プロピルトリエトキシシラン、ｎ－、ｉｓｏ－又はｔｅｒｔ－ブチルトリエトキシシラン、ペンチルトリエトキシシラン、ヘキシルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、フェニルトリエトキシシラン、アルキル置換フェニルトリエトキシシラン（例えば、ｐ－（メチル）フェニルトリエトキシシラン）、（３，３，３－トリフルオロプロピル）トリメトキシシラン、及びトリデカフルオロオクチルトリエトキシシラン、メチルトリクロロシラン、ジメチルジクロロシラン、トリメチルクロロシラン、フェニルトリクロロシラン、トリメチルフルオロシラン、ジメチルジブロモシラン、ジフェニルジブロモシラン、これらの加水分解生成物、及びこれらの加水分解生成物の縮合体などが挙げられる。これらの中でも、入手の容易性の観点から、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、フェニルトリメトキシシラン、ヘキシルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリフルオロプロピルトリメトキシシラン、ジメチルジクロロシランが好ましく、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、トリフルオロプロピルトリメトキシシラン、ジメチルジクロロシランが特に好ましい。
　このようなシラン化合物をケイ素化合物として用いて剥型層を銅箔又は極薄銅箔上に形成したものは、市販品を用いてもよい。市販品としては、例えば、ジメチルジメトキシシラン、ｎ－プロピルトリメトキシシラン、フェニルトリメトキシシラン、ヘキシルトリメトキシシランからなる群より選択される少なくとも１種をケイ素化合物として含む剥型層を銅箔上に形成したもの用いることができ、例えば、ＪＸ日鉱日石金属株式会社製の「ＰＣＳ」（商品名）が挙げられる。
　剥型層と第１の絶縁樹脂層との剥離強度（ｘ）は、特に限定されるものではないが、本実施形態の製造方法において、剥離工程（ｅ）よりも前の工程において第１の絶縁樹脂層が剥離してしまうのを防止しつつ、剥離工程（ｅ）において第１の絶縁樹脂層を物理的に剥離する観点から、３～２０Ｎ・ｍが好ましく、５～１５Ｎ・ｍが更に好ましく、８～１２Ｎ・ｍ特に好ましい。例えば、剥離強度（ｘ）を上述の範囲にすると、搬送時や加工時に剥離されることがない一方で、剥離工程（ｅ）において、人の手などで物理的に第１の絶縁樹脂層を容易に剥がすことができる。
　また、特に限定されるものではないが、剥離工程（ｅ）における第１の絶縁樹脂層の剥離時に、極薄銅箔まで剥離するのを防止する観点から、剥離強度（ｙ）と剥離強度（ｘ）との差（ｙ－ｘ）は、例えば、５０Ｎ・ｍ以上が好ましく、１００Ｎ・ｍ以上が更に好ましく、２００Ｎ・ｍ以上が特に好ましい。
　剥離強度（ｘ）及び／又は剥離強度（ｙ）は、例えば、剥離強度（ｘ）については剥型層中のケイ素化合物の種類やケイ素化合物の塗布量を調整したり、剥離強度（ｙ）についてはプレス条件やめっき厚み、材料、粗化処理での条件を調整したりすることで、上述の範囲に調整することができる。
　剥型層の層厚は、特に限定されるものではないが、極薄銅箔と第１の絶縁樹脂層とのアンカー効果により効果的に薬液の染み込みを防止する観点から、５ｎｍ～１００ｎｍが好ましく、１０ｎｍ～８０ｎｍが更に好ましく、２０ｎｍ～６０ｎｍが特に好ましい。尚、図１Ａ等に示すように、本実施形態における回路形成用支持基板においては、第１の絶縁樹脂層の表面と剥型層の表面とが直接接するように、前記第１の絶縁樹脂層上に前記剥型層を直接積層することが好ましい。
〈極薄銅箔〉
　極薄銅箔は、厚さが１μｍ～５μｍであり、好ましくは２μｍ～４μｍであり、更に好ましくは２．５μｍ～３．５μｍである。極薄銅箔は、極薄銅箔と第１の絶縁樹脂層とのアンカー効果により効果的に薬液の染み込みを防止する観点から、ＪＩＳＢ０６０１：２００１に示す１０点の平均粗さ（Ｒｚｊｉｓ）が両面とも０．３μｍ～３．０μｍのものであることが好ましく、０．５μｍ～２．０μｍが更に好ましく、０．７μｍ～１．５μｍが特に好ましい。
　極薄銅箔上には、こぶ状の電着物層（浴に"やけためっき"といわれる）を形成させたり、酸化処理、還元処理、エッチングを行ったりする粗化処理を施すことができる。極薄銅箔の製造条件は、特に限定されるものではないが、硫酸銅浴の場合、硫酸５０～１００ｇ／Ｌ、銅３０～１００ｇ／Ｌ、液温２０～８０℃、電流密度０．５～１００Ａ／ｄｍ2の条件、ピロリン酸銅浴の場合、ピロリン酸カリウム１００～７００ｇ／Ｌ、銅１０～５０ｇ／Ｌ、液温３０～６０℃、ｐＨ８～１２、電流密度０．５～１０Ａ／ｄｍ2の条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤をいれる場合もある。
　極薄銅箔は、例えば、ピーラブルタイプのものを用いたり、一定厚の銅箔を用いて形成することができる。"ピーラブルタイプ"の極薄銅箔とは、キャリアを有する極薄銅箔であり、キャリアが、例えば引き剥がし可能な銅箔であるものをいう。ピーラブルタイプのものを用いる場合、基板形成工程（ａ）において極薄銅箔からキャリアを剥離して、使用する。
　基板形成工程（ａ）において一定厚の銅箔を用いて極薄銅箔を形成する場合について説明する。一定厚の銅箔を用いて極薄銅箔を形成する場合、まず、一定厚の銅箔上に剥型層を形成して、剥型層付銅箔とする。銅箔上に剥型層を形成する手段は特に限定されるものではなく、例えば、塗布等の公知の方法によってケイ素化合物を銅箔上に付与することで剥型層を形成することができる。また、前記剥型層付銅箔としては市販品を用いることもでき、例えば、上述のＪＸ日鉱日石金属株式会社製の「ＰＣＳ」（商品名）を剥型層付銅箔として用いることができる。一定厚の銅箔（即ち剥型層付銅箔の銅箔部分）の厚さは、特に限定されるものではないが、必要に応じてエッチング等の減厚手段によって所望の厚さ（１μｍ～５μｍ）まで不要部を除去する観点から、１μｍ以上であることが好ましく、１μｍ～２０μｍが更に好ましい。但し、一定厚の銅箔の厚さが１μｍ～５μｍの場合には減厚手段による処理が不要な場合がある。前記減厚手段としては、公知の方法を適宜適用することができるが、例えば、エッチング処理が挙げられる。前記エッチング処理としては、例えば、過水硫酸系のソフトエッチング液を用いたエッチングにより行うことができる。
　上述のように前記一定厚の銅箔を用いて極薄銅箔を形成する場合、例えば、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を用いることができる。詳細には、基板形成工程（ａ）において、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を、前記剥型層と前記第１の絶縁樹脂層とが接するように前記第１の絶縁樹脂層上に配置し、その後前記剥型層付銅箔の前記銅箔部分にエッチング処理を施して前記極薄銅箔とする工程（ａ－１）を経ることによって基板形成工程（ａ）において一定厚の銅箔から極薄銅箔を形成することができる。本実施形態の製造方法は本態様に限定されるものではないが、例えば、１２μｍの銅箔を用いた場合、剥型層を塗布等によって形成し、第１の絶縁樹脂層と積層プレスした後、銅箔のソフトエッチングを行って、銅箔の厚さを例えば３μｍに調整して極薄銅箔とすることで、回路形成用支持基板を作製することができる。前記エッチング処理は、特に限定されるものではないが、剥型層付銅箔を第１の絶縁樹脂層に加熱加圧した後におこなうことができる。
　また、極薄銅箔の剥型層との接着面には防錆処理を施す（防錆処理層を形成する）ことができる。前記防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより銅箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。具体的には、めっき層として、ニッケル、錫、亜鉛、クロム、モルブデン及びコバルトからなる群より選ばれる一種類以上の金属塩を含むめっき層を用いて、めっきを行う。金属イオンの析出を容易にするため、クエン酸塩、酒石酸塩、スルファミン酸等の錯化剤を必要量添加してもよい。めっき液は、通常酸性領域で使用し、室温～８０℃の温度でめっきを行う。めっきは、通常電流密度０．１～１０Ａ／ｄｍ2、通常時間１～６０秒間、好ましくは１～３０秒間の範囲から適宜選定する。防錆処理金属の量は、金属の種類によって異なるが、合計で１０～２０００μｇ／ｄｍ2が好適である。防錆処理層の厚さが、厚すぎるとエッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。
　さらに防錆処理層上にクロメート処理層が形成されていると、剥型層との接着強度低下を抑制できるため有用である。具体的には六角クロムイオンを含む水溶液を用いて行われる。クロメ－ト処理は単純な浸漬処理でも可能であるが、好ましくは陰極処理で行う。重クロム酸ナトリウム０．１～５０ｇ／Ｌ、ｐＨ１～１３、浴温０～６０℃、電流密度０．１～５Ａ／ｄｍ2、電流時間０．１～１００秒の条件で行うのがよい。重クロム酸ナトリウムの代わりにクロム酸或いは重クロム酸カリウムを用いて行うことも出来る。
　本実施形態においては、防錆処理層上にさらにカップリング剤が吸着していることが好ましい。シランカップリング剤としては、特に限定されないが、例えば、３－グリシドキシプロピルトリメトキシシラン、２－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性シラン、３－アミノプロピルトリメトキシシラン、Ｎ－２－（アミノエチル）３－アミノプロピルトリメトキシシラン、Ｎ－２－（アミノエチル）３－網のプロピルメチルジメトキシシラン等のアミン官能性シラン、ビニルトリメトキシシラン、ビニルフェニルトリメトキシシラン、ビニルトリス（２－メトキシエトキシ）シラン等のオレフィン官能性シラン、３－アリトキシプロピルトリメトキシシラン等のアクリル官能性シラン、３－メタクリロキシプロピルトリメトキシシラン等のメタクリル官能性シラン、３－メタカプトプロピルトリメトキシシラン等のメルカプト官能性シランなどが用いられる、これらは単独で用いてもよいし、複数を混合して用いてもよい。これらのカップリング剤は、水などの溶媒の０．１～１５Ｇ／Ｌの濃度で溶解させて室温～５０℃の温度で金属箔に塗布したり、電着させたりして吸着させる。これらのシランカップリング剤は銅箔表面の防錆金属の水酸基と縮合結合することで皮膜を形成する。シランカップリング処理後は加熱、紫外線照射等によって安定的結合を形成する。加熱であれば８０～２００℃の温度で２～６０秒乾燥させる。紫外線照射であれば２００～４００ｎｍ、２００～２５００ｍＪ／ｄｍ2の範囲で行う。
［第１の配線導体形成工程（ｂ）］
　第１の配線導体形成工程（ｂ）は、上述した回路形成用支持基板の極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する工程である。第１の配線導体形成工程（ｂ）を経ることで、図１Ｃに示すように、回路形成用支持基板１の極薄銅箔４上に第１の配線導体６が形成される。第１の配線導体の形成手段は、特に限定されるものではないが、例えば、以下の工程によって第１の配線導体を形成することができる。
　第１の配線導体形成工程（ｂ）としては、例えば、前記極薄銅箔上にめっき用レジストをラミネートし（工程（ｂ－１））、フォトリソグラフィーによってめっき用レジストに配線回路パターンを形成し（工程（ｂ－２））、前記めっき用レジストに配線回路パターンが形成された前記極薄銅箔上に、パターン電解銅めっきにより第１の配線導体を形成し（工程（ｂ－３））、前記めっき用レジストを除去する（工程（ｂ－４））ことで、第１の配線導体を極薄銅箔上に形成することができる。前記工程中、工程（ｂ－２）においては、極薄銅箔上にラミネートされためっき用レジストをフォトリソグラフィーによって露光及び現像を行い、めっき用レジストに配線回路パターンを形成することができる。次いで、工程（ｂ－３）によって、めっき用レジストに配線回路パターンが形成された極薄銅箔に、パターン電解銅めっき処理を施すことでめっき銅によって第１の配線導体を形成することができる。第１の配線導体を形成後、めっき用レジストは工程（ｂ－４）にて除去される。
　上述のめっき用レジストは、特に限定されず、例えば、市販のドライフィルムレジスト等公知のものを適宜選定して用いることができる。また、めっき用レジストに配線回路パターンを形成する際のフォトリソグラフィー（露光、現像、レジストの除去を含む）は、特に限定されず、公知の手段及び装置を用いて実施することができる。更に、第１の配線導体を形成するための前記パターン電解銅めっきについても、特に限定されず、公知の方法を適宜用いることができる。
　第１の配線導体のパターン幅は、特に限定されず、用途に応じて適宜その幅を選定することができるが、例えば、５～１００μｍとすることができ、好ましくは１０～３０μｍとすることができる。
［積層工程（ｃ）］
　積層工程（ｃ）は、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する工程である。積層工程（ｃ）は、前記第２の絶縁樹脂層上に金属層をさらに配置し、加熱加圧して、前記第２の絶縁樹脂層と前記金属層とを積層する工程であってもよい。積層工程（ｃ）を経ることで、図１Ｄに示すように、第１の配線導体６と接するように第２の絶縁樹脂層７と金属層８とを積層させることができる。なお、図１Ｄにおいては、金属層を設けた態様をしているが本実施形態は当該態様に限定されるものではない。
　第２の絶縁樹脂層としては、上述の第１の絶縁樹脂層と同様の材料（例えば、プリプレグ）を用いることができる。また、第２の絶縁樹脂層の厚さは、所望に応じて適宜設定されるため、特に限定されないが、例えば、０．０２ｍｍ～２．０ｍｍとすることができ、０．０３ｍｍ～０．２ｍｍが好ましく、０．０４ｍｍ～０．１５ｍｍが更に好ましい。
　金属層としては、例えば、上述の極薄銅箔と同様のものを用いることができる。極薄銅箔としては、例えば、キャリア付の極薄銅箔を使用することができる。この場合、キャリアは、極薄銅箔を第２の絶縁樹脂層と接するように配置し、加熱加圧によって積層した後に剥離される。
　前記第２の絶縁層、金属層の加熱加圧条件は、特に限定されるものではないが、例えば、温度２２０±２℃、圧力２５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施することで、第２の絶縁層、金属層を積層することができる。
　積層工程（ｃ）は、特に限定されるものではないが、例えば、以下の工程によって第２の絶縁樹脂層と金属層を積層することができる。積層工程（ｃ）としては、例えば、前記第１の配線導体表面に第２の絶縁樹脂層との密着力を得るための粗化処理を施し（工程（ｃ－１））、前記第２の絶縁樹脂層を、前記粗化処理を施した前記第１の配線導体と接するように配置し、前記第２の絶縁樹脂層上に金属層をさらに配置し、加熱加圧して、前記第２の絶縁樹脂層と前記金属層を積層（工程（ｃ－２））することができる。前記粗化処理は、特に限定されるものではなく、公知の手段を適宜使用でき、例えば、銅表面粗化液を用いる手段が挙げられる。
［第２の配線導体形成工程（ｄ）］
　第２の配線導体形成工程（ｄ）は、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて、第２の配線導体を形成する工程である。第２の配線導体形成工程（ｄ）においては、電解銅めっき及び／又は無電解銅めっきが施されることにより、図１Ｅに示すように、第１の配線導体６と金属層８とが、非貫通孔の内壁に形成されためっき銅９を通じて電気的に接続される。その後、図１Ｆに示すように、金属層８をパターニングすることにより、第２の絶縁樹脂層７上に第２の配線導体１０を形成することができる。
　非貫通孔を形成する手段は、特に限定されず、例えば、炭酸ガスレーザー等のレーザーやドリル等の公知の手段を用いることができる。非貫通孔は、金属層を介して第２の絶縁樹脂層に形成され、本工程にて形成される第２の配線導体と第１の配線導体とを電気的に接続させるために設けられる。非貫通孔の数やサイズは、所望に応じて適宜選定することができる。また、非貫通孔を形成した後に、過マンガン酸ナトリウム水溶液等を用いてデスミア処理を施すことができる。
　第２の配線導体形成工程（ｄ）においては、非貫通孔を形成したのち、電解銅めっき及び／又は無電解銅めっきを施して非貫通孔の内壁に銅めっき膜を形成し、第１の配線導体と第２の配線導体とを電気的に接続する。電解銅めっき及び／無電解めっきを施す方法は、特に限定されるものではなく、公知の方法を採用することができる。当該銅めっきは、電解銅めっき及び無電解めっきはどちらか一方のみでもよいが、電解銅めっき及び無電解めっきの両方を施すことが好ましい。
　第２の配線導体形成工程（ｄ）は、電解／無電解銅めっき処理の後、第２の配線導体を形成する。第２の配線導体の形成方法は、特に限定されるものではなく、例えば、サブトラクティブ工法やセミアディティブ工法等の公知の手段を適宜採用することができる。
　第２の配線導体形成工程（ｄ）は、特に限定されることはないが、例えば、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し（工程（ｄ－１））、非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきにより接続させ（工程（ｄ－２））、第２の配線導体をサブトラクティブ工法又はセミアディティブ工法にて形成する（工程（ｄ－３））ことができる。工程（ｄ－３）においては、特に限定されることはないが、例えば、金属層の整面を実施し、ドライフィルムレジスト等をラミネートし、更に、ネガ型マスクを張り合わせた後、露光機にて回路パターンを焼付け、現像液にてドライフィルムレジストを現像し、エッチングレジストを形成することができる。その後、エッチング処理を施し、エッチングレジストのない部分の銅を塩化第二鉄水溶液等で除去した後、レジストを除去することで、第２の配線導体を形成することができる。
　その他、本実施形態において適用可能な層間接続方法としては、公知のレーザー形成されたブラインドビア部に化学銅めっきをして適用した方法（レーザー加工により配線回路を形成し、その後化学銅めっきによりパターニング、層間接続を行う方法）や、予め接続部となる部分にめっきや金属箔をエッチングすることなどにより形成した金属バンプ（好ましくは銅バンプ）により絶縁層ごと突き刺し、層間接続を行う方法、更にははんだや銀及び銅などの金属フィラーを絶縁樹脂に含有した金属ペーストをスクリーン印刷などにより所定箇所にバンプ印刷後、乾燥によってペーストを硬化させ、加熱加圧により内外層間での電気的導通を確保するものなどが適用できる。
［剥離工程（ｅ）］
　剥離工程（ｅ）は、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する工程である。剥離工程（ｅ）を経ると、図１Ｇに示すように、剥型層３との界面において第１の絶縁樹脂層が剥離され、剥型層３と極薄銅箔４上に、第１の配線導体６、第２の絶縁樹脂層７及び第２の配線導体１０が積層した積層体Ａが形成される。
　剥離工程（ｅ）においては、第１の絶縁樹脂層と剥型層との界面で第１の絶縁樹脂層が剥離されることが好ましいが、例えば、剥型層の一部が第１の絶縁樹脂層とともに剥離されてもよい。また、剥型層と極薄銅箔との界面において、剥型層と共に第１の絶縁樹脂層が剥離される態様も含まれる。第１の絶縁樹脂層を剥離する手段は物理的手段又は化学的手段のいずれも採用することができるが、例えば剥型層に物理的な力を加えて、物理的に第１の絶縁樹脂層を剥離することが好ましい。
［除去工程（ｆ）］
　除去工程（ｆ）は、前記剥型層及び／又は前記極薄銅箔を除去する工程である。除去工程（ｆ）を経ると、図１Ｈに示すように、第１の配線導体６（内層）が第２の絶縁樹脂層７中に埋設されており、第１の配線導体（内層）と第２の配線導体１０（外層）とが電気的に接合された半導体素子搭載用パッケージ基板２０を形成することができる。除去工程（ｆ）においては、例えば、前記剥型層及び／又は前記極薄銅箔の除去を硫酸系又は過酸化水素系エッチング液を用いて除去することができる。例えば、剥離工程（ｅ）において、第１の絶縁樹脂層が剥型層との界面において剥離された場合、及び、剥型層が破壊されてその一部が第１の絶縁樹脂層と共に剥離された場合には、除去工程（ｆ）において剥型層の全体またはその一部及び極薄銅箔が除去される。また、剥離工程（ｅ）において第１の絶縁樹脂層が剥型層と共に剥型層と極薄銅箔との界面で剥離された場合、除去工程（ｆ）においては極薄銅箔のみが除去されることとなる。硫酸系又は過酸化水素系エッチング液は、特に限定されるものではなく、当業界で使用されているものを使用することができる。
　本実施形態を例示的に説明した図１においては、半導体素子搭載用パッケージ基板２０は、図２Ａと同様に２層構造の半導体素子搭載用パッケージ基板となるが、本発明はこれに限定されるものではなく、図２Ｂ及び図２Ｃに示すように、３層構造（図２Ｂ）、４層構造（図２Ｃ）、・・・ｎ層構造のビルドアップ構造を有する半導体素子搭載用パッケージ基板が形成できる。例えば、前記第２の配線導体形成工程（ｄ）において、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板に対し、更に、前記積層工程（ｃ）及び前記第２の配線導体形成工程（ｄ）を繰り返し行い、第１の絶縁樹脂層の剥離と、剥型層及び極薄銅箔の除去、並びに、パッケージサイズに切断加工を施す工程を実施することにより、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造することが形成可能となる。
《半導体素子実装基板の製造方法》
　本実施形態における半導体素子実装基板の製造方法は、第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、前記第２の配線導体上に半導体素子を搭載する半導体素子搭載工程（ｇ）と、前記第２の配線導体上に前記半導体素子が搭載された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、を含む。
　本実施形態の半導体素子搭載用パッケージ基板の製造方法においては、上述のように極薄銅箔を除去して半導体素子用パッケージ基板を形成した後に、所望に応じ、例えばベアチップ等の半導体素子を搭載させることができる。一方、半導体素子搭載用パッケージ基板は所望に応じて比較的薄い構造とすることがある。このため、取り扱い性を向上させる観点から、後述の態様のように半導体素子搭載用パッケージ基板の製造過程においてベアチップ等の半導体素子を搭載して半導体素子実装基板を製造することができる。しかし、本実施形態における剥型層を備えず、例えば、キャリア銅付極薄銅箔を用いた場合、半導体素子を搭載する際のリフロー等の処理によって基板にある程度高い温度が付与されると、銅箔と極薄銅箔との間で剥がれが起きて、例えば直径１５～３０ｍｍの円形の膨れた状態（所謂、“膨れ”）が生じることがある。この膨れは数か所生じることもある。この膨れが生じる原因は定かではないが、例えば、一般的なキャリア銅箔付き極薄銅箔に用いられるアミノカルボン酸(有機系)等の材料が、リフロー時の熱（例えば２６０℃）によって分解及び気化することが一因であると推測される。
　一方、上述のように本実施形態の半導体素子実装基板の製造方法ではケイ素化合物を含む剥型層を用いていることから、はんだ等の接合材に対するリフロー時に基板に熱を加えても銅箔と極薄銅箔との間で生じるような膨れの発生を防止することができる。かかる観点からも、ケイ素化合物は、シリコーン化合物以外の化合物であることが好ましい。
　以下、本実施形態の半導体素子実装基板の製造方法について説明するが、上述の半導体素子搭載用パッケージ基板の製造方法と共通する工程及び部材、材料については同様の条件や部材を用いることができ、好ましい範囲も同様である。このため、以下の説明において、上述の半導体素子搭載用パッケージ基板の製造方法と共通する箇所については説明を省略する。
（半導体素子搭載工程（ｇ））
　半導体素子搭載工程（ｇ）は、前記第２の配線導体上に前記半導体素子を搭載する工程である。本実施形態における半導体素子実装基板の製造方法では、上述の半導体素子搭載用パッケージ基板の製造方法における基板形成工程（ａ）～第２の配線導体形成工程（ｄ）までの工程を順次おこない、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板上に半導体素子を搭載する。この際、回路形成用支持基板は、第１の絶縁樹脂層の片側のみに、剥型層、極薄銅箔、第１の配線導体及び第２の配線導体が設けられたものを用いることが好ましい。また、第１の絶縁樹脂層の半導体素子が搭載されない側の面は特に限定はないが、銅箔等の金属が積層されていてもよいし、第１の絶縁樹脂層の表面が露出した状態であってもよい。
　前記半導体素子は特に限定されるものではなく所望の素子を適宜用いることができるが、例えば、アルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップ等を用いることができる。
　また、前記半導体素子搭載工程（ｇ）においては、接合材を介して前記第２の配線導体上に前記半導体素子を搭載することができる。前記接合材は導電手段を有するものであれば特に限定されるものではないが、例えば、はんだ等（例えば、はんだボール、はんだペースト等）を用いることができる。また、第２の配線導体に表面処理を施した後に、接合材を介して半導体素子を搭載させることができる。前記表面処理は特に限定されるものではないが、例えば、ニッケル層や金めっき層の形成が挙げられる。前記接合材としてはんだを用いた場合等、半導体素子を第２の配線導体上に搭載した後に、リフロー等の処理を施すことができる。この際、リフローの温度は接合材の融点等によって適宜選定されるものであるが、例えば、２６０℃以上とすることができる。
　次に、図１及び図６を用いて本実施形態における半導体素子実装基板の製造方法について説明する。まず、図１Ａ～図１Ｆに示すように、上述の半導体素子搭載用パッケージ基板の製造方法に従って、基板形成工程（ａ）から第２の配線導体形成工程（ｄ）までを順次行い、第１の絶縁樹脂層の片側のみに、剥型層３、極薄銅箔４、第１の配線導体６及び第２の配線導体１０が設けられた回路形成用支持基板を作製する。次いで、第２の配線導体１０上に開口部Ａを有するソルダーレジスト層１３を形成する（図６Ａ参照）。続いて、開口部Ａにニッケル層１４と金めっき層１５とを積層形成する（図６Ｂ参照）。さらに、金めっき層１５上に半田ボールを搭載して約２６０℃にてリフローを行い、半田ボール１６が形成された多層プリント配線板を作製する（図６Ｃ参照）。
　その後、得られた多層プリント配線板とアルミ電極部とに金ワイヤのボールボンディング法によって金バンプを形成したベアチップ１７とを位置合せし、多層プリント配線板上にベアチップ１７をマウントし、さらにベアチップ１７をマウントした多層プリント配線板をリフローしてはんだで接続を行う。次いで、所望に応じて洗浄し、モールド樹脂１８にて樹脂封止を行うことができる（図６Ｄ参照）。モールド樹脂１８としては封止材用途で用いられる公知の樹脂を適宜選定して用いることができる。その後、上述の剥離工程（ｅ）と同様の工程にて物理的な力にて第１の絶縁樹脂層２（プリプレグ層）を剥離する（図６Ｅ参照）。同様に、上述の除去工程（ｆ）と同じようにして極薄銅箔４及び剥型層３を過水硫酸系のソフトエッチング液等を用いて除去することで、半導体素子実装基板３０を得ることができる（図６Ｆ参照）。
　本実施形態の半導体素子実装基板の製造方法によれば、剥型層を用いるため、リフロー時に銅箔と極薄銅箔との間に生じるような剥がれが生じたことに起因する膨れの発生を抑制することができ、ベアチップ１７の位置合せ等も良好に行うことができるなど生産性に優れる。
　以下、実施例により本発明の製造方法について具体的に説明する。
［実施例１］
＜基板形成工程（ａ）＞
　ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（図１Ａにおける第１の絶縁樹脂層２；厚さ０．１００ｍｍ：三菱ガス化学製ＧＨＰＬ－８３０ＮＳ　ＳＴ５６）の両面に、厚さ１２μｍの銅箔にシラン化合物で構成された剥型層（図１Ａにおける剥型層３；厚さ：４０ｎｍ）が塗布により形成された剥型層付銅箔（ＪＸ日鉱日石金属株式会社製、商品名：ＰＣＳ）を、剥型層面が前記第１の絶縁樹脂層と接するように配置し、温度２２０±２℃、圧力５±０．２ＭＰａ、保持時間６０分間の条件にて真空プレスを実施した。その後、過水硫酸系のソフトエッチング液を用いたエッチングにより前記銅箔の厚さを３μｍに調整して、前記第１の絶縁樹脂層の両面に剥型層と極薄銅箔（図１Ａにおける極薄銅箔４）とがこの順で設けられた回路形成用支持基板（図１Ａにおける回路形成用支持基板１）を作製した。
＜第１の配線導体形成工程（ｂ）＞
　回路形成用支持基板に、日立ビアメカニクス株式会社製のルータ加工機を用いてガイド穴を形成し、その後、過水硫酸系のソフトエッチング液を用いて表面を１～２μｍエッチングした。次いで、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件で、『ドライフィルムレジストＮＩＴ２２５』（ニチゴー・モートン株式会社製、商品名）をラミネートした。ドライフィルムレジストへの回路パターンの焼付けを、前記ガイド穴を基準として平行露光機にて実施した後、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像し、めっき用レジストパターンを形成した。次いで、硫酸銅濃度６０～８０ｇ／Ｌ、硫酸濃度１５０～２００ｇ／Ｌの硫酸銅めっきラインにて１５～２０μｍほどのパターン電解銅めっき（電解銅めっき）を施し、第１の配線導体（図１Ｃにおける第１の配線導体６）を形成した。その後、アミン系のレジスト剥離液を用いてドライフィルムレジストを剥離除去した。
＜積層工程（ｃ）＞
　絶縁樹脂との密着力を得るため、第１の配線導体（銅パターン）表面を、銅表面粗化液ＣＺ－８１００（メック株式会社製、製品名）を用いて粗化処理を施した。次いで、第１の配線導体が形成された回路形成用支持基板の両面に、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）をガラスクロス（ガラス繊維）に含浸させてＢステージとしたプリプレグ（図１Ｄにおける第２の絶縁樹脂層７；厚さ０．１００ｍｍ：三菱ガス化学製、製品名『ＧＨＰＬ－８３０ＮＳ　ＳＴ５６』））を配置した。次いで、第２の絶縁樹脂層上に厚さ１８μｍのキャリア銅箔付極薄銅箔（極薄銅箔（金属層）；厚さ２μｍ：製品名『ＭＴＥｘ』、三井金属鉱業株式会社製）を、キャリア銅箔側が第２の絶縁樹脂層と接するように配置し、圧力２．５±０．２ＭＰａ、温度２２０±２℃、保持時間６０分間の条件で、真空プレスした。その後、厚さ１８μｍのキャリア銅箔を剥離して、第１の配線導体上に第２の絶縁樹脂層と厚さ２μｍの極薄銅箔（図１Ｄにおける金属層８）とが積層された回路形成用支持基板を得た。
＜第２の配線導体形成工程（ｄ）＞
　第１の配線導体上に第２の絶縁樹脂層と金属層とが積層された回路形成用支持基板の両面に、炭酸ガスレーザー加工機ＬＣ－１Ｃ／２１（日立ビアメカニクス株式会社製、商品名）を用いて、ビーム照射径Φ０．２１ｍｍ、周波数５００Ｈｚ、パルス幅１０μｓ、照射回数７ショットの条件にて１穴ずつ加工し、金属層を介して第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成した。
　次いで非貫通孔が形成された回路形成用支持基板に対し、温度８０±５℃、濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム水溶液を用いてデスミア処理を施し、更に、無電解銅めっきにて０．４～０．８μｍの厚みのめっきを実施した後、電解銅めっきにて１５～２０μｍの厚みのめっきを実施した。これにより、非貫通孔の内壁がめっきによって接続され、第１の配線導体（内層）と金属層（外層）とが、非貫通孔内壁のめっき（図１Ｅにおけるめっき銅９）によって電気的に接続されたことになる。
　次に、基板表面（金属層）の整面を実施し、温度１１０±１０℃、圧力０．５０±０．０２ＭＰａの条件でドライフィルムレジストＮＩＴ２２５（ニチゴー・モートン株式会社製、商品名）をラミネートした。その後、ネガ型マスクを張り合わせた後、平行露光機を用いて回路パターンを焼付け、その後、１％炭酸ナトリウム水溶液を用いてドライフィルムレジストを現像してエッチングレジストを形成した。次いで、エッチングレジストのない部分の銅を塩化第二鉄水溶液で除去した後、水酸化ナトリウム水溶液を用いてドライフィルムレジストを除去し、第２の配線導体（図１Ｆにおける第２の配線導体１０）を形成した。
＜剥離工程（ｅ）＞
　第２の配線導体を形成した後、剥型層付銅箔と第１の絶縁樹脂層（プリプレグ層）との境界部に物理的な力を加えて、第１の配線導体及び第２の配線導体が形成された回路形成用支持基板から、第１の絶縁樹脂層（プリプレグ層）を剥離し、一組の積層体（図１Ｇにおける積層体Ａ）とした。
＜除去工程（ｆ）＞
　剥離工程（ｅ）において、第１の絶縁樹脂層（プリプレグ層）を剥離した後、極薄銅箔と剥型層とを、過水硫酸系のソフトエッチング液を用いて除去した。その後、ソルダーレジストを形成し、金めっき仕上げを行い、パッケージサイズに切断加工を施すことにより、半導体素子搭載用パッケージ基板（図１Ｈにおける半導体素子搭載用パッケージ基板２０）を得た。
（薬液浸み込みの確認）
　実施例１において剥離工程（ｅ）にて第１の絶縁樹脂層が剥離された積層体（図１Ｇにおける積層体Ａ）を、剥型層３側から観察した。図３は、実施例１における積層体Ａを剥型層側から観察した写真である。図３に示すように、実施例１においては、剥型層表面に薬液の染み込みは確認できなかった。
［比較例１］
　実施例１の基板形成工程（ａ）において、剥型層付銅箔（ＰＣＳ）の代わりに剥型層を有しない銅箔（厚さ：１２μｍ、ＪＸ日鉱日石金属株式会社製、商品名：ＪＤＬＣ）を用いた以外は、実施例１と同様にして各工程を実施した。しかし、比較例１においては、剥離工程（ｅ）において第１の絶縁樹脂層を剥離した際に、銅箔も剥離し、得られた半導体素子搭載用パッケージ基板の底部に欠落部が形成された。
［比較例２］
　実施例１の基板形成工程（ａ）において、図４Ａに示す回路形成用支持基板１２を用いた以外は実施例１と同様にして、比較例２の半導体素子搭載用パッケージ基板を作製した。回路形成用支持基板１２は、図４Ａに示すように、キャリア銅付極薄銅箔（厚さ３μｍ：製品名『ＭＴＥｘ』、三井金属鉱業株式会社製）に剥型層を設けず、且つ、キャリア銅１１を剥離せずにキャリア銅１１が第１の絶縁樹脂層２と接するように配置された形態である。即ち、比較例２における回路形成用支持基板１２は、第１の絶縁樹脂層２側から、キャリア銅１１と極薄銅箔４とが積層されている。尚、比較例２においては、剥離工程（ｅ）において、図４Ｂに示すように、キャリア銅１１と極薄銅箔４との界面でキャリア銅１１と第１の絶縁樹脂層２（プリプレグ層）を剥離させた。
（薬液浸み込みの確認）
　比較例２において、剥離工程（ｅ）を経た後、極薄銅箔４側から、キャリア銅１１及び第１の絶縁樹脂層２（プリプレグ層）が剥離された積層体を観察した。図５は、比較例２における積層体を極薄銅箔側から観察した写真である。図５に示すように、比較例２においては極薄銅箔表面にデスミア処理時の薬液が染み込んでいることが確認された。
　実施例１及び比較例２の結果の比較から、キャリア銅付極薄銅箔をそのまま使用したデタッチコア（回路形成用支持基板）を用いた場合は薬液の浸み込みが確認されたが、キャリア銅の代わりに剥型層を使用したデタッチコア（回路形成用支持基板）を用いた場合、薬液の浸み込みが効果的に抑制されていた。これにより、本発明の製造方法で用いられる回路形成用支持基板は耐薬品性に優れる基板であり、本発明の製造方法は歩留まりの向上が期待でき、生産効率に優れることがわかった。また、本発明の製造方法によれば、薬液の染み込みを防止するためにデタッチコアの側面を第２の絶縁樹脂層で覆う必要がないため、比較的大きなデタッチコアを用いることができる。このため、本発明の製造方法は、半導体素子搭載用パッケージ基板の設計の自由度を高めることができる。
［実施例２］
（半導体素子実装基板の作製）
　実施例１における基板形成工程（ａ）から第２の配線導体形成工程（ｄ）までを順次行い、第１の絶縁樹脂層の片側のみに、剥型層、極薄銅箔、第１の配線導体及び第２の配線導体が設けられた回路形成用支持基板を作製し、第２の配線導体（図１Ｆにおける第２の配線導体１０）上に開口部Ａを有するソルダーレジスト層１３を形成した（図６Ａ参照）。次いで、開口部Ａにニッケル層１４と金めっき層１５とを積層形成した（図６Ｂ参照）。さらに、金めっき層１５上に半田ボールを搭載して約２６０℃にてリフローを行い、半田ボール１６が形成された多層プリント配線板を作製した（図６Ｃ参照）。
　その後、得られた多層プリント配線板とアルミ電極部に金ワイヤのボールボンディング法によって金バンプを形成したベアチップ１７とを位置合せし、多層プリント配線板上にベアチップ１７をマウントした。次いで、ベアチップ１７をマウントした多層プリント配線板を約２６０℃でリフローしてはんだ接続をおこなった後、洗浄し、モールド樹脂１８にて樹脂封止を行った（図６Ｄ参照）。その後、実施例１の剥離工程（ｅ）と同様の工程にて物理的な力にて第１の絶縁樹脂層２（プリプレグ層）を剥離した（図６Ｅ参照）。さらに、実施例１の除去工程（ｆ）と同様にして極薄銅箔４及び剥型層３を過水硫酸系のソフトエッチング液を用いて除去し、半導体素子実装基板３０を得た（図６Ｆ参照）。
　実施例２の半導体素子実装基板３０の形成においては、リフロー時に膨れ等の異常個所は認められず、ベアチップ１７の位置合せ等も良好に行うことができた。
［比較例３］
　実施例２の基板形成工程（ａ）において、比較例２における回路形成用支持基板１２（図４Ａ参照）を用いた以外は実施例２と同様にして、比較例３の半導体素子実装基板を作製した。剥型層を有さない回路形成用支持基板１２を用いた比較例３ではリフロー時に銅箔と極薄銅箔の間で剥がれが生じ、基板（７０ｍｍ×２４０ｍｍのサイズ）において１５ｍｍの銅箔の膨れが２か所発生していた。このため、ベアチップ１７の位置合せの際、位置ずれが生じてしまい、製品不良となってしまった。
　２０１６年７月１日に出願された日本国特許出願２０１６－１３１７０２号の開示及び２０１７年１月１７に出願された日本国特許出願２０１７－００５９４９号の開示は、その全体が参照により本明細書に取り込まれる。
　また、明細書に記載された全ての文献、特許出願、及び技術規格は、個々の文献、特許出願、及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。
　１，１２　回路形成用支持基板
　２　第１の絶縁樹脂層
　３　剥型層
　４　極薄銅箔
　６　第１の配線導体
　７　第２の絶縁樹脂層
　８　金属層
　９　めっき銅
１０　第２の配線導体
１１　キャリア銅
１３　ソルダーレジスト層
１４　ニッケル層
１５　金めっき層
１６　半田ボール
１７　ベアチップ
１８　モールド樹脂
２０　半導体素子搭載用パッケージ基板
３０　半導体素子実装基板

Claims (15)

  1. 　第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、
    　前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、
    　前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、
    　前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、
    　前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、
    　前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、
    　を含む半導体素子搭載用パッケージ基板の製造方法。
  2. 　前記第１の配線導体形成工程（ｂ）は、
    　前記極薄銅箔上にめっき用レジストをラミネートする工程（ｂ－１）と、
    　フォトリソグラフィーによって前記めっき用レジストに配線回路パターンを形成する工程（ｂ－２）と、
    　前記配線回路パターンが形成された前記極薄銅箔上に、パターン電解銅めっきにより前記第１の配線導体を形成する工程（ｂ－３）と、
    　前記めっき用レジストを除去する工程（ｂ－４）と、
    　を含む請求項１に記載の半導体素子搭載用パッケージ基板の製造方法。
  3. 　前記積層工程（ｃ）は、
    　前記第１の配線導体表面に粗化処理を施す工程（ｃ－１）と、
    　前記第２の絶縁樹脂層を、前記粗化処理を施した前記第１の配線導体と接するように配置し、前記第２の絶縁樹脂層上に金属層をさらに配置し、加熱加圧して、前記第２の絶縁樹脂層と前記金属層とを積層する工程（ｃ－２）と、
    　を含む請求項１又は２に記載の半導体素子搭載用パッケージ基板の製造方法。
  4. 　前記第２の配線導体形成工程（ｄ）は、
    　前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成する工程（ｄ－１）と、
    　前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきにより接続させる工程（ｄ－２）と、
    　前記第２の配線導体をサブトラクティブ工法又はセミアディティブ工法にて形成する工程（ｄ－３）と、
    　を含む請求項１～３のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  5. 　前記第２の配線導体形成工程（ｄ）において、前記第１の配線導体及び前記第２の配線導体が形成された回路形成用支持基板に対し、更に、前記積層工程（ｃ）及び前記第２の配線導体形成工程（ｄ）を繰り返し行い、ビルドアップ構造を有する半導体素子搭載用パッケージ基板を製造する請求項１～４のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  6. 　前記第１の絶縁樹脂層の厚さが、０．０２ｍｍ～２．０ｍｍである請求項１～５のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  7. 　前記第２の配線導体形成工程（ｄ）において、前記非貫通孔をレーザーによって形成する請求項１～６のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  8. 　前記剥離工程（ｅ）において、前記第１の絶縁樹脂層を物理的に剥離する請求項１～７のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  9. 　前記除去工程（ｆ）において、前記剥型層及び／又は前記極薄銅箔を硫酸系又は過酸化水素系エッチング液を用いて除去する請求項１～８のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  10. 　前記基板形成工程（ａ）において、厚さが１μｍ～２０μｍの銅箔上に前記剥型層が形成された剥型層付銅箔を、前記剥型層と前記第１の絶縁樹脂層とが接するように前記第１の絶縁樹脂層上に配置し、その後前記剥型層付銅箔の前記銅箔部分にエッチング処理を施して前記極薄銅箔とする工程（ａ－１）を含む請求項１～９のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  11. 　前記剥型層が、シリコーン化合物以外の前記ケイ素化合物を含む請求項１～１０のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  12. 　前記第１の絶縁樹脂層上に前記剥型層が直接積層された請求項１～１１のいずれか一項に記載の半導体素子搭載用パッケージ基板の製造方法。
  13. 　第１の絶縁樹脂層と、ケイ素化合物を少なくとも含む剥型層と、厚さが１μｍ～５μｍである極薄銅箔と、をこの順で含む回路形成用支持基板を形成する基板形成工程（ａ）と、前記回路形成用支持基板の前記極薄銅箔上に、パターン電解銅めっきによって第１の配線導体を形成する第１の配線導体形成工程（ｂ）と、前記第１の配線導体と接するように第２の絶縁樹脂層を配置し、前記第２の絶縁樹脂層を加熱加圧して積層する積層工程（ｃ）と、前記第２の絶縁樹脂層に、前記第１の配線導体に達する非貫通孔を形成し、前記非貫通孔の内壁を電解銅めっき及び／又は無電解銅めっきによって接続させて第２の配線導体を形成する第２の配線導体形成工程（ｄ）と、前記第２の配線導体上に半導体素子を搭載する半導体素子搭載工程（ｇ）と、前記第２の配線導体上に前記半導体素子が搭載された回路形成用支持基板から、前記第１の絶縁樹脂層を剥離する剥離工程（ｅ）と、前記剥型層及び／又は前記極薄銅箔を除去する除去工程（ｆ）と、を含む半導体素子実装基板の製造方法。
  14. 　前記半導体素子搭載工程（ｇ）において、接合材を介して前記第２の配線導体上に前記半導体素子を搭載する請求項１３に記載の半導体素子実装基板の製造方法。
  15. 　前記第１の絶縁樹脂層上に前記剥型層が直接積層された請求項１３又は１４に記載の半導体素子実装基板の製造方法。
PCT/JP2017/023237 2016-07-01 2017-06-23 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法 WO2018003703A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020187033288A KR102394519B1 (ko) 2016-07-01 2017-06-23 반도체 소자 탑재용 패키지 기판의 제조 방법 및 반도체 소자 실장 기판의 제조 방법
EP17820060.6A EP3480843B1 (en) 2016-07-01 2017-06-23 Method for manufacturing package substrate for carrying semiconductor element, and method for manufacturing semiconductor element-mounted substrate
CN201780040347.0A CN109417055A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法
JP2018525137A JP7044997B2 (ja) 2016-07-01 2017-06-23 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
US16/314,568 US10727081B2 (en) 2016-07-01 2017-06-23 Method for manufacturing package substrate for mounting a semiconductor device, and method for manufacturing semiconductor device mounting substrate
CN202311281435.3A CN117241501A (zh) 2016-07-01 2017-06-23 半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-131702 2016-07-01
JP2016131702 2016-07-01
JP2017-005949 2017-01-17
JP2017005949 2017-01-17

Publications (1)

Publication Number Publication Date
WO2018003703A1 true WO2018003703A1 (ja) 2018-01-04

Family

ID=60785360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/023237 WO2018003703A1 (ja) 2016-07-01 2017-06-23 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法

Country Status (7)

Country Link
US (1) US10727081B2 (ja)
EP (1) EP3480843B1 (ja)
JP (1) JP7044997B2 (ja)
KR (1) KR102394519B1 (ja)
CN (2) CN117241501A (ja)
TW (1) TWI718316B (ja)
WO (1) WO2018003703A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
WO2020121651A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545455B2 (en) 2019-05-28 2023-01-03 Apple Inc. Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
CN112538148B (zh) * 2019-09-20 2022-03-08 万华化学集团股份有限公司 一种硅溴协同反应型阻燃剂及其制备方法、热塑性聚氨酯弹性体及其制备方法
CN111491459B (zh) * 2020-04-09 2022-06-21 江苏普诺威电子股份有限公司 基于半加成法的细密线路基板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
WO2014054812A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 キャリア付金属箔

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022332A (ja) * 1998-06-30 2000-01-21 Toagosei Co Ltd 多層プリント配線板の製造方法
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5896200B2 (ja) 2010-09-29 2016-03-30 日立化成株式会社 半導体素子搭載用パッケージ基板の製造方法
JP6054080B2 (ja) 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2015204379A (ja) * 2014-04-14 2015-11-16 イビデン株式会社 プリント配線板
KR102070047B1 (ko) * 2015-07-23 2020-01-29 미쓰이금속광업주식회사 수지 부착 구리박, 동장 적층판 및 프린트 배선판
JP2018009242A (ja) * 2016-06-21 2018-01-18 Ｊｘ金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) * 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
WO2014054812A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 キャリア付金属箔

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3480843A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121652A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
WO2020121651A1 (ja) * 2018-12-14 2020-06-18 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
JPWO2020121652A1 (ja) * 2018-12-14 2021-10-21 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
JPWO2020121651A1 (ja) * 2018-12-14 2021-10-21 三菱瓦斯化学株式会社 半導体素子搭載用パッケージ基板の製造方法
US11990349B2 (en) 2018-12-14 2024-05-21 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for loading semiconductor device
US12119277B2 (en) 2018-12-14 2024-10-15 Mitsubishi Gas Chemical Company, Inc. Method for producing package substrate for mounting semiconductor device

Also Published As

Publication number Publication date
EP3480843A4 (en) 2019-06-19
KR102394519B1 (ko) 2022-05-04
CN109417055A (zh) 2019-03-01
TWI718316B (zh) 2021-02-11
TW201806110A (zh) 2018-02-16
KR20190024879A (ko) 2019-03-08
CN117241501A (zh) 2023-12-15
US10727081B2 (en) 2020-07-28
EP3480843A1 (en) 2019-05-08
JPWO2018003703A1 (ja) 2019-05-16
US20190148169A1 (en) 2019-05-16
EP3480843B1 (en) 2021-05-05
JP7044997B2 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP4273895B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
WO2018003703A1 (ja) 半導体素子搭載用パッケージ基板の製造方法及び半導体素子実装基板の製造方法
JP7172597B2 (ja) 支持基板、支持基板付積層体及び半導体素子搭載用パッケージ基板の製造方法
JP5413693B2 (ja) 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP5029911B2 (ja) 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
US12119277B2 (en) Method for producing package substrate for mounting semiconductor device
JP7145403B2 (ja) 支持体及びそれを用いた半導体素子実装基板の製造方法
US11990349B2 (en) Method for producing package substrate for loading semiconductor device
TW202239288A (zh) 基板及配線基板之製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20187033288

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17820060

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018525137

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017820060

Country of ref document: EP

Effective date: 20190201