WO2017155294A1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
WO2017155294A1
WO2017155294A1 PCT/KR2017/002487 KR2017002487W WO2017155294A1 WO 2017155294 A1 WO2017155294 A1 WO 2017155294A1 KR 2017002487 W KR2017002487 W KR 2017002487W WO 2017155294 A1 WO2017155294 A1 WO 2017155294A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
semiconductor layer
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2017/002487
Other languages
English (en)
French (fr)
Inventor
최광용
김민성
박수익
성연준
이용경
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to US16/083,710 priority Critical patent/US10998466B2/en
Publication of WO2017155294A1 publication Critical patent/WO2017155294A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • Embodiments of the present invention relate to a light emitting device having improved reliability.
  • a light emitting diode is one of light emitting devices that emit light when a current is applied.
  • the light emitting diode can emit high efficiency light at low voltage, which is excellent in energy saving effect.
  • Recently, the luminance problem of the light emitting diode has been greatly improved, and has been applied to various devices such as a backlight unit, a display board, a display device, and a home appliance of a liquid crystal display device.
  • the light emitting diode includes a light emitting structure composed of a first semiconductor layer, an active layer, and a second semiconductor layer, and a first electrode and a second electrode connected to the first semiconductor layer and the second semiconductor layer of the light emitting structure, respectively.
  • the first electrode may be electrically connected to the first semiconductor layer through a groove formed by selectively etching the first semiconductor layer, the active layer, and the second semiconductor layer.
  • the light emitting device may directly form indium tin oxide (ITO) on the second semiconductor layer in order to improve ohmic characteristics and driving voltage between the second electrode and the second semiconductor layer.
  • ITO indium tin oxide
  • the light emitting device may form an insulating layer covering the capping layer and exposing the first electrode.
  • the interface between the ITO and the second semiconductor layer is a junction between the metal and the semiconductor, there is a problem of easy separation.
  • the insulating layer formed under the capping layer may float, resulting in adhesion failure of electrodes, substrates, etc. to be formed later.
  • the present invention has been made in an effort to provide a light emitting device capable of improving reliability while improving ohmic characteristics and driving voltage.
  • a light emitting device includes: a support substrate; A light emitting structure disposed on the support substrate, the light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer; At least one groove penetrating the second semiconductor layer and the active layer to expose the first semiconductor layer; A first electrode disposed between the light emitting structure and the support substrate and electrically connected to the exposed first semiconductor layer; A second electrode comprising ITO and in contact with the second semiconductor layer; And a capping layer electrically connected to the second electrode between the first electrode and the light emitting structure, wherein the capping layer is disposed to face the second semiconductor layer with the second electrode interposed therebetween.
  • the expansion coefficient comprises a first layer comprising a material having a difference of 3 or less from the thermal expansion coefficient of the second semiconductor layer.
  • the groove is the bottom surface; And a side surface extending from the bottom surface to expose the first semiconductor layer, the active layer, and the second semiconductor layer.
  • An insulating layer may be disposed between the first electrode and the second electrode to electrically separate the first electrode and the second electrode.
  • the second insulating layer may surround the capping layer, the second electrode, and the first insulating layer.
  • the second electrode may partially cover the first insulating layer.
  • the first electrode may include a contact electrode contacting the exposed first semiconductor layer and a bonding electrode disposed between the capping layer and the support substrate and electrically connected to the contact electrode.
  • the contact electrode and the first insulating layer may be spaced apart from each other.
  • the separation distance between the contact electrode and the first insulating layer may be 0.5 ⁇ m to 2 ⁇ m.
  • the second electrode may be disposed between the capping layer and the second semiconductor layer.
  • the first layer may include chromium (Cr).
  • the capping layer may include the first layer and a second layer and a third layer, which are sequentially stacked on the first layer, and the third layer may be adjacent to the support substrate rather than the first layer.
  • the second layer may include a material selected from gold (Au), platinum (Pt), and copper (Cu).
  • the third layer may include titanium (Ti).
  • the barrier layer may further include a barrier layer between the first layer and the second layer and between the second layer and the third layer.
  • the barrier layer may include nickel (Ni).
  • the thickness of the second electrode may be 200 nm or less.
  • the thickness of the first layer may be 1 nm to 50 nm.
  • the first electrode may be electrically insulated from the second electrode and the capping layer.
  • the support substrate may be electrically connected to the second electrode.
  • the light emitting device of the present invention has the following effects.
  • the second electrode includes indium tin oxide (ITO), thereby improving ohmic characteristics of the second semiconductor layer and the second electrode and simultaneously driving voltage.
  • ITO indium tin oxide
  • the capping layer may include a material overlapping the second semiconductor layer having the second electrode interposed therebetween, and having a difference in thermal expansion coefficient of 3 or less. Accordingly, the capping layer is electrically connected to the second electrode, thereby preventing peeling and lifting of the interface between the second electrode and the second semiconductor layer, thereby improving reliability of the light emitting device.
  • FIG. 1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention.
  • FIG. 2A is an enlarged view of region A of FIG. 1.
  • FIG. 2B is an enlarged view of region B of FIG. 1.
  • 3A to 3D are photographs in which the lifting of the light emitting device occurs.
  • FIG. 4 is a plan view of a light emitting device according to an embodiment of the present invention.
  • first and second may be used to describe various components, but the components are not limited by the terms. The terms are used to distinguish one component from another component.
  • the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • FIG. 1 is a cross-sectional view of a light emitting device according to an embodiment of the present invention.
  • 2A is an enlarged view of region A of FIG. 1
  • FIG. 2B is an enlarged view of region B of FIG. 1.
  • the light emitting device is disposed on the supporting substrate 140 and includes a light emitting structure 105 including a first semiconductor layer 105a, an active layer 105b, and a second semiconductor layer 105c, A first electrode 120 electrically connected to the first semiconductor layer 105a, a second electrode 130 in contact with the second semiconductor layer 105c and including indium tin oxide (ITO), and a first electrode ( A capping layer 135 electrically connected between the second electrode 130 and the light emitting structure 105, and the capping layer 135 includes a second semiconductor layer with the second electrode 130 interposed therebetween.
  • the first layer 135a is disposed to face 105c and includes a material having a coefficient of thermal expansion equal to or less than three of the thermal expansion coefficient of the second semiconductor layer 105c.
  • the light emitting structure 105 is disposed on the light emitting device, and has an active layer disposed between the first semiconductor layer 105a, the second semiconductor layer 105c, and the first semiconductor layer 150a and the second semiconductor layer 105c ( 105b).
  • the first semiconductor layer 105a may be implemented with compound semiconductors such as -V group and -VI group, and the first dopant may be doped in the first semiconductor layer 105a.
  • the first semiconductor layer 105a may be formed of a semiconductor material having a compositional formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). I never do that.
  • the first dopant is an n-type dopant such as Si, Ge, Sn, Se, Te, or the like
  • the first semiconductor layer 105a doped with the first dopant may be an n-type semiconductor layer.
  • the first semiconductor layer 105a may include at least one of InAlGaN and AlGaN.
  • the first semiconductor layer 105a may include graded AlGaN having a gradient of aluminum to reduce the lattice difference.
  • the first semiconductor layer 105a may have a single layer or a multilayer structure, and the single semiconductor layer 105a has a single layer structure.
  • the active layer 105b may be disposed between the first semiconductor layer 105a and the second semiconductor layer 105c.
  • the active layer 105b is a layer where electrons (or holes) injected through the first semiconductor layer 105a and holes (or electrons) injected through the second semiconductor layer 105c meet.
  • the active layer 105b transitions to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength.
  • the active layer 105b may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 105b.
  • the structure of is not limited to this.
  • the well layer / barrier layer of the active layer 105b may be InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP).
  • / AlGaP may be formed of any one or more pair structure, but is not limited thereto.
  • the well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.
  • the second semiconductor layer 105c may be implemented with compound semiconductors such as -V group and -VI group, and the second dopant may be doped in the second semiconductor layer 105c.
  • the second semiconductor layer 105c may be formed of a semiconductor material having a composition formula of InxAlyGa1-x-yN (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second semiconductor layer 105c doped with the first dopant may be a p-type semiconductor layer.
  • the light emitting structure 105 includes the first semiconductor layer 105a, which is an n-type semiconductor layer, and the second semiconductor layer 105b, which is a p-type semiconductor layer, or the first semiconductor layer, which is a p-type semiconductor layer. 105a and a second semiconductor layer 105c which is an n-type semiconductor layer.
  • the light emitting structure 105 may have a structure in which an n-type or p-type semiconductor layer is further formed between the second semiconductor layer 105c and the active layer 105b.
  • the light emitting structure 105 of the present invention may be formed of at least one of np, pn, npn, pnp junction structure, the light emitting structure 105 of the present invention is an n-type semiconductor layer and p Various structures including the type semiconductor layer may be provided.
  • Doping concentrations of impurities in the first semiconductor layer 105a and the second semiconductor layer 105c may be uniformly or non-uniformly formed. That is, the doping structure of the light emitting structure 105 may be variously formed, but is not limited thereto.
  • the light emitting structure 105 may have a roughness pattern formed on an upper surface of the light emitting portion to diffuse light emitted from the light emitting element.
  • the roughness pattern may be uniform or non-uniform as shown, and may be formed to the side of the light emitting structure 105.
  • the groove 105h may be formed in the lower surface of the light emitting structure 105.
  • the groove 105h may be at least one.
  • the groove 105h may electrically connect the first semiconductor layer 105a and the first electrode 120.
  • the groove 105h may be a structure in which the light emitting structure 105 is selectively removed.
  • the groove 105h may pass through the second semiconductor layer 105c and the active layer 105b and may be etched to a part of the first semiconductor layer 105a.
  • the groove 105h includes a bottom surface P1 exposing the first semiconductor layer 105a and a side surface P2 exposing the first semiconductor layer 105a, the active layer 105b, and the second semiconductor layer 105c. can do.
  • An insulating layer may be disposed on the side surface P2 of the groove 105h.
  • the insulating layer 110 may electrically separate the first electrode 120 and the second electrode 130.
  • the insulating layer 110 may include a first insulating layer 110a and a second insulating layer 110b.
  • the first insulating layer 110a is disposed on the side of the hole 105h, and the second insulating layer 110b surrounds the first insulating layer and is disposed between the second insulating layer 110a and the first electrode 120. Can be.
  • the first insulating layer 110a may partially cover the first semiconductor layer 105a, the active layer 105b, and the second semiconductor layer 105c.
  • the first insulating layer 110a prevents the first electrode 120 from being directly connected to the active layer 105b and the second semiconductor layer 105c, and at the same time, the second electrode 130 is connected to the first semiconductor layer 105a. And the active layer 105b can be prevented.
  • the first insulating layer 110a may include SiO 2, SixOy, Si 3 N 4, SixNy, SiO x Ny, Al 2 O 3, TiO 2, AlN, and the like, but is not limited thereto.
  • the second insulating layer 110b may be disposed to surround the capping layer 135, the second electrode 130, and the first insulating layer 110a.
  • the second insulating layer 110b will be described in detail in the capping layer 135.
  • the first electrode 120 may be directly connected to the first semiconductor layer 105a exposed from the bottom surface P1 of the groove 105h.
  • the first electrode 120 may include a bonding electrode 120b which connects the contact electrode 120a disposed on the bottom surface P1 of the groove 105h and the contact electrode 120a formed for each groove 105h to each other. have.
  • the contact electrode 120a may be disposed on the bottom surface P1 of the groove 105h. In this case, as shown in FIG. 2A, the contact electrode 120a and the first insulating layer 110a may be spaced apart from each other in consideration of a process margin of the contact electrode 120a and the first insulating layer 110a.
  • the contact electrode 120a electrically connected to the first semiconductor layer 105a exposed by the first insulating layer 110a is formed.
  • the contact electrode 120a is formed by the process margin of the contact electrode 120a.
  • the end of the contact electrode 120a may be completely covered to extend to the second semiconductor layer 105c.
  • the second insulating layer 110b and the like which will be described later, may be the contact electrode 120a and the first insulating layer 110a.
  • the first semiconductor layer 105a may be exposed because the gap d is not sufficiently filled, thereby causing low current failure of the light emitting device, thereby lowering reliability. Therefore, the contact electrode 120a and the first insulating layer 110a may have a separation distance d of 0.5 ⁇ m to 2 ⁇ m, but is not limited thereto.
  • the contact electrode 120a is directly connected to the first semiconductor layer 105a and may be formed of a material having high contact characteristics.
  • the contact electrode 120a may be formed of a metal such as Au, Sn, In, Ag, Ni, Nb, Cu, or an alloy thereof, but is not limited thereto.
  • the bonding electrode 120b may be disposed between the capping layer 135 and the support substrate 140.
  • the bonding electrode 120b may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof.
  • the bonding electrode 120b may be formed of a single layer or multiple layers of a reflective electrode material having ohmic characteristics.
  • the bonding electrode 120b may be formed of the metal, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), indium gallium zinc oxide (IGZO), and indium IGTO (IGTO).
  • AZO gallium tin oxide
  • ATO antimony tin oxide
  • GZO gallium zinc oxide
  • IrOx, RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO It may include one, but is not limited to such materials.
  • the second electrode 130 may directly contact the second semiconductor layer 105c, and the second electrode 130 may include indium tin oxide (ITO). However, when the second electrode 130 including ITO is too thick, the second electrode 130 may absorb the light emitted from the active layer 105b to lower the light emission performance of the light emitting device. Therefore, the thickness t ⁇ 0 of the second electrode 130 may be 200 nm or less, but is not limited thereto. In addition, the second electrode 130 may partially cover the first insulating layer 110a.
  • ITO indium tin oxide
  • the second electrode 130 includes ITO, and thus the ohmic characteristics of the second semiconductor layer 105c and the second electrode 130 may be improved, thereby improving contact characteristics. Can be. Accordingly, the driving voltage of the light emitting device can be improved.
  • the capping layer 135 may be disposed between the support substrate 140 and the light emitting structure 105.
  • a bonding electrode 120b may be disposed between the capping layer 135 and the support substrate 105.
  • the capping layer 135 may be electrically connected to the second electrode 130 to reflect the diffusion of the carrier injected from the electrode pad 145 and the light generated in the active layer 105b.
  • the capping layer 135 may have a structure in which a plurality of layers are stacked. As shown in FIG. 2B, the capping layer 135 may have a structure in which the first to fifth layers are sequentially stacked.
  • the capping layer 135 may be insulated from the bonding electrode 120b through the second insulating layer 110b.
  • the first layer 135a may be directly connected to the second electrode 130.
  • the first layer 135a may be disposed to face the second semiconductor layer 105c with the second electrode 130 interposed therebetween. That is, the first layer 135a may be disposed closest to the second semiconductor layer 105c among the plurality of layers of the capping layer 135.
  • the second insulating layer 110b when the difference in thermal expansion coefficient between the first layer 135a and the second semiconductor layer 105c is too large, when the second insulating layer 110b is deposited, the second electrode 130 and the second semiconductor layer ( The problem that the interface of 105c) is peeled off occurs. That is, the surface of the second insulating layer 110b may be lifted off by peeling the interface between the second electrode 130 and the second semiconductor layer 105c, thereby reducing the reliability of the light emitting device.
  • 3A to 3D are photographs in which the lifting of the light emitting device occurs.
  • the second electrode and the second electrode may be formed by the difference in thermal expansion coefficient.
  • the interface of the second semiconductor layer may be peeled off, causing the surface of the second insulating layer to float, thereby lowering the reliability of the light emitting device.
  • FIGS. 3C and 3D even when the second electrode is made of ITO having a thickness of 10 nm and ITO having a thickness of 60 nm, a problem arises that the surface of the second insulating layer floats. That is, it can be confirmed that the problem of lifting the surface of the second insulating layer occurs regardless of the thickness of the second electrode.
  • the first layer 135a may be formed of a material having a small difference from the thermal expansion coefficient of the second semiconductor layer 105c.
  • the first layer 135a and the The difference in thermal expansion coefficient of the two semiconductor layers 105c may be 3 or less.
  • This first layer 135a may be selected from the metals shown in Table 1 below.
  • the first layer 135a may be formed of the same material as the above-described material having a difference in thermal expansion coefficient of 3 or less from the second semiconductor layer 105c. Can be done.
  • FIG. 4 is a plan view of a light emitting device according to an embodiment of the present invention.
  • the thermal expansion coefficient difference can be alleviated.
  • the present invention prevents the peeling between the interface between the second electrode 130 and the second semiconductor layer 105c, which has relatively lower adhesion than the adhesion between the first layer 135a and the second electrode 130.
  • the surface of the second insulating layer 110b can be prevented from floating.
  • the bonding electrode 120b of the first electrode 120 is formed under the second insulating layer 110b, the bonding electrode 120b may be uniformly formed on the surface of the second insulating layer 110b. have.
  • a material having a low coefficient of thermal expansion generally has a low elasticity and is susceptible to external impact when the thickness of the first layer 135a is too thick.
  • the thickness of the first layer 135a may be 1 nm to 50 nm, but is not limited thereto.
  • the third layer 135c is for diffusing a carrier injected from the electrode pad 145 and may be formed of a material having high electrical conductivity.
  • the third layer 135c may be selected from Au, Pt, and Cu.
  • the third layer 135c may have a sufficient thickness in order to diffuse the carrier well, and the thickness of the third layer 135c may be 200 nm to 500 nm, but is not limited thereto.
  • the second layer 135b and the fourth layer 135d disposed on and under the third layer 135c, respectively, are barriers to prevent the material of the third layer 135c from being migrated. Can function as a layer.
  • the second layer 135b and the fourth layer 135d may be formed of Ni or the like.
  • the thickness of the second layer 135b and the fourth layer 135d may be 300 nm to 700 nm.
  • the fifth layer 135e may be formed of Ti to improve contact characteristics between the second insulating layer 110b and the capping layer 135, but is not limited thereto.
  • the thickness of the fifth layer 135e may be 300 nm to 700 nm.
  • the capping layer 135 includes five layers in total, the capping layer 135 includes three layers of the first layer 135a, the third layer 135c, and the fifth layer 135e. It may also include.
  • the second insulating layer 110b is disposed to surround the capping layer 135, and the second insulating layer 110b may cover the fifth layer 135e as described above.
  • the second insulating layer 110b may expose the contact electrode 120a so that the contact electrode 120a and the bonding electrode 120b may be electrically connected to each other.
  • the capping layer 135 and the bonding electrode 120b may be electrically insulated through the second insulating layer 110b.
  • a support substrate 140 may be disposed on the back surface of the bonding electrode 120b, and the support substrate 140 may include a metal such as Au, Sn, In, Ag, Ni, Nb, Cu, or an alloy thereof. It may be a conductive substrate. That is, the support substrate 140 may support the light emitting structure 105 and be electrically connected to the second electrode 120 to function as an electrode pad of the first electrode 120.
  • the second electrode 130 includes ITO, so that the ohmic characteristics of the second semiconductor layer 105c and the second electrode 130 are improved, and at the same time, the driving voltage is improved.
  • the capping layer 135 disposed to face the second semiconductor layer 105c with the second electrode 130 interposed therebetween, and includes a material having a difference in thermal expansion coefficient of 3 or less from the second semiconductor layer 105c.
  • the second electrode 130 and the capping layer 135 are electrically connected through the material to prevent peeling and lifting of the interface between the second electrode 130 and the second semiconductor layer 105c, thereby improving reliability of the light emitting device. You can.

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 반도체층과 전극의 오믹 특성을 향상시키고 동시에 구동 전압을 개선할 수 있는 발광 소자에 대한 것으로, 지지 기판; 상기 지지 기판 상에 배치되며, 제 1 반도체층, 제 2 반도체층 및 상기 제 1 반도체층과 제 2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;상기 제 2 반도체층 및 상기 활성층을 관통하여 상기 제 1 반도체층을 노출시키는 적어도 하나의 홈; 상기 발광 구조물과 상기 지지 기판 사이에 배치되고 상기 노출된 제 1 반도체층과 전기적으로 연결되는 제 1 전극; ITO를 포함하고, 상기 제 2 반도체층과 접촉하는 제 2 전극; 및 상기 제 1 전극과 상기 발광 구조물 사이에서 상기 제 2 전극과 전기적으로 연결되는 캐핑층을 포함하며, 상기 캐핑층은, 상기 제 2 전극을 사이에 두고 상기 제 2 반도체층과 마주보게 배치되며 열 팽창 계수가 상기 제 2 반도체층의 열 팽창 계수와 3 이하의 차를 갖는 물질을 포함하는 제 1 층을 포함한다.

Description

발광 소자
본 발명 실시 예는 신뢰성이 향상된 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
발광 다이오드는 제 1 반도체층, 활성층, 및 제 2 반도체층으로 구성된 발광 구조물 및 발광 구조물의 제 1 반도체층 및 제 2 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함한다. 특히, 수직형 발광 소자에서 제 1 전극은 제 1 반도체층, 활성층 및 제 2 반도체층을 선택적으로 에칭하여 형성된 홈을 통해 제 1 반도체층과 전기적으로 연결될 수 있다.
이 때, 발광 소자는 제 2 전극과 제 2 반도체층 사이의 오믹 특성 및 구동 전압을 향상시키기 위해 제 2 반도체층 상에 바로 ITO(indium tin oxide)를 형성할 수 있다. 그리고, 발광 소자는 ITO 상에 캐핑층을 형성한 후, 캐핑층을 덮으며 제 1 전극을 노출시키는 절연층을 형성할 수 있다.
이 때, ITO와 제 2 반도체층의 계면은 금속과 반도체의 접합이므로, 쉽게 분리되는 문제가 존재한다. 그리고 캐핑층 하부에 형성되는 절연층이 들떠, 후에 형성될 전극, 기판 등의 접착 불량이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 오믹 특성 및 구동 전압을 개선함과 동시에 신뢰성을 향상시킬 수 있는 발광 소자를 제공하는데 있다.
본 발명의 실시 예의 발광 소자는 지지 기판; 상기 지지 기판 상에 배치되며, 제 1 반도체층, 제 2 반도체층 및 상기 제 1 반도체층과 제 2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 2 반도체층 및 상기 활성층을 관통하여 상기 제 1 반도체층을 노출시키는 적어도 하나의 홈; 상기 발광 구조물과 상기 지지 기판 사이에 배치되고 상기 노출된 제 1 반도체층과 전기적으로 연결되는 제 1 전극; ITO를 포함하고, 상기 제 2 반도체층과 접촉하는 제 2 전극; 및 상기 제 1 전극과 상기 발광 구조물 사이에서 상기 제 2 전극과 전기적으로 연결되는 캐핑층을 포함하며, 상기 캐핑층은, 상기 제 2 전극을 사이에 두고 상기 제 2 반도체층과 마주보게 배치되며 열 팽창 계수가 상기 제 2 반도체층의 열 팽창 계수와 3 이하의 차를 갖는 물질을 포함하는 제 1 층을 포함한다.
상기 홈은 바닥면; 및 상기 바닥면으로부터 연장되어 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함할 수 있다.
상기 제 1 전극과 상기 제 2 전극 사이에 배치되어 상기 제 1 전극과 상기 제 2 전극을 전기적으로 분리하는 절연층을 포함할 수 있다.
상기 절연층은, 상기 측면에 배치되는 제 1 절연층; 및 상기 제 1 절연층과 상기 제 1 전극 사이에 배치되는 제 2 절연층;을 포함할 수 있다.
상기 제 2 절연층은 상기 캐핑층, 상기 제 2 전극 및 상기 제 1 절연층을 감쌀 수 있다.
상기 제 2 전극은 상기 제 1 절연층을 일부 덮을 수 있다.
상기 제 1 전극은, 상기 노출된 상기 제 1 반도체층과 접촉하는 콘택 전극 및 상기 캐핑층과 상기 지지 기판 사이에 배치되어, 콘택 전극과 전기적으로 연결되는 본딩 전극을 포함할 수 있다.
상기 콘택 전극과 상기 제 1 절연층은 이격 배치될 수 있다.
상기 콘택 전극과 상기 제 1 절연층 사이의 이격 거리는 0.5㎛ 내지 2㎛일 수 있다.
상기 제 2 전극은 상기 캐핑층과 상기 제 2 반도체층 사이에 배치될 수 있다.
상기 제 1 층은 크롬(Cr)을 포함할 수 있다.
상기 캐핑층은 상기 제 1 층과 상기 제 1 층 상에 차례로 적층된 제 2 층과 제 3 층을 포함하며, 상기 제 3 층이 상기 제 1 층보다 상기 지지 기판과 인접할 수 있다.
상기 제 2 층은 금(Au), 백금(Pt), 구리(Cu) 중 선택된 물질을 포함할 수 있다.
상기 제 3 층은 티타늄(Ti)을 포함할 수 있다.
상기 제 1 층과 상기 제 2 층 사이 및 상기 제 2 층과 상기 제 3 층 사이에 배리어층을 더 포함할 수 있다.
상기 배리어층은 니켈(Ni)을 포함할 수 있다.
상기 제 2 전극의 두께는 200㎚ 이하일 수 있다.
상기 제 1 층의 두께는 1㎚ 내지 50㎚일 수 있다.
상기 제 1 전극은 제 2 전극 및 상기 캐핑층과 전기적으로 절연될 수 있다.
상기 지지 기판은 상기 제 2 전극과 전기적으로 연결될 수 있다.
본 발명의 발광 소자는 다음과 같은 효과가 있다.
첫째, 본 발명 실시 예의 발광 소자는 제 2 전극이 ITO(indium tin oxide)를 포함하여 이루어져, 제 2 반도체층과 제 2 전극의 오믹 특성이 향상되고 동시에 구동 전압이 개선된다.
둘째, 캐핑층은 제 2 전극을 사이에 둔 제 2 반도체층과 중첩되고 제 2 반도체층과 열 팽창 계수의 차이가 3이하인 물질을 포함할 수 있다. 이에, 캐핑층은 제 2 전극과 전기적으로 접속됨으로써, 제 2 전극과 제 2 반도체층 계면의 박리 및 들뜸을 방지하여 발광 소자의 신뢰성이 향상된다.
도 1은 본 발명 실시 예의 발광 소자의 단면도이다.
도 2a는 도 1의 A 영역의 확대도이다.
도 2b는 도 1의 B 영역의 확대도이다.
도 3a 내지 도 3d는 발광 소자의 들뜸이 발생한 사진이다.
도 4는 본 발명 실시 예의 발광 소자의 평면 사진이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 2 구성요소는 제 1 구성요소로 명명될 수 있고, 유사하게 제 1 구성요소도 제 2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 실시 예의 발광 소자를 상세히 설명하면 다음과 같다.
도 1은 본 발명 실시 예의 발광 소자의 단면도이다. 도 2a는 도 1의 A 영역의 확대도이며, 도 2b는 도 1의 B 영역의 확대도이다.
도 2와 같이, 본 발명 실시 예의 발광 소자는 지지 기판(140) 상에 배치고 제 1 반도체층(105a), 활성층(105b) 및 제 2 반도체층(105c)을 포함하는 발광 구조물(105), 제 1 반도체층(105a)과 전기적으로 연결되는 제 1 전극(120), 제 2 반도체층(105c)과 접촉하며 ITO(indium tin oxide)를 포함하는 제 2 전극(130), 및 제 1 전극(120)과 발광 구조물(105) 사이에서 제 2 전극(130)과 전기적으로 접속되는 캐핑층(135)을 포함하며, 캐핑층(135)은 제 2 전극(130)을 사이에 두고 제 2 반도체층(105c)과 마주보도록 배치되며 열 팽창 계수가 제 2 반도체층(105c)의 열 팽창 계수와 3 이하의 차를 갖는 물질을 포함하는 제 1 층(135a)을 포함한다.
발광 구조물(105)은 발광 소자 상부에 배치되고, 제 1 반도체층(105a), 제 2 반도체층(105c) 및 제 1 반도체층(150a)와 제 2 반도체층(105c) 사이에 배치되는 활성층(105b)를 포함할 수 있다.
제 1 반도체층(105a)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 반도체층(105a)에 제 1 도펀트가 도핑될 수 있다. 제 1 반도체층(105a)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있으며, 이에 한정하지 않는다. 제 1 도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 반도체층(105a)은 n형 반도체층일 수 있다.
본 발명 실시 예의 발광 소자가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제 1 반도체층(105a)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다. 또한, 제 1 반도체층(105a)은 격자 차이를 줄이기 위해 알루미늄의 농도가 구배를 갖는 graded AlGaN을 포함할 수 있다. 제 1 반도체층(105a)은 단층 또는 다층 구조일 수 있으며 도면에서는 단층 구조인 것을 도시하였다.
활성층(105b)은 제 1 반도체층(105a)과 제 2 반도체층(105c) 사이에 배치될 수 있다. 활성층(105b)은 제 1 반도체층(105a)을 통해서 주입되는 전자(또는 정공)과 제 2 반도체층(105c)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(105b)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(105b)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(105b)의 구조는 이에 한정하지 않는다.
활성층(105b)이 우물 구조로 형성되는 경우, 활성층(105b)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제 2 반도체층(105c)은 -Ⅴ족, -Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 반도체층(105c)에 제 2 도펀트가 도핑될 수 있다. 제 2 반도체층(105c)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 1 도펀트가 도핑된 제 2 반도체층(105c)은 p형 반도체층일 수 있다.
본 발명 실시 예의 발광 구조물(105)은 n형 반도체층인 제 1 반도체층(105a)과 p형 반도체층인 제 2 반도체층(105b)을 포함하여 이루어지거나, p형 반도체층인 제 1 반도체층(105a)과 n형 반도체층인 제 2 반도체층(105c)을 포함하여 이루어질 수 있다. 또한, 발광 구조물(105)은 제 2 반도체층(105c)과 활성층(105b) 사이에 n형 또는 p형 반도체층이 더 형성된 구조일 수 있다.
즉, 본 발명 실시 예의 발광 구조물(105)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 본 발명 실시 예의 발광 구조물(105)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다.
제 1 반도체층(105a) 및 제 2 반도체층(105c) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(105)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(105)은 발광 소자에서 방출되는 광의 확산을 위해, 광이 방출되는 상부면에 러프니스 패턴이 형성될 수 있다. 러프니스 패턴은 도시된 바와 같이 균일하거나 불균일할 수 있으며, 발광 구조물(105)의 측면까지 형성되어도 무방하다.
홈(105h)는 발광 구조물(105)의 하부면에 형성될 수 있다. 홈(105h)은 적어도 하나 이상일 수 있다. 홈(105h)은 제 1 반도체층(105a)과 제 1 전극(120)을 전기적으로 연결할 수 있다.
홈(105h)은 발광 구조물(105)이 선택적으로 제거된 구조일 수 있다. 홈(105h)은 제 2 반도체층(105c) 및 활성층(105b)를 관통하고 제 1 반도체층(105a)의 일부 영역까지 식각되어 형성될 수 있다.
홈(105h)은 제 1 반도체층(105a)을 노출시키는 바닥면(P1)과 제 1 반도체층(105a), 활성층(105b) 및 제 2 반도체층(105c)을 노출시키는 측면(P2)을 포함할 수 있다. 홈(105h)의 측면(P2)에는 절연층이 배치될 수 있다.
절연층(110)은 제 1 전극(120)과 제 2 전극(130)을 전기적으로 분리할 수 있다. 그리고 절연층(110)은 제 1 절연층(110a), 제 2 절연층(110b)을 포함할 수 있다.
제 1 절연층(110a)은 홀(105h)의 측면에 배치되고, 제 2 절연층(110b)은 제 1 절연층을 감싸며 제 2 절연층(110a)과 제 1 전극(120) 사이에 배치될 수 있다.
제 1 절연층(110a)는 제 1 반도체층(105a), 활성층(105b) 및 제 2 반도체층(105c)를 일부 덮을 수 있다.
제 1 절연층(110a)은 제 1 전극(120)이 활성층(105b) 및 제 2 반도체층(105c)과 직접 접속되는 것을 방지하며, 동시에 제 2 전극(130)이 제 1 반도체층(105a) 및 활성층(105b)과 접속되는 것을 방지할 수 있다.
제 1 절연층(110a)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등을 포함할 수 있으며, 이에 한정하지 않는다.
제 2 절연층(110b)은 캐핑층(135), 제 2 전극(130) 및 제 1 절연층(110a)를 감싸도록 배치될 수 있다. 제 2 절연층(110b)에 대해 캐핑층(135)에서 자세히 설명하겠다.
그리고 제 1 전극(120)은 홈(105h)의 바닥면(P1)에서 노출된 제 1 반도체층(105a)과 직접 접속할 수 있다. 제 1 전극(120)은 홈(105h)의 바닥면(P1)에 배치되는 콘택 전극(120a)과 홈(105h)마다 형성된 콘택 전극(120a)을 서로 연결시키는 본딩 전극(120b)을 포함할 수 있다. 그리고 콘택 전극(120a)은 홈(105h)의 바닥면(P1) 상에 배치될 수 있다. 이 때, 도 2a와 같이, 콘택 전극(120a)과 제 1 절연층(110a)은 콘택 전극(120a)과 제 1 절연층(110a)의 공정 마진을 고려하여 일정 간격 이격될 수 있다.
일반적으로, 제 1 절연층(110a)을 형성한 후 제 1 절연층(110a)에 의해 노출된 제 1 반도체층(105a)과 전기적으로 접속되는 콘택 전극(120a)을 형성한다. 그런데, 콘택 전극(120a)과 제 1 절연층(110a) 사이의 간격(d)이 충분하지 않은 경우, 콘택 전극(120a)의 공정 마진에 의해 콘택 전극(120a)이 제 1 절연층(110a)을 완전히 덮어, 콘택 전극(120a)의 일 끝단이 제 2 반도체층(105c)까지 연장될 수 있다.
또한, 콘택 전극(120a)과 제 1 절연층(110a) 사이의 간격(d)이 충분하지 않은 경우, 후술할 제 2 절연층(110b) 등이 콘택 전극(120a)과 제 1 절연층(110a) 사이의 간격(d)에 충분히 채워지지 않아 제 1 반도체층(105a)이 노출될 수 있으며, 이에 따라 발광 소자의 저전류 불량이 발생하여 신뢰성이 저하될 수 있다. 따라서, 콘택 전극(120a)과 제 1 절연층(110a)은 0.5㎛ 내지 2㎛의 이격 거리(d)를 가질 수 있으며, 이에 한정하지 않는다.
콘택 전극(120a)은 제 1 반도체층(105a)과 직접 접속되는 것으로, 접촉 특성이 높은 물질로 형성될 수 있다. 예를 들어, 콘택 전극(120a)은 Au, Sn, In, Ag, Ni, Nb, Cu 등과 같은 금속 또는 이들의 합금으로 형성될 수 있으며, 이에 한정되지 않는다.
그리고 본딩 전극(120b)은 캐핑층(135)과 지지 기판(140) 사이에 배치될 수 있다.
또한, 본딩 전극(120b)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 본딩 전극(120b)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 본딩 전극(120b)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
제 2 전극(130)은 제 2 반도체층(105c)과 직접 접촉되며, 제 2 전극(130)은 ITO(indium tin oxide)를 포함할 수 있다. 그런데, ITO를 포함하는 제 2 전극(130)은 두께가 너무 두꺼우면 활성층(105b)에서 방출되는 광을 흡수하여 발광 소자의 광 방출 성능을 저하시킬 수 있다. 따라서, 제 2 전극(130)의 두께(t-0)는 200㎚ 이하일 수 있으며, 이에 한정하지 않는다. 또한, 제 2 전극(130)은 제 1 절연층(110a)을 일부 덮을 수 있다.
상기와 같은 본 발명의 실시 예에 따른 발광 소자는 제 2 전극(130)이 ITO를 포함하여, 제 2 반도체층(105c)과 제 2 전극(130)의 오믹 특성이 향상되어 접촉 특성이 향상될 수 있다. 이에 따라, 발광 소자의 구동 전압을 개선할 수 있다.
캐핑층(135)은 지지 기판(140)과 발광 구조물(105) 사이에 배치될 수 있다. 또한, 캐핑층(135)과 지지 기판(105) 사이에 본딩 전극(120b)이 배치될 수 있다.
캐핑층(135)은 제 2 전극(130)과 전기적으로 연결되어, 전극 패드(145)로부터 주입되는 캐리어의 확산 및 활성층(105b)에서 생성된 광을 반사할 수 있다.
캐핑층(135)은 복수 개의 층이 적층된 구조일 수 있다. 도 2b와 같이, 캐핑층(135)은 제 1 층 내지 제 5 층이 차례로 적층된 구조일 수 있다.
캐핑층(135)은 제 2 절연층(110b)을 통해 본딩 전극(120b)과 서로 절연될 수 있다.
제 1 층(135a)은 제 2 전극(130)과 직접 접속될 수 있다. 제 1 층(135a)은 제 2 전극(130)을 사이에 두고 제 2 반도체층(105c)과 마주보게 배치될 수 있다. 즉, 제 1 층(135a)은 캐핑층(135)의 복수 개의 층 중, 제 2 반도체층(105c)과 가장 인접하게 배치될 수 있다.
이 때, 제 1 층(135a)과 제 2 반도체층(105c)의 열 팽창 계수 차이가 너무 큰 경우 제 2 절연층(110b)을 증착할 때, 제 2 전극(130)과 제 2 반도체층(105c)의 계면이 박리되는 문제가 발생한다. 즉, 제 2 전극(130)과 제 2 반도체층(105c) 계면의 박리에 의해 제 2 절연층(110b)의 표면이 들떠 발광 소자의 신뢰성이 저하될 수 있다.
도 3a 내지 도 3d는 발광 소자의 들뜸이 발생한 사진이다.
도 3a 및 도 3b와 같이, 제 1 층이 열 팽창 계수가 8.6인 티타늄(Ti)을 30㎚ 두께의 ITO를 포함하는 제 2 전극 상에 형성하는 경우, 열 팽창 계수 차이에 의해 제 2 전극과 제 2 반도체층 계면이 박리되어 제 2 절연층 표면이 들떠 발광 소자의 신뢰성이 저하될 수 있다. 특히, 도 3c 및 도 3d와 같이, 제 2 전극이 10㎚ 두께의 ITO 및 60㎚ 두께의 ITO로 이루어진 경우에도 제 2 절연층 표면이 들뜨는 문제는 발생한다. 즉, 제 2 절연층 표면이 들뜨는 문제는 제 2 전극의 두께에 상관없이 발생하는 것을 확인할 수 있다.
따라서, 본 발명 실시 예의 발광 소자는 제 1 층(135a)을 제 2 반도체층(105c)과 열 팽창 계수와 차이가 작은 물질로 형성할 수 있으며, 예를 들어, 제 1 층(135a)과 제 2 반도체층(105c)의 열 팽창 계수의 차이는 3 이하일 수 있다. 이와 같은 제 1 층(135a)은 하기 표 1에 도시된 금속에서 선택될 수 있다.
금속 열 팽창 계수(10-6/K)
텅스텐(tungsten; W) 4.3
비소(arsenic; As) 4.7
몰리브덴(molybdenum; Mo) 5
오스뮴(osmium; Os) 5
세륨(cerium; Ce) 5.2
지르코늄(zirconium; Zr) 5.7
하프늄(hafnium; Hf) 5.9
크롬(chromium; Cr) 6.2
이리듐(iridium; Ir) 6.4
탄탈륨(tantalum; Ta) 6.5
구체적으로, 제 2 반도체층(105c)의 베이스 물질인 GaN의 열 팽창 계수가 3.94이므로, 제 1 층(135a)은 제 2 반도체층(105c)과 열 팽창 계수 차이가 3 이하인 상기와 같은 물질로 이루어질 수 있다.
도 4는 본 발명 실시 예의 발광 소자의 평면 사진이다.
도 4와 같이, 제 1 층이 열 팽창 계수가 6.2인 크롬(Cr)을 포함하며, 제 2 전극이 30㎚ 두께의 ITO를 포함하는 경우, 제 2 절연층의 표면이 들뜨는 것이 방지된다. 즉, 크롬(Cr)을 포함하는 제 1 층(135a)이 제 2 전극(130)과 직접 접촉되고, 제 2 전극(130)을 사이에 두고 제 1 층(135a)과 제 2 반도체층(105c)이 마주보게 배치됨으로써, 열 팽창 계수 차이가 완화될 수 있다.
따라서, 본 발명은 제 1 층(135a)과 제 2 전극(130)의 접착 특성보다 상대적으로 낮은 접착 특성을 갖는 제 2 전극(130)과 제 2 반도체층(105c) 계면의 박리를 방지하여 박리에 의해 제 2 절연층(110b) 표면이 들뜨는 것을 방지할 수 있다. 더욱이, 제 2 절연층(110b) 하부에 상술한 제 1 전극(120)의 본딩 전극(120b)이 형성되므로, 평탄한 제 2 절연층(110b) 표면에 본딩 전극(120b)이 균일하게 형성될 수 있다.
한편, 일반적으로 열 팽창 계수가 낮은 물질은 탄성이 낮아 제 1 층(135a)의 두께가 너무 두꺼운 경우 외부의 충격으로 부서지기 쉽다. 또한, 제 1 층(135a)의 두께가 너무 얇으면 제 1 층(135a)과 캐핑층(135)의 오믹 접촉 특성이 저하될 수 있다. 따라서, 제 1 층(135a)의 두께는 1㎚ 내지 50㎚ 일 수 있으며, 이에 한정하지 않는다.
제 3 층(135c)은 전극 패드(145)로부터 주입되는 캐리어를 확산시키기 위한 것으로, 전기 전도도가 높은 물질로 형성될 수 있으며, 예를 들어, Au, Pt, Cu 등에서 선택될 수 있다. 특히, 캐리어를 잘 확산시키기 위해 제 3 층(135c)은 충분한 두께를 가지며, 제 3 층(135c)의 두께는 200㎚ 내지 500㎚일 수 있으며, 이에 한정하지 않는다.
제 3 층(135c)의 상, 하부에 각각 배치되는 제 2 층(135b) 및 제 4 층(135d)은 제 3 층(135c)의 물질이 마이그레이션(migration)되는 것을 방지하기 위한 배리어(barrier)층으로 기능할 수 있다. 제 2 층(135b) 및 제 4 층(135d)은 Ni 등으로 형성될 수 있다. 제 2 층(135b) 및 제 4 층(135d)의 두께는 300㎚ 내지 700㎚일 수 있다.
그리고, 제 5 층(135e)은 제 2 절연층(110b)과 캐핑층(135)의 접촉 특성을 향상시키기 위한 것으로, Ti로 형성될 수 있으며, 이에 한정하지 않는다. 제 5 층(135e)의 두께는 300㎚ 내지 700㎚일 수 있다.
도면에서는 캐핑층(135)이 총 5개의 층을 포함하는 것을 도시하였으나, 캐핑층(135)은 제 1 층(135a), 제 3 층(135c) 및 제 5 층(135e)의 3 개의 층을 포함할 수도 있다.
다시, 도 1을 참조하면, 캐핑층(135)을 감싸도록 제 2 절연층(110b)이 배치되며, 제 2 절연층(110b)은 상술한 바와 같이 제 5 층(135e)을 덮을 수 있다. 이 때, 제 2 절연층(110b)은 콘택 전극(120a)을 노출시켜, 콘택 전극(120a)과 본딩 전극(120b)이 전기적으로 연결될 수 있다. 그리고, 제 2 절연층(110b)을 통해 캐핑층(135)과 본딩 전극(120b)이 전기적으로 절연될 수 있다.
그리고, 본딩 전극(120b)의 배면에는 지지 기판(140)이 배치될 수 있으며, 지지 기판(140)은 Au, Sn, In, Ag, Ni, Nb, Cu 등과 같은 금속 또는 이들의 합금을 포함하는 전도성 기판일 수 있다. 즉, 지지 기판(140)은 발광 구조물(105)을 지지함과 동시에 제 2 전극(120)과 전기적으로 연결되어 제 1 전극(120)의 전극 패드로 기능할 수 있다.
상술한 바와 같이, 본 발명 실시 예의 발광 소자는 제 2 전극(130)이 ITO를 포함하여 이루어져, 제 2 반도체층(105c)과 제 2 전극(130)의 오믹 특성이 향상되고 동시에 구동 전압이 개선될 수 있다. 또한, 제 2 전극(130)을 사이에 두고 제 2 반도체층(105c)과 마주보게 배치된 캐핑층(135)이 제 2 반도체층(105c)과 열 팽창 계수 차이가 3 이하인 물질을 포함하며, 상기 물질을 통해 제 2 전극(130)과 캐핑층(135)이 전기적으로 접속됨으로써, 제 2 전극(130)과 제 2 반도체층(105c) 계면의 박리 및 들뜸을 방지하여 발광 소자의 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

Claims (7)

  1. 지지 기판;
    상기 지지 기판 상에 배치되며, 제 1 반도체층, 제 2 반도체층 및 상기 제 1 반도체층과 제 2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 2 반도체층 및 상기 활성층을 관통하여 상기 제 1 반도체층을 노출시키는 적어도 하나의 홈;
    상기 발광 구조물과 상기 지지 기판 사이에 배치되고 상기 노출된 제 1 반도체층과 전기적으로 연결되는 제 1 전극;
    ITO를 포함하고, 상기 제 2 반도체층과 접촉하는 제 2 전극; 및
    상기 제 1 전극과 상기 발광 구조물 사이에서 상기 제 2 전극과 전기적으로 연결되는 캐핑층을 포함하며,
    상기 캐핑층은,
    상기 제 2 전극을 사이에 두고 상기 제 2 반도체층과 마주보게 배치되며 열 팽창 계수가 상기 제 2 반도체층의 열 팽창 계수와 3 이하의 차를 갖는 물질을 포함하는 제 1 층을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 홈은
    바닥면; 및
    상기 바닥면으로부터 연장되어 상기 제 1 반도체층, 활성층 및 제 2 반도체층을 노출시키는 측면을 포함하며,
    상기 제 1 전극과 상기 제 2 전극 사이에 배치되어 상기 제 1 전극과 상기 제 2 전극을 전기적으로 분리하는 절연층을 포함하는 발광 소자.
  3. 제 2 항에 있어서,
    상기 절연층은,
    상기 측면에 배치되는 제 1 절연층; 및
    상기 제 1 절연층과 상기 제 1 전극 사이에 배치되는 제 2 절연층;을 포함하며,
    상기 제 2 절연층은 상기 캐핑층, 상기 제 2 전극 및 상기 제 1 절연층을 감싸며,
    상기 제 2 전극은 상기 제 1 절연층을 일부 덮는 발광 소자.
  4. 제 3 항에 있어서,
    상기 제 1 전극은,
    상기 노출된 상기 제 1 반도체층과 접촉하는 콘택 전극 및
    상기 캐핑층과 상기 지지 기판 사이에 배치되어, 콘택 전극과 전기적으로 연결되는 본딩 전극을 포함하며,
    상기 콘택 전극은 상기 제 1 절연층과 0.5㎛ 내지 2㎛ 범위로 이격 배치되는 발광 소자.
  5. 제 1 항 및제 4 항 중 어느 하나에 있어서,
    상기 제 2 전극은 상기 캐핑층과 상기 제 2 반도체층 사이에 배치되며,
    상기 제 1 층은 크롬(Cr)을 포함하며,
    상기 캐핑층은 상기 제 1 층과 상기 제 1 층 상에 차례로 적층된 제 2 층과 제 3 층을 포함하며, 상기 제 3 층이 상기 제 1 층보다 상기 지지 기판과 인접하며,
    상기 제 2 층은 금(Au), 백금(Pt), 구리(Cu) 중 선택된 물질을 포함하며,
    상기 제 3 층은 티타늄(Ti)을 포함하는 발광 소자.
  6. 제 5 항에 있어서,
    상기 제 1 층과 상기 제 2 층 사이 및 상기 제 2 층과 상기 제 3 층 사이에 배리어층을 포함하며,
    상기 배리어층은 니켈(Ni)을 포함하는 발광 소자.
  7. 제 1 항 및 제 4 항 중 어느 하나에 있어서,
    상기 제 2 전극의 두께는 200㎚ 이하이며,
    상기 제 1 층의 두께는 1㎚ 내지 50㎚이며,
    상기 제 1 전극은 제 2 전극 및 상기 캐핑층과 전기적으로 절연되며,
    상기 지지 기판은 상기 제 2 전극과 전기적으로 연결되는 발광 소자.
PCT/KR2017/002487 2016-03-11 2017-03-08 발광 소자 Ceased WO2017155294A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/083,710 US10998466B2 (en) 2016-03-11 2017-03-08 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0029516 2016-03-11
KR1020160029516A KR102515622B1 (ko) 2016-03-11 2016-03-11 발광 소자

Publications (1)

Publication Number Publication Date
WO2017155294A1 true WO2017155294A1 (ko) 2017-09-14

Family

ID=59789605

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/002487 Ceased WO2017155294A1 (ko) 2016-03-11 2017-03-08 발광 소자

Country Status (3)

Country Link
US (1) US10998466B2 (ko)
KR (1) KR102515622B1 (ko)
WO (1) WO2017155294A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130112330A (ko) * 2012-04-03 2013-10-14 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20140009649A (ko) * 2012-07-12 2014-01-23 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
EP2728631A1 (en) * 2012-11-05 2014-05-07 Iljin Led Co., Ltd. Semiconductor light emitting diode including thermally conductive substrate
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
JP2015177023A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986518B1 (ko) * 2008-06-16 2010-10-07 엘지이노텍 주식회사 반도체 발광소자
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
KR102037865B1 (ko) * 2013-02-01 2019-10-30 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR102417181B1 (ko) * 2015-11-09 2022-07-05 삼성전자주식회사 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130112330A (ko) * 2012-04-03 2013-10-14 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20140009649A (ko) * 2012-07-12 2014-01-23 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
EP2728631A1 (en) * 2012-11-05 2014-05-07 Iljin Led Co., Ltd. Semiconductor light emitting diode including thermally conductive substrate
JP2014195055A (ja) * 2013-02-28 2014-10-09 Nichia Chem Ind Ltd 半導体発光素子
JP2015177023A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置

Also Published As

Publication number Publication date
KR20170105998A (ko) 2017-09-20
US20190088822A1 (en) 2019-03-21
KR102515622B1 (ko) 2023-03-30
US10998466B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
WO2014178651A1 (ko) 반도체 발광소자
WO2009145502A2 (ko) 발광 소자
WO2009131319A2 (ko) 반도체 발광소자
WO2014025195A1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
WO2009131335A2 (ko) 반도체 발광소자
WO2009134029A2 (ko) 반도체 발광소자
WO2009145501A2 (ko) 발광 소자 및 그 제조방법
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2017014512A1 (ko) 발광 소자
WO2015102225A1 (ko) 신뢰성이 향상된 발광 소자
WO2017003115A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2017052344A1 (ko) 발광소자, 발광소자 패키지 및 발광장치
WO2016003205A1 (ko) 발광 소자
WO2015012513A1 (en) Method of fabricating light emitting device
EP3652792A1 (en) Light emitting diode and manufacturing method thereof
WO2013137554A1 (ko) 발광 소자 및 그 제조 방법
WO2016186330A1 (ko) 발광 소자
WO2016108437A1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20120005298A (ko) 발광 소자 및 그 제조방법
WO2010047459A1 (ko) 발광 소자 및 그 제조방법
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
WO2019240371A1 (ko) 반도체 발광소자
WO2017155294A1 (ko) 발광 소자

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17763555

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17763555

Country of ref document: EP

Kind code of ref document: A1