WO2017143556A1 - 点胶方法以及电路板 - Google Patents

点胶方法以及电路板 Download PDF

Info

Publication number
WO2017143556A1
WO2017143556A1 PCT/CN2016/074537 CN2016074537W WO2017143556A1 WO 2017143556 A1 WO2017143556 A1 WO 2017143556A1 CN 2016074537 W CN2016074537 W CN 2016074537W WO 2017143556 A1 WO2017143556 A1 WO 2017143556A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
hole
dispensing
surface mount
area
Prior art date
Application number
PCT/CN2016/074537
Other languages
English (en)
French (fr)
Inventor
邓凌超
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to PCT/CN2016/074537 priority Critical patent/WO2017143556A1/zh
Priority to US16/079,958 priority patent/US10834826B2/en
Priority to CN201680067076.3A priority patent/CN108353506A/zh
Priority to JP2018544887A priority patent/JP2019507955A/ja
Publication of WO2017143556A1 publication Critical patent/WO2017143556A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the dispensing holes have a diameter of from 0.5 mm to 2 mm.
  • FIG. 7 is another schematic flowchart of a dispensing method according to an embodiment of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种点胶方法以及电路板，用于增加表面贴装元器件与电路板本体之间的粘接面积，提高电路板的可靠性。点胶方法包括：在加工区域制作点胶孔，加工区域是指在表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域，将表面贴装元器件焊接在电路板上，将粘胶注入点胶孔，以填充表面贴装元器件与电路板之间的缝隙，静置以等待粘胶固化。

Description

点胶方法以及电路板 技术领域
本发明涉及电子设备领域，尤其涉及点胶方法以及电路板。
背景技术
焊接是一种以加热、高温或者高压的方式接合金属或其他热塑性材料的制造工艺，常用于电路板加工。由于焊接点的承受力有限，在受到外力过大的情况(例如电子设备摔落)下，焊接点容易断裂，使得电路板上的电子元件脱落，导致电子设备发生故障。为了提高电子设备的可靠性，在电路板加工过程中，常用粘胶将电子元件和电路板本体粘接在一起，可以实现加固效果。
现有技术的点胶过程大致如下所示：将电子元件焊接在电路板上之后，在电子元件的底部边缘点胶，胶水通过电子元件与电路板本体之间的缝隙填充在电子元件的底部边缘，胶水固化后完成点胶过程。
当电子元件为表面贴装元器件时，表面贴装元器件平贴在电路板上，其占据一定的电路板区域，由于表面贴装元器件与电路板本体之间的缝隙很小，胶水的流动性不佳，胶水难以进入到表面贴装元器件底部的中心区，只能固化在表面贴装元器件的底部边缘，因此表面贴装元器件底部一般存在填充空洞。即使增加点胶量，或增加点胶时间，也难以将表面贴装元器件的底部填充完整。由此可见，表面贴装元器件与电路板本体之间的粘接面积有限，粘接效果不佳。
发明内容
本申请提供了一种点胶方法以及电路板，用于提高表面贴装元器件与电路板本体之间的粘接效果，提升电路板的可靠性。
本申请第一方面提供了一种点胶方法，可应用于具有电路板本体以及表面贴装元器件的电路板，该方法包括：在加工区域制作点胶孔，加工区域是指在表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域；将表面贴装元器件焊接在电路板上；将粘胶注入点胶孔，以填充表面贴装元器件与电路板之间的缝隙，静置以等待粘胶固化。粘胶通过点胶孔在表面贴装元器件底部 扩散，从而对表面贴装元器件与电路板之间的缝隙进行良好的填充，解决了现有技术中经常出现填充空洞而导致粘接效果不佳的问题。
结合第一方面，本申请第一方面的第一种实现方式中，在将表面贴装元器件焊接在电路板上之后，且在将粘胶注入点胶孔之前，该方法还包括：将电路板设有表面贴装元器件的一面朝下，将电路板设有点胶孔的一面朝上。粘胶可以从上而下进入点胶孔，有利于实施点胶过程。
结合第一方面，在本申请第一方面的第二种实现方式中，在加工区域制作点胶孔包括：在加工区域的中部制作点胶孔。粘胶从加工区域中部向四周扩散，有利于快速地填充胶水。
结合第一方面，或第一方面以上任意一种实现方式，在本申请第一方面的第三种实现方式中，表面贴装元器件为焊球阵列封装BGA元件。
第二方面提供一种点胶方法，该方法可应用于具有电路板本体以及连接器插座的电路板，该方法包括：在加工区域制作点胶孔，加工区域是指在连接器插座对应的安装区域中，没有电子线路以及焊盘的区域；将连接器插座焊接在电路板上；将粘胶注入点胶孔，以填充连接器插座与电路板之间的缝隙，静置以等待粘胶固化。粘胶通过点胶孔在连接器插座底部扩散，从而对连接器插座与电路板之间的缝隙进行良好的填充，解决了现有技术中经常出现填充空洞而导致粘接效果不佳的问题。
结合第二方面，在本申请第二方面的第一种实现方式中，在将连接器插座焊接在电路板上之后，且在将粘胶注入点胶孔之前，该方法还包括：将电路板设有连接器插座的一面朝下，将电路板设有点胶孔的一面朝上。粘胶可以从上而下进入点胶孔，有利于实施点胶过程。
结合第二方面，或第二方面的第一种实现方式，在本申请第二方面的第二种实现方式中，在加工区域制作点胶孔包括：在加工区域的中部制作点胶孔。
第三方面提供一种电路板，包括电路板本体以及表面贴装元器件，表面贴装元器件平贴在电路板本体上，电路板本体的加工区域设有点胶孔，加工区域是指在表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域；在表面贴装元器件与电路板本体之间填充有粘胶。表面贴装元器件可以通过粘胶牢固地粘接在电路板本体上，提高了电路板的可靠性。
结合第三方面，在第三方面的第一种实现方式中，表面贴装元器件为焊球阵列封装BGA元件，BGA元件底部焊球与贴装区域的焊盘相连。
结合第三方面，在第三方面的第二种实现方式中，点胶孔的直径为0.5mm～2mm。
结合第三方面，或第三方面的任意一种实现方式，在第二方面的第三种实现方式中，点胶孔为非金属通孔或金属通孔，金属通孔与电子线路以及焊盘之间的距离在0.2mm以上。
第四方面提供一种电路板，包括电路板本体以及连接器插座，连接器插座平贴在电路板本体上，电路板本体的加工区域设有点胶孔，加工区域是指在连接器插座对应的安装区域中，没有电子线路以及焊盘的区域；在连接器插座与电路板本体之间填充有粘胶。
结合第四方面，在第四方面的第一种实现方式中，点胶孔的直径为0.5mm～2mm。
结合第四方面，或第四方面的第一种实现方式，在第四方面的第二种实现方式中，点胶孔为非金属通孔或金属通孔，金属通孔与电子线路以及焊盘之间的距离在0.2mm以上。
本申请提供的点胶方法中，在表面贴装元器件对应的贴装区域中制作点胶孔，再向点胶孔注胶，胶水通过点胶孔在表面贴装元器件底部扩散，因此可以将表面贴装元器件与电路板之间的缝隙进行良好的填充，解决了现有技术中经常出现填充空洞而导致粘接效果不佳的问题。
附图说明
图1为本发明实施例中点胶方法的一个流程示意图；
图2为现有技术中电路板的一个示意图；
图3为现有技术中电路板的另一个示意图；
图4为本发明中电路板本体的一个示意图；
图5为本发明中具有BGA元件的电路板的一个示意图；
图6为现有技术中具有USB连接器插座的电路板的一个示意图；
图7为本发明实施例中点胶方法的另一个流程示意图；
图8为本发明中电路板的一个示意图；
图9为本发明中电路板的另一个示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请主要应用在电路板加工的过程中，本申请的核心在于对电路板本体进行加工，设置有效点胶位置，在有效点胶位置点胶，从而提高粘接效果。下面对本申请提供的点胶方法进行介绍，请参阅图1，本申请提供的点胶方法的一个实施例包括：
S101、在加工区域制作点胶孔，加工区域是指在表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域；
本实施例中，贴装区域是指表面贴装元器件以平贴方式占用的电路板区域，包括表面贴装元器件的引线、焊盘等。在电路板本体上印刷电路图之后，可以确定表面贴装元器件对应的贴装区域，可以在没有电路以及焊盘的贴装区域(即加工区域)确定打孔位置，然后打孔。
可以理解的是，电路板加工设备可以打一个或多个孔，具体可以根据贴装区域的大小，和/或表面贴装元器件与电路板之间的缝隙设置。一般来说，点胶孔的形状是圆形，为了便于胶水在器件底部扩散，点胶孔的直径设置在0.5mm以上为佳，可以是0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.5mm，2.0mm等，当然也可以小于0.5mm。点胶孔的形状还可以是椭圆形、正方形、矩形等规则形状，还可以是不规则形状，此处不作限定。
点胶孔可以是非金属通孔或金属通孔，当通孔为金属通孔时，需要保持金属通孔的孔盘，与周围焊盘、电路或表面贴装元器件底部电路之间的距离为安全距离，一般设置为0.2mm以上。
其中，电路板本体可以是印制电路板(Printed Circuit Board，简称PCB)，或柔性印刷电路板(Flexible Printed Circuit Board，简称FPC)等。电路板本 体可以是单板，当然也可以是多板，此处不作限定。
S102、将表面贴装元器件焊接在电路板上；
将表面贴装元器件焊接在电路板上的具体实现过程可参阅现有技术，此处不再赘述。
S103、将粘胶注入点胶孔，以填充表面贴装元器件与电路板之间的缝隙，静置以等待粘胶固化。
在电路板主体上制作点胶孔，并将表面贴装元器件焊接在电路板上之后，点胶设备可以将粘胶注入点胶孔，粘胶在表面贴装元器件底部扩散，直至覆盖表面贴装元器件底部区域的全部或大部分，静置一段时间，当胶水固化之后，完成点胶过程。可以理解的是，胶水的用量可以根据实际应用设定，一般来说，在表面贴装元器件与电路板本体之间的粘胶面积越大，则加固强度越高。静置时间可以根据实际情况设定，具体时长此处不作限定。
在本申请的另一个实施例中，在步骤S102之后，步骤S103之前，上述方法还可以包括：将电路板设有表面贴装元器件的一面朝下，将电路板设有点胶孔的一面朝上。
本实施例中，当表面贴装元器件固定在电路板本体的贴片区域之后，将电路板设有通孔的一面朝上，在点胶孔注入粘胶，粘胶在重力作用下可以快速有效地在表面贴装元器件底部扩散。
在本申请的另一个实施例中，步骤S101具体可以通过以下方式实现：在加工区域的中部制作点胶孔。
本实施例中，由于粘胶是从点胶孔处向四周扩散，因此在加工区域的中部制作通孔，有利于将粘胶快速地填充到整个贴装区域。
在实际应用中，表面贴装元器件可以是表面贴装器件(Surface Mounted Devices，简称SMD)和/或表面组装元件(Surface Mounted Components，简称SMC)。
表面贴装元器件可以通过表面贴装技术(Surface Mount Technology，简称SMT)贴装在电路板本体上。焊球阵列封装(Ball Grid Array，简称BGA)是应用在SMT中的一种封装技术，可以在表面贴装元器件的电路板底部制作焊球阵列作为电路的输入端或输出端，与印刷电路板互相连接。以BGA方式封 装的电子元件可称为BGA元件201，在BGA元件201与电路板本体202之间存在焊球，因此两者间的缝隙高度与焊球高度一致。在现有技术中，在BGA元件的底部边缘点胶时，胶水203只能填充在BGA元件的底部边缘，如图2所示，焊球阵列可以通过毛细作用将胶水引导至BGA元件底部，但是当BGA元件的底部存在无焊球区域时，没有焊球阵列的毛细作用，胶水难以完整填充无焊球区域，因此会出现填充空洞204，如图3所示。在这种情况下，BGA元件与电路板本体的粘接面积有限，粘接效果不佳。有鉴于此，下面对本申请提供的点胶方法具体应用于BGA元件进行介绍：
在BGA元件的贴装区域205包括焊球阵列区域和无焊球区域206，点胶设备可以在无焊球区域206制作点胶孔207，如图4所示，将胶水从点胶孔207注入无焊球区域206，直至胶水203覆盖整个无焊球区域206，当胶水203扩散至焊球阵列区域208时，在焊球阵列208的毛细作用下，可以覆盖焊球阵列，如图5所示。由此可见，本申请中的点胶方法解决了无焊球区域出现填充空洞而导致粘接效果不佳的问题，提高了BGA元件和电路板本体的粘接面积以及粘接效果，因此提高了电路板的可靠性。
一些电路板包括连接器，连接器包括连接器插头及连接器插座。在实际应用中，用户在使用连接器(例如USB连接器)时，经常会插拔连接器，电路板上的连接器插座在反复插拔的作用下容易松动，因此需要对连接器插座进行点胶加固。在现有的点胶方法中，在连接器插座601的外形轮廓旁点胶，连接器插座601与电路板本体602之间的缝隙很小，胶水603难以填充到连接器插座601底部，仅能填充在插座边缘和焊点604周围，粘接面积很小，加固强度很低，如图6所示。有鉴于此，下面对本申请提供的点胶方法具体应用于连接器插座进行介绍：
S701、在加工区域制作点胶孔，加工区域是指在连接器插座对应的安装区域中，没有电子线路以及焊盘的区域；
本实施例中，连接器插座平贴电路板上，在连接器插座对应的安装区域中，没有电子线路以及焊盘的区域为连接器插座的加工区域。本实施例中的点胶孔与图1所示实施例中的点胶孔相似，此处不再赘述。
步骤S701具体可以通过以下方式实现：在加工区域的中部制作点胶孔。
S702、将连接器插座焊接在电路板上；
S703、将粘胶注入点胶孔，以填充连接器插座与电路板之间的缝隙，静置以等待粘胶固化。
本实施例中，步骤S702至步骤S703与图1所示实施例中步骤S102至步骤S103相似，此处不再赘述。
本申请提供的点胶方法解决了胶水无法完全覆盖连接器插座底部的问题，提高了连接器插座和电路板本体的粘接面积以及粘接效果，因此提高了具有连接器插座的电路板的可靠性。
在本申请的一个实施例中，在将连接器插座焊接在电路板上之后，且在将粘胶注入点胶孔之前，本申请提供的点胶方法还包括：将电路板设有连接器插座的一面朝下，将电路板设有点胶孔的一面朝上。本实施例与图1所示实施例的可选实施例相似，此处不再赘述。
为便于理解，下面以一个具体应用场景对本申请提供的点胶方法进行详细介绍：
电路板以PCB为例，表面贴装元器件以中央处理器(Central Processing Unit，简称CPU)CPU为例，CPU的底部设有焊球阵列；
在PCB上CPU的贴装区域中，选取没有电路以及焊盘的位置打一个直径为0.5mm的圆孔，将CPU焊接在PCB上；
将粘胶注入圆孔，粘胶在CPU的底部无焊球区域扩散，将CPU与PCB之间的缝隙用粘胶填充之后，停止点胶，静置一段时间，当胶水固化之后，完成点胶过程。与现有技术相比，本申请中的点胶方法可以将CPU与PCB之间缝隙填充完整，因此提供的粘结力更大，提高了粘接效果。
连接器插座以USB连接器插座为例，在USB连接器插座的安装区域中部打孔，将胶水点入孔中，胶水在USB连接器插座与PCB之间的缝隙扩散，直至覆盖整个缝隙为止，静置一段时间，当胶水固化之后，完成点胶过程。与现有技术相比，本申请中的点胶方法可以将USB连接器插座与PCB之间缝隙填充完整，因此提供的粘结力更大，提高了粘接效果。
上面从方法角度对本申请中的点胶方法进行了介绍，下面从产品角度对本申请中的电路板进行介绍：
请参阅图8，本申请提供一种电路板80，包括电路板本体802以及表面贴装元器件801，表面贴装元器件801平贴在电路板本体802上，电路板本体的加工区域设有点胶孔804，加工区域是指在表面贴装元器件801对应的贴装区域805中，没有电子线路以及焊盘的区域；在表面贴装元器件801与电路板本体802之间填充有粘胶803。可以理解的是，表面贴装元器件801通过焊点806固定在电路板本体802上。
下面对本实施例中的表面贴装元器件801进一步地进行介绍，
在本申请的另一个实施例中，表面贴装元器件801为BGA元件，BGA元件底部焊球与贴装区域的焊盘相连。
下面对本申请提供的电路板中的点胶孔804进一步地介绍：
点胶孔904的直径为0.5mm～2mm。
在本申请的一个实施例中，点胶孔804为非金属通孔；
在本申请的另一个实施例中，点胶孔804为金属通孔，金属通孔与电子线路以及焊盘之间的距离在0.2mm以上。
请参阅图9，本申请还提供一种电路板90，包括电路板本体902以及连接器插座901；
连接器插座901平贴在电路板本体上902，电路板本体902的加工区域设有点胶孔，加工区域是指在连接器插座对应的安装区域905中，没有电子线路以及焊盘的区域；在连接器插座901与电路板本体902之间填充有粘胶903。可以理解的是，连接器插座901通过焊点906固定在电路板本体902上。本实施例中的点胶孔904与图8所示实施例中的点胶孔804相似，此处不再赘述。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (14)

  1. 一种点胶方法，所述方法应用于具有电路板本体以及表面贴装元器件的电路板，其特征在于，包括：
    在加工区域制作点胶孔，所述加工区域是指在所述表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域；
    将所述表面贴装元器件焊接在所述电路板上；
    将粘胶注入所述点胶孔，以填充所述表面贴装元器件与所述电路板之间的缝隙，静置以等待所述粘胶固化。
  2. 根据权利要求1所述的方法，其特征在于，在将所述表面贴装元器件焊接在所述电路板上之后，且在将所述粘胶注入所述点胶孔之前，所述方法还包括：
    将所述电路板设有所述表面贴装元器件的一面朝下，将所述电路板设有所述点胶孔的一面朝上。
  3. 根据权利要求1所述的方法，其特征在于，所述在加工区域制作点胶孔包括：
    在所述加工区域的中部制作点胶孔。
  4. 根据权利要求1至3中任一项所述的方法，其特征在于，所述表面贴装元器件为焊球阵列封装BGA元件。
  5. 一种点胶方法，所述方法应用于具有电路板本体以及连接器插座的电路板，其特征在于，包括：
    在加工区域制作点胶孔，所述加工区域是指在所述连接器插座对应的安装区域中，没有电子线路以及焊盘的区域；
    将所述连接器插座焊接在所述电路板上；
    将粘胶注入所述点胶孔，以填充所述连接器插座与所述电路板之间的缝隙，静置以等待所述粘胶固化。
  6. 根据权利要求5所述的方法，其特征在于，在将所述连接器插座焊接在所述电路板上之后，且在将所述粘胶注入所述点胶孔之前，所述方法还包括：
    将所述电路板设有所述连接器插座的一面朝下，将所述电路板设有所述点胶孔的一面朝上。
  7. 根据权利要求5或6所述的方法，其特征在于，所述在加工区域制作点胶孔包括：
    在所述加工区域的中部制作点胶孔。
  8. 一种电路板，包括电路板本体以及表面贴装元器件，所述表面贴装元器件平贴在所述电路板本体上，其特征在于，
    所述电路板本体的加工区域设有点胶孔，所述加工区域是指在所述表面贴装元器件对应的贴装区域中，没有电子线路以及焊盘的区域；
    在所述表面贴装元器件与所述电路板本体之间填充有粘胶。
  9. 根据权利要求8所述的电路板，其特征在于，所述表面贴装元器件为焊球阵列封装BGA元件，所述BGA元件底部焊球与所述贴装区域的焊盘相连。
  10. 根据权利要求8所述的电路板，其特征在于，所述点胶孔的直径为0.5mm～2mm。
  11. 根据权利要求8至10中任一项所述的电路板，其特征在于，所述点胶孔为非金属通孔或金属通孔，所述金属通孔与电子线路以及焊盘之间的距离在0.2mm以上。
  12. 一种电路板，包括电路板本体以及连接器插座，所述连接器插座平贴在所述电路板本体上，其特征在于，
    所述电路板本体的加工区域设有点胶孔，所述加工区域是指在所述连接器插座对应的安装区域中，没有电子线路以及焊盘的区域；
    在所述连接器插座与所述电路板本体之间填充有粘胶。
  13. 根据权利要求12所述的电路板，其特征在于，所述点胶孔的直径为0.5mm～2mm。
  14. 根据权利要求12或13所述的电路板，其特征在于，所述点胶孔为非金属通孔或金属通孔，所述金属通孔与电子线路以及焊盘之间的距离在0.2mm以上。
PCT/CN2016/074537 2016-02-25 2016-02-25 点胶方法以及电路板 WO2017143556A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/CN2016/074537 WO2017143556A1 (zh) 2016-02-25 2016-02-25 点胶方法以及电路板
US16/079,958 US10834826B2 (en) 2016-02-25 2016-02-25 Glue dispensing method and circuit board
CN201680067076.3A CN108353506A (zh) 2016-02-25 2016-02-25 点胶方法以及电路板
JP2018544887A JP2019507955A (ja) 2016-02-25 2016-02-25 接着剤ディスペンス方法及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/074537 WO2017143556A1 (zh) 2016-02-25 2016-02-25 点胶方法以及电路板

Publications (1)

Publication Number Publication Date
WO2017143556A1 true WO2017143556A1 (zh) 2017-08-31

Family

ID=59685909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/074537 WO2017143556A1 (zh) 2016-02-25 2016-02-25 点胶方法以及电路板

Country Status (4)

Country Link
US (1) US10834826B2 (zh)
JP (1) JP2019507955A (zh)
CN (1) CN108353506A (zh)
WO (1) WO2017143556A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010017A (zh) * 2019-04-12 2019-07-12 湖南新亚胜光电股份有限公司 一种抗外力撞击的led灯板制造方法及产品
WO2022036705A1 (zh) * 2020-08-21 2022-02-24 京东方科技集团股份有限公司 控制模组及其制造方法、电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111479390B (zh) * 2020-04-15 2023-06-30 苏州市杰煜电子有限公司 一种fpc柔性电路板自动点胶工艺
CN112930031A (zh) * 2021-01-14 2021-06-08 深圳市法拉第电驱动有限公司 电机控制器及板载薄膜电容固定安装方法
CN113923865B (zh) * 2021-09-13 2023-08-22 华为技术有限公司 一种电子组件和电子设备
CN114641150B (zh) * 2022-03-25 2022-11-11 深圳市兆兴博拓科技股份有限公司 基于点胶优化的电路板贴片方法
CN116759390A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种模拟芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
CN201112376Y (zh) * 2007-08-14 2008-09-10 环隆电气股份有限公司 小型化模块的金属盖结构
CN203026500U (zh) * 2012-12-25 2013-06-26 华为终端有限公司 堆叠封装器件
CN204131474U (zh) * 2014-10-22 2015-01-28 应达利电子(深圳)有限公司 一种压电石英晶体谐振器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222338A (ja) 1990-01-26 1991-10-01 Matsushita Electric Works Ltd 半導体素子の実装方法
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US6066509A (en) 1998-03-12 2000-05-23 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5981312A (en) 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6057178A (en) * 1997-09-26 2000-05-02 Siemens Aktiengesellschaft Method of padding an electronic component, mounted on a flat substrate, with a liquid filler
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11340375A (ja) 1998-05-26 1999-12-10 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法
CN1592546A (zh) 2003-09-18 2005-03-09 上海福讯电子有限公司 印刷电路板刷胶模板及贴胶方法
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
US7485502B2 (en) * 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
CN201233912Y (zh) 2008-07-18 2009-05-06 深圳市景佑通讯科技有限公司 易封装手机电池
CN203300159U (zh) 2013-07-09 2013-11-20 深圳市华海诚信电子显示技术有限公司 一种基于板上芯片封装技术的led显示屏
CN103345886A (zh) 2013-07-09 2013-10-09 深圳市华海诚信电子显示技术有限公司 一种板上芯片封装的led显示屏及其生产方法
US9392696B2 (en) * 2013-10-11 2016-07-12 Mediatek Inc. Semiconductor package
US9418965B1 (en) * 2014-10-27 2016-08-16 Altera Corporation Embedded interposer with through-hole vias
US9478881B2 (en) * 2015-03-09 2016-10-25 Intel Corporation Snap connector for socket assembly and associated techniques and configurations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
CN201112376Y (zh) * 2007-08-14 2008-09-10 环隆电气股份有限公司 小型化模块的金属盖结构
CN203026500U (zh) * 2012-12-25 2013-06-26 华为终端有限公司 堆叠封装器件
CN204131474U (zh) * 2014-10-22 2015-01-28 应达利电子(深圳)有限公司 一种压电石英晶体谐振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010017A (zh) * 2019-04-12 2019-07-12 湖南新亚胜光电股份有限公司 一种抗外力撞击的led灯板制造方法及产品
WO2022036705A1 (zh) * 2020-08-21 2022-02-24 京东方科技集团股份有限公司 控制模组及其制造方法、电子设备
US11848277B2 (en) 2020-08-21 2023-12-19 Boe Technology Group Co., Ltd. Control module, method for manufacturing same, and electronic device

Also Published As

Publication number Publication date
JP2019507955A (ja) 2019-03-22
US20190059159A1 (en) 2019-02-21
CN108353506A (zh) 2018-07-31
US10834826B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
WO2017143556A1 (zh) 点胶方法以及电路板
HK1103169A1 (en) Anisotropic conduction connecting method and anisotropic conduction adhesive film
JP2010080457A5 (zh)
JP2009124095A (ja) 半導体パッケージ及びその実装方法
JP2012049527A (ja) 電子部品、および電子部品の製造方法
CN110660891A (zh) 一种倒装器件封装方法及结构
TW200721930A (en) Method of mounting electronic components
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
TW200735737A (en) Electronic component mounting method
JP5061668B2 (ja) ２種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
KR100874540B1 (ko) 이방 도전성 접착 캡슐
JP2009081167A (ja) 配線板、配線板の製造方法、及び配線板を備えた装置
CN113035815A (zh) 封装模组、封装工艺及电子设备
JP2008140869A (ja) プリント回路板、電子機器、及びプリント回路板の製造方法
CN218473731U (zh) 锡片
CN105337063B (zh) 电子总成
CN211788974U (zh) 芯片结构及手机和电子产品
CN113709970B (zh) 电子设备、pcb板及其芯片封装结构
JP2009212492A (ja) パッケージ基板の製造方法及び半導体パッケージの製造方法
US11032908B2 (en) Circuit board, assembly and method of assembling
KR100720077B1 (ko) 메모리 카드 제조 방법
EP1887848A3 (en) Methods and apparatus for installing a feed through filter
US10249971B2 (en) Circuit board with wire conductive pads and method for fixing the wire conductive pads to the circuit board
US20140251668A1 (en) Automatic manufacturing process for providing buffer pads for a pcb and pcb structure using the same

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018544887

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16891010

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16891010

Country of ref document: EP

Kind code of ref document: A1