WO2017135767A1 - 메모리 소자 - Google Patents

메모리 소자 Download PDF

Info

Publication number
WO2017135767A1
WO2017135767A1 PCT/KR2017/001234 KR2017001234W WO2017135767A1 WO 2017135767 A1 WO2017135767 A1 WO 2017135767A1 KR 2017001234 W KR2017001234 W KR 2017001234W WO 2017135767 A1 WO2017135767 A1 WO 2017135767A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
magnetic
tunnel junction
magnetic tunnel
free
Prior art date
Application number
PCT/KR2017/001234
Other languages
English (en)
French (fr)
Inventor
박재근
이두영
이승은
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160015139A external-priority patent/KR101956976B1/ko
Priority claimed from KR1020160015086A external-priority patent/KR101956975B1/ko
Priority claimed from KR1020160015154A external-priority patent/KR101956977B1/ko
Priority claimed from KR1020160015176A external-priority patent/KR101933268B1/ko
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to CN201780022500.7A priority Critical patent/CN109155360A/zh
Priority to CN202310098689.5A priority patent/CN115915906A/zh
Priority to US16/075,474 priority patent/US10453510B2/en
Publication of WO2017135767A1 publication Critical patent/WO2017135767A1/ko
Priority to US16/389,458 priority patent/US10643681B2/en
Priority to US16/671,501 priority patent/US10854254B2/en
Priority to US16/686,510 priority patent/US10783945B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Definitions

  • the present invention relates to a memory device, and more particularly to a magnetic memory device using a magnetic tunnel junction (MTJ).
  • MTJ magnetic tunnel junction
  • next-generation nonvolatile memory devices which consume less power and have higher integration than flash memory devices.
  • Such next-generation nonvolatile memory devices include phase change RAM (PRAM) using a state change of a phase change material such as a chalcogenide alloy, and a magnetic tunnel junction according to the magnetization state of a ferromagnetic material.
  • PRAM phase change RAM
  • MRAM Magnetic RAM
  • Ferroelectric memory using polarization of ferroelectric material
  • ReRAM Resistance change RAM
  • STT-MRAM Spin-Transfer Torque Magnetic Random Access Memory
  • STT-MRAM devices each include a pinned layer and a free layer formed of ferromagnetic material, and a magnetic tunnel junction having a tunnel barrier formed therebetween.
  • the magnetic tunnel junction has a low resistance state because the magnetization directions of the free layer and the pinned layer are the same (i.e., parallel), so that the current flows easily. Indicates the resistance state.
  • the magnetization direction should change only in the direction perpendicular to the substrate, so the free layer and the pinned layer should have the vertical magnetization value.
  • STT-MRAM devices can theoretically cycle beyond 10 15 and can switch at as fast as nanoseconds.
  • the vertical magnetization type STT-MRAM device has no scaling limit in theory, and research is being actively conducted as a next-generation memory device that can replace the DRAM device due to the advantage that the current density of the driving current can be lowered as the scaling progresses. Is going on. Meanwhile, an example of the STT-MRAM device is shown in Korean Patent Registration No. 10-1040163.
  • a seed layer is formed below the free layer, a separation layer is formed on the fixed layer, and a synthetic exchange diamagnetic layer and an upper electrode are formed on the separation layer.
  • a silicon oxide film is formed on a silicon substrate, and a seed layer and a magnetic tunnel junction are formed thereon.
  • a selection element such as a transistor may be formed on the silicon substrate, and the silicon oxide film may be formed to cover the selection element.
  • the STT-MRAM device has a stacked structure of a silicon oxide film, a seed layer, a free layer, a tunnel barrier, a pinned layer, a separation layer, a synthetic exchange diamagnetic layer, and an upper electrode on a silicon substrate on which the selection element is formed.
  • the separation layer and the capping layer are formed using tantalum (Ta)
  • the synthetic exchange diamagnetic layer has a structure in which a lower magnetic layer and an upper magnetic layer in which magnetic metals and nonmagnetic metals are alternately stacked, and a nonmagnetic layer are formed therebetween.
  • a magnetic tunnel junction is formed on the lower side of the substrate and a synthetic exchange diamagnetic layer is formed on the upper side.
  • the synthetic exchange diamagnetic layer of fcc (111) is formed on the magnetic tunnel junction that is textured in the direction of bcc (100), the fcc (111) structure diffuses into the magnetic tunnel junction when forming the synthetic exchange diamagnetic layer. ) May worsen the decision. That is, when forming the synthetic exchange diamagnetic layer, some of the material may diffuse into the magnetic tunnel junction, which may worsen the crystallinity of the magnetic tunnel junction. Therefore, the magnetization direction of the magnetic tunnel junction cannot be changed rapidly, which may cause a problem that the operation speed of the memory is lowered or does not operate.
  • a synthetic exchange diamagnetic layer may first be formed on a substrate, and then a magnetic tunnel junction may be formed thereon.
  • a synthetic exchange diamagnetic layer is formed on the seed layer, and the seed layer is formed using any one of Ru, Hf, and Ta.
  • the synthetic exchange diamagnetic layer should be grown in the fcc (111) direction to fix the fixed layer of the magnetic tunnel junction in the vertical direction.
  • Ru, Hf and Ta which are generally used as seed layers, are not suitable for the growth of the synthetic exchange diamagnetic layer in the direction of fcc (111). Therefore, it is difficult to realize a high magnetic resistance (MR) ratio with high magnetic tunnel junction. .
  • the synthetic exchange diamagnetic layer a structure in which a first magnetic layer having a multilayer structure, a nonmagnetic layer, and a second magnetic layer having a multilayer structure are laminated is mainly used.
  • the first magnetic layer is formed by repeatedly stacking Co and Pt at least six times and the second magnetic layer is formed by repeatedly stacking Co and Pt at least three times.
  • the thickness of the memory element is increased.
  • the rare-earth is used as the first and second magnetic layers, the process cost is also increased.
  • the present invention provides a memory device in which a synthetic exchange diamagnetic layer and a magnetic tunnel junction are stacked on a substrate.
  • the present invention also provides a memory device capable of preventing the diffusion of the capping layer material formed on the magnetic tunnel junction.
  • the present invention provides a memory device in which a magnetic tunnel junction is formed on a synthetic exchange diamagnetic layer.
  • the present invention provides a memory device capable of improving the magnetoresistance ratio.
  • the present invention also provides a memory device in which a synthetic exchange diamagnetic layer is grown in the fcc (111) direction so that the magnetization of the pinned layer of the magnetic tunnel junction is fixed in the vertical direction.
  • the present invention provides a memory device capable of improving the crystallinity of a magnetic tunnel junction.
  • the present invention also provides a memory device capable of improving the crystallinity of a magnetic tunnel junction by preventing diffusion of the synthetic exchange diamagnetic layer material into the magnetic tunnel junction.
  • the present invention also provides a memory device capable of improving the crystallinity of the magnetic tunnel junction by preventing diffusion of the isolation layer and capping layer material into the magnetic tunnel junction.
  • the present invention provides a memory device capable of improving the crystallinity of a magnetic tunnel junction by preventing diffusion of the synthetic exchange diamagnetic layer material into the magnetic tunnel junction.
  • the present invention provides a memory device capable of reducing the thickness of the synthetic exchange diamagnetic layer to reduce the process cost and overall thickness.
  • a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode are stacked on a substrate, and between the magnetic tunnel junction and the capping layer.
  • a diffusion barrier is formed.
  • the magnetic tunnel junction includes a pinned layer, a tunnel barrier, and a free layer, and the free layer includes a first magnetization layer, an insertion layer having no magnetization, and a second magnetization layer.
  • the free layer has perpendicular magnetic anisotropy.
  • the capping layer is formed of a material having a bcc structure, and formed of a material including W.
  • the diffusion barrier is formed of a material having an atomic size smaller than that of the capping layer material.
  • the diffusion barrier is formed of at least one of Fe, Cr, Mo, and V.
  • the diffusion barrier is formed to a thickness of 0.1 nm to 0.7 nm.
  • a memory device includes a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, and an upper electrode stacked on a substrate, wherein the magnetic tunnel junction includes a double free layer.
  • An oxide layer, a diffusion barrier, and a capping layer are stacked between the magnetic tunnel junction and the upper electrode, the diffusion barrier preventing diffusion of the capping layer material into at least the oxide layer.
  • the oxide layer comprises MgO
  • the diffusion barrier comprises Fe
  • the capping layer comprises W.
  • the Fe is formed to a thickness of 0.1nm to 0.7nm.
  • a memory device includes a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode stacked on a substrate, and the seed layer may have the synthetic exchange diamagnetic property.
  • the layer is formed of a material that allows it to grow in the fcc (111) direction.
  • the seed layer includes a metal selected from the group consisting of titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt (Co), aluminum (Al) and tungsten (W) or alloys thereof. do.
  • the seed layer is formed of platinum (Pt) having a thickness of 2nm to 6nm.
  • the magnetoresistance ratio is 60% to 140% depending on the thickness of the platinum.
  • the magnetic tunnel junction includes a fixed layer, a tunnel barrier, and a free layer, and the free layer has a structure in which an insertion layer is formed between the first and second free layers.
  • At least one of the separation layer, the insertion layer and the capping layer is formed of a material having a bcc structure.
  • a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode are stacked on a substrate, and the seed layer is formed between 2 nm and 6 nm.
  • Platinum (Pt) formed in nm thickness.
  • a memory device includes a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, and a capping layer stacked between two electrodes, wherein the magnetic tunnel junction is formed between two free layers. And an insertion layer, wherein at least one of the separation layer, insertion layer, and capping layer is formed of a material of a bcc structure.
  • Magnetic tunnel junctions are formed on the synthetic exchange diamagnetic layer.
  • At least one of the separation layer, insertion layer, and capping layer is formed of a material having a lattice constant of less than 330 pm.
  • At least one of the separation layer, the insertion layer and the capping layer is formed of at least one of tungsten, vanadium, chromium and molybdenum.
  • the capping layer is thicker than the separation layer and the insertion layer, and the separation layer and the insertion layer are formed to have the same or different thicknesses.
  • the capping layer is formed to a thickness of 1nm to 6nm
  • the separation layer and the insertion layer is formed to a thickness of 0.2nm to 0.5nm.
  • a memory device includes a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode stacked on a substrate, wherein the magnetic tunnel junction has two free sides.
  • At least one of the separation layer, the insertion layer and the capping layer is formed of at least one of tungsten, vanadium, chromium and molybdenum.
  • a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, and a capping layer are stacked between two electrodes, and each of the synthetic exchange semimagnetic layers may include one magnetic layer and one non-magnetic layer. It has a stratification.
  • Magnetic tunnel junctions are formed on the synthetic exchange diamagnetic layer.
  • the buffer layer has a single layer formed of a magnetic material, and is thinner than the magnetic layer of the synthetic exchange diamagnetic layer.
  • the magnetic tunnel junction includes a pinned layer, a tunnel barrier, and a free layer, wherein the free layer includes a first and a second free layer and an intervening layer formed therebetween.
  • the first and second free layers are formed of a material including CoFeB, and the first free layer is formed to be thinner or the same thickness as the second free layer.
  • the separation layer is formed of a material of a bcc structure, it is formed to a thickness of 0.1nm to 0.5nm.
  • the present invention forms a lower electrode from a polycrystalline material, forms a synthetic exchange diamagnetic layer thereon, and then forms a magnetic tunnel junction. Therefore, since the fcc (111) structure of the synthetic exchange diamagnetic layer does not diffuse to the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction, thereby rapidly changing the magnetization direction of the magnetic tunnel junction. It can improve the operation speed of memory.
  • the present invention can prevent diffusion of the capping layer material into the magnetic tunnel junction by forming a diffusion barrier between the magnetic tunnel junction and the capping layer. Therefore, the normal operation of the magnetic tunnel junction can be ensured, and the operation reliability of the memory element can be improved.
  • the seed layer is formed of a material containing platinum (Pt), thereby allowing the synthetic exchange diamagnetic layer to grow well in the fcc (111) direction, thereby fixing the magnetization of the pinned layer in the vertical direction. Therefore, it is possible to implement a higher magnetoresistance ratio than in the prior art.
  • the present invention is formed by forming at least one of a separation layer between the synthetic exchange diamagnetic layer and the magnetic tunnel junction, an insertion layer between the double free layer, and a capping layer on the upper side of the magnetic tunnel junction using a material having a bcc structure such as tungsten.
  • Magnetic tunnel junctions can maintain vertical magnetic anisotropy even at temperatures of about 400 ° C.
  • the present invention can reduce the thickness of the synthetic exchange diamagnetic layer by reducing the thickness of the entire memory device by forming the synthetic exchange diamagnetic layer to have one magnetic layer and a nonmagnetic layer, respectively.
  • the unit cost of the material for forming the synthetic exchange diamagnetic layer may be reduced.
  • FIG. 1 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention.
  • FIG. 2 illustrates a tunnel magnetoresistance ratio according to a thickness of a diffusion barrier of a memory device according to a comparative example and an embodiment of the present disclosure
  • 3A, 3B, 4A, and 4B illustrate magnetic characteristics of a memory device according to a comparative example and an embodiment of the present invention
  • 5 and 6 are TEM photographs of a comparative example and a memory device according to an embodiment of the present invention.
  • FIG. 7 and 8 are views illustrating ion diffusion distribution of a memory device according to a comparative example and an embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of a memory device according to an embodiment of the present invention.
  • FIG. 10 is a diagram illustrating a magnetoresistance ratio of a comparative example according to the thickness of the seed layer and an embodiment of the present invention
  • FIG. 11 illustrates surface roughness of a seed layer and vertical susceptibility values of a synthetic exchange diamagnetic layer according to a seed layer thickness according to an exemplary embodiment of the present invention.
  • FIG. 12 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention.
  • FIG. 13 is a schematic diagram showing the lattice constant of a magnetic tunnel junction with a double free layer in accordance with a comparative example and an embodiment of the invention.
  • FIG. 14 and 15 illustrate a comparative magnetic anisotropy characteristic after a 400 ° C. heat treatment of a memory device according to a comparative example and an embodiment of the inventive concept.
  • 16 and 17 illustrate a perpendicular magnetic anisotropy characteristic of a double free layer after 400 ° C. heat treatment of a memory device according to a comparative example and an embodiment of the present disclosure.
  • FIG. 18 is a view showing an MR ratio according to a change in thickness of an insertion layer between a double free layer according to a comparative example and an embodiment of the present invention.
  • 19 is a cross-sectional view of a memory device according to an example embodiment.
  • 20 is a diagram illustrating a magnetoresistance ratio of a comparative example and an embodiment of the present invention according to a thickness of a separation layer.
  • FIG. 21 is a view illustrating a tunnel magnetoresistance ratio according to a position of a synthetic exchange diamagnetic layer and a thickness of a separation layer of embodiments of the present invention
  • FIG. 1 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention, and a cross-sectional view of an STT-MRAM device.
  • a memory device may include a lower electrode 110, a first buffer layer 120, a seed layer 130, and a synthetic exchange diamagnetic layer 140 formed on a substrate 100.
  • the synthetic exchange diamagnetic layer 140 is formed of a laminated structure of the first magnetic layer 141, the nonmagnetic layer 142, and the second magnetic layer 143, and the pinned layer 160, the tunnel barrier 170, and the free layer ( 180 is a magnetic tunnel junction. That is, the upper electrode 220 is stacked on the substrate 100 in order from the lower electrode 110, and in one embodiment of the present invention, after the synthetic exchange diamagnetic layer 140 is formed on the substrate 100 first, Magnetic tunnel junctions are formed.
  • the substrate 100 may use a semiconductor substrate.
  • the substrate 100 may use a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide substrate, or the like.
  • a silicon substrate is used.
  • a selection device including a transistor may be formed on the substrate 100.
  • an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection device, and a contact hole for exposing at least a portion of the selection device may be formed in the insulating layer.
  • the insulating layer may be formed using an amorphous silicon oxide film (SiO 2 ) or the like.
  • the lower electrode 110 is formed on the substrate 100.
  • the lower electrode 110 may be formed using a conductive material such as metal, metal nitride, or the like.
  • the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed of a single layer or may be formed of two or more layers.
  • the lower electrode 110 may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the lower electrode 110 may be formed in a dual structure of, for example, the first and second lower electrodes.
  • the first lower electrode may be formed on the substrate 100
  • the second lower electrode may be formed on the first lower electrode.
  • the first lower electrode may be formed on the insulating layer and may be formed inside the insulating layer, and thus may be connected to the selection element formed on the substrate 100. It may be.
  • the lower electrode 110 may be formed of a polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure.
  • the first lower electrode may be formed of a metal such as tungsten (W)
  • the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the first buffer layer 120 is formed on the lower electrode 110.
  • the first buffer layer 120 may be formed of a material having excellent conformity with the lower electrode 110 in order to resolve the lattice constant mismatch between the lower electrode 110 and the seed layer 130.
  • the first buffer layer 120 may be formed using tantalum (Ta) having excellent lattice matching with TiN.
  • Ta tantalum
  • the amorphous first buffer layer 120 may be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by heat treatment. Can be.
  • the first buffer layer 120 may be formed to have a thickness of, for example, 2 nm to 10 nm.
  • the seed layer 130 is formed on the first buffer layer 120.
  • the seed layer 130 may be formed of a material that allows the synthetic exchange diamagnetic layer 140 to grow crystals. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchange diamagnetic layer 140 to grow in a desired crystal direction.
  • it may be formed of a metal that facilitates the growth of crystals in the (111) direction of the face centered cubic (FCC) or the (001) direction of the hexagonal close-packed structure (HCP). have.
  • the seed layer 130 includes tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt (Co), aluminum (Al), and tungsten (W). It may include a metal or an alloy thereof selected from the group consisting of.
  • the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1nm to 3nm.
  • Synthetic exchange diamagnetic layer 140 is formed on seed layer 130.
  • the synthetic exchange diamagnetic layer 140 serves to fix the magnetization of the pinned layer 160.
  • the synthetic exchange diamagnetic layer 140 includes a first magnetic layer 141, a nonmagnetic layer 142, and a second magnetic layer 143. That is, in the synthetic exchange diamagnetic layer 140, the first magnetic layer 141 and the second magnetic layer 143 are antiferromagnetically coupled to each other through the nonmagnetic layer 142.
  • the first magnetic layer 141 and the second magnetic layer 143 may have a crystal in the FCC 111 direction or the HCP 001 direction.
  • the magnetization directions of the first and second magnetic layers 141 and 143 are arranged antiparallel.
  • the first magnetic layer 141 is magnetized in an upward direction (ie, in the direction of the upper electrode 220).
  • the two magnetic layers 143 may be magnetized in the downward direction (ie, the substrate 100 direction).
  • the first magnetic layer 141 may be magnetized downward, and the second magnetic layer 143 may be magnetized upward.
  • the first magnetic layer 141 and the second magnetic layer 143 may be formed in a structure in which a magnetic metal and a nonmagnetic metal are alternately stacked.
  • a single metal or an alloy thereof selected from the group consisting of iron (Fe), cobalt (Co), nickel (Ni), and the like may be used, and chromium (Cr), platinum (Pt), palladium as a nonmagnetic metal may be used.
  • a single metal or alloy thereof selected from the group consisting of (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) and copper (Cu) Can be used.
  • the first magnetic layer 141 and the second magnetic layer 143 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n (where n is an integer of 1 or more). Can be.
  • the first magnetic layer 141 may be formed thicker than the second magnetic layer 143.
  • the first magnetic layer 141 may be formed of a plurality of layers, and the second magnetic layer 143 may be formed of a single layer.
  • the first magnetic layer 141 may be formed of a structure in which a magnetic metal and a nonmagnetic metal are repeatedly stacked a plurality of times, and the second magnetic layer 143 may be formed by stacking a magnetic metal and a nonmagnetic metal once, that is, in a single stacked structure. It can be formed as. For example, a plurality of first and second magnetic layers 141 and 143 may be stacked with the same material, and the first magnetic layer 141 may be formed with a greater number of stacks than the second magnetic layer 143.
  • the first magnetic layer 141 may be formed of [Co / Pt] 6 in which Co and Pt are repeatedly stacked six times
  • the second magnetic layer 143 may be formed of [Co in which Co and Pt are repeatedly stacked three times. / Pt] 3.
  • Co may be formed, for example, in a thickness of 0.3 nm to 0.5 nm
  • Pt may be formed in a thickness thinner or the same as Co, for example, in a thickness of 0.2 nm to 0.4 nm.
  • Co may be further formed on Co / Pt, that is, [Co / Pt] 6, which is repeatedly stacked on the first magnetic layer 141.
  • Co may be further formed than Pt, and Co in the uppermost layer may be formed thicker than Co in the lower side thereof.
  • the first magnetic layer 141 may have a thickness of 0.5 nm to 0.7 nm. have.
  • Co and Pt may be further formed below [Co / Pt] 3, and an upper Co may be further formed. That is, the second magnetic layer 143 may be formed by stacking Co, Pt, [Co / Pt] 3 and Co on the nonmagnetic layer 142.
  • Co below [Co / Pt] 3 may be formed to have a thickness equal to or thicker than Co of [Co / Pt] 3, for example, 0.5 nm to 0.7 nm, and below [Co / Pt] 3.
  • Pt may be formed to have the same thickness as Pt of [Co / Pt] 3
  • Co of the upper side may be formed to have the same thickness as Co of [Co / Pt] 3.
  • the nonmagnetic layer 142 is formed between the first magnetic layer 141 and the first magnetic layer 143, and is a nonmagnetic material that allows the first magnetic layer 141 and the second magnetic layer 143 to perform diamagnetic coupling. Is formed.
  • the nonmagnetic layer 142 may be formed of one or an alloy thereof selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr).
  • Ru ruthenium
  • the second magnetic layer 143 is formed of a single stacked structure, that is, a single layer, the thickness of the first magnetic layer 141 may also be reduced, thereby reducing the thickness of the entire memory device. That is, the sum of the magnetization values of the first magnetic layer 183 and the magnetization values of the second magnetic layer 143 and the pinned layer 160 should be the same with respect to the nonmagnetic layer 142.
  • the first magnetic layer is formed so that the sum of the magnetization values of the second magnetic layer 143 and the pinned layer 160 and the magnetization value of the first magnetic layer 141 are the same.
  • 141 is formed by increasing the number of repetitions more than the second magnetic layer 143.
  • the second magnetic layer 143 by forming the second magnetic layer 143 in a single structure, the number of times of stacking the first magnetic layer 141 can be reduced than before, and thus the overall thickness of the memory device can be reduced.
  • the separation layer 150 is formed on the synthetic exchange diamagnetic layer 140.
  • the isolation layer 150 is formed of a material capable of improving the crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170, and the free layer 180.
  • the separation layer 150 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W).
  • W tungsten
  • the polycrystalline isolation layer 150 when the polycrystalline isolation layer 150 is formed, an amorphous magnetic tunnel junction formed on the upper portion thereof is grown along the crystal direction of the isolation layer 150. Then, when the heat treatment is performed for vertical magnetic anisotropy, the magnetic tunnel junction is formed. Crystallinity can be improved than before. Particularly, when the W is used as the separation layer 150, crystallization is performed after the high temperature heat treatment of 400 ° C. or higher, for example, 400 ° C. to 500 ° C., thereby suppressing diffusion of heterogeneous materials into the tunnel barrier 170, and furthermore, fixing layer 160. ) And the free layer 180 may be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction.
  • the separation layer 150 may be formed, for example, in a thickness of 0.2 nm to 0.5 nm.
  • the magnetization direction of the pinned layer 160 is fixed only by ferro coupling of the second magnetic layer 143 and the pinned layer 160 of the synthetic exchange diamagnetic layer 140, but the separation layer 150 using W is When formed to a thickness exceeding 0.5 nm, the magnetization direction of the pinned layer 160 is not fixed due to an increase in the thickness of the separation layer 150, and has the same magnetization direction as that of the free layer 180, so that the same magnetization direction and other required in the MRAM device are different. The magnetization direction does not occur, so it does not operate as a memory.
  • the pinned layer 160 is formed on the separation layer 150 and is formed of a ferromagnetic material.
  • the pinned layer 160 is fixed in one direction in a magnetic field within a predetermined range, and may be formed of a ferromagnetic material.
  • magnetization may be fixed in a direction from top to bottom.
  • the pinned layer 160 may be, for example, a multilayer in which a full-heusler semimetal-based alloy, an amorphous rare earth element alloy, a ferromagnetic metal, and a nonmagnetic metal are alternately stacked. It can be formed using a ferromagnetic material such as a thin film, an alloy having a L10 type crystal structure, or a cobalt-based alloy.
  • the full-heussler semimetal-based alloys include CoFeAl, CoFeAlSi and the like, and amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the alloy having a L10 type crystal structure includes Fe 50 Pt 50, Fe 50 Pd 50, Co 50 Pt 50, Fe 30 Ni 20 Pt 50, Co 30 Ni 20 Pt 50, and the like.
  • Cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB and the like.
  • the CoFeB single layer may be formed thicker than the multilayer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio.
  • CoFeB is easier to etch than a metal such as Pt or Pd
  • a CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd.
  • CoFeB may have horizontal magnetization as well as vertical magnetization by adjusting the thickness. Accordingly, an embodiment of the present invention forms a pinned layer 160 using a CoFeB monolayer, and CoFeB is formed into an amorphous and then textured into the BCC 100 by heat treatment. Meanwhile, the pinned layer 160 may be formed to have a thickness of, for example, 0.5 nm to 1.5 nm.
  • the tunnel barrier 170 is formed on the pinned layer 160 to separate the pinned layer 160 and the free layer 180.
  • the tunnel barrier 170 enables quantum mechanical tunneling between the pinned layer 160 and the free layer 180.
  • the tunnel barrier 170 may include magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (SiNx), aluminum nitride (AlNx), or the like. It can be formed as.
  • polycrystalline magnesium oxide is used as the tunnel barrier 170. Magnesium oxide is then textured into BCC 100 by heat treatment. Meanwhile, the tunnel barrier 170 may be formed to be the same as or thicker than the pinned layer 160. For example, the tunnel barrier 170 may be formed to a thickness of 0.5 nm to 1.5 nm.
  • the free layer 180 is formed on the tunnel barrier 170.
  • the free layer 180 may be changed from one direction to another direction in which magnetization is not fixed in one direction. That is, the free layer 180 may have the same magnetization direction as that of the pinned layer 160 (ie, parallel), or may be opposite (ie, anti-parallel).
  • the magnetic tunnel junction may be used as a memory device by mapping information of '0' or '1' to resistance values that vary depending on the magnetization arrangement of the free layer 180 and the pinned layer 160. For example, when the magnetization direction of the free layer 180 is parallel to the pinned layer 160, the resistance value of the magnetic tunnel junction becomes small, and this case may be defined as data '0'.
  • the free layer 180 may include, for example, a full-heusler semimetal alloy, an amorphous rare earth element alloy, a multilayer thin film in which magnetic metals and nonmagnetic metals are alternately stacked, or an L10 type crystal structure. It may be formed of a ferromagnetic material such as an alloy having. Meanwhile, the free layer 180 may be formed as a stacked structure of the first free layer 181, the insertion layer 182, and the second free layer 183.
  • the free layer 180 may be formed in the structure of the first and second free layers 181 and 183 which are vertically separated by the insertion layer 182.
  • the first and second free layers 181 and 183 may have magnetizations in the same direction and may have magnetizations in different directions.
  • the first and second free layers 181 and 183 may each have a vertical magnetization
  • the first free layer 181 may have a vertical magnetization
  • the second free layer 183 may have a horizontal magnetization.
  • the insertion layer 182 may be formed of a material having a bcc structure having no magnetization.
  • the first free layer 181 may be magnetized vertically, the insertion layer 182 may not be magnetized, and the second free layer 183 may be magnetized vertically or horizontally.
  • the first and second free layers 181 and 183 may be formed of CoFeB, respectively, and the first free layer 181 may be formed to have a thickness thinner or the same as that of the second free layer 183.
  • the insertion pressure layer 182 may be formed to a thickness thinner than the first and second free layers 183.
  • the first and second free layers 181 and 183 are formed to a thickness of 0.5 nm to 1.5 nm using CoFeB, and the insertion layer 182 is formed of a material having a bcc structure, for example, W of 0.2 nm. It can be formed in thickness of -0.5 nm.
  • the first and second free layers 181 and 182 may be formed to be the same or thinner than the pinned layer 160, and the entire thickness of the free layer 180 may be thicker than the thickness of the pinned layer 160.
  • the first free layer 181 may be formed by further including Fe to further increase the vertical magnetization. That is, the first free layer 181 may be formed by stacking Fe and CoFeB. In this case, Fe may be formed to a thickness thinner than CoFeB, for example, may be formed to a thickness of 0.3nm to 0.5nm.
  • the second buffer layer 190 is formed on the free layer 180.
  • the second buffer layer 190 may be formed of magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), or the like. That is, the second buffer layer 190 may be formed of an oxide. In an exemplary embodiment of the present invention, polycrystalline magnesium oxide is used as the second buffer layer 190.
  • the second buffer layer 190 is formed to allow the free layer 180 to have vertical magnetic characteristics. That is, the oxygen of the second buffer layer 190 diffuses into the free layer 180 and combines with the material in the free layer 180 so that the free layer 180 has vertical magnetic characteristics. Meanwhile, the second buffer layer 190 may be formed to have a thickness of, for example, 0.8 nm to 1.2 nm.
  • the diffusion barrier 200 is formed on the second buffer layer 190.
  • the diffusion barrier 200 is formed to prevent diffusion of the capping layer 210 material formed on the diffusion barrier 200. That is, the capping layer 210, for example, tungsten, may diffuse into the lower magnetic tunnel junction when performing subsequent processes such as a passivation process and a wiring process. The diffusion of tungsten into the magnetic tunnel junction causes problems in the perpendicular magnetic properties of the magnetic tunnel junction, resulting in deterioration of the device characteristics.
  • a diffusion barrier 200 is formed between the second buffer layer 190 and the capping layer 210.
  • the diffusion barrier 200 may be formed of a material having an atomic size smaller than that of tungsten.
  • the diffusion barrier 200 may be formed of a material such as Fe, Cr, Mo, V, and preferably formed of Fe.
  • the diffusion barrier 200 may be formed to have a thickness of, for example, 0.1 nm to 0.7 nm.
  • Fe when the diffusion barrier 200, for example, Fe is formed to be thicker than 0.7 nm, Fe exhibits a magnetic property and thus exhibits a horizontal magnetic property. That is, when Fe is formed thick, the free layer 180 of the magnetic tunnel junction may have a horizontal magnetic property without having a vertical magnetic property.
  • the diffusion preventing effect of the capping layer 210 material may not be large. Accordingly, the diffusion barrier 200 may prevent diffusion of the capping layer 210 and may have a thickness such that the magnetic tunnel junction does not exhibit horizontal magnetic properties, for example, 0.1 nm to 0.7 nm. .
  • the capping layer 210 is formed on the diffusion barrier 200.
  • the capping layer 210 is formed of a polycrystalline material, for example, a conductive material having a bcc structure.
  • the capping layer 210 may be formed of tungsten (W).
  • W tungsten
  • the capping layer 210 may be formed of a polycrystalline material, thereby improving crystallinity of the magnetic tunnel junction below the capping layer 210. That is, when the amorphous magnetic tunnel junction is formed on the separation layer 150 of the bcc structure, the amorphous magnetic tunnel junction is grown along the crystal direction of the separation layer 150, and the capping layer of the bcc structure ( If the 210 is formed and subsequently heat treated, the crystallinity of the magnetic tunnel junction may be further improved.
  • the capping layer 210 serves to prevent diffusion of the upper electrode 220.
  • the capping layer 210 may be formed to have a thickness of, for example, 1 nm to 4 nm.
  • the upper electrode 220 is formed on the capping layer 210.
  • the upper electrode 220 may be formed using a conductive material, and may be formed of metal, metal oxide, metal nitride, or the like.
  • the upper electrode 220 is a single selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) and aluminum (Al). It may be formed of a metal or an alloy thereof.
  • the lower electrode 110 is formed of a polycrystalline material, a synthetic exchange diamagnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Therefore, since the fcc (111) structure of the synthetic exchange diamagnetic layer 140 does not diffuse to the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction, thereby rapidly changing the magnetization direction of the magnetic tunnel junction. It can improve the operation speed of the memory.
  • the diffusion barrier 200 may be formed between the second buffer layer 190 and the capping layer 210 on the magnetic tunnel junction to prevent diffusion of the capping layer 210.
  • the diffusion barrier 200 between the magnetic tunnel junction and the capping layer 210 it is possible to prevent the constituent material of the capping layer 210 from diffusing to the magnetic tunnel junction side in a subsequent process, and thus the magnetic tunnel junction. It is possible to secure the normal operation of the circuit, thereby improving the operation reliability of the memory device.
  • FIG. 2 is a diagram illustrating a ratio of Tunnel Magnetic Resistance (TMR) according to the thickness of the diffusion barrier. That is, FIG. 2 is a graph measuring the magnetoresistance ratios of the memory device according to the comparative example in which the diffusion barrier is not formed and the memory device according to the embodiment of the present invention in which the diffusion barrier is formed to a thickness of 0.2 nm to 0.7 nm.
  • the conventional example and the embodiment of the present invention have the same structure and thickness, and the embodiment of the present invention further forms a diffusion barrier as compared with the conventional example.
  • the diffusion barrier was formed, and the magnetoresistance ratio increased until the thickness of the diffusion barrier was 0.3 nm, but decreased to 0.7 nm exceeding 0.3 nm.
  • the magnetoresistance ratio is maximum at 153% when the diffusion barrier is 0.3 nm.
  • the thickness of the diffusion barrier is 0.2 nm or more and less than 0.3 nm or when the thickness of the diffusion barrier is more than 0.3 nm and 0.7 nm or less.
  • the tunnel magnetoresistance ratio was measured through the equipment of the current in plane tunneling method (CiPT).
  • the CiPT measurement method two probes are bonded on a thin upper electrode to differentiate the gap by several ⁇ m, and at this time, the resistance between the thin upper electrode and the thick lower electrode measured by several ⁇ m is fitted to the tunnel magnet in the device itself. The resistance ratio is calculated.
  • FIGS. 3A, 3B, 4A, and 4B are diagrams illustrating magnetic characteristics of a memory device according to a comparative example and an embodiment of the present invention. That is, FIGS. 3A and 4A illustrate magnetic characteristics of the magnetic tunnel junction and the free layer of the comparative example in which the diffusion barrier is not formed, and FIGS. 3B and 4B illustrate a diffusion barrier in accordance with an embodiment of the present invention. It is a diagram showing the magnetic characteristics of the magnetic tunnel junction and the free layer.
  • the arrows in FIGS. 3A and 4A show the magnetic directions of the first magnetic layer and the second magnetic layer, the pinned layer and the free layer of the synthetic exchange diamagnetic layer from the lower side to the upper side, and FIGS.
  • 3B and 4B show vertical magnetic anisotropy and horizontal magnetic anisotropy. Indicates. As shown in FIG. 4a, it can be seen that the free layer maintains coercive force and squareness as in the comparative example shown in FIG. 3a. In addition, as shown in FIG. 3B, the free layer of the comparative example has a vertical magnetization degree of 165 ⁇ emu and a horizontal magnetization degree of 73 ⁇ emu, indicating both vertical and horizontal magnetic anisotropy. However, as shown in FIG. 4B, the free layer of the exemplary embodiment of the present invention has a vertical magnetization of 217 ⁇ emu and a horizontal magnetization of 29 ⁇ emu without horizontal magnetic anisotropy. Therefore, when the diffusion barrier is formed using Fe, it can be seen that the vertical magnetic anisotropy is improved and the horizontal magnetic anisotropy that hinders the vertical magnetic anisotropy disappears.
  • FIG. 5 and 6 are TEM photographs of a comparative example and a memory device according to an embodiment of the present invention. That is, FIG. 5 is a TEM photograph of a memory device according to a comparative example in which no diffusion barrier is formed, and FIG. 6 is a TEM photograph of a memory device according to an embodiment of the present invention in which a diffusion barrier of 0.3 nm is formed. In the memory device according to the comparative example of FIG.
  • a synthetic exchange diamagnetic layer (SyAF), a W separation layer, a CoFeB pinned layer, a MgO tunnel barrier, a CoFeB first free layer, a W insertion layer, a CoFeB second free layer, and MgO from bottom to top
  • the buffer layer and the W capping layer are stacked and a Fe diffusion barrier is further formed between the MgO buffer layer and the W capping layer in the memory device of FIG. 6.
  • a Fe diffusion barrier is further formed between the MgO buffer layer and the W capping layer in the memory device of FIG. 6.
  • the MgO buffer layer was amorphous.
  • the MgO buffer layer may be uniformly crystallized.
  • FIG. 7 and 8 are results of secondary ion mass spectroscopy (SIMS) illustrating ion diffusion distributions of a memory device according to a comparative example and an embodiment of the present invention, respectively.
  • SIMS secondary ion mass spectroscopy
  • FIG. 9 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention, and a sectional view of the STT-MRAM device.
  • a memory device may include a lower electrode 110, a seed layer 120, a synthetic exchange diamagnetic layer 130, a separation layer 140, and the like.
  • the pinned layer 150 includes a tunnel barrier 160, a free layer 170, a buffer layer 180, a capping layer 190, and an upper electrode 200.
  • the synthetic exchange diamagnetic layer 130 is formed of a laminated structure of the first magnetic layer 131, the nonmagnetic layer 132, and the second magnetic layer 133, and the fixed layer 150, the tunnel barrier 160, and the free layer ( 170 forms a magnetic tunnel junction. That is, in the memory device according to the present invention, the synthetic exchange diamagnetic layer 130 is first formed on the substrate 100, and a magnetic tunnel junction is formed thereon.
  • the substrate 100 may use a semiconductor substrate.
  • the substrate 100 may use a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide substrate, or the like.
  • a silicon substrate is used.
  • a selection device including a transistor may be formed on the substrate 100.
  • an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection device, and a contact hole for exposing at least a portion of the selection device may be formed in the insulating layer.
  • the insulating layer may be formed using an amorphous silicon oxide film (SiO 2 ) or the like.
  • the lower electrode 110 is formed on the substrate 100.
  • the lower electrode 110 may be formed using a conductive material such as metal, metal nitride, or the like.
  • the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed of a single layer or may be formed of two or more layers.
  • the lower electrode 110 may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the lower electrode 110 may be formed in a dual structure of, for example, the first and second lower electrodes.
  • the first lower electrode may be formed on the substrate 100
  • the second lower electrode may be formed on the first lower electrode.
  • the first lower electrode may be formed on the insulating layer and may be formed inside the insulating layer, and thus may be connected to the selection element formed on the substrate 100. It may be.
  • the lower electrode 110 may be formed of a polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure.
  • the first lower electrode may be formed of a metal such as tungsten (W)
  • the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).
  • a buffer layer (not shown) may be formed on the lower electrode 110 to solve the mismatch between the lower electrode 110 and the seed layer 120.
  • the buffer layer may be formed of a material having excellent conformity with the lower electrode 110.
  • the buffer layer may be formed using tantalum (Ta) having excellent lattice matching with TiN.
  • Ta tantalum
  • Ta is amorphous, but since the lower electrode 110 is polycrystalline, the amorphous buffer layer may be grown along the crystal direction of the lower electrode 110 of the polycrystal, and then the crystallinity may be improved by heat treatment.
  • the seed layer 120 is formed on the lower electrode 110.
  • the seed layer 120 is formed on the buffer layer 120.
  • the seed layer 120 may be formed of a material that allows the synthetic exchange diamagnetic layer 130 to grow crystals. That is, the seed layer 120 allows the first and second magnetic layers 131 and 133 of the synthetic exchange diamagnetic layer 130 to grow in a desired crystal direction.
  • it may be formed of a metal that facilitates the growth of crystals in the (111) direction of a face centered cubic (fcc) or the (001) direction of a hexagonal close-packed structure (hcp). have.
  • the seed layer 120 is a metal selected from the group consisting of titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt (Co), aluminum (Al) and tungsten (W) or their Alloys.
  • the seed layer 120 may be formed of platinum (Pt), and may be formed to a thickness of 1nm to 8nm.
  • platinum platinum
  • the magnetoresistance ratio of 60% to 140% can be maintained.
  • the magnetoresistance ratio of 120% to 140% can be maintained.
  • the synthetic exchange diamagnetic layer 130 is formed on the seed layer 120.
  • the synthetic exchange diamagnetic layer 130 serves to fix the magnetization of the pinned layer 150.
  • the synthetic exchange diamagnetic layer 130 includes a first magnetic layer 131, a nonmagnetic layer 132, and a second magnetic layer 133. That is, in the synthetic exchange diamagnetic layer 130, the first magnetic layer 131 and the second magnetic layer 133 are antiferromagnetically coupled to each other through the nonmagnetic layer 132.
  • the first magnetic layer 131 and the second magnetic layer 133 may have a crystal in the FCC (111) direction or the hcp (001) direction.
  • the magnetization directions of the first and second magnetic layers 131 and 133 are antiparallel to be arranged.
  • the first magnetic layer 131 is magnetized in an upward direction (ie, in the direction of the upper electrode 200).
  • the second magnetic layer 133 may be magnetized in a downward direction (ie, in the direction of the substrate 100).
  • the first magnetic layer 131 may be magnetized downward and the second magnetic layer 133 may be magnetized upward.
  • the first magnetic layer 131 and the second magnetic layer 133 may have a structure in which magnetic metals and nonmagnetic metals are alternately stacked.
  • a single metal or an alloy thereof selected from the group consisting of iron (Fe), cobalt (Co), nickel (Ni), and the like may be used, and chromium (Cr), platinum (Pt), palladium as a nonmagnetic metal may be used.
  • a single metal or alloy thereof selected from the group consisting of (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) and copper (Cu) Can be used.
  • the first magnetic layer 131 and the second magnetic layer 133 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n (where n is an integer of 1 or more). Can be.
  • the first magnetic layer 131 may be formed thicker than the second magnetic layer 133.
  • the first magnetic layer 131 may be formed of a plurality of layers, and the second magnetic layer 133 may be formed of a single layer.
  • the first magnetic layer 131 may be formed of a structure in which a magnetic metal and a nonmagnetic metal are repeatedly stacked a plurality of times
  • the second magnetic layer 133 may be a single lamination structure in which a magnetic metal and a nonmagnetic metal are stacked once. It can be formed as.
  • a plurality of first and second magnetic layers 131 and 133 may be stacked with the same material, and the first magnetic layer 131 may be formed with a greater number of stacks than the second magnetic layer 133.
  • the first magnetic layer 131 may be formed of [Co / Pt] 6 in which Co and Pt are repeatedly stacked six times
  • the second magnetic layer 133 may be formed of [Co in which Co and Pt are repeatedly stacked three times. / Pt] 3.
  • Co may be formed, for example, in a thickness of 0.3 nm to 0.5 nm
  • Pt may be formed in a thickness thinner or the same as Co, for example, in a thickness of 0.2 nm to 0.4 nm.
  • the nonmagnetic layer 132 is formed between the first magnetic layer 131 and the first magnetic layer 133, and is a nonmagnetic material that allows the first magnetic layer 131 and the second magnetic layer 133 to perform diamagnetic coupling.
  • the nonmagnetic layer 132 may be formed of one or an alloy thereof selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr).
  • Ru ruthenium
  • Rh rhodium
  • Os osmium
  • Re rhenium
  • Cr chromium
  • Ru ruthenium
  • the second magnetic layer 133 is formed of a single stacked structure, that is, a single layer, the thickness of the first magnetic layer 131 may also be reduced, thereby reducing the thickness of the entire memory device.
  • the sum of the magnetization values of the first magnetic layer 173 and the magnetization values of the second magnetic layer 133 and the pinned layer 150 should be the same with respect to the nonmagnetic layer 132.
  • the first magnetic layer is formed so that the sum of the magnetization values of the second magnetic layer 133 and the pinned layer 150 and the magnetization values of the first magnetic layer 131 are the same.
  • 131 is formed by increasing the number of repetitions more than the second magnetic layer 133.
  • the present invention by forming the second magnetic layer 133 into a single structure, the number of times of stacking the first magnetic layer 131 can be reduced, and thus, the overall thickness of the memory device can be reduced.
  • the separation layer 140 is formed on the synthetic exchange diamagnetic layer 130.
  • the separation layer 140 is formed, the magnetization of the synthetic exchange diamagnetic layer 130 and the pinned layer 150 is generated independently of each other.
  • the separation layer 140 is formed of a material capable of improving the crystallinity of the magnetic tunnel junction including the pinned layer 150, the tunnel barrier 160, and the free layer 170.
  • the separation layer 140 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W).
  • W tungsten
  • the polycrystalline separation layer 140 when the polycrystalline separation layer 140 is formed, an amorphous magnetic tunnel junction formed on the upper portion thereof is grown along the crystal direction of the separation layer 140. Then, when the heat treatment is performed for vertical magnetic anisotropy, the magnetic tunnel junction is formed. Crystallinity can be improved than before.
  • the W when used as the separation layer 140, crystallization is performed after the high temperature heat treatment of 400 ° C. or higher, for example, 400 ° C. to 500 ° C., to suppress diffusion of heterogeneous materials into the tunnel barrier 160, and furthermore, the fixed layer 150.
  • the free layer 170 may be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction.
  • the separation layer 140 may be formed to have a thickness of, for example, 0.2 nm to 0.5 nm.
  • the magnetization direction of the pinned layer 150 is fixed only by ferro coupling of the second magnetic layer 133 and the pinned layer 150 of the synthetic exchange diamagnetic layer 130, but the separation layer 140 using W is When formed to a thickness exceeding 0.5 nm, the magnetization direction of the pinned layer 150 is not fixed due to an increase in the thickness of the separation layer 140, and has the same magnetization direction as that of the free layer 170, so that the same magnetization direction and the other The magnetization direction does not occur, so it does not operate as a memory.
  • the pinned layer 150 is formed on the separation layer 140 and is formed of a ferromagnetic material.
  • the pinned layer 150 is fixed in one direction in a magnetic field within a predetermined range, and may be formed of a ferromagnetic material. For example, magnetization may be fixed in a direction from top to bottom.
  • the pinned layer 150 is, for example, a multi-layer in which a full-heusler semimetal alloy, an amorphous rare earth element alloy, a ferromagnetic metal and a nonmagnetic metal are alternately stacked. It can be formed using a ferromagnetic material such as a thin film, an alloy having a L10 type crystal structure, or a cobalt-based alloy.
  • the full-heussler semimetal-based alloys include CoFeAl and CoFeAlSi, and the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the alloy having a L10 type crystal structure includes Fe 50 Pt 50, Fe 50 Pd 50, Co 50 Pt 50, Fe 30 Ni 20 Pt 50, Co 30 Ni 20 Pt 50, and the like.
  • Cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB and the like.
  • the CoFeB single layer may be formed thicker than the multilayer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio.
  • CoFeB is easier to etch than a metal such as Pt or Pd
  • a CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd.
  • CoFeB may have horizontal magnetization as well as vertical magnetization by adjusting the thickness. Accordingly, an embodiment of the present invention forms a pinned layer 150 using a CoFeB monolayer, and CoFeB is formed into an amorphous and then textured into the BCC 100 by heat treatment.
  • the tunnel barrier 160 is formed on the pinned layer 150 to separate the pinned layer 150 and the free layer 170.
  • the tunnel barrier 160 enables quantum mechanical tunneling between the pinned layer 150 and the free layer 170.
  • the tunnel barrier 160 may include magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (SiNx), or aluminum nitride (AlNx). It can be formed as.
  • polycrystalline magnesium oxide is used as the tunnel barrier 160. Magnesium oxide is then textured into BCC 100 by heat treatment.
  • the free layer 170 is formed on the tunnel barrier 160.
  • the free layer 170 may be changed from one direction to another direction in which magnetization is not fixed in one direction. That is, the free layer 170 may have the same magnetization direction as that of the pinned layer 150 (ie, parallel), or may be opposite (ie, anti-parallel).
  • the magnetic tunnel junction may be used as a memory device by mapping information of '0' or '1' to resistance values that vary depending on the magnetization arrangement of the free layer 170 and the pinned layer 150. For example, when the magnetization direction of the free layer 170 is parallel to the pinned layer 150, the resistance value of the magnetic tunnel junction becomes small, and this case may be defined as data '0'.
  • the free layer 170 may be formed of, for example, a full-heusler semimetal alloy, an amorphous rare earth element alloy, a multilayer thin film in which magnetic metals and nonmagnetic metals are alternately stacked, or an L10 type crystal structure. It may be formed of a ferromagnetic material such as an alloy having.
  • the free layer 170 may be formed as a stacked structure of the first free layer 171, the insertion layer 172, and the second free layer 173.
  • the free layer 170 may be formed in the structure of the first and second free layers 171 and 173 which are vertically separated by the insertion layer 172.
  • the first and second free layers 171 and 173 may have magnetizations in the same direction and may have magnetizations in different directions.
  • the first and second free layers 171 and 173 may each have a vertical magnetization
  • the first free layer 171 may have a vertical magnetization
  • the second free layer 173 may have a horizontal magnetization.
  • the insertion layer 172 may be formed of a material having a bcc structure having no magnetization.
  • the first free layer 171 may be magnetized vertically
  • the insertion layer 172 may not be magnetized
  • the second free layer 173 may be magnetized vertically or horizontally.
  • the first and second free layers 171 and 173 may be formed of CoFeB, respectively, and the first free layer 171 may be formed to have a thickness thinner or the same as that of the second free layer 173.
  • the insertion layer 172 may be formed to a thickness thinner than the first and second free layers 173.
  • the first and second free layers 171 and 173 are formed to a thickness of 0.5 nm to 1.5 nm using CoFeB, and the insertion layer 172 is formed of a material having a bcc structure, for example, W of 0.2 nm. It can be formed in thickness of -0.5 nm.
  • the buffer layer 180 is formed on the free layer 170.
  • the buffer layer 180 may be formed of magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), or the like. That is, the buffer layer 180 may be formed of an oxide. In an embodiment of the present invention, polycrystalline magnesium oxide is used as the buffer layer 180.
  • the buffer layer 180 is formed so that the free layer 170 has a perpendicular magnetic property. That is, the oxygen of the buffer layer 180 diffuses into the free layer 170 and combines with the material in the free layer 170 so that the free layer 170 has vertical magnetic properties. Meanwhile, the buffer layer 180 may be formed to have a thickness of, for example, 0.8 nm to 1.2 nm.
  • the capping layer 190 is formed on the buffer layer 180.
  • the capping layer 190 is formed of a polycrystalline material, for example, a conductive material having a bcc structure.
  • the capping layer 190 may be formed of tungsten (W).
  • the capping layer 210 may be formed of a polycrystalline material, thereby improving crystallinity of the magnetic tunnel junction below the capping layer 210. That is, when the amorphous magnetic tunnel junction is formed on the separation layer 140 of the bcc structure, the amorphous magnetic tunnel junction is grown along the crystal direction of the separation layer 140, and the capping layer of the bcc structure ( 190) is formed, and then heat treatment may further improve the crystallinity of the magnetic tunnel junction.
  • the capping layer 190 serves to prevent diffusion of the upper electrode 200.
  • the capping layer 190 may be formed to have a thickness of, for example, 1 nm to 6 nm.
  • the upper electrode 200 is formed on the capping layer 190.
  • the upper electrode 200 may be formed using a conductive material, and may be formed of metal, metal oxide, metal nitride, or the like.
  • the upper electrode 200 is a single selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) and aluminum (Al). It may be formed of a metal or an alloy thereof.
  • the lower electrode 110 is formed of a polycrystalline material, a synthetic exchange diamagnetic layer 130 is formed thereon, and then a magnetic tunnel junction is formed. Therefore, since the fcc (111) structure of the synthetic exchange diamagnetic layer 130 does not diffuse to the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction, so that the magnetization direction of the magnetic tunnel junction changes drastically. It can improve the operation speed of the memory.
  • the seed layer 120 is formed of a material containing platinum (Pt), thereby allowing the synthetic exchange diamagnetic layer 130 to grow well in the fcc (111) direction, thereby enhancing the magnetization of the pinned layer 150. Can be fixed in the vertical direction. Therefore, it is possible to implement a higher magnetoresistance ratio than in the prior art.
  • FIG. 10 is a diagram illustrating a magnetoresistance ratio of a comparative example according to the thickness of the seed layer and an embodiment of the present invention. That is, a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, a magnetic tunnel junction, a buffer layer, a capping layer, and an upper electrode are stacked on the substrate, and the free layer of the magnetic tunnel junction is disposed between the first and second free layers.
  • Fig. 10 shows the magnetoresistance ratio according to the seed layer thickness variation (2 nm to 8 nm) of the comparative example in which the seed layer was formed of Ru and the seed layer was formed of Pt in the structure in which the insertion layer was formed.
  • the comparative example and the Example measured the magnetoresistance ratio after heat-processing 400 degreeC to the laminated structure.
  • the comparative example using Ru as the seed layer maintained the magnetoresistance ratio of 50% to 70% at a thickness of 2 nm to 8 nm.
  • the embodiment using Pt as the seed layer maintained a magnetoresistance ratio of 65% to 134% at a thickness of 2 nm to 8 nm.
  • the magnetoresistance ratio is higher than when Ru is used as the seed layer.
  • the magnetoresistance ratio is represented by 125% or more, and when Pt is formed in the thickness of 6 nm, the magnetoresistance ratio is about 100%.
  • FIG. 11 is a diagram illustrating seed layer surface roughness and vertical susceptibility values of a synthetic exchange diamagnetic layer according to a seed layer thickness of an embodiment of the present invention using Pt as a seed layer.
  • the vertical susceptibility value of the synthetic exchange diamagnetic layer is 44 ⁇ emu when the Pt seed layer is 2 nm, so that the perfect fcc (111) growth of the [Co / Pt] n synthetic exchange diamagnetic layer is not achieved and thus has a low susceptibility value.
  • the vertical susceptibility value is increased to 570 ⁇ emu so that the fcc (111) growth of the synthetic exchange diamagnetic layer is well achieved.
  • the vertical susceptibility value decreases.
  • the surface roughness increases, resulting in vertical magnetization between layers. It can be seen that the characteristics are lowered.
  • FIG. 12 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention, and a sectional view of the STT-MRAM device.
  • a memory device may include a lower electrode 110, a first buffer layer 120, a seed layer 130, and a synthetic exchange diamagnetic layer 140 formed on a substrate 100.
  • the separation layer 150, the pinned layer 160, the tunnel barrier 170, the free layer 180, the second buffer layer 190, the capping layer 200, and the upper electrode 210 are included.
  • the synthetic exchange diamagnetic layer 140 is formed of a laminated structure of the first magnetic layer 141, the nonmagnetic layer 142, and the second magnetic layer 143, and the pinned layer 160, the tunnel barrier 170, and the free layer ( 180 is a magnetic tunnel junction. That is, in the memory device according to the present invention, the synthetic exchange diamagnetic layer 140 is first formed on the substrate 100, and a magnetic tunnel junction is formed thereon.
  • the substrate 100 may use a semiconductor substrate.
  • the substrate 100 may use a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide substrate, or the like.
  • a silicon substrate is used.
  • a selection device including a transistor may be formed on the substrate 100.
  • an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection device, and a contact hole for exposing at least a portion of the selection device may be formed in the insulating layer.
  • the insulating layer may be formed using an amorphous silicon oxide film (SiO 2 ) or the like.
  • the lower electrode 110 is formed on the substrate 100.
  • the lower electrode 110 may be formed using a conductive material such as metal, metal nitride, or the like.
  • the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed of a single layer or may be formed of two or more layers.
  • the lower electrode 110 may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the lower electrode 110 may be formed in a dual structure of, for example, the first and second lower electrodes.
  • the first lower electrode may be formed on the substrate 100
  • the second lower electrode may be formed on the first lower electrode.
  • the first lower electrode may be formed on the insulating layer and may be formed inside the insulating layer, and thus may be connected to the selection element formed on the substrate 100. It may be.
  • the lower electrode 110 may be formed of a polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure.
  • the first lower electrode may be formed of a metal such as tungsten (W)
  • the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the first buffer layer 120 is formed on the lower electrode 110.
  • the first buffer layer 120 may be formed of a material having excellent conformity with the lower electrode 110 in order to resolve the lattice constant mismatch between the lower electrode 110 and the seed layer 130.
  • the first buffer layer 120 may be formed using tantalum (Ta) having excellent lattice matching with TiN.
  • Ta tantalum
  • the amorphous first buffer layer 120 may be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by heat treatment. Can be.
  • the first buffer layer 120 may be formed to have a thickness of, for example, 2 nm to 10 nm.
  • the seed layer 130 is formed on the first buffer layer 120.
  • the seed layer 130 may be formed of a material that allows the synthetic exchange diamagnetic layer 140 to grow crystals. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchange diamagnetic layer 140 to grow in a desired crystal direction.
  • it may be formed of a metal that facilitates the growth of crystals in the (111) direction of the face centered cubic (FCC) or the (001) direction of the hexagonal close-packed structure (HCP). have.
  • the seed layer 130 includes tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt (Co), aluminum (Al), and tungsten (W). It may include a metal or an alloy thereof selected from the group consisting of.
  • the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1nm to 3nm.
  • Synthetic exchange diamagnetic layer 140 is formed on seed layer 130.
  • the synthetic exchange diamagnetic layer 140 serves to fix the magnetization of the pinned layer 160.
  • the synthetic exchange diamagnetic layer 140 includes a first magnetic layer 141, a nonmagnetic layer 142, and a second magnetic layer 143. That is, in the synthetic exchange diamagnetic layer 140, the first magnetic layer 141 and the second magnetic layer 143 are antiferromagnetically coupled to each other through the nonmagnetic layer 142.
  • the first magnetic layer 141 and the second magnetic layer 143 may have a crystal in the FCC 111 direction or the HCP 001 direction.
  • the magnetization directions of the first and second magnetic layers 141 and 143 are arranged antiparallel.
  • the first magnetic layer 141 is magnetized in an upward direction (that is, in the direction of the upper electrode 200).
  • the two magnetic layers 143 may be magnetized in the downward direction (ie, the substrate 100 direction).
  • the first magnetic layer 141 may be magnetized downward, and the second magnetic layer 143 may be magnetized upward.
  • the first magnetic layer 141 and the second magnetic layer 143 may be formed in a structure in which a magnetic metal and a nonmagnetic metal are alternately stacked.
  • a single metal or an alloy thereof selected from the group consisting of iron (Fe), cobalt (Co), nickel (Ni), and the like may be used, and chromium (Cr), platinum (Pt), palladium as a nonmagnetic metal may be used.
  • a single metal or alloy thereof selected from the group consisting of (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) and copper (Cu) Can be used.
  • the first magnetic layer 141 and the second magnetic layer 143 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n (where n is an integer of 1 or more). Can be.
  • the first magnetic layer 141 may be formed thicker than the second magnetic layer 143.
  • the first magnetic layer 141 may be formed of a plurality of layers, and the second magnetic layer 143 may be formed of a single layer.
  • the first magnetic layer 141 may be formed of a structure in which a magnetic metal and a nonmagnetic metal are repeatedly stacked a plurality of times, and the second magnetic layer 143 may be formed by stacking a magnetic metal and a nonmagnetic metal once, that is, in a single stacked structure. It can be formed as. For example, a plurality of first and second magnetic layers 141 and 143 may be stacked with the same material, and the first magnetic layer 141 may be formed with a greater number of stacks than the second magnetic layer 143.
  • the first magnetic layer 141 may be formed of [Co / Pt] 6 in which Co and Pt are repeatedly stacked six times
  • the second magnetic layer 143 may be formed of [Co in which Co and Pt are repeatedly stacked three times. / Pt] 3.
  • Co may be formed, for example, in a thickness of 0.3 nm to 0.5 nm
  • Pt may be formed in a thickness thinner or the same as Co, for example, in a thickness of 0.2 nm to 0.4 nm.
  • the nonmagnetic layer 142 is formed between the first magnetic layer 141 and the first magnetic layer 143, and is a nonmagnetic material that allows the first magnetic layer 141 and the second magnetic layer 143 to perform diamagnetic coupling.
  • the nonmagnetic layer 142 may be formed of one or an alloy thereof selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr).
  • Ru ruthenium
  • Rh rhodium
  • Os osmium
  • Re rhenium
  • Cr chromium
  • Ru ruthenium
  • the second magnetic layer 143 is formed of a single stacked structure, that is, a single layer, the thickness of the first magnetic layer 141 may also be reduced, thereby reducing the thickness of the entire memory device.
  • the sum of the magnetization values of the first magnetic layer 183 and the magnetization values of the second magnetic layer 143 and the pinned layer 160 should be the same with respect to the nonmagnetic layer 142.
  • the first magnetic layer is formed so that the sum of the magnetization values of the second magnetic layer 143 and the pinned layer 160 and the magnetization value of the first magnetic layer 141 are the same.
  • 141 is formed by increasing the number of repetitions more than the second magnetic layer 143.
  • the present invention by forming the second magnetic layer 143 in a single structure, the number of times of stacking the first magnetic layer 141 can be reduced than before, and thus the overall thickness of the memory device can be reduced.
  • the separation layer 150 is formed on the synthetic exchange diamagnetic layer 140.
  • the isolation layer 150 is formed of a material capable of improving the crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170, and the free layer 180.
  • the separation layer 150 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W).
  • W tungsten
  • the polycrystalline isolation layer 150 when the polycrystalline isolation layer 150 is formed, an amorphous magnetic tunnel junction formed on the upper portion thereof is grown along the crystal direction of the isolation layer 150. Then, when the heat treatment is performed for vertical magnetic anisotropy, the magnetic tunnel junction is formed. Crystallinity can be improved than before. Particularly, when the W is used as the separation layer 150, crystallization is performed after the high temperature heat treatment of 400 ° C. or higher, for example, 400 ° C. to 500 ° C., thereby suppressing diffusion of heterogeneous materials into the tunnel barrier 170, and furthermore, fixing layer 160. ) And the free layer 180 may be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction.
  • the separation layer 150 may be formed, for example, in a thickness of 0.2 nm to 0.5 nm.
  • the magnetization direction of the pinned layer 160 is fixed only by ferro coupling of the second magnetic layer 143 and the pinned layer 160 of the synthetic exchange diamagnetic layer 140, but the separation layer 150 using W is When formed to a thickness exceeding 0.5 nm, the magnetization direction of the pinned layer 160 is not fixed due to an increase in the thickness of the separation layer 150, and has the same magnetization direction as that of the free layer 180, so that the same magnetization direction and other required in the MRAM device are different. The magnetization direction does not occur, so it does not operate as a memory.
  • the pinned layer 160 is formed on the separation layer 150 and is formed of a ferromagnetic material.
  • the pinned layer 160 is fixed in one direction in a magnetic field within a predetermined range, and may be formed of a ferromagnetic material.
  • magnetization may be fixed in a direction from top to bottom.
  • the pinned layer 160 may be, for example, a multilayer in which a full-heusler semimetal-based alloy, an amorphous rare earth element alloy, a ferromagnetic metal, and a nonmagnetic metal are alternately stacked. It can be formed using a ferromagnetic material such as a thin film, an alloy having a L10 type crystal structure, or a cobalt-based alloy.
  • the full-heussler semimetal-based alloys include CoFeAl and CoFeAlSi, and the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the alloy having a L10 type crystal structure includes Fe 50 Pt 50, Fe 50 Pd 50, Co 50 Pt 50, Fe 30 Ni 20 Pt 50, Co 30 Ni 20 Pt 50, and the like.
  • Cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB and the like.
  • the CoFeB single layer may be formed thicker than the multilayer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio.
  • CoFeB is easier to etch than a metal such as Pt or Pd
  • a CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd.
  • CoFeB may have horizontal magnetization as well as vertical magnetization by adjusting the thickness. Accordingly, an embodiment of the present invention forms a pinned layer 160 using a CoFeB monolayer, and CoFeB is formed into an amorphous and then textured into the BCC 100 by heat treatment.
  • the tunnel barrier 170 is formed on the pinned layer 160 to separate the pinned layer 160 and the free layer 180.
  • the tunnel barrier 170 enables quantum mechanical tunneling between the pinned layer 160 and the free layer 180.
  • the tunnel barrier 170 may include magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (SiNx), aluminum nitride (AlNx), or the like. It can be formed as.
  • polycrystalline magnesium oxide is used as the tunnel barrier 170. Magnesium oxide is then textured into BCC 100 by heat treatment.
  • the free layer 180 is formed on the tunnel barrier 170.
  • the free layer 180 may be changed from one direction to another direction in which magnetization is not fixed in one direction. That is, the free layer 180 may have the same magnetization direction as that of the pinned layer 160 (ie, parallel), or may be opposite (ie, anti-parallel).
  • the magnetic tunnel junction may be used as a memory device by mapping information of '0' or '1' to resistance values that vary depending on the magnetization arrangement of the free layer 180 and the pinned layer 160. For example, when the magnetization direction of the free layer 180 is parallel to the pinned layer 160, the resistance value of the magnetic tunnel junction becomes small, and this case may be defined as data '0'.
  • the free layer 180 may include, for example, a full-heusler semimetal alloy, an amorphous rare earth element alloy, a multilayer thin film in which magnetic metals and nonmagnetic metals are alternately stacked, or an L10 type crystal structure. It may be formed of a ferromagnetic material such as an alloy having. Meanwhile, the free layer 180 may be formed as a stacked structure of the first free layer 181, the insertion layer 182, and the second free layer 183.
  • the free layer 180 may be formed in the structure of the first and second free layers 181 and 183 which are vertically separated by the insertion layer 182.
  • the first and second free layers 181 and 183 may have magnetizations in the same direction and may have magnetizations in different directions.
  • the first and second free layers 181 and 183 may each have a vertical magnetization
  • the first free layer 181 may have a vertical magnetization
  • the second free layer 183 may have a horizontal magnetization.
  • the insertion layer 182 may be formed of a material having a bcc structure having no magnetization.
  • the first free layer 181 may be magnetized vertically
  • the insertion layer 182 may not be magnetized
  • the second free layer 183 may be magnetized vertically or horizontally.
  • the first and second free layers 181 and 183 may be formed of CoFeB, respectively, and the first free layer 181 may be formed to have a thickness thinner or the same as that of the second free layer 183.
  • the insertion layer 182 may be formed to a thickness thinner than the first and second free layers 183.
  • the first and second free layers 181 and 183 are formed to a thickness of 0.5 nm to 1.5 nm using CoFeB, and the insertion layer 182 is formed of a material having a bcc structure, for example, W of 0.2 nm. It can be formed in thickness of -0.5 nm.
  • the second buffer layer 190 is formed on the free layer 180.
  • the second buffer layer 190 may be formed of magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), or the like. That is, the second buffer layer 190 may be formed of an oxide. In an exemplary embodiment of the present invention, polycrystalline magnesium oxide is used as the second buffer layer 190.
  • the second buffer layer 190 is formed to allow the free layer 180 to have vertical magnetic characteristics. That is, the oxygen of the second buffer layer 190 diffuses into the free layer 180 and combines with the material in the free layer 180 so that the free layer 180 has vertical magnetic characteristics. Meanwhile, the second buffer layer 190 may be formed to have a thickness of, for example, 0.8 nm to 1.2 nm.
  • the capping layer 200 is formed on the second buffer layer 190.
  • the capping layer 200 is formed of a polycrystalline material, for example, a conductive material having a bcc structure.
  • the capping layer 200 may be formed of tungsten (W).
  • the capping layer 210 may be formed of a polycrystalline material, thereby improving crystallinity of the magnetic tunnel junction below the capping layer 210. That is, when the amorphous magnetic tunnel junction is formed on the separation layer 150 of the bcc structure, the amorphous magnetic tunnel junction is grown along the crystal direction of the separation layer 150, and the capping layer of the bcc structure ( If the 200) is formed and subsequently heat treated, the crystallinity of the magnetic tunnel junction may be further improved.
  • the capping layer 200 serves to prevent diffusion of the upper electrode 210.
  • the capping layer 200 may be formed to have a thickness of, for example, 1 nm to 6 nm.
  • the upper electrode 210 is formed on the capping layer 200.
  • the upper electrode 210 may be formed using a conductive material, and may be formed of a metal, a metal oxide, a metal nitride, or the like.
  • the upper electrode 210 is a single selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) and aluminum (Al). It may be formed of a metal or an alloy thereof.
  • the lower electrode 110 is formed of a polycrystalline material, a synthetic exchange diamagnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Therefore, since the fcc (111) structure of the synthetic exchange diamagnetic layer 140 does not diffuse to the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction, thereby rapidly changing the magnetization direction of the magnetic tunnel junction. It can improve the operation speed of the memory.
  • the present invention forms at least one, preferably all, of the separation layer 150, the insertion layer 182 and the capping layer 200 by using a material having a bcc structure such as tungsten, even at a temperature of about 400 ° C.
  • Magnetic tunnel junctions can maintain vertical magnetic anisotropy. That is, after the upper electrode 210 is formed, a passivation process and a metal wiring process are performed at a temperature of about 400 ° C.
  • tantalum (Ta) tantalum is diffused at this temperature to form a magnetic tunnel.
  • the present invention can be formed of tungsten that does not diffuse to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction.
  • FIG. 13 is a schematic diagram showing a lattice constant of a magnetic tunnel junction with a double free layer according to a comparative example and an embodiment of the present invention. That is, a comparative example using Ta of a magnetic tunnel junction in which an MgO tunnel barrier, a CoFeB first free layer, an insertion layer, a CoFeB second free layer, and an MgO buffer layer is stacked as an insertion layer (Fig. 13 (a)) and W are insertion layers. It is a schematic diagram which shows the lattice constant of the Example used (FIG. 13 (b)).
  • the lattice constant of Ta is 330 pm and the lattice constant of the two CoFeB free layers is 286 pm, between the Ta interposition layer and the first and second CoFeB free layers.
  • the lattice structure mismatch rates of are -15.3% and 13.3%.
  • the lattice constant of W is 316 pm and the lattice structure mismatching ratio between the W insertion layer and the first and second CoFeB free layers is -10.4. % And 9.5%.
  • W has a lower lattice structure mismatch rate with CoFeB than Ta.
  • the embodiment using W as an insertion layer generates less diffusion into the free layer than the comparative example using Ta as an insertion layer.
  • materials having a lattice constant lower than Ta can be used as the separation layer, insertion layer, and capping layer.
  • the lattice constant lower than Ta is a bcc material and a 3d transition metal, vanadium (302pm), chromium (288pm), and molybdenum (315pm). ) May be used in place of W. That is, the lattice constant is less than 330 pm, for example, 280 pm or more and less than 330 pm, and a material having a bcc structure can be used as the separation layer, insertion layer, and capping layer material.
  • FIG. 14 and 15 illustrate a comparative magnetic anisotropy characteristic after a 400 ° C. heat treatment of a memory device according to a comparative example and an embodiment of the inventive concept. That is, the lower electrode, the synthetic exchange diamagnetic layer, the separation layer, the magnetic tunnel junction, the capping layer, and the upper electrode are stacked on the substrate, and the free layer of the magnetic tunnel junction has an insertion layer formed between the first and second free layers.
  • FIG. 14 the perpendicular magnetic anisotropy characteristics according to the comparative example in which the separation layer, the insertion layer, and the capping layer are each formed as Ta are illustrated in FIG. 14. 15 is shown. As shown in FIG. 14 and FIG.
  • the comparative examples and embodiments show that the perpendicular magnetic properties of the pinned layer and the synthetic exchange diamagnetic layer in the region of region 1.5 (kOe) or more (region a) or the region of region -1.5 [kOe] or less (c region) Almost the same.
  • region b which represent the perpendicular magnetic characteristics of the double free layer, that is, the dual information storage layer, to secure the tunnel magnetoresistance ratio.
  • the vertical magnetic property of the double free layer is deteriorated after heat treatment at 400 ° C., and thus cannot serve as information storage.
  • W since W is less diffused than Ta even after heat treatment at 400 ° C., the vertical magnetic properties of the double free layer are not degraded.
  • 16 and 17 illustrate perpendicular magnetic anisotropy characteristics of a double free layer (b region). That is, the vertical magnetic properties of the double free layer, that is, the dual information storage layer, from -500 [Oe] to 500 [Oe] appear.
  • the squareness Squareness
  • the vertical magnetization magnetic momet
  • the susceptibility of a single information storage layer is about 80 to 90 ⁇ .
  • FIG. 18 is a graph illustrating MR ratios according to changes in thickness of an insertion layer between a double free layer according to a comparative example and an embodiment of the present invention.
  • the comparative example maintained an MR ratio of 98% in the thickness of the Ta insertion layer in the range of 0.4 nm to 0.53 nm.
  • the Example maintained an MR ratio of 133% in the range of 0.3 nm to 0.53 nm in the thickness of the W insertion layer.
  • the magnetic tunnel junction does not deteriorate even in a subsequent process at 400 ° C.
  • the thickness where the Ta insertion layer can be used is 0.3 nm to 0.4 nm, when the W insertion layer is used, a thickness margin of about twice can be secured by 0.3 nm to 0.5 nm.
  • FIG. 19 is a cross-sectional view of a memory device according to an exemplary embodiment of the present invention, and a cross-sectional view of an STT-MRAM device.
  • a memory device may include a lower electrode 110, a first buffer layer 120, a seed layer 130, and a synthetic exchange diamagnetic layer 140 formed on a substrate 100.
  • the synthetic exchange diamagnetic layer 140 is formed of a laminated structure of the magnetic layer 141 and the nonmagnetic layer 142, and the pinned layer 160, the tunnel barrier 170, and the free layer 180 form a magnetic tunnel junction. That is, in the memory device according to the present invention, the synthetic exchange diamagnetic layer 140 is first formed on the substrate 100, and a magnetic tunnel junction is formed thereon.
  • the substrate 100 may use a semiconductor substrate.
  • the substrate 100 may use a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide substrate, or the like.
  • a silicon substrate is used.
  • a selection device including a transistor may be formed on the substrate 100.
  • an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection device, and a contact hole for exposing at least a portion of the selection device may be formed in the insulating layer.
  • the insulating layer may be formed using an amorphous silicon oxide film (SiO 2 ) or the like.
  • the lower electrode 110 is formed on the substrate 100.
  • the lower electrode 110 may be formed using a conductive material such as metal, metal nitride, or the like.
  • the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed of a single layer or may be formed of two or more layers.
  • the lower electrode 110 may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the lower electrode 110 may be formed in a dual structure of, for example, the first and second lower electrodes.
  • the first lower electrode may be formed on the substrate 100
  • the second lower electrode may be formed on the first lower electrode.
  • the first lower electrode may be formed on the insulating layer and may be formed inside the insulating layer, and thus may be connected to the selection element formed on the substrate 100. It may be.
  • the lower electrode 110 may be formed of a polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure.
  • the first lower electrode may be formed of a metal such as tungsten (W)
  • the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).
  • the first buffer layer 120 is formed on the lower electrode 110.
  • the first buffer layer 120 may be formed of a material having excellent conformity with the lower electrode 110 in order to resolve the lattice constant mismatch between the lower electrode 110 and the seed layer 130.
  • the first buffer layer 120 may be formed using tantalum (Ta) having excellent lattice matching with TiN.
  • Ta tantalum
  • the amorphous first buffer layer 120 may be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by heat treatment. Can be.
  • the first buffer layer 120 may be formed to have a thickness of, for example, 2 nm to 10 nm.
  • the seed layer 130 is formed on the first buffer layer 120.
  • the seed layer 130 may be formed of a material that allows the synthetic exchange diamagnetic layer 140 to grow crystals. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchange diamagnetic layer 140 to grow in a desired crystal direction.
  • it may be formed of a metal that facilitates the growth of crystals in the (111) direction of the face centered cubic (FCC) or the (001) direction of the hexagonal close-packed structure (HCP). have.
  • the seed layer 130 includes tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt (Co), aluminum (Al), and tungsten (W). It may include a metal or an alloy thereof selected from the group consisting of.
  • the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1nm to 3nm.
  • Synthetic exchange diamagnetic layer 140 is formed on seed layer 130.
  • the synthetic exchange diamagnetic layer 140 serves to fix the magnetization of the pinned layer 160.
  • the synthetic exchange diamagnetic layer 140 includes a magnetic layer 141 and a nonmagnetic layer 142. That is, the synthetic exchange diamagnetic layer of the present invention includes one magnetic layer and one nonmagnetic layer, respectively.
  • the magnetic layer 141 may have a crystal in the FCC (111) direction or HCP (001) direction.
  • the magnetic layer 141 may be magnetized in an upper direction (ie, an upper electrode 220 direction) or a lower direction (ie, a direction of the substrate 100).
  • the magnetic layer 141 may have a structure in which magnetic metals and nonmagnetic metals are alternately stacked.
  • a magnetic metal a single metal or an alloy thereof selected from the group consisting of iron (Fe), cobalt (Co), nickel (Ni), and the like may be used, and chromium (Cr), platinum (Pt), palladium as a nonmagnetic metal may be used.
  • a single metal or alloy thereof selected from the group consisting of (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) and copper (Cu) Can be used.
  • the magnetic layer 141 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n (where n is an integer of 1 or more). That is, the magnetic layer 141 may be formed of a structure in which a magnetic metal and a nonmagnetic metal are repeatedly stacked a plurality of times. For example, the magnetic layer 141 may be formed of [Co / Pt] 3 in which Co and Pt are repeatedly stacked three times.
  • Co may be formed, for example, in a thickness of 0.3 nm to 0.5 nm
  • Pt may be formed in a thickness thinner or the same as Co, for example, in a thickness of 0.2 nm to 0.4 nm.
  • the nonmagnetic layer 142 may be formed of a nonmagnetic material, for example, alone or these selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr). It may be formed of an alloy of, preferably may be formed of ruthenium (Ru).
  • the nonmagnetic layer 141 may have a structure of Co / Ru / Co. In this way, one magnetic layer 141 is formed to form the synthetic exchange diamagnetic layer 140, thereby reducing the thickness of the synthetic exchange diamagnetic layer 140, thereby reducing the thickness of the entire memory device.
  • the second buffer layer 150 is formed on the synthetic exchange diamagnetic layer 140. That is, the second buffer layer 150 is formed on the nonmagnetic layer 142.
  • the second buffer layer 150 may be formed of a magnetic layer having a single layer structure.
  • the second buffer layer 150 may have a crystal in the FCC 111 direction or the HCP 001 direction. Accordingly, the second buffer layer 150 is antiferromagnetically coupled to the magnetic layer 141 of the synthetic exchange diamagnetic layer 140 via the nonmagnetic layer 142.
  • the magnetic layers 141 and the second buffer layer 150 are arranged in the anti-parallel direction, for example, the magnetic layer 141 is magnetized in the upper direction (ie, the direction of the upper electrode 220), the second buffer layer 150 may be magnetized in a downward direction (ie, in the direction of the substrate 100). On the contrary, the magnetic layer 141 may be magnetized downward, and the second buffer layer 150 may be magnetized upward.
  • the second buffer layer 150 may have a structure in which a magnetic metal and a nonmagnetic metal are stacked once.
  • a magnetic metal a single metal or an alloy thereof selected from the group consisting of iron (Fe), cobalt (Co), nickel (Ni), and the like may be used, and chromium (Cr), platinum (Pt), palladium as a nonmagnetic metal may be used.
  • a single metal or alloy thereof selected from the group consisting of (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) and copper (Cu) Can be used.
  • the second buffer layer 150 may be formed of Co / Pd, Co / Pt, or CoFe / Pt.
  • the second buffer layer 150 may be formed of a single stacked structure in which a magnetic metal and a nonmagnetic metal are stacked once, that is, a single stacked structure.
  • Co may be formed, for example, in a thickness of 0.3 nm to 0.5 nm
  • Pt may be formed in a thickness thinner or the same as Co, for example, in a thickness of 0.2 nm to 0.4 nm.
  • the sum of the magnetization values of the magnetic layer 141 and the magnetization values of the second buffer layer 150 and the pinned layer 170 should be the same with respect to the nonmagnetic layer 142.
  • the separation layer 160 is formed on the second buffer layer 150.
  • the separation layer 160 is formed, the magnetization of the synthetic exchange diamagnetic layer 140 and the pinned layer 170 is generated independently of each other.
  • the isolation layer 160 is formed of a material capable of improving the crystallinity of the magnetic tunnel junction including the pinned layer 170, the tunnel barrier 180, and the free layer 190.
  • the separation layer 160 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W).
  • W tungsten
  • the polycrystalline isolation layer 160 when the polycrystalline isolation layer 160 is formed, an amorphous magnetic tunnel junction formed thereon is grown along the crystal direction of the isolation layer 160. Then, when the heat treatment is performed for vertical magnetic anisotropy, the magnetic tunnel junction is formed. Crystallinity can be improved than before.
  • the W when used as the separation layer 160, crystallization is performed after the high temperature heat treatment of 400 ° C. or higher, for example, 400 ° C. to 500 ° C., thereby suppressing diffusion of heterogeneous materials into the tunnel barrier 180 and furthermore, fixing layer 170.
  • the free layer 190 may be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction.
  • the separation layer 160 may be formed, for example, in a thickness of 0.2 nm to 0.5 nm.
  • the magnetization direction of the pinned layer 170 is fixed only when the synthetic exchange diamagnetic layer 140 and the pinned layer 170 are ferrocoupled, but the separation layer 160 using W has a thickness exceeding 0.5 nm.
  • the magnetization direction of the pinned layer 170 is not fixed due to an increase in the thickness of the separation layer 160 and has the same magnetization direction as the free layer 190, so that the same magnetization direction and other magnetization directions required for the MRAM device do not occur. Does not work.
  • the pinned layer 170 is formed on the separation layer 160 and is formed of a ferromagnetic material.
  • the pinned layer 170 is fixed in one direction in a magnetic field within a predetermined range, and may be formed of a ferromagnetic material. For example, magnetization may be fixed in a direction from top to bottom.
  • the pinned layer 170 is, for example, a multi-layered alloy in which a full-Heusler semimetal-based alloy, an amorphous rare earth element alloy, a ferromagnetic metal, and a nonmagnetic metal are alternately stacked. It can be formed using a ferromagnetic material such as a thin film, an alloy having a L10 type crystal structure, or a cobalt-based alloy.
  • the full-heussler semimetal-based alloys include CoFeAl and CoFeAlSi, and the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo, and GdTbCo.
  • the alloy having a L10 type crystal structure includes Fe 50 Pt 50, Fe 50 Pd 50, Co 50 Pt 50, Fe 30 Ni 20 Pt 50, Co 30 Ni 20 Pt 50, and the like.
  • Cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB and the like.
  • the CoFeB single layer may be formed thicker than the multilayer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio.
  • CoFeB is easier to etch than a metal such as Pt or Pd
  • a CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd.
  • CoFeB may have horizontal magnetization as well as vertical magnetization by adjusting the thickness. Accordingly, an embodiment of the present invention forms a pinned layer 170 using a CoFeB monolayer, and CoFeB is formed into an amorphous and then textured into the BCC 100 by heat treatment.
  • the tunnel barrier 180 is formed on the pinned layer 170 to separate the pinned layer 170 and the free layer 190.
  • the tunnel barrier 180 enables quantum mechanical tunneling between the pinned layer 170 and the free layer 190.
  • the tunnel barrier 180 may include magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (SiNx), aluminum nitride (AlNx), or the like. It can be formed as.
  • polycrystalline magnesium oxide is used as the tunnel barrier 180. Magnesium oxide is then textured into BCC 100 by heat treatment.
  • the free layer 190 is formed on the tunnel barrier 180.
  • the free layer 180 may be changed from one direction to another direction in which magnetization is not fixed in one direction. That is, the free layer 190 may have the same magnetization direction as that of the pinned layer 170 (ie, parallel), or may be opposite (ie, anti-parallel).
  • the magnetic tunnel junction may be used as a memory device by mapping information of '0' or '1' to resistance values that vary depending on the magnetization arrangement of the free layer 190 and the pinned layer 170. For example, when the magnetization direction of the free layer 190 is parallel to the pinned layer 170, the resistance value of the magnetic tunnel junction becomes small, and this case may be defined as data '0'.
  • the free layer 190 may include, for example, a full-heusler semimetal alloy, an amorphous rare earth element alloy, a multilayer thin film in which magnetic metals and nonmagnetic metals are alternately stacked, or an L10 type crystal structure. It may be formed of a ferromagnetic material such as an alloy having.
  • the free layer 190 may be formed as a stacked structure of the first free layer 191, the insertion layer 192, and the second free layer 193.
  • the free layer 190 may be formed in the structure of the first and second free layers 191 and 193 which are vertically separated by the insertion layer 192.
  • the first and second free layers 191 and 193 may have magnetizations in the same direction and may have magnetizations in different directions.
  • the first and second free layers 191 and 193 may each have a vertical magnetization
  • the first free layer 191 may have a vertical magnetization
  • the second free layer 193 may have a horizontal magnetization. have.
  • the insertion layer 192 may be formed of a material having a bcc structure having no magnetization.
  • the first free layer 191 may be magnetized vertically
  • the insertion layer 192 may not be magnetized
  • the second free layer 193 may be magnetized vertically or horizontally.
  • the first and second free layers 191 and 193 may be formed of CoFeB, respectively, and the first free layer 191 may be formed to have a thickness thinner or the same as that of the second free layer 193.
  • the insertion layer 192 may be formed to be thinner than the first and second free layers 193.
  • the first and second free layers 191 and 193 are formed to a thickness of 0.5 nm to 1.5 nm using CoFeB, and the insertion layer 192 is formed of a material having a bcc structure, for example, W of 0.2 nm. It can be formed in thickness of -0.5 nm.
  • the third buffer layer 200 is formed on the free layer 190.
  • the third buffer layer 200 can be formed of a magnesium oxide (MgO), aluminum oxide (Al 2 O 3), silicon oxide (SiO 2), tantalum oxide (Ta 2 O 5) or the like. That is, the third buffer layer 200 may be formed of oxide. In an embodiment of the present invention, polycrystalline magnesium oxide is used as the third buffer layer 200.
  • the third buffer layer 200 is formed so that the free layer 190 has a perpendicular magnetic property. That is, the oxygen of the third buffer layer 200 diffuses into the free layer 190 and is combined with the material in the free layer 190 so that the free layer 190 has a perpendicular magnetic property.
  • the third buffer layer 200 can be formed, for example, to a thickness of 0.8nm to 1.2nm.
  • the capping layer 210 is formed on the third buffer layer 200.
  • the capping layer 210 is formed of a polycrystalline material, for example, a conductive material having a bcc structure.
  • the capping layer 210 may be formed of tungsten (W).
  • W tungsten
  • the capping layer 210 may be formed of a polycrystalline material, thereby improving crystallinity of the magnetic tunnel junction below the capping layer 210. That is, when the amorphous magnetic tunnel junction is formed on the separation layer 160 of the bcc structure, the amorphous magnetic tunnel junction is grown along the crystal direction of the separation layer 160, and the capping layer of the bcc structure ( If the 210 is formed and subsequently heat treated, the crystallinity of the magnetic tunnel junction may be further improved.
  • the capping layer 210 serves to prevent diffusion of the upper electrode 220.
  • the capping layer 210 may be formed, for example, in a thickness of 1 nm to 6 nm.
  • the upper electrode 220 is formed on the capping layer 210.
  • the upper electrode 220 may be formed using a conductive material, and may be formed of metal, metal oxide, metal nitride, or the like.
  • the upper electrode 220 is a single selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) and aluminum (Al). It may be formed of a metal or an alloy thereof.
  • the lower electrode 110 is formed of a polycrystalline material, a synthetic exchange diamagnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Therefore, since the fcc (111) structure of the synthetic exchange diamagnetic layer 140 does not diffuse to the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction, thereby rapidly changing the magnetization direction of the magnetic tunnel junction. It can improve the operation speed of the memory.
  • the synthetic exchange diamagnetic layer 140 in the structure of the magnetic layer 141 and the nonmagnetic layer 142, the thickness of the synthetic exchange diamagnetic layer 140 may be reduced to reduce the thickness of the entire memory device.
  • the synthetic exchange diamagnetic layer 140 is conventionally formed in the structure of a nonmagnetic layer between two magnetic layers, the present invention is formed of one magnetic layer and one nonmagnetic layer. Therefore, the time can be shortened in a subsequent etching process and the like, and the aspect ratio of the device after etching is lowered, thereby enabling a stable process.
  • a process cost may be reduced by reducing the amount of material used.
  • FIG. 20 is a diagram illustrating a magnetic resistance (MR) ratio of the comparative example and the embodiment of the present invention according to the thickness of the separation layer. That is, a magnetic tunnel junction, a capping layer, and an upper electrode including a lower electrode, a seed layer, a synthetic exchange diamagnetic layer, a separation layer, and a free layer having a double structure are stacked and formed from a substrate, and the comparative example uses a first synthetic exchange diamagnetic layer.
  • the magnetic layer, the nonmagnetic layer, and the second magnetic layer were formed in the structure.
  • the synthetic exchange diamagnetic layer was formed in the structure of the magnetic layer and the nonmagnetic layer.
  • the first magnetic layer was formed of [Co / Pt] 6, and the second magnetic layer was formed of [Co / Pt] 3.
  • the magnetic layer was formed of [Co / Pt] 3.
  • a buffer layer was formed of Co / Pt between the synthetic exchange diamagnetic layer and the separation layer.
  • the separation layer was formed using W, and the thickness was varied from 0.1 nm to 0.5 nm.
  • Comparative Example (A) shows a maximum magnetic resistance ratio of about 160% at a thickness of 0.2 nm to 0.3 nm.
  • the separation layer has a maximum magnetic resistance ratio of about 179% at a thickness of 0.2nm to 0.3nm. Therefore, the embodiment of the present invention can be seen that the magnetoresistance ratio is about 20% higher than the comparative example. This is because as the thickness of the synthetic exchange diamagnetic layer decreases, the amount of metal diffused into the magnetic tunnel junction also decreases.
  • FIG. 21 shows the tunnel magnetoresistance ratio according to the position of the synthetic exchange diamagnetic layer and the thickness of the separation layer. That is, the magnetoresistance ratios in the case where the synthetic exchange diamagnetic layer each having one magnetic layer and the nonmagnetic layer are located above the tunnel magnetic junction (Example 1) and below the tunnel magnetic junction (Example 2) Indicated.
  • Example 1 was formed by stacking a lower electrode, a seed layer, a tunnel magnetic junction having a double free layer, a separation layer, a synthetic exchange diamagnetic layer, a capping layer, and an upper electrode according to the present invention.
  • Example 2 On top of this, a lower electrode, a seed layer, a tunnel magnetic junction, a capping layer, and an upper electrode having a synthetic exchange diamagnetic layer, a separation layer, and a double free layer according to the present invention were stacked.
  • the separation layer exhibits a maximum magnetic resistance ratio of about 158% at a thickness of 0.55 nm.
  • Example 2 (D) the separation layer has a maximum magnetic resistance ratio of about 179% at a thickness of 0.2 nm to 0.3 nm. Accordingly, it can be seen that Example 2 of the present invention has a magnetoresistance ratio of about 20% higher than that of Comparative Example 2. This is because when the synthetic exchange diamagnetic layer is formed on the upper side of the magnetic tunnel junction, the material of the synthetic exchange diamagnetic layer diffuses into the magnetic tunnel junction. This is because it does not spread to the tunnel junction.

Abstract

본 발명은 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 자기 터널 접합과 캐핑층 사이에 확산 배리어가 형성된 메모리 소자를 제시한다. 또한, 본 발명은 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 시드층은 합성 교환 반자성층이 fcc(111) 방향으로 성장되도록 하는 물질로 형성된 메모리 소자를 제시한다. 또한, 본 발명은 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 자기 터널 접합은 두개의 자유층 사이에 형성된 삽입층을 포함하고, 분리층, 삽입층 및 캐핑층의 적어도 하나는 bcc 구조의 물질로 형성된 메모리 소자를 제시한다. 또한, 본 발명은 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 구비하는 메모리 소자를 제시한다.

Description

메모리 소자
본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.
플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.
자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 1015 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.
또한, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 분리층이 형성되며, 분리층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 분리층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 분리층 및 캐핑층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다. 즉, 기판을 중심으로 자기 터널 접합이 하측에 형성되고 합성 교환 반자성층이 상측에 형성된다.
그런데, bcc(100) 방향으로 텍스처링되는 자기 터널 접합 상측에 fcc(111)의 합성 교환 반자성층이 형성되므로 합성 교환 반자성층을 형성할 때 fcc(111) 구조가 자기 터널 접합으로 확산되어 bcc(100) 결정을 악화시킬 수 있다. 즉, 합성 교환 반자성층을 형성할 때 그 물질의 일부가 자기 터널 접합으로 확산되어 자기 터널 접합의 결정성을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.
이러한 문제를 해결하기 위해 기판 상에 합성 교환 반자성층을 먼저 형성한 후 그 상부에 자기 터널 접합을 형성할 수 있다. 이때, 시드층 상에 합성 교환 반자성층을 형성하는데, 시드층은 Ru, Hf 및 Ta 중 어느 하나를 이용하여 형성한다. 이렇게 합성 교환 반자성층 상에 자기 터널 접합이 형성되는 경우 자기 터널 접합의 고정층을 수직 방향으로 고정시키기 위해 합성 교환 반자성층은 fcc(111) 방향으로 성장되어야 한다. 그러나, 일반적으로 시드층으로 이용되는 Ru, Hf 및 Ta는 합성 교환 반자성층의 fcc(111) 방향으로의 성장에 적합하지 않아 자기 터널 접합이 높은 자기 저항(Magnetic Resistance; MR)비를 구현하기 어렵다.
또한, 이렇게 메모리 소자를 형성한 후 패시베이션 공정 및 금속 배선 공정 등을 실시하는데, 이러한 공정은 약 400℃의 온도에서 실시된다. 그런데, 분리층 및 캐핑층으로 형성된 Ta가 자기 터널 접합으로 확산되어 자기 터널 접합의 수직 자기 이방성이 저하되고, 그에 따라 높은 자기 저항비를 구현하기 어렵다.
또한, 합성 교환 반자성층은 다층 구조의 제 1 자성층과, 비자성층, 그리고 다층 구조의 제 2 자성층을 적층한 구조가 주로 이용된다. 예를 들어 제 1 자성층은 Co 및 Pt를 적어도 6회 반복하여 적층하고 제 2 자성층은 Co 및 Pt를 적어도 3회 반복 적층하여 형성한다. 이렇게 제 1 및 제 2 자성층이 각각 다층 구조로 형성되기 때문에 메모리 소자의 두께가 두꺼워진다. 또한, 제 1 및 제 2 자성층으로 희토류(rare-earth)를 많이 이용하므로 공정 단가도 높아지게 된다.
본 발명은 기판 상에 합성 교환 반자성층 및 자기 터널 접합이 적층된 메모리 소자를 제공한다. 또한, 본 발명은 자기 터널 접합 상에 형성된 캐핑층 물질의 확산을 방지할 수 있는 메모리 소자를 제공한다.
본 발명은 합성 교환 반자성층 상에 자기 터널 접합이 형성된 메모리 소자를 제공한다. 또한, 본 발명은 자기 저항비를 향상시킬 수 있는 메모리 소자를 제공한다. 또한, 본 발명은 합성 교환 반자성층이 fcc(111) 방향으로 성장되어 자기 터널 접합의 고정층의 자화가 수직 방향으로 고정되도록 하는 메모리 소자를 제공한다.
본 발명은 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다. 또한, 본 발명은 합성 교환 반자성층 물질의 자기 터널 접합으로의 확산을 방지하여 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다. 또한, 본 발명은 분리층 및 캐핑층 물질의 자기 터널 접합으로의 확산을 방지하여 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다.
본 발명은 합성 교환 반자성층 물질의 자기 터널 접합으로의 확산을 방지하여 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다. 또한, 본 발명은 합성 교환 반자성층의 두께를 줄여 공정 단가를 줄이고 전체적인 두께를 줄일 수 있는 메모리 소자를 제공한다.
본 발명의 일 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 상기 자기 터널 접합과 캐핑층 사이에 확산 배리어가 형성된다.
상기 자기 터널 접합과 상기 확산 배리어 사이에 형성된 산화물층을 더 포함한다.
상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층이 적층되고, 상기 자유층은 제 1 자화층, 자화를 갖지 않는 삽입층 및 제 2 자화층을 포함한다.
상기 자유층은 수직 자기 이방성을 가진다.
상기 캐핑층은 bcc 구조를 갖는 물질로 형성되며, W를 포함하는 물질로 형성된다.
상기 확산 배리어는 상기 캐핑층 물질보다 원자 사이즈가 작은 물질로 형성된다.
상기 확산 배리어는 Fe, Cr, Mo, V 중 적어도 하나로 형성된다.
상기 확산 배리어는 0.1㎚ 내지 0.7㎚의 두께로 형성된다.
본 발명의 다른 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 상부 전극이 적층 형성되며, 상기 자기 터널 접합은 이중 자유층을 포함하고, 상기 자기 터널 접합과 상부 전극 사이에 산화물층, 확산 배리어 및 캐핑층이 적층 형성되며, 상기 확산 배리어가 상기 캐핑층 물질의 적어도 상기 산화물층으로의 확산을 방지한다.
상기 산화물층은 MgO를 포함하고, 상기 확산 배리어는 Fe를 포함하며, 상기 캐핑층은 W를 포함한다.
상기 Fe는 0.1㎚ 내지 0.7㎚의 두께로 형성된다.
본 발명의 또 다른 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 상기 시드층은 상기 합성 교환 반자성층이 fcc(111) 방향으로 성장되도록 하는 물질로 형성된다.
상기 시드층은 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함한다.
상기 시드층은 2㎚ 내지 6㎚ 두께의 백금(Pt)으로 형성된다.
상기 백금의 두께에 따라 자기 저항비가 60% 내지 140%이다.
상기 자기 터널 접합은 고정층, 터널 배리어, 자유층을 포함하고, 상기 자유층은 제 1 및 제 2 자유층 사이에 삽입층이 형성된 구조를 갖는다.
상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함한다.
상기 분리층, 삽입층 및 캐핑층의 적어도 어느 하나는 bcc 구조를 갖는 물질로 형성된다.
본 발명의 또 다른 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 상기 시드층은 2㎚ 내지 6㎚ 두께로 형성된 백금(Pt)을 포함한다.
본 발명의 또 다른 양태에 따른 메모리 소자는 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 상기 자기 터널 접합은 두개의 자유층 사이에 형성된 삽입층을 포함하고, 상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 bcc 구조의 물질로 형성된다.
상기 합성 교환 반자성층 상에 자기 터널 접합이 형성된다.
상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함한다.
상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 격자 상수가 330pm 미만의 물질로 형성된다.
상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 텅스텐, 바나듐, 크롬, 몰리브덴 중 적어도 하나로 형성된다.
상기 캐핑층은 상기 분리층 및 삽입층보다 두껍게 형성되고 상기 분리층 및 삽입층은 서로 같거나 다른 두께로 형성된다.
상기 캐핑층은 1㎚ 내지 6㎚의 두께로 형성되고, 상기 분리층 및 삽입층은 0.2㎚ 내지 0.5㎚의 두께로 형성된다.
본 발명의 또 다른 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 상기 자기 터널 접합은 두개의 자유층 사이에 형성된 삽입층을 포함하고, 상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 격자 상수가 330pm 미만의 bcc 구조의 물질로 형성된다.
상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 텅스텐, 바나듐, 크롬, 몰리브덴 중 적어도 하나로 형성된다.
본 발명의 또 다른 양태에 따른 메모리 소자는 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며, 상기 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 구비한다.
상기 합성 교환 반자성층 상에 자기 터널 접합이 형성된다.
상기 합성 교환 반자성층과 상기 분리층 사이에 마련된 버퍼층을 더 포함한다.
상기 버퍼층은 단일층이 자성 물질로 형성되며, 상기 합성 교환 반자성층의 상기 자성층보다 얇게 형성된다.
상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함한다.
본 발명의 또 다른 양태에 따른 메모리 소자는 상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층을 포함하고, 상기 자유층은 제 1 및 제 2 자유층과, 이들 사이에 형성된 삽입층을 포함한다.
상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 제 2 자유층보다 얇거나 같은 두께로 형성된다.
상기 분리층은 bcc 구조의 물질로 형성되며, 0.1㎚ 내지 0.5㎚의 두께로 형성된다.
본 발명은 하부 전극을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.
또한, 본 발명은 자기 터널 접합과 캐핑층 사이에 확산 배리어를 형성함으로써 캐핑층 물질의 자기 터널 접합으로의 확산을 방지할 수 있다. 따라서, 자기 터널 접합의 정상 동작을 확보할 수 있어 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 시드층을 백금(Pt)를 포함하는 물질로 형성함으로써 합성 교환 반자성층이 fcc(111) 방향으로 잘 성장되도록 하고, 그에 따라 고정층의 자화를 수직 방향으로 고정시킬 수 있다. 따라서, 종래보다 높은 자기 저항비를 구현할 수 있다.
또한, 본 발명은 합성 교환 반자성층과 자기 터널 접합 사이의 분리층, 이중 자유층 사이의 삽입층, 그리고 자기 터널 접합 상부의 캐핑층 중 적어도 하나를 텅스텐 등의 bcc 구조의 물질을 이용하여 형성함으로써 약 400℃의 온도에서도 자기 터널 접합이 수직 자기 이방성을 유지할 수 있다.
또한, 본 발명은 합성 교환 반자성층을 각각 하나의 자성층 및 비자성층을 구비하도록 형성함으로써 합성 교환 반자성층의 두께를 줄일 수 있어 전체 메모리 소자의 두께를 줄일 수 있다. 그리고, 합성 교환 반자성층을 형성하기 위한 재료의 사용량을 줄여 공정 단가를 줄일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 확산 배리어의 두께에 따른 터널 자기 저항비를 도시한 도면.
도 3a, 도 3b, 도 4a 및 도 4b는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 자성 특성을 도시한 도면.
도 5 및 도 6은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진.
도 7 및 도 8은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 이온 확산 분포를 도시한 도면.
도 9는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 10은 시드층의 두께에 따른 비교 예와 본 발명의 실시 예의 자기 저항비를 도시한 도면.
도 11은 본 발명의 실시 예에 따른 시드층 두께에 따른 시드층의 표면 거칠기와 합성 교환 반자성층의 수직 자화율값을 도시한 도면.
도 12는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 13은 비교 예와 본 발명의 실시 예에 따른 이중 자유층을 갖는 자기 터널 접합의 격자 상수를 도시한 개략도.
도 14 및 도 15는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 400℃ 열처리 후의 수직 자기 이방성 특성을 도시한 도면.
도 16 및 도 17은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 400℃ 열처리 후의 이중 자유층의 수직 자기 이방성 특성을 나타낸 도면.
도 18은 비교 예 및 본 발명의 실시 예에 따른 이중 자유층 사이의 삽입층의 두께 변화에 따른 MR비를 나타낸 도면.
도 19는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 20은 분리층 두께에 따른 비교 예 및 본 발명의 실시 예의 자기 저항비를 도시한 도면.
도 21은 본 발명의 실시 예들의 합성 교환 반자성층의 위치와 분리층의 두께에 따른 터널 자기 저항비를 나타낸 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 분리층(150), 고정층(160), 터널 배리어(170), 자유층(180), 제 2 버퍼층(190), 확산 배리어(200), 캐핑층(210) 및 상부 전극(220)을 포함한다. 여기서, 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다. 즉, 기판(100) 상에 하부 전극(110)으로부터 상부 전극(220)이 순서대로 적층 형성되며, 본 발명의 일 실시 예는 기판(100) 상에 합성 교환 반자성층(140)이 먼저 형성된 후 자기 터널 접합이 형성된다.
기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.
하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.
제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.
시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.
합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)을 포함한다. 즉, 합성 교환 반자성층(140)은 제 1 자성층(141)과 제 2 자성층(143)이 비자성층(142)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(141)과 제 2 자성층(143)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 제 1 및 제 2 자성층(141, 143)의 자화 방향은 반평행하게 배열되는데, 예를 들어 제 1 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향)으로 자화되고, 제 2 자성층(143)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 제 1 자성층(141)은 하측 방향으로 자화되고, 제 2 자성층(143)은 상측 방향으로 자화될 수도 있다. 제 1 자성층(141) 및 제 2 자성층(143)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(141) 및 제 2 자성층(143)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 1 자성층(141)이 제 2 자성층(143)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(141)은 복수의 층으로 형성되고, 제 2 자성층(143)은 단일층으로 형성될 수 있다. 즉, 제 1 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있고, 제 2 자성층(143)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자성층(141, 143)이 동일 물질이 동일 두께로 복수 적층될 수 있는데, 제 1 자성층(141)이 제 2 자성층(143)보다 많은 적층 수로 형성될 수 있다. 예를 들어, 제 1 자성층(141)은 Co 및 Pt가 6회 반복 적층된 [Co/Pt]6으로 형성될 수 있고, 제 2 자성층(143)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 또한, 제 1 자성층(141)은 반복 적층된 Co/Pt, 즉 [Co/Pt]6 상에 Co가 더 형성될 수 있다. 즉, 제 1 자성층(141)은 Co가 Pt보다 한층 더 형성될 수 있고, 최상층의 Co는 그 하측의 Co보다 두껍게 형성될 수 있는데, 예를 들어, 0.5㎚∼0.7㎚의 두께로 형성될 수 있다. 그리고, 제 2 자성층(143)은 [Co/Pt]3 하측에 Co 및 Pt가 더 형성되고, 상측 Co가 더 형성될 수 있다. 즉, 비자성층(142) 상에 Co, Pt, [Co/Pt]3 및 Co가 적층되어 제 2 자성층(143)이 형성될 수 있다. 이때, [Co/Pt]3 하측의 Co는 [Co/Pt]3의 Co보다 같거나 두꺼운 두께, 예를 들어 0.5㎚∼0.7㎚의 두께로 형성될 수 있고, [Co/Pt]3 하측의 Pt는 [Co/Pt]3의 Pt와 동일 두께로 형성될 수 있으며, 상측의 Co는 [Co/Pt]3의 Co와 동일 두께로 형성될 수 있다. 비자성층(142)은 제 1 자성층(141)과 제 1 자성층(143)의 사이에 형성되며, 제 1 자성층(141) 및 제 2 자성층(143)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(142)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 한편, 제 2 자성층(143)이 단일 적층 구조, 즉 단일층으로 형성될 경우 제 1 자성층(141)의 두께도 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다. 즉, 비자성층(142)를 중심으로 제 1 자성층(183)의 자화값과 제 2 자성층(143) 및 고정층(160)의 자화값의 합이 동일해야 한다. 그런데, 제 2 자성층(143)을 복수 적층 구조로 형성하는 경우 제 2 자성층(143) 및 고정층(160)의 자화값의 합과 제 1 자성층(141)의 자화값이 동일하도록 하기 위해 제 1 자성층(141)은 제 2 자성층(143)보다 반복 회수를 더 증가시켜 형성한다. 그러나, 본 발명은 제 2 자성층(143)을 단일 구조로 형성함으로써 제 1 자성층(141)의 적층 회수를 종래보다 줄일 수 있고, 그에 따라 메모리 소자의 전체적인 두께를 줄일 수 있다.
분리층(150)은 합성 교환 반자성층(140) 상부에 형성된다. 분리층(150)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(150)은 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(150)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(150)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(150)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(150)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(170) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(160) 및 자유층(180)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(150)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)의 제 2 자성층(143)과 고정층(160)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, W를 이용한 분리층(150)이 0.5㎚를 초과하는 두께로 형성되면 분리층(150)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(180)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.
고정층(160)은 분리층(150) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다. 한편, 고정층(160)은 예를 들어 0.5㎚∼1.5㎚의 두께로 형성될 수 있다.
터널 배리어(170)는 고정층(160) 상에 형성되어 고정층(160)과 자유층(180)을 분리한다. 터널 배리어(170)는 고정층(160)과 자유층(180) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(170)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(170)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다. 한편, 터널 배리어(170)는 고정층(160)과 동일하거나 두껍게 형성될 수 있는데, 예를 들어 0.5㎚∼1.5㎚의 두께로 형성될 수 있다.
자유층(180)은 터널 배리어(170) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(180)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(180)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(180)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(180)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(180)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(180)은 제 1 자유층(181), 삽입층(182) 및 제 2 자유층(183)의 적층 구조로 형성될 수 있다. 즉, 자유층(180)은 삽입층(182)에 의해 상하 분리된 제 1 및 제 2 자유층(181, 183)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(181, 183)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(181)이 수직 자화를 갖고 제 2 자유층(183)이 수평 자화를 가질 수 있다. 또한, 삽입층(182)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(181)이 수직으로 자화되고, 삽입층(182)이 자화되지 않으며, 제 2 자유층(183)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(181, 183)은 각각 CoFeB로 형성되며, 제 1 자유층(181)이 제 2 자유층(183)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽압층(182)은 제 1 및 제 2 자유층(183)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(182)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다. 여기서, 제 1 및 제 2 자유층(181, 182)은 고정층(160)과 동일하거나 얇은 두께로 형성될 수 있고, 자유층(180) 전체 두께는 고정층(160)의 두께보다 두꺼울 수 있다. 한편, 제 1 자유층(181)은 수직 자화를 더 증대시키기 위해 Fe를 더 포함하여 형성될 수 있다. 즉, 제 1 자유층(181)은 Fe 및 CoFeB가 적층되어 형성될 수 있다. 이때, Fe는 CoFeB보다 얇은 두께로 형성될 수 있는데, 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있다.
제 2 버퍼층(190)은 자유층(180) 상에 형성된다. 이러한 제 2 버퍼층(190)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5) 등으로 형성될 수 있다. 즉, 제 2 버퍼층(190)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 제 2 버퍼층(190)로 다결정의 마그네슘 산화물을 이용한다. 이러한 제 2 버퍼층(190)은 자유층(180)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 제 2 버퍼층(190)의 산소가 자유층(180)으로 확산하여 자유층(180) 내의 물질과 결합함으로써 자유층(180)이 수직 자기 특성을 갖도록 한다. 한편, 제 2 버퍼층(190)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.
확산 배리어(200)는 제 2 버퍼층(190) 상에 형성된다. 이러한 확산 배리어(200)는 확산 배리어(200) 상에 형성되는 캐핑층(210) 구성 물질의 확산을 방지하기 위해 형성된다. 즉, 패시베이션 공정 및 배선 공정 등의 후속 공정을 실시할 때 캐핑층(210), 예를 들어 텅스텐이 하측의 자기 터널 접합으로 확산할 수 있다. 텅스텐이 자기 터널 접합으로 확산되면 자기 터널 접합의 수직 자기 특성에 문제를 발생시켜 소자의 특성을 열화시키게 된다. 이러한 캐핑층(210) 물질의 확산을 방지하기 위해 제 2 버퍼층(190)과 캐핑층(210) 사이에 확산 배리어(200)를 형성한다. 확산 배리어(200)는 텅스텐보다 원자 사이즈가 작은 물질로 형성될 수 있다. 예를 들어 확산 배리어(200)는 Fe, Cr, Mo, V 등의 물질로 형성될 수 있고, 바람직하게는 Fe로 형성될 수 있다. 또한, 확산 배리어(200)는 예를 들어 0.1㎚∼0.7㎚의 두께로 형성될 수 있다. 그런데, 확산 배리어(200), 예를 들어 Fe를 0.7㎚를 초과하여 두껍게 형성할 경우 Fe가 자기 특성을 갖기 때문에 수평 자기 특성을 나타낸다. 즉, Fe가 두껍게 형성되면 자기 터널 접합의 자유층(180)이 수직 자기 특성을 갖지 않고 수평 자기 특성을 가질 수 있다. 또한, 확산 배리어(200)를 얇게 형성할 경우 캐핑층(210) 물질의 확산 방지 효과가 크지 않을 수 있다. 따라서, 확산 배리어(200)는 캐핑층(210)의 확산을 방지하고 자기 터널 접합이 수평 자기 특성이 나타나지 않을 정도의 두께로 형성할 수 있는데, 예를 들어 0.1㎚∼0.7㎚로 형성할 수 있다.
캐핑층(210)은 확산 배리어(200) 상에 형성된다. 이러한 캐핑층(210)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(210)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(150) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(210)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(210)은 상부 전극(220)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(210)은 예를 들어 1㎚∼4㎚의 두께로 형성될 수 있다.
상부 전극(220)은 캐핑층(210) 상에 형성된다. 이러한 상부 전극(220)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(220)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 자기 터널 접합 상의 제 2 버퍼층(190)과 캐핑층(210) 사이에 확산 배리어(200)를 형성함으로써 캐핑층(210)의 확산을 방지할 수 있다. 즉, 자기 터널 접합과 캐핑층(210) 사이에 확산 배리어(200)가 형성됨으로써 후속 공정에서 캐핑층(210)의 구성 물질이 자기 터널 접합 측으로 확산되는 것을 방지할 수 있고, 그에 따라 자기 터널 접합의 정상 동작을 확보할 수 있어 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.
도 2는 확산 배리어의 두께에 따른 자기 저항(Tunnel Magnetic Resistance; TMR)비를 도시한 도면이다. 즉, 도 2는 확산 배리어를 형성하지 않은 비교 예의 메모리 소자와, 확산 배리어를 0.2㎚∼0.7㎚의 두께로 형성한 본 발명의 실시 예에 따른 메모리 소자의 자기 저항비를 측정한 그래프이다. 이때, 종래 예 및 본 발명의 실시 예는 구조 및 두께를 동일하게 형성하고 본 발명의 실시 예는 종래 예에 비해 확산 배리어를 더 형성하였다. 도 2에 도시된 바와 같이 확산 배리어를 형성하고 확산 배리어의 두께가 0.3㎚까지는 자기 저항비가 상승하다가 0.3㎚를 초과하여 0.7㎚까지는 감소하였다. 자기 저항비는 확산 배리어가 0.3㎚일 때 153%으로 최대인 것을 확인할 수 있다. 그러나, 확산 배리어의 두께가 0.2㎚ 이상 0.3㎚ 미만인 경우나 0.3㎚ 초과 0.7㎚ 이하인 경우에도 자기 저항비가 확산 배리어를 형성하지 않은 비교 예에 비해 증가하게 된다. 한편, 터널 자기 저항비는 CiPT(current in plane tunneling method) 방식의 장비를 통해 측정되었다. CiPT 측정 방식은 얇은 상부 전극 위에 두개의 프로브를 접합시켜 수 ㎛씩 간격을 차별화하여 측정하게 되며, 이때 수 ㎛ 간격씩 측정된 얇은 상부 전극과 두꺼운 하부 전극 사이의 저항들을 피팅하여 장비 자체에서 터널 자기 저항비를 산출하게 된다.
도 3a, 도 3b, 도 4a 및 도 4b는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 자성 특성을 도시한 도면이다. 즉, 도 3a 및 도 4a는 확산 배리어를 형성하지 않은 비교 예의 자기 터널 접합 및 자유층의 자성 특성을 도시한 도면이고, 도 3b 및 도 4b는 확산 배리어를 형성한 본 발명의 일 실시 예에 따른 자기 터널 접합 및 자유층의 자성 특성을 도시한 도면이다. 여기서, 도 3a 및 도 4a 내의 화살표는 하측으로부터 상측으로 합성 교환 반자성층의 제 1 자성층 및 제 2 자성층, 고정층 및 자유층의 자기 방향을 나타내며, 도 3b 및 도 4b은 수직 자기 이방성과 수평 자기 이방성을 나타낸다. 도 4a에 도시된 바와 같이 본 발명의 실시 예는 도 3a에 도시된 비교 예와 마찬가지로 자유층이 보자력과 스퀘어니스를 잘 유지함을 알 수 있다. 또한, 도 3b에 도시된 바와 같이 비교 예의 자유층은 수직 자화도가 165μemu이며 수평 자화도는 73μemu로서 수직 및 수평 자기 이방성이 모두 나타난다. 그러나, 도 4b에 도시된 바와 같이 본 발명의 실시 예의 자유층은 수직 자화도가 217μemu이며 수평 자화도는 수평 자기 이방성이 없이 자화도만 29μemu를 가지고 있다. 따라서, Fe를 이용하여 확산 배리어를 형성하면 수직 자기 이방성이 향상되며 수직 자기 이방성의 방해가 되는 수평 자기 이방성이 사라진 것을 확인할 수 있다.
도 5 및 도 6은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진이다. 즉, 도 5는 확산 배리어를 형성하지 않은 비교 예에 따른 메모리 소자의 TEM 사진이고, 도 6은 0.3㎚의 확산 배리어를 형성한 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진이다. 도 5의 비교 예에 따른 메모리 소자는 하측으로부터 상측으로 합성 교환 반자성층(SyAF), W 분리층, CoFeB 고정층, MgO 터널 배리어, CoFeB 제 1 자유층, W 삽입층, CoFeB 제 2 자유층, MgO 버퍼층 및 W 캐핑층이 적층 형성되고, 도 6의 본 발명의 실시 예에 따른 메모리 소자는 도 5의 메모리 소자에 MgO 버퍼층과 W 캐핑층 사이에 Fe 확산 배리어가 더 형성된다. 도 5에 도시된 바와 같이 Fe 확산 배리어를 형성하지 않은 비교 예의 경우 MgO 버퍼층이 비정질화되어 있는 것을 확인할 수 있다. 그러나, 도 6에 도시된 바와 같이 0.3㎚의 Fe가 확산 배리어로 형성된 경우 MgO 버퍼층이 고르게 결정화된 것을 확인할 수 있다.
도 7 및 도 8은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 이온 확산 분포를 각각 도시한 SIMS(Secondary ion mass spectroscopy) 결과이다. 도 7에 도시된 바와 같이 확산 배리어를 형성하지 않은 경우 캐핑층의 W 원자가 자기 터널 접합까지 확산된 것을 확인할 수 있고, 도 8에 도시된 바와 같이 Fe 확산 배리어를 형성한 경우 캐핑층의 W가 자기 터널 접합으로 확산되는 것을 확산 배리어가 방지하는 것을 확인할 수 있다. 따라서, 본 발명의 메모리 소자는 비교 예의 메모리 소자에 비해 캐핑층 형성 물질의 확산을 방지할 수 있고, 그에 따라 터널 자기 저항비를 향상시킬 수 있다.
이하에서는 도 9 내지 도 11을 참조하여 본 발명의 다른 실시 예에 따른 메모리 소자를 설명한다.
도 9는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 시드층(120), 합성 교환 반자성층(130), 분리층(140), 고정층(150), 터널 배리어(160), 자유층(170), 버퍼층(180), 캐핑층(190) 및 상부 전극(200)을 포함한다. 여기서, 합성 교환 반자성층(130)은 제 1 자성층(131), 비자성층(132) 및 제 2 자성층(133)의 적층 구조로 형성되며, 고정층(150), 터널 배리어(160) 및 자유층(170)은 자기 터널 접합을 이룬다. 즉, 본 발명에 따른 메모리 소자는 기판(100) 상에 합성 교환 반자성층(130)이 먼저 형성되고 그 상부에 자기 터널 접합이 형성된다.
기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.
하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 한편, 하부 전극(110) 상에 하부 전극(110)과 시드층(120)의 격자 상부 불일치를 해소하기 위한 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 버퍼층은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 버퍼층은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다.
시드층(120)은 하부 전극(110) 상에 형성된다. 이때, 하부 전극(110) 상에 버퍼층이 형성된 경우 시드층(120)은 버퍼층(120) 상에 형성된다. 시드층(120)은 합성 교환 반자성층(130)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(120)은 합성 교환 반자성층(130)의 제 1 및 제 2 자성층(131, 133)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: fcc)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: hcp)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(120)은 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(120)은 백금(Pt)으로 형성할 수 있고, 1㎚∼8㎚의 두께로 형성할 수 있다. 이렇게 백금을 시드층(120)으로 이용하는 경우 60%∼140%의 자기 저항비를 유지할 수 있다. 바람직하게는, 백금을 시드층(120)으로 이용하고, 3㎚∼5㎚의 두께로 형성하는 경우 120%∼140%의 자기 저항비를 유지할 수 있다.
합성 교환 반자성층(130)은 시드층(120) 상에 형성된다. 합성 교환 반자성층(130)은 고정층(150)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(130)은 제 1 자성층(131), 비자성층(132) 및 제 2 자성층(133)을 포함한다. 즉, 합성 교환 반자성층(130)은 제 1 자성층(131)과 제 2 자성층(133)이 비자성층(132)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(131)과 제 2 자성층(133)은 FCC(111) 방향 또는 hcp(001) 방향의 결정을 가질 수 있다. 또한, 제 1 및 제 2 자성층(131, 133)의 자화 방향은 반평행하게 배열되는데, 예를 들어 제 1 자성층(131)은 상측 방향(즉, 상부 전극(200) 방향)으로 자화되고, 제 2 자성층(133)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 제 1 자성층(131)은 하측 방향으로 자화되고, 제 2 자성층(133)은 상측 방향으로 자화될 수도 있다. 제 1 자성층(131) 및 제 2 자성층(133)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(131) 및 제 2 자성층(133)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 1 자성층(131)이 제 2 자성층(133)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(131)은 복수의 층으로 형성되고, 제 2 자성층(133)은 단일층으로 형성될 수 있다. 즉, 제 1 자성층(131)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있고, 제 2 자성층(133)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자성층(131, 133)이 동일 물질이 동일 두께로 복수 적층될 수 있는데, 제 1 자성층(131)이 제 2 자성층(133)보다 많은 적층 수로 형성될 수 있다. 예를 들어, 제 1 자성층(131)은 Co 및 Pt가 6회 반복 적층된 [Co/Pt]6으로 형성될 수 있고, 제 2 자성층(133)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 비자성층(132)은 제 1 자성층(131)과 제 1 자성층(133)의 사이에 형성되며, 제 1 자성층(131) 및 제 2 자성층(133)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(132)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 한편, 제 2 자성층(133)이 단일 적층 구조, 즉 단일층으로 형성될 경우 제 1 자성층(131)의 두께도 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다. 즉, 비자성층(132)를 중심으로 제 1 자성층(173)의 자화값과 제 2 자성층(133) 및 고정층(150)의 자화값의 합이 동일해야 한다. 그런데, 제 2 자성층(133)을 복수 적층 구조로 형성하는 경우 제 2 자성층(133) 및 고정층(150)의 자화값의 합과 제 1 자성층(131)의 자화값이 동일하도록 하기 위해 제 1 자성층(131)은 제 2 자성층(133)보다 반복 회수를 더 증가시켜 형성한다. 그러나, 본 발명은 제 2 자성층(133)을 단일 구조로 형성함으로써 제 1 자성층(131)의 적층 회수를 종래보다 줄일 수 있고, 그에 따라 메모리 소자의 전체적인 두께를 줄일 수 있다.
분리층(140)은 합성 교환 반자성층(130) 상부에 형성된다. 분리층(140)이 형성됨으로써 합성 교환 반자성층(130)과 고정층(150)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(140)은 고정층(150), 터널 배리어(160) 및 자유층(170)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(140)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(140)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(150), 터널 배리어(160) 및 자유층(170)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(140)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(140)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(140)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(160) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(150) 및 자유층(170)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(140)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(130)의 제 2 자성층(133)과 고정층(150)이 페로커플링(ferro coupling)되어야 고정층(150)의 자화 방향이 고정되지만, W를 이용한 분리층(140)이 0.5㎚를 초과하는 두께로 형성되면 분리층(140)의 두께 증가로 인하여 고정층(150)의 자화 방향이 고정되지 않고 자유층(170)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.
고정층(150)은 분리층(140) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(150)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(150)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(150)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.
터널 배리어(160)는 고정층(150) 상에 형성되어 고정층(150)과 자유층(170)을 분리한다. 터널 배리어(160)는 고정층(150)과 자유층(170) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(160)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(160)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.
자유층(170)은 터널 배리어(160) 상에 형성된다. 이러한 자유층(170)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(170)은 고정층(150)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(170)과 고정층(150)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(170)의 자화 방향이 고정층(150)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(170)의 자화 방향이 고정층(150)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(170)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(170)은 제 1 자유층(171), 삽입층(172) 및 제 2 자유층(173)의 적층 구조로 형성될 수 있다. 즉, 자유층(170)은 삽입층(172)에 의해 상하 분리된 제 1 및 제 2 자유층(171, 173)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(171, 173)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(171, 173)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(171)이 수직 자화를 갖고 제 2 자유층(173)이 수평 자화를 가질 수 있다. 또한, 삽입층(172)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(171)이 수직으로 자화되고, 삽입층(172)이 자화되지 않으며, 제 2 자유층(173)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(171, 173)은 각각 CoFeB로 형성되며, 제 1 자유층(171)이 제 2 자유층(173)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽입층(172)은 제 1 및 제 2 자유층(173)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(171, 173)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(172)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다.
버퍼층(180)은 자유층(170) 상에 형성된다. 이러한 버퍼층(180)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5) 등으로 형성될 수 있다. 즉, 버퍼층(180)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 버퍼층(180)로 다결정의 마그네슘 산화물을 이용한다. 이러한 버퍼층(180)은 자유층(170)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 버퍼층(180)의 산소가 자유층(170)으로 확산하여 자유층(170) 내의 물질과 결합함으로써 자유층(170)이 수직 자기 특성을 갖도록 한다. 한편, 버퍼층(180)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.
캐핑층(190)은 버퍼층(180) 상에 형성된다. 이러한 캐핑층(190)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(190)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(140) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(140)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(190)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(190)은 상부 전극(200)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(190)은 예를 들어 1㎚∼6㎚의 두께로 형성될 수 있다.
상부 전극(200)은 캐핑층(190) 상에 형성된다. 이러한 상부 전극(200)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(200)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(130)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(130)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 본 발명은 시드층(120)을 백금(Pt)를 포함하는 물질로 형성함으로써 합성 교환 반자성층(130)이 fcc(111) 방향으로 잘 성장되도록 하고, 그에 따라 고정층(150)의 자화를 수직 방향으로 고정시킬 수 있다. 따라서, 종래보다 높은 자기 저항비를 구현할 수 있다.
도 10은 시드층의 두께에 따른 비교 예와 본 발명의 실시 예의 자기 저항비를 도시한 도면이다. 즉, 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 버퍼층, 캐핑층 및 상부 전극이 적층되고, 자기 터널 접합의 자유층은 제 1 및 제 2 자유층 사이에 삽입층이 형성된 구조에 시드층을 Ru로 형성한 비교 예와 시드층을 Pt로 형성한 실시 예의 시드층 두께 변화(2㎚∼8㎚)에 따른 자기 저항비를 도 10에 비교하여 도시하였다. 이때, 비교 예 및 실시 예는 모두 적층 구조에 400℃의 열처리를 실시한 후의 자기 저항비를 측정하였다. Ru를 시드층으로 이용하는 비교 예는 2㎚∼8㎚의 두께에서 50% 내지 70%의 자기 저항비를 유지하였다. 그러나, Pt를 시드층으로 이용하는 실시 예는 2㎚∼8㎚의 두께에서 65% 내지 134%의 자기 저항비를 유지하였다. 즉, Pt를 시드층으로 이용하는 경우 Ru를 시드층으로 이용하는 경우에 비해 높은 자기 저항비를 나타냈다. 특히, Pt를 3㎚∼5㎚의 두께로 이용하는 경우 자기 저항비가 125% 이상으로 나타나고, Pt를 6㎚의 두께로 형성하는 경우 자기 저항비가 100% 정도로 나타났다.
도 11은 Pt를 시드층으로 이용하는 본 발명의 실시 예의 시드층 두께에 따른 시드층 표면 거칠기 및 합성 교환 반자성층의 수직 자화율값을 도시한 도면이다. 합성 교환 반자성층의 수직 자화율값은 Pt 시드층이 2㎚일 때 44μemu로 [Co/Pt]n 합성 교환 반자성층의 완벽한 fcc(111) 성장이 이루어지지 않아 낮은 자화율값을 갖는다. 그러나, Pt 시드층이 3㎚로 증가하면 수직 자화율값은 570μemu로 증가하여 합성 교환 반자성층의 fcc(111) 성장이 잘 이루어진다. 또한, Pt 시드층의 두께가 5㎚ 이상으로 증가하면 수직 자화율값이 감소하는데 합성 교환 반자성층의 fcc(111) 성장과 달리 Pt 시드층이 두꺼워짐에 따라 표면 거칠기가 증가하여 층들간의 수직 자화 특성이 낮아짐을 알 수 있다.
이하에서는 도 12 내지 도 18을 참조하여 본 발명의 또 다른 실시 예에 따른 메모리 소자를 설명한다.
도 12는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.
도 12를 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 분리층(150), 고정층(160), 터널 배리어(170), 자유층(180), 제 2 버퍼층(190), 캐핑층(200) 및 상부 전극(210)을 포함한다. 여기서, 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다. 즉, 본 발명에 따른 메모리 소자는 기판(100) 상에 합성 교환 반자성층(140)이 먼저 형성되고 그 상부에 자기 터널 접합이 형성된다.
기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.
하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.
제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.
시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.
합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)을 포함한다. 즉, 합성 교환 반자성층(140)은 제 1 자성층(141)과 제 2 자성층(143)이 비자성층(142)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(141)과 제 2 자성층(143)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 제 1 및 제 2 자성층(141, 143)의 자화 방향은 반평행하게 배열되는데, 예를 들어 제 1 자성층(141)은 상측 방향(즉, 상부 전극(200) 방향)으로 자화되고, 제 2 자성층(143)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 제 1 자성층(141)은 하측 방향으로 자화되고, 제 2 자성층(143)은 상측 방향으로 자화될 수도 있다. 제 1 자성층(141) 및 제 2 자성층(143)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(141) 및 제 2 자성층(143)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 1 자성층(141)이 제 2 자성층(143)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(141)은 복수의 층으로 형성되고, 제 2 자성층(143)은 단일층으로 형성될 수 있다. 즉, 제 1 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있고, 제 2 자성층(143)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자성층(141, 143)이 동일 물질이 동일 두께로 복수 적층될 수 있는데, 제 1 자성층(141)이 제 2 자성층(143)보다 많은 적층 수로 형성될 수 있다. 예를 들어, 제 1 자성층(141)은 Co 및 Pt가 6회 반복 적층된 [Co/Pt]6으로 형성될 수 있고, 제 2 자성층(143)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 비자성층(142)은 제 1 자성층(141)과 제 1 자성층(143)의 사이에 형성되며, 제 1 자성층(141) 및 제 2 자성층(143)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(142)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 한편, 제 2 자성층(143)이 단일 적층 구조, 즉 단일층으로 형성될 경우 제 1 자성층(141)의 두께도 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다. 즉, 비자성층(142)를 중심으로 제 1 자성층(183)의 자화값과 제 2 자성층(143) 및 고정층(160)의 자화값의 합이 동일해야 한다. 그런데, 제 2 자성층(143)을 복수 적층 구조로 형성하는 경우 제 2 자성층(143) 및 고정층(160)의 자화값의 합과 제 1 자성층(141)의 자화값이 동일하도록 하기 위해 제 1 자성층(141)은 제 2 자성층(143)보다 반복 회수를 더 증가시켜 형성한다. 그러나, 본 발명은 제 2 자성층(143)을 단일 구조로 형성함으로써 제 1 자성층(141)의 적층 회수를 종래보다 줄일 수 있고, 그에 따라 메모리 소자의 전체적인 두께를 줄일 수 있다.
분리층(150)은 합성 교환 반자성층(140) 상부에 형성된다. 분리층(150)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(150)은 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(150)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(150)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(150)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(150)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(170) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(160) 및 자유층(180)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(150)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)의 제 2 자성층(143)과 고정층(160)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, W를 이용한 분리층(150)이 0.5㎚를 초과하는 두께로 형성되면 분리층(150)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(180)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.
고정층(160)은 분리층(150) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.
터널 배리어(170)는 고정층(160) 상에 형성되어 고정층(160)과 자유층(180)을 분리한다. 터널 배리어(170)는 고정층(160)과 자유층(180) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(170)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(170)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.
자유층(180)은 터널 배리어(170) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(180)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(180)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(180)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(180)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(180)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(180)은 제 1 자유층(181), 삽입층(182) 및 제 2 자유층(183)의 적층 구조로 형성될 수 있다. 즉, 자유층(180)은 삽입층(182)에 의해 상하 분리된 제 1 및 제 2 자유층(181, 183)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(181, 183)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(181)이 수직 자화를 갖고 제 2 자유층(183)이 수평 자화를 가질 수 있다. 또한, 삽입층(182)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(181)이 수직으로 자화되고, 삽입층(182)이 자화되지 않으며, 제 2 자유층(183)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(181, 183)은 각각 CoFeB로 형성되며, 제 1 자유층(181)이 제 2 자유층(183)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽입층(182)은 제 1 및 제 2 자유층(183)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(182)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다.
제 2 버퍼층(190)은 자유층(180) 상에 형성된다. 이러한 제 2 버퍼층(190)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5) 등으로 형성될 수 있다. 즉, 제 2 버퍼층(190)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 제 2 버퍼층(190)로 다결정의 마그네슘 산화물을 이용한다. 이러한 제 2 버퍼층(190)은 자유층(180)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 제 2 버퍼층(190)의 산소가 자유층(180)으로 확산하여 자유층(180) 내의 물질과 결합함으로써 자유층(180)이 수직 자기 특성을 갖도록 한다. 한편, 제 2 버퍼층(190)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.
캐핑층(200)은 제 2 버퍼층(190) 상에 형성된다. 이러한 캐핑층(200)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(200)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(150) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(200)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(200)은 상부 전극(210)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(200)은 예를 들어 1㎚∼6㎚의 두께로 형성될 수 있다.
상부 전극(210)은 캐핑층(200) 상에 형성된다. 이러한 상부 전극(210)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(210)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 본 발명은 분리층(150), 삽입층(182) 및 캐핑층(200)의 적어도 어느 하나, 바람직하게는 모두를 텅스텐 등의 bcc 구조의 물질을 이용하여 형성함으로써 약 400℃의 온도에서도 자기 터널 접합이 수직 자기 이방성을 유지할 수 있다. 즉, 상부 전극(210)을 형성한 후 약 400℃의 온도에서 패시베이션 공정 및 금속 배선 공정을 실시하는데, 탄탈륨(Ta)을 분리층 또는 캐핑층으로 이용하는 종래에는 이 온도에서 탄탈륨이 확산되어 자기 터널 접합의 수직 자기 이방성이 저하되었지만, 본 발명은 확산되지 않는 텅스텐으로 형성하여 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다.
도 13은 비교 예와 본 발명의 실시 예에 따른 이중 자유층을 갖는 자기 터널 접합의 격자 상수를 도시한 개략도이다. 즉, MgO 터널 배리어, CoFeB 제 1 자유층, 삽입층, CoFeB 제 2 자유층 및 MgO 버퍼층이 적층된 자기 터널 접합의 Ta를 삽입층으로 이용하는 비교 예(도 13(a))와 W를 삽입층으로 이용하는 실시 예(도 13(b))의 격자 상수를 도시한 개략도이다. 제 1 및 제 2 자유층 사이에 Ta를 삽입층으로 이용하는 비교 예의 경우 Ta의 격자 상수가 330pm이고 두개의 CoFeB 자유층의 격자 상수가 286pm로서, Ta 삽입층과 제 1 및 제 2 CoFeB 자유층 사이의 격자 구조 미스 매칭율은 -15.3% 및 13.3%이다. 그러나, 제 1 및 제 2 자유층 사이에 W를 삽입층으로 이용하는 실시 예의 경우 W의 격자 상수가 316pm으로, W 삽입층과 제 1 및 제 2 CoFeB 자유층 사이의 격자 구조 미스 매칭율이 -10.4% 및 9.5%이다. 즉, W는 Ta보다 CoFeB와의 격자 구조 미스 매칭율이 낮다. 격자 구조의 미스 매칭율이 낮을수록 확산이 덜 발생하므로 W를 삽입층으로 이용하는 실시 예는 Ta를 삽입층으로 이용하는 비교 예에 비해 삽입층 물질의 자유층으로의 확산이 덜 발생된다. 따라서, 격자 상수가 Ta보다 낮은 물질을 분리층, 삽입층 및 캐핑층으로 이용할 수 있는데, Ta보다 격자 상수가 작으며 bcc 물질이고 3d 전이 금속인 바나듐(302pm), 크롬(288pm), 몰리브덴(315pm) 등을 W를 대체하여 이용할 수도 있다. 즉, 격자 상수가 330pm 미만, 예를 들어 280pm 이상 330pm 미만이며 bcc 구조의 물질을 분리층, 삽입층 및 캐핑층 물질로서 이용할 수 있다.
도 14 및 도 15는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 400℃ 열처리 후의 수직 자기 이방성 특성을 도시한 도면이다. 즉, 기판 상에 하부 전극, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층되고, 자기 터널 접합의 자유층은 제 1 및 제 2 자유층 사이에 삽입층이 형성된 구조에 분리층, 삽입층 및 캐핑층을 각각 Ta로 형성한 비교 예에 따른 수직 자기 이방성 특성을 도 14에 도시하였고, 분리층, 삽입층 및 캐핑층을 각각 W로 형성한 수직 자기 이방성 특성을 도 15에 도시하였다. 도 14 및 도 15에 도시된 바와 같이 비교 예와 실시 예는 1.5[kOe] 이상(a 영역) 또는 -1.5[kOe] 이하의 영역(c 영역)에서 고정층과 합성 교환 반자성층의 수직 자기 특성은 거의 동일하다. 그러나, 터널 자기 저항비를 확보하기 위한 이중 자유층, 즉 이중 정보 저장층의 수직 자기 특성을 나타내는 -500[Oe] 내지 500[Oe] 영역(b 영역)에서는 비교 예 및 실시 예의 수직 자기 특성이 차이가 난다. 도 14에 도시된 바와 같이 Ta를 이용하는 비교 예의 경우 400℃ 열처리 후 이중 자유층의 수직 자기 특성이 열화되어 정보 저장 역할을 할 수 없다. 그러나, 도 15에 도시된 바와 같이 W을 이용한 실시 예는 400℃의 열처리 후에도 W가 Ta보다 덜 확산되므로 이중 자유층의 수직 자기 특성이 열화되지 않는다.
도 16 및 도 17은 이중 자유층(b 영역)의 수직 자기 이방성 특성을 나타낸 도면이다. 즉, -500[Oe] 내지 500[Oe]에서의 이중 자유층, 즉 이중 정보 저장층의 수직 자기 특성이 나타난다. Ta를 사용한 비교 예의 경우 도 16에 도시된 바와 같이 수직 특성을 나타내는 스퀘어니스(Squareness)가 나타나지 않으며 수직 자화량(magnetic momet)도 140μemu를 나타내어 400℃의 열처리 후에 낮은 MR비가 나타나는 것을 알 수 있다. 그러나, 도 17에 도시된 바와 같이 W을 이용한 실시 예의 경우 400℃의 열처리 후에도 거의 완벽한 스퀘어니스(Squareness)를 가지고 이중 자유층의 수직 자화율 값이 165μemu를 가지고 있어 높은 MR비가 나타났다. 한편, 일반적으로 단일 정보 저장층, 즉 단일 CoFeB 프리층의 자화율은 80∼90μemu 정도이다.
도 18은 비교 예 및 본 발명의 실시 예에 따른 이중 자유층 사이의 삽입층의 두께 변화에 따른 MR비를 나타낸 그래프이다. 즉, 비교 예에 따른 Ta 삽입층 및 실시 예에 따른 W 삽입층의 두께를 0.2㎚ 내지 0.7㎚까지 변화시키고 400℃의 열처리 후에 MR비를 측정하였다. 비교 예는 Ta 삽입층의 두께가 0.4㎚ 내지 0.53㎚의 범위에서 98%의 MR비를 유지하였다. 그러나, 실시 예는 W 삽입층의 두께가 0.3㎚ 내지 0.53㎚의 범위에서 133%의 MR비를 유지하였다. 따라서, W를 분리층, 삽입층 및 캐핑층으로 이용할 경우 후속 400℃의 공정에서도 자기 터널 접합이 열화되지 않음을 알수 있다. 또한, Ta 삽입층을 이용할 수 있는 두께가 0.3㎚ 내지 0.4㎚인 반면, W 삽입층을 사용할 경우 0.3㎚ 내지 0.5㎚로 약 두배의 두께 마진을 확보할 수 있다.
이하에서는 도 19 내지 도 21을 참조하여 본 발명의 또 다른 실시 예에 따른 메모리 소자를 설명한다.
도 19는 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.
도 19를 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 제 2 버퍼층(150), 분리층(160), 고정층(170), 터널 배리어(180), 자유층(190), 제 2 버퍼층(200), 캐핑층(210) 및 상부 전극(220)을 포함한다. 여기서, 합성 교환 반자성층(140)은 자성층(141) 및 비자성층(142)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다. 즉, 본 발명에 따른 메모리 소자는 기판(100) 상에 합성 교환 반자성층(140)이 먼저 형성되고 그 상부에 자기 터널 접합이 형성된다.
기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.
하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.
제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.
시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.
합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 자성층(141) 및 비자성층(142)을 포함한다. 즉, 본 발명의 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 포함한다. 이때, 자성층(141)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향) 또는 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 자성층(141)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 자성층(141)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 즉, 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있다. 예를 들어, 자성층(141)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 비자성층(142)은 비자성 물질로 형성될 수 있는데, 예를 들어 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 예를 들어, 비자성층(141)은 Co/Ru/Co의 구조로 형성될 수 있다. 이렇게 자성층(141)이 하나 형성되어 합성 교환 반자성층(140)을 형성함으로써 합성 교환 반자성층(140)의 두께를 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다.
제 2 버퍼층(150)은 합성 교환 반자성층(140) 상에 형성된다. 즉, 제 2 버퍼층(150)은 비자성층(142) 상에 형성된다. 이러한 제 2 버퍼층(150)은 단일층 구조의 자성층으로 형성될 수 있다. 또한, 제 2 버퍼층(150)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 따라서, 제 2 버퍼층(150)은 비자성층(142)을 매개로 합성 교환 반자성층(140)의 자성층(141)과 반강자성적으로 결합된다. 또한, 자성층(141)과 제 2 버퍼층(150)은 자화 방향이 반평행하게 배열되는데, 예를 들어 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향)으로 자화되고, 제 2 버퍼층(150)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 자성층(141)은 하측 방향으로 자화되고, 제 2 버퍼층(150)은 상측 방향으로 자화될 수도 있다. 이러한 제 2 버퍼층(150)은 자성 금속과 비자성 금속이 한번 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 2 버퍼층(150)은 Co/Pd, Co/Pt 또는 CoFe/Pt로 형성될 수 있다. 즉, 제 2 버퍼층(150)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 여기서, 비자성층(142)를 중심으로 자성층(141)의 자화값과 제 2 버퍼층(150) 및 고정층(170)의 자화값의 합이 동일해야 한다.
분리층(160)은 제 2 버퍼층(150) 상부에 형성된다. 분리층(160)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(170)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(160)은 고정층(170), 터널 배리어(180) 및 자유층(190)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(160)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(160)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(170), 터널 배리어(180) 및 자유층(190)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(160)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(160)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(160)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(180) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(170) 및 자유층(190)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(160)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)과 고정층(170)이 페로커플링(ferro coupling)되어야 고정층(170)의 자화 방향이 고정되지만, W를 이용한 분리층(160)이 0.5㎚를 초과하는 두께로 형성되면 분리층(160)의 두께 증가로 인하여 고정층(170)의 자화 방향이 고정되지 않고 자유층(190)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.
고정층(170)은 분리층(160) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(170)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(170)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(170)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.
터널 배리어(180)는 고정층(170) 상에 형성되어 고정층(170)과 자유층(190)을 분리한다. 터널 배리어(180)는 고정층(170)과 자유층(190) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(180)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(180)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.
자유층(190)은 터널 배리어(180) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(190)은 고정층(170)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(190)과 고정층(170)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(190)의 자화 방향이 고정층(170)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(190)의 자화 방향이 고정층(170)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(190)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(190)은 제 1 자유층(191), 삽입층(192) 및 제 2 자유층(193)의 적층 구조로 형성될 수 있다. 즉, 자유층(190)은 삽입층(192)에 의해 상하 분리된 제 1 및 제 2 자유층(191, 193)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(191, 193)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(191, 193)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(191)이 수직 자화를 갖고 제 2 자유층(193)이 수평 자화를 가질 수 있다. 또한, 삽입층(192)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(191)이 수직으로 자화되고, 삽입층(192)이 자화되지 않으며, 제 2 자유층(193)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(191, 193)은 각각 CoFeB로 형성되며, 제 1 자유층(191)이 제 2 자유층(193)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽입층(192)은 제 1 및 제 2 자유층(193)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(191, 193)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(192)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다.
제 3 버퍼층(200)은 자유층(190) 상에 형성된다. 이러한 제 3 버퍼층(200)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5) 등으로 형성될 수 있다. 즉, 제 3 버퍼층(200)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 제 3 버퍼층(200)로 다결정의 마그네슘 산화물을 이용한다. 이러한 제 3 버퍼층(200)은 자유층(190)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 제 3 버퍼층(200)의 산소가 자유층(190)으로 확산하여 자유층(190) 내의 물질과 결합함으로써 자유층(190)이 수직 자기 특성을 갖도록 한다. 한편, 제 3 버퍼층(200)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.
캐핑층(210)은 제 3 버퍼층(200) 상에 형성된다. 이러한 캐핑층(210)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(210)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(160) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(160)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(210)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(210)은 상부 전극(220)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(210)은 예를 들어 1㎚∼6㎚의 두께로 형성될 수 있다.
상부 전극(220)은 캐핑층(210) 상에 형성된다. 이러한 상부 전극(220)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(220)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 합성 교환 반자성층(140)을 자성층(141)과 비자성층(142)의 구조로 형성함으로써 합성 교환 반자성층(140)의 두께를 줄여 전체 메모리 소자의 두께를 줄일 수 있다. 즉, 합성 교환 반자성층(140)이 종래에는 두개의 자성층 사이에 비자성층의 구조로 형성된 반면, 본 발명은 하나의 자성층과 하나의 비자성층으로 형성된다. 따라서, 후속 식각 공정 등에서 시간을 단축할 수 있으며, 식각 후 소자의 가로 및 세로 비율이 낮아져 안정적인 공정이 가능하게 된다. 또한, 희토류 물질 등 합성 교환 반자성층(140)을 형성하기 위해 재료의 사용량을 줄여 공정 단가를 줄일 수 있다.
도 20은 분리층 두께에 따른 비교 예 및 본 발명의 실시 예의 자기 저항(Magnetic Resistance; MR)비를 도시한 도면이다. 즉, 기판으로부터 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 이중 구조의 자유층을 구비하는 자기 터널 접합, 캐핑층 및 상부 전극을 적층 형성하고, 비교 예는 합성 교환 반자성층을 제 1 자성층, 비자성층 및 제 2 자성층의 구조로 형성하였으며, 실시 예는 합성 교환 반자성층이 자성층 및 비자성층의 구조로 형성하였다. 또한, 비교 예는 제 1 자성층을 [Co/Pt]6으로 형성하고 제 2 자성층을 [Co/Pt]3으로 형성하였으며, 실시 예는 자성층을 [Co/Pt]3으로 형성하였다. 또한, 실시 예는 합성 교환 반자성층과 분리층 사이에 Co/Pt로 버퍼층을 형성하였다. 그리고, 분리층은 W를 이용하여 형성하였으며, 0.1㎚ 내지 0.5㎚로 두께를 변화시켰다. 도 20에 도시된 바와 같이 비교 예(A)는 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 160% 정도로 최대로 나타난다. 그런데, 실시 예는(B) 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 179% 정도로 최대로 나타난다. 따라서, 본 발명의 실시 예는 비교 예에 비해 자기 저항비가 20% 정도 높은 것을 알 수 있다. 이는 합성 교환 반자성층의 두께가 줄어듦에 따라 자기 터널 접합으로 확산되는 금속의 양도 줄어들기 때문이다.
도 21은 합성 교환 반자성층의 위치와 분리층의 두께에 따른 터널 자기 저항비를 나타낸 도면이다. 즉, 각각 하나의 자성층 및 비자성층을 구비하는 합성 교환 반자성층이 터널 자기 접합의 상측에 위치하는 경우(실시 예 1)와 터널 자기 접합의 하측에 위치하는 경우(실시 예 2)의 자기 저항비를 나타내었다. 실시 예 1은 기판 상에 하부 전극, 시드층, 이중 자유층을 구비하는 터널 자기 접합, 분리층, 본 발명에 따른 합성 교환 반자성층, 캐핑층 및 상부 전극을 적층 형성하였고, 실시 예 2는 기판 상에 하부 전극, 시드층, 본 발명에 따른 합성 교환 반자성층, 분리층, 이중 자유층을 구비하는 터널 자기 접합, 캐핑층 및 상부 전극을 적층 형성하였다. 도 21에 도시된 바와 같이 실시 예 1(C)의 경우 분리층이 0.55㎚의 두께에서 자기 저항비가 158% 정도로 최대로 나타난다. 그런데, 실시 예 2(D)는 분리층이 0.2㎚ 내지 0.3㎚의 두께에서 자기 저항비가 179% 정도로 최대로 나타난다. 따라서, 본 발명의 실시 예 2는 비교 예 2에 비해 자기 저항비가 20% 정도 높은 것을 알 수 있다. 이는 합성 교환 반자성층이 자기 터널 접합의 상측에 형성될 경우 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지만, 합성 교환 반자성층이 자기 터널 접합 하측에 형성될 경우 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않기 때문이다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

Claims (26)

  1. 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며,
    상기 자기 터널 접합과 캐핑층 사이에 확산 배리어가 형성된 메모리 소자.
  2. 제1항에 있어서,
    상기 자기 터널 접합과 상기 확산 배리어 사이에 형성된 산화물층을 더 포함하는 메모리 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층이 적층되고,
    상기 자유층은 제 1 자화층, 자화를 갖지 않는 삽입층 및 제 2 자화층을 포함하는 메모리 소자.
  4. 제3항에 있어서,
    상기 자유층은 수직 자기 이방성을 가지는 메모리 소자.
  5. 제3항에 있어서,
    상기 캐핑층은 bcc 구조를 갖는 물질로 형성된 메모리 소자.
  6. 제5항에 있어서,
    상기 캐핑층은 텅스텐(W)을 포함하는 물질로 형성된 메모리 소자.
  7. 제6항에 있어서,
    상기 확산 배리어는 상기 캐핑층 물질보다 원자 사이즈가 작은 물질로 형성된 메모리 소자.
  8. 제7항에 있어서,
    상기 확산 배리어는 철(Fe), 크롬(Cr), 몰리브덴(Mo), 바나듐(V) 중 적어도 하나로 형성된 메모리 소자.
  9. 제8항에 있어서,
    상기 확산 배리어는 0.1㎚ 내지 0.7㎚의 두께로 형성된 메모리 소자.
  10. 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며,
    상기 시드층은 상기 합성 교환 반자성층이 fcc(111) 방향으로 성장되도록 하는 물질로 형성된 메모리 소자.
  11. 제10항에 있어서,
    상기 시드층은 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함하는 메모리 소자.
  12. 제10항에 있어서,
    상기 시드층은 2㎚ 내지 6㎚ 두께의 백금(Pt)으로 형성된 메모리 소자.
  13. 제12항에 있어서,
    상기 백금의 두께에 따라 자기 저항비가 60% 내지 140%인 메모리 소자.
  14. 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며,
    상기 자기 터널 접합은 두개의 자유층 사이에 형성된 삽입층을 포함하고,
    상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 bcc 구조의 물질로 형성된 메모리 소자.
  15. 제14항에 있어서,
    상기 합성 교환 반자성층 상에 자기 터널 접합이 형성된 메모리 소자.
  16. 제15항에 있어서,
    상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함하는 메모리 소자.
  17. 제15항 또는 제16항에 있어서,
    상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 격자 상수가 330pm 미만의 물질로 형성된 메모리 소자.
  18. 제17항에 있어서,
    상기 분리층, 삽입층 및 캐핑층의 적어도 하나는 텅스텐(W), 바나듐(V), 크롬(Cr), 몰리브덴(Mo) 중 적어도 하나로 형성된 메모리 소자.
  19. 제18항에 있어서,
    상기 캐핑층은 상기 분리층 및 삽입층보다 두껍게 형성되고, 상기 분리층 및 삽입층은 서로 같거나 다른 두께로 형성된 메모리 소자.
  20. 제19항에 있어서,
    상기 캐핑층은 1㎚ 내지 6㎚의 두께로 형성되고, 상기 분리층 및 삽입층은 0.2㎚ 내지 0.5㎚의 두께로 형성된 메모리 소자.
  21. 두개의 전극 사이에 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 캐핑층이 적층 형성되며,
    상기 합성 교환 반자성층은 각각 하나의 자성층 및 비자성층을 구비하는 메모리 소자.
  22. 제21항에 있어서,
    상기 합성 교환 반자성층 상에 자기 터널 접합이 형성되고,
    상기 합성 교환 반자성층과 상기 분리층 사이에 마련된 버퍼층을 더 포함하는 메모리 소자.
  23. 제22항에 있어서,
    상기 버퍼층은 단일층이 자성 물질로 형성되며, 상기 합성 교환 반자성층의 상기 자성층보다 얇게 형성된 메모리 소자.
  24. 제22항에 있어서,
    상기 자기 터널 접합과 캐핑층 사이에 형성된 산화물층을 더 포함하는 메모리 소자.
  25. 제21항 또는 제22항에 있어서,
    상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층을 포함하고,
    상기 자유층은 제 1 및 제 2 자유층과, 이들 사이에 형성된 삽입층을 포함하며,
    상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되고, 상기 제 1 자유층이 제 2 자유층보다 얇거나 같은 두께로 형성된 메모리 소자.
  26. 제21항에 있어서,
    상기 분리층은 bcc 구조의 물질로 형성되고, 0.1㎚ 내지 0.5㎚의 두께로 형성된 메모리 소자.
PCT/KR2017/001234 2016-02-05 2017-02-03 메모리 소자 WO2017135767A1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201780022500.7A CN109155360A (zh) 2016-02-05 2017-02-03 存储器件
CN202310098689.5A CN115915906A (zh) 2016-02-05 2017-02-03 存储器件
US16/075,474 US10453510B2 (en) 2016-02-05 2017-02-03 Memory device
US16/389,458 US10643681B2 (en) 2016-02-05 2019-04-19 Memory device
US16/671,501 US10854254B2 (en) 2016-02-05 2019-11-01 Memory device
US16/686,510 US10783945B2 (en) 2016-02-05 2019-11-18 Memory device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2016-0015086 2016-02-05
KR10-2016-0015139 2016-02-05
KR1020160015139A KR101956976B1 (ko) 2016-02-05 2016-02-05 메모리 소자
KR1020160015086A KR101956975B1 (ko) 2016-02-05 2016-02-05 메모리 소자
KR10-2016-0015176 2016-02-05
KR1020160015154A KR101956977B1 (ko) 2016-02-05 2016-02-05 메모리 소자
KR10-2016-0015154 2016-02-05
KR1020160015176A KR101933268B1 (ko) 2016-02-05 2016-02-05 메모리 소자

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/075,474 A-371-Of-International US10453510B2 (en) 2016-02-05 2017-02-03 Memory device
US16/389,458 Continuation US10643681B2 (en) 2016-02-05 2019-04-19 Memory device

Publications (1)

Publication Number Publication Date
WO2017135767A1 true WO2017135767A1 (ko) 2017-08-10

Family

ID=59499919

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/001234 WO2017135767A1 (ko) 2016-02-05 2017-02-03 메모리 소자

Country Status (3)

Country Link
US (4) US10453510B2 (ko)
CN (2) CN109155360A (ko)
WO (1) WO2017135767A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3584849A1 (en) * 2018-06-15 2019-12-25 INTEL Corporation Perpendicular spin transfer torque devices with improved retention and thermal stability
CN112490352A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11849646B2 (en) 2018-01-26 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT) magnetoresistive random access memory (MRAM)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
KR102169622B1 (ko) * 2018-01-17 2020-10-26 한양대학교 산학협력단 메모리 소자
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
US11770979B2 (en) * 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10879307B2 (en) 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
JP2020155442A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気デバイス
US11737368B2 (en) * 2019-03-27 2023-08-22 Intel Corporation Magnetic memory devices and methods of fabrication
KR20210007083A (ko) * 2019-07-09 2021-01-20 삼성전자주식회사 정보 저장 소자 및 그 제조방법
EP3800643A1 (en) * 2019-10-02 2021-04-07 Imec VZW Magnetic device with a hybrid free layer stack
CN112652709A (zh) * 2019-10-10 2021-04-13 上海磁宇信息科技有限公司 磁性隧道结的种子层形成方法
CN112652705B (zh) * 2019-10-10 2023-04-25 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112750944A (zh) * 2019-10-30 2021-05-04 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112864306A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 具对称双势垒层的磁性隧道结结构及磁性随机存储器
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
CN112864313B (zh) * 2019-11-28 2023-03-21 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
CN112928202A (zh) * 2019-12-05 2021-06-08 上海磁宇信息科技有限公司 磁性隧道结结构及其应用的磁性随机存储器
CN112928205B (zh) * 2019-12-05 2023-04-07 上海磁宇信息科技有限公司 提升磁垂直各向异性的磁性隧道结及磁性随机存储器
CN113346006B (zh) * 2020-03-02 2023-03-21 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
JP2021144969A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置
US11585873B2 (en) * 2021-07-08 2023-02-21 Tdk Corporation Magnetoresistive effect element containing two non-magnetic layers with different crystal structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130299823A1 (en) * 2011-08-15 2013-11-14 Magic Technologies, Inc. Magnetic Tunnel Junction for MRAM Applications
US20130334629A1 (en) * 2012-06-18 2013-12-19 Headway Technologies, Inc. MTJ Element for STT MRAM
KR20140025165A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 자기 메모리 소자의 제조 방법
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications
US20140306305A1 (en) * 2011-01-19 2014-10-16 Headway Technologies, Inc. Magnetic Tunnel Junction for MRAM Applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US20100148167A1 (en) * 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
KR101040163B1 (ko) 2008-12-15 2011-06-09 한양대학교 산학협력단 다치화 구조를 갖는 ｓｔｔ-ｍｒａｍ 메모리 소자와 그 구동방법
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US8878318B2 (en) * 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
US8871365B2 (en) 2012-02-28 2014-10-28 Headway Technologies, Inc. High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
JP6016946B2 (ja) 2012-12-20 2016-10-26 キヤノンアネルバ株式会社 酸化処理装置、酸化方法、および電子デバイスの製造方法
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
KR102067442B1 (ko) * 2014-03-20 2020-01-17 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 수직 자화막용 하지, 수직 자화막 구조, 수직 mtj 소자 및 이들을 사용한 수직 자기기록매체
KR101661275B1 (ko) 2014-04-18 2016-09-29 한양대학교 산학협력단 메모리 소자
JP6375719B2 (ja) * 2014-06-24 2018-08-22 富士電機株式会社 磁性薄膜および磁性薄膜を含む応用デバイス
JP2016066634A (ja) 2014-09-22 2016-04-28 株式会社東芝 磁気論理素子、磁気論理回路、磁気メモリ
US9177573B1 (en) 2015-04-30 2015-11-03 HGST Netherlands B.V. Tunneling magnetoresistive (TMR) device with magnesium oxide tunneling barrier layer and free layer having insertion layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306305A1 (en) * 2011-01-19 2014-10-16 Headway Technologies, Inc. Magnetic Tunnel Junction for MRAM Applications
US20130299823A1 (en) * 2011-08-15 2013-11-14 Magic Technologies, Inc. Magnetic Tunnel Junction for MRAM Applications
US20130334629A1 (en) * 2012-06-18 2013-12-19 Headway Technologies, Inc. MTJ Element for STT MRAM
KR20140025165A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 자기 메모리 소자의 제조 방법
US20140306302A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Fully Compensated Synthetic Antiferromagnet for Spintronics Applications

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849646B2 (en) 2018-01-26 2023-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT) magnetoresistive random access memory (MRAM)
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
EP3584849A1 (en) * 2018-06-15 2019-12-25 INTEL Corporation Perpendicular spin transfer torque devices with improved retention and thermal stability
US11411173B2 (en) 2018-06-15 2022-08-09 Intel Corporation Perpendicular spin transfer torque devices with improved retention and thermal stability
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
CN112490352A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构
CN112490352B (zh) * 2019-09-11 2023-10-27 上海磁宇信息科技有限公司 磁性随机存储器的磁性隧道结结构

Also Published As

Publication number Publication date
US10643681B2 (en) 2020-05-05
CN109155360A (zh) 2019-01-04
CN115915906A (zh) 2023-04-04
US10783945B2 (en) 2020-09-22
US10854254B2 (en) 2020-12-01
US20200357450A9 (en) 2020-11-12
US20200090720A1 (en) 2020-03-19
US20200066319A1 (en) 2020-02-27
US10453510B2 (en) 2019-10-22
US20190244649A1 (en) 2019-08-08
US20190043548A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
WO2017135767A1 (ko) 메모리 소자
KR101658394B1 (ko) 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
US7598579B2 (en) Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US9337415B1 (en) Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
US7479394B2 (en) MgO/NiFe MTJ for high performance MRAM application
JP5040105B2 (ja) 記憶素子、メモリ
US6703654B1 (en) Bottom electrode for making a magnetic tunneling junction (MTJ)
WO2011149274A2 (ko) 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
WO2016148391A1 (ko) 메모리 소자
WO2015160093A2 (ko) 메모리 소자
WO2015160092A2 (ko) 메모리 소자
WO2020105877A1 (ko) 메모리 소자
US8836000B1 (en) Bottom-type perpendicular magnetic tunnel junction (pMTJ) element with thermally stable amorphous blocking layers
WO2018236121A1 (ko) 이지-콘 상태의 자성층을 구비한 자기터널 접합 소자
WO2019143052A1 (ko) 메모리 소자
WO2016117853A1 (ko) 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
WO2016148394A1 (ko) 메모리 소자
KR101956975B1 (ko) 메모리 소자
WO2015122639A1 (ko) 수직자기이방성을 갖는 mtj 구조
WO2016148392A1 (ko) 메모리 소자
KR20160113504A (ko) 메모리 소자
US6756239B1 (en) Method for constructing a magneto-resistive element
US20220246842A1 (en) Method for manufacturing a magnetic random-access memory device using post pillar formation annealing
WO2015160094A2 (ko) 메모리 소자
WO2017164646A2 (ko) 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17747812

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17747812

Country of ref document: EP

Kind code of ref document: A1