WO2017128564A1 - 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 - Google Patents

氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 Download PDF

Info

Publication number
WO2017128564A1
WO2017128564A1 PCT/CN2016/082670 CN2016082670W WO2017128564A1 WO 2017128564 A1 WO2017128564 A1 WO 2017128564A1 CN 2016082670 W CN2016082670 W CN 2016082670W WO 2017128564 A1 WO2017128564 A1 WO 2017128564A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon oxide
layer
ultraviolet light
oxide film
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/082670
Other languages
English (en)
French (fr)
Inventor
马伟欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to US15/128,104 priority Critical patent/US20180069023A1/en
Publication of WO2017128564A1 publication Critical patent/WO2017128564A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6338—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6509—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/041—Manufacture or treatment of isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/40—Isolation regions comprising polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation

Definitions

  • liquid crystal display devices which include a liquid crystal display panel and a backlight module.
  • the working principle of the liquid crystal display panel is to place liquid crystal molecules in two parallel glass substrates. There are many vertical and horizontal small wires between the two glass substrates, and the liquid crystal molecules are controlled to change direction by energizing or not, and the light of the backlight module is changed. Refracted to produce a picture.
  • FIG. 1 is a schematic structural view of a portion of a film layer of a conventional low-temperature polysilicon TFT substrate including a base substrate 100, and a buffer layer 200, polysilicon disposed on the substrate substrate 100 in order from bottom to top.
  • the film layer structure of the layer 300, the gate insulating layer 400, and the gate electrode 500 is a very important semiconductor structure in each film layer structure.
  • a commonly used method for depositing a silicon oxide film is a Plasma Enhanced Chemical Vapor Deposition (PECVD).
  • PECVD Plasma Enhanced Chemical Vapor Deposition
  • a conventional plasma enhanced chemical vapor deposition method for a silicon oxide film is as follows: Argon gas (Ar) is introduced into the chemical vapor deposition apparatus to generate argon ions (Ar + ) in an RF environment of 13.5 MHz or 27.12 MHz, and Ar + is used as an ion source to bombard the reaction gases SiH 4 and N 2 under an electric field. O, the reaction gas is activated by bombardment, and then chemical reaction occurs on the surface of the substrate (such as the polysilicon layer 300 of the low-temperature polysilicon TFT substrate) to form silicon oxide.
  • Ar Argon gas
  • Ar + argon ions
  • the reaction gas is activated by bombardment, and then chemical reaction occurs on the surface of the substrate (such as the polysilicon layer 300 of the low-temperature polysilicon TFT substrate) to form silicon oxide
  • Another object of the present invention is to provide a method for preparing a low-temperature polysilicon TFT substrate by using a method in which an organosilane gas reacts with oxygen to form silicon oxide in an ultraviolet light irradiation environment to form a silicon oxide film in a gate insulating layer to improve oxidation.
  • the film-forming quality of the silicon film has a good effect on the electrical properties of the TFT.
  • the present invention provides a method for depositing a silicon oxide film, comprising the steps of:
  • the organosilane gas is tetraethoxysilane, tetramethylsilane, tetramethylcyclotetrasiloxane, octamethylcyclotetrasiloxane, hexamethyldisilazane, triethoxysilane, Or trimethylaminosilane.
  • the ultraviolet light emitted by the ultraviolet light source is extreme ultraviolet light having a wavelength between 10 nm and 14 nm.
  • Step 4 depositing a silicon nitride film on the silicon oxide film to obtain a gate insulating layer formed by superposing a silicon oxide film and a silicon nitride film;
  • Step 6 forming an interlayer insulating layer on the gate electrode and the gate insulating layer, and patterning the interlayer insulating layer and the gate insulating layer to obtain a source contact region and a drain corresponding to the source a via above the contact area;
  • the organosilane gas is tetraethoxysilane, and the reaction formula of the tetraethoxysilane reacted with oxygen under ultraviolet light to form silicon oxide is: Si(OC 2 H 5 ) 4 +O 2 ⁇ SiO x +2H 2 O+CO 2 .
  • FIG. 10 is a schematic view showing the step 7 of the method for preparing a low temperature polysilicon TFT substrate of the present invention.
  • the substrate 10 is a glass substrate.
  • the material of the gate 60, the source 81, and the drain 82 may be a stack combination of one or more of molybdenum (Mo), titanium (Ti), aluminum (Al), and copper (Cu).
  • the present invention provides a method for depositing a silicon oxide film by introducing ultraviolet light as an auxiliary energy for depositing a silicon oxide reaction, decomposing oxygen into free oxygen by ultraviolet light, and reacting with an organosilane gas to form silicon oxide. Therefore, a silicon oxide film is deposited in a plasma-free environment, thereby avoiding interface defects and surface damage formed by the impact of the high-energy plasma on the surface of the silicon oxide film, and improving the film formation quality of the silicon oxide film.

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种氧化硅薄膜（250）的沉积方法与低温多晶硅TFT基板的制备方法。该氧化硅薄膜（250）的沉积方法通过引入紫外光作为沉积氧化硅反应的辅助能量，利用紫外光将氧气分解为游离氧，与有机硅烷气体反应生成氧化硅，从而在无等离子体环境中沉积形成氧化硅薄膜（250），避免了氧化硅薄膜（250）表面被高能量的等离子体撞击所形成的界面缺陷和表面损伤，提高氧化硅薄膜（250）的成膜质量。该低温多晶硅TFT基板的制备方法通过采用在紫外光照射环境中有机硅烷气体与氧气反应生成氧化硅的方法来制作栅极绝缘层（50）中的氧化硅薄膜（250），避免了现有等离子体增强化学气相沉积方法中等离子体对氧化硅薄膜（250）表面造成的表面缺陷和界面损伤，从而提高氧化硅薄膜（250）的成膜质量，提升TFT电性。

Description

氧化硅薄膜的沉积方法及低温多晶硅TFT基板的制备方法 技术领域
本发明涉及显示技术领域，尤其涉及一种氧化硅薄膜的沉积方法及低温多晶硅TFT基板的制备方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
低温多晶硅(Low Temperature Poly Silicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术，传统的非晶硅材料的电子迁移率约0.5-1.0cm2/V.S，而低温多晶硅的电子迁移率可达30-300cm2/V.S，因此，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点，但是另一方面，由于LTPS半导体器件的体积小、集成度高，所以整个低温多晶硅TFT基板的制备工艺复杂，生产成本较高。
图1为现有的低温多晶硅TFT基板的部分膜层的结构示意图，所述低温多晶硅TFT基板包括衬底基板100、以及从下至上依次设于所述衬底基 板100上的缓冲层200、多晶硅层300、栅极绝缘层400、及栅极500等膜层结构，在各膜层结构中，栅极绝缘层400是一层非常重要的半导体结构。栅极绝缘层400作为LTPS TFT的沟道与栅极(Gate)500之间的绝缘层，其通常由氧化硅(SiOx)薄膜401和氮化硅(SiNx)薄膜402构成，其中，氧化硅薄膜401的成膜质量好坏对于整个TFT的电性有着非常重要的影响，对于不同的沉积方法，氧化硅薄膜的成膜质量往往不同。
目前常用的沉积氧化硅薄膜的方法为等离子体增强化学气相沉积方法(Plasma Enhanced Chemical Vapor Deposition，PECVD)，如图2所示，现有的氧化硅薄膜的等离子体增强化学气相沉积方法为：在化学气相沉积装置中通入氩气(Ar)，在13.5MHz或27.12MHz的射频环境中产生氩离子(Ar+)，利用Ar+作为离子源，在电场作用下轰击反应气体SiH4与N2O，使得反应气体受到轰击而活化，进而在基板(如低温多晶硅TFT基板的多晶硅层300)表面发生化学反应生成氧化硅，该化学反应的反应式为：SiH4+N2O→SiOx+N2+H2O，其中N2O中的氮成分，使得生成的氧化硅薄膜401与多晶硅层300的界面缺陷较多，造成平带电压漂移较大；其次，PECVD过程中Ar+作为等离子源撞击氧化硅薄膜401表面，容易形成界面缺陷和表面损伤。
因此有必要提出一种氧化硅薄膜的沉积方法及低温多晶硅TFT基板的制备方法，以解决上述问题。
发明内容
本发明的目的在于提供一种氧化硅薄膜的沉积方法，通过引入紫外光作为沉积氧化硅反应的辅助能量，在无等离子体环境中沉积形成氧化硅薄膜，提高氧化硅薄膜的成膜质量。
本发明的目的还在于提供一种低温多晶硅TFT基板的制备方法，通过采用在紫外光照射环境中有机硅烷气体与氧气反应生成氧化硅的方法来制作栅极绝缘层中的氧化硅薄膜，提高氧化硅薄膜的成膜质量，对TFT电性有较好的提升作用。
为实现上述目的，本发明提供一种氧化硅薄膜的沉积方法，包括如下步骤：
步骤1、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
步骤2、在所述反应腔室的底部放置一基板，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解 产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于基板上形成氧化硅薄膜。
所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷。
所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2。
所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫外光。
本发明还提供一种低温多晶硅TFT基板的制备方法，包括如下步骤：
步骤1、提供一衬底基板，在所述衬底基板上依次形成缓冲层与多晶硅层；
步骤2、对所述多晶硅层进行图形化处理，形成多晶硅岛，对所述多晶硅岛的中间区域进行P型轻掺杂，得到沟道区，对所述多晶硅岛的两侧进行N型或P型重掺杂，得到源极接触区与漏极接触区；
步骤3、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
将所述具有多晶硅岛及缓冲层的基板放置于所述反应腔室的底部，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于多晶硅岛及缓冲层上形成氧化硅薄膜；
步骤4、在所述氧化硅薄膜上沉积氮化硅薄膜，得到由氧化硅薄膜与氮化硅薄膜叠加构成的栅极绝缘层；
步骤5、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图形化处理，得到栅极；
步骤6、在所述栅极、及栅极绝缘层上形成层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到对应于所述源极接触区与漏极接触区上方的过孔；
步骤7、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到源极与漏极，所述源极与漏极分别经由过孔与所述多晶硅岛上的源极接触区与漏极接触区相接触。
所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷。
所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外 光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2。
所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫外光。
所述多晶硅层的制作过程为：在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
所述基板为玻璃基板；所述缓冲层、层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述栅极、源极、漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
本发明还提供一种低温多晶硅TFT基板的制备方法，包括如下步骤：
步骤1、提供一衬底基板，在所述衬底基板上依次形成缓冲层与多晶硅层；
步骤2、对所述多晶硅层进行图形化处理，形成多晶硅岛，对所述多晶硅岛的中间区域进行P型轻掺杂，得到沟道区，对所述多晶硅岛的两侧进行N型或P型重掺杂，得到源极接触区与漏极接触区；
步骤3、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
将所述具有多晶硅岛及缓冲层的基板放置于所述反应腔室的底部，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于多晶硅岛及缓冲层上形成氧化硅薄膜；
步骤4、在所述氧化硅薄膜上沉积氮化硅薄膜，得到由氧化硅薄膜与氮化硅薄膜叠加构成的栅极绝缘层；
步骤5、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图形化处理，得到栅极；
步骤6、在所述栅极、及栅极绝缘层上形成层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到对应于所述源极接触区与漏极接触区上方的过孔；
步骤7、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到源极与漏极，所述源极与漏极分别经由过孔与所述多晶硅岛上的源极接触区与漏极接触区相接触；
其中，所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷；
其中，所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫 外光。
本发明的有益效果：本发明提供的一种氧化硅薄膜的沉积方法，通过引入紫外光作为沉积氧化硅反应的辅助能量，利用紫外光将氧气分解为游离氧，与有机硅烷气体反应生成氧化硅，从而在无等离子体环境中沉积形成氧化硅薄膜，避免了氧化硅薄膜表面被高能量的等离子体撞击所形成的界面缺陷和表面损伤，提高氧化硅薄膜的成膜质量。本发明提供的一种低温多晶硅TFT基板的制备方法，通过采用在紫外光照射环境中有机硅烷气体与氧气反应生成氧化硅的方法来制作栅极绝缘层中的氧化硅薄膜，避免了现有的等离子体增强化学气相沉积方法中等离子体对氧化硅薄膜表面造成的表面缺陷和界面损伤，从而提高氧化硅薄膜的成膜质量，对TFT电性有较好的提升作用。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的低温多晶硅TFT基板的部分膜层的结构示意图；
图2为现有的氧化硅薄膜的等离子体增强化学气相沉积方法的示意图；
图3为本发明的氧化硅薄膜的沉积方法的示意图；
图4为本发明的低温多晶硅TFT基板的制备方法步骤1的示意图；
图5为本发明的低温多晶硅TFT基板的制备方法步骤2的示意图；
图6为本发明的低温多晶硅TFT基板的制备方法步骤3的示意图；
图7为本发明的低温多晶硅TFT基板的制备方法步骤4的示意图；
图8为本发明的低温多晶硅TFT基板的制备方法步骤5的示意图；
图9为本发明的低温多晶硅TFT基板的制备方法步骤6的示意图；
图10为本发明的低温多晶硅TFT基板的制备方法步骤7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，本发明提供一种氧化硅薄膜的沉积方法，包括如下步骤：
步骤1、提供一化学气相沉积装置110，所述化学气相沉积装置110具有一反应腔室120，所述反应腔室120的上方设有紫外光源130。
步骤2、在所述反应腔室120的底部放置一基板210，向所述反应腔室120中通入有机硅烷气体和氧气，打开所述紫外光源130，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅(SiOx)，沉积于基板210上形成氧化硅薄膜250。
具体的，所述有机硅烷气体可以为四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基甲硅烷(SiH(OC2H5)3)、或三二甲氨基硅烷(trisdimethylaminosilane，SiH(N(CH3)2)3等等。
优选的，所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2，其中，x＝1或2。
优选的，所述紫外光源130发出的紫外光为波长在10nm到14nm之间的极紫外光(EUV)，因为极紫外光(EUV)的波长较短，能量较高，可以让参与反应的有机硅烷气体在短时间内大量分解活化，使反应的时间缩短。
优选的，所述步骤2得到的氧化硅薄膜250的厚度为
Figure PCTCN2016082670-appb-000001
请参阅图4-10，本发明还提供一种低温多晶硅TFT基板的制备方法，包括如下步骤：
步骤1、如图4所示，提供一衬底基板10，在所述衬底基板10上依次形成缓冲层20与多晶硅层30。
具体的，所述多晶硅层30的制作过程为：在所述缓冲层20上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层30，所述低温结晶工艺可以为准分子激光退火法(Excimer Laser Annealing，ELA)或金属诱导横向晶化法(Metal Induced lateral Crystallization，MILC)等等。
步骤2、如图5所示，对所述多晶硅层30进行图形化处理，形成多晶硅岛40，对所述多晶硅岛40的中间区域进行P型轻掺杂，得到沟道区41，对所述多晶硅岛40的两侧进行N型或P型重掺杂，得到源极接触区42与漏极接触区43。
具体的，所述N型掺杂掺入的离子为磷离子或砷离子；所述P型掺杂掺入的离子为硼离子或镓离子。
步骤3、如图6所示，提供一化学气相沉积装置110，所述化学气相沉积装置110具有一反应腔室120，所述反应腔室120的上方设有紫外光源 130；
将所述具有多晶硅岛40及缓冲层20的基板10放置于所述反应腔室120的底部，向所述反应腔室120中通入有机硅烷气体和氧气，打开所述紫外光源130，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅(SiOx)，沉积于多晶硅岛40及缓冲层20上形成氧化硅薄膜250。
具体的，所述有机硅烷气体可以为四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基甲硅烷(SiH(OC2H5)3)、或三二甲氨基硅烷(trisdimethylaminosilane，SiH(N(CH3)2)3)等等。
优选的，所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2，其中，x＝1或2。
优选的，所述紫外光源130发出的紫外光为波长在10nm到14nm之间的极紫外光(EUV)，因为极紫外光(EUV)的波长较短，能量较高，可以让参与反应的有机硅烷气体在短时间内大量分解活化，使反应的时间缩短。
优选的，所述步骤2得到的氧化硅薄膜250的厚度为
Figure PCTCN2016082670-appb-000002
步骤4、如图7所示，在所述氧化硅薄膜250上沉积氮化硅薄膜260，得到由氧化硅薄膜250与氮化硅薄膜260叠加构成的栅极绝缘层50。
步骤5、如图8所示，在所述栅极绝缘层50上沉积第一金属层，对所述第一金属层进行图形化处理，得到栅极60。
步骤6、如图9所示，在所述栅极60、及栅极绝缘层50上形成层间绝缘层70，对所述层间绝缘层70及栅极绝缘层50进行图形化处理，得到对应于所述源极接触区42与漏极接触区43上方的过孔71。
步骤7、如图10所示，在所述层间绝缘层70上沉积第二金属层，对所述第二金属层进行图形化处理，得到源极81与漏极82，所述源极81与漏极82分别经由过孔71与所述多晶硅岛40上的源极接触区42与漏极接触区43相接触。
具体的，所述基板10为玻璃基板。
具体的，所述缓冲层20、层间绝缘层70可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述栅极60、源极81、漏极82的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
综上所述，本发明提供的一种氧化硅薄膜的沉积方法，通过引入紫外光作为沉积氧化硅反应的辅助能量，利用紫外光将氧气分解为游离氧，与有机硅烷气体反应生成氧化硅，从而在无等离子体环境中沉积形成氧化硅薄膜，避免了氧化硅薄膜表面被高能量的等离子体撞击所形成的界面缺陷和表面损伤，提高氧化硅薄膜的成膜质量。本发明提供的一种低温多晶硅TFT基板的制备方法，通过采用在紫外光照射环境中有机硅烷气体与氧气反应生成氧化硅的方法来制作栅极绝缘层中的氧化硅薄膜，避免了现有的等离子体增强化学气相沉积方法中等离子体对氧化硅薄膜表面造成的表面缺陷和界面损伤，从而提高氧化硅薄膜的成膜质量，对TFT电性有较好的提升作用。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (14)

  1. 一种氧化硅薄膜的沉积方法，包括如下步骤：
    步骤1、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
    步骤2、在所述反应腔室的底部放置一基板，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于基板上形成氧化硅薄膜。
  2. 如权利要求1所述的氧化硅薄膜的沉积方法，其中，所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷。
  3. 如权利要求2所述的氧化硅薄膜的沉积方法，其中，所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2。
  4. 如权利要求1所述的氧化硅薄膜的沉积方法，其中，所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫外光。
  5. 一种低温多晶硅TFT基板的制备方法，包括如下步骤：
    步骤1、提供一衬底基板，在所述衬底基板上依次形成缓冲层与多晶硅层；
    步骤2、对所述多晶硅层进行图形化处理，形成多晶硅岛，对所述多晶硅岛的中间区域进行P型轻掺杂，得到沟道区，对所述多晶硅岛的两侧进行N型或P型重掺杂，得到源极接触区与漏极接触区；
    步骤3、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
    将所述具有多晶硅岛及缓冲层的基板放置于所述反应腔室的底部，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于多晶硅岛及缓冲层上形成氧化硅薄膜；
    步骤4、在所述氧化硅薄膜上沉积氮化硅薄膜，得到由氧化硅薄膜与氮化硅薄膜叠加构成的栅极绝缘层；
    步骤5、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图形化处理，得到栅极；
    步骤6、在所述栅极、及栅极绝缘层上形成层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到对应于所述源极接触区与漏极接触区上方的过孔；
    步骤7、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到源极与漏极，所述源极与漏极分别经由过孔与所述多晶硅岛上的源极接触区与漏极接触区相接触。
  6. 如权利要求5所述的低温多晶硅TFT基板的制备方法，其中，所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷。
  7. 如权利要求6所述的低温多晶硅TFT基板的制备方法，其中，所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2。
  8. 如权利要求5所述的低温多晶硅TFT基板的制备方法，其中，所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫外光。
  9. 如权利要求5所述的低温多晶硅TFT基板的制备方法，其中，所述多晶硅层的制作过程为：在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
  10. 如权利要求5所述的低温多晶硅TFT基板的制备方法，其中，所述基板为玻璃基板；所述缓冲层、层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述栅极、源极、漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
  11. 一种低温多晶硅TFT基板的制备方法，包括如下步骤：
    步骤1、提供一衬底基板，在所述衬底基板上依次形成缓冲层与多晶硅层；
    步骤2、对所述多晶硅层进行图形化处理，形成多晶硅岛，对所述多晶硅岛的中间区域进行P型轻掺杂，得到沟道区，对所述多晶硅岛的两侧进行N型或P型重掺杂，得到源极接触区与漏极接触区；
    步骤3、提供一化学气相沉积装置，所述化学气相沉积装置具有一反应腔室，所述反应腔室的上方设有紫外光源；
    将所述具有多晶硅岛及缓冲层的基板放置于所述反应腔室的底部，向所述反应腔室中通入有机硅烷气体和氧气，打开所述紫外光源，所述氧气在紫外光的照射下分解产生游离氧，所述有机硅烷气体和游离氧发生化学反应生成氧化硅，沉积于多晶硅岛及缓冲层上形成氧化硅薄膜；
    步骤4、在所述氧化硅薄膜上沉积氮化硅薄膜，得到由氧化硅薄膜与氮化硅薄膜叠加构成的栅极绝缘层；
    步骤5、在所述栅极绝缘层上沉积第一金属层，对所述第一金属层进行图形化处理，得到栅极；
    步骤6、在所述栅极、及栅极绝缘层上形成层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到对应于所述源极接触区与漏极接触区上方的过孔；
    步骤7、在所述层间绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到源极与漏极，所述源极与漏极分别经由过孔与所述多晶硅岛上的源极接触区与漏极接触区相接触；
    其中，所述有机硅烷气体为四乙氧基硅烷、四甲基硅烷、四甲基环四硅氧烷、八甲基环四硅氧烷、六甲基二硅氮烷、三乙氧基甲硅烷、或三二甲氨基硅烷；
    其中，所述紫外光源发出的紫外光为波长在10nm到14nm之间的极紫外光。
  12. 如权利要求11所述的低温多晶硅TFT基板的制备方法，其中，所述有机硅烷气体为四乙氧基硅烷，所述四乙氧基硅烷与氧气在紫外光下反应生成氧化硅的反应式为：Si(OC2H5)4+O2→SiOx+2H2O+CO2。
  13. 如权利要求11所述的低温多晶硅TFT基板的制备方法，其中，所述多晶硅层的制作过程为：在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
  14. 如权利要求11所述的低温多晶硅TFT基板的制备方法，其中，所述基板为玻璃基板；所述缓冲层、层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述栅极、源极、漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
PCT/CN2016/082670 2016-01-27 2016-05-19 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 Ceased WO2017128564A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/128,104 US20180069023A1 (en) 2016-01-27 2016-05-19 Deposition method of silicon oxide thin film and manufacture method of low temperature poly-silicon tft substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610054751.0A CN105513960B (zh) 2016-01-27 2016-01-27 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN201610054751.0 2016-01-27

Publications (1)

Publication Number Publication Date
WO2017128564A1 true WO2017128564A1 (zh) 2017-08-03

Family

ID=55721848

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/082670 Ceased WO2017128564A1 (zh) 2016-01-27 2016-05-19 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法

Country Status (3)

Country Link
US (1) US20180069023A1 (zh)
CN (1) CN105513960B (zh)
WO (1) WO2017128564A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113979402A (zh) * 2021-09-30 2022-01-28 山东大学 一种mems红外光源及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513960B (zh) * 2016-01-27 2019-01-11 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN106601997B (zh) * 2016-11-24 2019-08-20 天津大学 一种在负极集流体材料上激光溅射沉积渔网状SiOx薄膜的制备方法
KR102578078B1 (ko) * 2017-04-27 2023-09-12 어플라이드 머티어리얼스, 인코포레이티드 3d 낸드 적용을 위한 낮은 유전율의 산화물 및 낮은 저항의 op 스택
CN108072989B (zh) * 2017-07-28 2020-12-29 武汉华星光电技术有限公司 液晶显示面板的处理方法
US11221359B2 (en) * 2019-03-15 2022-01-11 International Business Machines Corporation Determining device operability via metal-induced layer exchange
CN112383871B (zh) * 2021-01-15 2021-05-07 中芯集成电路制造(绍兴)有限公司 麦克风部件及其制作方法
CN115274404A (zh) 2022-07-07 2022-11-01 中国科学院宁波材料技术与工程研究所 改性隧穿氧化层及制备方法、TOPCon结构及制备方法和太阳电池
CN121013917A (zh) * 2023-04-14 2025-11-25 朗姆研究公司 金属的闪光增强原子层沉积和化学气相沉积

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053472A1 (en) * 2000-09-18 2004-03-18 Hideki Kiryu Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
CN101506952A (zh) * 2006-08-25 2009-08-12 株式会社明电舍 氧化膜形成方法和用于该方法的装置
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
CN105513960A (zh) * 2016-01-27 2016-04-20 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953674A (ja) * 1982-09-17 1984-03-28 Seiko Epson Corp 化学蒸着法
US4702936A (en) * 1984-09-20 1987-10-27 Applied Materials Japan, Inc. Gas-phase growth process
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
CN103972050A (zh) * 2014-05-14 2014-08-06 京东方科技集团股份有限公司 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040053472A1 (en) * 2000-09-18 2004-03-18 Hideki Kiryu Method for film formation of gate insulator, apparatus for film formation of gate insulator, and cluster tool
CN101506952A (zh) * 2006-08-25 2009-08-12 株式会社明电舍 氧化膜形成方法和用于该方法的装置
CN105070764A (zh) * 2015-08-31 2015-11-18 深圳市华星光电技术有限公司 Tft、阵列基板、显示装置及tft的制备方法
CN105513960A (zh) * 2016-01-27 2016-04-20 武汉华星光电技术有限公司 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113979402A (zh) * 2021-09-30 2022-01-28 山东大学 一种mems红外光源及其制备方法

Also Published As

Publication number Publication date
CN105513960B (zh) 2019-01-11
CN105513960A (zh) 2016-04-20
US20180069023A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
CN105513960B (zh) 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法
CN1560691B (zh) 半导体器件及其制造方法和有源矩阵显示器
TWI575293B (zh) 液晶顯示裝置
JP2022048178A (ja) 液晶表示装置
JP4488039B2 (ja) 薄膜半導体装置の製造方法
CN105390451B (zh) 低温多晶硅tft基板的制作方法
KR20110113581A (ko) 액정 표시 장치 및 그 구동 방법
US8344378B2 (en) Thin film transistor and method for manufacturing the same
CN101872097A (zh) 液晶显示装置
CN101345261A (zh) 薄膜晶体管及其制造方法
KR20080044765A (ko) 박막 반도체장치의 제조 방법
CN105470195B (zh) Tft基板的制作方法
CN105679772A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
JP4578826B2 (ja) 半導体装置の作製方法
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105355593B (zh) Tft基板的制作方法及tft基板
CN100422798C (zh) 显示装置及其制造方法
CN105161456A (zh) 一种阵列基板的制作方法
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
CN105185838A (zh) 薄膜晶体管及其制造方法
CN114447118B (zh) 晶体管及其制备方法、显示面板
JP4243228B2 (ja) 薄膜トランジスタの製造方法
JP2009021276A (ja) 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
KR20070056285A (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15128104

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16887446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16887446

Country of ref document: EP

Kind code of ref document: A1