WO2017090584A1 - 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット - Google Patents

薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット Download PDF

Info

Publication number
WO2017090584A1
WO2017090584A1 PCT/JP2016/084539 JP2016084539W WO2017090584A1 WO 2017090584 A1 WO2017090584 A1 WO 2017090584A1 JP 2016084539 W JP2016084539 W JP 2016084539W WO 2017090584 A1 WO2017090584 A1 WO 2017090584A1
Authority
WO
WIPO (PCT)
Prior art keywords
atomic
film
oxide semiconductor
active layer
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/084539
Other languages
English (en)
French (fr)
Inventor
充 上野
清田　淳也
大士 小林
応樹 武井
高橋　一寿
浩二 日高
裕 川越
健太郎 武末
優 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to KR1020187011239A priority Critical patent/KR102106366B1/ko
Priority to US15/777,081 priority patent/US11049976B2/en
Priority to JP2017552420A priority patent/JP6613314B2/ja
Priority to CN201680063644.2A priority patent/CN108352410B/zh
Publication of WO2017090584A1 publication Critical patent/WO2017090584A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials

Definitions

  • the present invention relates to a thin film transistor having an active layer made of an oxide semiconductor, an oxide semiconductor film, and a sputtering target.
  • TFT Thin-Film Transistor
  • IGZO In—Ga—Zn—O-based oxide semiconductor film
  • Patent Document 1 discloses an organic EL display device in which an active layer of a TFT that drives an organic EL element is formed of IGZO.
  • Patent Document 2 discloses a thin film transistor having a channel layer (active layer) made of a-IGZO and having a mobility of 5 cm 2 / Vs or more.
  • Patent Document 3 discloses a thin film transistor having an active layer made of IGZO and an on / off current ratio of 5 digits or more.
  • an object of the present invention is to provide a high-performance thin film transistor that replaces IGZO, an oxide semiconductor film used for an active layer thereof, and a sputtering target used for the film formation.
  • a thin film transistor includes a gate electrode, an active layer including an oxide semiconductor film containing indium, zinc, and titanium, and between the gate electrode and the active layer. And a source electrode and a drain electrode electrically connected to the active layer.
  • the thin film transistor uses an oxide semiconductor film in which an oxide containing indium and an oxide containing zinc to which an oxide containing titanium is added as an active layer.
  • the atomic ratio of each element in the total amount of indium, zinc, and titanium constituting the oxide semiconductor film is as follows: indium is 24 atomic percent to 80 atomic percent, zinc is 16 atomic percent to 70 atomic percent, and titanium is 0 atomic percent. It may be 1 atomic% or more and 20 atomic% or less. Thereby, transistor characteristics having a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more can be obtained.
  • the atomic ratio of each of the above elements was 39.5 atomic% to 56.5 atomic% for indium, 39 atomic% to 56 atomic% for zinc, and 0.5 atomic% to 10 atomic% for titanium. May be. Accordingly, transistor characteristics having a mobility of 28 cm 2 / Vs or more and an on / off current ratio of 10 digits or more can be obtained.
  • An oxide semiconductor film according to one embodiment of the present invention is formed using an oxide containing indium, zinc, and titanium.
  • an active layer of a thin film transistor having transistor characteristics with a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more can be formed.
  • the atomic ratio of each element in the total amount of indium, zinc and titanium constituting the oxide is in the range of 24 atomic% to 80 atomic% indium, 16 atomic% to 70 atomic% in zinc, and 0.1 in titanium. Atom% or more and 20 atom% or less may be sufficient. Further, the atomic ratio of each of the above elements was 39.5 atomic% to 56.5 atomic% for indium, 39 atomic% to 56 atomic% for zinc, and 0.5 atomic% to 10 atomic% for titanium. May be.
  • the oxide semiconductor film may have a carrier concentration of 1 ⁇ 10 18 / cm 3 or less. Thereby, transistor characteristics having a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more can be obtained.
  • a sputtering target includes a sintered body of oxides of indium, zinc, and titanium. Accordingly, an active layer of a thin film transistor having transistor characteristics with a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more can be formed.
  • the atomic ratio of each element in the total amount of indium, zinc and titanium constituting the sintered body is in the range of 24 atomic% to 80 atomic% for indium, 16 atomic% to 70 atomic% for zinc, and 0.2% for titanium. 1 atom% or more and 20 atom% or less may be sufficient. Further, the atomic ratio of each of the above elements was 39.5 atomic% to 56.5 atomic% for indium, 39 atomic% to 56 atomic% for zinc, and 0.5 atomic% to 10 atomic% for titanium. May be.
  • an oxide semiconductor film used for an active layer of the thin film transistor can be provided.
  • a sputtering target used for forming the oxide semiconductor film can be provided.
  • FIG. 3 is a ternary phase diagram of —Ti.
  • FIG. 1 is a schematic cross-sectional view showing a configuration of a thin film transistor according to an embodiment of the present invention.
  • a so-called bottom gate type field effect transistor will be described as an example.
  • the thin film transistor 1 of this embodiment includes a gate electrode 11, an active layer 15, a gate insulating film 14, a source electrode 17S, and a drain electrode 17D.
  • the gate electrode 11 is made of a conductive film formed on the surface of the substrate 10.
  • the substrate 10 is typically a transparent glass substrate.
  • the gate electrode 11 is typically composed of a metal single layer film or a metal multilayer film such as molybdenum (Mo), titanium (Ti), aluminum (Al), or copper (Cu), and is formed by, for example, a sputtering method. .
  • the gate electrode 11 is made of molybdenum.
  • the thickness of the gate electrode 11 is not specifically limited, For example, it is 300 nm.
  • the active layer 15 functions as a channel layer of the transistor 1.
  • the film thickness of the active layer 15 is, for example, 30 nm to 200 nm.
  • the active layer 15 includes an oxide semiconductor film containing indium (In), zinc (Zn), and titanium (Ti) (hereinafter also referred to as an In—Ti—Zn—O film).
  • the atomic ratio of each element in the total amount of In, Zn, and Ti constituting the oxide semiconductor film is not particularly limited, and in this embodiment, In is 24 atomic% to 80 atomic% and Zn is 16 atomic%. 70 atomic% or less and Ti is 0.1 atomic% or more and 20 atomic% or less. Thereby, transistor characteristics having a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more can be obtained.
  • the atomic ratio of each of the above elements is 39.5 atomic% or more and 56.5 atomic% or less for In, 39 atomic% or more and 56 atomic% or less for Zn, and 0.5 atomic% or more and 10 atomic% or less for Ti.
  • transistor characteristics having a mobility of 28 cm 2 / Vs or more and an on / off current ratio of 10 digits or more can be obtained.
  • the carrier concentration of the oxide semiconductor film suitable as the active layer 15 is preferably 1 ⁇ 10 18 / cm 3 or less, for example. If the carrier concentration exceeds 1 ⁇ 10 18 / cm 3 , the on / off current ratio becomes 6 digits or less, and it may be difficult to obtain stable switching characteristics.
  • the active layer 15 is formed using a sputtering target composed of a sintered body of oxides of In, Zn, and Ti, and then heat-treated (annealed) at a predetermined temperature. Is formed.
  • a sputtering target composed of a sintered body of oxides of In, Zn, and Ti
  • heat-treated (annealed) at a predetermined temperature Is formed.
  • an oxide semiconductor film having the same or almost the same composition as the target is formed.
  • annealing the semiconductor film at a predetermined temperature for example, an active layer that exhibits transistor characteristics with a mobility of 15 cm 2 / Vs or more and an on / off current ratio of 8 digits or more is formed.
  • the gate insulating film 14 is formed between the gate electrode 11 and the active layer 15.
  • the gate insulating film 14 is composed of a silicon oxide film (SiOx), a silicon nitride film (SiNx), or the like, but is not limited thereto, and can be formed using various electrical insulating films such as a metal oxide film.
  • the film forming method is not particularly limited, and may be a CVD method, a sputtering method, a vapor deposition method, or the like.
  • the thickness of the gate insulating film 14 is not particularly limited and is, for example, 200 nm to 400 nm.
  • the source electrode 17S and the drain electrode 17D are formed on the active layer 15 so as to be separated from each other.
  • the source electrode 17S and the drain electrode 17D can be composed of, for example, a metal single layer film such as aluminum, molybdenum, copper, titanium, or a multilayer film of these metals. As will be described later, the source electrode 17S and the drain electrode 17D can be simultaneously formed by patterning a metal film.
  • the thickness of the metal film is, for example, 100 nm to 500 nm.
  • An etching stopper layer 16 is formed on the active layer 15.
  • the etching stopper layer 16 is provided to protect the active layer 15 from the etchant when pattern etching of the source electrode 17S and the drain electrode 17D is performed.
  • the etching stopper layer 16 can be composed of, for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof.
  • the source electrode 17S and the drain electrode 17D are covered with a protective film 19.
  • the protective film 19 is made of an electrically insulating material such as a silicon oxide film, a silicon nitride film, or a laminated film thereof.
  • the protective film 19 is for shielding the element part including the active layer 15 from the outside air.
  • the thickness of the protective film 19 is not particularly limited, and is, for example, 200 nm to 500 nm.
  • the protective film 19 is provided with interlayer connection holes for connecting the source / drain electrodes 17S, 17D to the wiring layer 21 at appropriate positions.
  • the wiring layer 21 is for connecting the transistor 1 to a peripheral circuit (not shown) and is made of a transparent conductive film such as ITO.
  • FIG. 1 is a cross-sectional views of the main part of each step for explaining the method of manufacturing the thin film transistor 1.
  • the gate electrode 11 is formed on one surface of the substrate 10.
  • the gate electrode 11 is formed by patterning a gate electrode film formed on the surface of the substrate 10 into a predetermined shape.
  • a gate insulating film 14 is formed on the surface of the base material 10 so as to cover the gate electrode 11.
  • the thickness of the gate insulating film 14 is, for example, 200 nm to 500 nm.
  • a thin film (hereinafter simply referred to as “In—Ti—Zn—O film”) 15F having an In—Ti—Zn—O-based composition is formed on the gate insulating film. .
  • the In—Ti—Zn—O film 15F is formed by a sputtering method.
  • a sputtering target a sintered body containing respective oxides of In, Zn, and Ti is used.
  • the In—Ti—Zn—O film 15F is formed by sputtering this target in, for example, a mixed gas atmosphere of argon (Ar) and oxygen (O 2 ).
  • Sputtering conditions are not particularly limited.
  • the pressure (total pressure) in the film forming chamber is controlled within a range of 0.1 to 5 Pa.
  • the substrate 10 may be formed in a state heated to a predetermined temperature, or may be formed in an unheated state, and the temperature of the substrate 10 is, for example, room temperature to 300 ° C. Under these conditions, the In—Ti—Zn—O film 15F is formed by pulse DC sputtering.
  • the atmosphere during sputtering is not particularly limited, and sputtering may be performed in an atmosphere containing only argon without introducing oxygen.
  • the sputtering discharge method is not limited to DC discharge, and may be AC discharge, RF discharge, or the like.
  • the atomic ratio of each element occupying the total amount of In, Zn and Ti constituting the sintered body is not particularly limited.
  • In is 24 atomic% or more and 80 atomic% or less
  • Zn is 16 atomic%.
  • 70 atomic% or less and Ti is 0.1 atomic% or more and 20 atomic% or less.
  • the atomic ratio of each of the above elements is 39.5 atomic% or more and 56.5 atomic% or less for In, 39 atomic% or more and 56 atomic% or less for Zn, and 0.5 atomic% or more and 10 atomic% or less for Ti.
  • transistor characteristics having a mobility of 28 cm 2 / Vs or more and an on / off current ratio of 10 digits or more can be obtained.
  • the sputtering target may be composed of a sintered body obtained by mixing In, Zn, and Ti oxides such as In 2 O 3 , TiO 2, and ZnO as raw material powders, and mixing the raw material powders in the above composition ratio. it can.
  • the obtained sputtered film has the same or almost the same composition as the target composition.
  • an oxide semiconductor film formed by sputtering a target having a specified component ratio cannot obtain predetermined transistor characteristics. Therefore, as will be described in detail later, by annealing (heat treatment) the formed oxide semiconductor film within a predetermined temperature range, the structure relaxation of the oxide semiconductor film is promoted and the required transistor characteristics are exhibited. It becomes possible.
  • an etching stopper layer 16 is formed on the In—Ti—Zn—O film 15F.
  • the etching stopper layer 16 is formed of In-Ti-Zn-O in a patterning process of a metal film constituting a source electrode and a drain electrode, which will be described later, and in a process of etching away an unnecessary region of the In-Ti-Zn-O film 15F. It functions as an etching protective layer that protects the channel region of the film from the etchant.
  • the etching stopper layer 16 is composed of, for example, a silicon oxide film, a silicon nitride film, or a laminated film thereof.
  • the etching stopper layer 16 is formed, for example, by patterning a silicon oxide film formed on the In—Ti—Zn—O film 15F into a predetermined shape.
  • the film thickness of the etching stopper layer 16 is not particularly limited, and is, for example, 30 nm to 300 nm.
  • a metal film 17F is formed so as to cover the In—Ti—Zn—O film 15F and the etching stopper layer 16.
  • the metal film 17F is typically composed of a metal single layer film or a metal multilayer film such as molybdenum, titanium, aluminum, or copper, and is formed by, for example, a sputtering method.
  • the thickness of the metal film 17F is not particularly limited, and is, for example, 100 nm to 500 nm.
  • the metal film 17F is patterned.
  • the patterning process for the metal film 17F includes a process for forming the resist mask 18 and an etching process for the metal film 17F.
  • the resist mask 18 has a mask pattern that opens the region immediately above the etching stopper layer 16 and the peripheral region of each transistor.
  • the metal film 17F is etched by wet etching. As a result, the metal film 17F is separated into the source electrode 17S and the drain electrode 17D that are electrically connected to the active layer 15, respectively (FIG. 3B).
  • the etching stopper layer 16 has a function of protecting the In—Ti—Zn—O film 15F from an etchant (for example, a mixed solution of phosphoric acid, nitric acid, and acetic acid) with respect to the metal film 17F.
  • an etchant for example, a mixed solution of phosphoric acid, nitric acid, and acetic acid
  • the etching stopper layer 16 is formed to cover a region (hereinafter referred to as “channel region”) located between the source electrode 17S and the drain electrode 17D of the In—Ti—Zn—O film 15F. . Therefore, the channel region of the In—Ti—Zn—O film 15F is not affected by the etching process of the metal film 17F.
  • the In—Ti—Zn—O film 15F is etched using the resist mask 18 shown in FIG. 3A as a mask.
  • the etching method is not particularly limited, and may be a wet etching method or a dry etching method.
  • the In—Ti—Zn—O film 15F is isolated in element units, and the active layer 15 including the In—Ti—Zn—O film 15F is formed. Formed (FIG. 3B).
  • the etching stopper layer 16 functions as an etching protective film for the In—Ti—Zn—O film 15F located in the channel region. That is, the etching stopper layer 16 has a function of protecting the channel region immediately below the etching stopper layer 16 from an etchant (for example, oxalic acid) with respect to the In—Ti—Zn—O film 15F. Thus, the channel region of the active layer 15 is not affected by the etching process of the In—Ti—Zn—O film 15F.
  • an etchant for example, oxalic acid
  • the resist mask 18 is removed from the source electrode 17S and the drain electrode 17D by ashing or the like.
  • annealing process for the purpose of relaxing the structure of the oxide semiconductor film constituting the active layer 15 is performed.
  • structural relaxation means that electrical and structural defects existing in the oxide semiconductor film after film formation are compensated. Thereby, the transistor characteristics of the active layer 15 can be improved.
  • the annealing process is performed at a temperature of 200 ° C. or higher and 600 ° C. or lower in the atmosphere. Thereby, the thin film transistor 1 having an on / off current ratio of 8 digits or more can be manufactured. If the annealing temperature is less than 200 ° C., the structure relaxation action of the active layer 15 cannot be promoted, and it becomes difficult to ensure an on / off current ratio of 8 digits or more. Further, when the annealing temperature exceeds 600 ° C., there may be material restrictions on the base material 10 and various functional films formed on the base material 10 from the viewpoint of heat resistance.
  • the processing atmosphere is not limited to air, but may be atmospheric pressure substituted with nitrogen (N 2 ), or oxygen (O 2 ) may be added thereto. Further, the pressure of the processing atmosphere is not limited to atmospheric pressure, and may be a reduced pressure atmosphere.
  • a protective film (passivation film) 19 is formed on the surface of the substrate 10 so as to cover the source electrode 17S, the drain electrode 17D, the stopper layer 16, the active layer 15, and the gate insulating film 14. It is formed.
  • the protective film 19 is for securing predetermined electrical and material characteristics by blocking the transistor element including the active layer 15 from the outside air.
  • the protective film 19 is typically composed of an oxide film or a nitride film such as a silicon oxide film or a silicon nitride film, and a laminated film thereof, and is formed by, for example, a CVD method or a sputtering method.
  • the thickness of the protective film 19 is not particularly limited, and is, for example, 200 nm to 500 nm.
  • a contact hole 19a communicating with the source / drain electrode is formed in the protective film 19.
  • This step includes a step of forming a resist mask on the protective film 19, a step of etching the protective film 19 exposed from the opening of the resist mask, and a step of removing the resist mask.
  • the contact hole 19a is formed by a dry etching method, but may be a wet etching method. Although not shown, a contact hole that communicates with the source electrode 17S is also formed at an arbitrary position.
  • a transparent conductive film 21 that contacts the source / drain electrodes through the contact holes 19a and functions as a wiring layer is formed.
  • This step includes a step of forming the transparent conductive film 21, a step of forming a resist mask on the transparent conductive film 21, a step of etching the transparent conductive film 21 not covered with the resist mask, and removing the resist mask. The process of carrying out.
  • the transparent conductive film 21 is typically composed of an ITO film or an IZO film, and is formed by, for example, a sputtering method or a CVD method.
  • the etching of the transparent conductive film 21 employs a wet etching method, but is not limited thereto, and a dry etching method may be employed.
  • the thin film transistor 1 on which the transparent conductive film 21 shown in FIG. 3D is formed is then subjected to an annealing step (heat treatment) for the purpose of reducing the resistance of the transparent conductive film 21.
  • the annealing process is performed at a temperature of about 200 ° C. in the atmosphere, for example. Note that this annealing step is not limited to the transparent conductive film 21, and the effect of compensating for electrical and structural defects can be obtained for the lower protective film 19 and the active layer 15. It is possible to appropriately change the conditions of heating and atmosphere so that they can be performed.
  • a constant forward voltage (source-drain voltage: Vds) is applied between the source electrode 17S and the drain electrode 17D.
  • Vgs gate voltage
  • Vth threshold voltage
  • Ids source-drain current
  • the source-drain current at this time is also called an on-state current, and a larger current value is obtained as the mobility of the thin film transistor 1 is higher.
  • the active layer 15 of the thin film transistor 1 is composed of an In—Ti—Zn—O film, higher mobility can be obtained as compared with a thin film transistor using an active layer composed of an IGZO film. It is done. Therefore, according to the present embodiment, a field effect transistor having a high on-current value can be obtained.
  • the voltage applied to the gate electrode 11 is smaller than the threshold voltage (Vth)
  • the current generated between the source and the drain is almost zero.
  • the source-drain current at this time is also called an off-state current.
  • the smaller the off-current value the larger the ratio between the on-current value and the off-current value (on-off current ratio), so that better characteristics as a transistor can be obtained.
  • FIG. 4 is an experimental result showing an example of transfer characteristics of a thin film transistor using an In—Ti—Zn—O film annealed at 400 ° C. for 1 hour in the atmosphere after film formation and patterning as an active layer, The relationship between the gate voltage (Vgs) and the source-drain current (Ids) when the source-drain voltage (Vds) is 5 V is shown.
  • Vgs gate voltage
  • Ids source-drain current
  • the ratio between the on-current and the off-current is obtained by using Ids when Vgs is ⁇ 15V as an off-current and Ids when Vgs is + 20V as an on-current. did.
  • the present inventors prepared a plurality of In—Ti—Zn—O targets having different composition ratios (component ratios), and obtained In—Ti—Zn obtained by sputtering each of the targets under the above-described conditions.
  • Thin film transistors having the structure shown in FIG. 1 were prepared using the —O film as an active layer, and the transfer characteristics (mobility, on / off current ratio) of these thin film transistors were evaluated.
  • the annealing conditions for each In—Ti—Zn—O film were 400 ° C. for 1 hour in the atmosphere.
  • the mobility and on / off current ratio of each sample were evaluated by the same method as in the example (sample 9) shown in FIG.
  • the carrier concentration of each In—Ti—Zn—O film was measured using a Hall effect measuring device.
  • Example 1 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 80 atomic%, Zn: 19.9 atomic%, and Ti: 0.1 atomic%, respectively.
  • a sputtering target was manufactured using a certain In—Ti—Zn—O sintered body.
  • the mobility was 42 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 8 digits. Further, when the carrier concentration of the oxide semiconductor film was measured, it was 1E18 (1 ⁇ 10 18 ) / cm 3 or less.
  • Example 2 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 64 atomic%, Zn: 16 atomic%, and Ti: 20 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 38 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 8 digits. Further, when the carrier concentration of the oxide semiconductor film was measured, it was 1E18 (1 ⁇ 10 18 ) / cm 3 or less.
  • Example 3 As an In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn and Ti is In: 24 atomic%, Zn: 56 atomic%, and Ti: 20 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 15 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 10 digits. Further, when the carrier concentration of the oxide semiconductor film was measured, it was 1E18 (1 ⁇ 10 18 ) / cm 3 or less.
  • Example 4 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 30 atomic%, Zn: 69.9 atomic%, and Ti: 0.1 atomic%, respectively.
  • a sputtering target was manufactured using a certain In—Ti—Zn—O sintered body.
  • the mobility was 20 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 10 digits. Further, when the carrier concentration of the oxide semiconductor film was measured, it was 1E18 (1 ⁇ 10 18 ) / cm 3 or less.
  • Example 5 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 56.5 atomic%, Zn: 43 atomic%, and Ti: 0.5 atomic%, respectively.
  • a sputtering target was manufactured using a certain In—Ti—Zn—O sintered body.
  • the mobility was 38 cm 2 / Vs, on /
  • the off-current ratio (On / Off ratio) was 10 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E17 (1 ⁇ 10 17 ) / cm 3 or less.
  • Example 6 As an In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 51 atomic%, Zn: 39 atomic%, and Ti: 10 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 34 cm 2 / Vs, on /
  • the off-current ratio (On / Off ratio) was 10 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E17 (1 ⁇ 10 17 ) / cm 3 or less.
  • Example 7 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 39.5 atomic%, Zn: 50.5 atomic%, and Ti: 10 atomic%, respectively.
  • a sputtering target was manufactured using a certain In—Ti—Zn—O sintered body.
  • the mobility was 28 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 10 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E17 (1 ⁇ 10 17 ) / cm 3 or less.
  • Example 8 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 43.5 atomic%, Zn: 56 atomic%, and Ti: 0.5 atomic%, respectively.
  • a sputtering target was manufactured using a certain In—Ti—Zn—O sintered body.
  • the mobility was 34 cm 2 / Vs, on /
  • the off-current ratio (On / Off ratio) was 10 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E17 (1 ⁇ 10 17 ) / cm 3 or less.
  • Example 9 As an In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 48 atomic%, Zn: 48 atomic%, and Ti: 4 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 30 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 11 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E17 (1 ⁇ 10 17 ) / cm 3 or less.
  • Example 10 As the In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 33.3 atomic%, Zn: 33.3 atomic%, and Ti: 33.4 atoms, respectively. %, A sputtering target was manufactured using an In—Ti—Zn—O sintered body. As a result of evaluating the transfer characteristics of a thin film transistor having an active layer formed using an oxide semiconductor film formed by sputtering the In—Ti—Zn—O target, the mobility was 10 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 9 digits. The carrier concentration of the oxide semiconductor film was measured and found to be 1E16 (1 ⁇ 10 16 ) / cm 3 or less.
  • Example 11 As an In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 85 atomic%, Zn: 7 atomic%, and Ti: 8 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 50 cm 2 / Vs, on / The off-current ratio (On / Off ratio) was 6 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E19 (1 ⁇ 10 19 ) / cm 3 or less.
  • Example 12 As an In—Ti—Zn—O target, the atomic ratio of each element in the total amount of In, Zn, and Ti is In: 17 atomic%, Zn: 75 atomic%, and Ti: 8 atomic%, respectively.
  • a sputtering target was prepared using a —Zn—O sintered body.
  • the mobility was 5 cm 2 / Vs, on /
  • the off-current ratio (On / Off ratio) was 8 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E16 (1 ⁇ 10 16 ) / cm 3 or less.
  • the IGZO target was sputtered by pulse DC sputtering in a mixed gas atmosphere of argon and oxygen under the conditions of a pressure (total pressure) in the film formation chamber of 0.3 Pa and an oxygen concentration of 7%.
  • a thin film transistor having an active layer including an oxide semiconductor film to be formed was manufactured.
  • the annealing conditions for the active layer were 400 ° C. for 1 hour in the atmosphere.
  • the mobility was 10 cm 2 / Vs, and the on / off current ratio (On / Off ratio) was 7 digits.
  • the carrier concentration of the oxide semiconductor film was measured and found to be 1E16 (1 ⁇ 10 16 ) / cm 3 or less.
  • FIG. 5 shows a phase diagram (In—Zn—Ti ternary phase diagram) showing the composition ratio of each element of Samples 1 to 12, and Table 1 shows the composition ratio and transistor characteristics of each element of Samples 1 to 13. Respectively.
  • the circled numbers in FIG. 5 represent sample numbers, black square plots indicate samples 1 to 4, black circle plots indicate samples 5 to 9, and black triangle plots indicate samples 10 to 12. ing.
  • transistor characteristics having a mobility of 5 cm 2 / Vs or more and an on / off current ratio of 6 digits or more are obtained. It was confirmed that
  • the atomic ratio of each element constituting the In—Ti—Zn—O film is In: 24 atomic% to 80 atomic%, Zn: 16 atomic% to 70 atomic%, Ti: 0.1 atomic% or more According to Samples 1 to 9 which are 20 atomic% or less, mobility exceeding 10 cm 2 / Vs (more than 15 cm 2 / Vs), ON / OFF current ratio of 8 digits or more, and 1E18 (1 ⁇ 10 18 ) It was confirmed that a carrier concentration of less than / cm 3 can be obtained stably. This was a transistor characteristic higher than that of the thin film transistor according to Sample 13 using an IGZO film as the active layer.
  • the atomic ratio of each element constituting the In—Ti—Zn—O film is as follows: In: 39.5 atomic% to 56.5 atomic%, Zn: 39 atomic% to 56 atomic%, Ti: 0.0.
  • the mobility is more than 20 cm 2 / Vs (28 cm 2 / Vs or more)
  • the on / off current ratio is 10 digits or more
  • 1E17 1 It was confirmed that a carrier concentration of ⁇ 10 17 ) / cm 3 or less can be stably obtained.
  • / Off current ratio is 9 digits and carrier concentration is 1E16 (1 ⁇ 10 16 ) / cm 3 or less, a good value was obtained, but the mobility was 10 cm 2 / Vs, and the IGZO of sample 13 It stays on the same level as things.
  • the mobility of the sample 11 in which the atomic ratio of each element constituting the In—Ti—Zn—O film is In: 85 atomic%, Zn: 7 atomic%, and Ti: 8 atomic% is 50 cm 2 / Vs.
  • the carrier concentration is 1E19 (1 ⁇ 10 19 ) / cm 3 or less and the on / off current ratio is 6 digits, which results in a problem in the switching characteristics of the thin film transistor.
  • the sample 12 in which the atomic ratio of each element constituting the In—Ti—Zn—O film is In: 17 atomic%, Zn: 75 atomic%, and Ti: 8 atomic% is the same as the sample 10 in the ON / Although it can be said that the off-current ratio and the carrier concentration are good values, the mobility is 5 cm 2 / Vs, which is inferior to that of the sample 13 of IGZO.
  • a high-performance thin film transistor that replaces IGZO, an oxide semiconductor film used for an active layer thereof, and a sputtering target used for forming the oxide semiconductor film are provided. Can do.
  • a so-called bottom gate (reverse staggered) transistor has been described as an example, but the present invention can also be applied to a top gate (staggered) thin film transistor.
  • the above-described thin film transistor can be used as a TFT for an active matrix display panel such as a liquid crystal display or an organic EL display.
  • the transistor can be used as a transistor element in various semiconductor devices or electronic devices.
  • the metal components of In, Zn, and Ti are cited as constituent elements of the In—Ti—Zn—O-based oxide, but zirconium (Zr), hafnium (Hf), yttrium (Y), etc. Other metal elements or metal oxides may be added.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明の一形態に係る薄膜トランジスタは、ゲート電極と、インジウム、亜鉛及びチタンを含む酸化物で構成された活性層と、上記ゲート電極と上記活性層との間に形成されたゲート絶縁膜と、上記活性層と電気的に接続されるソース電極及びドレイン電極とを具備する。上記酸化物を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下である。

Description

薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
　本発明は、酸化物半導体からなる活性層を有する薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲットに関する。
　Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体膜（ＩＧＺＯ）を活性層に用いた薄膜トランジスタ（ＴＦＴ：Thin-Film Transistor）は、従来のアモルファスシリコン膜を活性層に用いたＴＦＴと比較して、高移動度を得ることができることから、近年、種々のディスプレイに幅広く適用されている（例えば特許文献１～３参照）。
　例えば特許文献１には、有機ＥＬ素子を駆動するＴＦＴの活性層がＩＧＺＯで構成された有機ＥＬ表示装置が開示されている。特許文献２には、チャネル層（活性層）がａ－ＩＧＺＯで構成され、移動度が５ｃｍ２／Ｖｓ以上の薄膜トランジスタが開示されている。さらに特許文献３には、活性層がＩＧＺＯで構成され、オン／オフ電流比が５桁以上の薄膜トランジスタが開示されている。
特開２００９－３１７５０号公報 特開２０１１－２１６５７４号公報 ＷＯ２０１０／０９２８１０号
　近年、各種ディスプレイにおける高解像度化や低消費電力化、高フレームレート化に関する要求から、より高い移動度を示す酸化物半導体への要求が高まっている。しかしながら、活性層にＩＧＺＯを用いる薄膜トランジスタにおいては、移動度で１０ｃｍ２／Ｖｓを超える値を得ることが難しく、より高い移動度を示す薄膜トランジスタ用途の材料の開発が求められている。
　以上のような事情に鑑み、本発明の目的は、ＩＧＺＯに代わる高特性の薄膜トランジスタ及びその活性層に用いられる酸化物半導体膜、並びにその成膜に用いられるスパッタリングターゲットを提供することにある。
　上記目的を達成するため、本発明の一形態に係る薄膜トランジスタは、ゲート電極と、インジウム、亜鉛及びチタンを含む酸化物半導体膜で構成された活性層と、上記ゲート電極と上記活性層との間に形成されたゲート絶縁膜と、上記活性層と電気的に接続されるソース電極及びドレイン電極とを具備する。
　上記薄膜トランジスタは、インジウムを含む酸化物及び亜鉛を含む酸化物にチタンを含む酸化物を添加した酸化物半導体膜を活性層に用いる。
　上記酸化物半導体膜を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下であってもよい。
　これにより、１５ｃｍ２／Ｖｓ以上の移動度と、８桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　さらに、上記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下であってもよい。
　これにより、２８ｃｍ２／Ｖｓ以上の移動度と、１０桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　本発明の一形態に係る酸化物半導体膜は、インジウム、亜鉛及びチタンを含む酸化物で構成される。
　これにより、移動度が１５ｃｍ２／Ｖｓ以上であり、オン／オフ電流比が８桁以上のトランジスタ特性を有する薄膜トランジスタの活性層を構成することができる。
　上記酸化物を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下であってもよい。
　さらに、上記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下であってもよい。
　上記酸化物半導体膜は、１×１０１８／ｃｍ３以下のキャリア濃度を有してもよい。
　これにより、１５ｃｍ２／Ｖｓ以上の移動度と、８桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　本発明の一形態に係るスパッタリングターゲットは、インジウム、亜鉛及びチタンのそれぞれの酸化物の焼結体で構成される。
　これにより、移動度が１５ｃｍ２／Ｖｓ以上であり、オン／オフ電流比が８桁以上のトランジスタ特性を有する薄膜トランジスタの活性層を成膜することができる。
　上記焼結体を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下であってもよい。
　さらに、上記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下であってもよい。
　以上述べたように、本発明によれば、ＩＧＺＯに代わる高特性の薄膜トランジスタを提供することができる。また、当該薄膜トランジスタの活性層に用いられる酸化物半導体膜を提供することができる。さらに、当該酸化物半導体膜の成膜に用いられるスパッタリングターゲットを提供することができる。
本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 上記薄膜トランジスタの製造方法を説明する工程断面図である。 上記薄膜トランジスタの電流特性を示す一実験結果である。 ５ｃｍ２／Ｖｓ以上の移動度と、６桁以上のオン／オフ電流比が得られるＩｎ－Ｔｉ－Ｚｎ－Ｏ膜（あるいはＩｎ－Ｔｉ－Ｚｎ－Ｏターゲット）の組成範囲を示す、Ｉｎ－Ｚｎ－Ｔｉの３元系状態図である。
　以下、図面を参照しながら、本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る薄膜トランジスタの構成を示す概略断面図である。本実施形態では、いわゆるボトムゲート型の電界効果型トランジスタを例に挙げて説明する。
［薄膜トランジスタの構成］
　本実施形態の薄膜トランジスタ１は、ゲート電極１１と、活性層１５と、ゲート絶縁膜１４と、ソース電極１７Ｓと、ドレイン電極１７Ｄとを有する。
　ゲート電極１１は、基材１０の表面に形成された導電膜からなる。基材１０は、典型的には、透明なガラス基板である。ゲート電極１１は、典型的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属単層膜あるいは金属多層膜で構成され、例えばスパッタリング法によって形成される。本実施形態では、ゲート電極１１は、モリブデンで構成される。ゲート電極１１の厚さは特に限定されず、例えば、３００ｎｍである。
　活性層１５は、トランジスタ１のチャネル層として機能する。活性層１５の膜厚は、例えば３０ｎｍ～２００ｎｍである。活性層１５は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びチタン（Ｔｉ）を含む酸化物半導体膜（以下、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜ともいう）で構成される。
　上記酸化物半導体膜を構成するＩｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比は、特に限定されず、本実施形態ではＩｎが２４原子％以上８０原子％以下、Ｚｎが１６原子％以上７０原子％以下、Ｔｉが０．１原子％以上２０原子％以下である。これにより、１５ｃｍ２／Ｖｓ以上の移動度と、８桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　また、上記各元素の原子比を、Ｉｎが３９．５原子％以上５６．５原子％以下、Ｚｎが３９原子％以上５６原子％以下、Ｔｉが０．５原子％以上１０原子％以下とすることで、２８ｃｍ２／Ｖｓ以上の移動度と、１０桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　さらに、活性層１５として好適な上記酸化物半導体膜のキャリア濃度は、例えば、１×１０１８／ｃｍ３以下であることが好ましい。キャリア濃度が１×１０１８／ｃｍ３を超えると、オン／オフ電流比が６桁以下となり、安定したスイッチング特性が得られにくくなるおそれがある。活性層１５を構成する酸化物半導体膜のキャリア濃度を１×１０１８／ｃｍ３以下とすることにより、１５ｃｍ２／Ｖｓ以上の移動度と、８桁以上のオン／オフ電流比とを有するトランジスタ特性を安定に確保することができる。
　活性層１５は、後に詳述するように、Ｉｎ、Ｚｎ及びＴｉのそれぞれの酸化物の焼結体で構成されたスパッタリングターゲットを用いて成膜された後、所定温度で熱処理（アニール）されることで形成される。上記ターゲットを所定条件下でスパッタリングすることにより、ターゲットの組成と同一又はほぼ同一の組成を有する酸化物半導体膜が形成される。この半導体膜を所定温度でアニール処理することで、例えば、移動度が１５ｃｍ２／Ｖｓ以上であり、オン／オフ電流比が８桁以上のトランジスタ特性を発現させる活性層が形成される。
　ゲート絶縁膜１４は、ゲート電極１１と活性層１５の間に形成される。ゲート絶縁膜１４は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）などで構成されるが、これに限らず、金属酸化膜等の種々の電気絶縁膜を用いて形成することができる。成膜方法は特に限定されず、ＣＶＤ法でもよいし、スパッタリング法、蒸着法等であってもよい。ゲート絶縁膜１４の膜厚は特に限定されず、例えば、２００ｎｍ～４００ｎｍとされる。
　ソース電極１７Ｓ及びドレイン電極１７Ｄは、活性層１５の上に相互に離間して形成される。ソース電極１７Ｓ及びドレイン電極１７Ｄは、例えば、アルミニウム、モリブデン、銅、チタンなどの金属単層膜あるいはこれら金属の多層膜で構成することができる。後述するように、ソース電極１７Ｓ及びドレイン電極１７Ｄは、金属膜をパターニングすることで同時に形成することができる。当該金属膜の厚さは、例えば、１００ｎｍ～５００ｎｍである。
　活性層１５の上には、エッチングストッパ層１６が形成されている。エッチングストッパ層１６は、ソース電極１７Ｓ及びドレイン電極１７Ｄのパターンエッチングする際に、エッチャントから活性層１５を保護するために設けられる。エッチングストッパ層１６は、例えば、シリコン酸化膜、シリコン窒化膜またはこれらの積層膜で構成することができる。
　ソース電極１７Ｓ及びドレイン電極１７Ｄは、保護膜１９によって被覆される。保護膜１９は、例えばシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜などの電気絶縁性材料で構成される。保護膜１９は、活性層１５を含む素子部を外気から遮蔽するためのものである。保護膜１９の膜厚は特に限定されず、例えば、２００ｎｍ～５００ｎｍとされる。保護膜１９には適宜の位置にソース／ドレイン電極１７Ｓ、１７Ｄを配線層２１と接続するための層間接続孔が設けられている。配線層２１は、トランジスタ１を図示しない周辺回路へ接続するためのもので、ＩＴＯ等の透明導電膜で構成されている。
［薄膜トランジスタの製造方法］
　次に、以上のように構成される本実施形態の薄膜トランジスタ１の製造方法について説明する。図２及び図３は、薄膜トランジスタ１の製造方法を説明する各工程の要部断面図である。
　まず、図２Ａに示すように、基材１０の一表面にゲート電極１１を形成する。ゲート電極１１は、基材１０の表面に形成されたゲート電極膜を所定形状にパターニングすることによって形成される。
　次に、図２Ｂに示すように、基材１０の表面に、ゲート電極１１を覆うようにゲート絶縁膜１４を形成する。ゲート絶縁膜１４の厚さは、例えば、２００ｎｍ～５００ｎｍである。
　続いて、図２Ｃに示すように、ゲート絶縁膜１４の上に、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ系組成を有する薄膜（以下単に「Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜」という。）１５Ｆを形成する。
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆは、スパッタリング法によって形成される。スパッタリングターゲットとしては、Ｉｎ、Ｚｎ及びＴｉのそれぞれの酸化物を含む焼結体が用いられる。このターゲットを、例えばアルゴン（Ａｒ）と酸素（Ｏ２）との混合ガス雰囲気中でスパッタすることで、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆが形成される。
　スパッタ条件は特に限られず、例えば、成膜チャンバ内の圧力（全圧）は、０．１～５Ｐａの範囲内で制御される。基材１０は、所定温度に加熱した状態で成膜されてもよいし、無加熱状態で成膜されてもよく、基材１０の温度は、例えば、室温～３００℃とされる。これらの条件下で、パルスＤＣスパッタ法によって、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆが形成される。
　なお、スパッタ中の雰囲気も特に限られず、酸素を導入せずにアルゴンのみの雰囲気下でスパッタを行ってもよい。また、スパッタの放電方式としては、ＤＣ放電に限られず、ＡＣ放電、ＲＦ放電等であってもよい。
　上記焼結体を構成するＩｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比は、特に限定されず、本実施形態では、Ｉｎが２４原子％以上８０原子％以下、Ｚｎが１６原子％以上７０原子％以下、Ｔｉが０．１原子％以上２０原子％以下である。これにより、１５ｃｍ２／Ｖｓ以上の移動度と、８桁以上のオン／オフ電流比とを有するトランジスタ特性を有する活性層１５を構成することができる。
　また、上記各元素の原子比を、Ｉｎが３９．５原子％以上５６．５原子％以下、Ｚｎが３９原子％以上５６原子％以下、Ｔｉが０．５原子％以上１０原子％以下とすることで、２８ｃｍ２／Ｖｓ以上の移動度と、１０桁以上のオン／オフ電流比とを有するトランジスタ特性を得ることができる。
　上記スパッタリングターゲットは、Ｉｎ２Ｏ３、ＴｉＯ２及びＺｎＯ等の、Ｉｎ、Ｚｎ及びＴｉのそれぞれの酸化物を原料粉末として、この原料粉末を上記組成比で混合した焼結体で構成することができる。
　本実施形態によれば、上記のようなスパッタ条件でスパッタ膜を形成することで、得られたスパッタ膜は、ターゲットの組成と同一またはほぼ同一の組成を有する。
　上記のように成分比が規定されたターゲットをスパッタすることで成膜される酸化物半導体膜は、そのままでは所定のトランジスタ特性が得られない。そこで、後に詳述するように、成膜された酸化物半導体膜を所定の温度範囲でアニール（熱処理）することにより、当該酸化物半導体膜の構造緩和が促され、所要のトランジスタ特性を発現させることが可能となる。
　次に、図２Ｄに示すように、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆの上にエッチングストッパ層１６を形成する。エッチングストッパ層１６は、後述するソース電極及びドレイン電極を構成する金属膜のパターニング工程、及び、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆの不要領域をエッチング除去する工程において、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜のチャネル領域をエッチャントから保護するエッチング保護層として機能する。
　エッチングストッパ層１６は、例えば、シリコン酸化膜、シリコン窒化膜、またはこれらの積層膜で構成される。エッチングストッパ層１６は、例えば、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆの上に成膜されたシリコン酸化膜を所定形状にパターニングすることによって形成される。エッチングストッパ層１６の膜厚は特に限定されず、例えば、３０ｎｍ～３００ｎｍである。
　次に、図２Ｅに示すように、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆ及びエッチングストッパ層１６を覆うように金属膜１７Ｆを形成する。金属膜１７Ｆは、典型的には、モリブデンやチタン、アルミニウム、銅等の金属単層膜又は金属多層膜で構成され、例えば、スパッタリング法によって形成される。金属膜１７Ｆの厚さは特に限定されず、例えば、１００ｎｍ～５００ｎｍである。
　続いて、図３Ａ及びＢに示すように、金属膜１７Ｆをパターニングする。金属膜１７Ｆのパターニング工程は、レジストマスク１８の形成工程と、金属膜１７Ｆのエッチング工程とを有する。レジストマスク１８は、図３Ａに示されるように、エッチングストッパ層１６の直上領域と、個々のトランジスタの周辺領域とを開口させるマスクパターンを有する。レジストマスク１８の形成後、ウェットエッチング法によって、金属膜１７Ｆがエッチングされる。これにより、金属膜１７Ｆは、活性層１５とそれぞれ電気的に接続されるソース電極１７Ｓとドレイン電極１７Ｄとに分離される（図３Ｂ）。
　ソース電極１７Ｓ及びドレイン電極１７Ｄの形成工程において、エッチングストッパ層１６は、金属膜１７Ｆに対するエッチャント（例えばリン酸と硝酸、酢酸の混合液）からＩｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆを保護する機能を有する。このため、エッチングストッパ層１６は、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのソース電極１７Ｓとドレイン電極１７Ｄとの間に位置する領域（以下「チャネル領域」という。）を覆うように形成されている。したがって、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのチャネル領域は、金属膜１７Ｆのエッチング工程によっては影響を受けることはない。
　次に、図３Ａに示されるレジストマスク１８をマスクとしてＩｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆをエッチングする。エッチング方法は特に限定されず、ウェットエッチング法でもよいし、ドライエッチング法でもよい。このＩｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのエッチング工程により、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆは素子単位でアイソレーション化されるとともに、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆからなる活性層１５が形成される（図３Ｂ）。
　このとき、エッチングストッパ層１６は、チャネル領域に位置するＩｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのエッチング保護膜として機能する。すなわち、エッチングストッパ層１６は、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆに対するエッチャント（例えばシュウ酸）からエッチングストッパ層１６直下のチャネル領域を保護する機能を有する。これにより、活性層１５のチャネル領域は、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのエッチング工程によっては影響を受けることはない。
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜１５Ｆのパターニング後、レジストマスク１８はアッシング処理等によってソース電極１７Ｓ及びドレイン電極１７Ｄから除去される。
　さらに、活性層１５を構成する酸化物半導体膜の構造緩和を目的としたアニール工程（熱処理）が実施される。ここでいう構造緩和とは、成膜後の酸化物半導体膜に存在する電気的、構造的な欠陥を補填することを意味している。これにより、活性層１５のトランジスタ特性を向上させることができる。
　アニール工程は、大気中、２００℃以上６００℃以下の温度で実施される。これにより、８桁以上のオン／オフ電流比を有する薄膜トランジスタ１を製造することができる。アニール温度が２００℃未満では、活性層１５の構造緩和作用を促進できず、８桁以上のオン／オフ電流比を確保することが困難となる。また、アニール温度が６００℃を超えると、耐熱性の観点から基材１０や基材１０上に形成される各種機能膜に対して材料的な制約が生じることがある。
　なお、活性層１５に対するアニール工程においては、処理雰囲気は大気に限らず、窒素（Ｎ２）置換された大気圧下でもよいし、これに酸素（Ｏ２）を添加してもよい。また、処理雰囲気の圧力も、大気圧に限らず、減圧雰囲気下でもよい。
　次に、図３Ｃに示すように、基材１０の表面に、ソース電極１７Ｓ、ドレイン電極１７Ｄ、ストッパ層１６、活性層１５、ゲート絶縁膜１４を被覆するように保護膜（パッシベーション膜）１９が形成される。
　保護膜１９は、活性層１５を含むトランジスタ素子を外気から遮断することで、所定の電気的、材料的特性を確保するためのものである。保護膜１９としては、典型的には、シリコン酸化膜、シリコン窒化膜等の酸化膜又は窒化膜、さらにこれらの積層膜等で構成され、例えば、ＣＶＤ法、スパッタリング法によって形成される。保護膜１９の厚さは特に限定されず、例えば、２００ｎｍ～５００ｎｍである。
　続いて、図３Ｃに示すように、保護膜１９にソース／ドレイン電極と連通するコンタクトホール１９ａを形成する。この工程は、保護膜１９の上にレジストマスクを形成する工程と、レジストマスクの開口部から露出する保護膜１９をエッチングする工程と、レジストマスクを除去する工程とを有する。
　コンタクトホール１９ａの形成は、ドライエッチング法が採用されるが、ウェットエッチング法が採用されてもよい。また、図示は省略しているが、任意の位置にソース電極１７Ｓと連絡するコンタクトホールも同様に形成される。
　次に、図３Ｄに示すように、コンタクトホール１９ａを介してソース／ドレイン電極にコンタクトし配線層として機能する透明導電膜２１を形成する。この工程は、透明導電膜２１を形成する工程と、透明導電膜２１の上にレジストマスクを形成する工程と、レジストマスクで覆われていない透明導電膜２１をエッチングする工程と、レジストマスクを除去する工程とを有する。
　透明導電膜２１は、典型的には、ＩＴＯ膜やＩＺＯ膜で構成され、例えば、スパッタ法、ＣＶＤ法によって形成される。透明導電膜２１のエッチングは、ウェットエッチング法が採用されるが、これに限られず、ドライエッチング法が採用されてもよい。
　図３Ｄに示す透明導電膜２１の形成された薄膜トランジスタ１は、その後、透明導電膜２１の低抵抗化を目的としたアニール工程（熱処理）が実施される。
　アニール工程は、例えば、大気中、２００℃程度の温度で実施される。なお、本アニール工程は、対象が透明導電膜２１に限られるものではなく、より下層の保護膜１９や活性層１５に対しても、電気的、構造的な欠陥を補填する効果を得ることができるように、加熱や雰囲気の条件を適宜変更することが可能である。
　以上のように構成される本実施形態の薄膜トランジスタ１は、ソース電極１７Ｓとドレイン電極１７Ｄとの間に一定の順方向電圧（ソース－ドレイン電圧：Ｖｄｓ）が印加される。この状態において、ゲート電極１１とソース電極１７Ｓの間に閾値電圧（Ｖｔｈ）以上のゲート電圧（Ｖｇｓ）が印加されることで、活性層１５中にキャリア（電子、正孔）が生成されるとともに、ソース－ドレイン間の順方向電圧によって、ソース－ドレイン間に電流（ソース－ドレイン電流：Ｉｄｓ）が発生する。ゲート電圧が大きくなるほど、ソース－ドレイン電流（Ｉｄｓ）も大きくなる。
　このときのソース－ドレイン電流は、オン電流（on-state current）とも呼ばれ、薄膜トランジスタ１の移動度が高いほど、大きな電流値が得られる。本実施形態では、薄膜トランジスタ１の活性層１５がＩｎ－Ｔｉ－Ｚｎ－Ｏ膜で構成されているため、ＩＧＺＯ膜で構成される活性層を用いた薄膜トランジスタと比較して、より高い移動度が得られる。したがって、本実施形態によれば、オン電流値が高い電界効果トランジスタを得ることができる。
　一方、ゲート電極１１への印加電圧が閾値電圧（Ｖｔｈ）よりも小さい場合、ソース－ドレイン間に発生する電流は、ほとんどゼロとなる。このときのソース－ドレイン電流は、オフ電流（off-state current）とも呼ばれる。オフ電流値が小さいほど、オン電流値とオフ電流値との比（オン－オフ電流比）が大きくなるため、トランジスタとしては良好な特性が得られることになる。
　図４は、成膜およびパターニングの後、大気中４００℃で１時間、アニール処理したＩｎ－Ｔｉ－Ｚｎ－Ｏ膜を活性層として用いた薄膜トランジスタの伝達特性の一例を示す実験結果であって、ソース－ドレイン電圧（Ｖｄｓ）を５Ｖとしたときの、ゲート電圧（Ｖｇｓ）とソース－ドレイン電流（Ｉｄｓ）との関係を示したものである。得られた結果において、Ｖｇｓが－１５ＶのときのＩｄｓをオフ電流、Ｖｇｓが＋２０ＶのときのＩｄｓをオン電流として、得られたオン電流、オフ電流の比を求めて、オン／オフ電流比とした。
　また、比較として、代表的なＩＧＺＯ膜を活性層として用いた薄膜トランジスタの伝達特性の一例を図４に併せて示す。当該ＩＧＺＯ膜は、成分比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるＩＧＺＯ焼結体で構成されたスパッタリングターゲットを、アルゴンと酸素の混合ガス雰囲気中で、成膜チャンバ内の圧力（全圧）が０．３Ｐａ、酸素濃度が７％のスパッタ条件において、パルスＤＣスパッタ法により成膜し、その後大気中４００℃でアニール処理したものである。
［特性評価］
　図４に示すように、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を活性層として用いた薄膜トランジスタの伝達特性を評価すると、ＩＧＺＯ膜のものと比較して、オン／オフ電流比が高いことが確認される。また、移動度は、ＩＧＺＯ膜を活性層として用いた薄膜トランジスタについては１０ｃｍ２／Ｖｓであったのに対して、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜のものは、３０ｃｍ２／Ｖｓであった。
　なお、この時のＩｎ－Ｔｉ－Ｚｎ－Ｏ膜を成膜するために使用したスパッタリングターゲットにおいて、当該ターゲットを構成するＩｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比は、Ｉｎ＝４８．０％、Ｚｎ＝４８．０％、Ｔｉ＝４％であった。この組成比は、後述のサンプル９に相当する（図５、表１）。
　一方、本発明者らは、組成比（成分比）が異なる複数のＩｎ－Ｔｉ－Ｚｎ－Ｏターゲットを作製し、その各々を上述の条件でスパッタ成膜することで得られるＩｎ－Ｔｉ－Ｚｎ－Ｏ膜を活性層として図１に示した構造の薄膜トランジスタを作製し、それらの薄膜トランジスタの伝達特性（移動度、オン／オフ電流比）を評価した。各Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜のアニール条件は、大気中４００℃、１時間とした。
　各サンプルの移動度、オン／オフ電流比は、図４に示した一例（サンプル９）と同様の方法で評価した。併せて、各Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜のキャリア濃度を、Ｈａｌｌ効果測定器を用いて測定した。
　（サンプル１）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８０原子％、Ｚｎ：１９．９原子％、Ｔｉ：０．１原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、４２ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は８桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１８（１×１０１８）／ｃｍ３以下であった。
　（サンプル２）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：６４原子％、Ｚｎ：１６原子％、Ｔｉ：２０原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、３８ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は８桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１８（１×１０１８）／ｃｍ３以下であった。
　（サンプル３）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：２４原子％、Ｚｎ：５６原子％、Ｔｉ：２０原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、１５ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１８（１×１０１８）／ｃｍ３以下であった。
　（サンプル４）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３０原子％、Ｚｎ：６９．９原子％、Ｔｉ：０．１原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、２０ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１８（１×１０１８）／ｃｍ３以下であった。
　（サンプル５）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５６．５原子％、Ｚｎ：４３原子％、Ｔｉ：０．５原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、３８ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１７（１×１０１７）／ｃｍ３以下であった。
　（サンプル６）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：５１原子％、Ｚｎ：３９原子％、Ｔｉ：１０原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、３４ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１７（１×１０１７）／ｃｍ３以下であった。
　（サンプル７）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３９．５原子％、Ｚｎ：５０．５原子％、Ｔｉ：１０原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、２８ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１７（１×１０１７）／ｃｍ３以下であった。
　（サンプル８）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４３．５原子％、Ｚｎ：５６原子％、Ｔｉ：０．５原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、３４ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１０桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１７（１×１０１７）／ｃｍ３以下であった。
　（サンプル９）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：４８原子％、Ｚｎ：４８原子％、Ｔｉ：４原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、３０ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は１１桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１７（１×１０１７）／ｃｍ３以下であった。
　（サンプル１０）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：３３．３原子％、Ｚｎ：３３．３原子％、Ｔｉ：３３．４原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、１０ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は９桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１６（１×１０１６）／ｃｍ３以下であった。
　（サンプル１１）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：８５原子％、Ｚｎ：７原子％、Ｔｉ：８原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、５０ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は６桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１９（１×１０１９）／ｃｍ３以下であった。
　（サンプル１２）
　Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットとして、Ｉｎ、Ｚｎ及びＴｉの合計量に占める各元素の原子比がそれぞれ、Ｉｎ：１７原子％、Ｚｎ：７５原子％、Ｔｉ：８原子％であるＩｎ－Ｔｉ－Ｚｎ－Ｏ焼結体を用いてスパッタリングターゲットを作製した。当該Ｉｎ－Ｔｉ－Ｚｎ－Ｏターゲットをスパッタすることで成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタの伝達特性を評価した結果、移動度は、５ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は８桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１６（１×１０１６）／ｃｍ３以下であった。
　（サンプル１３）
　ＩＧＺＯターゲットとして、成分比がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるＩＧＺＯ焼結体を用いてスパッタリングターゲットを作製した。当該ＩＧＺＯターゲットを、アルゴンと酸素の混合ガス雰囲気中で、成膜チャンバ内の圧力（全圧）が０．３Ｐａ、酸素濃度が７％の条件において、パルスＤＣスパッタ法によりスパッタし、これにより成膜される酸化物半導体膜で構成された活性層を有する薄膜トランジスタを作製した。活性層のアニール条件は、大気中４００℃、１時間とした。この薄膜トランジスタの伝達特性を評価したところ、移動度は、１０ｃｍ２／Ｖｓ、オン／オフ電流比（On/Off比）は７桁であった。また、当該酸化物半導体膜のキャリア濃度を測定したところ、１Ｅ１６（１×１０１６）／ｃｍ３以下であった。
　サンプル１～１２の各元素の組成比を表した相図（Ｉｎ－Ｚｎ－Ｔｉ系３元状態図）を図５に、また、サンプル１～１３の各元素の組成比及びトランジスタ特性を表１に、それぞれ示す。なお図５における丸数字は、それぞれサンプル番号を表しており、黒四角のプロットはサンプル１～４を示し、黒丸のプロットはサンプル５～９を示し、黒三角のプロットはサンプル１０～１２を示している。
Figure JPOXMLDOC01-appb-T000001
　活性層にＩｎ－Ｔｉ－Ｚｎ－Ｏ膜を用いたサンプル１～１２に係る薄膜トランジスタによれば、５ｃｍ２／Ｖｓ以上の移動度と６桁以上のオン／オフ電流比とを有するトランジスタ特性を得られることが確認された。
　また、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を構成する各元素の原子比が、Ｉｎ：２４原子％以上８０原子％以下、Ｚｎ：１６原子％以上７０原子％以下、Ｔｉ：０．１原子％以上２０原子％以下であるサンプル１～９によれば、１０ｃｍ２／Ｖｓを超える（１５ｃｍ２／Ｖｓ以上の）移動度、８桁以上のオン／オフ電流比、及び、１Ｅ１８（１×１０１８）／ｃｍ３以下のキャリア濃度を安定して得られることが確認された。これは、活性層にＩＧＺＯ膜を用いたサンプル１３に係る薄膜トランジスタよりも高いトランジスタ特性であった。
　さらに、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を構成する各元素の原子比が、Ｉｎ：３９．５原子％以上５６．５原子％以下、Ｚｎ：３９原子％以上５６原子％以下、Ｔｉ：０．５原子％以上１０原子％以下であるサンプル５～９によれば、２０ｃｍ２／Ｖｓを超える（２８ｃｍ２／Ｖｓ以上の）移動度、１０桁以上のオン／オフ電流比、及び、１Ｅ１７（１×１０１７）／ｃｍ３以下のキャリア濃度を安定して得られることが確認された。
　一方、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を構成する各元素の原子比が、Ｉｎ：３３．３原子％、Ｚｎ：３３．３原子％、Ｔｉ：３３．４原子％であるサンプル１０は、オン／オフ電流比が９桁であり、キャリア濃度も１Ｅ１６（１×１０１６）／ｃｍ３以下と、良好な値が得られたが、移動度は１０ｃｍ２／Ｖｓであり、サンプル１３のＩＧＺＯのものと同程度にとどまる。
　また、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を構成する各元素の原子比が、Ｉｎ：８５原子％、Ｚｎ：７原子％、Ｔｉ：８原子％であるサンプル１１は、移動度が５０ｃｍ２／Ｖｓと、高い値を得ているが、キャリア濃度は１Ｅ１９（１×１０１９）／ｃｍ３以下、オン／オフ電流比は６桁であり、薄膜トランジスタのスイッチング特性に問題がある結果となっている。
　さらに、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜を構成する各元素の原子比が、Ｉｎ：１７原子％、Ｚｎ：７５原子％、Ｔｉ：８原子％であるサンプル１２は、サンプル１０と同様、オン／オフ電流比とキャリア濃度は良好な値であると言えるが、移動度は５ｃｍ２／Ｖｓであり、サンプル１３のＩＧＺＯのものよりも劣る結果となった。
　以上のように、本実施形態によれば、ＩＧＺＯに代わる高特性の薄膜トランジスタ、その活性層に用いられる酸化物半導体膜、並びに、当該酸化物半導体膜の成膜に用いられるスパッタリングターゲットを提供することができる。
　以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
　例えば以上の実施形態では、いわゆるボトムゲート型（逆スタガ型）のトランジスタを例に挙げて説明したが、トップゲート型（スタガ型）の薄膜トランジスタにも本発明は適用可能である。
　また、上述した薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等のアクティブマトリクス型表示パネル用のＴＦＴとして用いることができる。これ以外に、上記トランジスタは、各種半導体装置あるいは電子機器のトランジスタ素子として用いることができる。
　さらに以上の実施形態では、Ｉｎ－Ｔｉ－Ｚｎ－Ｏ系酸化物の構成元素として、Ｉｎ、Ｚｎ及びＴｉの金属成分を挙げたが、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）等の他の金属元素あるいは金属酸化物が添加されてもよい。
　１…薄膜トランジスタ
　１０…基材
　１１…ゲート電極
　１４…ゲート絶縁膜
　１５…活性層
　１５Ｆ…Ｉｎ－Ｔｉ－Ｚｎ－Ｏ膜
　１６…ストッパ層
　１７Ｓ…ソース電極
　１７Ｄ…ドレイン電極

Claims (8)

  1. 　ゲート電極と、
    　インジウム、亜鉛及びチタンを含む酸化物半導体膜で構成され、前記酸化物半導体膜を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下である活性層と、
    　前記ゲート電極と前記活性層との間に形成されたゲート絶縁膜と、
    　前記活性層と電気的に接続されるソース電極及びドレイン電極と
    　を具備する薄膜トランジスタ。
  2. 　請求項１に記載の薄膜トランジスタであって、
    　前記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下である
    　薄膜トランジスタ。
  3. 　請求項１又は２に記載の薄膜トランジスタであって、
    　前記薄膜トランジスタは、１０ｃｍ２／Ｖｓよりも高い移動度と、８桁以上のオン／オフ電流比とを有する
    　薄膜トランジスタ。
  4. 　インジウム、亜鉛及びチタンを含む酸化物で構成され、
    　前記酸化物を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下である
    　酸化物半導体膜。
  5. 　請求項４に記載の酸化物半導体膜であって、
    　前記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下である
    　酸化物半導体膜。
  6. 　請求項４又は５に記載の酸化物半導体膜であって、
    　前記酸化物半導体膜は、１×１０１８／ｃｍ３以下のキャリア濃度を有する
    　酸化物半導体膜。
  7. 　インジウム、亜鉛及びチタンのそれぞれの酸化物の焼結体で構成され、
    　前記酸化物を構成するインジウム、亜鉛及びチタンの合計量に占める各元素の原子比は、インジウムが２４原子％以上８０原子％以下、亜鉛が１６原子％以上７０原子％以下、チタンが０．１原子％以上２０原子％以下である
    　スパッタリングターゲット。
  8. 　請求項１０に記載のスパッタリングターゲットであって、
    　前記各元素の原子比は、インジウムが３９．５原子％以上５６．５原子％以下、亜鉛が３９原子％以上５６原子％以下、チタンが０．５原子％以上１０原子％以下である
    　スパッタリングターゲット。
PCT/JP2016/084539 2015-11-25 2016-11-22 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット Ceased WO2017090584A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020187011239A KR102106366B1 (ko) 2015-11-25 2016-11-22 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
US15/777,081 US11049976B2 (en) 2015-11-25 2016-11-22 Thin-film transistor, oxide semiconductor film, and sputtering target
JP2017552420A JP6613314B2 (ja) 2015-11-25 2016-11-22 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
CN201680063644.2A CN108352410B (zh) 2015-11-25 2016-11-22 薄膜晶体管、氧化物半导体膜以及溅射靶材

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015229380 2015-11-25
JP2015-229380 2015-11-25

Publications (1)

Publication Number Publication Date
WO2017090584A1 true WO2017090584A1 (ja) 2017-06-01

Family

ID=58764219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/084539 Ceased WO2017090584A1 (ja) 2015-11-25 2016-11-22 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット

Country Status (6)

Country Link
US (1) US11049976B2 (ja)
JP (2) JP6613314B2 (ja)
KR (1) KR102106366B1 (ja)
CN (1) CN108352410B (ja)
TW (2) TW202010723A (ja)
WO (1) WO2017090584A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373514A (zh) * 2017-11-20 2020-07-03 株式会社爱发科 氧化物半导体薄膜

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819633B (zh) * 2022-05-31 2023-10-21 光洋應用材料科技股份有限公司 氧化銦鈦鋅濺鍍靶材、其薄膜及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054335A (ja) * 2010-08-31 2012-03-15 Jx Nippon Mining & Metals Corp 酸化物焼結体及び酸化物半導体薄膜
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
CN101911303B (zh) 2007-12-25 2013-03-27 出光兴产株式会社 氧化物半导体场效应晶体管及其制造方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
WO2010092810A1 (ja) 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット
JP5168599B2 (ja) 2010-03-31 2013-03-21 独立行政法人科学技術振興機構 薄膜トランジスタの製造方法
JP5491258B2 (ja) 2010-04-02 2014-05-14 出光興産株式会社 酸化物半導体の成膜方法
KR20120062341A (ko) * 2010-12-06 2012-06-14 한국전자통신연구원 산화인듐아연 투명 도전막 및 이의 제조방법
CN102163625A (zh) * 2011-03-17 2011-08-24 复旦大学 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物
US9589997B2 (en) * 2011-09-27 2017-03-07 Toppan Printing Co., Ltd. Thin film transistor and image displaying apparatus
JP5318932B2 (ja) * 2011-11-04 2013-10-16 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット、並びにその製造方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
CN103412450A (zh) * 2013-07-26 2013-11-27 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
TWI671332B (zh) * 2013-12-16 2019-09-11 國立大學法人北陸先端科學技術大學院大學 半導體元件的中間物、半導體元件的製造方法及半導體元件的製造裝置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054335A (ja) * 2010-08-31 2012-03-15 Jx Nippon Mining & Metals Corp 酸化物焼結体及び酸化物半導体薄膜
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373514A (zh) * 2017-11-20 2020-07-03 株式会社爱发科 氧化物半导体薄膜

Also Published As

Publication number Publication date
US11049976B2 (en) 2021-06-29
JP2019216281A (ja) 2019-12-19
US20180337285A1 (en) 2018-11-22
CN108352410A (zh) 2018-07-31
KR20180057678A (ko) 2018-05-30
TWI689483B (zh) 2020-04-01
JPWO2017090584A1 (ja) 2018-09-13
TW202010723A (zh) 2020-03-16
KR102106366B1 (ko) 2020-05-04
JP6613314B2 (ja) 2019-11-27
CN108352410B (zh) 2021-06-29
TW201728552A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
JP5552440B2 (ja) トランジスタの製造方法
US8268666B2 (en) Field-effect transistor and method for fabricating field-effect transistor
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP6659255B2 (ja) 薄膜トランジスタ
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
JP6895544B2 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
TWI498970B (zh) 場效型電晶體之製造方法
JP2018074178A (ja) 薄膜トランジスタの製造方法
JP6613314B2 (ja) 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
KR102376258B1 (ko) 산화물 반도체 박막
KR20250016140A (ko) 적층 구조 및 박막 트랜지스터
WO2016035503A1 (ja) 薄膜トランジスタ
JP2014222690A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16868531

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017552420

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187011239

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15777081

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16868531

Country of ref document: EP

Kind code of ref document: A1