WO2017090530A1 - 積層型コンデンサおよびその実装構造体 - Google Patents

積層型コンデンサおよびその実装構造体 Download PDF

Info

Publication number
WO2017090530A1
WO2017090530A1 PCT/JP2016/084275 JP2016084275W WO2017090530A1 WO 2017090530 A1 WO2017090530 A1 WO 2017090530A1 JP 2016084275 W JP2016084275 W JP 2016084275W WO 2017090530 A1 WO2017090530 A1 WO 2017090530A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
curved
multilayer capacitor
electrode
concave shape
Prior art date
Application number
PCT/JP2016/084275
Other languages
English (en)
French (fr)
Inventor
裕樹 石塚
畠中　英文
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2017552391A priority Critical patent/JPWO2017090530A1/ja
Publication of WO2017090530A1 publication Critical patent/WO2017090530A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer capacitor in which a pair of external electrodes is provided on a multilayer body in which a plurality of dielectric layers and internal electrodes are alternately stacked.
  • a multilayer capacitor dielectric layers and internal electrodes are alternately laminated.
  • a ceramic material constituting the dielectric layer a ferroelectric material such as barium titanate having a relatively high dielectric constant is generally used. It is used.
  • the dielectric layer is distorted due to an electrostrictive effect caused by the voltage and vibrates.
  • the multilayer capacitor is mounted on the substrate via solder or the like, and propagates vibration to the substrate via the solder joint. Furthermore, the multilayer capacitor resonates the substrate by vibration and amplifies the vibration to generate vibration sound on the substrate.
  • Patent Document 1 discloses a multilayer capacitor in which a pair of external electrodes is provided at the center of a pair of side surfaces of a multilayer body.
  • the multilayer capacitor of the present disclosure includes a multilayer body in which a plurality of dielectric layers are stacked, a multilayer body having a pair of surfaces, a pair of side surfaces, and a pair of end surfaces, and an interval in the stacking direction between the plurality of dielectric layers. And a pair of external electrodes that are respectively disposed on the pair of side surfaces and electrically connected to the different internal electrodes.
  • the pair of side surfaces have curved surfaces curved in a concave shape.
  • the pair of external electrodes includes a side surface portion arranged to include a central portion of the curved surface, a first surface extending portion extending from the side surface portion to a first surface of the pair of surfaces, and the A second surface extending portion extending from the side surface portion to the second surface of the pair of surfaces, and the side surface portion is curved in a concave shape.
  • the multilayer capacitor of the present disclosure includes a stacked body having a plurality of dielectric layers stacked and having a pair of surfaces, a pair of side surfaces, and a pair of end surfaces, and a gap between the plurality of dielectric layers in the stacking direction. And a pair of external electrodes respectively disposed on the pair of end faces and electrically connected to the different internal electrodes.
  • the pair of end surfaces have curved surfaces curved in a concave shape.
  • the pair of external electrodes includes an end surface portion disposed so as to include a central portion of the curved surface, a first surface extending portion extending from the end surface portion to a first surface of the pair of surfaces, and the A second surface extending portion extending from the end surface portion to the second surface of the pair of surfaces, and the end surface portion is curved in a concave shape.
  • FIG. 4 is a cross-sectional view of the multilayer capacitor shown in FIG. (A)-(c) is a schematic plan view for demonstrating an internal electrode.
  • (A) is a schematic perspective view showing a state in which the multilayer capacitor shown in FIG. 1 is mounted on a substrate
  • (b) is a diagram in which the multilayer capacitor shown in (a) is cut along a CC line.
  • FIG. 3 is a cross-sectional view showing a mounting structure in which a multilayer capacitor is mounted on a substrate.
  • FIG. 4 is an enlarged view of a main part A of the multilayer capacitor shown in FIG. (A)-(c) is explanatory drawing for demonstrating typically the state in which a solder fillet is formed.
  • A) is a schematic perspective view showing the multilayer capacitor in accordance with the second embodiment
  • (b) is a cross-sectional view of the multilayer capacitor shown in (a) taken along the line DD
  • FIG. 3 is an end view of the cut portion taken along line EE of the multilayer capacitor shown in FIG. (A)-(c) is a schematic plan view for demonstrating an internal electrode.
  • (A) is a schematic perspective view showing a state in which the multilayer capacitor shown in FIG.
  • FIG. 6 is mounted on a substrate
  • (b) is a diagram in which the multilayer capacitor shown in (a) is cut along the line FF.
  • FIG. 3 is a cross-sectional view showing a mounting structure in which a multilayer capacitor is mounted on a substrate.
  • FIG. 2 is an explanatory diagram for explaining a manufacturing method of the multilayer capacitor shown in FIG. 1.
  • a conventional multilayer capacitor is provided with a pair of external electrodes at the center of a pair of side surfaces, and the external electrodes and the substrate electrodes are mounted via solder.
  • the solder fillet layer is formed up to the upper part of the external electrode and includes the central portion of the side surface having a large vibration amplitude, so that the vibration is easily propagated to the substrate.
  • the pair of external electrodes are curved in a concave shape, and the solder fillet layer is hardly formed above the external electrode, The vibration can be made difficult to propagate to the substrate.
  • the multilayer capacitor of the present disclosure will be described in detail.
  • the multilayer capacitor 10 according to the first embodiment of the present disclosure will be described with reference to the drawings.
  • the multilayer capacitor 10 defines an orthogonal coordinate system XYZ, and uses the terms “upper surface” or “lower surface” with the positive side in the Z direction as the upper side.
  • the lower surface of the pair of surfaces is the first surface 4a
  • the upper surface is the second surface 4b.
  • FIG. 1A is a schematic perspective view showing the multilayer capacitor 10 according to the first embodiment of the present disclosure.
  • the multilayer capacitor 10 includes a plurality of dielectric layers 1 a stacked, and includes a multilayer body 1, an internal electrode 2, and a pair of external electrodes 3.
  • the laminate 1 has a pair of surfaces, a pair of side surfaces, and a pair of end surfaces.
  • the plurality of internal electrodes 2 (first internal electrode 2a and second internal electrode 2b) are arranged at intervals in the stacking direction between the plurality of dielectric layers 1a.
  • the pair of external electrodes 3 (the first external electrode 3a and the second external electrode 3b) are disposed on the pair of side surfaces, respectively, and are electrically connected to different internal electrodes 2.
  • the laminated body 1 is obtained by alternately laminating the first internal electrodes 2a and the second internal electrodes 2b through the dielectric layers 1a.
  • the first surface 4 a and the second surface 4 b facing each other are respectively positioned in the stacking direction of the dielectric layer 1 a and the internal electrode 2 (the first internal electrode 2 a and the second internal electrode 2 b). is doing.
  • a pair of side surfaces (the first side surface 4e and the second side surface 4f) facing each other are located between the first surface 4a and the second surface 4b, and the first surface 4a and the second surface 4b. Adjacent to the long side of the surface 4b.
  • a pair of end surfaces (a first end surface 4c and a second end surface 4d) facing each other are located between the first surface 4a and the second surface 4b, and the first surface 4a and the second surface 4b. Adjacent to the short side.
  • the pair of side surfaces (the first side surface 4e and the second side surface 4f) are positioned along the longitudinal direction (X direction) of the stacked body 1. Further, the pair of end faces (first end face 4 c and second end face 4 d) are located along the short direction (Y direction) of the stacked body 1.
  • the laminated body 1 has a pair of side surfaces (first side surface 4e and second side surface 4f) curved in a concave shape, and a pair of end surfaces (first end surface 4c and second side surface).
  • the end face 4d) is curved in a concave shape.
  • the first surface 4a on the lower surface is curved downward (negative side in the Z direction), and the second surface 4b on the upper surface is curved upward (positive in the Z direction).
  • the laminated body 1 has curved surface portions 4 g whose first surfaces 4 a are curved from both end portions to the central portion in a cross-sectional view perpendicular to the longitudinal direction of the laminated body 1.
  • the laminated body 1 has the curved surface part 4h in which the 2nd surface 4b becomes a curve toward a center part from both ends.
  • the first surface 4a has a gently convex curved surface downward
  • the second surface 4b has a gently convex curved surface upward.
  • the stacked body 1 has a pair of surfaces, a pair of side surfaces, and a pair of end surfaces, and has a rectangular parallelepiped shape.
  • the pair of side surfaces and the pair of end surfaces are each curved in a concave shape, and has a curved surface.
  • the first surface 4a and the second surface 4b are also curved in a convex shape.
  • the rectangular parallelepiped shape refers to a pair of side surfaces curved in a concave shape and a pair of end surfaces curved in a concave shape.
  • the ridgeline part may become R shape.
  • the laminate 1 is a sintered body obtained by laminating and firing a plurality of ceramic green sheets in which the internal electrode 2 is formed on the surface of the dielectric layer 1a.
  • the laminate 1 can bend the pair of side surfaces and the pair of end surfaces into a concave shape by utilizing the difference in contraction rate between the dielectric layer 1a and the internal electrode 2 at the same time.
  • the pair of surfaces can be curved in a convex shape.
  • the pair of external electrodes 3 includes a first external electrode 3a and a second external electrode 3b.
  • the first external electrode 3a has a side surface portion 3a1, a first surface extension portion 3a2, and a second surface extension portion 3a3.
  • the side surface portion 3a1 is provided on the first side surface 4e so as to include the central portion of the first side surface 4e that curves in a concave shape.
  • the first surface extending portion 3a2 extends on the first surface 4a from the side surface portion 3a1 toward the center portion in the short side direction (Y direction) of the multilayer body 1.
  • the second surface extension portion 3a3 extends on the second surface 4b from the side surface portion 3a1 toward the center portion in the short side direction (Y direction) of the multilayer body 1.
  • the multilayer capacitor 10 is provided with the side surface portion 3a1 on the curved surface of the first side surface 4e that is curved in a concave shape, and is curved in a concave shape.
  • the second external electrode 3b includes a side surface portion 3b1, a first surface extension portion 3b2, and a second surface extension portion 3b3.
  • the side surface portion 3b1 is provided along the second side surface 4f so as to include the central portion of the second side surface 4f curved in a concave shape.
  • the first surface extending portion 3b2 extends on the first surface 4a from the side surface portion 3b1 toward the center portion in the short direction (Y direction) of the stacked body 1.
  • the second surface extension portion 3b3 extends on the second surface 4b from the side surface portion 3b1 toward the central portion in the short side direction (Y direction) of the stacked body 1.
  • the multilayer capacitor 10 has the side surface portion 3b1 provided on the curved surface of the second side surface 4f that is curved in a concave shape, and is curved in a concave shape.
  • the internal electrode 2 includes a first internal electrode 2a and a second internal electrode 2b as shown in FIG.
  • the first internal electrode 2a and the second internal electrode 2b are opposed to each other with a predetermined interval, and are alternately arranged with a predetermined interval in the stacking direction via a plurality of dielectric layers 1a.
  • FIG. 1B in the cross-sectional view of the laminated body 1 in the direction perpendicular to the short side direction, the internal electrode 2 positioned below is gently downward along the shape of the first surface 4a.
  • the internal electrode 2 located above is gently curved upward so as to be curved and conform to the shape of the second surface 4b.
  • FIG. 1B in the cross-sectional view of the laminated body 1 in the direction perpendicular to the short side direction, the internal electrode 2 positioned below is gently downward along the shape of the first surface 4a.
  • the internal electrode 2 located above is gently curved upward so as to be curved and conform to the shape of the second surface 4b.
  • FIG. 1B in
  • the internal electrode 2 positioned below is gently downward along the shape of the first surface 4a in a cross-sectional view in the direction perpendicular to the longitudinal direction of the multilayer body 1.
  • the internal electrode 2 located above is gently curved upward so as to follow the shape of the second surface 4b.
  • the first external electrode 3a is disposed so that the side surface portion 3a1 includes the central portion of the first side surface 4e curved in a concave shape, and is drawn out to the first side surface 4e. It is electrically connected to the first internal electrode 2a.
  • the second external electrode 3b is arranged so that the side surface portion 3b1 includes the central portion of the second side surface 4f curved in a concave shape, and is drawn out to the second side surface 4f.
  • the second internal electrode 2b is electrically connected.
  • the first internal electrode 2a has a lead portion 2aa to the first side surface 4e at the center portion on the first side surface 4e side, and the lead portion 2aa is the first portion. It is pulled out to the side surface 4e and is disposed so as to be exposed to the first side surface 4e.
  • the second internal electrode 2b has a lead portion 2ba to the second side surface 4f at the center portion on the second side surface 4f side, and the lead portion 2ba is The second side surface 4f facing the first side surface 4e is drawn out and is disposed so as to be exposed to the second side surface 4f.
  • the first internal electrode 2a and the second internal electrode 2b are not exposed on the first end surface 4c and the second end surface 4d.
  • the first internal electrode 2a exposed on the first side face 4e is shown by a solid line
  • the second internal electrode 2b exposed on the second side face 4f is shown by a broken line.
  • the multilayer capacitor 10 is provided at the center of the first side surface 4e in which the first external electrode 3a is curved in a concave shape, and the second external electrode 3b is formed in a concave shape in the second side surface 4f. It is provided in the center.
  • the first external electrode 3a is provided so that the side surface portion 3a1 covers the extraction portion 2aa of the first internal electrode 2a extracted to the first side surface 4e.
  • the internal electrode 2a is electrically connected.
  • the second external electrode 3b is provided so that the side surface portion 3b1 covers the extraction portion 2ba of the second internal electrode 2b extracted to the second side surface 4f. It is electrically connected to the second internal electrode 2b.
  • the central portion of the first side surface 4e is a region including a bisector 8 that bisects the first side surface 4e vertically, and the side portion 3a1 of the first external electrode 3a has this region. It is provided including.
  • the central portion of the second side surface 4f is a region including a bisector 8 that bisects the second side surface 4f vertically, and the side portion 3b1 of the second external electrode 3b is defined by this region. It is provided including.
  • the bisector 8 is indicated by a long chain line.
  • the internal electrodes 2 are electrically connected to different external electrodes 3 for each layer, and when a voltage is applied to the pair of external electrodes 3, the first internal electrode 2a and the second internal electrodes 2 Capacitance is generated in the dielectric layer 1a sandwiched between the electrodes 2b.
  • the multilayer capacitor 10 has a length in the longitudinal direction (X direction) of, for example, 0.6 (mm) to 2.2 (mm), and a length in the short side direction (Y direction) of, for example, 0. .3 (mm) to 1.5 (mm), and the length in the height direction (Z direction) is, for example, 0.3 (mm) to 1.2 (mm).
  • the internal electrode 2 has a rectangular shape in plan view from the stacking direction (Z direction). Further, the structure of the dielectric layer 1a and the internal electrode 2 shown in FIG. 1 is a schematic structure. In practice, several to several hundreds of dielectric layers 1a and internal electrodes 2 are laminated. Many are used.
  • the dielectric layer 1a has a thickness per layer of, for example, 0.2 ( ⁇ m) to 3 ( ⁇ m).
  • a plurality of dielectric layers 1a of 10 (layers) to 1000 (layers) and internal electrodes 2 are laminated in the Z direction. Further, the number of internal electrodes 2 in the multilayer body 1 is appropriately set according to the characteristics of the multilayer capacitor 10.
  • the dielectric layer 1a is, for example, barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ).
  • the dielectric layer 1a may use barium titanate as a ferroelectric material having a high dielectric constant from the viewpoint of a high dielectric constant.
  • the lead-out part 2aa and the lead-out part 2ba are provided so that the lengths along the longitudinal direction (X direction) of the laminate 1 are substantially the same. Not only this but the drawer part 2aa and the drawer part 2ba may mutually differ in the length along the longitudinal direction (X direction) of the laminated body 1.
  • FIG. 1 is shown in FIG. 2, the lead-out part 2aa and the lead-out part 2ba are provided so that the lengths along the longitudinal direction (X direction) of the laminate 1 are substantially the same.
  • the drawer part 2aa and the drawer part 2ba may mutually differ in the length along the longitudinal direction (X direction) of the laminated body 1.
  • the exposed portion on the first side face 4e is the first side face 4e (second side face 4f) in order to maintain the symmetry of vibration and reduce elements that vibrate the substrate. You may provide so that the bisector 8 of the 2nd side surface 4f) may be included.
  • the conductive material of the internal electrode 2 is a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au).
  • the conductive material of the internal electrode 2 is an alloy material such as an Ag—Pd alloy including one or more of these metal materials.
  • the first internal electrode 2a and the second internal electrode 2b have an electrode thickness of, for example, 0.2 ( ⁇ m) to 2 ( ⁇ m), and the thickness may be set appropriately depending on the application.
  • the first internal electrode 2a and the second internal electrode 2b may be formed using the same metal material or alloy material.
  • the first external electrode 3a is provided from the first side surface 4e to the first surface 4a and the second surface 4b, and the second external electrode 3b is formed from the second side surface 4f to the first side. It is provided over the surface 4a and the second surface 4b.
  • the pair of external electrodes 3 includes a base electrode 5 and a metal layer 6.
  • the pair of base electrodes 5 are provided so that the first base electrode extends from the first side surface 4e curved in a concave shape to the first surface 4a and the second surface 4b, and the second base electrode Are provided so as to extend from the second side surface 4f curved in a concave shape to the first surface 4a and the second surface 4b.
  • the metal layer 6 is formed on the surface of the base electrode 5 so as to cover the base electrode 5.
  • the pair of base electrodes 5 is electrically connected to the first internal electrode 2a with the first base electrode drawn to the first side face 4e, and the second base electrode is drawn to the second side face 4f. It is electrically connected to the second internal electrode 2b.
  • the conductive material of the base electrode 5 is, for example, a metal material such as Cu (copper), nickel (Ni), silver (Ag), palladium (Pd), or gold (Au).
  • the conductive material of the base electrode 5 is an alloy material such as a Cu—Ni alloy, for example, including one or more of these metal materials.
  • the pair of base electrodes 5 may be formed on the surface of the laminate 1 using the same metal material or the same alloy material.
  • the first external electrode 3a is composed of the base electrode 5 and the metal layer 6, and is provided from the first surface 4a to the second surface 4b including the first side surface 4e.
  • the second external electrode 3b includes the base electrode 5 and the metal layer 6, and is provided from the first surface 4a to the second surface 4b including the second side surface 4f.
  • the base electrode 5 is provided on the surface of the multilayer body 1 as shown in FIGS. 1 (b) and 1 (c).
  • the metal layer 6 is provided so as to cover the entire base electrode 5.
  • the metal layer 6 includes a first metal layer 6a and a second metal layer 6b as shown in FIGS. 1B and 1C.
  • the first metal layer 6a is provided on the surface of the base electrode 5 so as to cover the base electrode 5, and the second metal layer 6b is a first metal layer so as to cover the first metal layer 6a. 6a is provided on the surface.
  • the base electrode 5 has a thickness on the first surface 4a and the second surface 4b of, for example, 3 ( ⁇ m) to 5 ( ⁇ m), and a thickness on the first side surface 4e and the second side surface 4f, for example. 5 ( ⁇ m) to 10 ( ⁇ m).
  • the pair of base electrodes 5 are provided on the first side surface 4e and the second side surface 4f curved in a concave shape by using, for example, a roller transfer method or the like.
  • the pair of external electrodes 3 can be obtained by providing the metal layer 6 on the base electrode 5.
  • the roller transfer method adjusts the feed speed of the laminate 1 and the rotation speed of the rotary transfer roller 16 so that the conductive paste 17 to be the base electrode 5 is transferred to the pair of side surfaces of the laminate 1 and Transfer can be performed on a pair of surfaces (first surface 4a and second surface 4b).
  • the conductive paste 17 to be the base electrode 5 is uniformly transferred to a pair of side surfaces curved in a concave shape by adjusting the viscosity. Specifically, the surface tension of the conductive paste 17 is lowered by setting the viscosity to, for example, 10 (Pa ⁇ s) to 20 (Pa ⁇ s). As a result, the transferred conductive paste 17 is thinly transferred, uniformly transferred along a pair of side surfaces curved in a concave shape, and provided in a curved shape on a pair of side surfaces.
  • the conductive paste 17 is supplied from the injection needle 18 to the rotary transfer roller 16 and is used by the scraper 19 to adjust the film thickness.
  • the conductive paste 17 to be the base electrode 5 is provided on the first side surface 4e and the second side surface 4f curved in a concave shape, and extends to the first surface 4a and the second surface 4b. It is provided as follows.
  • the transferred conductive paste 17 is sintered to form the base electrode 5.
  • the pair of base electrodes 5 is curved in a concave shape reflecting the concavely curved shape of the pair of side surfaces (first side surface 4e and second side surface 4f).
  • the base electrode 5 forms a pair of external electrodes 3 by providing a metal layer 6 so as to cover the surface.
  • the multilayer capacitor 10 is provided with the base electrode 5 by sintering the conductive paste 17, and further, the metal layer 6 is provided so as to cover the surface of the base electrode 5 to form a pair of external electrodes 3. it can.
  • the pair of external electrodes 3 (the first external electrode 3a and the second external electrode 3b) are provided so as to be concavely curved along the curved surface in which the side surface portion 3a1 and the side surface portion 3b1 are curved in a concave shape.
  • the first metal layer 6a and the second metal layer 6b are plating layers.
  • the first metal layer 6 a is provided on the surface of the base electrode 5 using a plating process so as to cover the base electrode 5.
  • the second metal layer 6b is provided on the surface of the plating layer of the first metal layer 6a using a plating process so as to cover the plating layer of the first metal layer 6a.
  • the first metal layer 6a and the second metal layer 6b are, for example, a nickel (Ni) plating layer, a copper (Cu) plating layer, a gold (Au) plating layer, a silver (Ag) plating layer, or a tin (Sn) plating. Layer etc.
  • the first metal layer 6a is a nickel (Ni) plating layer
  • the second metal layer 6b is a tin (Sn) plating layer.
  • the first metal layer 6a has a plating layer thickness of, for example, 5 ( ⁇ m) to 10 ( ⁇ m)
  • the second metal layer 6b has a plating layer thickness of, for example, 3 ( ⁇ m) to 5 ( ⁇ m). ( ⁇ m).
  • the first ceramic green sheet forms the first internal electrode 2a.
  • the second ceramic green sheet forms the second internal electrode 2b.
  • the plurality of first ceramic green sheets use a conductive paste for the first internal electrode 2a on the ceramic green sheet. Formed.
  • a plurality of first internal electrodes 2 a are formed in one ceramic green sheet in order to obtain a large number of multilayer capacitors 10.
  • the second internal electrodes 2b are formed on the plurality of second ceramic green sheets by using the above-described method.
  • the conductive paste layer of the first internal electrode 2a and the conductive paste layer of the second internal electrode 2b described above are formed on the ceramic green sheet using, for example, a screen printing method or the like in a predetermined pattern shape for each conductive paste. It is formed.
  • the first and second ceramic green sheets become the dielectric layer 1a.
  • the conductor paste layer of the first internal electrode 2a becomes the first internal electrode 2a.
  • the conductor paste layer of the second internal electrode 2b becomes the second internal electrode 2b.
  • the material of the ceramic green sheet is mainly composed of dielectric ceramics such as barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ).
  • dielectric ceramics such as barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ).
  • a Mn compound, Fe compound, Cr compound, Co compound, or Ni compound may be added as the accessory component.
  • the first and second ceramic green sheets are produced by adding a suitable organic solvent to the dielectric ceramic raw material powder and the organic binder and mixing them, and using a doctor blade method or the like. Obtained by molding.
  • the conductive paste for the first internal electrode 2a and the second internal electrode 2b is formed by adding an additive (dielectric material), a binder, a solvent, and a dispersant to the powder of the conductive material (metal material) of each internal electrode 2 described above. Etc. are added and kneaded.
  • the conductive material of the first internal electrode 2a and the second internal electrode 2b is, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au). .
  • the conductive material of the first internal electrode 2a and the second internal electrode 2b includes an alloy material such as an Ag—Pd alloy including at least one of these metal materials.
  • the first internal electrode 2a and the second internal electrode 2b may be formed using the same metal material or alloy material.
  • the laminated body 1 of ceramic materials is formed by alternately laminating first ceramic green sheets and second ceramic green sheets, and laminating ceramic green sheets not forming the internal electrodes 2 on the outermost layer in the laminating direction. To make.
  • a laminated body in which a plurality of first and second ceramic green sheets are laminated becomes a large-sized raw laminated body including a large number of raw laminated bodies by pressing and integrating them.
  • a green laminate that becomes the laminate 1 of the multilayer capacitor 10 shown in FIG. 1 can be obtained.
  • the large green laminate can be cut using, for example, a dicing blade.
  • the laminate 1 can be obtained by firing the green laminate at, for example, 800 (° C.) to 1300 (° C.).
  • the pair of side surfaces and the pair of end surfaces are curved in a concave shape and the pair of surfaces are convex. Will be curved.
  • the laminated body 1 is rounded at the corners or sides by using a polishing means such as barrel polishing.
  • the laminated body 1 becomes a thing by which a corner
  • the pair of base electrodes 5 are provided on the first side surface 4e and the second side surface 4f curved in a concave shape by using, for example, a roller transfer method or the like.
  • the pair of base electrodes 5 becomes a pair of external electrodes 3 by providing a metal layer 6 on the surface.
  • the multilayer capacitor 10 is obtained through a series of steps.
  • FIG. 3A shows a state in which the multilayer capacitor 10 is mounted on the substrate 9, and FIG. 3B shows a state in which the multilayer capacitor 10 is mounted on the substrate 9, and FIG. It is sectional drawing cut
  • the multilayer capacitor 10 is mounted on a circuit board (hereinafter referred to as a board 9) via, for example, solder.
  • substrate 9 is used for a notebook personal computer, a smart phone, a mobile phone, etc., for example.
  • the substrate 9 has, for example, an electric circuit on the surface where the multilayer capacitor 10 is electrically connected.
  • the substrate 9 is shown with the insulating layer on the surface omitted.
  • the substrate 9 is provided with, for example, a substrate electrode 9a and a substrate electrode 9b on the mounting surface of the multilayer capacitor 10, and wiring (not shown) extends from the substrate electrode 9a. Further, wiring (not shown) extends from the substrate electrode 9b.
  • the multilayer capacitor 10 is arranged such that the first surface 4a faces the mounting surface of the substrate 9, for example, the first external electrode 3a and the substrate electrode 9a are bonded via a conductive bonding material, Second external electrode 3b and substrate electrode 9b are joined via a conductive joining material.
  • the conductive bonding material is, for example, solder or conductive resin. In the present embodiment, solder is used as the conductive bonding material, and the pair of external electrodes 3, the substrate electrode 9a, and the substrate electrode 9b are solder-bonded.
  • the mounting structure of the multilayer capacitor 10 includes a first surface extension portion 3a2 and a substrate electrode 9a facing each other, and the first surface extension portion 3b2 and the substrate electrode 9b. Are arranged opposite to each other. Therefore, in the multilayer capacitor 10, the first surface extension portion 3a2 and the substrate electrode 9a are joined via solder, and the first surface extension portion 3b2 and the substrate electrode 9b are joined via solder. Yes. Solder joining is performed by, for example, solder printed on the substrate electrode 9a and the substrate electrode 9b.
  • the solder material to be used is not particularly limited as long as the wettability with the pair of external electrodes 3 is good.
  • solder layer is formed between the first external electrode 3a and the substrate electrode 9a and between the second external electrode 3b and the substrate electrode 9b.
  • the solder fillet layer 7 is formed along the side surface portion 3a1 and the side surface portion 3b1 curved in a concave shape.
  • the multilayer capacitor 10B includes a rectangular parallelepiped multilayer body and a pair of external electrodes (first external electrode 30a1 and second external electrode 30b1) provided on both side surfaces of the multilayer body. ).
  • FIG. 5B shows a mounting structure of the multilayer capacitor 10 ⁇ / b> B mounted on the substrate 9.
  • the laminate is a laminate in which dielectric layers and internal electrodes are alternately laminated.
  • the internal electrode is electrically connected to the first external electrode 30a1 or the second external electrode 30b1 at both ends of the multilayer body.
  • the same material as that of the multilayer capacitor 10 according to the first embodiment is used for the dielectric layer, the internal electrode, and the external electrode.
  • the first external electrode 30a1 and the substrate electrode 9a, and the second external electrode 30b1 and the substrate electrode 9b are electrically joined via solder.
  • the solder fills the gap between the first external electrode 30a1 and the substrate electrode 9a and between the second external electrode 30b1 and the substrate electrode 9b, and forms solder fillet layers 70 on both side surfaces of the laminate. Yes. Specifically, the solder fillet layer 70 is formed along both side surfaces of the pair of external electrodes (the first external electrode 30a1 and the second external electrode 30b1).
  • solder fillet layer 7 and the solder fillet layer 70 in the solder joint will be described with reference to FIGS. 5 (a) to 5 (c).
  • solder bonding the ease of solder bonding is represented by a wetting angle ⁇ when a base material (for example, a substrate electrode) contacts with molten solder, as shown in FIG.
  • the multilayer capacitor 10B has a pair of external electrodes (first external electrode 30a1 and second external electrode 30b1) with respect to the mounting surface (substrate electrode 9a and substrate electrode 9b). It is arranged vertically.
  • the melted solder in solder bonding, when the solder exceeds the melting temperature due to reflow or the like, the melted solder, as shown in FIG. 5 (b), is a side line A1 along the side surface of the external electrode of the multilayer capacitor 10B and the solder fillet layer 70. And has a unique wetting angle ⁇ 1. Further, the melted solder has a specific bend angle ⁇ 2 formed by the mounting surface and the side surface line A 2 along the side surface of the solder fillet layer 70.
  • the melted solder has a wetting angle ⁇ 1 and a wetting angle ⁇ 2 that are substantially the same as the inherent wetting angle ⁇ 1 and wetting angle ⁇ 2, although there is some solidification shrinkage when the solder transitions from the molten state to the solid state. It solidifies in the state.
  • the melted solder forms a solder fillet layer 70 on the side surfaces of the pair of external electrodes 3.
  • the multilayer capacitor 10 uses the same material as that of the multilayer capacitor 10B for the pair of external electrodes 3 (first external electrode 3a and second external electrode 3b).
  • the same solder material is used. Therefore, the multilayer capacitor 10 has substantially the same wetting angle ⁇ 1 and wetting angle ⁇ 2 as the multilayer capacitor 10B.
  • the multilayer capacitor 10 has a pair of side surfaces (a first side surface 4e and a second side surface 4f) curved in a concave shape, and a side surface side (a side surface portion 3a1 and a side surface side where the molten solder is curved in a concave shape). Inclined to the part 3b1) and tries to maintain the inherent wetting angle ⁇ 1. In addition, the multilayer capacitor 10 tries to maintain a specific wetting angle ⁇ 2 formed by the molten solder and the side surface line B2 along the side surface of the solder fillet layer 7.
  • the multilayer capacitor 10 has a specific wetting angle ⁇ 1 formed by the external electrode 3 (first external electrode 3a and second external electrode 3b) and the side surface line B1 along the side surface of the solder fillet layer 7. become. Furthermore, the multilayer capacitor 10 has a specific wetting angle ⁇ 2 formed by the mounting surface (substrate electrode 9a and substrate electrode 9b) and the side surface line B2 along the side surface of the solder fillet layer 7. Therefore, in the multilayer capacitor 10, the solder fillet layer 7 is formed so as to maintain the inherent wetting angle ⁇ 1 and the wetting angle ⁇ 2, similarly to the multilayer capacitor 10B.
  • the multilayer capacitor 10 as compared with the multilayer capacitor 10B, a free space into which molten solder flows is formed in the side surface portion 3a1 and the side surface portion 3b1 that are curved in a concave shape.
  • the melted solder is inclined toward the side surface 3a1 and the side surface 3b1 curved in a concave shape by the free space and maintains the wetting angle ⁇ 1, so that the height of the solder fillet layer 7 in the Z direction decreases.
  • the solder fillet layer 7 is stably formed at a position where the height in the Z direction is lower than in the case of the multilayer capacitor 10B.
  • the molten solder also maintains the wetting angle ⁇ 2.
  • the mounting structure of the multilayer capacitor 10 is slightly solidified and contracted when the solder is cooled and transitions from the molten state to the solid state, the molten solder has substantially the same wetting angle ⁇ 1 and wetting angle ⁇ 2.
  • the solidification occurs in a state having the angle ⁇ 1 and the wetting angle ⁇ 2.
  • the melted solder forms a solder fillet layer 7 on the side surfaces of the pair of external electrodes 3. Therefore, in the multilayer capacitor 10, since the pair of external electrodes 3 are concavely curved, the height of the solder fillet layer 7 in the Z direction can be reduced.
  • the vibration amplitude tends to increase in the vicinity of the central portion in the Z direction of the first side surface 4e and the second side surface 4f. Accordingly, the presence of the solder fillet layer 7 near the center of the first side surface 4e and the second side surface 4f having a large vibration amplitude causes the multilayer capacitor to propagate vibration to the substrate 9 via the solder fillet layer 7. It becomes easy to do.
  • the pair of external electrodes 3 are provided on the curved surfaces curved in a concave shape on the first side surface 4 e and the second side surface 4 f and are curved in a concave shape.
  • the height of the fillet layer 7 in the Z direction can be reduced.
  • the solder fillet layer 7 is difficult to be formed near the central portions of the first side surface 4 e and the second side surface 4 f with large vibration amplitude, and vibration propagates to the substrate 9 through the solder fillet layer 7. This makes it difficult to reduce noise.
  • the multilayer capacitor 10 has a first surface 4 a that curves from both ends toward the center in a cross-sectional view perpendicular to the longitudinal direction of the multilayer body 1. It has a curved surface portion 4g.
  • the multilayer capacitor 10 is provided with the first surface extension portion 3a2 and the first surface extension portion 3b2 along the curved surface portion 4g. Therefore, the first surface extension portion 3a2 and the first surface extension portion 3b2 are provided along the curved surface portion 4g, and the shape thereof is a curved surface.
  • the first surface extending portion 3a2 and the first surface extending portion 3b2 are subjected to a downward tension (in the negative direction in the Z direction). Furthermore, in the multilayer capacitor 10, when the solder is melted, the first surface extension portion 3a2 is subjected to a tension toward the outside (the negative side in the Y direction) of the multilayer body 1, and the first surface extension A tension toward the outside (positive side in the Y direction) of the stacked body 1 is applied to the existing portion 3b2.
  • the first surface extension portion 3a2 and the first surface extension portion 3b2 are curved, and the tension and the multilayer body in the mounting structure are directed downward (the negative side in the Z direction).
  • the tension toward the outer side of 1 (the negative side and the positive side in the Y direction) can balance each other.
  • the multilayer capacitor 10 has a balanced tension in the mounting structure, the positional stability in the XY direction is improved with respect to the substrate electrode 9a and the substrate electrode 9b, and the balance in the Z direction is achieved. Stability can be improved. That is, the multilayer capacitor 10 has improved mounting stability due to a self-alignment effect when the solder is melted.
  • the present disclosure is not limited to the multilayer capacitor 10 according to the first embodiment described above, and various modifications and improvements can be made without departing from the scope of the present disclosure. Other embodiments will be described below. Note that, among the multilayer capacitors according to other embodiments, the same portions as those of the multilayer capacitor 10 according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the multilayer capacitor 10A according to the second embodiment of the present disclosure will be described with reference to FIG. Unlike the multilayer capacitor 10, the multilayer capacitor 10 ⁇ / b> A is provided so that the pair of external electrodes 3 includes the center portions of the first end surface 4 c and the second end surface 4 d.
  • a pair of external electrodes 3 are provided on a pair of end faces (first end face 4c and second end face 4d), but the shape of the pair of external electrodes 3 is the same as that of the multilayer capacitor 10.
  • the other configurations are the same as those of the multilayer capacitor 10.
  • the first external electrode 3A and the second external electrode 3B are provided on the first end surface 4c and the second end surface 4d by using the above-described roller transfer method or the like, similar to the multilayer capacitor 10. Can do.
  • the multilayer capacitor 10A includes the multilayer body 1, the internal electrode 2, and the pair of external electrodes 3.
  • the multilayer body 1 has a rectangular parallelepiped shape in which dielectric layers 1a and internal electrodes 2 (first internal electrodes 2a and second internal electrodes 2b) are alternately stacked.
  • a pair of external electrodes 3 (first external electrode 3A and second external electrode 3B) are provided on a pair of end faces (first end face 4c and second end face 4d) in the longitudinal direction of the laminate 1, and They are electrically connected to different internal electrodes 2, respectively.
  • the laminated body 1 has a pair of side surfaces (first side surface 4e and second side surface 4f) curved in a concave shape, and a pair of end surfaces (first end surface 4c and second side surface).
  • the end face 4d) is curved in a concave shape.
  • the first surface 4a on the lower surface is curved downward (negative side in the Z direction), and the second surface 4b on the upper surface is curved upward (positive in the Z direction). is doing. That is, as shown in FIG. 6, the laminated body 1 has a curved surface portion 4 i in which the first surface 4 a curves from the both end portions to the central portion in a cross-sectional view perpendicular to the short direction of the laminated body 1. Has at both ends. Moreover, the laminated body 1 has the curved surface part 4j in which the 2nd surface 4b becomes a curve toward a center part from both ends. In the laminated body 1, the first surface 4a has a gently convex curved surface downward, and the second surface 4b has a gently convex curved surface upward.
  • the pair of external electrodes 3 includes a first external electrode 3A and a second external electrode 3B as shown in FIG.
  • the first external electrode 3A has an end surface portion 3A1, a first surface extension portion 3A2, and a second surface extension portion 3A3.
  • the end surface portion 3A1 is disposed on the first end surface 4c curved in a concave shape so as to include the central portion of the first end surface 4c.
  • the first surface extending portion 3A2 extends on the first surface 4a from the end surface portion 3A1 toward the central portion in the longitudinal direction (X direction) of the stacked body 1.
  • the second surface extending portion 3A3 extends on the second surface 4b from the end surface portion 3A1 toward the central portion in the longitudinal direction (X direction) of the stacked body 1.
  • the second external electrode 3B has an end surface portion 3B1, a first surface extension portion 3B2, and a second surface extension portion 3B3.
  • the end surface portion 3B1 is disposed on the second end surface 4d curved in a concave shape so as to include the central portion of the second end surface 4d.
  • the first surface extending portion 3B2 extends on the first surface 4a from the end surface portion 3A1 toward the central portion in the longitudinal direction (X direction) of the stacked body 1.
  • the second surface extending portion 3B3 extends on the second surface 4b from the end surface portion 3B1 toward the central portion in the longitudinal direction (X direction) of the stacked body 1.
  • the shape shown in the above-mentioned Embodiment 1 can be used for end surface part 3A1 and end surface part 3B1.
  • the first external electrode 3A is provided so that the end surface portion 3A1 includes the central portion of the first end surface 4c curved in a concave shape, and is drawn out to the first end surface 4c. It is electrically connected to the first internal electrode 2a.
  • the second external electrode 3B is provided so that the end surface portion 3B1 includes the central portion of the second end surface 4d curved in a concave shape, and is drawn out to the second end surface 4d.
  • the second internal electrode 2b is electrically connected.
  • FIG. 8A shows a state in which the multilayer capacitor 10A is mounted on the substrate 9 as in the case of the multilayer capacitor 10
  • FIG. 8B shows a state in which the multilayer capacitor 10A is mounted on the substrate 9.
  • FIG. 9 is a sectional view taken along line FF in FIG.
  • the vibration amplitude tends to increase in the vicinity of the center portion in the Z direction of the first end surface 4c and the second end surface 4d. Therefore, the presence of the solder fillet layer 7 in the vicinity of the center of the first end face 4c and the second end face 4d having a large vibration amplitude causes the multilayer capacitor to propagate vibration to the substrate 9 via the solder fillet layer 7. It becomes easy to do.
  • the pair of external electrodes 3 are provided on the curved surfaces curved in a concave shape on the first end surface 4c and the second end surface 4d, and are curved in a concave shape. As described above, the height of the solder fillet layer 7 in the Z direction can be reduced.
  • the solder fillet layer 7 is difficult to be formed near the center of the first end face 4c and the second end face 4d having a large vibration amplitude, and vibration propagates to the substrate 9 through the solder fillet layer 7. This makes it difficult to reduce noise.
  • the multilayer capacitor 10 ⁇ / b> A has a curved surface in which the first surface 4 a is a curve from both ends toward the center in a cross-sectional view perpendicular to the short direction of the multilayer body 1. Part 4i.
  • the first surface extension portion 3A2 and the first surface extension portion 3B2 are provided along the curved surface portion 4i. Therefore, the first surface extending portion 3A2 and the first surface extending portion 3B2 are provided along the curved surface portion 4i, and the shape thereof is a curved surface.
  • the first surface extension portion 3A2 when the solder is melted, a tension toward the lower side (the negative side in the Z direction) acts on the first surface extension portion 3A2 and the first surface extension portion 3B2. Further, in the multilayer capacitor 10, when the solder is melted, the first surface extending portion 3A2 is subjected to a tension acting toward the outside of the multilayer body 1 (the negative side in the X direction), and the first surface extending portion A tension toward the outside (positive side in the X direction) of the stacked body 1 acts on the base portion 3B2.
  • the first surface extension portion 3A2 and the first surface extension portion 3B2 are curved, and in the mounting structure, the tension and the multilayer body in the downward direction (the negative side in the Z direction).
  • the tension toward the outside of 1 (the negative side and the positive side in the X direction) can balance each other.
  • the multilayer capacitor 10 has a balanced tension in the mounting structure, the positional stability in the XY direction is improved with respect to the substrate electrode 9a and the substrate electrode 9b, and the balance in the Z direction is achieved. Stability can be improved. That is, in the multilayer capacitor 10A, the mounting stability is improved by the self-alignment effect when the solder is melted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

積層型コンデンサは、複数の誘電体層が積層された、一対の面、一対の側面および一対の端面を有する積層体と、複数の誘電体層の層間に積層方向に間隔を置いて配置された複数の内部電極と、一対の側面にそれぞれ配置された、互いに異なる内部電極に電気的に接続された一対の外部電極とを備えている。一対の側面は、凹状に湾曲した湾曲面を有している。一対の外部電極は、側面の中央部を含むように配置された側面部と側面部から前記一対の面のうち第１の面に延在する第１の面延在部と側面部から一対の面のうち第２の面に延在する第２の面延在部とを有し、側面部が凹状に湾曲している。

Description

積層型コンデンサおよびその実装構造体
　本発明は、複数の誘電体層と内部電極とが交互に積層された積層体に一対の外部電極を設けた積層型コンデンサに関するものである。
　積層型コンデンサは、誘電体層と内部電極とが交互に積層されており、誘電体層を構成するセラミック材料としては、誘電率が比較的高いチタン酸バリウム等の強誘電体材料が一般的に用いられている。例えば、このような積層型コンデンサは、交流電圧が印加されると、電圧による電歪効果よって誘電体層に歪みが発生して振動する。積層型コンデンサは、はんだ等を介して基板に実装されており、はんだ接合部を介して振動を基板に伝播させる。さらに、積層型コンデンサは、振動によって基板を共鳴させるとともに振動を増幅させて、基板に振動音を発生させる。したがって、基板は、可聴域の共振周波数で共振した際に、可聴音を発生し、いわゆる、「音鳴き」という現象を生じる。このように、積層型コンデンサは、一対の外部電極と基板電極とがはんだを介して実装されており、振動がはんだ接合部を介して基板を変形させるので、基板において振動音を発生させることになる。例えば、特許文献１には、積層体の一対の側面の中央部に一対の外部電極を設けた積層型コンデンサが開示されている。
特開２００７－１９４３１２号公報
　本開示の積層型コンデンサは、複数の誘電体層が積層された、一対の面、一対の側面および一対の端面を有する積層体と、前記複数の誘電体層の層間に積層方向に間隔を置いて配置された複数の内部電極と、前記一対の側面にそれぞれ配置された、互いに異なる前記内部電極に電気的に接続された一対の外部電極とを備えている。前記一対の側面は、凹状に湾曲した湾曲面を有している。前記一対の外部電極は、前記湾曲面の中央部を含むように配置された側面部と該側面部から前記一対の面のうち第１の面に延在する第１の面延在部と前記側面部から前記一対の面のうち第２の面に延在する第２の面延在部とを有し、前記側面部が凹状に湾曲している。
　また、本開示の積層型コンデンサは、複数の誘電体層が積層された、一対の面、一対の側面および一対の端面を有する積層体と、前記複数の誘電体層の層間に積層方向に間隔を置いて配置された複数の内部電極と、前記一対の端面にそれぞれ配置された、互いに異なる前記内部電極に電気的に接続された一対の外部電極とを備えている。前記一対の端面は、凹状に湾曲した湾曲面を有している。前記一対の外部電極は、前記湾曲面の中央部を含むように配置された端面部と該端面部から前記一対の面のうち第１の面に延在する第１の面延在部と前記端面部から前記一対の面のうち第２の面に延在する第２の面延在部とを有し、前記端面部が凹状に湾曲している。
（ａ）は実施の形態１に係る積層型コンデンサを示す概略の斜視図であり、（ｂ）は（ａ）に示す積層型コンデンサのＡ－Ａ線で切断した断面図であり、（ｃ）は（ａ）に示す積層型コンデンサのＢ－Ｂ線で切断した断面図である。 （ａ）～（ｃ）は内部電極を説明するための模式的な平面図である。 （ａ）は図１に示す積層型コンデンサを基板上に実装した状態を示す概略の斜視図であり、（ｂ）は（ａ）に示す積層型コンデンサをＣ－Ｃ線で切断したものであって、積層型コンデンサを基板に実装した実装構造体を示す断面図である。 図３（ｂ）に示す積層型コンデンサの要部Ａの拡大図である。 （ａ）～（ｃ）ははんだフィレットが形成される状態を模式的に説明するための説明図である。 （ａ）は実施の形態２に係る積層型コンデンサを示す概略の斜視図であり、（ｂ）は（ａ）に示す積層型コンデンサのＤ－Ｄ線で切断した断面図であり、（ｃ）は（ａ）に示す積層型コンデンサのＥ－Ｅ線で切断した切断部端面図である。 （ａ）～（ｃ）は内部電極を説明するための模式的な平面図である。 （ａ）は図６に示す積層型コンデンサを基板上に実装した状態を示す概略の斜視図であり、（ｂ）は（ａ）に示す積層型コンデンサをＦ－Ｆ線で切断したものであって、積層型コンデンサを基板に実装した実装構造体を示す断面図である。 図１に示す積層型コンデンサの製造方法を説明するための説明図である。
　従来の積層型コンデンサは、一対の側面の中央部に一対の外部電極が設けられ、外部電極と基板電極がはんだを介して実装される。その結果、はんだフィレット層は、外部電極の上方にまで形成され、振動振幅の大きい側面の中央部を含むことになり、振動を基板に伝播しやすくなる。
　本開示の積層型コンデンサにおいては、外部電極と基板電極とをはんだを介して実装した場合、一対の外部電極が凹状に湾曲しており、はんだフィレット層が外部電極の上方にまで形成されにくく、振動を基板に伝播しにくくすることができる。以下、本開示の積層型コンデンサについて、詳細に説明する。
　＜実施の形態１＞
　以下、本開示の実施の形態１に係る積層型コンデンサ１０について図面を参照しながら説明する。また、積層型コンデンサ１０は、便宜的に、直交座標系ＸＹＺを定義するとともに、Ｚ方向の正側を上方として、上面もしくは下面の用語を用いるものとする。本実施の形態では、一対の面のうち下面が第１の面４ａとなり、上面が第２の面４ｂとなる。なお、各図面において、同じ部材および同じ部分に関しては共通の符号を用いて、重複する説明は適宜省略する。
　図１（ａ）は、本開示の実施の形態１に係る積層型コンデンサ１０を示す概略の斜視図である。積層型コンデンサ１０は、複数の誘電体層１ａが積層されており、積層体１と、内部電極２と、一対の外部電極３とを備えている。積層体１は、一対の面、一対の側面および一対の端面を有している。複数の内部電極２（第１の内部電極２ａおよび第２の内部電極２ｂ）は、複数の誘電体層１ａの層間に積層方向に間隔を置いて配置されている。一対の外部電極３（第１の外部電極３ａおよび第２の外部電極３ｂ）は、一対の側面にそれぞれ配置されており、互いに異なる内部電極２に電気的に接続されている。このように、積層体１は、内部に第１の内部電極２ａと第２の内部電極２ｂとが誘電体層１ａを介して交互に積層されたものである。
　積層体１は、互いに対向する第１の面４ａおよび第２の面４ｂが誘電体層１ａと内部電極２（第１の内部電極２ａおよび第２の内部電極２ｂ）との積層方向にそれぞれ位置している。また、互いに対向する一対の側面（第１の側面４ｅおよび第２の側面４ｆ）は、第１の面４ａと第２の面４ｂとの間に位置するとともに第１の面４ａおよび第２の面４ｂの長辺側に隣接している。互いに対向する一対の端面（第１の端面４ｃおよび第２の端面４ｄ）は、第１の面４ａと第２の面４ｂとの間に位置するとともに第１の面４ａおよび第２の面４ｂの短辺側に隣接している。なお、一対の側面（第１の側面４ｅおよび第２の側面４ｆ）は、積層体１の長手方向（Ｘ方向）に沿って位置している。また、一対の端面（第１の端面４ｃおよび第２の端面４ｄ）は、積層体１の短手方向（Ｙ方向）に沿って位置している。
　積層体１は、図１に示すように、一対の側面（第１の側面４ｅおよび第２の側面４ｆ）が凹状に湾曲しており、また、一対の端面（第１の端面４ｃおよび第２の端面４ｄ）が凹状に湾曲している。
　また、積層体１は、下面の第１の面４ａが下方（Ｚ方向の負側）に向かって湾曲し、上面の第２の面４ｂが上方（Ｚ方向の正）に向かって湾曲している。すなわち、積層体１は、図１に示すように、積層体１の長手方向に垂直な方向の断面視において第１の面４ａが両端部から中央部に向かって曲線となる曲面部４ｇを両端部に有している。また、積層体１は、第２の面４ｂが両端部から中央部に向かって曲線となる曲面部４ｈを両端部に有している。積層体１は、第１の面４ａが下方に向かって緩やかな凸曲面となり、また、第２の面４ｂが上方に向かって緩やかな凸曲面となっている。
　このように、積層体１は、一対の面、一対の側面および一対の端面を有し、直方体状であり、一対の側面および一対の端面がそれぞれ凹状に湾曲し、湾曲面を有している。また、積層体１は、第１の面４ａおよび第２の面４ｂも凸状に湾曲している。ここでは、直方体状とは、一対の側面が凹状に湾曲し、一対の端面が凹状に湾曲しているものをいう。また、積層体１は、稜線部がＲ形状になっていてもよい。
　積層体１は、誘電体層１ａの表面に内部電極２が形成されたセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。また、積層体１は、誘電体層１ａおよび内部電極２を同時に焼成する時に、互いの収縮率の差を利用することによって、一対の側面および一対の端面を凹状に湾曲させることができ、また、一対の面を凸状に湾曲させることができる。
　一対の外部電極３は、図１に示すように、第１の外部電極３ａと第２の外部電極３ｂとを含んでいる。第１の外部電極３ａは、側面部３ａ１と第１の面延在部３ａ２と第２の面延在部３ａ３とを有している。側面部３ａ１は、凹状に湾曲する第１の側面４ｅの中央部を含むように第１の側面４ｅに設けられている。第１の面延在部３ａ２は、側面部３ａ１から積層体１の短手方向（Ｙ方向）の中央部に向かって第１の面４ａ上に延在している。また、第２の面延在部３ａ３は、側面部３ａ１から積層体１の短手方向（Ｙ方向）の中央部に向かって第２の面４ｂ上に延在している。このように、積層型コンデンサ１０は、図１に示すように、側面部３ａ１が第１の側面４ｅの凹状に湾曲した湾曲面に設けられ、凹状に湾曲している。
　また、第２の外部電極３ｂは、側面部３ｂ１と第１の面延在部３ｂ２と第２の面延在部３ｂ３とを有している。側面部３ｂ１は、凹状に湾曲する第２の側面４ｆの中央部を含むように第２の側面４ｆに沿って設けられている。第１の面延在部３ｂ２は、側面部３ｂ１から積層体１の短手方向（Ｙ方向）の中央部に向かって第１の面４ａ上に延在している。第２の面延在部３ｂ３は、側面部３ｂ１から積層体１の短手方向（Ｙ方向）の中央部に向かって第２の面４ｂ上に延在している。このように、積層型コンデンサ１０は、図１に示すように、側面部３ｂ１が第２の側面４ｆの凹状に湾曲した湾曲面に設けられ、凹状に湾曲している。
　内部電極２は、図１に示すように、第１の内部電極２ａと第２の内部電極２ｂとを含んでいる。第１の内部電極２ａおよび第２の内部電極２ｂは、所定間隔を介して互いに対向しており、複数の誘電体層１ａを介して積層方向に所定間隔で交互に配置されている。図１（ｂ）に示すように、積層体１の短手方向の垂直な方向の断面視において、第１の面４ａの形状に沿うように、下方に位置する内部電極２は下方に緩やかに湾曲し、第２の面４ｂの形状に沿うように、上方に位置する内部電極２は上方に緩やかに湾曲している。また、図１（ｃ）に示すように、積層体１の長手方向に垂直な方向の断面視において、第１の面４ａの形状に沿うように、下方に位置する内部電極２は下方に緩やかに湾曲し、第２の面４ｂの形状に沿うように、上方に位置する内部電極２は上方に緩やかに湾曲している。
　第１の外部電極３ａは、図１および図２に示すように、側面部３ａ１が凹状に湾曲した第１の側面４ｅの中央部を含むように配置され、第１の側面４ｅに引き出された第１の内部電極２ａに電気的に接続されている。また、第２の外部電極３ｂは、図１および図２に示すように、側面部３ｂ１が凹状に湾曲した第２の側面４ｆの中央部を含むように配置され、第２の側面４ｆに引き出された第２の内部電極２ｂに電気的に接続されている。
　第１の内部電極２ａは、図２（ｂ）に示すように、第１の側面４ｅ側の中央部に第１の側面４ｅへの引出部２ａａを有しており、引出部２ａａが第１の側面４ｅに引き出され、第１の側面４ｅに露出するように配置されている。
　また、第２の内部電極２ｂは、図２（ｃ）に示すように、第２の側面４ｆ側の中央部に第２の側面４ｆへの引出部２ｂａを有しており、引出部２ｂａが第１の側面４ｅに対向する第２の側面４ｆに引き出され、第２の側面４ｆに露出するように配置されている。なお、第１の内部電極２ａおよび第２の内部電極２ｂは、第１の端面４ｃおよび第２の端面４ｄには露出していない。図２（ａ）は、第１の側面４ｅに露出する第１の内部電極２ａを実線で示し、第２の側面４ｆに露出する第２の内部電極２ｂを破線で示している。
　このように、積層型コンデンサ１０は、第１の外部電極３ａが凹状に湾曲した第１の側面４ｅの中央部に設けられ、第２の外部電極３ｂが凹状に湾曲した第２の側面４ｆの中央部に設けられている。第１の外部電極３ａは、図２（ｂ）に示すように、側面部３ａ１が第１の側面４ｅに引き出された第１の内部電極２ａの引出部２ａａを覆うように設けられ、第１の内部電極２ａに電気的に接続されている。また、第２の外部電極３ｂは、図２（ｃ）に示すように、側面部３ｂ１が第２の側面４ｆに引き出された第２の内部電極２ｂの引出部２ｂａを覆うように設けられ、第２の内部電極２ｂに電気的に接続されている。
　なお、第１の側面４ｅの中央部とは、第１の側面４ｅを垂直に２等分する２等分線８を含む領域であり、第１の外部電極３ａは側面部３ａ１がこの領域を含んで設けられている。また、第２の側面４ｆの中央部とは、第２の側面４ｆを垂直に２等分する２等分線８を含む領域であり、第２の外部電極３ｂは側面部３ｂ１がこの領域を含んで設けられている。なお、図２は、２等分線８を長鎖線で示している。
　このように、内部電極２は、１層毎に異なる外部電極３に電気的に接続されており、一対の外部電極３に電圧が印加されると、第１の内部電極２ａと第２の内部電極２ｂに挟まれた誘電体層１ａにおいて静電容量が発生する。
　積層型コンデンサ１０は、長手方向（Ｘ方向）の長さが、例えば、０．６（ｍｍ）～２．２（ｍｍ）であり、短手方向（Ｙ方向）の長さが、例えば、０．３（ｍｍ）～１．５（ｍｍ）であり、高さ方向（Ｚ方向）の長さが、例えば、０．３（ｍｍ）～１．２（ｍｍ）である。
　内部電極２は、図２に示すように、積層方向（Ｚ方向）からの平面視において、長方形状である。また、図１に示す誘電体層１ａおよび内部電極２の構造は、模式的なものであり、実際には数層～数百層の誘電体層１ａと内部電極２とが積層されたものが多く用いられている。誘電体層１ａは、１層当たりの厚みが、例えば、０．２（μｍ）～３（μｍ）である。積層体１は、例えば、１０（層）～１０００（層）の複数の誘電体層１ａと内部電極２とがＺ方向に積層されている。また、積層体１内の内部電極２の積層数は、積層型コンデンサ１０の特性等に応じて適宜に設定される。
　誘電体層１ａは、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等である。また、誘電体層１ａは、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いてもよい。
　図２に示すように、引出部２ａａおよび引出部２ｂａは、積層体１の長手方向（Ｘ方向）に沿った長さがほぼ同じ長さになるように設けられている。これに限らず、引出部２ａａおよび引出部２ｂａは、積層体１の長手方向（Ｘ方向）に沿った長さが互いに異なっていてもよい。
　引出部２ａａ（引出部２ｂａ）は、振動の対称性を保ち、基板を振動させる要素を低減するために、第１の側面４ｅ（第２の側面４ｆ）における露出部が第１の側面４ｅ（第２の側面４ｆ）の２等分線８を含むように設けてもよい。
　内部電極２の導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。または、内部電極２の導電性材料は、これらの金属材料の一種以上を含む、例えば、Ａｇ－Ｐｄ合金等の合金材料である。第１の内部電極２ａおよび第２の内部電極２ｂは、電極の厚みが、例えば、０．２（μｍ）～２（μｍ）であり、用途に応じて厚みを適宜に設定すればよい。また、第１の内部電極２ａおよび第２の内部電極２ｂは、同一の金属材料または合金材料を用いて形成してもよい。
　第１の外部電極３ａは、第１の側面４ｅから第１の面４ａおよび第２の面４ｂにかけて設けられており、また、第２の外部電極３ｂは、第２の側面４ｆから第１の面４ａおよび第２の面４ｂにかけて設けられている。
　一対の外部電極３は、下地電極５と金属層６とを含んでいる。一対の下地電極５は、第１の下地電極が凹状に湾曲した第１の側面４ｅから第１の面４ａおよび第２の面４ｂに延在するように設けられ、また、第２の下地電極が凹状に湾曲した第２の側面４ｆから第１の面４ａおよび第２の面４ｂに延在するように設けられている。金属層６は、下地電極５を覆うように下地電極５の表面上に形成されている。
　一対の下地電極５は、第１の下地電極が第１の側面４ｅに引き出された第１の内部電極２ａに電気的に接続され、第２の下地電極が第２の側面４ｆに引き出された第２の内部電極２ｂに電気的に接続されている。下地電極５の導電材料は、例えば、Ｃｕ（銅）、ニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。また、下地電極５の導電材料は、これらの金属材料の一種以上を含む、例えば、Ｃｕ－Ｎｉ合金等の合金材料である。一対の下地電極５は、積層体１の表面に同一の金属材料または同一の合金材料に用いて形成してもよい。
　第１の外部電極３ａは、下地電極５と金属層６とからなり、第１の側面４ｅを含んで第１の面４ａから第２の面４ｂにわたって設けられている。また、第２の外部電極３ｂは、下地電極５と金属層６とからなり、第２の側面４ｆを含んで第１の面４ａから第２の面４ｂにわたって設けられている。
　下地電極５は、図１（ｂ）および図１（ｃ）に示すように、積層体１の表面に設けられている。金属層６は、下地電極５の全体を覆うように設けられている。また、金属層６は、図１（ｂ）および図１（ｃ）に示すように、第１の金属層６ａと第２の金属層６ｂとを含んでいる。第１の金属層６ａは、下地電極５を覆うように下地電極５の表面上に設けられ、また、第２の金属層６ｂは、第１の金属層６ａを覆うように第１の金属層６ａの表面上に設けられる。
　下地電極５は、第１の面４ａおよび第２の面４ｂにおける厚みが、例えば、３（μｍ）～５（μｍ）であり、第１の側面４ｅおよび第２の側面４ｆにおける厚みが、例えば、５（μｍ）～１０（μｍ）である。
　一対の下地電極５は、例えば、ローラ転写法等を用いて、凹状に湾曲した第１の側面４ｅおよび第２の側面４ｆに設けられる。また、一対の外部電極３は、下地電極５上に金属層６を設けることによって得られる。
　ローラ転写法は、図９に示すように、積層体１の送り速度および回転転写ローラ１６の回転速度を調整することによって、下地電極５となる導電性ペースト１７を積層体１の一対の側面および一対の面（第１の面４ａおよび第２の面４ｂ）に転写することができる。
　また、このローラ転写法において、下地電極５となる導電性ペースト１７は、粘度を調整することによって、凹状に湾曲した一対の側面に均一に転写される。具体的には、導電性ペースト１７は、粘度を、例えば、１０（Ｐa・ｓ）～２０（Ｐa・ｓ）にすることによって、表面張力が低くなる。これによって、転写される導電性ペースト１７は、厚みが薄くなるとともに、凹状に湾曲した一対の側面に沿って均一に転写され、一対の側面に凹状に湾曲して設けられる。なお、導電性ペースト１７は、射出ニードル１８から回転転写ローラ１６に供給され、スクレッパー１９で用いて膜厚が調整される。
　このように、下地電極５となる導電性ペースト１７は、凹状に湾曲した第１の側面４ｅおよび第２の側面４ｆに設けられるとともに、第１の面４ａおよび第２の面４ｂに延在するように設けられる。
　転写された導電性ペースト１７は、焼結して下地電極５となる。一対の下地電極５は、一対の側面（第１の側面４ｅおよび第２の側面４ｆ）の凹状に湾曲した形状に反映して凹状に湾曲している。下地電極５は、表面を覆うように金属層６を設けて一対の外部電極３となる。
　したがって、積層型コンデンサ１０は、導電性ペースト１７を焼結することによって下地電極５を設け、さらに、下地電極５の表面を覆うように金属層６を設けて一対の外部電極３とすることができる。これによって、一対の外部電極３（第１の外部電極３ａおよび第２の外部電極３ｂ）は、側面部３ａ１および側面部３ｂ１が凹状に湾曲した湾曲面に沿って凹状に湾曲して設けられる。
　金属層６は、例えば、第１の金属層６ａおよび第２の金属層６ｂがめっき層である。第１の金属層６ａは、下地電極５を覆うように下地電極５の表面上にめっき処理を用いて設けられる。第２の金属層６ｂは、第１の金属層６ａのめっき層を覆うように第１の金属層６ａのめっき層の表面上にめっき処理を用いて設けられる。
　第１の金属層６ａおよび第２の金属層６ｂは、例えば、ニッケル（Ｎｉ）めっき層、銅（Ｃｕ）めっき層、金（Ａｕ）めっき層、銀（Ａｇ）めっき層または錫（Ｓｎ）めっき層等である。積層型コンデンサ１０は、例えば、第１の金属層６ａがニッケル（Ｎｉ）めっき層であり、第２の金属層６ｂが錫（Ｓｎ）めっき層である。第１の金属層６ａは、めっき層の厚みが、例えば、５（μｍ）～１０（μｍ）であり、第２の金属層６ｂは、めっき層の厚みが、例えば、３（μｍ）～５（μｍ）である。
　ここで、図１に示す積層型コンデンサ１０の製造方法の一例について以下に説明する。
　複数の第１および第２のセラミックグリーンシートを準備する。第１のセラミックグリーンシートは、第１の内部電極２ａを形成するものである。また、第２のセラミックグリーンシートは、第２の内部電極２ｂを形成するものである。
　複数の第１のセラミックグリーンシートは、第１の内部電極２ａを形成するために、セラミックグリーンシート上に、第１の内部電極２ａの導体ペースト層が第１の内部電極２ａ用の導体ペースト用いて形成される。なお、第１のセラミックグリーンシートは、多数個の積層型コンデンサ１０を得るために、１枚のセラミックグリーンシート内に複数の第１の内部電極２ａが形成される。
　また、複数の第２のセラミックグリーンシートは、上述の方法を用いて、第２の内部電極２ｂが形成される。
　上述の第１の内部電極２ａの導体ペースト層および第２の内部電極２ｂの導体ペースト層は、セラミックグリーンシート上に、例えば、それぞれの導体ペーストを所定のパターン形状でスクリーン印刷法等を用いて形成される。
　なお、第１および第２のセラミックグリーンシートは誘電体層１ａとなる。第１の内部電極２ａの導体ペースト層は、第１の内部電極２ａとなる。第２の内部電極２ｂの導体ペースト層は、第２の内部電極２ｂとなる。
　セラミックグリーンシートの材料は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等の誘電体セラミックスを主成分とするものである。副成分として、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物等が添加されたものであってもよい。
　第１および第２のセラミックグリーンシートは、誘電体セラミックスの原料粉末および有機バインダに適当な有機溶剤等を添加して混合することによって泥漿状のセラミックスラリーを作製し、ドクターブレード法等を用いて成形することによって得られる。
　第１の内部電極２ａおよび第２の内部電極２ｂ用の導体ペーストは、上述したそれぞれの内部電極２の導体材料（金属材料）の粉末に添加剤（誘電体材料）、バインダ、溶剤、分散剤等を加えて混練することで作製される。第１の内部電極２ａおよび第２の内部電極２ｂの導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。また、第１の内部電極２ａおよび第２の内部電極２ｂの導電材料は、これらの金属材料の一種以上を含む、例えばＡｇ－Ｐｄ合金等の合金材料が挙げられる。第１の内部電極２ａおよび第２の内部電極２ｂは、同一の金属材料または合金材料を用いて形成してもよい。
　セラミック材料の積層体１は、第１のセラミックグリーンシートと第２のセラミックグリーンシートとを交互に積層して、内部電極２を形成していないセラミックグリーンシートを積層方向の最外層にそれぞれ積層することによって作製する。
　このように、複数の第１および第２のセラミックグリーンシートが積層された積層体は、プレスして一体化することによって、多数個の生積層体を含む大型の生積層体となる。この大型の生積層体を切断することによって、図１に示す積層型コンデンサ１０の積層体１となる生積層体を得ることができる。大型の生積層体の切断は、例えば、ダイシングブレード等を用いて行なうことができる。
　そして、積層体１は、生積層体を、例えば、８００（℃）～１３００（℃）で焼成することによって得ることができる。積層体１は、誘電体層１ａおよび内部電極２の同時焼成時に、互いの収縮率の差を利用することによって、一対の側面および一対の端面が凹状に湾曲し、また、一対の面が凸状に湾曲することになる。
　焼成することによって、複数の第１および第２のセラミックグリーンシートは、誘電体層１ａとなる。第１の内部電極２ａの導体ペースト層は、第１の内部電極２ａとなる。第２の内部電極２ｂの導体ペースト層は、第２の内部電極２ｂとなる。また、積層体１は、例えば、バレル研磨等の研磨手段を用いて角部または辺部が丸められる。積層体１は、角部または稜線部を丸めることによって、角部または稜線部が欠けにくいものとなる。
　そして、一対の下地電極５は、例えば、ローラ転写法等を用いて、凹状に湾曲した第１の側面４ｅおよび第２の側面４ｆに設けられる。一対の下地電極５は、表面に金属層６を設けることによって、一対の外部電極３となる。一連の工程によって、積層型コンデンサ１０が得られる。
　ここで、本実施の形態１に係る積層型コンデンサ１０の実装構造体について以下に説明する。
　図３（ａ）は、積層型コンデンサ１０を基板９に実装した状態を示しており、図３（ｂ）は、積層型コンデンサ１０を基板９に実装した状態であって、図３（ａ）のＣ－Ｃ線で切断した断面図である。
　積層型コンデンサ１０は、例えば、はんだを介して回路基板（以下、基板９という）上に実装される。基板９は、例えば、ノートパソコン、スマートフォンまたは携帯電話等に用いられるものである。基板９は、例えば、表面には積層型コンデンサ１０が電気的に接続される電気回路が形成されている。なお、基板９は、表面の絶縁層を省略して示している。
　また、基板９は、図３に示すように、例えば、積層型コンデンサ１０の実装面には基板電極９ａおよび基板電極９ｂが設けられ、基板電極９ａから配線（図示せず）が延びており、また、基板電極９ｂから配線（図示せず）が延びている。積層型コンデンサ１０は、第１の面４ａが基板９の実装面に対向して配置され、例えば、第１の外部電極３ａと基板電極９ａとが導電性接合材を介して接合され、また、第２の外部電極３ｂと基板電極９ｂとが導電性接合材を介して接合される。導電性接合材は、例えば、はんだまたは導電性樹脂等である。本実施の形態は、導電性接合材として、はんだを用いており、一対の外部電極３と基板電極９ａおよび基板電極９ｂとがはんだ接合されている。
　積層型コンデンサ１０の実装構造体は、図３に示すように、第１の面延在部３ａ２と基板電極９ａとが対向して配置され、第１の面延在部３ｂ２と基板電極９ｂとが対向して配置されている。したがって、積層型コンデンサ１０は、第１の面延在部３ａ２と基板電極９ａとがはんだを介して接合され、第１の面延在部３ｂ２と基板電極９ｂとがはんだを介して接合されている。はんだ接合は、例えば、基板電極９ａおよび基板電極９ｂ上に印刷したはんだによって行なわれる。使用するはんだ材料は、一対の外部電極３との濡れ性がよいものであれば特に限定されない。
　図３および図４に示すように、実装構造体は、第１の外部電極３ａと基板電極９ａとの間および第２の外部電極３ｂと基板電極９ｂとの間にははんだ層が形成され、はんだフィレット層７が凹状に湾曲した側面部３ａ１および側面部３ｂ１に沿って形成される。
　ここで、実施の形態１の積層型コンデンサ１０と比較するために、従来の積層型コンデンサ１０Ｂについて以下に説明する。
　積層型コンデンサ１０Ｂは、図５（ｂ）に示すように、直方体状の積層体と、積層体の両側面に設けられた一対の外部電極（第１の外部電極３０ａ１および第２の外部電極３０ｂ１）とを備えている。図５（ｂ）は、基板９に実装した積層型コンデンサ１０Ｂの実装構造体を示している。
　積層体は、図５（ｂ）に示すように、誘電体層と内部電極とが交互に積層されたものである。内部電極は、積層体の両端部の第１の外部電極３０ａ１または第２の外部電極３０ｂ１に電気的のいずれかに接続されている。また、積層型コンデンサ１０Ｂにおいて、誘電体層、内部電極および外部電極は、本実施の形態１に係る積層型コンデンサ１０と同じ材料を用いている。
　積層型コンデンサ１０Ｂは、図５（ｂ）に示すように、第１の外部電極３０ａ１と基板電極９ａおよび第２の外部電極３０ｂ１と基板電極９ｂとがはんだを介して電気的に接合されている。はんだは、第１の外部電極３０ａ１と基板電極９ａとの間および第２の外部電極３０ｂ１と基板電極９ｂとの間の隙間を埋めるとともに、積層体の両側面部にはんだフィレット層７０を形成している。具体的には、はんだフィレット層７０は、一対の外部電極（第１の外部電極３０ａ１および第２の外部電極３０ｂ１）の両側面部に沿って形成されている。
　ここで、はんだ接合におけるはんだフィレット層７およびはんだフィレット層７０について、図５（ａ）～（ｃ）を参照しながら説明する。
　はんだ接合において、はんだ接合のしやすさは、図５（ａ）に示すように、母材（例えば、基板電極）と溶融したはんだとが接触した際のぬれ角θで表わされる。
　積層型コンデンサ１０Ｂは、図５（ｂ）に示すように、一対の外部電極（第１の外部電極３０ａ１および第２の外部電極３０ｂ１）が実装面（基板電極９ａおよび基板電極９ｂ）に対して垂直に配置されている。
　はんだ接合において、リフロー等ではんだが溶融温度を超えると、溶融したはんだは、図５（ｂ）に示すように、積層型コンデンサ１０Ｂの外部電極とはんだフィレット層７０の側面に沿った側面線Ａ１とが成す固有のぬれ角θ１を有することになる。さらに、溶融したはんだは、実装面とはんだフィレット層７０の側面に沿った側面線Ａ２とが成す固有のねれ角θ２を有することになる。
　溶融したはんだは、はんだの冷却とともに、溶融状態から固体状態に移行する際に、若干の凝固収縮があるものの、固有のぬれ角θ１およびぬれ角θ２とほぼ同じぬれ角θ１およびぬれ角θ２を有した状態で凝固する。これによって、溶融したはんだは、一対の外部電極３の側面にはんだフィレット層７０を形成する。
　実施の形態１に係る積層型コンデンサ１０は、一対の外部電極３（第１の外部電極３ａおよび第２の外部電極３ｂ）の材料が積層型コンデンサ１０Ｂの材料と同一の材料を用い、また、同一のはんだ材料を用いている。したがって、積層型コンデンサ１０は、固有のぬれ角θ１およびぬれ角θ２が積層型コンデンサ１０Ｂとほぼ同じになる。
　ここで、積層型コンデンサ１０は、一対の側面（第１の側面４ｅおよび第２の側面４ｆ）が凹状に湾曲しており、溶融したはんだが凹状に湾曲した側面部側（側面部３ａ１および側面部３ｂ１）に傾いて固有のぬれ角θ１を維持しようとする。また、積層型コンデンサ１０は、溶融したはんだが実装面とはんだフィレット層７の側面に沿った側面線Ｂ２との成す固有のぬれ角θ２を維持しようとする。
　すなわち、積層型コンデンサ１０は、外部電極３（第１の外部電極３ａおよび第２の外部電極３ｂ）とはんだフィレット層７の側面に沿った側面線Ｂ１との成す固有のぬれ角θ１を有することになる。さらに、積層型コンデンサ１０は、実装面（基板電極９ａおよび基板電極９ｂ）とはんだフィレット層７の側面に沿った側面線Ｂ２との成す固有のぬれ角θ２を有することになる。したがって、積層型コンデンサ１０は、積層型コンデンサ１０Ｂと同じように、固有のぬれ角θ１およびぬれ角θ２を維持するように、はんだフィレット層７が形成されることになる。
　この場合には、積層型コンデンサ１０は、積層型コンデンサ１０Ｂと比較して、凹状に湾曲した側面部３ａ１および側面部３ｂ１に、溶融したはんだが流入する自由空間が形成されることになる。このように、溶融したはんだは、自由空間によって凹状に湾曲した側面部３ａ１側および側面部３ｂ１側に傾いてぬれ角θ１を維持するためにはんだフィレット層７のＺ方向の高さが低くなる。したがって、凹状に湾曲した側面部３ａ１および側面部３ｂ１において、はんだフィレット層７は、Ｚ方向の高さが積層型コンデンサ１０Ｂの場合よりも低い位置で安定して形成されることになる。また、積層型コンデンサ１０は、溶融したはんだがぬれ角θ２も維持することになる。
　積層型コンデンサ１０の実装構造体は、はんだの冷却とともに、溶融状態から固体状態に移行する際に若干の凝固収縮があるものの、溶融したはんだが固有のぬれ角θ１およびぬれ角θ２とほぼ同じぬれ角θ１およびぬれ角θ２を有した状態で凝固することになる。これによって、溶融したはんだは、一対の外部電極３の側面にはんだフィレット層７を形成する。したがって、積層型コンデンサ１０は、一対の外部電極３が凹状に湾曲しているので、はんだフィレット層７のＺ方向の高さを低くすることができる。
　積層型コンデンサは、第１の側面４ｅおよび第２の側面４ｆのＺ方向の中央部付近では、振動振幅が大きくなりやすい。したがって、はんだフィレット層７が振動振幅の大きい第１の側面４ｅおよび第２の側面４ｆの中央部付近に存在することによって、積層型コンデンサは、はんだフィレット層７を介して振動が基板９に伝播しやすくなる。
　一方、積層型コンデンサ１０は、一対の外部電極３が第１の側面４ｅおよび第２の側面４ｆの凹状に湾曲した湾曲面に設けられ、凹状に湾曲しているので、上述したように、はんだフィレット層７のＺ方向の高さを低くすることができる。
　したがって、積層型コンデンサ１０は、はんだフィレット層７が振動振幅の大きい第１の側面４ｅおよび第２の側面４ｆの中央部付近に形成されにくく、はんだフィレット層７を介して振動が基板９に伝播しにくくなり、音鳴きを低減することができる。
　また、積層型コンデンサ１０は、図３および図４に示すように、積層体１の長手方向に垂直な方向の断面視において第１の面４ａが両端部から中央部に向かって曲線となっている曲面部４ｇを有している。これによって、積層型コンデンサ１０は、第１の面延在部３ａ２および第１の面延在部３ｂ２が曲面部４ｇに沿って設けられる。したがって、第１の面延在部３ａ２および第１の面延在部３ｂ２は、曲面部４ｇに沿って設けられ、形状が曲面状になる。
　積層型コンデンサ１０は、はんだが溶融した際に、第１の面延在部３ａ２および第１の面延在部３ｂ２には、下方（Ｚ方向の負側）に向かう張力が働くことになる。さらに、積層型コンデンサ１０は、はんだが溶融した際に、第１の面延在部３ａ２には積層体１の外側（Ｙ方向の負側）に向かう張力が働き、また、第１の面延在部３ｂ２には積層体１の外側（Ｙ方向の正側）に向かう張力が働くことになる。
　したがって、積層型コンデンサ１０は、第１の面延在部３ａ２および第１の面延在部３ｂ２が曲面状であり、実装構造体において、下方（Ｚ方向の負側）に向かう張力および積層体１の外側（Ｙ方向の負側および正側）に向かう張力が互いにバランスを取り合うことができる。このように、積層型コンデンサ１０は、実装構造体において、張力がバランスを取り合っているので、基板電極９ａおよび基板電極９ｂに対して、ＸＹ方向の位置安定性を向上させるとともに、Ｚ方向に対する平衡安定性を向上させることができる。すなわち、積層型コンデンサ１０は、はんだの溶融時のセルフアライメント効果によって実装の安定性が向上する。
　本開示は、上述の実施の形態１に係る積層型コンデンサ１０に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更および改良等が可能である。他の実施の形態について以下に説明する。なお、他の実施の形態に係る積層型コンデンサのうち、実施の形態１に係る積層型コンデンサ１０と同じ部分については、同一の符号を付して適宜説明を省略する。
　＜実施の形態２＞
　以下、本開示の実施の形態２に係る積層型コンデンサ１０Ａについて図６を参照しながら説明する。積層型コンデンサ１０Ａは、積層型コンデンサ１０とは異なり、一対の外部電極３が第１の端面４ｃおよび第２の端面４ｄの中央部を含むように設けられている。なお、積層型コンデンサ１０Ａは、一対の外部電極３が一対の端面（第１の端面４ｃおよび第２の端面４ｄ）に設けられているが、一対の外部電極３の形状は積層型コンデンサ１０と同じであり、また、他の構成等も積層型コンデンサ１０と同じである。
　また、積層型コンデンサ１０Ａは、上述の積層型コンデンサ１０で適用した技術内容を適宜に採用することができる。また、第１の外部電極３Ａおよび第２の外部電極３Ｂは、積層型コンデンサ１０と同じように、上述のローラ転写法等を用いて、第１の端面４ｃおよび第２の端面４ｄに設けることができる。
　図６（ａ）は、本開示の実施の形態２に係る積層型コンデンサ１０Ａを示す概略の斜視図であり、積層型コンデンサ１０Ａは、積層体１と、内部電極２と、一対の外部電極３とを備えている。積層体１は、誘電体層１ａと内部電極２（第１の内部電極２ａおよび第２の内部電極２ｂ）とが交互に積層された直方体状である。一対の外部電極３（第１の外部電極３Ａおよび第２の外部電極３Ｂ）は、積層体１の長手方向の一対の端面（第１の端面４ｃおよび第２の端面４ｄ）に設けられ、互いに異なる内部電極２にそれぞれ電気的に接続されている。
　積層体１は、図６に示すように、一対の側面（第１の側面４ｅおよび第２の側面４ｆ）が凹状に湾曲しており、また、一対の端面（第１の端面４ｃおよび第２の端面４ｄ）が凹状に湾曲している。
　また、積層体１は、下面の第１の面４ａが下方（Ｚ方向の負側）に向かって湾曲し、また、上面の第２の面４ｂが上方（Ｚ方向の正）に向かって湾曲している。すなわち、積層体１は、図６に示すように、積層体１の短手方向に垂直な方向の断面視において第１の面４ａが両端部から中央部に向かって曲線となる曲面部４ｉを両端部に有している。また、積層体１は、第２の面４ｂが両端部から中央部に向かって曲線となる曲面部４ｊを両端部に有している。積層体１は、第１の面４ａが下方に向かって緩やかな凸曲面となり、また、第２の面４ｂが上方に向かって緩やかな凸曲面となっている。
　一対の外部電極３は、図６に示すように、第１の外部電極３Ａと第２の外部電極３Ｂと含んでいる。第１の外部電極３Ａは、端面部３Ａ１と第１の面延在部３Ａ２と第２の面延在部３Ａ３とを有している。端面部３Ａ１は、第１の端面４ｃの中央部を含むように凹状に湾曲した第１の端面４ｃに配置されている。第１の面延在部３Ａ２は、端面部３Ａ１から積層体１の長手方向（Ｘ方向）の中央部に向かって第１の面４ａ上に延在している。第２の面延在部３Ａ３は、端面部３Ａ１から積層体１の長手方向（Ｘ方向）の中央部に向かって第２の面４ｂ上に延在している。
　また、第２の外部電極３Ｂは、端面部３Ｂ１と第１の面延在部３Ｂ２と第２の面延在部３Ｂ３とを有している。端面部３Ｂ１は、第２の端面４ｄの中央部を含むように凹状に湾曲した第２の端面４ｄに配置されている。第１の面延在部３Ｂ２は、端面部３Ａ１から積層体１の長手方向（Ｘ方向）の中央部に向かって第１の面４ａ上に延在している。第２の面延在部３Ｂ３は、端面部３Ｂ１から積層体１の長手方向（Ｘ方向）の中央部に向かって第２の面４ｂ上に延在している。また、端面部３Ａ１および端面部３Ｂ１は、上述の実施の形態１で示した形状を用いることができる。
　第１の外部電極３Ａは、図６および図７に示すように、端面部３Ａ１が凹状に湾曲した第１の端面４ｃの中央部を含むように設けられ、第１の端面４ｃに引き出された第１の内部電極２ａに電気的に接続されている。また、第２の外部電極３Ｂは、図６および図７に示すように、端面部３Ｂ１が凹状に湾曲した第２の端面４ｄの中央部を含むように設けられ、第２の端面４ｄに引き出された第２の内部電極２ｂに電気的に接続されている。
　図８（ａ）は、積層型コンデンサ１０と同じように、積層型コンデンサ１０Ａを基板９に実装した状態を示しており、図８（ｂ）は、積層型コンデンサ１０Ａを基板９に実装した状態であって、図８（ａ）のＦ－Ｆ線で切断した断面図である。
　積層型コンデンサは、第１の端面４ｃおよび第２の端面４ｄのＺ方向の中央部付近では、振動振幅が大きくなりやすい。したがって、はんだフィレット層７が振動振幅の大きい第１の端面４ｃおよび第２の端面４ｄの中央部付近に存在することによって、積層型コンデンサは、はんだフィレット層７を介して振動が基板９に伝播しやすくなる。
　一方、積層型コンデンサ１０Ａは、一対の外部電極３が第１の端面４ｃおよび第２の端面４ｄの凹状に湾曲した湾曲面に設けられ、凹状に湾曲しているので、実施の形態１で上述したように、はんだフィレット層７のＺ方向の高さを低くすることができる。
　したがって、積層型コンデンサ１０Ａは、はんだフィレット層７が振動振幅の大きい第１の端面４ｃおよび第２の端面４ｄの中央部付近に形成されにくく、はんだフィレット層７を介して振動が基板９に伝播しにくくなり、音鳴きを低減することができる。
　また、積層型コンデンサ１０Ａは、図６に示すように、積層体１の短手方向に垂直な方向の断面視において第１の面４ａが両端部から中央部に向かって曲線となっている曲面部４ｉを有している。これによって、積層型コンデンサ１０Ａは、第１の面延在部３Ａ２および第１の面延在部３Ｂ２が曲面部４ｉに沿って設けられる。したがって、第１の面延在部３Ａ２および第１の面延在部３Ｂ２は、曲面部４ｉに沿って設けられ、形状が曲面状になる。
　積層型コンデンサ１０Ａは、はんだが溶融した際に、第１の面延在部３Ａ２および第１の面延在部３Ｂ２には、下方（Ｚ方向の負側）に向かう張力が働くことになる。さらに、積層型コンデンサ１０は、はんだが溶融した際に、第１の面延在部３Ａ２には積層体１の外側（Ｘ方向の負側）に向かう張力が働き、また、第１の面延在部３Ｂ２には積層体１の外側（Ｘ方向の正側）に向かう張力が働くことになる。
　したがって、積層型コンデンサ１０Ａは、第１の面延在部３Ａ２および第１の面延在部３Ｂ２が曲面状であり、実装構造体において、下方（Ｚ方向の負側）に向かう張力および積層体１の外側（Ｘ方向の負側および正側）に向かう張力が互いにバランスを取り合うことができる。このように、積層型コンデンサ１０は、実装構造体において、張力がバランスを取り合っているので、基板電極９ａおよび基板電極９ｂに対して、ＸＹ方向の位置安定性を向上させるとともに、Ｚ方向に対する平衡安定性を向上させることができる。すなわち、積層型コンデンサ１０Ａは、はんだの溶融時のセルフアライメント効果によって実装の安定性が向上する。
　本開示は、上述した実施の形態に特に限定されるものではなく、本開示の範囲内で種々の変更および改良が可能である。
１　積層体
１ａ　誘電体層
２　内部電極
２ａ　第１の内部電極
２ａａ　引出部
２ｂ　第２の内部電極
２ｂａ　引出部
３　外部電極
３ａ、３Ａ　第１の外部電極
３ａ１　側面部
３Ａ１　端面部
３ａ２、３Ａ２　第１の面延在部
３ａ３、３Ａ３　第２の面延在部
３ｂ、３Ｂ　第２の外部電極
３ｂ１　側面部
３Ｂ１　端面部
３ｂ２、３Ｂ２　第１の面延在部
３ｂ３、３Ｂ３　第２の面延在部
４ａ　第１の面
４ｂ　第２の面
４ｃ　第１の端面
４ｄ　第２の端面
４ｅ　第１の側面
４ｆ　第２の側面
５　下地電極
６　金属層
６ａ　第１の金属層
６ｂ　第２の金属層
７、７０　はんだフィレット層
８　２等分線
９　基板
９ａ、９ｂ　基板電極
１０、１０Ａ、１０Ｂ　積層型コンデンサ
１６　回転転写ローラ
１７　導電性ペースト
１８　射出ニードル
１９　スクレッパー

Claims (6)

  1. 　複数の誘電体層が積層された、一対の面、一対の側面および一対の端面を有する積層体と、前記複数の誘電体層の層間に積層方向に間隔を置いて配置された複数の内部電極と、前記一対の側面にそれぞれ配置された、互いに異なる前記内部電極に電気的に接続された一対の外部電極とを備え、
    　前記一対の側面は、凹状に湾曲した湾曲面を有しており、
    　前記一対の外部電極は、前記湾曲面の中央部を含むように配置された側面部と該側面部から前記一対の面のうち第１の面に延在する第１の面延在部と前記側面部から前記一対の面のうち第２の面に延在する第２の面延在部とを有し、前記側面部が凹状に湾曲していることを特徴とする積層型コンデンサ。
  2. 　前記積層体は、前記積層体の長手方向に垂直な方向の断面視において前記第１の面が両端部に曲面部を有するように凸状に湾曲しており、前記第１の面延在部は、前記曲面部に沿って湾曲していることを特徴とする請求項１に記載の積層型コンデンサ。
  3. 　複数の誘電体層が積層された、一対の面、一対の側面および一対の端面を有する積層体と、前記複数の誘電体層の層間に積層方向に間隔を置いて配置された複数の内部電極と、前記一対の端面にそれぞれ配置された、互いに異なる前記内部電極に電気的に接続された一対の外部電極とを備え、
    　前記一対の端面は、凹状に湾曲した湾曲面を有しており、
    　前記一対の外部電極は、前記湾曲面の中央部を含むように配置された端面部と該端面部から前記一対の面のうち第１の面に延在する第１の面延在部と前記端面部から前記一対の面のうち第２の面に延在する第２の面延在部とを有し、前記端面部が凹状に湾曲していることを特徴とする積層型コンデンサ。
  4. 　前記積層体は、前記積層体の短手方向に垂直な方向の断面視において前記第１の面が両端部に曲面部を有するように凸状に湾曲しており、前記第１の面延在部は、前記曲面部に沿って湾曲していることを特徴とする請求項３に記載の積層型コンデンサ。
  5. 　請求項１または請求項２に記載の積層型コンデンサと該積層型コンデンサが実装される基板電極を備えた基板とが、前記第１の面延在部と前記基板電極とを対向させて配置されているとともに、前記第１の面延在部と前記基板電極とが導電性接合材を介して接合されていることを特徴とする実装構造体。
  6. 　請求項３または請求項４に記載の積層型コンデンサと該積層型コンデンサが実装される基板電極を備えた基板とが、前記第１の面延在部と前記基板電極とを対向させて配置されているとともに、前記第１の面延在部と前記基板電極とが導電性接合材を介して接合されていることを特徴とする実装構造体。
     
     
     
     
     
     
     
PCT/JP2016/084275 2015-11-27 2016-11-18 積層型コンデンサおよびその実装構造体 WO2017090530A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017552391A JPWO2017090530A1 (ja) 2015-11-27 2016-11-18 積層型コンデンサおよびその実装構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-231928 2015-11-27
JP2015231928 2015-11-27

Publications (1)

Publication Number Publication Date
WO2017090530A1 true WO2017090530A1 (ja) 2017-06-01

Family

ID=58764234

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/084275 WO2017090530A1 (ja) 2015-11-27 2016-11-18 積層型コンデンサおよびその実装構造体

Country Status (2)

Country Link
JP (1) JPWO2017090530A1 (ja)
WO (1) WO2017090530A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476053B2 (en) * 2020-03-05 2022-10-18 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and circuit board
WO2024176578A1 (ja) * 2023-02-22 2024-08-29 株式会社村田製作所 積層セラミックコンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335475A (ja) * 1994-06-06 1995-12-22 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
WO2001033588A1 (fr) * 1999-11-02 2001-05-10 Tdk Corporation Condensateur multicouche
JP2006270010A (ja) * 2004-05-27 2006-10-05 Kyocera Corp チップ型電子部品
JP2007123835A (ja) * 2005-09-27 2007-05-17 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335475A (ja) * 1994-06-06 1995-12-22 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
WO2001033588A1 (fr) * 1999-11-02 2001-05-10 Tdk Corporation Condensateur multicouche
JP2006270010A (ja) * 2004-05-27 2006-10-05 Kyocera Corp チップ型電子部品
JP2007123835A (ja) * 2005-09-27 2007-05-17 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476053B2 (en) * 2020-03-05 2022-10-18 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing a multi-layer ceramic electronic component, and circuit board
JP7518594B2 (ja) 2020-03-05 2024-07-18 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び回路基板
WO2024176578A1 (ja) * 2023-02-22 2024-08-29 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JPWO2017090530A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
JP6441961B2 (ja) 積層型コンデンサおよび実装構造体
JP5654102B2 (ja) 積層セラミックキャパシタ及びその製造方法
US9024202B2 (en) Electronic chip component and board having the same mounted thereon
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
TWI512771B (zh) 多層陶瓷電子組件及用來安裝該組件的板件
JP2015019032A (ja) 積層セラミックキャパシタ及びその製造方法
JP6517619B2 (ja) 積層型コンデンサおよびその実装構造体
JP2020047908A (ja) 電子部品
WO2016080350A1 (ja) 積層型コンデンサ
JP2008085054A (ja) 積層コンデンサ
JP2017175105A (ja) キャパシタ及びその製造方法
US20220375685A1 (en) Multilayer ceramic capacitor
JP6483400B2 (ja) 積層型コンデンサおよび実装構造
JP2014072516A (ja) 積層セラミック電子部品
WO2017090530A1 (ja) 積層型コンデンサおよびその実装構造体
JP6549712B2 (ja) 積層型コンデンサおよびその実装構造体
KR102319604B1 (ko) 복합 전자부품
JP6272196B2 (ja) 積層型コンデンサ
JP5769487B2 (ja) コンデンサ
JP6451186B2 (ja) コンデンサ素子
JP6555875B2 (ja) 積層型コンデンサ
JP6643358B2 (ja) 積層型コンデンサおよびその実装構造体
JP2014165350A (ja) 積層セラミック電子部品の製造方法
JP6571469B2 (ja) 積層型コンデンサおよびその実装構造体
KR102078018B1 (ko) 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16868478

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017552391

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16868478

Country of ref document: EP

Kind code of ref document: A1