WO2017038591A1 - 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス - Google Patents

炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス Download PDF

Info

Publication number
WO2017038591A1
WO2017038591A1 PCT/JP2016/074724 JP2016074724W WO2017038591A1 WO 2017038591 A1 WO2017038591 A1 WO 2017038591A1 JP 2016074724 W JP2016074724 W JP 2016074724W WO 2017038591 A1 WO2017038591 A1 WO 2017038591A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
angle
density
threading dislocations
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/074724
Other languages
English (en)
French (fr)
Inventor
武志 岡本
近藤　宏行
高司 金村
真一朗 宮原
康裕 海老原
正一 恩田
秀一 土田
功穂 鎌田
田沼　良平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Denso Corp
Original Assignee
Central Research Institute of Electric Power Industry
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Denso Corp filed Critical Central Research Institute of Electric Power Industry
Priority to US15/748,274 priority Critical patent/US10181517B2/en
Priority to CN201680049110.4A priority patent/CN108026661B/zh
Priority to DE112016003919.0T priority patent/DE112016003919B4/de
Priority to KR1020187008839A priority patent/KR102132209B1/ko
Publication of WO2017038591A1 publication Critical patent/WO2017038591A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H10P14/2925—Surface structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6349—Deposition of epitaxial materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate

Definitions

  • the present disclosure relates to a silicon carbide (hereinafter referred to as SiC) single crystal, a SiC single crystal wafer, a SiC single crystal epitaxial wafer, and an electronic device.
  • SiC silicon carbide
  • Patent Document 1 There is one described in Patent Document 1 as a high-quality SiC single crystal.
  • the SiC single crystal of Patent Document 1 requires that the screw dislocations are classified into dislocations having large strains and dislocations having small strains using only Burgers vectors, and the density of dislocations having large strains is reduced. .
  • threading dislocations existing in a SiC single crystal include dislocations having a large angle between the direction of Burgers vector and the direction of dislocation lines. It has been found that when many dislocations having a large angle are present in the SiC single crystal, the device characteristics are remarkably deteriorated.
  • This disclosure is intended to provide a high-quality SiC single crystal, SiC single crystal wafer, and SiC single crystal epitaxial wafer that can improve device characteristics. It is another object of the present disclosure to provide an electronic device with improved device characteristics.
  • dislocation lines pass through the c-plane, and there are threading dislocations in which the Burgers vector has at least a component in the c-axis direction.
  • the density of threading dislocations in which the angle between the Burgers vector and the direction of the dislocation line is greater than 0 ° and within 40 ° is 300 pieces / cm 2 or less, and threading dislocations with an angle greater than 40 ° The density is 30 pieces / cm 2 or less.
  • the device characteristics can be improved by using a silicon carbide single crystal having a large density of threading dislocations having a large strain due to a large angle formed between the Burgers vector and the direction of dislocation lines in an electronic device. Therefore, according to this, a high quality silicon carbide single crystal can be provided.
  • dislocation lines pass through the c-plane, and there are threading dislocations in which the Burgers vector has at least a component in the c-axis direction.
  • the density of threading dislocations in which the angle between the Burgers vector and the direction of the dislocation line is greater than 0 ° and within 40 ° is 300 pieces / cm 2 or less, and threading dislocations with an angle greater than 40 ° The density is 30 pieces / cm 2 or less.
  • the device characteristics can be improved by manufacturing an electronic device using a silicon carbide single crystal wafer having a large strain of threading dislocations with a large strain. Therefore, according to this, a high quality silicon carbide single crystal wafer can be provided.
  • a silicon carbide single crystal epitaxial wafer includes a silicon carbide single crystal substrate and an epitaxial growth layer formed on the silicon carbide single crystal substrate.
  • the silicon carbide single crystal substrate and the epitaxial growth layer have threading dislocations in which the dislocation lines penetrate the c-plane and the Burgers vector has at least a component in the c-axis direction.
  • the density of threading dislocations in which the angle between the Burgers vector and the direction of the dislocation line is greater than 0 ° and within 40 ° is 300 pieces / cm 2 or less, and threading dislocations with an angle greater than 40 ° The density is 30 pieces / cm 2 or less.
  • the device characteristics can be improved by manufacturing an electronic device using a silicon carbide single crystal epitaxial wafer having such a high strain and low density of threading dislocations. Therefore, according to this, a high quality silicon carbide single crystal epitaxial wafer can be provided.
  • An electronic device includes a silicon carbide single crystal substrate in which dislocation lines penetrate the c-plane and a Burgers vector has threading dislocations having at least a component in the c-axis direction.
  • the density of threading dislocations in which the angle between the Burgers vector and the direction of the dislocation line is greater than 0 ° and within 40 ° is 300 pieces / cm 2 or less, and the angle is 40
  • the density of threading dislocations larger than 30 ° is 30 pieces / cm 2 or less.
  • An electronic device includes a silicon carbide single crystal substrate and an epitaxial growth layer formed on the silicon carbide single crystal substrate.
  • a dislocation line passes through the c-plane, and a threading dislocation has a Burgers vector having at least a component in the c-axis direction.
  • the density of threading dislocations whose angle formed is greater than 0 ° and within 40 ° is 300 pieces / cm 2 or less, and the density of threading dislocations whose angle is greater than 40 ° is 30 pieces / cm 2 or less.
  • the silicon carbide single crystal substrate or the silicon carbide single crystal substrate and the epitaxial growth layer have a low density of threading dislocations with a large strain. Device characteristics can be improved.
  • FIG. 1 is a cross-sectional view of the SiC single crystal epitaxial wafer in the first embodiment.
  • FIG. 2 is a cross-sectional view of the MOS capacitor according to the first embodiment.
  • FIG. 3 is a schematic diagram showing threading dislocations.
  • FIG. 4 is a diagram showing the relationship between the angle formed between the Burgers vector of threading dislocation and the dislocation line, and the lifetime of the MOS capacitor, and
  • FIG. 5 is a cross-sectional view of a SiC single crystal wafer in another embodiment.
  • SiC single crystal epitaxial wafer 1 has SiC single crystal substrate 2 and SiC epitaxial growth layer 3 formed by epitaxial growth on the surface of SiC single crystal substrate 2.
  • the SiC single crystal epitaxial wafer 1 is also referred to as a wafer 1
  • the SiC single crystal substrate 2 is also referred to as a single crystal substrate 2
  • the SiC epitaxial growth layer 3 is also referred to as an epi layer 3.
  • the crystal polymorph of the SiC single crystal constituting the single crystal substrate 2 and the epi layer 3 is 4H.
  • the off angle in the ⁇ 11-20> direction with respect to the ⁇ 0001 ⁇ plane on the surface 1a of the wafer 1 (that is, the surface 3a of the epi layer 3) is about 4 °.
  • the conductivity type of the epi layer 3 is n-type.
  • the SiC single crystal may be other crystal polymorphs such as 6H and 3C.
  • the surface 1a of the wafer 1 only needs to have an off angle within 10 ° in the ⁇ 11-20> direction with respect to the ⁇ 0001 ⁇ plane.
  • a wafer having a diameter of 100 mm or more or about 150 mm or more can be used.
  • the wafer 1 has a micropipe density of less than 1 / cm 2 , a threading edge dislocation density of less than 3000 / cm 2 , a stacking fault density of less than 0.1 / cm 2 , and an inclusion density of 1 / cm 2. Preferably it is less than 3 .
  • MOS capacitor 10 is an electronic device having a MOS structure.
  • MOS capacitor 10 includes a single crystal substrate 2, an epi layer 3 as an n-type drift layer formed on the surface of SiC single crystal substrate 2, an oxide film 4 formed on surface 3a of epi layer 3, A first electrode 5 formed on the surface of oxide film 4 and a second electrode 6 formed on the back surface of SiC single crystal substrate 2 are provided.
  • an oxide film 4 is formed on the surface 1 a of the wafer 1 shown in FIG. 1, a first electrode 5 is formed on the surface of the oxide film 4, and a second electrode is formed on the back surface of the single crystal substrate 2.
  • the wafer 1 is manufactured by dicing to a desired size.
  • Single crystal substrate 2 and epi layer 3 of wafer 1 correspond to single crystal substrate 2 and epi layer 3 of MOS capacitor 10.
  • the “substrate” may refer to the state of the wafer before dicing, and may refer to the state after dicing the wafer.
  • the single crystal substrate 2 and the epi layer 3 of the wafer 1 and the single crystal substrate 2 and the epi layer 3 of the MOS capacitor 10 correspond to the SiC single crystal of the present invention.
  • threading dislocations 20 exist in the wafer 1, the single crystal substrate 2 of the MOS capacitor 10, and the epitaxial layer 3.
  • the threading dislocation 20 is a crystal defect in which the atomic plane is arranged in a spiral around the dislocation line 21.
  • This threading dislocation 20 is a dislocation in which the dislocation line 21 penetrates the c-plane of the SiC single crystal and the Burgers vector has at least a component in the c-axis direction.
  • the c-plane is the ⁇ 0001 ⁇ plane and the c-axis is the ⁇ 0001> axis.
  • the Burgers vector having at least a component in the c-axis direction includes a case where the Burgers vector has only a component in the c-axis direction and a case where the Burgers vector has a component in the c-axis direction and a component in another axis direction. It is.
  • the case of bv a + c
  • bv m + c
  • bv represents a Burgers vector
  • a a vector in the 1/3 ⁇ 11-20> direction
  • c represents a vector in the ⁇ 0001> direction
  • m represents a vector in the ⁇ 1-100> direction.
  • the threading dislocation 20 is a dislocation in which the direction of the Burgers vector bv and the direction of the dislocation line 21 are shifted as shown in FIG.
  • the strain increases as the angle ⁇ 1 formed by the Burgers vector bv and the direction of the dislocation line 21 increases.
  • the range which this angle (theta) 1 can take is larger than 0 degree, and smaller than 90 degree (0 degree ⁇ (theta) 1 ⁇ 90 degree).
  • the single crystal substrate 2 and the epi layer 3 have an angle ⁇ 1 between the Burgers vector bv and the direction of the dislocation line among the threading dislocations 20 larger than 0 ° and within 40 ° (0 ° ⁇
  • the density of threading dislocations 20 satisfying ⁇ 1 ⁇ 40 ° is set to 300 pieces / cm 2 or less, and the density of threading dislocations 20 having an angle ⁇ 1 larger than 40 ° ( ⁇ 1> 40 °) is set to 30 pieces / cm 2 or less. ing.
  • the density of threading dislocations 20 having an angle ⁇ 1 within 20 ° (0 ° ⁇ 1 ⁇ 20 °) is 300 pieces / cm 2 or less, and the angle ⁇ 1 is 20 °.
  • the density of threading dislocations 20 larger than ( ⁇ 1> 20 °) is 30 pieces / cm 2 or less.
  • the density of threading dislocations 20 having an angle ⁇ 1 within 7 ° (0 ° ⁇ 1 ⁇ 7 °) is 300 pieces / cm 2 or less, and the angle ⁇ 1 is 7
  • the density of threading dislocations 20 larger than ° ( ⁇ 1> 7 °) is 30 pieces / cm 2 or less.
  • the angle ⁇ 1 larger than 0 ° and within 40 ° means that the angle ⁇ 1 is larger than 0 ° and within 40 °, and is not limited to the case where the angle ⁇ 1 has a uniform size. The case where it is uniform is also included. The same applies to the angle ⁇ 1 within 20 ° and within 7 °.
  • Burgers vector bv is obtained by the LACBED method (Large-angle convergent-beam-electron-diffraction). For example, when an electron beam is defocused and the sample is irradiated, the HOLZ line is split by distortion around the dislocation. Therefore, the split HOLZ line is indexed by simulation. It is possible to analyze the Burgers vector bv of threading dislocation 20 from the index of HOLZ line and the number of divisions.
  • the direction of the dislocation line 21 is determined by a 3D (three-dimensional) observation method using a TEM (transmission electron microscope).
  • TEM transmission electron microscope
  • the dislocation inclination in the direction perpendicular to the electron beam incident direction can be evaluated, but the parallel inclination cannot be evaluated. That is, the dislocation inclination in the plane parallel to the electron beam incident direction cannot be evaluated. Therefore, the tilt in the direction parallel to the predetermined incident direction is evaluated by tilting the incident electron beam direction or the sample.
  • the tilt angle in the [11-20] direction from the ⁇ 0001> axis can be observed.
  • the ⁇ 0001> axis direction is determined from the electron diffraction image.
  • the electron beam irradiation direction is rotated symmetrically about the ⁇ 0001> axis. This changes the slope of the observed dislocation.
  • the inclination in the [1-100] direction is calculated from the amount of change.
  • the direction of the dislocation line 21 can be obtained by using a photoluminescence device (3DPL) having a confocal function or a Raman spectroscopic device (3D Raman) having a confocal function.
  • 3DPL photoluminescence device
  • 3D Raman Raman spectroscopic device
  • the angle formed by the Burgers vector bv and the dislocation line 21 is obtained by a calculation method for obtaining the angle formed by two vectors in the space figure.
  • the density of threading dislocations 20 can be obtained by counting the number of threading dislocations 20 existing per 1 cm 2 on a predetermined face of the SiC single crystal.
  • the epitaxial layer 3 is etched using a molten salt containing KOH, and the number of threading dislocations 20 in which substantially hexagonal etch pits are observed is counted using a TEM or an optical microscope.
  • a surface to be observed a surface inclined from the c-plane and having an inclination angle of 10 ° or less is used.
  • the area to be observed is a 1 cm ⁇ 1 cm area.
  • the region to be observed may be a region having a size of 1 cm ⁇ 1 cm or more or less than a size of 1 cm ⁇ 1 cm.
  • the observation region is preferably a region having a size of 1 cm ⁇ 1 cm or more.
  • FIG. 4 shows the relationship between the lifetime of the MOS capacitor 10 and the angle ⁇ 1 formed by the Burgers vector bv of the threading dislocation 20 existing in the single crystal substrate 2 and the epitaxial layer 3 and the dislocation line 21.
  • the experimental results examined by the person are shown.
  • a wafer 1 having a predetermined density with a threading dislocation 20 having an angle ⁇ 1 of a predetermined size or less is used.
  • the density of threading dislocations exceeding the angle of each point of the wafers 1 at points P1, P2, and P3 was 30 pieces / cm 2 or less.
  • the wafer 1 at the point P3 has a density of threading dislocations 20 larger than the angle of the point P3 of 30 pieces / cm 2 or less.
  • the approximate curve TL1 for the points P1, P2, and P3 in FIG. 4 is obtained by approximating each point with an exponential function by the least square method.
  • the Burgers vector bv of threading dislocation 20 was a + c.
  • the Burgers vector bv of threading dislocation 20 was m + c.
  • the wafer 1 used was manufactured by the manufacturing method described in Japanese Patent No. 3745668.
  • the used wafer 1 has a surface 1a with an off angle of about 4 ° set in the ⁇ 11-20> direction with respect to the ⁇ 0001 ⁇ plane. Further, the threading dislocations 20 whose density was measured reached the surface 1a.
  • the threading dislocations 20 having an angle ⁇ 1 larger than 0 ° and within 40 ° are suppressed to 300 pieces / cm 2 or less. It was found that the threading dislocations 20 having an angle ⁇ 1 larger than 40 ° should be suppressed to 30 pieces / cm 2 or less.
  • the number of threading dislocations 20 in which the angle ⁇ 1 is greater than 0 ° and within 20 ° is suppressed to 300 pieces / cm 2 or less, and the angle ⁇ 1 It was found that the threading dislocations 20 having a diameter greater than 20 ° should be suppressed to 30 pieces / cm 2 or less.
  • the number of threading dislocations 20 in which the angle ⁇ 1 is greater than 0 ° and within 7 ° is suppressed to 300 pieces / cm 2 or less, and the angle ⁇ 1 It has been found that the number of threading dislocations 20 greater than 7 ° may be suppressed to 30 pieces / cm 2 or less.
  • FIG. 4 shows an experimental result in the case where the threading dislocation angle ⁇ 1 existing in the wafer 1 is equal to or smaller than a specific size. From this experimental result, even if the angle ⁇ 1 is not uniform, If the angle ⁇ 1 is smaller than 40 °, it can be estimated that a high-quality device having a lifetime of 2000 seconds or more can be manufactured.
  • the angle ⁇ 1 formed by the Burgers vector bv and the direction of the dislocation line 21 among the threading dislocations 20 existing in the single crystal substrate 2 and the epi layer 3 is larger than 0 ° 40.
  • density of ° within the is threading dislocations 20 is 300 / cm 2 or less, is the density of a large threading dislocation 20 of 30 / cm 2 or less than the angle ⁇ 1 is 40 °.
  • the density of threading dislocations 20 having an angle ⁇ 1 within 20 ° is preferably 300 pieces / cm 2 or less, and the density of threading dislocations 20 having an angle ⁇ 1 larger than 20 ° is 30 pieces. / Cm 2 or less.
  • the density of threading dislocations 20 having an angle ⁇ 1 within 7 ° is 300 pieces / cm 2 or less, and the density of threading dislocations 20 having an angle ⁇ 1 larger than 7 ° is 30. Pieces / cm 2 or less.
  • the density of threading dislocations with large strain is reduced. Therefore, the lifetime of the MOS capacitor 10 can be extended by manufacturing the MOS capacitor 10 using the wafer 1 of the present embodiment.
  • the angle ⁇ 1 formed by the Burgers vector bv and the direction of the dislocation line 21 among the threading dislocations 20 existing in the single crystal substrate 2 and the epi layer 3 is larger than 0 ° and within 40 °.
  • the density of certain threading dislocations 20 is 300 pieces / cm 2 or less, and the density of threading dislocations 20 having an angle ⁇ 1 larger than 40 ° is 30 pieces / cm 2 or less, preferably the angle ⁇ 1 is within 20 °.
  • the density of threading dislocations 20 is 300 pieces / cm 2 or less, and the density of threading dislocations 20 having an angle ⁇ 1 larger than 20 ° is 30 pieces / cm 2 or less. More preferably, the angle ⁇ 1 is 7 density of ° within the is threading dislocations 20 is 300 / cm 2 or less, the density of large threading dislocation 20 than the angle ⁇ 1 is 7 ° is 30 / cm 2 or less.
  • the single crystal substrate 2 and the epi layer 3 constituting the MOS capacitor 10 have a low density of threading dislocations with a large strain. For this reason, the lifetime of the MOS capacitor 10 can be extended as compared with the case where the density of threading dislocations with large strain is high. That is, the device characteristics of the electronic device can be improved.
  • the surface 3a of the epitaxial layer 3 of the wafer 1 and the MOS capacitor 10 has an off angle set within 10 ° in the ⁇ 11-20> direction with respect to the ⁇ 0001 ⁇ plane.
  • the angle ⁇ 1 and the density of the threading dislocations 20 existing so as to reach This is because when the threading dislocations 20 having a large strain are present in the vicinity of the surface 3a of the epi layer 3, it is considered that the influence on the device characteristics is particularly large.
  • the threading dislocation 20 has a bad influence on the device characteristics not only when the threading dislocation 20 having a large strain is present in the vicinity of the surface 3a of the epi layer 3 but also when the threading dislocation 20 is present in a portion other than the vicinity of the surface 3a of the epi layer 3. It is thought that it exerts. Therefore, the threading dislocations 20 that specify the angle ⁇ 1 and the density are not limited to those existing in the epi layer 3 so as to reach the surface 3a.
  • the wafer 1 of the present embodiment is manufactured by the manufacturing method described in Japanese Patent No. 3745668, but may be manufactured by another manufacturing method.
  • the MOS capacitor 10 is cited as an example of an electronic device manufactured using a SiC single crystal, and the lifetime of the MOS capacitor 10 is examined. It is thought that the same result is obtained.
  • Other electronic devices include electronic devices having a MOS structure other than MOS capacitors, and electronic devices having a diode. Similar to the MOS capacitor 10, the electronic device having the MOS structure has a structure in which the first electrode 5 is formed on the SiC single crystal through the oxide film 4.
  • an electronic device having a MOS structure includes a MOSFET having the first electrode 5 as a gate electrode.
  • Examples of the electronic device having a diode include a Schottky diode and a PN diode.
  • a PN diode can be configured by forming a p-type layer in the surface layer portion of the epi layer 3 and bringing the first electrode 5 into ohmic contact with the p-type layer.
  • an electronic device is manufactured using the SiC single crystal epitaxial wafer 1, but an electronic device may be manufactured using the SiC single crystal wafer 101 shown in FIG.
  • This SiC single crystal wafer 101 is obtained by forming a SiC single crystal into a substrate and does not have an epitaxial growth layer.
  • the SiC single crystal wafer 101 corresponds to the single crystal substrate 2 of the wafer 1 of the first embodiment and the epi layer 3 constituted only by the single crystal substrate 2.
  • This SiC single crystal wafer 101 has a low density of threading dislocations with a large strain, like the single crystal substrate 2 of the wafer 1 of the first embodiment. For this reason, the lifetime of an electronic device can be lengthened similarly to 1st Embodiment by manufacturing an electronic device using the SiC single crystal wafer 101.
  • the surface 101a has an off angle of 10 ° or less in the ⁇ 11-20> direction with respect to the ⁇ 0001 ⁇ plane, and the threading dislocation 20 reaching this surface 101a. Is preferably specified in the same manner as in the first embodiment.
  • the electronic device manufactured in this case is not limited to a structure having a SiC single crystal substrate and a SiC epitaxial growth layer, but may have a structure having an SiC single crystal substrate but no epitaxial growth layer.
  • the epi layer 3 is not formed, and the single crystal substrate 2 constitutes a portion corresponding to the epi layer 3. Examples include structures.
  • the surface of single crystal substrate 2 corresponds to surface 101 a of SiC single crystal wafer 101.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

炭化珪素単結晶において、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する。貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。

Description

炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス 関連出願の相互参照
　本出願は、２０１５年８月３１日に出願された日本特許出願番号２０１５―１７０８１４号に基づくもので、ここにその記載内容を援用する。
　本開示は、炭化珪素（以下、ＳｉＣという）単結晶、ＳｉＣ単結晶ウェハ、ＳｉＣ単結晶エピタキシャルウェハ、電子デバイスに関するものである。
　高品質なＳｉＣ単結晶として、特許文献１に記載のものがある。この特許文献１のＳｉＣ単結晶は、螺旋転位を、ひずみが大きな転位とひずみが小さな転位とにバーガースベクトルのみを用いて区分けし、ひずみが大きな転位の密度が低くされていることを要件としている。
特開２０１４－１５９３５１号公報
　ところで、本発明者がデバイス特性と貫通転位との関係を調べた結果、ＳｉＣ単結晶中に存在する貫通転位には、バーガースベクトルの向きと転位線の向きとのなす角度が大きな転位がある。この角度が大きい転位がＳｉＣ単結晶中に多く存在すると、デバイス特性が著しく悪化することがわかった。
　本開示は、デバイス特性を改善できる高品質なＳｉＣ単結晶、ＳｉＣ単結晶ウェハ、ＳｉＣ単結晶エピタキシャルウェハを提供することを目的とする。また、本開示は、デバイス特性が改善された電子デバイスを提供することを他の目的とする。
　本開示の第一態様に係る炭化珪素単結晶においては、転位線がｃ面を貫通するとともに、バーガースベクトルが少なくともｃ軸方向の成分を有する貫通転位が存在する。貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。
　このようにバーガースベクトルと転位線の向きとのなす角度が大きいことでひずみが大きな貫通転位の密度が低い炭化珪素単結晶を電子デバイスに用いることで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶を提供できる。
　本開示の第二態様に係る炭化珪素単結晶ウェハにおいては、転位線がｃ面を貫通するとともに、バーガースベクトルが少なくともｃ軸方向の成分を有する貫通転位が存在する。貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。
　このようにひずみが大きな貫通転位の密度が低い炭化珪素単結晶ウェハを用いて電子デバイスを製造することで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶ウェハを提供できる。
　本開示の第三態様に係る炭化珪素単結晶エピタキシャルウェハは、炭化珪素単結晶基板と、炭化珪素単結晶基板上に形成されたエピタキシャル成長層とを備える。炭化珪素単結晶基板およびエピタキシャル成長層は、転位線がｃ面を貫通するとともに、バーガースベクトルが少なくともｃ軸方向の成分を有する貫通転位が存在する。貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。
　このようにひずみが大きな貫通転位の密度が低い炭化珪素単結晶エピタキシャルウェハを用いて電子デバイスを製造することで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶エピタキシャルウェハを提供できる。
　本開示の第四態様に係る電子デバイスは、転位線がｃ面を貫通するとともに、バーガースベクトルが少なくともｃ軸方向の成分を有する貫通転位が存在する炭化珪素単結晶基板を備える。炭化珪素単結晶基板は、貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。
　本開示の第五態様に係る電子デバイスは、炭化珪素単結晶基板と、炭化珪素単結晶基板上に形成されたエピタキシャル成長層とを備える。炭化珪素単結晶基板およびエピタキシャル成長層は、転位線がｃ面を貫通するとともに、バーガースベクトルが少なくともｃ軸方向の成分を有する貫通転位が存在し、貫通転位のうちバーガースベクトルと転位線の向きとのなす角度が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、角度が４０°よりも大きな貫通転位の密度が３０個／ｃｍ２以下とされている。
　これらの電子デバイスによれば、炭化珪素単結晶基板、または、炭化珪素単結晶基板およびエピタキシャル成長層は、ひずみが大きな貫通転位の密度が低いので、ひずみが大きな貫通転位の密度が高い場合と比較して、デバイス特性を改善できる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。図面において、
図１は、第１実施形態におけるＳｉＣ単結晶エピタキシャルウェハの断面図であり、 図２は、第１実施形態におけるＭＯＳキャパシタの断面図であり、 図３は、貫通転位を示す模式図であり、 図４は、貫通転位のバーガースベクトルと転位線がなす角度と、ＭＯＳキャパシタの寿命との関係を示す図であり、及び、 図５は、他の実施形態におけるＳｉＣ単結晶ウェハの断面図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（－）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
　（第１実施形態）
　本実施形態では、ＳｉＣ単結晶エピタキシャルウェハと、このウェハを用いて製造されるＭＯＳキャパシタについて説明する。
　図１に示すように、ＳｉＣ単結晶エピタキシャルウェハ１は、ＳｉＣ単結晶基板２と、ＳｉＣ単結晶基板２の表面上にエピタキシャル成長によって形成されたＳｉＣエピタキシャル成長層３とを有する。以下では、ＳｉＣ単結晶エピタキシャルウェハ１をウェハ１とも言い、ＳｉＣ単結晶基板２を単結晶基板２とも言い、ＳｉＣエピタキシャル成長層３をエピ層３とも言う。単結晶基板２およびエピ層３を構成するＳｉＣ単結晶の結晶多形は４Ｈである。ウェハ１の表面１ａ（すなわち、エピ層３の表面３ａ）における｛０００１｝面に対する＜１１－２０＞方向のオフ角度は約４°である。エピ層３の導電型はｎ型である。なお、ＳｉＣ単結晶は、６Ｈ、３Ｃ等の他の結晶多形であってもよい。また、ウェハ１の表面１ａは、｛０００１｝面に対して＜１１－２０＞方向に１０°以内のオフ角が設定されていればよい。
　なお、ウェハ１としては、直径が１００ｍｍ以上または約１５０ｍｍ以上のものを用いることができる。また、ウェハ１は、マイクロパイプ密度が１個／ｃｍ２未満、貫通刃状転位密度が３０００個／ｃｍ２未満、積層欠陥密度が０．１個／ｃｍ２未満、インクルージョン密度が１個／ｃｍ３未満であることが好ましい。
　図２に示すように、ＭＯＳキャパシタ１０は、ＭＯＳ構造を有する電子デバイスである。ＭＯＳキャパシタ１０は、単結晶基板２と、ＳｉＣ単結晶基板２の表面上に形成されたｎ型ドリフト層としてのエピ層３と、エピ層３の表面３ａ上に形成された酸化膜４と、酸化膜４の表面上に形成された第１電極５と、ＳｉＣ単結晶基板２の裏面上に形成された第２電極６とを備えている。
　このＭＯＳキャパシタ１０は、図１に示すウェハ１の表面１ａ上に酸化膜４を形成し、酸化膜４の表面上に第１電極５を形成し、単結晶基板２の裏面上に第２電極６を形成した後、このウェハ１を所望のサイズにダイシングすることで製造される。ウェハ１の単結晶基板２およびエピ層３が、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３に対応する。このように、本明細書において、「基板」は、ダイシング前のウェハの状態を指す場合と、ウェハをダイシングした後の状態を指す場合とがある。また、本実施形態では、ウェハ１の単結晶基板２およびエピ層３と、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３とが、本発明のＳｉＣ単結晶に対応する。
　図１、２に示すように、ウェハ１、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３には、貫通転位２０が存在する。この貫通転位２０は、原子面が転位線２１の周りで螺旋状に配置された結晶欠陥である。この貫通転位２０は、転位線２１がＳｉＣ単結晶のｃ面を貫通し、バーガースベクトルが少なくともｃ軸方向の成分を有する転位である。
　ここで、ｃ面は｛０００１｝面であり、ｃ軸は＜０００１＞軸である。バーガースベクトルが少なくともｃ軸方向の成分を有するとは、バーガースベクトルがｃ軸方向の成分のみを有する場合と、バーガースベクトルがｃ軸方向の成分と他の軸方向の成分とを有する場合を含む意味である。バーガースベクトルがｃ軸方向の成分と他の軸方向の成分とを有する場合としては、ｂｖ＝ａ＋ｃ、ｂｖ＝ｍ＋ｃ、ｂｖ＝２ａ＋ｃの場合が挙げられる。ここで、ｂｖはバーガースベクトルを示し、ａは１／３＜１１－２０＞方向のベクトルを示し、ｃは＜０００１＞方向のベクトルを示し、ｍは＜１－１００＞方向のベクトルを示す。
　さらに、この貫通転位２０は、図３に示すように、バーガースベクトルｂｖの向きと転位線２１の向きとがずれている転位である。バーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が大きいほど、ひずみが増加する。なお、この角度θ１の取り得る範囲は、０°よりも大きく、９０°よりも小さい（０°＜θ１＜９０°）。
　そこで、本実施形態では、単結晶基板２およびエピ層３は、このような貫通転位２０のうちバーガースベクトルｂｖと転位線の向きとのなす角度θ１が０°より大きく４０°以内（０°＜θ１≦４０°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな（θ１＞４０°）貫通転位２０の密度が３０個／ｃｍ２以下とされている。好ましくは、単結晶基板２およびエピ層３は、角度θ１が２０°以内（０°＜θ１≦２０°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな（θ１＞２０°）貫通転位２０の密度が３０個／ｃｍ２以下とされる。さらに好ましくは、単結晶基板２およびエピ層３は、角度θ１が７°以内（０°＜θ１≦７°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな（θ１＞７°）貫通転位２０の密度が３０個／ｃｍ２以下とされる。角度θ１が０°より大きく４０°以内とは、角度θ１が０°より大きく４０°以内の要件を満たす角度であることを意味し、角度θ１の大きさが均一である場合に限らず、不均一である場合も含まれる。角度θ１が２０°以内、７°以内についても同様である。
　バーガースベクトルｂｖは、ＬＡＣＢＥＤ法（大角度収束電子回折法：Large-angle convergent-beam electron diffraction）によって求められる。例えば、電子線をデフォーカスさせ試料に照射すると、転位周辺のひずみによりＨＯＬＺ線が分裂する。そこで、分裂したＨＯＬＺ線をシミュレーションにより指数付けする。ＨＯＬＺ線の指数と分裂数から貫通転位２０のバーガースベクトルｂｖを解析することが可能である。
　転位線２１の向きは、ＴＥＭ（透過電子顕微鏡：transmission electron microscope）の３Ｄ（三次元）観察法によって求められる。通常のＴＥＭ観察では、電子線入射方向と垂直な方向の転位の傾きは評価可能であるが、平行な方向の傾きは評価できない。すなわち、電子線入射方向と平行な面内での転位の傾きは評価できない。そこで、入射電子線方向または試料を傾斜させることで、所定の入射方向と平行な方向の傾きを評価する。
　例えば、電子線回折像から入射方向を［１－１００］に合わせて観察することで、＜０００１＞軸から［１１－２０］方向の傾斜角度を観察できる。なお、＜０００１＞軸方向は電子線回折像から判断する。次に、電子線照射方向を＜０００１＞軸に対称に回転させる。これにより、観察される転位の傾きが変化する。その変化量から[１－１００]方向の傾きを計算し求める。
　転位線２１の向きは、共焦点機能を有するフォトルミネッセンス装置（３ＤＰＬ）を用いて求めたり、共焦点機能を有するラマン分光装置（３Ｄラマン）を用いて求めたりすることも可能である。
　バーガースベクトルｂｖと転位線２１のなす角度は、空間図形における二つのベクトルのなす角度を求める算出方法を用いて求められる。
　貫通転位２０の密度は、ＳｉＣ単結晶の所定の面における１ｃｍ２当たりに存在する貫通転位２０の個数を数えることで求められる。例えば、エピ層３に対して、ＫＯＨを含む溶融塩を用いたエッチングを行い、ＴＥＭや光学顕微鏡を用いて、略六角形形状のエッチピットが観察された貫通転位２０の数を数える。観察する面としては、ｃ面から傾斜した面であって傾斜角度が１０°以下の面を用いる。観察する領域は、１ｃｍ×１ｃｍの大きさの領域である。なお、観察する領域は、１ｃｍ×１ｃｍの大きさ以上の領域であっても、１ｃｍ×１ｃｍの大きさ未満であってもよい。ただし、観察領域が十分な大きさを有していない場合、正確な転位密度を評価できないため、観察する領域は１ｃｍ×１ｃｍの大きさ以上の領域であることが好ましい。
　ここで、図４に、上記したＭＯＳキャパシタ１０の寿命と、単結晶基板２およびエピ層３に存在する貫通転位２０のバーガースベクトルｂｖと転位線２１とがなす角度θ１との関係について、本発明者が調べた実験結果を示す。
　この実験では、図４中の点Ｐ１～Ｐ６のように、貫通転位２０の角度θ１が所定の大きさ以下のものの密度が所定の大きさであるウェハ１を用いた。また、実験で用いたウェハ１のうち点Ｐ１、Ｐ２、Ｐ３のウェハ１については、各点の角度を超える貫通転位の密度が３０個／ｃｍ２以下のものであった。例えば、点Ｐ３のウェハ１は、点Ｐ３の角度よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下のものであった。図４中の点Ｐ１、Ｐ２、Ｐ３についての近似曲線ＴＬ１は、各点を最小二乗法により指数関数で近似することで求めたものである。
　また、図４中の点Ｐ１、Ｐ２、Ｐ４、Ｐ５、Ｐ６のウェハ１については、貫通転位２０のバーガースベクトルｂｖはａ＋ｃであった。また、点Ｐ３のウェハ１については、貫通転位２０のバーガースベクトルｂｖはｍ＋ｃであった。用いたウェハ１は、特許第３７４５６６８号に記載の製造方法によって製造されたものである。また、用いたウェハ１は、表面１ａが｛０００１｝面に対して＜１１－２０＞方向に約４°のオフ角が設定されたものである。また、密度を測定した貫通転位２０は、表面１ａに到達していたものである。
　ＭＯＳキャパシタ１０の寿命の測定では、ＭＯＳキャパシタ１０に対して逆方向に一定の電圧を印加し、リーク電流値が所定値に増加するまでの時間を測定した。
　図４に示す実験結果より、２０００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく４０°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が４０°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。また、５０００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく２０°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が２０°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。さらに、１００００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく７°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が７°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。
　なお、図４は、ウェハ１に存在する貫通転位の角度θ１が特定の大きさ以下である場合の実験結果であるが、この実験結果より、角度θ１の大きさが不均一であっても、角度θ１が４０°よりも小さければ、２０００秒以上の寿命を持つ高品質なデバイスを作製できることが推測できる。
　以上の説明の通り、本実施形態のウェハ１は、単結晶基板２およびエピ層３に存在する貫通転位２０のうちバーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が０°より大きく４０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされている。本実施形態のウェハ１は、好ましくは、角度θ１が２０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされる。本実施形態のウェハ１は、さらに好ましくは、角度θ１が７°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされる。
　このように、本実施形態のウェハ１は、ひずみが大きな貫通転位の密度が低くされている。したがって、本実施形態のウェハ１を用いて、ＭＯＳキャパシタ１０を製造することで、ＭＯＳキャパシタ１０の寿命を長くできる。
　また、本実施形態のＭＯＳキャパシタ１０は、単結晶基板２およびエピ層３に存在する貫通転位２０のうちバーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が０°より大きく４０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされており、好ましくは、角度θ１が２０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされており、さらに好ましくは、角度θ１が７°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされている。
　このように、ＭＯＳキャパシタ１０を構成する単結晶基板２およびエピ層３は、ひずみが大きな貫通転位の密度が低くなっている。このため、ひずみが大きな貫通転位の密度が高い場合と比較して、ＭＯＳキャパシタ１０の寿命を長くできる。すなわち、電子デバイスのデバイス特性を改善できる。
　なお、本実施形態では、ウェハ１およびＭＯＳキャパシタ１０のエピ層３の表面３ａが｛０００１｝面に対して＜１１－２０＞方向に１０°以内のオフ角が設定されており、この表面３ａに到達するように存在する貫通転位２０の角度θ１と密度を特定している。これは、ひずみが大きな貫通転位２０がエピ層３の表面３ａ近傍に存在する場合に、デバイス特性への影響が特に大きいと考えられるからである。ただし、ひずみが大きな貫通転位２０がエピ層３の表面３ａ近傍に存在する場合に限らず、エピ層３のうち表面３ａ近傍以外の部位に存在する場合においても、貫通転位２０がデバイス特性に悪影響を及ぼすと考えられる。したがって、角度θ１と密度を特定する貫通転位２０は、表面３ａに到達するように、エピ層３に存在するものに限られない。
　また、本実施形態のウェハ１は、特許第３７４５６６８号に記載の製造方法によって製造されたものであるが、他の製造方法によって製造されたものであってもよい。
　（他の実施形態）
　本開示は上記した実施形態に限定されるものではなく、下記のように、本開示の主旨を逸脱しない範囲内において適宜変更が可能である。
　（１）第１実施形態では、ＳｉＣ単結晶を用いて製造される電子デバイスの一例としてＭＯＳキャパシタ１０を挙げ、このＭＯＳキャパシタ１０の寿命について調べたが、他の電子デバイスの寿命についても図４と同様の結果が得られるものと考えられる。他の電子デバイスとしては、ＭＯＳキャパシタ以外のＭＯＳ構造を有する電子デバイスや、ダイオードを有する電子デバイスが挙げられる。ＭＯＳ構造を有する電子デバイスは、ＭＯＳキャパシタ１０と同様に、ＳｉＣ単結晶の上に酸化膜４を介して第１電極５を形成した構造のものである。例えば、ＭＯＳ構造を有する電子デバイスとしては、第１電極５をゲート電極とするＭＯＳＦＥＴなどが挙げられる。ダイオードを有する電子デバイスとしては、ショットキーダイオードやＰＮダイオードが挙げられる。例えば、図２における酸化膜４を除いた構造、すなわちエピ層３の表面３ａに第１電極５を形成し、第１電極５をエピ層３に対してショットキー接触させることでショットキーダイオードを構成できる。また、図２において、エピ層３の表層部にｐ型層を形成し、ｐ型層に対して第１電極５をオーミック接触させることでＰＮダイオードを構成できる。
　（２）第１実施形態では、ＳｉＣ単結晶エピタキシャルウェハ１を用いて電子デバイスを製造したが、図５に示すＳｉＣ単結晶ウェハ１０１を用いて電子デバイスを製造してもよい。このＳｉＣ単結晶ウェハ１０１は、ＳｉＣ単結晶が基板状にされたものであり、エピタキシャル成長層を有していないものである。すなわち、このＳｉＣ単結晶ウェハ１０１は、第１実施形態のウェハ１の単結晶基板２とエピ層３のうち単結晶基板２のみで構成されたものに相当する。
　このＳｉＣ単結晶ウェハ１０１は、第１実施形態のウェハ１の単結晶基板２と同様に、ひずみが大きな貫通転位の密度が低くなっている。このため、ＳｉＣ単結晶ウェハ１０１を用いて、電子デバイスを製造することで、第１実施形態と同様に、電子デバイスの寿命を長くできる。
　なお、このＳｉＣ単結晶ウェハ１０１は、表面１０１ａが｛０００１｝面に対して＜１１－２０＞方向に１０°以内のオフ角が設定されたものであり、この表面１０１ａに到達する貫通転位２０について、第１実施形態と同様の特定がされていることが好ましい。
　この場合に製造される電子デバイスは、ＳｉＣ単結晶基板とＳｉＣエピタキシャル成長層とを有する構造に限らず、ＳｉＣ単結晶基板を有しているが、エピタキシャル成長層を有してない構造のものでもよい。エピタキシャル成長層を有してない構造の電子デバイスとしては、例えば、図２に示すＭＯＳキャパシタ１０において、エピ層３が形成されておらず、エピ層３に相当する部位を単結晶基板２が構成する構造のものが挙げられる。このとき、単結晶基板２の表面がＳｉＣ単結晶ウェハ１０１の表面１０１ａに対応する。
　（３）上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

Claims (13)

  1. 　転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶（２、３）であって、
    　前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている炭化珪素単結晶。
  2. 　前記角度が２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項１に記載の炭化珪素単結晶。
  3. 　前記角度が７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項１に記載の炭化珪素単結晶。
  4. 　転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶ウェハ（１０１）であって、
    　前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている炭化珪素単結晶ウェハ。
  5. 　前記角度が２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項４に記載の炭化珪素単結晶ウェハ。
  6. 　前記角度が７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項４に記載の炭化珪素単結晶ウェハ。
  7. 　炭化珪素単結晶基板（２）と、
    　前記炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備え、
    　前記炭化珪素単結晶基板および前記エピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、
    　前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている炭化珪素単結晶エピタキシャルウェハ。
  8. 　前記角度が２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項７に記載の炭化珪素単結晶エピタキシャルウェハ。
  9. 　前記角度が７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項７に記載の炭化珪素単結晶エピタキシャルウェハ。
  10. 　転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶基板（２）を備え、
    　前記炭化珪素単結晶基板は、前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている電子デバイス。
  11. 　炭化珪素単結晶基板（２）と、
    　前記炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備え、
    　前記炭化珪素単結晶基板および前記エピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、前記貫通転位のうち前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている電子デバイス。
  12. 　前記角度が２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項１０または１１に記載の電子デバイス。
  13. 　前記角度が７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きな前記貫通転位の密度が３０個／ｃｍ２以下とされている請求項１０または１１に記載の電子デバイス。
PCT/JP2016/074724 2015-08-31 2016-08-25 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス Ceased WO2017038591A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/748,274 US10181517B2 (en) 2015-08-31 2016-08-25 Silicon carbide single crystal, silicon carbide single crystal wafer, silicon carbide single crystal epitaxial wafer, and electronic device
CN201680049110.4A CN108026661B (zh) 2015-08-31 2016-08-25 碳化硅单晶、碳化硅单晶晶片、碳化硅单晶外延晶片、电子器件
DE112016003919.0T DE112016003919B4 (de) 2015-08-31 2016-08-25 Verwendung eines siliciumcarbideinkristallwafers zur herstellung einer elektronischen vorrichtung
KR1020187008839A KR102132209B1 (ko) 2015-08-31 2016-08-25 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-170814 2015-08-31
JP2015170814A JP6597065B2 (ja) 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス

Publications (1)

Publication Number Publication Date
WO2017038591A1 true WO2017038591A1 (ja) 2017-03-09

Family

ID=58188780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/074724 Ceased WO2017038591A1 (ja) 2015-08-31 2016-08-25 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス

Country Status (6)

Country Link
US (1) US10181517B2 (ja)
JP (1) JP6597065B2 (ja)
KR (1) KR102132209B1 (ja)
CN (1) CN108026661B (ja)
DE (1) DE112016003919B4 (ja)
WO (1) WO2017038591A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209955B2 (ja) 2018-08-30 2023-01-23 国立研究開発法人産業技術総合研究所 ｎ型４Ｈ－ＳｉＣ単結晶基板およびｎ型４Ｈ－ＳｉＣ単結晶基板の製造方法
KR102192518B1 (ko) 2020-07-14 2020-12-17 에스케이씨 주식회사 웨이퍼 및 웨이퍼의 제조방법
JP7260039B1 (ja) * 2022-06-02 2023-04-18 株式会社レゾナック ＳｉＣ単結晶基板
JP2025030917A (ja) * 2023-08-24 2025-03-07 株式会社レゾナック ＳｉＣ基板及びＳｉＣエピタキシャルウェハ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2014159351A (ja) * 2013-02-20 2014-09-04 Denso Corp 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP2014227319A (ja) * 2013-05-23 2014-12-08 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
JP5696630B2 (ja) 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
JP6467775B2 (ja) 2014-03-10 2019-02-13 富士通株式会社 部品内蔵基板の製造方法
KR102160863B1 (ko) * 2014-09-30 2020-09-28 쇼와 덴코 가부시키가이샤 탄화규소 단결정 웨이퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP2014159351A (ja) * 2013-02-20 2014-09-04 Denso Corp 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP2014227319A (ja) * 2013-05-23 2014-12-08 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法

Also Published As

Publication number Publication date
KR20180044999A (ko) 2018-05-03
CN108026661B (zh) 2020-11-10
DE112016003919T5 (de) 2018-05-09
US10181517B2 (en) 2019-01-15
CN108026661A (zh) 2018-05-11
JP6597065B2 (ja) 2019-10-30
US20180219069A1 (en) 2018-08-02
DE112016003919T8 (de) 2018-07-19
KR102132209B1 (ko) 2020-07-10
JP2017048068A (ja) 2017-03-09
DE112016003919B4 (de) 2025-11-13

Similar Documents

Publication Publication Date Title
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
JP2023025002A (ja) ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
US8860040B2 (en) High voltage power semiconductor devices on SiC
US20220223482A1 (en) EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER
JP6597065B2 (ja) 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
Besendörfer et al. Vertical breakdown of GaN on Si due to V-pits
KR20140022074A (ko) SiC 단결정, SiC 웨이퍼 및 반도체 디바이스
Ha et al. Dislocation nucleation in 4H silicon carbide epitaxy
US11249027B2 (en) SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer
Berechman et al. Electrical characterization of 4H–SiC avalanche photodiodes containing threading edge and screw dislocations
JP2016166112A (ja) 半導体基板及び半導体装置
US10985079B2 (en) Method of manufacturing SiC epitaxial wafer
Jnawali et al. Room-temperature quantum transport signatures in graphene/LaAlO3/SrTiO3 heterostructures
JP2020126985A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
El Hageali et al. Nondestructive microstructural investigation of defects in 4H-SiC epilayers using a multiscale luminescence analysis approach
Kim et al. Microscopic-scale defect analysis on β-Ga2O3 through microscopy
CN105074059B (zh) 碳化硅单晶以及碳化硅单晶的制造方法
JP6061017B1 (ja) 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法
Xu et al. Breakdown characteristics analysis of kV-class vertical GaN PIN rectifiers by wafer-level sub-bandgap photoluminescence mapping
Berechman et al. Trapezoid defect in 4H–SiC epilayers
JP2020063186A (ja) ＳｉＣエピタキシャルウェハ
Winchester et al. Electronic properties of extended surface defects in homoepitaxial GaN diodes
JP5558268B2 (ja) 半導体単結晶基板の欠陥観察方法
Kitabatake et al. The integrated evaluation platform for SiC wafers and epitaxial films
JP2023054875A (ja) ウェーハ及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841623

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15748274

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016003919

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20187008839

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16841623

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112016003919

Country of ref document: DE