WO2017012945A1 - Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip - Google Patents

Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip Download PDF

Info

Publication number
WO2017012945A1
WO2017012945A1 PCT/EP2016/066626 EP2016066626W WO2017012945A1 WO 2017012945 A1 WO2017012945 A1 WO 2017012945A1 EP 2016066626 W EP2016066626 W EP 2016066626W WO 2017012945 A1 WO2017012945 A1 WO 2017012945A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer sequence
semiconductor layer
substrate
recesses
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/066626
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Attila Molnar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US15/745,940 priority Critical patent/US10553755B2/en
Publication of WO2017012945A1 publication Critical patent/WO2017012945A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/017—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/019—Removal of at least a part of a substrate on which semiconductor layers have been formed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/021—Singulating, e.g. dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Definitions

  • WO 2010/036326 Al describes a method for producing a semiconductor chip and a
  • An object to be solved is to specify a semiconductor chip which can be produced particularly inexpensively.
  • Another object to be solved is to provide a method for producing such a semiconductor chip.
  • the invention relates to a method for producing a semiconductor chip, in particular a multiplicity of semiconductor chips.
  • the semiconductor chip may in particular be an optoelectronic semiconductor chip. It is possible that the semiconductor chip is a
  • Radiation-emitting semiconductor chip is that in
  • Operation electromagnetic radiation for example light, emitted.
  • a substrate is first provided.
  • the substrate may be a growth substrate onto which
  • the substrate may be formed at least in places with a metal, a glass, a ceramic or a semiconductor material.
  • a metal a glass
  • a ceramic a semiconductor material.
  • it is possible that it is in the Substrate is a sapphire substrate containing sapphire or consists of sapphire.
  • the substrate is a silicon substrate that
  • a semiconductor layer sequence is applied to the substrate.
  • the semiconductor layer sequence is epitaxially deposited on the substrate.
  • the semiconductor layer sequence may comprise a first region which is, for example, n-doped.
  • the semiconductor layer sequence may further comprise an active region in which, for example, electromagnetic radiation is generated during operation.
  • the semiconductor layer sequence may comprise a second region, which is p-doped, for example.
  • a multiplicity of recesses in the semiconductor layer sequence is produced in a next method step.
  • the recesses in the semiconductor layer sequence can, for example, by
  • the recesses in the semiconductor layer sequence are produced by etching, for example dry-chemical etching.
  • the recesses are in particular of the
  • the detachment of the substrate from the semiconductor layer sequence takes place.
  • the detachment of the substrate can take place, for example, by a laser lift-off method, for example by laser lift-off.
  • the substrate by mechanical and / or
  • the semiconductor layer sequence is reduced in a vertical direction which runs parallel to the growth direction or to the stacking direction of the semiconductor layer sequence.
  • the thinning of the semiconductor layer sequence does not have to be uniform, but the
  • Semiconductor layer sequence can be structured, in particular roughened during thinning, so that a rough outer surface of the semiconductor layer sequence is generated on the side facing the substrate before detachment of the substrate.
  • the thinning of the semiconductor layer sequence can by
  • the semiconductor layer sequence is, for example, a semiconductor layer sequence which is based on a nitride compound semiconductor material, for example a semiconductor layer sequence based on GaN, the thinning takes place, for example, by etching
  • the method has the following steps:
  • the process can be carried out in particular in the order given.
  • the recesses do not completely penetrate the semiconductor layer sequence before the thinning of the semiconductor layer sequence and the recesses completely penetrate the semiconductor layer sequence after thinning of the semiconductor layer sequence. That is, at least a majority of
  • Recesses in particular all recesses, is introduced only so deeply into the semiconductor layer sequence that the semiconductor layer sequence is not completely penetrated by the recesses at any point. In this way
  • a remainder of the material of the semiconductor layer sequence remains between the substrate and the lowest point of the recesses, in which the
  • Semiconductor layer sequence has a minimum thickness. This minimum thickness is preferably at least 0.1 ⁇ m and at most 1.0 ⁇ m, in particular 0.5 ⁇ m. Such a residual thickness of the material of the semiconductor layer sequence has
  • Residual thickness is so large that damage to the substrate can be prevented by the separation process.
  • the recesses are not made so deep that the substrate is exposed on their bottom surface.
  • the semiconductor layer sequence is removed in the region of the recesses from the side facing away from the substrate only to such a depth of the recess that a residual thickness of the semiconductor layer sequence remains between the lowest point of the recesses and the substrate. After thinning, the recesses completely penetrate the semiconductor layer sequence. That is, after the thinning is the
  • the method described here is based on, inter alia, the recognition that a running of the recesses, so deep that the substrate is exposed on their bottom surface, superficially damages the substrate in such a way that it is costly to reuse the substrate
  • Semiconductor chips can serve, from the substrate
  • the recesses taper prior to detachment of the substrate in the direction of the substrate. That is, in the sectional view transversely or perpendicular to the vertical direction, the
  • Recesses for example, inclined inner surfaces which move towards each other in the direction of the substrate, so that the recesses in a direction perpendicular to the vertical direction closer to the substrate a smaller extent
  • the recesses are produced along a chip grid. That is, the recesses are formed, for example, along a plurality of parallel lines and along a plurality of lines perpendicular to these parallel lines in the main extension plane of the semiconductor layer sequence, wherein a distance of adjacent parallel lines of the
  • Chip grid corresponds.
  • the recesses then serve
  • the recesses are therefore in particular not around Vias for electrically connecting an n- or p-type region of the produced
  • the semiconductor layer sequence is thinned by roughening the semiconductor layer sequence by the roughening on the side of the substrate originally facing the substrate
  • Semiconductor layer sequence can be generated.
  • Roughening the semiconductor layer sequence can be connected to the singulation of the semiconductor layer sequence to a single process step. As a result of the thinning, roughenings are generated, which at the radiation exit side of the
  • Generating the roughening and thus the thinning can, for example, by KOH etching without the use of a
  • the insulation layer sequence is formed at least by a layer. At least one layer of the insulation layer sequence is formed electrically insulating.
  • the insulation layer sequence can, for example, on its side facing the semiconductor layer sequence, in particular directly to the semiconductor layer sequence
  • a layer formed with silicon nitride or which consists of silicon nitride comprise a layer formed with silicon nitride or which consists of silicon nitride.
  • a silicon dioxide layer can follow this layer on the side of the silicon nitride layer facing away from the semiconductor layer sequence.
  • the silicon dioxide layer can follow this layer on the side of the silicon nitride layer facing away from the semiconductor layer sequence.
  • Insulation layer sequence at least one reflective
  • Layer formed for example, with a metal such as aluminum, rhodium and / or silver.
  • a metal such as aluminum, rhodium and / or silver.
  • Isolation layer sequence at least in places as
  • Dielectric mirror or Bragg mirror for example, as a sequence of layers of high and low refractive index is formed.
  • the insulation layer sequence locally form an outer surface of the semiconductor chips produced by the method.
  • the insulation layer sequence preferably comprises a layer formed with silicon nitride, which is not or hardly attacked, for example by a KOH etching.
  • a carrier is produced on the side of the semiconductor layer sequence facing away from the substrate prior to detachment of the substrate.
  • the Carrier serves to mechanically support the semiconductor layer sequence after detachment of the substrate.
  • the carrier can be a connection carrier via which the finished semiconductor chips can be contacted in an electrically conductive manner.
  • the carrier according to
  • At least one embodiment of the method comprise a plurality of first contacts, a plurality of second contacts and a shaped body, wherein the shaped body the
  • the molding can be made with an electrically insulating material
  • Material may be formed such as a plastic material, a silicone and / or an epoxy resin.
  • contacts can be galvanic in
  • the shaped body extends into the plurality of
  • Recesses and fills these at least in places it is possible that, for example, after the formation of the insulation layer sequence in the recesses, material of the shaped body is introduced into the recesses when the shaped body is produced.
  • the recesses can at their the
  • Insulation layer sequence be covered and the rest with
  • Carrier is particularly firmly connected to the semiconductor layer sequence, since the molding and thus a part of the
  • a singulation into a multiplicity of semiconductor chips takes place along dividing lines, wherein at least some of the dividing lines extend through a recess and the shaped body
  • each individual semiconductor chip at least a first contact and at least a second
  • the recesses may be formed in particular along chip patterns and thus serve for
  • this singling can be done by sawing or laser cutting along the recesses through the recesses and the carrier, so that after singulation each of the semiconductor chips comprises a part of the semiconductor layer sequence, for example, on four sides of the
  • each semiconductor chip is at least a first one
  • each semiconductor chip comprises exactly one first contact and exactly one second contact, which are set up for n-type or p-type contact of the semiconductor chip. This creates a surface mountable
  • the method described here is characterized, inter alia, by the good reusability of the
  • Waxing substrate since the semiconductor layer sequence is not completely severed by the production of the recesses in a first step, which makes it to none Damage of the growth substrate by the formation of the recesses comes and a complete severing of the semiconductor layer sequence only by a second step, the thinning of the semiconductor layer sequence, is carried out, which is carried out after the substrate is detached.
  • This second step for example, from the n-side of the
  • Semiconductor layer occurs from, does not require generating an etching mask, so that this step can be carried out particularly cost.
  • the radiation-emitting semiconductor chip can in particular by a method described herein
  • the radiation-emitting semiconductor chip is in particular a surface-mountable one
  • Radiation-emitting semiconductor chips comprises the
  • Semiconductor layer sequence having an active region in which electromagnetic radiation is generated during operation of the semiconductor chip, and a radiation exit side, at which the electromagnetic radiation generated in the active region at least partially exits.
  • a side surface of the semiconductor layer sequence closes in the direction of
  • Radiation exit side first with a first angle a vertical direction whose amount is greater than 90 °, and in the further course of the side surface in the direction of
  • the vertical direction whose amount is less than 90 °.
  • the vertical direction is one
  • Such a configuration of the semiconductor layer sequence can be achieved, in particular, by the two-stage method described here
  • Semiconductor layer sequence is singled, initially not completely extend through the semiconductor layer sequence. Are the recesses in this case in itself rejuvenating
  • the semiconductor layer sequence in the finished semiconductor chip in this area has a widening shape in the direction of the substrate and thus in the direction of
  • the side surface of the semiconductor layer sequence is the outer surface of the semiconductor layer sequence, which the top surface of the semiconductor layer sequence at the radiation exit side with the bottom surface of the semiconductor layer sequence
  • Semiconductor layer sequence on the opposite side connects.
  • the outer surface is adjacent over a large area or completely to the recess and thus, for example, to an insulation layer sequence that occurs during the course of the process
  • Manufacturing process for example, was generated on the inner surface of the recess. According to at least one embodiment of the
  • the side surface is at least in places covered by an insulating layer sequence, at their the semiconductor layer sequence
  • Metal layer sequence is adjacent. That is, the side surface is partially or completely covered by the insulating layer sequence attached to the inside of the recesses in the manufacturing process.
  • the insulation layer sequence then adjoins, depending on the material with which the recesses were filled, for example on the shaped body of the carrier of the semiconductor chip and / or a metal layer sequence which may be, for example, a metal layer sequence which serves to mechanically strengthen the
  • Insulation layer sequence and / or the shaped body and / or the metal layer sequence are formed reflecting the electromagnetic radiation generated in the active region.
  • the course of the side surface, as described here proves to be particularly advantageous. That the
  • side surface delimiting material forms in the region in which the semiconductor body moves in the direction of the
  • Radiation exit side widens, a reflector that directs him to meeting electromagnetic radiation in the direction of the radiation exit side.
  • Radiation exit side widens, a reflector that directs him to meeting electromagnetic radiation in the direction of the radiation exit side.
  • Radiation exit side the semiconductor body then tapers in places in the direction of the radiation exit side, which increases the probability of total reflection in the
  • the semiconductor layer sequence is in the vertical direction at the radiation exit side on the insulation layer sequence and thus, for example, the molding and / or the metal layer sequence on. This causes the electromagnetic radiation at the
  • FIGS 1A to 1F illustrate by way of schematic
  • a growth substrate 1 is provided.
  • the growth substrate 1 may be, for example, a sapphire substrate.
  • a Semiconductor layer sequence 2 for example epitaxially
  • the semiconductor layer sequence 2 is based
  • the semiconductor layer sequence 2 comprises a first region 21, which is formed, for example, n-type, an active region 22, in which electromagnetic radiation can be generated in operation, and a second region 23, which is, for example, p-type.
  • Semiconductor layer sequence 2 may be a first
  • Metal layer sequence 3 are formed, which comprises at least one layer which is formed with a metal or which contains a metal. For example, the first
  • Metal layer sequence 3 containing a reflective metal such as silver is a reflective metal such as silver.
  • Metal layer sequence 3 the second region 23, the active region 22 in the first region 21. In the finished semiconductor chip, these vias serve 5
  • the recesses 6 also extend into the first region 21, however, the recesses 6 extend deeper into the first region 21 than the plated-through holes 5 and the recesses 6 are in the illustrated section of
  • the depth of the recesses 6 is for example at least 4 ym and at most 5 ym.
  • the minimum width of the recesses is for example at least 20 ym and at most 30 ym, in particular 25 ym.
  • the recesses 6 penetrate the
  • Semiconductor layer sequence 2 is not complete, but there remains a region of the semiconductor layer sequence with the residual thickness D, which spaces the recesses 6 from the substrate 1.
  • the insulating layer sequence 4 is formed on the side facing away from the substrate, which can be produced for example by ALD and / or CVD method.
  • the insulation layer sequence 4 comprises
  • the insulation layer sequence 4 may comprise further semiconductor layers and / or metallic layers and may be designed to be reflective, for example.
  • Insulation layer sequence 4 has first openings 41 in FIG.
  • the insulation layer sequence 4 has second openings 42, in which the first metal layer sequence 3 is freely accessible. These openings 41, 42 are used in
  • a second metal layer sequence 7 is applied to the
  • Insulation layer sequence 4 applied.
  • Metal layer sequence 7 contacts the first one
  • the second metal layer sequence 7 can have a mechanically reinforcing function for the semiconductor body. Furthermore, the second metal layer sequence 7 may comprise at least one layer which serves as a seed layer for the production of contacts in the later method.
  • Metal layer sequence 7 can be formed, for example, with metals such as nickel and / or copper.
  • FIG. 1B shows that the recesses 6 can either be filled with material of the second metal layer sequence 7 or remain free of the material of the second metal layer sequence.
  • the carrier 89 is produced.
  • the shaped body 8 is produced on the underside facing away from the substrate, wherein the shaped body 8 in places directly adjoins the first metal layer sequence 3 and the second metal layer sequence 7.
  • the molded body 8 is provided with an electrically insulating material,
  • an epoxy resin formed for example, an epoxy resin formed.
  • the second metal layer sequence 7 at least in places as a seed layer for the
  • Process step the growth substrate 1, for example, by a laser lift-off method of the
  • Semiconductor layer sequence 2 are generated. Furthermore, the semiconductor layer sequence 2 is thinned in such a way that the
  • Insulating layer 4 and / or the shaped body 8 and / or the second metal layer sequence 7 are exposed.
  • FIG. 1F a singulation into individual semiconductor chips takes place along the
  • Dividing lines 101 which extend through the recesses and the carrier 89 therethrough.
  • the composite of semiconductor layer sequence 2, metal layer sequences 3, 7 and carrier 89 can be applied to an auxiliary carrier 100.
  • the recesses preferably taper away in the direction away from the carrier 89, so that the semiconductor layer sequence 2 moves in the direction of the roughenings 24 and thus in the direction of the surface
  • Radiation exit side 2a expands.
  • FIGS. 2A to 2C There are sectional views of embodiments of one here described radiation-emitting semiconductor chips
  • the semiconductor layer sequence 2 comprises the active region 22, in which in the operation of the semiconductor chip electromagnetic
  • Radiation is generated, which at the radiation exit side 2a, which comprises the roughening 24, at least partially exits.
  • the semiconductor layer sequence further has a side surface 2 c, which in the direction of
  • Radiation exit side 2a ie in the vertical direction R first includes a first angle with the vertical direction R, whose amount is greater than 90 ° and in the further course of the side surface in the direction of
  • Radiation exit side 2a an angle ß with the vertical direction R includes, whose amount is less than 90 °.
  • Semiconductor layer sequence 2 is not attacked, since it is formed for example with a SiN x, which is an etch stop for KOH etching. That is, the
  • Insulation layer sequence 4 remains unchanged and the
  • the semiconductor layer sequence 2 projects beyond the insulation layer sequence and the filling of the recess 6 at least in the area of the roughenings 24.
  • Metal layer sequence 7 and the semiconductor body 2 a gap is present.
  • the filling of the recess can for example represent a mechanical protection for the semiconductor layer sequence 2, the optical properties of such
  • German application 102015111721.5 is claimed, the disclosure of which is hereby incorporated by reference.
  • Reference sign list is claimed, the disclosure of which is hereby incorporated by reference.

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird unter anderem ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips angegeben, umfassend die folgende Schritte: -Bereitstellen eines Substrats (1), -Aufbringen einer Halbleiterschichtenfolge (2) auf das Substrat (1), -Erzeugen einer Vielzahl von Ausnehmungen (6) in der Halbleiterschichtenfolge (2) von der dem Substrat (1) abgewandten Seite der Halbleiterschichtenfolge (2), -Ablösen des Substrats (1) von der Halbleiterschichtenfolge (2), -Dünnen der Halbleiterschichtenfolge (2) von der dem Substrat (1) vor dem Ablösen des Substrats (1) zugewandten Seite.

Description

Beschreibung
Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
Die Druckschrift WO 2010/036326 AI beschreibt ein Verfahren zur Herstellung eines Halbleiterchips sowie einen
strahlungsemittierenden Halbleiterchip . Eine zu lösende Aufgabe besteht darin, einen Halbleiterchip anzugeben, der besonders kostengünstig hergestellt werden kann .
Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Halbleiterchips anzugeben.
Es wird ein Verfahren zur Herstellung eines Halbleiterchips, insbesondere einer Vielzahl von Halbleiterchips, angegeben. Bei dem Halbleiterchip kann es sich insbesondere um einen optoelektronischen Halbleiterchip handeln. Dabei ist es möglich, dass es sich bei dem Halbleiterchip um einen
Strahlungsemittierenden Halbleiterchip handelt, der im
Betrieb elektromagnetische Strahlung, zum Beispiel Licht, emittiert .
Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Substrat bereitgestellt. Bei dem Substrat kann es sich um ein Aufwachssubstrat handeln, auf das
Halbleiterschichten der Halbleiterchips beispielsweise epitaktisch abgeschieden werden können. Beispielsweise kann das Substrat zumindest stellenweise mit einem Metall, einem Glas, einer Keramik oder einem Halbleitermaterial gebildet sein. Insbesondere ist es möglich, dass es sich bei dem Substrat um ein Saphirsubstrat handelt, das Saphir enthält oder aus Saphir besteht. Ferner ist es möglich, dass es sich bei dem Substrat um ein Siliziumsubstrat handelt, das
Silizium enthält oder aus Silizium besteht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge auf das Substrat aufgebracht. Beispielsweise wird die Halbleiterschichtenfolge epitaktisch auf das Substrat abgeschieden. Die Halbleiterschichtenfolge kann dabei einen ersten Bereich umfassen, der beispielsweise n-dotiert ist. Die Halbleiterschichtenfolge kann weiter einen aktiven Bereich umfassen, in dem im Betrieb beispielsweise elektromagnetische Strahlung erzeugt wird. Ferner kann die Halbleiterschichtenfolge einen zweiten Bereich umfassen, der beispielsweise p-dotiert ist.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von Halbleiterchips wird in einem nächsten Verfahrensschritt eine Vielzahl von Ausnehmungen in der Halbleiterschichtenfolge erzeugt. Die Ausnehmungen in der Halbleiterschichtenfolge können beispielsweise durch
mechanischen und/oder chemischen Materialabtrag erzeugt werden. Insbesondere ist es möglich, dass die Ausnehmungen in der Halbleiterschichtenfolge durch Ätzen, beispielsweise trockenchemisches Ätzen, erzeugt werden.
Die Ausnehmungen werden dabei insbesondere von der dem
Substrat abgewandten Seite der Halbleiterschichtenfolge her erzeugt. Das heißt, die Ausnehmungen erstrecken sich dann von der dem Substrat abgewandten Seite der
Halbleiterschichtenfolge in Richtung des Substrats. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt in einem nächsten Verfahrensschritt das Ablösen des Substrats von der Halbleiterschichtenfolge. Das Ablösen des Substrats kann dabei beispielsweise durch ein Laserabhebeverfahren, zum Beispiel durch Laser-Lift-off, erfolgen. Ferner ist es möglich, dass das Substrat durch mechanische und/oder
chemische Verfahren wie Polieren und/oder Ätzen abgelöst wird . Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt in einem weiteren Verfahrensschritt ein Dünnen der
Halbleiterschichtenfolge von der dem Substrat vor dem Ablösen des Substrats zugewandten Seite her. Das heißt, die Dicke der Halbleiterschichtenfolge wird reduziert. Die Dicke der
Halbleiterschichtenfolge wird dabei zum Beispiel in einer vertikalen Richtung, die parallel zur Wachstumsrichtung oder zur Stapelrichtung der Halbleiterschichtenfolge verläuft, reduziert. Das Dünnen der Halbleiterschichtenfolge muss dabei nicht gleichmäßig erfolgen, sondern die
Halbleiterschichtenfolge kann beim Dünnen strukturiert, insbesondere aufgeraut werden, so dass an der dem Substrat vor dem Ablösen des Substrats zugewandten Seite eine raue Außenfläche der Halbleiterschichtenfolge erzeugt wird. Das Dünnen der Halbleiterschichtenfolge kann durch
mechanische und/oder chemische Verfahren erfolgen. Handelt es sich bei der Halbleiterschichtenfolge beispielsweise um eine Halbleiterschichtenfolge, die auf einem Nitrid- Verbindungshalbleitermaterial basiert, zum Beispiel um eine Halbleiterschichtenfolge, die auf GaN basiert, so erfolgt das Dünnen beispielsweise durch Ätzen der
Halbleiterschichtenfolge mit KOH. Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von Halbleiterchips weist das Verfahren die folgenden Schritte auf:
- Bereitstellen eines Substrats,
- Aufbringen einer Halbleiterschichtenfolge auf das Substrat,
- Erzeugen einer Vielzahl von Ausnehmungen in der
Halbleiterschichtenfolge von der dem Substrat abgewandten Seite der Halbleiterschichtenfolge,
- Ablösen des Substrats von der Halbleiterschichtenfolge, - Dünnen der Halbleiterschichtenfolge von der dem Substrat vor dem Ablösen des Substrats zugewandten Seite.
Das Verfahren kann dabei insbesondere in der angegebenen Reihenfolge durchgeführt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens
durchdringen die Ausnehmungen die Halbleiterschichtenfolge vor dem Dünnen der Halbleiterschichtenfolge jeweils nicht vollständig und die Ausnehmungen durchdringen nach dem Dünnen der Halbleiterschichtenfolge die Halbleiterschichtenfolge vollständig. Das heißt, zumindest ein Großteil der
Ausnehmungen, insbesondere sämtliche Ausnehmungen, wird nur so tief in die Halbleiterschichtenfolge eingebracht, dass die Halbleiterschichtenfolge durch die Ausnehmungen an keiner Stelle vollständig durchdrungen wird. Auf diese Weise
verbleibt beispielsweise zwischen dem tiefsten Punkt der Ausnehmungen, von der dem Substrat abgewandten Seite der Halbleiterschichtenfolge aus gemessen, ein Rest des Materials der Halbleiterschichtenfolge zwischen dem Substrat und dem tiefsten Punkt der Ausnehmungen, in dem die
Halbleiterschichtenfolge eine Mindestdicke aufweist. Bevorzugt beträgt diese Mindestdicke wenigstens 0,1 ym und höchstens 1,0 ym, insbesondere 0,5 ym. Eine solche Restdicke des Materials der Halbleiterschichtenfolge hat sich
hinsichtlich einer guten Durchtrennbarkeit der
Halbleiterschichtenfolge als optimal erweisen, wobei die
Restdicke so groß ist, dass eine Beschädigung des Substrats durch den Trennprozess verhindert werden kann.
Mit anderen Worten werden die Ausnehmungen nicht so tief ausgeführt, dass an ihrer Bodenfläche das Substrat freiliegt. Die Halbleiterschichtenfolge wird im Bereich der Ausnehmungen von der dem Substrat abgewandten Seite her nur bis zu einer solchen Tiefe der Ausnehmung entfernt, dass eine Restdicke der Halbleiterschichtenfolge zwischen dem tiefsten Punkt der Ausnehmungen und dem Substrat verbleibt. Nach dem Dünnen durchdringen die Ausnehmungen die Halbleiterschichtenfolge jeweils vollständig. Das heißt, nach dem Dünnen ist die
Halbleiterschichtenfolge vereinzelt, wobei die vereinzelten Bereiche der Halbleiterschichtenfolge seitlich von den
Ausnehmungen und gegebenenfalls in die Ausnehmungen
eingebrachtes Material begrenzt sind.
Dem hier beschriebenen Verfahren liegt dabei unter anderem die Erkenntnis zugrunde, dass ein Ausführen der Ausnehmungen, so tief, dass an ihrer Bodenfläche das Substrat freiliegt, das Substrat oberflächlich derart beschädigt, dass zu einer eventuellen Wiederverwendung des Substrats aufwändige
Verfahren notwendig sind. Alternativ bestünde die
Möglichkeit, die Ausnehmungen, die insbesondere zum
Vereinzeln der Halbleiterschichtenfolge in einzelne
Halbleiterchips dienen können, von der dem Substrat
ursprünglich zugewandten Seite durchzuführen, also nach dem Ablösen des Substrats. In diesem Fall sind jedoch nasschemische Prozesse bei relativ hohen Temperaturen
notwendig, die insbesondere den Einsatz einer Fototechnik zur Strukturierung des Chiprasters erforderlich machen. Auch dies ist gegenüber dem hier beschriebenen Verfahren, bei dem die Ausnehmungen von der dem Substrat abgewandten Seite derart tief erzeugt werden, dass eine Restdicke der
Halbleiterschichtenfolge verbleibt, nachteilig.
Gemäß zumindest einer Ausführungsform des Verfahrens
verjüngen sich die Ausnehmungen vor dem Ablösen des Substrats in Richtung des Substrats. Das heißt, in der Schnittansicht quer oder senkrecht zur vertikalen Richtung weisen die
Ausnehmungen beispielsweise geneigte Innenflächen auf, die sich in Richtung des Substrats aufeinander zubewegen, so dass die Ausnehmungen in einer Richtung senkrecht zur vertikalen Richtung näher am Substrat eine geringere Ausdehnung
aufweisen als weiter weg vom Substrat. Damit verbreitert sich ein von Ausnehmungen begrenzter Bereich der
Halbleiterschichtenfolge in Richtung des Substrats.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Ausnehmungen entlang eines Chiprasters erzeugt. Das heißt, die Ausnehmungen werden beispielsweise entlang einer Vielzahl paralleler Linien und entlang einer Vielzahl zu diesen parallelen Linien senkrecht stehenden Linien in der Haupterstreckungsebene der Halbleiterschichtenfolge erzeugt, wobei ein Abstand benachbarter paralleler Linien dem
Chipraster entspricht. Die Ausnehmungen dienen dann
insbesondere dazu, die fertigen Halbleiterchips seitlich zu begrenzen, das heißt eine Vereinzelung der
Halbleiterschichtenfolge und weiterer Komponenten der
Halbleiterchips erfolgt entlang der Ausnehmungen. Bei den Ausnehmungen handelt es sich also insbesondere nicht um Durchkontaktierungen zum elektrischen Anschließen eines n- oder p-leitenden Bereichs der herzustellenden
Halbleiterchips, sondern um Materialentfernungen, die zur Vereinzelung der Halbleiterschichtenfolge dienen.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Dünnen der Halbleiterschichtenfolge durch ein Aufrauen der Halbleiterschichtenfolge durch das Aufrauungen an der dem Substrat ursprünglich zugewandten Seite der
Halbleiterschichtenfolge erzeugt werden.
Da durch das Dünnen der Halbleiterschichtenfolge ein
Entfernen des Rests zwischen der ursprünglich dem Substrat zugewandten Seite der Halbleiterschichtenfolge und der
Ausnehmung erfolgt, kann auf diese Weise das Erzeugen der
Aufrauung der Halbleiterschichtenfolge mit dem Vereinzeln der Halbleiterschichtenfolge zu einem einzigen Verfahrensschritt verbunden werden. Durch das Dünnen werden also Aufrauungen erzeugt, die an der Strahlungsaustrittsseite der
herzustellenden optoelektronischen Halbleiterchips eine
Wahrscheinlichkeit für den Austritt von elektromagnetischer Strahlung aus dem Halbleiterchip erhöhen und es wird das restliche Material der Halbleiterschichtenfolge entfernt, das durch die Ausnehmungen noch nicht durchdrungen ist. Das
Erzeugen der Aufrauungen und damit das Dünnen kann dabei beispielsweise durch KOH-Ätzen ohne den Einsatz einer
Maskentechnik erfolgen, so dass dieser Arbeitsschritt
besonders einfach und kostengünstig durchzuführen ist. Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Erzeugen der Vielzahl von Ausnehmungen eine
Isolationsschichtenfolge erzeugt, welche die
Halbleiterschichtenfolge an ihren den Ausnehmungen zugewandten Flächen bedeckt. Die Isolationsschichtenfolge ist zumindest durch eine Schicht gebildet. Zumindest eine Schicht der Isolationsschichtenfolge ist elektrisch isolierend ausgebildet. Die Isolationsschichtenfolge kann beispielsweise an ihrer der Halbleiterschichtenfolge zugewandten Seite, insbesondere direkt an die Halbleiterschichtenfolge
angrenzen, eine Schicht umfassen, die mit Siliziumnitrid gebildet ist oder die aus Siliziumnitrid besteht. Auf diese Schicht kann an der der Halbleiterschichtenfolge abgewandten Seite der Siliziumnitridschicht eine Siliziumdioxidschicht folgen. Alternativ oder zusätzlich kann die
Isolationsschichtenfolge zumindest eine reflektierende
Schicht umfassen, die beispielsweise mit einem Metall wie Aluminium, Rhodium und/oder Silber gebildet ist. Alternativ oder zusätzlich ist es auch möglich, dass die
Isolationsschichtenfolge zumindest stellenweise als
dielektrischer Spiegel oder Bragg-Spiegel , zum Beispiel als Abfolge von Schichten mit hohem und niedrigem Brechungsindex ausgebildet wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Isolationsschichtenfolge beim Dünnen der
Halbleiterschichtenfolge stellenweise freigelegt. Das heißt, nach dem Dünnen der Halbleiterschichtenfolge kann die
Isolationsschichtenfolge stellenweise eine Außenfläche der mit dem Verfahren hergestellten Halbleiterchips bilden. In diesem Fall umfasst die Isolationsschichtenfolge vorzugsweise eine mit Siliziumnitrid gebildete Schicht, die beispielsweise durch ein KOH-Ätzen nicht oder kaum angegriffen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Ablösen des Substrats ein Träger an der dem Substrat abgewandten Seite der Halbleiterschichtenfolge erzeugt. Der Träger dient dazu, die Halbleiterschichtenfolge nach dem Ablösen des Substrats mechanisch zu stützen. Ferner kann es sich bei dem Träger um einen Anschlussträger handeln, über den die fertiggestellten Halbleiterchips elektrisch leitend kontaktiert werden können. Dazu kann der Träger gemäß
zumindest einer Ausführungsform des Verfahrens eine Vielzahl erster Kontaktierungen, eine Vielzahl zweiter Kontaktierungen und einen Formkörper umfassen, wobei der Formkörper die
Kontaktierungen seitlich umgibt. Mit anderen Worten sind die Kontaktierungen in den Formkörper beispielsweise eingebettet. Der Formkörper kann mit einem elektrisch isolierenden
Material wie beispielsweise einem Kunststoffmaterial , einem Silikon und/oder einem Epoxidharz gebildet sein. Die
Kontaktierungen können beispielsweise galvanisch in
Ausnehmungen des Formkörpers erzeugt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens
erstreckt sich der Formkörper in die Vielzahl von
Ausnehmungen und füllt diese zumindest stellenweise aus. Das heißt, es ist möglich, dass beispielsweise nach dem Ausbilden der Isolationsschichtenfolge in den Ausnehmungen Material des Formkörpers beim Erzeugen des Formkörpers in die Ausnehmungen eingebracht wird. Die Ausnehmungen können an ihrer dem
Halbleiterkörper zugewandten Seite dann konform von der
Isolationsschichtenfolge bedeckt sein und im Übrigen mit
Material des Formkörpers befüllt oder gefüllt sein. Dies hat den Vorteil, dass der Formkörper und damit ein Teil des
Trägers besonders fest mit der Halbleiterschichtenfolge verbunden ist, da der Formkörper und damit ein Teil des
Trägers im Bereich der Ausnehmungen in die
Halbleiterschichtenfolge hineinragt. Mit anderen Worten ist der Träger dann besonders gut in der Halbleiterschichtenfolge verankert . Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt eine Vereinzelung in eine Vielzahl von Halbleiterchips entlang von Trennlinien, wobei sich zumindest manche der Trennlinien durch eine Ausnehmung und den Formkörper
erstrecken, wobei jedem vereinzelten Halbleiterchip zumindest eine erste Kontaktierung und zumindest eine zweite
Kontaktierung zugeordnet ist. Wie weiter oben bereits
ausgeführt, können die Ausnehmungen insbesondere entlang von Chiprastern ausgebildet sein und dienen damit zur
Vereinzelung der Halbleiterschichtenfolge bei der
Vereinzelung zu einzelnen Halbleiterchips. Beispielsweise kann diese Vereinzelung durch Sägen oder Lasertrennen entlang der Ausnehmungen durch die Ausnehmungen und den Träger hindurch erfolgen, so dass nach dem Vereinzeln jeder der Halbleiterchips einen Teil der Halbleiterschichtenfolge umfasst, der beispielsweise an vier Seiten von den
Ausnehmungen begrenzt ist. Dabei ist jedem Halbleiterchip zumindest eine erste
Kontaktierung und zumindest eine zweite Kontaktierung
zugeordnet, wobei es insbesondere möglich ist, dass jeder Halbleiterchip genau eine erste Kontaktierung und genau eine zweite Kontaktierung umfasst, die zur n- beziehungsweise p- seifigen Kontaktierung des Halbleiterchips eingerichtet sind. Auf diese Weise entsteht ein oberflächenmontierbarer
Halbleiterchip .
Das hier beschriebene Verfahren zeichnet sich dabei unter anderem durch die gute Wiederverwendbarkeit des
Aufwachssubstrats aus, da die Halbleiterschichtenfolge durch das Erzeugen der Ausnehmungen in einem ersten Schritt nicht vollständig durchtrennt wird, wodurch es zu keiner Beschädigung des Aufwachssubstrats durch das Ausbilden der Ausnehmungen kommt und ein vollständiges Durchtrennen der Halbleiterschichtenfolge erst durch einen zweiten Schritt, dem Dünnen der Halbleiterschichtenfolge, erfolgt, der durchgeführt wird, nachdem das Substrat abgelöst ist. Dieser zweite Schritt, der beispielsweise von der n-Seite der
Halbleiterschichtenfolge aus erfolgt, benötigt kein Erzeugen einer Ätzmaske, so dass auch dieser Schritt besonders kostengünstig durchgeführt werden kann.
Es wird ferner ein strahlungsemittierender Halbleiterchip angegeben. Der Strahlungsemittierende Halbleiterchip kann insbesondere durch ein hier beschriebenes Verfahren
hergestellt werden, so dass sämtliche für den Halbleiterchip offenbarten Merkmale auch für das Verfahren offenbart sind und umgekehrt.
Bei dem Strahlungsemittierenden Halbleiterchip handelt es sich insbesondere um einen oberflächenmontierbaren
Halbleiterchip, bei dem Kontaktierungen zur n- und zur p- seitigen Kontaktierung an einer Unterseite des
Halbleiterchips zugänglich sind.
Gemäß zumindest einer Ausführungsform des
Strahlungsemittierenden Halbleiterchips umfasst der
Strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge mit einem aktiven Bereich, in dem im Betrieb des Halbleiterchips elektromagnetische Strahlung erzeugt wird, und einer Strahlungsaustrittsseite, an der die im aktiven Bereich erzeugte elektromagnetische Strahlung zumindest zum Teil austritt. Dabei schließt eine Seitenfläche der Halbleiterschichtenfolge in Richtung der
Strahlungsaustrittsseite zunächst einen ersten Winkel mit einer vertikalen Richtung ein, dessen Betrag größer 90°, und im weiteren Verlauf der Seitenfläche in Richtung der
Strahlungsaustrittsseite einen zweiten Winkel mit der
vertikalen Richtung ein, dessen Betrag kleiner 90° ist. Bei der vertikalen Richtung handelt es sich dabei um eine
Richtung, die beispielsweise zur Wachstumsrichtung und/oder zur Stapelrichtung der Halbleiterschichtenfolge parallel ist. Mit anderen Worten verläuft der Halbleiterkörper des
Strahlungsemittierenden Halbleiterchips zunächst in einer sich aufweitenden Form in Richtung der
Strahlungsaustrittsseite und anschließend in einer sich verjüngenden Form in Richtung der Strahlungsaustrittsseite.
Eine derartige Gestaltung der Halbleiterschichtenfolge kann insbesondere durch das hier beschriebene zweistufige
Trennverfahren erreicht werden, bei dem die Ausnehmungen in die Halbleiterschichtenfolge, entlang derer die
Halbleiterschichtenfolge vereinzelt wird, zunächst sich nicht vollständig durch die Halbleiterschichtenfolge erstrecken. Sind die Ausnehmungen in diesem Fall in sich verjüngender
Weise zum Substrat der Halbleiterschichtenfolge ausgebildet, so weist die Halbleiterschichtenfolge im fertiggestellten Halbleiterchip in diesem Bereich eine sich aufweitende Form in Richtung Substrat und damit in Richtung der
Strahlungsaustrittsseite auf. Ein vollständiges Durchtrennen der Halbleiterschichtenfolge erfolgt dann in einem zweiten Schritt, dem Dünnen der Halbleiterschichtenfolge. Hier wird der Teil der Halbleiterschichtenfolge erzeugt, der sich dann in Richtung des ursprünglich vorhandenen Substrats und damit in Richtung der Strahlungsaustrittsseite verjüngt.
Bei der Seitenfläche der Halbleiterschichtenfolge handelt es sich um die Außenfläche der Halbleiterschichtenfolge, welche die Deckfläche der Halbleiterschichtenfolge an der Strahlungsaustrittsseite mit der Bodenfläche der
Halbleiterschichtenfolge an der gegenüberliegenden Seite verbindet. Die Außenfläche grenzt über einen großen Bereich oder vollständig an die Ausnehmung und damit beispielsweise an eine Isolationsschichtenfolge, die im Verlauf des
Herstellungsverfahrens beispielsweise an der Innenfläche der Ausnehmung erzeugt wurde. Gemäß zumindest einer Ausführungsform des
Strahlungsemittierenden Halbleiterchips weist die
Seitenfläche den zweiten, kleineren Winkel, im Bereich einer Aufrauung der Halbleiterschichtenfolge auf. Das heißt, in dem Bereich, in dem die Halbleiterschichtenfolge beispielsweise durch Aufrauen gedünnt wurde, weist die
Halbleiterschichtenfolge im fertiggestellten
Strahlungsemittierenden Halbleiterchip den zweiten, kleineren Winkel auf, so dass sich die Halbleiterschichtenfolge in diesem Bereich in Richtung der Strahlungsaustrittsfläche verjüngt.
Gemäß zumindest einer Ausführungsform des
Strahlungsemittierenden Halbleiterchips ist die Seitenfläche zumindest stellenweise von einer Isolationsschichtenfolge bedeckt, die an ihrer der Halbleiterschichtenfolge
abgewandten Seite an einen Formkörper und/oder eine
Metallschichtenfolge grenzt. Das heißt, die Seitenfläche ist teilweise oder vollständig von der Isolationsschichtenfolge bedeckt, die beim Herstellungsverfahren an der Innenseite der Ausnehmungen angebracht wurde. Die Isolationsschichtenfolge grenzt dann, je nachdem mit welchem Material die Ausnehmungen befüllt wurden, beispielsweise an den Formkörper des Trägers des Halbleiterchips und/oder eine Metallschichtenfolge, bei der es sich beispielsweise um eine Metallschichtenfolge handeln kann, die zur mechanischen Stärkung der
Halbleiterschichtenfolge dient. Insbesondere ist es möglich, dass die
Isolationsschichtenfolge und/oder der Formkörper und/oder die Metallschichtenfolge reflektierend für die im aktiven Bereich erzeugte elektromagnetische Strahlung ausgebildet sind. In diesem Fall erweist sich der Verlauf der Seitenfläche, wie er hier beschrieben ist, als besonders vorteilhaft. Das die
Seitenfläche begrenzende Material bildet nämlich im Bereich, in dem der Halbleiterkörper sich in Richtung der
Strahlungsaustrittsseite aufweitet, einen Reflektor, der auf ihn treffende elektromagnetische Strahlung in Richtung der Strahlungsaustrittsseite lenkt. Im oberen Bereich der
Halbleiterschichtenfolge, in der Nähe der
Strahlungsaustrittsseite, verjüngt sich der Halbleiterkörper dann stellenweise in Richtung der Strahlungsaustrittsseite, was die Wahrscheinlichkeit für eine Totalreflexion beim
Strahlungsaustritt verringert und damit die Intensität der im Betrieb vom Halbleiterchip emittierten Strahlung erhöht.
Gemäß zumindest einer Ausführungsform des
Strahlungsemittierenden Halbleiterchips überragt die
Halbleiterschichtenfolge die Isolationsschichtenfolge
zumindest im Bereich der Aufrauung in der vertikalen
Richtung. Das heißt, die Halbleiterschichtenfolge steht in vertikaler Richtung an der Strahlungsaustrittsseite über die Isolationsschichtenfolge und damit beispielsweise auch dem Formkörper und/oder der Metallschichtenfolge über. Dies führt dazu, dass die elektromagnetische Strahlung an der
Strahlungsaustrittsseite, beispielsweise durch die
Aufrauungen, besonders ungehindert austreten kann, was die Intensität der austretenden elektromagnetischen Strahlung weiter erhöht.
Im Folgenden werden das hier beschriebene Verfahren sowie der hier beschriebene Halbleiterchip anhand von
Ausführungsbeispielen und den zugehörigen Figuren näher erläutert .
In Verbindung mit den Figuren 1A, 1B, IC, 1D, IE, 1F ist ein
Ausführungsbeispiel eines hier beschriebenen
Verfahrens näher erläutert.
In Verbindung mit den Figuren 2A, 2B, 2C sind
Ausführungsbeispiele von hier beschriebenen Strahlungsemittierenden Halbleiterchips näher erläutert .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die Figuren 1A bis 1F erläutern anhand schematischer
Schnittdarstellungen ein Ausführungsbeispiel eines hier beschriebenen Verfahrens. In Verbindung mit der Figur 1A ist schematisch dargestellt, dass zunächst ein Aufwachssubstrat 1 bereitgestellt wird. Bei dem Aufwachssubstrat 1 kann es sich beispielsweise um ein Saphirsubstrat handeln. Auf das Aufwachssubstrat 1 wird eine Halbleiterschichtenfolge 2, zum Beispiel epitaktisch
abgeschieden. Die Halbleiterschichtenfolge 2 basiert
beispielsweise auf GaN. Die Halbleiterschichtenfolge 2 umfasst einen ersten Bereich 21, der beispielsweise n-leitend ausgebildet ist, einen aktiven Bereich 22, in dem im Betrieb elektromagnetische Strahlung erzeugt werden kann, und einen zweiten Bereich 23, der beispielsweise p-leitend ausgebildet ist . An der dem Substrat 1 abgewandten Seite der
Halbleiterschichtenfolge 2 kann eine erste
Metallschichtenfolge 3 ausgebildet werden, welche zumindest eine Schicht umfasst, die mit einem Metall gebildet ist oder die ein Metall enthält. Beispielsweise kann die erste
Metallschichtenfolge 3 ein reflektierendes Metall wie Silber enthalten .
In einem nächsten Verfahrensschritt, der ebenfalls in
Verbindung mit der Figur 1A beschrieben ist, werden
Durchkontaktierungen 5 und Ausnehmungen 6 erzeugt. Die
Durchkontaktierungen 5 erstrecken sich durch die erste
Metallschichtenfolge 3, den zweiten Bereich 23, den aktiven Bereich 22 in den ersten Bereich 21. Im fertiggestellten Halbleiterchip dienen diese Durchkontaktierungen 5
beispielsweise zur n-seitigen Kontaktierung des
Halbleiterchips .
Die Ausnehmungen 6 erstrecken sich ebenfalls in den ersten Bereich 21, jedoch erstrecken sich die Ausnehmungen 6 tiefer in den ersten Bereich 21 als die Durchkontaktierungen 5 und die Ausnehmungen 6 sind im dargestellten Schnitt der
Halbleiterschichtenfolge breiter ausgebildet. Die Tiefe der Ausnehmungen 6 beträgt zum Beispiel wenigstens 4 ym und höchstens 5 ym. Die minimale Breite der Ausnehmungen beträgt zum Beispiel wenigstens 20 ym und maximal 30 ym, insbesondere 25 ym. Die Ausnehmungen 6 durchdringen dabei die
Halbleiterschichtenfolge 2 nicht vollständig, sondern es verbleibt ein Bereich der Halbleiterschichtenfolge mit der Restdicke D, welcher die Ausnehmungen 6 vom Substrat 1 beabstandet .
In einem weiteren Verfahrensschritt wird an der dem Substrat abgewandten Seite die Isolationsschichtenfolge 4 ausgebildet, die beispielsweise mit ALD und/oder CVD-Verfahren hergestellt sein kann. Die Isolationsschichtenfolge 4 umfasst
beispielsweise eine Siliziumnitridschicht, die direkt an die erste Metallschichtenfolge 3 und den Halbleiterkörper 2 grenzt. Ferner kann die Isolationsschichtenfolge 4 weitere Halbleiterschichten und/oder metallische Schichten umfassen und beispielsweise reflektierend ausgebildet sein. Die
Isolationsschichtenfolge 4 weist erste Öffnungen 41 im
Bereich der Durchkontaktierungen 5 auf, in denen der erste Bereich 21 der Halbleiterschichtenfolge 2 zugänglich ist. Ferner weist die Isolationsschichtenfolge 4 zweite Öffnungen 42 auf, in denen die erste Metallschichtenfolge 3 frei zugänglich ist. Diese Öffnungen 41, 42 dienen im
fertiggestellten Halbleiterchip zur n- beziehungsweise p- seitigen Kontaktierung des Halbleiterchips.
In einem weiteren Verfahrensschritt, Figur 1B, wird eine zweite Metallschichtenfolge 7 auf die
Isolationsschichtenfolge 4 aufgebracht. Die
Metallschichtenfolge 7 kontaktiert die erste
Metallschichtenfolge 3 im Bereich der zweiten Durchkontaktierungen 42 und bildet dort zweite Kontakte 72. Im Bereich der Durchkontaktierungen 5 kontaktiert die zweite Metallschichtenfolge 7 den ersten Bereich 21 der
Halbleiterschichtenfolge 2 zur n-seitigen Kontaktierung an den ersten Kontakten 71.
Die zweite Metallschichtenfolge 7 kann eine mechanisch verstärkende Funktion für den Halbleiterkörper haben. Ferner kann die zweite Metallschichtenfolge 7 zumindest eine Schicht umfassen, die im späteren Verfahren als Saatschicht für die Herstellung von Kontaktierungen dient. Die zweite
Metallschichtenfolge 7 kann beispielsweise mit Metallen wie Nickel und/oder Kupfer gebildet sein. In der Figur 1B ist dargestellt, dass die Ausnehmungen 6 entweder mit Material der zweiten Metallschichtenfolge 7 befüllt werden können oder frei vom Material der zweiten Metallschichtenfolge bleiben. Im nächsten Verfahrensschritt, Figur IC, wird der Träger 89 erzeugt. Dazu wird beispielsweise der Formkörper 8 an der dem Substrat abgewandten Unterseite erzeugt, wobei der Formkörper 8 stellenweise direkt an die erste Metallschichtenfolge 3 und die zweite Metallschichtenfolge 7 grenzt. Der Formkörper 8 ist mit einem elektrisch isolierenden Material,
beispielsweise einem Epoxidharz, gebildet.
Im Formkörper 8 werden Ausnehmungen erzeugt oder
freigelassen, die mit dem Material erster Kontaktierungen 91 und zweiter Kontaktierungen 92 zum Beispiel galvanisch gefüllt werden. Dabei kann die zweite Metallschichtenfolge 7 zumindest stellenweise als Saatschicht für die
Kontaktierungen 91, 92 dienen. Insbesondere ist es beim Aufbringen des Formkörpers 8 möglich, dass dieser auch in die Ausnehmungen 6 eingebracht wird, so dass diese mit Material des Formkörpers 8 gefüllt sind. Im in Verbindung mit der Figur 1D beschriebenen
Verfahrensschritt wird das Aufwachssubstrat 1 beispielsweise durch ein Laser-Lift-Off-Verfahren von der
Halbleiterschichtenfolge 2 abgelöst. Im nächsten Verfahrensschritt, Figur IE, erfolgt ein Dünnen der Halbleiterschichtenfolge 2 durch KOH-Ätzen, wodurch an der dem Träger 89 abgewandten Seite Aufrauungen 24 der
Halbleiterschichtenfolge 2 erzeugt werden. Ferner wird dabei die Halbleiterschichtenfolge 2 derart gedünnt, dass die
Ausnehmungen 6 und mit ihnen beispielsweise die
Isolationsschicht 4 und/oder der Formkörper 8 und/oder die zweite Metallschichtenfolge 7 freigelegt werden.
In einem letzten Verfahrensschritt, Figur 1F, erfolgt eine Vereinzelung in einzelne Halbleiterchips entlang der
Trennlinien 101, die sich durch die Ausnehmungen und den Träger 89 hindurch erstrecken. Dazu kann der Verbund aus Halbleiterschichtenfolge 2, Metallschichtenfolgen 3, 7 und Träger 89 auf einen Hilfsträger 100 aufgebracht werden.
In den Figuren 1A bis 1F ist dabei nicht dargestellt, dass die Ausnehmungen sich vorzugsweise in Richtung vom Träger 89 weg verjüngen, sodass die Halbleiterschichtenfolge 2 sich in Richtung der Aufrauungen 24 und damit in Richtung der
Strahlungsaustrittsseite 2a aufweitet.
Dies ist im Detail in den Figuren 2A bis 2C dargestellt. Dort sind Schnittansichten von Ausführungsbeispielen eines hier beschriebenen Strahlungsemittierenden Halbleiterchips
gezeigt, der die Halbleiterschichtenfolge 2 umfasst. Die Halbleiterschichtenfolge 2 umfasst den aktiven Bereich 22, in dem im Betrieb des Halbleiterchips elektromagnetische
Strahlung erzeugt wird, die an der Strahlungsaustrittsseite 2a, welche die Aufrauungen 24 umfasst, wenigstens zum Teil austritt. Die Halbleiterschichtenfolge weist ferner eine Seitenfläche 2c auf, die in Richtung der
Strahlungsaustrittsseite 2a, also in vertikaler Richtung R zunächst einen ersten Winkel mit der vertikalen Richtung R einschließt, dessen Betrag größer 90° ist und im weiteren Verlauf der Seitenfläche in Richtung der
Strahlungsaustrittsseite 2a einen Winkel ß mit der vertikalen Richtung R einschließt, dessen Betrag kleiner 90° ist.
Im Ausführungsbeispiel der Figur 2A ist dabei gezeigt, dass die Isolationsschichtenfolge 4 beim Dünnen der
Halbleiterschichtenfolge 2 nicht angegriffen wird, da sie beispielsweise mit einem SiNx gebildet ist, das für KOH-Ätzen einen Ätzstopp darstellt. Das heißt, die
Isolationsschichtenfolge 4 bleibt unverändert und die
unterschiedlich orientierten Flanken der
Halbleiterschichtenfolge 2 stoßen am Kontaktpunkt 102
zusammen. Insgesamt überragt in diesem Ausführungsbeispiel die Halbleiterschichtenfolge 2 die Isolationsschichtenfolge und die Füllung der Ausnehmung 6 zumindest im Bereich der Aufrauungen 24.
Dies ist auch für das Ausführungsbeispiel der Figur 2B der Fall, bei dem die Isolationsschichtenfolge 4 durch das Dünnen der Halbleiterschichtenfolge teilweise entfernt wird, so dass darunterliegende Materialien freigelegt werden. Dabei kann es zu einem Zurückzug der Isolationsschichtenfolge 4 kommen, so dass zwischen der Füllung der Ausnehmung 6, also beispielsweise dem Formkörper 8 oder zweiten
Metallschichtenfolge 7 und dem Halbleiterkörper 2 ein Spalt vorhanden ist.
Im Ausführungsbeispiel der Figur 2C liegt die
Halbleiterschichtenfolge an ihrer Strahlungsaustrittsfläche 2a vollständig unterhalb der Füllung der Ausnehmung und der Isolationsschichtenfolge 4. Das heißt, in diesem
Ausführungsbeispiel wurde das Dünnen der
Halbleiterschichtenfolge 2 besonders tief durchgeführt. Auf diese Weise kann die Füllung der Ausnehmung beispielsweise einen mechanischen Schutz für die Halbleiterschichtenfolge 2 darstellen, die optischen Eigenschaften eines solchen
Strahlungsemittierenden Halbleiterchips sind jedoch
verschlechtert .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Es wird die Priorität der deutschen Anmeldung 102015111721.5 beansprucht, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen ist. Bezugs zeichenliste
1 Substrat
2 Halbleiterschichtenfolge
2a Strahlungsaustrittsseite
2c Seitenfläche
21 erster Bereich
22 aktiver Bereich
23 zweiter Bereich
24 Aufrauung
3 erste Metallschichtenfolge
4 Isolationsschichtenfolge
41 erste Öffnung
42 zweite Öffnung
5 Durchkontaktierung
6 Ausnehmung
7 zweite Metallschichtenfolge
71 erster Kontakt
72 zweiter Kontakt
8 Formkörper
89 Träger
91 erste Kontaktierung
92 zweite Kontaktierung
100 Hilfsträger
101 Trennlinie
102 Kontaktpunkt
103 Hilfslinie
erster Winkel
ß zweiter Winkel
D Mindestdicke
R vertikale Richtung

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Vielzahl von
Halbleiterchips mit den folgenden Schritten:
- Bereitstellen eines Substrats (1),
- Aufbringen einer Halbleiterschichtenfolge (2) auf das Substrat ( 1 ) ,
- Erzeugen einer Vielzahl von Ausnehmungen (6) in der
Halbleiterschichtenfolge (2) von der dem Substrat (1) abgewandten Seite der Halbleiterschichtenfolge (2),
- Ablösen des Substrats (1) von der Halbleiterschichtenfolge (2) ,
- Dünnen der Halbleiterschichtenfolge (2) von der dem
Substrat (1) vor dem Ablösen des Substrats (1) zugewandten Seite .
2. Verfahren nach dem vorherigen Anspruch,
wobei die Ausnehmungen (6) die Halbleiterschichtenfolge (2) vor dem Dünnen der Halbleiterschichtenfolge (2) jeweils nicht vollständig durchdringen und die Ausnehmungen (6) nach dem Dünnen der Halbleiterschichtenfolge (2) jeweils vollständig durchdringen .
3. Verfahren nach einem der vorherigen Ansprüche,
wobei vor dem Dünnen der Halbleiterschichtenfolge (2) zwischen dem tiefsten Punkt der Ausnehmungen (6) und dem Substrat (1) ein Rest des Materials der
Halbleiterschichtenfolge (2) verbleibt, sodass die
Halbleiterschichtenfolge (2) eine Mindestdicke (D) aufweist.
4. Verfahren nach einem der vorherigen Ansprüche, wobei sich die Ausnehmungen (6) vor dem Ablösen des Substrats (1) in Richtung des Substrats (1) verjüngen.
5. Verfahren nach einem der vorherigen Ansprüche,
wobei die Ausnehmungen (6) entlang eines Chiprasters erzeugt werden .
6. Verfahren nach einem der vorherigen Ansprüche,
wobei das Dünnen der Halbleiterschichtenfolge (2) durch ein Aufrauen der Halbleiterschichtenfolge (2) erfolgt, durch das Aufrauungen (24) an der dem Substrat (1) ursprünglich
zugewandten Seite der Halbleiterschichtenfolge (2) erzeugt werden .
7. Verfahren nach einem der vorherigen Ansprüche,
wobei nach dem Erzeugen der Vielzahl von Ausnehmungen (6) eine Isolationsschichtenfolge (4) erzeugt wird, welche die Halbleiterschichtenfolge (2) an ihren den Ausnehmungen (6) zugewandten Flächen bedeckt.
8. Verfahren nach dem vorherigen Anspruch,
wobei die Isolationsschichtenfolge (4) beim Dünnen der
Halbleiterschichtenfolge (2) stellenweise freigelegt wird.
9. Verfahren nach einem der vorherigen Ansprüche,
wobei vor dem Ablösen des Substrats (1) ein Träger (89) an der dem Substrat (1) abgewandten Seite der
Halbleiterschichtenfolge (2) erzeugt wird, wobei der Träger eine Vielzahl erster Kontaktierungen (91), eine Vielzahl zweiter Kontaktierungen (92) und einen Formkörper (8)
umfasst, wobei der Formkörper (8) die Kontaktierungen (91,92) seitlich umgibt.
10. Verfahren nach dem vorherigen Anspruch,
wobei sich der Formkörper (8) in die Vielzahl von
Ausnehmungen (6) erstreckt und diese zumindest stellenweise ausfüllt .
11. Verfahren nach einem der beiden vorherigen Ansprüche, wobei eine Vereinzelung in eine Vielzahl von Halbleiterchips entlang von Trennlinien (101) erfolgt, wobei sich zumindest manche der Trennlinien (101) durch eine Ausnehmung (6) und den Formkörper (8) erstrecken, wobei jedem vereinzelten
Halbleiterchip zumindest eine erste Kontaktierung (91) und zumindest eine zweite Kontaktierung (92) zugeordnet ist.
12. Strahlungsemittierender Halbleiterchip mit
einer Halbleiterschichtenfolge (2) umfassend einen aktiven Bereich (22), in dem im Betrieb des Halbleiterchips
elektromagnetische Strahlung erzeugt wird, und eine
Strahlungsaustrittsseite (2a) , an der die im aktiven Bereich (22) erzeugte elektromagnetische Strahlung zumindest zum Teil austritt, wobei eine Seitenfläche (2c) der
Halbleiterschichtenfolge (2) in Richtung der
Strahlungsaustrittsseite (2a) zunächst einen ersten Winkel ( ) mit einer vertikalen Richtung (R) einschließt, dessen Betrag größer 90° ist, und im weiteren Verlauf der
Seitenfläche (2c) in Richtung der Strahlungsaustrittsseite
(2a) einen zweiten Winkel (ß) mit der vertikalen Richtung (R) einschließt, dessen Betrag kleiner 90° ist.
13. Strahlungsemittierender Halbleiterchip nach dem
vorherigen Anspruch,
bei dem die Seitenfläche (2c) den zweiten Winkel (ß) im
Bereich einer Aufrauung (24) der Halbleiterschichtenfolge (2) aufweist .
14. Strahlungsemittierender Halbleiterchip nach einem der beiden vorherigen Ansprüche,
bei dem die Seitenfläche (2c) zumindest stellenweise von einer Isolationsschichtenfolge (4) bedeckt ist, die an ihrer der Halbleiterschichtenfolge (2) abgewandten Seite an einen Formkörper (8) und/oder eine Metallschichtenfolge (7) grenzt.
15. Strahlungsemittierender Halbleiterchip nach einem der drei vorherigen Ansprüche,
bei dem die Halbleiterschichtenfolge (2) die
Isolationsschichtenfolge (4) zumindest im Bereich der
Aufrauung (24) in der vertikalen Richtung überragt.
PCT/EP2016/066626 2015-07-20 2016-07-13 Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip Ceased WO2017012945A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/745,940 US10553755B2 (en) 2015-07-20 2016-07-13 Method for producing a plurality of semiconductor chips having recesses in the device layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015111721.5 2015-07-20
DE102015111721.5A DE102015111721A1 (de) 2015-07-20 2015-07-20 Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2017012945A1 true WO2017012945A1 (de) 2017-01-26

Family

ID=56409110

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/066626 Ceased WO2017012945A1 (de) 2015-07-20 2016-07-13 Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip

Country Status (3)

Country Link
US (1) US10553755B2 (de)
DE (1) DE102015111721A1 (de)
WO (1) WO2017012945A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012816A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10605859B2 (en) * 2016-09-14 2020-03-31 Qualcomm Incorporated Visible alignment markers/landmarks for CAD-to-silicon backside image alignment
EP3723134B1 (de) * 2017-06-30 2021-09-22 Nichia Corporation Lichtemittierende vorrichtung und verfahren zur seiner herstellung
DE112024000179T5 (de) * 2023-03-23 2025-07-10 Ams-Osram International Gmbh Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036326A1 (en) 2008-09-29 2010-04-01 Eastman Kodak Company Optimizing display profiles to simulate custom illumination
US20130302926A1 (en) * 2006-10-11 2013-11-14 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2015055346A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischens halbleiterbauelement und sein herstellungsverfahren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148358A (ja) * 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
DE10232582A1 (de) * 2001-09-13 2003-04-10 Beatriz Koennemann Verfahren zur Herstellung von Chips aus Wafern geringer Dicke
CN100561758C (zh) * 2004-10-22 2009-11-18 首尔Opto仪器股份有限公司 氮化镓化合物半导体发光元件及其制造方法
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
DE102006037789A1 (de) * 2006-08-11 2008-02-14 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI485879B (zh) * 2009-04-09 2015-05-21 隆達電子股份有限公司 發光二極體晶片及其製造方法
JP4797111B1 (ja) * 2010-05-27 2011-10-19 日立アロカメディカル株式会社 超音波診断装置
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
JP5912442B2 (ja) * 2011-11-17 2016-04-27 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
US9082926B2 (en) * 2013-06-18 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor optical emitting device with metallized sidewalls
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130302926A1 (en) * 2006-10-11 2013-11-14 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
WO2010036326A1 (en) 2008-09-29 2010-04-01 Eastman Kodak Company Optimizing display profiles to simulate custom illumination
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2015055346A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Optoelektronischens halbleiterbauelement und sein herstellungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012816A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置及びその製造方法

Also Published As

Publication number Publication date
US20180219127A1 (en) 2018-08-02
DE102015111721A1 (de) 2017-01-26
US10553755B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP2289113B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE102013111503B4 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
DE102009025015A1 (de) Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE102013112549A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102010031945A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2017017209A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2019115234A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil
DE102013104840A1 (de) Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102015116970A1 (de) Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
WO2017012945A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
DE10229231B9 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
WO2024042049A1 (de) Strahlung emittierendes halbleiterbauelement und verfahren zur herstellung von strahlung emittierenden halbleiterbauelementen
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102016101526A1 (de) Herstellung eines Multichip-Bauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE112024000179T5 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102019220215A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
WO2018041641A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102023116537A1 (de) Verfahren zur herstellung einer vielzahl an halbleiterlaserchip, halbleiterlaserchip, verfahren zur herstellung eines laserbauelements und laserbauelement
DE102013022665B3 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16738187

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15745940

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16738187

Country of ref document: EP

Kind code of ref document: A1