WO2019115234A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil Download PDF

Info

Publication number
WO2019115234A1
WO2019115234A1 PCT/EP2018/082865 EP2018082865W WO2019115234A1 WO 2019115234 A1 WO2019115234 A1 WO 2019115234A1 EP 2018082865 W EP2018082865 W EP 2018082865W WO 2019115234 A1 WO2019115234 A1 WO 2019115234A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
semiconductor layer
carrier
layer sequence
layer
Prior art date
Application number
PCT/EP2018/082865
Other languages
English (en)
French (fr)
Inventor
Jens Müller
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2020526447A priority Critical patent/JP7047094B2/ja
Priority to US16/772,740 priority patent/US11127877B2/en
Priority to CN201880069141.5A priority patent/CN111630734B/zh
Publication of WO2019115234A1 publication Critical patent/WO2019115234A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Definitions

  • the invention relates to a method for producing optoelectronic semiconductor components.
  • an optoelectronic semiconductor device is specified.
  • An object to be solved is to provide a method with which a surface-mountable semiconductor laser can be produced efficiently.
  • the semiconductor components are preferably laser diodes, in short LDs. Alternatively, it is possible that
  • the method comprises the step of growing a semiconductor layer sequence onto a growth substrate.
  • the semiconductor layer sequence is provided for generating radiation.
  • the semiconductor layer sequence has at least one active zone, which is set up to generate radiation during operation of the light-emitting diode chip.
  • the generated radiation is preferably coherent.
  • the semiconductor layer sequence is based preferably on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In ] __ nm Ga m N or a phosphide compound semiconductor material such as
  • Compound semiconductor material such as Al n In ] __ nm Ga m As or as Al n Ga m In ] __ nm As P ] _-k, where each 0 dn ⁇ 1, 0 dm ⁇ 1 and n + m ⁇ 1 and 0 dk ⁇ 1 is.
  • the semiconductor layer sequence is preferably based on the
  • the growth substrate is in particular a GaAs substrate.
  • growth substrates such as GaN, sapphire, silicon carbide or silicon can be used, depending on the material system for the semiconductor layer sequence.
  • the method comprises the step of structuring the semiconductor layer sequence into emitter strands.
  • the semiconductor layer sequence is completely or partially removed in gaps between adjacent emitter strands. It is possible that in the gaps the growth substrate or a growth layer for the
  • the emitter strands run preferably parallel to main emission directions and / or
  • the method comprises the step of applying a passivation layer.
  • the passivation layer is preferably produced in such a way that the semiconductor layer sequence on the growth substrate
  • Waveguide contacts are for energizing the
  • Waveguide contacts can become highly doped
  • the gaps are located. Alternatively or additionally, it is possible that the gaps are partially or completely free of the
  • At least one metal layer is produced, which extends from the waveguide contacts into the gaps. Over the metal layer or the
  • Metal layers later is an electrical contacting of the semiconductor layer sequence to the waveguide contacts
  • Growth substrate is, for example, by means of etching
  • the growth substrate is partially or completely removed by grinding or polishing.
  • Translucent growth substrates it is possible that a detachment by means of laser radiation, as well
  • the Replaced growth substrate it is preferably a permanent support, of which at least a part is ever present in the finished semiconductor devices.
  • the carrier represents that component of the finished
  • Through-contacts is the metal layer and thus the waveguide contact of a side facing away from the semiconductor layer sequence of the carrier ago electrically connected. Further, with the vias
  • Sub-side contacts of the semiconductor layer sequence which are the carrier and thus previously facing the growth substrate, electrically contacted.
  • the underside contacts are also preferred as the waveguide contacts with a
  • the semiconductor devices are surface mountable designed. All electrical contact surfaces for external electrical contacting of the finished semiconductor components are thus preferably located on the side of the carrier facing away from the semiconductor layer sequence.
  • removal of the carrier takes place between at least some of the emitter strands and between emitter units which follow one another along the emitter strands.
  • the finished semiconductor components each have an emitter unit of the semiconductor layer sequence, as seen along the emitter strands.
  • the method comprises the step of breaking the semiconductor layer sequence
  • the facets of the semiconductor layer sequence are for reflection and / or decoupling in the
  • Semiconductor layer sequence set up during operation generated radiation essentially only the semiconductor layer sequence is preferably affected.
  • the carrier is not or not significantly affected by the breakage, preferably just as little as the metal layer.
  • the method is set up for the production of optoelectronic semiconductor components and comprises the following steps, preferably in the order indicated:
  • Gaps between adjacent emitter strands is removed
  • Waveguide contacts reach into the gaps
  • Wax substrate are dispensed with when separating laserable and in particular laser diodes.
  • the epitaxial layer is located on the homoepitaxial substrate required for growth, for example a GaAs substrate which has a relatively poor thermal conductivity.
  • the separation of laserable and laser diodes is achieved by laser scribing and breaking comparatively complicated and costly, initially set Laserritze and then through the thick growth substrate and
  • the epitaxial layers are removed in partial regions of the laser diode chips and a guide of an electrically conductive layer, the metal layer, from an upper contact of the laser into an etched region, for example of a p-type
  • Epitaxial layer on the support which is in particular a silicon substrate. This bonding is preferred
  • the support can be thinned, for example to about 120 ym.
  • etching processes the application of a
  • TSV Through Silicon Vias
  • auxiliary carrier is removed and in particular via a plasma etching between the later individual semiconductor components, in particular parallel to later emission direction of an infrared
  • Bonding to a support such as a silicon substrate leads to a better, especially in the case of IR laser diodes
  • the further treatment in particular the TSV processing, can also take place on systems designed for the size of the carrier of the carrier by means of the bonding of the growth substrate to the carrier.
  • a 2 "GaN wafer can be directly bonded to a 6" silicon wafer and then further processed as a 6 "system, thus achieving high production capability.
  • the semiconductor devices especially in the form of laser diodes, can easily be packaged with multiple
  • the semiconductor components are edge-emitting lasers.
  • the lasers may include a strip waveguide and thus
  • the metal layer is preferably applied directly to the passivation layer.
  • the metal layer has a small distance to
  • a thickness of the passivation layer is preferably at least 20 nm or 40 nm and / or at most 1000 nm or 200 nm or 100 nm.
  • the metal layer shapes the side surfaces of the emitter strands. That is, in the
  • the metal layer has the same
  • the facets or a part of the facets are set up for radiation decoupling from the finished semiconductor components. Likewise it is possible that a part of the facets for the reflection of the finished semiconductor components.
  • the facets can only act as an environment due to the refractive index difference.
  • radiation-absorbing layers can also be produced on the facets.
  • the facets may be passivated, in particular to promote oxidation of the facets
  • the facets are after step F) and in particular in the finished
  • the supernatant is present in particular in a direction parallel to a resonator axis of the semiconductor laser.
  • the supernatant is at least 2 ym or 5 ym or 10 ym. Alternatively or additionally, this supernatant is at most 100 ym or 50 ym or 20 ym. According to at least one embodiment, before step C), on a side facing away from the growth substrate
  • the strip waveguides are preferably designed for a one-dimensional beam guidance in the direction parallel to the emitter strands, also as an index guide
  • Resonator axis defined. Here are the
  • Waveguide contacts in each case preferably on the associated strip waveguide.
  • the finished semiconductor devices may be designed as profit-driven lasers. It is not in this case
  • Strip waveguide available. In the case of gain-guided lasers, it is possible for trenches to be introduced into the semiconductor layer sequence on the side of the semiconductor layer sequence facing away from the growth substrate
  • Semiconductor layer sequence are etched, which are arranged not to a waveguide, but to an increased scattering of non-along the resonator axis extending radiation.
  • Steps D) and E) generates a filling layer.
  • the filling layer fills in the gaps between adjacent emitter strands, in particular without gaps and without cavities.
  • a side facing away from the growth substrate is the
  • the filling layer preferably flat.
  • the filling layer can as
  • the filling layer is preferred from an oxide such as silicon oxide or from a nitride such as aluminum nitride.
  • an auxiliary carrier is formed on the filling layer
  • the subcarrier is for example a glass carrier or a silicon carrier.
  • the attachment of the filling layer to the auxiliary carrier is preferably carried out via silicon oxide-silicon oxide direct bonding and thus free from bonding agents.
  • the bonding can also be carried out by means of BCB (benzocyclobutene).
  • an etching stop layer is produced between the semiconductor layer sequence and the growth substrate before or with step A).
  • the growth substrate is selectively etchable with respect to the etch stop layer. For example, an etching rate for the
  • the etch stop layer is preferably AlGaAs with a
  • Etch stop layer in step B) partially or completely removed from the gaps between the emitter strands.
  • the remaining remnants of the etch stop layer are preferably removed in step E) between the detachment of the growth substrate and the attachment of the carrier.
  • the contact layer or the contact layers are preferably made of one or more metals or alternatively also of transparent conductive oxides. Preferably, it is in the
  • Silicon oxide or alternatively to an electrical-insulating s-nitride.
  • diamond-like carbon layers, DLC for short, can also be used to
  • planarization layer electrical short circuits can be avoided.
  • the carrier is directly and extensively on the.
  • the intermediate carrier is preferably removed.
  • the metal layer extends on each side of the associated emitter strands of the respective waveguide contacts into the
  • Cross-section seen the semiconductor layer sequence surrounded symmetrically.
  • exactly two or three of the plated-through holes are present per emitter unit in the direction perpendicular to the emitter strands.
  • three vias is the via for the underside contact of the respective emitter unit preferably centrally between the two vias for the waveguide contacts.
  • each emitter unit in the direction parallel to the emitter strands thus, each emitter unit in the direction parallel to the emitter strands, thus
  • Resonators achse each other, in particular in a straight line or in a tortuous, for example, sinusoidal line.
  • the metal layer is subdivided along the emitter strands per emitter unit into a plurality of sections which can be controlled independently of one another.
  • the semiconductor layer sequence in the emitter units can preferably be triggered in sections. Alternatively or additionally, the same applies to the
  • Optic contacts Thus, multiple waveguide contacts and / or underside contacts may be present per emitter unit.
  • the metal layer extends along the emitter strands at least 80% or 90% or 95% or completely along the emitter strands
  • Semiconductor layer sequence can along the emitter strands and thus along the resonator axis of the semiconductor laser
  • the metal layer preferably does not extend to the facets of the respective emitter unit.
  • a distance between the facets and the metal layer along the resonator axis is at least 1 ym or 2 ym or 5 ym and / or at most 50 ym or 20 ym or 10 ym.
  • the carrier in step F) preferably remains only between series-connected emitter units between adjacent emitter strands. Between adjacent emitter strands whose associated emitter units are not connected in series, the carrier is preferably completely removed in step F).
  • an optoelectronic semiconductor device is specified.
  • the semiconductor device is manufactured by a method as described in connection with one or more of the above embodiments. Features of the semiconductor device are therefore also for the process
  • the semiconductor device is surface-mountable and has a carrier in which there are a plurality of electrical feedthroughs.
  • a semiconductor layer sequence with an active zone for generating radiation is mounted on the carrier.
  • Passivation layer covers side surfaces of the
  • One or more metal layers extend from the waveguide contact to the carrier.
  • Through holes contact the metal layer and a substrate side facing the carrier
  • the metal layer shapes the
  • Semiconductor layer sequence is at most 1 ym or 0.5 ym, especially seen in cross-section.
  • FIGS. 1A to II show schematic sectional representations of method steps of a method described here
  • Figure 1J is a schematic sectional view of a
  • Figure 1K is a schematic sectional view of a
  • FIG. 1L shows a schematic plan view and two associated sectional views of a method step of a method described here
  • Figure IM is a schematic plan view of a
  • Figure IN a schematic sectional view of a
  • Figure 2 is a schematic sectional view of a
  • Figure 3 is a schematic sectional view of a
  • Figure 4 is a schematic sectional view of a
  • FIGS 5 to 8 are schematic sectional views of embodiments of here described
  • Figure 1 is an embodiment of a
  • the growth substrate 2 is about a GaAs substrate.
  • an etching stopper layer 22 is optionally prepared.
  • the etching stopper layer 22 is made of, for example, AlGaAs having an aluminum content of 30%.
  • the semiconductor layer sequence 3 comprises an active zone 33 and is based, for example, on the AlInGaAs material system.
  • Strip waveguides 35 extend in the direction perpendicular to the drawing plane in Figure 1A, as well as by the
  • Each of the emitter strands 11 preferably has one of
  • Strip waveguide 35 Between adjacent pixels
  • Emitter strands 11 gaps 12 are formed, in which the Growth substrate 2 or, unlike in Figure 1B, the etch stop layer 22 is exposed.
  • a height Hl of the semiconductor layer sequence 3 together with the etching stop layer 22 is about 3 ⁇ m.
  • a height H2 of the strip waveguide 35 is 0.5 ym, for example.
  • the active zone 33 may be below the strip waveguide 35.
  • a thickness of the etching stopper layer 22 is
  • a distance Dl between adjacent emitter strands 11 is preferably at least 20 ⁇ m and / or at most 100 ⁇ m, for example at around 50 ⁇ m, and is therefore comparatively large.
  • a width D2 of the emitter strands 11 is preferably at least 100 ⁇ m.
  • the passivation layer 4 is made of silicon dioxide, for example, and has a thickness of between 100 nm and 500 nm in particular
  • Semiconductor contact layer is formed.
  • metal layers 50 are created which lie on the passivation layer 4 and on the waveguide contacts 51.
  • a plurality of metal layers 50a, 50b, 50c are present.
  • the metal layer 50a is on the waveguide contact 51
  • the metal layer 50a is
  • the remaining Metal layers 50b, 50c extend congruent to each other from the strip waveguide 35 into the gaps 12.
  • the metal layers 50b, 50c are made of titanium, for example,
  • the metal layer 50 does not extend continuously across the emitter strands 11.
  • a distance D4 between the metal layers 50 of adjacent emitter strands 11 is preferably at least 2 ⁇ m or 5 ⁇ m and / or at most 20 ⁇ m or 10 ⁇ m.
  • Growth substrate 2 is in contact, is preferably at least 10 ym and / or at most 40 ym.
  • metal layer 50 is at least 0.3 ym and / or at most 5 ym.
  • a filling layer 70 is produced, for example of silicon dioxide. Via the filling layer 70, a planarization is achieved. A height H3 at which the filling layer 70 projects beyond the metal layer 50 is
  • Fill layer 70 a subcarrier 71, in particular made of silicon applied.
  • Removal of the growth substrate 2 preferably takes place via Grinding and wet chemical etching, wherein the etch stop layer 22 preferably stops the etching. After removing the
  • the etch stop layer 22 can be removed. Alternatively, the etch stop layer 22 may remain on the remaining semiconductor layer sequence 3.
  • the passivation layer 4 may be the bottom contacts 52 in the direction away from the
  • a contact layer 54 is produced on the underside contacts 52.
  • Contact layer 54 may be a single layer, see the left side in FIG. 1G, or, preferably, a layer stack, see the right side in FIG. the contact layer 54 is preferably a metallic layer or a metallic layer stack.
  • planarization layer 73 is applied, which completely and planarly covers the contact layer 54 as well as the passivation layer 4 and also the metal layer 50.
  • the planarization layer 73 is electrically insulating and made of silicon dioxide, for example.
  • a carrier 6 is attached, see Figure 1H.
  • the carrier 6 is preferably via direct bonding to the
  • the carrier 6 is preferably a doped or else an undoped silicon carrier.
  • the carrier 6 has, for example, a thickness between 60 ym and 250 ym after an optional thinning process. According to FIG. 2, a plurality of electrical plated-through holes 53 are produced by the carrier 6. About the
  • the metal layer 50 and thus the waveguide contacts 51 electrically contacted electrically contacted.
  • Bottom contacts 52 electrically connected. Through the vias 53 are also electrical
  • the subcarrier may already be removed in the step of FIG. II or, unlike the one shown, may still be present.
  • one of the plated-through holes 53 is drawn in more detail by way of example.
  • electrical insulation 56 is present, for example of silicon dioxide.
  • a thickness of the insulation 76 is
  • Seed layer 77 generated, for example by means of sputtering or CVD (Chemical Vapor Deposition).
  • 77 is about tungsten, tantalum, titanium, titanium nitride,
  • Tantalum nitride copper or titanium tungsten nitride.
  • a filling 78 is produced, for example galvanically or by CVD.
  • the filling 78 is for example made of tungsten, copper or nickel.
  • a second seed layer 79 is generated perpendicular to it, to which the electrical contact surfaces 55 be applied. About the contact surfaces 55, the finished semiconductor device 1 is electrically contacted externally.
  • FIG. 1K shows that an expansion film 8 is applied to the filling layer 70.
  • FIG. 1L shows a plan view of the contact surfaces 55 and, as indicated by the arrows and dashed lines, two associated sectional views.
  • the carrier 6 is removed along gridlines.
  • individual emitter units 13 are defined. For each emitter unit 13, for example, two of the contact surfaces 55 are present.
  • the emitter strands 11 which are separated from the gaps 12, in the longitudinal direction depending on several of
  • Emitter units 13 are divided. Furthermore, expansion takes place via the expansion film 8, see FIG. The breaking is explained in detail in FIG. Along the emitter strands 11, a tool such as a refractive knife 85 is attached between the subregions of the carrier 6 for the still connected emitter units 13, whereby facets 31 are produced by means of breaking.
  • a tool such as a refractive knife 85 is attached between the subregions of the carrier 6 for the still connected emitter units 13, whereby facets 31 are produced by means of breaking.
  • the semiconductor layer sequence 3 overlaps the facets 31 via the respectively associated carrier 6.
  • a supernatant E is about 5 ⁇ m.
  • the metal layer 50 and the contact layers 54 not shown in FIG. 1 are also preferred from the facets 51
  • the contact surfaces 55 do not reach as far as the facets 31.
  • FIG. 2 shows a modification. According to FIG. 2, breaking occurs with the tool 85 when the growth substrate 2 and metallizations 65 are still present. Thus, in the process, as illustrated in connection with FIG. 2, the growth substrate 2 and the metallizations 65 must also be divided. This means an increased effort and leads to a risk of a largest committee in the
  • FIG. 3 shows a finished semiconductor component 1 in an assembled state on an assembly platform 9.
  • Semiconductor component 1 is surface mountable and
  • Emitter units 13 monolithically integrated in the filling layer and on the contiguous support 6.
  • Semiconductor component 1 thus has several of the emitter units 13. About the vias 53 and the
  • the individual emitter units 13 can be electrically contacted independently of each other.
  • Emitter units 13 extend, electrically in series
  • Anode contacts and cathode contacts are formed by the marginal contact surfaces 55a, 55c.
  • an electrical parallel connection can be achieved, for example, by the metal layer 50 extending continuously over all the emitter regions 13 and
  • Waveguide contact 51 also only one each
  • Through-hole 53 present, so that as in Figure 6 shown in the transverse direction per emitter unit 13 are exactly two vias. This configuration is not mandatory.
  • Metal layer 50 may be present, see Figure 8A.
  • the outer plated-through holes 53 and the metal layer 50 are preferably arranged symmetrically to the semiconductor layer sequence 3 with the strip waveguide 35.
  • the semiconductor component 1 is in each case an edge-emitting ridge waveguide laser. This is not mandatory, see Figure 8B.
  • the semiconductor device 1 can also be designed as a low-power laser without ridge waveguide.
  • Embodiments are used accordingly.
  • the vias 53 are not approximately circular, seen in plan view, but designed elongated.
  • Per contact surface 55 is in this case, for example, exactly one of Vias 53 present, but extending over a majority of the contact surfaces 55 along the Resonatorachse 37 away.
  • Waveguide contact 51 divided into several sub-areas 56 may be divided accordingly. For example, per
  • Subarea 56 one of the vias 53 present.
  • Resonator axis 37 in the sub-areas 56 are each controlled independently.
  • FIG. 9D shows a configuration of the contact surfaces 55, in particular for the case in which there are several connections for the metal layer 50 in the transverse direction, compare FIG. 8A or FIG. 8B.
  • the contact surface 55 for the two outer vias 53 for the waveguide contact 51 is U-shaped or else,
  • the inner contact surface 55 for example for the underside contact 52, may be rectangular.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Die Anmeldung betrifft ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) mit den Schritten: A) Aufwachsen einer Halbleiterschichtenfolge (3) zur Strahlungserzeugung auf ein Aufwachssubstrat (2), B) Strukturieren der Halbleiterschichtenfolge (3) zu Emittersträngen (11), sodass die Halbleiterschichtenfolge (3) in Lücken (12) zwischen benachbarten Emittersträngen (11) entfernt wird, C) Aufbringen einer Passivierungsschicht (4), wobei die Halbleiterschichtenfolge (3) an dem Aufwachssubstrat (2) abgewandten Wellenleiterkontakten (51) und die Lücken (12) zumindest teilweise frei bleiben, D) Erzeugen mindestens einer Metallschicht (50), die von den Wellenleiterkontakten (51) bis in die Lücken (12) reicht, E) Ersetzen des Aufwachssubstrats (2) durch einen Träger (6), F) Erstellen von Durchkontaktierungen (53) im Träger (6), sodass die Metallschicht (50) und dem Träger (6) zugewandte Unterseitenkontakte (52) der Halbleiterschichtenfolge (3) elektrisch kontaktiert werden sowie Entfernen des Trägers (6) zwischen zumindest einigen der Emitterstränge (11) und zwischen entlang der Emitterstränge (11) aufeinanderfolgenden Emittereinheiten (13), und G) Brechen der Halbleiterschichtenfolge (3) zwischen den Emittereinheiten (13), sodass Facetten (31) entstehen.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN HALBLEITERBAUTEILEN UND OPTOELEKTRONSCHES HALBLEITERBAUTEIL
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben.
Eine zu lösende Aufgabe liegt darin, ein Verfahren anzugeben, mit dem ein oberflächenmontierbarer Halbleiterlaser effizient herstellbar ist.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Bevorzugte Weiterbildungen sind Gegenstand der übrigen Ansprüche.
Gemäß zumindest einer Ausführungsform werden mit dem
Verfahren optoelektronische Halbleiterbauteile hergestellt. Bei den Halbleiterbauteilen handelt es sich bevorzugt um Laserdioden, kurz LDs . Alternativ ist es möglich, dass
Leuchtdioden, kurz LEDs, oder Leuchtdioden mit einer
resonanten Kavität, kurz RC-LEDs, hergestellt werden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufwachsens einer Halbleiterschichtenfolge auf ein Aufwachssubstrat . Die Halbleiterschichtenfolge ist zur Strahlungserzeugung vorgesehen.
Die Halbleiterschichtenfolge weist mindestens eine aktive Zone auf, die im Betrieb des Leuchtdiodenchips zur Erzeugung von Strahlung eingerichtet ist. Die erzeugte Strahlung ist bevorzugt kohärent. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn]__n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie
AlnIn]__n-mGamP oder auch um ein Arsenid-
Verbindungshalbleitermaterial wie AlnIn]__n-mGamAs oder wie AlnGamIn]__n-mAs P]_-k, wobei jeweils 0 d n < 1, 0 d m < 1 und n + m < 1 sowie 0 d k < 1 ist. Bevorzugt gilt dabei für zumindest eine Schicht oder für alle Schichten der
Halbleiterschichtenfolge 0 < n < 0,8, 0,4 < m < 1 und n + m < 0,95 sowie 0 < k < 0,5. Dabei kann die
Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche
Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Bevorzugt basiert die Halbleiterschichtenfolge auf dem
Materialsystem AlInGaAs.
Bei dem Aufwachssubstrat handelt es sich insbesondere um ein GaAs-Substrat . Alternativ können Aufwachssubstratewie GaN, Saphir, Siliziumcarbid oder Silizium zum Einsatz kommen, abhängig vom Materialsystem für die Halbleiterschichtenfolge.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Strukturierens der Halbleiterschichtenfolge zu Emittersträngen. Dabei wird die Halbleiterschichtenfolge in Lücken zwischen benachbarten Emittersträngen ganz oder teilweise entfernt. Es ist möglich, dass in den Lücken das Aufwachssubstrat oder eine Anwachsschicht für die
Halbleiterschichtenfolge, die sich an dem Aufwachssubstrat befindet, freigelegt wird. Die Emitterstränge verlaufen bevorzugt parallel zu Hauptemissionsrichtungen und/oder
Resonatoren der fertig hergestellten Halbleiterbauteile.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Anbringens einer Passivierungsschicht. Die Passivierungsschicht wird bevorzugt derart erzeugt, sodass die Halbleiterschichtenfolge an dem Aufwachssubstrat
abgewandten Wellenleiterkontakten freibleibt. Die
Wellenleiterkontakte sind zur Bestromung der
Halbleiterschichtenfolge vorgesehen. An den
Wellenleiterkontakten kann sich eine hochdotierte
Halbleiterkontaktschicht der Halbleiterschichtenfolge
befinden. Alternativ oder zusätzlich ist es möglich, dass die Lücken teilweise oder vollständig frei von der
Passivierungsschicht bleiben.
Gemäß zumindest einer Ausführungsform wird mindestens eine Metallschicht erzeugt, die von den Wellenleiterkontakten bis in die Lücken reicht. Über die Metallschicht oder die
Metallschichten ist später eine elektrische Kontaktierung der Halbleiterschichtenfolge an den Wellenleiterkontakten
ermöglicht .
Gemäß zumindest einer Ausführungsform wird das
Aufwachssubstrat durch einen Träger ersetzt. Das
Aufwachssubstrat wird beispielsweise mittels Ätzen,
insbesondere über Nassätzen, entfernt. Weiterhin ist es möglich, dass das Aufwachssubstrat teilweise oder vollständig mittels Schleifen oder Polieren entfernt wird. Bei
lichtdurchlässigen Aufwachssubstraten ist es möglich, dass ein Ablösen mittels Laserstrahlung, auch als
Laserabhebeverfahren oder englisch Laser Lift-Off oder kurz LLO bezeichnet, durchgeführt wird. Bei dem Träger, der das Aufwachssubstrat ersetzt, handelt es sich bevorzugt um einen permanenten Träger, von dem zumindest ein Teil je in den fertigen Halbleiterbauteilen vorhanden ist. Insbesondere stellt der Träger diejenige Komponente der fertigen
Halbleiterbauteile dar, welche die Halbleiterbauteile
mechanisch trägt und stabilisiert.
Gemäß zumindest einer Ausführungsform werden
Durchkontaktierungen in dem Träger erstellt. Über die
Durchkontaktierungen ist die Metallschicht und damit der Wellenleiterkontakt von einer der Halbleiterschichtenfolge abgewandten Seite des Trägers her elektrisch anschließbar. Ferner werden mit den Durchkontaktierungen
Unterseitenkontakte der Halbleiterschichtenfolge, die den Träger und damit zuvor dem Aufwachssubstrat zugewandt sind, elektrisch kontaktiert. Auch die Unterseitenkontakte sind bevorzugt wie die Wellenleiterkontakte mit einer
hochdotierten Halbleiterkontaktschicht versehen.
Somit sind die Halbleiterbauteile oberflächenmontierbar gestaltbar. Alle elektrischen Kontaktflächen zum externen elektrischen Kontaktieren der fertigen Halbleiterbauteile liegen damit bevorzugt an der der Halbleiterschichtenfolge abgewandten Seite des Trägers.
Gemäß zumindest einer Ausführungsform erfolgt ein Entfernen des Trägers zwischen zumindest einigen der Emitterstränge und zwischen entlang der Emitterstränge aufeinanderfolgenden Emittereinheiten. Die fertigen Halbleiterbauteile weisen je eine Emittereinheit der Halbleiterschichtenfolge auf, gesehen entlang der Emitterstränge. Durch das Entfernen des Trägers aus Bereichen zwischen benachbarten Emittereinheiten ist es möglich, die Halbleiterschichtenfolge effizient zu vereinzeln .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Brechens der Halbleiterschichtenfolge
zwischen den Emittereinheiten. Durch das Brechen entstehen Facetten. Die Facetten der Halbleiterschichtenfolge sind zur Reflektion und/oder zum Auskoppeln einer in der
Halbleiterschichtenfolge im Betrieb erzeugten Strahlung eingerichtet. Von dem Brechen ist bevorzugt im Wesentlichen nur die Halbleiterschichtenfolge betroffen. Insbesondere wird der Träger von dem Brechen nicht oder nicht signifikant beeinflusst, bevorzugt ebenso wenig wie die Metallschicht.
Das heißt, ein Zerteilen des Trägers in Einheiten für die optoelektronischen Halbleiterbauteile erfolgt dem Brechen vorgelagert .
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet und umfasst die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
A) Aufwachsen einer Halbleiterschichtenfolge zur
Strahlungserzeugung auf ein Aufwachssubstrat,
B) Strukturieren der Halbleiterschichtenfolge zu
Emittersträngen, sodass die Halbleiterschichtenfolge in
Lücken zwischen benachbarten Emittersträngen entfernt wird,
C) Aufbringen einer Passivierungsschicht, wobei die
Halbleiterschichtenfolge an dem Aufwachssubstrat abgewandten Wellenleiterkontakten und die Lücken zumindest teilweise frei bleiben,
D) Erzeugen mindestens einer Metallschicht, die von den
Wellenleiterkontakten bis in die Lücken reicht,
E) Ersetzen des Aufwachssubstrats durch einen Träger, F) Erstellen von Durchkontaktierungen im Träger, sodass die Metallschicht und dem Träger zugewandte Unterseitenkontakte der Halbleiterschichtenfolge elektrisch kontaktiert werden sowie Entfernen des Trägers zwischen zumindest einigen der Emitterstränge und zwischen entlang der Emitterstränge aufeinanderfolgenden Emittereinheiten, und
G) Brechen der Halbleiterschichtenfolge zwischen den
Emittereinheiten, sodass Facetten entstehen.
Mit den hier beschriebenen Verfahren ist eine zweiseitige elektrische Kontaktierung der Halbleiterschichtenfolge möglich, insbesondere an den einander gegenüberliegenden Wellenleiterkontakten und Unterseitenkontakten, wobei auf aufwendige Drahtbandprozesse verzichtet werden kann und wobei geringere Bauteilhöhen realisiert werden können, insbesondere da Bonddrähte entfallen. Ferner kann auf kostenaufwendige Laserritzprozesse und Brechprozesse durch ein
Aufwachssubstrat hindurch beim Vereinzeln von Laserbaren und insbesondere Laserdioden verzichtet werden.
Üblicherweise werden Halbleiterlaserdioden von zwei
verschiedenen Seiten kontaktiert, wobei ein Kontakt typisch mittels Drahtbonden erfolgt. Eine lichtemittierende
Epitaxieschicht befindet sich dabei im Regelfall auf dem zum Wachstum benötigten Homoepitaxiesubstrat, beispielsweise ein GaAs-Substrat, das eine relativ schlechte Wärmeleitfähigkeit aufweist. Das Vereinzeln von Laserbaren und Laserdioden wird mittels Laserritzen und Brechen vergleichsweise aufwendig und kostenintensiv erzielt, wobei zunächst Laserritze gesetzt und anschließend durch das dicke Wachstumssubstrat und
üblicherweise auch durch ein zähes Rückseitenmetall
durchgebrochen wird. Bei dem hier beschriebenen Verfahren erfolgt eine Entfernung der Epitaxieschichten in Teilbereichen der Laserdiodenchips und eine Führung einer elektrisch leitenden Schicht, der Metallschicht, von einem oberen Kontakt des Lasers in einen geätzen Bereich, beispielsweise von einer p-leitenden
Halbleiterkontaktschicht eines Infrarot emittierenden
Streifenwellenleiterlasers in einem auch als Mesagraben dienenden Bereich neben den Streifenwellenleitern. Weiterhin erfolgt bevorzugt ein Umbonden des teilprozessierten Wafers, also des Aufwachsubstrats mit der Halbleiterschichtenfolge, auf einen Hilfsträger. Nachfolgend wird das Aufwachsubstrat entfernt, beispielsweise mittels Schleifen und Ätzen.
Daraufhin wird eine Kontaktschicht in den freigelegten
Bereichen aufgebracht, insbesondere auf einer passenden n- Halbleiterkontaktschicht im Falle von IR- Streifenwellenleiterlasern, sowie ein Auffüllen und
Nivellieren der umgebenden Bereiche.
Daraufhin erfolgt ein Bonden der lichtemittierenden
Epitaxieschicht auf den Träger, welcher insbesondere ein Silizium-Substrat ist. Dieses Bonden ist bevorzugt ein
Direktbondverfahren mittels zweier Siliziumoxidflächen.
Ferner kann der Träger gedünnt werden, beispielsweise auf zirka 120 ym. Über Ätzprozesse, dem Aufbringen einer
Isolierung und Verfüllen mit elektrisch leitendem Material voll oder teilweise werden Durchkontaktierungen erstellt, auch als Through Silicon Vias oder kurz TSV bezeichnet. Durch das Aufbringen eines geeigneten Metallstapels an den TSV können die Halbleiterbauteile später effizient gebondet werden und in einem Package untergebracht werden,
beispielsweise mittels SMT . Ferner wird der Hilfsträger entfernt und insbesondere über ein Plasmaätzen zwischen den späteren einzelnen Halbleiterbauteilen, speziell parallel zur späteren Emissionsrichtung eines Infrarot-
Streifenwellenleiterlasers sowie im Bereich senkrecht dazu, wird der Träger strukturiert. Schließlich erfolgt ein
Erzeugen der Laserfacetten mittels eines Brechverfahrens, insbesondere mittels eines Brechmessers, und ein Expandieren auf einer Folie.
Das Umbonden auf einen Träger wie ein Siliziumsubstrat führt speziell im Falle von IR-Laserdioden zu einer besseren
Wärmeabfuhr durch den Träger hindurch, im Vergleich zu dem Fall, dass die lichtemittierenden Epitaxieschichten auf dem Wachstumssubstrat wie GaAs verbleiben. So liegt die
thermische Leitfähigkeit von Silizium ungefähr bei 150 W/m-K, wohingegen GaAs lediglich eine Wärmeleitfähigkeit von
ungefähr 55 W/m-K aufweist. Dies erlaubt eine gute
Laserperformance bei hohen Temperaturen.
Durch das Umbonden vom Aufwachssubstrat auf den Träger kann zudem die weitere Behandlung, insbesondere die TSV- Prozessierung, auch auf für die Scheibengröße des Trägers ausgelegten Anlagen erfolgen. So kann beispielsweise eine 2" GaN-Scheibe auf eine 6"-Siliziumscheibe direktgebondet werden und dieses dann als 6"-System weiterprozessiert werden. Somit ist eine hohe Fertigungstauglichkeit erreicht.
Durch das bevorzugt lotfreie Direktbonden und dem Ätzen des Trägers im Bereich der Laserfacette kann beim Facettenbrechen eine sehr gute Brechqualität der Epitaxieschichten erzielt werden, da beim Facettenbrechen im Wesentlichen nur noch durch die Halbleiterschichtenfolge, nicht jedoch durch das dicke Aufwachssubstrat oder eine zähe Metallschicht gebrochen werden muss. Es kann dabei auch ein Laserritzen des
Wachstumssubstrats und von Rückseitenmetallen entfallen. Somit ist eine hohe Facettenqualität erreichbar und ein kostengünstiger parallelisierbarer Vereinzelungsprozess kann eingesetzt werden.
Durch das Kontaktieren mittels TSV werden keine Bonddrähte benötigt, wodurch eine geringe Bauhöhe und eine hohe
Hochfrequenztauglichkeit sichergestellt werden können.
Außerdem können die Halbleiterbauteile, insbesondere in Form von Laserdioden, einfach in ein Package mit mehreren
Halbleiterbauteilen integriert werden, da vergleichsweise komplizierte Drahtverbondungen entfallen. Dabei kann eine Mehrfachanordnung entweder als Einzelchip oder als Multichip, auch als Barren bezeichnet, herangezogen werden. Somit ist ein kleineres Package erzielbar, das zudem verbessere
Hochfrequenzeigenschaften aufweist .
Gemäß zumindest einer Ausführungsform handelt es sich bei den Halbleiterbauteilen um kantenemittierende Laser. Die Laser können einen Streifenwellenleiter aufweisen und damit
indexgeführt sein. Ebenso ist es möglich, dass die Laser gewinngeführt sind, sodass eine Führung einer Mode im
Wesentlichen durch das Einstellen eines Bestromungsbereichs einer aktiven Zone erfolgt.
Gemäß zumindest einer Ausführungsform wird die
Passivierungsschicht direkt auf die Halbleiterschichtenfolge aufgebracht. Ferner wird bevorzugt die Metallschicht direkt auf die Passivierungsschicht aufgebracht. Damit weist die Metallschicht einen geringen Abstand zur
Halbleiterschichtenfolge auf, welcher im Wesentlichen der Dicke der Passivierungsschicht entspricht. Eine Dicke der Passivierungsschicht liegt bevorzugt bei mindestens 20 nm oder 40 nm und/oder bei höchstens 1000 nm oder 200 nm oder 100 nm.
Gemäß zumindest einer Ausführungsform formt die Metallschicht Seitenflächen der Emitterstränge nach. Das heißt, im
Querschnitt gesehen weist die Metallschicht die gleiche
Geometrie auf wie die Seitenflächen der
Halbleiterschichtenfolge. Die Metallschicht also an den
Seitenflächen als ein geometrischer Abdruck der
Emitterstränge aufgefasst werden.
Gemäß zumindest einer Ausführungsform sind die Facetten oder ist ein Teil der Facetten zu einer Strahlungsauskopplung aus den fertigen Halbleiterbauteilen eingerichtet. Ebenso ist es möglich, dass ein Teil der Facetten zur Reflexion der
Strahlung eingerichtet ist. Die Facetten können einzig aufgrund des Brechungsindexunterschieds zu einer Umgebung wirken. Alternativ ist es möglich, dass an den Facetten ganzflächig oder stellenweise reflektierende Schichten wie Bragg-Spiegel oder Antireflexschichten aufgebracht sind.
Lokal können auch strahlungsabsorbierende Schichten an den Facetten erzeugt sein. Ferner können die Facetten passiviert sein, um insbesondere eine Oxidation der Facetten zu
vermeiden .
Gemäß zumindest einer Ausführungsform stehen die Facetten nach dem Schritt F) und insbesondere in den fertigen
Halbleiterbauteilen über den zugehörigen Träger über. Der Überstand ist insbesondere in einer Richtung parallel zu einer Resonatorsachse der Halbleiterlaser vorhanden.
Beispielsweise beträgt der Überstand mindestens 2 ym oder 5 ym oder 10 ym. Alternativ oder zusätzlich liegt dieser Überstand bei höchstens 100 ym oder 50 ym oder 20 ym. Gemäß zumindest einer Ausführungsform werden vor dem Schritt C) an einer dem Aufwachssubstrat abgewandten Seite der
Halbleiterschichtenfolge jeweils Streifenwellenleiter
erzeugt. Die Streifenwellenleiter sind bevorzugt zu einer eindimensionalen Strahlführung in Richtung parallel zu den Emittersträngen eingerichtet, auch als Indexführung
bezeichnet. Über den Streifenwellenleiter ist je die
Resonatorsachse definiert. Dabei befinden sich die
Wellenleiterkontakte jeweils bevorzugt an dem zugehörigen Streifenwellenleiter .
Gemäß zumindest einer Ausführungsform ist eine dem
Aufwachssubstrat abgewandte Seite der
Halbleiterschichtenfolge im Bereich einer Bestromungsbreite der aktiven Zone der Halbleiterschichtenfolge plan. Somit können die fertigen Halbleiterbauteile als gewinngeführte Laser gestaltet sein. Es ist in diesem Fall kein
Streifenwellenleiter vorhanden. Bei gewinngeführten Lasern ist es möglich, dass an der dem Aufwachssubstrat abgewandten Seite der Halbleiterschichtenfolge Gräben in die
Halbleiterschichtenfolge geätzt werden, die nicht zu einer Wellenführung, sondern zu einer verstärkten Streuung von nicht entlang der Resonatorsachse verlaufender Strahlung eingerichtet sind.
Gemäß zumindest einer Ausführungsform wird zwischen den
Schritten D) und E) eine Füllschicht erzeugt. Die Füllschicht füllt die Lücken zwischen benachbarten Emittersträngen auf, insbesondere lückenlos und ohne Hohlräume zu bilden. Damit ist eine dem Aufwachssubstrat abgewandte Seite der
Füllschicht bevorzugt plan. Die Füllschicht kann als
Planarisierung ausgeführt sein. Bevorzugt ist die Füllschicht aus einem Oxid wie Siliziumoxid oder aus einem Nitrid wie Aluminiumnitrid .
Gemäß zumindest einer Ausführungsform wird nach dem Erzeugen der Füllschicht ein Hilfsträger an der Füllschicht
angebracht. Der Hilfsträger ist beispielsweise ein Glasträger oder ein Siliziumträger. Das Anbringen der Füllschicht an den Hilfsträger erfolgt bevorzugt über Siliziumoxid-Siliziumoxid- Direktbonden und damit verbindungsmittelfrei. Alternativ kann die Bondung auch mittels BCB (Benzocyclobuten) erfolgen.
Gemäß zumindest einer Ausführungsform wird vor oder mit dem Schritt A) zwischen der Halbleiterschichtenfolge und dem Aufwachssubstrat eine Ätzstoppschicht erzeugt. Bevorzugt ist das Aufwachssubstrat selektiv gegenüber der Ätzstoppschicht ätzbar. Beispielsweise liegt eine Ätzrate für das
Aufwachssubstrat um mindestens einen Faktor 100 oder 1000 oder 10000 höher als für die Ätzstoppschicht. Handelt es sich bei dem Aufwachssubstrat um ein GaAs-Substrat, so ist die Ätzstoppschicht bevorzugt aus AlGaAs mit einem
Aluminiumanteil von mindestens 20 %.
Gemäß zumindest einer Ausführungsform wird die
Ätzstoppschicht im Schritt B) aus den Lücken zwischen den Emittersträngen teilweise oder vollständig entfernt. Die verbleibenden Reste der Ätzstoppschicht werden bevorzugt im Schritt E) zwischen dem Ablösen des Aufwachssubstrats und dem Anbringen des Trägers entfernt.
Gemäß zumindest einer Ausführungsform wird an den
Unterseitenkontakten nach dem Entfernen der Reste der
Ätzstoppschicht und vor dem Anbringen des Trägers je
mindestens eine Kontaktschicht erzeugt. Die Kontaktschicht oder die Kontaktschichten sind bevorzugt aus je einem oder mehreren Metallen oder alternativ auch aus transparenten leitfähigen Oxiden. Bevorzugt handelt es sich bei der
mindestens einen Kontaktschicht um eine Metallschicht, insbesondere einen Metallschichtenstapel.
Gemäß zumindest einer Ausführungsform werden die
Kontaktschichten an den Unterseitenkontakten mit einer
Planarisierungsschicht abgedeckt. Bei der
Planarisierungsschicht handelt es sich um ein Oxid, wie
Siliziumoxid, oder alternativ auch um ein elektrische-s- isolierendes Nitrid. Des Weiteren können auch diamantartige Kohlenstoffschichten, kurz DLC, verwendet werden, um
beispielsweise eine bessere Wärmeabfuhr zu erzielen. Durch die Planarisierungsschicht können elektrische Kurzschlüsse vermieden werden.
Gemäß zumindest einer Ausführungsform wird der Träger mittels Direktbonden unmittelbar und flächig auf der
Planarisierungsschicht angebracht. Nachfolgend wird bevorzugt der Zwischenträger entfernt.
Gemäß zumindest einer Ausführungsform erstreckt sich die Metallschicht je beiderseits der zugehörigen Emitterstränge von den jeweiligen Wellenleiterkontakten bis in die
angrenzenden Lücken. Damit kann die Metallschicht im
Querschnitt gesehen die Halbleiterschichtenfolge symmetrisch umgeben .
Gemäß zumindest einer Ausführungsform sind pro Emittereinheit in Richtung senkrecht zu den Emittersträngen genau zwei oder drei der Durchkontaktierungen vorhanden. Im Falle von drei Durchkontaktierungen befindet sich die Durchkontaktierung für den Unterseitenkontakt der betreffenden Emittereinheit bevorzugt mittig zwischen den beiden Durchkontaktierungen für die Wellenleiterkontakte.
Gemäß zumindest einer Ausführungsform sind pro Emittereinheit in Richtung parallel zu den Emittersträngen, somit
insbesondere auch in Richtung parallel zur Resonatorsachse der Halbleiterlaser, je Unterseitenkontakt und/oder je
Wellenleiterkontakt nur eine Durchkontaktierung vorgesehen. Alternativ ist es möglich, dass für den Unterseitenkontakt und/oder für den Wellenleiterkontakt mehrere
Durchkontaktierungen vorgesehen sind. Diese
Durchkontaktierungen folgen bevorzugt entlang der
Resonatorsachse aufeinander, insbesondere in gerader Linie oder auch in einer gewundenen, beispielsweise sinusförmigen Linie .
Gemäß zumindest einer Ausführungsform ist die Metallschicht entlang der Emitterstränge pro Emittereinheit in mehrere elektrisch unabhängig voneinander ansteuerbare Teilbereiche unterteilt. Damit lässt sich die Halbleiterschichtenfolge in den Emittereinheiten bevorzugt abschnittsweise ansteuern. Alternativ oder zusätzlich gilt gleiches für die
Wellenleiterkontakte. Somit können pro Emittereinheit mehrere Wellenleiterkontakte und/oder Unterseitenkontakte vorliegen.
Gemäß zumindest einer Ausführungsform erstreckt sich die Metallschicht längs der Emitterstränge je zu mindestens 80 % oder 90 % oder 95 % oder vollständig entlang der
Emittereinheiten. Das heißt, die Seitenflächen der
Halbleiterschichtenfolge können längs der Emitterstränge und damit längs der Resonatorsachse der Halbleiterlaser
überwiegend oder vollständig von der Metallschicht bedeckt sein. Sind die Metallschicht und/oder die
Wellenleiterkontakte und/oder die Unterseitenkontakte
strukturiert, so liegen zwischen benachbarten Teilbereichen der Metallschicht bevorzugt nur schmale Streifen, die frei von der Metallschicht sind.
Weiterhin reicht die Metallschicht bevorzugt nicht bis an die Facetten der jeweiligen Emittereinheit heran. Beispielsweise liegt ein Abstand zwischen den Facetten und der Metallschicht längs der Resonatorsachse bei mindestens 1 ym oder 2 ym oder 5 ym und/oder bei höchstens 50 ym oder 20 ym oder 10 ym.
Reicht die Metallschicht nicht bis an die Facetten heran, ist ein Brechen der Halbleiterschichtenfolge und der
Emitterstränge vereinfacht.
Gemäß zumindest einer Ausführungsform sind mehrere der
Emittereinheiten in Richtung senkrecht zu den Emittersträngen elektrisch in Serie verschaltet. Dies ist durch eine
entsprechende Strukturierung der Durchkontaktierungen und zugehöriger elektrischer Querverbindungen möglich. Dabei verbleibt der Träger im Schritt F) bevorzugt nur zwischen in Serie geschalteten Emittereinheiten zwischen benachbarten Emittersträngen. Zwischen benachbarten Emittersträngen, deren zugehörige Emittereinheiten nicht in Serie geschaltet werden, wird der Träger im Schritt F) bevorzugt vollständig entfernt.
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil wird mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Halbleiterbauteils sind daher auch für das Verfahren
offenbart und umgekehrt. In mindestens einer Ausführungsform ist das Halbleiterbauteil oberflächenmontierbar und weist einen Träger auf, in dem sich mehrere elektrische Durchkontaktierungen befinden. Auf dem Träger ist eine Halbleiterschichtenfolge mit einer aktiven Zone zur Strahlungserzeugung angebracht. Eine
Passivierungsschicht bedeckt Seitenflächen der
Halbleiterschichtenfolge vollständig und lässt einen den Träger abgewandten Wellenleiterkontakt teilweise oder
vollständig frei. Eine oder mehrere Metallschichten reichen von dem Wellenleiterkontakt bis zum Träger. Die
Durchkontaktierungen kontaktieren die Metallschicht und einen dem Träger zugewandten Unterseitenkontakt der
Halbleiterschichtenfolge elektrisch. Eine Facette der
Halbleiterschichtenfolge zur Strahlungsauskopplung steht über den Träger über, in Richtung parallel zu einer Resonatorachse des Halbleiterbauteils. Die Metallschicht formt die
Seitenflächen der Emitterstränge nach, sodass ein mittlerer Abstand zwischen der Metallschicht und der
Halbleiterschichtenfolge bei höchstens 1 ym oder 0,5 ym liegt, insbesondere im Querschnitt gesehen.
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen: Figuren 1A bis II schematische Schnittdarstellungen von Verfahrensschritten eines hier beschriebenen Verfahrens,
Figur 1J eine schematische Schnittdarstellung einer
Durchkontaktierung für hier beschriebene optoelektronische Halbleiterbauteile,
Figur 1K eine schematische Schnittdarstellung eines
Verfahrensschritts eines hier beschriebenen Verfahrens,
Figur 1L eine schematische Draufsicht und zwei zugehörige Schnittdarstellungen zu einem Verfahrensschritt eines hier beschriebenen Verfahrens,
Figur IM eine schematische Draufsicht auf einen
Verfahrensschritt eines hier beschriebenen Verfahrens,
Figur IN eine schematische Schnittdarstellung eines
Verfahrensschritts eines hier beschriebenen Verfahrens,
Figur 2 eine schematische Schnittdarstellung einer
Abwandlung eines Herstellungsverfahrens,
Figur 3 eine schematische Schnittdarstellung eines
Ausführungsbeispiels eines hier beschriebenen
optoelektronischen Halbleiterbauteils ,
Figur 4 eine schematische Schnittdarstellung einer
Abwandlung eines Halbleiterbauteils,
Figuren 5 bis 8 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen
optoelektronischen Halbleiterbauteilen, und Figur 9 schematische Draufsichten auf Ausführungsbeispiele von hier beschriebenen optoelektronischen
Halbleiterbauteilen.
In Figur 1 ist ein Ausführungsbeispiel eines
Herstellungsverfahrens für optoelektronische
Halbleiterbauteile 1 gezeigt. Gemäß Figur 1A wird ein
Aufwachssubstrat 2 bereitgestellt. Das Aufwachssubstrat 2 ist etwa ein GaAs-Substrat .
Auf dem Aufwachssubstrat 2 wird optional eine Ätzstoppschicht 22 hergestellt. Die Ätzstoppschicht 22 ist zum Beispiel aus AlGaAs mit einem Aluminiumanteil von 30 %.
Auf der Ätzstoppschicht 22 wird eine Halbleiterschichtenfolge 3 epitaktisch gewachsen. Die Halbleiterschichtenfolge 3 umfasst eine aktive Zone 33 und basiert beispielsweise auf dem Materialsystem AlInGaAs.
Optional werden an einer dem Aufwachssubstrat 2 abgewandten Seite der Halbleiterschichtenfolge 3 mehrere
Streifenwellenleiter 35 durch Ätzen erzeugt. Die
Streifenwellenleiter 35 erstrecken sich in Richtung senkrecht der Zeichenebene in Figur 1A, ebenso wie durch die
Streifenwellenleiter 35 definierte Resonatorachsen.
Im Verfahrensschritt der Figur 1B wird die
Halbleiterschichtenfolge 3 zu sich senkrecht zur Zeichenebene erstreckenden Emittersträngen 11 strukturiert. Jeder der Emitterstränge 11 verfügt bevorzugt über einen der
Streifenwellenleiter 35. Zwischen benachbarten
Emittersträngen 11 werden Lücken 12 gebildet, in denen das Aufwachssubstrat 2 oder, anders als in Figur 1B dargestellt, die Ätzstoppschicht 22 freiliegt.
Eine Höhe Hl der Halbleiterschichtenfolge 3 zusammen mit der Ätzstoppschicht 22 liegt bei ungefähr 3 ym. Eine Höhe H2 des Streifenwellenleiters 35 beträgt beispielsweise 0,5 ym. Die aktive Zone 33 kann unterhalb des Streifenwellenleiters 35 liegen. Eine Dicke der Ätzstoppschicht 22 beträgt
insbesondere mindestens 100 nm und/oder höchstens 1000 nm.
Ein Abstand Dl zwischen benachbarten Emittersträngen 11 liegt bevorzugt bei mindestens 20 ym und/oder bei höchstens 100 ym, beispielsweise bei um 50 ym und ist damit vergleichsweise groß. Eine Breite D2 der Emitterstränge 11 beträgt bevorzugt mindestens 100 ym.
In Figur IC ist gezeigt, dass eine Passivierungsschicht 4 erzeugt wird. Die Passivierungsschicht 4 ist beispielsweise aus Siliziumdioxid und verfügt über eine Dicke insbesondere zwischen 100 nm und 500 nm. Die vergleichsweise dünne
Passivierungsschicht 4 lässt das Aufwachssubstrat 2
stellenweise in den Lücken 12 frei. Ebenso ist der
Streifenwellenleiter 35 frei von der Passivierungsschicht 4, sodass dort ein Wellenleiterkontakt 51 an einer
Halbleiterkontaktschicht gebildet wird.
Gemäß Figur ID werden Metallschichten 50 erzeugt, die auf der Passivierungsschicht 4 sowie auf den Wellenleiterkontakten 51 liegen. In der linken Seite der Figur ID ist gezeigt, dass mehrere Metallschichten 50a, 50b, 50c vorhanden sind. Die Metallschicht 50a ist auf den Wellenleiterkontakt 51
beschränkt. Bei der Metallschicht 50a handelt es sich
beispielsweise um eine Platinschicht. Die übrigen Metallschichten 50b, 50c verlaufen deckungsgleich zueinander von dem Streifenwellenleiter 35 aus bis in die Lücken 12. Die Metallschichten 50b, 50c sind beispielsweise aus Titan,
Platin, Palladium oder Gold. Demgegenüber ist in Figur ID, rechte Seite, lediglich eine einzige Metallschicht 50
vorhanden. Die Konfiguration in der linken Hälfte der Figur ID ist bevorzugt.
Um elektrische Kurzschlüsse zu vermeiden, erstreckt sich die Metallschicht 50 nicht durchgehend über die Emitterstränge 11 hinweg. Ein Abstand D4 zwischen den Metallschichten 50 benachbarter Emitterstränge 11 liegt bevorzugt bei mindestens 2 ym oder 5 ym und/oder bei höchstens 20 ym oder 10 ym. Eine Breite D3, innerhalb der die Metallschicht 50 mit dem
Aufwachssubstrat 2 in Kontakt steht, liegt bevorzugt bei mindestens 10 ym und/oder bei höchstens 40 ym. Eine Dicke der Metallschichten 50a, 50b, 50c zusammengenommen oder der
Metallschicht 50 beträgt zum Beispiel mindestens 0,3 ym und/oder höchstens 5 ym.
Im Schritt der Figur IE wird eine Füllschicht 70 erzeugt, beispielsweise aus Siliziumdioxid. Über die Füllschicht 70 wird eine Planarisierung erreicht. Eine Höhe H3, mit der die Füllschicht 70 die Metallschicht 50 überragt, beträgt
bevorzugt mindestens 0,2 ym oder 0,5 ym und/oder höchstens 2 ym oder 1 ym.
Beispielsweise über Direktbonden wird flächig auf die
Füllschicht 70 ein Hilfsträger 71, insbesondere aus Silizium, aufgebracht .
In Figur 1F ist das Aufwachssubstrat 2 entfernt. Das
Entfernen des Aufwachssubstrats 2 erfolgt bevorzugt über Schleifen und nasschemisches Ätzen, wobei die Ätzstoppschicht 22 bevorzugt das Ätzen stoppt. Nach dem Entfernen des
Aufwachssubstrats 2 kann auch die Ätzstoppschicht 22 entfernt werden. Alternativ kann die Ätzstoppschicht 22 an der übrigen Halbleiterschichtenfolge 3 verbleiben.
Damit wird gegenüber dem Wellenleiterkontakt 51 je ein
Unterseitenkontakt 52 gebildet. Die Passivierungsschicht 4 kann die Unterseitenkontakte 52 in Richtung weg von den
Wellenleiterkontakten 51 überragen.
Im Schritt der Figur IG wird an den Unterseitenkontakten 52 jeweils eine Kontaktschicht 54 erzeugt. Bei der
Kontaktschicht 54 kann es sich um eine einzige Schicht handeln, siehe die linke Seite in Figur IG, oder, bevorzugt, um einen Schichtenstapel, siehe die rechte Seite in Figur IG. die Kontaktschicht 54 ist bevorzugt eine metallische Schicht oder ein metallischer Schichtenstapel.
Nachfolgend wird eine Planarisierungsschicht 73 aufgebracht, die die Kontaktschicht 54 sowie die Passivierungsschicht 4 und auch die Metallschicht 50 vollständig und plan bedeckt. Die Planarisierungsschicht 73 ist elektrisch isolierend und beispielsweise aus Siliziumdioxid.
Daraufhin wird, siehe Figur 1H, ein Träger 6 angebracht. Der Träger 6 wird bevorzugt über Direktbonden an der
Planarisierungsschicht 73 befestigt. Bei dem Träger 6 handelt es sich bevorzugt um einen dotierten oder auch um einen undotierten Siliziumträger. Der Träger 6 weist nach einem optionalen Dünnungsprozess beispielsweise eine Dicke zwischen 60 ym und 250 ym auf. Gemäß Figur II werden durch den Träger 6 hindurch mehrere elektrische Durchkontaktierungen 53 erzeugt. Über die
Durchkontaktierungen 53 wird einerseits die Metallschicht 50 und damit die Wellenleiterkontakte 51 elektrisch kontaktiert. Zum anderen werden die Kontaktschichten 54 an den
Unterseitenkontakten 52 elektrisch angeschlossen. Durch die Durchkontaktierungen 53 werden auch elektrische
Kontaktflächen 55 zur externen elektrischen Kontaktierung gebildet .
Der Hilfsträger kann im Schritt der Figur II bereits entfernt sein oder auch, anders als dargestellt, noch vorhanden sein.
In Figur 1J ist exemplarisch eine der Durchkontaktierungen 53 detaillierter gezeichnet. Insbesondere als Zylindermantel ist eine elektrische Isolierung 56 vorhanden, beispielsweise aus Siliziumdioxid. Eine Dicke der Isolierung 76 liegt
beispielsweise zwischen 10 nm und 500 nm, bevorzugt um
100 nm. Innen an der Isolierung 76 wird eine erste
Saatschicht 77 erzeugt, beispielsweise mittels Sputtern oder CVD (Chemische Gasphasenabscheidung) . Die erste Saatschicht
77 ist etwa aus Wolfram, Tantal, Titan, Titannitrid,
Tantalnitrid, Kupfer oder Titanwolframnitrid.
Ausgehend von der ersten Saatschicht 77 wird eine Füllung 78 erzeugt, beispielsweise galvanisch oder über CVD. Die Füllung
78 kann den Bereich innerhalb der Isolierung 76 vollständig oder auch nur teilweise, insbesondere in Form eines
Zylindermantels, ausfüllen. Die Füllung 78 ist beispielsweise aus Wolfram, Kupfer oder Nickel.
Entsprechend wird senkrecht dazu eine zweite Saatschicht 79 erzeugt, auf die die elektrischen Kontaktflächen 55 aufgebracht werden. Über die Kontaktflachen 55 ist das fertige Halbleiterbauteil 1 extern elektrisch kontaktierbar.
In Figur 1K ist gezeigt, dass an der Füllschicht 70 eine Expansionsfolie 8 aufgebracht wird.
In Figur 1L ist eine Aufsicht auf die Kontaktflachen 55 gezeigt, sowie, durch die Pfeile und Strich-Linien markiert, zwei zugehörige Schnittdarstellungen. Der Träger 6 ist entlang von Gitternetzlinien entfernt. Hierdurch werden einzelne Emittereinheiten 13 definiert. Pro Emittereinheit 13 sind beispielsweise zwei der Kontaktflachen 55 vorhanden.
Somit werden die Emitterstränge 11, die von den Lücken 12 separiert sind, in Längsrichtung je in mehrere der
Emittereinheiten 13 unterteilt. Dabei verlaufen die
Emitterstränge 11 gemäß Figur 1L noch durchgehend von links nach rechts, ebenso wie die Lücken 12, also parallel zu
Resonatorachsen 37 der Halbleiterbauteile 1. Das heißt, die Halbleiterschichtenfolge 3 ist im Bereich der Emitterstränge 11 gemäß Figur 1L noch nicht unterteilt. Dies ist in der Schnittdarstellung in Figur 1L oben rechts zu erkennen. Der Schnittdarstellung in Figur 1L oben links ist zu entnehmen, dass der Träger 6 zwischen benachbarten Emittersträngen 11 im Bereich der Lücken 12 zerteilt ist. Damit wird eine Vielzahl von beispielsweise rechteckigen Teilbereichen des Trägers 6 erzeugt, je ein Teilbereich für jedes Halbleiterbauteil 1.
Daraufhin erfolgt ein Vereinzeln zu den Halbleiterbauteilen 1 über Brechen, sodass die Emitterstränge 11 in die
Emittereinheiten 13 unterteilt werden. Weiterhin erfolgt eine Expansion über die Expansionsfolie 8, siehe Figur IM. Das Brechen ist in Figur IN näher erläutert. Entlang der Emitterstränge 11 wird zwischen den Teilgebieten des Trägers 6 für die noch zusammenhängenden Emittereinheiten 13 ein Werkzeug wie ein Brechmesser 85 angesetzt, wodurch mittels Brechen Facetten 31 erzeugt werden.
Dadurch, dass der Träger 6 zuvor im Bereich der Facetten 31 entfernt wurde, steht die Halbleiterschichtenfolge 3 an den Facetten 31 über den jeweils zugehörigen Träger 6 über. Ein Überstand E liegt beispielsweise bei ungefähr 5 ym. bevorzugt sind auch die Metallschicht 50 und die in Figur IN nicht gezeichneten Kontaktschichten 54 von den Facetten 51
zurückversetzt, beispielsweise um mindestens 1 ym oder 2 ym und/oder um höchstens 10 ym oder 3 ym. Weiterhin reichen auch die Kontaktflächen 55 nicht bis an die Facetten 31.
In Figur 2 ist eine Abwandlung gezeigt. Gemäß Figur 2 erfolgt das Brechen mit dem Werkzeug 85, wenn das Aufwachssubstrat 2 sowie Metallisierungen 65 noch vorhanden sind. Damit muss beim Verfahren, wie in Verbindung mit Figur 2 illustriert, auch das Aufwachssubstrat 2 sowie die Metallisierungen 65 zerteilt werden. Dies bedeutet einen erhöhten Aufwand und führt zu einem Risiko eines größten Ausschusses beim
Erstellen der Facetten.
In Figur 3 ist ein fertiges Halbleiterbauteil 1 in montiertem Zustand an einer Montageplattform 9 gezeigt. Das
Halbleiterbauteil 1 ist oberflächenmontierbar und
bonddrahtfrei angeschlossen.
Demgegenüber ist bei der Abwandlung der Figur 4 ein Bonddraht 91 nötig, um die elektrische Kontaktierung an der
Montageplattform 9 zu erreichen. Beim Ausführungsbeispiel der Figur 5 sind mehrere der
Emittereinheiten 13 monolithisch in der Füllschicht und an dem zusammenhängenden Träger 6 integriert. Das
Halbleiterbauteil 1 weist somit mehrere der Emittereinheiten 13 auf. Über die Durchkontaktierungen 53 und die
Kontaktflächen 55 können die einzelnen Emittereinheiten 13 elektrisch unabhängig voneinander kontaktiert werden.
Zwischen benachbarten Emittereinheiten 11 befinden sich die Lücken 12, die mit dem Füllmaterial 70 aufgefüllt sind.
Demgegenüber sind in Figur 6 mehrere der Halbleiterbauteile
I, wie etwa in Figur 3 gezeigt, einzeln und platzsparend auf der Montageplattform 9 angebracht.
In Figur 7 ist illustriert, dass die Emittereinheiten 13 über die Kontaktflächen 55b, die sich zwischen benachbarte
Emittereinheiten 13 erstrecken, elektrisch in Serie
geschaltet sind. Anodenkontakte und Kathodenkontakte werden durch die randständigen Kontaktflächen 55a, 55c gebildet.
Eine elektrische Parallelschaltung dagegen lässt sich etwa erzielen, dass sich die Metallschicht 50 durchgehend über alle Emitterbereiche 13 erstreckt und die
Durchkontaktierungen 53, 55 entsprechend gestaltet sind.
In den bisherigen Ausführungsbeispielen ist entlang der
Emitterstränge 11 pro Emittereinheit 13 nur eine der
Durchkontaktierungen 53 vorhanden, siehe auch Figur IN.
Ferner ist in Querrichtung, senkrecht zu den Emittersträngen
II, für den Unterseitenkontakt 52 sowie den
Wellenleiterkontakt 51 ebenfalls je nur eine
Durchkontaktierung 53 vorhanden, sodass wie in Figur 6 gezeigt in Querrichtung pro Emittereinheit 13 genau zwei Durchkontaktierungen vorliegen. Diese Konfiguration ist nicht zwingend. So können beispielsweise in Querrichtung zwei Durchkontaktierungen pro Emittereinheit 13 für die
Metallschicht 50 vorhanden sein, siehe Figur 8A. Die äußeren Durchkontaktierungen 53 sowie die Metallschicht 50 sind bevorzugt symmetrisch zu der Halbleiterschichtenfolge 3 mit dem Streifenwellenleiter 35 angeordnet.
In den bisherigen Ausführungsbeispielen handelt es sich bei dem Halbleiterbauteil 1 jeweils um einen kantenemittierenden Stegwellenleiterlaser. Dies ist nicht zwingend erforderlich, siehe Figur 8B. So kann das Halbleiterbauteil 1 auch als gering geführter Laser ohne Stegwellenleiter gestaltet sein.
Die in Verbindung mit den Figuren 8A und 8B dargestellte Art der Kontaktierung kann auch in allen anderen
Ausführungsbeispielen entsprechend herangezogen werden.
In Figur 9 sind verschiedene Konfigurationen für die
Durchkontaktierungen 53 sowie die elektrischen Kontaktflachen 55 gezeigt. Diese Bauformen können in gleicher Weise für die Ausführungsbeispiele der Figuren 1 bis 8 angewendet werden.
Gemäß Figur 9A sind längs der Resonatorachsen 37, also längs der Emitterstränge 11 und senkrecht zu den Facetten 31 mehrere der Durchkontaktierungen 53 vorhanden. Dies gilt für beide Kontaktflächen 55.
Demgegenüber, siehe Figur 9B, sind die Durchkontaktierungen 53 nicht näherungsweise kreisförmig, in Draufsicht gesehen, sondern langgestreckt gestaltet. Pro Kontaktfläche 55 ist in diesem Fall beispielsweise genau eine der Durchkontaktierungen 53 vorhanden, die sich jedoch über einen Großteil der Kontaktflachen 55 entlang der Resonatorachse 37 hinweg erstreckt.
In Figur 9C ist die Kontaktflache 55 für den
Wellenleiterkontakt 51 in mehrere Teilbereiche 56 unterteilt. Auch die Metallschicht, in Figur 9C nicht gezeichnet, kann entsprechend unterteilt sein. Beispielsweise ist pro
Teilbereich 56 eine der Durchkontaktierungen 53 vorhanden. Damit kann die Halbleiterschichtenfolge 3 längs der
Resonatorachse 37 in den Teilbereichen 56 jeweils unabhängig voneinander angesteuert werden.
In Figur 9D ist eine Konfiguration der Kontaktflächen 55 insbesondere für den Fall gezeigt, dass in Querrichtung mehrere Anschlüsse für die Metallschicht 50 vorhanden sind, vergleiche Figur 8A oder Figur 8B. Beispielsweise ist die Kontaktfläche 55 für die beiden äußeren Durchkontaktierungen 53 für den Wellenleiterkontakt 51 U-förmig oder auch,
abweichend von der Darstellung in Figur 9D, rahmenförmig gestaltet. Die innenliegende Kontaktfläche 55, beispielsweise für den Unterseitenkontakt 52, kann rechteckig ausgeführt sein .
Die in den Figuren gezeigten Komponenten folgen, sofern nicht anders kenntlich gemacht, bevorzugt in der angegebenen
Reihenfolge jeweils unmittelbar aufeinander. Sich in den Figuren nicht berührende Schichten sind bevorzugt voneinander beabstandet. Soweit Linien parallel zueinander gezeichnet sind, sind die entsprechenden Flächen bevorzugt ebenso parallel zueinander ausgerichtet. Ebenfalls, soweit nicht anders kenntlich gemacht, sind die relativen Positionen der gezeichneten Komponenten zueinander in den Figuren korrekt wiedergegeben .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 130 131.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste
1 optoelektronisches Halbleiterbauteil
11 Emitterstrang
12 Lücke
13 Emittereinheit
2 Aufwachssubstrat
22 Ätzstoppschicht
3 Halbleiterschichtenfolge
30 Seitenfläche der Halbleiterschichtenfolge
31 Facette
33 aktive Zone
35 Streifenwellenleiter
37 Resonatorachse
4 Passivierungsschicht
50 Metallschicht
51 Wellenleiterkontakt
52 Unterseitenkontakt
53 Durchkontaktierung
54 Kontaktschicht
55 elektrische Kontaktflache
56 Teilbereich
65 Metallisierung
6 Träger
70 Füllschicht
71 Hilfsträger
73 Planarisierungsschicht
74 elektrische Isolationsschicht
76 elektrische Isolierung
77 erste Saatschicht
78 Füllung
79 zweite Saatschicht
8 Expansionsfolie 85 Brechmesser 9 Montageplattform 91 Bonddraht
D Breite
E Überstand
H Höhe

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
A) Aufwachsen einer Halbleiterschichtenfolge (3) zur
Strahlungserzeugung auf ein Aufwachssubstrat (2),
B) Strukturieren der Halbleiterschichtenfolge (3) zu
Emittersträngen (11), sodass die Halbleiterschichtenfolge (3) in Lücken (12) zwischen benachbarten Emittersträngen (11) entfernt wird,
C) Aufbringen einer Passivierungsschicht (4), wobei die
Halbleiterschichtenfolge (3) an dem Aufwachssubstrat (2) abgewandten Wellenleiterkontakten (51) und die Lücken (12) zumindest teilweise frei bleiben,
D) Erzeugen mindestens einer Metallschicht (50), die von den Wellenleiterkontakten (51) bis in die Lücken (12) reicht,
E) Ersetzen des Aufwachssubstrats (2) durch einen Träger (6),
F) Erstellen von Durchkontaktierungen (53) im Träger (6), sodass die Metallschicht (50) und dem Träger (6) zugewandte Unterseitenkontakte (52) der Halbleiterschichtenfolge (3) elektrisch kontaktiert werden sowie Entfernen des Trägers (6) zwischen zumindest einigen der Emitterstränge (11) und zwischen entlang der Emitterstränge (11) aufeinanderfolgenden Emittereinheiten (13), und
G) Brechen der Halbleiterschichtenfolge (3) zwischen den Emittereinheiten (13), sodass Facetten (31) entstehen.
2. Verfahren nach dem vorhergehenden Anspruch,
wobei
- die Halbleiterbauteile (1) kantenemittierende Laser sind,
- die Passivierungsschicht (4) direkt auf die
Halbleiterschichtenfolge (3) und die Metallschicht (50) direkt auf die Passivierungsschicht (4) aufgebracht werden, und
- die Metallschicht (50) Seitenflächen (30) der
Emitterstränge (11) nachformt.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mindestens ein Teil der Facetten (4) zu einer
Strahlungsauskopplung aus den fertigen Halbleiterbauteilen (1) eingerichtet ist,
wobei die Facetten (4) nach dem Schritt G) um mindestens 2 ym und um höchstens 50 ym über den zugehörigen Träger (6) überstehen .
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor dem Schritt C) an einer dem Aufwachssubstrat (2) abgewandten Seite der Halbleiterschichtenfolge (3)
Streifenwellenleiter (35) erzeugt werden, die zu einer eindimensionalen Strahlungsführung in Richtung parallel zu den Emittersträngen (11) eingerichtet sind,
wobei sich die Wellenleiterkontakte (51) je an dem
zugehörigen Streifenwellenleiter (35) befinden.
5. Verfahren nach einem der Ansprüche 1 bis 3,
bei dem eine dem Aufwachssubstrat (2) abgewandte Seite der Halbleiterschichtenfolge (3) im Bereich einer
Bestromungsbreite einer aktiven Zone (33) der
Halbleiterschichtenfolge (3) plan ist, sodass die fertigen Halbleiterbauteile (1) gewinngeführte Laser sind.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zwischen den Schritten D) und E)
- eine Füllschicht (70) erzeugt wird, die die Lücken (12) auffüllt, sodass eine dem Aufwachssubstrat (2) abgewandte Seite der Füllschicht (70) plan ist, und nachfolgend - auf die Füllschicht (70) ein Hilfsträger (71) angebracht wird .
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor oder mit dem Schritt A) zwischen der
Halbleiterschichtenfolge (3) und dem Aufwachssubstrat (2) eine Ätzstoppschicht (22) erzeugt wird,
wobei die Ätzstoppschicht (22) im Schritt B) aus den Lücken (12) entfernt wird und verbleibende Reste der Ätzstoppschicht (22) im Schritt E) zwischen einem Ablösen des
Aufwachssubstrats (2) und einem Anbringen des Trägers (6) entfernt werden.
8. Verfahren nach dem vorhergehenden Anspruch,
wobei nach dem Entfernen der Reste der Ätzstoppschicht (22) und vor dem Anbringen des Trägers (6)
- an den Unterseitenkontakten (52) je mindestens eine
Kontaktschicht (54) erzeugt wird, und
- die Kontaktschichten (54) mit einer Planarisierungsschicht (73) abgedeckt werden.
9. Verfahren nach dem vorhergehenden Anspruch,
wobei der Träger (6) mittels Direktbonden unmittelbar und flächig auf der Planarisierungsschicht (73) angebracht wird und nachfolgend der Zwischenträger (71) entfernt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich die Metallschicht (50) je beiderseits der
Emitterstränge (11) von den jeweiligen Wellenleiterkontakten (51) bis in die angrenzenden Lücken (12) erstreckt, sodass die Emitterstränge (11) im Bereich der
Halbleiterschichtenfolge (3) im Querschnitt gesehen
symmetrisch von der Metallschicht (50) umgeben sind.
11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem pro Emittereinheit (13) in Richtung senkrecht zu den Emittersträngen (11) genau zwei der Durchkontaktierungen (53) erstellt werden.
12. Verfahren nach einem der Ansprüche 1 bis 10,
bei dem pro Emittereinheit (13) in Richtung senkrecht zu den Emittersträngen (11) drei der Durchkontaktierungen (53) erstellt werden, wobei sich die Durchkontaktierung (53) für die Unterseitenkontakte (52) je mittig zwischen den beiden Durchkontaktierungen (53) für die Wellenleiterkontakte (51) befindet .
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem pro Emittereinheit (13) in Richtung parallel zu den Emittersträngen (11) je Unterseitenkontakt (52) und je
Wellenleiterkontakt (51) nur eine Durchkontaktierung (53) vorgesehen ist.
14. Verfahren nach einem der Ansprüche 1 bis 12,
bei dem pro Emittereinheit (13) in Richtung parallel zu den Emittersträngen (11) je Unterseitenkontakt (52) und/oder je Wellenleiterkontakt (51) mehrere der Durchkontaktierungen (53) vorgesehen sind.
15. Verfahren nach dem vorhergehenden Anspruch,
wobei entlang der Emitterstränge (11) pro Emittereinheit (13) die Metallschicht (50) und/oder die Wellenleiterkontakte (51) in mehrere elektrisch unabhängig voneinander ansteuerbare Teilbereiche (56) unterteilt ist.
16. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich die Metallschicht (50) längs der Emitterstränge (11) je zu mindestens 90 % entlang der Emittereinheiten (13) erstreckt .
17. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschichtenfolge (3) auf InAlGaAs basiert, das Aufwachssubstrat (2) ein GaAs-Substrat ist und der Träger (6) ein Silizium-Substrat ist.
18. Verfahren nach einem der vorhergehenden Ansprüche, bei dem mehrere der Emittereinheiten (13) in Richtung
senkrecht zu den Emittersträngen (11) elektrisch in Serien verschaltet werden,
wobei nur zwischen in Serie geschalteten Emittereinheiten (13) der Träger (6) im Schritt F) zwischen benachbarten
Emittersträngen (11) verbleibt.
19. Oberflächenmontierbares optoelektronisches
Halbleiterbauteil (1), das mit einem Verfahren nach einem der vorherigen Ansprüche hergestellt ist, aufweisend:
- einen Träger (6), in dem sich mehrere elektrische
Durchkontaktierungen (53) befinden,
- eine Halbleiterschichtenfolge (3) auf dem Träger (6) mit einer aktiven Zone (33) zur Strahlungserzeugung,
- eine Passivierungsschicht (4), die Seitenflächen (30) der Halbleiterschichtenfolge (3) vollständig bedeckt und die einen dem Träger (6) abgewandten Wellenleiterkontakt (51) zumindest teilweise frei lässt,
- mindestens eine Metallschicht (50), die von dem
Wellenleiterkontakt (51) bis zum Träger (6) reicht,
wobei
- die Durchkontaktierungen (53) die Metallschicht (50) und einen dem Träger (6) zugewandten Unterseitenkontakt (52) der Halbleiterschichtenfolge (3) elektrisch kontaktieren,
- eine Facette (31) der Halbleiterschichtenfolge (3) zur Strahlungsauskopplung über den Träger (6) über steht, und - die Metallschicht (50) die Seitenflächen (30) nachformt, sodass ein mittlerer Abstand zwischen der Metallschicht (50) und der Halbleiterschichtenfolge (3) bei höchstens 1 ym liegt.
PCT/EP2018/082865 2017-12-15 2018-11-28 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil WO2019115234A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020526447A JP7047094B2 (ja) 2017-12-15 2018-11-28 オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
US16/772,740 US11127877B2 (en) 2017-12-15 2018-11-28 Method for producing optoelectric semiconductor components, and optoelectronic semiconductor component
CN201880069141.5A CN111630734B (zh) 2017-12-15 2018-11-28 用于制造光电子半导体组件的方法和光电子半导体组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017130131.3A DE102017130131B4 (de) 2017-12-15 2017-12-15 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102017130131.3 2017-12-15

Publications (1)

Publication Number Publication Date
WO2019115234A1 true WO2019115234A1 (de) 2019-06-20

Family

ID=64556924

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/082865 WO2019115234A1 (de) 2017-12-15 2018-11-28 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronsches halbleiterbauteil

Country Status (5)

Country Link
US (1) US11127877B2 (de)
JP (1) JP7047094B2 (de)
CN (1) CN111630734B (de)
DE (1) DE102017130131B4 (de)
WO (1) WO2019115234A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125430A1 (de) 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
US10374386B1 (en) * 2018-06-07 2019-08-06 Finisar Corporation Chip on carrier
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
DE102019129327A1 (de) * 2019-10-30 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
CN111585170B (zh) * 2020-05-21 2021-07-13 四川大学 一种半导体激光器及其制作方法
CN112134138A (zh) * 2020-08-18 2020-12-25 华芯半导体科技有限公司 高功率vcsel芯片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
US20030031218A1 (en) * 2001-08-13 2003-02-13 Jang-Hun Yeh VCSEL structure and method of making same
US20090294789A1 (en) * 2008-05-27 2009-12-03 Sony Corporation Light emitting device and method of manufacturing light emitting device
US20110193056A1 (en) * 2010-02-11 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical LED Chip Package on TSV Carrier
US20160372893A1 (en) * 2014-02-10 2016-12-22 Soraa Laser Diode, Inc. Manufacturable rgb laser diode source
US9698566B1 (en) * 2016-04-07 2017-07-04 Mitsubishi Electric Corporation Optical module

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671334B2 (ja) * 1987-12-10 1997-10-29 ソニー株式会社 半導体レーザの電極構造
JP3215297B2 (ja) * 1995-07-18 2001-10-02 沖電気工業株式会社 半導体発光素子の製造方法
JP2910914B2 (ja) * 1995-12-14 1999-06-23 日本電気株式会社 半導体レーザアレイ
JPH09298339A (ja) 1996-04-30 1997-11-18 Rohm Co Ltd 半導体レーザの製法
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP4360071B2 (ja) * 2002-05-24 2009-11-11 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
EP1784898A4 (de) 2004-07-30 2009-11-11 Novalux Inc Vorrichtung, system und verfahren zur sperrschichtisolation von gruppen von oberflächenemissionslasern:
JP4817673B2 (ja) 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
DE102006033502A1 (de) * 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
JP2009212179A (ja) 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
US8653542B2 (en) 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
JP5659903B2 (ja) 2011-03-29 2015-01-28 ソニー株式会社 発光素子・受光素子組立体及びその製造方法
CN103582958B (zh) 2011-06-01 2018-09-07 亮锐控股有限公司 将发光器件附着到支撑衬底的方法
DE102013111496A1 (de) * 2013-10-18 2015-04-23 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
US9520697B2 (en) 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
DE102014110071A1 (de) * 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN104167485A (zh) 2014-08-21 2014-11-26 中国科学院半导体研究所 一种自支撑led阵列光源结构
DE102015116970A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
DE102016125430A1 (de) 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
US20030031218A1 (en) * 2001-08-13 2003-02-13 Jang-Hun Yeh VCSEL structure and method of making same
US20090294789A1 (en) * 2008-05-27 2009-12-03 Sony Corporation Light emitting device and method of manufacturing light emitting device
US20110193056A1 (en) * 2010-02-11 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical LED Chip Package on TSV Carrier
US20160372893A1 (en) * 2014-02-10 2016-12-22 Soraa Laser Diode, Inc. Manufacturable rgb laser diode source
US9698566B1 (en) * 2016-04-07 2017-07-04 Mitsubishi Electric Corporation Optical module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WONG W S ET AL: "THE INTEGRATION OF INXGA1-XN MULTIPLE-QUANTUM-WELL LASER DIODES WITH COPPER SUBSTRATES BY LASER LIFT-OFF", JAPANESE JOURNAL OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, JP, vol. 39, no. 12A, PART 02, 1 December 2000 (2000-12-01), pages L1203 - L1205, XP001025269, ISSN: 0021-4922, DOI: 10.1143/JJAP.39.L1203 *

Also Published As

Publication number Publication date
CN111630734B (zh) 2023-01-06
DE102017130131A1 (de) 2019-06-19
JP2021502711A (ja) 2021-01-28
CN111630734A (zh) 2020-09-04
US20200328324A1 (en) 2020-10-15
JP7047094B2 (ja) 2022-04-04
DE102017130131B4 (de) 2021-08-19
US11127877B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
DE102017130131B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE19953609B4 (de) Dickenanpassen von waferverbundenen AlxGayInzN-Strukturen durch Laserschmelzen
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE102016125857B4 (de) Halbleiterlaserdiode
DE19953588A1 (de) Waferverbundene Al¶x¶Ga¶y¶In¶z¶N-Strukturen
DE112013006065B4 (de) Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE10000088A1 (de) Mittels Substratentfernung hergestellte optische In¶x¶Al¶y¶Ga¶z¶N-Emitter
DE102007062046B4 (de) Lichtemittierende Bauelementeanordnung, lichtemittierendes Bauelement sowie Verfahren zum Herstellen einer Mehrzahl von lichtemittierenden Bauelementen
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102005053274A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
EP2248235A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2017060160A1 (de) Halbleiterlaser und verfahren zur herstellung eines halbleiterlasers
WO2014180772A1 (de) Lichtemittierendes halbleiterbauelement und verfahren zur herstellung von lichtemittierenden halbleiterbauelementen
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2018109193A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102015111721A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterchips und strahlungsemittierender Halbleiterchip
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102016120685A1 (de) Verfahren zur Herstellung eines Halbleiterlasers und Halbleiterlaser
DE102015102458A1 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18811253

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020526447

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18811253

Country of ref document: EP

Kind code of ref document: A1