WO2017007072A1 - Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device - Google Patents

Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device Download PDF

Info

Publication number
WO2017007072A1
WO2017007072A1 PCT/KR2015/011610 KR2015011610W WO2017007072A1 WO 2017007072 A1 WO2017007072 A1 WO 2017007072A1 KR 2015011610 W KR2015011610 W KR 2015011610W WO 2017007072 A1 WO2017007072 A1 WO 2017007072A1
Authority
WO
WIPO (PCT)
Prior art keywords
overlay
mark
patterns
bars
pattern layer
Prior art date
Application number
PCT/KR2015/011610
Other languages
French (fr)
Korean (ko)
Inventor
장명식
이준우
장현진
김세웅
이길수
Original Assignee
(주)오로스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오로스 테크놀로지 filed Critical (주)오로스 테크놀로지
Publication of WO2017007072A1 publication Critical patent/WO2017007072A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Definitions

  • the present invention relates to an overlay mark, an overlay metrology method and a semiconductor device manufacturing method using the same.
  • a plurality of pattern layers are sequentially formed on the semiconductor substrate.
  • a circuit of one layer may be divided into two patterns through double patterning.
  • Such pattern layers or a plurality of patterns of one layer must be accurately formed at a predetermined position in order to manufacture a desired semiconductor device.
  • overlay marks formed simultaneously with the pattern layers are used.
  • the method of measuring the overlay using the overlay mark is as follows. First, in the pattern layer formed in the previous process, for example, the etching process, one structure is formed which is part of the overlay mark simultaneously with the pattern layer formation. And in a subsequent process, such as a photolithography process, the remaining structure of the overlay mark is formed in the photoresist.
  • the overlay measuring device obtains an image of the overlay structure of the pattern layer formed in the previous process (the image is transmitted through the photoresist layer) and the overlay structure of the photoresist layer, and measures the offset values between the centers of these images. Measure the overlay value. If the overlay value is out of tolerance, remove the photoresist layer and rework.
  • the present invention is an overlay mark for determining the relative gap between two consecutive pattern layer or two patterns formed separately in one pattern layer, the square shape, the corner portion of the square and the center of each side
  • a mesa structure is formed in the mesa structure, and the mesa structure includes a first overlay structure connected by a plurality of trenches arranged in parallel, and four overlay patterns disposed on top, bottom, left, and right sides of the first overlay structure.
  • Each of the bars includes a plurality of bars parallel to each other, the plurality of bars having a longer length, a narrower width, and alternately formed trench structures and mesa structures along the longitudinal direction as the plurality of bars move away from the first overlay structure.
  • a second overlay structure, said first overlay structure and a second overlay structure Plaiting provides an overlay marks characterized in that each formation is formed on another layer or a pattern with a different pattern that is formed separately on one of the pattern layer.
  • the areas of the bars are equal to each other.
  • the trench structure may further include a plurality of trenches arranged in parallel
  • the mesa structure may further include a plurality of mesas arranged in parallel.
  • the critical dimension may further include a circular structure formed inside the first overlay structure.
  • the second overlay structure may be an invariant for a 90 degree rotation.
  • an interval between the plurality of bars of the overlay patterns may be constant.
  • bars of overlay patterns disposed above and below the first overlay structure and bars of overlay patterns disposed to the left and right of the first overlay structure may be orthogonal to each other.
  • the rotation center of the first overlay structure and the second overlay structure coincide.
  • the second overlay structure is preferably formed in the pattern layer formed by the previous process
  • the first overlay structure is preferably formed in the pattern layer formed by the subsequent process.
  • the present invention also provides a method of forming an overlay mark at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer, measuring overlay values using the overlay marks, And using the measured overlay values in the process control for forming two consecutive pattern layers or two patterns formed separately in one pattern layer, wherein the overlay marks are the overlay marks described above. It provides a manufacturing method.
  • the method may further include obtaining an image of an overlay mark formed at the same time as forming two consecutive pattern layers or two patterns formed separately on one pattern layer, and analyzing the image of the overlay mark.
  • the mark provides an overlay measuring method, characterized in that the above-described overlay mark.
  • the overlay mark according to the present invention can be used as a mark to confirm that the pattern layers are correctly aligned in the semiconductor manufacturing process. It may also be used as a mark to confirm that a plurality of patterns of one layer are correctly aligned.
  • 1 is a plan view showing an embodiment of an overlay mark according to the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a portion of the overlay pattern shown in FIG. 1.
  • FIG. 3 is a plan view showing another embodiment of an overlay mark according to the present invention.
  • FIG. 4 is a plan view showing another embodiment of an overlay mark according to the present invention.
  • FIG. 5 is a cross-sectional view of one of the bars of the second overlay structure shown in FIG.
  • FIG. 6 is a diagram for explaining inaccuracy of measurement due to asymmetry of a general overlay mark.
  • FIG. 7 is a plan view showing a part of another embodiment of an overlay mark according to the present invention.
  • 1 is a plan view showing an embodiment of an overlay mark according to the present invention.
  • one embodiment of the overlay mark 100 includes a first overlay structure 110 and a second overlay structure 120.
  • Overlay marks 100 may be formed in the scribe lanes of the wafer and provided to measure the overlay between two or more pattern layers on the wafer or between two or more patterns on a single layer.
  • the first overlay structure 110 and the second overlay structure 120 are formed on different pattern layers.
  • the first overlay structure 110 and the second overlay structure 120 are the same layer when different patterns of the same layer, for example, two patterns formed in a double patterning process, are used for overlay measurement between them, Is formed.
  • the first overlay structure 110 and the second overlay structure 120 are formed on the same layer through different processes.
  • description will be made based on overlay measurement between different pattern layers.
  • the first overlay structure 110 has a square shape. Two sides of the first overlay structure 110 facing each other are parallel to the first direction, and the other two sides are parallel to the second direction orthogonal to the first direction.
  • the first direction and the second direction may be the X-axis direction and the Y-axis direction, respectively.
  • the second overlay structure 120 includes four overlay patterns 121, 122, 123, and 124 disposed on the top, bottom, left, and right sides of the first overlay structure 110, respectively.
  • Each of the four overlay patterns 121, 122, 123, and 124 includes a plurality of bars 125, 126, 127, and 128 parallel to each other.
  • the plurality of bars 125, 126, 127, and 128 of each of the overlay patterns 121, 122, 123, and 124 are disposed at regular intervals.
  • the lengths and widths of the plurality of bars 125, 126, 127, and 128 of the overlay patterns 121, 122, 123, and 124 are also the same.
  • the bars 125 and 126 of the overlay patterns 121 and 122 disposed at the left and right sides of each other are perpendicular to each other.
  • the bars 127 and 128 of the overlay patterns 123 and 124 disposed above and below the first overlay structure 110 are elongated in the X-axis direction, are disposed along the Y-axis direction, and the first overlay structure.
  • the bars 125 and 126 of the overlay patterns 121 and 122 disposed at the left and right sides of the 110 extend in the Y-axis direction and are disposed along the X-axis direction.
  • the left and right overlay patterns 121 and 122 may be used to measure the overlay in the X-axis direction
  • the top and bottom overlay patterns 123 and 124 may be used to measure the overlay in the Y-axis direction.
  • the overlay mark 100 of the present embodiment is invariant for 90 degree rotation in its entirety.
  • the second overlay structure 120 may be formed on the pattern layer formed in the previous process, and the first overlay structure 110 may be formed on the pattern layer formed in the subsequent process. Since the pattern layer formed in the previous process is covered by the pattern layer formed in the subsequent process, accurate image acquisition is difficult compared to the pattern layer formed in the subsequent process. Therefore, it is advantageous to form the second overlay structure 120 in a previous process, which is easier to measure more accurately.
  • FIG. 2 is an enlarged cross-sectional view of a portion of the overlay pattern shown in FIG. 1.
  • the plurality of bars 125, 126, 127, and 128 of the overlay patterns 121, 122, 123, and 124 preferably have a plurality of fine bars 130, respectively.
  • Having an overlay mark 100 with a gap and width similar to the gap and width defined in the design rules applied to the die area of the wafer helps to reduce the error between the overlay of the actual die area and the overlay measured through the overlay mark. Because.
  • the plurality of minute bars 130 may be formed at the same interval.
  • FIG. 3 is a plan view showing another embodiment of an overlay mark according to the present invention.
  • the embodiment shown in FIG. 3 is different from the embodiment shown in FIG. 1 in the second overlay structure 220, and thus only a description thereof will be provided.
  • 3 is different from the embodiment shown in FIG. 1, the second overlay structure 220 is variable for 90 degree rotation. Moreover, it is a variable body about 180 degree rotation.
  • the overlay patterns 221, 222, 223, and 224 of the second overlay structure 220 are bars 225, 226, and 227 of the overlay patterns 221, 222, 223, and 224 facing each other. And 228 are configured to be orthogonal to each other.
  • the overlay metrology method includes acquiring an image of the overlay mark 100 and analyzing the image of the overlay mark 100.
  • the overlay mark 100 is formed at the same time as forming two consecutive pattern layers or two patterns formed separately in one pattern layer.
  • Acquiring an image of the overlay mark 100 may include acquiring an image of the first overlay structure 110, acquiring an image of the second overlay structure 120, and acquiring a combined image of these images. It may include a step.
  • first overlay structure 110 and the second overlay structure 120 are formed on different layers, images may be obtained using different light sources. Since the second overlay structure 120 formed in the previous process is covered by the pattern layer formed in the subsequent process, it is preferable to obtain an image using light having a wavelength that can pass through the pattern layer formed in the subsequent process.
  • Analyzing the image of the overlay mark 100 may be measuring the offset of the center of the first overlay structure 110 and the center of the second overlay structure 120 in the obtained combined image. In addition, measuring the distance between the center of the second overlay structure 120 and the lines corresponding to the inner edge of the first overlay structure 110 may be measured.
  • the method of manufacturing a semiconductor device using the overlay mark 100 begins with forming the overlay mark 100.
  • the overlay mark 100 is formed at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer.
  • the overlay value is measured using the overlay mark 100. Measuring the overlay value is the same as the overlay measurement method described above.
  • the measured overlay values are used for process control to form two consecutive pattern layers or two patterns formed separately in one pattern layer. That is, the derived overlay is used for process control so that a continuous pattern layer or two patterns are formed at a predetermined position.
  • FIG. 4 is a plan view showing another embodiment of an overlay mark according to the present invention
  • Figure 5 is a cross-sectional view of one bar of the second overlay structure shown in FIG.
  • the embodiment includes a first overlay structure 310, a second overlay structure 320, and a circular structure 330.
  • the circular structure 330 is formed inside the first overlay structure 310.
  • Circular structure 330 enables approximate critical dimension measurement based on the optical image. This can ensure process stability in the semiconductor manufacturing process.
  • the circular structure 330 may make target centering, which is a process for measuring an overlay, by creating a more unique environment. It can also play a role.
  • the first overlay structure 310 has a square shape.
  • the second overlay structure 320 includes four overlay patterns 321, 322, 323, and 324 disposed on the top, bottom, left, and right sides of the first overlay structure 310, respectively.
  • Each of the four overlay patterns 321, 322, 323, and 324 includes a plurality of bars 325, 326, 327, and 328 parallel to each other.
  • the plurality of bars 325, 326, 327, and 328 of the respective overlay patterns 321, 322, 323, and 324 are disposed at regular intervals.
  • a feature of this embodiment which is different from the embodiment shown in FIG. 1, is that the lengths and widths of the plurality of bars 325a, 325b, 325c, 325d, and 325e constituting one overlay pattern (eg, 321) are different from each other.
  • the plurality of bars 325a, 325b, 325c, 325d, and 325e have lengths that are farther from the first overlay structure 310 such that the areas of the bars 325a, 325b, 325c, 325d, and 325e are equal to each other. It gets longer and its width narrows. That is, the innermost bar 325a has the shortest length, the widest width, and the outermost bar 325e has the longest length and the narrowest width.
  • Another characteristic of the present embodiment is that the sides of the first overlay structure 310 and the bars 325, 326, 327, 328 of the second overlay structure 320 are formed in a mesa (along the longitudinal direction). Mesa, M) and trench (T, T) structure is formed alternately. The darker portions in Fig. 4 are concave portions. In the embodiment shown in FIG. 4, regions are allocated to mesa-trench-mesa-trench-mesa by 1/5, but the regions may be divided differently as necessary.
  • angles ⁇ and ⁇ of both inclined surfaces of the structure may be different from each other.
  • Such asymmetry may occur in semiconductor processes such as chemical mechanical polishing (CMP), chemical vapor deposition (CVD), and reactive-ion etching (RIE).
  • CMP chemical mechanical polishing
  • CVD chemical vapor deposition
  • RIE reactive-ion etching
  • the asymmetry in making the overlay marks may cause the overlay measurement values to be measured differently according to the focal height and the wavelength band of light used for the measurement. have.
  • measuring the inaccuracy of the overlay structure by calculating the difference between the center point of the pair of trench structures disposed at the same distance from the center of the overlay mark and the center point of the pair of mesa structures arranged at the same distance from the center. This can increase the accuracy of the overlay measurement.
  • measuring the error in the trench structure and the error in the mesa structure it is possible to increase the accuracy of the overlay measurement by using the measured value of the structure having a small error.
  • FIG. 7 is a plan view of another embodiment of an overlay mark in accordance with the present invention.
  • the present embodiment is arranged with two or more trenches and / or mesas arranged side by side alternately along the length direction. Only the trench structure may be formed of two or more trenches parallel to each other, or only the mesa structure may be formed of two or more mesas parallel to each other, and both the trench structure and the mesa structure may be formed of two or more parallel to each other.
  • the structure of this embodiment has the advantage that the signal strength can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

The present invention relates to an overlay mark, an overlay measurement method using the same, and a method for manufacturing a semiconductor device. The present invention provides an overlay mark, which determines the relative stagger of two patterns formed on two successive pattern layers or separately formed on one pattern layer, the overlay mark comprising: a first overlay structure in the shape of a square; and a second overlay structure having four overlay patterns respectively placed on the upper and lower and left and right sides of the first overlay structure, each of the four overlay patterns having a plurality of bars parallel to each other. The overlay mark according to the present invention may be used as a mark for confirming whether pattern layers are accurately aligned in a semiconductor manufacturing process, and also may be used as a mark for confirming whether a plurality of patterns on one layer are accurately aligned.

Description

오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법Overlay mark, overlay measuring method and semiconductor device manufacturing method using same
본 발명은 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법에 관한 것이다.The present invention relates to an overlay mark, an overlay metrology method and a semiconductor device manufacturing method using the same.
반도체 기판 상에는 복수 개의 패턴 층들이 순차적으로 형성된다. 또한, 더블 패터닝 등을 통해서 하나의 층의 회로가 두 개의 패턴으로 나뉘어 형성되기도 한다. 이러한 패턴 층들 또는 하나의 층의 복수의 패턴이 미리 설정된 위치에 정확하게 형성되어야만, 원하는 반도체 장치를 제조할 수 있다.A plurality of pattern layers are sequentially formed on the semiconductor substrate. In addition, a circuit of one layer may be divided into two patterns through double patterning. Such pattern layers or a plurality of patterns of one layer must be accurately formed at a predetermined position in order to manufacture a desired semiconductor device.
따라서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해서, 패턴 층들과 동시에 형성되는 오버레이 마크들이 사용된다. Thus, in order to confirm that the pattern layers are correctly aligned, overlay marks formed simultaneously with the pattern layers are used.
오버레이 마크를 이용하여 오버레이를 측정하는 방법은 아래와 같다. 먼저, 이전 공정, 예를 들어, 에칭 공정에서 형성된 패턴 층에, 패턴 층 형성과 동시에 오버레이 마크의 일부인 하나의 구조물을 형성한다. 그리고 후속 공정, 예를 들어, 포토리소그래피 공정에서, 포토레지스트에 오버레이 마크의 나머지 구조물을 형성한다. 그리고 오버레이 측정장치를 통해서 이전 공정에 형성된 패턴 층의 오버레이 구조물(포토레지스트 층을 투과하여 이미지 획득)과 포토레지스트 층의 오버레이 구조물의 이미지를 획득하고, 이들 이미지들의 중심들 사이의 오프셋 값을 계측하여 오버레이 값을 측정한다. 오버레이 값이 허용범위를 벗어나면, 포토레지스트 층을 제거하고, 재작업 한다.The method of measuring the overlay using the overlay mark is as follows. First, in the pattern layer formed in the previous process, for example, the etching process, one structure is formed which is part of the overlay mark simultaneously with the pattern layer formation. And in a subsequent process, such as a photolithography process, the remaining structure of the overlay mark is formed in the photoresist. The overlay measuring device obtains an image of the overlay structure of the pattern layer formed in the previous process (the image is transmitted through the photoresist layer) and the overlay structure of the photoresist layer, and measures the offset values between the centers of these images. Measure the overlay value. If the overlay value is out of tolerance, remove the photoresist layer and rework.
[선행기술문헌][Preceding technical literature]
일본등록특허 JP5180419Japanese Patent JP5180419
본 발명은 반도체 제조공정에서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해 패턴 층들과 동시에 형성되는 새로운 오버레이 마크를 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a new overlay mark that is formed simultaneously with the pattern layers to ensure that the pattern layers are correctly aligned in the semiconductor manufacturing process.
상술한 목적을 달성하기 위해서, 본 발명은 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 간의 상대적 엇갈림을 결정하는 오버레이 마크로서, 정사각형 형태이며, 정사각형의 모서리 부분과 각 변의 중심부에는 메사 구조가 형성되며, 메사 구조는 병렬로 배치된 복수의 트렌치로 연결된 제1오버레이 구조물과, 상기 제1오버레이 구조물의 상하좌우에 각각 배치되는 네 개의 오버레이 패턴들을 구비하며, 상기 네 개의 오버레이 패턴들 각각은 서로 나란한 복수의 바들을 구비하며, 상기 복수의 바들은 상기 제1오버레이 구조물에서 멀어질수록 길이가 길어지고, 폭은 좁아지며, 길이방향을 따라서 번갈아 형성된 트렌치 구조와 메사 구조를 구비하는 제2오버레이 구조물을 포함하며, 상기 제1오버레이 구조물과 제2오버레이 구조물은 서로 다른 패턴 층에 형성되거나 하나의 패턴 층에 따로 형성된 서로 다른 패턴과 함께 형성되는 것을 특징으로 하는 오버레이 마크를 제공한다.In order to achieve the above object, the present invention is an overlay mark for determining the relative gap between two consecutive pattern layer or two patterns formed separately in one pattern layer, the square shape, the corner portion of the square and the center of each side A mesa structure is formed in the mesa structure, and the mesa structure includes a first overlay structure connected by a plurality of trenches arranged in parallel, and four overlay patterns disposed on top, bottom, left, and right sides of the first overlay structure. Each of the bars includes a plurality of bars parallel to each other, the plurality of bars having a longer length, a narrower width, and alternately formed trench structures and mesa structures along the longitudinal direction as the plurality of bars move away from the first overlay structure. A second overlay structure, said first overlay structure and a second overlay structure Plaiting provides an overlay marks characterized in that each formation is formed on another layer or a pattern with a different pattern that is formed separately on one of the pattern layer.
상기 오버레이 마크에 있어서, 각각의 바들의 면적이 서로 동일한 것이 바람직하다.In the overlay mark, it is preferable that the areas of the bars are equal to each other.
또한, 상기 트렌치 구조는 병렬로 배치된 복수의 트렌치를 포함하는 것이 더 바람직하며, 상기 메사 구조는 병렬로 배치된 복수의 메사를 포함하는 것이 더 바람직하다.In addition, the trench structure may further include a plurality of trenches arranged in parallel, and the mesa structure may further include a plurality of mesas arranged in parallel.
또한, 임계차원(critical dimension) 측정을 위해, 상기 제1오버레이 구조물의 내부에 형성된 원형 구조물을 더 포함할 수 있다.In addition, for measuring the critical dimension (critical dimension), it may further include a circular structure formed inside the first overlay structure.
또한, 상기 제2오버레이 구조물은 90도 회전에 대한 불변체일 수 있다.In addition, the second overlay structure may be an invariant for a 90 degree rotation.
또한, 상기 오버레이 패턴들의 복수의 바들 사이의 간격이 일정할 수 있다.In addition, an interval between the plurality of bars of the overlay patterns may be constant.
또한, 상기 네 개의 오버레이 패턴들 중에서 상기 제1오버레이 구조물의 상하에 배치되는 오버레이 패턴들의 바들과 상기 제1오버레이 구조물의 좌우에 배치되는 오버레이 패턴들의 바들은 서로 직교할 수 있다.Further, among the four overlay patterns, bars of overlay patterns disposed above and below the first overlay structure and bars of overlay patterns disposed to the left and right of the first overlay structure may be orthogonal to each other.
또한, 상기 제1오버레이 구조물과 제2오버레이 구조물의 회전중심이 일치하는 것이 바람직하다.In addition, it is preferable that the rotation center of the first overlay structure and the second overlay structure coincide.
또한, 상기 제2오버레이 구조물은 이전 공정에 의해서 형성된 패턴 층에 형성되고, 상기 제1오버레이 구조물은 후속 공정에 의해서 형성된 패턴 층에 형성되는 것이 바람직하다.In addition, the second overlay structure is preferably formed in the pattern layer formed by the previous process, the first overlay structure is preferably formed in the pattern layer formed by the subsequent process.
본 발명은, 또한, 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와, 상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며, 상기 오버레이 마크는 상술한 오버레이 마크인 것 특징으로 하는 반도체 소자의 제조방법을 제공한다.The present invention also provides a method of forming an overlay mark at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer, measuring overlay values using the overlay marks, And using the measured overlay values in the process control for forming two consecutive pattern layers or two patterns formed separately in one pattern layer, wherein the overlay marks are the overlay marks described above. It provides a manufacturing method.
또한, 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와, 상기 오버레이 마크의 이미지를 분석하는 단계를 포함하며, 상기 오버레이 마크는 상술한 오버레이 마크인 것 특징으로 하는 오버레이 측정방법을 제공한다.The method may further include obtaining an image of an overlay mark formed at the same time as forming two consecutive pattern layers or two patterns formed separately on one pattern layer, and analyzing the image of the overlay mark. The mark provides an overlay measuring method, characterized in that the above-described overlay mark.
본 발명에 따른 오버레이 마크는 반도체 제조공정에서 패턴 층들이 정확하게 정렬되었는지를 확인하는 마크로서 사용할 수 있다. 또한, 하나의 층의 복수의 패턴이 정확하게 정렬되었는지를 확인하는 마크로서 사용할 수도 있다.The overlay mark according to the present invention can be used as a mark to confirm that the pattern layers are correctly aligned in the semiconductor manufacturing process. It may also be used as a mark to confirm that a plurality of patterns of one layer are correctly aligned.
도 1은 본 발명에 따른 오버레이 마크의 일실시예를 도시한 평면도이다.1 is a plan view showing an embodiment of an overlay mark according to the present invention.
도 2는 도 1에 도시된 오버레이 패턴의 일부를 확대한 단면도이다.FIG. 2 is an enlarged cross-sectional view of a portion of the overlay pattern shown in FIG. 1.
도 3은 본 발명에 따른 오버레이 마크의 다른 실시예를 도시한 평면도이다.3 is a plan view showing another embodiment of an overlay mark according to the present invention.
도 4는 본 발명에 따른 오버레이 마크의 또 다른 실시예를 도시한 평면도이다.4 is a plan view showing another embodiment of an overlay mark according to the present invention.
도 5는 도 4에 도시된 제2오버레이 구조물 중 하나의 바의 단면을 나타낸 도면이다.5 is a cross-sectional view of one of the bars of the second overlay structure shown in FIG.
도 6은 일반적인 오버레이 마크의 비대칭성에 의한 측정의 부정확성을 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining inaccuracy of measurement due to asymmetry of a general overlay mark.
도 7은 본 발명에 따른 오버레이 마크의 또 다른 실시예의 일부를 도시한 평면도이다.7 is a plan view showing a part of another embodiment of an overlay mark according to the present invention.
이하, 첨부된 도면들을 참고하여 본 발명의 일실시예들을 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Therefore, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 1은 본 발명에 따른 오버레이 마크의 일실시예를 도시한 평면도이다.1 is a plan view showing an embodiment of an overlay mark according to the present invention.
도 1을 참고하면, 본 발명에 따른 오버레이 마크(100)의 일실시예는 제1오버레이 구조물(110)과 제2오버레이 구조물(120)을 포함한다. 오버레이 마크(100)는 웨이퍼의 스크라이브 레인에 형성되어 웨이퍼 상의 2개 이상의 패턴 층들 사이 또는 단일 층 상의 2개 이상의 패턴들 간의 오버레이를 측정하기 위해 제공될 수 있다. Referring to FIG. 1, one embodiment of the overlay mark 100 according to the present invention includes a first overlay structure 110 and a second overlay structure 120. Overlay marks 100 may be formed in the scribe lanes of the wafer and provided to measure the overlay between two or more pattern layers on the wafer or between two or more patterns on a single layer.
서로 다른 패턴 층들 사이의 오버레이 측정에 활용될 경우에는 제1오버레이 구조물(110)과 제2오버레이 구조물(120)이 서로 다른 패턴 층에 형성된다. 그리고 동일 층의 서로 다른 패턴들, 예를 들어, 더블 패터닝 공정에서 형성되는 두 개의 패턴, 사이의 오버레이 측정에 활용될 경우에는 제1오버레이 구조물(110)과 제2오버레이 구조물(120)이 동일한 층에 형성된다. 이때, 제1오버레이 구조물(110)과 제2오버레이 구조물(120)은 서로 다른 공정을 통해서 동일한 층에 형성된다. 이하에서는 편의상, 서로 다른 패턴 층들 사이의 오버레이 측정을 기준으로 설명한다.When used for overlay measurement between different pattern layers, the first overlay structure 110 and the second overlay structure 120 are formed on different pattern layers. In addition, when the first overlay structure 110 and the second overlay structure 120 are the same layer when different patterns of the same layer, for example, two patterns formed in a double patterning process, are used for overlay measurement between them, Is formed. In this case, the first overlay structure 110 and the second overlay structure 120 are formed on the same layer through different processes. Hereinafter, for convenience, description will be made based on overlay measurement between different pattern layers.
도 1에 도시된 바와 같이, 본 실시예에 있어서, 제1오버레이 구조물(110)은 정사각형 형태이다. 제1오버레이 구조물(110)의 서로 마주 보는 두 변은 제1방향과 나란하며, 나머지 두 변은 제1방향과 직교하는 제2방향과 나란하다. 제1방향과 제2방향을 각각 X축 방향과 Y축 방향일 수 있다.As shown in FIG. 1, in the present embodiment, the first overlay structure 110 has a square shape. Two sides of the first overlay structure 110 facing each other are parallel to the first direction, and the other two sides are parallel to the second direction orthogonal to the first direction. The first direction and the second direction may be the X-axis direction and the Y-axis direction, respectively.
제2오버레이 구조물(120)은 제1오버레이 구조물(110)의 상하좌우에 각각 배치되는 네 개의 오버레이 패턴들(121, 122, 123, 124)을 구비한다. 그리고 네 개의 오버레이 패턴들(121, 122, 123, 124) 각각은 서로 나란한 복수의 바들(125, 126, 127, 128)을 구비한다. 각각의 오버레이 패턴들(121, 122, 123, 124)의 복수의 바들(125, 126, 127, 128)은 일정한 간격으로 배치된다. 또한, 오버레이 패턴들(121, 122, 123, 124)의 복수의 바들(125, 126, 127, 128)의 길이와 폭도 서로 동일하다. The second overlay structure 120 includes four overlay patterns 121, 122, 123, and 124 disposed on the top, bottom, left, and right sides of the first overlay structure 110, respectively. Each of the four overlay patterns 121, 122, 123, and 124 includes a plurality of bars 125, 126, 127, and 128 parallel to each other. The plurality of bars 125, 126, 127, and 128 of each of the overlay patterns 121, 122, 123, and 124 are disposed at regular intervals. In addition, the lengths and widths of the plurality of bars 125, 126, 127, and 128 of the overlay patterns 121, 122, 123, and 124 are also the same.
*네 개의 오버레이 패턴들(121, 122, 123, 124) 중에서 제1오버레이 구조물(110)의 상하에 배치되는 오버레이 패턴들(123, 124)의 바들(127, 128)과 제1오버레이 구조물(110)의 좌우에 배치되는 오버레이 패턴들(121, 122)의 바들(125, 126)은 서로 직교한다. 제1오버레이 구조물(110)의 상하에 배치되는 오버레이 패턴들(123, 124)의 바들(127, 128)은 X축 방향으로 길게 연장된 형태로서, Y축 방향을 따라 배치되며, 제1오버레이 구조물(110)의 좌우에 배치되는 오버레이 패턴들(121, 122)의 바들(125, 126)은 Y축 방향으로 길게 연장된 형태로서, X축 방향을 따라 배치된다. 좌우 오버레이 패턴들(121, 122)은 X축 방향의 오버레이를 계측하는데 활용될 수 있으며, 상하 오버레이 패턴들(123, 124)은 Y축 방향의 오버레이를 계측하는데 활용될 수 있다.The bars 127 and 128 and the first overlay structure 110 of the overlay patterns 123 and 124 disposed above and below the first overlay structure 110 among the four overlay patterns 121, 122, 123, and 124. The bars 125 and 126 of the overlay patterns 121 and 122 disposed at the left and right sides of each other are perpendicular to each other. The bars 127 and 128 of the overlay patterns 123 and 124 disposed above and below the first overlay structure 110 are elongated in the X-axis direction, are disposed along the Y-axis direction, and the first overlay structure. The bars 125 and 126 of the overlay patterns 121 and 122 disposed at the left and right sides of the 110 extend in the Y-axis direction and are disposed along the X-axis direction. The left and right overlay patterns 121 and 122 may be used to measure the overlay in the X-axis direction, and the top and bottom overlay patterns 123 and 124 may be used to measure the overlay in the Y-axis direction.
제1오버레이 구조물(110)과 제2오버레이 구조물(120)이 모두 90도 회전에 대한 불변체이고, 제1오버레이 구조물(110)과 제2오버레이 구조물(120)의 회전 중심(C)이 일치하므로, 본 실시예의 오버레이 마크(100)는 전체가 90도 회전에 대한 불변체이다.Since both of the first overlay structure 110 and the second overlay structure 120 are invariants for rotation of 90 degrees, the rotation center C of the first overlay structure 110 and the second overlay structure 120 coincide with each other. , The overlay mark 100 of the present embodiment is invariant for 90 degree rotation in its entirety.
한편, 반대로 형성할 수도 있으나, 이전 공정에서 형성된 패턴 층에는 제2오버레이 구조물(120)을 형성하고, 후속 공정에서 형성되는 패턴 층에는 제1오버레이 구조물(110)을 형성하는 것이 바람직하다. 이전 공정에서 형성된 패턴 층은 후속 공정에서 형성된 패턴 층에 의해서 가려지므로, 후속 공정에서 형성된 패턴 층에 비해서 정확한 이미지 획득이 어렵다. 따라서 좀 더 정확한 측정이 용이한 제2오버레이 구조물(120)을 이전 공정에 형성하는 것이 유리하기 때문이다.The second overlay structure 120 may be formed on the pattern layer formed in the previous process, and the first overlay structure 110 may be formed on the pattern layer formed in the subsequent process. Since the pattern layer formed in the previous process is covered by the pattern layer formed in the subsequent process, accurate image acquisition is difficult compared to the pattern layer formed in the subsequent process. Therefore, it is advantageous to form the second overlay structure 120 in a previous process, which is easier to measure more accurately.
도 2는 도 1에 도시된 오버레이 패턴의 일부를 확대한 단면도이다. 도 2에 도시된 바와 같이, 오버레이 패턴들(121, 122, 123, 124)의 복수의 바들(125, 126, 127, 128)은 각각 복수의 미세한 바(130)들을 구비하는 것이 바람직하다. 오버레이 마크(100)가 웨이퍼의 다이영역에 적용되는 설계 규칙에 규정된 간격 및 폭과 유사한 간격 및 폭을 가지는 것이 실제 다이 영역의 오버레이와 오버레이 마크를 통해 측정된 오버레이 사이의 오차를 줄이는데 도움이 되기 때문이다. 이러한 복수의 미세한 바(130)들은 동일한 간격으로 형성할 수 있다.FIG. 2 is an enlarged cross-sectional view of a portion of the overlay pattern shown in FIG. 1. As shown in FIG. 2, the plurality of bars 125, 126, 127, and 128 of the overlay patterns 121, 122, 123, and 124 preferably have a plurality of fine bars 130, respectively. Having an overlay mark 100 with a gap and width similar to the gap and width defined in the design rules applied to the die area of the wafer helps to reduce the error between the overlay of the actual die area and the overlay measured through the overlay mark. Because. The plurality of minute bars 130 may be formed at the same interval.
도 3은 본 발명에 따른 오버레이 마크의 다른 실시예를 도시한 평면도이다.3 is a plan view showing another embodiment of an overlay mark according to the present invention.
도 3에 도시된 실시예는 제2오버레이 구조물(220)에 있어서, 도 1에 도시된 실시예와 차이가 있으므로, 여기에 대해서만 설명한다. 도 3에 도시된 실시예는 도 1에 도시된 실시예와 달리, 제2오버레이 구조물(220)이 90도 회전에 대해서 가변체이다. 또한, 180도 회전에 대해서도 가변체이다. 본 실시예에 있어서, 제2오버레이 구조물(220)의 오버레이 패턴들(221, 222, 223, 224)은 서로 마주보는 오버레이 패턴들(221과 222, 223과 224)의 바들(225와 226, 227과 228)이 서로 직교하도록 구성된다.The embodiment shown in FIG. 3 is different from the embodiment shown in FIG. 1 in the second overlay structure 220, and thus only a description thereof will be provided. 3 is different from the embodiment shown in FIG. 1, the second overlay structure 220 is variable for 90 degree rotation. Moreover, it is a variable body about 180 degree rotation. In the present embodiment, the overlay patterns 221, 222, 223, and 224 of the second overlay structure 220 are bars 225, 226, and 227 of the overlay patterns 221, 222, 223, and 224 facing each other. And 228 are configured to be orthogonal to each other.
이하에서는 도 1에 도시된, 오버레이 마크(100)를 이용한 오버레이 계측방법에 대해서 설명한다. 오버레이 계측방법은 오버레이 마크(100)의 이미지를 획득하는 단계와, 오버레이 마크(100)의 이미지를 분석하는 단계를 포함한다. 오버레이 마크(100)는 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된다.Hereinafter, an overlay measurement method using the overlay mark 100 illustrated in FIG. 1 will be described. The overlay metrology method includes acquiring an image of the overlay mark 100 and analyzing the image of the overlay mark 100. The overlay mark 100 is formed at the same time as forming two consecutive pattern layers or two patterns formed separately in one pattern layer.
오버레이 마크(100)의 이미지를 획득하는 단계는 제1오버레이 구조물(110)의 이미지를 획득하는 단계와, 제2오버레이 구조물(120)의 이미지를 획득하는 단계와, 이들 이미지의 결합 이미지를 획득하는 단계를 포함할 수 있다.Acquiring an image of the overlay mark 100 may include acquiring an image of the first overlay structure 110, acquiring an image of the second overlay structure 120, and acquiring a combined image of these images. It may include a step.
제1오버레이 구조물(110)과 제2오버레이 구조물(120)이 서로 다른 층에 형성되어 있는 경우에는 서로 다른 광원을 사용하여 이미지를 획득할 수 있다. 이전 공정에서 형성된 제2오버레이 구조물(120)은 후속 공정에서 형성된 패턴 층에 의해서 덮이므로, 후속 공정에서 형성된 패턴 층을 통과할 수 있는 파장의 빛을 이용하여 이미지를 획득하는 것이 바람직하다.When the first overlay structure 110 and the second overlay structure 120 are formed on different layers, images may be obtained using different light sources. Since the second overlay structure 120 formed in the previous process is covered by the pattern layer formed in the subsequent process, it is preferable to obtain an image using light having a wavelength that can pass through the pattern layer formed in the subsequent process.
오버레이 마크(100)의 이미지를 분석하는 단계는 획득된 결합 이미지에서 제1오버레이 구조물(110)의 중심과 제2오버레이 구조물(120)의 중심의 오프셋을 측정하는 단계일 수 있다. 또한, 제2오버레이 구조물(120)의 중심과 제1오버레이 구조물(110)의 내측 가장자리에 대응하는 선들 사이의 거리를 측정하는 단계일 수도 있다. Analyzing the image of the overlay mark 100 may be measuring the offset of the center of the first overlay structure 110 and the center of the second overlay structure 120 in the obtained combined image. In addition, measuring the distance between the center of the second overlay structure 120 and the lines corresponding to the inner edge of the first overlay structure 110 may be measured.
이하에서는 도 1에 도시된, 오버레이 마크(100)를 이용한 반도체 소자의 제조방법을 설명한다. 오버레이 마크(100)를 이용한 반도체 소자의 제조방법은 오버레이 마크(100)를 형성하는 단계로 시작된다. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크(100)를 형성한다.Hereinafter, a method of manufacturing a semiconductor device using the overlay mark 100 illustrated in FIG. 1 will be described. The method of manufacturing a semiconductor device using the overlay mark 100 begins with forming the overlay mark 100. The overlay mark 100 is formed at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer.
다음으로, 오버레이 마크(100)를 이용하여 오버레이 값을 측정한다. 오버레이 값을 측정하는 단계는 상술한 오버레이 계측 방법과 같다.Next, the overlay value is measured using the overlay mark 100. Measuring the overlay value is the same as the overlay measurement method described above.
마지막으로, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용한다. 즉, 도출된 오버레이를 공정제어에 활용하여 연속하는 패턴 층 또는 두 개의 패턴이 정해진 위치에 형성되도록 한다.Finally, the measured overlay values are used for process control to form two consecutive pattern layers or two patterns formed separately in one pattern layer. That is, the derived overlay is used for process control so that a continuous pattern layer or two patterns are formed at a predetermined position.
도 4는 본 발명에 따른 오버레이 마크의 또 다른 실시예를 도시한 평면도이며, 도 5는 도 4에 도시된 제2오버레이 구조물 중 하나의 바의 단면을 나타낸 도면이다.4 is a plan view showing another embodiment of an overlay mark according to the present invention, Figure 5 is a cross-sectional view of one bar of the second overlay structure shown in FIG.
도 4를 참고하면, 본 실시예는 제1오버레이 구조물(310)과 제2오버레이 구조물(320) 및 원형 구조물(330)을 포함한다. 원형 구조물(330)은 제1오버레이 구조물(310)의 안쪽에 형성된다. 원형 구조물(330)은 광학 이미지를 기초로 하여 대략적인 임계차원(critical dimension) 계측이 가능하도록 한다. 이를 이용해 반도체 제조 공정에서 공정 안정성을 확보할 수 있다. 또한, 원형 구조물(330)은 제1오버레이 구조물(310)을 통해 패턴 인식(pattern recognition)을 하는 경우 조금 더 독특한 환경을 만들어 오버레이를 측정하기 위한 과정인 타겟 센터링(target centering)을 보다 안정적으로 할 수 있도록 해주는 역할도 수행할 수 있다.Referring to FIG. 4, the embodiment includes a first overlay structure 310, a second overlay structure 320, and a circular structure 330. The circular structure 330 is formed inside the first overlay structure 310. Circular structure 330 enables approximate critical dimension measurement based on the optical image. This can ensure process stability in the semiconductor manufacturing process. In addition, when the pattern recognition is performed through the first overlay structure 310, the circular structure 330 may make target centering, which is a process for measuring an overlay, by creating a more unique environment. It can also play a role.
도 4에 도시된 바와 같이, 본 실시예에 있어서, 제1오버레이 구조물(310)은 정사각형 형태이다. 제2오버레이 구조물(320)은 제1오버레이 구조물(310)의 상하좌우에 각각 배치되는 네 개의 오버레이 패턴들(321, 322, 323, 324)을 구비한다. 그리고 네 개의 오버레이 패턴들(321, 322, 323, 324) 각각은 서로 나란한 복수의 바들(325, 326, 327, 328)을 구비한다. 각각의 오버레이 패턴들(321, 322, 323, 324)의 복수의 바들(325, 326, 327, 328)은 일정한 간격으로 배치된다.As shown in FIG. 4, in the present embodiment, the first overlay structure 310 has a square shape. The second overlay structure 320 includes four overlay patterns 321, 322, 323, and 324 disposed on the top, bottom, left, and right sides of the first overlay structure 310, respectively. Each of the four overlay patterns 321, 322, 323, and 324 includes a plurality of bars 325, 326, 327, and 328 parallel to each other. The plurality of bars 325, 326, 327, and 328 of the respective overlay patterns 321, 322, 323, and 324 are disposed at regular intervals.
도 1에 도시된 실시예와 다른 본 실시예의 특징은 하나의 오버레이 패턴(예를 들어, 321)을 이루는 복수의 바들(325a, 325b, 325c, 325d, 325e)의 길이와 폭이 서로 다르다는 것이다. 복수의 바들(325a, 325b, 325c, 325d, 325e)은, 각각의 바들(325a, 325b, 325c, 325d, 325e)의 면적이 서로 동일하도록, 제1오버레이 구조물(310)에서 멀어질수록 길이가 길어지고, 폭은 좁아진다. 즉, 가장 내측에 배치되는 바(325a)는 길이가 가장 짧고, 폭은 가장 넓으며, 가장 외측에 배치되는 바(325e)는 길이가 가장 길고, 폭은 가장 좁다.A feature of this embodiment, which is different from the embodiment shown in FIG. 1, is that the lengths and widths of the plurality of bars 325a, 325b, 325c, 325d, and 325e constituting one overlay pattern (eg, 321) are different from each other. The plurality of bars 325a, 325b, 325c, 325d, and 325e have lengths that are farther from the first overlay structure 310 such that the areas of the bars 325a, 325b, 325c, 325d, and 325e are equal to each other. It gets longer and its width narrows. That is, the innermost bar 325a has the shortest length, the widest width, and the outermost bar 325e has the longest length and the narrowest width.
본 실시예는, 이와 같은 구조를 통해서, 디포커스(defocus)가 발생하더라도 단일 폭의 바들을 구비한 경우에 비해서 정확성(precision)의 확보가 용이하다는 장점이 있다. 또한, 단일 폭의 바들을 구비한 경우에 비해서 광학 중심에 가까운 영역에 더 많은 빛의 세기 (intensity) 정보량의 확보가 가능하기 때문에 아래의 메사, 트렌치 형태와 조합되어, 정확성(precision)의 확보가 용이하다는 장점이 있다.According to this embodiment, even if defocus occurs, it is easy to secure precision compared to the case of having a single width bar. In addition, since it is possible to obtain more light intensity information in the area closer to the optical center than in the case of having a bar having a single width, it is combined with the mesa and trench shapes below to ensure accuracy. It has the advantage of being easy.
도 1에 도시된 실시예와 다른 본 실시예의 다른 특징은 제1오버레이 구조물(310)의 변들과 제2오버레이 구조물(320)의 바들(325, 326, 327, 328)이 길이 방향을 따라서 메사(mesa, M)구조와 트렌치(trench, T)구조가 번갈아 형성된 형태라는 것이다. 도 4에서 진하게 표시된 부분이 오목한 부분이다. 도 4에 도시된 실시예에서는 메사-트렌치-메사-트렌치-메사로 각각 1/5씩 영역이 할당되어 있는 것으로 도시되어 있으나, 필요에 따라 영역이 다르게 분할될 수도 있다.Another characteristic of the present embodiment, which is different from the embodiment shown in FIG. 1, is that the sides of the first overlay structure 310 and the bars 325, 326, 327, 328 of the second overlay structure 320 are formed in a mesa (along the longitudinal direction). Mesa, M) and trench (T, T) structure is formed alternately. The darker portions in Fig. 4 are concave portions. In the embodiment shown in FIG. 4, regions are allocated to mesa-trench-mesa-trench-mesa by 1/5, but the regions may be divided differently as necessary.
이와 같은 구조의 적용은 오버레이 마크 제작 시의 공정상의 비대칭성에 의해서 발생하는 오차를 줄일 수 있다는 장점이 있다.The application of such a structure has the advantage of reducing the error caused by the process asymmetry in the overlay mark fabrication.
도 6에 도시된 바와 같이, 반도체 공정을 통해서 오버레이 구조물을 제작할 경우, 구조물의 양쪽 경사면의 각도(α, β)가 서로 다를 수 있다. 이러한 비대칭성은 CMP(chemical mechanical polishing), CVD(chemical vapor deposition), RIE(reactive-ion etching) 등의 반도체 공정에서 발생할 수 있다. 트렌치 구조 또는 메사 구조로 같은 층의 오버레이 구조물을 모두 제작할 경우에는 이러한 오버레이 마크 제작 시의 비대칭성에 의해서, 초점 높이, 측정에 사용되는 빛의 파장 대역에 따라서 오버레이 측정값이 다르게 측정될 수 있다는 문제가 있다.As shown in FIG. 6, when fabricating an overlay structure through a semiconductor process, angles α and β of both inclined surfaces of the structure may be different from each other. Such asymmetry may occur in semiconductor processes such as chemical mechanical polishing (CMP), chemical vapor deposition (CVD), and reactive-ion etching (RIE). In the case of fabricating both overlay structures of the same layer with trench structures or mesa structures, the asymmetry in making the overlay marks may cause the overlay measurement values to be measured differently according to the focal height and the wavelength band of light used for the measurement. have.
그러나 도 4 및 5에 도시된 바와 같이, 같은 층에 트렌치 구조와 메사 구조가 번갈아 형성된 형태의 오버레이 구조물을 사용할 경우에는 트렌치 구조에서의 오차와 메사 구조에서의 오차가 일부 서로 상쇄되어 측정의 부정확성을 최소화할 수 있다는 장점이 있다. 즉, 반도체 공정으로 구조물을 형성할 때 구조물이 메사 구조인지 트렌치 구조인지에 따라서 비대칭성이 다르게 나타나므로 오차가 일부 상쇄될 수 있다. 또한, 오차의 크기를 측정하여, 오버레이 측정의 정확성을 높일 수도 있다. 예를 들어, 오버레이 마크의 중심으로부터 같은 거리에 배치된 한 쌍의 트렌치 구조의 중심점과 중심으로부터 같은 거리에 배치된 한 쌍의 메사 구조의 중심점의 차이를 계산하는 방법으로 오버레이 구조물의 부정확성을 측정하고, 이를 통해서 오버레이 측정의 정확성을 높일 수 있다. 또한, 트렌치 구조에서의 오차와 메사 구조에서의 오차를 측정하여, 오차가 작은 구조의 측정값을 사용함으로써 오버레이 측정의 정확성을 높일 수도 있다.However, as shown in FIGS. 4 and 5, when using an overlay structure in which a trench structure and a mesa structure are alternately formed on the same layer, an error in the trench structure and an error in the mesa structure partially offset each other, resulting in inaccuracy of the measurement. The advantage is that it can be minimized. That is, when the structure is formed by the semiconductor process, the asymmetry is different depending on whether the structure is a mesa structure or a trench structure, so that the error may be partially offset. In addition, by measuring the magnitude of the error, it is possible to increase the accuracy of the overlay measurement. For example, measuring the inaccuracy of the overlay structure by calculating the difference between the center point of the pair of trench structures disposed at the same distance from the center of the overlay mark and the center point of the pair of mesa structures arranged at the same distance from the center. This can increase the accuracy of the overlay measurement. In addition, by measuring the error in the trench structure and the error in the mesa structure, it is possible to increase the accuracy of the overlay measurement by using the measured value of the structure having a small error.
도 7은 본 발명에 따른 오버레이 마크의 또 다른 실시예의 평면도이다. 본 실시예는 도 5에 도시된 실시예와 달리 서로 나란한 두 개 이상의 트렌치 및/또는 메사 가 길이 방향을 따라서 번갈아 가며 배치된다. 트렌치 구조만 서로 나란한 두 개 이상의 트렌치로 형성하거나, 메사 구조만 서로 나란한 두 개 이상의 메사로 형성할 수 있으며, 트렌치 구조와 메사 구조 모두 서로 나란한 두 개 이상으로 형성할 수도 있다. 본 실시예의 구조는 신호의 세기를 향상시킬 수 있다는 장점이 있다.7 is a plan view of another embodiment of an overlay mark in accordance with the present invention. Unlike the embodiment shown in FIG. 5, the present embodiment is arranged with two or more trenches and / or mesas arranged side by side alternately along the length direction. Only the trench structure may be formed of two or more trenches parallel to each other, or only the mesa structure may be formed of two or more mesas parallel to each other, and both the trench structure and the mesa structure may be formed of two or more parallel to each other. The structure of this embodiment has the advantage that the signal strength can be improved.
이상에서 설명된 실시예들은 본 발명의 바람직한 실시예들을 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예들에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.The embodiments described above are merely to describe the preferred embodiments of the present invention, the scope of the present invention is not limited to the described embodiments, it is within the technical spirit and claims of the present invention Various modifications, variations, or substitutions will be made by those skilled in the art, and such embodiments should be understood to be within the scope of the present invention.
[부호의 설명][Description of the code]
100, 200, 300, 400: 오버레이 마크100, 200, 300, 400: Overlay Mark
110, 310, 410: 제1오버레이 구조물110, 310, 410: first overlay structure
120, 220, 320, 420: 제2오버레이 구조물120, 220, 320, 420: second overlay structure
121, 122, 123, 124: 오버레이 패턴121, 122, 123, 124: Overlay Pattern
125, 126, 127, 128: 바125, 126, 127, 128: bar
130: 미세한 바130: fine bar
221, 222, 223, 224: 오버레이 패턴221, 222, 223, 224: overlay pattern
225, 226, 227, 228: 바225, 226, 227, 228: bar
321, 322, 323, 324: 오버레이 패턴321, 322, 323, 324: overlay pattern

Claims (12)

  1. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 간의 상대적 엇갈림을 결정하는 오버레이 마크(400)로서,An overlay mark 400 that determines the relative staggering between two consecutive pattern layers or two patterns formed separately in one pattern layer,
    정사각형 형태이며, 정사각형의 모서리 부분과 각 변의 중심부에는 메사 구조(M)가 형성되며, 메사 구조(M)는 병렬로 배치된 복수의 트렌치로 연결된 제1오버레이 구조물(410)과,Mesa structure (M) is formed in the square corner portion and the center of each side of the square, the mesa structure (M) is a first overlay structure 410 connected by a plurality of trenches arranged in parallel,
    상기 제1오버레이 구조물(410)의 상하좌우에 각각 배치되는 네 개의 오버레이 패턴들(421, 422, 423, 424)을 구비하며, 상기 네 개의 오버레이 패턴들(421, 422, 423, 424) 각각은 서로 나란한 복수의 바들(425, 426, 427, 428)을 구비하며, 상기 복수의 바들(425, 426, 427, 428)은 상기 제1오버레이 구조물(410)에서 멀어질수록 길이가 길어지고, 폭은 좁아지며, 길이방향을 따라서 번갈아 형성된 트렌치 구조(T)와 메사 구조(M)를 구비하는 제2오버레이 구조물(420)을 포함하며,Four overlay patterns 421, 422, 423, and 424 are disposed on the top, bottom, left, and right sides of the first overlay structure 410, and each of the four overlay patterns 421, 422, 423, and 424, respectively. The plurality of bars 425, 426, 427, and 428 parallel to each other are provided, and the plurality of bars 425, 426, 427, and 428 are longer and wider as they move away from the first overlay structure 410. It is narrowed, and includes a second overlay structure 420 having a trench structure (T) and mesa structure (M) formed alternately along the longitudinal direction,
    상기 제1오버레이 구조물(410)과 제2오버레이 구조물(420)은 서로 다른 패턴 층에 형성되거나 하나의 패턴 층에 따로 형성된 서로 다른 패턴과 함께 형성되는 것을 특징으로 하는 오버레이 마크.The first overlay structure (410) and the second overlay structure (420) is an overlay mark, characterized in that formed on different pattern layers or with different patterns formed separately on one pattern layer.
  2. 제1항에 있어서,The method of claim 1,
    각각의 바들(425, 426, 427, 428)의 면적이 서로 동일한 것을 특징으로 하는 오버레이 마크.Overlay mark, characterized in that the areas of each of the bars 425, 426, 427, 428 are equal to each other.
  3. 제1항에 있어서,The method of claim 1,
    상기 복수의 바들(425, 426, 427, 428)의 트렌치 구조(T)는 병렬로 배치된 복수의 트렌치를 포함하는 것을 특징으로 하는 오버레이 마크.The trench mark (T) of the plurality of bars (425, 426, 427, 428) comprises a plurality of trenches arranged in parallel.
  4. 제1항에 있어서,The method of claim 1,
    상기 복수의 바들(425, 426, 427, 428)의 메사 구조(M)는 병렬로 배치된 복수의 메사를 포함하는 것을 특징으로 하는 오버레이 마크.The mesa structure (M) of the plurality of bars (425, 426, 427, 428) comprises a plurality of mesas arranged in parallel.
  5. 제1항에 있어서,The method of claim 1,
    임계차원(critical dimension) 측정을 위해, 상기 제1오버레이 구조물(410)의 내부에 형성된 원형 구조물(430)을 더 포함하는 것을 특징으로 하는 오버레이 마크.An overlay mark, characterized in that it further comprises a circular structure (430) formed inside the first overlay structure (410) for critical dimension measurement.
  6. 제1항에 있어서,The method of claim 1,
    상기 제2오버레이 구조물(420)은 90도 회전에 대한 불변체인 것을 특징으로 하는 오버레이 마크.The second overlay structure (420) is overlay mark, characterized in that the invariant to the 90 degree rotation.
  7. 제1항에 있어서,The method of claim 1,
    상기 오버레이 패턴들(421, 422, 423, 424)의 복수의 바들(425, 426, 427, 428) 사이의 간격이 일정한 것을 특징으로 하는 오버레이 마크.Overlay mark, characterized in that the spacing between the plurality of bars (425, 426, 427, 428) of the overlay patterns (421, 422, 423, 424) is constant.
  8. 제1항에 있어서,The method of claim 1,
    상기 네 개의 오버레이 패턴들(421, 422, 423, 424) 중에서 상기 제1오버레이 구조물(410)의 상하에 배치되는 오버레이 패턴들(423, 424)의 바들(427, 428)과 상기 제1오버레이 구조물(410)의 좌우에 배치되는 오버레이 패턴들(421, 422)의 바들(425, 426)은 서로 직교하는 것을 특징으로 하는 오버레이 마크.Bars 427 and 428 of the overlay patterns 423 and 424 disposed above and below the first overlay structure 410 among the four overlay patterns 421, 422, 423 and 424 and the first overlay structure. Overlay marks, characterized in that the bars (425, 426) of the overlay patterns (421, 422) disposed on the left and right of the (410) are orthogonal to each other.
  9. 제1항에 있어서,The method of claim 1,
    상기 제1오버레이 구조물(410)과 제2오버레이 구조물(420)의 회전중심이 일치하는 것을 특징으로 하는 오버레이 마크.Overlay mark, characterized in that the rotation center of the first overlay structure (410) and the second overlay structure (420) coincide.
  10. 제1항에 있어서,The method of claim 1,
    상기 제2오버레이 구조물(420)은 이전 공정에 의해서 형성된 패턴 층에 형성되고, 상기 제1오버레이 구조물(410)은 후속 공정에 의해서 형성된 패턴 층에 형성되는 것을 특징으로 하는 오버레이 마크.The second overlay structure (420) is formed on the pattern layer formed by a previous process, the first overlay structure (410) is an overlay mark, characterized in that formed on the pattern layer formed by a subsequent process.
  11. 반도체 소자의 제조방법에 있어서,In the manufacturing method of a semiconductor device,
    두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크(400)를 형성하는 단계와,Forming an overlay mark 400 at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer,
    상기 오버레이 마크(400)를 이용하여 오버레이 값을 측정하는 단계와,Measuring an overlay value using the overlay mark 400;
    측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며,Using the measured overlay values in process control to form two consecutive pattern layers or two patterns formed separately in one pattern layer,
    상기 오버레이 마크(400)는 청구항 1항 내지 10항 중 어느 한 항에 기재된 오버레이 마크(400)인 것 특징으로 하는 반도체 소자의 제조방법.The overlay mark (400) is a method for manufacturing a semiconductor device, characterized in that the overlay mark (400) according to any one of claims 1 to 10.
  12. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 사이의 오버레이를 측정하는 방법으로서,A method of measuring the overlay between two consecutive pattern layers or two patterns formed separately on one pattern layer,
    두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 형성된 오버레이 마크(400)의 이미지를 획득하는 단계와,Acquiring an image of the overlay mark 400 formed at the same time as forming two consecutive pattern layers or two patterns separately formed in one pattern layer;
    상기 오버레이 마크(400)의 이미지를 분석하는 단계를 포함하며,Analyzing the image of the overlay mark 400,
    상기 오버레이 마크(400)는 청구항 1항 내지 10항 중 어느 한 항에 기재된 오버레이 마크(400)인 것 특징으로 하는 오버레이 측정방법.The overlay mark (400) is an overlay measurement method, characterized in that the overlay mark (400) according to any one of claims 1 to 10.
PCT/KR2015/011610 2015-07-07 2015-11-02 Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device WO2017007072A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150096516 2015-07-07
KR10-2015-0096516 2015-07-07
KR10-2015-0130524 2015-09-15
KR1020150130524A KR101564312B1 (en) 2015-07-07 2015-09-15 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Publications (1)

Publication Number Publication Date
WO2017007072A1 true WO2017007072A1 (en) 2017-01-12

Family

ID=54430707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/011610 WO2017007072A1 (en) 2015-07-07 2015-11-02 Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device

Country Status (3)

Country Link
JP (1) JP6014845B1 (en)
KR (1) KR101564312B1 (en)
WO (1) WO2017007072A1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101665569B1 (en) * 2016-05-19 2016-10-12 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102019538B1 (en) 2016-09-27 2019-09-10 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR101906098B1 (en) * 2018-01-12 2018-10-10 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102120551B1 (en) 2018-09-14 2020-06-09 (주)오로스 테크놀로지 Apparatus for measuring overlay
KR102273278B1 (en) 2019-09-10 2021-07-07 (주)오로스 테크놀로지 Apparatus for measuring overlay
KR102461662B1 (en) 2020-07-02 2022-11-02 (주)오로스 테크놀로지 Apparatus for measuring overlay
KR102524462B1 (en) 2022-03-28 2023-04-21 (주)오로스 테크놀로지 Apparatus for measuring overlay
KR102550408B1 (en) 2023-02-14 2023-07-03 (주)오로스 테크놀로지 Apparatus and Method for Measuring Overlay
US11971248B1 (en) 2023-03-29 2024-04-30 Auros Technology, Inc. Wavelength-tunable fiber optic light source and overlay measurement device with same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045690A (en) * 2002-11-25 2004-06-02 주식회사 하이닉스반도체 Overlay vernier for improving accuracy of overlay reading and Method for manufacturing the same
KR20050111821A (en) * 2004-05-24 2005-11-29 삼성전자주식회사 Overlay mark
KR100800783B1 (en) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 Overlay mark for fabricating a semiconductor device
KR20080085543A (en) * 2007-03-20 2008-09-24 삼성전자주식회사 Overlay mark of semiconductor device and semiconductor device comprising the same overlay mark
KR20100009207A (en) * 2008-07-18 2010-01-27 삼성전자주식회사 Overlay mark and method of measuring an overlay of overlapped patterns

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222514A (en) * 1995-02-17 1996-08-30 Nikon Corp Semiconductor manufacturing method
JPH10213895A (en) * 1997-01-30 1998-08-11 Sony Corp Mark for measurement of positioning in reticle
JPH11260714A (en) * 1998-03-12 1999-09-24 Nikon Corp Position detection mark and detection method of mark position
JP3248580B2 (en) * 1999-02-16 2002-01-21 日本電気株式会社 Registration accuracy measurement mark and registration accuracy measurement method
EP1314198B1 (en) * 2000-08-30 2017-03-08 KLA-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
JP4235459B2 (en) * 2003-01-22 2009-03-11 キヤノン株式会社 Alignment method and apparatus and exposure apparatus
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
JP3993188B2 (en) * 2004-08-24 2007-10-17 ライテル・インストルメンツ Method and apparatus for self-referencing dynamic steps and intra-scan-field scan distortion
JP2007324371A (en) * 2006-06-01 2007-12-13 Ebara Corp Overlay mark for overlay inspection and mark for lens aberration investigation
JP2011061236A (en) * 2010-11-26 2011-03-24 Renesas Electronics Corp Semiconductor device
KR101215645B1 (en) * 2010-12-09 2012-12-26 에스케이하이닉스 주식회사 Overlay vernier mask pattern, methof for fabricating the same, semicondcutor device having the overlay vernier pattern, and method of fabricating the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040045690A (en) * 2002-11-25 2004-06-02 주식회사 하이닉스반도체 Overlay vernier for improving accuracy of overlay reading and Method for manufacturing the same
KR20050111821A (en) * 2004-05-24 2005-11-29 삼성전자주식회사 Overlay mark
KR100800783B1 (en) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 Overlay mark for fabricating a semiconductor device
KR20080085543A (en) * 2007-03-20 2008-09-24 삼성전자주식회사 Overlay mark of semiconductor device and semiconductor device comprising the same overlay mark
KR20100009207A (en) * 2008-07-18 2010-01-27 삼성전자주식회사 Overlay mark and method of measuring an overlay of overlapped patterns

Also Published As

Publication number Publication date
JP2017021317A (en) 2017-01-26
JP6014845B1 (en) 2016-10-26
KR101564312B1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
WO2017007072A1 (en) Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device
US5952134A (en) Method for measuring overlay accuracy
WO2019139390A1 (en) Overlay mark, and overlay measurement method and semiconductor device manufacturing method which use same
US7180593B2 (en) Overlay mark for aligning different layers on a semiconductor wafer
WO2017200159A1 (en) Overlay mark, and overlay measurement method and semiconductor device manufacturing method using same
CN111312691B (en) Overlay alignment mark structure, overlay alignment measurement method and semiconductor device
CN115268228B (en) Overlay mark, overlay measuring method using the same, and semiconductor device manufacturing method
US6596448B2 (en) Phase error monitor pattern and application
KR101714616B1 (en) Method for measuring overlay between three layers
US11119419B2 (en) Moiré target and method for using the same in measuring misregistration of semiconductor devices
JP7095183B2 (en) Moire target and method for measuring misalignment of semiconductor devices using it
KR20010029595A (en) Stepper lens aberration measurement pattern and stepper lens aberration characteristics evaluating method
KR102675464B1 (en) Overlay Measurement Method Using Displacement Vector
KR20230003846A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102617622B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR20230003843A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102545517B1 (en) Overlay Mark Forming a Moire Pattern, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same
CN116960112A (en) Overlay mark based on diffraction
KR20240058416A (en) Overlay Mark for Image Based Overlay Measurement, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same
KR0146240B1 (en) Method for manufacturing mark for measuring pattern convolution
KR200245079Y1 (en) Vernier key
KR100298189B1 (en) method and overlay mark for measuring misalign
CN115346960A (en) Alignment mark structure and semiconductor device
KR20040061547A (en) Overlay mark of the semiconductor device
JPH0263113A (en) Alignment mark

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15897794

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15897794

Country of ref document: EP

Kind code of ref document: A1