KR20040061547A - Overlay mark of the semiconductor device - Google Patents

Overlay mark of the semiconductor device Download PDF

Info

Publication number
KR20040061547A
KR20040061547A KR1020020087818A KR20020087818A KR20040061547A KR 20040061547 A KR20040061547 A KR 20040061547A KR 1020020087818 A KR1020020087818 A KR 1020020087818A KR 20020087818 A KR20020087818 A KR 20020087818A KR 20040061547 A KR20040061547 A KR 20040061547A
Authority
KR
South Korea
Prior art keywords
overlay
box
outer box
inner box
overlay mark
Prior art date
Application number
KR1020020087818A
Other languages
Korean (ko)
Other versions
KR100498578B1 (en
Inventor
김우용
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2002-0087818A priority Critical patent/KR100498578B1/en
Publication of KR20040061547A publication Critical patent/KR20040061547A/en
Application granted granted Critical
Publication of KR100498578B1 publication Critical patent/KR100498578B1/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

PURPOSE: An overlay mark of a semiconductor device is provided to prevent an overlay mark pattern from being varied by lens aberration by making an outer box and an inner box of an overlay mark formed of at least two bar patterns disposed at regular intervals. CONSTITUTION: An outer box(100) is made of at least two bar patterns that are symmetrically disposed in the X-axis and Y-axis directions, formed in the lower structure of a semiconductor substrate. An interlayer dielectric is formed on the resultant structure having the outer box. An inner box(110) is formed on the interlayer dielectric. The inner box measures an overlay of the outer box, composed of at least two bar patterns symmetrically disposed in the X-axis and Y-axis directions.

Description

반도체 장치의 오버레이 마크{OVERLAY MARK OF THE SEMICONDUCTOR DEVICE}OVERLAY MARK OF THE SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 오버레이 마크(overlay mark)에 관한 것으로서, 특히 반도체 장치의 제조 공정중에서 웨이퍼 노광 공정시 층간 구조물의 오버레이(overlay)를 측정하기 위한 반도체 장치의 오버레이 마크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to overlay marks of semiconductor devices, and more particularly to overlay marks of semiconductor devices for measuring the overlay of an interlayer structure during a wafer exposure process during a semiconductor device manufacturing process.

일반적으로 반도체 장치의 오버레이 측정을 위해서는 다이(die) 사이를 분할하는 스크라이브 라인(scribe line) 내에 오버레이 마크를 형성하고 있다. 반도체 공정에서 오버레이 측정은 반도체 장치의 제조 공정시 이전 단계와 현재 단계 사이의 층간 정렬상태를 나타내는 지수로서, 포토마스크 제작시 발생하는 에러와 반도체 장치의 제조 공정 및 시스템 에러에 의해 영향을 받기 때문에 생산 수율과 직접적으로 관계되는 중요한 변수이다. 따라서 오버레이 측정을 향상시키기 위한 많은 연구가 진행되고 있으며 측정 장비에서 오버레이 마크에 대한 모니터링을 통하여 최적의 오버레이 측정 제어가 필요하다.In general, for overlay measurement of a semiconductor device, an overlay mark is formed in a scribe line that divides between dies. The overlay measurement in the semiconductor process is an index indicating the interlayer alignment state between the previous step and the current step in the manufacturing process of the semiconductor device, and is produced because it is influenced by errors occurring during the manufacture of the photomask and manufacturing process and system errors of the semiconductor device. It is an important variable that is directly related to yield. Therefore, a lot of research is being conducted to improve overlay measurement, and an optimal overlay measurement control is required through monitoring of overlay marks in measurement equipment.

도 1a 및 도 1b는 종래 기술에 의한 반도체 장치의 오버레이 마크를 나타낸 도면들로서, 박스-인-박스(box-in-box) 형태의 오버레이 마크를 나타낸 것이다. 박스-인-박스 오버레이 마크는 아웃터 박스(outer box)(10)와 이너 박스(inner box)(20)로 이루어지는데, 아웃터 박스(10)는 반도체 기판의 하부 구조물(10)에 형성된 박스 패턴이고, 이너 박스(20)는 아웃터 박스(10)와의 오버레이를 측정하기 위해 아웃터 박스(10) 상부에 형성되는 박스 패턴이다.1A and 1B are diagrams illustrating overlay marks of a semiconductor device according to the related art, and show overlay marks in a box-in-box shape. The box-in-box overlay mark is composed of an outer box 10 and an inner box 20, wherein the outer box 10 is a box pattern formed on the lower structure 10 of the semiconductor substrate. Inner box 20 is a box pattern formed on the outer box 10 to measure an overlay with the outer box 10.

도 2a 및 도 2b는 종래 기술에 의한 반도체 장치의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들이다. 도 2a 및 도 2b를 참조하면, 반도체 기판(2)의 층간 절연막(12)에 하부 구조물과 함께 아웃터 박스(10)가 형성되어 있으며 층간 절연막(12) 상부에 하부 구조물을 패터닝하기 위해 사용된 마스크, 예를 들어 포토레지스트로 이루어진 이너 박스(20)가 형성되어 있다.2A and 2B are diagrams for describing overlay measurement of an outer box and an inner box of a semiconductor device according to the prior art. 2A and 2B, an outer box 10 is formed in the interlayer insulating layer 12 of the semiconductor substrate 2 together with a lower structure, and a mask used to pattern the lower structure on the interlayer insulating layer 12. For example, the inner box 20 which consists of photoresists is formed.

종래의 박스-인-박스형 오버레이 마크를 이용한 오버레이 측정은 오버레이 마크의 에지 신호를 측정하는 간섭계를 이용하여 아웃터 박스(10)와 이너 박스(20)를 스캔하고 스캔한 영역내 에지 신호 위치의 각 중심점을 확인하고 X축 및 Y축 중심점 간격으로 오버레이 측정값을 계산하여 아웃터 박스(10)에 대해 이너 박스(20)가 어느 정도 쉬프트되어 정렬이 어긋나게 되었는지 측정하는 것이다.Conventional overlay measurement using a box-in-box overlay mark scans the outer box 10 and the inner box 20 using an interferometer that measures the edge signal of the overlay mark and each center point of the edge signal position in the scanned area. It is to check and determine the overlay measurement value at the X-axis and Y-axis center point interval to measure how much the inner box 20 is shifted with respect to the outer box 10 is misaligned.

그런데, 종래 오버레이 마크에서 노광 조건이나 웨이퍼 조건에 따라서 변형이 생기게 되는 경우가 있다. 오버레이 측정 장비의 렌즈에서 수차(aberration)가 발생할 경우 패턴의 크기가 감소함에 따라 렌즈 수차에 대한 영향이 심각해진다. 특히 비스듬한 입사 광선으로 인해 렌즈축과 광선축이 평행하지 않게 되어 초점(focus)이 달라짐으로써 혜성 모양의 상이 생기게 되는 코마 수차는 사진 공정에 의해 형성된 패턴에 비대칭을 유발하여 임계 치수(CD: Critical Dimension)의 차이를 유발하면서 이와 동시에 패턴의 중심이 이동되는 문제도 발생시킨다.By the way, a deformation | transformation may arise in the conventional overlay mark according to exposure conditions or wafer conditions. If aberration occurs in the lens of the overlay measurement equipment, the influence on the lens aberration becomes serious as the size of the pattern decreases. Particularly, the coma aberration, which is caused by oblique incident light, is not parallel to the lens axis and the beam axis, resulting in a comet-shaped image. At the same time, the center of the pattern is shifted.

따라서, 오버레이 마크가 형성될 때 이너 박스 또는 아웃터 박스가 좌우 대칭성으로 형성될 수 있다. 이러한 경우 오버레이 마크가 쉬프트없이 진행이 되었다 할지라도 쉬프트된 것으로 계산할 수밖에 없어 오버레이 측정을 정밀하게 하는데 어려움이 있었다.Therefore, the inner box or the outer box can be formed symmetrically when the overlay mark is formed. In this case, even though the overlay mark proceeded without shift, it was difficult to precisely calculate the overlay measurement because it was calculated as shifted.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 오버레이 마크의 아웃터 박스와 이너 박스를 소정 간격으로 배열된 2개 이상의 바 패턴으로 구성함으로써 렌즈 수차로 인한 오버레이 마크 패턴의 변형을 막아 오버레이 측정의 정확성을 높여주는 반도체 장치의 오버레이 마크를 제공하는데 있다.An object of the present invention is to prevent the deformation of the overlay mark pattern due to lens aberration by overlaying the outer box and the inner box of the overlay mark with two or more bar patterns arranged at predetermined intervals in order to solve the problems of the prior art as described above It is to provide an overlay mark of a semiconductor device to improve the accuracy of the measurement.

상기 목적을 달성하기 위하여 본 발명은 반도체 장치의 층간 오버레이를 측정하는 오버레이 마크에 있어서, 반도체 기판의 하부 구조물에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 아웃터 박스와, 아웃터 박스가 형성된 구조물 상부에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 아웃터 박스에 대해 오버레이를 측정하며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 이너 박스를 구비한다.In order to achieve the above object, the present invention provides an overlay mark for measuring an interlayer overlay of a semiconductor device, comprising: an outer layer formed on a lower structure of a semiconductor substrate and formed of at least two bar patterns symmetrically arranged in X and Y axes, respectively An inner box formed of a box, an interlayer insulating film formed on top of the structure on which the outer box is formed, and at least two bar patterns formed on top of the interlayer insulating film and measuring overlay on the outer box and arranged symmetrically in the X and Y axes, respectively. It is provided.

상기 목적을 달성하기 위하여 본 발명의 다른 오버레이 마크는 반도체 기판의 하부 구조물에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 이너 박스와, 이너 박스가 형성된 구조물 상부에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 이너 박스에 대해 오버레이를 측정하며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 아웃터 박스를 구비한다.In order to achieve the above object, another overlay mark of the present invention is formed on the lower structure of the semiconductor substrate, the inner box consisting of at least two or more bar patterns arranged symmetrically on the X-axis and the Y-axis, and the upper portion of the structure on which the inner box is formed And an outer box formed on the interlayer insulating film, the outer box including at least two bar patterns each of which is overlaid on the inner box and symmetrically arranged in the X and Y axes.

도 1a 및 도 1b는 종래 기술에 의한 반도체 장치의 오버레이 마크를 나타낸 도면들,1A and 1B illustrate overlay marks of a semiconductor device according to the prior art;

도 2a 및 도 2b는 종래 기술에 의한 반도체 장치의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들,2A and 2B are views for explaining overlay measurement of an outer box and an inner box of a semiconductor device according to the prior art;

도 3a 및 도 3b는 본 발명에 따른 반도체 장치의 오버레이 마크를 나타낸 도면들,3A and 3B illustrate overlay marks of a semiconductor device according to the present invention;

도 4는 본 발명에 따른 반도체 장치의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면,4 is a view for explaining overlay measurement of an outer box and an inner box of a semiconductor device according to the present invention;

도 5는 본 발명의 오버레이 마크를 이용한 오버레이 측정 신호를 나타낸 도면.5 illustrates an overlay measurement signal using the overlay mark of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

2 : 반도체 기판 12 : 층간 절연막2: semiconductor substrate 12: interlayer insulating film

100 : 아웃터 박스 110 : 이너 박스100: outer box 110: inner box

102, 112 : 바 패턴102, 112: Bar pattern

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3a 및 도 3b는 본 발명에 따른 반도체 장치의 오버레이 마크를 나타낸 도면들로서, 본 발명의 오버레이 마크는 박스-인-박스 형태의 오버레이 마크이며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴(102, 112)으로 이루어진 아웃터 박스(100)와 이너 박스(110)로 이루어진다.3A and 3B are diagrams illustrating overlay marks of a semiconductor device according to the present invention, wherein the overlay marks of the present invention are box-in-box-type overlay marks and at least two symmetrically arranged in the X-axis and Y-axis, respectively. It consists of the outer box 100 and the inner box 110 which consist of the bar patterns 102 and 112 mentioned above.

도면에 미도시되어 있지만, 본 발명의 일 실시예에 따른 오버레이 마크의 수직 구조는 반도체 기판의 하부 구조물에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴(102)으로 이루어진 아웃터 박스(100)와, 아웃터 박스(100)가 형성된 구조물 상부에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴(112)으로 이루어진 이너 박스(110)로 구성된다.Although not shown in the drawings, the vertical structure of the overlay mark according to an embodiment of the present invention is formed on the lower structure of the semiconductor substrate and includes at least two or more bar patterns 102 arranged symmetrically in the X and Y axes, respectively. The outer box 100, the interlayer insulating film formed on the structure on which the outer box 100 is formed, and the at least two bar patterns 112 formed on the interlayer insulating film and symmetrically arranged in the X-axis and the Y-axis, respectively. It consists of an inner box 110 made up.

여기서, 아웃터 박스(100)와 이너 박스(110)의 바 패턴(102, 112)은 동일한 폭으로 형성하여 오버레이 측정시 각 패턴 폭의 신호 측정을 통해 아웃터 박스(100)와 이너 박스(110)의 패턴 피치의 측정 신호가 균일하게 검출될 수 있도록 한다.Here, the bar patterns 102 and 112 of the outer box 100 and the inner box 110 are formed to have the same width so that the outer box 100 and the inner box 110 of the outer box 100 may be measured by measuring the signal of each pattern width during overlay measurement. The measurement signal of the pattern pitch can be detected uniformly.

그러므로, 본 발명의 오버레이 마크는 오버레이 측정시 오버레이 측정 장비의 렌즈계에서 수차가 발생하더라도 아웃터 박스(100) 및 이너 박스(110)의 균일한 다수개의 바 패턴(102, 112)을 통해 패턴 피치 거리 또는 중심을 측정하여 코마 수차로 인한 패턴 비대칭으로 인해 아웃터 박스 또는 이너 박스의 중심값이 쉬프트되는 것을 쉽게 알 수 있다.Therefore, the overlay mark of the present invention is a pattern pitch distance through the uniform number of bar patterns (102, 112) of the outer box 100 and the inner box 110 even if aberration occurs in the lens system of the overlay measurement equipment during overlay measurement. By measuring the center, it is easy to see that the center value of the outer box or the inner box is shifted due to the pattern asymmetry due to coma aberration.

한편, 본 발명의 오버레이 마크는 아웃터 박스(100)와 이너 박스(110)의 층간 위치를 변경할 수도 있다. 즉, 이너 박스(110)를 먼저 선행 공정시 형성하고그 이후 후속 공정에 아웃터 박스(100)를 형성할 수도 있다.Meanwhile, the overlay mark of the present invention may change the interlayer positions of the outer box 100 and the inner box 110. That is, the inner box 110 may be formed first in the preceding process, and then the outer box 100 may be formed in the subsequent process.

도 4는 본 발명에 따른 반도체 장치의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면이다. 도 5는 본 발명의 오버레이 마크를 이용한 오버레이 측정 신호를 나타낸 도면이다.4 is a view for explaining the overlay measurement of the outer box and the inner box of the semiconductor device according to the present invention. 5 is a diagram illustrating an overlay measurement signal using the overlay mark of the present invention.

도 4 및 도 5를 참조하면, 박스-인-박스 구조의 오버레이 마크를 이용한 오버레이 측정시 오버레이 마크의 에지 신호를 측정하는 간섭계를 이용하여 아웃터 박스(100) 및 이너 박스(110)를 스캔하고 스캔한 영역내 에지 신호 위치의 각 중심점을 확인하고 X축 및 Y축 중심점 간격으로 오버레이 측정값을 계산하여 아웃터 박스(100)에 대해 이너 박스(110)가 어느 정도 쉬프트되어 정렬이 어긋나게 되었는지 측정하게 된다. 그런데, 본 발명의 오버레이 마크는 아웃터 박스(100) 및 이너 박스(110)가 X축 및 Y축으로 대칭되게 각각 적어도 2개 이상의 바 패턴(102, 112)들로 이루어져 있기 때문에 이들 패턴 신호를 검출하고 그의 평균을 각 박스의 에지 신호로 삼아 박스의 중심점을 찾는다. 그리고 아웃터 박스(100)와 이너 박스(110)의 중심점 차이를 가지고 오버레이 마크의 정렬을 측정하게 된다.4 and 5, the outer box 100 and the inner box 110 are scanned and scanned using an interferometer for measuring the edge signal of the overlay mark in the overlay measurement using the overlay mark of the box-in-box structure. Each center point of the edge signal position in one region is checked, and overlay measurement values are calculated at the center points of the X and Y axes to measure how much the inner box 110 is shifted with respect to the outer box 100 so that the alignment is out of alignment. . However, the overlay mark of the present invention detects these pattern signals because the outer box 100 and the inner box 110 are each composed of at least two or more bar patterns 102 and 112 symmetrically in the X and Y axes. The average is used as the edge signal of each box to find the center point of the box. The alignment of the overlay marks is measured with the difference between the center points of the outer box 100 and the inner box 110.

즉 도 5와 같이, 아웃터 박스(100)의 3개 바 패턴으로부터 측정된 신호를 얻었다면 오버레이 마크가 오버레이 측정장비의 코마 수차로 인해 패턴 변형이 일어나도 바 패턴 피치(pitch)는 변하지 않으므로 아웃터 박스(100)의 중심값은 변화하지 않는다. 그러므로, 오버레이 측정시 본 발명은 아웃터 박스 및 이너 박스의 바 패턴 피치 거리를 이용하여 중심점을 찾거나 바 패턴 피치의 중심(평균)으로 박스의 중심점을 찾아도 된다.That is, as shown in FIG. 5, if the measured signal is obtained from the three bar patterns of the outer box 100, the pattern of the bar does not change even when the overlay mark is deformed due to the coma aberration of the overlay measuring equipment. The center value of 100 does not change. Therefore, in the overlay measurement, the present invention may find the center point using the bar pattern pitch distances of the outer box and the inner box, or the center point of the box as the center (average) of the bar pattern pitch.

이상 설명한 바와 같이, 본 발명은 오버레이 측정 장비의 렌즈계에서 수차가 발생하더라도 아웃터 박스 및 이너 박스의 균일한 바 패턴들을 통해 패턴 피치 거리 또는 중심을 측정하여 각 박스의 중심점을 찾을 수 있어 코마 수차로 인해 아웃터 박스 또는 이너 박스의 중심값이 쉬프트되었는지 아닌지를 쉽게 측정할 수 있으며 이로 인해 오버레이 측정의 정확성을 높일 수 있다.As described above, the present invention can find the center point of each box by measuring the pattern pitch distance or the center through the uniform bar patterns of the outer box and the inner box even if aberration occurs in the lens system of the overlay measuring equipment. It is easy to measure whether the center value of the outer box or the inner box is shifted or not, thereby increasing the accuracy of the overlay measurement.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (3)

반도체 장치의 층간 오버레이를 측정하는 오버레이 마크에 있어서,An overlay mark for measuring an interlayer overlay of a semiconductor device, 반도체 기판의 하부 구조물에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 아웃터 박스;An outer box formed on the lower structure of the semiconductor substrate and having at least two bar patterns arranged symmetrically in the X and Y axes; 상기 아웃터 박스가 형성된 구조물 상부에 형성된 층간 절연막; 및An interlayer insulating layer formed on the structure on which the outer box is formed; And 상기 층간 절연막 상부에 형성되며 상기 아웃터 박스에 대해 오버레이를 측정하며 상기 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 이너 박스를 구비한 것을 특징으로 하는 반도체 장치의 오버레이 마크.An overlay mark formed on the interlayer insulating layer and having an inner box formed of at least two bar patterns each of which measures an overlay on the outer box and is symmetrically arranged in the X and Y axes, respectively; . 반도체 장치의 층간 오버레이를 측정하는 오버레이 마크에 있어서,An overlay mark for measuring an interlayer overlay of a semiconductor device, 반도체 기판의 하부 구조물에 형성되며 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 이너 박스;An inner box formed on the lower structure of the semiconductor substrate and having at least two bar patterns arranged symmetrically in the X and Y axes; 상기 이너 박스가 형성된 구조물 상부에 형성된 층간 절연막; 및An interlayer insulating layer formed on the structure on which the inner box is formed; And 상기 층간 절연막 상부에 형성되며 상기 이너 박스에 대해 오버레이를 측정하며 상기 X축 및 Y축으로 대칭되게 각각 배열된 적어도 2개 이상의 바 패턴으로 이루어진 아웃터 박스를 구비한 것을 특징으로 하는 반도체 장치의 오버레이 마크.An overlay box formed on the interlayer insulating layer and having an outer box formed of at least two bar patterns each of which measures an overlay on the inner box and is symmetrically arranged in the X and Y axes, respectively; . 제 1항 또는 제 2항에 있어서, 상기 아웃터 박스 및 이너 박스의 바 패턴은 동일한 폭으로 이루어진 것을 특징으로 하는 반도체 장치의 오버레이 마크.The overlay mark of claim 1, wherein the bar patterns of the outer box and the inner box have the same width.
KR10-2002-0087818A 2002-12-31 2002-12-31 Overlay mark of the semiconductor device KR100498578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087818A KR100498578B1 (en) 2002-12-31 2002-12-31 Overlay mark of the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087818A KR100498578B1 (en) 2002-12-31 2002-12-31 Overlay mark of the semiconductor device

Publications (2)

Publication Number Publication Date
KR20040061547A true KR20040061547A (en) 2004-07-07
KR100498578B1 KR100498578B1 (en) 2005-07-01

Family

ID=37353082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087818A KR100498578B1 (en) 2002-12-31 2002-12-31 Overlay mark of the semiconductor device

Country Status (1)

Country Link
KR (1) KR100498578B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891696B1 (en) * 2007-01-23 2009-04-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method And Apparatus For Calibrating Sub-Nanometer Critical Dimension Using Pitch Offset
US20130120739A1 (en) * 2011-11-11 2013-05-16 Yunqing DAI Structure for critical dimension and overlay measurement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891696B1 (en) * 2007-01-23 2009-04-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method And Apparatus For Calibrating Sub-Nanometer Critical Dimension Using Pitch Offset
US20130120739A1 (en) * 2011-11-11 2013-05-16 Yunqing DAI Structure for critical dimension and overlay measurement
US8823936B2 (en) * 2011-11-11 2014-09-02 Shanghai Huali Microelectronics Corporation Structure for critical dimension and overlay measurement

Also Published As

Publication number Publication date
KR100498578B1 (en) 2005-07-01

Similar Documents

Publication Publication Date Title
KR100255399B1 (en) Condition optimization method for measuring overlay accuracy of pattern
KR101906098B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR100498197B1 (en) Photomask, focus monitoring method, method for monitoring light exposure and method for fabricating semiconductor device
US20200241429A1 (en) Self-referencing and self-calibrating interference pattern overlay measurement
US8497997B2 (en) Semiconductor device and method of manufacturing the same
JP6063602B1 (en) Overlay mark, overlay measurement method using the same, and semiconductor device manufacturing method
KR20000029347A (en) Reticle having mark for detecting alignment and method for detecting alignment
KR100367500B1 (en) Method for detecting optimized focus of exposure device
KR20220003907A (en) Apparatus for measuring overlay
US11604421B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
JPH06308712A (en) Phase shift mask and its inspection method
KR20180033971A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR100498578B1 (en) Overlay mark of the semiconductor device
KR20090071431A (en) Exposure apparatus, detection method, and method of manufacturing device
KR100498619B1 (en) Overlay mark of the semiconductor device
KR0172557B1 (en) Semiconductor apparatus having overlay mark
CN117111398B (en) Method and system for monitoring deviation of photomask manufacturing process
KR100298190B1 (en) Method for measuring DOF in Lithography process
KR100481542B1 (en) Overlay mark and method for measuring overlay of semiconductor device
CN116794937A (en) Method for detecting photoetching alignment
US6730528B1 (en) Mask set for measuring an overlapping error and method of measuring an overlapping error using the same
KR20230003846A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR100608385B1 (en) Overlay measurement pattern for semiconductor device manufacture
KR20000020311A (en) Overlay vernier with aberration effect of exposing lens
KR20010061776A (en) Method for forming overlay vernier of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee