KR20230003846A - Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark - Google Patents
Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark Download PDFInfo
- Publication number
- KR20230003846A KR20230003846A KR1020210085425A KR20210085425A KR20230003846A KR 20230003846 A KR20230003846 A KR 20230003846A KR 1020210085425 A KR1020210085425 A KR 1020210085425A KR 20210085425 A KR20210085425 A KR 20210085425A KR 20230003846 A KR20230003846 A KR 20230003846A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay
- bars
- overlay mark
- mark
- axial direction
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000691 measurement method Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 238000004886 process control Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 48
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/706835—Metrology information management or control
- G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Data Mining & Analysis (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
본 발명은 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법에 관한 것이다.The present invention relates to an overlay mark, an overlay measurement method using the overlay mark, and a semiconductor device manufacturing method.
반도체 기판 상에는 복수 개의 패턴 층들이 순차적으로 형성된다. 또한, 더블 패터닝 등을 통해서 하나의 층의 회로가 두 개의 패턴으로 나뉘어 형성되기도 한다. 이러한 패턴 층들 또는 하나의 층의 복수의 패턴이 미리 설정된 위치에 정확하게 형성되어야만, 원하는 반도체 소자를 제조할 수 있다.A plurality of pattern layers are sequentially formed on the semiconductor substrate. In addition, through double patterning or the like, a circuit of one layer is divided into two patterns and formed. A desired semiconductor device can be manufactured only when these pattern layers or a plurality of patterns of one layer are precisely formed at preset positions.
따라서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해서, 패턴 층들과 동시에 형성되는 오버레이 마크들이 사용된다.Thus, in order to confirm that the pattern layers are correctly aligned, overlay marks formed simultaneously with the pattern layers are used.
오버레이 마크를 이용하여 오버레이를 측정하는 방법은 아래와 같다. 먼저, 이전 공정, 예를 들어, 에칭 공정에서 형성된 패턴 층에, 패턴 층 형성과 동시에 오버레이 마크의 일부인 하나의 구조물을 형성한다. 그리고 후속 공정, 예를 들어, 포토리소그래피 공정에서, 포토레지스트에 오버레이 마크의 나머지 구조물을 형성한다. 그리고 오버레이 측정장치를 통해서 이전 공정에 형성된 패턴 층의 오버레이 구조물(포토레지스트 층을 투과하여 이미지 획득)과 포토레지스트 층의 오버레이 구조물의 이미지를 획득하고, 이들 이미지들의 중심들 사이의 오프셋 값을 계측하여 오버레이 값을 측정한다. 오버레이 값이 허용범위를 벗어나면, 포토레지스트 층을 제거하고, 재작업 한다.The method of measuring overlay using overlay marks is as follows. First, a structure that is part of an overlay mark is formed on a pattern layer formed in a previous process, for example, an etching process, simultaneously with forming the pattern layer. And in a subsequent process, eg, a photolithography process, the remaining structure of the overlay mark is formed in the photoresist. In addition, images of the overlay structure of the pattern layer formed in the previous process (image acquisition by passing through the photoresist layer) and the overlay structure of the photoresist layer are acquired through the overlay measuring device, and the offset values between the centers of these images are measured. Measure the overlay value. If the overlay value is out of acceptable range, remove the photoresist layer and rework.
본 발명은 새로운 오버레이 마크를 제공하는 것을 목적으로 한다. 또한, 이러한 오버레이 마크를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법을 제공하는 것을 다른 목적으로 한다.An object of the present invention is to provide a novel overlay mark. Another object is to provide an overlay measurement method and a semiconductor device manufacturing method using such an overlay mark.
상술한 목적을 달성하기 위해서, 본 발명은 두 개의 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 사이의 제1 축 방향으로의 상대적 엇갈림을 결정하는 오버레이 마크로서, 하나의 패턴 층 또는 하나의 패턴과 함께 형성되는 제1 오버레이 마크와, 상기 제1 오버레이 마크와 다른 패턴 층 또는 다른 패턴과 함께 형성되는 제2 오버레이 마크를 구비하는 오버레이 마크를 제공한다.In order to achieve the above object, the present invention is an overlay mark for determining a relative misalignment in a first axis direction between two pattern layers or two patterns formed separately on one pattern layer, one pattern layer or one pattern layer. An overlay mark having a first overlay mark formed together with a pattern and a second overlay mark formed together with a pattern layer different from the first overlay mark or a different pattern is provided.
상기 제1 오버레이 마크는, 제1 축 방향과 직교하는 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제1 바들과, 상기 제1 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제2 바들을 포함하는 제1 오버레이 구조물과; 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제3 바들과, 상기 제3 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제4 바들을 포함하는 제2 오버레이 구조물을 포함한다.The first overlay mark is formed long along a second axial direction perpendicular to the first axial direction, and includes a plurality of first bars disposed along the first axial direction, and both ends of the first bars, respectively. a first overlay structure including a pair of second bars extending along the first axial direction; A plurality of third bars formed elongated along the second axial direction and disposed along the first axial direction, and a pair of fourth bars formed elongated along the first axial direction at both ends of the third bars, respectively. and a second overlay structure comprising bars.
그리고 상기 제2 오버레이 마크는, 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제5 바들과, 상기 제5 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제6 바들을 포함하는 제3 오버레이 구조물과; 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제7 바들과, 상기 제7 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제8 바들을 포함하는 제4 오버레이 구조물을 포함하는 것을 특징으로 하는 오버레이 마크를 제공한다.The second overlay mark may include a plurality of fifth bars that are formed long along the second axial direction and disposed along the first axial direction, and both ends of the fifth bars along the first axial direction, respectively. a third overlay structure including a pair of sixth bars formed long; A plurality of seventh bars formed elongated along the second axial direction and disposed along the first axial direction, and a pair of eighth bars formed elongated along the first axial direction at both ends of the seventh bars, respectively. An overlay mark characterized by comprising a fourth overlay structure comprising bars is provided.
또한, 본 발명은 상기 오버레이 마크의 정렬시에, 상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제2 축에 대해서 대칭이며, 상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제2 축에 대해서 대칭인 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, in the present invention, when the overlay marks are aligned, the first overlay structure and the second overlay structure are symmetrical with respect to the second axis, and the third overlay structure and the fourth overlay structure are symmetrical with respect to the second axis. It provides an overlay mark characterized in that it is symmetrical with respect to.
또한, 상기 오버레이 마크의 정렬시에, 상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭이며, 상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭인 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, when the overlay marks are aligned, the first overlay structure and the second overlay structure are symmetric about a rotation of 180 degrees based on the intersection of the first axis and the second axis, and the third overlay structure and the second overlay structure are symmetrical. The fourth overlay structure provides an overlay mark characterized in that it is symmetric about a rotation of 180 degrees based on the intersection of the first axis and the second axis.
또한, 상기 제2 바와 상기 제4 바는 제1 축 방향을 따라서 서로 연결되는 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, the second bar and the fourth bar provide an overlay mark characterized in that they are connected to each other along the first axis direction.
또한, 본 발명은 반도체 소자의 제조방법으로서, 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와, 상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와, 측정된 오버레이 값을 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.In addition, the present invention is a method of manufacturing a semiconductor device, comprising the steps of forming a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer and simultaneously forming an overlay mark, and using the overlay mark to obtain an overlay value. A method for manufacturing a semiconductor device comprising the steps of measuring , and using the measured overlay values for process control to form a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer. to provide.
또한, 본 발명은 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴 사이의 오버레이를 측정하는 방법으로서, 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와, 상기 오버레이 마크의 이미지를 분석하는 단계를 포함하는 것을 특징으로 하는 오버레이 측정방법을 제공한다.In addition, the present invention is a method for measuring overlay between a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer, wherein a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer are formed. At the same time, it provides an overlay measurement method comprising the steps of obtaining an image of an overlay mark formed and analyzing the image of the overlay mark.
도 1은 본 발명의 일실시예에 따른 오버레이 마크의 평면도이다.
도 2와 3은 본 발명의 다른 실시예들에 따른 오버레이 마크들의 평면도들이다.1 is a plan view of an overlay mark according to an embodiment of the present invention.
2 and 3 are top views of overlay marks according to other embodiments of the present invention.
이하, 첨부된 도면들을 참고하여 본 발명의 일실시예들을 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shapes of elements in the drawings are exaggerated to emphasize a clearer explanation, and elements indicated by the same reference numerals in the drawings mean the same elements.
도 1은 본 발명의 일실시예에 따른 오버레이 마크의 평면도이다. 도 1은 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 정렬된 상태를 나타낸다.1 is a plan view of an overlay mark according to an embodiment of the present invention. 1 shows a state in which the
도 1에서는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 구별하기 위해서 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 서로 다른 해칭(hatching) 패턴을 사용하여 표시하였다. 사용된 해칭 패턴은 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 용이하기 구별하기 위한 것일 뿐이며 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 형태와는 무관하다.In FIG. 1, in order to distinguish the
도 1을 참고하면, 본 발명의 일실시예 따른 오버레이 마크(10)는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 포함한다. 본 실시예의 오버레이 마크(10)는 반도체 웨이퍼의 스크라이브 레인에 형성되어 반도체 웨이퍼 상의 2개 이상의 패턴 층들 사이 또는 단일 층 상의 2개 이상의 패턴들 간의 오버레이를 측정하기 위해 제공될 수 있다.Referring to FIG. 1 , an
서로 다른 패턴 층들 사이의 오버레이 측정에 활용될 경우에는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 패턴 층과 함께 형성된다. 그리고 동일 층의 서로 다른 패턴들, 예를 들어, 더블 패터닝 공정에서 형성되는 두 개의 패턴, 사이의 오버레이 측정에 활용될 경우에는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 패턴과 함께 형성된다. 이하에서는 편의상, 서로 다른 패턴 층들 사이의 오버레이 측정을 기준으로 설명한다.When used for overlay measurement between different pattern layers, the
도 1에 도시된 바와 같이, 본 실시예에 있어서, 오버레이 마크(10)는 X축과 Y축에 의해서 분할된 4 사분면에 배치된다.As shown in Fig. 1, in this embodiment, the
제1 오버레이 마크(100)는 제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)을 포함한다. 본 실시예에서 제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)은 제2 사분면(Q2)과 제1 사분면(Q1)에 나란하게 배치된다.The
제1 오버레이 구조물(110)은 제2 사분면(Q2)에 Y축 방향을 따라서 길게 형성되는 복수의 제1 바(112)들을 포함한다. 복수의 제1 바(112)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제1 오버레이 구조물(110)은 제1 바(112)들의 상단부 측과 하단부 측에 각각 제1 바(112)들과 일정한 간격을 이루며 배치되는 한 쌍의 제2 바(114)들을 포함한다. 제2 바(114)들은 X축 방향을 따라서 길게 형성된다. 제1 오버레이 구조물(110)의 외곽은 대체로 직사각형을 이룬다. The
제2 오버레이 구조물(120)은 제1 사분면(Q1)에 Y축 방향을 따라서 길게 형성되는 복수의 제3 바들(122)을 포함한다. 복수의 제3 바(122)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제2 오버레이 구조물(120)은 제3 바(122)들의 상단부 측과 하단부 측에 각각 제3 바(122)들과 일정한 간격을 이루며 배치되는 한 쌍의 제4 바(124)들을 포함한다. 제4 바(124)들은 X축 방향을 따라서 길게 형성된다. 본 실시예에서 제4 바(124)들은 제2 바(114)들과 서로 연결된다. 제2 오버레이 구조물(120)의 외곽은 대체로 직사각형을 이룬다.The
제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)은 Y축에 대해서 대칭이다.The
제2 오버레이 마크(200)는 제3 오버레이 구조물(210)과 제4 오버레이 구조물(220)을 포함한다. 제3 오버레이 구조물(210)과 제2 오버레이 구조물(220)은 제3 사분면(Q3)과 제4 사분면(Q4)에 나란하게 배치된다.The
제3 오버레이 구조물(210)은 제3 사분면(Q3)에 Y축 방향을 따라서 길게 형성되는 복수의 제5 바(212)들을 포함한다. 복수의 제5 바(212)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제3 오버레이 구조물(210)은 제5 바(212)들의 상단부 측과 하단부 측에 각각 제5 바(212)들과 일정한 간격을 이루며 배치되는 한 쌍의 제6 바(214)들을 포함한다. 제6 바(214)들은 X축 방향을 따라서 길게 형성된다. 제3 오버레이 구조물(210)의 외곽은 대체로 직사각형을 이룬다. The
제4 오버레이 구조물(220)은 제4 사분면(Q4)에 Y축 방향을 따라서 길게 형성되는 복수의 제7 바들(222)을 포함한다. 복수의 제7 바(222)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제4 오버레이 구조물(220)은 제7 바(222)들의 상단부 측과 하단부 측에 각각 제7 바(222)들과 일정한 간격을 이루며 배치되는 한 쌍의 제8 바(224)들을 포함한다. 제8 바(224)들은 X축 방향을 따라서 길게 형성된다. 본 실시예에서 제8 바(224)들은 제6 바(214)들과 서로 연결된다. 제4 오버레이 구조물(220)의 외곽은 대체로 직사각형을 이룬다.The
제3 오버레이 구조물(210)과 제4 오버레이 구조물(220)은 Y축에 대해서 대칭이다. 그리고 본 실시예에서 제1 오버레이 마크(100)와 제2 오버레이 마크(200)는 X축에 대해서 대칭이다.The
제1 오버레이 구조물(110)의 제1 바(112)들과 제2 오버레이 구조물(120)의 제3 바(122)들은 제1 오버레이 마크(100)의 X축 방향 중심을 찾는데 사용된다. 그리고 제1 오버레이 구조물(110)의 제2 바(114)들과 제2 오버레이 구조물(120)의 제4 바(124)들은 제1 오버레이 마크(100)의 Y축 방향 중심을 찾는데 사용된다.The
또한, 제3 오버레이 구조물(210)의 제5 바(212)들과 제4 오버레이 구조물(220)의 제6 바(222)들은 제2 오버레이 마크(200)의 X축 방향 중심을 찾는데 사용된다. 그리고 제3 오버레이 구조물(210)의 제7 바(214)들과 제4 오버레이 구조물(220)의 제8 바(224)들은 제2 오버레이 마크(200)의 Y축 방향 중심을 찾는데 사용된다.Also, the
그리고 제1 오버레이 마크(100)의 중심과 제2 오버레이 마크(200)의 중심을 비교함으로써, 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 X축 방향 오차와 Y축 방향 오차를 알 수 있다. 그리고 이를 통해서 제1 오버레이 마크(100)와 함께 형성된 패턴 층과 제2 오버레이 마크(200)와 함께 형성된 패턴 층 사이의 X축 방향 오차와 Y축 방향 오차도 알 수 있다.And, by comparing the center of the
본 실시예는 X축 방향의 패턴 층간 오차를 측정에 중점을 둔 오버레이 마크(10)이다. 본 실시예는 X축 방향을 따라서 다수의 바들을 배치함으로써, X축 방향 정보량을 늘렸기 때문에, X축 방향의 패턴 층간 오차를 좀 더 정확하게 측정할 수 있다.This embodiment is an
이하에서는 도 1에 도시된 오버레이 마크(10)를 이용한 오버레이 계측방법에 대해서 설명한다. 오버레이 계측방법은 오버레이 마크(10)의 이미지를 획득하는 단계와, 오버레이 마크(10)의 이미지를 분석하는 단계를 포함한다. 오버레이 마크(10)는 복수 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 형성된다.Hereinafter, an overlay measurement method using the
오버레이 마크(10)의 이미지를 획득하는 단계는 일반적으로, 오버레이 측정장치를 이용하여 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 이미지를 한 번에 획득하는 단계이다.Acquiring the image of the
또한, 오버레이 마크(10)의 이미지를 획득하는 단계는 제1 오버레이 마크(100)의 이미지를 획득하는 단계와, 제2 오버레이 마크(200)의 이미지를 획득하는 단계와, 이들 이미지의 결합 이미지를 획득하는 단계를 포함할 수도 있다.In addition, the step of acquiring the image of the
제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 층에 형성되어 있는 경우에는 서로 다른 광원을 사용하여 이미지를 획득할 수 있다. 이전 공정에서 형성된 제2 오버레이 마크(200)는 후속 공정에서 형성된 패턴 층에 의해서 덮이므로, 후속 공정에서 형성된 패턴 층을 통과할 수 있는 파장의 빛을 이용하여 이미지를 획득하는 것이 바람직하다.When the
오버레이 마크(10)의 이미지를 분석하는 단계는 획득된 오버레이 마크 이미지에서 제1 오버레이 마크(100)의 중심과 제2 오버레이 마크(200)의 중심의 오프셋을 측정하는 단계일 수 있다.Analyzing the image of the
이하에서는 도 1에 도시된, 오버레이 마크(10)를 이용한 반도체 소자의 제조방법을 설명한다. 오버레이 마크(10)를 이용한 반도체 소자의 제조방법은 오버레이 마크(10)를 형성하는 단계로 시작된다. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크(10)를 형성한다.Hereinafter, a method of manufacturing a semiconductor device using the
다음으로, 오버레이 마크(10)를 이용하여 오버레이 값을 측정한다. 오버레이 값을 측정하는 단계는 상술한 오버레이 계측 방법과 같다.Next, an overlay value is measured using the
마지막으로, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용한다. 즉, 도출된 오버레이를 공정제어에 활용하여 연속하는 패턴 층 또는 두 개의 패턴이 정해진 위치에 형성되도록 한다.Finally, the measured overlay values are used for process control to form two successive pattern layers or two separately formed patterns on one pattern layer. That is, the derived overlay is used for process control so that a continuous pattern layer or two patterns are formed at a predetermined location.
도 2와 3은 본 발명의 다른 실시예들에 따른 오버레이 마크들의 평면도들이다.2 and 3 are top views of overlay marks according to other embodiments of the present invention.
도 2에 도시된 실시예는 제1 오버레이 구조물(310)과 제2 오버레이 구조물(320)이 제2 사분면(Q2)과 제4 사분면(Q4)에 대각선상으로 배치된다는 점에서 도 1에 도시된 실시예와 차이가 있다. 또한, 제3 오버레이 구조물(410)과 제4 오버레이 구조물(420)도 제1 사분면(Q1)과 제3 사분면(Q3)에 대각선상으로 배치된다.The embodiment shown in FIG. 2 is similar to FIG. 1 in that the
오버레이 마크(20)가 정렬되어 있을 때, 제1 오버레이 구조물(310)과 제2 오버레이 구조물(320)은 X축과 Y축의 교점(C)을 기준으로 180도 회전에 대해서 대칭이며, 제3 오버레이 구조물(410)과 제4 오버레이 구조물(420)은 X축과 Y축의 교점(C)을 기준으로 180도 회전에 대해서 대칭이다.When the overlay marks 20 are aligned, the
도 3에 도시된 실시예는 도 1 내지 2에 도시된 실시예와 달리, Y축 방향의 패턴 층간 오차를 측정에 중점을 둔 오버레이 마크(40)이다. 도 3에 도시된 실시예는 Y축 방향을 따라서 다수의 바들을 배치함으로써, Y축 방향의 정보량을 늘렸기 때문에 Y축 방향의 패턴 층간 오차를 좀 더 정확하게 측정할 수 있다.Unlike the embodiments shown in FIGS. 1 and 2 , the embodiment shown in FIG. 3 is an overlay mark 40 that focuses on measuring an error between pattern layers in the Y-axis direction. Since the embodiment shown in FIG. 3 increases the amount of information in the Y-axis direction by arranging a plurality of bars along the Y-axis direction, the error between pattern layers in the Y-axis direction can be more accurately measured.
본 실시예의 오버레이 마크(30)는 제1 오버레이 마크(500)와 제2 오버레이 마크(600)를 포함한다.The
제1 오버레이 마크(500)는 제1 오버레이 구조물(510)과 제2 오버레이 구조물(520)을 포함한다. 본 실시예에서 제1 오버레이 구조물(510)과 제2 오버레이 구조물(520)은 제2 사분면(Q2)과 제3 사분면(Q3)에 위 아래로 배치된다.The
제1 오버레이 구조물(510)은 제2 사분면(Q2)에 X축 방향을 따라서 길게 형성되는 복수의 제1 바(512)들을 포함한다. 복수의 제1 바(512)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제1 오버레이 구조물(510)은 제1 바(512)들의 양단부 측에 각각 제1 바(512)들과 일정한 간격을 이루며 배치되는 한 쌍의 제2 바(514)들을 포함한다. 제2 바(514)들은 Y축 방향을 따라서 길게 형성된다. 제1 오버레이 구조물(510)의 외곽은 대체로 직사각형을 이룬다.The
제2 오버레이 구조물(520)은 제4 사분면(Q3)에 X축 방향을 따라서 길게 형성되는 복수의 제3 바들(522)을 포함한다. 복수의 제3 바(522)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제2 오버레이 구조물(520)은 제3 바(522)들의 양단부 측에 각각 제3 바(522)들과 일정한 간격을 이루며 배치되는 한 쌍의 제4 바(524)들을 포함한다. 제4 바(524)들은 Y축 방향을 따라서 길게 형성된다. 제1 오버레이 구조물(520)의 외곽은 대체로 직사각형을 이룬다.The
제1 오버레이 구조물(510)과 제2 오버레이 구조물(520)은 X축에 대해서 대칭이다.The
제2 오버레이 마크(600)는 제3 오버레이 구조물(610)과 제4 오버레이 구조물(620)을 포함한다. 제3 오버레이 구조물(610)과 제2 오버레이 구조물(620)은 제2 사분면(Q1)과 제3 사분면(Q4)에 위 아래로 배치된다.The
제3 오버레이 구조물(610)은 제1 사분면(Q1)에 X축 방향을 따라서 길게 형성되는 복수의 제5 바(612)들을 포함한다. 복수의 제5 바(612)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제3 오버레이 구조물(610)은 제5 바(612)들의 양단부 측에 각각 제5 바(612)들과 일정한 간격을 이루며 배치되는 한 쌍의 제6 바(614)들을 포함한다. 제6 바(614)들은 Y축 방향을 따라서 길게 형성된다. 제3 오버레이 구조물(610)의 외곽은 대체로 직사각형을 이룬다.The
제4 오버레이 구조물(620)은 제4 사분면(Q4)에 X축 방향을 따라서 길게 형성되는 복수의 제7 바(622)들을 포함한다. 복수의 제7 바(622)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 또한, 제4 오버레이 구조물(620)은 제7 바(622)들의 양단부 측에 각각 제7 바(622)들과 일정한 간격을 이루며 배치되는 한 쌍의 제8 바(624)들을 포함한다. 제8 바(624)들은 Y축 방향을 따라서 길게 형성된다. 제4 오버레이 구조물(620)의 외곽은 대체로 직사각형을 이룬다.The
제3 오버레이 구조물(610)과 제4 오버레이 구조물(620)은 X축에 대해서 대칭이다. 그리고 본 실시예에서 제1 오버레이 마크(500)와 제2 오버레이 마크(600)는 Y축에 대해서 대칭이다.The
제1 오버레이 구조물(510)과 제2 오버레이 구조물(520)은 제1 오버레이 마크(500)의 중심을 찾는데 사용되며, 제3 오버레이 구조물(610)과 제4 오버레이 구조물(620)은 제2 오버레이 마크(600)의 중심을 찾는데 사용된다. 그리고 제1 오버레이 마크(500)의 중심과 제2 오버레이 마크(600)의 중심을 비교함으로써, 제1 오버레이 마크(500)와 제2 오버레이 마크(600)의 X축과 Y축 방향 오차를 알 수 있다. 그리고 이를 통해서 제1 오버레이 마크(500)와 함께 형성된 패턴 층과 제2 오버레이 마크(600)와 함께 형성된 패턴 층 사이의 X축과 Y축 방향 오차도 알 수 있다.The
이상에서 설명된 실시예들은 본 발명의 바람직한 실시예들을 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예들에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.The embodiments described above are merely those of the preferred embodiments of the present invention, the scope of the present invention is not limited to the described embodiments, and within the technical spirit and claims of the present invention, Various changes, modifications, or substitutions may be made by those skilled in the art, and it should be understood that such embodiments fall within the scope of the present invention.
10, 20, 30: 오버레이 마크
100, 300, 500: 제1 오버레이 마크
110, 310, 510: 제1 오버레이 구조물
120, 320, 520: 제2 오버레이 구조물
200, 400, 600: 제2 오버레이 마크
210, 410, 610: 제3 오버레이 구조물
220, 420, 620: 제4 오버레이 구조물10, 20, 30: Overlay marks
100, 300, 500: first overlay mark
110, 310, 510: first overlay structure
120, 320, 520: second overlay structure
200, 400, 600: second overlay mark
210, 410, 610: third overlay structure
220, 420, 620: fourth overlay structure
Claims (6)
하나의 패턴 층 또는 하나의 패턴과 함께 형성되는 제1 오버레이 마크와, 상기 제1 오버레이 마크와 다른 패턴 층 또는 다른 패턴과 함께 형성되는 제2 오버레이 마크를 구비하며,
상기 제1 오버레이 마크는,
제1 축 방향과 직교하는 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제1 바들과, 상기 제1 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제2 바들을 포함하는 제1 오버레이 구조물과,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제3 바들과, 상기 제3 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제4 바들을 포함하는 제2 오버레이 구조물을 포함하고,
상기 제2 오버레이 마크는,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제5 바들과, 상기 제5 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제6 바들을 포함하는 제3 오버레이 구조물과,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제7 바들과, 상기 제7 바들의 양단부 측에 각각 상기 제1 축 방향을 따라서 길게 형성되는 한 쌍의 제8 바들을 포함하는 제4 오버레이 구조물을 포함하는 것을 특징으로 하는 오버레이 마크.An overlay mark determining a relative misalignment in a first axial direction between two pattern layers or two patterns separately formed on one pattern layer,
a first overlay mark formed together with one pattern layer or one pattern, and a second overlay mark formed together with the first overlay mark and another pattern layer or pattern;
The first overlay mark,
A plurality of first bars formed elongated along a second axial direction perpendicular to the first axial direction and disposed along the first axial direction, and both ends of the first bars each elongated along the first axial direction. A first overlay structure including a pair of second bars formed;
A plurality of third bars formed elongated along the second axial direction and disposed along the first axial direction, and a pair of fourth bars formed elongated along the first axial direction at both ends of the third bars, respectively. a second overlay structure comprising bars;
The second overlay mark,
A plurality of fifth bars formed long along the second axial direction and disposed along the first axial direction, and a pair of sixth bars formed long along the first axial direction at both ends of the fifth bars, respectively. a third overlay structure comprising bars;
A plurality of seventh bars extending along the second axial direction and disposed along the first axial direction, and a pair of eighth bars extending along the first axial direction at both ends of the seventh bars. An overlay mark comprising a fourth overlay structure comprising bars.
상기 오버레이 마크의 정렬시에,
상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제2 축에 대해서 대칭이며,
상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제2 축에 대해서 대칭인 것을 특징으로 하는 오버레이 마크.According to claim 1,
When aligning the overlay marks,
The first overlay structure and the second overlay structure are symmetric about the second axis,
The overlay mark, characterized in that the third overlay structure and the fourth overlay structure are symmetrical with respect to the second axis.
상기 오버레이 마크의 정렬시에,
상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭이며,
상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭인 것을 특징으로 하는 오버레이 마크.According to claim 1,
When aligning the overlay marks,
The first overlay structure and the second overlay structure are symmetric about a 180 degree rotation based on the intersection of the first axis and the second axis,
The overlay mark, characterized in that the third overlay structure and the fourth overlay structure are symmetrical with respect to rotation of 180 degrees based on the intersection of the first axis and the second axis.
상기 제2 바와 상기 제4 바는 제1 축 방향을 따라서 서로 연결되는 것을 특징으로 하는 오버레이 마크.According to claim 2,
The overlay mark, characterized in that the second bar and the fourth bar are connected to each other along the first axis direction.
복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와,
상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와,
측정된 오버레이 값을 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 내지 4항 중 어느 한 항에 기재된 오버레이 마크인 것을 특징으로 하는 반도체 소자의 제조방법.As a method of manufacturing a semiconductor device,
Forming a plurality of consecutive pattern layers or a plurality of patterns separately formed on one pattern layer and simultaneously forming overlay marks;
Measuring an overlay value using the overlay mark;
using the measured overlay values for process control to form a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer;
The method of manufacturing a semiconductor device, wherein the overlay mark is the overlay mark according to any one of claims 1 to 4.
복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와,
상기 오버레이 마크의 이미지를 분석하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 내지 4항 중 어느 한 항에 기재된 오버레이 마크인 것을 특징으로 하는 오버레이 측정방법.A method for measuring the overlay between a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer, comprising:
obtaining an image of an overlay mark formed simultaneously with forming a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer;
Analyzing the image of the overlay mark,
The overlay measurement method characterized in that the overlay mark is the overlay mark according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210085425A KR20230003846A (en) | 2021-06-30 | 2021-06-30 | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210085425A KR20230003846A (en) | 2021-06-30 | 2021-06-30 | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230003846A true KR20230003846A (en) | 2023-01-06 |
Family
ID=84924116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210085425A KR20230003846A (en) | 2021-06-30 | 2021-06-30 | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230003846A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5180419B2 (en) | 2000-08-30 | 2013-04-10 | ケーエルエー−テンカー・コーポレーション | Overlay mark, overlay mark design method and overlay measurement method |
-
2021
- 2021-06-30 KR KR1020210085425A patent/KR20230003846A/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5180419B2 (en) | 2000-08-30 | 2013-04-10 | ケーエルエー−テンカー・コーポレーション | Overlay mark, overlay mark design method and overlay measurement method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7180593B2 (en) | Overlay mark for aligning different layers on a semiconductor wafer | |
KR101564312B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR101906098B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
JPH02143544A (en) | Semiconductor device provided with vernier pattern for mesh matching use | |
JP6063602B1 (en) | Overlay mark, overlay measurement method using the same, and semiconductor device manufacturing method | |
US11604421B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR101714616B1 (en) | Method for measuring overlay between three layers | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
KR102019538B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR20230003846A (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR102675464B1 (en) | Overlay Measurement Method Using Displacement Vector | |
KR20230003843A (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR102617622B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR20230003842A (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
KR20240008074A (en) | Overlay mark forming moire pattern, overlay measurement method and semiconductor device manufacturing method using the same | |
KR20240126587A (en) | Overlay Mark for Image Based Overlay Measurement, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same | |
KR20240058416A (en) | Overlay Mark for Image Based Overlay Measurement, Overlay Measurement Method, Overlay Measurement Device, and Semiconductor Device Manufacturing Method Using the Same | |
CN101097410A (en) | Method of detecting displacement of exposure position marks | |
JPH09283412A (en) | Method for correcting superposition measurement error | |
KR100724189B1 (en) | Overlay mark of a semiconductor device | |
KR20230032478A (en) | Overlay mark forming moire pattern and overlay measurement method using the same | |
KR20030053224A (en) | Overlay measurement pattern for semiconductor | |
KR20060069999A (en) | Method for measuring overlay | |
KR100298189B1 (en) | method and overlay mark for measuring misalign | |
JP4146827B2 (en) | Reference value setting method, pattern determination method, alignment inspection apparatus, semiconductor device manufacturing system, semiconductor manufacturing factory, and semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |