KR20230003843A - Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark - Google Patents

Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark Download PDF

Info

Publication number
KR20230003843A
KR20230003843A KR1020210085422A KR20210085422A KR20230003843A KR 20230003843 A KR20230003843 A KR 20230003843A KR 1020210085422 A KR1020210085422 A KR 1020210085422A KR 20210085422 A KR20210085422 A KR 20210085422A KR 20230003843 A KR20230003843 A KR 20230003843A
Authority
KR
South Korea
Prior art keywords
overlay
mark
overlay mark
axis direction
axis
Prior art date
Application number
KR1020210085422A
Other languages
Korean (ko)
Inventor
박규남
장주일
원대경
Original Assignee
(주)오로스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오로스 테크놀로지 filed Critical (주)오로스 테크놀로지
Priority to KR1020210085422A priority Critical patent/KR20230003843A/en
Publication of KR20230003843A publication Critical patent/KR20230003843A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

The present invention relates to an overlay mark, and an overlay measurement method and a semiconductor device manufacturing method using the same. The present invention provides an overlay mark, as an overlay mark determining a relative misalignment in a first axial direction between two pattern layers or two patterns separately formed on one pattern layer, the overlay mark comprising: a first overlay mark formed together with one pattern layer or one pattern; and a second overlay mark formed together with another pattern layer or another pattern different from the first overlay mark.

Description

오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법{Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark}Overlay mark, overlay measurement method and semiconductor device manufacturing method using the same {Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark}

본 발명은 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법에 관한 것이다.The present invention relates to an overlay mark, an overlay measurement method using the overlay mark, and a semiconductor device manufacturing method.

반도체 기판 상에는 복수 개의 패턴 층들이 순차적으로 형성된다. 또한, 더블 패터닝 등을 통해서 하나의 층의 회로가 두 개의 패턴으로 나뉘어 형성되기도 한다. 이러한 패턴 층들 또는 하나의 층의 복수의 패턴이 미리 설정된 위치에 정확하게 형성되어야만, 원하는 반도체 소자를 제조할 수 있다.A plurality of pattern layers are sequentially formed on the semiconductor substrate. In addition, through double patterning or the like, a circuit of one layer is divided into two patterns and formed. A desired semiconductor device can be manufactured only when these pattern layers or a plurality of patterns of one layer are precisely formed at preset positions.

따라서 패턴 층들이 정확하게 정렬되었는지를 확인하기 위해서, 패턴 층들과 동시에 형성되는 오버레이 마크들이 사용된다.Thus, in order to confirm that the pattern layers are correctly aligned, overlay marks formed simultaneously with the pattern layers are used.

오버레이 마크를 이용하여 오버레이를 측정하는 방법은 아래와 같다. 먼저, 이전 공정, 예를 들어, 에칭 공정에서 형성된 패턴 층에, 패턴 층 형성과 동시에 오버레이 마크의 일부인 하나의 구조물을 형성한다. 그리고 후속 공정, 예를 들어, 포토리소그래피 공정에서, 포토레지스트에 오버레이 마크의 나머지 구조물을 형성한다. 그리고 오버레이 측정장치를 통해서 이전 공정에 형성된 패턴 층의 오버레이 구조물(포토레지스트 층을 투과하여 이미지 획득)과 포토레지스트 층의 오버레이 구조물의 이미지를 획득하고, 이들 이미지들의 중심들 사이의 오프셋 값을 계측하여 오버레이 값을 측정한다. 오버레이 값이 허용범위를 벗어나면, 포토레지스트 층을 제거하고, 재작업 한다.The method of measuring overlay using overlay marks is as follows. First, a structure that is part of an overlay mark is formed on a pattern layer formed in a previous process, for example, an etching process, simultaneously with forming the pattern layer. And in a subsequent process, eg, a photolithography process, the remaining structure of the overlay mark is formed in the photoresist. In addition, images of the overlay structure of the pattern layer formed in the previous process (image acquisition by passing through the photoresist layer) and the overlay structure of the photoresist layer are acquired through the overlay measuring device, and the offset values between the centers of these images are measured. Measure the overlay value. If the overlay value is out of acceptable range, remove the photoresist layer and rework.

일본등록특허 JP5180419Japanese registered patent JP5180419

본 발명은 새로운 오버레이 마크를 제공하는 것을 목적으로 한다. 또한, 이러한 오버레이 마크를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법을 제공하는 것을 다른 목적으로 한다.An object of the present invention is to provide a novel overlay mark. Another object is to provide an overlay measurement method and a semiconductor device manufacturing method using such an overlay mark.

상술한 목적을 달성하기 위해서, 본 발명은 두 개의 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 사이의 제1 축 방향으로의 상대적 엇갈림을 결정하는 오버레이 마크로서, 하나의 패턴 층 또는 하나의 패턴과 함께 형성되는 제1 오버레이 마크와, 상기 제1 오버레이 마크와 다른 패턴 층 또는 다른 패턴과 함께 형성되는 제2 오버레이 마크를 구비하는 오버레이 마크를 제공한다. In order to achieve the above object, the present invention is an overlay mark for determining a relative misalignment in a first axis direction between two pattern layers or two patterns formed separately on one pattern layer, one pattern layer or one pattern layer. An overlay mark having a first overlay mark formed together with a pattern and a second overlay mark formed together with a pattern layer different from the first overlay mark or a different pattern is provided.

상기 제1 오버레이 마크는, 제1 축 방향과 직교하는 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제1 바들을 포함하는 제1 오버레이 구조물과; 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제2 바들을 포함하는 제2 오버레이 구조물을 포함한다.The first overlay mark may include a first overlay structure formed long along a second axis direction perpendicular to the first axis direction and including a plurality of first bars disposed along the first axis direction; A second overlay structure including a plurality of second bars is formed long along the second axis direction and disposed along the first axis direction.

그리고 상기 제2 오버레이 마크는, 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제3 바들을 포함하는 제3 오버레이 구조물과; 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제4 바들을 포함하는 제4 오버레이 구조물을 포함한다.and a third overlay structure including a plurality of third bars disposed along the first axis direction and extending along the second axis direction; A fourth overlay structure is formed elongated along the second axial direction and includes a plurality of fourth bars disposed along the first axial direction.

또한, 본 발명은 상기 오버레이 마크의 정렬시에, 상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제2 축에 대해서 대칭이며, 상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제2 축에 대해서 대칭인 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, in the present invention, when the overlay marks are aligned, the first overlay structure and the second overlay structure are symmetrical with respect to the second axis, and the third overlay structure and the fourth overlay structure are symmetrical with respect to the second axis. It provides an overlay mark characterized in that it is symmetrical with respect to.

또한, 상기 오버레이 마크의 정렬시에, 상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭이며, 상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭인 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, when the overlay marks are aligned, the first overlay structure and the second overlay structure are symmetric about a rotation of 180 degrees based on the intersection of the first axis and the second axis, and the third overlay structure and the second overlay structure are symmetrical. The fourth overlay structure provides an overlay mark characterized in that it is symmetric about a rotation of 180 degrees based on the intersection of the first axis and the second axis.

또한, 상기 제1 오버레이 구조물의 상기 제1 바들은 상기 제2 축 방향으로 복수의 열을 이루는 것을 특징으로 하는 오버레이 마크를 제공한다.In addition, the first bars of the first overlay structure provide an overlay mark characterized in that forming a plurality of rows in the second axis direction.

또한, 본 발명은 반도체 소자의 제조방법으로서, 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와, 상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와, 측정된 오버레이 값을 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.In addition, the present invention is a method of manufacturing a semiconductor device, comprising the steps of forming a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer and simultaneously forming an overlay mark, and using the overlay mark to obtain an overlay value. A method for manufacturing a semiconductor device comprising the steps of measuring , and using the measured overlay values for process control to form a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer. to provide.

또한, 본 발명은 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴 사이의 오버레이를 측정하는 방법으로서, 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와, 상기 오버레이 마크의 이미지를 분석하는 단계를 포함하는 것을 특징으로 하는 오버레이 측정방법을 제공한다.In addition, the present invention is a method for measuring overlay between a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer, wherein a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer are formed. At the same time, it provides an overlay measurement method comprising the steps of obtaining an image of an overlay mark formed and analyzing the image of the overlay mark.

도 1은 본 발명의 일실시예에 따른 오버레이 마크의 평면도이다.
도 2 내지 4는 본 발명의 다른 실시예들에 따른 오버레이 마크들의 평면도들이다.1 is a plan view of an overlay mark according to an embodiment of the present invention.
2 to 4 are plan views of overlay marks according to other embodiments of the present invention.

이하, 첨부된 도면들을 참고하여 본 발명의 일실시예들을 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장된 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shapes of elements in the drawings are exaggerated to emphasize a clearer explanation, and elements indicated by the same reference numerals in the drawings mean the same elements.

도 1은 본 발명의 일실시예에 따른 오버레이 마크의 평면도이다. 도 1은 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 정렬된 상태를 나타낸다.1 is a plan view of an overlay mark according to an embodiment of the present invention. 1 shows a state in which the first overlay mark 100 and the second overlay mark 200 are aligned.

도 1에서는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 구별하기 위해서 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 서로 다른 해칭(hatching) 패턴을 사용하여 표시하였다. 사용된 해칭 패턴은 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 용이하기 구별하기 위한 것일 뿐이며 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 형태와는 무관하다.In FIG. 1, in order to distinguish the first overlay mark 100 and the second overlay mark 200, the first overlay mark 100 and the second overlay mark 200 are displayed using different hatching patterns. . The hatching pattern used is only for easily distinguishing the first overlay mark 100 and the second overlay mark 200 and has nothing to do with the shapes of the first overlay mark 100 and the second overlay mark 200 .

도 1을 참고하면, 본 발명의 일실시예에 따른 오버레이 마크(10)는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)를 포함한다. 본 실시예의 오버레이 마크(10)는 반도체 웨이퍼의 스크라이브 레인에 형성되어 반도체 웨이퍼 상의 2개 이상의 패턴 층들 사이 또는 단일 층 상의 2개 이상의 패턴들 간의 X 또는 Y축 방향 오버레이를 측정하기 위해 제공될 수 있다.Referring to FIG. 1 , an overlay mark 10 according to an embodiment of the present invention includes a first overlay mark 100 and a second overlay mark 200 . The overlay mark 10 of this embodiment may be formed on a scribe lane of a semiconductor wafer to measure an X- or Y-direction overlay between two or more pattern layers on a semiconductor wafer or between two or more patterns on a single layer. .

서로 다른 패턴 층들 사이의 오버레이 측정에 활용될 경우에는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 패턴 층과 함께 형성된다. 그리고 동일 층의 서로 다른 패턴들, 예를 들어, 더블 패터닝 공정에서 형성되는 두 개의 패턴, 사이의 오버레이 측정에 활용될 경우에는 제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 패턴과 함께 형성된다. 이하에서는 편의상, 서로 다른 패턴 층들 사이의 오버레이 측정을 기준으로 설명한다.When used for overlay measurement between different pattern layers, the first overlay mark 100 and the second overlay mark 200 are formed together with different pattern layers. In addition, when used for overlay measurement between different patterns of the same layer, for example, two patterns formed in a double patterning process, the first overlay mark 100 and the second overlay mark 200 are different from each other. formed with a pattern. Hereinafter, for convenience, overlay measurement between different pattern layers will be described as a criterion.

도 1에 도시된 바와 같이, 본 실시예에 있어서, 오버레이 마크(10)는 X축과 Y축에 의해서 분할된 4 사분면에 배치된다.As shown in Fig. 1, in this embodiment, the overlay marks 10 are arranged in four quadrants divided by the X axis and the Y axis.

제1 오버레이 마크(100)는 제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)을 포함한다. 본 실시예에서 제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)은 제1 사분면(Q1)과 제2 사분면(Q2)에 나란하게 배치된다.The first overlay mark 100 includes a first overlay structure 110 and a second overlay structure 120 . In this embodiment, the first overlay structure 110 and the second overlay structure 120 are disposed side by side in the first quadrant Q 1 and the second quadrant Q 2 .

제1 오버레이 구조물(110)은 제1 사분면(Q1)에 Y축 방향을 따라서 길게 형성되는 복수의 제1 바(112)들을 포함한다. 복수의 제1 바(112)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 제1 오버레이 구조물(110)의 외곽은 대체로 정사각형을 이룬다. The first overlay structure 110 includes a plurality of first bars 112 formed long along the Y-axis direction in the first quadrant Q 1 . The plurality of first bars 112 are arranged at regular intervals along the X-axis direction. The periphery of the first overlay structure 110 is substantially square.

제2 오버레이 구조물(120)은 제2 사분면(Q2)에 Y축 방향을 따라서 길게 형성되는 복수의 제2 바들(122)을 포함한다. 복수의 제2 바(122)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 제2 오버레이 구조물(120)의 외곽은 대체로 정사각형을 이룬다.The second overlay structure 120 includes a plurality of second bars 122 formed long along the Y-axis direction in the second quadrant Q 2 . The plurality of second bars 122 are arranged at regular intervals along the X-axis direction. The periphery of the second overlay structure 120 is substantially square.

제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)은 Y축에 대해서 대칭이다.The first overlay structure 110 and the second overlay structure 120 are symmetric about the Y-axis.

제2 오버레이 마크(200)는 제3 오버레이 구조물(210)과 제4 오버레이 구조물(220)을 포함한다. 제3 오버레이 구조물(210)과 제2 오버레이 구조물(220)은 제3 사분면(Q3)과 제4 사분면(Q4)에 나란하게 배치된다.The second overlay mark 200 includes a third overlay structure 210 and a fourth overlay structure 220 . The third overlay structure 210 and the second overlay structure 220 are disposed side by side in the third quadrant Q 3 and the fourth quadrant Q 4 .

제3 오버레이 구조물(210)은 제3 사분면(Q3)에 Y축 방향을 따라서 길게 형성되는 복수의 제3 바(212)들을 포함한다. 복수의 제3 바(212)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 제3 오버레이 구조물(210)의 외곽은 대체로 정사각형을 이룬다.The third overlay structure 210 includes a plurality of third bars 212 formed long along the Y-axis direction in the third quadrant Q 3 . The plurality of third bars 212 are arranged at regular intervals along the X-axis direction. The periphery of the third overlay structure 210 is substantially square.

제4 오버레이 구조물(220)은 제4 사분면(Q4)에 Y축 방향을 따라서 길게 형성되는 복수의 제4 바(222)들을 포함한다. 복수의 제4 바(222)들은 X축 방향을 따라서 일정한 간격으로 배치된다. 제4 오버레이 구조물(220)의 외곽은 대체로 정사각형을 이룬다.The fourth overlay structure 220 includes a plurality of fourth bars 222 formed long along the Y-axis direction in the fourth quadrant Q 4 . A plurality of fourth bars 222 are arranged at regular intervals along the X-axis direction. The periphery of the fourth overlay structure 220 is substantially square.

제3 오버레이 구조물(210)과 제4 오버레이 구조물(220)은 Y축에 대해서 대칭이다. 그리고 본 실시예에서 제1 오버레이 마크(100)와 제2 오버레이 마크(200)는 X축에 대해서 대칭이다.The third overlay structure 210 and the fourth overlay structure 220 are symmetric about the Y-axis. And, in this embodiment, the first overlay mark 100 and the second overlay mark 200 are symmetric about the X axis.

제1 오버레이 구조물(110)과 제2 오버레이 구조물(120)은 제1 오버레이 마크(100)의 X축 방향 중심을 찾는데 사용된다. 그리고 제3 오버레이 구조물(210)과 제4 오버레이 구조물(220)은 제2 오버레이 마크(200)의 X축 방향 중심을 찾는데 사용된다. 그리고 제1 오버레이 마크(100)의 X축 방향 중심과 제2 오버레이 마크(200)의 X축 방향 중심을 비교함으로써, 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 X축 방향 오차를 알 수 있다. 그리고 이를 통해서 제1 오버레이 마크(100)와 함께 형성된 패턴 층과 제2 오버레이 마크(200)와 함께 형성된 패턴 층 사이의 X축 방향 오차도 알 수 있다.The first overlay structure 110 and the second overlay structure 120 are used to find the center of the first overlay mark 100 in the X-axis direction. The third overlay structure 210 and the fourth overlay structure 220 are used to find the center of the second overlay mark 200 in the X-axis direction. And, by comparing the center of the X-axis direction of the first overlay mark 100 and the center of the X-axis direction of the second overlay mark 200, the X-axis direction error between the first overlay mark 100 and the second overlay mark 200 can know Through this, an error in the X-axis direction between the pattern layer formed together with the first overlay mark 100 and the pattern layer formed together with the second overlay mark 200 can be known.

이하에서는 도 1에 도시된 오버레이 마크(10)를 이용한 오버레이 계측방법에 대해서 설명한다. 오버레이 계측방법은 오버레이 마크(10)의 이미지를 획득하는 단계와, 오버레이 마크(10)의 이미지를 분석하는 단계를 포함한다. 오버레이 마크(10)는 복수 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 형성된다.Hereinafter, an overlay measurement method using the overlay mark 10 shown in FIG. 1 will be described. The overlay measurement method includes acquiring an image of the overlay mark 10 and analyzing the image of the overlay mark 10 . The overlay mark 10 is formed simultaneously with forming a plurality of consecutive pattern layers or a plurality of patterns separately formed on one pattern layer.

오버레이 마크(10)의 이미지를 획득하는 단계는 일반적으로, 오버레이 측정장치를 이용하여 제1 오버레이 마크(100)와 제2 오버레이 마크(200)의 이미지를 한 번에 획득하는 단계이다.Acquiring the image of the overlay mark 10 is generally a step of acquiring images of the first overlay mark 100 and the second overlay mark 200 at once using an overlay measuring device.

또한, 오버레이 마크(10)의 이미지를 획득하는 단계는 제1 오버레이 마크(100)의 이미지를 획득하는 단계와, 제2 오버레이 마크(200)의 이미지를 획득하는 단계와, 이들 이미지의 결합 이미지를 획득하는 단계를 포함할 수도 있다.In addition, the step of acquiring the image of the overlay mark 10 includes the step of acquiring the image of the first overlay mark 100, the step of acquiring the image of the second overlay mark 200, and the combined image of these images. Acquisition may also be included.

제1 오버레이 마크(100)와 제2 오버레이 마크(200)가 서로 다른 층에 형성되어 있는 경우에는 서로 다른 광원을 사용하여 이미지를 획득할 수 있다. 이전 공정에서 형성된 제2 오버레이 마크(200)는 후속 공정에서 형성된 패턴 층에 의해서 덮이므로, 후속 공정에서 형성된 패턴 층을 통과할 수 있는 파장의 빛을 이용하여 이미지를 획득하는 것이 바람직하다.When the first overlay mark 100 and the second overlay mark 200 are formed on different layers, images may be obtained using different light sources. Since the second overlay mark 200 formed in the previous process is covered by the pattern layer formed in the subsequent process, it is preferable to obtain an image using light having a wavelength capable of passing through the pattern layer formed in the subsequent process.

오버레이 마크(10)의 이미지를 분석하는 단계는 획득된 오버레이 마크 이미지에서 제1 오버레이 마크(100)의 중심과 제2 오버레이 마크(200)의 중심의 오프셋을 측정하는 단계일 수 있다.Analyzing the image of the overlay mark 10 may be measuring an offset between the center of the first overlay mark 100 and the center of the second overlay mark 200 in the acquired overlay mark image.

이하에서는 도 1에 도시된, 오버레이 마크(10)를 이용한 반도체 소자의 제조방법을 설명한다. 오버레이 마크(10)를 이용한 반도체 소자의 제조방법은 오버레이 마크(10)를 형성하는 단계로 시작된다. 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성함과 동시에 오버레이 마크(10)를 형성한다.Hereinafter, a method of manufacturing a semiconductor device using the overlay mark 10 shown in FIG. 1 will be described. A method of manufacturing a semiconductor device using the overlay marks 10 starts with forming the overlay marks 10 . Two consecutive pattern layers or two patterns separately formed on one pattern layer are formed and the overlay mark 10 is formed at the same time.

다음으로, 오버레이 마크(10)를 이용하여 오버레이 값을 측정한다. 오버레이 값을 측정하는 단계는 상술한 오버레이 계측 방법과 같다.Next, an overlay value is measured using the overlay mark 10 . The step of measuring the overlay value is the same as the overlay measurement method described above.

마지막으로, 측정된 오버레이 값을 두 개의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴을 형성하기 위한 공정제어에 이용한다. 즉, 도출된 오버레이를 공정제어에 활용하여 연속하는 패턴 층 또는 두 개의 패턴이 정해진 위치에 형성되도록 한다.Finally, the measured overlay values are used for process control to form two successive pattern layers or two separately formed patterns on one pattern layer. That is, the derived overlay is used for process control so that a continuous pattern layer or two patterns are formed at a predetermined location.

도 2 내지 4는 본 발명의 다른 실시예들에 따른 오버레이 마크들의 평면도들이다.2 to 4 are plan views of overlay marks according to other embodiments of the present invention.

도 2에 도시된 실시예는 제1 오버레이 구조물(310)과 제2 오버레이 구조물(320)이 제1 사분면(Q1)과 제3 사분면(Q3)에 대각선상으로 배치된다는 점에서 도 1에 도시된 실시예와 차이가 있다. 또한, 제3 오버레이 구조물(410)과 제4 오버레이 구조물(420)도 제2 사분면(Q2)과 제4 사분면(Q4)에 대각선상으로 배치된다.The embodiment shown in FIG. 2 is similar to FIG. 1 in that the first overlay structure 310 and the second overlay structure 320 are diagonally disposed in the first quadrant Q 1 and the third quadrant Q 3 . There are differences from the illustrated embodiment. In addition, the third overlay structure 410 and the fourth overlay structure 420 are also diagonally disposed in the second quadrant Q 2 and the fourth quadrant Q 4 .

오버레이 마크(20)가 정렬되어 있을 때, 제1 오버레이 구조물(310)과 제2 오버레이 구조물(320)은 X축과 Y축의 교점(C)을 기준으로 180도 회전에 대해서 대칭이며, 제3 오버레이 구조물(410)과 제4 오버레이 구조물(420)은 X축과 Y축의 교점(C)을 기준으로 180도 회전에 대해서 대칭이다.When the overlay marks 20 are aligned, the first overlay structure 310 and the second overlay structure 320 are symmetric about a rotation of 180 degrees about the intersection C of the X and Y axes, and the third overlay structure 310 is aligned. The structure 410 and the fourth overlay structure 420 are symmetric about a rotation of 180 degrees with respect to the intersection C of the X axis and the Y axis.

도 3에 도시된 실시예는 오버레이 구조물들(510, 520, 530, 540)을 이루는 바들(512, 514, 522, 524, 612, 614, 622, 624)이 Y축 방향으로 두 개의 열을 이룬다는 점에서 도 1에 도시된 실시예와 차이가 있다.In the embodiment shown in FIG. 3 , the bars 512 , 514 , 522 , 524 , 612 , 614 , 622 , and 624 constituting the overlay structures 510 , 520 , 530 , and 540 form two columns in the Y-axis direction. It is different from the embodiment shown in FIG. 1 in that.

예를 들어, 제1 오버레이 구조물(510)은 윗 열을 이루는 복수의 바(512)들과 아랫 열을 이루는 복수의 바(514)들을 포함한다. 윗 열을 이루는 복수의 바(512)들의 외곽은 대체로 직사각형 형태이며, 아래 열을 이루는 복수의 바(514)들도 외곽은 대체로 직사각형 형태이다. 제1 오버레이 구조물(510) 전체의 외곽은 대체로 정사각형 형태이다.For example, the first overlay structure 510 includes a plurality of bars 512 forming an upper row and a plurality of bars 514 forming a lower row. The outer edges of the plurality of bars 512 forming the upper row are substantially rectangular, and the outer edges of the plurality of bars 514 forming the lower row are generally rectangular. The entire periphery of the first overlay structure 510 has a substantially square shape.

도 4에 도시된 실시예는 도 1 내지 3에 도시된 실시예와 달리, Y축 방향의 패턴 층간 오차를 측정하기 위한 오버레이 마크(40)이다. 도 4에 도시된 실시예는 바들(712, 722, 812, 822)이 X축 방향으로 길게 형성된다는 점에서 도 1 내지 3에 도시된 실시예와 차이가 있다.Unlike the embodiments shown in FIGS. 1 to 3 , the embodiment shown in FIG. 4 is an overlay mark 40 for measuring an error between pattern layers in the Y-axis direction. The embodiment shown in FIG. 4 is different from the embodiment shown in FIGS. 1 to 3 in that the bars 712 , 722 , 812 , and 822 are formed long in the X-axis direction.

본 실시예의 오버레이 마크(40)는 제1 오버레이 마크(700)와 제2 오버레이 마크(800)를 포함한다.The overlay mark 40 of this embodiment includes a first overlay mark 700 and a second overlay mark 800 .

제1 오버레이 마크(700)는 제1 오버레이 구조물(710)과 제2 오버레이 구조물(720)을 포함한다. 본 실시예에서 제1 오버레이 구조물(710)과 제2 오버레이 구조물(720)은 제1 사분면(Q1)과 제2 사분면(Q4)에 위 아래로 배치된다.The first overlay mark 700 includes a first overlay structure 710 and a second overlay structure 720 . In this embodiment, the first overlay structure 710 and the second overlay structure 720 are disposed above and below the first quadrant Q 1 and the second quadrant Q 4 .

제1 오버레이 구조물(710)은 제1 사분면(Q1)에 X축 방향을 따라서 길게 형성되는 복수의 제1 바(712)들을 포함한다. 복수의 제1 바(712)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 제1 오버레이 구조물(710)의 외곽은 대체로 정사각형을 이룬다. The first overlay structure 710 includes a plurality of first bars 712 formed long along the X-axis direction in the first quadrant Q 1 . The plurality of first bars 712 are arranged at regular intervals along the Y-axis direction. The periphery of the first overlay structure 710 is substantially square.

제2 오버레이 구조물(720)은 제4 사분면(Q4)에 X축 방향을 따라서 길게 형성되는 복수의 제2 바들(722)을 포함한다. 복수의 제2 바(722)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 제2 오버레이 구조물(720)의 외곽은 대체로 정사각형을 이룬다.The second overlay structure 720 includes a plurality of second bars 722 formed long along the X-axis direction in the fourth quadrant Q 4 . The plurality of second bars 722 are arranged at regular intervals along the Y-axis direction. The periphery of the second overlay structure 720 is substantially square.

제1 오버레이 구조물(710)과 제2 오버레이 구조물(720)은 X축에 대해서 대칭이다.The first overlay structure 710 and the second overlay structure 720 are symmetric about the X axis.

제2 오버레이 마크(800)는 제3 오버레이 구조물(810)과 제4 오버레이 구조물(820)을 포함한다. 제3 오버레이 구조물(810)과 제2 오버레이 구조물(820)은 제2 사분면(Q2)과 제3 사분면(Q2)에 위 아래로 배치된다.The second overlay mark 800 includes a third overlay structure 810 and a fourth overlay structure 820 . The third overlay structure 810 and the second overlay structure 820 are disposed above and below the second quadrant Q 2 and the third quadrant Q 2 .

제3 오버레이 구조물(810)은 제2 사분면(Q2)에 X축 방향을 따라서 길게 형성되는 복수의 제3 바(812)들을 포함한다. 복수의 제3 바(812)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 제3 오버레이 구조물(810)의 외곽은 대체로 정사각형을 이룬다.The third overlay structure 810 includes a plurality of third bars 812 formed long along the X-axis direction in the second quadrant Q 2 . The plurality of third bars 812 are arranged at regular intervals along the Y-axis direction. The periphery of the third overlay structure 810 is substantially square.

제4 오버레이 구조물(820)은 제3 사분면(Q3)에 X축 방향을 따라서 길게 형성되는 복수의 제4 바(822)들을 포함한다. 복수의 제4 바(822)들은 Y축 방향을 따라서 일정한 간격으로 배치된다. 제4 오버레이 구조물(820)의 외곽은 대체로 정사각형을 이룬다.The fourth overlay structure 820 includes a plurality of fourth bars 822 formed long along the X-axis direction in the third quadrant Q 3 . A plurality of fourth bars 822 are arranged at regular intervals along the Y-axis direction. The periphery of the fourth overlay structure 820 is substantially square.

제3 오버레이 구조물(810)과 제4 오버레이 구조물(820)은 X축에 대해서 대칭이다. 그리고 본 실시예에서 제1 오버레이 마크(700)와 제2 오버레이 마크(800)는 Y축에 대해서 대칭이다.The third overlay structure 810 and the fourth overlay structure 820 are symmetric about the X axis. And, in this embodiment, the first overlay mark 700 and the second overlay mark 800 are symmetric about the Y-axis.

제1 오버레이 구조물(710)과 제2 오버레이 구조물(720)은 제1 오버레이 마크(700)의 Y축 방향 중심을 찾는데 사용된다. 그리고 제3 오버레이 구조물(810)과 제4 오버레이 구조물(820)은 제2 오버레이 마크(800)의 Y축 방향 중심을 찾는데 사용된다. 그리고 제1 오버레이 마크(700)의 Y축 방향 중심과 제2 오버레이 마크(800)의 Y축 방향 중심을 비교함으로써, 제1 오버레이 마크(700)와 제2 오버레이 마크(800)의 Y축 방향 오차를 알 수 있다. 그리고 이를 통해서 제1 오버레이 마크(700)와 함께 형성된 패턴 층과 제2 오버레이 마크(800)와 함께 형성된 패턴 층 사이의 Y축 방향 오차도 알 수 있다.The first overlay structure 710 and the second overlay structure 720 are used to find the center of the first overlay mark 700 in the Y-axis direction. The third overlay structure 810 and the fourth overlay structure 820 are used to find the center of the second overlay mark 800 in the Y-axis direction. And, by comparing the center of the Y-axis direction of the first overlay mark 700 and the center of the Y-axis direction of the second overlay mark 800, the Y-axis direction error between the first overlay mark 700 and the second overlay mark 800. can know Through this, an error in the Y-axis direction between the pattern layer formed together with the first overlay mark 700 and the pattern layer formed together with the second overlay mark 800 can be known.

이상에서 설명된 실시예들은 본 발명의 바람직한 실시예들을 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예들에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위 내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.The embodiments described above are merely those of the preferred embodiments of the present invention, the scope of the present invention is not limited to the described embodiments, and within the technical spirit and claims of the present invention, Various changes, modifications, or substitutions may be made by those skilled in the art, and it should be understood that such embodiments fall within the scope of the present invention.

10, 20, 30, 40: 오버레이 마크
100, 300, 500, 700: 제1 오버레이 마크
110, 310, 510, 710: 제1 오버레이 구조물
120, 320, 520, 720: 제2 오버레이 구조물
200, 400, 600, 800: 제2 오버레이 마크
210, 410, 610, 810: 제3 오버레이 구조물
220, 420, 620, 820: 제4 오버레이 구조물10, 20, 30, 40: Overlay mark
100, 300, 500, 700: first overlay mark
110, 310, 510, 710: first overlay structure
120, 320, 520, 720: second overlay structure
200, 400, 600, 800: second overlay mark
210, 410, 610, 810: third overlay structure
220, 420, 620, 820: fourth overlay structure

Claims (6)

두 개의 패턴 층 또는 하나의 패턴 층에 따로 형성된 두 개의 패턴 사이의 제1 축 방향으로의 상대적 엇갈림을 결정하는 오버레이 마크로서,
하나의 패턴 층 또는 하나의 패턴과 함께 형성되는 제1 오버레이 마크와, 상기 제1 오버레이 마크와 다른 패턴 층 또는 다른 패턴과 함께 형성되는 제2 오버레이 마크를 구비하며,
상기 제1 오버레이 마크는,
제1 축 방향과 직교하는 제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제1 바들을 포함하는 제1 오버레이 구조물과,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제2 바들을 포함하는 제2 오버레이 구조물을 포함하며,
상기 제2 오버레이 마크는,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제3 바들을 포함하는 제3 오버레이 구조물과,
제2 축 방향을 따라서 길게 형성되며, 상기 제1 축 방향을 따라서 배치되는 복수의 제4 바들을 포함하는 제4 오버레이 구조물을 포함하는 것을 특징으로 하는 오버레이 마크.An overlay mark determining a relative misalignment in a first axial direction between two pattern layers or two patterns separately formed on one pattern layer,
a first overlay mark formed together with one pattern layer or one pattern, and a second overlay mark formed together with the first overlay mark and another pattern layer or pattern;
The first overlay mark,
A first overlay structure that is formed long along a second axis direction orthogonal to the first axis direction and includes a plurality of first bars disposed along the first axis direction;
A second overlay structure formed elongated along the second axis direction and including a plurality of second bars disposed along the first axis direction,
The second overlay mark,
A third overlay structure formed elongated along the second axis direction and including a plurality of third bars disposed along the first axis direction;
An overlay mark comprising a fourth overlay structure that is formed long along a second axial direction and includes a plurality of fourth bars disposed along the first axial direction. 제1항에 있어서,
상기 오버레이 마크의 정렬시에,
상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제2 축에 대해서 대칭이며,
상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제2 축에 대해서 대칭인 것을 특징으로 하는 오버레이 마크.According to claim 1,
When aligning the overlay marks,
The first overlay structure and the second overlay structure are symmetric about the second axis,
The overlay mark, characterized in that the third overlay structure and the fourth overlay structure are symmetrical with respect to the second axis. 제1항에 있어서,
상기 오버레이 마크의 정렬시에,
상기 제1 오버레이 구조물과 상기 제2 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭이며,
상기 제3 오버레이 구조물과 상기 제4 오버레이 구조물은 상기 제1 축과 상기 제2 축의 교점을 기준으로 180도 회전에 대해서 대칭인 것을 특징으로 하는 오버레이 마크.According to claim 1,
When aligning the overlay marks,
The first overlay structure and the second overlay structure are symmetric about a 180 degree rotation based on the intersection of the first axis and the second axis,
The overlay mark, characterized in that the third overlay structure and the fourth overlay structure are symmetrical with respect to rotation of 180 degrees based on the intersection of the first axis and the second axis. 제1항에 있어서,
상기 제1 오버레이 구조물의 상기 제1 바들은 상기 제2 축 방향으로 복수의 열을 이루는 것을 특징으로 하는 오버레이 마크.According to claim 1,
The overlay mark, characterized in that the first bars of the first overlay structure form a plurality of rows in the second axis direction. 반도체 소자의 제조방법으로서,
복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수 개의 패턴을 형성함과 동시에 오버레이 마크를 형성하는 단계와,
상기 오버레이 마크를 이용하여 오버레이 값을 측정하는 단계와,
측정된 오버레이 값을 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성하기 위한 공정제어에 이용하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 내지 4항 중 어느 한 항에 기재된 오버레이 마크인 것을 특징으로 하는 반도체 소자의 제조방법.As a method of manufacturing a semiconductor device,
Forming a plurality of consecutive pattern layers or a plurality of patterns separately formed on one pattern layer and simultaneously forming overlay marks;
Measuring an overlay value using the overlay mark;
using the measured overlay values for process control to form a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer;
The method of manufacturing a semiconductor device, wherein the overlay mark is the overlay mark according to any one of claims 1 to 4. 복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴 사이의 오버레이를 측정하는 방법으로서,
복수의 연속하는 패턴 층 또는 하나의 패턴 층에 따로 형성된 복수의 패턴을 형성함과 동시에 형성된 오버레이 마크의 이미지를 획득하는 단계와,
상기 오버레이 마크의 이미지를 분석하는 단계를 포함하며,
상기 오버레이 마크는 청구항 1항 내지 4항 중 어느 한 항에 기재된 오버레이 마크인 것을 특징으로 하는 오버레이 측정방법.A method for measuring the overlay between a plurality of successive pattern layers or a plurality of patterns separately formed on one pattern layer, comprising:
obtaining an image of an overlay mark formed simultaneously with forming a plurality of patterns separately formed on a plurality of successive pattern layers or one pattern layer;
Analyzing the image of the overlay mark,
The overlay measurement method characterized in that the overlay mark is the overlay mark according to any one of claims 1 to 4.
KR1020210085422A 2021-06-30 2021-06-30 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark KR20230003843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210085422A KR20230003843A (en) 2021-06-30 2021-06-30 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210085422A KR20230003843A (en) 2021-06-30 2021-06-30 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Publications (1)

Publication Number Publication Date
KR20230003843A true KR20230003843A (en) 2023-01-06

Family

ID=84924401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210085422A KR20230003843A (en) 2021-06-30 2021-06-30 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark

Country Status (1)

Country Link
KR (1) KR20230003843A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180419B2 (en) 2000-08-30 2013-04-10 ケーエルエー−テンカー・コーポレーション Overlay mark, overlay mark design method and overlay measurement method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5180419B2 (en) 2000-08-30 2013-04-10 ケーエルエー−テンカー・コーポレーション Overlay mark, overlay mark design method and overlay measurement method

Similar Documents

Publication Publication Date Title
JPH02143544A (en) Semiconductor device provided with vernier pattern for mesh matching use
US20140362363A1 (en) Methods for monitoring source symmetry of photolithography systems
US9927719B2 (en) Overlay sampling methodology
KR101564312B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
CN111312691B (en) Overlay alignment mark structure, overlay alignment measurement method and semiconductor device
JP6063602B1 (en) Overlay mark, overlay measurement method using the same, and semiconductor device manufacturing method
TWI803398B (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
CN112631069A (en) Mask plate and method for correcting alignment precision
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR101714616B1 (en) Method for measuring overlay between three layers
CN113741154A (en) Measurement method of alignment deviation, semiconductor device and preparation method thereof
KR102019538B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US9653404B1 (en) Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
KR20230003843A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102675464B1 (en) Overlay Measurement Method Using Displacement Vector
KR20230003846A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102617622B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2722563B2 (en) Pattern formation method
KR20090076141A (en) Align overlay integrated mark
KR20230003842A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR20240008074A (en) Overlay mark forming moire pattern, overlay measurement method and semiconductor device manufacturing method using the same
KR20080096297A (en) Overlay mark of semiconductor devices
KR100298193B1 (en) Reticle for leveling alignement of wafer
KR20230032478A (en) Overlay mark forming moire pattern and overlay measurement method using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right