KR20030053224A - Overlay measurement pattern for semiconductor - Google Patents

Overlay measurement pattern for semiconductor Download PDF

Info

Publication number
KR20030053224A
KR20030053224A KR1020010083293A KR20010083293A KR20030053224A KR 20030053224 A KR20030053224 A KR 20030053224A KR 1020010083293 A KR1020010083293 A KR 1020010083293A KR 20010083293 A KR20010083293 A KR 20010083293A KR 20030053224 A KR20030053224 A KR 20030053224A
Authority
KR
South Korea
Prior art keywords
circular ring
pattern
son
mother
measurement
Prior art date
Application number
KR1020010083293A
Other languages
Korean (ko)
Inventor
박기엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010083293A priority Critical patent/KR20030053224A/en
Publication of KR20030053224A publication Critical patent/KR20030053224A/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE: An overlay measuring pattern for fabricating a semiconductor is provided to reduce time necessary for measuring the overlay by making a main scale and a vernier composed of circular ring patterns so that the overlay in every direction is determined by performing an overly measurement process once and the overlay can be measured by the naked eye. CONSTITUTION: At least one circular ring pattern is composed of the main scale(11) formed in a previous process and the vernier(12) formed in a present process. The main scale and the vernier are respectively composed of at least one circular ring pattern of different pitch. The circular ring patterns of the vernier are respectively disposed between the circular ring patterns of the main scale wherein the circular ring patterns of the vernier partially overlap the circular ring patterns of the main scale.

Description

반도체 제조용 중첩도 측정 패턴{OVERLAY MEASUREMENT PATTERN FOR SEMICONDUCTOR}Overlap measurement pattern for semiconductor manufacturing {OVERLAY MEASUREMENT PATTERN FOR SEMICONDUCTOR}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 하부 레이어와 상부 레이어간의 중첩도를 측정하기 위한 반도체 제조용 중첩도(overlay)측정 패턴에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to an overlay measurement pattern for semiconductor manufacturing for measuring the degree of overlap between a lower layer and an upper layer.

적층 구조의 반도체 소자를 제조함에 있어서, 전(前) 공정에서 형성시킨 레이어(layer)와 현(現) 공정을 통해 형성시키는 레이어간의 정렬이 매우 중요하다. 이에 따라, 기존의 반도체 제조 공정에서는 각 레이어에 상하부 레이어들간의 정렬 상태를 파악 및 보정하기 위한 중첩도(overlay) 측정 패턴을 설치하고 있다.In manufacturing a semiconductor device having a laminated structure, alignment between the layers formed in the previous process and the layers formed through the current process is very important. Accordingly, in a conventional semiconductor manufacturing process, an overlay measurement pattern is provided in each layer to identify and correct an alignment state between upper and lower layers.

이러한 중첩도 측정 패턴은, 통상, 웨이퍼 상에서 다이(Die)와 다이 사이를 분할하는 스크라이브 라인(Scribe line) 내에 설치하는 것이 보통이며, 이전 레이어에서 형성된 어미자와 현 레이어에서 형성한 아들자로 구성된다.This overlapping measurement pattern is usually provided in a scribe line that divides the die and the die on the wafer, and is composed of a mother formed in the previous layer and an inductor formed in the current layer.

자세하게, 상기 중첩도 측정 패턴은, 도 1에 도시된 바와 같이, 이전 레이어에서 형성된 어미자(2)와 현 레이어에서 형성한 아들자(2)로 구성되며, 상기 어미자(1) 및 아들자(2) 각각은, 예컨데, 수 개의 바 패턴들로 구성된다. 또한, 상기 어미자(1) 및 아들자(2)는 X축 및 Y축 방향에서의 중첩도 측정을 위해 각각 X축 및 Y축으로 배열된 한 쌍으로 이루어진다.In detail, as shown in FIG. 1, the overlapping measurement pattern includes a mother child 2 formed in the previous layer and a son child 2 formed in the current layer, and each of the mother child 1 and son 2, respectively. Is composed of several bar patterns, for example. In addition, the mother 1 and son 2 are made up of a pair arranged in the X-axis and Y-axis, respectively, for measuring the degree of overlap in the X-axis and Y-axis direction.

여기서, 도시된 바와 같이, 상기 어미자(1)의 바 패턴들과 아들자(2)의 바 패턴들 각각은 일정한 폭(W) 및 스페이스(space)로 배열되지만, 상호간에는 다른 스페이스(S1, S2)로 배열된다. 또한, 어미자(1) 및 아들자(2)는 특정 위치에 기준 바 패턴을 갖으며, 상기 기준 바 패턴이 서로 동일 수직선상 및 수평선상에 배치된 상태로 상,하 및 좌,우에 배치된다.Here, as shown, each of the bar patterns of the mother (1) and the bar pattern of the son 2 is arranged in a constant width (W) and space (Space), but mutually different space (S1, S2) Is arranged. In addition, the mother (1) and son (2) has a reference bar pattern at a specific position, the reference bar patterns are arranged on the same vertical line and horizontal line with each other arranged in the upper, lower, left, right.

그러나, 전술한 바와 같은 종래의 중첩도 측정 패턴은 특정 방향으로 벗어났는지의 여부를 판단하기 위해 여러 방향, 예컨데, X축 및 Y축 방향 각각에서 중첩도를 측정해야 하는 바, 그 측정에 많은 시간이 소요되고, 또한, 노광장비의 광학계 이상여부를 알 수 없음은 물론 광학계 측정시에 촛점(DOF) 벗어남 등으로 인하여 측정 오차가 발생되는 문제점이 있다.However, the conventional overlapping measurement pattern as described above has to measure the overlapping degree in various directions, for example, the X-axis and the Y-axis direction, respectively, in order to determine whether or not the deviation is in a specific direction. In addition, there is a problem that the measurement error occurs due to the deviation of the focus (DOF) at the time of measuring the optical system, as well as whether the optical system abnormality of the exposure equipment is unknown.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 중첩도의 측정을 용이하게 하면서 광학계 이상 여부도 알 수 있도록 한 반도체 제조용 중첩도 측정 패턴을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide an overlap measurement pattern for manufacturing a semiconductor, which facilitates the measurement of the degree of overlap and makes it possible to know whether there is an optical system abnormality.

도 1은 종래의 중첩도 측정 패턴을 도시한 도면.1 is a diagram illustrating a conventional overlapping measurement pattern.

도 2a 및 도 2b는 본 발명의 실시예에 따른 중첩도 측정 패턴을 설명하기 위한 도면.2A and 2B are views for explaining the overlap measurement pattern according to an embodiment of the present invention.

도 3은 본 발명의 중첩도 측정 패턴의 형성방법을 설명하기 위한 단면도.3 is a cross-sectional view illustrating a method of forming an overlapping measurement pattern of the present invention.

도 4a 내지 도 4c는 본 발명의 중첩도 측정 패턴을 이용한 중첩도 측정을 설명하기 위한 도면.4A to 4C are diagrams for explaining the overlap measurement using the overlap measurement pattern of the present invention.

도 5는 본 발명의 다른 실시예에 따른 중첩도 측정 패턴을 도시한 도면.5 is a diagram illustrating a superimposition measurement pattern according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1,11,21 : 어미자 2,12,22 : 아들자1,11,21: Mother 2,12,22: Son

10 : 하지층 13 : 절연막10: base layer 13: insulating film

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 제조용 중첩도 측정 패턴은, 전 공정에서 형성시킨 어미자와 현 공정에서 형성한 아들자로 이루어지며, 상기 어미자 및 아들자 각각은 서로 다른 피치(pitch)를 갖는 적어도 하나 이상의 원형 링 패턴들로 구성되고, 상기 아들자의 원형 링 패턴들 각각은 상기 어미자의 원형 링 패턴들 사이에 일부분이 중첩되게 배치되는 것을 특징으로 한다.The superimposition measurement pattern for semiconductor manufacturing of the present invention for achieving the above object is composed of the mother formed in the previous step and the son formed in the current process, each of the mother and son has a different pitch (pitch) It is composed of at least one circular ring patterns, each of the circular ring patterns of the son is characterized in that a portion overlapping disposed between the circular ring patterns of the mother.

여기서, 상기 어미자 및 아들자의 최내곽 원형 링 패턴들은 완전 중첩되게 배치되며, 상기 아들자의 최내곽 원형 링 패턴 내에는 원 패턴이 추가로 구비된다.Here, the innermost circular ring patterns of the mother and son are completely overlapped, and a circular pattern is further provided in the innermost circular ring pattern of the son.

또한, 상기 아들자의 원형 링 패턴들은 도트형 패턴들로 구성되어 전체적으로 방사형 형상을 갖도록 구비될 수 있다.In addition, the circular ring patterns of the son is composed of a dot pattern may be provided to have a radial shape as a whole.

본 발명에 따르면, 어미자 및 아들자 각각을 원형의 링 패턴들로 구성함으로써 모든 방향에서의 중첩도 측정이 용이하며, 또한, 노광장비의 렌즈 수차에 의해 발생되는 특정한 방향성 패턴 이동을 통해서 광학계 이상여부도 알 수 있다.According to the present invention, by configuring the mother and son each in a circular ring pattern, it is easy to measure the degree of overlap in all directions, and also through the specific directional pattern movement caused by the lens aberration of the exposure equipment, the degree of abnormality of the optical system Able to know.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 도 2b는 본 발명의 실시예에 따른 중첩도 측정 패턴을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.2A and 2B are diagrams for describing an overlapping measurement pattern according to an exemplary embodiment of the present invention.

본 발명의 중첩도 측정 패턴은, 도 2a에 도시된 바와 같이, 이전 레이어에서 형성시킨 사각의 어미자(11)와, 현 레이어에서 형성하는 아들자(12)로 이루어지며, 상기 어미자(11) 및 아들자(12) 각각은 적어도 하나 이상의 원형 링 패턴들로 구성된다.The overlapping measurement pattern of the present invention, as shown in Figure 2a, consists of a square mother 11 formed in the previous layer and the son 12 formed in the current layer, the mother 11 and son (12) each consists of at least one circular ring patterns.

여기서, 어미자(11)의 원형 링 패턴들과 아들자(12)의 원형 링 패턴들 각각은 서로 다른 피치(pitch)를 갖도록 구비된다. 아울러, 상기 아들자의 최내곽 원형 링 패턴 내에는 원 패턴이 추가 구비된다.Here, each of the circular ring patterns of the mother 11 and the circular ring patterns of the son 12 is provided to have a different pitch. In addition, a circular pattern is further provided in the innermost circular ring pattern of the son.

또한, 상기 아들자(12)의 원형 링 패턴들은, 도 2b에 도시된 바와 같이, 상기 어미자(11)의 원형 링 패턴들 사이 영역에 일부분이 중첩되어 배치되도록 설계되며, 이중에서 최내곽에 위치하는 원형 링 패턴은 상기 어미자(12)의 최내곽 원형 링 패턴과 완전 중첩 배치되도록 설계된다.In addition, the circular ring patterns of the son (12), as shown in Figure 2b, is designed so that a portion overlapping with the area between the circular ring patterns of the mother 11 is arranged to be located in the innermost of the The circular ring pattern is designed to be fully overlapped with the innermost circular ring pattern of the mother 12.

도 3은 본 발명의 중첩도 측정 패턴을 도시한 단면도로서, 이를 참조하여 그 형성방법을 설명하면 다음과 같다.3 is a cross-sectional view showing the overlapping measurement pattern of the present invention, the method of forming the same with reference to the following.

먼저, 하지층(10) 상에 제1레이어를 형성한 상태에서, 공지의 리소그라피 공정으로 상기 제1레이어를 패터닝하여 제1폭(W1) 및 제1피치(P1)의 원형 링 패턴들로 구성되는 어미자(11)를 형성한다.First, in a state in which the first layer is formed on the base layer 10, the first layer is patterned by a known lithography process to form circular ring patterns having a first width W1 and a first pitch P1. The mother 11 is formed.

그런다음, 상기 어미자(12)를 포함한 하지층(10) 상에 절연막(13)을 증착한 상태에서, 상기 절연막(13) 상에 제2레이어를 형성하고, 이어서, 상기 제2레이어를 패터닝하여 제2폭(W2) 및 제2피치(P2)의 원형 링 패턴들로 구성되는 아들자(12)를 형성함으로써, 본 발명의 중첩도 측정 패턴을 완성한다.Then, in a state in which the insulating film 13 is deposited on the base layer 10 including the mother layer 12, a second layer is formed on the insulating film 13, and then the second layer is patterned. By forming the son 12 composed of circular ring patterns of the second width W2 and the second pitch P2, the overlapping measurement pattern of the present invention is completed.

여기서, 상기 아들자(12)의 원형 링 패턴들 중에서 최내곽의 원형 링 패턴은 상기 어미자(11)의 최내곽 원형 링 패턴과 완전 중첩 배치되도록 형성하며, 나머지 원형 링 패턴은 상기 어미자(11)의 원형 링 패턴들 사이 영역에 일부분이 중첩 배치되도록 형성한다.Here, the innermost circular ring pattern among the circular ring patterns of the son (12) is formed to be completely overlapped with the innermost circular ring pattern of the mother 11, the remaining circular ring pattern of the mother 11 A portion of the circular ring patterns is formed to overlap each other.

상기와 같은 본 발명의 중첩도 측정 패턴에 따르면, 어미자 및 아들자의 원형 링 패턴들의 피치를 서로 다르게 설계함으로써, 1회의 측정만으로 모든 방향에 대한 중첩도 측정을 행할 수 있다. 즉, 어미자 및 아들자가 원형의 링 패턴 형상을 갖기 때문에 X축 및 Y축 방향에 대한 중첩도 측정을 개별적으로 수행할 필요없이, 1회의 측정만으로 모든 방향에 대한 중첩도 측정을 행할 수 있다.According to the overlapping measurement pattern of the present invention as described above, by designing the pitch of the circular ring patterns of the mother and sons different from each other, it is possible to measure the overlapping in all directions with only one measurement. That is, since the mother and sons have a circular ring pattern shape, it is possible to measure the degree of overlapping in all directions with only one measurement, without having to individually measure the degree of overlapping in the X-axis and Y-axis directions.

또한, 종래의 중첩도 측정은 고가의 중첩도 측정장비를 이용해야 하지만, 본 발명의 중첩도 측정 패턴의 경우에는 아들자의 원형 링 패턴들이 어미자의 원형 링 패턴들 사이 영역에 배치되도록 설계함으로써, 현미경을 이용한 육안으로의 측정이 가능하다.In addition, although the conventional overlapping measurement should use an expensive overlapping measuring device, in the case of the overlapping measuring pattern of the present invention, the circular ring patterns of the son are designed to be disposed in the region between the circular ring patterns of the mother, Visual measurement using the

도 4a 내지 도 4c는 중첩도 측정의 예를 도시한 도면으로서, 여기서, 도 4a는 상하 레이어간의 정렬 상태가 양호한 경우를, 그리고, 도 4b 및 도 4c는 상하레이어간의 정렬 상태가 불량한 경우를 각각 도시한 것이다.4A to 4C are diagrams showing an example of overlapping measurement, where FIG. 4A shows a case where the alignment between the upper and lower layers is good, and FIGS. 4B and 4C show a case where the alignment between the upper and lower layers is poor. It is shown.

아울러, 본 발명의 중첩도 측정 패턴은 각 원형 링 패턴의 폭 및 피치의 조절을 통해 측정 정밀도 및 정확도를 개선할 수 있다.In addition, the overlapping measurement pattern of the present invention can improve measurement accuracy and accuracy by adjusting the width and pitch of each circular ring pattern.

게다가, 본 발명의 중첩도 측정 패턴은, 도 5에 도시된 바와 같이, 상기 어미자(21)는 원형 링 패턴의 형상으로 형성하되, 아들자(22)의 경우에는 원형 링 패턴이 도트형 패턴들로 구성되도록 함으로써 전체적으로 방사형 형상을 갖도록 구비시킬 수 있다. 이 경우, 노광장비의 렌즈 수차때문에 발생한 특정한 방향성 패턴 이동 및 열화를 파악할 수 있고, 그래서, 광학계 이상여부롤 판단할 수 있다.In addition, the overlap measurement pattern of the present invention, as shown in Figure 5, the mother 21 is formed in the shape of a circular ring pattern, in the case of son 22, the circular ring pattern is a dot pattern It can be provided to have a radial shape as a whole by being configured. In this case, the specific directional pattern shift and deterioration caused by the lens aberration of the exposure equipment can be grasped, and therefore, it can be determined whether the optical system is abnormal.

이상에서와 같이, 본 발명은 어미자 및 아들자 각각을 원형의 링 패턴들로 구성함으로써, 특정 방향에 대한 중첩도 측정을 각각 수행할 필요없이 1회의 중첩도 측정만으로 모든 방향에서의 중첩도를 파악할 수 있으며, 또한, 육안으로도 중첩도를 측정할 수 있다. 따라서, 중첩도 측정에 소요되는 시간을 줄일 수 있고, 결국, 소자의 신뢰성 및 생산성의 향상을 얻을 수 있다.As described above, according to the present invention, since the mother and son are each composed of circular ring patterns, the overlapping degree in all directions can be grasped by only one overlapping degree measurement without having to perform the overlapping degree measurement in a specific direction. In addition, the degree of overlap can also be measured visually. Therefore, the time required for measuring the degree of overlap can be reduced, and as a result, the reliability and productivity of the device can be improved.

또한, 본 발명은 어미자 및 아들자 각각을 원형의 링 패턴 및 이를 응용한 방사형 패턴으로 구성함으로써, 중첩도 측정을 용이하게 할 뿐만 아니라, 노광장비의 렌즈 수차에 기인하여 발생되는 특정한 방향성 패턴 이동 및 열화를 파악할 수 있으며, 따라서, 광학계의 이상여부도 측정할 수 있다.In addition, the present invention by configuring the mother and son each with a circular ring pattern and a radial pattern applied thereto, not only facilitate the overlap measurement, but also the specific directional pattern shift and degradation caused by the lens aberration of the exposure equipment Therefore, the abnormality of the optical system can be measured.

게다가, 본 발명은 아들자를 도트형 패턴들로 구성함으로써, 미세 로테이션 오차(rotation error)를 한 범에 측정할 수 있다.In addition, the present invention can measure the fine rotation error in one range by constructing the son in dot pattern.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims (4)

적층 구조의 반도체 소자 제조시에 전(前) 공정에서 형성된 레이어(layer)와 현(現) 공정에서 형성하는 레이어간의 중첩도를 측정하기 위해 형성하는 반도체 제조용 중첩도 측정 패턴에 있어서,In the superimposition degree measurement pattern for semiconductor manufacturing formed in order to measure the superposition degree between the layer formed in the previous process at the time of manufacture of a semiconductor device of a laminated structure, and the layer formed in the present process, 전 공정에서 형성시킨 어미자와 현 공정에서 형성한 아들자로 이루어지며,Consisting of the mother formed in the previous process and the son formed in the current process, 상기 어미자 및 아들자 각각은 서로 다른 피치(pitch)를 갖는 적어도 하나 이상의 원형 링 패턴들로 구성되고,Each of the mother and son is composed of at least one circular ring pattern having a different pitch, 상기 아들자의 원형 링 패턴들 각각은 상기 어미자의 원형 링 패턴들 사이에 일부분이 중첩되게 배치되는 것을 특징으로 하는 반도체 제조용 중첩도 측정 패턴.Each of the circular ring patterns of the son of the overlapping measurement pattern for manufacturing a semiconductor, characterized in that a portion is disposed overlapping between the circular ring patterns of the mother. 제 1 항에 있어서, 상기 어미자 및 아들자의 최내곽 원형 링 패턴들은 완전 중첩되도록 배치된 것을 특징으로 하는 반도체 제조용 중첩도 측정 패턴.The pattern of overlap measurement for semiconductor manufacturing according to claim 1, wherein the innermost circular ring patterns of the mother and son are arranged to be completely overlapped. 제 1 항에 있어서, 상기 아들자의 최내곽 원형 링 패턴 내에 원 패턴이 구비된 것을 특징으로 하는 반도체 제조용 중첩도 측정 패턴.The superimposition measurement pattern for semiconductor manufacturing according to claim 1, wherein a circular pattern is provided in the innermost circular ring pattern of the son. 제 1 항에 있어서, 상기 아들자의 원형 링 패턴들은 도트형 패턴들로 구성되어 방사형 형상을 갖는 것을 특징으로 하는 반도체 제조용 중첩도 측정 패턴.The pattern of overlapping measurement for semiconductor manufacturing according to claim 1, wherein the circular ring patterns of the son are composed of dot patterns and have a radial shape.
KR1020010083293A 2001-12-22 2001-12-22 Overlay measurement pattern for semiconductor KR20030053224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010083293A KR20030053224A (en) 2001-12-22 2001-12-22 Overlay measurement pattern for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010083293A KR20030053224A (en) 2001-12-22 2001-12-22 Overlay measurement pattern for semiconductor

Publications (1)

Publication Number Publication Date
KR20030053224A true KR20030053224A (en) 2003-06-28

Family

ID=29577822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010083293A KR20030053224A (en) 2001-12-22 2001-12-22 Overlay measurement pattern for semiconductor

Country Status (1)

Country Link
KR (1) KR20030053224A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123649B1 (en) 2013-01-21 2015-09-01 Kla-Tencor Corporation Fit-to-pitch overlay measurement targets

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237749A (en) * 1996-02-29 1997-09-09 Nec Corp Overlap measurement
KR19990069983A (en) * 1998-02-16 1999-09-06 윤종용 How to measure alignment
KR100223272B1 (en) * 1996-12-28 1999-10-15 김영환 Mark for measuring overlap error and correting method using the same
KR20000043244A (en) * 1998-12-28 2000-07-15 김영환 Overlay measuring method of semiconductor device
US6150231A (en) * 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237749A (en) * 1996-02-29 1997-09-09 Nec Corp Overlap measurement
KR100223272B1 (en) * 1996-12-28 1999-10-15 김영환 Mark for measuring overlap error and correting method using the same
KR19990069983A (en) * 1998-02-16 1999-09-06 윤종용 How to measure alignment
US6150231A (en) * 1998-06-15 2000-11-21 Siemens Aktiengesellschaft Overlay measurement technique using moire patterns
KR20000043244A (en) * 1998-12-28 2000-07-15 김영환 Overlay measuring method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123649B1 (en) 2013-01-21 2015-09-01 Kla-Tencor Corporation Fit-to-pitch overlay measurement targets
US9182219B1 (en) 2013-01-21 2015-11-10 Kla-Tencor Corporation Overlay measurement based on moire effect between structured illumination and overlay target
US9255787B1 (en) 2013-01-21 2016-02-09 Kla-Tencor Corporation Measurement of critical dimension and scanner aberration utilizing metrology targets
US9429856B1 (en) * 2013-01-21 2016-08-30 Kla-Tencor Corporation Detectable overlay targets with strong definition of center locations

Similar Documents

Publication Publication Date Title
KR970010666B1 (en) Measurement of attern overlay of semiconductor device
KR101906098B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
US6083807A (en) Overlay measuring mark and its method
US7947563B2 (en) Chip ID applying method suitable for use in semiconductor integrated circuit
KR102019538B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR20030053224A (en) Overlay measurement pattern for semiconductor
KR100217898B1 (en) Photo mask
US6301798B1 (en) Method of measuring misalignment
KR20090076141A (en) Align overlay integrated mark
KR20230003846A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR102617622B1 (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR100307529B1 (en) A pattern for measuring a focus of light exposing apparatus and method for measuring the focus of light exposing apparatus using the pattern
JPH1174189A (en) Mark for detecting mis-alignment of mask
KR100555470B1 (en) Grid calibration method of exposure apparatus
KR100608385B1 (en) Overlay measurement pattern for semiconductor device manufacture
KR20230003843A (en) Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
KR100223272B1 (en) Mark for measuring overlap error and correting method using the same
KR100618689B1 (en) Method for forming overlay vernier in semiconductor device
KR100220238B1 (en) Side etch amount measurement monitor
KR20040061547A (en) Overlay mark of the semiconductor device
KR20030003390A (en) Stepper alignment mark
KR19980055901A (en) Nested vernier
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer
KR100298189B1 (en) method and overlay mark for measuring misalign
JPH07120221A (en) Method for detecting amount of overlapping deviation of synthetic pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application