KR20040059251A - Overlay mark with multiple box-type marks on one layer - Google Patents

Overlay mark with multiple box-type marks on one layer Download PDF

Info

Publication number
KR20040059251A
KR20040059251A KR1020020085838A KR20020085838A KR20040059251A KR 20040059251 A KR20040059251 A KR 20040059251A KR 1020020085838 A KR1020020085838 A KR 1020020085838A KR 20020085838 A KR20020085838 A KR 20020085838A KR 20040059251 A KR20040059251 A KR 20040059251A
Authority
KR
South Korea
Prior art keywords
mark
layer
overlap
alignment
box
Prior art date
Application number
KR1020020085838A
Other languages
Korean (ko)
Inventor
김형원
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020020085838A priority Critical patent/KR20040059251A/en
Publication of KR20040059251A publication Critical patent/KR20040059251A/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

PURPOSE: An overlay mark with multiple box-type marks on one layer is provided to measure automatically or manually overlay in spite of a partial damage of the same by forming a plurality of box type marks on a lower and upper layer. CONSTITUTION: An alignment mark is used for measuring the accuracy of alignment or overlay between masks themselves or the mask and a wafer in an exposure process. The alignment mark is formed on a lower and upper layer, respectively. The alignment mark of the lower layer includes an outer overlay mark(21) and an inner overlay mark(22). The inner overlay mark is at the center of the outer overlay mark. The outer and inner overlay mark are formed like a box type.

Description

하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크{Overlay Mark with Multiple Box-type Marks on One Layer}Overlay Mark with Multiple Box-type Marks on One Layer

본 발명은 반도체소자의 중첩마크(overlay mark)의 구조에 관한 것으로, 상세하게는 하부 레이어에 형성된 중첩마크의 일부가 손상을 입었을 경우에도 중첩마크에 의하여 하부 레이어 및 상부 레이어의 정렬 내지 중첩을 정확히 제어할 수 있게 하는 중첩마크의 구조에 관한 것이다.The present invention relates to a structure of an overlay mark of a semiconductor device, and in detail, even when a part of the overlap mark formed on the lower layer is damaged, the alignment mark or the overlap of the lower layer and the upper layer is accurately corrected by the overlap mark. It relates to the structure of superimposed marks to allow control.

반도체를 제조할 경우 보통 15~20회 정도의 노광공정이 반복되는 데, 각각의 공정에서 마스크(레티클)와 웨이퍼의 고도의 정렬 및 중첩정밀도가 요구된다. 정렬 및 중첩정밀도란 웨이퍼의 기존회로 패턴에 대해 다음 공정의 회로패턴을 노광할 경우 회로패턴을 얼마나 정확하게 투영할 수 있는가를 나타낸 성능으로서, 일반적으로 노광장치의 정렬마크(alignment mark)와 스테이지의 정밀도를 이용하여 구현된다. 일반적으로, 단계별로 사용되는 노광 마스크들 간의 정렬은 특정 형상의 마크를 기준으로 이루어는 데, 이러한 마크를 정렬키(alignment key) 또는 정렬마크(alignment mark)라 하며, 마스크들 사이의 정렬(layer to layer alignment)이나 마스크와 웨이퍼 사이의 정렬에 사용된다. 그리고, 반도체기판 상에 형성된 각층들간의 정렬이 정확하게 이루어졌는지를 확인하는 중첩정밀도(overlay accuracy) 측정마크도 정렬 마크와 동일한 방법으로 사용된다.When manufacturing a semiconductor, the exposure process is repeated about 15 to 20 times, and each process requires a high degree of alignment and overlapping accuracy of a mask (reticle) and a wafer. Alignment and superposition accuracy is a measure of how accurately the circuit pattern can be projected when the circuit pattern of the next process is exposed with respect to the existing circuit pattern of the wafer. Generally, the alignment mark of the exposure apparatus and the precision of the stage are measured. Implemented using In general, alignment between exposure masks used step by step is based on a mark of a specific shape, which is called an alignment key or an alignment mark, and the alignment between the masks to layer alignment) or between the mask and wafer. In addition, an overlay accuracy measurement mark for confirming whether the alignment between the layers formed on the semiconductor substrate is correctly used is also used in the same manner as the alignment mark.

이러한 정렬마크 및 중첩정밀도 측정마크는 반도체 웨이퍼에서 칩이 형성되지 않는 부분인 스크라이브 라인(scribe line)상에 형성되며, 정렬마크를 이용한 정렬이상 정도의 측정 방법으로는 버어니어(venier) 정렬마크를 이용한 시각 점검방법과, 박스 인 박스(box in box) 나 박스 인 바아(box in bar) 정렬 마크를 이용한 자동 점검 방법 등이 있다.The alignment mark and the overlapping precision measurement mark are formed on a scribe line, which is a portion where a chip is not formed in a semiconductor wafer, and the measurement method of the degree of misalignment using the alignment mark is a vernier alignment mark. The visual inspection method used, and the automatic inspection method using a box in box or a box in bar alignment mark.

도1a 및 1b는 하부 레이어에 형성된 박스형 정렬마크가 정상 또는 손상된 경우에 보여지는 상하부 레이어의 중첩상태를 보여주는 평면도이다.1A and 1B are plan views showing the superposition of the upper and lower layers seen when the box-shaped alignment mark formed on the lower layer is normal or damaged.

도1a에 도시된 바와같이, 하부 중첩마크(11)가 손상되지 않은 경우에는 하부 레이어의 중첩마크(11)와 상부 중첩마크(120를 이용하여 정상적으로 중첩을 이룰 수 있다. 그러나, 도1b에 도시된 바와같이, 수차례의 후속공정이 계속 진행됨에 따라 중첩마크의 패턴 윤곽이 흐려지거나 손상되어 측정이 부정확해질수 있다. 이와같이, 하부 레이어의 중첩마크(11)가 손상된 경우에는 정렬제어장치로서 측정을 할 수 없거나 측정을 한다 하더라도 정확한 데이터를 얻을 수 없어 하부 레어어의 중첩마크(11)를 중첩 제어에 이용하는 것이 곤란해질 수 있다. 특히, 이전 공정이 CMP 공정이거나 메탈 디포지션 공정인 경우에는 연마 중에 중첩마크가 손상되거나 메탈 그레인에 의하여 중첩마크의 뒤틀림이 발생하므로 하부 레이어 중첩마크의 손상 정도가 심하다.As shown in Fig. 1A, when the lower overlap mark 11 is not damaged, the overlap mark 11 and the upper overlap mark 120 of the lower layer can be normally overlapped. As the following several processes continue, the pattern outline of the overlapping mark may be blurred or damaged, resulting in inaccurate measurement. Even if the measurement cannot be performed or the measurement is not performed, accurate data cannot be obtained, which makes it difficult to use the superimposition mark 11 of the lower rare layer for superposition control, especially when the previous process is a CMP process or a metal deposition process. Since the overlap marks are damaged or the overlap marks are distorted due to the metal grains, the damage degree of the overlap layer marks is severe.

본 발명은 이러한 문제를 해결하기 위한 것으로, 하부 레이어에 형성된 중첩마크의 일부가 여러 이유로 인하여 손상된 경우에도 자동적 또는 수동적 방법으로 중첩측정을 할 수 있도록 하는 중첩마크의 구조를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to provide a structure of a superimposed mark that enables superposition measurement by an automatic or manual method even when a part of the superimposed mark formed on the lower layer is damaged due to various reasons.

도1a는 하부 레이어에 형성된 박스형 정렬마크가 정상상태인 경우의 중첩상태의 평면도,Figure 1a is a plan view of the overlapping state when the box-shaped alignment mark formed in the lower layer is a normal state,

도1b는 하부 레이어에 형성된 박스형 정렬마크가 손상된 경우의 중첩상태의 평면도,Figure 1b is a plan view of the superimposed state when the box-shaped alignment mark formed in the lower layer is damaged,

도2a는 본 발명에 따른 하부 레이어의 중첩마크의 평면도, 그리고Figure 2a is a plan view of the overlap mark of the lower layer according to the present invention, and

도2b는 하부 레이어의 외부중첩마크가 손상된 경우에 내부중첩마크에 의하여 중첩이 측정되는 상태를 도시하고 있다.FIG. 2B shows a state in which the overlap is measured by the inner overlap mark when the outer overlap mark of the lower layer is damaged.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

11: 하부레이어 중첩마크 12: 상부레이어 중첩마크11: Lower layer overlap mark 12: Upper layer overlap mark

21: 하부레이어 외부중첩마크 22: 하부레이어 내부중첩마크21: Lower layer inner nesting mark 22: Lower layer inner nesting mark

23: 상부레이어 외부중첩마크 24: 상부레이어 내부중첩마크23: Upper layer outer nesting mark 24: Upper layer inner nesting mark

이러한 목적을 달성하기 위하여 본 발명은 하부 레이어에 박스형 중첩마크를 형성할 때, 외부 박스형 중첩마크와 그 내부에 위치하는 작은 크기의 다른 박스형 중첩마크를 형성시킨 구조의 중첩마크 구조를 제공한다.In order to achieve the above object, the present invention provides an overlap mark structure having a structure in which an outer box overlap mark and a small box overlap mark having a small size located therein are formed when forming a box overlap mark on the lower layer.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도2a는 본 발명에 따른 하부 레이어의 중첩마크의 평면도이다. 도2a에 도시된 바와같이, 반도체기판 상에 절연막이나 도전층 위에 감광막 패턴으로 외부중첩마크(21)가 형성되며, 그 내부에 거의 동일한 재질 및 형상으로 박스형 내부중첩마크(22)를 형성한다. 여기서, 내부에 형성되는 내부중첩마크(22)는 외부중첩마크 (21)의 내부 중앙에 위치시키는 것이 바람직하다. 그리고, 내부중첩마크(22)의 면적은, 중첩마크의 내부공간면적이 보통 20×20㎛2정도임을 고려하면서 외부중첩마크(21)와 내부중첩마크(22)의 상대적 크기를 조정하며, 내부중첩마크(22)의 면적이 외부중첩마크(21) 면적의 30 내지 50%로 조정시키는 것이 바람직하다.Figure 2a is a plan view of the overlap mark of the lower layer according to the present invention. As shown in FIG. 2A, an outer overlap mark 21 is formed on the insulating film or the conductive layer in a photoresist pattern on a semiconductor substrate, and a box-shaped inner overlap mark 22 is formed in the same material and shape. Here, it is preferable that the inner overlap mark 22 formed inside is located at the inner center of the outer overlap mark 21. In addition, the area of the inner nested mark 22 adjusts the relative sizes of the outer nested mark 21 and the inner nested mark 22 while considering that the inner space area of the superimposed mark is usually about 20 × 20 μm 2 . It is preferable to adjust the area of the overlap mark 22 to 30 to 50% of the area of the outer overlap mark 21.

도2b는 하부 레이어의 외부중첩마크가 손상된 경우에 내부중첩마크에 의하여 중첩이 측정되는 상태를 도시하고 있다. 도2b에 도시된 바와같이, 외부중첩마크(21)의 패턴 윤곽이 흐려지거나 손상되어 외부중첩마크(21)에 의하여 중첩측정이 불가능한 경우에, 내부중첩마크(22)와 상부 레이어의 중첩마크(23,24)를 이용하여 중첩이 제어된다. 여기서는, 하부 레이어의 외부중첩마크(21)가 손상된 경우를 예시하여 설명하였으나, 내부중첩마크(22)가 손상된 경우에는 외부중첩마크(21)를 이용하여 중첩이 제어된다.FIG. 2B shows a state in which the overlap is measured by the inner overlap mark when the outer overlap mark of the lower layer is damaged. As shown in Fig. 2B, when the pattern outline of the outer nested mark 21 is blurred or damaged and overlapping measurement is impossible by the outer nested mark 21, the overlap mark of the inner nested mark 22 and the upper layer ( 23, 24) superposition is controlled. Here, the case where the outer nested mark 21 of the lower layer is damaged has been described by way of example. When the inner nested mark 22 is damaged, the overlap is controlled by using the outer nested mark 21.

또한, 도2b에서, 만약 하부 레이어의 외부중첩마크(21)와 상부 레이어의 외부중첩마크(23)이 원래의 중첩제어수단일 경우 하부 레이어의 외부중첩마크(21)가 손상되면, 상부 레이어의 외부중첩마크(23)은 사용할 수 없게 된다. 이 경우에는, 하부 레이어의 내부중첩마크(22)와 상부 레이어의 내부중첩마크(24)에 의하여 하부레이어와 상부 레이어 사이의 중첩이 제어된다.In addition, in FIG. 2B, if the outer overlap mark 21 of the lower layer and the outer overlap mark 23 of the upper layer are original overlapping control means, if the outer overlap mark 21 of the lower layer is damaged, The outer nested mark 23 cannot be used. In this case, the overlap between the lower layer and the upper layer is controlled by the inner overlap mark 22 of the lower layer and the inner overlap mark 24 of the upper layer.

이상의 도2b에서는 하부 및 상부 레이어 내외부 중첩마크를 모두 구비한 예에 대하여 도시 및 설명하였으나, 중첩마크의 형성 공정으로 인하여 원래 소자의 제조공정을 복잡하게 하거나 비용을 상승시킬 경우에는 하부 레이어의 내부중첩마크(22)와 상부 레이어의 외부중첩마크(23)만을 형성시켜, 중첩을 제어하는 것이 바람직하다.In FIG. 2B, an example in which both of the lower and upper layers are overlapped with each other is illustrated and described. However, when the manufacturing process of the original element is complicated or the cost is increased due to the process of forming the overlap mark, the inner layer of the lower layer is overlapped. It is preferable to form only the mark 22 and the outer nested mark 23 of the upper layer to control the overlap.

이러한 구조를 갖는 중첩마크에 의하면, 하부 레이어에 형성된 중첩마크의 일부가 여러가지 이유로 인해 손상된 경우에도 하부 레이어와 상부 레이어 사이의 중첩정밀도를 자동적 방법으로 측정할 수 있으며, 특히 수동적 방법에 의해서도 중첩정밀도의 측정이 가능하다.According to the superimposition mark having such a structure, even when a part of the superimposition mark formed on the lower layer is damaged due to various reasons, the overlapping precision between the lower layer and the upper layer can be measured by an automatic method, and especially by the manual method. Measurement is possible.

Claims (2)

반도체소자 제조의 노광공정에서 마스크들 또는 마스크와 웨이퍼 사이의 정렬 내지 중첩정밀도를 측정하는 중첩마크에 있어서,In the superimposed mark for measuring the alignment or overlapping precision between the masks or the mask and the wafer in the exposure process of semiconductor device manufacturing, 하부층에 형성된 소정 면적의 박스형 외부중첩마크; 및A box-type outer overlapping mark of a predetermined area formed on the lower layer; And 상기 외부중첩마크의 내부에 형성되는 소정 면적의 박스형 내부중첩마크를 포함하는 것을 특징으로 하는 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크.An alignment mark for overlapping measurement having a plurality of box-shaped marks in one layer, characterized in that it comprises a box-shaped inner nesting mark of a predetermined area formed inside the outer nested mark. 제1항에 있어서, 상기 내부중첩마크는The method of claim 1, wherein the inner nested mark 상기 외부중첩마크의 중앙에 위치하는 것을 특징으로 하는 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용 정렬마크.Alignment mark for overlapping measurement having a plurality of box-shaped mark in one layer, characterized in that located in the center of the outer nested mark.
KR1020020085838A 2002-12-28 2002-12-28 Overlay mark with multiple box-type marks on one layer KR20040059251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085838A KR20040059251A (en) 2002-12-28 2002-12-28 Overlay mark with multiple box-type marks on one layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085838A KR20040059251A (en) 2002-12-28 2002-12-28 Overlay mark with multiple box-type marks on one layer

Publications (1)

Publication Number Publication Date
KR20040059251A true KR20040059251A (en) 2004-07-05

Family

ID=37351275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085838A KR20040059251A (en) 2002-12-28 2002-12-28 Overlay mark with multiple box-type marks on one layer

Country Status (1)

Country Link
KR (1) KR20040059251A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699145B1 (en) * 2005-12-28 2007-03-21 동부일렉트로닉스 주식회사 Overlay vernier
KR100724189B1 (en) * 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Overlay mark of a semiconductor device
KR20080061031A (en) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 Overlay mark and method for testing of mask align using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724189B1 (en) * 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Overlay mark of a semiconductor device
KR100699145B1 (en) * 2005-12-28 2007-03-21 동부일렉트로닉스 주식회사 Overlay vernier
KR20080061031A (en) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 Overlay mark and method for testing of mask align using the same

Similar Documents

Publication Publication Date Title
US5498500A (en) Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
KR20010111048A (en) Alignment method, test method for matching, and photomask
KR960014963B1 (en) Manufacturing method of semiconductor device
JPH1069066A (en) Mask and its inspection method and exposure method
US20080268350A1 (en) Semiconductor structure
US20050110012A1 (en) Overlay mark for measuring and correcting alignment errors
US6420077B1 (en) Contact hole model-based optical proximity correction method
KR100257167B1 (en) Method of manufacturing semiconductor device
US6127075A (en) Method for checking accuracy of a measuring instrument for overlay registration
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US6586143B1 (en) Accurate wafer patterning method for mass production
KR960014961B1 (en) Manufacturing method of semiconductor device
KR960007621B1 (en) Method of compensating for overlaying error in semiconductor device
KR19980054338A (en) How to form an overlay pattern for measuring alignment
KR20060066798A (en) Mask and semiconductor wafer having overlay align mark
KR100284101B1 (en) Overlay mark of semiconductor wafer
KR100555470B1 (en) Grid calibration method of exposure apparatus
KR100811372B1 (en) Overlay measuring mark
KR100262667B1 (en) A method for fabricating semiconductor device
KR20010028305A (en) Method for revising registration
KR100197981B1 (en) Method of detecting mask alignment in semiconductor devices
KR100349106B1 (en) Method for measuring a pattern displacement in a photomasking process
KR100626742B1 (en) Manufacturing method of semiconductor device
KR960014964B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination