KR960007621B1

KR960007621B1 - Method of compensating for overlaying error in semiconductor device

Info

Publication number: KR960007621B1
Application number: KR1019920024542A
Authority: KR
Inventors: 문승찬; 이철승; 배상만
Original assignee: 현대전자산업 주식회사; 김주용
Priority date: 1992-12-17
Filing date: 1992-12-17
Publication date: 1996-06-07
Also published as: KR940015706A

Abstract

The method for correcting overlaid error in fabrication of a semiconductor device includes the steps of forming at least two marks for measuring box-in-box type overlay accuracy measuring masks on a predetermined scribe line placed in the peripheral region of a semiconductor chip, measuring how the masks are deviated from their cores to obtain overlaid error values in X and Y directions, and using the average value of the overlaid error values as a correction value for the overlaid error between patterns.

Description

Overlap error correction method of semiconductor device

제1도는 본 발명에 따른 중첩 정밀도 측정 원리를 설명하기 위한 개략도.1 is a schematic view for explaining the principle of superposition precision measurement according to the present invention.

제2a도 내지 제2e도는 본 발명에 사용되는 여러가지 형태의 측정 마크를 도시한 단면도.2A to 2E are cross-sectional views showing measurement marks of various forms used in the present invention.

제3a도 내지 제3c도는 반도체 칩(chip)의 형태에 따른 측정 마크의 배치를 나타낸 평면도.3A to 3C are plan views showing the arrangement of measurement marks according to the shape of a semiconductor chip.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,4,14,13,33 : 아웃박스(outer box) 2,3, 13.24,34 : 인너박스(inter box)1,4,14,13,33: Outer box 2,3, 13.24,34: Inner box

5 : 칩(chip) 6 : 스크라이브라인(scribe line)5: chip 6: scribe line

10 : 측정 마크10: measurement mark

본 발명은 반도체 소자에서 상하로 중첩되는 여러가지 패턴들에서 설계에 대한 실제 패턴 상호간의 중첩되는 정확도(이하 중첩 정밀도(overlay accuracy)라 칭함)를 측정하여 고 오차(중찹 오차)를 보정하는 방법에 관한 것으로서, 특히 다층의 패턴을 구비하는 반도체 소자의 제조 공정에서 다수개의 중첩 정밀도 측정 마크를 스크라이브 라인 상에 형성하고 측정 장비를 이용하여 상기한 다수개의 측정 마크들의 중첩 오차를 측정하여 평균한 값을 중첩 오차의 보정값으로 사용함으로서 패턴들 간의 중첩 정밀도를 향상시키고, 하나의 웨이퍼 상에 형성된 모든 측정 마크의 중첩 오차 평균값을 이용하여 노광장치의 렌즈 특성 등을 함께 측정할 수 있도록 하는 반도체 소자의 중첩 정밀도 측정 방법에 관한 것이다.The present invention relates to a method of correcting a high error (chop error) by measuring the overlapping accuracy (hereinafter referred to as overlay accuracy) of actual patterns for a design in various patterns overlapping up and down in a semiconductor device. In particular, in a manufacturing process of a semiconductor device having a multi-layered pattern, a plurality of overlapping precision measurement marks are formed on a scribe line, and a value obtained by measuring the overlapping error of the plurality of measurement marks is measured using a measuring instrument and superimposed. By using the error correction value, the overlapping accuracy between patterns is improved, and the overlapping accuracy of the semiconductor device to measure the lens characteristics of the exposure apparatus together using the average value of the overlapping errors of all the measurement marks formed on one wafer. It relates to a measuring method.

종래의 0.6㎛이상의 선폭(design-rule)을 갖는 반도체 소자의 제조에 있어서 중요한 공정 중의 하나인 사진 현상 공정에서 패턴과 패턴(pattern to pattern)간의 중첩 정밀도를 측정하게 되는데, 이는 반도체 소자에서 상하로 중첩되는 여러가지 패턴들, 예를 들어 워드선-워드선 콘택 또는 워드선-노드 콘택간의 중첩 오차나 워드선-비트선 또는 비트선-비트선 콘택 등과 샅은 패턴간의 중첩 오차를 측정하게 보정하게 된다In the photolithography process, which is one of the important processes for manufacturing a semiconductor device having a design-rule of 0.6 µm or more, the overlapping accuracy between a pattern and a pattern is measured. Various overlapping patterns, for example, word line-word line contact or word line-node contact overlap error, word line-bit line or bit line-bit line contact, and the like, can be corrected to measure overlapping error between patterns.

종래 중첩 정밀도 측정 방법으로 칩 테두리의 스크라이브'라인 상에 핑거 눈금자(finger vernier)형상의 측정 마크나 박스-인-바스(box-irl-box)형상의 측정 마크를 형성하고, 이를 측정한다.In a conventional overlapping precision measurement method, a finger vernier shape mark or a box-in-box shape measurement mark is formed on a scribe 'line of a chip rim, and the measurement is performed.

상기 종래 기술의 일실시예로서. 핑거 눈금자를 사용하는 방법은 버어니어 켈리퍼스에 사용되는 것과 같은 버어니어 눈금을 두층의 패턴으로 형성하되, 하나의 반도체 칩에 하나씩 스크라이브 라인 상에 형성하고. 마이크로스코프(micro scope)를 통하여 작업자가 직접눈(visual)으로 상기 버어니어 패턴을 읽어 두 패턴간의 중첩 정밀도를 측정한다.As an embodiment of the prior art. The method of using a finger ruler is to form a vernier scale in the same pattern as that used for vernier calipers in a two-layer pattern, one on a scribe line on one semiconductor chip. The operator reads the vernier pattern visually through a microscope and measures the overlapping accuracy between the two patterns.

또한 종래 기술의 다른 실시예로서 박스-인-박스 패턴을 사용하는 방법은 서로 다른 크기를 가지고 중첩되는 정사각 형상의 패턴을 하나의 칩에 대하여 하나씩 스크라이브 라인 상에 형성한 후. 이를 작업자가 직접 눈으로 패턴간의 X 및 Y방향의 중심 이탈 정도를 측정한다In another embodiment of the prior art, a method of using a box-in-box pattern is provided by forming square-shaped patterns overlapping with different sizes on a scribe line, one for each chip. The operator directly measures the deviation of the center in the X and Y directions between the patterns with his own eyes.

상기와 같은 종래 기술에 따른 중첩 정밀도 측정 방법은 작업자와 작업자간의 해독 오차를 유발하여 정확한 측정이 되지못하며. 더욱이 0.6μ이하의 선폭을 갖는 반도체 소자에서는 이러한 패턴 중첩해독 오차가 생산성의 저하가 더욱 증가되는 문제점이 있다.The overlapping precision measurement method according to the prior art as described above does not cause accurate measurement by causing a decoding error between the operator. Furthermore, in a semiconductor device having a line width of 0.6 mu or less, such pattern overlap readout error has a problem in that the decrease in productivity is further increased.

또한 하나의 측정 마크만을 해독하므로 오차 측정의 정확도가 떨어지는 다른 문제점이 있다.In addition, since only one measurement mark is decoded, there is another problem that the accuracy of error measurement is lowered.

따라서. 본 발명에서는 박스 인 박스 구조의 측정 마크를 하나의 칩(chip)가장자리의 스트라이브 라인에 다수개를 형성하고. 측정 장비를 사용하여 상기 한 칩내의 모든 중첩 정밀도 측정 마크에 대한 중첩 오차를 측정한 후, 이를 평균한 값을 중첩 오차의 보정값으로 사용함으로써, 중첩 정밀도 측정의 정확성을 향상시킬 수 있으며, 하나의 웨이퍼 내의 모든 측정 마크의 중첩 오차 경균값을 이용하여, 사용되는 노광창치의 렌즈 특성 등을 알 수 있는 반도체 소자의 중첩 오차 보정방법을 제공하는 것을 목적으로 한다.therefore. In the present invention, a plurality of measurement marks of a box-in-box structure are formed on a stripe line of one chip edge. By measuring the overlap error for all the overlapping precision measurement marks in the chip using a measuring instrument, and using the averaged value as a correction value of the overlapping error, the accuracy of the overlapping precision measurement can be improved. It is an object of the present invention to provide a method for correcting an overlapping error of a semiconductor element in which the lens characteristics of an exposure window value to be used can be known by using the overlapping error spacing value of all measurement marks in a wafer.

이하, 본 발명에 따른 반도체 소자의 중첩 오차 보정방법에 관하여 첨부 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of compensating an overlap error of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 중첩 오차 측정 원리를 설명하기 위한 개략도이다.1 is a schematic view for explaining the principle of measuring the overlap error according to the present invention.

먼저, 스크라이브 라인 상에 박스-인-박스형의 중첩 정밀도 측정 마크(10)를 형성한다 이때 상기 측정마크(10)는 이전 마스크 공정해서 사각 형상으로 괘턴닝된 아웃박스(1)와 후속 공정에서 형성된 그 보다 작은 사각 형상의 인너박스(2)로 구성된다.First, a box-in-box overlapping precision measurement mark 10 is formed on a scribe line. In this case, the measurement mark 10 is formed in an outbox 1 that is turned into a square shape by a previous mask process and formed in a subsequent process. It consists of an inner box 2 of a smaller rectangular shape.

상기 아웃박스(1)의 중심과 상기 인너박스(2)의 중심간의 거리를 벡터 (vector)성분의 이분법에 의한 X 및 Y방향 성붕을 산출하여 중첩 오차를 자동적으로 측정할 수 있으며, 여러개의 측정 마크에서 얻어지는 X 및 Y방향 성분의 평균값이 중첩 오차의 보정값이 된다.The distance between the center of the outer box 1 and the center of the inner box 2 can be measured by overlapping errors automatically by calculating the X and Y directions of the star roof by the dichotomy of the vector component, The average value of the X and Y direction components obtained by the mark is a correction value of the overlap error.

제2a도 내지 제2f도는 본 발명에 사용되는 여러가지 형태의 박스-인-박스형 측정마크를 제조한 단면도이다.2A to 2F are cross-sectional views of manufacturing various types of box-in-box measurement marks used in the present invention.

제2a도는 예정된 박막, 예를 들어 폴리실리콘 또는 절연막으로 사각 형상의 요(凹)부를 갖는 아웃박스(4)를 스크라이브 라인 상에 형성하고, 후속 공정에서 상기 아웃박스(4)중앙부에 상기의 박막과는 다른 물질, 예를 들어 감광막으로 아웃박스(4)보다 작은 크기의 사각 형상의 철(凸)부를 갖는 안너박스(3)를 형성한 단면도이 다.FIG. 2a shows an outbox 4 having a rectangular recessed portion with a predetermined thin film, for example, polysilicon or an insulating film, on a scribe line, and the thin film at the center of the outbox 4 in a subsequent process. Is a cross-sectional view of an inner box 3 having a rectangular iron portion of a size smaller than that of the out box 4 with a different material, for example, a photosensitive film.

제2b도는 스크라이브 라인 상에 예정된 박막. 예를 들어 폴리실리콘이나 절연막 등으로 4각 형상의 철부를 갖는 아웃박스(14)를 형성하고, 후속 공정에서. 상기 아웃박스(14)의 중앙부에 상기 박막과 다른 물질, 예를 들어 감광막으로 아웃박스(14)보다 작은 크기의 4각 형상의 철부를 갖는 인너박스(13)를 형성한 단면도이다.2b is a thin film scheduled on a scribe line. For example, the outbox 14 which has a quadrangular convex part is formed by polysilicon, an insulating film, etc., and is performed in a subsequent process. A cross-sectional view of an inner box 13 having a quadrangular convex portion having a smaller size than that of the out box 14 is made of a material different from the thin film, for example, a photosensitive film, in the center of the out box 14.

제2c도는 스크라이르 라안에 예정된 박막. 예를 들어 폴리실리큰, 절연만 등으로 사각 형상의 철부를 갖는 인너박스(24)를 형성한 다음. 후속 공정에서 상기 인너박스(24)가장자리에 상기 박막과 다른 물질, 예를들어 감광막으로 인너박스(24)보다 넓은 크기의 사각형성의 요부를 갖는 아웃박스(23)를 형성한 단면도이다Figure 2c is a thin film scheduled in krylar. For example, an inner box 24 having a rectangular convex portion is formed of polysilicon, insulation only, or the like. In the subsequent process, the inner box 24 is a cross-sectional view of the outer box 23 having a rectangular recessed portion having a size larger than that of the inner box 24 as a material different from the thin film, for example, a photosensitive film.

제2d도는 스크라이브 라안에 예정된 박막, 예를들어 폴리실리콘이나 절연막 등으로 사각 형상의 요부를 갖는 인너박스(34)를 형성한 다음, 후속 공정에서 상기 인너박스(34)가장자리에 상기 예정된 박막과 다른 물질, 예를들어 감광막으로 인너박스(34)보다 넓은 크기의 4각 형상의 요부를 갖는 아웃박스(33)를 형성한 단면도이다.2d shows an inner box 34 having a rectangular recessed portion made of a predetermined thin film, for example, polysilicon or an insulating film in a scribe, and then, in a subsequent process, different from the predetermined thin film at the edge of the inner box 34. A cross-sectional view of a material, for example, a photoresist film, in which an out box 33 having a recessed portion having a quadrangular shape larger than the inner box 34 is formed.

제2e도는 본 발명에 의하여 형성된 측정마크중 가장 일반적으로 사용 가능한 측정 마크인, 제2a도에 도시된 측정 마크의 평면도로서, 아웃박스(1)의 크기는 I5∼20㎛이며. 인너박스(2)는 아웃박스(1)크기의 1/2배 정도 크기를 갖도록 한다FIG. 2E is a plan view of the measurement mark shown in FIG. 2A, which is the most generally usable measurement mark among the measurement marks formed by the present invention, wherein the size of the outbox 1 is I5 to 20 µm. The inner box 2 should have a size 1/2 of the size of the out box 1.

제3a도 내지 제3c도는 반도체 칩의 형태에 따라 측정' 마크의 배치를 나타낸 평면도이며, 칩의 셀(cell)패턴과 스크라이브 라인의 형태에 따라 최적의 효과를 얻도록 측정 마크를 배열하여야 한다3A to 3C are plan views showing the arrangement of the 'measurement mark' according to the shape of the semiconductor chip, and the measurement marks should be arranged to obtain an optimum effect according to the cell pattern of the chip and the shape of the scribe line.

본 발명에 의하면 중첩 정밀도 측정 마크를 박스 인 박스 구조로 스크라이브 라인 상에 다수개 형성하고, 측정 장치로 측정 마크들의 중첩 오차를 측정하며 그 평균값을 중첩 오차의 보정값으로 사용한다.According to the present invention, a plurality of overlapping precision measurement marks are formed on a scribe line in a box in box structure, the overlapping error of the measurement marks is measured by a measuring device, and the average value is used as a correction value of the overlapping error.

또한 하나의 웨이퍼 내의 측정 마크 모두에 대한 측정값에서 노광장치의 렌즈 특성을 알 수 있다 즉 웨이퍼 면에서 어느 한쪽의 오차 값이 다른 쪽에 비하여 크다면 사용되는 노광장치의 렌지는 크오차값을 갖는 부분이 존재한다는 의미이며 이는 노광장치 고유의 값으로서 다음 노광·공정시 이를 고려하여 보정된 값으로 노광 공정을 진행하여 패턴간의 중첩 정밀도를 향상치킨다In addition, the lens characteristics of the exposure apparatus can be known from the measured values of all the measurement marks in one wafer. That is, if the error value of one of the wafers is larger than the other, the range of the exposure apparatus used is the portion having a large error value. This means that it exists, which is inherent to the exposure apparatus, and improves the overlapping accuracy between patterns by performing the exposure process with the value corrected in consideration of this in the next exposure process.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 중첩오차 보정 방법은 하나의 칩에 대해 다수개의 중첩 정밀도 측정 마크들을 형성하고 이들의 중첩 오차를 평균한 값을 오차 보정값을 사용하였으므로, 최소 선폭의 20∼30% 이내로 중첩 오차를 향상시킬 수 있을 뿐아니라, 웨이퍼 내의 측정 마크 모두에 대한 측정값에서 노광장치의 렌즈 특성을 알 수 있는 이점이 있다As described above, in the overlapping error correction method of the semiconductor device according to the present invention, since a plurality of overlapping precision measurement marks are formed for one chip and an average of these overlapping errors is used as an error correction value, the minimum line width In addition to improving the overlap error within 20 to 30%, the lens characteristics of the exposure apparatus can be known from the measured values of all the measurement marks in the wafer.

Claims

Forming at least two box-in-box overlapping precision measurement marks on a portion of the semiconductor substrate which is intended as a scribe line outside the chip, and measuring the deviation of the centers of the measurement marks to overlap the X and Y direction components. Obtaining error values. And using the average value of the overlap error values as a correction value for the overlap error between patterns.

The method of claim 1, wherein the outer box is formed in the shape of a rectangular shape, the inner box is formed in the shape of a rectangular iron, the inner box is formed with a smaller area in the center of the outer box is characterized in that Overlap error correction method of semiconductor device

The method of claim 1. The out box is formed in the form of a rectangular iron, the inner box is formed in the shape of a rectangular iron. An inner box is formed in the central portion of the out box with a smaller area.

Wherein the inner box is formed in the shape of a rectangular shape, the outer box is larger than the inner box, the overlap error correction method of the semiconductor element, characterized in that formed in the shape of a rectangular shape on the upper edge of the inner box.

The method of claim 1. The overlap error correction method of the semiconductor device, characterized in that the material of the outer box and the material of the inner box is different from the clap-box overlap accuracy measurement mark.

6. The method of claim 5, wherein the material of the inner box is formed of a photoresist film when the material of the out box is polysilicon or an insulating layer. And a material of the inner box is formed of polysilicon or an insulating layer when the material of the outer box is a photoresist.

2. The method of claim 1, wherein at least two measurement marks are arranged at rectangular corners or partial corners of a chip edge.