KR100217898B1 - Photo mask - Google Patents
Photo mask Download PDFInfo
- Publication number
- KR100217898B1 KR100217898B1 KR1019960061546A KR19960061546A KR100217898B1 KR 100217898 B1 KR100217898 B1 KR 100217898B1 KR 1019960061546 A KR1019960061546 A KR 1019960061546A KR 19960061546 A KR19960061546 A KR 19960061546A KR 100217898 B1 KR100217898 B1 KR 100217898B1
- Authority
- KR
- South Korea
- Prior art keywords
- vernier
- axis
- photomask
- scribe lane
- pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 패턴 얼라이인먼트용 버니어(pattern alignment vernier)가 삽입된 포토마스크(photomask)에 관한 것으로, 다층(multi-layer)에서 오버레이 레지스트레이션(overlay registration)을 측정(check)해야 할 2개의 층을 선택하고, 선택된 2개 층간의 오버레이 레지스트레이션을 용이하게 측정하기 위하여, 반도체 소자의 제조공정에서 처음 사용되는 제1 포토마스크의 스크라이브 레인(scribe lane)에는 제1버니어가 삽입되고, 이 제1버니어는 선폭 W와 길이 L로 된 직사각형이며, 제2공정에 사용되는 제2포토마스크의 스크라이브 레인에는 제1버니어의 위치를 기준으로 거리 D만큼 이격된 위치에 제1버니어와 동일한 크기 및 모양의 제2버니어가 삽입되고, 반도체 소자의 제조공정에서 마지막으로 사용되는 제 N 포토마스크의 스크라이브 레인에는 제1버니어의위치를 기준으로 거리 (N-1)·D+(N-2)·W만큼 이격된 위치에 제 N 버니어가 삽입되도록 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photomask in which a pattern alignment vernier is inserted, wherein two layers for which overlay registration is to be checked in a multi-layer are identified. In order to easily measure the overlay registration between the two selected layers, a first vernier is inserted into a scribe lane of a first photomask first used in a manufacturing process of a semiconductor device. A rectangle having a line width W and a length L and having a same size and shape as that of the first vernier in the scribe lane of the second photomask used in the second process, at a position spaced apart by a distance D based on the position of the first vernier. The vernier is inserted and the scribe lane of the Nth photomask, which is used last in the manufacturing process of the semiconductor device, based on the position of the first vernier. Li such that the N vernier is inserted into the (N-1) · D + (N-2) · W a position spaced by.
Description
본 발명은 반도체 소자의 제조공정에 사용되는 포토마스크에 관한 것으로, 특히 다층(multi-layer) 상호간의 오버레이 레지스트레이션(overlay registration)을 측정할 수 있도록 패턴 얼라인먼트용 버니어(pattern alignment vernier)가 삽입된 포토마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photomask used in a manufacturing process of a semiconductor device, and in particular, a photo with a pattern alignment vernier inserted therein so as to measure overlay registration between multi-layers. It is about a mask.
일반적으로, 반도체 소자의 제조공정에서 10 내지 30 단계(step)의 포토마스크 공정이 필요하다. 각 단계마다 불순물 확산 영역, 홀 패턴(hole pattern) 또는 바아 패턴(bar pattern)이 형성되는데, 특히 먼저 형성된 패턴과 나중에 형성될 패턴의 오버레이 마진이 작을 경우에 마스크의 오정렬 및 웨이퍼의 오정렬과 같은 공정상의 오차로 인하여 하부 패턴이 불필요하게 노출되거나, 하부패턴과 상부 패턴이 불필요하게 연결되는 문제가 발생된다.In general, a photomask process of 10 to 30 steps is required in a semiconductor device manufacturing process. In each step, an impurity diffusion region, a hole pattern or a bar pattern is formed, in particular, a process such as misalignment of the mask and misalignment of the wafer when the overlay margin of the first formed pattern and the later formed pattern is small. Due to an error in the image, a problem arises in that the lower pattern is unnecessarily exposed or the lower pattern and the upper pattern are unnecessarily connected.
이러한 문제를 해결하기 위하여, 포토마스크 제작시 스크라이브 레인(scribe lane)에 패턴 어라인먼트용 버니어를 삽입시켜 하부 패턴과 상부 패턴간의 오버레이 레지스트레이션을 측정하고,이들 패턴이 미스얼라인먼트(misalignment)가 발생된 것으로 측정될 경우 이를 보정하여 소자의 수율을 향상시킨다.In order to solve this problem, a pattern alignment vernier is inserted into a scribe lane during photomask fabrication to measure overlay registration between a lower pattern and an upper pattern, and these patterns are misaligned. If measured, it is corrected to improve the yield of the device.
제1도는 종래 제1버니어(14)가 삽입된 제1 포토마스크(11)의 평면도이다.1 is a plan view of a first photomask 11 into which a first vernier 14 is inserted.
제1 포토마스크(11)는 어떤 회로 패턴이 설계된 4개의 프로덕트 다이(product die;12)와 이들 프로덕트 다이(12) 각각을 분리시키는 스크라이브 레인(13)으로 이루어진다. 패턴 오버레이 레지스트레이션을 측정하기위하여, 스크라이브레인(13)의 선택된 부분에 제1버니어(14)를 삽입시킨다. 제1버니어(14)는 일반적으로 크롬(Cr)과 같은 빛을 차단시키는 물질로 만들어지며, 사각형의 폐고리 형태이다.The first photomask 11 consists of four product dies 12 for which a circuit pattern is designed and a scribe lane 13 separating each of these product dies 12. In order to measure the pattern overlay registration, the first vernier 14 is inserted into a selected portion of the scribe lane 13. The first vernier 14 is generally made of a material that blocks light such as chromium (Cr) and has a rectangular closed loop shape.
제2도는 종래 제2 버니어(24)가 삽입된 제2 포토마스크(21)의 평면도이다.2 is a plan view of a second photomask 21 into which a second vernier 24 is inserted.
제2 포토마스크(21)는 제1 포토마스크(11)와 마찬가지로 어떤 회로 패턴이 설계된 4개의 프로덕트 다이(22)와 이들 프로덕트 다이(22) 각각을 분리시키는 스크라이브 레인(23)으로 이루어진다. 패턴 오버레이 레지스트레이션을 측정하기 위하여, 스크라이브 레인(23)의 선택된 부분에 제2버니어(24)를 삽입시킨다. 제2버니어(24)가 삽입되는 위치는 제1 포토마스크(11)와 제2 포토마스크(21)를 겹쳤을 때, 제1 버니어(14)의 중앙부분과 대응되는 위치이다. 제2버니어(24)는 제1버니어(14)와 마찬가지로 크롬(Cr)과 같은 빛을 차단시키는 물질로 만들어지며, 사각박스 형태이다.Like the first photomask 11, the second photomask 21 is composed of four product dies 22 in which a circuit pattern is designed and a scribe lane 23 separating each of these product dies 22. In order to measure the pattern overlay registration, a second vernier 24 is inserted into a selected portion of the scribe lane 23. The position where the second vernier 24 is inserted is a position corresponding to the central portion of the first vernier 14 when the first photomask 11 and the second photomask 21 overlap each other. Like the first vernier 14, the second vernier 24 is made of a material that blocks light such as chromium (Cr), and has a rectangular box shape.
상기에서, 사각박스 모양인 제2 버니어(24)는 반듯이 사각형의 폐고리 형태를 갖는 제1버니어(14)내에 속할 수 있는 크기여야 한다.In the above, the second vernier 24 having a rectangular box shape must be sized to belong to the first vernier 14 having a rectangular closed loop shape.
제3도는 제1포토마스크(11)를 사용하여 마스크 작업을 하고, 동일한 위치에서 제2포토마스크(21)를 사용하여 마스크 작업을 한 후의 웨이퍼(46)의 평면도이고, 제4도는 제3도의 A1-A2 선을 따라 절단한 웨이퍼(46)의 단면도이다.FIG. 3 is a plan view of the wafer 46 after masking using the first photomask 11 and masking using the second photomask 21 at the same position. FIG. 4 is a plan view of FIG. It is sectional drawing of the wafer 46 cut | disconnected along the line A1-A2.
반도체 소자의 제조공정에서, 제1 포토마스크(11)를 사용한 포토리소그라피(photolithography) 공정 및 식각공정으로 제1포토마스크(11)의 프로덕트 다이(12)에 설계된 회로패턴을 웨이퍼(46)에 형성시킬 때, 제1 포토마스크(11)의 스크라이브 레인(13)에 삽입된 제1버니어(14)도 웨이퍼(46)상에 제1버니어 패턴(34)으로 형성된다. 이후, 제2포토마스크(21)를 사용한 포토리소그라피 공정 및 식각 공정으로 제2포토마스크(21)의 프로덕트 다이(22)에 설계된 회로패턴을 웨이퍼(46)에 형성시킬 때, 제2포토마스크(21)의 스크라이브 레인(23)에 삽입된 제2 버니어(24)도 웨이퍼(46)상에 제2버니어패턴(44)으로 형성된다.In the process of manufacturing a semiconductor device, a circuit pattern designed on the product die 12 of the first photomask 11 is formed on the wafer 46 by a photolithography process and an etching process using the first photomask 11. In this case, the first vernier 14 inserted into the scribe lane 13 of the first photomask 11 is also formed in the first vernier pattern 34 on the wafer 46. Subsequently, when the circuit pattern designed on the product die 22 of the second photomask 21 is formed on the wafer 46 by a photolithography process and an etching process using the second photomask 21, the second photomask ( The second vernier 24 inserted into the scribe lane 23 of 21 is also formed as a second vernier pattern 44 on the wafer 46.
제4도에서 제1버니어 패턴(34)이 도전물로 형성되고, 제1버니어 패턴(34)을 덮는 층이 절연층(45)일 경우, 제2 버니어 패턴(44)은 포토레지스트(photoresist)로 형성된다.In FIG. 4, when the first vernier pattern 34 is formed of a conductive material and the layer covering the first vernier pattern 34 is the insulating layer 45, the second vernier pattern 44 is a photoresist. Is formed.
제3도에 도시된 바와 같이, 두 번의 마스크 작업으로 제1 및 제2 버니어패턴(34 및 44)을 형성한 후, 오버레이 측정 장치(overlay check machine)에서 x,x', y 및 y' 의 거리를 측정하여 하기식(1)에 의해 X-축 방향의 시프트(shift)를 계산하고, 하기 식(2)에 의해 Y-축 방향의 시프트를 계산하므로서, 제1포토마스크(11) 작업으로 형성된 층과 제2 포토마스크(21) 작업으로 형성된 층간의 오버레이 레지스트레이션(overlay registration)을 측정(check)할 수 있다.As shown in FIG. 3, after forming the first and second vernier patterns 34 and 44 in two mask operations, the x, x ', y and y' of the overlay check machine By measuring the distance, the shift in the X-axis direction is calculated by the following equation (1), and the shift in the Y-axis direction is calculated by the following equation (2). Overlay registration between the formed layer and the layer formed by the second photomask 21 operation may be checked.
상술한 바와 같이 제1포토마스크(11)의 스크라이브레인(13)에 제1버니어(14)를 삽입시키고, 제2포토마스크(21)의 스크라이브 레인(23)에 제2버니어(24)를 삽입시켜 2개 층간의 오버레이 레지스트레이션을 측정할 수 있다. 그러나, 제1 및 2버니어(14 및 24)로는 단지 2개 층간의 오버레이 레지스트레이션밖에 측정할 수 없기 때문에 다층으로 이루어진 반도체 소자에서 각각의 층 상호간의 오버레이 레지스트레이션을 측정할 수 없는 문제가 있다.As described above, the first vernier 14 is inserted into the scribe lane 13 of the first photomask 11, and the second vernier 24 is inserted into the scribe lane 23 of the second photomask 21. Overlay registration between the two layers can be measured. However, since only the overlay registration between two layers can be measured by the first and second vernier 14 and 24, there is a problem in that overlay registration between each layer cannot be measured in a semiconductor device made of a multilayer.
따라서, 본 발명은 반도체 소자의 제조공정에 사용되는 다수의 포토마스크를 제작할 때,각각의 포토마스크의 스크라이브 레인에 버니어를 삽입시키되, 각 포토마스크 마다 삽입된 버니어 각각은 일정한 규칙에 따라 위치가 다르게되도록 하여 다층 상호간의 오버레이 레지스트레이션을 측정할 수 있는 포토마스크를 제공하는데 그 목적이 있다.Therefore, in the present invention, when manufacturing a plurality of photomasks used in the manufacturing process of the semiconductor device, the vernier is inserted into the scribe lane of each photomask, each of the vernier inserted for each photomask is different in position according to a predetermined rule. The purpose of the present invention is to provide a photomask capable of measuring overlay registration between multilayers.
상기한 목적을 달성하기 위한 본 발명의 포토마스크는 반도체 소자의 제1공정에 사용되는 제1포토마스크의 스크라이브 레인의 가로부분의 선택된 부분에는X-축 제1버니어가 삽입되고, 제1포토마스크의 스크라이브 레인의 세로부분의 선택된 부분에는 Y-축 제1버니어가 삽입되고, 반도체 소자의 제2공정에 사용되는 제2포토마스크의 스크라이브 레인의 가로부분의 선택된 부분에는 X-축 제2버니어가 삽입되고, 제2포토마스크의 스크라이브 레인의 세로부분의 선택된 부분에는 Y-축 제2버니어가 삽입되고, 반도체 소자의 마지막 공정에 사용되는 제N포토마스크의 스크라이브 레인의 가로부분의 선택된 부분에는 X-축 제N버니어가 삽입되고, 제N포토마스크의 스크라이브 레인의 세로부분의 선택된 부분에는 Y-축 제N버니어가 삽입되는 것을 특징으로 한다.In the photomask of the present invention for achieving the above object, the X-axis first vernier is inserted into the selected portion of the horizontal portion of the scribe lane of the first photomask used in the first process of the semiconductor device, the first photomask Y-axis first vernier is inserted into the selected portion of the vertical portion of the scribe lane, and X-axis second vernier is inserted into the selected portion of the horizontal portion of the scribe lane of the second photomask used in the second process of the semiconductor device. A Y-axis second vernier is inserted in the selected portion of the vertical portion of the scribe lane of the second photomask, and in the selected portion of the horizontal portion of the scribe lane of the Nth photomask used for the final process of the semiconductor device. The N-axis vernier is inserted, and the Y-axis N vernier is inserted into the selected portion of the vertical portion of the scribe lane of the N-th photomask.
제1도는 종래 제1버니어가 삽입된 제1 포토마스크의 평면도.1 is a plan view of a first photomask in which a conventional first vernier is inserted.
제2도는 종래 제2버니어가 삽입된 제2 포토마스크의 평면도.2 is a plan view of a second photomask in which a second vernier is inserted.
제3도는 제1도 및 제2도의 포토마스크를 사용한 마스크 작업후의 웨이퍼 평면도.3 is a plan view of a wafer after masking using the photomasks of FIGS.
제4도는 제3도의 A1-A2 선을 따라 절단한 웨이퍼의 단면도.4 is a cross-sectional view of the wafer taken along the line A1-A2 of FIG.
제5도는 본 발명에 따른 X-축 및 Y-축 제1버니어가 삽입된 제1 포토마스크의 평면도.5 is a plan view of a first photomask having an X-axis and a Y-axis first vernier inserted therein according to the present invention.
제6도는 본 발명에 따른 X-축 및 Y-축 제2버니어가 삽입된 제2 포토마스크의 평면도.6 is a plan view of a second photomask having an X-axis and a Y-axis second vernier inserted therein according to the present invention.
제7도는 본 발명에 따른 X-축 및 Y-축 제 N 버니어가 삽입된 제N포토마스크의 평면도.7 is a plan view of an N-th photomask having an X-axis and a Y-axis N-vernier inserted therein according to the present invention.
제8도는 본 발명에 따른 X-축 및 Y-축 제1 내지 N 버니어의 위치를 나타내기 위해 제5도 내지 제7도의 제1 내지 N 포토마스크를 중첩시킨 포토마스크의 평면도.8 is a plan view of a photomask in which the first to N photomasks of FIGS. 5 to 7 are superimposed to show the positions of the X-axis and Y-axis first to N verniers according to the present invention.
제9도는 제8도의 Y-축 제1 내지 N버니어를 확대한 도면.9 is an enlarged view of the Y-axis first to N vernier of FIG. 8;
제10도는 제8도의 X-축 제1 내지 N버니어를 확대한 도면.FIG. 10 is an enlarged view of the X-axis first to N verniers of FIG. 8; FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 및 21 : 제1 및 2 포토마스크 12 및 22 : 프로덕트 다이11 and 21: first and second photomasks 12 and 22: product die
13 및 23 : 스크라이브 레인 14 및 24 : 제1 및 2 버니어13 and 23: scribe lanes 14 and 24: first and second vernier
34 : 제1버니어 패턴 44 : 제2버니어 패턴34: first vernier pattern 44: second vernier pattern
45 : 절연층 46 : 웨이퍼45: insulating layer 46: wafer
51,61 및 71 : 제1,2 및 N 포토마스크 52,62 및 72 : 프로덕트 다이51,61, and 71: 1,2, and N photomasks 52,62, and 72: product die
53,63 및 73 : 스크라이브 레인53,63 and 73: scribe lane
53A, 63A 및 73A : 스크라이브 레인의 가로부분53A, 63A and 73A: Horizontal part of scribe lane
53B, 63B 및 73B : 스크라이브 레인의 세로부분53B, 63B, and 73B: vertical section of scribe lanes
54A, 64A 및 74A : X-축 제1,2 및 N 버니어54A, 64A and 74A: X-axis first, second and N vernier
54B, 64B 및 74B : Y-축 제1,2 및 N 버니어54B, 64B, and 74B: Y-axis first, second, and N vernier
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제5도는 본 발명에 따른 X-축 제1버니어(54A) 및 Y-축 제1버니어(54B)가 스크라이브 레인(53)에 가각 삽입된 제1포토마스크(51)의 평면도이다.5 is a plan view of a first photomask 51 in which the X-axis first vernier 54A and the Y-axis first vernier 54B according to the present invention are inserted into the scribe lane 53 respectively.
제1포토마스크(51)는 어떤 회로 패턴이 설계된 4개의 프로덕트 다이(52)와 이들 프로덕트 다이(52) 각각을 분리시키는 스크라이브 레인(53)으로 이루어진다.The first photomask 51 consists of four product dies 52 for which a circuit pattern is designed and a scribe lane 53 separating each of these product dies 52.
패턴 오버레이 레지스트레이션을 측정하기 위하여, 스크라이브 레인(53)의 가로부분(53A)의 좌측에 X-축 제1버니어(54A)가 삽입되고, 스크라이브 레인(53)의 세로부분(53B)의 아래쪽에 Y-축 제1버니어(54B)가 삽입된다.In order to measure the pattern overlay registration, an X-axis first vernier 54A is inserted to the left of the horizontal portion 53A of the scribe lane 53, and Y is below the vertical portion 53B of the scribe lane 53. The axial first vernier 54B is inserted.
X-축 및 Y-축 제1버니어(54A 및 54B) 각각은, 제9도 및 제10도에 도시된 바와 같이, 선폭 W와 길이 L로 된 직사각형이다.Each of the X-axis and Y-axis first verniers 54A and 54B is a rectangle of line width W and length L, as shown in FIGS. 9 and 10.
제6도는 본 발명에 따른 X-축 제2버니어(64A) 및 Y-축 제2버니어(64B)가 스크라이브 레인(63)에 각각 삽입된 제2포토마스크(61)의 평면도이다.6 is a plan view of the second photomask 61 in which the X-axis second vernier 64A and the Y-axis second vernier 64B are inserted into the scribe lane 63, respectively.
제2포토마스크(61)는 어떤 회로 패턴이 설계된 4개의 프로덕트 다이(62)와 이들 프로덕트 다이(62) 각각을 분리시키는 스크라이브 레인(63)으로 이루어진다.The second photomask 61 consists of four product dies 62 in which a circuit pattern is designed and a scribe lane 63 separating each of these product dies 62.
패턴 오버레이 레지스트레이션을 측정하기 위하여, 스크라이브 레인(63)의 가로부분(63A)의 선택된 부분에 X-축 제2버니어(64A)가 삽입되고, 스크라이브 레인(63)의 세로부분(63B)의 선택된 부분에 Y-축 제2버니어(64B)가 삽입된다.In order to measure the pattern overlay registration, the X-axis second vernier 64A is inserted into the selected portion of the horizontal portion 63A of the scribe lane 63 and the selected portion of the vertical portion 63B of the scribe lane 63. The Y-axis second vernier 64B is inserted into it.
제9도 및 제10도에 도시된 바와같이, X-축 제2버니어(64A)는 X-축 제1버니어(54A)의 위치를 기준으로 거리 D만큼 이격된 우측에 삽입되도록 하고, Y-축 제2버니어(64B)는 Y-축 제1버니어(54B)의 위치를 기준으로 거리 D 만큼 이격된 윗쪽에 삽입되도록 한다. X-축 및 Y-축 제2버니어(64A 및 64B) 각각은 X-축 및 Y-축 제1버니어(54A 및 54B) 각각과 동일한 크기 및 동일한 모양이다.As shown in FIGS. 9 and 10, the X-axis second vernier 64A is inserted at the right side spaced by the distance D based on the position of the X-axis first vernier 54A, and Y- The shaft second vernier 64B is inserted above the spaced distance D based on the position of the Y-axis first vernier 54B. Each of the X-axis and Y-axis second vernier 64A and 64B is the same size and the same shape as the X-axis and Y-axis first vernier 54A and 54B, respectively.
제7도는 본 발명에 따른 X-축 제N버니어(74A) 및 Y-축 제N버니어 (74B)가 스크라이브 레인(73)에 각각 삽입된 제N포토마스크(71)의 평면도이다.7 is a plan view of the N-th photomask 71 in which the X-axis N vernier 74A and the Y-axis N vernier 74B according to the present invention are inserted in the scribe lane 73, respectively.
제N포토마스크(71)는 어떤 회로 패턴이 설계된 4개의 프로덕트 다이(72)와 이들 프로덕트 다이(72) 각각을 분리시키는 스크라이브 레인(73)으로 이루어진다.The Nth photomask 71 is composed of four product dies 72 in which a circuit pattern is designed and a scribe lane 73 separating each of these product dies 72.
패턴 오버레이 레지스트레이션을 측정하기 위하여, 스크라이브 레인(73)의 가로부분(73A)의 선택된 부분에 X-축 제N버니어(74A)가 삽입되고, 스크라이브 레인(73)의 세로부분(73B)의 선택된 부분에 Y-축 제N버니어(74B)가 삽입된다.In order to measure the pattern overlay registration, the X-axis N-vernier 74A is inserted into the selected portion of the horizontal portion 73A of the scribe lane 73 and the selected portion of the vertical portion 73B of the scribe lane 73. The Y-axis N-vernier 74B is inserted into it.
제9도 및 제10도에 도시된 바와 같이, X-축 제N버니어(74A)는 X-축 제1버니어(54A)의 위치를 기준으로 거리 (N-1)·D+(N-2)·W 만큼 이격된 우측에 삽입되도록 하고, Y-축 제N버니어(74B)는 Y-축 제1버니어(54B)의 위치를 기준으로 거리 N-1)·D+(N-2)·W만큼 이격된 윗쪽에 삽입되도록 한다. X-축 및 Y-축 제N버니어(74A 및 74B) 각각은 X-축 및 Y-축 제1버니어(54A 및 54B) 각각과 동일한 크기 및 동일한 모양이다.As shown in Figs. 9 and 10, the X-axis N-vernier 74A has a distance (N-1) D + (N-2) based on the position of the X-axis first vernier 54A. The Y-axis N-vernier 74B is inserted by the distance N-1) D + (N-2) -W based on the position of the Y-axis first vernier 54B. Make sure it is inserted above the gap. Each of the X-axis and Y-axis N-verniers 74A and 74B is the same size and the same shape as each of the X-axis and Y-axis first verniers 54A and 54B.
상기에서, N은 3이상의 자연수이고, 거리 D는 2내지 5㎛이며, 선폭 W는 2내지 5㎛이고, 길이 L은 50내지 120㎛이다. 즉, X-축 제1버니어(54A), X-축 제2버니어(64A), X-축 제N버니어(74A), Y-축 제1버니어(54B), Y-축 제2버니어(64B) 및 Y-축 제N버니어(74B) 각각의 선폭은 2내지 5㎛이고, 길이는 50 내지 120㎛이며, 이들 버니어(54A, 64A, 74A, 54B, 64B 및 74B) 개개의 이격 거리는 2 내지 5㎛이다. 이들 버니어(54A, 64A, 74A, 54B, 64B 및 74B) 각각은 일반적으로 크롬(Cr)과 같은 빛을 차단시키는 물질로 만들어진다.In the above, N is a natural number of 3 or more, the distance D is 2 to 5 mu m, the line width W is 2 to 5 mu m, and the length L is 50 to 120 mu m. That is, the X-axis first vernier 54A, the X-axis second vernier 64A, the X-axis N vernier 74A, the Y-axis first vernier 54B, and the Y-axis second vernier 64B. ) And the Y-axis N-vernier 74B each have a line width of 2 to 5 탆, a length of 50 to 120 탆, and a separation distance of each of these verniers 54A, 64A, 74A, 54B, 64B and 74B from 2 to 5 탆. 5 micrometers. Each of these verniers 54A, 64A, 74A, 54B, 64B and 74B is generally made of a light blocking material such as chromium (Cr).
본 발명의 실시예에서는 X-축 버니어의 경우 좌측으로부터 우측으로 순차적으로 형성되고, Y-축 버니어의 경우 아래쪽으로부터 윗쪽으로 순차적으로 형성된 것을 설명하였지만, 기준이 되는X-축 제1 버니어(54A)가 스크라이브레인(53)의 가로부분(53A)의 우측에 삽입된 경우 각 포토마스크마다 삽입되는 X-축 버니어는 우측으로부터 좌측으로 순차적으로 형성시키며, 기준이 되는Y-축 제1버니어(54B)가 스크라이브 레인(53)의 세로부분(53B)의 위쪽에 삽입된 경우 각 포토마스크마다 삽입되는 Y-축 버니어는 윗쪽으로부터 아래쪽으로 순차적으로 형성시킬 수 있다.In the exemplary embodiment of the present invention, the X-axis vernier is sequentially formed from the left to the right, and the Y-axis vernier is sequentially formed from the bottom to the top, but the X-axis first vernier 54A is used as a reference. Is inserted into the right side of the horizontal portion 53A of the scribe lane 53, the X-axis vernier inserted for each photomask is sequentially formed from the right side to the left side, and the Y-axis first vernier 54B as a reference. Is inserted above the vertical portion 53B of the scribe lane 53, the Y-axis vernier inserted for each photomask may be sequentially formed from top to bottom.
제8도는 발명에 따른 X-축 및 Y-축 제1 내지 N 버니어(54A, 64A,74A, 54B, 64B 및 74B)의 위치를 자세히 나타내기 위해 반도체 소자의 제조공정에 사용되는 다수의 포토마스크(51, 61 및 71)를 중첩시킨 포토마스크의 평면도이고, 제9도는 제8도의 Y-축 제1 내지 N 버니어(54B, 64B, 및 74B)를 확대한 도면이며, 제10도는 제8도의 X-축제1 내지 N버니어(54A, 64A 및 74A)를 확대한 도면이다.8 shows a plurality of photomasks used in the manufacturing process of semiconductor devices to detail the position of the X-axis and Y-axis first to N verniers 54A, 64A, 74A, 54B, 64B and 74B according to the invention. 9 is a plan view of a photomask in which (51, 61, and 71) are superimposed, and FIG. 9 is an enlarged view of Y-axis first to N verniers 54B, 64B, and 74B of FIG. 8, and FIG. 10 is of FIG. It is an enlarged view of X- festivals 1-N vernier 54A, 64A, and 74A.
반도체 소자의 제조공정에서, 일반적으로 10내지 30단계의 포토마스크 공정이 필요하기 때문에 포토마스크 공정횟수만큼 포토마스크가 필요하다. 각각의 포토마스크 공정으로 불순물 확산 영역, 홀 패턴 또는 바아 패턴이 형성되는데, 특히 먼저 형성된 패턴과 나중에 형성될 패턴의 오버레이 마진이 작을 경우에 마스크의 오정렬 및 웨이퍼의 오정렬과 같은 공정상의 오차로 인하여 하부 패턴이 불필요하게 노출되거나, 하부패턴과 상부 패턴이 불필요하게 연결되는 문제가 발생된다. 이러한 문제를 해결하기 위하여, 상술한 바와 같이 본 발명의 실시예에서는 각 포토마스크(51,61 및 71)마다 패턴 얼라인먼트용 버니어(54A, 64A, 74A, 54B, 64B 및 74B)를 삽입시키되, 각 포토마스크(51,61 및 71)마다 삽입된 버니어(54A, 64A, 74A, 54B, 64B 및 74B) 각각은 일정한 규칙에 따라 위치가 다르게 되도록 하여 다층 상호간의 오버레이 레지스트레이션을 측정할 수 있게 한다.In the semiconductor device manufacturing process, since a photomask process of 10 to 30 steps is generally required, a photomask is required as many times as a photomask process. Each photomask process produces an impurity diffusion region, a hole pattern or a bar pattern, particularly when the overlay margin of the first and later patterns is small due to process errors such as misalignment of the mask and misalignment of the wafer. A problem arises in that the pattern is unnecessarily exposed or the lower pattern and the upper pattern are unnecessarily connected. In order to solve this problem, in the embodiment of the present invention, as described above, each of the photomasks 51, 61, and 71 is inserted with vernier 54A, 64A, 74A, 54B, 64B, and 74B for pattern alignment. Each of the verniers 54A, 64A, 74A, 54B, 64B, and 74B inserted into each of the photomasks 51, 61, and 71 can be displaced according to a predetermined rule to measure the overlay registration between the layers.
반도체 소자의 제조공정중 제1공정에서, 제1포토마스크(51)를 사용한 포토리소그라피 공정 및 식각공정으로 제1포토마스크(51)의 프로덕트 다이(52)에 설계된 회로패턴을 웨이퍼에 형성시킬 때, 제1포토마스크(51)의 스크라이브 레인(53)에 삽입된 X-축 및 Y-축 제1버니어(54A 및 54B)각각도 웨이퍼상에 바아패턴(도시않됨)으로 형성된다.In the first step of the manufacturing process of the semiconductor device, when a circuit pattern designed on the product die 52 of the first photomask 51 is formed on the wafer by a photolithography process and an etching process using the first photomask 51. Each of the X-axis and Y-axis first verniers 54A and 54B inserted into the scribe lane 53 of the first photomask 51 is formed in a bar pattern (not shown) on the wafer.
반도체 소자의 제조공정중 제2공정에서, 제2포토마스크(61)를 사용한 포토리소그라피 공정 및 식각공정으로 제2포토마스크(61)의 프로덕트 다이(62)에 설계된 회로패턴을 제1공정에 사용된 동일한 웨이퍼에 형성시킬 때, 제2 포토마스크(61)의 스크라이브 레인(63)에 삽입된 X-축 및 Y-축 제2버니어(64A 및 64B) 각각도 웨이퍼상에 바아 패턴으로 형성된다.In the second step of the manufacturing process of the semiconductor device, a circuit pattern designed on the product die 62 of the second photomask 61 is used in the first process by a photolithography process and an etching process using the second photomask 61. When formed on the same wafer, the X-axis and Y-axis second vernier 64A and 64B inserted in the scribe lane 63 of the second photomask 61 are also formed in a bar pattern on the wafer.
반도체 소자의 제조공정을 계속 실시하여 마지막 공정인 제N 공정에서, 제N 포토마스크(71)를 사용한 포토리소그라피 공정 및 식각공정으로 제N 포토마스크(71)의 프로덕트 다이(72)에 설계된 회로패턴을 제1공정에 사용된 동일한 웨이퍼에 형성시킬 때, 제N포토마스크(71)의 스크라이브 레인(73)에 삽입된 X-축 및 Y-축 제N버니어(74A 및 74B) 각각도 웨이퍼상에 바아 패턴으로 형성된다.In the Nth process, which is the last step of the semiconductor device manufacturing process, the circuit pattern designed on the product die 72 of the Nth photomask 71 by the photolithography process and the etching process using the Nth photomask 71 is performed. Is formed on the same wafer used in the first process, each of the X-axis and Y-axis N-verniers 74A and 74B inserted into the scribe lane 73 of the N-th photomask 71 is also on the wafer. It is formed into a bar pattern.
이와같이 제1내지 N 포토마스크(51, 61 및 71)를 사용한 공정의 결과로 웨이퍼상에 다층이형성됨과 동시에 X-축 및 Y-축 버니어들도 바아 패턴 형태로 웨이퍼상에 형성된다.As a result of the process using the first to N photomasks 51, 61, and 71, multilayers are formed on the wafer and X-axis and Y-axis verniers are also formed on the wafer in the form of a bar pattern.
만약 제1공정에서 형성된 층과 제4공정에서 형성된 층간의 오버레이 레지스트레이션을 측정하고자 할 때, 하기 식(3)에 의해 X-축 방향의 시프트(shift)를 계산하고, 하기 식(4)에 의해 Y-축 방향의 시프트를 계산하므로서, 제1공정에서 형성된 층과 제4공정에서 형성된 층간의 오버레이 레지스트레이션을 측정할 수 있다.If the overlay registration between the layer formed in the first step and the layer formed in the fourth step is to be measured, the shift in the X-axis direction is calculated by the following equation (3), and the following equation (4) By calculating the shift in the Y-axis direction, the overlay registration between the layer formed in the first process and the layer formed in the fourth process can be measured.
여기서, X 는 X-축 방향의 시프트값이고, Y는 Y-축 방향의 시프트값이며, x14는 제1공정에서 형성된 X-축 버니어와 제4공정에서 형성된 X-축 버니어 사이의 거리를 오버레이 측정 장비에서 측정한 거리이고, y14는 제1공정에서 형성된 Y-축 버니어와 제4공정에서 형성된 Y-축 버니어 사이의 거리를 오버레이 측정장비에서 측정한 거리이며, x0및 y0각각은 X-축 및 Y-축 버니어의 규정 거리이다. 제 1공정으로부터 제4공정까지 형성된 X-축 버니어는 4개이고, Y-축 버니어 역시 4개이다.Here, X is a shift value in the X-axis direction, Y is a shift value in the Y-axis direction, and x 14 is a distance between the X-axis vernier formed in the first process and the X-axis vernier formed in the fourth process. The distance measured by the overlay measuring device, y 14 is the distance measured by the overlay measuring device between the Y-axis vernier formed in the first step and the Y-axis vernier formed in the fourth step, x 0 and y 0 respectively. Is the specified distance of the X-axis and Y-axis vernier. Four X-axis verniers are formed from the first to fourth processes, and four Y-axis verniers are also formed.
인접된 버니어 사이의 거리 D가 4㎛이고, 버니어 각각의 선폭 W가 5㎛인 경우, 제1공정에서 형성된 X-축 버니어와 제4공정에서 형성된 X-축 버니어 사이의 규정 거리 x0=4㎛(거리 D)×3(버니어간 이격 개수)+5㎛(선폭 W)×2(제1공정에서 형성된 X-축 버니어와 제4공정에서 형성된 X-축 버니어 사이에 존재하는 버니어 갯수)=22㎛이고, 제1공정에서 형성된 Y-축 버니어와 제4공정에서 형성된 Y-축 버니어 사이의 규정거리 y0=4㎛×3+5㎛×2=22㎛이다. 제1공정에서 형성된 X-축 버니어와 제4공정에서 형성된 X-축 버니어 사이의 거리를 오버레이 측정 장비에서 측정한 거리 x14가 25㎛이고, 제1공정에서 형성된 Y-축 버니어와 제4공정에서 형성된 Y-축 버니어 사이의 거리를 오버레이 측정 장비에서 측정한 거리 y14가 27㎛인 경우, 이들 수치를 상기식(3) 및 식(4)에 대입하면 X-축 방향의 시프트값은 +3㎛이고, Y-축 방향의 시프트값은 +5㎛를 얻을 수 있다. 얻어진 X-축 및 Y-축 방향의 시프트 값으로 2개 층간의 오배열을 보정할 수 있다.When the distance D between adjacent verniers is 4 m and the line width W of each vernier is 5 m, the prescribed distance between the X-axis vernier formed in the first step and the X-axis vernier formed in the fourth step x 0 = 4 Μm (distance D) × 3 (number of vernier separations) +5 μm (line width W) × 2 (number of verniers present between the X-axis vernier formed in the first step and the X-axis vernier formed in the fourth step) = 22 micrometers, and the specified distance y 0 = 4 micrometers x 3 + 5 micrometers x 2 = 22 micrometers between the Y-axis vernier formed in the 1st process, and the Y-axis vernier formed in the 4th process. And the first distance measuring the distance between the X- axis vernier are formed on the X- axis and the fourth vernier step formed in the first step in the overlay measurement equipment x 14 25㎛, Y- axis vernier and the fourth step is formed in the first step If the distance between the Y-axis vernier formed in the distance y 14 measured by the overlay measuring equipment is 27㎛, substituting these values into equations (3) and (4), the shift value in the X-axis direction is + 3 micrometers, and the shift value of a Y-axis direction can obtain +5 micrometers. The misalignment between the two layers can be corrected by the obtained shift values in the X-axis and Y-axis directions.
상기에서는 제1공정에서 형성된 층과 제4공정에서 형성된 층간의 오버레이 레지스트레이션을 측정하는 것을 예로 설명하였지만, 본 발명의 포토마스크를 사용하면 다층중 다른 층간의 오버레이 레지스트레이션을 상기의 방법으로 언제든지 측정 가능하다.In the above, the measurement of overlay registration between the layer formed in the first step and the layer formed in the fourth step has been described as an example. However, using the photomask of the present invention, the overlay registration between other layers in the multilayer can be measured at any time by the above method. .
상술한 바와같이 본 발명에 의하면, 반도체 소자의 제조공정에 사용되는 다수의 포토마스크를 제작할 때, 각각의 포토마스크의 스크라이브 레인에 버니어를 삽입시키되, 각 포토마스크 마다 삽입된 버니어 각각은 일정한 규칙에 따라 위치가 다르게 되도록 하여 다층 상호간의 오버레이 레지스트레이션을 용이하게 측정할 수 있다.As described above, according to the present invention, when fabricating a plurality of photomasks used in the manufacturing process of a semiconductor device, a vernier is inserted into a scribe lane of each photomask, and each of the vernier inserted for each photomask has a predetermined rule. As a result, the overlay registration between the multilayers can be easily measured.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061546A KR100217898B1 (en) | 1996-12-04 | 1996-12-04 | Photo mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061546A KR100217898B1 (en) | 1996-12-04 | 1996-12-04 | Photo mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043616A KR19980043616A (en) | 1998-09-05 |
| KR100217898B1 true KR100217898B1 (en) | 1999-09-01 |
Family
ID=19485648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061546A KR100217898B1 (en) | 1996-12-04 | 1996-12-04 | Photo mask |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100217898B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915064B1 (en) * | 2007-09-28 | 2009-09-02 | 주식회사 하이닉스반도체 | Overlay vernier and method for forming the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092109A (en) * | 1999-09-24 | 2001-04-06 | Mitsubishi Electric Corp | Photomask, semiconductor device and exposing method using photomask |
| KR100587638B1 (en) * | 1999-12-30 | 2006-06-07 | 주식회사 하이닉스반도체 | Overlay vernier and method detecting overlay using the same |
| KR100618689B1 (en) * | 2000-11-20 | 2006-09-06 | 주식회사 하이닉스반도체 | Method for forming overlay vernier in semiconductor device |
| CN110190010B (en) * | 2019-05-17 | 2024-04-23 | 福建兆元光电有限公司 | Semiconductor wafer dicing apparatus and dicing method |
-
1996
- 1996-12-04 KR KR1019960061546A patent/KR100217898B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915064B1 (en) * | 2007-09-28 | 2009-09-02 | 주식회사 하이닉스반도체 | Overlay vernier and method for forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043616A (en) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156422B1 (en) | Reticle for manufacturing semiconductor device | |
| KR100787941B1 (en) | Photomask with overlay mark and methods of fabricating semiconductor device | |
| KR101906098B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| KR20010112104A (en) | Semiconductor device and method of manufacturing the same | |
| KR101665569B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| US20100291477A1 (en) | Pattern forming method, pattern designing method, and mask set | |
| GB2287328A (en) | Method for fabricating a photomask | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US5672520A (en) | Method of checking alignment accuracy in photolithography | |
| US7160656B2 (en) | Method for determining pattern misalignment over a substrate | |
| KR100217898B1 (en) | Photo mask | |
| JPS5968928A (en) | Manufacture of semiconductor device | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| KR20010103609A (en) | Reticle for manufacturing semiconductor integrated circuit | |
| KR100197981B1 (en) | Method of detecting mask alignment in semiconductor devices | |
| KR0172557B1 (en) | Semiconductor apparatus having overlay mark | |
| KR102617622B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| KR960014961B1 (en) | Manufacturing method of semiconductor device | |
| KR19980055901A (en) | Nested vernier | |
| KR100811372B1 (en) | Overlay measuring mark | |
| KR960007621B1 (en) | Method of compensating for overlaying error in semiconductor device | |
| JP2017134099A (en) | Method for manufacturing semiconductor device | |
| KR0170892B1 (en) | Overlap accuracy measuring mark and its manufacturing method | |
| KR100220238B1 (en) | Side etch amount measurement monitor | |
| KR0147641B1 (en) | Reticle and method for forming align-key pattern using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080527 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |