KR100498619B1 - Overlay mark of the semiconductor device - Google Patents
Overlay mark of the semiconductor device Download PDFInfo
- Publication number
- KR100498619B1 KR100498619B1 KR10-2002-0087817A KR20020087817A KR100498619B1 KR 100498619 B1 KR100498619 B1 KR 100498619B1 KR 20020087817 A KR20020087817 A KR 20020087817A KR 100498619 B1 KR100498619 B1 KR 100498619B1
- Authority
- KR
- South Korea
- Prior art keywords
- outer box
- overlay
- box
- overlay mark
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Abstract
본 발명은 반도체 소자의 오버레이 마크에 관한 것으로, 특히 본 발명의 오버레이 마크는 반도체 기판의 하부 구조물에 형성된 아웃터 박스와, 아웃터 박스가 형성된 구조물에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 아웃터 박스에 대해 오버레이를 측정하기 위한 이너 박스와, 아웃터 박스의 주위에 일정 간격을 두고 둘러싼 적어도 두 개 이상의 보조 패턴들로 이루어진다. 따라서, 본 발명은 오버레이 마크의 아웃터 박스 주변에 보조 패턴을 추가하여 렌즈 수차로 인해 오버레이 마크의 아웃터 박스에 발생되는 좌우 대칭성 차이를 줄여 오버레이 측정의 정확성을 높일 수 있다.The present invention relates to an overlay mark of a semiconductor device, and in particular, the overlay mark of the present invention is formed on an outer box formed on a lower structure of a semiconductor substrate, an interlayer insulating film formed on a structure on which an outer box is formed, and formed on an outer box. And an inner box for measuring the overlay, and at least two auxiliary patterns which are spaced around the outer box. Therefore, the present invention can add an auxiliary pattern around the outer box of the overlay mark to reduce the left and right symmetry difference generated in the outer box of the overlay mark due to lens aberration, thereby improving the accuracy of the overlay measurement.
Description
본 발명은 반도체 소자의 오버레이 마크(overlay mark)에 관한 것으로서, 특히 반도체 소자의 제조 공정중에서 웨이퍼 노광 공정시 층간 구조물의 오버레이(overlay)를 측정하기 위한 반도체 소자의 오버레이 마크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to overlay marks of semiconductor devices, and more particularly to overlay marks of semiconductor devices for measuring the overlay of interlayer structures during wafer exposure processes in semiconductor device manufacturing processes.
일반적으로 반도체 소자의 오버레이 측정을 위해서는 다이(die) 사이를 분할하는 스크라이브 라인(scribe line) 내에 오버레이 마크를 형성하고 있다. 반도체 공정에서 오버레이 측정은 반도체 소자의 제조 공정시 이전 단계와 현재 단계 사이의 층간 정렬상태를 나타내는 지수로서, 포토마스크 제작시 발생하는 에러와 반도체 소자의 제조 공정 및 시스템 에러에 의해 영향을 받기 때문에 생산 수율과 직접적으로 관계되는 중요한 변수이다. 따라서 오버레이 측정을 향상시키기 위한 많은 연구가 진행되고 있으며 측정 장비에서 오버레이 마크에 대한 모니터링을 통하여 최적의 오버레이 측정 제어가 필요하다.In general, in order to measure overlay of a semiconductor device, an overlay mark is formed in a scribe line that divides between dies. Overlay measurement in the semiconductor process is an index indicating the interlayer alignment state between the previous step and the current step in the manufacturing process of the semiconductor device. It is an important variable that is directly related to yield. Therefore, a lot of research is being conducted to improve overlay measurement, and an optimal overlay measurement control is required through monitoring of overlay marks in measurement equipment.
도 1a 및 도 1b는 종래 기술에 의한 반도체 소자의 오버레이 마크를 나타낸 도면들로서, 박스-인-박스(box-in-box) 형태의 오버레이 마크를 나타낸 것이다. 박스-인-박스 오버레이 마크는 아웃터 박스(outer box)(10)와 이너 박스(inner box)(20)로 이루어지는데, 아웃터 박스(10)는 반도체 기판의 하부 구조물(10)에 형성된 박스 패턴이고, 이너 박스(20)는 아웃터 박스(10)와의 오버레이를 측정하기 위해 아웃터 박스(10) 상부에 형성되는 박스 패턴이다.1A and 1B illustrate overlay marks of a semiconductor device according to the prior art, and show overlay marks in a box-in-box shape. The box-in-box overlay mark is composed of an outer box 10 and an inner box 20, wherein the outer box 10 is a box pattern formed on the lower structure 10 of the semiconductor substrate. Inner box 20 is a box pattern formed on the outer box 10 to measure an overlay with the outer box 10.
도 2a 및 도 2b는 종래 기술에 의한 반도체 소자의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들이다. 도 2a 및 도 2b를 참조하면, 반도체 기판(2)의 층간 절연막(12)에 하부 구조물과 함께 아웃터 박스(10)가 형성되어 있으며 층간 절연막(12) 상부에 하부 구조물을 패터닝하기 위해 사용된 마스크, 예를 들어 포토레지스트로 이루어진 이너 박스(20)가 형성되어 있다.2A and 2B are diagrams for describing overlay measurement of an outer box and an inner box of a semiconductor device according to the prior art. 2A and 2B, an outer box 10 is formed in the interlayer insulating layer 12 of the semiconductor substrate 2 together with a lower structure, and a mask used to pattern the lower structure on the interlayer insulating layer 12. For example, the inner box 20 which consists of photoresists is formed.
종래의 박스-인-박스형 오버레이 마크를 이용한 오버레이 측정은 오버레이 마크의 에지 신호를 측정하는 간섭계를 이용하여 아웃터 박스(10)와 이너 박스(20)를 스캔하고 스캔한 영역내 에지 신호 위치의 각 중심점을 확인하고 X축 및 Y축 중심점 간격으로 오버레이 측정값을 계산하여 아웃터 박스(10)에 대해 이너 박스(20)가 어느 정도 쉬프트되어 정렬이 어긋나게 되었는지 측정하는 것이다.Conventional overlay measurement using a box-in-box overlay mark scans the outer box 10 and the inner box 20 using an interferometer that measures the edge signal of the overlay mark and each center point of the edge signal position in the scanned area. It is to check and determine the overlay measurement value at the X-axis and Y-axis center point interval to measure how much the inner box 20 is shifted with respect to the outer box 10 is misaligned.
그런데, 종래 오버레이 마크에서 노광 조건이나 웨이퍼 조건에 따라서 변형이 생기게 되는 경우가 있다. 노광시 렌즈에서 수차(aberration)가 발생할 경우 패턴의 크기가 감소함에 따라 렌즈 수차에 대한 영향이 심각해진다. 특히 비스듬한 입사 광선으로 인해 렌즈축과 광선축이 평행하지 않게 되어 초점(focus)이 달라짐으로써 혜성 모양의 상이 생기게 되는 코마 수차는 사진 공정에 의해 형성된 패턴에 비대칭을 유발하여 임계 치수(CD: Critical Dimension)의 차이를 유발하면서 이와 동시에 패턴의 중심이 이동되는 문제도 발생시킨다.By the way, a deformation | transformation may arise in the conventional overlay mark according to exposure conditions or wafer conditions. When aberration occurs in the lens during exposure, the influence on the lens aberration becomes serious as the size of the pattern decreases. Particularly, the coma aberration, which is caused by oblique incident light, is not parallel to the lens axis and the beam axis, resulting in a comet-shaped image. At the same time, the center of the pattern is shifted.
따라서, 오버레이 마크가 형성될 때 이너 박스 또는 아웃터 박스가 좌우 대칭성으로 형성될 수 있다. 이러한 경우 오버레이 마크가 쉬프트없이 진행이 되었다 할지라도 쉬프트된 것으로 계산할 수밖에 없어 오버레이 측정을 정밀하게 하는데 어려움이 있었다.Therefore, the inner box or the outer box can be formed symmetrically when the overlay mark is formed. In this case, even though the overlay mark proceeded without shift, it was difficult to precisely calculate the overlay measurement because it was calculated as shifted.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 오버레이 마크의 아웃터 박스 주변에 보조 패턴을 추가하여 렌즈 수차로 인한 오버레이 마크 좌우 대칭성 차이를 줄여 오버레이 측정의 정확성을 높여주는 반도체 소자의 오버레이 마크를 제공하는데 있다.An object of the present invention is to add an auxiliary pattern around the outer box of the overlay mark in order to solve the problems of the prior art as described above to reduce the difference in left and right symmetry of the overlay mark due to lens aberration to increase the accuracy of overlay measurement overlay In providing the mark.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 층간 오버레이를 측정하는 오버레이 마크에 있어서, 반도체 기판의 하부 구조물에 형성된 아웃터 박스와, 아웃터 박스가 형성된 구조물에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 아웃터 박스에 대해 오버레이를 측정하기 위한 이너 박스와, 아웃터 박스의 주위에 일정 간격을 두고 둘러싼 적어도 두 개 이상의 보조 패턴들을 구비한다.In order to achieve the above object, the present invention provides an overlay mark for measuring an interlayer overlay of a semiconductor device, the outer box formed on the lower structure of the semiconductor substrate, the interlayer insulating film formed on the structure formed with the outer box, and is formed on the interlayer insulating film An inner box for measuring the overlay on the outer box, and at least two auxiliary patterns that are spaced around the outer box.
상기 목적을 달성하기 위하여 본 발명의 다른 장치는 반도체 소자의 층간 오버레이를 측정하는 오버레이 마크에 있어서, 반도체 기판의 하부 구조물에 형성된 이너 박스와, 이너 박스가 형성된 구조물에 형성된 층간 절연막과, 층간 절연막 상부에 형성되며 이너 박스에 대해 오버레이를 측정하기 위한 아웃터 박스와, 아웃터 박스의 주위에 일정 간격을 두고 둘러싼 적어도 두 개 이상의 보조 패턴들을 구비한다.In order to achieve the above object, another apparatus of the present invention is an overlay mark for measuring the interlayer overlay of a semiconductor device, the inner box formed on the lower structure of the semiconductor substrate, the interlayer insulating film formed on the structure formed with the inner box, the upper interlayer insulating film And an outer box for measuring overlay to the inner box, and at least two auxiliary patterns surrounding the outer box at regular intervals.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 오버레이 마크를 나타낸 도면들로서, 본 발명의 오버레이 마크는 박스-인-박스 형태의 오버레이 마크이며 아웃터 박스(100)와, 아웃터 박스(100)의 보조 패턴(104), 이너 박스(110)로 구성된다.3A and 3B are diagrams illustrating overlay marks of a semiconductor device according to the present invention, in which the overlay marks of the present invention are overlay marks in a box-in-box shape, and the auxiliary box 100 and an auxiliary box of the outer box 100 are shown. It consists of the pattern 104 and the inner box 110.
여기서, 보조 패턴(104)은 아웃터 박스(100)의 4면에 각각 일정 간격으로 배열된 바(bar) 패턴이다. 그리고 보조 패턴(104)은 아웃터 박스(100)에 근접한 패턴에서부터 점차적으로 큰 폭 또는 작은 폭을 갖도록 하여 노광 장비의 광학적 현상, 즉 수평 및 수직의 패턴 폭 차이를 측정할 수 있도록 한다.Here, the auxiliary pattern 104 is a bar pattern arranged on each of the four sides of the outer box 100 at regular intervals. In addition, the auxiliary pattern 104 may gradually have a large width or a small width from the pattern close to the outer box 100 so that the optical phenomenon of the exposure equipment, that is, the horizontal and vertical pattern width differences may be measured.
그러므로, 본 발명의 오버레이 마크는 아웃터 박스(100)의 주변에 일정 간격으로 배치된 보조 패턴(104)에 의해 오버레이 측정시 렌즈계에서 수차가 발생하더라도 코마 수차로 인해 발생되는 아웃터 박스(100) 패턴의 비대칭을 막아서 아웃터 박스의 중심값이 쉬프트되는 것을 방지한다.Therefore, the overlay mark of the present invention is the pattern of the outer box 100 generated by coma aberration even if aberration occurs in the lens system at the time of overlay measurement by the auxiliary pattern 104 disposed at a predetermined interval around the outer box 100. Prevent asymmetry to prevent shifting the center of the outer box.
도 4a 및 도 4b는 본 발명에 따른 반도체 소자의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들이다. 도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 박스-인-박스 오버레이 마크는 반도체 기판(2)의 하부 구조물 상부에 형성된 아웃터 박스(100)와, 아웃터 박스(100)가 형성된 구조물에 형성된 층간 절연막(12)과, 층간 절연막(12) 상부에 형성되며 아웃터 박스(100)에 대해 오버레이를 측정하기 위한 이너 박스(110)와, 아웃터 박스(100)의 주변 외곽에 일정 간격을 두고 둘러싼 적어도 두 개 이상의 보조 패턴들(104)로 이루어진다. 여기서, 보조 패턴(104)은 아웃터 박스(100)와 동일한 물질로 구성되며 이너 박스(110)는 하부 구조물을 패터닝하기 위해 사용되는 마스크, 예를 들어 포토레지스트 패턴으로 이루어진다.4A and 4B are diagrams for describing overlay measurement of an outer box and an inner box of a semiconductor device according to the present invention. 4A and 4B, the box-in-box overlay mark according to an embodiment of the present invention may include an outer box 100 and an outer box 100 formed on the lower structure of the semiconductor substrate 2. The interlayer insulating layer 12 formed on the structure, the inner box 110 formed on the interlayer insulating layer 12 and measuring the overlay with respect to the outer box 100, and a predetermined distance around the outer periphery of the outer box 100 are provided. It is composed of at least two or more auxiliary patterns 104 surrounding. Here, the auxiliary pattern 104 is made of the same material as the outer box 100 and the inner box 110 is made of a mask, for example, a photoresist pattern, used to pattern the lower structure.
이와 같이 구성된 본 실시예에 따른 박스-인-박스형 오버레이 마크를 이용한 오버레이 측정은 오버레이 마크의 에지 신호를 측정하는 간섭계를 이용하여 아웃터 박스(100) 및 보조 패턴(104)과, 이너 박스(110)를 스캔하고 스캔한 영역내 에지 신호 위치의 각 중심점을 확인하고 X축 및 Y축 중심점 간격으로 오버레이 측정값을 계산하여 아웃터 박스(100)에 대해 이너 박스(110)가 어느 정도 쉬프트되어 정렬이 어긋나게 되었는지 측정하게 된다. 그런데, 이때 아웃터 박스(100)의 외곽 주변에 있는 보조 패턴(104)의 폭을 검출하고 설정된 값과 검출된 값의 차를 기준으로 노광시 렌즈의 코마 수차로 인해 발생되는 아웃터 박스(100) 패턴의 비대칭 여부를 판단하여 아웃터 박스(100)의 중심값이 쉬프트되었는지 추정할 수 있다.The overlay measurement using the box-in-box overlay mark according to the present embodiment configured as described above may use the outer box 100, the auxiliary pattern 104, and the inner box 110 using an interferometer for measuring the edge signal of the overlay mark. Scan and check each center point of the edge signal position in the scanned area and calculate the overlay measurement value at the X and Y axis center point intervals so that the inner box 110 is shifted to the outer box 100 to some extent so that the alignment is misaligned. Will be measured. However, at this time, the width of the auxiliary pattern 104 on the outer periphery of the outer box 100 is detected and the outer box 100 pattern generated by coma aberration of the lens during exposure based on the difference between the set value and the detected value. By determining whether the asymmetry of the center value of the outer box 100 may be shifted.
한편, 본 발명은 최적의 조건으로 오버레이를 측정하고자 다음과 같이 오버레이 마크를 제작할 수 있다. 즉, 반도체 기판의 하부 구조물에 이너 박스를 먼저 형성하고, 그 위에 층간 절연막을 형성한 후에, 층간 절연막 상부에 아웃터 박스와 함께 보조 패턴을 형성할 수도 있다. 이러한 본 발명의 다른 실시예에 따른 오버레이 마크는 이너 박스를 만든 후에 아웃터 박스를 만들게 되면 아웃터 박스의 주변에 공간이 많이 확보가 되어 더욱 유리한 공정을 진행할 수 있다.On the other hand, the present invention can produce an overlay mark as follows to measure the overlay in the optimum conditions. That is, the inner box may be first formed on the lower structure of the semiconductor substrate, and then the interlayer insulating layer may be formed thereon, and then an auxiliary pattern may be formed on the interlayer insulating layer together with the outer box. In the overlay mark according to another embodiment of the present invention, if the outer box is made after the inner box is made, a lot of space is secured around the outer box, so that a more advantageous process may be performed.
이상 설명한 바와 같이, 본 발명은 오버레이 마크의 아웃터 박스 주변에 보조 패턴을 추가하여 렌즈 수차로 인해 오버레이 마크의 아웃터 박스에 발생되는 좌우 대칭성 차이를 줄여 오버레이 측정의 정확성을 높일 수 있다.As described above, the present invention can add an auxiliary pattern around the outer box of the overlay mark to reduce the left and right symmetry difference generated in the outer box of the overlay mark due to lens aberration, thereby improving the accuracy of the overlay measurement.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
도 1a 및 도 1b는 종래 기술에 의한 반도체 소자의 오버레이 마크를 나타낸 도면들,1A and 1B illustrate overlay marks of a semiconductor device according to the prior art;
도 2a 및 도 2b는 종래 기술에 의한 반도체 소자의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들,2A and 2B are views for explaining overlay measurement of an outer box and an inner box of a semiconductor device according to the prior art;
도 3a 및 도 3b는 본 발명에 따른 반도체 소자의 오버레이 마크를 나타낸 도면들,3A and 3B illustrate overlay marks of a semiconductor device according to the present invention;
도 4a 및 도 4b는 본 발명에 따른 반도체 소자의 아웃터 박스와 이너 박스의 오버레이 측정을 설명하기 위한 도면들.4A and 4B are views for explaining overlay measurement of an outer box and an inner box of a semiconductor device according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
2 : 반도체 기판 12 : 층간 절연막2: semiconductor substrate 12: interlayer insulating film
100 : 아웃터 박스 104 : 보조 패턴100: outer box 104: auxiliary pattern
110 : 이너 박스110: inner box
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0087817A KR100498619B1 (en) | 2002-12-31 | 2002-12-31 | Overlay mark of the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0087817A KR100498619B1 (en) | 2002-12-31 | 2002-12-31 | Overlay mark of the semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040061546A KR20040061546A (en) | 2004-07-07 |
| KR100498619B1 true KR100498619B1 (en) | 2005-07-01 |
Family
ID=37353081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0087817A KR100498619B1 (en) | 2002-12-31 | 2002-12-31 | Overlay mark of the semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100498619B1 (en) |
-
2002
- 2002-12-31 KR KR10-2002-0087817A patent/KR100498619B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040061546A (en) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255399B1 (en) | Condition optimization method for measuring overlay accuracy of pattern | |
| KR101906098B1 (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| KR0164078B1 (en) | Overlay mark for exposure energy and focusing | |
| US20100321705A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW201940982A (en) | Self-referencing and self-calibrating interference pattern overlay measurement | |
| KR100367500B1 (en) | Method for detecting optimized focus of exposure device | |
| KR20220003907A (en) | Apparatus for measuring overlay | |
| KR20000029347A (en) | Reticle having mark for detecting alignment and method for detecting alignment | |
| US20080153012A1 (en) | Method of measuring the overlay accuracy of a multi-exposure process | |
| TW200941147A (en) | Exposure apparatus, detection method, and method of manufacturing device | |
| KR20180033971A (en) | Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark | |
| KR100498619B1 (en) | Overlay mark of the semiconductor device | |
| KR100498578B1 (en) | Overlay mark of the semiconductor device | |
| KR100529445B1 (en) | Mask manufacturing method | |
| JP2000146528A (en) | Method for measuring optical aberration of positional deviation inspecting device and method for inspecting positional deviation | |
| KR100298190B1 (en) | Method for measuring DOF in Lithography process | |
| KR100525808B1 (en) | Method for measuring the focus of photo equipment | |
| KR20050065161A (en) | Wafer alignment method | |
| KR100350763B1 (en) | A mask for measuring a sigma value of a illumination optics and a method for measuring the same | |
| US20120070786A1 (en) | Method for monitoring photolithography process and monitor mark | |
| KR100283483B1 (en) | Method for manufacturing target for measuring overlapping | |
| US6483936B1 (en) | Monitor pattern for photolithography | |
| KR100608385B1 (en) | Overlay measurement pattern for semiconductor device manufacture | |
| JPH11176732A (en) | Overlay accuracy improvement method and pattern formation in board using the same | |
| KR20090001051A (en) | Monitoring patterns of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100518 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |